// Auto-generated split file - DO NOT EDIT DIRECTLY
// Edit the original ps2_recompiled_functions.cpp and re-run split_recompiled.py

#include "ps2_recompiled_functions.h"
#include "ps2_runtime_macros.h"
#include "ps2_runtime.h"
#include "ps2_recompiled_stubs.h"
#include "ps2_stubs.h"

void entry_1000f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1000f0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1000f4: 0x24020007
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 7));
    // 0x1000f8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1000fc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100100: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x100104: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x100108: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10010c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100114);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100114
// Address: 0x100114 - 0x100120

void entry_100114(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100114: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100118: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100120);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100120
// Address: 0x100120 - 0x10012c

void entry_100120(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100120: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100124: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10012c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10012c
// Address: 0x10012c - 0x100138

void entry_10012c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10012c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x100130: 0xc04c03a
    SET_GPR_U32(ctx, 31, 0x100138);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FIsBasicDerivedFrom__FP5BASIC3CID(rdram, ctx, runtime); return;
}


// Function: entry_100138
// Address: 0x100138 - 0x100144

void entry_100138(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100138: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10013c: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x100144);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_100144
// Address: 0x100144 - 0x100150

void entry_100144(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100144: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100148: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100150);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100150
// Address: 0x100150 - 0x10015c

void entry_100150(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100150: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100154: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10015c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10015c
// Address: 0x10015c - 0x100178

void entry_10015c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10015c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100160: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100164: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100168: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10016c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100170: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: RefThunkLoREMOVEFnUser
// Address: 0x100178 - 0x1001a0

void entry_1001a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001a0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1001a4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1001a8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1001ac: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1001b0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1001b8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1001b8
// Address: 0x1001b8 - 0x1001c4

void entry_1001b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001b8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1001bc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1001c4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1001c4
// Address: 0x1001c4 - 0x1001d0

void entry_1001c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001c4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1001c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1001d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1001d0
// Address: 0x1001d0 - 0x1001d8

void entry_1001d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001d0: 0xc060b76
    SET_GPR_U32(ctx, 31, 0x1001d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DeferLoRemove__FP2LO(rdram, ctx, runtime); return;
}


// Function: entry_1001d8
// Address: 0x1001d8 - 0x1001e4

void entry_1001d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1001dc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1001e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1001e4
// Address: 0x1001e4 - 0x1001f0

void entry_1001e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001e4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1001e8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1001f0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1001f0
// Address: 0x1001f0 - 0x1001fc

void entry_1001f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001f0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1001f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1001fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1001fc
// Address: 0x1001fc - 0x100218

void entry_1001fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1001fc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100200: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100204: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100208: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10020c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x100210: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: RefThunkLoREMOVEFn
// Address: 0x100218 - 0x100240

void entry_100240(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100240: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100244: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100248: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10024c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100250: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100258);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100258
// Address: 0x100258 - 0x100264

void entry_100258(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100258: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10025c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100264);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100264
// Address: 0x100264 - 0x100270

void entry_100264(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100264: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100268: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100270);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100270
// Address: 0x100270 - 0x100280

void entry_100270(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100270: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x100274: 0x8c62001c
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 28)));
    // 0x100278: 0x40f809
    SET_GPR_U32(ctx, 31, 0x100280);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_100280
// Address: 0x100280 - 0x10028c

void entry_100280(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100280: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100284: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10028c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10028c
// Address: 0x10028c - 0x100298

void entry_10028c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10028c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100290: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100298);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100298
// Address: 0x100298 - 0x1002a4

void entry_100298(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100298: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10029c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1002a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1002a4
// Address: 0x1002a4 - 0x1002c0

void entry_1002a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1002a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1002a8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1002ac: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1002b0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1002b4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1002b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001002c0
// Address: 0x1002c0 - 0x1002e8

void FUN_001002c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1002c0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1002c4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1002c8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1002cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1002d0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1002d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1002d8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1002dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1002e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1002e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1002e8
// Address: 0x1002e8 - 0x100300

void entry_1002e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1002e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1002ec: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1002f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1002f4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1002f8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100300);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100300
// Address: 0x100300 - 0x10030c

void entry_100300(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100300: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100304: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10030c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10030c
// Address: 0x10030c - 0x100318

void entry_10030c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10030c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100310: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100318);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100318
// Address: 0x100318 - 0x100328

void entry_100318(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100318: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x10031c: 0x8c620018
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 24)));
    // 0x100320: 0x40f809
    SET_GPR_U32(ctx, 31, 0x100328);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_100328
// Address: 0x100328 - 0x100334

void entry_100328(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100328: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10032c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100334);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100334
// Address: 0x100334 - 0x100340

void entry_100334(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100334: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100338: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100340);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100340
// Address: 0x100340 - 0x10034c

void entry_100340(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100340: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100344: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10034c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10034c
// Address: 0x10034c - 0x100368

void entry_10034c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10034c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100350: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100354: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100358: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10035c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x100360: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100368
// Address: 0x100368 - 0x100394

void FUN_00100368(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100368: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10036c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x100370: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x100374: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100378: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10037c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100380: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x100384: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100388: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10038c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100394);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100394
// Address: 0x100394 - 0x1003cc

void entry_100394(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100394: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100398: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10039c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1003a0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1003a4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1003a8: 0x244c8d80
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294937984));
    // 0x1003ac: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1003b0: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1003b4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1003b8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1003bc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1003c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1003c4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1003cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1003cc
// Address: 0x1003cc - 0x1003d8

void entry_1003cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1003cc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1003d0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1003d8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1003d8
// Address: 0x1003d8 - 0x1003e4

void entry_1003d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1003d8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1003dc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1003e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1003e4
// Address: 0x1003e4 - 0x1003f4

void entry_1003e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1003e4: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1003e8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1003ec: 0xc060c16
    SET_GPR_U32(ctx, 31, 0x1003f4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    PloCloneLo__FP2LOP2SWP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_1003f4
// Address: 0x1003f4 - 0x100400

void entry_1003f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1003f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1003f8: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x100400);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_100400
// Address: 0x100400 - 0x10040c

void entry_100400(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100400: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100404: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10040c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10040c
// Address: 0x10040c - 0x100418

void entry_10040c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10040c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100410: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100418);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100418
// Address: 0x100418 - 0x100438

void entry_100418(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100418: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10041c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100420: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100424: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100428: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10042c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100430: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100438
// Address: 0x100438 - 0x100460

void FUN_00100438(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100438: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10043c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x100440: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x100444: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100448: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10044c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100450: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x100454: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100458: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100460);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100460
// Address: 0x100460 - 0x100484

void entry_100460(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100460: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100464: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x100468: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10046c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100470: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x100474: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x100478: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10047c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100484);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100484
// Address: 0x100484 - 0x100490

void entry_100484(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100484: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100488: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100490);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100490
// Address: 0x100490 - 0x10049c

void entry_100490(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100490: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100494: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10049c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10049c
// Address: 0x10049c - 0x1004b0

void entry_10049c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10049c: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x1004a0: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1004a4: 0x8c620064
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 100)));
    // 0x1004a8: 0x40f809
    SET_GPR_U32(ctx, 31, 0x1004b0);
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_1004b0
// Address: 0x1004b0 - 0x1004bc

void entry_1004b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1004b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1004b4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1004bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1004bc
// Address: 0x1004bc - 0x1004c8

void entry_1004bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1004bc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1004c0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1004c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1004c8
// Address: 0x1004c8 - 0x1004d4

void entry_1004c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1004c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1004cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1004d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1004d4
// Address: 0x1004d4 - 0x1004f0

void entry_1004d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1004d4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1004d8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1004dc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1004e0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1004e4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1004e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001004f0
// Address: 0x1004f0 - 0x100518

void FUN_001004f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1004f0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1004f4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1004f8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1004fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100500: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x100504: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100508: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10050c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100510: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100518);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100518
// Address: 0x100518 - 0x10053c

void entry_100518(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100518: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10051c: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x100520: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100524: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100528: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10052c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x100530: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100534: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10053c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10053c
// Address: 0x10053c - 0x100548

void entry_10053c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10053c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100540: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100548);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100548
// Address: 0x100548 - 0x100554

void entry_100548(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100548: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10054c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100554);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100554
// Address: 0x100554 - 0x100560

void entry_100554(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100554: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x100558: 0xc060bd0
    SET_GPR_U32(ctx, 31, 0x100560);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FFindLoParent__FP2LOP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_100560
// Address: 0x100560 - 0x10056c

void entry_100560(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100560: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100564: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10056c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10056c
// Address: 0x10056c - 0x100578

void entry_10056c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10056c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100570: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100578);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100578
// Address: 0x100578 - 0x100584

void entry_100578(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100578: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10057c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100584);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100584
// Address: 0x100584 - 0x1005a0

void entry_100584(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100584: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100588: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10058c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100590: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100594: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100598: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001005a0
// Address: 0x1005a0 - 0x1005c8

void FUN_001005a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1005a0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1005a4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1005a8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1005ac: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1005b0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1005b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1005b8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1005bc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1005c0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1005c8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1005c8
// Address: 0x1005c8 - 0x1005ec

void entry_1005c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1005c8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1005cc: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x1005d0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1005d4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1005d8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1005dc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1005e0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1005e4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1005ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1005ec
// Address: 0x1005ec - 0x1005f8

void entry_1005ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1005ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1005f0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1005f8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1005f8
// Address: 0x1005f8 - 0x100604

void entry_1005f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1005f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1005fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100604);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100604
// Address: 0x100604 - 0x100610

void entry_100604(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100604: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x100608: 0xc060cfc
    SET_GPR_U32(ctx, 31, 0x100610);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FMatchesLoName__FP2LO3OID(rdram, ctx, runtime); return;
}


// Function: entry_100610
// Address: 0x100610 - 0x10061c

void entry_100610(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100610: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100614: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10061c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10061c
// Address: 0x10061c - 0x100628

void entry_10061c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10061c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100620: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100628);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100628
// Address: 0x100628 - 0x100634

void entry_100628(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100628: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10062c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100634);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100634
// Address: 0x100634 - 0x100650

void entry_100634(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100634: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100638: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10063c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100640: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100644: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100648: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100650
// Address: 0x100650 - 0x10067c

void FUN_00100650(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100650: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x100654: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x100658: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10065c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100660: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x100664: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100668: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10066c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100670: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100674: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10067c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10067c
// Address: 0x10067c - 0x1006b4

void entry_10067c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10067c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100680: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100684: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100688: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10068c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100690: 0x244c8d88
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294937992));
    // 0x100694: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100698: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10069c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1006a0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1006a4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1006a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1006ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1006b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1006b4
// Address: 0x1006b4 - 0x1006c0

void entry_1006b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1006b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1006c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1006c0
// Address: 0x1006c0 - 0x1006cc

void entry_1006c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1006c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1006cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1006cc
// Address: 0x1006cc - 0x1006dc

void entry_1006cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006cc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1006d0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1006d4: 0xc060e44
    SET_GPR_U32(ctx, 31, 0x1006dc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    EnsureLoSidebagBool__FP2LO5OPTIDi(rdram, ctx, runtime); return;
}


// Function: entry_1006dc
// Address: 0x1006dc - 0x1006e8

void entry_1006dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1006e0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1006e8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1006e8
// Address: 0x1006e8 - 0x1006f4

void entry_1006e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006e8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1006ec: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1006f4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1006f4
// Address: 0x1006f4 - 0x100700

void entry_1006f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1006f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1006f8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100700);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100700
// Address: 0x100700 - 0x100720

void entry_100700(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100700: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x100704: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100708: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10070c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100710: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100714: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100718: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100720
// Address: 0x100720 - 0x10074c

void FUN_00100720(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100720: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x100724: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x100728: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10072c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100730: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x100734: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100738: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10073c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100740: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100744: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10074c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10074c
// Address: 0x10074c - 0x100784

void entry_10074c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10074c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100750: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100754: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100758: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10075c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100760: 0x244c8d90
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938000));
    // 0x100764: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100768: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10076c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100770: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100774: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100778: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10077c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100784);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100784
// Address: 0x100784 - 0x100790

void entry_100784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100784: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100788: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100790);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100790
// Address: 0x100790 - 0x10079c

void entry_100790(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100790: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100794: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10079c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10079c
// Address: 0x10079c - 0x1007ac

void entry_10079c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10079c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1007a0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1007a4: 0xc060e64
    SET_GPR_U32(ctx, 31, 0x1007ac);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    EnsureLoSidebagInt__FP2LO5OPTIDi(rdram, ctx, runtime); return;
}


// Function: entry_1007ac
// Address: 0x1007ac - 0x1007b8

void entry_1007ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1007ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1007b0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1007b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1007b8
// Address: 0x1007b8 - 0x1007c4

void entry_1007b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1007b8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1007bc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1007c4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1007c4
// Address: 0x1007c4 - 0x1007d0

void entry_1007c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1007c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1007c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1007d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1007d0
// Address: 0x1007d0 - 0x1007f0

void entry_1007d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1007d0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1007d4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1007d8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1007dc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1007e0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1007e4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1007e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001007f0
// Address: 0x1007f0 - 0x100818

void FUN_001007f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1007f0: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x1007f4: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1007f8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1007fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100800: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100804: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100808: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x10080c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100810: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100818);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100818
// Address: 0x100818 - 0x100850

void entry_100818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100818: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10081c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100820: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100824: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100828: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10082c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100830: 0x244c8d98
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938008));
    // 0x100834: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100838: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10083c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100840: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100844: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100848: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100850);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100850
// Address: 0x100850 - 0x10085c

void entry_100850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100850: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100854: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10085c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10085c
// Address: 0x10085c - 0x100868

void entry_10085c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10085c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100860: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100868);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100868
// Address: 0x100868 - 0x100878

void entry_100868(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100868: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10086c: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100870: 0xc060e84
    SET_GPR_U32(ctx, 31, 0x100878);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    EnsureLoSidebagFloat__FP2LO5OPTIDf(rdram, ctx, runtime); return;
}


// Function: entry_100878
// Address: 0x100878 - 0x100884

void entry_100878(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100878: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10087c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100884);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100884
// Address: 0x100884 - 0x100890

void entry_100884(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100884: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100888: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100890);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100890
// Address: 0x100890 - 0x10089c

void entry_100890(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100890: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100894: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10089c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10089c
// Address: 0x10089c - 0x1008b8

void entry_10089c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10089c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1008a0: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1008a4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1008a8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1008ac: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1008b0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001008b8
// Address: 0x1008b8 - 0x1008e8

void FUN_001008b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1008b8: 0x27bdff50
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967120));
    // 0x1008bc: 0x7fb40090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 20));
    // 0x1008c0: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x1008c4: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1008c8: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x1008cc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1008d0: 0x7fbf00a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 31));
    // 0x1008d4: 0xa0982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1008d8: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x1008dc: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x1008e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1008e8);
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1008e8
// Address: 0x1008e8 - 0x100924

void entry_1008e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1008e8: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1008ec: 0x27b20020
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1008f0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1008f4: 0x240482d
    SET_GPR_U64(ctx, 9, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1008f8: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1008fc: 0x27a80040
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 64));
    // 0x100900: 0x244c8da0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938016));
    // 0x100904: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100908: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10090c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100910: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100914: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100918: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10091c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100924);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100924
// Address: 0x100924 - 0x100930

void entry_100924(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100924: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100928: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100930);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100930
// Address: 0x100930 - 0x10093c

void entry_100930(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100930: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100934: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10093c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10093c
// Address: 0x10093c - 0x10094c

void entry_10093c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10093c: 0x8fa50040
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100940: 0x240302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100944: 0xc060ea4
    SET_GPR_U32(ctx, 31, 0x10094c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    EnsureLoSidebagClq__FP2LO5OPTIDP3CLQ(rdram, ctx, runtime); return;
}


// Function: entry_10094c
// Address: 0x10094c - 0x100958

void entry_10094c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10094c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100950: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100958);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100958
// Address: 0x100958 - 0x100964

void entry_100958(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100958: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10095c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100964);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100964
// Address: 0x100964 - 0x100970

void entry_100964(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100964: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100968: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100970);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100970
// Address: 0x100970 - 0x100998

void entry_100970(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100970: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x100974: 0x7bbf00a0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x100978: 0x7bb40090
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x10097c: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100980: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100984: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100988: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10098c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 176));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x100994: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x100998; return;
}


// Function: FUN_00100998
// Address: 0x100998 - 0x1009c8

void FUN_00100998(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100998: 0x27bdff50
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967120));
    // 0x10099c: 0x7fb40090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 20));
    // 0x1009a0: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x1009a4: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1009a8: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x1009ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1009b0: 0x7fbf00a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 31));
    // 0x1009b4: 0xa0982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1009b8: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x1009bc: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x1009c0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1009c8);
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1009c8
// Address: 0x1009c8 - 0x100a04

void entry_1009c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1009c8: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1009cc: 0x27b20020
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1009d0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1009d4: 0x240482d
    SET_GPR_U64(ctx, 9, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1009d8: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1009dc: 0x27a80040
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 64));
    // 0x1009e0: 0x244c8da8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938024));
    // 0x1009e4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1009e8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1009ec: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1009f0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1009f4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1009f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1009fc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100a04);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100a04
// Address: 0x100a04 - 0x100a10

void entry_100a04(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a04: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100a08: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100a10);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100a10
// Address: 0x100a10 - 0x100a1c

void entry_100a10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a10: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100a14: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100a1c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100a1c
// Address: 0x100a1c - 0x100a2c

void entry_100a1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a1c: 0x8fa50040
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100a20: 0x240302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100a24: 0xc060ec8
    SET_GPR_U32(ctx, 31, 0x100a2c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    EnsureLoSidebagLm__FP2LO5OPTIDP2LM(rdram, ctx, runtime); return;
}


// Function: entry_100a2c
// Address: 0x100a2c - 0x100a38

void entry_100a2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a2c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100a30: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100a38);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100a38
// Address: 0x100a38 - 0x100a44

void entry_100a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a38: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100a3c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100a44);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100a44
// Address: 0x100a44 - 0x100a50

void entry_100a44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a44: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100a48: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100a50);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100a50
// Address: 0x100a50 - 0x100a78

void entry_100a50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a50: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x100a54: 0x7bbf00a0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x100a58: 0x7bb40090
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x100a5c: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100a60: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100a64: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100a68: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100a6c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 176));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x100a74: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x100a78; return;
}


// Function: FUN_00100a78
// Address: 0x100a78 - 0x100aa4

void FUN_00100a78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100a78: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x100a7c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x100a80: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x100a84: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100a88: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x100a8c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100a90: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x100a94: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100a98: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100a9c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100aa4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100aa4
// Address: 0x100aa4 - 0x100adc

void entry_100aa4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100aa4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100aa8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100aac: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100ab0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x100ab4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100ab8: 0x244c8db0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938032));
    // 0x100abc: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100ac0: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100ac4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100ac8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100acc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100ad0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100ad4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100adc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100adc
// Address: 0x100adc - 0x100ae8

void entry_100adc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100adc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ae0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100ae8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100ae8
// Address: 0x100ae8 - 0x100af4

void entry_100ae8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ae8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100aec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100af4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100af4
// Address: 0x100af4 - 0x100b04

void entry_100af4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100af4: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100af8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100afc: 0xc060eee
    SET_GPR_U32(ctx, 31, 0x100b04);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    EnsureLoSidebagOid__FP2LO5OPTID3OID(rdram, ctx, runtime); return;
}


// Function: entry_100b04
// Address: 0x100b04 - 0x100b10

void entry_100b04(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b04: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100b08: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100b10);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100b10
// Address: 0x100b10 - 0x100b1c

void entry_100b10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b10: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100b14: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100b1c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100b1c
// Address: 0x100b1c - 0x100b28

void entry_100b1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b1c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100b20: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100b28);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100b28
// Address: 0x100b28 - 0x100b48

void entry_100b28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b28: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x100b2c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100b30: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100b34: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100b38: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100b3c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100b40: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100b48
// Address: 0x100b48 - 0x100b78

void FUN_00100b48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b48: 0x27bdff50
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967120));
    // 0x100b4c: 0x7fb40090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 20));
    // 0x100b50: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x100b54: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100b58: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x100b5c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100b60: 0x7fbf00a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 31));
    // 0x100b64: 0xa0982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100b68: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x100b6c: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x100b70: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100b78);
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100b78
// Address: 0x100b78 - 0x100bb4

void entry_100b78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100b78: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x100b7c: 0x27b20020
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100b80: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100b84: 0x240482d
    SET_GPR_U64(ctx, 9, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100b88: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100b8c: 0x27a80040
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 64));
    // 0x100b90: 0x244c8db8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938040));
    // 0x100b94: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100b98: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100b9c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100ba0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100ba4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100ba8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100bac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100bb4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100bb4
// Address: 0x100bb4 - 0x100bc0

void entry_100bb4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100bb4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100bb8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100bc0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100bc0
// Address: 0x100bc0 - 0x100bcc

void entry_100bc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100bc0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100bc4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100bcc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100bcc
// Address: 0x100bcc - 0x100bdc

void entry_100bcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100bcc: 0x8fa50040
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100bd0: 0x240302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100bd4: 0xc060f0e
    SET_GPR_U32(ctx, 31, 0x100bdc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    EnsureLoSidebagVector__FP2LO5OPTIDP6VECTOR(rdram, ctx, runtime); return;
}


// Function: entry_100bdc
// Address: 0x100bdc - 0x100be8

void entry_100bdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100bdc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100be0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100be8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100be8
// Address: 0x100be8 - 0x100bf4

void entry_100be8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100be8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100bec: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100bf4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100bf4
// Address: 0x100bf4 - 0x100c00

void entry_100bf4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100bf4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100bf8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100c00);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100c00
// Address: 0x100c00 - 0x100c28

void entry_100c00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c00: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x100c04: 0x7bbf00a0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x100c08: 0x7bb40090
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x100c0c: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x100c10: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100c14: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100c18: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100c1c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 176));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x100c24: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x100c28; return;
}


// Function: FUN_00100c28
// Address: 0x100c28 - 0x100c50

void FUN_00100c28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c28: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x100c2c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x100c30: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x100c34: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100c38: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x100c3c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100c40: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x100c44: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100c48: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100c50);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100c50
// Address: 0x100c50 - 0x100c68

void entry_100c50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c50: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100c54: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100c58: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100c5c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100c60: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100c68);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100c68
// Address: 0x100c68 - 0x100c74

void entry_100c68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c68: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100c6c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100c74);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100c74
// Address: 0x100c74 - 0x100c80

void entry_100c74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c74: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100c78: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100c80);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100c80
// Address: 0x100c80 - 0x100c88

void entry_100c80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c80: 0xc049432
    SET_GPR_U32(ctx, 31, 0x100c88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    InvalidateAloLighting__FP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_100c88
// Address: 0x100c88 - 0x100c94

void entry_100c88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100c8c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100c94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100c94
// Address: 0x100c94 - 0x100ca0

void entry_100c94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100c94: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100c98: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100ca0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100ca0
// Address: 0x100ca0 - 0x100cac

void entry_100ca0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ca0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ca4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100cac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100cac
// Address: 0x100cac - 0x100cc8

void entry_100cac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100cac: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100cb0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100cb4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100cb8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100cbc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x100cc0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100cc8
// Address: 0x100cc8 - 0x100cf0

void FUN_00100cc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100cc8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x100ccc: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x100cd0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x100cd4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100cd8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x100cdc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ce0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x100ce4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100ce8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100cf0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100cf0
// Address: 0x100cf0 - 0x100d08

void entry_100cf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100cf0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100cf4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100cf8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100cfc: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100d00: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100d08);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100d08
// Address: 0x100d08 - 0x100d14

void entry_100d08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d08: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100d0c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100d14);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100d14
// Address: 0x100d14 - 0x100d20

void entry_100d14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d14: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100d18: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100d20);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100d20
// Address: 0x100d20 - 0x100d28

void entry_100d20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d20: 0xc04aa2e
    SET_GPR_U32(ctx, 31, 0x100d28);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0012a8b8(rdram, ctx, runtime); return;
}


// Function: entry_100d28
// Address: 0x100d28 - 0x100d34

void entry_100d28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d28: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100d2c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100d34);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100d34
// Address: 0x100d34 - 0x100d40

void entry_100d34(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d34: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100d38: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100d40);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100d40
// Address: 0x100d40 - 0x100d4c

void entry_100d40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d40: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100d44: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100d4c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100d4c
// Address: 0x100d4c - 0x100d68

void entry_100d4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d4c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100d50: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100d54: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100d58: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100d5c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x100d60: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100d68
// Address: 0x100d68 - 0x100d90

void FUN_00100d68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d68: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x100d6c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x100d70: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x100d74: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100d78: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x100d7c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100d80: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x100d84: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100d88: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100d90);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100d90
// Address: 0x100d90 - 0x100da8

void entry_100d90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100d90: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100d94: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100d98: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100d9c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x100da0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100da8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100da8
// Address: 0x100da8 - 0x100db4

void entry_100da8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100da8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100dac: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100db4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100db4
// Address: 0x100db4 - 0x100dc0

void entry_100db4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100db4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100db8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100dc0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100dc0
// Address: 0x100dc0 - 0x100dc8

void entry_100dc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100dc0: 0xc04aa32
    SET_GPR_U32(ctx, 31, 0x100dc8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0012a8c8(rdram, ctx, runtime); return;
}


// Function: entry_100dc8
// Address: 0x100dc8 - 0x100dd4

void entry_100dc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100dc8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100dcc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100dd4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100dd4
// Address: 0x100dd4 - 0x100de0

void entry_100dd4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100dd4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100dd8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100de0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100de0
// Address: 0x100de0 - 0x100dec

void entry_100de0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100de0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100de4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100dec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100dec
// Address: 0x100dec - 0x100e08

void entry_100dec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100dec: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100df0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100df4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100df8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x100dfc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x100e00: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100e08
// Address: 0x100e08 - 0x100e30

void FUN_00100e08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100e08: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x100e0c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x100e10: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x100e14: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100e18: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100e1c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100e20: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x100e24: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100e28: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100e30);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100e30
// Address: 0x100e30 - 0x100e74

void entry_100e30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100e30: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100e34: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100e38: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100e3c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100e40: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x100e44: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100e48: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x100e4c: 0x244d8dc0
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938048));
    // 0x100e50: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100e54: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100e58: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x100e5c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100e60: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100e64: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x100e68: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100e6c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100e74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100e74
// Address: 0x100e74 - 0x100e80

void entry_100e74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100e74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100e78: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100e80);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100e80
// Address: 0x100e80 - 0x100e8c

void entry_100e80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100e80: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100e84: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100e8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100e8c
// Address: 0x100e8c - 0x100ea0

void entry_100e8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100e8c: 0x8fa50038
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x100e90: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100e94: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x100e98: 0xc04aa36
    SET_GPR_U32(ctx, 31, 0x100ea0);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    SetAloRotationMatchesVelocity__FP3ALOff3ACK(rdram, ctx, runtime); return;
}


// Function: entry_100ea0
// Address: 0x100ea0 - 0x100eac

void entry_100ea0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ea0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ea4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100eac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100eac
// Address: 0x100eac - 0x100eb8

void entry_100eac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100eac: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100eb0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100eb8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100eb8
// Address: 0x100eb8 - 0x100ec4

void entry_100eb8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100eb8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ebc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100ec4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100ec4
// Address: 0x100ec4 - 0x100ee0

void entry_100ec4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ec4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100ec8: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100ecc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100ed0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100ed4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100ed8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100ee0
// Address: 0x100ee0 - 0x100f08

void FUN_00100ee0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ee0: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x100ee4: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x100ee8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x100eec: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100ef0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x100ef4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ef8: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x100efc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100f00: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100f08);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100f08
// Address: 0x100f08 - 0x100f40

void entry_100f08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f08: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100f0c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x100f10: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100f14: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100f18: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x100f1c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x100f20: 0x244c8dd0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938064));
    // 0x100f24: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100f28: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x100f2c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100f30: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x100f34: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100f38: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100f40);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100f40
// Address: 0x100f40 - 0x100f4c

void entry_100f40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f40: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100f44: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x100f4c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100f4c
// Address: 0x100f4c - 0x100f58

void entry_100f4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f4c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100f50: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100f58);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100f58
// Address: 0x100f58 - 0x100f68

void entry_100f58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f58: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x100f5c: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x100f60: 0xc04aa94
    SET_GPR_U32(ctx, 31, 0x100f68);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    SetAloScrollingMasterSpeeds__FP3ALOff(rdram, ctx, runtime); return;
}


// Function: entry_100f68
// Address: 0x100f68 - 0x100f74

void entry_100f68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f68: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100f6c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x100f74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_100f74
// Address: 0x100f74 - 0x100f80

void entry_100f74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f74: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100f78: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x100f80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100f80
// Address: 0x100f80 - 0x100f8c

void entry_100f80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100f84: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x100f8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_100f8c
// Address: 0x100f8c - 0x100fa8

void entry_100f8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100f8c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x100f90: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x100f94: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x100f98: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x100f9c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x100fa0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00100fa8
// Address: 0x100fa8 - 0x100fd0

void FUN_00100fa8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100fa8: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x100fac: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x100fb0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x100fb4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x100fb8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x100fbc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100fc0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x100fc4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x100fc8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x100fd0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_100fd0
// Address: 0x100fd0 - 0x100ff4

void entry_100fd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100fd0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100fd4: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x100fd8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x100fdc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x100fe0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x100fe4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x100fe8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x100fec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x100ff4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_100ff4
// Address: 0x100ff4 - 0x101000

void entry_100ff4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x100ff4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x100ff8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101000);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101000
// Address: 0x101000 - 0x10100c

void entry_101000(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101000: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101004: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10100c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10100c
// Address: 0x10100c - 0x101018

void entry_10100c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10100c: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x101010: 0xc04aaba
    SET_GPR_U32(ctx, 31, 0x101018);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetAloEyesClosed__FP3ALOf(rdram, ctx, runtime); return;
}


// Function: entry_101018
// Address: 0x101018 - 0x101024

void entry_101018(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101018: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10101c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101024);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101024
// Address: 0x101024 - 0x101030

void entry_101024(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101024: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101028: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101030);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101030
// Address: 0x101030 - 0x10103c

void entry_101030(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101030: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101034: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10103c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10103c
// Address: 0x10103c - 0x101058

void entry_10103c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10103c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101040: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101044: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101048: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10104c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101050: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101058
// Address: 0x101058 - 0x101088

void FUN_00101058(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101058: 0x27bdff30
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967088));
    // 0x10105c: 0x7fb400b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 20));
    // 0x101060: 0x7fb300a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 19));
    // 0x101064: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101068: 0x7fb20090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 18));
    // 0x10106c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101070: 0x7fbf00c0
    WRITE128(ADD32(GPR_U32(ctx, 29), 192), GPR_VEC(ctx, 31));
    // 0x101074: 0xa0982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101078: 0x7fb10080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 17));
    // 0x10107c: 0xe0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x101080: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101088);
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101088
// Address: 0x101088 - 0x1010e8

void entry_101088(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101088: 0x27b10040
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 64));
    // 0x10108c: 0x27b00050
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 80));
    // 0x101090: 0xafb10000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 17));
    // 0x101094: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101098: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x10109c: 0x27a80060
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 96));
    // 0x1010a0: 0x27a90064
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 100));
    // 0x1010a4: 0x27aa0068
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 104));
    // 0x1010a8: 0x27ab006c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 108));
    // 0x1010ac: 0x244e8dd8
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938072));
    // 0x1010b0: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1010b4: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1010b8: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1010bc: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1010c0: 0x8dcd0010
    SET_GPR_U32(ctx, 13, READ32(ADD32(GPR_U32(ctx, 14), 16)));
    // 0x1010c4: 0xb3a30027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1010c8: 0xb7a30020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1010cc: 0xb3ac002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1010d0: 0xb7ac0028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1010d4: 0xafad0030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 13));
    // 0x1010d8: 0x240302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1010dc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1010e0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1010e8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 5));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1010e8
// Address: 0x1010e8 - 0x1010f4

void entry_1010e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1010e8: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1010ec: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1010f4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1010f4
// Address: 0x1010f4 - 0x101100

void entry_1010f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1010f4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1010f8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101100);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101100
// Address: 0x101100 - 0x10111c

void entry_101100(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101100: 0x8fa50060
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101104: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101108: 0xc7ac0064
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 100)); ctx->f[12] = *(float*)&val; }
    // 0x10110c: 0x260202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x101110: 0xc7ad0068
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 104)); ctx->f[13] = *(float*)&val; }
    // 0x101114: 0xc04abce
    SET_GPR_U32(ctx, 31, 0x10111c);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 108)); ctx->f[14] = *(float*)&val; }
    StartAloSound__FP3ALO5SFXIDfffP2LM(rdram, ctx, runtime); return;
}


// Function: entry_10111c
// Address: 0x10111c - 0x101128

void entry_10111c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10111c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101120: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101128);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101128
// Address: 0x101128 - 0x101134

void entry_101128(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101128: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10112c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101134);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101134
// Address: 0x101134 - 0x101140

void entry_101134(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101134: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101138: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101140);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101140
// Address: 0x101140 - 0x101168

void entry_101140(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101140: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x101144: 0x7bbf00c0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 192)));
    // 0x101148: 0x7bb400b0
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x10114c: 0x7bb300a0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x101150: 0x7bb20090
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x101154: 0x7bb10080
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x101158: 0x7bb00070
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10115c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 208));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x101164: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x101168; return;
}


// Function: FUN_00101168
// Address: 0x101168 - 0x101190

void FUN_00101168(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101168: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10116c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x101170: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x101174: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101178: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10117c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101180: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x101184: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101188: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101190);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101190
// Address: 0x101190 - 0x1011a8

void entry_101190(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101190: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101194: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101198: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10119c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1011a0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1011a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1011a8
// Address: 0x1011a8 - 0x1011b4

void entry_1011a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1011ac: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1011b4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1011b4
// Address: 0x1011b4 - 0x1011c0

void entry_1011b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011b4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1011b8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1011c0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1011c0
// Address: 0x1011c0 - 0x1011c8

void entry_1011c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011c0: 0xc04ac04
    SET_GPR_U32(ctx, 31, 0x1011c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    StopAloSound__FP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_1011c8
// Address: 0x1011c8 - 0x1011d4

void entry_1011c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1011cc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1011d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1011d4
// Address: 0x1011d4 - 0x1011e0

void entry_1011d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011d4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1011d8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1011e0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1011e0
// Address: 0x1011e0 - 0x1011ec

void entry_1011e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1011e4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1011ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1011ec
// Address: 0x1011ec - 0x101208

void entry_1011ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1011ec: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1011f0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1011f4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1011f8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1011fc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x101200: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101208
// Address: 0x101208 - 0x101230

void FUN_00101208(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101208: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10120c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101210: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101214: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101218: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10121c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101220: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101224: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101228: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101230);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101230
// Address: 0x101230 - 0x101254

void entry_101230(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101230: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101234: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x101238: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10123c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101240: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x101244: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x101248: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10124c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101254);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101254
// Address: 0x101254 - 0x101260

void entry_101254(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101254: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101258: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101260);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101260
// Address: 0x101260 - 0x10126c

void entry_101260(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101260: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101264: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10126c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10126c
// Address: 0x10126c - 0x101278

void entry_10126c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10126c: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x101270: 0xc049b2e
    SET_GPR_U32(ctx, 31, 0x101278);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FadeAloIn__FP3ALOf(rdram, ctx, runtime); return;
}


// Function: entry_101278
// Address: 0x101278 - 0x101284

void entry_101278(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101278: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10127c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101284);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101284
// Address: 0x101284 - 0x101290

void entry_101284(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101284: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101288: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101290);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101290
// Address: 0x101290 - 0x10129c

void entry_101290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101290: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101294: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10129c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10129c
// Address: 0x10129c - 0x1012b8

void entry_10129c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10129c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1012a0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1012a4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1012a8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1012ac: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1012b0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001012b8
// Address: 0x1012b8 - 0x1012e0

void FUN_001012b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1012b8: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1012bc: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1012c0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1012c4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1012c8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1012cc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1012d0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1012d4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1012d8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1012e0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1012e0
// Address: 0x1012e0 - 0x101304

void entry_1012e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1012e0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1012e4: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x1012e8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1012ec: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1012f0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1012f4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1012f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1012fc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101304);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101304
// Address: 0x101304 - 0x101310

void entry_101304(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101304: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101308: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101310);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101310
// Address: 0x101310 - 0x10131c

void entry_101310(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101310: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101314: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10131c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10131c
// Address: 0x10131c - 0x101328

void entry_10131c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10131c: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x101320: 0xc049b58
    SET_GPR_U32(ctx, 31, 0x101328);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FadeAloOut__FP3ALOf(rdram, ctx, runtime); return;
}


// Function: entry_101328
// Address: 0x101328 - 0x101334

void entry_101328(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101328: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10132c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101334);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101334
// Address: 0x101334 - 0x101340

void entry_101334(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101334: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101338: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101340);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101340
// Address: 0x101340 - 0x10134c

void entry_101340(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101340: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101344: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10134c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10134c
// Address: 0x10134c - 0x101368

void entry_10134c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10134c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101350: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101354: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101358: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10135c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101360: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101368
// Address: 0x101368 - 0x101390

void FUN_00101368(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101368: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10136c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101370: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101374: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101378: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10137c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101380: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101384: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101388: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101390);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101390
// Address: 0x101390 - 0x1013b4

void entry_101390(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101390: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101394: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x101398: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10139c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1013a0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1013a4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1013a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1013ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1013b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1013b4
// Address: 0x1013b4 - 0x1013c0

void entry_1013b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1013b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1013c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1013c0
// Address: 0x1013c0 - 0x1013cc

void entry_1013c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1013c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1013cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1013cc
// Address: 0x1013cc - 0x1013d8

void entry_1013cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013cc: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1013d0: 0xc04a708
    SET_GPR_U32(ctx, 31, 0x1013d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PsmaFindAlo__FP3ALO3OID(rdram, ctx, runtime); return;
}


// Function: entry_1013d8
// Address: 0x1013d8 - 0x1013e4

void entry_1013d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1013dc: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x1013e4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_1013e4
// Address: 0x1013e4 - 0x1013f0

void entry_1013e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013e4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1013e8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1013f0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1013f0
// Address: 0x1013f0 - 0x1013fc

void entry_1013f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013f0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1013f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1013fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1013fc
// Address: 0x1013fc - 0x101418

void entry_1013fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1013fc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101400: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101404: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101408: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10140c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101410: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101418
// Address: 0x101418 - 0x101440

void FUN_00101418(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101418: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10141c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101420: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101424: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101428: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10142c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101430: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101434: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101438: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101440);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101440
// Address: 0x101440 - 0x101464

void entry_101440(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101440: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101444: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x101448: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10144c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101450: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x101454: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x101458: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10145c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101464);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101464
// Address: 0x101464 - 0x101470

void entry_101464(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101464: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101468: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101470);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101470
// Address: 0x101470 - 0x10147c

void entry_101470(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101470: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101474: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10147c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10147c
// Address: 0x10147c - 0x101488

void entry_10147c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10147c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x101480: 0xc04a6e6
    SET_GPR_U32(ctx, 31, 0x101488);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PasegaFindAlo__FP3ALO3OID(rdram, ctx, runtime); return;
}


// Function: entry_101488
// Address: 0x101488 - 0x101494

void entry_101488(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101488: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10148c: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x101494);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_101494
// Address: 0x101494 - 0x1014a0

void entry_101494(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101494: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101498: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1014a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1014a0
// Address: 0x1014a0 - 0x1014ac

void entry_1014a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1014a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1014a4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1014ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1014ac
// Address: 0x1014ac - 0x1014c8

void entry_1014ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1014ac: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1014b0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1014b4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1014b8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1014bc: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1014c0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001014c8
// Address: 0x1014c8 - 0x1014f0

void FUN_001014c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1014c8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1014cc: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1014d0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1014d4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1014d8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1014dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1014e0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1014e4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1014e8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1014f0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1014f0
// Address: 0x1014f0 - 0x101508

void entry_1014f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1014f0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1014f4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1014f8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1014fc: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101500: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101508);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101508
// Address: 0x101508 - 0x101514

void entry_101508(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101508: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10150c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101514);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101514
// Address: 0x101514 - 0x101520

void entry_101514(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101514: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101518: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101520);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101520
// Address: 0x101520 - 0x101528

void entry_101520(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101520: 0xc04a72a
    SET_GPR_U32(ctx, 31, 0x101528);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PasegaFindAloNearest__FP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_101528
// Address: 0x101528 - 0x101534

void entry_101528(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101528: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10152c: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x101534);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_101534
// Address: 0x101534 - 0x101540

void entry_101534(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101534: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101538: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101540);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101540
// Address: 0x101540 - 0x10154c

void entry_101540(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101540: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101544: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10154c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10154c
// Address: 0x10154c - 0x101568

void entry_10154c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10154c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101550: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101554: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101558: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10155c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x101560: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101568
// Address: 0x101568 - 0x101590

void FUN_00101568(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101568: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10156c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101570: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101574: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101578: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10157c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101580: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101584: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101588: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101590);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101590
// Address: 0x101590 - 0x1015b4

void entry_101590(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101590: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101594: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x101598: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10159c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1015a0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1015a4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1015a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1015ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1015b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1015b4
// Address: 0x1015b4 - 0x1015c0

void entry_1015b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1015b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1015c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1015c0
// Address: 0x1015c0 - 0x1015cc

void entry_1015c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1015c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1015cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1015cc
// Address: 0x1015cc - 0x1015e0

void entry_1015cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015cc: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x1015d0: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1015d4: 0x8c62008c
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 140)));
    // 0x1015d8: 0x40f809
    SET_GPR_U32(ctx, 31, 0x1015e0);
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_1015e0
// Address: 0x1015e0 - 0x1015ec

void entry_1015e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1015e4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1015ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1015ec
// Address: 0x1015ec - 0x1015f8

void entry_1015ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015ec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1015f0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1015f8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1015f8
// Address: 0x1015f8 - 0x101604

void entry_1015f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1015f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1015fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101604);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101604
// Address: 0x101604 - 0x101620

void entry_101604(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101604: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101608: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10160c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101610: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101614: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101618: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101620
// Address: 0x101620 - 0x10164c

void FUN_00101620(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101620: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x101624: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x101628: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10162c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101630: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x101634: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101638: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10163c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101640: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x101644: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10164c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10164c
// Address: 0x10164c - 0x101684

void entry_10164c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10164c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101650: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101654: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101658: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10165c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x101660: 0x244c8d80
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294937984));
    // 0x101664: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101668: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10166c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101670: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101674: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101678: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10167c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101684);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101684
// Address: 0x101684 - 0x101690

void entry_101684(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101684: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101688: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101690);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101690
// Address: 0x101690 - 0x10169c

void entry_101690(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101690: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101694: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10169c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10169c
// Address: 0x10169c - 0x1016ac

void entry_10169c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10169c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1016a0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1016a4: 0xc04ad6e
    SET_GPR_U32(ctx, 31, 0x1016ac);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_0012b5b8(rdram, ctx, runtime); return;
}


// Function: entry_1016ac
// Address: 0x1016ac - 0x1016b8

void entry_1016ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1016ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1016b0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1016b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1016b8
// Address: 0x1016b8 - 0x1016c4

void entry_1016b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1016b8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1016bc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1016c4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1016c4
// Address: 0x1016c4 - 0x1016d0

void entry_1016c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1016c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1016c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1016d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1016d0
// Address: 0x1016d0 - 0x1016f0

void entry_1016d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1016d0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1016d4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1016d8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1016dc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1016e0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1016e4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1016e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001016f0
// Address: 0x1016f0 - 0x101718

void FUN_001016f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1016f0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1016f4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1016f8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1016fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101700: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x101704: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101708: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10170c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101710: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101718);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101718
// Address: 0x101718 - 0x10173c

void entry_101718(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101718: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10171c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x101720: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101724: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101728: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10172c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x101730: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101734: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10173c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10173c
// Address: 0x10173c - 0x101748

void entry_10173c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10173c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101740: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101748);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101748
// Address: 0x101748 - 0x101754

void entry_101748(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101748: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10174c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101754);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101754
// Address: 0x101754 - 0x101760

void entry_101754(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101754: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x101758: 0xc06ec78
    SET_GPR_U32(ctx, 31, 0x101760);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetSoEdgeGrab__FP2SO3EGK(rdram, ctx, runtime); return;
}


// Function: entry_101760
// Address: 0x101760 - 0x10176c

void entry_101760(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101760: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101764: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10176c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10176c
// Address: 0x10176c - 0x101778

void entry_10176c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10176c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101770: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101778);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101778
// Address: 0x101778 - 0x101784

void entry_101778(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101778: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10177c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101784);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101784
// Address: 0x101784 - 0x1017a0

void entry_101784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101784: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101788: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10178c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101790: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101794: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101798: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001017a0
// Address: 0x1017a0 - 0x1017cc

void FUN_001017a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1017a0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1017a4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1017a8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1017ac: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1017b0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1017b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1017b8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1017bc: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1017c0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1017c4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1017cc);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1017cc
// Address: 0x1017cc - 0x1017f4

void entry_1017cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1017cc: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1017d0: 0x27b10010
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1017d4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1017d8: 0x24020002
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 2));
    // 0x1017dc: 0x220402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1017e0: 0x27a70030
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1017e4: 0xafa20030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 2));
    // 0x1017e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1017ec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1017f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1017f4
// Address: 0x1017f4 - 0x101800

void entry_1017f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1017f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1017f8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101800);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101800
// Address: 0x101800 - 0x10180c

void entry_101800(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101800: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101804: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10180c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10180c
// Address: 0x10180c - 0x101818

void entry_10180c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10180c: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101810: 0xc06f19c
    SET_GPR_U32(ctx, 31, 0x101818);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001bc670(rdram, ctx, runtime); return;
}


// Function: entry_101818
// Address: 0x101818 - 0x101824

void entry_101818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101818: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10181c: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x101824);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_101824
// Address: 0x101824 - 0x101830

void entry_101824(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101824: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101828: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101830);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101830
// Address: 0x101830 - 0x10183c

void entry_101830(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101830: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101834: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10183c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10183c
// Address: 0x10183c - 0x101860

void entry_10183c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10183c: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x101840: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x101844: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x101848: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10184c: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101850: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101854: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x10185c: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x101860; return;
}


// Function: FUN_00101860
// Address: 0x101860 - 0x10188c

void FUN_00101860(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101860: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x101864: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x101868: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10186c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101870: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x101874: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101878: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10187c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101880: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x101884: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10188c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10188c
// Address: 0x10188c - 0x1018dc

void entry_10188c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10188c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101890: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101894: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101898: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10189c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1018a0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1018a4: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1018a8: 0x244e8df0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938096));
    // 0x1018ac: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1018b0: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1018b4: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1018b8: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1018bc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1018c0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1018c4: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1018c8: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1018cc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1018d0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1018d4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1018dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1018dc
// Address: 0x1018dc - 0x1018e8

void entry_1018dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1018dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1018e0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1018e8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1018e8
// Address: 0x1018e8 - 0x1018f4

void entry_1018e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1018e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1018ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1018f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1018f4
// Address: 0x1018f4 - 0x10190c

void entry_1018f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1018f4: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1018f8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1018fc: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x101900: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x101904: 0xc07d0b4
    SET_GPR_U32(ctx, 31, 0x10190c);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    SetWarpRsmg__FP4WARPi3OIDN22(rdram, ctx, runtime); return;
}


// Function: entry_10190c
// Address: 0x10190c - 0x101918

void entry_10190c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10190c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101910: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101918);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101918
// Address: 0x101918 - 0x101924

void entry_101918(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101918: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10191c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101924);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101924
// Address: 0x101924 - 0x101930

void entry_101924(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101924: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101928: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101930);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101930
// Address: 0x101930 - 0x101950

void entry_101930(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101930: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x101934: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x101938: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10193c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101940: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101944: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101948: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101950
// Address: 0x101950 - 0x101978

void FUN_00101950(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101950: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x101954: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x101958: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10195c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101960: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x101964: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101968: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10196c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101970: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101978);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101978
// Address: 0x101978 - 0x101990

void entry_101978(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101978: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10197c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101980: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101984: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101988: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101990);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101990
// Address: 0x101990 - 0x10199c

void entry_101990(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101990: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101994: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10199c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10199c
// Address: 0x10199c - 0x1019a8

void entry_10199c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10199c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1019a0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1019a8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1019a8
// Address: 0x1019a8 - 0x1019b0

void entry_1019a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019a8: 0xc07d002
    SET_GPR_U32(ctx, 31, 0x1019b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TriggerWarp__FP4WARP(rdram, ctx, runtime); return;
}


// Function: entry_1019b0
// Address: 0x1019b0 - 0x1019bc

void entry_1019b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1019b4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1019bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1019bc
// Address: 0x1019bc - 0x1019c8

void entry_1019bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019bc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1019c0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1019c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1019c8
// Address: 0x1019c8 - 0x1019d4

void entry_1019c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1019cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1019d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1019d4
// Address: 0x1019d4 - 0x1019f0

void entry_1019d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019d4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1019d8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1019dc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1019e0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1019e4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1019e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001019f0
// Address: 0x1019f0 - 0x101a18

void FUN_001019f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1019f0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1019f4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1019f8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1019fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101a00: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x101a04: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101a08: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x101a0c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101a10: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101a18);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101a18
// Address: 0x101a18 - 0x101a30

void entry_101a18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a18: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101a1c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101a20: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101a24: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101a28: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101a30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101a30
// Address: 0x101a30 - 0x101a3c

void entry_101a30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101a34: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101a3c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101a3c
// Address: 0x101a3c - 0x101a48

void entry_101a3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a3c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101a40: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101a48);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101a48
// Address: 0x101a48 - 0x101a50

void entry_101a48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a48: 0xc07d202
    SET_GPR_U32(ctx, 31, 0x101a50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TriggerExit__FP4EXIT(rdram, ctx, runtime); return;
}


// Function: entry_101a50
// Address: 0x101a50 - 0x101a5c

void entry_101a50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101a54: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101a5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101a5c
// Address: 0x101a5c - 0x101a68

void entry_101a5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a5c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101a60: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101a68);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101a68
// Address: 0x101a68 - 0x101a74

void entry_101a68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a68: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101a6c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101a74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101a74
// Address: 0x101a74 - 0x101a90

void entry_101a74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a74: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101a78: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101a7c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101a80: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101a84: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x101a88: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101a90
// Address: 0x101a90 - 0x101abc

void FUN_00101a90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101a90: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x101a94: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x101a98: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x101a9c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101aa0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x101aa4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101aa8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x101aac: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101ab0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x101ab4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101abc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101abc
// Address: 0x101abc - 0x101b0c

void entry_101abc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101abc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101ac0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101ac4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101ac8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x101acc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x101ad0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x101ad4: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x101ad8: 0x244e8e00
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938112));
    // 0x101adc: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101ae0: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101ae4: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x101ae8: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x101aec: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101af0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101af4: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101af8: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101afc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101b00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101b04: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101b0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101b0c
// Address: 0x101b0c - 0x101b18

void entry_101b0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b0c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101b10: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101b18);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101b18
// Address: 0x101b18 - 0x101b24

void entry_101b18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b18: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101b1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101b24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101b24
// Address: 0x101b24 - 0x101b3c

void entry_101b24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b24: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101b28: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101b2c: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x101b30: 0xc7ad0038
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[13] = *(float*)&val; }
    // 0x101b34: 0xc04b1f6
    SET_GPR_U32(ctx, 31, 0x101b3c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    PasegaApplyAseg__FP4ASEGP3ALOffi(rdram, ctx, runtime); return;
}


// Function: entry_101b3c
// Address: 0x101b3c - 0x101b48

void entry_101b3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b3c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101b40: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x101b48);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_101b48
// Address: 0x101b48 - 0x101b54

void entry_101b48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b48: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101b4c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101b54);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101b54
// Address: 0x101b54 - 0x101b60

void entry_101b54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101b58: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101b60);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101b60
// Address: 0x101b60 - 0x101b80

void entry_101b60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b60: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x101b64: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x101b68: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x101b6c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101b70: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101b74: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101b78: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101b80
// Address: 0x101b80 - 0x101bac

void FUN_00101b80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101b80: 0x27bdff40
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967104));
    // 0x101b84: 0x7fb300a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 19));
    // 0x101b88: 0x7fb20090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 18));
    // 0x101b8c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101b90: 0x7fb10080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 17));
    // 0x101b94: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101b98: 0x7fbf00b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 31));
    // 0x101b9c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101ba0: 0x7fb00070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 16));
    // 0x101ba4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101bac);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101bac
// Address: 0x101bac - 0x101c0c

void entry_101bac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101bac: 0x27a20060
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 96));
    // 0x101bb0: 0x27b00040
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 64));
    // 0x101bb4: 0x3c030025
    SET_GPR_U32(ctx, 3, ((uint32_t)37 << 16));
    // 0x101bb8: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x101bbc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101bc0: 0x27a80050
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 80));
    // 0x101bc4: 0x27a90054
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 84));
    // 0x101bc8: 0x27aa0058
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 88));
    // 0x101bcc: 0x27ab005c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 92));
    // 0x101bd0: 0x246e8e10
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 3), 4294938128));
    // 0x101bd4: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x101bd8: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x101bdc: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x101be0: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x101be4: 0x8dcd0010
    SET_GPR_U32(ctx, 13, READ32(ADD32(GPR_U32(ctx, 14), 16)));
    // 0x101be8: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101bec: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101bf0: 0xb3ac002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101bf4: 0xb7ac0028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101bf8: 0xafad0030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 13));
    // 0x101bfc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101c00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101c04: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101c0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 5));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101c0c
// Address: 0x101c0c - 0x101c18

void entry_101c0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c0c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101c10: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101c18);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101c18
// Address: 0x101c18 - 0x101c24

void entry_101c18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c18: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101c1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101c24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101c24
// Address: 0x101c24 - 0x101c40

void entry_101c24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c24: 0x8fa50050
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101c28: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101c2c: 0xc7ac0058
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 88)); ctx->f[12] = *(float*)&val; }
    // 0x101c30: 0xc7ad005c
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 92)); ctx->f[13] = *(float*)&val; }
    // 0x101c34: 0x8fa60054
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 84)));
    // 0x101c38: 0xc04b23e
    SET_GPR_U32(ctx, 31, 0x101c40);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 96)));
    PasegaEnsureAseg__FP4ASEGP3ALO4SEEKffi(rdram, ctx, runtime); return;
}


// Function: entry_101c40
// Address: 0x101c40 - 0x101c4c

void entry_101c40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c40: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101c44: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x101c4c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_101c4c
// Address: 0x101c4c - 0x101c58

void entry_101c4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c4c: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101c50: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101c58);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101c58
// Address: 0x101c58 - 0x101c64

void entry_101c58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c58: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101c5c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101c64);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101c64
// Address: 0x101c64 - 0x101c88

void entry_101c64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c64: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x101c68: 0x7bbf00b0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x101c6c: 0x7bb300a0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x101c70: 0x7bb20090
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x101c74: 0x7bb10080
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x101c78: 0x7bb00070
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x101c7c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 192));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x101c84: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x101c88; return;
}


// Function: FUN_00101c88
// Address: 0x101c88 - 0x101cb0

void FUN_00101c88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101c88: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x101c8c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101c90: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101c94: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101c98: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x101c9c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101ca0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101ca4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101ca8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101cb0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101cb0
// Address: 0x101cb0 - 0x101cd4

void entry_101cb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101cb0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101cb4: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x101cb8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101cbc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101cc0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x101cc4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x101cc8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101ccc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101cd4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101cd4
// Address: 0x101cd4 - 0x101ce0

void entry_101cd4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101cd4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101cd8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101ce0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101ce0
// Address: 0x101ce0 - 0x101cec

void entry_101ce0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101ce0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101ce4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101cec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101cec
// Address: 0x101cec - 0x101cf8

void entry_101cec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101cec: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x101cf0: 0xc04b330
    SET_GPR_U32(ctx, 31, 0x101cf8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TFindAsegLabel__FP4ASEG3OID(rdram, ctx, runtime); return;
}


// Function: entry_101cf8
// Address: 0x101cf8 - 0x101d04

void entry_101cf8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101cf8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101cfc: 0xc046d6c
    SET_GPR_U32(ctx, 31, 0x101d04);
    ctx->f[12] = FPU_MOV_S(ctx->f[0]);
    SetF32__4CReff(rdram, ctx, runtime); return;
}


// Function: entry_101d04
// Address: 0x101d04 - 0x101d10

void entry_101d04(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101d04: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101d08: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101d10);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101d10
// Address: 0x101d10 - 0x101d1c

void entry_101d10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101d10: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101d14: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101d1c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101d1c
// Address: 0x101d1c - 0x101d38

void entry_101d1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101d1c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101d20: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101d24: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101d28: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101d2c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101d30: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101d38
// Address: 0x101d38 - 0x101d60

void FUN_00101d38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101d38: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x101d3c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x101d40: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x101d44: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101d48: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x101d4c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101d50: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x101d54: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101d58: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101d60);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101d60
// Address: 0x101d60 - 0x101da4

void entry_101d60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101d60: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101d64: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101d68: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101d6c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101d70: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x101d74: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x101d78: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x101d7c: 0x244d8e28
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938152));
    // 0x101d80: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101d84: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101d88: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x101d8c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101d90: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101d94: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x101d98: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101d9c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101da4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101da4
// Address: 0x101da4 - 0x101db0

void entry_101da4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101da4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101da8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101db0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101db0
// Address: 0x101db0 - 0x101dbc

void entry_101db0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101db0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101db4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101dbc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101dbc
// Address: 0x101dbc - 0x101dd0

void entry_101dbc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101dbc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101dc0: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101dc4: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x101dc8: 0xc04bc28
    SET_GPR_U32(ctx, 31, 0x101dd0);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[13] = *(float*)&val; }
    SeekAsega__FP5ASEGA4SEEKff(rdram, ctx, runtime); return;
}


// Function: entry_101dd0
// Address: 0x101dd0 - 0x101ddc

void entry_101dd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101dd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101dd4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101ddc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101ddc
// Address: 0x101ddc - 0x101de8

void entry_101ddc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101ddc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101de0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101de8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101de8
// Address: 0x101de8 - 0x101df4

void entry_101de8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101de8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101dec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101df4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101df4
// Address: 0x101df4 - 0x101e10

void entry_101df4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101df4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101df8: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x101dfc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101e00: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101e04: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101e08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101e10
// Address: 0x101e10 - 0x101e38

void FUN_00101e10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e10: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x101e14: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x101e18: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x101e1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101e20: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x101e24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101e28: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x101e2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101e30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101e38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101e38
// Address: 0x101e38 - 0x101e50

void entry_101e38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101e3c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101e40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101e44: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x101e48: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101e50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101e50
// Address: 0x101e50 - 0x101e5c

void entry_101e50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101e54: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101e5c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101e5c
// Address: 0x101e5c - 0x101e68

void entry_101e5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e5c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101e60: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101e68);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101e68
// Address: 0x101e68 - 0x101e70

void entry_101e68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e68: 0xc04b9d8
    SET_GPR_U32(ctx, 31, 0x101e70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    RetractAsega__FP5ASEGA(rdram, ctx, runtime); return;
}


// Function: entry_101e70
// Address: 0x101e70 - 0x101e7c

void entry_101e70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101e74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101e7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101e7c
// Address: 0x101e7c - 0x101e88

void entry_101e7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101e80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101e88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101e88
// Address: 0x101e88 - 0x101e94

void entry_101e88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101e8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101e94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101e94
// Address: 0x101e94 - 0x101eb0

void entry_101e94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101e94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101e98: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101e9c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101ea0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101ea4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x101ea8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101eb0
// Address: 0x101eb0 - 0x101ed8

void FUN_00101eb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101eb0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x101eb4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x101eb8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x101ebc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101ec0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x101ec4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101ec8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x101ecc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101ed0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101ed8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101ed8
// Address: 0x101ed8 - 0x101efc

void entry_101ed8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101ed8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101edc: 0x24020005
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 5));
    // 0x101ee0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101ee4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101ee8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x101eec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x101ef0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101ef4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101efc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101efc
// Address: 0x101efc - 0x101f08

void entry_101efc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101efc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101f00: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101f08);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101f08
// Address: 0x101f08 - 0x101f14

void entry_101f08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101f0c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101f14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101f14
// Address: 0x101f14 - 0x101f20

void entry_101f14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f14: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x101f18: 0xc04bc64
    SET_GPR_U32(ctx, 31, 0x101f20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SnapAsega__FP5ASEGAi(rdram, ctx, runtime); return;
}


// Function: entry_101f20
// Address: 0x101f20 - 0x101f2c

void entry_101f20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101f24: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101f2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101f2c
// Address: 0x101f2c - 0x101f38

void entry_101f2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101f30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x101f38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101f38
// Address: 0x101f38 - 0x101f44

void entry_101f38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101f3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101f44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101f44
// Address: 0x101f44 - 0x101f60

void entry_101f44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101f48: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x101f4c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x101f50: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x101f54: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101f58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00101f60
// Address: 0x101f60 - 0x101f8c

void FUN_00101f60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f60: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x101f64: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x101f68: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x101f6c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x101f70: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x101f74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101f78: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x101f7c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x101f80: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x101f84: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x101f8c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101f8c
// Address: 0x101f8c - 0x101fc4

void entry_101f8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101f8c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x101f90: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x101f94: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x101f98: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x101f9c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x101fa0: 0x244c8e38
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938168));
    // 0x101fa4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101fa8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x101fac: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101fb0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x101fb4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x101fb8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101fbc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x101fc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_101fc4
// Address: 0x101fc4 - 0x101fd0

void entry_101fc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101fc4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101fc8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x101fd0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_101fd0
// Address: 0x101fd0 - 0x101fdc

void entry_101fd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101fd0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x101fd4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x101fdc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_101fdc
// Address: 0x101fdc - 0x101fec

void entry_101fdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101fdc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x101fe0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x101fe4: 0xc04ba4a
    SET_GPR_U32(ctx, 31, 0x101fec);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_0012e928(rdram, ctx, runtime); return;
}


// Function: entry_101fec
// Address: 0x101fec - 0x101ff8

void entry_101fec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101fec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101ff0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x101ff8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_101ff8
// Address: 0x101ff8 - 0x102004

void entry_101ff8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x101ff8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x101ffc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102004);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102004
// Address: 0x102004 - 0x102010

void entry_102004(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102004: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102008: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102010);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102010
// Address: 0x102010 - 0x102030

void entry_102010(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102010: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102014: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102018: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10201c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x102020: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102024: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102028: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102030
// Address: 0x102030 - 0x102058

void FUN_00102030(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102030: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x102034: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102038: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10203c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102040: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x102044: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102048: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10204c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102050: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102058);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102058
// Address: 0x102058 - 0x102070

void entry_102058(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102058: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10205c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102060: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102064: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102068: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102070);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102070
// Address: 0x102070 - 0x10207c

void entry_102070(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102070: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102074: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10207c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10207c
// Address: 0x10207c - 0x102088

void entry_10207c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10207c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102080: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102088);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102088
// Address: 0x102088 - 0x102090

void entry_102088(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102088: 0xc07be0c
    SET_GPR_U32(ctx, 31, 0x102090);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ef830(rdram, ctx, runtime); return;
}


// Function: entry_102090
// Address: 0x102090 - 0x10209c

void entry_102090(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102090: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102094: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10209c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10209c
// Address: 0x10209c - 0x1020a8

void entry_10209c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10209c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1020a0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1020a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1020a8
// Address: 0x1020a8 - 0x1020b4

void entry_1020a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1020a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1020ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1020b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1020b4
// Address: 0x1020b4 - 0x1020d0

void entry_1020b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1020b4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1020b8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1020bc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1020c0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1020c4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1020c8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001020d0
// Address: 0x1020d0 - 0x1020f8

void FUN_001020d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1020d0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1020d4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1020d8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1020dc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1020e0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1020e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1020e8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1020ec: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1020f0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1020f8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1020f8
// Address: 0x1020f8 - 0x102110

void entry_1020f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1020f8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1020fc: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102100: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102104: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102108: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102110);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102110
// Address: 0x102110 - 0x10211c

void entry_102110(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102110: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102114: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10211c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10211c
// Address: 0x10211c - 0x102128

void entry_10211c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10211c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102120: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102128);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102128
// Address: 0x102128 - 0x102138

void entry_102128(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102128: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x10212c: 0x8c620130
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 304)));
    // 0x102130: 0x40f809
    SET_GPR_U32(ctx, 31, 0x102138);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_102138
// Address: 0x102138 - 0x102144

void entry_102138(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102138: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10213c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102144);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102144
// Address: 0x102144 - 0x102150

void entry_102144(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102144: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102148: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102150);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102150
// Address: 0x102150 - 0x10215c

void entry_102150(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102150: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102154: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10215c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10215c
// Address: 0x10215c - 0x102178

void entry_10215c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10215c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102160: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102164: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102168: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10216c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x102170: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102178
// Address: 0x102178 - 0x1021a4

void FUN_00102178(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102178: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10217c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x102180: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x102184: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102188: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10218c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102190: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x102194: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102198: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10219c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1021a4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1021a4
// Address: 0x1021a4 - 0x1021f4

void entry_1021a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1021a4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1021a8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1021ac: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1021b0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1021b4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1021b8: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1021bc: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1021c0: 0x244e8df0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938096));
    // 0x1021c4: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1021c8: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1021cc: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1021d0: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1021d4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1021d8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1021dc: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1021e0: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1021e4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1021e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1021ec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1021f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1021f4
// Address: 0x1021f4 - 0x102200

void entry_1021f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1021f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1021f8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102200);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102200
// Address: 0x102200 - 0x10220c

void entry_102200(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102200: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102204: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10220c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10220c
// Address: 0x10220c - 0x102224

void entry_10220c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10220c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102210: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102214: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x102218: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x10221c: 0xc0501d4
    SET_GPR_U32(ctx, 31, 0x102224);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    SetButtonRsmg__FP6BUTTONi3OIDN22(rdram, ctx, runtime); return;
}


// Function: entry_102224
// Address: 0x102224 - 0x102230

void entry_102224(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102224: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102228: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102230);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102230
// Address: 0x102230 - 0x10223c

void entry_102230(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102230: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102234: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10223c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10223c
// Address: 0x10223c - 0x102248

void entry_10223c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10223c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102240: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102248);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102248
// Address: 0x102248 - 0x102268

void entry_102248(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102248: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10224c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102250: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x102254: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x102258: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10225c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102260: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102268
// Address: 0x102268 - 0x102294

void FUN_00102268(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102268: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10226c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x102270: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x102274: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102278: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10227c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102280: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x102284: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102288: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10228c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102294);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102294
// Address: 0x102294 - 0x1022e4

void entry_102294(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102294: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102298: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10229c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1022a0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1022a4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1022a8: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1022ac: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1022b0: 0x244e8df0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938096));
    // 0x1022b4: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1022b8: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1022bc: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1022c0: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1022c4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1022c8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1022cc: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1022d0: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1022d4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1022d8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1022dc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1022e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1022e4
// Address: 0x1022e4 - 0x1022f0

void entry_1022e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1022e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1022e8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1022f0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1022f0
// Address: 0x1022f0 - 0x1022fc

void entry_1022f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1022f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1022f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1022fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1022fc
// Address: 0x1022fc - 0x102314

void entry_1022fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1022fc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102300: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102304: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x102308: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x10230c: 0xc0501dc
    SET_GPR_U32(ctx, 31, 0x102314);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    SetVolbtnRsmg__FP6VOLBTNi3OIDN22(rdram, ctx, runtime); return;
}


// Function: entry_102314
// Address: 0x102314 - 0x102320

void entry_102314(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102314: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102318: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102320);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102320
// Address: 0x102320 - 0x10232c

void entry_102320(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102320: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102324: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10232c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10232c
// Address: 0x10232c - 0x102338

void entry_10232c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10232c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102330: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102338);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102338
// Address: 0x102338 - 0x102358

void entry_102338(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102338: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10233c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102340: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x102344: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x102348: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10234c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102350: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102358
// Address: 0x102358 - 0x102380

void FUN_00102358(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102358: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10235c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102360: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x102364: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102368: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10236c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102370: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x102374: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102378: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102380);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102380
// Address: 0x102380 - 0x102398

void entry_102380(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102380: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102384: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102388: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10238c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102390: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102398);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102398
// Address: 0x102398 - 0x1023a4

void entry_102398(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102398: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10239c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1023a4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1023a4
// Address: 0x1023a4 - 0x1023b0

void entry_1023a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023a4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1023a8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1023b0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1023b0
// Address: 0x1023b0 - 0x1023b8

void entry_1023b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023b0: 0xc064906
    SET_GPR_U32(ctx, 31, 0x1023b8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    MakePoActive__FP2PO(rdram, ctx, runtime); return;
}


// Function: entry_1023b8
// Address: 0x1023b8 - 0x1023c4

void entry_1023b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023b8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1023bc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1023c4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1023c4
// Address: 0x1023c4 - 0x1023d0

void entry_1023c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023c4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1023c8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1023d0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1023d0
// Address: 0x1023d0 - 0x1023dc

void entry_1023d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023d0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1023d4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1023dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1023dc
// Address: 0x1023dc - 0x1023f8

void entry_1023dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023dc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1023e0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1023e4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1023e8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1023ec: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1023f0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001023f8
// Address: 0x1023f8 - 0x102420

void FUN_001023f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1023f8: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1023fc: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x102400: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x102404: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102408: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10240c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102410: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x102414: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102418: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102420);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102420
// Address: 0x102420 - 0x102444

void entry_102420(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102420: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102424: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x102428: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10242c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102430: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x102434: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x102438: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10243c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102444);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102444
// Address: 0x102444 - 0x102450

void entry_102444(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102444: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102448: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102450);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102450
// Address: 0x102450 - 0x10245c

void entry_102450(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102450: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102454: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10245c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10245c
// Address: 0x10245c - 0x102470

void entry_10245c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10245c: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x102460: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x102464: 0x8c62013c
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 316)));
    // 0x102468: 0x40f809
    SET_GPR_U32(ctx, 31, 0x102470);
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_102470
// Address: 0x102470 - 0x10247c

void entry_102470(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102470: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102474: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10247c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10247c
// Address: 0x10247c - 0x102488

void entry_10247c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10247c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102480: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102488);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102488
// Address: 0x102488 - 0x102494

void entry_102488(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102488: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10248c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102494);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102494
// Address: 0x102494 - 0x1024b0

void entry_102494(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102494: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102498: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10249c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1024a0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1024a4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1024a8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: RefThunkAlarmTRIGGER
// Address: 0x1024b0 - 0x1024d8

void entry_1024d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1024d8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1024dc: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x1024e0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1024e4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1024e8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1024ec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1024f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1024f4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1024fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1024fc
// Address: 0x1024fc - 0x102508

void entry_1024fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1024fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102500: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102508);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102508
// Address: 0x102508 - 0x102514

void entry_102508(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102508: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10250c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102514);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102514
// Address: 0x102514 - 0x102520

void entry_102514(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102514: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x102518: 0xc048eac
    SET_GPR_U32(ctx, 31, 0x102520);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TriggerAlarm__FP5ALARM4ALTK(rdram, ctx, runtime); return;
}


// Function: entry_102520
// Address: 0x102520 - 0x10252c

void entry_102520(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102520: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102524: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10252c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10252c
// Address: 0x10252c - 0x102538

void entry_10252c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10252c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102530: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102538);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102538
// Address: 0x102538 - 0x102544

void entry_102538(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102538: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10253c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102544);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102544
// Address: 0x102544 - 0x102560

void entry_102544(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102544: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102548: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10254c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102550: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102554: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102558: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102560
// Address: 0x102560 - 0x10258c

void FUN_00102560(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102560: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x102564: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x102568: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10256c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102570: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x102574: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102578: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10257c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102580: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x102584: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10258c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10258c
// Address: 0x10258c - 0x1025dc

void entry_10258c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10258c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102590: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x102594: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102598: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10259c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1025a0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1025a4: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1025a8: 0x244e8df0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938096));
    // 0x1025ac: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1025b0: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1025b4: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1025b8: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1025bc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1025c0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1025c4: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1025c8: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1025cc: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1025d0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1025d4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1025dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1025dc
// Address: 0x1025dc - 0x1025e8

void entry_1025dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1025dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1025e0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1025e8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1025e8
// Address: 0x1025e8 - 0x1025f4

void entry_1025e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1025e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1025ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1025f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1025f4
// Address: 0x1025f4 - 0x10260c

void entry_1025f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1025f4: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1025f8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1025fc: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x102600: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x102604: 0xc048f42
    SET_GPR_U32(ctx, 31, 0x10260c);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    SetAlarmRsmg__FP5ALARMi3OIDN22(rdram, ctx, runtime); return;
}


// Function: entry_10260c
// Address: 0x10260c - 0x102618

void entry_10260c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10260c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102610: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102618);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102618
// Address: 0x102618 - 0x102624

void entry_102618(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102618: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10261c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102624);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102624
// Address: 0x102624 - 0x102630

void entry_102624(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102624: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102628: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102630);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102630
// Address: 0x102630 - 0x102650

void entry_102630(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102630: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102634: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102638: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10263c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x102640: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102644: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102648: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102650
// Address: 0x102650 - 0x102678

void FUN_00102650(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102650: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x102654: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x102658: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10265c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102660: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x102664: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102668: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10266c: 0xe0802d
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x102670: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102678);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102678
// Address: 0x102678 - 0x10269c

void entry_102678(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102678: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10267c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x102680: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102684: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102688: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10268c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x102690: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102694: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10269c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10269c
// Address: 0x10269c - 0x1026a8

void entry_10269c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10269c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1026a0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1026a8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1026a8
// Address: 0x1026a8 - 0x1026b4

void entry_1026a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1026a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1026ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1026b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1026b4
// Address: 0x1026b4 - 0x1026d0

void entry_1026b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1026b4: 0x8e220000
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x1026b8: 0x8c420134
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 2), 308)));
    // 0x1026bc: 0x50400005
    if (GPR_U32(ctx, 2) == GPR_U32(ctx, 0)) {
        SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
        ctx->pc = 0x1026D4; return;
    }
    // 0x1026c4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1026c8: 0x40f809
    SET_GPR_U32(ctx, 31, 0x1026d0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_1026d0
// Address: 0x1026d0 - 0x1026dc

void entry_1026d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // Dispatch for mid-function entry points
    if (ctx->pc != 0 && ctx->pc != 0x1026d0) {
        switch (ctx->pc) {
            case 0x1026d4: ctx->pc = 0; goto label_1026d4;
            default: break;
        }
        ctx->pc = 0; // Reset PC and continue from start
    }

    // 0x1026d0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
label_1026d4:
    // 0x1026d4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1026dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1026dc
// Address: 0x1026dc - 0x1026e8

void entry_1026dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1026dc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1026e0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1026e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1026e8
// Address: 0x1026e8 - 0x1026f4

void entry_1026e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1026e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1026ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1026f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1026f4
// Address: 0x1026f4 - 0x102710

void entry_1026f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1026f4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1026f8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1026fc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102700: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102704: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102708: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102710
// Address: 0x102710 - 0x102738

void FUN_00102710(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102710: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x102714: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102718: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10271c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102720: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x102724: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102728: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10272c: 0xe0802d
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x102730: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102738);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102738
// Address: 0x102738 - 0x102750

void entry_102738(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102738: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10273c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102740: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102744: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102748: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102750);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102750
// Address: 0x102750 - 0x10275c

void entry_102750(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102750: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102754: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10275c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10275c
// Address: 0x10275c - 0x102768

void entry_10275c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10275c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102760: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102768);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102768
// Address: 0x102768 - 0x102780

void entry_102768(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102768: 0x8e220000
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x10276c: 0x8c420138
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 2), 312)));
    // 0x102770: 0x50400004
    if (GPR_U32(ctx, 2) == GPR_U32(ctx, 0)) {
        SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
        ctx->pc = 0x102784; return;
    }
    // 0x102778: 0x40f809
    SET_GPR_U32(ctx, 31, 0x102780);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_102780
// Address: 0x102780 - 0x10278c

void entry_102780(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // Dispatch for mid-function entry points
    if (ctx->pc != 0 && ctx->pc != 0x102780) {
        switch (ctx->pc) {
            case 0x102784: ctx->pc = 0; goto label_102784;
            default: break;
        }
        ctx->pc = 0; // Reset PC and continue from start
    }

    // 0x102780: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
label_102784:
    // 0x102784: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10278c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10278c
// Address: 0x10278c - 0x102798

void entry_10278c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10278c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102790: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102798);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102798
// Address: 0x102798 - 0x1027a4

void entry_102798(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102798: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10279c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1027a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1027a4
// Address: 0x1027a4 - 0x1027c0

void entry_1027a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1027a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1027a8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1027ac: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1027b0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1027b4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1027b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001027c0
// Address: 0x1027c0 - 0x1027e8

void FUN_001027c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1027c0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1027c4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1027c8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1027cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1027d0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1027d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1027d8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1027dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1027e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1027e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1027e8
// Address: 0x1027e8 - 0x10280c

void entry_1027e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1027e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1027ec: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x1027f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1027f4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1027f8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1027fc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x102800: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102804: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10280c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10280c
// Address: 0x10280c - 0x102818

void entry_10280c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10280c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102810: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102818);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102818
// Address: 0x102818 - 0x102824

void entry_102818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102818: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10281c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102824);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102824
// Address: 0x102824 - 0x102830

void entry_102824(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102824: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x102828: 0xc06c122
    SET_GPR_U32(ctx, 31, 0x102830);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ExtendLasen__FP5LASENf(rdram, ctx, runtime); return;
}


// Function: entry_102830
// Address: 0x102830 - 0x10283c

void entry_102830(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102830: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102834: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10283c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10283c
// Address: 0x10283c - 0x102848

void entry_10283c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10283c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102840: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102848);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102848
// Address: 0x102848 - 0x102854

void entry_102848(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102848: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10284c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102854);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102854
// Address: 0x102854 - 0x102870

void entry_102854(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102854: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102858: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10285c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102860: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102864: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102868: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102870
// Address: 0x102870 - 0x102898

void FUN_00102870(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102870: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x102874: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x102878: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10287c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102880: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x102884: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102888: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10288c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102890: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102898);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102898
// Address: 0x102898 - 0x1028bc

void entry_102898(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102898: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10289c: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x1028a0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1028a4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1028a8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1028ac: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1028b0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1028b4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1028bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1028bc
// Address: 0x1028bc - 0x1028c8

void entry_1028bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1028c0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1028c8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1028c8
// Address: 0x1028c8 - 0x1028d4

void entry_1028c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028c8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1028cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1028d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1028d4
// Address: 0x1028d4 - 0x1028e0

void entry_1028d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028d4: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x1028d8: 0xc06c11c
    SET_GPR_U32(ctx, 31, 0x1028e0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    RetractLasen__FP5LASENf(rdram, ctx, runtime); return;
}


// Function: entry_1028e0
// Address: 0x1028e0 - 0x1028ec

void entry_1028e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1028e4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1028ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1028ec
// Address: 0x1028ec - 0x1028f8

void entry_1028ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028ec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1028f0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1028f8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1028f8
// Address: 0x1028f8 - 0x102904

void entry_1028f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1028f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1028fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102904);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102904
// Address: 0x102904 - 0x102920

void entry_102904(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102904: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102908: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10290c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102910: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102914: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102918: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102920
// Address: 0x102920 - 0x102948

void FUN_00102920(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102920: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x102924: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x102928: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10292c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102930: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x102934: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102938: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10293c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102940: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102948);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102948
// Address: 0x102948 - 0x10296c

void entry_102948(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102948: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10294c: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x102950: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102954: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102958: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10295c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x102960: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102964: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10296c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10296c
// Address: 0x10296c - 0x102978

void entry_10296c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10296c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102970: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102978);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102978
// Address: 0x102978 - 0x102984

void entry_102978(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102978: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10297c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102984);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102984
// Address: 0x102984 - 0x102990

void entry_102984(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102984: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x102988: 0xc0557de
    SET_GPR_U32(ctx, 31, 0x102990);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PauseEmitter__FP7EMITTERf(rdram, ctx, runtime); return;
}


// Function: entry_102990
// Address: 0x102990 - 0x10299c

void entry_102990(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102990: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102994: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10299c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10299c
// Address: 0x10299c - 0x1029a8

void entry_10299c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10299c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1029a0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1029a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1029a8
// Address: 0x1029a8 - 0x1029b4

void entry_1029a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1029a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1029ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1029b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1029b4
// Address: 0x1029b4 - 0x1029d0

void entry_1029b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1029b4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1029b8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1029bc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1029c0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1029c4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1029c8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001029d0
// Address: 0x1029d0 - 0x1029f8

void FUN_001029d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1029d0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1029d4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1029d8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1029dc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1029e0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1029e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1029e8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1029ec: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1029f0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1029f8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1029f8
// Address: 0x1029f8 - 0x102a10

void entry_1029f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1029f8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1029fc: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102a00: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102a04: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102a08: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102a10);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102a10
// Address: 0x102a10 - 0x102a1c

void entry_102a10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a10: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102a14: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102a1c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102a1c
// Address: 0x102a1c - 0x102a28

void entry_102a1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a1c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102a20: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102a28);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102a28
// Address: 0x102a28 - 0x102a30

void entry_102a28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a28: 0xc0557e4
    SET_GPR_U32(ctx, 31, 0x102a30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PauseEmitterIndefinite__FP7EMITTER(rdram, ctx, runtime); return;
}


// Function: entry_102a30
// Address: 0x102a30 - 0x102a3c

void entry_102a30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102a34: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102a3c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102a3c
// Address: 0x102a3c - 0x102a48

void entry_102a3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a3c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102a40: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102a48);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102a48
// Address: 0x102a48 - 0x102a54

void entry_102a48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102a4c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102a54);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102a54
// Address: 0x102a54 - 0x102a70

void entry_102a54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a54: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102a58: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102a5c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102a60: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102a64: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x102a68: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102a70
// Address: 0x102a70 - 0x102a98

void FUN_00102a70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a70: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x102a74: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102a78: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x102a7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102a80: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x102a84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102a88: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x102a8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102a90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102a98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102a98
// Address: 0x102a98 - 0x102ab0

void entry_102a98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102a98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102a9c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102aa0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102aa4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102aa8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102ab0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102ab0
// Address: 0x102ab0 - 0x102abc

void entry_102ab0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ab0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102ab4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102abc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102abc
// Address: 0x102abc - 0x102ac8

void entry_102abc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102abc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102ac0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102ac8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102ac8
// Address: 0x102ac8 - 0x102ad0

void entry_102ac8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ac8: 0xc0557e8
    SET_GPR_U32(ctx, 31, 0x102ad0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    UnpauseEmitter__FP7EMITTER(rdram, ctx, runtime); return;
}


// Function: entry_102ad0
// Address: 0x102ad0 - 0x102adc

void entry_102ad0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ad0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102ad4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102adc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102adc
// Address: 0x102adc - 0x102ae8

void entry_102adc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102adc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102ae0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102ae8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102ae8
// Address: 0x102ae8 - 0x102af4

void entry_102ae8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ae8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102aec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102af4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102af4
// Address: 0x102af4 - 0x102b10

void entry_102af4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102af4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102af8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102afc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102b00: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102b04: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x102b08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102b10
// Address: 0x102b10 - 0x102b3c

void FUN_00102b10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102b10: 0x27bdff40
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967104));
    // 0x102b14: 0x7fb300a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 19));
    // 0x102b18: 0x7fb20090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 18));
    // 0x102b1c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102b20: 0x7fb10080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 17));
    // 0x102b24: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102b28: 0x7fbf00b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 31));
    // 0x102b2c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102b30: 0x7fb00070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 16));
    // 0x102b34: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102b3c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102b3c
// Address: 0x102b3c - 0x102bac

void entry_102b3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102b3c: 0x27a20060
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 96));
    // 0x102b40: 0x27a30064
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 29), 100));
    // 0x102b44: 0x27b00040
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 64));
    // 0x102b48: 0x3c0c0025
    SET_GPR_U32(ctx, 12, ((uint32_t)37 << 16));
    // 0x102b4c: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x102b50: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102b54: 0xafa30008
    WRITE32(ADD32(GPR_U32(ctx, 29), 8), GPR_U32(ctx, 3));
    // 0x102b58: 0x27a80050
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 80));
    // 0x102b5c: 0x27a90054
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 84));
    // 0x102b60: 0x27aa0058
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 88));
    // 0x102b64: 0x27ab005c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 92));
    // 0x102b68: 0x258e8e40
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 12), 4294938176));
    // 0x102b6c: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102b70: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102b74: 0x69c3000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102b78: 0x6dc30008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102b7c: 0x69cd0017
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102b80: 0x6dcd0010
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102b84: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b88: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b8c: 0xb3a3002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b90: 0xb7a30028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b94: 0xb3ad0037
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 55); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b98: 0xb7ad0030
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 48); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102b9c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x102ba0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102ba4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102bac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 6));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102bac
// Address: 0x102bac - 0x102bb8

void entry_102bac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102bac: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102bb0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102bb8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102bb8
// Address: 0x102bb8 - 0x102bc4

void entry_102bb8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102bb8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102bbc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102bc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102bc4
// Address: 0x102bc4 - 0x102be4

void entry_102bc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102bc4: 0x8fa50050
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102bc8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102bcc: 0xc7ac0058
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 88)); ctx->f[12] = *(float*)&val; }
    // 0x102bd0: 0xc7ad005c
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 92)); ctx->f[13] = *(float*)&val; }
    // 0x102bd4: 0xc7ae0060
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 96)); ctx->f[14] = *(float*)&val; }
    // 0x102bd8: 0xc7af0064
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 100)); ctx->f[15] = *(float*)&val; }
    // 0x102bdc: 0xc0555f4
    SET_GPR_U32(ctx, 31, 0x102be4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 84)));
    AddEmitterSkeleton__FP7EMITTER3OIDT1ffff(rdram, ctx, runtime); return;
}


// Function: entry_102be4
// Address: 0x102be4 - 0x102bf0

void entry_102be4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102be4: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102be8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102bf0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102bf0
// Address: 0x102bf0 - 0x102bfc

void entry_102bf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102bf0: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102bf4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102bfc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102bfc
// Address: 0x102bfc - 0x102c08

void entry_102bfc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102bfc: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102c00: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102c08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102c08
// Address: 0x102c08 - 0x102c28

void entry_102c08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102c08: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102c0c: 0x7bbf00b0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x102c10: 0x7bb300a0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x102c14: 0x7bb20090
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x102c18: 0x7bb10080
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102c1c: 0x7bb00070
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x102c20: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 192));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102c28
// Address: 0x102c28 - 0x102c54

void FUN_00102c28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102c28: 0x27bdff40
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967104));
    // 0x102c2c: 0x7fb300a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 19));
    // 0x102c30: 0x7fb20090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 18));
    // 0x102c34: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102c38: 0x7fb10080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 17));
    // 0x102c3c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102c40: 0x7fbf00b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 31));
    // 0x102c44: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102c48: 0x7fb00070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 16));
    // 0x102c4c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102c54);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102c54
// Address: 0x102c54 - 0x102cc4

void entry_102c54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102c54: 0x27a20060
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 96));
    // 0x102c58: 0x27a30064
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 29), 100));
    // 0x102c5c: 0x27b00040
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 64));
    // 0x102c60: 0x3c0c0025
    SET_GPR_U32(ctx, 12, ((uint32_t)37 << 16));
    // 0x102c64: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x102c68: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102c6c: 0xafa30008
    WRITE32(ADD32(GPR_U32(ctx, 29), 8), GPR_U32(ctx, 3));
    // 0x102c70: 0x27a80050
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 80));
    // 0x102c74: 0x27a90054
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 84));
    // 0x102c78: 0x27aa0058
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 88));
    // 0x102c7c: 0x27ab005c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 92));
    // 0x102c80: 0x258e8e40
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 12), 4294938176));
    // 0x102c84: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102c88: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102c8c: 0x69c3000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102c90: 0x6dc30008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102c94: 0x69cd0017
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102c98: 0x6dcd0010
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102c9c: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102ca0: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102ca4: 0xb3a3002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102ca8: 0xb7a30028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102cac: 0xb3ad0037
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 55); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102cb0: 0xb7ad0030
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 48); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102cb4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x102cb8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102cbc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102cc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 6));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102cc4
// Address: 0x102cc4 - 0x102cd0

void entry_102cc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102cc4: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102cc8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102cd0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102cd0
// Address: 0x102cd0 - 0x102cdc

void entry_102cd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102cd0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102cd4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102cdc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102cdc
// Address: 0x102cdc - 0x102cfc

void entry_102cdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102cdc: 0x8fa50050
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102ce0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102ce4: 0xc7ac0058
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 88)); ctx->f[12] = *(float*)&val; }
    // 0x102ce8: 0xc7ad005c
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 92)); ctx->f[13] = *(float*)&val; }
    // 0x102cec: 0xc7ae0060
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 96)); ctx->f[14] = *(float*)&val; }
    // 0x102cf0: 0xc7af0064
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 100)); ctx->f[15] = *(float*)&val; }
    // 0x102cf4: 0xc056350
    SET_GPR_U32(ctx, 31, 0x102cfc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 84)));
    AddExploSkeleton__FP5EXPLO3OIDT1ffff(rdram, ctx, runtime); return;
}


// Function: entry_102cfc
// Address: 0x102cfc - 0x102d08

void entry_102cfc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102cfc: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102d00: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102d08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102d08
// Address: 0x102d08 - 0x102d14

void entry_102d08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d08: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102d0c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102d14);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102d14
// Address: 0x102d14 - 0x102d20

void entry_102d14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d14: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102d18: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102d20);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102d20
// Address: 0x102d20 - 0x102d40

void entry_102d20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d20: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102d24: 0x7bbf00b0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x102d28: 0x7bb300a0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x102d2c: 0x7bb20090
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x102d30: 0x7bb10080
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102d34: 0x7bb00070
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x102d38: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 192));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102d40
// Address: 0x102d40 - 0x102d68

void FUN_00102d40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d40: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x102d44: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102d48: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x102d4c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102d50: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x102d54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102d58: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x102d5c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102d60: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102d68);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102d68
// Address: 0x102d68 - 0x102d80

void entry_102d68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d68: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102d6c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102d70: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102d74: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102d78: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102d80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102d80
// Address: 0x102d80 - 0x102d8c

void entry_102d80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102d84: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102d8c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102d8c
// Address: 0x102d8c - 0x102d98

void entry_102d8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d8c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102d90: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102d98);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102d98
// Address: 0x102d98 - 0x102da0

void entry_102d98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102d98: 0xc0561cc
    SET_GPR_U32(ctx, 31, 0x102da0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ExplodeExpl__FP4EXPL(rdram, ctx, runtime); return;
}


// Function: entry_102da0
// Address: 0x102da0 - 0x102dac

void entry_102da0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102da0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102da4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102dac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102dac
// Address: 0x102dac - 0x102db8

void entry_102dac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102dac: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102db0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102db8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102db8
// Address: 0x102db8 - 0x102dc4

void entry_102db8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102db8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102dbc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102dc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102dc4
// Address: 0x102dc4 - 0x102de0

void entry_102dc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102dc4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102dc8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102dcc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102dd0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102dd4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x102dd8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102de0
// Address: 0x102de0 - 0x102e14

void FUN_00102de0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102de0: 0x27bdff10
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967056));
    // 0x102de4: 0x7fb400c0
    WRITE128(ADD32(GPR_U32(ctx, 29), 192), GPR_VEC(ctx, 20));
    // 0x102de8: 0x7fb500d0
    WRITE128(ADD32(GPR_U32(ctx, 29), 208), GPR_VEC(ctx, 21));
    // 0x102dec: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102df0: 0x7fb10090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 17));
    // 0x102df4: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102df8: 0x7fbf00e0
    WRITE128(ADD32(GPR_U32(ctx, 29), 224), GPR_VEC(ctx, 31));
    // 0x102dfc: 0xa0a82d
    SET_GPR_U64(ctx, 21, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102e00: 0x7fb300b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 19));
    // 0x102e04: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x102e08: 0x7fb200a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 18));
    // 0x102e0c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102e14);
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102e14
// Address: 0x102e14 - 0x102e8c

void entry_102e14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102e14: 0x27a20078
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 120));
    // 0x102e18: 0x27a3007c
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 29), 124));
    // 0x102e1c: 0x27b00060
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 96));
    // 0x102e20: 0x27b20040
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 64));
    // 0x102e24: 0x27b30050
    SET_GPR_S32(ctx, 19, ADD32(GPR_U32(ctx, 29), 80));
    // 0x102e28: 0x3c0c0025
    SET_GPR_U32(ctx, 12, ((uint32_t)37 << 16));
    // 0x102e2c: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x102e30: 0x240502d
    SET_GPR_U64(ctx, 10, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102e34: 0xafa30008
    WRITE32(ADD32(GPR_U32(ctx, 29), 8), GPR_U32(ctx, 3));
    // 0x102e38: 0x260582d
    SET_GPR_U64(ctx, 11, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102e3c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x102e40: 0x27a80070
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 112));
    // 0x102e44: 0x27a90074
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 116));
    // 0x102e48: 0x258e8e58
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 12), 4294938200));
    // 0x102e4c: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102e50: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x102e54: 0x69c3000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102e58: 0x6dc30008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x102e5c: 0x69cd0017
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102e60: 0x6dcd0010
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x102e64: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e68: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e6c: 0xb3a3002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e70: 0xb7a30028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e74: 0xb3ad0037
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 55); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e78: 0xb7ad0030
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 48); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x102e7c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x102e80: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102e84: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102e8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 6));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102e8c
// Address: 0x102e8c - 0x102e98

void entry_102e8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102e8c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102e90: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102e98);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102e98
// Address: 0x102e98 - 0x102ea4

void entry_102e98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102e98: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102e9c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102ea4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102ea4
// Address: 0x102ea4 - 0x102ec4

void entry_102ea4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ea4: 0x8fa50070
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x102ea8: 0x240382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102eac: 0xc7ac0078
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 120)); ctx->f[12] = *(float*)&val; }
    // 0x102eb0: 0x260402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x102eb4: 0xc7ad007c
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 124)); ctx->f[13] = *(float*)&val; }
    // 0x102eb8: 0x2a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 21) + GPR_U64(ctx, 0));
    // 0x102ebc: 0xc0561de
    SET_GPR_U32(ctx, 31, 0x102ec4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 116)));
    ExplodeExplParams__FP4EXPLUiP3ALOP6VECTORT3ff(rdram, ctx, runtime); return;
}


// Function: entry_102ec4
// Address: 0x102ec4 - 0x102ed0

void entry_102ec4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ec4: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102ec8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102ed0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102ed0
// Address: 0x102ed0 - 0x102edc

void entry_102ed0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ed0: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102ed4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102edc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102edc
// Address: 0x102edc - 0x102ee8

void entry_102edc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102edc: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102ee0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102ee8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102ee8
// Address: 0x102ee8 - 0x102f10

void entry_102ee8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102ee8: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x102eec: 0x7bbf00e0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 224)));
    // 0x102ef0: 0x7bb500d0
    SET_GPR_VEC(ctx, 21, READ128(ADD32(GPR_U32(ctx, 29), 208)));
    // 0x102ef4: 0x7bb400c0
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 192)));
    // 0x102ef8: 0x7bb300b0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x102efc: 0x7bb200a0
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x102f00: 0x7bb10090
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x102f04: 0x7bb00080
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x102f08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 240));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102f10
// Address: 0x102f10 - 0x102f38

void FUN_00102f10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f10: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x102f14: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x102f18: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x102f1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102f20: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x102f24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102f28: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x102f2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102f30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102f38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102f38
// Address: 0x102f38 - 0x102f50

void entry_102f38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102f3c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102f40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102f44: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x102f48: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x102f50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_102f50
// Address: 0x102f50 - 0x102f5c

void entry_102f50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102f54: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x102f5c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102f5c
// Address: 0x102f5c - 0x102f68

void entry_102f5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f5c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x102f60: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102f68);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102f68
// Address: 0x102f68 - 0x102f70

void entry_102f68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f68: 0xc0561cc
    SET_GPR_U32(ctx, 31, 0x102f70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ExplodeExpl__FP4EXPL(rdram, ctx, runtime); return;
}


// Function: entry_102f70
// Address: 0x102f70 - 0x102f7c

void entry_102f70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102f74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x102f7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_102f7c
// Address: 0x102f7c - 0x102f88

void entry_102f7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102f80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x102f88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102f88
// Address: 0x102f88 - 0x102f94

void entry_102f88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x102f8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x102f94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_102f94
// Address: 0x102f94 - 0x102fb0

void entry_102f94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102f94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x102f98: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x102f9c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x102fa0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x102fa4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x102fa8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00102fb0
// Address: 0x102fb0 - 0x102fe4

void FUN_00102fb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102fb0: 0x27bdff10
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967056));
    // 0x102fb4: 0x7fb400c0
    WRITE128(ADD32(GPR_U32(ctx, 29), 192), GPR_VEC(ctx, 20));
    // 0x102fb8: 0x7fb500d0
    WRITE128(ADD32(GPR_U32(ctx, 29), 208), GPR_VEC(ctx, 21));
    // 0x102fbc: 0x80a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x102fc0: 0x7fb10090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 17));
    // 0x102fc4: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x102fc8: 0x7fbf00e0
    WRITE128(ADD32(GPR_U32(ctx, 29), 224), GPR_VEC(ctx, 31));
    // 0x102fcc: 0xa0a82d
    SET_GPR_U64(ctx, 21, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x102fd0: 0x7fb300b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 19));
    // 0x102fd4: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x102fd8: 0x7fb200a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 18));
    // 0x102fdc: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x102fe4);
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_102fe4
// Address: 0x102fe4 - 0x10305c

void entry_102fe4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x102fe4: 0x27a20078
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 120));
    // 0x102fe8: 0x27a3007c
    SET_GPR_S32(ctx, 3, ADD32(GPR_U32(ctx, 29), 124));
    // 0x102fec: 0x27b00060
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 96));
    // 0x102ff0: 0x27b20040
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 64));
    // 0x102ff4: 0x27b30050
    SET_GPR_S32(ctx, 19, ADD32(GPR_U32(ctx, 29), 80));
    // 0x102ff8: 0x3c0c0025
    SET_GPR_U32(ctx, 12, ((uint32_t)37 << 16));
    // 0x102ffc: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x103000: 0x240502d
    SET_GPR_U64(ctx, 10, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103004: 0xafa30008
    WRITE32(ADD32(GPR_U32(ctx, 29), 8), GPR_U32(ctx, 3));
    // 0x103008: 0x260582d
    SET_GPR_U64(ctx, 11, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10300c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103010: 0x27a80070
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 112));
    // 0x103014: 0x27a90074
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 116));
    // 0x103018: 0x258e8e58
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 12), 4294938200));
    // 0x10301c: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x103020: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x103024: 0x69c3000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103028: 0x6dc30008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10302c: 0x69cd0017
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x103030: 0x6dcd0010
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 13, (GPR_U64(ctx, 13) & ~mask) | (aligned_data & mask)); }
    // 0x103034: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103038: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10303c: 0xb3a3002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103040: 0xb7a30028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103044: 0xb3ad0037
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 55); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103048: 0xb7ad0030
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 48); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 13) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10304c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103050: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103054: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10305c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 6));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10305c
// Address: 0x10305c - 0x103068

void entry_10305c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10305c: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103060: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103068);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103068
// Address: 0x103068 - 0x103074

void entry_103068(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103068: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10306c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103074);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103074
// Address: 0x103074 - 0x103094

void entry_103074(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103074: 0x8fa50070
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x103078: 0x240382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10307c: 0xc7ac0078
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 120)); ctx->f[12] = *(float*)&val; }
    // 0x103080: 0x260402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x103084: 0xc7ad007c
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 124)); ctx->f[13] = *(float*)&val; }
    // 0x103088: 0x2a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 21) + GPR_U64(ctx, 0));
    // 0x10308c: 0xc0561de
    SET_GPR_U32(ctx, 31, 0x103094);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 116)));
    ExplodeExplParams__FP4EXPLUiP3ALOP6VECTORT3ff(rdram, ctx, runtime); return;
}


// Function: entry_103094
// Address: 0x103094 - 0x1030a0

void entry_103094(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103094: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103098: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1030a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1030a0
// Address: 0x1030a0 - 0x1030ac

void entry_1030a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1030a0: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1030a4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1030ac);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1030ac
// Address: 0x1030ac - 0x1030b8

void entry_1030ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1030ac: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1030b0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1030b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1030b8
// Address: 0x1030b8 - 0x1030e0

void entry_1030b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1030b8: 0x280102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    // 0x1030bc: 0x7bbf00e0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 224)));
    // 0x1030c0: 0x7bb500d0
    SET_GPR_VEC(ctx, 21, READ128(ADD32(GPR_U32(ctx, 29), 208)));
    // 0x1030c4: 0x7bb400c0
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 192)));
    // 0x1030c8: 0x7bb300b0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x1030cc: 0x7bb200a0
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x1030d0: 0x7bb10090
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x1030d4: 0x7bb00080
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1030d8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 240));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001030e0
// Address: 0x1030e0 - 0x10310c

void FUN_001030e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1030e0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1030e4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1030e8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1030ec: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1030f0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1030f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1030f8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1030fc: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103100: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103104: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10310c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10310c
// Address: 0x10310c - 0x103150

void entry_10310c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10310c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103110: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103114: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103118: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10311c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103120: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x103124: 0x244d8e70
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938224));
    // 0x103128: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10312c: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103130: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x103134: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103138: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10313c: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x103140: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103144: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103148: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103150);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103150
// Address: 0x103150 - 0x10315c

void entry_103150(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103150: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103154: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10315c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10315c
// Address: 0x10315c - 0x103168

void entry_10315c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10315c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103160: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103168);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103168
// Address: 0x103168 - 0x10317c

void entry_103168(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103168: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10316c: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103170: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x103174: 0xc06d8a4
    SET_GPR_U32(ctx, 31, 0x10317c);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    PsmaApplySm__FP2SMP3ALO3OIDi(rdram, ctx, runtime); return;
}


// Function: entry_10317c
// Address: 0x10317c - 0x103188

void entry_10317c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10317c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103180: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x103188);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_103188
// Address: 0x103188 - 0x103194

void entry_103188(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103188: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10318c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103194);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103194
// Address: 0x103194 - 0x1031a0

void entry_103194(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103194: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103198: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1031a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1031a0
// Address: 0x1031a0 - 0x1031c0

void entry_1031a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1031a0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1031a4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1031a8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1031ac: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1031b0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1031b4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1031b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001031c0
// Address: 0x1031c0 - 0x1031e8

void FUN_001031c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1031c0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1031c4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1031c8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1031cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1031d0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1031d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1031d8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1031dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1031e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1031e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1031e8
// Address: 0x1031e8 - 0x103200

void entry_1031e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1031e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1031ec: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1031f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1031f4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1031f8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103200);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103200
// Address: 0x103200 - 0x10320c

void entry_103200(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103200: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103204: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10320c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10320c
// Address: 0x10320c - 0x103218

void entry_10320c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10320c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103210: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103218);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103218
// Address: 0x103218 - 0x103220

void entry_103218(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103218: 0xc06d90e
    SET_GPR_U32(ctx, 31, 0x103220);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    RetractSma__FP3SMA(rdram, ctx, runtime); return;
}


// Function: entry_103220
// Address: 0x103220 - 0x10322c

void entry_103220(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103220: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103224: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10322c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10322c
// Address: 0x10322c - 0x103238

void entry_10322c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10322c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103230: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103238);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103238
// Address: 0x103238 - 0x103244

void entry_103238(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103238: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10323c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103244);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103244
// Address: 0x103244 - 0x103260

void entry_103244(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103244: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103248: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10324c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103250: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103254: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x103258: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103260
// Address: 0x103260 - 0x103290

void FUN_00103260(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103260: 0x27bdff50
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967120));
    // 0x103264: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x103268: 0x7fb40090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 20));
    // 0x10326c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103270: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x103274: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103278: 0x7fbf00a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 31));
    // 0x10327c: 0xa0a02d
    SET_GPR_U64(ctx, 20, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103280: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x103284: 0xe0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    // 0x103288: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103290);
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103290
// Address: 0x103290 - 0x1032d8

void entry_103290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103290: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x103294: 0x27b20020
    SET_GPR_S32(ctx, 18, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103298: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10329c: 0x240502d
    SET_GPR_U64(ctx, 10, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1032a0: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1032a4: 0x27a80040
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 64));
    // 0x1032a8: 0x27a90044
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 68));
    // 0x1032ac: 0x244d8e80
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938240));
    // 0x1032b0: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1032b4: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1032b8: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x1032bc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1032c0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1032c4: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x1032c8: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1032cc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1032d0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1032d8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1032d8
// Address: 0x1032d8 - 0x1032e4

void entry_1032d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1032d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1032dc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1032e4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1032e4
// Address: 0x1032e4 - 0x1032f0

void entry_1032e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1032e4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1032e8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1032f0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1032f0
// Address: 0x1032f0 - 0x103304

void entry_1032f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1032f0: 0x8fa50040
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1032f4: 0x240382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1032f8: 0x8fa60044
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 68)));
    // 0x1032fc: 0xc077654
    SET_GPR_U32(ctx, 31, 0x103304);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 20) + GPR_U64(ctx, 0));
    FUN_001dd950(rdram, ctx, runtime); return;
}


// Function: entry_103304
// Address: 0x103304 - 0x103310

void entry_103304(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103304: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103308: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x103310);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_103310
// Address: 0x103310 - 0x10331c

void entry_103310(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103310: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103314: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10331c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10331c
// Address: 0x10331c - 0x103328

void entry_10331c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10331c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103320: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103328);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103328
// Address: 0x103328 - 0x103350

void entry_103328(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103328: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10332c: 0x7bbf00a0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x103330: 0x7bb40090
    SET_GPR_VEC(ctx, 20, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x103334: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x103338: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10333c: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103340: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103344: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 176));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x10334c: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x103350; return;
}


// Function: FUN_00103350
// Address: 0x103350 - 0x10337c

void FUN_00103350(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103350: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x103354: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x103358: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10335c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103360: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x103364: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103368: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10336c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103370: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103374: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10337c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10337c
// Address: 0x10337c - 0x1033b4

void entry_10337c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10337c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103380: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103384: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103388: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10338c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103390: 0x244c8e90
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938256));
    // 0x103394: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103398: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10339c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1033a0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1033a4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1033a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1033ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1033b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1033b4
// Address: 0x1033b4 - 0x1033c0

void entry_1033b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1033b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1033c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1033c0
// Address: 0x1033c0 - 0x1033cc

void entry_1033c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1033c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1033cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1033cc
// Address: 0x1033cc - 0x1033dc

void entry_1033cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033cc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1033d0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1033d4: 0xc070276
    SET_GPR_U32(ctx, 31, 0x1033dc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    SetSwDefaultReverb__FP2SW7REVERBKi(rdram, ctx, runtime); return;
}


// Function: entry_1033dc
// Address: 0x1033dc - 0x1033e8

void entry_1033dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1033e0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1033e8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1033e8
// Address: 0x1033e8 - 0x1033f4

void entry_1033e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033e8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1033ec: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1033f4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1033f4
// Address: 0x1033f4 - 0x103400

void entry_1033f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1033f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1033f8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103400);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103400
// Address: 0x103400 - 0x103420

void entry_103400(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103400: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x103404: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x103408: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10340c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103410: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103414: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103418: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103420
// Address: 0x103420 - 0x10344c

void FUN_00103420(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103420: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x103424: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x103428: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10342c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103430: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x103434: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103438: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10343c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103440: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103444: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10344c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10344c
// Address: 0x10344c - 0x103484

void entry_10344c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10344c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103450: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103454: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103458: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10345c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103460: 0x244c8e90
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938256));
    // 0x103464: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103468: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10346c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103470: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103474: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103478: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10347c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103484);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103484
// Address: 0x103484 - 0x103490

void entry_103484(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103484: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103488: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103490);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103490
// Address: 0x103490 - 0x10349c

void entry_103490(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103490: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103494: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10349c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10349c
// Address: 0x10349c - 0x1034ac

void entry_10349c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10349c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1034a0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1034a4: 0xc07022c
    SET_GPR_U32(ctx, 31, 0x1034ac);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    PushSwReverb__FP2SW7REVERBKi(rdram, ctx, runtime); return;
}


// Function: entry_1034ac
// Address: 0x1034ac - 0x1034b8

void entry_1034ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1034ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1034b0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1034b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1034b8
// Address: 0x1034b8 - 0x1034c4

void entry_1034b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1034b8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1034bc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1034c4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1034c4
// Address: 0x1034c4 - 0x1034d0

void entry_1034c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1034c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1034c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1034d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1034d0
// Address: 0x1034d0 - 0x1034f0

void entry_1034d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1034d0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1034d4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1034d8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1034dc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1034e0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1034e4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1034e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001034f0
// Address: 0x1034f0 - 0x103518

void FUN_001034f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1034f0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1034f4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1034f8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1034fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103500: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x103504: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103508: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10350c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103510: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103518);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103518
// Address: 0x103518 - 0x103530

void entry_103518(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103518: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10351c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103520: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103524: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103528: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103530);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103530
// Address: 0x103530 - 0x10353c

void entry_103530(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103530: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103534: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10353c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10353c
// Address: 0x10353c - 0x103548

void entry_10353c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10353c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103540: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103548);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103548
// Address: 0x103548 - 0x103550

void entry_103548(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103548: 0xc070254
    SET_GPR_U32(ctx, 31, 0x103550);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PopSwReverb__FP2SW(rdram, ctx, runtime); return;
}


// Function: entry_103550
// Address: 0x103550 - 0x10355c

void entry_103550(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103550: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103554: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10355c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10355c
// Address: 0x10355c - 0x103568

void entry_10355c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10355c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103560: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103568);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103568
// Address: 0x103568 - 0x103574

void entry_103568(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103568: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10356c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103574);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103574
// Address: 0x103574 - 0x103590

void entry_103574(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103574: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103578: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10357c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103580: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103584: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x103588: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103590
// Address: 0x103590 - 0x1035b8

void FUN_00103590(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103590: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103594: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103598: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10359c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1035a0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1035a4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1035a8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1035ac: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1035b0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1035b8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1035b8
// Address: 0x1035b8 - 0x1035dc

void entry_1035b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1035b8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1035bc: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x1035c0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1035c4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1035c8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1035cc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1035d0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1035d4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1035dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1035dc
// Address: 0x1035dc - 0x1035e8

void entry_1035dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1035dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1035e0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1035e8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1035e8
// Address: 0x1035e8 - 0x1035f4

void entry_1035e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1035e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1035ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1035f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1035f4
// Address: 0x1035f4 - 0x103600

void entry_1035f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1035f4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1035f8: 0xc0775a4
    SET_GPR_U32(ctx, 31, 0x103600);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FLevelSwVisited__FP2SW3WID(rdram, ctx, runtime); return;
}


// Function: entry_103600
// Address: 0x103600 - 0x10360c

void entry_103600(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103600: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103604: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10360c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10360c
// Address: 0x10360c - 0x103618

void entry_10360c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10360c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103610: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103618);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103618
// Address: 0x103618 - 0x103624

void entry_103618(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103618: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10361c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103624);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103624
// Address: 0x103624 - 0x103640

void entry_103624(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103624: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103628: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10362c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103630: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103634: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103638: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103640
// Address: 0x103640 - 0x103668

void FUN_00103640(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103640: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103644: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103648: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10364c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103650: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103654: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103658: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10365c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103660: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103668);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103668
// Address: 0x103668 - 0x10368c

void entry_103668(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103668: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10366c: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x103670: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103674: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103678: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10367c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103680: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103684: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10368c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10368c
// Address: 0x10368c - 0x103698

void entry_10368c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10368c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103690: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103698);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103698
// Address: 0x103698 - 0x1036a4

void entry_103698(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103698: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10369c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1036a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1036a4
// Address: 0x1036a4 - 0x1036b0

void entry_1036a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036a4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1036a8: 0xc0775ac
    SET_GPR_U32(ctx, 31, 0x1036b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FLevelSwPrimary__FP2SW3WID(rdram, ctx, runtime); return;
}


// Function: entry_1036b0
// Address: 0x1036b0 - 0x1036bc

void entry_1036b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1036b4: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x1036bc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_1036bc
// Address: 0x1036bc - 0x1036c8

void entry_1036bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036bc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1036c0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1036c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1036c8
// Address: 0x1036c8 - 0x1036d4

void entry_1036c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1036cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1036d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1036d4
// Address: 0x1036d4 - 0x1036f0

void entry_1036d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036d4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1036d8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1036dc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1036e0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1036e4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1036e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001036f0
// Address: 0x1036f0 - 0x103718

void FUN_001036f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1036f0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1036f4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1036f8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1036fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103700: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103704: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103708: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10370c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103710: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103718);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103718
// Address: 0x103718 - 0x10373c

void entry_103718(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103718: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10371c: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x103720: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103724: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103728: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10372c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103730: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103734: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10373c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10373c
// Address: 0x10373c - 0x103748

void entry_10373c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10373c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103740: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103748);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103748
// Address: 0x103748 - 0x103754

void entry_103748(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103748: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10374c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103754);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103754
// Address: 0x103754 - 0x103760

void entry_103754(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103754: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103758: 0xc0775b4
    SET_GPR_U32(ctx, 31, 0x103760);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FLevelSwSecondary__FP2SW3WID(rdram, ctx, runtime); return;
}


// Function: entry_103760
// Address: 0x103760 - 0x10376c

void entry_103760(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103760: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103764: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10376c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10376c
// Address: 0x10376c - 0x103778

void entry_10376c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10376c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103770: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103778);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103778
// Address: 0x103778 - 0x103784

void entry_103778(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103778: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10377c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103784);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103784
// Address: 0x103784 - 0x1037a0

void entry_103784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103784: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103788: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10378c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103790: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103794: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103798: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001037a0
// Address: 0x1037a0 - 0x1037c8

void FUN_001037a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1037a0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1037a4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1037a8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1037ac: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1037b0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1037b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1037b8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1037bc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1037c0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1037c8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1037c8
// Address: 0x1037c8 - 0x1037ec

void entry_1037c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1037c8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1037cc: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x1037d0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1037d4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1037d8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1037dc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1037e0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1037e4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1037ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1037ec
// Address: 0x1037ec - 0x1037f8

void entry_1037ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1037ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1037f0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1037f8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1037f8
// Address: 0x1037f8 - 0x103804

void entry_1037f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1037f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1037fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103804);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103804
// Address: 0x103804 - 0x103810

void entry_103804(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103804: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103808: 0xc0775bc
    SET_GPR_U32(ctx, 31, 0x103810);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FLevelSwTertiary__FP2SW3WID(rdram, ctx, runtime); return;
}


// Function: entry_103810
// Address: 0x103810 - 0x10381c

void entry_103810(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103810: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103814: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10381c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10381c
// Address: 0x10381c - 0x103828

void entry_10381c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10381c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103820: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103828);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103828
// Address: 0x103828 - 0x103834

void entry_103828(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103828: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10382c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103834);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103834
// Address: 0x103834 - 0x103850

void entry_103834(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103834: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103838: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10383c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103840: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103844: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103848: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103850
// Address: 0x103850 - 0x103878

void FUN_00103850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103850: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103854: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103858: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10385c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103860: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103864: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103868: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10386c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103870: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103878);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103878
// Address: 0x103878 - 0x10389c

void entry_103878(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103878: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10387c: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x103880: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103884: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103888: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10388c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103890: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103894: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10389c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10389c
// Address: 0x10389c - 0x1038a8

void entry_10389c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10389c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1038a0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1038a8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1038a8
// Address: 0x1038a8 - 0x1038b4

void entry_1038a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1038ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1038b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1038b4
// Address: 0x1038b4 - 0x1038c0

void entry_1038b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038b4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1038b8: 0xc0775c4
    SET_GPR_U32(ctx, 31, 0x1038c0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd710(rdram, ctx, runtime); return;
}


// Function: entry_1038c0
// Address: 0x1038c0 - 0x1038cc

void entry_1038c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038c0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1038c4: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x1038cc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_1038cc
// Address: 0x1038cc - 0x1038d8

void entry_1038cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038cc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1038d0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1038d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1038d8
// Address: 0x1038d8 - 0x1038e4

void entry_1038d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1038dc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1038e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1038e4
// Address: 0x1038e4 - 0x103900

void entry_1038e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1038e4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1038e8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1038ec: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1038f0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1038f4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1038f8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103900
// Address: 0x103900 - 0x103928

void FUN_00103900(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103900: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103904: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103908: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10390c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103910: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103914: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103918: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10391c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103920: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103928);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103928
// Address: 0x103928 - 0x10394c

void entry_103928(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103928: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10392c: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x103930: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103934: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103938: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10393c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103940: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103944: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10394c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10394c
// Address: 0x10394c - 0x103958

void entry_10394c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10394c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103950: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103958);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103958
// Address: 0x103958 - 0x103964

void entry_103958(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103958: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10395c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103964);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103964
// Address: 0x103964 - 0x103970

void entry_103964(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103964: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103968: 0xc0775d6
    SET_GPR_U32(ctx, 31, 0x103970);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd758(rdram, ctx, runtime); return;
}


// Function: entry_103970
// Address: 0x103970 - 0x10397c

void entry_103970(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103970: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103974: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10397c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10397c
// Address: 0x10397c - 0x103988

void entry_10397c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10397c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103980: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103988);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103988
// Address: 0x103988 - 0x103994

void entry_103988(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103988: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10398c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103994);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103994
// Address: 0x103994 - 0x1039b0

void entry_103994(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103994: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103998: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10399c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1039a0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1039a4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1039a8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001039b0
// Address: 0x1039b0 - 0x1039d8

void FUN_001039b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1039b0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1039b4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1039b8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1039bc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1039c0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1039c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1039c8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1039cc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1039d0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1039d8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1039d8
// Address: 0x1039d8 - 0x1039fc

void entry_1039d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1039d8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1039dc: 0x2402000f
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 15));
    // 0x1039e0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1039e4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1039e8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1039ec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1039f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1039f4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1039fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1039fc
// Address: 0x1039fc - 0x103a08

void entry_1039fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1039fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103a00: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103a08);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103a08
// Address: 0x103a08 - 0x103a14

void entry_103a08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103a0c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103a14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103a14
// Address: 0x103a14 - 0x103a20

void entry_103a14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a14: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103a18: 0xc0775e8
    SET_GPR_U32(ctx, 31, 0x103a20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd7a0(rdram, ctx, runtime); return;
}


// Function: entry_103a20
// Address: 0x103a20 - 0x103a2c

void entry_103a20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103a24: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x103a2c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_103a2c
// Address: 0x103a2c - 0x103a38

void entry_103a2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103a30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103a38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103a38
// Address: 0x103a38 - 0x103a44

void entry_103a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103a3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103a44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103a44
// Address: 0x103a44 - 0x103a60

void entry_103a44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103a48: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103a4c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103a50: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103a54: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103a58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103a60
// Address: 0x103a60 - 0x103a8c

void FUN_00103a60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a60: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x103a64: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x103a68: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x103a6c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103a70: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x103a74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103a78: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x103a7c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103a80: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103a84: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103a8c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103a8c
// Address: 0x103a8c - 0x103ad0

void entry_103a8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103a8c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103a90: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103a94: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103a98: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x103a9c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103aa0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x103aa4: 0x244d8e98
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938264));
    // 0x103aa8: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103aac: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103ab0: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x103ab4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103ab8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103abc: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x103ac0: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103ac4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103ac8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103ad0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103ad0
// Address: 0x103ad0 - 0x103adc

void entry_103ad0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ad0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103ad4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103adc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103adc
// Address: 0x103adc - 0x103ae8

void entry_103adc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103adc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103ae0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103ae8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103ae8
// Address: 0x103ae8 - 0x103afc

void entry_103ae8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ae8: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103aec: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103af0: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x103af4: 0xc0775fa
    SET_GPR_U32(ctx, 31, 0x103afc);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    FUN_001dd7e8(rdram, ctx, runtime); return;
}


// Function: entry_103afc
// Address: 0x103afc - 0x103b08

void entry_103afc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103afc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103b00: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x103b08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_103b08
// Address: 0x103b08 - 0x103b14

void entry_103b08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103b08: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103b0c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103b14);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103b14
// Address: 0x103b14 - 0x103b20

void entry_103b14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103b14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103b18: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103b20);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103b20
// Address: 0x103b20 - 0x103b40

void entry_103b20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103b20: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x103b24: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x103b28: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x103b2c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103b30: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103b34: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103b38: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103b40
// Address: 0x103b40 - 0x103b6c

void FUN_00103b40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103b40: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x103b44: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x103b48: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x103b4c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103b50: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x103b54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103b58: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x103b5c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103b60: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103b64: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103b6c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103b6c
// Address: 0x103b6c - 0x103ba4

void entry_103b6c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103b6c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103b70: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103b74: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103b78: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x103b7c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103b80: 0x244c8ea8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938280));
    // 0x103b84: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103b88: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103b8c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103b90: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103b94: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103b98: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103b9c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103ba4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103ba4
// Address: 0x103ba4 - 0x103bb0

void entry_103ba4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ba4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103ba8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103bb0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103bb0
// Address: 0x103bb0 - 0x103bbc

void entry_103bb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103bb0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103bb4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103bbc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103bbc
// Address: 0x103bbc - 0x103bcc

void entry_103bbc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103bbc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103bc0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103bc4: 0xc077622
    SET_GPR_U32(ctx, 31, 0x103bcc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_001dd888(rdram, ctx, runtime); return;
}


// Function: entry_103bcc
// Address: 0x103bcc - 0x103bd8

void entry_103bcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103bcc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103bd0: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x103bd8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_103bd8
// Address: 0x103bd8 - 0x103be4

void entry_103bd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103bd8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103bdc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103be4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103be4
// Address: 0x103be4 - 0x103bf0

void entry_103be4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103be4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103be8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103bf0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103bf0
// Address: 0x103bf0 - 0x103c10

void entry_103bf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103bf0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x103bf4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x103bf8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x103bfc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103c00: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103c04: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103c08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103c10
// Address: 0x103c10 - 0x103c38

void FUN_00103c10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c10: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103c14: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103c18: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x103c1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103c20: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103c24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103c28: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x103c2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103c30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103c38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103c38
// Address: 0x103c38 - 0x103c5c

void entry_103c38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103c3c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x103c40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103c44: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103c48: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x103c4c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103c50: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103c54: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103c5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103c5c
// Address: 0x103c5c - 0x103c68

void entry_103c5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c5c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103c60: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103c68);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103c68
// Address: 0x103c68 - 0x103c74

void entry_103c68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c68: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103c6c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103c74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103c74
// Address: 0x103c74 - 0x103c80

void entry_103c74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c74: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103c78: 0xc07763a
    SET_GPR_U32(ctx, 31, 0x103c80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd8e8(rdram, ctx, runtime); return;
}


// Function: entry_103c80
// Address: 0x103c80 - 0x103c8c

void entry_103c80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103c84: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x103c8c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_103c8c
// Address: 0x103c8c - 0x103c98

void entry_103c8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c8c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103c90: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103c98);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103c98
// Address: 0x103c98 - 0x103ca4

void entry_103c98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103c98: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103c9c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103ca4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103ca4
// Address: 0x103ca4 - 0x103cc0

void entry_103ca4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ca4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103ca8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103cac: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103cb0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103cb4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103cb8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103cc0
// Address: 0x103cc0 - 0x103ce8

void FUN_00103cc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103cc0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x103cc4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x103cc8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x103ccc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103cd0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x103cd4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103cd8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x103cdc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103ce0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103ce8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103ce8
// Address: 0x103ce8 - 0x103d0c

void entry_103ce8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ce8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103cec: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x103cf0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103cf4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103cf8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x103cfc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x103d00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103d04: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103d0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103d0c
// Address: 0x103d0c - 0x103d18

void entry_103d0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d0c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103d10: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103d18);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103d18
// Address: 0x103d18 - 0x103d24

void entry_103d18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d18: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103d1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103d24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103d24
// Address: 0x103d24 - 0x103d30

void entry_103d24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d24: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x103d28: 0xc077642
    SET_GPR_U32(ctx, 31, 0x103d30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd908(rdram, ctx, runtime); return;
}


// Function: entry_103d30
// Address: 0x103d30 - 0x103d3c

void entry_103d30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103d34: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x103d3c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_103d3c
// Address: 0x103d3c - 0x103d48

void entry_103d3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d3c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103d40: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103d48);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103d48
// Address: 0x103d48 - 0x103d54

void entry_103d48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103d4c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103d54);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103d54
// Address: 0x103d54 - 0x103d70

void entry_103d54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d54: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103d58: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103d5c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103d60: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103d64: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103d68: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103d70
// Address: 0x103d70 - 0x103d98

void FUN_00103d70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d70: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x103d74: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x103d78: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x103d7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103d80: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x103d84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103d88: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x103d8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103d90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103d98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103d98
// Address: 0x103d98 - 0x103db0

void entry_103d98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103d98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103d9c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103da0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103da4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103da8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103db0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103db0
// Address: 0x103db0 - 0x103dbc

void entry_103db0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103db0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103db4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103dbc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103dbc
// Address: 0x103dbc - 0x103dc8

void entry_103dbc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103dbc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103dc0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103dc8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103dc8
// Address: 0x103dc8 - 0x103dd0

void entry_103dc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103dc8: 0xc07764a
    SET_GPR_U32(ctx, 31, 0x103dd0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dd928(rdram, ctx, runtime); return;
}


// Function: entry_103dd0
// Address: 0x103dd0 - 0x103ddc

void entry_103dd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103dd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103dd4: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x103ddc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_103ddc
// Address: 0x103ddc - 0x103de8

void entry_103ddc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ddc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103de0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103de8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103de8
// Address: 0x103de8 - 0x103df4

void entry_103de8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103de8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103dec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103df4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103df4
// Address: 0x103df4 - 0x103e10

void entry_103df4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103df4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103df8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103dfc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103e00: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103e04: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x103e08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103e10
// Address: 0x103e10 - 0x103e38

void FUN_00103e10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e10: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x103e14: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x103e18: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x103e1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103e20: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x103e24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103e28: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x103e2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103e30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103e38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103e38
// Address: 0x103e38 - 0x103e50

void entry_103e38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103e3c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103e40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103e44: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103e48: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103e50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103e50
// Address: 0x103e50 - 0x103e5c

void entry_103e50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103e54: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103e5c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103e5c
// Address: 0x103e5c - 0x103e68

void entry_103e5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e5c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103e60: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103e68);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103e68
// Address: 0x103e68 - 0x103e70

void entry_103e68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e68: 0xc0776b4
    SET_GPR_U32(ctx, 31, 0x103e70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    CancelSwDialogPlaying__FP2SW(rdram, ctx, runtime); return;
}


// Function: entry_103e70
// Address: 0x103e70 - 0x103e7c

void entry_103e70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103e74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x103e7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_103e7c
// Address: 0x103e7c - 0x103e88

void entry_103e7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103e80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103e88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103e88
// Address: 0x103e88 - 0x103e94

void entry_103e88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103e8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103e94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103e94
// Address: 0x103e94 - 0x103eb0

void entry_103e94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103e94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103e98: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103e9c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103ea0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103ea4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x103ea8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103eb0
// Address: 0x103eb0 - 0x103edc

void FUN_00103eb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103eb0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x103eb4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x103eb8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x103ebc: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103ec0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x103ec4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103ec8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x103ecc: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103ed0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x103ed4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103edc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103edc
// Address: 0x103edc - 0x103f14

void entry_103edc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103edc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x103ee0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x103ee4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103ee8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x103eec: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x103ef0: 0x244c8eb0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938288));
    // 0x103ef4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103ef8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x103efc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103f00: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x103f04: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x103f08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103f0c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103f14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103f14
// Address: 0x103f14 - 0x103f20

void entry_103f14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103f18: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103f20);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103f20
// Address: 0x103f20 - 0x103f2c

void entry_103f20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f20: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103f24: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103f2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103f2c
// Address: 0x103f2c - 0x103f3c

void entry_103f2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f2c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x103f30: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x103f34: 0xc0776c8
    SET_GPR_U32(ctx, 31, 0x103f3c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_001ddb20(rdram, ctx, runtime); return;
}


// Function: entry_103f3c
// Address: 0x103f3c - 0x103f48

void entry_103f3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f3c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103f40: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x103f48);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_103f48
// Address: 0x103f48 - 0x103f54

void entry_103f48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f48: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103f4c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103f54);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103f54
// Address: 0x103f54 - 0x103f60

void entry_103f54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103f58: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103f60);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103f60
// Address: 0x103f60 - 0x103f80

void entry_103f60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f60: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x103f64: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x103f68: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x103f6c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x103f70: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x103f74: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x103f78: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00103f80
// Address: 0x103f80 - 0x103fa8

void FUN_00103f80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103f80: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x103f84: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x103f88: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x103f8c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x103f90: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x103f94: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103f98: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x103f9c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x103fa0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x103fa8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103fa8
// Address: 0x103fa8 - 0x103fc0

void entry_103fa8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fa8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103fac: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103fb0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x103fb4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x103fb8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x103fc0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_103fc0
// Address: 0x103fc0 - 0x103fcc

void entry_103fc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fc0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103fc4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x103fcc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103fcc
// Address: 0x103fcc - 0x103fd8

void entry_103fcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fcc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x103fd0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x103fd8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_103fd8
// Address: 0x103fd8 - 0x103fe0

void entry_103fd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fd8: 0xc0776d6
    SET_GPR_U32(ctx, 31, 0x103fe0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddb58(rdram, ctx, runtime); return;
}


// Function: entry_103fe0
// Address: 0x103fe0 - 0x103fec

void entry_103fe0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fe0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103fe4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x103fec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_103fec
// Address: 0x103fec - 0x103ff8

void entry_103fec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103fec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103ff0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x103ff8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_103ff8
// Address: 0x103ff8 - 0x104004

void entry_103ff8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x103ff8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x103ffc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104004);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104004
// Address: 0x104004 - 0x104020

void entry_104004(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104004: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104008: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10400c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104010: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104014: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104018: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104020
// Address: 0x104020 - 0x104048

void FUN_00104020(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104020: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104024: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104028: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10402c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104030: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104034: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104038: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10403c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104040: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104048);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104048
// Address: 0x104048 - 0x104060

void entry_104048(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104048: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10404c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104050: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104054: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104058: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104060);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104060
// Address: 0x104060 - 0x10406c

void entry_104060(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104060: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104064: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10406c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10406c
// Address: 0x10406c - 0x104078

void entry_10406c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10406c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104070: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104078);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104078
// Address: 0x104078 - 0x104080

void entry_104078(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104078: 0xc0776ee
    SET_GPR_U32(ctx, 31, 0x104080);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddbb8(rdram, ctx, runtime); return;
}


// Function: entry_104080
// Address: 0x104080 - 0x10408c

void entry_104080(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104080: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104084: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10408c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10408c
// Address: 0x10408c - 0x104098

void entry_10408c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10408c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104090: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104098);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104098
// Address: 0x104098 - 0x1040a4

void entry_104098(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104098: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10409c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1040a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1040a4
// Address: 0x1040a4 - 0x1040c0

void entry_1040a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1040a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1040a8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1040ac: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1040b0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1040b4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1040b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001040c0
// Address: 0x1040c0 - 0x1040e8

void FUN_001040c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1040c0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1040c4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1040c8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1040cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1040d0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1040d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1040d8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1040dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1040e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1040e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1040e8
// Address: 0x1040e8 - 0x10410c

void entry_1040e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1040e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1040ec: 0x24020005
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 5));
    // 0x1040f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1040f4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1040f8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1040fc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x104100: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104104: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10410c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10410c
// Address: 0x10410c - 0x104118

void entry_10410c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10410c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104110: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104118);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104118
// Address: 0x104118 - 0x104124

void entry_104118(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104118: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10411c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104124);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104124
// Address: 0x104124 - 0x104130

void entry_104124(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104124: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x104128: 0xc0776fe
    SET_GPR_U32(ctx, 31, 0x104130);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddbf8(rdram, ctx, runtime); return;
}


// Function: entry_104130
// Address: 0x104130 - 0x10413c

void entry_104130(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104130: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104134: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x10413c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10413c
// Address: 0x10413c - 0x104148

void entry_10413c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10413c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104140: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104148);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104148
// Address: 0x104148 - 0x104154

void entry_104148(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104148: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10414c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104154);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104154
// Address: 0x104154 - 0x104170

void entry_104154(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104154: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104158: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10415c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104160: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104164: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104168: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104170
// Address: 0x104170 - 0x104198

void FUN_00104170(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104170: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x104174: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x104178: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10417c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104180: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x104184: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104188: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10418c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104190: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104198);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104198
// Address: 0x104198 - 0x1041bc

void entry_104198(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104198: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10419c: 0x24020005
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 5));
    // 0x1041a0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1041a4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1041a8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1041ac: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1041b0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1041b4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1041bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1041bc
// Address: 0x1041bc - 0x1041c8

void entry_1041bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1041c0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1041c8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1041c8
// Address: 0x1041c8 - 0x1041d4

void entry_1041c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041c8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1041cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1041d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1041d4
// Address: 0x1041d4 - 0x1041e0

void entry_1041d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041d4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1041d8: 0xc077706
    SET_GPR_U32(ctx, 31, 0x1041e0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddc18(rdram, ctx, runtime); return;
}


// Function: entry_1041e0
// Address: 0x1041e0 - 0x1041ec

void entry_1041e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1041e4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1041ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1041ec
// Address: 0x1041ec - 0x1041f8

void entry_1041ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041ec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1041f0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1041f8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1041f8
// Address: 0x1041f8 - 0x104204

void entry_1041f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1041f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1041fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104204);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104204
// Address: 0x104204 - 0x104220

void entry_104204(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104204: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104208: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10420c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104210: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104214: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104218: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104220
// Address: 0x104220 - 0x10424c

void FUN_00104220(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104220: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x104224: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x104228: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10422c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104230: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x104234: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104238: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10423c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104240: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x104244: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10424c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10424c
// Address: 0x10424c - 0x104284

void entry_10424c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10424c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104250: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x104254: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104258: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10425c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x104260: 0x244c8eb8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938296));
    // 0x104264: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104268: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10426c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104270: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104274: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x104278: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10427c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104284);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104284
// Address: 0x104284 - 0x104290

void entry_104284(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104284: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104288: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104290);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104290
// Address: 0x104290 - 0x10429c

void entry_104290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104290: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104294: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10429c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10429c
// Address: 0x10429c - 0x1042ac

void entry_10429c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10429c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1042a0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1042a4: 0xc076eb0
    SET_GPR_U32(ctx, 31, 0x1042ac);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_001dbac0(rdram, ctx, runtime); return;
}


// Function: entry_1042ac
// Address: 0x1042ac - 0x1042b8

void entry_1042ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1042ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1042b0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1042b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1042b8
// Address: 0x1042b8 - 0x1042c4

void entry_1042b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1042b8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1042bc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1042c4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1042c4
// Address: 0x1042c4 - 0x1042d0

void entry_1042c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1042c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1042c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1042d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1042d0
// Address: 0x1042d0 - 0x1042f0

void entry_1042d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1042d0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1042d4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1042d8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1042dc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1042e0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1042e4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1042e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001042f0
// Address: 0x1042f0 - 0x104318

void FUN_001042f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1042f0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1042f4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1042f8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1042fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104300: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x104304: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104308: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10430c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104310: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104318);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104318
// Address: 0x104318 - 0x10433c

void entry_104318(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104318: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10431c: 0x24020005
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 5));
    // 0x104320: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104324: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104328: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10432c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x104330: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104334: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10433c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10433c
// Address: 0x10433c - 0x104348

void entry_10433c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10433c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104340: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104348);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104348
// Address: 0x104348 - 0x104354

void entry_104348(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104348: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10434c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104354);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104354
// Address: 0x104354 - 0x104360

void entry_104354(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104354: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x104358: 0xc076eb8
    SET_GPR_U32(ctx, 31, 0x104360);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001dbae0(rdram, ctx, runtime); return;
}


// Function: entry_104360
// Address: 0x104360 - 0x10436c

void entry_104360(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104360: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104364: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x10436c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10436c
// Address: 0x10436c - 0x104378

void entry_10436c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10436c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104370: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104378);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104378
// Address: 0x104378 - 0x104384

void entry_104378(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104378: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10437c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104384);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104384
// Address: 0x104384 - 0x1043a0

void entry_104384(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104384: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104388: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10438c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104390: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104394: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104398: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001043a0
// Address: 0x1043a0 - 0x1043cc

void FUN_001043a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1043a0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1043a4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1043a8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1043ac: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1043b0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1043b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1043b8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1043bc: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1043c0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1043c4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1043cc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1043cc
// Address: 0x1043cc - 0x104404

void entry_1043cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1043cc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1043d0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1043d4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1043d8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1043dc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1043e0: 0x244c8ec0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938304));
    // 0x1043e4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1043e8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1043ec: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1043f0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1043f4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1043f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1043fc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104404);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104404
// Address: 0x104404 - 0x104410

void entry_104404(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104404: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104408: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104410);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104410
// Address: 0x104410 - 0x10441c

void entry_104410(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104410: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104414: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10441c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10441c
// Address: 0x10441c - 0x10442c

void entry_10441c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10441c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104420: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104424: 0xc076ec0
    SET_GPR_U32(ctx, 31, 0x10442c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_001dbb00(rdram, ctx, runtime); return;
}


// Function: entry_10442c
// Address: 0x10442c - 0x104438

void entry_10442c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10442c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104430: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104438);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104438
// Address: 0x104438 - 0x104444

void entry_104438(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104438: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10443c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104444);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104444
// Address: 0x104444 - 0x104450

void entry_104444(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104444: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104448: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104450);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104450
// Address: 0x104450 - 0x104470

void entry_104450(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104450: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x104454: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x104458: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10445c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x104460: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104464: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104468: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104470
// Address: 0x104470 - 0x104498

void FUN_00104470(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104470: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104474: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104478: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10447c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104480: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104484: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104488: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10448c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104490: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104498);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104498
// Address: 0x104498 - 0x1044b0

void entry_104498(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104498: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10449c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1044a0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1044a4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1044a8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1044b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1044b0
// Address: 0x1044b0 - 0x1044bc

void entry_1044b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1044b4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1044bc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1044bc
// Address: 0x1044bc - 0x1044c8

void entry_1044bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044bc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1044c0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1044c8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1044c8
// Address: 0x1044c8 - 0x1044d0

void entry_1044c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044c8: 0xc077688
    SET_GPR_U32(ctx, 31, 0x1044d0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    IncrementSwHandsOff__FP2SW(rdram, ctx, runtime); return;
}


// Function: entry_1044d0
// Address: 0x1044d0 - 0x1044dc

void entry_1044d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044d0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1044d4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1044dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1044dc
// Address: 0x1044dc - 0x1044e8

void entry_1044dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044dc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1044e0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1044e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1044e8
// Address: 0x1044e8 - 0x1044f4

void entry_1044e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1044ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1044f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1044f4
// Address: 0x1044f4 - 0x104510

void entry_1044f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1044f4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1044f8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1044fc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104500: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104504: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104508: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104510
// Address: 0x104510 - 0x104538

void FUN_00104510(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104510: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104514: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104518: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10451c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104520: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104524: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104528: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10452c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104530: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104538);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104538
// Address: 0x104538 - 0x104550

void entry_104538(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104538: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10453c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104540: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104544: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104548: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104550);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104550
// Address: 0x104550 - 0x10455c

void entry_104550(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104550: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104554: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10455c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10455c
// Address: 0x10455c - 0x104568

void entry_10455c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10455c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104560: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104568);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104568
// Address: 0x104568 - 0x104570

void entry_104568(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104568: 0xc077694
    SET_GPR_U32(ctx, 31, 0x104570);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DecrementSwHandsOff__FP2SW(rdram, ctx, runtime); return;
}


// Function: entry_104570
// Address: 0x104570 - 0x10457c

void entry_104570(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104570: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104574: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10457c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10457c
// Address: 0x10457c - 0x104588

void entry_10457c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10457c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104580: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104588);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104588
// Address: 0x104588 - 0x104594

void entry_104588(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104588: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10458c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104594);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104594
// Address: 0x104594 - 0x1045b0

void entry_104594(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104594: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104598: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10459c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1045a0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1045a4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1045a8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001045b0
// Address: 0x1045b0 - 0x1045d8

void FUN_001045b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1045b0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1045b4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1045b8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1045bc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1045c0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1045c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1045c8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1045cc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1045d0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1045d8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1045d8
// Address: 0x1045d8 - 0x1045fc

void entry_1045d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1045d8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1045dc: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x1045e0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1045e4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1045e8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1045ec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1045f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1045f4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1045fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1045fc
// Address: 0x1045fc - 0x104608

void entry_1045fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1045fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104600: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104608);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104608
// Address: 0x104608 - 0x104614

void entry_104608(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104608: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10460c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104614);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104614
// Address: 0x104614 - 0x104620

void entry_104614(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104614: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x104618: 0xc077724
    SET_GPR_U32(ctx, 31, 0x104620);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddc90(rdram, ctx, runtime); return;
}


// Function: entry_104620
// Address: 0x104620 - 0x10462c

void entry_104620(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104620: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104624: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10462c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10462c
// Address: 0x10462c - 0x104638

void entry_10462c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10462c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104630: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104638);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104638
// Address: 0x104638 - 0x104644

void entry_104638(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104638: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10463c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104644);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104644
// Address: 0x104644 - 0x104660

void entry_104644(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104644: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104648: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10464c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104650: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104654: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104658: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104660
// Address: 0x104660 - 0x104688

void FUN_00104660(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104660: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x104664: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x104668: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10466c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104670: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x104674: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104678: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10467c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104680: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104688);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104688
// Address: 0x104688 - 0x1046ac

void entry_104688(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104688: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10468c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x104690: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104694: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104698: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10469c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1046a0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1046a4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1046ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1046ac
// Address: 0x1046ac - 0x1046b8

void entry_1046ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1046b0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1046b8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1046b8
// Address: 0x1046b8 - 0x1046c4

void entry_1046b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046b8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1046bc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1046c4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1046c4
// Address: 0x1046c4 - 0x1046d0

void entry_1046c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046c4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1046c8: 0xc07771e
    SET_GPR_U32(ctx, 31, 0x1046d0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ddc78(rdram, ctx, runtime); return;
}


// Function: entry_1046d0
// Address: 0x1046d0 - 0x1046dc

void entry_1046d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046d0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1046d4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1046dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1046dc
// Address: 0x1046dc - 0x1046e8

void entry_1046dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046dc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1046e0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1046e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1046e8
// Address: 0x1046e8 - 0x1046f4

void entry_1046e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1046ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1046f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1046f4
// Address: 0x1046f4 - 0x104710

void entry_1046f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1046f4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1046f8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1046fc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104700: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104704: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104708: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104710
// Address: 0x104710 - 0x104738

void FUN_00104710(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104710: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x104714: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x104718: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10471c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104720: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x104724: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104728: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10472c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104730: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104738);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104738
// Address: 0x104738 - 0x10475c

void entry_104738(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104738: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10473c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x104740: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104744: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104748: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10474c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x104750: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104754: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10475c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10475c
// Address: 0x10475c - 0x104768

void entry_10475c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10475c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104760: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104768);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104768
// Address: 0x104768 - 0x104774

void entry_104768(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104768: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10476c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104774);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104774
// Address: 0x104774 - 0x104780

void entry_104774(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104774: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x104778: 0xc0517ee
    SET_GPR_U32(ctx, 31, 0x104780);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PushLookkCm__FP2CM5LOOKK(rdram, ctx, runtime); return;
}


// Function: entry_104780
// Address: 0x104780 - 0x10478c

void entry_104780(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104780: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104784: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10478c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10478c
// Address: 0x10478c - 0x104798

void entry_10478c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10478c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104790: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104798);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104798
// Address: 0x104798 - 0x1047a4

void entry_104798(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104798: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10479c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1047a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1047a4
// Address: 0x1047a4 - 0x1047c0

void entry_1047a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1047a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1047a8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1047ac: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1047b0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1047b4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1047b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001047c0
// Address: 0x1047c0 - 0x1047e8

void FUN_001047c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1047c0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1047c4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1047c8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1047cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1047d0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1047d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1047d8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1047dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1047e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1047e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1047e8
// Address: 0x1047e8 - 0x104800

void entry_1047e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1047e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1047ec: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1047f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1047f4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1047f8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104800);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104800
// Address: 0x104800 - 0x10480c

void entry_104800(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104800: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104804: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10480c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10480c
// Address: 0x10480c - 0x104818

void entry_10480c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10480c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104810: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104818);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104818
// Address: 0x104818 - 0x104820

void entry_104818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104818: 0xc0517f6
    SET_GPR_U32(ctx, 31, 0x104820);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    LookkPopCm__FP2CM(rdram, ctx, runtime); return;
}


// Function: entry_104820
// Address: 0x104820 - 0x10482c

void entry_104820(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104820: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104824: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x10482c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10482c
// Address: 0x10482c - 0x104838

void entry_10482c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10482c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104830: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104838);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104838
// Address: 0x104838 - 0x104844

void entry_104838(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104838: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10483c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104844);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104844
// Address: 0x104844 - 0x104860

void entry_104844(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104844: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104848: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10484c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104850: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104854: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104858: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104860
// Address: 0x104860 - 0x104888

void FUN_00104860(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104860: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104864: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104868: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10486c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104870: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104874: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104878: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10487c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104880: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104888);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104888
// Address: 0x104888 - 0x1048a0

void entry_104888(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104888: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10488c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104890: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104894: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104898: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1048a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1048a0
// Address: 0x1048a0 - 0x1048ac

void entry_1048a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1048a4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1048ac);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1048ac
// Address: 0x1048ac - 0x1048b8

void entry_1048ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048ac: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1048b0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1048b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1048b8
// Address: 0x1048b8 - 0x1048c0

void entry_1048b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048b8: 0xc0517fe
    SET_GPR_U32(ctx, 31, 0x1048c0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    LookkCurCm__FP2CM(rdram, ctx, runtime); return;
}


// Function: entry_1048c0
// Address: 0x1048c0 - 0x1048cc

void entry_1048c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048c0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1048c4: 0xc046d5c
    SET_GPR_U32(ctx, 31, 0x1048cc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetS32__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_1048cc
// Address: 0x1048cc - 0x1048d8

void entry_1048cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048cc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1048d0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1048d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1048d8
// Address: 0x1048d8 - 0x1048e4

void entry_1048d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1048dc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1048e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1048e4
// Address: 0x1048e4 - 0x104900

void entry_1048e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1048e4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1048e8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1048ec: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1048f0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1048f4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1048f8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104900
// Address: 0x104900 - 0x104928

void FUN_00104900(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104900: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x104904: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x104908: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10490c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104910: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x104914: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104918: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x10491c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104920: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104928);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104928
// Address: 0x104928 - 0x10496c

void entry_104928(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104928: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10492c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x104930: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104934: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104938: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10493c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x104940: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x104944: 0x244d8ec8
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938312));
    // 0x104948: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10494c: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104950: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x104954: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104958: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10495c: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x104960: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104964: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10496c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10496c
// Address: 0x10496c - 0x104978

void entry_10496c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10496c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104970: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104978);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104978
// Address: 0x104978 - 0x104984

void entry_104978(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104978: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10497c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104984);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104984
// Address: 0x104984 - 0x104998

void entry_104984(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104984: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104988: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x10498c: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x104990: 0xc051806
    SET_GPR_U32(ctx, 31, 0x104998);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[13] = *(float*)&val; }
    SetCmSniperFocus__FP2CMP3PNTff(rdram, ctx, runtime); return;
}


// Function: entry_104998
// Address: 0x104998 - 0x1049a4

void entry_104998(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104998: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10499c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1049a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1049a4
// Address: 0x1049a4 - 0x1049b0

void entry_1049a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1049a4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1049a8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1049b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1049b0
// Address: 0x1049b0 - 0x1049bc

void entry_1049b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1049b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1049b4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1049bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1049bc
// Address: 0x1049bc - 0x1049d8

void entry_1049bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1049bc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1049c0: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1049c4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1049c8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1049cc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1049d0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001049d8
// Address: 0x1049d8 - 0x104a00

void FUN_001049d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1049d8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1049dc: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1049e0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1049e4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1049e8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1049ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1049f0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1049f4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1049f8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104a00);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104a00
// Address: 0x104a00 - 0x104a18

void entry_104a00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a00: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104a04: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104a08: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104a0c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104a10: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104a18);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104a18
// Address: 0x104a18 - 0x104a24

void entry_104a18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a18: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104a1c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104a24);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104a24
// Address: 0x104a24 - 0x104a30

void entry_104a24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a24: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104a28: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104a30);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104a30
// Address: 0x104a30 - 0x104a38

void entry_104a30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a30: 0xc05180a
    SET_GPR_U32(ctx, 31, 0x104a38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00146028__FP2CM(rdram, ctx, runtime); return;
}


// Function: entry_104a38
// Address: 0x104a38 - 0x104a44

void entry_104a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104a3c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104a44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104a44
// Address: 0x104a44 - 0x104a50

void entry_104a44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a44: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104a48: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104a50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104a50
// Address: 0x104a50 - 0x104a5c

void entry_104a50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104a54: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104a5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104a5c
// Address: 0x104a5c - 0x104a78

void entry_104a5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a5c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104a60: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104a64: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104a68: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104a6c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104a70: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104a78
// Address: 0x104a78 - 0x104aa0

void FUN_00104a78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104a78: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104a7c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104a80: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x104a84: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104a88: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104a8c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104a90: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x104a94: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104a98: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104aa0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104aa0
// Address: 0x104aa0 - 0x104ab8

void entry_104aa0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104aa0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104aa4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104aa8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104aac: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104ab0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104ab8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104ab8
// Address: 0x104ab8 - 0x104ac4

void entry_104ab8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ab8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104abc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104ac4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104ac4
// Address: 0x104ac4 - 0x104ad0

void entry_104ac4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ac4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104ac8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104ad0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104ad0
// Address: 0x104ad0 - 0x104ad8

void entry_104ad0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ad0: 0xc05157c
    SET_GPR_U32(ctx, 31, 0x104ad8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ClearCmCut__FP2CM(rdram, ctx, runtime); return;
}


// Function: entry_104ad8
// Address: 0x104ad8 - 0x104ae4

void entry_104ad8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ad8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104adc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104ae4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104ae4
// Address: 0x104ae4 - 0x104af0

void entry_104ae4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ae4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104ae8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104af0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104af0
// Address: 0x104af0 - 0x104afc

void entry_104af0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104af0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104af4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104afc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104afc
// Address: 0x104afc - 0x104b18

void entry_104afc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104afc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104b00: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104b04: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104b08: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104b0c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104b10: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104b18
// Address: 0x104b18 - 0x104b44

void FUN_00104b18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104b18: 0x27bdff60
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967136));
    // 0x104b1c: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x104b20: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x104b24: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104b28: 0x7fb00050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    // 0x104b2c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104b30: 0x7fbf0090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 31));
    // 0x104b34: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104b38: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x104b3c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104b44);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104b44
// Address: 0x104b44 - 0x104b8c

void entry_104b44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104b44: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104b48: 0x27b10020
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104b4c: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x104b50: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x104b54: 0x220402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x104b58: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104b5c: 0x27a90040
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 64));
    // 0x104b60: 0x27aa0044
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 68));
    // 0x104b64: 0x244d8ed8
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938328));
    // 0x104b68: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104b6c: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104b70: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x104b74: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104b78: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104b7c: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x104b80: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104b84: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104b8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104b8c
// Address: 0x104b8c - 0x104b98

void entry_104b8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104b8c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104b90: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104b98);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104b98
// Address: 0x104b98 - 0x104ba4

void entry_104b98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104b98: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104b9c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104ba4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104ba4
// Address: 0x104ba4 - 0x104bb8

void entry_104ba4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ba4: 0xc7ac0040
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 64)); ctx->f[12] = *(float*)&val; }
    // 0x104ba8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104bac: 0xc7ad0044
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 68)); ctx->f[13] = *(float*)&val; }
    // 0x104bb0: 0xc05180e
    SET_GPR_U32(ctx, 31, 0x104bb8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00146038(rdram, ctx, runtime); return;
}


// Function: entry_104bb8
// Address: 0x104bb8 - 0x104bc4

void entry_104bb8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104bb8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104bbc: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x104bc4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_104bc4
// Address: 0x104bc4 - 0x104bd0

void entry_104bc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104bc4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104bc8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104bd0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104bd0
// Address: 0x104bd0 - 0x104bdc

void entry_104bd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104bd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104bd4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104bdc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104bdc
// Address: 0x104bdc - 0x104c00

void entry_104bdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104bdc: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x104be0: 0x7bbf0090
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x104be4: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x104be8: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x104bec: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x104bf0: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104bf4: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 160));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x104bfc: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x104c00; return;
}


// Function: FUN_00104c00
// Address: 0x104c00 - 0x104c28

void FUN_00104c00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c00: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104c04: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104c08: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x104c0c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104c10: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104c14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104c18: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x104c1c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104c20: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104c28);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104c28
// Address: 0x104c28 - 0x104c40

void entry_104c28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c28: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104c2c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104c30: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104c34: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104c38: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104c40);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104c40
// Address: 0x104c40 - 0x104c4c

void entry_104c40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c40: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104c44: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104c4c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104c4c
// Address: 0x104c4c - 0x104c58

void entry_104c4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c4c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104c50: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104c58);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104c58
// Address: 0x104c58 - 0x104c60

void entry_104c58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c58: 0xc07d3b4
    SET_GPR_U32(ctx, 31, 0x104c60);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    EnableCamera__FP6CAMERA(rdram, ctx, runtime); return;
}


// Function: entry_104c60
// Address: 0x104c60 - 0x104c6c

void entry_104c60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c60: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104c64: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104c6c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104c6c
// Address: 0x104c6c - 0x104c78

void entry_104c6c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c6c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104c70: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104c78);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104c78
// Address: 0x104c78 - 0x104c84

void entry_104c78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c78: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104c7c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104c84);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104c84
// Address: 0x104c84 - 0x104ca0

void entry_104c84(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104c84: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104c88: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104c8c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104c90: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104c94: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104c98: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104ca0
// Address: 0x104ca0 - 0x104cc8

void FUN_00104ca0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ca0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104ca4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104ca8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x104cac: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104cb0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104cb4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104cb8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x104cbc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104cc0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104cc8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104cc8
// Address: 0x104cc8 - 0x104ce0

void entry_104cc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104cc8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104ccc: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104cd0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104cd4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104cd8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104ce0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104ce0
// Address: 0x104ce0 - 0x104cec

void entry_104ce0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ce0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104ce4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104cec);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104cec
// Address: 0x104cec - 0x104cf8

void entry_104cec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104cec: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104cf0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104cf8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104cf8
// Address: 0x104cf8 - 0x104d00

void entry_104cf8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104cf8: 0xc07d3c8
    SET_GPR_U32(ctx, 31, 0x104d00);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DisableCamera__FP6CAMERA(rdram, ctx, runtime); return;
}


// Function: entry_104d00
// Address: 0x104d00 - 0x104d0c

void entry_104d00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d00: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104d04: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104d0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104d0c
// Address: 0x104d0c - 0x104d18

void entry_104d0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d0c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104d10: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104d18);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104d18
// Address: 0x104d18 - 0x104d24

void entry_104d18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d18: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104d1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104d24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104d24
// Address: 0x104d24 - 0x104d40

void entry_104d24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d24: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104d28: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104d2c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104d30: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104d34: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104d38: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104d40
// Address: 0x104d40 - 0x104d68

void FUN_00104d40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d40: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104d44: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104d48: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x104d4c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104d50: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104d54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104d58: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x104d5c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104d60: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104d68);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104d68
// Address: 0x104d68 - 0x104d80

void entry_104d68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d68: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104d6c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104d70: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104d74: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104d78: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104d80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104d80
// Address: 0x104d80 - 0x104d8c

void entry_104d80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104d84: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104d8c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104d8c
// Address: 0x104d8c - 0x104d98

void entry_104d8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d8c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104d90: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104d98);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104d98
// Address: 0x104d98 - 0x104da0

void entry_104d98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104d98: 0xc07d484
    SET_GPR_U32(ctx, 31, 0x104da0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001F5210__FP3TZP(rdram, ctx, runtime); return;
}


// Function: entry_104da0
// Address: 0x104da0 - 0x104dac

void entry_104da0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104da0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104da4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104dac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104dac
// Address: 0x104dac - 0x104db8

void entry_104dac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104dac: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104db0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104db8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104db8
// Address: 0x104db8 - 0x104dc4

void entry_104db8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104db8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104dbc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104dc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104dc4
// Address: 0x104dc4 - 0x104de0

void entry_104dc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104dc4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104dc8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104dcc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104dd0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104dd4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104dd8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104de0
// Address: 0x104de0 - 0x104e08

void FUN_00104de0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104de0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x104de4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x104de8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x104dec: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104df0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x104df4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104df8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x104dfc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104e00: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104e08);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104e08
// Address: 0x104e08 - 0x104e20

void entry_104e08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e08: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104e0c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104e10: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104e14: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x104e18: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104e20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104e20
// Address: 0x104e20 - 0x104e2c

void entry_104e20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104e24: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104e2c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104e2c
// Address: 0x104e2c - 0x104e38

void entry_104e2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e2c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104e30: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104e38);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104e38
// Address: 0x104e38 - 0x104e40

void entry_104e38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e38: 0xc0666bc
    SET_GPR_U32(ctx, 31, 0x104e40);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    BreakClue__FP4CLUE(rdram, ctx, runtime); return;
}


// Function: entry_104e40
// Address: 0x104e40 - 0x104e4c

void entry_104e40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e40: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104e44: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104e4c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104e4c
// Address: 0x104e4c - 0x104e58

void entry_104e4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e4c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104e50: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104e58);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104e58
// Address: 0x104e58 - 0x104e64

void entry_104e58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e58: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104e5c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104e64);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104e64
// Address: 0x104e64 - 0x104e80

void entry_104e64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e64: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104e68: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104e6c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104e70: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104e74: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x104e78: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104e80
// Address: 0x104e80 - 0x104eac

void FUN_00104e80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104e80: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x104e84: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x104e88: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x104e8c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104e90: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x104e94: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104e98: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x104e9c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104ea0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x104ea4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104eac);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104eac
// Address: 0x104eac - 0x104ee4

void entry_104eac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104eac: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104eb0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x104eb4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104eb8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x104ebc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x104ec0: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x104ec4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104ec8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104ecc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104ed0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104ed4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x104ed8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104edc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104ee4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104ee4
// Address: 0x104ee4 - 0x104ef0

void entry_104ee4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ee4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104ee8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104ef0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104ef0
// Address: 0x104ef0 - 0x104efc

void entry_104ef0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ef0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104ef4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104efc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104efc
// Address: 0x104efc - 0x104f0c

void entry_104efc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104efc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104f00: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104f04: 0xc072982
    SET_GPR_U32(ctx, 31, 0x104f0c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    UseStepguardAnimation__FP9STEPGUARD3SGS3OID(rdram, ctx, runtime); return;
}


// Function: entry_104f0c
// Address: 0x104f0c - 0x104f18

void entry_104f0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f0c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104f10: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104f18);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104f18
// Address: 0x104f18 - 0x104f24

void entry_104f18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f18: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104f1c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104f24);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104f24
// Address: 0x104f24 - 0x104f30

void entry_104f24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104f28: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104f30);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104f30
// Address: 0x104f30 - 0x104f50

void entry_104f30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f30: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x104f34: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x104f38: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x104f3c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x104f40: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x104f44: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x104f48: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00104f50
// Address: 0x104f50 - 0x104f7c

void FUN_00104f50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f50: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x104f54: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x104f58: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x104f5c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x104f60: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x104f64: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104f68: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x104f6c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x104f70: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x104f74: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x104f7c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104f7c
// Address: 0x104f7c - 0x104fb4

void entry_104f7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104f7c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x104f80: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x104f84: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x104f88: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x104f8c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x104f90: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x104f94: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104f98: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x104f9c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104fa0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x104fa4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x104fa8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104fac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x104fb4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_104fb4
// Address: 0x104fb4 - 0x104fc0

void entry_104fb4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104fb4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104fb8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x104fc0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104fc0
// Address: 0x104fc0 - 0x104fcc

void entry_104fc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104fc0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x104fc4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x104fcc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_104fcc
// Address: 0x104fcc - 0x104fdc

void entry_104fcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104fcc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x104fd0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x104fd4: 0xc072996
    SET_GPR_U32(ctx, 31, 0x104fdc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    UseStepguardAnimationImmediate__FP9STEPGUARD3SGS3OID(rdram, ctx, runtime); return;
}


// Function: entry_104fdc
// Address: 0x104fdc - 0x104fe8

void entry_104fdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104fdc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104fe0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x104fe8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_104fe8
// Address: 0x104fe8 - 0x104ff4

void entry_104fe8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104fe8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104fec: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x104ff4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_104ff4
// Address: 0x104ff4 - 0x105000

void entry_104ff4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x104ff4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x104ff8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105000);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105000
// Address: 0x105000 - 0x105020

void entry_105000(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105000: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x105004: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105008: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10500c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105010: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105014: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105018: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105020
// Address: 0x105020 - 0x105048

void FUN_00105020(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105020: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105024: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105028: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10502c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105030: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105034: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105038: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10503c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105040: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105048);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105048
// Address: 0x105048 - 0x10506c

void entry_105048(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105048: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10504c: 0x24021000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 4096));
    // 0x105050: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105054: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105058: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10505c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105060: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105064: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10506c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10506c
// Address: 0x10506c - 0x105078

void entry_10506c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10506c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105070: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105078);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105078
// Address: 0x105078 - 0x105084

void entry_105078(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105078: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10507c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105084);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105084
// Address: 0x105084 - 0x105090

void entry_105084(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105084: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105088: 0xc0729b4
    SET_GPR_U32(ctx, 31, 0x105090);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ca6d0(rdram, ctx, runtime); return;
}


// Function: entry_105090
// Address: 0x105090 - 0x10509c

void entry_105090(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105090: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105094: 0xc046e2a
    SET_GPR_U32(ctx, 31, 0x10509c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBasic__4CRefP5BASIC(rdram, ctx, runtime); return;
}


// Function: entry_10509c
// Address: 0x10509c - 0x1050a8

void entry_10509c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10509c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1050a0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1050a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1050a8
// Address: 0x1050a8 - 0x1050b4

void entry_1050a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1050a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1050ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1050b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1050b4
// Address: 0x1050b4 - 0x1050d0

void entry_1050b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1050b4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1050b8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1050bc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1050c0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1050c4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1050c8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001050d0
// Address: 0x1050d0 - 0x1050fc

void FUN_001050d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1050d0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1050d4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1050d8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1050dc: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1050e0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1050e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1050e8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1050ec: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1050f0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1050f4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1050fc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1050fc
// Address: 0x1050fc - 0x10514c

void entry_1050fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1050fc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105100: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x105104: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105108: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10510c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x105110: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x105114: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x105118: 0x244e8ef0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938352));
    // 0x10511c: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105120: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105124: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x105128: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x10512c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105130: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105134: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105138: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10513c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x105140: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105144: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10514c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10514c
// Address: 0x10514c - 0x105158

void entry_10514c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10514c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105150: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105158);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105158
// Address: 0x105158 - 0x105164

void entry_105158(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105158: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10515c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105164);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105164
// Address: 0x105164 - 0x10517c

void entry_105164(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105164: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105168: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10516c: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x105170: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x105174: 0xc072b58
    SET_GPR_U32(ctx, 31, 0x10517c);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    MatchStepguardAnimationPhase__FP9STEPGUARD3OIDN31(rdram, ctx, runtime); return;
}


// Function: entry_10517c
// Address: 0x10517c - 0x105188

void entry_10517c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10517c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105180: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105188);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105188
// Address: 0x105188 - 0x105194

void entry_105188(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105188: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10518c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105194);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105194
// Address: 0x105194 - 0x1051a0

void entry_105194(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105194: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105198: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1051a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1051a0
// Address: 0x1051a0 - 0x1051c0

void entry_1051a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1051a0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1051a4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1051a8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1051ac: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1051b0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1051b4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1051b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001051c0
// Address: 0x1051c0 - 0x1051ec

void FUN_001051c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1051c0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1051c4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1051c8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1051cc: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1051d0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1051d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1051d8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1051dc: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1051e0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1051e4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1051ec);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1051ec
// Address: 0x1051ec - 0x105224

void entry_1051ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1051ec: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1051f0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1051f4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1051f8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1051fc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x105200: 0x244c8e38
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938168));
    // 0x105204: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105208: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10520c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105210: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105214: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x105218: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10521c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105224);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105224
// Address: 0x105224 - 0x105230

void entry_105224(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105224: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105228: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105230);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105230
// Address: 0x105230 - 0x10523c

void entry_105230(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105230: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105234: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10523c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10523c
// Address: 0x10523c - 0x10524c

void entry_10523c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10523c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105240: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105244: 0xc072a58
    SET_GPR_U32(ctx, 31, 0x10524c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    AddStepguardEffect__FP9STEPGUARD3OID3ZPK(rdram, ctx, runtime); return;
}


// Function: entry_10524c
// Address: 0x10524c - 0x105258

void entry_10524c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10524c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105250: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105258);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105258
// Address: 0x105258 - 0x105264

void entry_105258(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105258: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10525c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105264);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105264
// Address: 0x105264 - 0x105270

void entry_105264(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105264: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105268: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105270);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105270
// Address: 0x105270 - 0x105290

void entry_105270(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105270: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x105274: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105278: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10527c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105280: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105284: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105288: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105290
// Address: 0x105290 - 0x1052bc

void FUN_00105290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105290: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x105294: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x105298: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10529c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1052a0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1052a4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1052a8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1052ac: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1052b0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1052b4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1052bc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1052bc
// Address: 0x1052bc - 0x1052f4

void entry_1052bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1052bc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1052c0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1052c4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1052c8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1052cc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1052d0: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x1052d4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1052d8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1052dc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1052e0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1052e4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1052e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1052ec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1052f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1052f4
// Address: 0x1052f4 - 0x105300

void entry_1052f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1052f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1052f8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105300);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105300
// Address: 0x105300 - 0x10530c

void entry_105300(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105300: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105304: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10530c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10530c
// Address: 0x10530c - 0x10531c

void entry_10530c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10530c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105310: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105314: 0xc0729c8
    SET_GPR_U32(ctx, 31, 0x10531c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    UseStepguardDeathAnimation__FP9STEPGUARDi3OID(rdram, ctx, runtime); return;
}


// Function: entry_10531c
// Address: 0x10531c - 0x105328

void entry_10531c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10531c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105320: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105328);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105328
// Address: 0x105328 - 0x105334

void entry_105328(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105328: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10532c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105334);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105334
// Address: 0x105334 - 0x105340

void entry_105334(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105334: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105338: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105340);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105340
// Address: 0x105340 - 0x105360

void entry_105340(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105340: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x105344: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105348: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10534c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105350: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105354: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105358: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105360
// Address: 0x105360 - 0x10538c

void FUN_00105360(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105360: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x105364: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x105368: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10536c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105370: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x105374: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105378: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10537c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105380: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x105384: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10538c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10538c
// Address: 0x10538c - 0x1053c4

void entry_10538c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10538c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105390: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x105394: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105398: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10539c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1053a0: 0x244c8eb0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938288));
    // 0x1053a4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1053a8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1053ac: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1053b0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1053b4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1053b8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1053bc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1053c4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1053c4
// Address: 0x1053c4 - 0x1053d0

void entry_1053c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1053c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1053c8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1053d0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1053d0
// Address: 0x1053d0 - 0x1053dc

void entry_1053d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1053d0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1053d4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1053dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1053dc
// Address: 0x1053dc - 0x1053ec

void entry_1053dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1053dc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1053e0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1053e4: 0xc0723f4
    SET_GPR_U32(ctx, 31, 0x1053ec);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    SetStepguardSgsExternal__FP9STEPGUARD3SGSP4ASEG(rdram, ctx, runtime); return;
}


// Function: entry_1053ec
// Address: 0x1053ec - 0x1053f8

void entry_1053ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1053ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1053f0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1053f8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1053f8
// Address: 0x1053f8 - 0x105404

void entry_1053f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1053f8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1053fc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105404);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105404
// Address: 0x105404 - 0x105410

void entry_105404(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105404: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105408: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105410);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105410
// Address: 0x105410 - 0x105430

void entry_105410(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105410: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x105414: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105418: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10541c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105420: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105424: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105428: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105430
// Address: 0x105430 - 0x10545c

void FUN_00105430(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105430: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x105434: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x105438: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10543c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105440: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x105444: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105448: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10544c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105450: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x105454: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10545c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10545c
// Address: 0x10545c - 0x105494

void entry_10545c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10545c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105460: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x105464: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105468: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10546c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x105470: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x105474: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105478: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10547c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105480: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105484: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x105488: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10548c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105494);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105494
// Address: 0x105494 - 0x1054a0

void entry_105494(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105494: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105498: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1054a0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1054a0
// Address: 0x1054a0 - 0x1054ac

void entry_1054a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054a0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1054a4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1054ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1054ac
// Address: 0x1054ac - 0x1054bc

void entry_1054ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054ac: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1054b0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1054b4: 0xc072a26
    SET_GPR_U32(ctx, 31, 0x1054bc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    UseStepguardPhys__FP9STEPGUARD3SGS3OID(rdram, ctx, runtime); return;
}


// Function: entry_1054bc
// Address: 0x1054bc - 0x1054c8

void entry_1054bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1054c0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1054c8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1054c8
// Address: 0x1054c8 - 0x1054d4

void entry_1054c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054c8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1054cc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1054d4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1054d4
// Address: 0x1054d4 - 0x1054e0

void entry_1054d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1054d8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1054e0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1054e0
// Address: 0x1054e0 - 0x105500

void entry_1054e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1054e0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1054e4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1054e8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1054ec: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1054f0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1054f4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1054f8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105500
// Address: 0x105500 - 0x105528

void FUN_00105500(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105500: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x105504: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x105508: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10550c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105510: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x105514: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105518: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10551c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105520: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105528);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105528
// Address: 0x105528 - 0x105540

void entry_105528(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105528: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10552c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105530: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105534: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105538: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105540);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105540
// Address: 0x105540 - 0x10554c

void entry_105540(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105540: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105544: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10554c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10554c
// Address: 0x10554c - 0x105558

void entry_10554c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10554c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105550: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105558);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105558
// Address: 0x105558 - 0x105568

void entry_105558(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105558: 0x8e230000
    SET_GPR_U32(ctx, 3, READ32(ADD32(GPR_U32(ctx, 17), 0)));
    // 0x10555c: 0x8c620194
    SET_GPR_U32(ctx, 2, READ32(ADD32(GPR_U32(ctx, 3), 404)));
    // 0x105560: 0x40f809
    SET_GPR_U32(ctx, 31, 0x105568);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ctx->pc = GPR_U32(ctx, 2); return;
}


// Function: entry_105568
// Address: 0x105568 - 0x105574

void entry_105568(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105568: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10556c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105574);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105574
// Address: 0x105574 - 0x105580

void entry_105574(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105574: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105578: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105580);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105580
// Address: 0x105580 - 0x10558c

void entry_105580(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105580: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105584: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10558c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10558c
// Address: 0x10558c - 0x1055a8

void entry_10558c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10558c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105590: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105594: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105598: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10559c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1055a0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001055a8
// Address: 0x1055a8 - 0x1055d0

void FUN_001055a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1055a8: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1055ac: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1055b0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1055b4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1055b8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1055bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1055c0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1055c4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1055c8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1055d0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1055d0
// Address: 0x1055d0 - 0x1055f4

void entry_1055d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1055d0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1055d4: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1055d8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1055dc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1055e0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1055e4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1055e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1055ec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1055f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1055f4
// Address: 0x1055f4 - 0x105600

void entry_1055f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1055f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1055f8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105600);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105600
// Address: 0x105600 - 0x10560c

void entry_105600(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105600: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105604: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10560c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10560c
// Address: 0x10560c - 0x105618

void entry_10560c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10560c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105610: 0xc072cca
    SET_GPR_U32(ctx, 31, 0x105618);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetStepguardPatrolAnimation__FP9STEPGUARDP4ASEG(rdram, ctx, runtime); return;
}


// Function: entry_105618
// Address: 0x105618 - 0x105624

void entry_105618(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105618: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10561c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105624);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105624
// Address: 0x105624 - 0x105630

void entry_105624(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105624: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105628: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105630);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105630
// Address: 0x105630 - 0x10563c

void entry_105630(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105630: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105634: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10563c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10563c
// Address: 0x10563c - 0x105658

void entry_10563c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10563c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105640: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105644: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105648: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10564c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105650: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105658
// Address: 0x105658 - 0x105684

void FUN_00105658(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105658: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10565c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x105660: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x105664: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105668: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10566c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105670: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x105674: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105678: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10567c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105684);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105684
// Address: 0x105684 - 0x1056bc

void entry_105684(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105684: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105688: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10568c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105690: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x105694: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x105698: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x10569c: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1056a0: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1056a4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1056a8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1056ac: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1056b0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1056b4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1056bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1056bc
// Address: 0x1056bc - 0x1056c8

void entry_1056bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1056c0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1056c8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1056c8
// Address: 0x1056c8 - 0x1056d4

void entry_1056c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056c8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1056cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1056d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1056d4
// Address: 0x1056d4 - 0x1056e4

void entry_1056d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056d4: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1056d8: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1056dc: 0xc06dc2c
    SET_GPR_U32(ctx, 31, 0x1056e4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    UseSmartguardFlashlightTarget__FP10SMARTGUARD3SGS3OID(rdram, ctx, runtime); return;
}


// Function: entry_1056e4
// Address: 0x1056e4 - 0x1056f0

void entry_1056e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1056e8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1056f0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1056f0
// Address: 0x1056f0 - 0x1056fc

void entry_1056f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056f0: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1056f4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1056fc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1056fc
// Address: 0x1056fc - 0x105708

void entry_1056fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1056fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105700: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105708);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105708
// Address: 0x105708 - 0x105728

void entry_105708(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105708: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10570c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105710: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x105714: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105718: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10571c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105720: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105728
// Address: 0x105728 - 0x105750

void FUN_00105728(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105728: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10572c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105730: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105734: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105738: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10573c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105740: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105744: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105748: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105750);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105750
// Address: 0x105750 - 0x105774

void entry_105750(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105750: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105754: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x105758: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10575c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105760: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105764: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105768: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10576c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105774);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105774
// Address: 0x105774 - 0x105780

void entry_105774(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105774: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105778: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105780);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105780
// Address: 0x105780 - 0x10578c

void entry_105780(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105780: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105784: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10578c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10578c
// Address: 0x10578c - 0x105798

void entry_10578c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10578c: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x105790: 0xc04ef80
    SET_GPR_U32(ctx, 31, 0x105798);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PrimeBomb__FP4BOMBf(rdram, ctx, runtime); return;
}


// Function: entry_105798
// Address: 0x105798 - 0x1057a4

void entry_105798(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105798: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10579c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1057a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1057a4
// Address: 0x1057a4 - 0x1057b0

void entry_1057a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1057a4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1057a8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1057b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1057b0
// Address: 0x1057b0 - 0x1057bc

void entry_1057b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1057b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1057b4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1057bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1057bc
// Address: 0x1057bc - 0x1057d8

void entry_1057bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1057bc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1057c0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1057c4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1057c8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1057cc: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1057d0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001057d8
// Address: 0x1057d8 - 0x105800

void FUN_001057d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1057d8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1057dc: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1057e0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1057e4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1057e8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1057ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1057f0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1057f4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1057f8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105800);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105800
// Address: 0x105800 - 0x105818

void entry_105800(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105800: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105804: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105808: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10580c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105810: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105818);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105818
// Address: 0x105818 - 0x105824

void entry_105818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105818: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10581c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105824);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105824
// Address: 0x105824 - 0x105830

void entry_105824(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105824: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105828: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105830);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105830
// Address: 0x105830 - 0x105838

void entry_105830(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105830: 0xc04efda
    SET_GPR_U32(ctx, 31, 0x105838);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DetonateBomb__FP4BOMB(rdram, ctx, runtime); return;
}


// Function: entry_105838
// Address: 0x105838 - 0x105844

void entry_105838(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105838: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10583c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105844);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105844
// Address: 0x105844 - 0x105850

void entry_105844(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105844: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105848: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105850);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105850
// Address: 0x105850 - 0x10585c

void entry_105850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105850: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105854: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10585c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10585c
// Address: 0x10585c - 0x105878

void entry_10585c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10585c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105860: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105864: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105868: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10586c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x105870: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105878
// Address: 0x105878 - 0x1058a4

void FUN_00105878(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105878: 0x27bdff60
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967136));
    // 0x10587c: 0x7fb30080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 19));
    // 0x105880: 0x7fb20070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 18));
    // 0x105884: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105888: 0x7fb00050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 16));
    // 0x10588c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105890: 0x7fbf0090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 31));
    // 0x105894: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105898: 0x7fb10060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 17));
    // 0x10589c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1058a4);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1058a4
// Address: 0x1058a4 - 0x1058ec

void entry_1058a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1058a4: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1058a8: 0x27b10020
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1058ac: 0x27b00030
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1058b0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1058b4: 0x220402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1058b8: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1058bc: 0x27a90040
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 64));
    // 0x1058c0: 0x27aa0044
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 68));
    // 0x1058c4: 0x244d8ed8
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938328));
    // 0x1058c8: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1058cc: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1058d0: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x1058d4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1058d8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1058dc: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x1058e0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1058e4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1058ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1058ec
// Address: 0x1058ec - 0x1058f8

void entry_1058ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1058ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1058f0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1058f8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1058f8
// Address: 0x1058f8 - 0x105904

void entry_1058f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1058f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1058fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105904);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105904
// Address: 0x105904 - 0x105918

void entry_105904(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105904: 0xc7ac0040
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 64)); ctx->f[12] = *(float*)&val; }
    // 0x105908: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10590c: 0xc7ad0044
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 68)); ctx->f[13] = *(float*)&val; }
    // 0x105910: 0xc05c7ca
    SET_GPR_U32(ctx, 31, 0x105918);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ThrowJt__FP2JTP6VECTORff(rdram, ctx, runtime); return;
}


// Function: entry_105918
// Address: 0x105918 - 0x105924

void entry_105918(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105918: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10591c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105924);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105924
// Address: 0x105924 - 0x105930

void entry_105924(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105924: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105928: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105930);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105930
// Address: 0x105930 - 0x10593c

void entry_105930(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105930: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105934: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10593c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10593c
// Address: 0x10593c - 0x105960

void entry_10593c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10593c: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x105940: 0x7bbf0090
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x105944: 0x7bb30080
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x105948: 0x7bb20070
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10594c: 0x7bb10060
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105950: 0x7bb00050
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105954: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 160));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x10595c: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x105960; return;
}


// Function: FUN_00105960
// Address: 0x105960 - 0x105988

void FUN_00105960(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105960: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x105964: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x105968: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10596c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105970: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x105974: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105978: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10597c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105980: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105988);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105988
// Address: 0x105988 - 0x1059a0

void entry_105988(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105988: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10598c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105990: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105994: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105998: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1059a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1059a0
// Address: 0x1059a0 - 0x1059ac

void entry_1059a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1059a4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1059ac);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1059ac
// Address: 0x1059ac - 0x1059b8

void entry_1059ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059ac: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1059b0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1059b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1059b8
// Address: 0x1059b8 - 0x1059c0

void entry_1059b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059b8: 0xc05c7f8
    SET_GPR_U32(ctx, 31, 0x1059c0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    UnhookJt__FP2JT(rdram, ctx, runtime); return;
}


// Function: entry_1059c0
// Address: 0x1059c0 - 0x1059cc

void entry_1059c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059c0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1059c4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1059cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1059cc
// Address: 0x1059cc - 0x1059d8

void entry_1059cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059cc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1059d0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1059d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1059d8
// Address: 0x1059d8 - 0x1059e4

void entry_1059d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1059dc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1059e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1059e4
// Address: 0x1059e4 - 0x105a00

void entry_1059e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1059e4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1059e8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1059ec: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1059f0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1059f4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1059f8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105a00
// Address: 0x105a00 - 0x105a28

void FUN_00105a00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a00: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105a04: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105a08: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105a0c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105a10: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105a14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105a18: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105a1c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105a20: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105a28);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105a28
// Address: 0x105a28 - 0x105a48

void entry_105a28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a28: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105a2c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105a30: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105a34: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105a38: 0xafa00020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 0));
    // 0x105a3c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105a40: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105a48);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105a48
// Address: 0x105a48 - 0x105a54

void entry_105a48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105a4c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105a54);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105a54
// Address: 0x105a54 - 0x105a60

void entry_105a54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a54: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105a58: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105a60);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105a60
// Address: 0x105a60 - 0x105a6c

void entry_105a60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a60: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105a64: 0xc05ddfe
    SET_GPR_U32(ctx, 31, 0x105a6c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ProfileJt__FP2JTi(rdram, ctx, runtime); return;
}


// Function: entry_105a6c
// Address: 0x105a6c - 0x105a78

void entry_105a6c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a6c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105a70: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105a78);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105a78
// Address: 0x105a78 - 0x105a84

void entry_105a78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a78: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105a7c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105a84);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105a84
// Address: 0x105a84 - 0x105a90

void entry_105a84(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105a88: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105a90);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105a90
// Address: 0x105a90 - 0x105ab0

void entry_105a90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105a90: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105a94: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105a98: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105a9c: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105aa0: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105aa4: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x105aac: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x105ab0; return;
}


// Function: FUN_00105ab0
// Address: 0x105ab0 - 0x105ad8

void FUN_00105ab0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ab0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105ab4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105ab8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105abc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105ac0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105ac4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105ac8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105acc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105ad0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105ad8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105ad8
// Address: 0x105ad8 - 0x105afc

void entry_105ad8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ad8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105adc: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x105ae0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105ae4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105ae8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105aec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105af0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105af4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105afc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105afc
// Address: 0x105afc - 0x105b08

void entry_105afc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105afc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105b00: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105b08);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105b08
// Address: 0x105b08 - 0x105b14

void entry_105b08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105b0c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105b14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105b14
// Address: 0x105b14 - 0x105b20

void entry_105b14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b14: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105b18: 0xc074a0c
    SET_GPR_U32(ctx, 31, 0x105b20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    PlaceJtOnPipe__FP2JTP4PIPE(rdram, ctx, runtime); return;
}


// Function: entry_105b20
// Address: 0x105b20 - 0x105b2c

void entry_105b20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105b24: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105b2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105b2c
// Address: 0x105b2c - 0x105b38

void entry_105b2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105b30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105b38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105b38
// Address: 0x105b38 - 0x105b44

void entry_105b38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105b3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105b44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105b44
// Address: 0x105b44 - 0x105b60

void entry_105b44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105b48: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105b4c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105b50: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105b54: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105b58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105b60
// Address: 0x105b60 - 0x105b88

void FUN_00105b60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b60: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105b64: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105b68: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105b6c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105b70: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105b74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105b78: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105b7c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105b80: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105b88);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105b88
// Address: 0x105b88 - 0x105ba8

void entry_105b88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105b88: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105b8c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105b90: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105b94: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105b98: 0xafa00020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 0));
    // 0x105b9c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105ba0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105ba8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105ba8
// Address: 0x105ba8 - 0x105bb4

void entry_105ba8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ba8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105bac: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105bb4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105bb4
// Address: 0x105bb4 - 0x105bc0

void entry_105bb4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105bb4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105bb8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105bc0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105bc0
// Address: 0x105bc0 - 0x105bcc

void entry_105bc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105bc0: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105bc4: 0xc05de00
    SET_GPR_U32(ctx, 31, 0x105bcc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetJtPuppet__FP2JTP5ASEGA(rdram, ctx, runtime); return;
}


// Function: entry_105bcc
// Address: 0x105bcc - 0x105bd8

void entry_105bcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105bcc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105bd0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105bd8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105bd8
// Address: 0x105bd8 - 0x105be4

void entry_105bd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105bd8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105bdc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105be4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105be4
// Address: 0x105be4 - 0x105bf0

void entry_105be4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105be4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105be8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105bf0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105bf0
// Address: 0x105bf0 - 0x105c10

void entry_105bf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105bf0: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105bf4: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105bf8: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105bfc: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105c00: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105c04: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x105c0c: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x105c10; return;
}


// Function: FUN_00105c10
// Address: 0x105c10 - 0x105c38

void FUN_00105c10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c10: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105c14: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105c18: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105c1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105c20: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105c24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105c28: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105c2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105c30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105c38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105c38
// Address: 0x105c38 - 0x105c58

void entry_105c38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105c3c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105c40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105c44: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105c48: 0xafa00020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 0));
    // 0x105c4c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105c50: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105c58);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105c58
// Address: 0x105c58 - 0x105c64

void entry_105c58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c58: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105c5c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105c64);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105c64
// Address: 0x105c64 - 0x105c70

void entry_105c64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c64: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105c68: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105c70);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105c70
// Address: 0x105c70 - 0x105c7c

void entry_105c70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c70: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105c74: 0xc074c74
    SET_GPR_U32(ctx, 31, 0x105c7c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    func_001D31D0__FP2LOi(rdram, ctx, runtime); return;
}


// Function: entry_105c7c
// Address: 0x105c7c - 0x105c88

void entry_105c7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c7c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105c80: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105c88);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105c88
// Address: 0x105c88 - 0x105c94

void entry_105c88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c88: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105c8c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105c94);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105c94
// Address: 0x105c94 - 0x105ca0

void entry_105c94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105c94: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105c98: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105ca0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105ca0
// Address: 0x105ca0 - 0x105cc0

void entry_105ca0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ca0: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105ca4: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105ca8: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105cac: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105cb0: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105cb4: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x105cbc: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x105cc0; return;
}


// Function: FUN_00105cc0
// Address: 0x105cc0 - 0x105ce8

void FUN_00105cc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105cc0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x105cc4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x105cc8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x105ccc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105cd0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x105cd4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105cd8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x105cdc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105ce0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105ce8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105ce8
// Address: 0x105ce8 - 0x105d00

void entry_105ce8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ce8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105cec: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105cf0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105cf4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x105cf8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105d00);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105d00
// Address: 0x105d00 - 0x105d0c

void entry_105d00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d00: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105d04: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105d0c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105d0c
// Address: 0x105d0c - 0x105d18

void entry_105d0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d0c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105d10: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105d18);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105d18
// Address: 0x105d18 - 0x105d20

void entry_105d18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d18: 0xc075b2c
    SET_GPR_U32(ctx, 31, 0x105d20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001d6cb0(rdram, ctx, runtime); return;
}


// Function: entry_105d20
// Address: 0x105d20 - 0x105d2c

void entry_105d20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105d24: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105d2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105d2c
// Address: 0x105d2c - 0x105d38

void entry_105d2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105d30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105d38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105d38
// Address: 0x105d38 - 0x105d44

void entry_105d38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105d3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105d44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105d44
// Address: 0x105d44 - 0x105d60

void entry_105d44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105d48: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105d4c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105d50: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105d54: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x105d58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105d60
// Address: 0x105d60 - 0x105d88

void FUN_00105d60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d60: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105d64: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105d68: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105d6c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105d70: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105d74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105d78: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105d7c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105d80: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105d88);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105d88
// Address: 0x105d88 - 0x105dac

void entry_105d88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105d88: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105d8c: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x105d90: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105d94: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105d98: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105d9c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105da0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105da4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105dac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105dac
// Address: 0x105dac - 0x105db8

void entry_105dac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105dac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105db0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105db8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105db8
// Address: 0x105db8 - 0x105dc4

void entry_105db8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105db8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105dbc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105dc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105dc4
// Address: 0x105dc4 - 0x105dd0

void entry_105dc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105dc4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105dc8: 0xc05e078
    SET_GPR_U32(ctx, 31, 0x105dd0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001781e0(rdram, ctx, runtime); return;
}


// Function: entry_105dd0
// Address: 0x105dd0 - 0x105ddc

void entry_105dd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105dd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105dd4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105ddc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105ddc
// Address: 0x105ddc - 0x105de8

void entry_105ddc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ddc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105de0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105de8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105de8
// Address: 0x105de8 - 0x105df4

void entry_105de8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105de8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105dec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105df4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105df4
// Address: 0x105df4 - 0x105e10

void entry_105df4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105df4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105df8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105dfc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105e00: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105e04: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105e08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105e10
// Address: 0x105e10 - 0x105e38

void FUN_00105e10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e10: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105e14: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105e18: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105e1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105e20: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105e24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105e28: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105e2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105e30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105e38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105e38
// Address: 0x105e38 - 0x105e5c

void entry_105e38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105e3c: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x105e40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105e44: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105e48: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105e4c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105e50: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105e54: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105e5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105e5c
// Address: 0x105e5c - 0x105e68

void entry_105e5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e5c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105e60: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105e68);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105e68
// Address: 0x105e68 - 0x105e74

void entry_105e68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e68: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105e6c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105e74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105e74
// Address: 0x105e74 - 0x105e80

void entry_105e74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e74: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105e78: 0xc05e096
    SET_GPR_U32(ctx, 31, 0x105e80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00178258(rdram, ctx, runtime); return;
}


// Function: entry_105e80
// Address: 0x105e80 - 0x105e8c

void entry_105e80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105e84: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105e8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105e8c
// Address: 0x105e8c - 0x105e98

void entry_105e8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e8c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105e90: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105e98);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105e98
// Address: 0x105e98 - 0x105ea4

void entry_105e98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105e98: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105e9c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105ea4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105ea4
// Address: 0x105ea4 - 0x105ec0

void entry_105ea4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ea4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105ea8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105eac: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105eb0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105eb4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105eb8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105ec0
// Address: 0x105ec0 - 0x105ee8

void FUN_00105ec0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ec0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x105ec4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x105ec8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x105ecc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105ed0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x105ed4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105ed8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x105edc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105ee0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105ee8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105ee8
// Address: 0x105ee8 - 0x105f0c

void entry_105ee8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ee8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105eec: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x105ef0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105ef4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105ef8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x105efc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x105f00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105f04: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105f0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105f0c
// Address: 0x105f0c - 0x105f18

void entry_105f0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f0c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105f10: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105f18);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105f18
// Address: 0x105f18 - 0x105f24

void entry_105f18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f18: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105f1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105f24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105f24
// Address: 0x105f24 - 0x105f30

void entry_105f24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f24: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x105f28: 0xc05e0a0
    SET_GPR_U32(ctx, 31, 0x105f30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00178280(rdram, ctx, runtime); return;
}


// Function: entry_105f30
// Address: 0x105f30 - 0x105f3c

void entry_105f30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105f34: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x105f3c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_105f3c
// Address: 0x105f3c - 0x105f48

void entry_105f3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f3c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105f40: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x105f48);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105f48
// Address: 0x105f48 - 0x105f54

void entry_105f48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105f4c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105f54);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105f54
// Address: 0x105f54 - 0x105f70

void entry_105f54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f54: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x105f58: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x105f5c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x105f60: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x105f64: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x105f68: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00105f70
// Address: 0x105f70 - 0x105f98

void FUN_00105f70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f70: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x105f74: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x105f78: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x105f7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x105f80: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x105f84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105f88: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x105f8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x105f90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x105f98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105f98
// Address: 0x105f98 - 0x105fdc

void entry_105f98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105f98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105f9c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x105fa0: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x105fa4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x105fa8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x105fac: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x105fb0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x105fb4: 0x244d8f00
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938368));
    // 0x105fb8: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105fbc: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x105fc0: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x105fc4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105fc8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x105fcc: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x105fd0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105fd4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x105fdc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_105fdc
// Address: 0x105fdc - 0x105fe8

void entry_105fdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105fdc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x105fe0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x105fe8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_105fe8
// Address: 0x105fe8 - 0x105ff4

void entry_105fe8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105fe8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x105fec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x105ff4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_105ff4
// Address: 0x105ff4 - 0x106008

void entry_105ff4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x105ff4: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x105ff8: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x105ffc: 0xc7ad0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    // 0x106000: 0xc06738a
    SET_GPR_U32(ctx, 31, 0x106008);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[14] = *(float*)&val; }
    SetRchmNaturalCoefficients__FP4RCHMfff(rdram, ctx, runtime); return;
}


// Function: entry_106008
// Address: 0x106008 - 0x106014

void entry_106008(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106008: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10600c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106014);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106014
// Address: 0x106014 - 0x106020

void entry_106014(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106014: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106018: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106020);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106020
// Address: 0x106020 - 0x10602c

void entry_106020(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106020: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106024: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10602c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10602c
// Address: 0x10602c - 0x106048

void entry_10602c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10602c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106030: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x106034: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x106038: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10603c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106040: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106048
// Address: 0x106048 - 0x106070

void FUN_00106048(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106048: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x10604c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x106050: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x106054: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106058: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10605c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106060: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x106064: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106068: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106070);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106070
// Address: 0x106070 - 0x1060b4

void entry_106070(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106070: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106074: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x106078: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x10607c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106080: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x106084: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x106088: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10608c: 0x244d8f00
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938368));
    // 0x106090: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106094: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106098: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x10609c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1060a0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1060a4: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x1060a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1060ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1060b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1060b4
// Address: 0x1060b4 - 0x1060c0

void entry_1060b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1060b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1060c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1060c0
// Address: 0x1060c0 - 0x1060cc

void entry_1060c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1060c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1060cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1060cc
// Address: 0x1060cc - 0x1060e0

void entry_1060cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060cc: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x1060d0: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1060d4: 0xc7ad0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    // 0x1060d8: 0xc06738e
    SET_GPR_U32(ctx, 31, 0x1060e0);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[14] = *(float*)&val; }
    SetRchmCenterCoefficients__FP4RCHMfff(rdram, ctx, runtime); return;
}


// Function: entry_1060e0
// Address: 0x1060e0 - 0x1060ec

void entry_1060e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1060e4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1060ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1060ec
// Address: 0x1060ec - 0x1060f8

void entry_1060ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060ec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1060f0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1060f8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1060f8
// Address: 0x1060f8 - 0x106104

void entry_1060f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1060f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1060fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106104);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106104
// Address: 0x106104 - 0x106120

void entry_106104(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106104: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106108: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10610c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x106110: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106114: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106118: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106120
// Address: 0x106120 - 0x106148

void FUN_00106120(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106120: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106124: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106128: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10612c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106130: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106134: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106138: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10613c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106140: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106148);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106148
// Address: 0x106148 - 0x106160

void entry_106148(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106148: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10614c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106150: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106154: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106158: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106160);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106160
// Address: 0x106160 - 0x10616c

void entry_106160(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106160: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106164: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10616c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10616c
// Address: 0x10616c - 0x106178

void entry_10616c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10616c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106170: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106178);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106178
// Address: 0x106178 - 0x106180

void entry_106178(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106178: 0xc054102
    SET_GPR_U32(ctx, 31, 0x106180);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    StartDartgunTargetAreaChange__FP7DARTGUN(rdram, ctx, runtime); return;
}


// Function: entry_106180
// Address: 0x106180 - 0x10618c

void entry_106180(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106180: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106184: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10618c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10618c
// Address: 0x10618c - 0x106198

void entry_10618c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10618c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106190: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106198);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106198
// Address: 0x106198 - 0x1061a4

void entry_106198(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106198: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10619c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1061a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1061a4
// Address: 0x1061a4 - 0x1061c0

void entry_1061a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1061a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1061a8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1061ac: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1061b0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1061b4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1061b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: OnEnterTurretTrigger
// Address: 0x1061c0 - 0x1061e8

void entry_1061e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1061e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1061ec: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1061f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1061f4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1061f8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1061fc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x106200: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106204: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10620c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10620c
// Address: 0x10620c - 0x106218

void entry_10620c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10620c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106210: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106218);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106218
// Address: 0x106218 - 0x106224

void entry_106218(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106218: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10621c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106224);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106224
// Address: 0x106224 - 0x106230

void entry_106224(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106224: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x106228: 0xc054106
    SET_GPR_U32(ctx, 31, 0x106230);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddDartgunTargetAreaTarget__FP7DARTGUNP3ALO(rdram, ctx, runtime); return;
}


// Function: entry_106230
// Address: 0x106230 - 0x10623c

void entry_106230(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106230: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106234: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10623c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10623c
// Address: 0x10623c - 0x106248

void entry_10623c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10623c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106240: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106248);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106248
// Address: 0x106248 - 0x106254

void entry_106248(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106248: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10624c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106254);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106254
// Address: 0x106254 - 0x106270

void entry_106254(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106254: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106258: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10625c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106260: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106264: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106268: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106270
// Address: 0x106270 - 0x106298

void FUN_00106270(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106270: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x106274: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x106278: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10627c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106280: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x106284: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106288: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10628c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106290: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106298);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106298
// Address: 0x106298 - 0x1062bc

void entry_106298(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106298: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10629c: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x1062a0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1062a4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1062a8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1062ac: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1062b0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1062b4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1062bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1062bc
// Address: 0x1062bc - 0x1062c8

void entry_1062bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1062c0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1062c8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1062c8
// Address: 0x1062c8 - 0x1062d4

void entry_1062c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062c8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1062cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1062d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1062d4
// Address: 0x1062d4 - 0x1062e0

void entry_1062d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062d4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1062d8: 0xc063754
    SET_GPR_U32(ctx, 31, 0x1062e0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0018dd50(rdram, ctx, runtime); return;
}


// Function: entry_1062e0
// Address: 0x1062e0 - 0x1062ec

void entry_1062e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1062e4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1062ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1062ec
// Address: 0x1062ec - 0x1062f8

void entry_1062ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062ec: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1062f0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1062f8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1062f8
// Address: 0x1062f8 - 0x106304

void entry_1062f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1062f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1062fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106304);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106304
// Address: 0x106304 - 0x106320

void entry_106304(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106304: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106308: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10630c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106310: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106314: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106318: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106320
// Address: 0x106320 - 0x106348

void FUN_00106320(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106320: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x106324: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x106328: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x10632c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106330: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x106334: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106338: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10633c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106340: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106348);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106348
// Address: 0x106348 - 0x10636c

void entry_106348(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106348: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10634c: 0x24020007
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 7));
    // 0x106350: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106354: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106358: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10635c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x106360: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106364: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10636c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10636c
// Address: 0x10636c - 0x106378

void entry_10636c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10636c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106370: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106378);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106378
// Address: 0x106378 - 0x106384

void entry_106378(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106378: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10637c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106384);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106384
// Address: 0x106384 - 0x106390

void entry_106384(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106384: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x106388: 0xc06375e
    SET_GPR_U32(ctx, 31, 0x106390);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0018dd78(rdram, ctx, runtime); return;
}


// Function: entry_106390
// Address: 0x106390 - 0x10639c

void entry_106390(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106390: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106394: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10639c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10639c
// Address: 0x10639c - 0x1063a8

void entry_10639c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10639c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1063a0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1063a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1063a8
// Address: 0x1063a8 - 0x1063b4

void entry_1063a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1063a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1063ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1063b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1063b4
// Address: 0x1063b4 - 0x1063d0

void entry_1063b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1063b4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1063b8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1063bc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1063c0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1063c4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1063c8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001063d0
// Address: 0x1063d0 - 0x1063fc

void FUN_001063d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1063d0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1063d4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1063d8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1063dc: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1063e0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1063e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1063e8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1063ec: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1063f0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1063f4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1063fc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1063fc
// Address: 0x1063fc - 0x10644c

void entry_1063fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1063fc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106400: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x106404: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106408: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10640c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x106410: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x106414: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x106418: 0x244e8df0
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938096));
    // 0x10641c: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106420: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106424: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x106428: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x10642c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106430: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106434: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106438: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10643c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x106440: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106444: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10644c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10644c
// Address: 0x10644c - 0x106458

void entry_10644c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10644c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106450: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106458);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106458
// Address: 0x106458 - 0x106464

void entry_106458(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106458: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10645c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106464);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106464
// Address: 0x106464 - 0x10647c

void entry_106464(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106464: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106468: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10646c: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x106470: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x106474: 0xc07be30
    SET_GPR_U32(ctx, 31, 0x10647c);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    SetWaypointRsmg__FP8WAYPOINTi3OIDN22(rdram, ctx, runtime); return;
}


// Function: entry_10647c
// Address: 0x10647c - 0x106488

void entry_10647c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10647c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106480: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106488);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106488
// Address: 0x106488 - 0x106494

void entry_106488(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106488: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10648c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106494);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106494
// Address: 0x106494 - 0x1064a0

void entry_106494(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106494: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106498: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1064a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1064a0
// Address: 0x1064a0 - 0x1064c0

void entry_1064a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1064a0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1064a4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1064a8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1064ac: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1064b0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1064b4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1064b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001064c0
// Address: 0x1064c0 - 0x1064e8

void FUN_001064c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1064c0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1064c4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1064c8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1064cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1064d0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1064d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1064d8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1064dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1064e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1064e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1064e8
// Address: 0x1064e8 - 0x106500

void entry_1064e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1064e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1064ec: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1064f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1064f4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1064f8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106500);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106500
// Address: 0x106500 - 0x10650c

void entry_106500(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106500: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106504: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10650c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10650c
// Address: 0x10650c - 0x106518

void entry_10650c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10650c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106510: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106518);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106518
// Address: 0x106518 - 0x106520

void entry_106518(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106518: 0xc05b73c
    SET_GPR_U32(ctx, 31, 0x106520);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ActivateJlo__FP3JLO(rdram, ctx, runtime); return;
}


// Function: entry_106520
// Address: 0x106520 - 0x10652c

void entry_106520(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106520: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106524: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10652c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10652c
// Address: 0x10652c - 0x106538

void entry_10652c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10652c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106530: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106538);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106538
// Address: 0x106538 - 0x106544

void entry_106538(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106538: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10653c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106544);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106544
// Address: 0x106544 - 0x106560

void entry_106544(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106544: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106548: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10654c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106550: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106554: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106558: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106560
// Address: 0x106560 - 0x106588

void FUN_00106560(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106560: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106564: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106568: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10656c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106570: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106574: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106578: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10657c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106580: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106588);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106588
// Address: 0x106588 - 0x1065a0

void entry_106588(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106588: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10658c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106590: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106594: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106598: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1065a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1065a0
// Address: 0x1065a0 - 0x1065ac

void entry_1065a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1065a4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1065ac);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1065ac
// Address: 0x1065ac - 0x1065b8

void entry_1065ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065ac: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1065b0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1065b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1065b8
// Address: 0x1065b8 - 0x1065c0

void entry_1065b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065b8: 0xc05b740
    SET_GPR_U32(ctx, 31, 0x1065c0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DeactivateJlo__FP3JLO(rdram, ctx, runtime); return;
}


// Function: entry_1065c0
// Address: 0x1065c0 - 0x1065cc

void entry_1065c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065c0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1065c4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1065cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1065cc
// Address: 0x1065cc - 0x1065d8

void entry_1065cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065cc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1065d0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1065d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1065d8
// Address: 0x1065d8 - 0x1065e4

void entry_1065d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1065dc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1065e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1065e4
// Address: 0x1065e4 - 0x106600

void entry_1065e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1065e4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1065e8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1065ec: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1065f0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1065f4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1065f8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106600
// Address: 0x106600 - 0x10662c

void FUN_00106600(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106600: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x106604: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x106608: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10660c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106610: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x106614: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106618: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10661c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106620: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x106624: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10662c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10662c
// Address: 0x10662c - 0x10667c

void entry_10662c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10662c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106630: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x106634: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106638: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10663c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x106640: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x106644: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x106648: 0x244e8f10
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938384));
    // 0x10664c: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106650: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106654: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x106658: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x10665c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106660: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106664: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106668: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10666c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x106670: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106674: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10667c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10667c
// Address: 0x10667c - 0x106688

void entry_10667c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10667c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106680: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106688);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106688
// Address: 0x106688 - 0x106694

void entry_106688(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106688: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10668c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106694);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106694
// Address: 0x106694 - 0x1066ac

void entry_106694(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106694: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106698: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10669c: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x1066a0: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x1066a4: 0xc06a054
    SET_GPR_U32(ctx, 31, 0x1066ac);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    FUN_001a8150(rdram, ctx, runtime); return;
}


// Function: entry_1066ac
// Address: 0x1066ac - 0x1066b8

void entry_1066ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1066ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1066b0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1066b8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1066b8
// Address: 0x1066b8 - 0x1066c4

void entry_1066b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1066b8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1066bc: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1066c4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1066c4
// Address: 0x1066c4 - 0x1066d0

void entry_1066c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1066c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1066c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1066d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1066d0
// Address: 0x1066d0 - 0x1066f0

void entry_1066d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1066d0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1066d4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1066d8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1066dc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1066e0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1066e4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1066e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001066f0
// Address: 0x1066f0 - 0x106718

void FUN_001066f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1066f0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1066f4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1066f8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1066fc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106700: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x106704: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106708: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x10670c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106710: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106718);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106718
// Address: 0x106718 - 0x10673c

void entry_106718(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106718: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10671c: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x106720: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106724: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106728: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x10672c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x106730: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106734: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10673c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10673c
// Address: 0x10673c - 0x106748

void entry_10673c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10673c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106740: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106748);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106748
// Address: 0x106748 - 0x106754

void entry_106748(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106748: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10674c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106754);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106754
// Address: 0x106754 - 0x106760

void entry_106754(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106754: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x106758: 0xc06a1de
    SET_GPR_U32(ctx, 31, 0x106760);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    EnableRwmRwc__FP3RWM3OID(rdram, ctx, runtime); return;
}


// Function: entry_106760
// Address: 0x106760 - 0x10676c

void entry_106760(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106760: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106764: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10676c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10676c
// Address: 0x10676c - 0x106778

void entry_10676c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10676c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106770: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106778);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106778
// Address: 0x106778 - 0x106784

void entry_106778(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106778: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10677c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106784);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106784
// Address: 0x106784 - 0x1067a0

void entry_106784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106784: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106788: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10678c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106790: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106794: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106798: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001067a0
// Address: 0x1067a0 - 0x1067c8

void FUN_001067a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1067a0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1067a4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1067a8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1067ac: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1067b0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1067b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1067b8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1067bc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1067c0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1067c8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1067c8
// Address: 0x1067c8 - 0x1067ec

void entry_1067c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1067c8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1067cc: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x1067d0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1067d4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1067d8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1067dc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1067e0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1067e4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1067ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1067ec
// Address: 0x1067ec - 0x1067f8

void entry_1067ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1067ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1067f0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1067f8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1067f8
// Address: 0x1067f8 - 0x106804

void entry_1067f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1067f8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1067fc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106804);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106804
// Address: 0x106804 - 0x106810

void entry_106804(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106804: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x106808: 0xc06a1ea
    SET_GPR_U32(ctx, 31, 0x106810);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    DisableRwmRwc__FP3RWM3OID(rdram, ctx, runtime); return;
}


// Function: entry_106810
// Address: 0x106810 - 0x10681c

void entry_106810(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106810: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106814: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10681c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10681c
// Address: 0x10681c - 0x106828

void entry_10681c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10681c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106820: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106828);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106828
// Address: 0x106828 - 0x106834

void entry_106828(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106828: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10682c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106834);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106834
// Address: 0x106834 - 0x106850

void entry_106834(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106834: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106838: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10683c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106840: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106844: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106848: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106850
// Address: 0x106850 - 0x10687c

void FUN_00106850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106850: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x106854: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x106858: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x10685c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106860: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x106864: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106868: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10686c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106870: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x106874: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10687c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10687c
// Address: 0x10687c - 0x1068b4

void entry_10687c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10687c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106880: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x106884: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106888: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10688c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x106890: 0x244c8f20
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938400));
    // 0x106894: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106898: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10689c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1068a0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1068a4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1068a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1068ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1068b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1068b4
// Address: 0x1068b4 - 0x1068c0

void entry_1068b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1068b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1068c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1068c0
// Address: 0x1068c0 - 0x1068cc

void entry_1068c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1068c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1068cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1068cc
// Address: 0x1068cc - 0x1068dc

void entry_1068cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068cc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1068d0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1068d4: 0xc06a1f8
    SET_GPR_U32(ctx, 31, 0x1068dc);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    ResizeRwmRwc__FP3RWM3OIDi(rdram, ctx, runtime); return;
}


// Function: entry_1068dc
// Address: 0x1068dc - 0x1068e8

void entry_1068dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1068e0: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1068e8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1068e8
// Address: 0x1068e8 - 0x1068f4

void entry_1068e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068e8: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1068ec: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1068f4);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1068f4
// Address: 0x1068f4 - 0x106900

void entry_1068f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1068f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1068f8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106900);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106900
// Address: 0x106900 - 0x106920

void entry_106900(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106900: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x106904: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x106908: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10690c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x106910: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106914: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106918: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106920
// Address: 0x106920 - 0x106948

void FUN_00106920(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106920: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106924: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106928: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10692c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106930: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106934: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106938: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10693c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106940: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106948);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106948
// Address: 0x106948 - 0x106960

void entry_106948(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106948: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10694c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106950: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106954: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106958: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106960);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106960
// Address: 0x106960 - 0x10696c

void entry_106960(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106960: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106964: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10696c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10696c
// Address: 0x10696c - 0x106978

void entry_10696c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10696c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106970: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106978);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106978
// Address: 0x106978 - 0x106980

void entry_106978(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106978: 0xc06a2be
    SET_GPR_U32(ctx, 31, 0x106980);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ReloadRwm__FP3RWM(rdram, ctx, runtime); return;
}


// Function: entry_106980
// Address: 0x106980 - 0x10698c

void entry_106980(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106980: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106984: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10698c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10698c
// Address: 0x10698c - 0x106998

void entry_10698c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10698c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106990: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106998);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106998
// Address: 0x106998 - 0x1069a4

void entry_106998(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106998: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10699c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1069a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1069a4
// Address: 0x1069a4 - 0x1069c0

void entry_1069a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1069a4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1069a8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1069ac: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1069b0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1069b4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1069b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001069c0
// Address: 0x1069c0 - 0x1069e8

void FUN_001069c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1069c0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1069c4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1069c8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1069cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1069d0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1069d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1069d8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1069dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1069e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1069e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1069e8
// Address: 0x1069e8 - 0x106a08

void entry_1069e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1069e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1069ec: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1069f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1069f4: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1069f8: 0xafa00020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 0));
    // 0x1069fc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106a00: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106a08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106a08
// Address: 0x106a08 - 0x106a14

void entry_106a08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a08: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106a0c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106a14);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106a14
// Address: 0x106a14 - 0x106a20

void entry_106a14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a14: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106a18: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106a20);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106a20
// Address: 0x106a20 - 0x106a2c

void entry_106a20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a20: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x106a24: 0xc06a324
    SET_GPR_U32(ctx, 31, 0x106a2c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FFireRwm__FP3RWMi(rdram, ctx, runtime); return;
}


// Function: entry_106a2c
// Address: 0x106a2c - 0x106a38

void entry_106a2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a2c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106a30: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x106a38);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_106a38
// Address: 0x106a38 - 0x106a44

void entry_106a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a38: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106a3c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106a44);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106a44
// Address: 0x106a44 - 0x106a50

void entry_106a44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a44: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106a48: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106a50);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106a50
// Address: 0x106a50 - 0x106a70

void entry_106a50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a50: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106a54: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x106a58: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106a5c: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106a60: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106a64: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x106a6c: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x106a70; return;
}


// Function: FUN_00106a70
// Address: 0x106a70 - 0x106a98

void FUN_00106a70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a70: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106a74: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106a78: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106a7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106a80: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106a84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106a88: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106a8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106a90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106a98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106a98
// Address: 0x106a98 - 0x106ab0

void entry_106a98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106a98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106a9c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106aa0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106aa4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106aa8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106ab0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106ab0
// Address: 0x106ab0 - 0x106abc

void entry_106ab0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ab0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ab4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106abc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106abc
// Address: 0x106abc - 0x106ac8

void entry_106abc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106abc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106ac0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106ac8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106ac8
// Address: 0x106ac8 - 0x106ad0

void entry_106ac8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ac8: 0xc06a4fa
    SET_GPR_U32(ctx, 31, 0x106ad0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ClearRwmFireInfo__FP3RWM(rdram, ctx, runtime); return;
}


// Function: entry_106ad0
// Address: 0x106ad0 - 0x106adc

void entry_106ad0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ad0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ad4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106adc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106adc
// Address: 0x106adc - 0x106ae8

void entry_106adc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106adc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ae0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106ae8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106ae8
// Address: 0x106ae8 - 0x106af4

void entry_106ae8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ae8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106aec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106af4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106af4
// Address: 0x106af4 - 0x106b10

void entry_106af4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106af4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106af8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106afc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106b00: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106b04: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106b08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106b10
// Address: 0x106b10 - 0x106b38

void FUN_00106b10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b10: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106b14: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106b18: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106b1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106b20: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106b24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106b28: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106b2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106b30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106b38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106b38
// Address: 0x106b38 - 0x106b50

void entry_106b38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106b3c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106b40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106b44: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106b48: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106b50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106b50
// Address: 0x106b50 - 0x106b5c

void entry_106b50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106b54: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106b5c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106b5c
// Address: 0x106b5c - 0x106b68

void entry_106b5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b5c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106b60: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106b68);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106b68
// Address: 0x106b68 - 0x106b70

void entry_106b68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b68: 0xc06a50e
    SET_GPR_U32(ctx, 31, 0x106b70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ClearRwmTargetInfo__FP3RWM(rdram, ctx, runtime); return;
}


// Function: entry_106b70
// Address: 0x106b70 - 0x106b7c

void entry_106b70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106b74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106b7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106b7c
// Address: 0x106b7c - 0x106b88

void entry_106b7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106b80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106b88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106b88
// Address: 0x106b88 - 0x106b94

void entry_106b88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106b8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106b94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106b94
// Address: 0x106b94 - 0x106bb0

void entry_106b94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106b94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106b98: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106b9c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106ba0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106ba4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106ba8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106bb0
// Address: 0x106bb0 - 0x106bd8

void FUN_00106bb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106bb0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106bb4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106bb8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106bbc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106bc0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106bc4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106bc8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106bcc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106bd0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106bd8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106bd8
// Address: 0x106bd8 - 0x106bf0

void entry_106bd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106bd8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106bdc: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106be0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106be4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106be8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106bf0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106bf0
// Address: 0x106bf0 - 0x106bfc

void entry_106bf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106bf0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106bf4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106bfc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106bfc
// Address: 0x106bfc - 0x106c08

void entry_106bfc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106bfc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106c00: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106c08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106c08
// Address: 0x106c08 - 0x106c10

void entry_106c08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c08: 0xc06a526
    SET_GPR_U32(ctx, 31, 0x106c10);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ClearRwmAimConstraints__FP3RWM(rdram, ctx, runtime); return;
}


// Function: entry_106c10
// Address: 0x106c10 - 0x106c1c

void entry_106c10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c10: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106c14: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106c1c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106c1c
// Address: 0x106c1c - 0x106c28

void entry_106c1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c1c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106c20: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106c28);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106c28
// Address: 0x106c28 - 0x106c34

void entry_106c28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c28: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106c2c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106c34);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106c34
// Address: 0x106c34 - 0x106c50

void entry_106c34(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c34: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106c38: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106c3c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106c40: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106c44: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106c48: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106c50
// Address: 0x106c50 - 0x106c78

void FUN_00106c50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c50: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106c54: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106c58: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106c5c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106c60: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106c64: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106c68: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106c6c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106c70: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106c78);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106c78
// Address: 0x106c78 - 0x106c90

void entry_106c78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c78: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106c7c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106c80: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106c84: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106c88: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106c90);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106c90
// Address: 0x106c90 - 0x106c9c

void entry_106c90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c90: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106c94: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106c9c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106c9c
// Address: 0x106c9c - 0x106ca8

void entry_106c9c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106c9c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106ca0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106ca8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106ca8
// Address: 0x106ca8 - 0x106cb0

void entry_106ca8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ca8: 0xc0541d4
    SET_GPR_U32(ctx, 31, 0x106cb0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetDialogInstruct__FP6DIALOG(rdram, ctx, runtime); return;
}


// Function: entry_106cb0
// Address: 0x106cb0 - 0x106cbc

void entry_106cb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106cb0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106cb4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106cbc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106cbc
// Address: 0x106cbc - 0x106cc8

void entry_106cbc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106cbc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106cc0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106cc8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106cc8
// Address: 0x106cc8 - 0x106cd4

void entry_106cc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106cc8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ccc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106cd4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106cd4
// Address: 0x106cd4 - 0x106cf0

void entry_106cd4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106cd4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106cd8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106cdc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106ce0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106ce4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106ce8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106cf0
// Address: 0x106cf0 - 0x106d18

void FUN_00106cf0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106cf0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106cf4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106cf8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106cfc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106d00: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106d04: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106d08: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106d0c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106d10: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106d18);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106d18
// Address: 0x106d18 - 0x106d30

void entry_106d18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d18: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106d1c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106d20: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106d24: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106d28: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106d30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106d30
// Address: 0x106d30 - 0x106d3c

void entry_106d30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106d34: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106d3c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106d3c
// Address: 0x106d3c - 0x106d48

void entry_106d3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d3c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106d40: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106d48);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106d48
// Address: 0x106d48 - 0x106d50

void entry_106d48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d48: 0xc0541d8
    SET_GPR_U32(ctx, 31, 0x106d50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    SetDialogConfront__FP6DIALOG(rdram, ctx, runtime); return;
}


// Function: entry_106d50
// Address: 0x106d50 - 0x106d5c

void entry_106d50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106d54: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106d5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106d5c
// Address: 0x106d5c - 0x106d68

void entry_106d5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d5c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106d60: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106d68);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106d68
// Address: 0x106d68 - 0x106d74

void entry_106d68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d68: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106d6c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106d74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106d74
// Address: 0x106d74 - 0x106d90

void entry_106d74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d74: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106d78: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106d7c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106d80: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106d84: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106d88: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106d90
// Address: 0x106d90 - 0x106dbc

void FUN_00106d90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106d90: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x106d94: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x106d98: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x106d9c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106da0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x106da4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106da8: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x106dac: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106db0: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x106db4: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106dbc);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106dbc
// Address: 0x106dbc - 0x106df4

void entry_106dbc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106dbc: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x106dc0: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x106dc4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106dc8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x106dcc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x106dd0: 0x244c8ea8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938280));
    // 0x106dd4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106dd8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x106ddc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106de0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x106de4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x106de8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106dec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106df4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106df4
// Address: 0x106df4 - 0x106e00

void entry_106df4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106df4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106df8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106e00);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106e00
// Address: 0x106e00 - 0x106e0c

void entry_106e00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106e04: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106e0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106e0c
// Address: 0x106e0c - 0x106e1c

void entry_106e0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e0c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106e10: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106e14: 0xc054678
    SET_GPR_U32(ctx, 31, 0x106e1c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    PdifficultyEnsureSw(rdram, ctx, runtime); return;
}


// Function: entry_106e1c
// Address: 0x106e1c - 0x106e28

void entry_106e1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e1c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106e20: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106e28);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106e28
// Address: 0x106e28 - 0x106e34

void entry_106e28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e28: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106e2c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106e34);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106e34
// Address: 0x106e34 - 0x106e40

void entry_106e34(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e34: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106e38: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106e40);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106e40
// Address: 0x106e40 - 0x106e60

void entry_106e40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e40: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x106e44: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x106e48: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x106e4c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x106e50: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106e54: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106e58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106e60
// Address: 0x106e60 - 0x106e88

void FUN_00106e60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e60: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106e64: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106e68: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106e6c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106e70: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106e74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106e78: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106e7c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106e80: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106e88);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106e88
// Address: 0x106e88 - 0x106ea0

void entry_106e88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106e88: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106e8c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106e90: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106e94: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106e98: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106ea0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106ea0
// Address: 0x106ea0 - 0x106eac

void entry_106ea0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ea0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ea4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106eac);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106eac
// Address: 0x106eac - 0x106eb8

void entry_106eac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106eac: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106eb0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106eb8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106eb8
// Address: 0x106eb8 - 0x106ec0

void entry_106eb8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106eb8: 0xc05462e
    SET_GPR_U32(ctx, 31, 0x106ec0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TriggerDialog__FP6DIALOG(rdram, ctx, runtime); return;
}


// Function: entry_106ec0
// Address: 0x106ec0 - 0x106ecc

void entry_106ec0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ec0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ec4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106ecc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106ecc
// Address: 0x106ecc - 0x106ed8

void entry_106ecc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ecc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106ed0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106ed8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106ed8
// Address: 0x106ed8 - 0x106ee4

void entry_106ed8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ed8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106edc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106ee4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106ee4
// Address: 0x106ee4 - 0x106f00

void entry_106ee4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ee4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106ee8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106eec: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106ef0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106ef4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106ef8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106f00
// Address: 0x106f00 - 0x106f28

void FUN_00106f00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f00: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106f04: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106f08: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106f0c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106f10: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106f14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106f18: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106f1c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106f20: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106f28);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106f28
// Address: 0x106f28 - 0x106f40

void entry_106f28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f28: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106f2c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106f30: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106f34: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106f38: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106f40);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106f40
// Address: 0x106f40 - 0x106f4c

void entry_106f40(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f40: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106f44: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106f4c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106f4c
// Address: 0x106f4c - 0x106f58

void entry_106f4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f4c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106f50: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106f58);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106f58
// Address: 0x106f58 - 0x106f60

void entry_106f58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f58: 0xc05466a
    SET_GPR_U32(ctx, 31, 0x106f60);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    UntriggerDialog__FP6DIALOG(rdram, ctx, runtime); return;
}


// Function: entry_106f60
// Address: 0x106f60 - 0x106f6c

void entry_106f60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f60: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106f64: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x106f6c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_106f6c
// Address: 0x106f6c - 0x106f78

void entry_106f6c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f6c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106f70: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x106f78);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106f78
// Address: 0x106f78 - 0x106f84

void entry_106f78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f78: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106f7c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106f84);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106f84
// Address: 0x106f84 - 0x106fa0

void entry_106f84(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106f84: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x106f88: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x106f8c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x106f90: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x106f94: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x106f98: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00106fa0
// Address: 0x106fa0 - 0x106fc8

void FUN_00106fa0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106fa0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x106fa4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x106fa8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x106fac: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x106fb0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x106fb4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106fb8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x106fbc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x106fc0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x106fc8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106fc8
// Address: 0x106fc8 - 0x106fe0

void entry_106fc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106fc8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106fcc: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106fd0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x106fd4: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x106fd8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x106fe0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_106fe0
// Address: 0x106fe0 - 0x106fec

void entry_106fe0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106fe0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x106fe4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x106fec);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_106fec
// Address: 0x106fec - 0x106ff8

void entry_106fec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106fec: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x106ff0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x106ff8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_106ff8
// Address: 0x106ff8 - 0x107000

void entry_106ff8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x106ff8: 0xc0664f0
    SET_GPR_U32(ctx, 31, 0x107000);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    TriggerLockg__FP5LOCKG(rdram, ctx, runtime); return;
}


// Function: entry_107000
// Address: 0x107000 - 0x10700c

void entry_107000(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107000: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107004: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10700c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10700c
// Address: 0x10700c - 0x107018

void entry_10700c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10700c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107010: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107018);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107018
// Address: 0x107018 - 0x107024

void entry_107018(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107018: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10701c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107024);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107024
// Address: 0x107024 - 0x107040

void entry_107024(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107024: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107028: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10702c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107030: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107034: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x107038: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107040
// Address: 0x107040 - 0x107068

void FUN_00107040(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107040: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x107044: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x107048: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10704c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107050: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x107054: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107058: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10705c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107060: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107068);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107068
// Address: 0x107068 - 0x107080

void entry_107068(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107068: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10706c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107070: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107074: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107078: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107080);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107080
// Address: 0x107080 - 0x10708c

void entry_107080(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107080: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107084: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10708c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10708c
// Address: 0x10708c - 0x107098

void entry_10708c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10708c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107090: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107098);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107098
// Address: 0x107098 - 0x1070a0

void entry_107098(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107098: 0xc07cdba
    SET_GPR_U32(ctx, 31, 0x1070a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddWrCircleWarp__FP2WR(rdram, ctx, runtime); return;
}


// Function: entry_1070a0
// Address: 0x1070a0 - 0x1070ac

void entry_1070a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1070a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1070a4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1070ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1070ac
// Address: 0x1070ac - 0x1070b8

void entry_1070ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1070ac: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1070b0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1070b8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1070b8
// Address: 0x1070b8 - 0x1070c4

void entry_1070b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1070b8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1070bc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1070c4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1070c4
// Address: 0x1070c4 - 0x1070e0

void entry_1070c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1070c4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1070c8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1070cc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1070d0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1070d4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1070d8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001070e0
// Address: 0x1070e0 - 0x107108

void FUN_001070e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1070e0: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1070e4: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1070e8: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1070ec: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1070f0: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1070f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1070f8: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1070fc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107100: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107108);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107108
// Address: 0x107108 - 0x107120

void entry_107108(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107108: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10710c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107110: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107114: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107118: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107120);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107120
// Address: 0x107120 - 0x10712c

void entry_107120(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107120: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107124: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10712c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10712c
// Address: 0x10712c - 0x107138

void entry_10712c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10712c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107130: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107138);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107138
// Address: 0x107138 - 0x107140

void entry_107138(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107138: 0xc07cdda
    SET_GPR_U32(ctx, 31, 0x107140);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddWrBendWarp__FP2WR(rdram, ctx, runtime); return;
}


// Function: entry_107140
// Address: 0x107140 - 0x10714c

void entry_107140(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107140: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107144: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10714c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10714c
// Address: 0x10714c - 0x107158

void entry_10714c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10714c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107150: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107158);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107158
// Address: 0x107158 - 0x107164

void entry_107158(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107158: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10715c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107164);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107164
// Address: 0x107164 - 0x107180

void entry_107164(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107164: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107168: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10716c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107170: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107174: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x107178: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107180
// Address: 0x107180 - 0x1071a8

void FUN_00107180(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107180: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x107184: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x107188: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10718c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107190: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x107194: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107198: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x10719c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1071a0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1071a8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1071a8
// Address: 0x1071a8 - 0x1071f8

void entry_1071a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1071a8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1071ac: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1071b0: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1071b4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1071b8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1071bc: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1071c0: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1071c4: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1071c8: 0x244e8f28
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938408));
    // 0x1071cc: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1071d0: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1071d4: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1071d8: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1071dc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1071e0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1071e4: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1071e8: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1071ec: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1071f0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1071f8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1071f8
// Address: 0x1071f8 - 0x107204

void entry_1071f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1071f8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1071fc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107204);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107204
// Address: 0x107204 - 0x107210

void entry_107204(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107204: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107208: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107210);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107210
// Address: 0x107210 - 0x107228

void entry_107210(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107210: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x107214: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107218: 0xc7ad0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    // 0x10721c: 0xc7ae0038
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[14] = *(float*)&val; }
    // 0x107220: 0xc07ce4a
    SET_GPR_U32(ctx, 31, 0x107228);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 60)); ctx->f[15] = *(float*)&val; }
    AddWrBendNoise__FP2WRffff(rdram, ctx, runtime); return;
}


// Function: entry_107228
// Address: 0x107228 - 0x107234

void entry_107228(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107228: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10722c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107234);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107234
// Address: 0x107234 - 0x107240

void entry_107234(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107234: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107238: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107240);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107240
// Address: 0x107240 - 0x10724c

void entry_107240(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107240: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107244: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10724c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10724c
// Address: 0x10724c - 0x107268

void entry_10724c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10724c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107250: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x107254: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107258: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10725c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107260: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107268
// Address: 0x107268 - 0x107290

void FUN_00107268(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107268: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x10726c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x107270: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x107274: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107278: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10727c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107280: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x107284: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107288: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107290);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107290
// Address: 0x107290 - 0x1072e0

void entry_107290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107290: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107294: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x107298: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x10729c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1072a0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1072a4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1072a8: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x1072ac: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x1072b0: 0x244e8f28
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938408));
    // 0x1072b4: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1072b8: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x1072bc: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1072c0: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1072c4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1072c8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1072cc: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1072d0: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1072d4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1072d8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1072e0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1072e0
// Address: 0x1072e0 - 0x1072ec

void entry_1072e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1072e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1072e4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1072ec);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1072ec
// Address: 0x1072ec - 0x1072f8

void entry_1072ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1072ec: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1072f0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1072f8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1072f8
// Address: 0x1072f8 - 0x107310

void entry_1072f8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1072f8: 0xc7ac0030
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 48)); ctx->f[12] = *(float*)&val; }
    // 0x1072fc: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107300: 0xc7ad0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[13] = *(float*)&val; }
    // 0x107304: 0xc7ae0038
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 56)); ctx->f[14] = *(float*)&val; }
    // 0x107308: 0xc07ce64
    SET_GPR_U32(ctx, 31, 0x107310);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 60)); ctx->f[15] = *(float*)&val; }
    AddWrSwivelNoise__FP2WRffff(rdram, ctx, runtime); return;
}


// Function: entry_107310
// Address: 0x107310 - 0x10731c

void entry_107310(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107310: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107314: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10731c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10731c
// Address: 0x10731c - 0x107328

void entry_10731c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10731c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107320: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107328);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107328
// Address: 0x107328 - 0x107334

void entry_107328(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107328: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10732c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107334);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107334
// Address: 0x107334 - 0x107350

void entry_107334(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107334: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107338: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10733c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107340: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107344: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107348: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107350
// Address: 0x107350 - 0x107378

void FUN_00107350(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107350: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x107354: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x107358: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x10735c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107360: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x107364: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107368: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x10736c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107370: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107378);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107378
// Address: 0x107378 - 0x107390

void entry_107378(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107378: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10737c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107380: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107384: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107388: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107390);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107390
// Address: 0x107390 - 0x10739c

void entry_107390(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107390: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107394: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10739c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10739c
// Address: 0x10739c - 0x1073a8

void entry_10739c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10739c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1073a0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1073a8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1073a8
// Address: 0x1073a8 - 0x1073b0

void entry_1073a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073a8: 0xc062b16
    SET_GPR_U32(ctx, 31, 0x1073b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0018ac58__Fi(rdram, ctx, runtime); return;
}


// Function: entry_1073b0
// Address: 0x1073b0 - 0x1073bc

void entry_1073b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1073b4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1073bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1073bc
// Address: 0x1073bc - 0x1073c8

void entry_1073bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073bc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1073c0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1073c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1073c8
// Address: 0x1073c8 - 0x1073d4

void entry_1073c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1073cc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1073d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1073d4
// Address: 0x1073d4 - 0x1073f0

void entry_1073d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073d4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1073d8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1073dc: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1073e0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1073e4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1073e8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001073f0
// Address: 0x1073f0 - 0x10741c

void FUN_001073f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1073f0: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1073f4: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1073f8: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1073fc: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107400: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x107404: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107408: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x10740c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107410: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x107414: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10741c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10741c
// Address: 0x10741c - 0x107454

void entry_10741c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10741c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107420: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x107424: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107428: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10742c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x107430: 0x244c8ee8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938344));
    // 0x107434: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x107438: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10743c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x107440: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x107444: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107448: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10744c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107454);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107454
// Address: 0x107454 - 0x107460

void entry_107454(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107454: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107458: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107460);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107460
// Address: 0x107460 - 0x10746c

void entry_107460(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107460: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107464: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10746c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10746c
// Address: 0x10746c - 0x10747c

void entry_10746c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10746c: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107470: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107474: 0xc066b4c
    SET_GPR_U32(ctx, 31, 0x10747c);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    AddVaultGoadDialog__FP5VAULT5GOADK3OID(rdram, ctx, runtime); return;
}


// Function: entry_10747c
// Address: 0x10747c - 0x107488

void entry_10747c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10747c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107480: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107488);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107488
// Address: 0x107488 - 0x107494

void entry_107488(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107488: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10748c: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107494);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107494
// Address: 0x107494 - 0x1074a0

void entry_107494(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107494: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107498: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1074a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1074a0
// Address: 0x1074a0 - 0x1074c0

void entry_1074a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1074a0: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1074a4: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1074a8: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1074ac: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1074b0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1074b4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1074b8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001074c0
// Address: 0x1074c0 - 0x1074e8

void FUN_001074c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1074c0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1074c4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1074c8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1074cc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1074d0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1074d4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1074d8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1074dc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1074e0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1074e8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1074e8
// Address: 0x1074e8 - 0x10750c

void entry_1074e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1074e8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1074ec: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1074f0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1074f4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1074f8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1074fc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107500: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107504: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10750c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10750c
// Address: 0x10750c - 0x107518

void entry_10750c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10750c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107510: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107518);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107518
// Address: 0x107518 - 0x107524

void entry_107518(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107518: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10751c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107524);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107524
// Address: 0x107524 - 0x107530

void entry_107524(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107524: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107528: 0xc076c44
    SET_GPR_U32(ctx, 31, 0x107530);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddSuvCheckPoint__FP3SUVP3VOL(rdram, ctx, runtime); return;
}


// Function: entry_107530
// Address: 0x107530 - 0x10753c

void entry_107530(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107530: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107534: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10753c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10753c
// Address: 0x10753c - 0x107548

void entry_10753c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10753c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107540: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107548);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107548
// Address: 0x107548 - 0x107554

void entry_107548(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107548: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10754c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107554);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107554
// Address: 0x107554 - 0x107570

void entry_107554(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107554: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107558: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x10755c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107560: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107564: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107568: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107570
// Address: 0x107570 - 0x10759c

void FUN_00107570(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107570: 0x27bdff40
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967104));
    // 0x107574: 0x7fb300a0
    WRITE128(ADD32(GPR_U32(ctx, 29), 160), GPR_VEC(ctx, 19));
    // 0x107578: 0x7fb20090
    WRITE128(ADD32(GPR_U32(ctx, 29), 144), GPR_VEC(ctx, 18));
    // 0x10757c: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107580: 0x7fb10080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 17));
    // 0x107584: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107588: 0x7fbf00b0
    WRITE128(ADD32(GPR_U32(ctx, 29), 176), GPR_VEC(ctx, 31));
    // 0x10758c: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107590: 0x7fb00070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 16));
    // 0x107594: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x10759c);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10759c
// Address: 0x10759c - 0x1075fc

void entry_10759c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10759c: 0x27a20060
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 29), 96));
    // 0x1075a0: 0x27b00040
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 64));
    // 0x1075a4: 0x3c030025
    SET_GPR_U32(ctx, 3, ((uint32_t)37 << 16));
    // 0x1075a8: 0xafa20000
    WRITE32(ADD32(GPR_U32(ctx, 29), 0), GPR_U32(ctx, 2));
    // 0x1075ac: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1075b0: 0x27a80050
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 80));
    // 0x1075b4: 0x27a90054
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 84));
    // 0x1075b8: 0x27aa0058
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 88));
    // 0x1075bc: 0x27ab005c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 92));
    // 0x1075c0: 0x246e8f38
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 3), 4294938424));
    // 0x1075c4: 0x69c20007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x1075c8: 0x6dc20000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 2, (GPR_U64(ctx, 2) & ~mask) | (aligned_data & mask)); }
    // 0x1075cc: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1075d0: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x1075d4: 0x8dcd0010
    SET_GPR_U32(ctx, 13, READ32(ADD32(GPR_U32(ctx, 14), 16)));
    // 0x1075d8: 0xb3a20027
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 39); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1075dc: 0xb7a20020
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 32); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 2) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1075e0: 0xb3ac002f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 47); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1075e4: 0xb7ac0028
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 40); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1075e8: 0xafad0030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 13));
    // 0x1075ec: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1075f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1075f4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1075fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 5));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1075fc
// Address: 0x1075fc - 0x107608

void entry_1075fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1075fc: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107600: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107608);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107608
// Address: 0x107608 - 0x107614

void entry_107608(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107608: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10760c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107614);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107614
// Address: 0x107614 - 0x107630

void entry_107614(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107614: 0x8fa50050
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107618: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10761c: 0xc7ac0054
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 84)); ctx->f[12] = *(float*)&val; }
    // 0x107620: 0xc7ad0058
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 88)); ctx->f[13] = *(float*)&val; }
    // 0x107624: 0x8fa6005c
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 92)));
    // 0x107628: 0xc076c7a
    SET_GPR_U32(ctx, 31, 0x107630);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 96)));
    AddSuvFeature__FP3SUVP3VOLffP4EXPLT4(rdram, ctx, runtime); return;
}


// Function: entry_107630
// Address: 0x107630 - 0x10763c

void entry_107630(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107630: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107634: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x10763c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_10763c
// Address: 0x10763c - 0x107648

void entry_10763c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10763c: 0x27a50010
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107640: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107648);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107648
// Address: 0x107648 - 0x107654

void entry_107648(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107648: 0x27a40010
    SET_GPR_S32(ctx, 4, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10764c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107654);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107654
// Address: 0x107654 - 0x107678

void entry_107654(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107654: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x107658: 0x7bbf00b0
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 176)));
    // 0x10765c: 0x7bb300a0
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 160)));
    // 0x107660: 0x7bb20090
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 144)));
    // 0x107664: 0x7bb10080
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x107668: 0x7bb00070
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x10766c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 192));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x107674: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x107678; return;
}


// Function: FUN_00107678
// Address: 0x107678 - 0x1076a0

void FUN_00107678(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107678: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10767c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x107680: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x107684: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107688: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10768c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107690: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x107694: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107698: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1076a0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1076a0
// Address: 0x1076a0 - 0x1076b8

void entry_1076a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076a0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1076a4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1076a8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1076ac: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1076b0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1076b8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1076b8
// Address: 0x1076b8 - 0x1076c4

void entry_1076b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076b8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1076bc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1076c4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1076c4
// Address: 0x1076c4 - 0x1076d0

void entry_1076c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076c4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1076c8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1076d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1076d0
// Address: 0x1076d0 - 0x1076d8

void entry_1076d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076d0: 0xc076ca4
    SET_GPR_U32(ctx, 31, 0x1076d8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ResetSuv__FP3SUV(rdram, ctx, runtime); return;
}


// Function: entry_1076d8
// Address: 0x1076d8 - 0x1076e4

void entry_1076d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076d8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1076dc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1076e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1076e4
// Address: 0x1076e4 - 0x1076f0

void entry_1076e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076e4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1076e8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1076f0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1076f0
// Address: 0x1076f0 - 0x1076fc

void entry_1076f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076f0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1076f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1076fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1076fc
// Address: 0x1076fc - 0x107718

void entry_1076fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1076fc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107700: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107704: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107708: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10770c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x107710: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107718
// Address: 0x107718 - 0x107744

void FUN_00107718(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107718: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10771c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x107720: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x107724: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107728: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10772c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107730: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x107734: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107738: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10773c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107744);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107744
// Address: 0x107744 - 0x10776c

void entry_107744(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107744: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107748: 0x27b10010
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10774c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107750: 0x24020002
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 2));
    // 0x107754: 0x220402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107758: 0x27a70030
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10775c: 0xafa20030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 2));
    // 0x107760: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107764: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10776c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10776c
// Address: 0x10776c - 0x107778

void entry_10776c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10776c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107770: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107778);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107778
// Address: 0x107778 - 0x107784

void entry_107778(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107778: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10777c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107784);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107784
// Address: 0x107784 - 0x107790

void entry_107784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107784: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107788: 0xc05045c
    SET_GPR_U32(ctx, 31, 0x107790);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FCheckVolPoint__FP3VOLP6VECTOR(rdram, ctx, runtime); return;
}


// Function: entry_107790
// Address: 0x107790 - 0x10779c

void entry_107790(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107790: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107794: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10779c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10779c
// Address: 0x10779c - 0x1077a8

void entry_10779c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10779c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1077a0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1077a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1077a8
// Address: 0x1077a8 - 0x1077b4

void entry_1077a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1077a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1077ac: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1077b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1077b4
// Address: 0x1077b4 - 0x1077d8

void entry_1077b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1077b4: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1077b8: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1077bc: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1077c0: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1077c4: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1077c8: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1077cc: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x1077d4: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x1077d8; return;
}


// Function: FUN_001077d8
// Address: 0x1077d8 - 0x107804

void FUN_001077d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1077d8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1077dc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1077e0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1077e4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1077e8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1077ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1077f0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1077f4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1077f8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1077fc: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107804);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107804
// Address: 0x107804 - 0x10782c

void entry_107804(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107804: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107808: 0x27b10010
    SET_GPR_S32(ctx, 17, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10780c: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107810: 0x24020002
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 2));
    // 0x107814: 0x220402d
    SET_GPR_U64(ctx, 8, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107818: 0x27a70030
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10781c: 0xafa20030
    WRITE32(ADD32(GPR_U32(ctx, 29), 48), GPR_U32(ctx, 2));
    // 0x107820: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107824: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10782c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10782c
// Address: 0x10782c - 0x107838

void entry_10782c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10782c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107830: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107838);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107838
// Address: 0x107838 - 0x107844

void entry_107838(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107838: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10783c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107844);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107844
// Address: 0x107844 - 0x107850

void entry_107844(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107844: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107848: 0xc056a94
    SET_GPR_U32(ctx, 31, 0x107850);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FPosFlashWithin__FP5FLASHP6VECTOR(rdram, ctx, runtime); return;
}


// Function: entry_107850
// Address: 0x107850 - 0x10785c

void entry_107850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107850: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107854: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x10785c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_10785c
// Address: 0x10785c - 0x107868

void entry_10785c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10785c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107860: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107868);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107868
// Address: 0x107868 - 0x107874

void entry_107868(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107868: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10786c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107874);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107874
// Address: 0x107874 - 0x107898

void entry_107874(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107874: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x107878: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x10787c: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x107880: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107884: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107888: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10788c: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
    // 0x107894: 0x0
    // NOP
    // Fall-through to next function
    ctx->pc = 0x107898; return;
}


// Function: FUN_00107898
// Address: 0x107898 - 0x1078c0

void FUN_00107898(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107898: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10789c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1078a0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1078a4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1078a8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1078ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1078b0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1078b4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1078b8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1078c0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1078c0
// Address: 0x1078c0 - 0x1078e4

void entry_1078c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1078c0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1078c4: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1078c8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1078cc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1078d0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1078d4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1078d8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1078dc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1078e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1078e4
// Address: 0x1078e4 - 0x1078f0

void entry_1078e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1078e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1078e8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1078f0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1078f0
// Address: 0x1078f0 - 0x1078fc

void entry_1078f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1078f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1078f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1078fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1078fc
// Address: 0x1078fc - 0x107908

void entry_1078fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1078fc: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107900: 0xc064198
    SET_GPR_U32(ctx, 31, 0x107908);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00190660(rdram, ctx, runtime); return;
}


// Function: entry_107908
// Address: 0x107908 - 0x107914

void entry_107908(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107908: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10790c: 0xc046d7c
    SET_GPR_U32(ctx, 31, 0x107914);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 2) + GPR_U64(ctx, 0));
    SetBool__4CRefi(rdram, ctx, runtime); return;
}


// Function: entry_107914
// Address: 0x107914 - 0x107920

void entry_107914(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107914: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107918: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107920);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107920
// Address: 0x107920 - 0x10792c

void entry_107920(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107920: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107924: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10792c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10792c
// Address: 0x10792c - 0x107948

void entry_10792c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10792c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107930: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107934: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107938: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10793c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107940: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107948
// Address: 0x107948 - 0x107970

void FUN_00107948(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107948: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x10794c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x107950: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x107954: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107958: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10795c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107960: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x107964: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107968: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107970);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107970
// Address: 0x107970 - 0x1079a8

void entry_107970(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107970: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107974: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x107978: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x10797c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107980: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x107984: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x107988: 0x244c8f50
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938448));
    // 0x10798c: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x107990: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x107994: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x107998: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10799c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1079a0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1079a8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1079a8
// Address: 0x1079a8 - 0x1079b4

void entry_1079a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1079ac: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1079b4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1079b4
// Address: 0x1079b4 - 0x1079c0

void entry_1079b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079b4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1079b8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1079c0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1079c0
// Address: 0x1079c0 - 0x1079d0

void entry_1079c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079c0: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1079c4: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1079c8: 0xc060a52
    SET_GPR_U32(ctx, 31, 0x1079d0);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    SetSwpShape__FP3SWPP5SHAPEf(rdram, ctx, runtime); return;
}


// Function: entry_1079d0
// Address: 0x1079d0 - 0x1079dc

void entry_1079d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079d0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1079d4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1079dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1079dc
// Address: 0x1079dc - 0x1079e8

void entry_1079dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079dc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1079e0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1079e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1079e8
// Address: 0x1079e8 - 0x1079f4

void entry_1079e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1079ec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1079f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1079f4
// Address: 0x1079f4 - 0x107a10

void entry_1079f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1079f4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1079f8: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1079fc: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107a00: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107a04: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107a08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107a10
// Address: 0x107a10 - 0x107a38

void FUN_00107a10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a10: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x107a14: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x107a18: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x107a1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107a20: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x107a24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107a28: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x107a2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107a30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107a38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107a38
// Address: 0x107a38 - 0x107a50

void entry_107a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107a3c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107a40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107a44: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107a48: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107a50);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107a50
// Address: 0x107a50 - 0x107a5c

void entry_107a50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a50: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107a54: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107a5c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107a5c
// Address: 0x107a5c - 0x107a68

void entry_107a5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a5c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107a60: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107a68);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107a68
// Address: 0x107a68 - 0x107a70

void entry_107a68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a68: 0xc05f378
    SET_GPR_U32(ctx, 31, 0x107a70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ClearJsg__FP3JSG(rdram, ctx, runtime); return;
}


// Function: entry_107a70
// Address: 0x107a70 - 0x107a7c

void entry_107a70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107a74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107a7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107a7c
// Address: 0x107a7c - 0x107a88

void entry_107a7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107a80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107a88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107a88
// Address: 0x107a88 - 0x107a94

void entry_107a88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107a8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107a94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107a94
// Address: 0x107a94 - 0x107ab0

void entry_107a94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107a94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107a98: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107a9c: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107aa0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107aa4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x107aa8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107ab0
// Address: 0x107ab0 - 0x107ad8

void FUN_00107ab0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ab0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107ab4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107ab8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107abc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107ac0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107ac4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107ac8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107acc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107ad0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107ad8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107ad8
// Address: 0x107ad8 - 0x107afc

void entry_107ad8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ad8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107adc: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x107ae0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107ae4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107ae8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107aec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107af0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107af4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107afc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107afc
// Address: 0x107afc - 0x107b08

void entry_107afc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107afc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107b00: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107b08);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107b08
// Address: 0x107b08 - 0x107b14

void entry_107b08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107b0c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107b14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107b14
// Address: 0x107b14 - 0x107b20

void entry_107b14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b14: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107b18: 0xc05f388
    SET_GPR_U32(ctx, 31, 0x107b20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    ApplyJsg__FP3JSGP2JT(rdram, ctx, runtime); return;
}


// Function: entry_107b20
// Address: 0x107b20 - 0x107b2c

void entry_107b20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107b24: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107b2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107b2c
// Address: 0x107b2c - 0x107b38

void entry_107b2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107b30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107b38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107b38
// Address: 0x107b38 - 0x107b44

void entry_107b38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107b3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107b44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107b44
// Address: 0x107b44 - 0x107b60

void entry_107b44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107b48: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107b4c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107b50: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107b54: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107b58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107b60
// Address: 0x107b60 - 0x107b88

void FUN_00107b60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b60: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x107b64: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x107b68: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x107b6c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107b70: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x107b74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107b78: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x107b7c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107b80: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107b88);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107b88
// Address: 0x107b88 - 0x107ba0

void entry_107b88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107b88: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107b8c: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107b90: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107b94: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x107b98: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107ba0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107ba0
// Address: 0x107ba0 - 0x107bac

void entry_107ba0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ba0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107ba4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107bac);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107bac
// Address: 0x107bac - 0x107bb8

void entry_107bac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107bac: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107bb0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107bb8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107bb8
// Address: 0x107bb8 - 0x107bc0

void entry_107bb8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107bb8: 0xc05f3a0
    SET_GPR_U32(ctx, 31, 0x107bc0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    RetractJsg__FP3JSG(rdram, ctx, runtime); return;
}


// Function: entry_107bc0
// Address: 0x107bc0 - 0x107bcc

void entry_107bc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107bc0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107bc4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107bcc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107bcc
// Address: 0x107bcc - 0x107bd8

void entry_107bcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107bcc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107bd0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107bd8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107bd8
// Address: 0x107bd8 - 0x107be4

void entry_107bd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107bd8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107bdc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107be4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107be4
// Address: 0x107be4 - 0x107c00

void entry_107be4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107be4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107be8: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107bec: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107bf0: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107bf4: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x107bf8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107c00
// Address: 0x107c00 - 0x107c28

void FUN_00107c00(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c00: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107c04: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107c08: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107c0c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107c10: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107c14: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107c18: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107c1c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107c20: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107c28);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107c28
// Address: 0x107c28 - 0x107c4c

void entry_107c28(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c28: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107c2c: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x107c30: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107c34: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107c38: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107c3c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107c40: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107c44: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107c4c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107c4c
// Address: 0x107c4c - 0x107c58

void entry_107c4c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c4c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107c50: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107c58);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107c58
// Address: 0x107c58 - 0x107c64

void entry_107c58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c58: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107c5c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107c64);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107c64
// Address: 0x107c64 - 0x107c70

void entry_107c64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c64: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107c68: 0xc05f3f2
    SET_GPR_U32(ctx, 31, 0x107c70);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgContext__FP3JSG3OID(rdram, ctx, runtime); return;
}


// Function: entry_107c70
// Address: 0x107c70 - 0x107c7c

void entry_107c70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c70: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107c74: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107c7c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107c7c
// Address: 0x107c7c - 0x107c88

void entry_107c7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c7c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107c80: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107c88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107c88
// Address: 0x107c88 - 0x107c94

void entry_107c88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107c8c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107c94);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107c94
// Address: 0x107c94 - 0x107cb0

void entry_107c94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107c94: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107c98: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107c9c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107ca0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107ca4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107ca8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107cb0
// Address: 0x107cb0 - 0x107cd8

void FUN_00107cb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107cb0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107cb4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107cb8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107cbc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107cc0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107cc4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107cc8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107ccc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107cd0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107cd8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107cd8
// Address: 0x107cd8 - 0x107cfc

void entry_107cd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107cd8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107cdc: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x107ce0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107ce4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107ce8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107cec: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107cf0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107cf4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107cfc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107cfc
// Address: 0x107cfc - 0x107d08

void entry_107cfc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107cfc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107d00: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107d08);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107d08
// Address: 0x107d08 - 0x107d14

void entry_107d08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d08: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107d0c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107d14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107d14
// Address: 0x107d14 - 0x107d20

void entry_107d14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d14: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107d18: 0xc05f3fc
    SET_GPR_U32(ctx, 31, 0x107d20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgCut__FP3JSG3OID(rdram, ctx, runtime); return;
}


// Function: entry_107d20
// Address: 0x107d20 - 0x107d2c

void entry_107d20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107d24: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107d2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107d2c
// Address: 0x107d2c - 0x107d38

void entry_107d2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d2c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107d30: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107d38);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107d38
// Address: 0x107d38 - 0x107d44

void entry_107d38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107d3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107d44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107d44
// Address: 0x107d44 - 0x107d60

void entry_107d44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d44: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107d48: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107d4c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107d50: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107d54: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107d58: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107d60
// Address: 0x107d60 - 0x107d88

void FUN_00107d60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d60: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107d64: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107d68: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107d6c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107d70: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107d74: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107d78: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107d7c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107d80: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107d88);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107d88
// Address: 0x107d88 - 0x107dac

void entry_107d88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107d88: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107d8c: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x107d90: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107d94: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107d98: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107d9c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107da0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107da4: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107dac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107dac
// Address: 0x107dac - 0x107db8

void entry_107dac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107dac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107db0: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107db8);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107db8
// Address: 0x107db8 - 0x107dc4

void entry_107db8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107db8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107dbc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107dc4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107dc4
// Address: 0x107dc4 - 0x107dd0

void entry_107dc4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107dc4: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107dc8: 0xc05f406
    SET_GPR_U32(ctx, 31, 0x107dd0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgFocus__FP3JSG3OID(rdram, ctx, runtime); return;
}


// Function: entry_107dd0
// Address: 0x107dd0 - 0x107ddc

void entry_107dd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107dd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107dd4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107ddc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107ddc
// Address: 0x107ddc - 0x107de8

void entry_107ddc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ddc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107de0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107de8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107de8
// Address: 0x107de8 - 0x107df4

void entry_107de8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107de8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107dec: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107df4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107df4
// Address: 0x107df4 - 0x107e10

void entry_107df4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107df4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107df8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107dfc: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107e00: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107e04: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107e08: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107e10
// Address: 0x107e10 - 0x107e38

void FUN_00107e10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e10: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107e14: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107e18: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107e1c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107e20: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107e24: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107e28: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107e2c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107e30: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107e38);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107e38
// Address: 0x107e38 - 0x107e5c

void entry_107e38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e38: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107e3c: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x107e40: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107e44: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107e48: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107e4c: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107e50: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107e54: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107e5c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107e5c
// Address: 0x107e5c - 0x107e68

void entry_107e5c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e5c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107e60: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107e68);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107e68
// Address: 0x107e68 - 0x107e74

void entry_107e68(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e68: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107e6c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107e74);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107e74
// Address: 0x107e74 - 0x107e80

void entry_107e74(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e74: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107e78: 0xc05f410
    SET_GPR_U32(ctx, 31, 0x107e80);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgLabel__FP3JSG3OID(rdram, ctx, runtime); return;
}


// Function: entry_107e80
// Address: 0x107e80 - 0x107e8c

void entry_107e80(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e80: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107e84: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107e8c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107e8c
// Address: 0x107e8c - 0x107e98

void entry_107e8c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e8c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107e90: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107e98);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107e98
// Address: 0x107e98 - 0x107ea4

void entry_107e98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107e98: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107e9c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107ea4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107ea4
// Address: 0x107ea4 - 0x107ec0

void entry_107ea4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ea4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107ea8: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107eac: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107eb0: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107eb4: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107eb8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107ec0
// Address: 0x107ec0 - 0x107ee8

void FUN_00107ec0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ec0: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x107ec4: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x107ec8: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x107ecc: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107ed0: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x107ed4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107ed8: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x107edc: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107ee0: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107ee8);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107ee8
// Address: 0x107ee8 - 0x107f0c

void entry_107ee8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ee8: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107eec: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x107ef0: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107ef4: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107ef8: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x107efc: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x107f00: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107f04: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107f0c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107f0c
// Address: 0x107f0c - 0x107f18

void entry_107f0c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f0c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107f10: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107f18);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107f18
// Address: 0x107f18 - 0x107f24

void entry_107f18(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f18: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107f1c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107f24);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107f24
// Address: 0x107f24 - 0x107f30

void entry_107f24(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f24: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x107f28: 0xc05f41e
    SET_GPR_U32(ctx, 31, 0x107f30);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgTunnel__FP3JSG3OID(rdram, ctx, runtime); return;
}


// Function: entry_107f30
// Address: 0x107f30 - 0x107f3c

void entry_107f30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107f34: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x107f3c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_107f3c
// Address: 0x107f3c - 0x107f48

void entry_107f3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f3c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107f40: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x107f48);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107f48
// Address: 0x107f48 - 0x107f54

void entry_107f48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107f4c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107f54);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107f54
// Address: 0x107f54 - 0x107f70

void entry_107f54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f54: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x107f58: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x107f5c: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x107f60: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x107f64: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107f68: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00107f70
// Address: 0x107f70 - 0x107f98

void FUN_00107f70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f70: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x107f74: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x107f78: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x107f7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x107f80: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x107f84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107f88: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x107f8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x107f90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x107f98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107f98
// Address: 0x107f98 - 0x107fd0

void entry_107f98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107f98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107f9c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x107fa0: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x107fa4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x107fa8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x107fac: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x107fb0: 0x244c8f58
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938456));
    // 0x107fb4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x107fb8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x107fbc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x107fc0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x107fc4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107fc8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x107fd0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_107fd0
// Address: 0x107fd0 - 0x107fdc

void entry_107fd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107fd0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107fd4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x107fdc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_107fdc
// Address: 0x107fdc - 0x107fe8

void entry_107fdc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107fdc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x107fe0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x107fe8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_107fe8
// Address: 0x107fe8 - 0x107ff8

void entry_107fe8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107fe8: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x107fec: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x107ff0: 0xc05f428
    SET_GPR_U32(ctx, 31, 0x107ff8);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    AddJsgPause__FP3JSG3OIDf(rdram, ctx, runtime); return;
}


// Function: entry_107ff8
// Address: 0x107ff8 - 0x108004

void entry_107ff8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x107ff8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x107ffc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108004);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108004
// Address: 0x108004 - 0x108010

void entry_108004(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108004: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108008: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108010);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108010
// Address: 0x108010 - 0x10801c

void entry_108010(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108010: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108014: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10801c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10801c
// Address: 0x10801c - 0x108038

void entry_10801c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10801c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108020: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108024: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108028: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10802c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108030: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108038
// Address: 0x108038 - 0x108064

void FUN_00108038(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108038: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10803c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x108040: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108044: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108048: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10804c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108050: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108054: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108058: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10805c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108064);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108064
// Address: 0x108064 - 0x1080b4

void entry_108064(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108064: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108068: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10806c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108070: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108074: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108078: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10807c: 0x27ab003c
    SET_GPR_S32(ctx, 11, ADD32(GPR_U32(ctx, 29), 60));
    // 0x108080: 0x244e8f60
    SET_GPR_S32(ctx, 14, ADD32(GPR_U32(ctx, 2), 4294938464));
    // 0x108084: 0x69c30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108088: 0x6dc30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10808c: 0x69cc000f
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 15); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x108090: 0x6dcc0008
    { uint32_t addr = ADD32(GPR_U32(ctx, 14), 8); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 12, (GPR_U64(ctx, 12) & ~mask) | (aligned_data & mask)); }
    // 0x108094: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108098: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10809c: 0xb3ac001f
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 31); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1080a0: 0xb7ac0018
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 24); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 12) & mask); WRITE64(aligned_addr, new_data); }
    // 0x1080a4: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x1080a8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1080ac: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1080b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 4));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1080b4
// Address: 0x1080b4 - 0x1080c0

void entry_1080b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080b4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1080b8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1080c0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1080c0
// Address: 0x1080c0 - 0x1080cc

void entry_1080c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080c0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1080c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1080cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1080cc
// Address: 0x1080cc - 0x1080e4

void entry_1080cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080cc: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1080d0: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1080d4: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x1080d8: 0x8fa70038
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    // 0x1080dc: 0xc05f440
    SET_GPR_U32(ctx, 31, 0x1080e4);
    SET_GPR_U32(ctx, 8, READ32(ADD32(GPR_U32(ctx, 29), 60)));
    AddJsgJump__FP3JSG3OID5JSGJK5JSGLKi(rdram, ctx, runtime); return;
}


// Function: entry_1080e4
// Address: 0x1080e4 - 0x1080f0

void entry_1080e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1080e8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1080f0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1080f0
// Address: 0x1080f0 - 0x1080fc

void entry_1080f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080f0: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1080f4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1080fc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1080fc
// Address: 0x1080fc - 0x108108

void entry_1080fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1080fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108100: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108108);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108108
// Address: 0x108108 - 0x108128

void entry_108108(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108108: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10810c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x108110: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108114: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108118: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10811c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108120: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108128
// Address: 0x108128 - 0x108154

void FUN_00108128(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108128: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10812c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x108130: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108134: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108138: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10813c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108140: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108144: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108148: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10814c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108154);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108154
// Address: 0x108154 - 0x108198

void entry_108154(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108154: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108158: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10815c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108160: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108164: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108168: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10816c: 0x244d8f70
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938480));
    // 0x108170: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108174: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108178: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x10817c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108180: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108184: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x108188: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x10818c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108190: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108198);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108198
// Address: 0x108198 - 0x1081a4

void entry_108198(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108198: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10819c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1081a4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1081a4
// Address: 0x1081a4 - 0x1081b0

void entry_1081a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081a4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1081a8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1081b0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1081b0
// Address: 0x1081b0 - 0x1081c4

void entry_1081b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081b0: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1081b4: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1081b8: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x1081bc: 0xc05f452
    SET_GPR_U32(ctx, 31, 0x1081c4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    AddJsgRun__FP3JSG3OIDfi(rdram, ctx, runtime); return;
}


// Function: entry_1081c4
// Address: 0x1081c4 - 0x1081d0

void entry_1081c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1081c8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1081d0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1081d0
// Address: 0x1081d0 - 0x1081dc

void entry_1081d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081d0: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1081d4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1081dc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1081dc
// Address: 0x1081dc - 0x1081e8

void entry_1081dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1081e0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1081e8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1081e8
// Address: 0x1081e8 - 0x108208

void entry_1081e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1081e8: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1081ec: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1081f0: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1081f4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1081f8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1081fc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108200: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108208
// Address: 0x108208 - 0x108234

void FUN_00108208(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108208: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x10820c: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x108210: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108214: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108218: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10821c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108220: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108224: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108228: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10822c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108234);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108234
// Address: 0x108234 - 0x108278

void entry_108234(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108234: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108238: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10823c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108240: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108244: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108248: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10824c: 0x244d8f70
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938480));
    // 0x108250: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108254: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108258: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x10825c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108260: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108264: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x108268: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x10826c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108270: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108278);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108278
// Address: 0x108278 - 0x108284

void entry_108278(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108278: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10827c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108284);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108284
// Address: 0x108284 - 0x108290

void entry_108284(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108284: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108288: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108290);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108290
// Address: 0x108290 - 0x1082a4

void entry_108290(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108290: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108294: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108298: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x10829c: 0xc05f460
    SET_GPR_U32(ctx, 31, 0x1082a4);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    AddJsgClimb__FP3JSG3OIDfi(rdram, ctx, runtime); return;
}


// Function: entry_1082a4
// Address: 0x1082a4 - 0x1082b0

void entry_1082a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1082a4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1082a8: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1082b0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1082b0
// Address: 0x1082b0 - 0x1082bc

void entry_1082b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1082b0: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1082b4: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1082bc);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1082bc
// Address: 0x1082bc - 0x1082c8

void entry_1082bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1082bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1082c0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1082c8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1082c8
// Address: 0x1082c8 - 0x1082e8

void entry_1082c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1082c8: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1082cc: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1082d0: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1082d4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1082d8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1082dc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1082e0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001082e8
// Address: 0x1082e8 - 0x108314

void FUN_001082e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1082e8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1082ec: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1082f0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1082f4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1082f8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1082fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108300: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108304: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108308: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x10830c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108314);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108314
// Address: 0x108314 - 0x108358

void entry_108314(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108314: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108318: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x10831c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108320: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108324: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108328: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10832c: 0x244d8f80
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938496));
    // 0x108330: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108334: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108338: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x10833c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108340: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108344: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x108348: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x10834c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108350: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108358);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108358
// Address: 0x108358 - 0x108364

void entry_108358(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108358: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10835c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108364);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108364
// Address: 0x108364 - 0x108370

void entry_108364(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108364: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108368: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108370);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108370
// Address: 0x108370 - 0x108384

void entry_108370(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108370: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108374: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108378: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x10837c: 0xc05f46e
    SET_GPR_U32(ctx, 31, 0x108384);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    AddJsgAttack__FP3JSG3OID4FTAKi(rdram, ctx, runtime); return;
}


// Function: entry_108384
// Address: 0x108384 - 0x108390

void entry_108384(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108384: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108388: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108390);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108390
// Address: 0x108390 - 0x10839c

void entry_108390(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108390: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108394: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10839c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10839c
// Address: 0x10839c - 0x1083a8

void entry_10839c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10839c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1083a0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1083a8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1083a8
// Address: 0x1083a8 - 0x1083c8

void entry_1083a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1083a8: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x1083ac: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x1083b0: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1083b4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1083b8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1083bc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1083c0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001083c8
// Address: 0x1083c8 - 0x1083f4

void FUN_001083c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1083c8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1083cc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1083d0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1083d4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1083d8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1083dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1083e0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1083e4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1083e8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1083ec: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1083f4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1083f4
// Address: 0x1083f4 - 0x10842c

void entry_1083f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1083f4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1083f8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1083fc: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108400: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108404: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108408: 0x244c8f90
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938512));
    // 0x10840c: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108410: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108414: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108418: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10841c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108420: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108424: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10842c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10842c
// Address: 0x10842c - 0x108438

void entry_10842c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10842c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108430: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108438);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108438
// Address: 0x108438 - 0x108444

void entry_108438(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108438: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10843c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108444);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108444
// Address: 0x108444 - 0x108454

void entry_108444(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108444: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108448: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10844c: 0xc05f436
    SET_GPR_U32(ctx, 31, 0x108454);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    AddJsgAseg__FP3JSG3OIDi(rdram, ctx, runtime); return;
}


// Function: entry_108454
// Address: 0x108454 - 0x108460

void entry_108454(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108454: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108458: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108460);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108460
// Address: 0x108460 - 0x10846c

void entry_108460(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108460: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108464: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10846c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10846c
// Address: 0x10846c - 0x108478

void entry_10846c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10846c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108470: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108478);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108478
// Address: 0x108478 - 0x108498

void entry_108478(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108478: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10847c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x108480: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108484: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108488: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10848c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108490: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108498
// Address: 0x108498 - 0x1084c0

void FUN_00108498(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108498: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10849c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1084a0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1084a4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1084a8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1084ac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1084b0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1084b4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1084b8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1084c0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1084c0
// Address: 0x1084c0 - 0x1084e4

void entry_1084c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1084c0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1084c4: 0x24020001
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 1));
    // 0x1084c8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1084cc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1084d0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1084d4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1084d8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1084dc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1084e4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1084e4
// Address: 0x1084e4 - 0x1084f0

void entry_1084e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1084e4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1084e8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1084f0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1084f0
// Address: 0x1084f0 - 0x1084fc

void entry_1084f0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1084f0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1084f4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1084fc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1084fc
// Address: 0x1084fc - 0x108508

void entry_1084fc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1084fc: 0xc7ac0024
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 36)); ctx->f[12] = *(float*)&val; }
    // 0x108500: 0xc05f47a
    SET_GPR_U32(ctx, 31, 0x108508);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgClock__FP3JSGf(rdram, ctx, runtime); return;
}


// Function: entry_108508
// Address: 0x108508 - 0x108514

void entry_108508(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108508: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10850c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108514);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108514
// Address: 0x108514 - 0x108520

void entry_108514(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108514: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108518: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108520);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108520
// Address: 0x108520 - 0x10852c

void entry_108520(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108520: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108524: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10852c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10852c
// Address: 0x10852c - 0x108548

void entry_10852c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10852c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108530: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108534: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108538: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10853c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108540: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108548
// Address: 0x108548 - 0x108570

void FUN_00108548(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108548: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10854c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x108550: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x108554: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108558: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10855c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108560: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x108564: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108568: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108570);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108570
// Address: 0x108570 - 0x108588

void entry_108570(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108570: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108574: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108578: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10857c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108580: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108588);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108588
// Address: 0x108588 - 0x108594

void entry_108588(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108588: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10858c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108594);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108594
// Address: 0x108594 - 0x1085a0

void entry_108594(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108594: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108598: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1085a0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1085a0
// Address: 0x1085a0 - 0x1085a8

void entry_1085a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085a0: 0xc05f488
    SET_GPR_U32(ctx, 31, 0x1085a8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    AddJsgUnknown__FP3JSG(rdram, ctx, runtime); return;
}


// Function: entry_1085a8
// Address: 0x1085a8 - 0x1085b4

void entry_1085a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085a8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1085ac: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1085b4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1085b4
// Address: 0x1085b4 - 0x1085c0

void entry_1085b4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085b4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1085b8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1085c0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1085c0
// Address: 0x1085c0 - 0x1085cc

void entry_1085c0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085c0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1085c4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1085cc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1085cc
// Address: 0x1085cc - 0x1085e8

void entry_1085cc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085cc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1085d0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1085d4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1085d8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1085dc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1085e0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001085e8
// Address: 0x1085e8 - 0x108610

void FUN_001085e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1085e8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1085ec: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1085f0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1085f4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1085f8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1085fc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108600: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x108604: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108608: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108610);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108610
// Address: 0x108610 - 0x108628

void entry_108610(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108610: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108614: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108618: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10861c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108620: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108628);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108628
// Address: 0x108628 - 0x108634

void entry_108628(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108628: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10862c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108634);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108634
// Address: 0x108634 - 0x108640

void entry_108634(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108634: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108638: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108640);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108640
// Address: 0x108640 - 0x108648

void entry_108640(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108640: 0xc0567b4
    SET_GPR_U32(ctx, 31, 0x108648);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_00159ed0(rdram, ctx, runtime); return;
}


// Function: entry_108648
// Address: 0x108648 - 0x108654

void entry_108648(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108648: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10864c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108654);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108654
// Address: 0x108654 - 0x108660

void entry_108654(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108654: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108658: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108660);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108660
// Address: 0x108660 - 0x10866c

void entry_108660(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108660: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108664: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10866c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10866c
// Address: 0x10866c - 0x108688

void entry_10866c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10866c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108670: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108674: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108678: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10867c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x108680: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108688
// Address: 0x108688 - 0x1086b0

void FUN_00108688(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108688: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10868c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x108690: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x108694: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108698: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10869c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1086a0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1086a4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1086a8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1086b0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1086b0
// Address: 0x1086b0 - 0x1086c8

void entry_1086b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086b0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1086b4: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1086b8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1086bc: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x1086c0: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1086c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1086c8
// Address: 0x1086c8 - 0x1086d4

void entry_1086c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1086cc: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1086d4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1086d4
// Address: 0x1086d4 - 0x1086e0

void entry_1086d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086d4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1086d8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1086e0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1086e0
// Address: 0x1086e0 - 0x1086e8

void entry_1086e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086e0: 0xc05ed66
    SET_GPR_U32(ctx, 31, 0x1086e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0017b598(rdram, ctx, runtime); return;
}


// Function: entry_1086e8
// Address: 0x1086e8 - 0x1086f4

void entry_1086e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1086ec: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1086f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1086f4
// Address: 0x1086f4 - 0x108700

void entry_1086f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1086f4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1086f8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108700);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108700
// Address: 0x108700 - 0x10870c

void entry_108700(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108700: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108704: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10870c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10870c
// Address: 0x10870c - 0x108728

void entry_10870c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10870c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108710: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108714: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108718: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10871c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x108720: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108728
// Address: 0x108728 - 0x108750

void FUN_00108728(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108728: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10872c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x108730: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x108734: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108738: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10873c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108740: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x108744: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108748: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108750);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108750
// Address: 0x108750 - 0x108774

void entry_108750(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108750: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108754: 0x24020006
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 6));
    // 0x108758: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10875c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108760: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x108764: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x108768: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10876c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108774);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108774
// Address: 0x108774 - 0x108780

void entry_108774(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108774: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108778: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108780);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108780
// Address: 0x108780 - 0x10878c

void entry_108780(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108780: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108784: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10878c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10878c
// Address: 0x10878c - 0x108798

void entry_10878c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10878c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x108790: 0xc05ed54
    SET_GPR_U32(ctx, 31, 0x108798);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0017b550(rdram, ctx, runtime); return;
}


// Function: entry_108798
// Address: 0x108798 - 0x1087a4

void entry_108798(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108798: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10879c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1087a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1087a4
// Address: 0x1087a4 - 0x1087b0

void entry_1087a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1087a4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1087a8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1087b0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1087b0
// Address: 0x1087b0 - 0x1087bc

void entry_1087b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1087b0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1087b4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1087bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1087bc
// Address: 0x1087bc - 0x1087d8

void entry_1087bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1087bc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1087c0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1087c4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1087c8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1087cc: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1087d0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001087d8
// Address: 0x1087d8 - 0x108800

void FUN_001087d8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1087d8: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x1087dc: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x1087e0: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x1087e4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1087e8: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x1087ec: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1087f0: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x1087f4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1087f8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108800);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108800
// Address: 0x108800 - 0x108818

void entry_108800(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108800: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108804: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108808: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10880c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108810: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108818);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108818
// Address: 0x108818 - 0x108824

void entry_108818(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108818: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10881c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108824);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108824
// Address: 0x108824 - 0x108830

void entry_108824(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108824: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108828: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108830);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108830
// Address: 0x108830 - 0x108838

void entry_108830(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108830: 0xc05eb54
    SET_GPR_U32(ctx, 31, 0x108838);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_0017ad50(rdram, ctx, runtime); return;
}


// Function: entry_108838
// Address: 0x108838 - 0x108844

void entry_108838(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108838: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10883c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108844);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108844
// Address: 0x108844 - 0x108850

void entry_108844(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108844: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108848: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108850);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108850
// Address: 0x108850 - 0x10885c

void entry_108850(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108850: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108854: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10885c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10885c
// Address: 0x10885c - 0x108878

void entry_10885c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10885c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108860: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108864: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108868: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10886c: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x108870: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108878
// Address: 0x108878 - 0x1088a0

void FUN_00108878(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108878: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10887c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x108880: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x108884: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108888: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10888c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108890: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x108894: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108898: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1088a0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1088a0
// Address: 0x1088a0 - 0x1088c4

void entry_1088a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088a0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1088a4: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1088a8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1088ac: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1088b0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1088b4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1088b8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1088bc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1088c4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1088c4
// Address: 0x1088c4 - 0x1088d0

void entry_1088c4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088c4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1088c8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1088d0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1088d0
// Address: 0x1088d0 - 0x1088dc

void entry_1088d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088d0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1088d4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1088dc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1088dc
// Address: 0x1088dc - 0x1088e8

void entry_1088dc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088dc: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1088e0: 0xc07b406
    SET_GPR_U32(ctx, 31, 0x1088e8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ed018(rdram, ctx, runtime); return;
}


// Function: entry_1088e8
// Address: 0x1088e8 - 0x1088f4

void entry_1088e8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088e8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1088ec: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1088f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1088f4
// Address: 0x1088f4 - 0x108900

void entry_1088f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1088f4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1088f8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108900);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108900
// Address: 0x108900 - 0x10890c

void entry_108900(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108900: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108904: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10890c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10890c
// Address: 0x10890c - 0x108928

void entry_10890c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10890c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108910: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108914: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108918: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10891c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108920: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108928
// Address: 0x108928 - 0x108950

void FUN_00108928(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108928: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x10892c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x108930: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x108934: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108938: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x10893c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108940: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x108944: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108948: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108950);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108950
// Address: 0x108950 - 0x108968

void entry_108950(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108950: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108954: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108958: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10895c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108960: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108968);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108968
// Address: 0x108968 - 0x108974

void entry_108968(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108968: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10896c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108974);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108974
// Address: 0x108974 - 0x108980

void entry_108974(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108974: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108978: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108980);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108980
// Address: 0x108980 - 0x108988

void entry_108980(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108980: 0xc07b408
    SET_GPR_U32(ctx, 31, 0x108988);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ed020(rdram, ctx, runtime); return;
}


// Function: entry_108988
// Address: 0x108988 - 0x108994

void entry_108988(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108988: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10898c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108994);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108994
// Address: 0x108994 - 0x1089a0

void entry_108994(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108994: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108998: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1089a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1089a0
// Address: 0x1089a0 - 0x1089ac

void entry_1089a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1089a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1089a4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1089ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1089ac
// Address: 0x1089ac - 0x1089c8

void entry_1089ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1089ac: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1089b0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1089b4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1089b8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1089bc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x1089c0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001089c8
// Address: 0x1089c8 - 0x1089f4

void FUN_001089c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1089c8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1089cc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1089d0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1089d4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1089d8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1089dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1089e0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1089e4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1089e8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1089ec: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1089f4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1089f4
// Address: 0x1089f4 - 0x108a2c

void entry_1089f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1089f4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1089f8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1089fc: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108a00: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108a04: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108a08: 0x244c8f98
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938520));
    // 0x108a0c: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108a10: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108a14: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108a18: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108a1c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108a20: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108a24: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108a2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108a2c
// Address: 0x108a2c - 0x108a38

void entry_108a2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a2c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108a30: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108a38);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108a38
// Address: 0x108a38 - 0x108a44

void entry_108a38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a38: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108a3c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108a44);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108a44
// Address: 0x108a44 - 0x108a54

void entry_108a44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a44: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108a48: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108a4c: 0xc07b424
    SET_GPR_U32(ctx, 31, 0x108a54);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    FUN_001ed090(rdram, ctx, runtime); return;
}


// Function: entry_108a54
// Address: 0x108a54 - 0x108a60

void entry_108a54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a54: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108a58: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108a60);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108a60
// Address: 0x108a60 - 0x108a6c

void entry_108a60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a60: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108a64: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108a6c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108a6c
// Address: 0x108a6c - 0x108a78

void entry_108a6c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a6c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108a70: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108a78);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108a78
// Address: 0x108a78 - 0x108a98

void entry_108a78(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a78: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x108a7c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x108a80: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108a84: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108a88: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108a8c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108a90: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108a98
// Address: 0x108a98 - 0x108ac0

void FUN_00108a98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108a98: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x108a9c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x108aa0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x108aa4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108aa8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x108aac: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108ab0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x108ab4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108ab8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108ac0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108ac0
// Address: 0x108ac0 - 0x108ae4

void entry_108ac0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ac0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108ac4: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x108ac8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108acc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108ad0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x108ad4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x108ad8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108adc: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108ae4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108ae4
// Address: 0x108ae4 - 0x108af0

void entry_108ae4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ae4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108ae8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108af0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108af0
// Address: 0x108af0 - 0x108afc

void entry_108af0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108af0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108af4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108afc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108afc
// Address: 0x108afc - 0x108b08

void entry_108afc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108afc: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x108b00: 0xc07b436
    SET_GPR_U32(ctx, 31, 0x108b08);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ed0d8(rdram, ctx, runtime); return;
}


// Function: entry_108b08
// Address: 0x108b08 - 0x108b14

void entry_108b08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b08: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108b0c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108b14);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108b14
// Address: 0x108b14 - 0x108b20

void entry_108b14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b14: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108b18: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108b20);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108b20
// Address: 0x108b20 - 0x108b2c

void entry_108b20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b20: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108b24: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108b2c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108b2c
// Address: 0x108b2c - 0x108b48

void entry_108b2c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b2c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108b30: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108b34: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108b38: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108b3c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108b40: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108b48
// Address: 0x108b48 - 0x108b70

void FUN_00108b48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b48: 0x27bdffa0
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967200));
    // 0x108b4c: 0x7fb20040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 18));
    // 0x108b50: 0x7fb10030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 17));
    // 0x108b54: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108b58: 0x7fb00020
    WRITE128(ADD32(GPR_U32(ctx, 29), 32), GPR_VEC(ctx, 16));
    // 0x108b5c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108b60: 0x7fbf0050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 31));
    // 0x108b64: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108b68: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108b70);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108b70
// Address: 0x108b70 - 0x108b88

void entry_108b70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b70: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108b74: 0x382d
    SET_GPR_U64(ctx, 7, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108b78: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108b7c: 0x282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 0) + GPR_U64(ctx, 0));
    // 0x108b80: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108b88);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108b88
// Address: 0x108b88 - 0x108b94

void entry_108b88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b88: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108b8c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108b94);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108b94
// Address: 0x108b94 - 0x108ba0

void entry_108b94(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108b94: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108b98: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108ba0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108ba0
// Address: 0x108ba0 - 0x108ba8

void entry_108ba0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ba0: 0xc07b14a
    SET_GPR_U32(ctx, 31, 0x108ba8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001ec528(rdram, ctx, runtime); return;
}


// Function: entry_108ba8
// Address: 0x108ba8 - 0x108bb4

void entry_108ba8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ba8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108bac: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108bb4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108bb4
// Address: 0x108bb4 - 0x108bc0

void entry_108bb4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108bb4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108bb8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108bc0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108bc0
// Address: 0x108bc0 - 0x108bcc

void entry_108bc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108bc0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108bc4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108bcc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108bcc
// Address: 0x108bcc - 0x108be8

void entry_108bcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108bcc: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108bd0: 0x7bbf0050
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108bd4: 0x7bb20040
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108bd8: 0x7bb10030
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108bdc: 0x7bb00020
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 32)));
    // 0x108be0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 96));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108be8
// Address: 0x108be8 - 0x108c14

void FUN_00108be8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108be8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x108bec: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x108bf0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108bf4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108bf8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x108bfc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108c00: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108c04: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108c08: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x108c0c: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108c14);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108c14
// Address: 0x108c14 - 0x108c58

void entry_108c14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c14: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108c18: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x108c1c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108c20: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108c24: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108c28: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x108c2c: 0x244d8fa0
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938528));
    // 0x108c30: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108c34: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108c38: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x108c3c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108c40: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108c44: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x108c48: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108c4c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108c50: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108c58);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108c58
// Address: 0x108c58 - 0x108c64

void entry_108c58(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c58: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108c5c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108c64);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108c64
// Address: 0x108c64 - 0x108c70

void entry_108c64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c64: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108c68: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108c70);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108c70
// Address: 0x108c70 - 0x108c84

void entry_108c70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c70: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108c74: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108c78: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x108c7c: 0xc07b556
    SET_GPR_U32(ctx, 31, 0x108c84);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    FUN_001ed558(rdram, ctx, runtime); return;
}


// Function: entry_108c84
// Address: 0x108c84 - 0x108c90

void entry_108c84(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108c88: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108c90);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108c90
// Address: 0x108c90 - 0x108c9c

void entry_108c90(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c90: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108c94: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108c9c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108c9c
// Address: 0x108c9c - 0x108ca8

void entry_108c9c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108c9c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108ca0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108ca8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108ca8
// Address: 0x108ca8 - 0x108cc8

void entry_108ca8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ca8: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x108cac: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x108cb0: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108cb4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108cb8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108cbc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108cc0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108cc8
// Address: 0x108cc8 - 0x108cf4

void FUN_00108cc8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108cc8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x108ccc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x108cd0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108cd4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108cd8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x108cdc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108ce0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x108ce4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108ce8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x108cec: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108cf4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108cf4
// Address: 0x108cf4 - 0x108d38

void entry_108cf4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108cf4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108cf8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x108cfc: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108d00: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108d04: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108d08: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x108d0c: 0x244d8fb0
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938544));
    // 0x108d10: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108d14: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108d18: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x108d1c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108d20: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108d24: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x108d28: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108d2c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108d30: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108d38);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108d38
// Address: 0x108d38 - 0x108d44

void entry_108d38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d38: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108d3c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108d44);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108d44
// Address: 0x108d44 - 0x108d50

void entry_108d44(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d44: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108d48: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108d50);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108d50
// Address: 0x108d50 - 0x108d64

void entry_108d50(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d50: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108d54: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108d58: 0xc7ac0034
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    // 0x108d5c: 0xc07b562
    SET_GPR_U32(ctx, 31, 0x108d64);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    FUN_001ed588(rdram, ctx, runtime); return;
}


// Function: entry_108d64
// Address: 0x108d64 - 0x108d70

void entry_108d64(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d64: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108d68: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108d70);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108d70
// Address: 0x108d70 - 0x108d7c

void entry_108d70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d70: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108d74: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108d7c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108d7c
// Address: 0x108d7c - 0x108d88

void entry_108d7c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d7c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108d80: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108d88);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108d88
// Address: 0x108d88 - 0x108da8

void entry_108d88(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108d88: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x108d8c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x108d90: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108d94: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108d98: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108d9c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108da0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108da8
// Address: 0x108da8 - 0x108dd0

void FUN_00108da8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108da8: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x108dac: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108db0: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x108db4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108db8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x108dbc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108dc0: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x108dc4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108dc8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108dd0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108dd0
// Address: 0x108dd0 - 0x108e08

void entry_108dd0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108dd0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108dd4: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x108dd8: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108ddc: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108de0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108de4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108de8: 0x244c8fc0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938560));
    // 0x108dec: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108df0: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108df4: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108df8: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108dfc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108e00: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108e08);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108e08
// Address: 0x108e08 - 0x108e14

void entry_108e08(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e08: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108e0c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108e14);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108e14
// Address: 0x108e14 - 0x108e20

void entry_108e14(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e14: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108e18: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108e20);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108e20
// Address: 0x108e20 - 0x108e30

void entry_108e20(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e20: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108e24: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108e28: 0xc07b56e
    SET_GPR_U32(ctx, 31, 0x108e30);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    FUN_001ed5b8(rdram, ctx, runtime); return;
}


// Function: entry_108e30
// Address: 0x108e30 - 0x108e3c

void entry_108e30(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e30: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108e34: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108e3c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108e3c
// Address: 0x108e3c - 0x108e48

void entry_108e3c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e3c: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108e40: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108e48);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108e48
// Address: 0x108e48 - 0x108e54

void entry_108e48(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e48: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108e4c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108e54);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108e54
// Address: 0x108e54 - 0x108e70

void entry_108e54(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e54: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108e58: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108e5c: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108e60: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108e64: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108e68: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108e70
// Address: 0x108e70 - 0x108e98

void FUN_00108e70(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e70: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x108e74: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108e78: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x108e7c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108e80: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x108e84: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108e88: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x108e8c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108e90: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108e98);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108e98
// Address: 0x108e98 - 0x108ed0

void entry_108e98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108e98: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108e9c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x108ea0: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108ea4: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108ea8: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108eac: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108eb0: 0x244c8fc0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938560));
    // 0x108eb4: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108eb8: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108ebc: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108ec0: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108ec4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108ec8: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108ed0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108ed0
// Address: 0x108ed0 - 0x108edc

void entry_108ed0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ed0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108ed4: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108edc);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108edc
// Address: 0x108edc - 0x108ee8

void entry_108edc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108edc: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108ee0: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108ee8);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108ee8
// Address: 0x108ee8 - 0x108ef8

void entry_108ee8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ee8: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108eec: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108ef0: 0xc07b576
    SET_GPR_U32(ctx, 31, 0x108ef8);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    FUN_001ed5d8(rdram, ctx, runtime); return;
}


// Function: entry_108ef8
// Address: 0x108ef8 - 0x108f04

void entry_108ef8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108ef8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108efc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108f04);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108f04
// Address: 0x108f04 - 0x108f10

void entry_108f04(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f04: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108f08: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108f10);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108f10
// Address: 0x108f10 - 0x108f1c

void entry_108f10(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f10: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108f14: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108f1c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108f1c
// Address: 0x108f1c - 0x108f38

void entry_108f1c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f1c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108f20: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108f24: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108f28: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108f2c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108f30: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00108f38
// Address: 0x108f38 - 0x108f60

void FUN_00108f38(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f38: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x108f3c: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x108f40: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x108f44: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x108f48: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x108f4c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108f50: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x108f54: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x108f58: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x108f60);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108f60
// Address: 0x108f60 - 0x108f98

void entry_108f60(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f60: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108f64: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x108f68: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x108f6c: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x108f70: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x108f74: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x108f78: 0x244c8fc0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938560));
    // 0x108f7c: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108f80: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x108f84: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108f88: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x108f8c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108f90: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x108f98);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_108f98
// Address: 0x108f98 - 0x108fa4

void entry_108f98(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108f98: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108f9c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x108fa4);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108fa4
// Address: 0x108fa4 - 0x108fb0

void entry_108fa4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fa4: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x108fa8: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108fb0);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108fb0
// Address: 0x108fb0 - 0x108fc0

void entry_108fb0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fb0: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x108fb4: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x108fb8: 0xc07b57e
    SET_GPR_U32(ctx, 31, 0x108fc0);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    FUN_001ed5f8(rdram, ctx, runtime); return;
}


// Function: entry_108fc0
// Address: 0x108fc0 - 0x108fcc

void entry_108fc0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fc0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108fc4: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x108fcc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_108fcc
// Address: 0x108fcc - 0x108fd8

void entry_108fcc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fcc: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108fd0: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x108fd8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_108fd8
// Address: 0x108fd8 - 0x108fe4

void entry_108fd8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fd8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x108fdc: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x108fe4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_108fe4
// Address: 0x108fe4 - 0x109000

void entry_108fe4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x108fe4: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x108fe8: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x108fec: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x108ff0: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x108ff4: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x108ff8: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00109000
// Address: 0x109000 - 0x109028

void FUN_00109000(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109000: 0x27bdff80
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967168));
    // 0x109004: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x109008: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x10900c: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x109010: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x109014: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109018: 0x7fbf0070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 31));
    // 0x10901c: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x109020: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x109028);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109028
// Address: 0x109028 - 0x109060

void entry_109028(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109028: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10902c: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x109030: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x109034: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x109038: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x10903c: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x109040: 0x244c8fc0
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938560));
    // 0x109044: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x109048: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x10904c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x109050: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x109054: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109058: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x109060);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_109060
// Address: 0x109060 - 0x10906c

void entry_109060(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109060: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109064: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x10906c);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10906c
// Address: 0x10906c - 0x109078

void entry_10906c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10906c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109070: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x109078);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_109078
// Address: 0x109078 - 0x109088

void entry_109078(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109078: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x10907c: 0x220202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x109080: 0xc07b586
    SET_GPR_U32(ctx, 31, 0x109088);
    { uint32_t val = READ32(ADD32(GPR_U32(ctx, 29), 52)); ctx->f[12] = *(float*)&val; }
    FUN_001ed618(rdram, ctx, runtime); return;
}


// Function: entry_109088
// Address: 0x109088 - 0x109094

void entry_109088(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109088: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10908c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x109094);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_109094
// Address: 0x109094 - 0x1090a0

void entry_109094(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109094: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109098: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1090a0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1090a0
// Address: 0x1090a0 - 0x1090ac

void entry_1090a0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1090a0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1090a4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1090ac);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1090ac
// Address: 0x1090ac - 0x1090c8

void entry_1090ac(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1090ac: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1090b0: 0x7bbf0070
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x1090b4: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1090b8: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1090bc: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1090c0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 128));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001090c8
// Address: 0x1090c8 - 0x1090f4

void FUN_001090c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1090c8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1090cc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1090d0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1090d4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1090d8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1090dc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1090e0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1090e4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1090e8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1090ec: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1090f4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1090f4
// Address: 0x1090f4 - 0x109138

void entry_1090f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1090f4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1090f8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1090fc: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x109100: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x109104: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x109108: 0x27aa0038
    SET_GPR_S32(ctx, 10, ADD32(GPR_U32(ctx, 29), 56));
    // 0x10910c: 0x244d8fc8
    SET_GPR_S32(ctx, 13, ADD32(GPR_U32(ctx, 2), 4294938568));
    // 0x109110: 0x69a30007
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x109114: 0x6da30000
    { uint32_t addr = ADD32(GPR_U32(ctx, 13), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x109118: 0x8dab0008
    SET_GPR_U32(ctx, 11, READ32(ADD32(GPR_U32(ctx, 13), 8)));
    // 0x10911c: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x109120: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x109124: 0xafab0018
    WRITE32(ADD32(GPR_U32(ctx, 29), 24), GPR_U32(ctx, 11));
    // 0x109128: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x10912c: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109130: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x109138);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 3));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_109138
// Address: 0x109138 - 0x109144

void entry_109138(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109138: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10913c: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x109144);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109144
// Address: 0x109144 - 0x109150

void entry_109144(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109144: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109148: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x109150);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_109150
// Address: 0x109150 - 0x109164

void entry_109150(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109150: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x109154: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x109158: 0x8fa60034
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    // 0x10915c: 0xc06a716
    SET_GPR_U32(ctx, 31, 0x109164);
    SET_GPR_U32(ctx, 7, READ32(ADD32(GPR_U32(ctx, 29), 56)));
    FUN_001a9c58(rdram, ctx, runtime); return;
}


// Function: entry_109164
// Address: 0x109164 - 0x109170

void entry_109164(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109164: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109168: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x109170);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_109170
// Address: 0x109170 - 0x10917c

void entry_109170(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109170: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109174: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10917c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10917c
// Address: 0x10917c - 0x109188

void entry_10917c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10917c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109180: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x109188);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_109188
// Address: 0x109188 - 0x1091a8

void entry_109188(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109188: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10918c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x109190: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x109194: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x109198: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10919c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1091a0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001091a8
// Address: 0x1091a8 - 0x1091d0

void FUN_001091a8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1091a8: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x1091ac: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x1091b0: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x1091b4: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1091b8: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x1091bc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1091c0: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x1091c4: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1091c8: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1091d0);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1091d0
// Address: 0x1091d0 - 0x1091f4

void entry_1091d0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1091d0: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1091d4: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x1091d8: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1091dc: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1091e0: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x1091e4: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x1091e8: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1091ec: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1091f4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1091f4
// Address: 0x1091f4 - 0x109200

void entry_1091f4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1091f4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1091f8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x109200);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109200
// Address: 0x109200 - 0x10920c

void entry_109200(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109200: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109204: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10920c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10920c
// Address: 0x10920c - 0x109218

void entry_10920c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10920c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x109210: 0xc070fda
    SET_GPR_U32(ctx, 31, 0x109218);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001c3f68(rdram, ctx, runtime); return;
}


// Function: entry_109218
// Address: 0x109218 - 0x109224

void entry_109218(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109218: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10921c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x109224);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_109224
// Address: 0x109224 - 0x109230

void entry_109224(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109224: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109228: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x109230);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109230
// Address: 0x109230 - 0x10923c

void entry_109230(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109230: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109234: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10923c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10923c
// Address: 0x10923c - 0x109258

void entry_10923c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10923c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x109240: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x109244: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x109248: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x10924c: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x109250: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00109258
// Address: 0x109258 - 0x109280

void FUN_00109258(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109258: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10925c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x109260: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x109264: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x109268: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10926c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109270: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x109274: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x109278: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x109280);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109280
// Address: 0x109280 - 0x1092a4

void entry_109280(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109280: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109284: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x109288: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10928c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x109290: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x109294: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x109298: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10929c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x1092a4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_1092a4
// Address: 0x1092a4 - 0x1092b0

void entry_1092a4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092a4: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1092a8: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x1092b0);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1092b0
// Address: 0x1092b0 - 0x1092bc

void entry_1092b0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092b0: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x1092b4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1092bc);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1092bc
// Address: 0x1092bc - 0x1092c8

void entry_1092bc(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092bc: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x1092c0: 0xc071060
    SET_GPR_U32(ctx, 31, 0x1092c8);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001c4180(rdram, ctx, runtime); return;
}


// Function: entry_1092c8
// Address: 0x1092c8 - 0x1092d4

void entry_1092c8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092c8: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1092cc: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x1092d4);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_1092d4
// Address: 0x1092d4 - 0x1092e0

void entry_1092d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092d4: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1092d8: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x1092e0);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1092e0
// Address: 0x1092e0 - 0x1092ec

void entry_1092e0(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092e0: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1092e4: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x1092ec);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_1092ec
// Address: 0x1092ec - 0x109308

void entry_1092ec(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1092ec: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1092f0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1092f4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1092f8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1092fc: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x109300: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_00109308
// Address: 0x109308 - 0x109330

void FUN_00109308(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109308: 0x27bdff90
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967184));
    // 0x10930c: 0x7fb20050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 18));
    // 0x109310: 0x7fb10040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 17));
    // 0x109314: 0x80902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x109318: 0x7fb00030
    WRITE128(ADD32(GPR_U32(ctx, 29), 48), GPR_VEC(ctx, 16));
    // 0x10931c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109320: 0x7fbf0060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 31));
    // 0x109324: 0xa0882d
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x109328: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x109330);
    SET_GPR_U64(ctx, 16, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109330
// Address: 0x109330 - 0x109354

void entry_109330(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109330: 0x200302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109334: 0x24022000
    SET_GPR_S32(ctx, 2, ADD32(GPR_U32(ctx, 0), 8192));
    // 0x109338: 0x27b00010
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 16));
    // 0x10933c: 0x27a70020
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 32));
    // 0x109340: 0x27a80024
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 36));
    // 0x109344: 0xafa20020
    WRITE32(ADD32(GPR_U32(ctx, 29), 32), GPR_U32(ctx, 2));
    // 0x109348: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10934c: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x109354);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 1));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_109354
// Address: 0x109354 - 0x109360

void entry_109354(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109354: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109358: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x109360);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109360
// Address: 0x109360 - 0x10936c

void entry_109360(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109360: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109364: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10936c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10936c
// Address: 0x10936c - 0x109378

void entry_10936c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10936c: 0x8fa50024
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 36)));
    // 0x109370: 0xc071068
    SET_GPR_U32(ctx, 31, 0x109378);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    FUN_001c41a0(rdram, ctx, runtime); return;
}


// Function: entry_109378
// Address: 0x109378 - 0x109384

void entry_109378(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109378: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x10937c: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x109384);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_109384
// Address: 0x109384 - 0x109390

void entry_109384(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109384: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109388: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x109390);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109390
// Address: 0x109390 - 0x10939c

void entry_109390(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109390: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109394: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x10939c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_10939c
// Address: 0x10939c - 0x1093b8

void entry_10939c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10939c: 0x240102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x1093a0: 0x7bbf0060
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x1093a4: 0x7bb20050
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x1093a8: 0x7bb10040
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x1093ac: 0x7bb00030
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x1093b0: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 112));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: FUN_001093b8
// Address: 0x1093b8 - 0x1093e4

void FUN_001093b8(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1093b8: 0x27bdff70
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 4294967152));
    // 0x1093bc: 0x7fb30070
    WRITE128(ADD32(GPR_U32(ctx, 29), 112), GPR_VEC(ctx, 19));
    // 0x1093c0: 0x7fb20060
    WRITE128(ADD32(GPR_U32(ctx, 29), 96), GPR_VEC(ctx, 18));
    // 0x1093c4: 0x80982d
    SET_GPR_U64(ctx, 19, GPR_U64(ctx, 4) + GPR_U64(ctx, 0));
    // 0x1093c8: 0x7fb10050
    WRITE128(ADD32(GPR_U32(ctx, 29), 80), GPR_VEC(ctx, 17));
    // 0x1093cc: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x1093d0: 0x7fbf0080
    WRITE128(ADD32(GPR_U32(ctx, 29), 128), GPR_VEC(ctx, 31));
    // 0x1093d4: 0xa0902d
    SET_GPR_U64(ctx, 18, GPR_U64(ctx, 5) + GPR_U64(ctx, 0));
    // 0x1093d8: 0x7fb00040
    WRITE128(ADD32(GPR_U32(ctx, 29), 64), GPR_VEC(ctx, 16));
    // 0x1093dc: 0xc046c02
    SET_GPR_U32(ctx, 31, 0x1093e4);
    SET_GPR_U64(ctx, 17, GPR_U64(ctx, 7) + GPR_U64(ctx, 0));
    fn___4CRef(rdram, ctx, runtime); return;
}


// Function: entry_1093e4
// Address: 0x1093e4 - 0x10941c

void entry_1093e4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x1093e4: 0x27b00020
    SET_GPR_S32(ctx, 16, ADD32(GPR_U32(ctx, 29), 32));
    // 0x1093e8: 0x3c020025
    SET_GPR_U32(ctx, 2, ((uint32_t)37 << 16));
    // 0x1093ec: 0x27a70010
    SET_GPR_S32(ctx, 7, ADD32(GPR_U32(ctx, 29), 16));
    // 0x1093f0: 0x27a80030
    SET_GPR_S32(ctx, 8, ADD32(GPR_U32(ctx, 29), 48));
    // 0x1093f4: 0x27a90034
    SET_GPR_S32(ctx, 9, ADD32(GPR_U32(ctx, 29), 52));
    // 0x1093f8: 0x244c8fd8
    SET_GPR_S32(ctx, 12, ADD32(GPR_U32(ctx, 2), 4294938584));
    // 0x1093fc: 0x69830007
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 7); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x109400: 0x6d830000
    { uint32_t addr = ADD32(GPR_U32(ctx, 12), 0); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_data = READ64(addr & ~7ULL); SET_GPR_U64(ctx, 3, (GPR_U64(ctx, 3) & ~mask) | (aligned_data & mask)); }
    // 0x109404: 0xb3a30017
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 23); uint32_t shift = (addr & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL << shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x109408: 0xb7a30010
    { uint32_t addr = ADD32(GPR_U32(ctx, 29), 16); uint32_t shift = ((~addr) & 7) << 3; uint64_t mask = 0xFFFFFFFFFFFFFFFFULL >> shift; uint64_t aligned_addr = addr & ~7ULL; uint64_t old_data = READ64(aligned_addr); uint64_t new_data = (old_data & ~mask) | (GPR_U64(ctx, 3) & mask); WRITE64(aligned_addr, new_data); }
    // 0x10940c: 0x220302d
    SET_GPR_U64(ctx, 6, GPR_U64(ctx, 17) + GPR_U64(ctx, 0));
    // 0x109410: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x109414: 0xc0708ec
    SET_GPR_U32(ctx, 31, 0x10941c);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    RefSetArgsFromSplice__FiP4CRefP4OTYPe(rdram, ctx, runtime); return;
}


// Function: entry_10941c
// Address: 0x10941c - 0x109428

void entry_10941c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10941c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109420: 0xc046c2a
    SET_GPR_U32(ctx, 31, 0x109428);
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    fn___as__4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_109428
// Address: 0x109428 - 0x109434

void entry_109428(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109428: 0x200202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 16) + GPR_U64(ctx, 0));
    // 0x10942c: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x109434);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_109434
// Address: 0x109434 - 0x109444

void entry_109434(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109434: 0x8fa50030
    SET_GPR_U32(ctx, 5, READ32(ADD32(GPR_U32(ctx, 29), 48)));
    // 0x109438: 0x240202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 18) + GPR_U64(ctx, 0));
    // 0x10943c: 0xc074cb6
    SET_GPR_U32(ctx, 31, 0x109444);
    SET_GPR_U32(ctx, 6, READ32(ADD32(GPR_U32(ctx, 29), 52)));
    func_001D32D8__FiP2JTl(rdram, ctx, runtime); return;
}


// Function: entry_109444
// Address: 0x109444 - 0x109450

void entry_109444(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109444: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109448: 0xc046d4e
    SET_GPR_U32(ctx, 31, 0x109450);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 34));
    SetTag__4CRef4TAGK(rdram, ctx, runtime); return;
}


// Function: entry_109450
// Address: 0x109450 - 0x10945c

void entry_109450(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109450: 0x3a0282d
    SET_GPR_U64(ctx, 5, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109454: 0xc046c06
    SET_GPR_U32(ctx, 31, 0x10945c);
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    fn___4CRefRC4CRef(rdram, ctx, runtime); return;
}


// Function: entry_10945c
// Address: 0x10945c - 0x109468

void entry_10945c(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x10945c: 0x3a0202d
    SET_GPR_U64(ctx, 4, GPR_U64(ctx, 29) + GPR_U64(ctx, 0));
    // 0x109460: 0xc046c18
    SET_GPR_U32(ctx, 31, 0x109468);
    SET_GPR_S32(ctx, 5, ADD32(GPR_U32(ctx, 0), 2));
    ctx->pc = 0x11b060; return;
}


// Function: entry_109468
// Address: 0x109468 - 0x109488

void entry_109468(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {

    // 0x109468: 0x260102d
    SET_GPR_U64(ctx, 2, GPR_U64(ctx, 19) + GPR_U64(ctx, 0));
    // 0x10946c: 0x7bbf0080
    SET_GPR_VEC(ctx, 31, READ128(ADD32(GPR_U32(ctx, 29), 128)));
    // 0x109470: 0x7bb30070
    SET_GPR_VEC(ctx, 19, READ128(ADD32(GPR_U32(ctx, 29), 112)));
    // 0x109474: 0x7bb20060
    SET_GPR_VEC(ctx, 18, READ128(ADD32(GPR_U32(ctx, 29), 96)));
    // 0x109478: 0x7bb10050
    SET_GPR_VEC(ctx, 17, READ128(ADD32(GPR_U32(ctx, 29), 80)));
    // 0x10947c: 0x7bb00040
    SET_GPR_VEC(ctx, 16, READ128(ADD32(GPR_U32(ctx, 29), 64)));
    // 0x109480: 0x3e00008
    SET_GPR_S32(ctx, 29, ADD32(GPR_U32(ctx, 29), 144));
    ctx->pc = GPR_U32(ctx, 31); return;
}


// Function: BuildEopids__Fv
// Address: 0x109488 - 0x112698

void entry_100018(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {
    // Mid-function entry at 0x100018 inside _start (0x100008 - 0x10008c)
    ctx->pc = 0x100018;
    _start(rdram, ctx, runtime);
}

void entry_1026d4(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {
    // Mid-function entry at 0x1026d4 inside entry_1026d0 (0x1026d0 - 0x1026dc)
    ctx->pc = 0x1026d4;
    entry_1026d0(rdram, ctx, runtime);
}

void entry_102784(uint8_t* rdram, R5900Context* ctx, PS2Runtime *runtime) {
    // Mid-function entry at 0x102784 inside entry_102780 (0x102780 - 0x10278c)
    ctx->pc = 0x102784;
    entry_102780(rdram, ctx, runtime);
}

