  2
運用CMOS 完全相容製程之嵌入式多次寫入記憶體之系統研究與電路設計 
System Investigation and Circuit Design for Embedded Multiple Time Programming 
Memories with CMOS Fully Compatible Processes 
計畫編號:NSC 97-2221-E-005-092 
執行時間:97 年 8 月 1 日至 98 年 7 月 31 日 
主持人:林泓均 國立中興大學電機系 教授 
Email: hclin@dragon.nchu.edu.tw 
一、中文摘要 
有鑑於以CMOS標準製程之非揮發性記憶體元件
(EEPROM)[1]與CMOS完全相容製程之多次寫入記憶
元件(MTP Cell)[2]等研究的發展，然而後者與一般標
準CMOS製程有些許設計法則(design rules)的差異，
因此本研究計畫一方面繼續尋找較先進製程可行的
MTP操作模式，另一方面在預期可能操作模式所需之
週邊控制電路系統，開發新型電路，以便使這些非揮
發性記憶體可以符合操作模式，並整合於一般CMOS
製程中。 
計畫之目標為運用目前一般CMOS完全相容製程
之EEPROM與多次寫入(MTP)記憶體、開發週邊讀寫
所需之控制電路模組，未來希望以此為基礎，進而開
發以90nm或更新製程之非揮發性之嵌入式記憶體與
週邊電路系統的嵌入式設計。在低供應電壓下，許多
挑戰必須面對，例如升壓電路、調節器、參考電壓電
路與高壓切換電路等週邊電路都必須面對未來低功
率、低電壓、縮小製程技術的難題。 
而在控制電路的改良方面，本研究使用了移位暫
存器來作為控制電路的基礎，始用移位暫存器所造成
的移位效果，達到延遲的產生，再利用這些延遲做組
合邏輯運算，達到控制訊號的產生。面對低功率、低
電壓、縮小製程技術的趨勢，這些電路模組將面臨新
的挑戰，本計畫也同時進行因應此趨勢所需改變的電
路設計技術做先期研究，例如低壓參考電路須突破一
般使用能隙參考電壓之限制，以及升壓整流電路，由
於元件縮小製程所面臨的耐壓挑戰皆已提出可能克服
的方法。 
關鍵字：非揮發性記憶體、多次寫入記憶元件、參考
電壓電路、移位暫存器、升壓整流電路 
 
Abstract 
Recent development in non-volatile memory using 
the standard CMOS technology includes EEPROM [1] 
and multiple time programming cell (MTP cell) [2]. 
However, the later still needs slightly different design 
rules to make the special memory cells. In this project, we 
continued to search for the possible MTP operation using 
the advanced CMOS process. In the mean time, we also 
developed some novel circuits which may be applied to 
the peripheral control circuits for these embedded non-
volatile memories in the standard CMOS technologies. 
The goal of this project is to develop the read/write 
control circuit modules for the embedded EEPROM and 
MTP nonvolatile memory using the CMOS fully 
compatible process. Based on the prototypes, the 
peripheral control circuits will be expended for the more 
advanced technology like 90nm technology for more 
powerful system-on-chip (SOC) applications. For low 
supply voltages, many challenges are encountered, 
including charge pump regulators, voltage reference 
circuits, high-voltage switches. They have to work well in 
the advanced processes. 
To improve the control circuits, this project utilized 
shift registers with some logic circuits to obtain the 
required delay time for generation of the control signals. 
Due to the trends of low power, low voltage, and smaller 
geometry of devices, the new design challenges need to 
be solved. We have proposed some solutions, for 
example, the low reference voltage circuit has to 
overcome the limitation of band-gap reference voltage, 
and the bias limitation of the advanced devices may make 
non-volatile memory more difficult to be embedded in the 
standard CMOS process. 
Keywords: non-volatile memory, multiple time 
programming (MTP) memory cell, reference voltage 
circuit, shift register, charge pump regulator 
 
二、計畫緣由與目的 
本計劃的目的是由文獻上提出的一種利用標準
0.35um CMOS標準製程的Single-poly EEPROM記憶體
結構[1]為基礎，因為其面積小、製程簡單、低成本
與低操作電壓等特點，這樣的非揮發性記憶體適合應
用在嵌入式系統設計的應用。最新研究文獻[2]強調
CMOS完全相容製程之多次寫入記憶元件 (Multiple 
Time Programming Cell, MTP Cell)等操作。因此本研
究計畫一方面繼續尋找較先進製程可行的MTP操作模
式，以UMC 90nm製程模擬與量測非揮發性記憶體元
件之電氣特性，其周邊電路系統由於必須儘量符合低
電壓之限制，另一方面繼續改善以0.35μm與0.18μm 
製程之另一種非揮發性記憶體所需之週邊控制電路，
預期未來適度修改後也可應用於 90nm製程。 
本研究計畫利用此標準 CMOS 製程的記憶體元
件，設計配合記憶體的週邊相關電路，包括：位址解
碼電路、電壓驅動電路、讀寫控制時序電路等完成一
系統性的設計電路。電路的操作從位址選擇到記憶元
件的內容讀取、資料寫入、資料抹除等功能，其中需
要提供穩定的特殊高、低工作電壓源與正確的動作時
序，也在本計劃之研究範圍。 
  4
         圖 4 中包括了感測放大器(Sense Amplifier)、判
讀電路(Verify Circuit)以及閂鎖電路(Latch)為主要的
部份。其中感測放大器的作用在比較由 BL1 與 RL1
進來電流的大小；而判讀電路的作用在於，當感測放
大器動作完成之後，則感測的結果會傳送到判讀電
路，經過判讀電路作判讀的動作之後，會產生 Ver 信
號，以作為整個系統做下一部動作的依據；閂鎖電路
作用在於儲存高、低位元信號，或是儲存感測後的結
果，以供參考電壓電路作電壓的轉換。 
 
Men 1
o1
o2
SAEq
SAEn
Meq
Verify
M 7 M 8
M 9 M 10
Men 2
Verify Circuit
BL 1
Reset
Sense Amplifier
Reset
RL 1
T0 T0
T1 T1
CV2CV1
T2T2
o3
o4
T3
T3
Don
Tc Tc
Din Din*
Don*
Ver
T2T2
cin rin
SAEn
Latch
 
 
圖 4. 多階感測與判讀電路 
 
 
圖 5.  臨界電壓所對應的電流分佈 
        如圖 5 為多階判讀中，機率分佈對電流的示意
圖，其中電流是在參考記憶體元件上的浮動閘施加適
當電壓所得，基本上以二分法來做為多階判讀的基
礎。而寫入動作的參考電壓，設定為 ref1、ref2 和
ref3；讀取動作的參考電壓，設定為 ref4、ref5 和
ref6 ；寫入動作的參考電壓設定成比讀取動作的參考
電壓高一點，是為了讀取時能夠更準確的感測到所儲
存的數值。舉個例子來說，假如寫入的參考電壓設定
成跟讀取一樣的話，那可能會發生感測與判讀電路有
誤判的情況，所以必須留一小段空間，當做緩衝，避
免寫入的電壓與讀取電壓相差太近，造成讀取誤動
作。 
而讀取時所使用的二分法，基本上來說，先判斷
高位元，再判斷低位元。舉例來說，假設記憶體元件
裡儲存的電荷為 0.76V，在讀取時， 先將 0.76V 讀取
出來，再和 ref5 = 0.741V 做比較，比較結果 0.76V > 
0.741V，這代表高位元為 1；然後，將參考電壓轉換
成 ref6 = 0.789V，再進行一次比較，比較結果 0.76V 
< 0.789V，這代表低位元為 0，所以最後讀出的數值
為 10。如圖 6 為寫入動作的波形圖，其中包括了寫
入前的資料判讀、寫入一段時間之後的資料檢測以及
資料交換三種動作當三種動作都模擬成功，就針對模
擬出來的波形，進而設計控制電路；而抹除動作與寫
入動作類似，但是 CV1 與 CV2 的信號為對調，可以
在不增加感測與判讀電路的前提下，而能完成抹除動
作。 
 
圖 6. 整體動作波形圖 
 
3.4 改良式位元線電壓驅動電路： 
由於以上 EEPROM 之製程為 0.35μm，因此元件
的跨壓必須特別處理，由於位源線需要高達 7V 的電
壓，且由於是 twin-well 製程，以致 NMOS 的 body 端
必須接地，所以特別設計此位元線電壓驅動電路(Bit-
line voltage driver)，此驅動器主要是由 Level Shift 電
路和一個選擇電路所組成，使 0V 和 3.5V 的輸入訊號
變成 0V 和 7V 的輸出電壓，如圖 7 所示。當 a 點為
3.5V、c 點為 7V 還有節點 21 為 0V 時，pd1、pd2 以
及 pd4 這三顆電晶體將會導通，而 pd3、nd1 以及
nd2 並不會導通，使得 BL1 為 7V，節點 4 為 3.5V，
此時各個元件仍不會超過它的耐壓；反之若當節點 a
為 7V、節點 c 為 0V 還有節點 21 為 3.5V 時，nd1、
nd2 以及 pd3 將會導通，pd1、pd2 以及 pd4 不導通，
使得 BL1 為 0V，節點 3 為 3.5V。同樣地各元件也都
不會超過元件本身所能承受的耐壓。 
然而上述所提到的節點 a、節點 c 以及節點 21 訊
號則是由前級 Level Shift 電路所提供，當電路操作在
初始狀態時節點 b 為 0V(可將 b 視為輸入信號)，節點
2 為 3.5V 而節點 21 為 0V，使得電晶體 n2 導通且節
點 cb 的電位將會被拉至 0V，此時 p53 導通使 3.5V
電壓通過，讓節點 a 的電位維持在 3.5V。最後使得電
晶體 p1 導通，節點 ab 被推到 7V，故電晶體 p2 將不
會導通。由於 adjp 電壓(通常是 3.5V)相對節點 ab
 的 7V 來說是 0 訊號，因此 p52 能夠導通讓節點 c
變為 7V，除此之外 p54 以及 n1 這兩顆電晶體也將不
  6
號，將有許多缺點，包括製程誤差太大、輸入電壓對
延遲時間沒有很多的操作空間與驅動力不足等等的問
題。因此，我們所設計的控制電路，使用了移位暫存
器來達成，並以主從式正反器來作為移位暫存器的基
礎；使用移位暫存器相對於壓控震盪器有許多優點，
包括移位暫存器為典型的數位電路，在製程變異上的
影響較小；而延遲的產生是根據使用者所輸入的頻率
來做基準，所以能自由的控制輸出的延遲時間。 
四、結果與討論 
4.1 MTP 記憶體元件的模擬與量測 
針對研究方法 3.2 中所陳述的 MTP 此種記憶體
元件結構原理，與其相關元件物理動作機制做基礎，
並配合目前業界常用來模擬製程元件的 T-CAD ISE 
10.0 平台之中的元件設計與模擬環境，基於 90nm 製
程的 design rule 來做記憶體元件的物理動作機制與時
序變化上的模擬。 
如下頁圖 13 所示，當此 MTP 記憶體元件可程
式閘（Program Gate，PG）和源極訊號線（Source 
Line，SL）這端的偏壓狀況經過時序變化為 10-7 sec 
Î10-6 sec Î10-5 sec Î10-4 sec 時，且在寫入機制
（Program）操作條件狀況為【Program PG-Side】之
下，其透過 T-CAD ISE 10.0 模擬平台環境中
Sentaurus Structure Editor（Sentaurus SE）這套元件結
構模擬工具所模擬出來的電位示意圖也會產生不同準
位條件之變化。 
我 們 實 地 測 試 Standard Performance High 
Threshold Voltage 1.2V NMOS 所組成的 MTP 記憶體
元件，在設定 VBL = 3.5V，VSG = 2.0V，VPG = 0.3V，
VSL = 0V 時，此時通道中的電流狀況便會因為在位元
線（Bit Line，BL）與選擇閘（Select Gate，SG）這
端產生所謂的 Darin-Side Injection（DSI）效應，而
將通道中所產生熱電子（CHE）注入到靠近於選擇閘
（Select Gate，SG）中，造成通道中的主要載子電荷
量隨著時間的增加而慢慢由 mA 遞減至 nA。 
讀取電壓設定為 VBL = 1.0V、VSG = 1.0V、VPG = 
1.0V、VSL = VSubstrate = 0.0V 時，便會得到誠如圖 14 所
示此記憶體元件於寫入狀態後，通道中主要載子電荷
量讀取狀態之驗證。 
4.2  感測與寫入驗證電路的晶片測試結果： 
晶片的量測是到 CIC 進行的，並使用 Agilent 
93000 SOC Test System 來進行量測。若我們在位
址”00”處寫入資料”10”， 圖 15 為寫入動作開始前的
資料確認，由於 EEPROM 記憶體陣列中第一列的輸
入(D1i)是”1”，所以導致 Vr1 保持在高電位這也代表
有資料需要寫入 EEPROM 記憶體陣列中的第一列，
而 EEPROM 記憶體陣列中第二列的輸入(D0i)是”0”，
所以 Vr0 會掉到在低電位這就表示不需要寫入資料到
EEPROM 記憶體陣列中的第二列。圖 16 為寫入動作
完成後的資料讀取結果，當 EEPROM 記憶體陣列中
第一列的輸出(D1o)為”1”時代表寫入資料成功，此時
Vr1 會由高電位降到低電位這時候週邊電路就會停止
對 EEPROM 記憶體陣列中第一列中位址”00”的 cell
進行寫入動作，而 EEPROM 記憶體陣列的第二列由
於不需要寫入資料所以輸出 D0o 一直都是”0”。圖 17
為抹除動作成功後的資料讀取結果。 
 
圖 13. MTP 記憶體元件之 CSN 於不同時序下同點之
電性圖 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 14. 寫入條件操作時通道中電流準位讀取狀況 
 
圖 15. 寫入動作開始前的資料確認 
  8
4.3.2 無電阻式之低供應電壓參考電壓電路 
一低電壓無電阻參考電壓電路，使用 0.18μm 
CMOS 製 程 技 術 提 供 了 一 個 穩 定 的 電 壓 值 約
370mV，其供應電壓範圍從 1V 變化到 3V，而總電
流消耗值大約是 450nA，並完全對抗了製程變異的影
響。其參考電壓在不同製程下變化，大概是13mV，
而溫度變化範圍從-40°C 到 -100°C，大約是 3mV，整
體電路所佔據的面積值約 0.0026 mm2。 
此無電阻式的參考電壓電路的晶片模擬結果如圖
20 和圖 21。 
-40 -30 -20 -10 0 10 20 30 40 50 60 70 80 90 100
376m
375m
374m
373m
372m
371m
370m
369m
368m
367m
366m
365m
380m
379m
378m
377m
381m
382m
圖 20.  溫度變化對輸出電壓的模擬結果 
 
圖21.  操作電壓對輸出電壓變化的模擬結果 
 
4.4 升壓/電壓調節器模擬與量測 
圖 22 為模擬當四級(N = 4)電荷幫浦電路在無負
載時，不同供應電壓時的輸出電壓，供應電壓由 1V
變化到 2.4V，當無負載電流時，輸出電壓皆很接近
理想值的(N+1)Vdd，而且如預期與操作頻率關係不
大。然而，在 1.4V 以下之供應電壓，量測值偏離模
擬值與理論值略多一點。 
圖23所示為操作頻率10MHz時，且圖11中之Ci及
Cai分別為5pF及0.5pF，負載變化範圍為0~400 A　
時，輸出電壓隨電源電壓降低及負載電流增加而下
降，且輸出電壓皆很接近模擬值。 
五、結論與績效 
由於 90nm 之製程開放給學術界不久，因此其
MTP 非揮發性記憶體之元件開發，尚未成熟，還需
要繼續努力。在 0.35μm 製程所適用的 EEPROM，需
要配合的週邊控制電路已大致完成，也已陸續發展出
較可靠與較有效率的電路，未來陸續整理，預計可以
產出 4 至 5 篇論文。 
總計近一年多來所產出之晶片計八片，其中參考電壓
與電荷幫浦電路各兩片、二階與多階EEPROM控制電
路有四片。例如圖24與圖25分別為切換式電容參考電
壓電路及改良式Racape電荷幫浦電路之晶片顯微照
片。 
1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
2
3
4
5
6
7
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Supply Voltage (V)
 Theory
 Measurement (12 MHz)
 Measurement ( 10 MHz)
 
圖 22. 四級電荷幫浦電路無負載時的輸出電壓幾乎正
比於供應電壓 
0 100 200 300 400
0
2
4
6   2 V  1.8 V
 1.6 V  1.4 V  1.2 V
 
 
O
ut
pu
t V
ol
ta
ge
 (V
)
Output Current  (μΑ)
 Simulation
Messurement
 
圖 23. 四級電荷幫浦電路頻率 10MHz 時，輸出電壓
隨電源壓降低及負載電流增加而減小 
 
 
圖 24. 切換式電容參考電壓電路晶片 
 
 
 
  10
Design & Technology, Padova, Itlay, pp. 227-230, 
2006. 
[16] J. Y. Lee, S.-E. Kim, S.-J. Song, J.-K. Kim, S. Kim, 
and H.-J. Yoo, “A regulated charge pump with small 
ripple voltage and fast start-up,” IEEE J. Solid-State 
Circuit, vol. 41, pp. 425–432, Feb 2006. 
[17] G. De Vita and G. Iannaccone, “A Sub-1-V, 
10ppm/°C, Nanopower Voltage Reference 
Generator,” IEEE J. Solid-State Circuits, vol. 42, pp. 
1526-1542, no. 7, July, 2007. 
[18] K. N. Leung and P. K. T. Mok, “A CMOS Voltage 
Reference Based on Weighted ΔVGS for CMOS 
Low-Dropout Linear Regulators,” IEEE J. Solid-
State Circuits, vol. 38, pp. 146-150, no. 1, Jan. 
2003. 
[19] B. R. Gregoire, “A Compact Switched-Capacitor 
Regulated Charge Pump Power Supply,” IEEE J. 
Solid-State Circuits, vol. 41, no. 8, pp. 1944-1953, 
August 2006. 
[20] L. H. De Carvalho Ferreira, and T. C. Pimenta, “A 
CMOS Voltage Reference for Ultra Low-Voltage 
Applications,” IEEE International Conference on 
Electronics Circuits and Systems, pp. 1-4, Dec. 2005. 
[21] H.-W. Huang, C.-Y. Hsieh, K.-H. Chen, and S.-Y. 
Kuo, “A 1V 16.9ppm/°C 250nA Switched-Capacitor 
CMOS Voltage Reference,” IEEE International 
Solid-State Circuits Conference, pp. 438-626, Feb. 
2008. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
12 
 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 97－2215－E－005－005 
計畫名稱 運用 CMOS 完全相容製程之嵌入式多次寫入記憶體之系統研究與電路設計 
出國人員姓名 
服務機關及職稱 
林泓均 
國立中興大學電機系 
會議時間地點 September 23 ~ 26, 2008 /Tsukuba, Ibaraki, Japan 
會議名稱 International Conference on Solid State Devices and Materials (SSDM 2008) 
發表論文題目 A PMOS Charge Pump for Low Supply Voltages 
 
一、 參加會議經過 
本會議為一年一度由日本國家應用物理協會主辦，與國際電機電子工程學會 (IEEE)
協辦的固態元件與材料研討會，於 9 月 23 日至 9 月 26 日在日本筑波(Tsukuba)國際會議
中心舉行，本年正好是此會議第四十次舉辦，歷史相當悠久，聚集了世界各地半導體工
業與學術界之專家，一方面發表論文，一方面觀摩各種先進技術，本會議發表了許多最
新的發展趨勢，共 749 篇論文，分 13 個子領域，包括 62 篇 invited papers、339 篇 oral 
papers、161 篇 poster papers，以及 27 篇 late news papers，範圍涵蓋新的材料、製程、元
件與電路等等，其中共同之趨勢為微小化、高頻、高速、低電壓、低功率，內容多元，
可以自由選擇個人有興趣的部分來聆聽。 
由於對通訊電路與系統，以及高速封裝技術較有興趣，因此多聆聽此相關課題。其
中 Quebec University 提出 LDPC 碼的設計方式，比起 802.11e 的 LDPC 碼的效能還好，
其方法是由小的單位矩陣平移，加上 block column 逐漸擴大的方式來提高 cycle length，
以提升 LDPC 的解碼效果，其硬體以 FPGA 驗證，可達 150MHz 操作頻率，編碼速度達
115Gbps、解碼速度達 1.3Gbps，不過，其硬體架構闡述並不清楚，所以不易與其他文線
比較。另有一篇在光纖通訊中使用 OFDM 的論文是由多倫多的 Ryerson University 提出
如何根據光纖中非線性造成的 distortion，建立 distortion 模型，然後採用 adaptive 
modulations 能有效改善接收的品質，比起一般為改善 OFDM 中之 PAPR 問題所做的種種
 
