`timescale 10ns/10ps
module flipflop_tb;
reg S,R,J,K,Din,T,CLK,RST;
wire Q_T,Q_SR,Q_JK,Q_D;
flipflop ga( S,R,J,K,Din,T,CLK,RST, Q_T,Q_SR,Q_JK,Q_D);
initial
begin
RST=1'b1;CLK = 1'b0;
# 10 RST=1'b0;S=1'b0;R=1'b0;J=1'b0;K=1'b0;Din=1'b0;T=1'b0;
# 10 S=1'b0;R=1'b1;J=1'b0;K=1'b1;Din=1'b1;T=1'b1;
# 10 S=1'b1;R=1'b0;J=1'b1;K=1'b0;
# 10 J=1'b1;K=1'b1;
# 10;
end
always #10 CLK <= ~ CLK;
endmodule 
