# 数电复习

## 考试结构

数字逻辑题 15分
(卡诺图化简、组合、时序，与非门进行构成，74153，74151，74138，74595，74161；无逻辑式化简)
EDA简答题 10分 （EDA流程、FPGA组合逻辑实现可编程、JTAG信号、Verilog->RTL，单元电路（ALU，MUL，PCcnt，移位寄存器...数电实验））
Verilog 组合电路 10分 
CPU单元电路（ALU，MUL，PCcnt，移位寄存器...数电实验）10分
Verilog 时序  10分
综合（FSM,状态转移图） 20分

##重点

74138、74151、74153书本所有例题（三人表决电路），组合逻辑分析/设计课本习题


