EDA Netlist Writer report for DUT
Sat Oct 07 18:18:02 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. EDA Netlist Writer Summary
  3. Legal Notice
  4. Flow Summary
  5. Flow Settings
  6. Flow Non-Default Global Settings
  7. Flow Elapsed Time
  8. Flow OS Summary
  9. Flow Log
 10. Analysis & Synthesis Summary
 11. Analysis & Synthesis Settings
 12. Parallel Compilation
 13. Analysis & Synthesis Source Files Read
 14. Analysis & Synthesis Resource Usage Summary
 15. Analysis & Synthesis Resource Utilization by Entity
 16. General Register Statistics
 17. Analysis & Synthesis Messages
 18. Fitter Summary
 19. Fitter Settings
 20. Parallel Compilation
 21. Pin-Out File
 22. Fitter Resource Usage Summary
 23. Input Pins
 24. Output Pins
 25. I/O Bank Usage
 26. All Package Pins
 27. Output Pin Default Load For Reported TCO
 28. I/O Assignment Warnings
 29. Fitter Resource Utilization by Entity
 30. Delay Chain Summary
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Fitter Messages
 38. Fitter Suppressed Messages
 39. Assembler Summary
 40. Assembler Settings
 41. Assembler Generated Files
 42. Assembler Device Options: D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.pof
 43. Assembler Messages
 44. Legal Notice
 45. Timing Analyzer Summary
 46. Parallel Compilation
 47. Clocks
 48. Fmax Summary
 49. Setup Summary
 50. Hold Summary
 51. Recovery Summary
 52. Removal Summary
 53. Minimum Pulse Width Summary
 54. Clock Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages
 63. EDA Netlist Writer Messages
 64. Simulation Settings
 65. Simulation Generated Files
 66. Flow Messages
 67. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------+
; EDA Netlist Writer Summary                                        ;
+---------------------------+---------------------------------------+
; EDA Netlist Writer Status ; Successful - Sat Oct 07 18:18:02 2023 ;
; Revision Name             ; DUT                                   ;
; Top-level Entity Name     ; DUT                                   ;
; Family                    ; MAX V                                 ;
; Simulation Files Creation ; Successful                            ;
+---------------------------+---------------------------------------+


----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------+
; Flow Summary                                                        ;
+-----------------------+---------------------------------------------+
; Flow Status           ; Successful - Sat Oct 07 18:18:02 2023       ;
; Quartus Prime Version ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name         ; DUT                                         ;
; Top-level Entity Name ; DUT                                         ;
; Family                ; MAX V                                       ;
; Device                ; 5M1270ZT144C5                               ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 108 / 1,270 ( 9 % )                         ;
; Total pins            ; 98 / 114 ( 86 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 10/07/2023 18:17:44 ;
; Main task         ; Compilation         ;
; Revision Name     ; DUT                 ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                      ;
+---------------------------------------------------+---------------------------------+---------------+-------------+-----------------------------------+
; Assignment Name                                   ; Value                           ; Default Value ; Entity Name ; Section Id                        ;
+---------------------------------------------------+---------------------------------+---------------+-------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                             ; 132127254425639.169668286307184 ; --            ; --          ; --                                ;
; EDA_DESIGN_INSTANCE_NAME                          ; dut_instance                    ; --            ; --          ; Testbench.vhdl                    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                   ; Off                             ; --            ; --          ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                   ; Off                             ; --            ; --          ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                   ; Off                             ; --            ; --          ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST                   ; Off                             ; --            ; --          ; eda_board_design_symbol           ;
; EDA_GENERATE_GATE_LEVEL_SIMULATION_COMMAND_SCRIPT ; On                              ; --            ; --          ; eda_simulation                    ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH              ; Testbench.vhdl                  ; --            ; --          ; eda_simulation                    ;
; EDA_OUTPUT_DATA_FORMAT                            ; Vhdl                            ; --            ; --          ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                               ; ModelSim-Altera (VHDL)          ; <None>        ; --          ; --                                ;
; EDA_TEST_BENCH_ENABLE_STATUS                      ; TEST_BENCH_MODE                 ; --            ; --          ; eda_simulation                    ;
; EDA_TEST_BENCH_FILE                               ; TRACEFILE.txt                   ; --            ; --          ; Testbench.vhdl                    ;
; EDA_TEST_BENCH_FILE                               ; testbench.vhdl                  ; --            ; --          ; Testbench.vhdl                    ;
; EDA_TEST_BENCH_MODULE_NAME                        ; Testbench                       ; --            ; --          ; Testbench.vhdl                    ;
; EDA_TEST_BENCH_NAME                               ; Testbench.vhdl                  ; --            ; --          ; eda_simulation                    ;
; EDA_TIME_SCALE                                    ; 1 ps                            ; --            ; --          ; eda_simulation                    ;
; MAX_CORE_JUNCTION_TEMP                            ; 85                              ; --            ; --          ; --                                ;
; MIN_CORE_JUNCTION_TEMP                            ; 0                               ; --            ; --          ; --                                ;
; POWER_PRESET_COOLING_SOLUTION                     ; No Heat Sink With Still Air     ; --            ; --          ; --                                ;
; PROJECT_OUTPUT_DIRECTORY                          ; output_files                    ; --            ; --          ; --                                ;
+---------------------------------------------------+---------------------------------+---------------+-------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:00:11     ; 1.0                     ; 4758 MB             ; 00:00:18                           ;
; Fitter               ; 00:00:01     ; 1.0                     ; 5335 MB             ; 00:00:01                           ;
; Assembler            ; 00:00:01     ; 1.0                     ; 4661 MB             ; 00:00:00                           ;
; Timing Analyzer      ; 00:00:00     ; 1.0                     ; 4681 MB             ; 00:00:01                           ;
; EDA Netlist Writer   ; 00:00:02     ; 1.0                     ; 4627 MB             ; 00:00:01                           ;
; Total                ; 00:00:15     ; --                      ; --                  ; 00:00:21                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-OME12VH  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; DESKTOP-OME12VH  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; DESKTOP-OME12VH  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; DESKTOP-OME12VH  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; DESKTOP-OME12VH  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off BrentKung_Adder -c DUT
quartus_fit --read_settings_files=off --write_settings_files=off BrentKung_Adder -c DUT
quartus_asm --read_settings_files=off --write_settings_files=off BrentKung_Adder -c DUT
quartus_sta BrentKung_Adder -c DUT
quartus_eda --read_settings_files=off --write_settings_files=off BrentKung_Adder -c DUT



+---------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                              ;
+-----------------------------+---------------------------------------------+
; Analysis & Synthesis Status ; Successful - Sat Oct 07 18:17:54 2023       ;
; Quartus Prime Version       ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name               ; DUT                                         ;
; Top-level Entity Name       ; DUT                                         ;
; Family                      ; MAX V                                       ;
; Total logic elements        ; 108                                         ;
; Total pins                  ; 98                                          ;
; Total virtual pins          ; 0                                           ;
; UFM blocks                  ; 0 / 1 ( 0 % )                               ;
+-----------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; 5M1270ZT144C5      ;                    ;
; Top-level entity name                                            ; DUT                ; DUT                ;
; Family name                                                      ; MAX V              ; Cyclone V          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                     ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                 ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------+---------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                          ; Library ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------+---------+
; Gates.vhdl                       ; yes             ; User VHDL File  ; D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl           ;         ;
; brentkung_adder.vhdl             ; yes             ; User VHDL File  ; D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl ;         ;
; DUT.vhdl                         ; yes             ; User VHDL File  ; D:/Sem-7/VLSI_Design/Assignment3/DUT.vhdl             ;         ;
+----------------------------------+-----------------+-----------------+-------------------------------------------------------+---------+


+---------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                   ;
+---------------------------------------------+-----------------+
; Resource                                    ; Usage           ;
+---------------------------------------------+-----------------+
; Total logic elements                        ; 108             ;
;     -- Combinational with no register       ; 108             ;
;     -- Register only                        ; 0               ;
;     -- Combinational with a register        ; 0               ;
;                                             ;                 ;
; Logic element usage by number of LUT inputs ;                 ;
;     -- 4 input functions                    ; 72              ;
;     -- 3 input functions                    ; 29              ;
;     -- 2 input functions                    ; 7               ;
;     -- 1 input functions                    ; 0               ;
;     -- 0 input functions                    ; 0               ;
;                                             ;                 ;
; Logic elements by mode                      ;                 ;
;     -- normal mode                          ; 108             ;
;     -- arithmetic mode                      ; 0               ;
;     -- qfbk mode                            ; 0               ;
;     -- register cascade mode                ; 0               ;
;     -- synchronous clear/load mode          ; 0               ;
;     -- asynchronous clear/load mode         ; 0               ;
;                                             ;                 ;
; Total registers                             ; 0               ;
; I/O pins                                    ; 98              ;
; Maximum fan-out node                        ; input_vector[3] ;
; Maximum fan-out                             ; 5               ;
; Total fan-out                               ; 422             ;
; Average fan-out                             ; 2.05            ;
+---------------------------------------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                   ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                        ; Entity Name ; Library Name ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
; |DUT                                   ; 108 (0)     ; 0            ; 0          ; 98   ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT                                                       ; DUT         ; work         ;
;    |brentkung:add_instance|            ; 108 (0)     ; 0            ; 0          ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance                                ; brentkung   ; work         ;
;       |Cin_map_G:cmapg|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|Cin_map_G:cmapg                ; Cin_map_G   ; work         ;
;       |abcgate:\abc_gates_g1:10:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:10:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:11:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:11:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:12:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:12:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:13:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:13:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:14:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:14:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:2:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:3:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:3:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:4:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:4:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:5:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:5:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:6:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:6:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:7:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:7:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:8:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:8:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:9:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:9:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:0:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:2:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:3:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:3:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:4:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:4:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:6:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:6:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:0:abc_i|  ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:2:abc_i|  ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g4:0:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g4:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:abc_c10|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c10                ; abcgate     ; work         ;
;       |abcgate:abc_c11|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c11                ; abcgate     ; work         ;
;       |abcgate:abc_c12|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c12                ; abcgate     ; work         ;
;       |abcgate:abc_c13|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c13                ; abcgate     ; work         ;
;       |abcgate:abc_c14|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c14                ; abcgate     ; work         ;
;       |abcgate:abc_c15|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c15                ; abcgate     ; work         ;
;       |abcgate:abc_c16|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c16                ; abcgate     ; work         ;
;       |abcgate:abc_c17|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c17                ; abcgate     ; work         ;
;       |abcgate:abc_c18|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c18                ; abcgate     ; work         ;
;       |abcgate:abc_c19|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c19                ; abcgate     ; work         ;
;       |abcgate:abc_c20|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c20                ; abcgate     ; work         ;
;       |abcgate:abc_c21|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c21                ; abcgate     ; work         ;
;       |abcgate:abc_c22|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c22                ; abcgate     ; work         ;
;       |abcgate:abc_c23|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c23                ; abcgate     ; work         ;
;       |abcgate:abc_c24|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c24                ; abcgate     ; work         ;
;       |abcgate:abc_c25|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c25                ; abcgate     ; work         ;
;       |abcgate:abc_c26|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c26                ; abcgate     ; work         ;
;       |abcgate:abc_c27|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c27                ; abcgate     ; work         ;
;       |abcgate:abc_c28|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c28                ; abcgate     ; work         ;
;       |abcgate:abc_c29|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c29                ; abcgate     ; work         ;
;       |abcgate:abc_c2|                 ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c2                 ; abcgate     ; work         ;
;       |abcgate:abc_c31|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c31                ; abcgate     ; work         ;
;       |abcgate:abc_c32|                ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c32                ; abcgate     ; work         ;
;       |abcgate:abc_c3|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c3                 ; abcgate     ; work         ;
;       |abcgate:abc_c4|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c4                 ; abcgate     ; work         ;
;       |abcgate:abc_c5|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c5                 ; abcgate     ; work         ;
;       |abcgate:abc_c6|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c6                 ; abcgate     ; work         ;
;       |abcgate:abc_c7|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c7                 ; abcgate     ; work         ;
;       |abcgate:abc_c8|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c8                 ; abcgate     ; work         ;
;       |abcgate:abc_c9|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c9                 ; abcgate     ; work         ;
;       |xorgate:\sum_xors:0:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:0:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:10:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:10:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:11:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:11:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:12:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:12:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:13:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:13:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:14:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:14:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:15:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:15:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:16:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:16:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:17:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:17:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:18:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:18:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:19:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:19:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:1:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:1:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:20:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:20:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:21:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:21:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:22:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:22:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:23:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:23:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:24:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:24:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:25:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:25:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:26:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:26:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:27:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:27:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:28:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:28:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:29:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:29:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:2:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:2:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:30:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:30:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:31:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:31:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:3:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:3:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:4:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:4:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:5:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:5:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:6:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:6:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:7:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:7:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:8:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:8:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:9:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:9:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\xor_gates_p0:0:xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\xor_gates_p0:0:xor_i  ; xorgate     ; work         ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 07 18:17:43 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off BrentKung_Adder -c DUT
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 8 design units, including 4 entities, in source file gates.vhdl
    Info (12022): Found design unit 1: andgate-trivial File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 9
    Info (12022): Found design unit 2: xorgate-trivial File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 22
    Info (12022): Found design unit 3: abcgate-trivial File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 35
    Info (12022): Found design unit 4: Cin_map_G-trivial File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 48
    Info (12023): Found entity 1: andgate File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 4
    Info (12023): Found entity 2: xorgate File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 17
    Info (12023): Found entity 3: abcgate File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 30
    Info (12023): Found entity 4: Cin_map_G File: D:/Sem-7/VLSI_Design/Assignment3/Gates.vhdl Line: 43
Info (12021): Found 2 design units, including 1 entities, in source file brentkung_adder.vhdl
    Info (12022): Found design unit 1: brentkung-behave File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 15
    Info (12023): Found entity 1: brentkung File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file dut.vhdl
    Info (12022): Found design unit 1: DUT-DutWrap File: D:/Sem-7/VLSI_Design/Assignment3/DUT.vhdl Line: 12
    Info (12023): Found entity 1: DUT File: D:/Sem-7/VLSI_Design/Assignment3/DUT.vhdl Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file testbench.vhdl
    Info (12022): Found design unit 1: Testbench-Behave File: D:/Sem-7/VLSI_Design/Assignment3/testbench.vhdl Line: 9
    Info (12023): Found entity 1: Testbench File: D:/Sem-7/VLSI_Design/Assignment3/testbench.vhdl Line: 7
Info (12127): Elaborating entity "DUT" for the top level hierarchy
Info (12128): Elaborating entity "brentkung" for hierarchy "brentkung:add_instance" File: D:/Sem-7/VLSI_Design/Assignment3/DUT.vhdl Line: 25
Info (12128): Elaborating entity "xorgate" for hierarchy "brentkung:add_instance|xorgate:\xor_gates_p0:0:xor_i" File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 46
Info (12128): Elaborating entity "andgate" for hierarchy "brentkung:add_instance|andgate:\and_gates_g0:1:and_i" File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 51
Info (12128): Elaborating entity "Cin_map_G" for hierarchy "brentkung:add_instance|Cin_map_G:cmapg" File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 55
Info (12128): Elaborating entity "abcgate" for hierarchy "brentkung:add_instance|abcgate:\abc_gates_g1:0:abc_i" File: D:/Sem-7/VLSI_Design/Assignment3/brentkung_adder.vhdl Line: 62
Info (21057): Implemented 206 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 65 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 108 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4758 megabytes
    Info: Processing ended: Sat Oct 07 18:17:54 2023
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:18


+---------------------------------------------------------------------+
; Fitter Summary                                                      ;
+-----------------------+---------------------------------------------+
; Fitter Status         ; Successful - Sat Oct 07 18:17:56 2023       ;
; Quartus Prime Version ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name         ; DUT                                         ;
; Top-level Entity Name ; DUT                                         ;
; Family                ; MAX V                                       ;
; Device                ; 5M1270ZT144C5                               ;
; Timing Models         ; Final                                       ;
; Total logic elements  ; 108 / 1,270 ( 9 % )                         ;
; Total pins            ; 98 / 114 ( 86 % )                           ;
; Total virtual pins    ; 0                                           ;
; UFM blocks            ; 0 / 1 ( 0 % )                               ;
+-----------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; 5M1270ZT144C5                  ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                             ; On                             ;
; Enable compact report table                                        ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner             ; On                             ; On                             ;
; Power Optimization During Fitting                                  ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Periphery to Core Placement and Routing Optimization               ; Off                            ; Off                            ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 108 / 1,270 ( 9 % ) ;
;     -- Combinational with no register       ; 108                 ;
;     -- Register only                        ; 0                   ;
;     -- Combinational with a register        ; 0                   ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 72                  ;
;     -- 3 input functions                    ; 29                  ;
;     -- 2 input functions                    ; 7                   ;
;     -- 1 input functions                    ; 0                   ;
;     -- 0 input functions                    ; 0                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 108                 ;
;     -- arithmetic mode                      ; 0                   ;
;     -- qfbk mode                            ; 0                   ;
;     -- register cascade mode                ; 0                   ;
;     -- synchronous clear/load mode          ; 0                   ;
;     -- asynchronous clear/load mode         ; 0                   ;
;                                             ;                     ;
; Total registers                             ; 0 / 1,270 ( 0 % )   ;
; Total LABs                                  ; 16 / 127 ( 13 % )   ;
; Logic elements in carry chains              ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 98 / 114 ( 86 % )   ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )     ;
;                                             ;                     ;
; UFM blocks                                  ; 0 / 1 ( 0 % )       ;
;                                             ;                     ;
;     -- Total Fixed Point DSP Blocks         ; 0                   ;
;     -- Total Floating Point DSP Blocks      ; 0                   ;
;                                             ;                     ;
; Global signals                              ; 0                   ;
;     -- Global clocks                        ; 0 / 4 ( 0 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )       ;
; Average interconnect usage (total/H/V)      ; 3.5% / 3.1% / 3.9%  ;
; Peak interconnect usage (total/H/V)         ; 3.6% / 3.8% / 4.8%  ;
; Maximum fan-out                             ; 5                   ;
; Highest non-global fan-out                  ; 5                   ;
; Total fan-out                               ; 422                 ;
; Average fan-out                             ; 2.05                ;
+---------------------------------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ; Slow Slew Rate ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
; input_vector[0]  ; 16    ; 1        ; 0            ; 7            ; 4           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[10] ; 102   ; 3        ; 17           ; 7            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[11] ; 98    ; 3        ; 17           ; 6            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[12] ; 74    ; 3        ; 17           ; 1            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[13] ; 91    ; 3        ; 17           ; 5            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[14] ; 88    ; 3        ; 17           ; 5            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[15] ; 85    ; 3        ; 17           ; 5            ; 5           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[16] ; 111   ; 2        ; 15           ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[17] ; 112   ; 2        ; 14           ; 11           ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[18] ; 121   ; 2        ; 10           ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[19] ; 119   ; 2        ; 11           ; 11           ; 3           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[1]  ; 15    ; 1        ; 0            ; 7            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[20] ; 130   ; 2        ; 8            ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[21] ; 123   ; 2        ; 9            ; 11           ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[22] ; 62    ; 4        ; 10           ; 3            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[23] ; 68    ; 4        ; 13           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[24] ; 28    ; 1        ; 0            ; 5            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[25] ; 84    ; 3        ; 17           ; 4            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[26] ; 69    ; 4        ; 14           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[27] ; 57    ; 4        ; 8            ; 3            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[28] ; 39    ; 4        ; 2            ; 3            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[29] ; 50    ; 4        ; 7            ; 3            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[2]  ; 18    ; 1        ; 0            ; 7            ; 5           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[30] ; 44    ; 4        ; 5            ; 3            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[31] ; 45    ; 4        ; 6            ; 3            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[32] ; 41    ; 4        ; 3            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[33] ; 8     ; 1        ; 0            ; 8            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[34] ; 144   ; 2        ; 1            ; 11           ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[35] ; 12    ; 1        ; 0            ; 7            ; 0           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[36] ; 20    ; 1        ; 0            ; 7            ; 6           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[37] ; 134   ; 2        ; 7            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[38] ; 143   ; 2        ; 2            ; 11           ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[39] ; 142   ; 2        ; 3            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[3]  ; 7     ; 1        ; 0            ; 8            ; 0           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[40] ; 140   ; 2        ; 4            ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[41] ; 107   ; 3        ; 17           ; 9            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[42] ; 104   ; 3        ; 17           ; 8            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[43] ; 94    ; 3        ; 17           ; 6            ; 4           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[44] ; 87    ; 3        ; 17           ; 5            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[45] ; 79    ; 3        ; 17           ; 3            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[46] ; 80    ; 3        ; 17           ; 3            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[47] ; 86    ; 3        ; 17           ; 5            ; 4           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[48] ; 109   ; 2        ; 16           ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[49] ; 114   ; 2        ; 12           ; 11           ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[4]  ; 141   ; 2        ; 4            ; 11           ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[50] ; 120   ; 2        ; 10           ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[51] ; 125   ; 2        ; 9            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[52] ; 124   ; 2        ; 9            ; 11           ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[53] ; 93    ; 3        ; 17           ; 6            ; 5           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[54] ; 96    ; 3        ; 17           ; 6            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[55] ; 59    ; 4        ; 9            ; 3            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[56] ; 118   ; 2        ; 11           ; 11           ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[57] ; 66    ; 4        ; 12           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[58] ; 67    ; 4        ; 12           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[59] ; 55    ; 4        ; 8            ; 3            ; 1           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[5]  ; 137   ; 2        ; 6            ; 11           ; 3           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[60] ; 52    ; 4        ; 8            ; 3            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[61] ; 49    ; 4        ; 7            ; 3            ; 2           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[62] ; 42    ; 4        ; 4            ; 3            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[63] ; 43    ; 4        ; 5            ; 3            ; 3           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[64] ; 38    ; 4        ; 2            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[6]  ; 129   ; 2        ; 8            ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[7]  ; 131   ; 2        ; 8            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[8]  ; 138   ; 2        ; 5            ; 11           ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
; input_vector[9]  ; 105   ; 3        ; 17           ; 8            ; 0           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ; no             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; output_vector[0]  ; 13    ; 1        ; 0            ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[10] ; 81    ; 3        ; 17           ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[11] ; 97    ; 3        ; 17           ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[12] ; 76    ; 3        ; 17           ; 2            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[13] ; 89    ; 3        ; 17           ; 5            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[14] ; 101   ; 3        ; 17           ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[15] ; 103   ; 3        ; 17           ; 8            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[16] ; 122   ; 2        ; 10           ; 11           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[17] ; 113   ; 2        ; 13           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[18] ; 117   ; 2        ; 11           ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[19] ; 127   ; 2        ; 9            ; 11           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[1]  ; 6     ; 1        ; 0            ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[20] ; 58    ; 4        ; 9            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[21] ; 95    ; 3        ; 17           ; 6            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[22] ; 60    ; 4        ; 9            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[23] ; 29    ; 1        ; 0            ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[24] ; 61    ; 4        ; 10           ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[25] ; 63    ; 4        ; 10           ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[26] ; 53    ; 4        ; 8            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[27] ; 40    ; 4        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[28] ; 48    ; 4        ; 7            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[29] ; 51    ; 4        ; 7            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[2]  ; 14    ; 1        ; 0            ; 7            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[30] ; 31    ; 1        ; 0            ; 4            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[31] ; 32    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[32] ; 37    ; 4        ; 1            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[3]  ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[4]  ; 5     ; 1        ; 0            ; 9            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[5]  ; 133   ; 2        ; 7            ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[6]  ; 132   ; 2        ; 7            ; 11           ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[7]  ; 139   ; 2        ; 5            ; 11           ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[8]  ; 108   ; 3        ; 17           ; 10           ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; output_vector[9]  ; 106   ; 3        ; 17           ; 9            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 25 ( 64 % ) ; 3.3V          ; --           ;
; 2        ; 29 / 30 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 29 ( 90 % ) ; 3.3V          ; --           ;
; 4        ; 27 / 30 ( 90 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage    ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 3          ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 5          ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 7          ; 1        ; output_vector[3]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 9          ; 1        ; output_vector[4]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 10         ; 1        ; output_vector[1]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 14         ; 1        ; input_vector[3]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 15         ; 1        ; input_vector[33]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; input_vector[35]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 22         ; 1        ; output_vector[0]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 23         ; 1        ; output_vector[2]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 24         ; 1        ; input_vector[1]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 25         ; 1        ; input_vector[0]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; input_vector[2]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; input_vector[36]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; input_vector[24]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ; 37         ; 1        ; output_vector[23] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 30       ; 41         ; 1        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; output_vector[30] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 47         ; 1        ; output_vector[31] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK              ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO              ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; output_vector[32] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 57         ; 4        ; input_vector[64]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 60         ; 4        ; input_vector[28]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 62         ; 4        ; output_vector[27] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 63         ; 4        ; input_vector[32]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 67         ; 4        ; input_vector[62]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ; 68         ; 4        ; input_vector[63]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 44       ; 69         ; 4        ; input_vector[30]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 45       ; 74         ; 4        ; input_vector[31]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; output_vector[28] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 76         ; 4        ; input_vector[61]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 50       ; 77         ; 4        ; input_vector[29]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 51       ; 78         ; 4        ; output_vector[29] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 52       ; 79         ; 4        ; input_vector[60]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 53       ; 80         ; 4        ; output_vector[26] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 54       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; input_vector[59]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; input_vector[27]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 83         ; 4        ; output_vector[20] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 84         ; 4        ; input_vector[55]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 85         ; 4        ; output_vector[22] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 61       ; 86         ; 4        ; output_vector[24] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 87         ; 4        ; input_vector[22]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 63       ; 88         ; 4        ; output_vector[25] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; input_vector[57]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 67       ; 92         ; 4        ; input_vector[58]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 95         ; 4        ; input_vector[23]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 98         ; 4        ; input_vector[26]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 101        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 104        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; input_vector[12]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; output_vector[12] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*              ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; input_vector[45]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 124        ; 3        ; input_vector[46]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 127        ; 3        ; output_vector[10] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; input_vector[25]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 130        ; 3        ; input_vector[15]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 131        ; 3        ; input_vector[47]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 132        ; 3        ; input_vector[44]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 133        ; 3        ; input_vector[14]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 134        ; 3        ; output_vector[13] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; input_vector[13]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; input_vector[53]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 137        ; 3        ; input_vector[43]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 138        ; 3        ; output_vector[21] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 96       ; 139        ; 3        ; input_vector[54]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 140        ; 3        ; output_vector[11] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ; 141        ; 3        ; input_vector[11]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; output_vector[14] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ; 146        ; 3        ; input_vector[10]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 103      ; 147        ; 3        ; output_vector[15] ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 151        ; 3        ; input_vector[42]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 152        ; 3        ; input_vector[9]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 154        ; 3        ; output_vector[9]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 107      ; 156        ; 3        ; input_vector[41]  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 158        ; 3        ; output_vector[8]  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ; 164        ; 2        ; input_vector[48]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*              ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; input_vector[16]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 112      ; 171        ; 2        ; input_vector[17]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 113      ; 174        ; 2        ; output_vector[17] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 177        ; 2        ; input_vector[49]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 115      ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; output_vector[18] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 118      ; 181        ; 2        ; input_vector[56]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 182        ; 2        ; input_vector[19]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 183        ; 2        ; input_vector[50]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 184        ; 2        ; input_vector[18]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 185        ; 2        ; output_vector[16] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 186        ; 2        ; input_vector[21]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 187        ; 2        ; input_vector[52]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 125      ; 188        ; 2        ; input_vector[51]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT            ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; output_vector[19] ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 128      ;            ;          ; GNDINT            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; input_vector[6]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 191        ; 2        ; input_vector[20]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 192        ; 2        ; input_vector[7]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 132      ; 193        ; 2        ; output_vector[6]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 194        ; 2        ; output_vector[5]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 134      ; 195        ; 2        ; input_vector[37]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 135      ;            ;          ; GNDIO             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2            ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; input_vector[5]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 138      ; 200        ; 2        ; input_vector[8]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 139      ; 201        ; 2        ; output_vector[7]  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 140      ; 204        ; 2        ; input_vector[40]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 141      ; 205        ; 2        ; input_vector[4]   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 142      ; 208        ; 2        ; input_vector[39]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 143      ; 212        ; 2        ; input_vector[38]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 144      ; 215        ; 2        ; input_vector[34]  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+-------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-------------------+-----------------------------+
; Pin Name          ; Reason                      ;
+-------------------+-----------------------------+
; output_vector[0]  ; Missing location assignment ;
; output_vector[1]  ; Missing location assignment ;
; output_vector[2]  ; Missing location assignment ;
; output_vector[3]  ; Missing location assignment ;
; output_vector[4]  ; Missing location assignment ;
; output_vector[5]  ; Missing location assignment ;
; output_vector[6]  ; Missing location assignment ;
; output_vector[7]  ; Missing location assignment ;
; output_vector[8]  ; Missing location assignment ;
; output_vector[9]  ; Missing location assignment ;
; output_vector[10] ; Missing location assignment ;
; output_vector[11] ; Missing location assignment ;
; output_vector[12] ; Missing location assignment ;
; output_vector[13] ; Missing location assignment ;
; output_vector[14] ; Missing location assignment ;
; output_vector[15] ; Missing location assignment ;
; output_vector[16] ; Missing location assignment ;
; output_vector[17] ; Missing location assignment ;
; output_vector[18] ; Missing location assignment ;
; output_vector[19] ; Missing location assignment ;
; output_vector[20] ; Missing location assignment ;
; output_vector[21] ; Missing location assignment ;
; output_vector[22] ; Missing location assignment ;
; output_vector[23] ; Missing location assignment ;
; output_vector[24] ; Missing location assignment ;
; output_vector[25] ; Missing location assignment ;
; output_vector[26] ; Missing location assignment ;
; output_vector[27] ; Missing location assignment ;
; output_vector[28] ; Missing location assignment ;
; output_vector[29] ; Missing location assignment ;
; output_vector[30] ; Missing location assignment ;
; output_vector[31] ; Missing location assignment ;
; output_vector[32] ; Missing location assignment ;
; input_vector[0]   ; Missing location assignment ;
; input_vector[1]   ; Missing location assignment ;
; input_vector[33]  ; Missing location assignment ;
; input_vector[2]   ; Missing location assignment ;
; input_vector[34]  ; Missing location assignment ;
; input_vector[3]   ; Missing location assignment ;
; input_vector[35]  ; Missing location assignment ;
; input_vector[4]   ; Missing location assignment ;
; input_vector[36]  ; Missing location assignment ;
; input_vector[5]   ; Missing location assignment ;
; input_vector[37]  ; Missing location assignment ;
; input_vector[6]   ; Missing location assignment ;
; input_vector[38]  ; Missing location assignment ;
; input_vector[7]   ; Missing location assignment ;
; input_vector[39]  ; Missing location assignment ;
; input_vector[8]   ; Missing location assignment ;
; input_vector[40]  ; Missing location assignment ;
; input_vector[9]   ; Missing location assignment ;
; input_vector[41]  ; Missing location assignment ;
; input_vector[10]  ; Missing location assignment ;
; input_vector[42]  ; Missing location assignment ;
; input_vector[11]  ; Missing location assignment ;
; input_vector[43]  ; Missing location assignment ;
; input_vector[12]  ; Missing location assignment ;
; input_vector[44]  ; Missing location assignment ;
; input_vector[13]  ; Missing location assignment ;
; input_vector[45]  ; Missing location assignment ;
; input_vector[14]  ; Missing location assignment ;
; input_vector[46]  ; Missing location assignment ;
; input_vector[15]  ; Missing location assignment ;
; input_vector[47]  ; Missing location assignment ;
; input_vector[16]  ; Missing location assignment ;
; input_vector[48]  ; Missing location assignment ;
; input_vector[17]  ; Missing location assignment ;
; input_vector[49]  ; Missing location assignment ;
; input_vector[18]  ; Missing location assignment ;
; input_vector[50]  ; Missing location assignment ;
; input_vector[19]  ; Missing location assignment ;
; input_vector[51]  ; Missing location assignment ;
; input_vector[20]  ; Missing location assignment ;
; input_vector[52]  ; Missing location assignment ;
; input_vector[21]  ; Missing location assignment ;
; input_vector[53]  ; Missing location assignment ;
; input_vector[22]  ; Missing location assignment ;
; input_vector[54]  ; Missing location assignment ;
; input_vector[23]  ; Missing location assignment ;
; input_vector[55]  ; Missing location assignment ;
; input_vector[24]  ; Missing location assignment ;
; input_vector[56]  ; Missing location assignment ;
; input_vector[25]  ; Missing location assignment ;
; input_vector[57]  ; Missing location assignment ;
; input_vector[26]  ; Missing location assignment ;
; input_vector[58]  ; Missing location assignment ;
; input_vector[27]  ; Missing location assignment ;
; input_vector[59]  ; Missing location assignment ;
; input_vector[28]  ; Missing location assignment ;
; input_vector[60]  ; Missing location assignment ;
; input_vector[29]  ; Missing location assignment ;
; input_vector[61]  ; Missing location assignment ;
; input_vector[30]  ; Missing location assignment ;
; input_vector[62]  ; Missing location assignment ;
; input_vector[31]  ; Missing location assignment ;
; input_vector[63]  ; Missing location assignment ;
; input_vector[32]  ; Missing location assignment ;
; input_vector[64]  ; Missing location assignment ;
+-------------------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                 ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                        ; Entity Name ; Library Name ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
; |DUT                                   ; 108 (0)     ; 0            ; 0          ; 98   ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT                                                       ; DUT         ; work         ;
;    |brentkung:add_instance|            ; 108 (0)     ; 0            ; 0          ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance                                ; brentkung   ; work         ;
;       |Cin_map_G:cmapg|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|Cin_map_G:cmapg                ; Cin_map_G   ; work         ;
;       |abcgate:\abc_gates_g1:10:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:10:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:11:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:11:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:12:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:12:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:13:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:13:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:14:abc_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:14:abc_i ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:2:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:3:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:3:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:4:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:4:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:5:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:5:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:6:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:6:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:7:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:7:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:8:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:8:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g1:9:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g1:9:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:0:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:2:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:3:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:3:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:4:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:4:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g2:6:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g2:6:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:0:abc_i|  ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:1:abc_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:1:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g3:2:abc_i|  ; 3 (3)       ; 0            ; 0          ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g3:2:abc_i  ; abcgate     ; work         ;
;       |abcgate:\abc_gates_g4:0:abc_i|  ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:\abc_gates_g4:0:abc_i  ; abcgate     ; work         ;
;       |abcgate:abc_c10|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c10                ; abcgate     ; work         ;
;       |abcgate:abc_c11|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c11                ; abcgate     ; work         ;
;       |abcgate:abc_c12|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c12                ; abcgate     ; work         ;
;       |abcgate:abc_c13|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c13                ; abcgate     ; work         ;
;       |abcgate:abc_c14|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c14                ; abcgate     ; work         ;
;       |abcgate:abc_c15|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c15                ; abcgate     ; work         ;
;       |abcgate:abc_c16|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c16                ; abcgate     ; work         ;
;       |abcgate:abc_c17|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c17                ; abcgate     ; work         ;
;       |abcgate:abc_c18|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c18                ; abcgate     ; work         ;
;       |abcgate:abc_c19|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c19                ; abcgate     ; work         ;
;       |abcgate:abc_c20|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c20                ; abcgate     ; work         ;
;       |abcgate:abc_c21|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c21                ; abcgate     ; work         ;
;       |abcgate:abc_c22|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c22                ; abcgate     ; work         ;
;       |abcgate:abc_c23|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c23                ; abcgate     ; work         ;
;       |abcgate:abc_c24|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c24                ; abcgate     ; work         ;
;       |abcgate:abc_c25|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c25                ; abcgate     ; work         ;
;       |abcgate:abc_c26|                ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c26                ; abcgate     ; work         ;
;       |abcgate:abc_c27|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c27                ; abcgate     ; work         ;
;       |abcgate:abc_c28|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c28                ; abcgate     ; work         ;
;       |abcgate:abc_c29|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c29                ; abcgate     ; work         ;
;       |abcgate:abc_c2|                 ; 2 (2)       ; 0            ; 0          ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c2                 ; abcgate     ; work         ;
;       |abcgate:abc_c31|                ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c31                ; abcgate     ; work         ;
;       |abcgate:abc_c32|                ; 4 (4)       ; 0            ; 0          ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c32                ; abcgate     ; work         ;
;       |abcgate:abc_c3|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c3                 ; abcgate     ; work         ;
;       |abcgate:abc_c4|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c4                 ; abcgate     ; work         ;
;       |abcgate:abc_c5|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c5                 ; abcgate     ; work         ;
;       |abcgate:abc_c6|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c6                 ; abcgate     ; work         ;
;       |abcgate:abc_c7|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c7                 ; abcgate     ; work         ;
;       |abcgate:abc_c8|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c8                 ; abcgate     ; work         ;
;       |abcgate:abc_c9|                 ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|abcgate:abc_c9                 ; abcgate     ; work         ;
;       |xorgate:\sum_xors:0:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:0:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:10:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:10:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:11:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:11:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:12:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:12:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:13:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:13:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:14:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:14:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:15:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:15:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:16:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:16:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:17:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:17:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:18:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:18:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:19:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:19:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:1:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:1:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:20:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:20:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:21:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:21:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:22:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:22:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:23:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:23:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:24:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:24:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:25:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:25:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:26:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:26:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:27:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:27:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:28:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:28:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:29:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:29:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:2:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:2:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:30:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:30:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:31:sum_xor_i| ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:31:sum_xor_i ; xorgate     ; work         ;
;       |xorgate:\sum_xors:3:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:3:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:4:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:4:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:5:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:5:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:6:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:6:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:7:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:7:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:8:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:8:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\sum_xors:9:sum_xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\sum_xors:9:sum_xor_i  ; xorgate     ; work         ;
;       |xorgate:\xor_gates_p0:0:xor_i|  ; 1 (1)       ; 0            ; 0          ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |DUT|brentkung:add_instance|xorgate:\xor_gates_p0:0:xor_i  ; xorgate     ; work         ;
+----------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------+
; Delay Chain Summary                          ;
+-------------------+----------+---------------+
; Name              ; Pin Type ; Pad to Core 0 ;
+-------------------+----------+---------------+
; output_vector[0]  ; Output   ; --            ;
; output_vector[1]  ; Output   ; --            ;
; output_vector[2]  ; Output   ; --            ;
; output_vector[3]  ; Output   ; --            ;
; output_vector[4]  ; Output   ; --            ;
; output_vector[5]  ; Output   ; --            ;
; output_vector[6]  ; Output   ; --            ;
; output_vector[7]  ; Output   ; --            ;
; output_vector[8]  ; Output   ; --            ;
; output_vector[9]  ; Output   ; --            ;
; output_vector[10] ; Output   ; --            ;
; output_vector[11] ; Output   ; --            ;
; output_vector[12] ; Output   ; --            ;
; output_vector[13] ; Output   ; --            ;
; output_vector[14] ; Output   ; --            ;
; output_vector[15] ; Output   ; --            ;
; output_vector[16] ; Output   ; --            ;
; output_vector[17] ; Output   ; --            ;
; output_vector[18] ; Output   ; --            ;
; output_vector[19] ; Output   ; --            ;
; output_vector[20] ; Output   ; --            ;
; output_vector[21] ; Output   ; --            ;
; output_vector[22] ; Output   ; --            ;
; output_vector[23] ; Output   ; --            ;
; output_vector[24] ; Output   ; --            ;
; output_vector[25] ; Output   ; --            ;
; output_vector[26] ; Output   ; --            ;
; output_vector[27] ; Output   ; --            ;
; output_vector[28] ; Output   ; --            ;
; output_vector[29] ; Output   ; --            ;
; output_vector[30] ; Output   ; --            ;
; output_vector[31] ; Output   ; --            ;
; output_vector[32] ; Output   ; --            ;
; input_vector[0]   ; Input    ; (1)           ;
; input_vector[1]   ; Input    ; (1)           ;
; input_vector[33]  ; Input    ; (1)           ;
; input_vector[2]   ; Input    ; (1)           ;
; input_vector[34]  ; Input    ; (1)           ;
; input_vector[3]   ; Input    ; (1)           ;
; input_vector[35]  ; Input    ; (1)           ;
; input_vector[4]   ; Input    ; (1)           ;
; input_vector[36]  ; Input    ; (1)           ;
; input_vector[5]   ; Input    ; (1)           ;
; input_vector[37]  ; Input    ; (1)           ;
; input_vector[6]   ; Input    ; (1)           ;
; input_vector[38]  ; Input    ; (1)           ;
; input_vector[7]   ; Input    ; (1)           ;
; input_vector[39]  ; Input    ; (1)           ;
; input_vector[8]   ; Input    ; (1)           ;
; input_vector[40]  ; Input    ; (1)           ;
; input_vector[9]   ; Input    ; (1)           ;
; input_vector[41]  ; Input    ; (1)           ;
; input_vector[10]  ; Input    ; (1)           ;
; input_vector[42]  ; Input    ; (1)           ;
; input_vector[11]  ; Input    ; (1)           ;
; input_vector[43]  ; Input    ; (1)           ;
; input_vector[12]  ; Input    ; (1)           ;
; input_vector[44]  ; Input    ; (1)           ;
; input_vector[13]  ; Input    ; (1)           ;
; input_vector[45]  ; Input    ; (1)           ;
; input_vector[14]  ; Input    ; (1)           ;
; input_vector[46]  ; Input    ; (1)           ;
; input_vector[15]  ; Input    ; (1)           ;
; input_vector[47]  ; Input    ; (1)           ;
; input_vector[16]  ; Input    ; (1)           ;
; input_vector[48]  ; Input    ; (1)           ;
; input_vector[17]  ; Input    ; (1)           ;
; input_vector[49]  ; Input    ; (1)           ;
; input_vector[18]  ; Input    ; (1)           ;
; input_vector[50]  ; Input    ; (1)           ;
; input_vector[19]  ; Input    ; (1)           ;
; input_vector[51]  ; Input    ; (1)           ;
; input_vector[20]  ; Input    ; (1)           ;
; input_vector[52]  ; Input    ; (1)           ;
; input_vector[21]  ; Input    ; (1)           ;
; input_vector[53]  ; Input    ; (1)           ;
; input_vector[22]  ; Input    ; (1)           ;
; input_vector[54]  ; Input    ; (1)           ;
; input_vector[23]  ; Input    ; (1)           ;
; input_vector[55]  ; Input    ; (1)           ;
; input_vector[24]  ; Input    ; (1)           ;
; input_vector[56]  ; Input    ; (1)           ;
; input_vector[25]  ; Input    ; (1)           ;
; input_vector[57]  ; Input    ; (1)           ;
; input_vector[26]  ; Input    ; (1)           ;
; input_vector[58]  ; Input    ; (1)           ;
; input_vector[27]  ; Input    ; (1)           ;
; input_vector[59]  ; Input    ; (1)           ;
; input_vector[28]  ; Input    ; (1)           ;
; input_vector[60]  ; Input    ; (1)           ;
; input_vector[29]  ; Input    ; (1)           ;
; input_vector[61]  ; Input    ; (1)           ;
; input_vector[30]  ; Input    ; (1)           ;
; input_vector[62]  ; Input    ; (1)           ;
; input_vector[31]  ; Input    ; (1)           ;
; input_vector[63]  ; Input    ; (1)           ;
; input_vector[32]  ; Input    ; (1)           ;
; input_vector[64]  ; Input    ; (1)           ;
+-------------------+----------+---------------+


+----------------------------------------------+
; Routing Usage Summary                        ;
+-----------------------+----------------------+
; Routing Resource Type ; Usage                ;
+-----------------------+----------------------+
; C4s                   ; 107 / 2,870 ( 4 % )  ;
; Direct links          ; 12 / 3,938 ( < 1 % ) ;
; Global clocks         ; 0 / 4 ( 0 % )        ;
; LAB clocks            ; 0 / 72 ( 0 % )       ;
; LUT chains            ; 5 / 1,143 ( < 1 % )  ;
; Local interconnects   ; 141 / 3,938 ( 4 % )  ;
; R4s                   ; 78 / 2,832 ( 3 % )   ;
+-----------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.75) ; Number of LABs  (Total = 16) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 6                            ;
; 7                                          ; 4                            ;
; 8                                          ; 1                            ;
; 9                                          ; 1                            ;
; 10                                         ; 2                            ;
+--------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 6.75) ; Number of LABs  (Total = 16) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 6                            ;
; 7                                           ; 4                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.63) ; Number of LABs  (Total = 16) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 7                            ;
; 5                                               ; 6                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.94) ; Number of LABs  (Total = 16) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 6                            ;
; 7                                           ; 4                            ;
; 8                                           ; 2                            ;
; 9                                           ; 3                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5M1270ZT144C5 for design "DUT"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144C5 is compatible
    Info (176445): Device 5M240ZT144I5 is compatible
    Info (176445): Device 5M570ZT144C5 is compatible
    Info (176445): Device 5M570ZT144I5 is compatible
    Info (176445): Device 5M1270ZT144I5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 98 pins of 98 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332159): No clocks to report
Warning (332068): No clocks defined in design.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 98 (unused VREF, 3.3V VCCIO, 65 input, 33 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  29 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.04 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5335 megabytes
    Info: Processing ended: Sat Oct 07 18:17:56 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.fit.smsg.


+---------------------------------------------------------------+
; Assembler Summary                                             ;
+-----------------------+---------------------------------------+
; Assembler Status      ; Successful - Sat Oct 07 18:17:58 2023 ;
; Revision Name         ; DUT                                   ;
; Top-level Entity Name ; DUT                                   ;
; Family                ; MAX V                                 ;
; Device                ; 5M1270ZT144C5                         ;
+-----------------------+---------------------------------------+


+----------------------------------+
; Assembler Settings               ;
+--------+---------+---------------+
; Option ; Setting ; Default Value ;
+--------+---------+---------------+


+-------------------------------------------------------+
; Assembler Generated Files                             ;
+-------------------------------------------------------+
; File Name                                             ;
+-------------------------------------------------------+
; D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.pof ;
+-------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Assembler Device Options: D:/Sem-7/VLSI_Design/Assignment3/output_files/DUT.pof ;
+----------------+----------------------------------------------------------------+
; Option         ; Setting                                                        ;
+----------------+----------------------------------------------------------------+
; JTAG usercode  ; 0x0061C03C                                                     ;
; Checksum       ; 0x0061C059                                                     ;
+----------------+----------------------------------------------------------------+


+--------------------+
; Assembler Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus Prime Assembler
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 07 18:17:57 2023
Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off BrentKung_Adder -c DUT
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (115031): Writing out detailed assembly data for power analysis
Info (115030): Assembler is generating device programming files
Info: Quartus Prime Assembler was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4665 megabytes
    Info: Processing ended: Sat Oct 07 18:17:58 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DUT                                                 ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M1270ZT144C5                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


----------
; Clocks ;
----------
No clocks to report.


----------------
; Fmax Summary ;
----------------
No paths to report.


-----------------
; Setup Summary ;
-----------------
No paths to report.


----------------
; Hold Summary ;
----------------
No paths to report.


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


-------------------------------
; Minimum Pulse Width Summary ;
-------------------------------
No paths to report.


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 1147  ; 1147 ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 1147  ; 1147 ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; input_vector[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[24] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[25] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[26] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[27] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[28] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[29] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[30] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[31] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[32] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[33] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[34] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[35] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[36] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[37] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[38] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[39] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[40] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[41] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[42] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[43] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[44] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[45] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[46] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[47] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[48] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[49] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[50] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[51] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[52] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[53] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[54] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[55] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[56] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[57] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[58] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[59] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[60] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[61] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[62] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[63] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[64] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; output_vector[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[32] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; input_vector[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[12] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[13] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[14] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[15] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[16] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[17] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[18] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[19] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[20] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[21] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[22] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[23] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[24] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[25] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[26] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[27] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[28] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[29] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[30] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[31] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[32] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[33] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[34] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[35] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[36] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[37] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[38] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[39] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[40] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[41] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[42] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[43] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[44] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[45] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[46] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[47] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[48] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[49] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[50] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[51] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[52] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[53] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[54] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[55] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[56] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[57] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[58] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[59] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[60] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[61] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[62] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[63] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; input_vector[64] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                                ;
+-------------------+---------------------------------------------------------------------------------------+
; Output Port       ; Comment                                                                               ;
+-------------------+---------------------------------------------------------------------------------------+
; output_vector[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[20] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[21] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[22] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[23] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[24] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[25] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[26] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[27] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[28] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[29] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[30] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[31] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; output_vector[32] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 07 18:17:59 2023
Info: Command: quartus_sta BrentKung_Adder -c DUT
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332159): No clocks to report
Info (332140): No fmax paths to report
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4681 megabytes
    Info: Processing ended: Sat Oct 07 18:17:59 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------+
; EDA Netlist Writer Messages ;
+-----------------------------+
Info: *******************************************************************
Info: Running Quartus Prime EDA Netlist Writer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 07 18:18:00 2023
Info: Command: quartus_eda --read_settings_files=off --write_settings_files=off BrentKung_Adder -c DUT
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info: *******************************************************************
Info: Running Quartus Prime EDA Netlist Writer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Oct 07 18:18:01 2023
Info: Command: quartus_eda -t d:/intelfpga_lite/quartus/common/tcl/internal/nativelink/qnativesim.tcl BrentKung_Adder DUT --gen_script --called_from_qeda --qsf_sim_tool "ModelSim-Altera (VHDL)" --qsf_is_functional ON --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Info: Quartus(args): BrentKung_Adder DUT --gen_script --called_from_qeda --qsf_sim_tool {ModelSim-Altera (VHDL)} --qsf_is_functional ON --qsf_netlist_output_directory simulation/modelsim --qsf_user_compiled_directory <None>
Warning: Warning: File DUT_run_msim_gate_vhdl.do already exists - backing up current file as DUT_run_msim_gate_vhdl.do.bak11
Info: Info: Generated ModelSim-Altera script file D:/Sem-7/VLSI_Design/Assignment3/simulation/modelsim/DUT_run_msim_gate_vhdl.do File: D:/Sem-7/VLSI_Design/Assignment3/simulation/modelsim/DUT_run_msim_gate_vhdl.do Line: 0
Info: Info: tool command file generation was successful
Info (23030): Evaluation of Tcl script d:/intelfpga_lite/quartus/common/tcl/internal/nativelink/qnativesim.tcl was successful
Info: Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Sat Oct 07 18:18:01 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00
Info (204019): Generated file DUT.vho in folder "D:/Sem-7/VLSI_Design/Assignment3/simulation/modelsim/" for EDA simulation tool
Info: Quartus Prime EDA Netlist Writer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4628 megabytes
    Info: Processing ended: Sat Oct 07 18:18:02 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


+----------------------------------------------------------------------------------------------------------------------------+
; Simulation Settings                                                                                                        ;
+---------------------------------------------------------------------------------------------------+------------------------+
; Option                                                                                            ; Setting                ;
+---------------------------------------------------------------------------------------------------+------------------------+
; Tool Name                                                                                         ; ModelSim-Altera (VHDL) ;
; Generate functional simulation netlist                                                            ; On                     ;
; Truncate long hierarchy paths                                                                     ; Off                    ;
; Map illegal HDL characters                                                                        ; Off                    ;
; Flatten buses into individual nodes                                                               ; Off                    ;
; Maintain hierarchy                                                                                ; Off                    ;
; Bring out device-wide set/reset signals as ports                                                  ; Off                    ;
; Enable glitch filtering                                                                           ; Off                    ;
; Do not write top level VHDL entity                                                                ; Off                    ;
; Disable detection of setup and hold time violations in the input registers of bi-directional pins ; Off                    ;
; Architecture name in VHDL output netlist                                                          ; structure              ;
; Generate third-party EDA tool command script for RTL functional simulation                        ; Off                    ;
; Generate third-party EDA tool command script for gate-level simulation                            ; On                     ;
+---------------------------------------------------------------------------------------------------+------------------------+


+--------------------------------------------------------------+
; Simulation Generated Files                                   ;
+--------------------------------------------------------------+
; Generated Files                                              ;
+--------------------------------------------------------------+
; D:/Sem-7/VLSI_Design/Assignment3/simulation/modelsim/DUT.vho ;
+--------------------------------------------------------------+


