Timing Analyzer report for top
Sun Jul  6 17:10:14 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; top                                                     ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE10E22C8                                            ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  26.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 35.37 MHz ; 35.37 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -27.273 ; -821.283          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -92.220                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                         ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -27.273 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.273 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.193     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.164 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.084     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.127 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 28.047     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -27.015 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.935     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.965 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.885     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.885 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.805     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.739 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.081     ; 27.659     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.394 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.776     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.354 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.575     ; 26.780     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.285 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.667     ;
; -26.266 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.080     ; 27.187     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.248 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.630     ;
; -26.157 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.080     ; 27.078     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.136 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.518     ;
; -26.120 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.080     ; 27.041     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.086 ; master:master|counter[12] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.468     ;
; -26.061 ; master:master|counter[8]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; -0.081     ; 26.981     ;
; -26.032 ; master:master|counter[8]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; -0.080     ; 26.953     ;
; -26.009 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.096     ; 26.914     ;
; -26.008 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.080     ; 26.929     ;
; -26.006 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.388     ;
; -26.006 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.381      ; 27.388     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|state.Wait       ; master:master|state.Wait       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|listen_count[1]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|listen_count[2]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|listen_count[3]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|listen_count[0]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; beg_com:beg_com|beg            ; beg_com:beg_com|beg            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.740 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.053      ;
; 0.741 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.743 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; beg_com:beg_com|count[11]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[16]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; beg_com:beg_com|count[18]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[24]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.749 ; beg_com:beg_com|count[26]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.766 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.079      ;
; 0.776 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.089      ;
; 0.781 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.787 ; master:master|listen_count[2]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.807 ; master:master|listen_count[3]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.809 ; master:master|listen_count[0]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.102      ;
; 0.811 ; master:master|listen_count[3]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.104      ;
; 0.873 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.578      ; 1.663      ;
; 1.041 ; master:master|listen_count[3]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.334      ;
; 1.042 ; master:master|state.Wait       ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.335      ;
; 1.092 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.578      ; 1.882      ;
; 1.095 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.408      ;
; 1.096 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.409      ;
; 1.097 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.410      ;
; 1.098 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.104 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.417      ;
; 1.104 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.417      ;
; 1.105 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.418      ;
; 1.105 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.398      ;
; 1.106 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.113 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.426      ;
; 1.113 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.426      ;
; 1.114 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.427      ;
; 1.115 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.146 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.395     ; 0.963      ;
; 1.180 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.082      ; 1.474      ;
; 1.190 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.483      ;
; 1.191 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.484      ;
; 1.194 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.487      ;
; 1.213 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.506      ;
; 1.226 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.539      ;
; 1.227 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.540      ;
; 1.229 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.235 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.548      ;
; 1.236 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.549      ;
; 1.239 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.244 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.557      ;
; 1.245 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.558      ;
; 1.246 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.253 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.566      ;
; 1.254 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.101      ; 1.567      ;
; 1.256 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.286 ; beg_com:beg_com|count[0]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.580      ;
; 1.296 ; beg_com:beg_com|count[25]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.590      ;
; 1.303 ; beg_com:beg_com|count[7]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.597      ;
; 1.324 ; beg_com:beg_com|count[0]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.618      ;
; 1.332 ; beg_com:beg_com|count[14]      ; beg_com:beg_com|count[16]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.626      ;
; 1.345 ; beg_com:beg_com|count[17]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.639      ;
; 1.360 ; master:master|state.Listen     ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.079      ; 1.651      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.59 MHz ; 38.59 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -24.915 ; -749.226         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -92.220                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -24.915 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.915 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.844     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.816 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.745     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.790 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.719     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.688 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.617     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.649 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.578     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.575 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.504     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.448 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.073     ; 25.377     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.141 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.539     ; 24.604     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -24.071 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.438     ;
; -23.981 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.072     ; 24.911     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.972 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.339     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.946 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.313     ;
; -23.882 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.072     ; 24.812     ;
; -23.856 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.072     ; 24.786     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.844 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.211     ;
; -23.828 ; master:master|counter[8]  ; master:master|st_prev.Default  ; clk          ; clk         ; 1.000        ; -0.074     ; 24.756     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.805 ; master:master|counter[12] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.172     ;
; -23.760 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.087     ; 24.675     ;
; -23.758 ; master:master|counter[8]  ; master:master|sda_out          ; clk          ; clk         ; 1.000        ; -0.072     ; 24.688     ;
; -23.754 ; master:master|counter[9]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.072     ; 24.684     ;
; -23.731 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.098     ;
; -23.731 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.365      ; 25.098     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.400 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; master:master|listen_count[1]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; master:master|listen_count[2]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; master:master|listen_count[3]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; master:master|listen_count[0]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; master:master|state.Wait       ; master:master|state.Wait       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; beg_com:beg_com|beg            ; beg_com:beg_com|beg            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.686 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.972      ;
; 0.686 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.972      ;
; 0.688 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.975      ;
; 0.691 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.091      ; 0.978      ;
; 0.692 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[16]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; beg_com:beg_com|count[11]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[24]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; beg_com:beg_com|count[18]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.698 ; beg_com:beg_com|count[26]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.715 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.001      ;
; 0.721 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.007      ;
; 0.725 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.074      ; 0.994      ;
; 0.735 ; master:master|listen_count[2]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.003      ;
; 0.753 ; master:master|listen_count[3]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.021      ;
; 0.753 ; master:master|listen_count[3]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.021      ;
; 0.763 ; master:master|listen_count[0]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.031      ;
; 0.766 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.540      ; 1.501      ;
; 0.963 ; master:master|state.Wait       ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.230      ;
; 0.977 ; master:master|listen_count[3]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.245      ;
; 0.998 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.540      ; 1.733      ;
; 1.007 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.293      ;
; 1.008 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.008 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.294      ;
; 1.009 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.295      ;
; 1.009 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.295      ;
; 1.012 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.299      ;
; 1.013 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.017 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.022 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.308      ;
; 1.025 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.311      ;
; 1.026 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.312      ;
; 1.026 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.029 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.032 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.069 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.374     ; 0.890      ;
; 1.101 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.387      ;
; 1.102 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.073      ; 1.370      ;
; 1.102 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.388      ;
; 1.103 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.103 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.372      ;
; 1.108 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.112 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.381      ;
; 1.113 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.380      ;
; 1.113 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.382      ;
; 1.115 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.382      ;
; 1.130 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.416      ;
; 1.130 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.416      ;
; 1.131 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.417      ;
; 1.131 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.417      ;
; 1.134 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.136 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.139 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.141 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.147 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.433      ;
; 1.148 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.434      ;
; 1.150 ; beg_com:beg_com|count[0]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.154 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.154 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.212 ; master:master|state.Listen     ; master:master|sda_out          ; clk          ; clk         ; 0.000        ; 0.070      ; 1.477      ;
; 1.218 ; beg_com:beg_com|count[25]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.486      ;
; 1.220 ; beg_com:beg_com|count[7]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.488      ;
; 1.223 ; master:master|counter[1]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.091      ; 1.509      ;
; 1.237 ; beg_com:beg_com|count[7]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.237 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.504      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -11.209 ; -322.020         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -67.170                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                          ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -11.209 ; master:master|counter[8]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.209 ; master:master|counter[8]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.159     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.196 ; master:master|counter[7]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.146     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.142 ; master:master|counter[10] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.092     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.127 ; master:master|counter[9]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.077     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.065 ; master:master|counter[11] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.015     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -11.063 ; master:master|counter[12] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 12.013     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.996 ; master:master|counter[13] ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.037     ; 11.946     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.846 ; master:master|counter[8]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.979     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.833 ; master:master|counter[7]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.966     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[7]       ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[8]       ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[9]       ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[10]      ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[11]      ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[12]      ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.823 ; master:master|counter[6]  ; master:master|counter[13]      ; clk          ; clk         ; 1.000        ; -0.236     ; 11.574     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.779 ; master:master|counter[10] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.912     ;
; -10.771 ; master:master|counter[8]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.035     ; 11.723     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.764 ; master:master|counter[9]  ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.897     ;
; -10.758 ; master:master|counter[7]  ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.035     ; 11.710     ;
; -10.715 ; master:master|counter[8]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.048     ; 11.654     ;
; -10.706 ; master:master|counter[8]  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 1.000        ; 0.156      ; 11.849     ;
; -10.704 ; master:master|counter[10] ; master:master|sda_en           ; clk          ; clk         ; 1.000        ; -0.035     ; 11.656     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[1]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[2]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[3]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[11] ; master:master|counter[4]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.835     ;
; -10.702 ; master:master|counter[7]  ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 1.000        ; -0.048     ; 11.641     ;
; -10.700 ; master:master|counter[12] ; master:master|counter[6]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.833     ;
; -10.700 ; master:master|counter[12] ; master:master|counter[5]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.833     ;
; -10.700 ; master:master|counter[12] ; master:master|counter[0]       ; clk          ; clk         ; 1.000        ; 0.146      ; 11.833     ;
+---------+---------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; master:master|state.Stretch    ; master:master|state.Stretch    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; master:master|state.Send_Add   ; master:master|state.Send_Add   ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; master:master|st_prev.Send_Add ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; master:master|scl              ; master:master|scl              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master:master|st_prev.Restart  ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master:master|state.Listen     ; master:master|state.Listen     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; master:master|state.Start      ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Default    ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|state.Wait       ; master:master|state.Wait       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|listen_count[1]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|listen_count[2]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|listen_count[3]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; master:master|listen_count[0]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; beg_com:beg_com|beg            ; beg_com:beg_com|beg            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.295 ; master:master|counter[1]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; master:master|counter[3]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; master:master|counter[5]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; master:master|counter[4]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; beg_com:beg_com|count[11]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; master:master|counter[2]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.298 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[16]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; beg_com:beg_com|count[18]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; beg_com:beg_com|count[26]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[24]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.308 ; master:master|counter[0]       ; master:master|counter[0]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.437      ;
; 0.313 ; master:master|counter[6]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.442      ;
; 0.315 ; master:master|state.Send_Reg   ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.436      ;
; 0.323 ; master:master|listen_count[2]  ; master:master|listen_count[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; master:master|listen_count[3]  ; master:master|listen_count[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.447      ;
; 0.328 ; master:master|listen_count[3]  ; master:master|listen_count[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.448      ;
; 0.331 ; master:master|listen_count[0]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.451      ;
; 0.391 ; master:master|st_prev.Default  ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.238      ; 0.713      ;
; 0.412 ; master:master|state.Wait       ; master:master|state.Default    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.532      ;
; 0.415 ; master:master|listen_count[3]  ; master:master|listen_count[1]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.535      ;
; 0.425 ; master:master|state.Send_Reg   ; master:master|st_prev.Send_Add ; clk          ; clk         ; 0.000        ; 0.238      ; 0.747      ;
; 0.444 ; master:master|counter[3]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; master:master|counter[1]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; master:master|counter[5]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.446 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; master:master|counter[4]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.583      ;
; 0.455 ; master:master|counter[0]       ; master:master|counter[1]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.584      ;
; 0.456 ; master:master|counter[2]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.456 ; master:master|st_prev.Send_Add ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; -0.156     ; 0.384      ;
; 0.456 ; beg_com:beg_com|count[10]      ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; master:master|counter[4]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; master:master|counter[0]       ; master:master|counter[2]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.587      ;
; 0.459 ; master:master|counter[2]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.588      ;
; 0.459 ; beg_com:beg_com|count[16]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; beg_com:beg_com|count[24]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.471 ; master:master|st_prev.Send_Reg ; master:master|st_prev.Send_Reg ; clk          ; clk         ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; master:master|state.Send_Reg   ; master:master|st_prev.Restart  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; master:master|state.Send_Reg   ; master:master|state.Send_Reg   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.500 ; master:master|state.Default    ; master:master|state.Start      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.620      ;
; 0.507 ; master:master|counter[3]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.636      ;
; 0.507 ; master:master|counter[1]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.636      ;
; 0.509 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; master:master|counter[3]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.639      ;
; 0.510 ; master:master|counter[1]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.639      ;
; 0.510 ; beg_com:beg_com|count[9]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[3]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; beg_com:beg_com|count[3]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; beg_com:beg_com|count[7]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.635      ;
; 0.513 ; beg_com:beg_com|count[5]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; beg_com:beg_com|count[25]      ; beg_com:beg_com|count[26]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.635      ;
; 0.514 ; master:master|st_prev.Default  ; master:master|st_prev.Default  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.514 ; beg_com:beg_com|count[1]       ; beg_com:beg_com|count[4]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.521 ; master:master|counter[0]       ; master:master|counter[3]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.650      ;
; 0.522 ; master:master|counter[2]       ; master:master|counter[5]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.651      ;
; 0.522 ; beg_com:beg_com|count[8]       ; beg_com:beg_com|count[11]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[5]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; master:master|counter[0]       ; master:master|counter[4]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.653      ;
; 0.524 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[9]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; master:master|counter[2]       ; master:master|counter[6]       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.654      ;
; 0.526 ; beg_com:beg_com|count[2]       ; beg_com:beg_com|count[6]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.526 ; beg_com:beg_com|count[4]       ; beg_com:beg_com|count[8]       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; beg_com:beg_com|count[6]       ; beg_com:beg_com|count[10]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; beg_com:beg_com|count[0]       ; beg_com:beg_com|count[1]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.650      ;
; 0.528 ; beg_com:beg_com|count[17]      ; beg_com:beg_com|count[18]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.650      ;
; 0.531 ; beg_com:beg_com|count[14]      ; beg_com:beg_com|count[16]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.531 ; beg_com:beg_com|count[0]       ; beg_com:beg_com|count[2]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.653      ;
; 0.533 ; beg_com:beg_com|count[23]      ; beg_com:beg_com|count[24]      ; clk          ; clk         ; 0.000        ; 0.038      ; 0.655      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.273  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -27.273  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -821.283 ; 0.0   ; 0.0      ; 0.0     ; -92.22              ;
;  clk             ; -821.283 ; 0.000 ; N/A      ; N/A     ; -92.220             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; scl         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Jul  6 17:10:12 2025
Info: Command: quartus_sta JASPI -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -27.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -27.273            -821.283 clk 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.220 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -24.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -24.915            -749.226 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -92.220 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -11.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.209            -322.020 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -67.170 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Sun Jul  6 17:10:14 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


