# CS145 计算机系统结构实验

> 本文件仅用于代码归档，不属于课程原始提交文件

## 简介
* Lab01-Lab02: Verilog语法基础
* Lab03-Lab04: 处理器元件实现
* Lab05: 类MIPS单周期处理器
* Lab06: 类MIPS流水线处理器

## 文档目录

实验要求及实验报告见[`reports`目录](./reports)。

## 参考资料
* [计算机系统结构实验指导书](./reports)
* [五流水MIPS CPU实现](http://home.ustc.edu.cn/~hchunhui/mips_cpu.html)
* [Galaxies99/CS145-ArchLabs](https://github.com/Galaxies99/CS145-ArchLabs)
* [skyzh/mips-cpu](https://github.com/skyzh/mips-cpu)