
Brazo_robotico.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000004  00800100  00000c90  00000d24  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000c90  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000010  00800104  00800104  00000d28  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000d28  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000d58  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000138  00000000  00000000  00000d98  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000143a  00000000  00000000  00000ed0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000a7f  00000000  00000000  0000230a  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000ecc  00000000  00000000  00002d89  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000002f4  00000000  00000000  00003c58  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    0000062c  00000000  00000000  00003f4c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000094e  00000000  00000000  00004578  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000d8  00000000  00000000  00004ec6  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 4b 00 	jmp	0x96	; 0x96 <__ctors_end>
   4:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   8:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
   c:	0c 94 f1 01 	jmp	0x3e2	; 0x3e2 <__vector_3>
  10:	0c 94 0a 02 	jmp	0x414	; 0x414 <__vector_4>
  14:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  18:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  1c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  20:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  24:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  28:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  2c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  30:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  34:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  38:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  3c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  40:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  44:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  48:	0c 94 2b 03 	jmp	0x656	; 0x656 <__vector_18>
  4c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  50:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  54:	0c 94 53 03 	jmp	0x6a6	; 0x6a6 <__vector_21>
  58:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  5c:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  60:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  64:	0c 94 68 00 	jmp	0xd0	; 0xd0 <__bad_interrupt>
  68:	c2 00       	.word	0x00c2	; ????
  6a:	93 00       	.word	0x0093	; ????
  6c:	99 00       	.word	0x0099	; ????
  6e:	9f 00       	.word	0x009f	; ????
  70:	a5 00       	.word	0x00a5	; ????
  72:	ab 00       	.word	0x00ab	; ????
  74:	b1 00       	.word	0x00b1	; ????
  76:	b7 00       	.word	0x00b7	; ????
  78:	43 04       	cpc	r4, r3
  7a:	49 04       	cpc	r4, r9
  7c:	4f 04       	cpc	r4, r15
  7e:	b3 04       	cpc	r11, r3
  80:	55 04       	cpc	r5, r5
  82:	60 04       	cpc	r6, r0
  84:	6b 04       	cpc	r6, r11
  86:	76 04       	cpc	r7, r6
  88:	7c 04       	cpc	r7, r12
  8a:	87 04       	cpc	r8, r7
  8c:	92 04       	cpc	r9, r2
  8e:	b3 04       	cpc	r11, r3
  90:	b3 04       	cpc	r11, r3
  92:	9d 04       	cpc	r9, r13
  94:	a8 04       	cpc	r10, r8

00000096 <__ctors_end>:
  96:	11 24       	eor	r1, r1
  98:	1f be       	out	0x3f, r1	; 63
  9a:	cf ef       	ldi	r28, 0xFF	; 255
  9c:	d8 e0       	ldi	r29, 0x08	; 8
  9e:	de bf       	out	0x3e, r29	; 62
  a0:	cd bf       	out	0x3d, r28	; 61

000000a2 <__do_copy_data>:
  a2:	11 e0       	ldi	r17, 0x01	; 1
  a4:	a0 e0       	ldi	r26, 0x00	; 0
  a6:	b1 e0       	ldi	r27, 0x01	; 1
  a8:	e0 e9       	ldi	r30, 0x90	; 144
  aa:	fc e0       	ldi	r31, 0x0C	; 12
  ac:	02 c0       	rjmp	.+4      	; 0xb2 <__do_copy_data+0x10>
  ae:	05 90       	lpm	r0, Z+
  b0:	0d 92       	st	X+, r0
  b2:	a4 30       	cpi	r26, 0x04	; 4
  b4:	b1 07       	cpc	r27, r17
  b6:	d9 f7       	brne	.-10     	; 0xae <__do_copy_data+0xc>

000000b8 <__do_clear_bss>:
  b8:	21 e0       	ldi	r18, 0x01	; 1
  ba:	a4 e0       	ldi	r26, 0x04	; 4
  bc:	b1 e0       	ldi	r27, 0x01	; 1
  be:	01 c0       	rjmp	.+2      	; 0xc2 <.do_clear_bss_start>

000000c0 <.do_clear_bss_loop>:
  c0:	1d 92       	st	X+, r1

000000c2 <.do_clear_bss_start>:
  c2:	a4 31       	cpi	r26, 0x14	; 20
  c4:	b2 07       	cpc	r27, r18
  c6:	e1 f7       	brne	.-8      	; 0xc0 <.do_clear_bss_loop>
  c8:	0e 94 57 01 	call	0x2ae	; 0x2ae <main>
  cc:	0c 94 46 06 	jmp	0xc8c	; 0xc8c <_exit>

000000d0 <__bad_interrupt>:
  d0:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000d4 <ADC_init>:
#include <avr/io.h>
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

void ADC_init(uint8_t justi, uint8_t V_ref, uint8_t canal, uint8_t interrupt, uint8_t prescaler){
  d4:	0f 93       	push	r16
	ADMUX = 0;
  d6:	10 92 7c 00 	sts	0x007C, r1	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	if (!justi){
  da:	81 11       	cpse	r24, r1
  dc:	06 c0       	rjmp	.+12     	; 0xea <ADC_init+0x16>
		ADMUX &= ~(1<<ADLAR);
  de:	ac e7       	ldi	r26, 0x7C	; 124
  e0:	b0 e0       	ldi	r27, 0x00	; 0
  e2:	8c 91       	ld	r24, X
  e4:	8f 7d       	andi	r24, 0xDF	; 223
  e6:	8c 93       	st	X, r24
  e8:	05 c0       	rjmp	.+10     	; 0xf4 <ADC_init+0x20>
	}
	else {
		ADMUX |= (1<<ADLAR);
  ea:	ac e7       	ldi	r26, 0x7C	; 124
  ec:	b0 e0       	ldi	r27, 0x00	; 0
  ee:	8c 91       	ld	r24, X
  f0:	80 62       	ori	r24, 0x20	; 32
  f2:	8c 93       	st	X, r24
	}
	
	switch (V_ref){
  f4:	61 30       	cpi	r22, 0x01	; 1
  f6:	19 f0       	breq	.+6      	; 0xfe <ADC_init+0x2a>
  f8:	65 30       	cpi	r22, 0x05	; 5
  fa:	39 f0       	breq	.+14     	; 0x10a <ADC_init+0x36>
  fc:	0b c0       	rjmp	.+22     	; 0x114 <ADC_init+0x40>
		case 1:
		ADMUX |= (1<<REFS0)|(1<<REFS1);
  fe:	ac e7       	ldi	r26, 0x7C	; 124
 100:	b0 e0       	ldi	r27, 0x00	; 0
 102:	8c 91       	ld	r24, X
 104:	80 6c       	ori	r24, 0xC0	; 192
 106:	8c 93       	st	X, r24
		break;
 108:	05 c0       	rjmp	.+10     	; 0x114 <ADC_init+0x40>
		case 5:
		ADMUX |= (1<<REFS0);
 10a:	ac e7       	ldi	r26, 0x7C	; 124
 10c:	b0 e0       	ldi	r27, 0x00	; 0
 10e:	8c 91       	ld	r24, X
 110:	80 64       	ori	r24, 0x40	; 64
 112:	8c 93       	st	X, r24
		default:
		break;
	}
	
	switch(canal){
 114:	50 e0       	ldi	r21, 0x00	; 0
 116:	48 30       	cpi	r20, 0x08	; 8
 118:	51 05       	cpc	r21, r1
 11a:	78 f5       	brcc	.+94     	; 0x17a <ADC_init+0xa6>
 11c:	fa 01       	movw	r30, r20
 11e:	ec 5c       	subi	r30, 0xCC	; 204
 120:	ff 4f       	sbci	r31, 0xFF	; 255
 122:	0c 94 31 06 	jmp	0xc62	; 0xc62 <__tablejump2__>
		case 0:
		break;
		case 1:
		ADMUX |= (1<<MUX0);
 126:	ec e7       	ldi	r30, 0x7C	; 124
 128:	f0 e0       	ldi	r31, 0x00	; 0
 12a:	80 81       	ld	r24, Z
 12c:	81 60       	ori	r24, 0x01	; 1
 12e:	80 83       	st	Z, r24
		break;
 130:	29 c0       	rjmp	.+82     	; 0x184 <ADC_init+0xb0>
		case 2:
		ADMUX |= (1<<MUX1);
 132:	ec e7       	ldi	r30, 0x7C	; 124
 134:	f0 e0       	ldi	r31, 0x00	; 0
 136:	80 81       	ld	r24, Z
 138:	82 60       	ori	r24, 0x02	; 2
 13a:	80 83       	st	Z, r24
		break;
 13c:	23 c0       	rjmp	.+70     	; 0x184 <ADC_init+0xb0>
		case 3:
		ADMUX |= (1<<MUX0)|(1<<MUX1);
 13e:	ec e7       	ldi	r30, 0x7C	; 124
 140:	f0 e0       	ldi	r31, 0x00	; 0
 142:	80 81       	ld	r24, Z
 144:	83 60       	ori	r24, 0x03	; 3
 146:	80 83       	st	Z, r24
		break;
 148:	1d c0       	rjmp	.+58     	; 0x184 <ADC_init+0xb0>
		case 4:
		ADMUX |= (1<<MUX2);
 14a:	ec e7       	ldi	r30, 0x7C	; 124
 14c:	f0 e0       	ldi	r31, 0x00	; 0
 14e:	80 81       	ld	r24, Z
 150:	84 60       	ori	r24, 0x04	; 4
 152:	80 83       	st	Z, r24
		break;
 154:	17 c0       	rjmp	.+46     	; 0x184 <ADC_init+0xb0>
		case 5:
		ADMUX |= (1<<MUX0)|(1<<MUX2);
 156:	ec e7       	ldi	r30, 0x7C	; 124
 158:	f0 e0       	ldi	r31, 0x00	; 0
 15a:	80 81       	ld	r24, Z
 15c:	85 60       	ori	r24, 0x05	; 5
 15e:	80 83       	st	Z, r24
		break;
 160:	11 c0       	rjmp	.+34     	; 0x184 <ADC_init+0xb0>
		case 6:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 162:	ec e7       	ldi	r30, 0x7C	; 124
 164:	f0 e0       	ldi	r31, 0x00	; 0
 166:	80 81       	ld	r24, Z
 168:	86 60       	ori	r24, 0x06	; 6
 16a:	80 83       	st	Z, r24
		break;
 16c:	0b c0       	rjmp	.+22     	; 0x184 <ADC_init+0xb0>
		case 7:
		ADMUX |= (1<<MUX0)|(1<<MUX1)|(1<<MUX2);
 16e:	ec e7       	ldi	r30, 0x7C	; 124
 170:	f0 e0       	ldi	r31, 0x00	; 0
 172:	80 81       	ld	r24, Z
 174:	87 60       	ori	r24, 0x07	; 7
 176:	80 83       	st	Z, r24
		break;
 178:	05 c0       	rjmp	.+10     	; 0x184 <ADC_init+0xb0>
		default:
		ADMUX |= (1<<MUX2)|(1<<MUX1);
 17a:	ec e7       	ldi	r30, 0x7C	; 124
 17c:	f0 e0       	ldi	r31, 0x00	; 0
 17e:	80 81       	ld	r24, Z
 180:	86 60       	ori	r24, 0x06	; 6
 182:	80 83       	st	Z, r24
		break;
	}
	
	ADCSRA = 0;
 184:	10 92 7a 00 	sts	0x007A, r1	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
	if (!interrupt){
 188:	21 11       	cpse	r18, r1
 18a:	06 c0       	rjmp	.+12     	; 0x198 <ADC_init+0xc4>
		ADCSRA &= ~(1<<ADIE);
 18c:	ea e7       	ldi	r30, 0x7A	; 122
 18e:	f0 e0       	ldi	r31, 0x00	; 0
 190:	80 81       	ld	r24, Z
 192:	87 7f       	andi	r24, 0xF7	; 247
 194:	80 83       	st	Z, r24
 196:	05 c0       	rjmp	.+10     	; 0x1a2 <ADC_init+0xce>
	}
	else {
		ADCSRA |= (1<<ADIE);	//	Habilitar interrupciones
 198:	ea e7       	ldi	r30, 0x7A	; 122
 19a:	f0 e0       	ldi	r31, 0x00	; 0
 19c:	80 81       	ld	r24, Z
 19e:	88 60       	ori	r24, 0x08	; 8
 1a0:	80 83       	st	Z, r24
	}
	
	switch (prescaler){
 1a2:	00 31       	cpi	r16, 0x10	; 16
 1a4:	d9 f0       	breq	.+54     	; 0x1dc <ADC_init+0x108>
 1a6:	38 f4       	brcc	.+14     	; 0x1b6 <ADC_init+0xe2>
 1a8:	04 30       	cpi	r16, 0x04	; 4
 1aa:	61 f0       	breq	.+24     	; 0x1c4 <ADC_init+0xf0>
 1ac:	08 30       	cpi	r16, 0x08	; 8
 1ae:	81 f0       	breq	.+32     	; 0x1d0 <ADC_init+0xfc>
 1b0:	02 30       	cpi	r16, 0x02	; 2
 1b2:	61 f5       	brne	.+88     	; 0x20c <ADC_init+0x138>
 1b4:	30 c0       	rjmp	.+96     	; 0x216 <ADC_init+0x142>
 1b6:	00 34       	cpi	r16, 0x40	; 64
 1b8:	e9 f0       	breq	.+58     	; 0x1f4 <ADC_init+0x120>
 1ba:	00 38       	cpi	r16, 0x80	; 128
 1bc:	09 f1       	breq	.+66     	; 0x200 <ADC_init+0x12c>
 1be:	00 32       	cpi	r16, 0x20	; 32
 1c0:	29 f5       	brne	.+74     	; 0x20c <ADC_init+0x138>
 1c2:	12 c0       	rjmp	.+36     	; 0x1e8 <ADC_init+0x114>
		case 2:
		break;
		case 4:
		ADCSRA |= (1<<ADPS1);
 1c4:	ea e7       	ldi	r30, 0x7A	; 122
 1c6:	f0 e0       	ldi	r31, 0x00	; 0
 1c8:	80 81       	ld	r24, Z
 1ca:	82 60       	ori	r24, 0x02	; 2
 1cc:	80 83       	st	Z, r24
		break;
 1ce:	23 c0       	rjmp	.+70     	; 0x216 <ADC_init+0x142>
		case 8:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0);
 1d0:	ea e7       	ldi	r30, 0x7A	; 122
 1d2:	f0 e0       	ldi	r31, 0x00	; 0
 1d4:	80 81       	ld	r24, Z
 1d6:	83 60       	ori	r24, 0x03	; 3
 1d8:	80 83       	st	Z, r24
		break;
 1da:	1d c0       	rjmp	.+58     	; 0x216 <ADC_init+0x142>
		case 16:
		ADCSRA |= (1<<ADPS2);
 1dc:	ea e7       	ldi	r30, 0x7A	; 122
 1de:	f0 e0       	ldi	r31, 0x00	; 0
 1e0:	80 81       	ld	r24, Z
 1e2:	84 60       	ori	r24, 0x04	; 4
 1e4:	80 83       	st	Z, r24
		break;
 1e6:	17 c0       	rjmp	.+46     	; 0x216 <ADC_init+0x142>
		case 32:
		ADCSRA |= (1<<ADPS2)| (1<<ADPS0);
 1e8:	ea e7       	ldi	r30, 0x7A	; 122
 1ea:	f0 e0       	ldi	r31, 0x00	; 0
 1ec:	80 81       	ld	r24, Z
 1ee:	85 60       	ori	r24, 0x05	; 5
 1f0:	80 83       	st	Z, r24
		break;
 1f2:	11 c0       	rjmp	.+34     	; 0x216 <ADC_init+0x142>
		case 64:
		ADCSRA |= (1<<ADPS1) |(1<<ADPS2);
 1f4:	ea e7       	ldi	r30, 0x7A	; 122
 1f6:	f0 e0       	ldi	r31, 0x00	; 0
 1f8:	80 81       	ld	r24, Z
 1fa:	86 60       	ori	r24, 0x06	; 6
 1fc:	80 83       	st	Z, r24
		break;
 1fe:	0b c0       	rjmp	.+22     	; 0x216 <ADC_init+0x142>
		case 128:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 200:	ea e7       	ldi	r30, 0x7A	; 122
 202:	f0 e0       	ldi	r31, 0x00	; 0
 204:	80 81       	ld	r24, Z
 206:	87 60       	ori	r24, 0x07	; 7
 208:	80 83       	st	Z, r24
		break;
 20a:	05 c0       	rjmp	.+10     	; 0x216 <ADC_init+0x142>
		default:
		ADCSRA |= (1<<ADPS1)|(1<<ADPS0)|(1<<ADPS2);
 20c:	ea e7       	ldi	r30, 0x7A	; 122
 20e:	f0 e0       	ldi	r31, 0x00	; 0
 210:	80 81       	ld	r24, Z
 212:	87 60       	ori	r24, 0x07	; 7
 214:	80 83       	st	Z, r24
		break;
	}
	
	
	//ADCSRA |= (1<<ADIE)|(1<<ADPS2)|(1<<ADPS1)|(1<<ADPS0); //Interrupciones - Prescaler 128
	ADCSRA |= (1<<ADEN)|(1<<ADSC); //Habilitar ADC e iniciar conversión
 216:	ea e7       	ldi	r30, 0x7A	; 122
 218:	f0 e0       	ldi	r31, 0x00	; 0
 21a:	80 81       	ld	r24, Z
 21c:	80 6c       	ori	r24, 0xC0	; 192
 21e:	80 83       	st	Z, r24
 220:	0f 91       	pop	r16
 222:	08 95       	ret

00000224 <setup>:
}



/*********Subrutinas NON Interrupts*********/
void setup(void){
 224:	0f 93       	push	r16
 226:	1f 93       	push	r17
	cli();
 228:	f8 94       	cli
	//Configuraci?n de pinC
	//Puerto C como entrada y pullup deshabilitado.
	//CLKPR |= (1<< CLKPCE);
	//CLKPR |= (1<<CLKPS2);	//Configurar prescaler principal a 16 para frecuencia de 1Mhz
	
	DDRC=0x00;
 22a:	17 b8       	out	0x07, r1	; 7
	PORTC=0;
 22c:	18 b8       	out	0x08, r1	; 8
	PORTC |= (1<<PORTC0)|(1<<PORTC1)|(1<<PORTC2)|(1<<PORTC3);
 22e:	88 b1       	in	r24, 0x08	; 8
 230:	8f 60       	ori	r24, 0x0F	; 15
 232:	88 b9       	out	0x08, r24	; 8
	
	//COnfiguraci?n del puertoB		
	DDRB = 0;
 234:	14 b8       	out	0x04, r1	; 4
	DDRB |= (1 << DDB3)|(1 << DDB2)|(1 << DDB1); //Configurar el puerto de Led
 236:	84 b1       	in	r24, 0x04	; 4
 238:	8e 60       	ori	r24, 0x0E	; 14
 23a:	84 b9       	out	0x04, r24	; 4
	PORTB=0;
 23c:	15 b8       	out	0x05, r1	; 5
	PORTB |= (1<<PORTB4); //Habilitar pullup en PB5
 23e:	85 b1       	in	r24, 0x05	; 5
 240:	80 61       	ori	r24, 0x10	; 16
 242:	85 b9       	out	0x05, r24	; 5
	
	//COnfiguraci?n del puerto D
	DDRD=0;
 244:	1a b8       	out	0x0a, r1	; 10
	DDRD|= (1<<PORTD1)|(1<<PORTD3)|(1<<PORTD4)|(1<<PORTD5)|(1<<PORTD6);
 246:	8a b1       	in	r24, 0x0a	; 10
 248:	8a 67       	ori	r24, 0x7A	; 122
 24a:	8a b9       	out	0x0a, r24	; 10
	PORTD=0;
 24c:	1b b8       	out	0x0b, r1	; 11
	
	//Interrupciones de pin change
	PCICR =0;
 24e:	e8 e6       	ldi	r30, 0x68	; 104
 250:	f0 e0       	ldi	r31, 0x00	; 0
 252:	10 82       	st	Z, r1
	PCICR |= (1<<PCIE0)|(1<<PCIE1); //Pin change habilitado en Puerto B y Puerto C
 254:	80 81       	ld	r24, Z
 256:	83 60       	ori	r24, 0x03	; 3
 258:	80 83       	st	Z, r24
	
	PCMSK1=0;
 25a:	ec e6       	ldi	r30, 0x6C	; 108
 25c:	f0 e0       	ldi	r31, 0x00	; 0
 25e:	10 82       	st	Z, r1
	PCMSK0=0;
 260:	ab e6       	ldi	r26, 0x6B	; 107
 262:	b0 e0       	ldi	r27, 0x00	; 0
 264:	1c 92       	st	X, r1
	PCMSK0 |= (1<<PCINT4); //Pinchange en pin PINB5
 266:	8c 91       	ld	r24, X
 268:	80 61       	ori	r24, 0x10	; 16
 26a:	8c 93       	st	X, r24
	PCMSK1 |= (1<<PCINT8)|(1<<PCINT9)|(1<<PCINT10)|(1<<PCINT11);
 26c:	80 81       	ld	r24, Z
 26e:	8f 60       	ori	r24, 0x0F	; 15
 270:	80 83       	st	Z, r24
	
	initPWM1(comparador, OFF, mode_PWM1, prescaler_PWM, periodo);	//Servos de los brazos
 272:	0f e3       	ldi	r16, 0x3F	; 63
 274:	1c e9       	ldi	r17, 0x9C	; 156
 276:	28 e0       	ldi	r18, 0x08	; 8
 278:	30 e0       	ldi	r19, 0x00	; 0
 27a:	4e e0       	ldi	r20, 0x0E	; 14
 27c:	60 e0       	ldi	r22, 0x00	; 0
 27e:	82 e0       	ldi	r24, 0x02	; 2
 280:	0e 94 03 04 	call	0x806	; 0x806 <initPWM1>
	initPWM2(comparador,OFF, mode_PWM2, 1024); //Servo de la garra
 284:	20 e0       	ldi	r18, 0x00	; 0
 286:	34 e0       	ldi	r19, 0x04	; 4
 288:	43 e0       	ldi	r20, 0x03	; 3
 28a:	60 e0       	ldi	r22, 0x00	; 0
 28c:	82 e0       	ldi	r24, 0x02	; 2
 28e:	0e 94 23 05 	call	0xa46	; 0xa46 <initPWM2>
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 292:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 296:	00 e8       	ldi	r16, 0x80	; 128
 298:	21 e0       	ldi	r18, 0x01	; 1
 29a:	65 e0       	ldi	r22, 0x05	; 5
 29c:	81 e0       	ldi	r24, 0x01	; 1
 29e:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
	initUSART_9600();
 2a2:	0e 94 f4 05 	call	0xbe8	; 0xbe8 <initUSART_9600>
	
	sei();
 2a6:	78 94       	sei
}
 2a8:	1f 91       	pop	r17
 2aa:	0f 91       	pop	r16
 2ac:	08 95       	ret

000002ae <main>:
volatile uint8_t valorADC4 = 0;

/*********main*********/
int main(void)
{
    setup();
 2ae:	0e 94 12 01 	call	0x224	; 0x224 <setup>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 2b2:	8f e9       	ldi	r24, 0x9F	; 159
 2b4:	9f e0       	ldi	r25, 0x0F	; 15
 2b6:	01 97       	sbiw	r24, 0x01	; 1
 2b8:	f1 f7       	brne	.-4      	; 0x2b6 <main+0x8>
 2ba:	00 c0       	rjmp	.+0      	; 0x2bc <main+0xe>
 2bc:	00 00       	nop
    while (1) 
    {
		 _delay_ms(1);  // Peque?o retardo para estabilidad
		 
		 switch (modo){
 2be:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 2c2:	81 30       	cpi	r24, 0x01	; 1
 2c4:	e9 f0       	breq	.+58     	; 0x300 <main+0x52>
 2c6:	18 f0       	brcs	.+6      	; 0x2ce <main+0x20>
 2c8:	82 30       	cpi	r24, 0x02	; 2
 2ca:	b1 f1       	breq	.+108    	; 0x338 <main+0x8a>
 2cc:	f2 cf       	rjmp	.-28     	; 0x2b2 <main+0x4>
			 case 0:	//modo manual
			 PORTD &= ~((1<<PORTD4)|(1<<PORTD5));	//LEDs de estado apagadas
 2ce:	8b b1       	in	r24, 0x0b	; 11
 2d0:	8f 7c       	andi	r24, 0xCF	; 207
 2d2:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Save_Position>=1){
 2d4:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <Save_Position>
 2d8:	88 23       	and	r24, r24
 2da:	59 f3       	breq	.-42     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 2dc:	8b b1       	in	r24, 0x0b	; 11
 2de:	80 64       	ori	r24, 0x40	; 64
 2e0:	8b b9       	out	0x0b, r24	; 11
 2e2:	9f ef       	ldi	r25, 0xFF	; 255
 2e4:	21 ee       	ldi	r18, 0xE1	; 225
 2e6:	84 e0       	ldi	r24, 0x04	; 4
 2e8:	91 50       	subi	r25, 0x01	; 1
 2ea:	20 40       	sbci	r18, 0x00	; 0
 2ec:	80 40       	sbci	r24, 0x00	; 0
 2ee:	e1 f7       	brne	.-8      	; 0x2e8 <main+0x3a>
 2f0:	00 c0       	rjmp	.+0      	; 0x2f2 <main+0x44>
 2f2:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 2f4:	8b b1       	in	r24, 0x0b	; 11
 2f6:	8f 7b       	andi	r24, 0xBF	; 191
 2f8:	8b b9       	out	0x0b, r24	; 11
				 Save_Position=0;
 2fa:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <Save_Position>
 2fe:	d9 cf       	rjmp	.-78     	; 0x2b2 <main+0x4>
			 }
			 break;
			 
			 case 1:	//Modo eprom
			 PORTD &= ~((1<<PORTD5));			//LED azul encendida -->EEPROM
 300:	8b b1       	in	r24, 0x0b	; 11
 302:	8f 7d       	andi	r24, 0xDF	; 223
 304:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD4);
 306:	8b b1       	in	r24, 0x0b	; 11
 308:	80 61       	ori	r24, 0x10	; 16
 30a:	8b b9       	out	0x0b, r24	; 11
			 
			 if (Execute_Position>=1){
 30c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 310:	88 23       	and	r24, r24
 312:	79 f2       	breq	.-98     	; 0x2b2 <main+0x4>
				 PORTD |= (1<<PORTD6);
 314:	8b b1       	in	r24, 0x0b	; 11
 316:	80 64       	ori	r24, 0x40	; 64
 318:	8b b9       	out	0x0b, r24	; 11
 31a:	9f ef       	ldi	r25, 0xFF	; 255
 31c:	21 ee       	ldi	r18, 0xE1	; 225
 31e:	84 e0       	ldi	r24, 0x04	; 4
 320:	91 50       	subi	r25, 0x01	; 1
 322:	20 40       	sbci	r18, 0x00	; 0
 324:	80 40       	sbci	r24, 0x00	; 0
 326:	e1 f7       	brne	.-8      	; 0x320 <main+0x72>
 328:	00 c0       	rjmp	.+0      	; 0x32a <main+0x7c>
 32a:	00 00       	nop
				 _delay_ms(100);
				 PORTD &= ~(1<<PORTD6);
 32c:	8b b1       	in	r24, 0x0b	; 11
 32e:	8f 7b       	andi	r24, 0xBF	; 191
 330:	8b b9       	out	0x0b, r24	; 11
				 Execute_Position=0;
 332:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 336:	bd cf       	rjmp	.-134    	; 0x2b2 <main+0x4>
			 }
			 
			 break;
			 
			 case 2:	//Modo UART
			 PORTD &= ~(1<<PORTD4);				////LED amarilla encendida -->Adafruit
 338:	8b b1       	in	r24, 0x0b	; 11
 33a:	8f 7e       	andi	r24, 0xEF	; 239
 33c:	8b b9       	out	0x0b, r24	; 11
			 PORTD |= (1<<PORTD5); 
 33e:	8b b1       	in	r24, 0x0b	; 11
 340:	80 62       	ori	r24, 0x20	; 32
 342:	8b b9       	out	0x0b, r24	; 11
			 break;
 344:	b6 cf       	rjmp	.-148    	; 0x2b2 <main+0x4>

00000346 <SaveinEEPROM_Position>:
	
	sei();
}

//Funcion para guardar la posicion de los servos
void SaveinEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3) {
 346:	ef 92       	push	r14
 348:	ff 92       	push	r15
 34a:	0f 93       	push	r16
 34c:	1f 93       	push	r17
 34e:	cf 93       	push	r28
 350:	df 93       	push	r29
 352:	7b 01       	movw	r14, r22
 354:	8a 01       	movw	r16, r20
 356:	e9 01       	movw	r28, r18
	write_EEPROM(direction0, valorADC1);
 358:	60 91 07 01 	lds	r22, 0x0107	; 0x800107 <valorADC1>
 35c:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
	write_EEPROM(direction1, valorADC2);
 360:	60 91 06 01 	lds	r22, 0x0106	; 0x800106 <valorADC2>
 364:	c7 01       	movw	r24, r14
 366:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
	write_EEPROM(direction2, OCR2A);
 36a:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 36e:	c8 01       	movw	r24, r16
 370:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
	write_EEPROM(direction3, OCR2B);
 374:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 378:	ce 01       	movw	r24, r28
 37a:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
}
 37e:	df 91       	pop	r29
 380:	cf 91       	pop	r28
 382:	1f 91       	pop	r17
 384:	0f 91       	pop	r16
 386:	ff 90       	pop	r15
 388:	ef 90       	pop	r14
 38a:	08 95       	ret

0000038c <ExcuteEEPROM_Position>:

//Funci?n para ejecutar una posicion guardada
void ExcuteEEPROM_Position(unsigned int direction0,unsigned int direction1,unsigned int direction2,unsigned int direction3) {
 38c:	ef 92       	push	r14
 38e:	ff 92       	push	r15
 390:	0f 93       	push	r16
 392:	1f 93       	push	r17
 394:	cf 93       	push	r28
 396:	df 93       	push	r29
 398:	7b 01       	movw	r14, r22
 39a:	8a 01       	movw	r16, r20
 39c:	e9 01       	movw	r28, r18
	OCR1A = DutyCycle1(read_EEPROM(direction0));
 39e:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 3a2:	0e 94 f2 03 	call	0x7e4	; 0x7e4 <DutyCycle1>
 3a6:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 3aa:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
	OCR1B = DutyCycle1(read_EEPROM(direction1));
 3ae:	c7 01       	movw	r24, r14
 3b0:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 3b4:	0e 94 f2 03 	call	0x7e4	; 0x7e4 <DutyCycle1>
 3b8:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 3bc:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
	OCR2A  =read_EEPROM(direction2);
 3c0:	c8 01       	movw	r24, r16
 3c2:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 3c6:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
	OCR2B  =read_EEPROM(direction3);
 3ca:	ce 01       	movw	r24, r28
 3cc:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 3d0:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
}
 3d4:	df 91       	pop	r29
 3d6:	cf 91       	pop	r28
 3d8:	1f 91       	pop	r17
 3da:	0f 91       	pop	r16
 3dc:	ff 90       	pop	r15
 3de:	ef 90       	pop	r14
 3e0:	08 95       	ret

000003e2 <__vector_3>:



/**************Subrutinas de interrupcion*************/
//Controla el estado
ISR(PCINT0_vect){
 3e2:	1f 92       	push	r1
 3e4:	0f 92       	push	r0
 3e6:	0f b6       	in	r0, 0x3f	; 63
 3e8:	0f 92       	push	r0
 3ea:	11 24       	eor	r1, r1
 3ec:	8f 93       	push	r24
	//Antirebote
	if ((PINB&(1<<PINB4))==0){
 3ee:	1c 99       	sbic	0x03, 4	; 3
 3f0:	05 c0       	rjmp	.+10     	; 0x3fc <__vector_3+0x1a>
		//_delay_ms(50);
		//if ((PINB&(1<<PINB4)) ==0){
			//Boton presionado
			modo++;
 3f2:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 3f6:	8f 5f       	subi	r24, 0xFF	; 255
 3f8:	80 93 13 01 	sts	0x0113, r24	; 0x800113 <modo>
		//}
	}
	
	//Overflow de modo
	if (modo==3){
 3fc:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 400:	83 30       	cpi	r24, 0x03	; 3
 402:	11 f4       	brne	.+4      	; 0x408 <__EEPROM_REGION_LENGTH__+0x8>
		modo=0;
 404:	10 92 13 01 	sts	0x0113, r1	; 0x800113 <modo>
	}
}
 408:	8f 91       	pop	r24
 40a:	0f 90       	pop	r0
 40c:	0f be       	out	0x3f, r0	; 63
 40e:	0f 90       	pop	r0
 410:	1f 90       	pop	r1
 412:	18 95       	reti

00000414 <__vector_4>:
bot?n 2 --> posici?n 2
bot?n 3 --> posici?n 3
bot?n 4 --> posici?n 4
 */

ISR(PCINT1_vect){
 414:	1f 92       	push	r1
 416:	0f 92       	push	r0
 418:	0f b6       	in	r0, 0x3f	; 63
 41a:	0f 92       	push	r0
 41c:	11 24       	eor	r1, r1
 41e:	2f 93       	push	r18
 420:	3f 93       	push	r19
 422:	4f 93       	push	r20
 424:	5f 93       	push	r21
 426:	6f 93       	push	r22
 428:	7f 93       	push	r23
 42a:	8f 93       	push	r24
 42c:	9f 93       	push	r25
 42e:	af 93       	push	r26
 430:	bf 93       	push	r27
 432:	cf 93       	push	r28
 434:	ef 93       	push	r30
 436:	ff 93       	push	r31
	switch(modo){
 438:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 43c:	88 23       	and	r24, r24
 43e:	21 f0       	breq	.+8      	; 0x448 <__vector_4+0x34>
 440:	81 30       	cpi	r24, 0x01	; 1
 442:	09 f4       	brne	.+2      	; 0x446 <__vector_4+0x32>
 444:	60 c0       	rjmp	.+192    	; 0x506 <__vector_4+0xf2>
 446:	f5 c0       	rjmp	.+490    	; 0x632 <__vector_4+0x21e>
		case 0:		//Modo manual guardar el Dutycycle de los 4 servos
		
		if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 448:	30 99       	sbic	0x06, 0	; 6
 44a:	20 c0       	rjmp	.+64     	; 0x48c <__vector_4+0x78>
 44c:	86 b1       	in	r24, 0x06	; 6
 44e:	8e 70       	andi	r24, 0x0E	; 14
 450:	8e 30       	cpi	r24, 0x0E	; 14
 452:	e1 f4       	brne	.+56     	; 0x48c <__vector_4+0x78>
			Save_Position=1;
 454:	81 e0       	ldi	r24, 0x01	; 1
 456:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 1
			//SaveinEEPROM_Position(0,1,2,3,4,5);
			write_EEPROM(0, valorADC1);
 45a:	60 91 07 01 	lds	r22, 0x0107	; 0x800107 <valorADC1>
 45e:	80 e0       	ldi	r24, 0x00	; 0
 460:	90 e0       	ldi	r25, 0x00	; 0
 462:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
			write_EEPROM(1, valorADC2);
 466:	60 91 06 01 	lds	r22, 0x0106	; 0x800106 <valorADC2>
 46a:	81 e0       	ldi	r24, 0x01	; 1
 46c:	90 e0       	ldi	r25, 0x00	; 0
 46e:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
			write_EEPROM(2, OCR2A);
 472:	60 91 b3 00 	lds	r22, 0x00B3	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
 476:	82 e0       	ldi	r24, 0x02	; 2
 478:	90 e0       	ldi	r25, 0x00	; 0
 47a:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
			write_EEPROM(3, OCR2B);
 47e:	60 91 b4 00 	lds	r22, 0x00B4	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 482:	83 e0       	ldi	r24, 0x03	; 3
 484:	90 e0       	ldi	r25, 0x00	; 0
 486:	0e 94 e8 05 	call	0xbd0	; 0xbd0 <write_EEPROM>
 48a:	d3 c0       	rjmp	.+422    	; 0x632 <__vector_4+0x21e>
		}
		else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 48c:	31 99       	sbic	0x06, 1	; 6
 48e:	12 c0       	rjmp	.+36     	; 0x4b4 <__vector_4+0xa0>
 490:	86 b1       	in	r24, 0x06	; 6
 492:	8d 70       	andi	r24, 0x0D	; 13
 494:	8d 30       	cpi	r24, 0x0D	; 13
 496:	71 f4       	brne	.+28     	; 0x4b4 <__vector_4+0xa0>
			Save_Position =2;
 498:	82 e0       	ldi	r24, 0x02	; 2
 49a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 2
			SaveinEEPROM_Position(4,5,6,7);
 49e:	27 e0       	ldi	r18, 0x07	; 7
 4a0:	30 e0       	ldi	r19, 0x00	; 0
 4a2:	46 e0       	ldi	r20, 0x06	; 6
 4a4:	50 e0       	ldi	r21, 0x00	; 0
 4a6:	65 e0       	ldi	r22, 0x05	; 5
 4a8:	70 e0       	ldi	r23, 0x00	; 0
 4aa:	84 e0       	ldi	r24, 0x04	; 4
 4ac:	90 e0       	ldi	r25, 0x00	; 0
 4ae:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 4b2:	bf c0       	rjmp	.+382    	; 0x632 <__vector_4+0x21e>
		}
		else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 4b4:	32 99       	sbic	0x06, 2	; 6
 4b6:	12 c0       	rjmp	.+36     	; 0x4dc <__vector_4+0xc8>
 4b8:	86 b1       	in	r24, 0x06	; 6
 4ba:	8b 70       	andi	r24, 0x0B	; 11
 4bc:	8b 30       	cpi	r24, 0x0B	; 11
 4be:	71 f4       	brne	.+28     	; 0x4dc <__vector_4+0xc8>
			Save_Position =3;
 4c0:	83 e0       	ldi	r24, 0x03	; 3
 4c2:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 3
			SaveinEEPROM_Position(8,9,10,11);
 4c6:	2b e0       	ldi	r18, 0x0B	; 11
 4c8:	30 e0       	ldi	r19, 0x00	; 0
 4ca:	4a e0       	ldi	r20, 0x0A	; 10
 4cc:	50 e0       	ldi	r21, 0x00	; 0
 4ce:	69 e0       	ldi	r22, 0x09	; 9
 4d0:	70 e0       	ldi	r23, 0x00	; 0
 4d2:	88 e0       	ldi	r24, 0x08	; 8
 4d4:	90 e0       	ldi	r25, 0x00	; 0
 4d6:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 4da:	ab c0       	rjmp	.+342    	; 0x632 <__vector_4+0x21e>
		}
		else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 4dc:	33 99       	sbic	0x06, 3	; 6
 4de:	a9 c0       	rjmp	.+338    	; 0x632 <__vector_4+0x21e>
 4e0:	86 b1       	in	r24, 0x06	; 6
 4e2:	87 70       	andi	r24, 0x07	; 7
 4e4:	87 30       	cpi	r24, 0x07	; 7
 4e6:	09 f0       	breq	.+2      	; 0x4ea <__vector_4+0xd6>
 4e8:	a4 c0       	rjmp	.+328    	; 0x632 <__vector_4+0x21e>
			Save_Position =4;
 4ea:	84 e0       	ldi	r24, 0x04	; 4
 4ec:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <Save_Position>
			//Escribir en la eprom la nueva posici?n 4
			SaveinEEPROM_Position(12,13,14,15);
 4f0:	2f e0       	ldi	r18, 0x0F	; 15
 4f2:	30 e0       	ldi	r19, 0x00	; 0
 4f4:	4e e0       	ldi	r20, 0x0E	; 14
 4f6:	50 e0       	ldi	r21, 0x00	; 0
 4f8:	6d e0       	ldi	r22, 0x0D	; 13
 4fa:	70 e0       	ldi	r23, 0x00	; 0
 4fc:	8c e0       	ldi	r24, 0x0C	; 12
 4fe:	90 e0       	ldi	r25, 0x00	; 0
 500:	0e 94 a3 01 	call	0x346	; 0x346 <SaveinEEPROM_Position>
 504:	96 c0       	rjmp	.+300    	; 0x632 <__vector_4+0x21e>
		}
		break;
		
		case 1:
		//Parpadeo que confirma que se guardo la posici?n
		if (((PINC&(1<<PINC0))==0) && ((PINC&((1<<PINC1)|(1<<PINC2)|(1<<PINC3)))== 0x0E)){
 506:	30 99       	sbic	0x06, 0	; 6
 508:	32 c0       	rjmp	.+100    	; 0x56e <__vector_4+0x15a>
 50a:	86 b1       	in	r24, 0x06	; 6
 50c:	8e 70       	andi	r24, 0x0E	; 14
 50e:	8e 30       	cpi	r24, 0x0E	; 14
 510:	71 f5       	brne	.+92     	; 0x56e <__vector_4+0x15a>
			Execute_Position =1;
 512:	81 e0       	ldi	r24, 0x01	; 1
 514:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 1
			ExcuteEEPROM_Position(0,1,2,3);
 518:	23 e0       	ldi	r18, 0x03	; 3
 51a:	30 e0       	ldi	r19, 0x00	; 0
 51c:	42 e0       	ldi	r20, 0x02	; 2
 51e:	50 e0       	ldi	r21, 0x00	; 0
 520:	61 e0       	ldi	r22, 0x01	; 1
 522:	70 e0       	ldi	r23, 0x00	; 0
 524:	80 e0       	ldi	r24, 0x00	; 0
 526:	90 e0       	ldi	r25, 0x00	; 0
 528:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
			
			/*Para los registros del timer1 guardo la lectura del ADC ya que esta si es 8 bit,
			y mando a llamar la función para calcular su valor*/
			OCR1A = DutyCycle1(read_EEPROM(0));
 52c:	80 e0       	ldi	r24, 0x00	; 0
 52e:	90 e0       	ldi	r25, 0x00	; 0
 530:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 534:	0e 94 f2 03 	call	0x7e4	; 0x7e4 <DutyCycle1>
 538:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 53c:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			OCR1B = DutyCycle1(read_EEPROM(1));
 540:	81 e0       	ldi	r24, 0x01	; 1
 542:	90 e0       	ldi	r25, 0x00	; 0
 544:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 548:	0e 94 f2 03 	call	0x7e4	; 0x7e4 <DutyCycle1>
 54c:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 550:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			OCR2A  =read_EEPROM(2);
 554:	82 e0       	ldi	r24, 0x02	; 2
 556:	90 e0       	ldi	r25, 0x00	; 0
 558:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 55c:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			OCR2B  =read_EEPROM(3);
 560:	83 e0       	ldi	r24, 0x03	; 3
 562:	90 e0       	ldi	r25, 0x00	; 0
 564:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 568:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 56c:	62 c0       	rjmp	.+196    	; 0x632 <__vector_4+0x21e>
			
		}
		else if (((PINC&(1<<PINC1))==0) && ((PINC&((1<<PINC0)|(1<<PINC2)|(1<<PINC3)))== 0x0D)){
 56e:	31 99       	sbic	0x06, 1	; 6
 570:	39 c0       	rjmp	.+114    	; 0x5e4 <__vector_4+0x1d0>
 572:	86 b1       	in	r24, 0x06	; 6
 574:	8d 70       	andi	r24, 0x0D	; 13
 576:	8d 30       	cpi	r24, 0x0D	; 13
 578:	a9 f5       	brne	.+106    	; 0x5e4 <__vector_4+0x1d0>
			Execute_Position =2;
 57a:	82 e0       	ldi	r24, 0x02	; 2
 57c:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 2
			ExcuteEEPROM_Position(4,5,6,7);
 580:	27 e0       	ldi	r18, 0x07	; 7
 582:	30 e0       	ldi	r19, 0x00	; 0
 584:	46 e0       	ldi	r20, 0x06	; 6
 586:	50 e0       	ldi	r21, 0x00	; 0
 588:	65 e0       	ldi	r22, 0x05	; 5
 58a:	70 e0       	ldi	r23, 0x00	; 0
 58c:	84 e0       	ldi	r24, 0x04	; 4
 58e:	90 e0       	ldi	r25, 0x00	; 0
 590:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
			
			//OCR1AL =read_EEPROM(6);
			//OCR1AH =read_EEPROM(7);
			OCR1A = read_EEPROM(6)| read_EEPROM(7);
 594:	86 e0       	ldi	r24, 0x06	; 6
 596:	90 e0       	ldi	r25, 0x00	; 0
 598:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 59c:	c8 2f       	mov	r28, r24
 59e:	87 e0       	ldi	r24, 0x07	; 7
 5a0:	90 e0       	ldi	r25, 0x00	; 0
 5a2:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 5a6:	8c 2b       	or	r24, r28
 5a8:	90 e0       	ldi	r25, 0x00	; 0
 5aa:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 5ae:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			OCR1BL =read_EEPROM(8);
 5b2:	88 e0       	ldi	r24, 0x08	; 8
 5b4:	90 e0       	ldi	r25, 0x00	; 0
 5b6:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 5ba:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			OCR1BH =read_EEPROM(9);
 5be:	89 e0       	ldi	r24, 0x09	; 9
 5c0:	90 e0       	ldi	r25, 0x00	; 0
 5c2:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 5c6:	80 93 8b 00 	sts	0x008B, r24	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
			OCR2A =read_EEPROM(10);
 5ca:	8a e0       	ldi	r24, 0x0A	; 10
 5cc:	90 e0       	ldi	r25, 0x00	; 0
 5ce:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 5d2:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			OCR2B =read_EEPROM(11);
 5d6:	8b e0       	ldi	r24, 0x0B	; 11
 5d8:	90 e0       	ldi	r25, 0x00	; 0
 5da:	0e 94 df 05 	call	0xbbe	; 0xbbe <read_EEPROM>
 5de:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 5e2:	27 c0       	rjmp	.+78     	; 0x632 <__vector_4+0x21e>
		}
		else if (((PINC&(1<<PINC2))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC3)))== 0x0B)){
 5e4:	32 99       	sbic	0x06, 2	; 6
 5e6:	12 c0       	rjmp	.+36     	; 0x60c <__vector_4+0x1f8>
 5e8:	86 b1       	in	r24, 0x06	; 6
 5ea:	8b 70       	andi	r24, 0x0B	; 11
 5ec:	8b 30       	cpi	r24, 0x0B	; 11
 5ee:	71 f4       	brne	.+28     	; 0x60c <__vector_4+0x1f8>
			Execute_Position =3;
 5f0:	83 e0       	ldi	r24, 0x03	; 3
 5f2:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 3
			ExcuteEEPROM_Position(8,9,10,11);
 5f6:	2b e0       	ldi	r18, 0x0B	; 11
 5f8:	30 e0       	ldi	r19, 0x00	; 0
 5fa:	4a e0       	ldi	r20, 0x0A	; 10
 5fc:	50 e0       	ldi	r21, 0x00	; 0
 5fe:	69 e0       	ldi	r22, 0x09	; 9
 600:	70 e0       	ldi	r23, 0x00	; 0
 602:	88 e0       	ldi	r24, 0x08	; 8
 604:	90 e0       	ldi	r25, 0x00	; 0
 606:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
 60a:	13 c0       	rjmp	.+38     	; 0x632 <__vector_4+0x21e>
		}
		else if (((PINC&(1<<PINC3))==0) && ((PINC&((1<<PINC0)|(1<<PINC1)|(1<<PINC2)))== 0x07)){
 60c:	33 99       	sbic	0x06, 3	; 6
 60e:	11 c0       	rjmp	.+34     	; 0x632 <__vector_4+0x21e>
 610:	86 b1       	in	r24, 0x06	; 6
 612:	87 70       	andi	r24, 0x07	; 7
 614:	87 30       	cpi	r24, 0x07	; 7
 616:	69 f4       	brne	.+26     	; 0x632 <__vector_4+0x21e>
			Execute_Position =4;
 618:	84 e0       	ldi	r24, 0x04	; 4
 61a:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
			//Escribir en la eprom la nueva posici?n 4
			ExcuteEEPROM_Position(12,13,14,15);
 61e:	2f e0       	ldi	r18, 0x0F	; 15
 620:	30 e0       	ldi	r19, 0x00	; 0
 622:	4e e0       	ldi	r20, 0x0E	; 14
 624:	50 e0       	ldi	r21, 0x00	; 0
 626:	6d e0       	ldi	r22, 0x0D	; 13
 628:	70 e0       	ldi	r23, 0x00	; 0
 62a:	8c e0       	ldi	r24, 0x0C	; 12
 62c:	90 e0       	ldi	r25, 0x00	; 0
 62e:	0e 94 c6 01 	call	0x38c	; 0x38c <ExcuteEEPROM_Position>
		
		default:
		break;
	}
	
}
 632:	ff 91       	pop	r31
 634:	ef 91       	pop	r30
 636:	cf 91       	pop	r28
 638:	bf 91       	pop	r27
 63a:	af 91       	pop	r26
 63c:	9f 91       	pop	r25
 63e:	8f 91       	pop	r24
 640:	7f 91       	pop	r23
 642:	6f 91       	pop	r22
 644:	5f 91       	pop	r21
 646:	4f 91       	pop	r20
 648:	3f 91       	pop	r19
 64a:	2f 91       	pop	r18
 64c:	0f 90       	pop	r0
 64e:	0f be       	out	0x3f, r0	; 63
 650:	0f 90       	pop	r0
 652:	1f 90       	pop	r1
 654:	18 95       	reti

00000656 <__vector_18>:


ISR(USART_RX_vect){
 656:	1f 92       	push	r1
 658:	0f 92       	push	r0
 65a:	0f b6       	in	r0, 0x3f	; 63
 65c:	0f 92       	push	r0
 65e:	11 24       	eor	r1, r1
 660:	8f 93       	push	r24
 662:	9f 93       	push	r25
	if (modo==1){
 664:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 668:	81 30       	cpi	r24, 0x01	; 1
 66a:	b1 f4       	brne	.+44     	; 0x698 <__vector_18+0x42>
		switch(canal_UART){
 66c:	80 91 08 01 	lds	r24, 0x0108	; 0x800108 <canal_UART>
 670:	88 23       	and	r24, r24
 672:	19 f0       	breq	.+6      	; 0x67a <__vector_18+0x24>
 674:	81 30       	cpi	r24, 0x01	; 1
 676:	49 f0       	breq	.+18     	; 0x68a <__vector_18+0x34>
 678:	0f c0       	rjmp	.+30     	; 0x698 <__vector_18+0x42>
			case 0:
			OCR1A = DUT_UART;            // Actualizamos el duty cycle
 67a:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <DUT_UART>
 67e:	90 e0       	ldi	r25, 0x00	; 0
 680:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 684:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			break;
 688:	07 c0       	rjmp	.+14     	; 0x698 <__vector_18+0x42>
			case 1:
			OCR1B = DUT_UART;			// Actualizamos el duty cycle
 68a:	80 91 09 01 	lds	r24, 0x0109	; 0x800109 <DUT_UART>
 68e:	90 e0       	ldi	r25, 0x00	; 0
 690:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 694:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			break;
			default:
			break;
		}
	}
}
 698:	9f 91       	pop	r25
 69a:	8f 91       	pop	r24
 69c:	0f 90       	pop	r0
 69e:	0f be       	out	0x3f, r0	; 63
 6a0:	0f 90       	pop	r0
 6a2:	1f 90       	pop	r1
 6a4:	18 95       	reti

000006a6 <__vector_21>:


ISR(ADC_vect){
 6a6:	1f 92       	push	r1
 6a8:	0f 92       	push	r0
 6aa:	0f b6       	in	r0, 0x3f	; 63
 6ac:	0f 92       	push	r0
 6ae:	11 24       	eor	r1, r1
 6b0:	0f 93       	push	r16
 6b2:	2f 93       	push	r18
 6b4:	3f 93       	push	r19
 6b6:	4f 93       	push	r20
 6b8:	5f 93       	push	r21
 6ba:	6f 93       	push	r22
 6bc:	7f 93       	push	r23
 6be:	8f 93       	push	r24
 6c0:	9f 93       	push	r25
 6c2:	af 93       	push	r26
 6c4:	bf 93       	push	r27
 6c6:	ef 93       	push	r30
 6c8:	ff 93       	push	r31
	if (modo==0){
 6ca:	80 91 13 01 	lds	r24, 0x0113	; 0x800113 <modo>
 6ce:	81 11       	cpse	r24, r1
 6d0:	6f c0       	rjmp	.+222    	; 0x7b0 <__vector_21+0x10a>
		//Actualizamos el valor del Dutty cycle
		valorADC = ADCH;        // Leemos solo ADCH por justificaci?n izquierda
 6d2:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 6d6:	80 93 12 01 	sts	0x0112, r24	; 0x800112 <valorADC>
		DTC1 = DutyCycle1(valorADC);	//rotor
 6da:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 6de:	0e 94 f2 03 	call	0x7e4	; 0x7e4 <DutyCycle1>
 6e2:	90 93 11 01 	sts	0x0111, r25	; 0x800111 <DTC1+0x1>
 6e6:	80 93 10 01 	sts	0x0110, r24	; 0x800110 <DTC1>
		DTC2= DutyCycle2(valorADC);		//codo
 6ea:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 6ee:	0e 94 f9 03 	call	0x7f2	; 0x7f2 <DutyCycle2>
 6f2:	90 93 0f 01 	sts	0x010F, r25	; 0x80010f <DTC2+0x1>
 6f6:	80 93 0e 01 	sts	0x010E, r24	; 0x80010e <DTC2>
		DTC3= DutyCycle3(valorADC);		//mu?eca
 6fa:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 6fe:	0e 94 fa 04 	call	0x9f4	; 0x9f4 <DutyCycle3>
 702:	90 e0       	ldi	r25, 0x00	; 0
 704:	90 93 0d 01 	sts	0x010D, r25	; 0x80010d <DTC3+0x1>
 708:	80 93 0c 01 	sts	0x010C, r24	; 0x80010c <DTC3>
		DTC4= DutyCycle4(valorADC);		//Garra
 70c:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 710:	0e 94 09 05 	call	0xa12	; 0xa12 <DutyCycle4>
 714:	90 e0       	ldi	r25, 0x00	; 0
 716:	90 93 0b 01 	sts	0x010B, r25	; 0x80010b <DTC4+0x1>
 71a:	80 93 0a 01 	sts	0x010A, r24	; 0x80010a <DTC4>
		
		
		
		
		//Actualizamos el DutyCycle dependiendo de que canal se haya leido
		switch(canal_ADC){
 71e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 722:	85 30       	cpi	r24, 0x05	; 5
 724:	b1 f0       	breq	.+44     	; 0x752 <__vector_21+0xac>
 726:	18 f4       	brcc	.+6      	; 0x72e <__vector_21+0x88>
 728:	84 30       	cpi	r24, 0x04	; 4
 72a:	31 f0       	breq	.+12     	; 0x738 <__vector_21+0x92>
 72c:	34 c0       	rjmp	.+104    	; 0x796 <__vector_21+0xf0>
 72e:	86 30       	cpi	r24, 0x06	; 6
 730:	e9 f0       	breq	.+58     	; 0x76c <__vector_21+0xc6>
 732:	87 30       	cpi	r24, 0x07	; 7
 734:	31 f1       	breq	.+76     	; 0x782 <__vector_21+0xdc>
 736:	2f c0       	rjmp	.+94     	; 0x796 <__vector_21+0xf0>
			case 4:
			OCR1A = DTC1;			// Actualizamos el duty cycle del rotor
 738:	80 91 10 01 	lds	r24, 0x0110	; 0x800110 <DTC1>
 73c:	90 91 11 01 	lds	r25, 0x0111	; 0x800111 <DTC1+0x1>
 740:	90 93 89 00 	sts	0x0089, r25	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 744:	80 93 88 00 	sts	0x0088, r24	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
			valorADC1= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 748:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 74c:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <valorADC1>
			break;
 750:	22 c0       	rjmp	.+68     	; 0x796 <__vector_21+0xf0>
			
			case 5:
			OCR1B = DTC2;			// Actualizamos el duty cycle //codo
 752:	80 91 0e 01 	lds	r24, 0x010E	; 0x80010e <DTC2>
 756:	90 91 0f 01 	lds	r25, 0x010F	; 0x80010f <DTC2+0x1>
 75a:	90 93 8b 00 	sts	0x008B, r25	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 75e:	80 93 8a 00 	sts	0x008A, r24	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
			valorADC2= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 762:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 766:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <valorADC2>
			break;
 76a:	15 c0       	rjmp	.+42     	; 0x796 <__vector_21+0xf0>
				
			case 6:
			OCR2A = DTC3;			// Actualizamos el duty cycle de muñeca
 76c:	80 91 0c 01 	lds	r24, 0x010C	; 0x80010c <DTC3>
 770:	90 91 0d 01 	lds	r25, 0x010D	; 0x80010d <DTC3+0x1>
 774:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7f80b3>
			valorADC3= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 778:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 77c:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <valorADC3>
			break;
 780:	0a c0       	rjmp	.+20     	; 0x796 <__vector_21+0xf0>
			
			case 7:
			OCR2B = DTC4;			// Actualizamos el duty cycle de garra
 782:	80 91 0a 01 	lds	r24, 0x010A	; 0x80010a <DTC4>
 786:	90 91 0b 01 	lds	r25, 0x010B	; 0x80010b <DTC4+0x1>
 78a:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
			valorADC4= valorADC;	//Este valor sirve para guardarlo en la EEPROM
 78e:	80 91 12 01 	lds	r24, 0x0112	; 0x800112 <valorADC>
 792:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <__data_end>
			break;
		}
		

		//Multiplexeo de canales de ADC para la proxuma lectura.
		if (canal_ADC>=7){
 796:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 79a:	87 30       	cpi	r24, 0x07	; 7
 79c:	20 f0       	brcs	.+8      	; 0x7a6 <__vector_21+0x100>
			canal_ADC=4;
 79e:	84 e0       	ldi	r24, 0x04	; 4
 7a0:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
 7a4:	05 c0       	rjmp	.+10     	; 0x7b0 <__vector_21+0x10a>
		}
		else {
			canal_ADC++;	//pasamos al siguiente canal
 7a6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <canal_ADC>
 7aa:	8f 5f       	subi	r24, 0xFF	; 255
 7ac:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <canal_ADC>
		}
	}
	
	ADC_init(ON, Vref_5V,canal_ADC,ON,prescaler_ADC);
 7b0:	40 91 02 01 	lds	r20, 0x0102	; 0x800102 <canal_ADC>
 7b4:	00 e8       	ldi	r16, 0x80	; 128
 7b6:	21 e0       	ldi	r18, 0x01	; 1
 7b8:	65 e0       	ldi	r22, 0x05	; 5
 7ba:	81 e0       	ldi	r24, 0x01	; 1
 7bc:	0e 94 6a 00 	call	0xd4	; 0xd4 <ADC_init>
}
 7c0:	ff 91       	pop	r31
 7c2:	ef 91       	pop	r30
 7c4:	bf 91       	pop	r27
 7c6:	af 91       	pop	r26
 7c8:	9f 91       	pop	r25
 7ca:	8f 91       	pop	r24
 7cc:	7f 91       	pop	r23
 7ce:	6f 91       	pop	r22
 7d0:	5f 91       	pop	r21
 7d2:	4f 91       	pop	r20
 7d4:	3f 91       	pop	r19
 7d6:	2f 91       	pop	r18
 7d8:	0f 91       	pop	r16
 7da:	0f 90       	pop	r0
 7dc:	0f be       	out	0x3f, r0	; 63
 7de:	0f 90       	pop	r0
 7e0:	1f 90       	pop	r1
 7e2:	18 95       	reti

000007e4 <DutyCycle1>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

uint16_t DutyCycle1(uint8_t lec_ADC){ //Rotor
	return (1010UL + lec_ADC * (3970UL/255));  //Mapeo para el dutycycle del PWM
 7e4:	2f e0       	ldi	r18, 0x0F	; 15
 7e6:	82 9f       	mul	r24, r18
 7e8:	c0 01       	movw	r24, r0
 7ea:	11 24       	eor	r1, r1
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 7ec:	8e 50       	subi	r24, 0x0E	; 14
 7ee:	9c 4f       	sbci	r25, 0xFC	; 252
 7f0:	08 95       	ret

000007f2 <DutyCycle2>:

uint16_t DutyCycle2(uint8_t lec_ADC){	//codo
	return (1345UL + lec_ADC * (2100UL/255));  //Mapeo para el dutycycle del PWM
 7f2:	90 e0       	ldi	r25, 0x00	; 0
 7f4:	88 0f       	add	r24, r24
 7f6:	99 1f       	adc	r25, r25
 7f8:	88 0f       	add	r24, r24
 7fa:	99 1f       	adc	r25, r25
 7fc:	88 0f       	add	r24, r24
 7fe:	99 1f       	adc	r25, r25
	//Para la posici?n 0? --> OCR1x = 1000
	//Para la posici?n 180? --> OCR1x = 5000
	//Diferencia/rango permitido 4000
	//Se realiza una raz?n entre la lectura y el valor maximo de la lectrua y se multiplica con el rango permitido
}
 800:	8f 5b       	subi	r24, 0xBF	; 191
 802:	9a 4f       	sbci	r25, 0xFA	; 250
 804:	08 95       	ret

00000806 <initPWM1>:

	void initPWM1(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler, uint16_t periodo) {
 806:	0f 93       	push	r16
 808:	1f 93       	push	r17
		TCCR1A = 0;
 80a:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
		TCCR1B = 0;
 80e:	10 92 81 00 	sts	0x0081, r1	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>
	
		//OCR1B
		if (compare==0){
 812:	81 11       	cpse	r24, r1
 814:	0e c0       	rjmp	.+28     	; 0x832 <initPWM1+0x2c>
			if (inv==0) {
 816:	61 11       	cpse	r22, r1
 818:	06 c0       	rjmp	.+12     	; 0x826 <initPWM1+0x20>
				TCCR1A |= (1<<COM1B1);	//No invertido
 81a:	a0 e8       	ldi	r26, 0x80	; 128
 81c:	b0 e0       	ldi	r27, 0x00	; 0
 81e:	8c 91       	ld	r24, X
 820:	80 62       	ori	r24, 0x20	; 32
 822:	8c 93       	st	X, r24
 824:	25 c0       	rjmp	.+74     	; 0x870 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1B1) | (1<<COM1B0); 
 826:	a0 e8       	ldi	r26, 0x80	; 128
 828:	b0 e0       	ldi	r27, 0x00	; 0
 82a:	8c 91       	ld	r24, X
 82c:	80 63       	ori	r24, 0x30	; 48
 82e:	8c 93       	st	X, r24
 830:	1f c0       	rjmp	.+62     	; 0x870 <initPWM1+0x6a>
			}
		}
		//OCR1A
		else if (compare==1) {
 832:	81 30       	cpi	r24, 0x01	; 1
 834:	71 f4       	brne	.+28     	; 0x852 <initPWM1+0x4c>
			if (inv==0) {
 836:	61 11       	cpse	r22, r1
 838:	06 c0       	rjmp	.+12     	; 0x846 <initPWM1+0x40>
				TCCR1A |= (1<<COM1A1); //No invertido
 83a:	a0 e8       	ldi	r26, 0x80	; 128
 83c:	b0 e0       	ldi	r27, 0x00	; 0
 83e:	8c 91       	ld	r24, X
 840:	80 68       	ori	r24, 0x80	; 128
 842:	8c 93       	st	X, r24
 844:	15 c0       	rjmp	.+42     	; 0x870 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0);
 846:	a0 e8       	ldi	r26, 0x80	; 128
 848:	b0 e0       	ldi	r27, 0x00	; 0
 84a:	8c 91       	ld	r24, X
 84c:	80 6c       	ori	r24, 0xC0	; 192
 84e:	8c 93       	st	X, r24
 850:	0f c0       	rjmp	.+30     	; 0x870 <initPWM1+0x6a>
			}
		}
		//Esta es util para inicializar el timer1 con las dos se?ales PWM 
		else if (compare==2){
 852:	82 30       	cpi	r24, 0x02	; 2
 854:	69 f4       	brne	.+26     	; 0x870 <initPWM1+0x6a>
			if (inv==0) {
 856:	61 11       	cpse	r22, r1
 858:	06 c0       	rjmp	.+12     	; 0x866 <initPWM1+0x60>
				TCCR1A |= (1<<COM1A1)|(1<<COM1B1); //No invertido
 85a:	a0 e8       	ldi	r26, 0x80	; 128
 85c:	b0 e0       	ldi	r27, 0x00	; 0
 85e:	8c 91       	ld	r24, X
 860:	80 6a       	ori	r24, 0xA0	; 160
 862:	8c 93       	st	X, r24
 864:	05 c0       	rjmp	.+10     	; 0x870 <initPWM1+0x6a>
			}
			else {
				TCCR1A |= (1<<COM1A1) | (1<<COM1A0)|(1<<COM1B1) | (1<<COM1B0);
 866:	a0 e8       	ldi	r26, 0x80	; 128
 868:	b0 e0       	ldi	r27, 0x00	; 0
 86a:	8c 91       	ld	r24, X
 86c:	80 6f       	ori	r24, 0xF0	; 240
 86e:	8c 93       	st	X, r24
			}
		}
	
		switch (mode)
 870:	50 e0       	ldi	r21, 0x00	; 0
 872:	fa 01       	movw	r30, r20
 874:	31 97       	sbiw	r30, 0x01	; 1
 876:	ef 30       	cpi	r30, 0x0F	; 15
 878:	f1 05       	cpc	r31, r1
 87a:	08 f0       	brcs	.+2      	; 0x87e <initPWM1+0x78>
 87c:	74 c0       	rjmp	.+232    	; 0x966 <__stack+0x67>
 87e:	e4 5c       	subi	r30, 0xC4	; 196
 880:	ff 4f       	sbci	r31, 0xFF	; 255
 882:	0c 94 31 06 	jmp	0xc62	; 0xc62 <__tablejump2__>
		{
			case 1:	 //PWM Phase correct 8 bits
			TCCR1A |= (1<<WGM10);						
 886:	e0 e8       	ldi	r30, 0x80	; 128
 888:	f0 e0       	ldi	r31, 0x00	; 0
 88a:	80 81       	ld	r24, Z
 88c:	81 60       	ori	r24, 0x01	; 1
 88e:	80 83       	st	Z, r24
			break;
 890:	74 c0       	rjmp	.+232    	; 0x97a <__stack+0x7b>
		
			case 2:	//PWM Phase correct 9 bits		
			TCCR1A |= (1<<WGM11);
 892:	e0 e8       	ldi	r30, 0x80	; 128
 894:	f0 e0       	ldi	r31, 0x00	; 0
 896:	80 81       	ld	r24, Z
 898:	82 60       	ori	r24, 0x02	; 2
 89a:	80 83       	st	Z, r24
			break;
 89c:	6e c0       	rjmp	.+220    	; 0x97a <__stack+0x7b>
		
			case 3:	//PWM Phase correct 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);     
 89e:	e0 e8       	ldi	r30, 0x80	; 128
 8a0:	f0 e0       	ldi	r31, 0x00	; 0
 8a2:	80 81       	ld	r24, Z
 8a4:	83 60       	ori	r24, 0x03	; 3
 8a6:	80 83       	st	Z, r24
			break;
 8a8:	68 c0       	rjmp	.+208    	; 0x97a <__stack+0x7b>
		
			case 5:	//PWM Fast 8 bits
			TCCR1A |=  (1<<WGM10);
 8aa:	e0 e8       	ldi	r30, 0x80	; 128
 8ac:	f0 e0       	ldi	r31, 0x00	; 0
 8ae:	80 81       	ld	r24, Z
 8b0:	81 60       	ori	r24, 0x01	; 1
 8b2:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 8b4:	e1 e8       	ldi	r30, 0x81	; 129
 8b6:	f0 e0       	ldi	r31, 0x00	; 0
 8b8:	80 81       	ld	r24, Z
 8ba:	88 60       	ori	r24, 0x08	; 8
 8bc:	80 83       	st	Z, r24
			break;
 8be:	5d c0       	rjmp	.+186    	; 0x97a <__stack+0x7b>
		
			case 6: //PWM Fast 9 bits
			TCCR1A |= (1<<WGM11);
 8c0:	e0 e8       	ldi	r30, 0x80	; 128
 8c2:	f0 e0       	ldi	r31, 0x00	; 0
 8c4:	80 81       	ld	r24, Z
 8c6:	82 60       	ori	r24, 0x02	; 2
 8c8:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 8ca:	e1 e8       	ldi	r30, 0x81	; 129
 8cc:	f0 e0       	ldi	r31, 0x00	; 0
 8ce:	80 81       	ld	r24, Z
 8d0:	88 60       	ori	r24, 0x08	; 8
 8d2:	80 83       	st	Z, r24
			break;
 8d4:	52 c0       	rjmp	.+164    	; 0x97a <__stack+0x7b>
		
			case 7: //PWM Fast 10 bits
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 8d6:	e0 e8       	ldi	r30, 0x80	; 128
 8d8:	f0 e0       	ldi	r31, 0x00	; 0
 8da:	80 81       	ld	r24, Z
 8dc:	83 60       	ori	r24, 0x03	; 3
 8de:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12);
 8e0:	e1 e8       	ldi	r30, 0x81	; 129
 8e2:	f0 e0       	ldi	r31, 0x00	; 0
 8e4:	80 81       	ld	r24, Z
 8e6:	88 60       	ori	r24, 0x08	; 8
 8e8:	80 83       	st	Z, r24
			break;
 8ea:	47 c0       	rjmp	.+142    	; 0x97a <__stack+0x7b>
		
			case 8: //PWM Phase and frecuency correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 8ec:	e1 e8       	ldi	r30, 0x81	; 129
 8ee:	f0 e0       	ldi	r31, 0x00	; 0
 8f0:	80 81       	ld	r24, Z
 8f2:	80 61       	ori	r24, 0x10	; 16
 8f4:	80 83       	st	Z, r24
			break;
 8f6:	41 c0       	rjmp	.+130    	; 0x97a <__stack+0x7b>
		
			case 9:	//PWM Phase and frecuency correct TOP=OCR1A 
			TCCR1B |= (1<<WGM13);
 8f8:	e1 e8       	ldi	r30, 0x81	; 129
 8fa:	f0 e0       	ldi	r31, 0x00	; 0
 8fc:	80 81       	ld	r24, Z
 8fe:	80 61       	ori	r24, 0x10	; 16
 900:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM10);
 902:	e0 e8       	ldi	r30, 0x80	; 128
 904:	f0 e0       	ldi	r31, 0x00	; 0
 906:	80 81       	ld	r24, Z
 908:	81 60       	ori	r24, 0x01	; 1
 90a:	80 83       	st	Z, r24
			break;
 90c:	36 c0       	rjmp	.+108    	; 0x97a <__stack+0x7b>
		
			case 10: //PWM Phase correct TOP=ICR1 
			TCCR1B |= (1<<WGM13);
 90e:	e1 e8       	ldi	r30, 0x81	; 129
 910:	f0 e0       	ldi	r31, 0x00	; 0
 912:	80 81       	ld	r24, Z
 914:	80 61       	ori	r24, 0x10	; 16
 916:	80 83       	st	Z, r24
			TCCR1A |= (1<<WGM11);
 918:	e0 e8       	ldi	r30, 0x80	; 128
 91a:	f0 e0       	ldi	r31, 0x00	; 0
 91c:	80 81       	ld	r24, Z
 91e:	82 60       	ori	r24, 0x02	; 2
 920:	80 83       	st	Z, r24
			break;
 922:	2b c0       	rjmp	.+86     	; 0x97a <__stack+0x7b>
		
			case 11: //PWM Phase correct TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 924:	e0 e8       	ldi	r30, 0x80	; 128
 926:	f0 e0       	ldi	r31, 0x00	; 0
 928:	80 81       	ld	r24, Z
 92a:	83 60       	ori	r24, 0x03	; 3
 92c:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM13);
 92e:	e1 e8       	ldi	r30, 0x81	; 129
 930:	f0 e0       	ldi	r31, 0x00	; 0
 932:	80 81       	ld	r24, Z
 934:	80 61       	ori	r24, 0x10	; 16
 936:	80 83       	st	Z, r24
			break;
 938:	20 c0       	rjmp	.+64     	; 0x97a <__stack+0x7b>
		
			case 14: //PWM Fast TOP=ICR1
			TCCR1A |= (1<<WGM11);
 93a:	e0 e8       	ldi	r30, 0x80	; 128
 93c:	f0 e0       	ldi	r31, 0x00	; 0
 93e:	80 81       	ld	r24, Z
 940:	82 60       	ori	r24, 0x02	; 2
 942:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 944:	e1 e8       	ldi	r30, 0x81	; 129
 946:	f0 e0       	ldi	r31, 0x00	; 0
 948:	80 81       	ld	r24, Z
 94a:	88 61       	ori	r24, 0x18	; 24
 94c:	80 83       	st	Z, r24
			break;
 94e:	15 c0       	rjmp	.+42     	; 0x97a <__stack+0x7b>
		
			case 15: //PWM Fast TOP=OCR1A 
			TCCR1A |= (1<<WGM11) | (1<<WGM10);
 950:	e0 e8       	ldi	r30, 0x80	; 128
 952:	f0 e0       	ldi	r31, 0x00	; 0
 954:	80 81       	ld	r24, Z
 956:	83 60       	ori	r24, 0x03	; 3
 958:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 95a:	e1 e8       	ldi	r30, 0x81	; 129
 95c:	f0 e0       	ldi	r31, 0x00	; 0
 95e:	80 81       	ld	r24, Z
 960:	88 61       	ori	r24, 0x18	; 24
 962:	80 83       	st	Z, r24
			break;
 964:	0a c0       	rjmp	.+20     	; 0x97a <__stack+0x7b>
		
			default:	
			TCCR1A |= (1<<WGM11);
 966:	e0 e8       	ldi	r30, 0x80	; 128
 968:	f0 e0       	ldi	r31, 0x00	; 0
 96a:	80 81       	ld	r24, Z
 96c:	82 60       	ori	r24, 0x02	; 2
 96e:	80 83       	st	Z, r24
			TCCR1B |= (1<<WGM12) | (1<<WGM13);
 970:	e1 e8       	ldi	r30, 0x81	; 129
 972:	f0 e0       	ldi	r31, 0x00	; 0
 974:	80 81       	ld	r24, Z
 976:	88 61       	ori	r24, 0x18	; 24
 978:	80 83       	st	Z, r24
			break;
		}
	
		switch (prescaler){
 97a:	20 34       	cpi	r18, 0x40	; 64
 97c:	31 05       	cpc	r19, r1
 97e:	e1 f0       	breq	.+56     	; 0x9b8 <__stack+0xb9>
 980:	38 f4       	brcc	.+14     	; 0x990 <__stack+0x91>
 982:	21 30       	cpi	r18, 0x01	; 1
 984:	31 05       	cpc	r19, r1
 986:	61 f0       	breq	.+24     	; 0x9a0 <__stack+0xa1>
 988:	28 30       	cpi	r18, 0x08	; 8
 98a:	31 05       	cpc	r19, r1
 98c:	79 f0       	breq	.+30     	; 0x9ac <__stack+0xad>
 98e:	26 c0       	rjmp	.+76     	; 0x9dc <__stack+0xdd>
 990:	21 15       	cp	r18, r1
 992:	81 e0       	ldi	r24, 0x01	; 1
 994:	38 07       	cpc	r19, r24
 996:	b1 f0       	breq	.+44     	; 0x9c4 <__stack+0xc5>
 998:	21 15       	cp	r18, r1
 99a:	34 40       	sbci	r19, 0x04	; 4
 99c:	c9 f0       	breq	.+50     	; 0x9d0 <__stack+0xd1>
 99e:	1e c0       	rjmp	.+60     	; 0x9dc <__stack+0xdd>
			case 1:
			TCCR1B |= (1<<CS10);
 9a0:	e1 e8       	ldi	r30, 0x81	; 129
 9a2:	f0 e0       	ldi	r31, 0x00	; 0
 9a4:	80 81       	ld	r24, Z
 9a6:	81 60       	ori	r24, 0x01	; 1
 9a8:	80 83       	st	Z, r24
			break;
 9aa:	1d c0       	rjmp	.+58     	; 0x9e6 <__stack+0xe7>
			case 8:
			TCCR1B |= (1<<CS11);
 9ac:	e1 e8       	ldi	r30, 0x81	; 129
 9ae:	f0 e0       	ldi	r31, 0x00	; 0
 9b0:	80 81       	ld	r24, Z
 9b2:	82 60       	ori	r24, 0x02	; 2
 9b4:	80 83       	st	Z, r24
			break;
 9b6:	17 c0       	rjmp	.+46     	; 0x9e6 <__stack+0xe7>
			case 64:
			TCCR1B |= (1<<CS10)|(1<<CS11);
 9b8:	e1 e8       	ldi	r30, 0x81	; 129
 9ba:	f0 e0       	ldi	r31, 0x00	; 0
 9bc:	80 81       	ld	r24, Z
 9be:	83 60       	ori	r24, 0x03	; 3
 9c0:	80 83       	st	Z, r24
			break;
 9c2:	11 c0       	rjmp	.+34     	; 0x9e6 <__stack+0xe7>
			case 256:
			TCCR1B |= (1<<CS12);
 9c4:	e1 e8       	ldi	r30, 0x81	; 129
 9c6:	f0 e0       	ldi	r31, 0x00	; 0
 9c8:	80 81       	ld	r24, Z
 9ca:	84 60       	ori	r24, 0x04	; 4
 9cc:	80 83       	st	Z, r24
			break;
 9ce:	0b c0       	rjmp	.+22     	; 0x9e6 <__stack+0xe7>
			case 1024:
			TCCR1B |= (1<<CS10)|(1<<CS12);
 9d0:	e1 e8       	ldi	r30, 0x81	; 129
 9d2:	f0 e0       	ldi	r31, 0x00	; 0
 9d4:	80 81       	ld	r24, Z
 9d6:	85 60       	ori	r24, 0x05	; 5
 9d8:	80 83       	st	Z, r24
			break;
 9da:	05 c0       	rjmp	.+10     	; 0x9e6 <__stack+0xe7>
			default:
			TCCR1B &= ~((1<<CS10)|(1<<CS12)|(1<<CS11));
 9dc:	e1 e8       	ldi	r30, 0x81	; 129
 9de:	f0 e0       	ldi	r31, 0x00	; 0
 9e0:	80 81       	ld	r24, Z
 9e2:	88 7f       	andi	r24, 0xF8	; 248
 9e4:	80 83       	st	Z, r24
			break;
			}	
	
		ICR1 = periodo;   // TOP value para 50Hz
 9e6:	10 93 87 00 	sts	0x0087, r17	; 0x800087 <__TEXT_REGION_LENGTH__+0x7f8087>
 9ea:	00 93 86 00 	sts	0x0086, r16	; 0x800086 <__TEXT_REGION_LENGTH__+0x7f8086>
 9ee:	1f 91       	pop	r17
 9f0:	0f 91       	pop	r16
 9f2:	08 95       	ret

000009f4 <DutyCycle3>:
#include <avr/interrupt.h>
#include <util/delay.h>
#include <stdint.h>

	uint8_t DutyCycle3( uint8_t valor_ADC){ //muñeca
		return (11UL+(valor_ADC*50UL)/255);
 9f4:	28 2f       	mov	r18, r24
 9f6:	30 e0       	ldi	r19, 0x00	; 0
 9f8:	a2 e3       	ldi	r26, 0x32	; 50
 9fa:	b0 e0       	ldi	r27, 0x00	; 0
 9fc:	0e 94 37 06 	call	0xc6e	; 0xc6e <__umulhisi3>
 a00:	2f ef       	ldi	r18, 0xFF	; 255
 a02:	30 e0       	ldi	r19, 0x00	; 0
 a04:	40 e0       	ldi	r20, 0x00	; 0
 a06:	50 e0       	ldi	r21, 0x00	; 0
 a08:	0e 94 0f 06 	call	0xc1e	; 0xc1e <__udivmodsi4>
	}
 a0c:	8b e0       	ldi	r24, 0x0B	; 11
 a0e:	82 0f       	add	r24, r18
 a10:	08 95       	ret

00000a12 <DutyCycle4>:

	uint8_t DutyCycle4( uint8_t valor_ADC){
		return (6UL+(valor_ADC*8UL)/255);
 a12:	90 e0       	ldi	r25, 0x00	; 0
 a14:	a0 e0       	ldi	r26, 0x00	; 0
 a16:	b0 e0       	ldi	r27, 0x00	; 0
 a18:	88 0f       	add	r24, r24
 a1a:	99 1f       	adc	r25, r25
 a1c:	aa 1f       	adc	r26, r26
 a1e:	bb 1f       	adc	r27, r27
 a20:	88 0f       	add	r24, r24
 a22:	99 1f       	adc	r25, r25
 a24:	aa 1f       	adc	r26, r26
 a26:	bb 1f       	adc	r27, r27
 a28:	bc 01       	movw	r22, r24
 a2a:	cd 01       	movw	r24, r26
 a2c:	66 0f       	add	r22, r22
 a2e:	77 1f       	adc	r23, r23
 a30:	88 1f       	adc	r24, r24
 a32:	99 1f       	adc	r25, r25
 a34:	2f ef       	ldi	r18, 0xFF	; 255
 a36:	30 e0       	ldi	r19, 0x00	; 0
 a38:	40 e0       	ldi	r20, 0x00	; 0
 a3a:	50 e0       	ldi	r21, 0x00	; 0
 a3c:	0e 94 0f 06 	call	0xc1e	; 0xc1e <__udivmodsi4>
		/*Servo de la garra
		
		*/
	}
 a40:	86 e0       	ldi	r24, 0x06	; 6
 a42:	82 0f       	add	r24, r18
 a44:	08 95       	ret

00000a46 <initPWM2>:

	void initPWM2(uint8_t compare, uint8_t inv, uint8_t mode, uint16_t prescaler) {
		TCCR2A = 0;
 a46:	10 92 b0 00 	sts	0x00B0, r1	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7f80b0>
		TCCR2B = 0;
 a4a:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
		
		//OCR2B
		if (compare==0){
 a4e:	81 11       	cpse	r24, r1
 a50:	0e c0       	rjmp	.+28     	; 0xa6e <initPWM2+0x28>
			if (inv==0) {
 a52:	61 11       	cpse	r22, r1
 a54:	06 c0       	rjmp	.+12     	; 0xa62 <initPWM2+0x1c>
				TCCR2A |= (1<<COM2B1);	//No invertido
 a56:	e0 eb       	ldi	r30, 0xB0	; 176
 a58:	f0 e0       	ldi	r31, 0x00	; 0
 a5a:	80 81       	ld	r24, Z
 a5c:	80 62       	ori	r24, 0x20	; 32
 a5e:	80 83       	st	Z, r24
 a60:	25 c0       	rjmp	.+74     	; 0xaac <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2B1) | (1<<COM2B0);
 a62:	e0 eb       	ldi	r30, 0xB0	; 176
 a64:	f0 e0       	ldi	r31, 0x00	; 0
 a66:	80 81       	ld	r24, Z
 a68:	80 63       	ori	r24, 0x30	; 48
 a6a:	80 83       	st	Z, r24
 a6c:	1f c0       	rjmp	.+62     	; 0xaac <initPWM2+0x66>
			}
		}
		//OCR2A
		else if (compare==1) {
 a6e:	81 30       	cpi	r24, 0x01	; 1
 a70:	71 f4       	brne	.+28     	; 0xa8e <initPWM2+0x48>
			if (inv==0) {
 a72:	61 11       	cpse	r22, r1
 a74:	06 c0       	rjmp	.+12     	; 0xa82 <initPWM2+0x3c>
				TCCR2A |= (1<<COM2A1); //No invertido
 a76:	e0 eb       	ldi	r30, 0xB0	; 176
 a78:	f0 e0       	ldi	r31, 0x00	; 0
 a7a:	80 81       	ld	r24, Z
 a7c:	80 68       	ori	r24, 0x80	; 128
 a7e:	80 83       	st	Z, r24
 a80:	15 c0       	rjmp	.+42     	; 0xaac <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0);
 a82:	e0 eb       	ldi	r30, 0xB0	; 176
 a84:	f0 e0       	ldi	r31, 0x00	; 0
 a86:	80 81       	ld	r24, Z
 a88:	80 6c       	ori	r24, 0xC0	; 192
 a8a:	80 83       	st	Z, r24
 a8c:	0f c0       	rjmp	.+30     	; 0xaac <initPWM2+0x66>
			}
		}
		//Esta es util para inicializar el timer1 con las dos señales PWM
		else if (compare==2){
 a8e:	82 30       	cpi	r24, 0x02	; 2
 a90:	69 f4       	brne	.+26     	; 0xaac <initPWM2+0x66>
			if (inv==0) {
 a92:	61 11       	cpse	r22, r1
 a94:	06 c0       	rjmp	.+12     	; 0xaa2 <initPWM2+0x5c>
				TCCR2A |= (1<<COM2A1)|(1<<COM2B1); //No invertido
 a96:	e0 eb       	ldi	r30, 0xB0	; 176
 a98:	f0 e0       	ldi	r31, 0x00	; 0
 a9a:	80 81       	ld	r24, Z
 a9c:	80 6a       	ori	r24, 0xA0	; 160
 a9e:	80 83       	st	Z, r24
 aa0:	05 c0       	rjmp	.+10     	; 0xaac <initPWM2+0x66>
			}
			else {
				TCCR2A |= (1<<COM2A1) | (1<<COM2A0)|(1<<COM2B1) | (1<<COM2B0);
 aa2:	e0 eb       	ldi	r30, 0xB0	; 176
 aa4:	f0 e0       	ldi	r31, 0x00	; 0
 aa6:	80 81       	ld	r24, Z
 aa8:	80 6f       	ori	r24, 0xF0	; 240
 aaa:	80 83       	st	Z, r24
			}
		}
		
		switch (mode)
 aac:	43 30       	cpi	r20, 0x03	; 3
 aae:	b9 f0       	breq	.+46     	; 0xade <initPWM2+0x98>
 ab0:	28 f4       	brcc	.+10     	; 0xabc <initPWM2+0x76>
 ab2:	41 30       	cpi	r20, 0x01	; 1
 ab4:	41 f0       	breq	.+16     	; 0xac6 <initPWM2+0x80>
 ab6:	42 30       	cpi	r20, 0x02	; 2
 ab8:	61 f0       	breq	.+24     	; 0xad2 <initPWM2+0x8c>
 aba:	2d c0       	rjmp	.+90     	; 0xb16 <initPWM2+0xd0>
 abc:	45 30       	cpi	r20, 0x05	; 5
 abe:	a9 f0       	breq	.+42     	; 0xaea <initPWM2+0xa4>
 ac0:	47 30       	cpi	r20, 0x07	; 7
 ac2:	f1 f0       	breq	.+60     	; 0xb00 <initPWM2+0xba>
 ac4:	28 c0       	rjmp	.+80     	; 0xb16 <initPWM2+0xd0>
		{
			case 1:	 //PWM Phase correct
			TCCR2A |= (1<<WGM20);
 ac6:	e0 eb       	ldi	r30, 0xB0	; 176
 ac8:	f0 e0       	ldi	r31, 0x00	; 0
 aca:	80 81       	ld	r24, Z
 acc:	81 60       	ori	r24, 0x01	; 1
 ace:	80 83       	st	Z, r24
			break;
 ad0:	2c c0       	rjmp	.+88     	; 0xb2a <initPWM2+0xe4>
			
			case 2:	//CTC
			TCCR2A |= (1<<WGM21);
 ad2:	e0 eb       	ldi	r30, 0xB0	; 176
 ad4:	f0 e0       	ldi	r31, 0x00	; 0
 ad6:	80 81       	ld	r24, Z
 ad8:	82 60       	ori	r24, 0x02	; 2
 ada:	80 83       	st	Z, r24
			break;
 adc:	26 c0       	rjmp	.+76     	; 0xb2a <initPWM2+0xe4>
			
			case 3:	//PWM FAST 
			TCCR2A |= (1<<WGM21) | (1<<WGM20);
 ade:	e0 eb       	ldi	r30, 0xB0	; 176
 ae0:	f0 e0       	ldi	r31, 0x00	; 0
 ae2:	80 81       	ld	r24, Z
 ae4:	83 60       	ori	r24, 0x03	; 3
 ae6:	80 83       	st	Z, r24
			break;
 ae8:	20 c0       	rjmp	.+64     	; 0xb2a <initPWM2+0xe4>
			
			case 5: //PWM phase correct TOP - OCRA en este caso OCR2A
			TCCR2A |= (1<<WGM20);
 aea:	e0 eb       	ldi	r30, 0xB0	; 176
 aec:	f0 e0       	ldi	r31, 0x00	; 0
 aee:	80 81       	ld	r24, Z
 af0:	81 60       	ori	r24, 0x01	; 1
 af2:	80 83       	st	Z, r24
			TCCR2B |= (1<<WGM22);
 af4:	e1 eb       	ldi	r30, 0xB1	; 177
 af6:	f0 e0       	ldi	r31, 0x00	; 0
 af8:	80 81       	ld	r24, Z
 afa:	88 60       	ori	r24, 0x08	; 8
 afc:	80 83       	st	Z, r24
			break;
 afe:	15 c0       	rjmp	.+42     	; 0xb2a <initPWM2+0xe4>
			
			case 7:	//PWM FAST top - OCRA
			TCCR2B |= (1<<WGM22);
 b00:	e1 eb       	ldi	r30, 0xB1	; 177
 b02:	f0 e0       	ldi	r31, 0x00	; 0
 b04:	80 81       	ld	r24, Z
 b06:	88 60       	ori	r24, 0x08	; 8
 b08:	80 83       	st	Z, r24
			TCCR2A |= (1<<WGM20)|(1<<WGM21);
 b0a:	e0 eb       	ldi	r30, 0xB0	; 176
 b0c:	f0 e0       	ldi	r31, 0x00	; 0
 b0e:	80 81       	ld	r24, Z
 b10:	83 60       	ori	r24, 0x03	; 3
 b12:	80 83       	st	Z, r24
			break;
 b14:	0a c0       	rjmp	.+20     	; 0xb2a <initPWM2+0xe4>

			default:	//normal
			TCCR2B &= ~(1<<WGM22);
 b16:	e1 eb       	ldi	r30, 0xB1	; 177
 b18:	f0 e0       	ldi	r31, 0x00	; 0
 b1a:	80 81       	ld	r24, Z
 b1c:	87 7f       	andi	r24, 0xF7	; 247
 b1e:	80 83       	st	Z, r24
			TCCR2A &= ~((1<<WGM21) | (1<<WGM20));
 b20:	e0 eb       	ldi	r30, 0xB0	; 176
 b22:	f0 e0       	ldi	r31, 0x00	; 0
 b24:	80 81       	ld	r24, Z
 b26:	8c 7f       	andi	r24, 0xFC	; 252
 b28:	80 83       	st	Z, r24
			break;
		}
		
		switch (prescaler){
 b2a:	20 34       	cpi	r18, 0x40	; 64
 b2c:	31 05       	cpc	r19, r1
 b2e:	49 f1       	breq	.+82     	; 0xb82 <initPWM2+0x13c>
 b30:	50 f4       	brcc	.+20     	; 0xb46 <initPWM2+0x100>
 b32:	28 30       	cpi	r18, 0x08	; 8
 b34:	31 05       	cpc	r19, r1
 b36:	c9 f0       	breq	.+50     	; 0xb6a <initPWM2+0x124>
 b38:	20 32       	cpi	r18, 0x20	; 32
 b3a:	31 05       	cpc	r19, r1
 b3c:	e1 f0       	breq	.+56     	; 0xb76 <initPWM2+0x130>
 b3e:	21 30       	cpi	r18, 0x01	; 1
 b40:	31 05       	cpc	r19, r1
 b42:	b9 f5       	brne	.+110    	; 0xbb2 <initPWM2+0x16c>
 b44:	0c c0       	rjmp	.+24     	; 0xb5e <initPWM2+0x118>
 b46:	21 15       	cp	r18, r1
 b48:	81 e0       	ldi	r24, 0x01	; 1
 b4a:	38 07       	cpc	r19, r24
 b4c:	31 f1       	breq	.+76     	; 0xb9a <initPWM2+0x154>
 b4e:	21 15       	cp	r18, r1
 b50:	84 e0       	ldi	r24, 0x04	; 4
 b52:	38 07       	cpc	r19, r24
 b54:	41 f1       	breq	.+80     	; 0xba6 <initPWM2+0x160>
 b56:	20 38       	cpi	r18, 0x80	; 128
 b58:	31 05       	cpc	r19, r1
 b5a:	59 f5       	brne	.+86     	; 0xbb2 <initPWM2+0x16c>
 b5c:	18 c0       	rjmp	.+48     	; 0xb8e <initPWM2+0x148>
			case 1:
			TCCR2B |= (1<<CS20);
 b5e:	e1 eb       	ldi	r30, 0xB1	; 177
 b60:	f0 e0       	ldi	r31, 0x00	; 0
 b62:	80 81       	ld	r24, Z
 b64:	81 60       	ori	r24, 0x01	; 1
 b66:	80 83       	st	Z, r24
			break;
 b68:	08 95       	ret
			case 8:
			TCCR2B |= (1<<CS21);
 b6a:	e1 eb       	ldi	r30, 0xB1	; 177
 b6c:	f0 e0       	ldi	r31, 0x00	; 0
 b6e:	80 81       	ld	r24, Z
 b70:	82 60       	ori	r24, 0x02	; 2
 b72:	80 83       	st	Z, r24
			break;
 b74:	08 95       	ret
			case 32:
			TCCR2B |= (1<<CS20)|(1<<CS21);
 b76:	e1 eb       	ldi	r30, 0xB1	; 177
 b78:	f0 e0       	ldi	r31, 0x00	; 0
 b7a:	80 81       	ld	r24, Z
 b7c:	83 60       	ori	r24, 0x03	; 3
 b7e:	80 83       	st	Z, r24
			break;
 b80:	08 95       	ret
			case 64:
			TCCR2B |= (1<<CS22);
 b82:	e1 eb       	ldi	r30, 0xB1	; 177
 b84:	f0 e0       	ldi	r31, 0x00	; 0
 b86:	80 81       	ld	r24, Z
 b88:	84 60       	ori	r24, 0x04	; 4
 b8a:	80 83       	st	Z, r24
			break;
 b8c:	08 95       	ret
			case 128:
			TCCR2B |= (1<<CS22)|(1<<CS20);
 b8e:	e1 eb       	ldi	r30, 0xB1	; 177
 b90:	f0 e0       	ldi	r31, 0x00	; 0
 b92:	80 81       	ld	r24, Z
 b94:	85 60       	ori	r24, 0x05	; 5
 b96:	80 83       	st	Z, r24
			break;
 b98:	08 95       	ret
			case 256:
			TCCR2B |= (1<<CS22)|(1<<CS21);
 b9a:	e1 eb       	ldi	r30, 0xB1	; 177
 b9c:	f0 e0       	ldi	r31, 0x00	; 0
 b9e:	80 81       	ld	r24, Z
 ba0:	86 60       	ori	r24, 0x06	; 6
 ba2:	80 83       	st	Z, r24
			break;
 ba4:	08 95       	ret
			case 1024:
			TCCR2B |= (1<<CS20)|(1<<CS22)|(1<<CS21);
 ba6:	e1 eb       	ldi	r30, 0xB1	; 177
 ba8:	f0 e0       	ldi	r31, 0x00	; 0
 baa:	80 81       	ld	r24, Z
 bac:	87 60       	ori	r24, 0x07	; 7
 bae:	80 83       	st	Z, r24
			break;
 bb0:	08 95       	ret
			default:
			TCCR2B &= ~((1<<CS20)|(1<<CS22)|(1<<CS21));
 bb2:	e1 eb       	ldi	r30, 0xB1	; 177
 bb4:	f0 e0       	ldi	r31, 0x00	; 0
 bb6:	80 81       	ld	r24, Z
 bb8:	88 7f       	andi	r24, 0xF8	; 248
 bba:	80 83       	st	Z, r24
 bbc:	08 95       	ret

00000bbe <read_EEPROM>:
#include <util/delay.h>
#include <stdint.h>

unsigned char read_EEPROM(unsigned int uiAddress) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 bbe:	f9 99       	sbic	0x1f, 1	; 31
 bc0:	fe cf       	rjmp	.-4      	; 0xbbe <read_EEPROM>
	
	// Configurar el registro de direcci?n
	EEAR = uiAddress;
 bc2:	92 bd       	out	0x22, r25	; 34
 bc4:	81 bd       	out	0x21, r24	; 33
	
	// Iniciar la lectura de la EEPROM escribiendo EERE
	EECR |= (1 << EERE);
 bc6:	8f b3       	in	r24, 0x1f	; 31
 bc8:	81 60       	ori	r24, 0x01	; 1
 bca:	8f bb       	out	0x1f, r24	; 31
	
	// Devolver los datos del registro de datos
	return EEDR;
 bcc:	80 b5       	in	r24, 0x20	; 32
}
 bce:	08 95       	ret

00000bd0 <write_EEPROM>:

void write_EEPROM(unsigned int uiAddress, unsigned char ucData) {
	// Esperar la finalizaci?n de la escritura anterior
	while (EECR & (1 << EEPE));
 bd0:	f9 99       	sbic	0x1f, 1	; 31
 bd2:	fe cf       	rjmp	.-4      	; 0xbd0 <write_EEPROM>
	
	// Configurar los registros de direcci?n y datos
	EEAR = uiAddress;
 bd4:	92 bd       	out	0x22, r25	; 34
 bd6:	81 bd       	out	0x21, r24	; 33
	EEDR = ucData;
 bd8:	60 bd       	out	0x20, r22	; 32
	
	// Escribir un uno l?gico en EEMPE
	EECR |= (1 << EEMPE);
 bda:	8f b3       	in	r24, 0x1f	; 31
 bdc:	84 60       	ori	r24, 0x04	; 4
 bde:	8f bb       	out	0x1f, r24	; 31
	
	// Iniciar la escritura de la EEPROM estableciendo EEPE
	EECR |= (1 << EEPE);
 be0:	8f b3       	in	r24, 0x1f	; 31
 be2:	82 60       	ori	r24, 0x02	; 2
 be4:	8f bb       	out	0x1f, r24	; 31
 be6:	08 95       	ret

00000be8 <initUSART_9600>:
	return grados;
}

void initUSART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 be8:	8a b1       	in	r24, 0x0a	; 10
 bea:	82 60       	ori	r24, 0x02	; 2
 bec:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 bee:	8a b1       	in	r24, 0x0a	; 10
 bf0:	8e 7f       	andi	r24, 0xFE	; 254
 bf2:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 bf4:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 bf8:	e1 ec       	ldi	r30, 0xC1	; 193
 bfa:	f0 e0       	ldi	r31, 0x00	; 0
 bfc:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepci?n y transmisi?n
 bfe:	80 81       	ld	r24, Z
 c00:	88 69       	ori	r24, 0x98	; 152
 c02:	80 83       	st	Z, r24
	UCSR0C = 0;
 c04:	e2 ec       	ldi	r30, 0xC2	; 194
 c06:	f0 e0       	ldi	r31, 0x00	; 0
 c08:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 c0a:	80 81       	ld	r24, Z
 c0c:	86 60       	ori	r24, 0x06	; 6
 c0e:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 c10:	87 e6       	ldi	r24, 0x67	; 103
 c12:	90 e0       	ldi	r25, 0x00	; 0
 c14:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 c18:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 c1c:	08 95       	ret

00000c1e <__udivmodsi4>:
 c1e:	a1 e2       	ldi	r26, 0x21	; 33
 c20:	1a 2e       	mov	r1, r26
 c22:	aa 1b       	sub	r26, r26
 c24:	bb 1b       	sub	r27, r27
 c26:	fd 01       	movw	r30, r26
 c28:	0d c0       	rjmp	.+26     	; 0xc44 <__udivmodsi4_ep>

00000c2a <__udivmodsi4_loop>:
 c2a:	aa 1f       	adc	r26, r26
 c2c:	bb 1f       	adc	r27, r27
 c2e:	ee 1f       	adc	r30, r30
 c30:	ff 1f       	adc	r31, r31
 c32:	a2 17       	cp	r26, r18
 c34:	b3 07       	cpc	r27, r19
 c36:	e4 07       	cpc	r30, r20
 c38:	f5 07       	cpc	r31, r21
 c3a:	20 f0       	brcs	.+8      	; 0xc44 <__udivmodsi4_ep>
 c3c:	a2 1b       	sub	r26, r18
 c3e:	b3 0b       	sbc	r27, r19
 c40:	e4 0b       	sbc	r30, r20
 c42:	f5 0b       	sbc	r31, r21

00000c44 <__udivmodsi4_ep>:
 c44:	66 1f       	adc	r22, r22
 c46:	77 1f       	adc	r23, r23
 c48:	88 1f       	adc	r24, r24
 c4a:	99 1f       	adc	r25, r25
 c4c:	1a 94       	dec	r1
 c4e:	69 f7       	brne	.-38     	; 0xc2a <__udivmodsi4_loop>
 c50:	60 95       	com	r22
 c52:	70 95       	com	r23
 c54:	80 95       	com	r24
 c56:	90 95       	com	r25
 c58:	9b 01       	movw	r18, r22
 c5a:	ac 01       	movw	r20, r24
 c5c:	bd 01       	movw	r22, r26
 c5e:	cf 01       	movw	r24, r30
 c60:	08 95       	ret

00000c62 <__tablejump2__>:
 c62:	ee 0f       	add	r30, r30
 c64:	ff 1f       	adc	r31, r31
 c66:	05 90       	lpm	r0, Z+
 c68:	f4 91       	lpm	r31, Z
 c6a:	e0 2d       	mov	r30, r0
 c6c:	09 94       	ijmp

00000c6e <__umulhisi3>:
 c6e:	a2 9f       	mul	r26, r18
 c70:	b0 01       	movw	r22, r0
 c72:	b3 9f       	mul	r27, r19
 c74:	c0 01       	movw	r24, r0
 c76:	a3 9f       	mul	r26, r19
 c78:	70 0d       	add	r23, r0
 c7a:	81 1d       	adc	r24, r1
 c7c:	11 24       	eor	r1, r1
 c7e:	91 1d       	adc	r25, r1
 c80:	b2 9f       	mul	r27, r18
 c82:	70 0d       	add	r23, r0
 c84:	81 1d       	adc	r24, r1
 c86:	11 24       	eor	r1, r1
 c88:	91 1d       	adc	r25, r1
 c8a:	08 95       	ret

00000c8c <_exit>:
 c8c:	f8 94       	cli

00000c8e <__stop_program>:
 c8e:	ff cf       	rjmp	.-2      	; 0xc8e <__stop_program>
