{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.0",
   "Default View_TopLeft":"738,2011",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r6  2020-01-29 bk=1.5227 VDI=41 GEI=36 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 4 -x 2670 -y 1250 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 4 -x 2670 -y 1530 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 4 -x 2670 -y 940 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 4 -x 2670 -y 970 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -100 -y 720 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -100 -y 750 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 4 -x 2670 -y 750 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 4 -x 2670 -y 780 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -100 -y 2470 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -100 -y 2500 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -100 -y 2530 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -100 -y 2560 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -100 -y 2590 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -100 -y 2620 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 4 -x 2670 -y 1150 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 4 -x 2670 -y 2460 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 4 -x 2670 -y 2490 -defaultsOSRD
preplace port ts_sync_v -pg 1 -lvl 4 -x 2670 -y 2550 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 4 -x 2670 -y 1060 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 4 -x 2670 -y 1090 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -100 -y 780 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -100 -y 810 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 4 -x 2670 -y 1650 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 4 -x 2670 -y 1680 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 4 -x 2670 -y 1770 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 4 -x 2670 -y 1800 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 4 -x 2670 -y 2040 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 4 -x 2670 -y 2070 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 4 -x 2670 -y 2160 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 4 -x 2670 -y 2190 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 4 -x 2670 -y 2280 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 4 -x 2670 -y 2310 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 4 -x 2670 -y 2400 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 4 -x 2670 -y 2430 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -100 -y 1780 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -100 -y 1810 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -100 -y 1840 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -100 -y 1870 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -100 -y 2070 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -100 -y 2100 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -100 -y 2150 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -100 -y 2180 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -100 -y 2320 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -100 -y 2350 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -100 -y 2380 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -100 -y 2410 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 4 -x 2670 -y 1180 -defaultsOSRD
preplace port daq_clk -pg 1 -lvl 0 -x -100 -y 180 -defaultsOSRD
preplace port daq_spy_reset_0 -pg 1 -lvl 0 -x -100 -y 470 -defaultsOSRD
preplace port daq_spy_full_0 -pg 1 -lvl 4 -x 2670 -y 390 -defaultsOSRD
preplace port daq_spy_reset_1 -pg 1 -lvl 0 -x -100 -y 220 -defaultsOSRD
preplace port daq_spy_full_1 -pg 1 -lvl 4 -x 2670 -y 140 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 4 -x 2670 -y 1000 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 4 -x 2670 -y 1030 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 4 -x 2670 -y 2520 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 4 -x 2670 -y 2580 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 4 -x 2670 -y 2610 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 4 -x 2670 -y 1740 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 4 -x 2670 -y 1710 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 4 -x 2670 -y 2130 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 4 -x 2670 -y 2100 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 4 -x 2670 -y 2370 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 4 -x 2670 -y 2340 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 4 -x 2670 -y 1210 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -100 -y 1900 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 4 -x 2670 -y 1910 -defaultsOSRD
preplace portBus daq_stream_k1 -pg 1 -lvl 0 -x -100 -y 150 -defaultsOSRD
preplace portBus daq_stream1 -pg 1 -lvl 0 -x -100 -y 120 -defaultsOSRD
preplace portBus daq_stream_k0 -pg 1 -lvl 0 -x -100 -y 400 -defaultsOSRD
preplace portBus daq_stream0 -pg 1 -lvl 0 -x -100 -y 370 -defaultsOSRD
preplace portBus ts_stat -pg 1 -lvl 4 -x 2670 -y 2640 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 2 -x 1050 -y 2170 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 3 -x 2440 -y 1030 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 3 -x 2440 -y 1730 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 3 -x 2440 -y 2130 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 3 -x 2440 -y 2370 -defaultsOSRD
preplace inst dbg -pg 1 -lvl 3 -x 2440 -y 1406 -defaultsOSRD
preplace inst daq_spy_0 -pg 1 -lvl 3 -x 2440 -y 390 -defaultsOSRD
preplace inst daq_spy_1 -pg 1 -lvl 3 -x 2440 -y 140 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 3 -x 2440 -y 1540 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 3 -x 2440 -y 1260 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 3 -x 2440 -y 770 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 1050 -y 1400 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 3 -x 2440 -y 1924 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 2 -x 1050 -y 870 -defaultsOSRD
preplace inst xlconstant_0 -pg 1 -lvl 2 -x 1050 -y 660 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 1 -x 350 -y 1080 -defaultsOSRD
preplace inst timing_module|clk_wiz_1 -pg 1 -lvl 2 -x 1440 -y 2460 -defaultsOSRD
preplace inst timing_module|util_vector_logic_0 -pg 1 -lvl 1 -x 1130 -y 2140 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 2 -x 1440 -y 2250 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 2 -x 1440 -y 2150 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_0 -pg 1 -lvl 1 -x 1130 -y 2350 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 -50 990 700 740 1990 1180 NJ
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 1 1 680 850n
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 3 720 980 1860 1170 2620J
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 710 970 1780
preplace netloc xlconstant_0_dout 1 2 1 2050 660n
preplace netloc coldata_i2c_0_scl_p 1 3 1 2620J 1000n
preplace netloc coldata_i2c_0_scl_n 1 3 1 2600J 1030n
preplace netloc coldata_i2c_0_sda_out_p 1 3 1 2590J 940n
preplace netloc coldata_i2c_0_sda_out_n 1 3 1 2600J 970n
preplace netloc sda_in_p_0_1 1 0 3 NJ 720 NJ 720 2040J
preplace netloc sda_in_n_0_1 1 0 3 NJ 750 NJ 750 2030J
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 3 1 NJ 750
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 3 1 2590J 770n
preplace netloc rec_d_clk_0_1 1 0 2 -20J 2160 NJ
preplace netloc pdts_endpoint_0_clk 1 2 2 1920 1150 NJ
preplace netloc pdts_endpoint_0_tstamp 1 2 2 1910 2580 NJ
preplace netloc coldata_i2c_dual_sda_out_p_1 1 3 1 NJ 1060
preplace netloc coldata_i2c_dual_sda_out_n_1 1 3 1 2600J 1080n
preplace netloc sda_in_p_1_1 1 0 3 -70J 770 NJ 770 2000J
preplace netloc sda_in_n_1_1 1 0 3 -80J 760 NJ 760 2010J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 3 1 2590J 1650n
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 3 1 2620J 1680n
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 3 1 2600J 1760n
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 3 1 2600J 1780n
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 3 1 2590J 2040n
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 3 1 2600J 2070n
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 3 1 NJ 2160
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 3 1 2600J 2180n
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 3 1 2600J 2280n
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 3 1 2630J 2310n
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 3 1 NJ 2400
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 3 1 2590J 2420n
preplace netloc coldata_i2c_dual3_scl_p_0 1 3 1 2640J 2340n
preplace netloc coldata_i2c_dual3_scl_n_0 1 3 1 2640J 2370n
preplace netloc coldata_i2c_dual2_scl_p_0 1 3 1 2610J 2100n
preplace netloc coldata_i2c_dual2_scl_n_0 1 3 1 2600J 2130n
preplace netloc coldata_i2c_dual1_scl_n_0 1 3 1 NJ 1740
preplace netloc coldata_i2c_dual1_scl_p_0 1 3 1 2600J 1710n
preplace netloc sda_in_p_0_0_1 1 0 3 NJ 1780 690J 1830 1970J
preplace netloc sda_in_n_0_0_1 1 0 3 NJ 1810 680J 1820 1980J
preplace netloc sda_in_p_1_0_1 1 0 3 NJ 1840 NJ 1840 2040J
preplace netloc sda_in_n_1_0_1 1 0 3 NJ 1870 NJ 1870 2050J
preplace netloc sda_in_p_0_1_1 1 0 3 -70J 2010 NJ 2010 1820J
preplace netloc sda_in_n_0_1_1 1 0 3 -80J 1980 NJ 1980 1830J
preplace netloc sda_in_p_1_1_1 1 0 3 -40J 2030 NJ 2030 1800J
preplace netloc sda_in_n_1_1_1 1 0 3 -60J 2000 NJ 2000 1810J
preplace netloc sda_in_p_0_2_1 1 0 3 -30J 2020 NJ 2020 1780J
preplace netloc sda_in_n_0_2_1 1 0 3 -50J 1990 NJ 1990 1790J
preplace netloc sda_in_p_1_2_1 1 0 3 NJ 2380 690J 2640 2000J
preplace netloc sda_in_n_1_2_1 1 0 3 NJ 2410 680J 2650 2040J
preplace netloc axi_iic_0_iic2intc_irpt 1 0 4 -60 730 NJ 730 2020J 1160 2590
preplace netloc reg_ro_0_1 1 0 3 NJ 1900 NJ 1900 1880J
preplace netloc reg_bank_64_0_reg_rw 1 1 3 720 2660 NJ 2660 2620
preplace netloc daq_stream_k1_0_1 1 0 3 -80J 140 NJ 140 NJ
preplace netloc daq_stream1_0_1 1 0 3 NJ 120 NJ 120 NJ
preplace netloc daq_stream_k0_0_1 1 0 3 -80J 390 NJ 390 NJ
preplace netloc daq_stream0_0_1 1 0 3 NJ 370 NJ 370 NJ
preplace netloc daq_clk_0_1 1 0 3 NJ 180 NJ 180 1870
preplace netloc reset_0_1 1 0 3 NJ 470 NJ 470 NJ
preplace netloc daq_spy_full_0 1 3 1 NJ 390
preplace netloc daq_spy_reset_0_1 1 0 3 NJ 220 NJ 220 NJ
preplace netloc daq_spy_1_daq_spy_full 1 3 1 NJ 140
preplace netloc timing_module_ts_rdy 1 2 2 1780 2490 NJ
preplace netloc timing_module_ts_sync_v 1 2 2 1770 2540 2600J
preplace netloc ts_cdr_lol_1 1 0 2 0J 2310 NJ
preplace netloc timing_module_ts_rst 1 2 2 1760 2500 2640J
preplace netloc ts_rec_clk_locked_1 1 0 2 -10J 2330 NJ
preplace netloc ts_cdr_los_1 1 0 2 20J 2350 NJ
preplace netloc timing_module_ts_sync 1 2 2 N 2550 2590J
preplace netloc ts_rec_d_1 1 0 2 10J 2370 NJ
preplace netloc timing_module_ts_evtctr 1 2 2 N 2570 2590J
preplace netloc ts_sfp_los_1 1 0 2 NJ 2560 710J
preplace netloc timing_module_ts_stat 1 2 2 2030 2640 NJ
preplace netloc axi_gpio_1_GPIO 1 3 1 2600J 1530n
preplace netloc ps8_0_axi_periph_M13_AXI 1 2 1 1980 1510n
preplace netloc S00_AXI1_2 1 2 1 1960 1410n
preplace netloc ps8_0_axi_periph_M14_AXI 1 2 1 1940 1386n
preplace netloc axi_iic_0_IIC 1 3 1 2600J 1240n
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 1880 960n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 1 1 690 1040n
preplace netloc ps8_0_axi_periph_M11_AXI 1 2 1 1900 1240n
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 1 1840 310n
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 1870 680n
preplace netloc ps8_0_axi_periph_M12_AXI 1 2 1 1950 1490n
preplace netloc S00_AXI_1 1 2 1 2050 1350n
preplace netloc S00_AXI1_1 1 2 1 2040 1370n
preplace netloc S00_AXI_2 1 2 1 1930 1390n
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 1890 980n
preplace netloc ps8_0_axi_periph_M15_AXI 1 2 1 1790 60n
preplace netloc S00_AXI_3 1 2 1 1850 1430n
preplace netloc S00_AXI1_3 1 2 1 1840 1450n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 2 910J 2080 1290
preplace netloc timing_module|util_vector_logic_0_Res 1 0 2 980 2520 1280
preplace netloc timing_module|rst_ps8_0_99M_peripheral_aresetn 1 0 1 NJ 2140
preplace netloc timing_module|rec_d_clk_0_1 1 0 2 940J 2510 1290
preplace netloc timing_module|clk_wiz_1_clk_out1 1 0 3 990 2530 N 2530 1550
preplace netloc timing_module|pdts_endpoint_0_clk 1 1 2 N 2310 N
preplace netloc timing_module|pdts_endpoint_0_rdy 1 1 2 N 2350 N
preplace netloc timing_module|pdts_endpoint_0_sync_v 1 1 2 1270 2380 1600
preplace netloc timing_module|ts_cdr_lol_1 1 0 1 930J 2310n
preplace netloc timing_module|pdts_endpoint_0_rst 1 1 2 N 2330 1610
preplace netloc timing_module|ts_rec_clk_locked_1 1 0 1 950J 2330n
preplace netloc timing_module|ts_cdr_los_1 1 0 1 920J 2350n
preplace netloc timing_module|pdts_endpoint_0_sync 1 1 2 N 2370 1580
preplace netloc timing_module|ts_rec_d_1 1 0 1 NJ 2370
preplace netloc timing_module|pdts_endpoint_0_evtctr 1 1 2 1290 2390 1570
preplace netloc timing_module|pdts_endpoint_0_tstamp 1 1 2 1270 2590 N
preplace netloc timing_module|ts_sfp_los_1 1 0 1 NJ 2410
preplace netloc timing_module|pdts_endpoint_0_stat 1 1 2 1290 2320 1590
preplace netloc timing_module|xlslice_0_Dout 1 0 3 970 2070 N 2070 1550
preplace netloc timing_module|xlslice_1_Dout 1 0 3 960 2540 N 2540 1560
preplace netloc timing_module|sclk_1 1 0 1 910J 2250n
levelinfo -pg 1 -100 350 1050 2440 2670
levelinfo -hier timing_module * 1130 1440 *
pagesize -pg 1 -db -bbox -sgen -270 -200 2870 3240
pagesize -hier timing_module -db -bbox -sgen 880 2060 1640 2620
"
}
{
   "da_axi4_cnt":"13",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"2",
   "da_clkrst_cnt":"8",
   "da_zynq_ultra_ps_e_cnt":"1"
}
