# Exploraci√≥n de Espacios de Dise√±o üß≠

La exploraci√≥n de espacios de dise√±o y modelado de desempe√±o son vitales para el desarrollo de sistemas computacionales modernos. Este tipo de estudios son necesarios para evaluar la viabilidad del desarrollo de proyectos de **dise√±o de micro-arquitecturas**.

En este proyecto se realizar√°n pruebas de rendimiento a dos *benchmarks* utilizando [GEM5](https://www.gem5.org/), una plataforma modular para la investigaci√≥n de arquitectura de sistemas computacionales y de los sistemas de micro-arquitectura de procesadores.

## Estructura de Hardware üéõÔ∏è

Las pruebas se realizar√°n en distintos modelos de 24 micro-arquitecturas base, con el fin de evaluar el rendimiento de cada una ante las misma carga de trabajo.

Se escogieron dos ISAs para realizar esta prueba. Cada *set de instrucciones ser√° la base* para 12 micro-arquitecturas distintas.

``` bash
  ISA
   ‚îú‚îÄ‚îÄ RISC-V
   ‚îî‚îÄ‚îÄ ARM
```

Para cada ISA se probar√°n dos tipos de procesadores de los que provee `GEM5`. Cada procesador ser√° modificado para construir 6 micro-arquitecturas con distintas configuraciones.

``` bash
  PROCESADOR
   ‚îú‚îÄ‚îÄ TimingSimple
   ‚îî‚îÄ‚îÄ TraceCPU
```

Para realizar los cambios se deben seleccionar 2 par√°metros del procesador y cambiar su valor 5 veces. Adem√°s, se deben evaluar los tipos de *branch-predictor*.

``` bash
  BRANCH PREDICTOR UNIT
   ‚îú‚îÄ‚îÄ 2bit_local
   ‚îú‚îÄ‚îÄ Bi_mode
   ‚îî‚îÄ‚îÄ Tournament
```

Para cada branch-predictor se var√≠an sus par√°metros:

``` bash
  BRANCH PREDICTOR PARAMETERS
   ‚îú‚îÄ‚îÄ BTBEntries
   ‚îú‚îÄ‚îÄ localPredictorSize
   ‚îú‚îÄ‚îÄ globalPredictorSize
   ‚îî‚îÄ‚îÄ choicePredictorSize
```

## Benchmarks üß™

Los modelos de hardware ser√°n probados con dos benchmarks: uno del tipo [SPEC](http://www.m5sim.org/SPEC_benchmarks) y otro del tipo [PARSEC](https://parsec.cs.princeton.edu/download/tutorial/2.0/parsec-2.0-tutorial.pdf).

### Tabla 1. Benchmarks escogidos por cada tipo

| Tipo     | Benchmark | Descripci√≥n |
| -------  | --------- | ----------- |
| SPEC2006 | 401.bzip  | [Algoritmo de compresi√≥n](https://github.com/MartijnB/compression-benchmark/blob/master/bzip2-1.0.6/bzip2.txt) de archivos en memoria |
| PARSEC   | canneal   | [Algoritmo de recocido simulado](https://es.wikipedia.org/wiki/Algoritmo_de_recocido_simulado) consiente de la cach√© para optimizar los costos de enrutamiento en el dise√±o de chips|

Estos benchmarks se seleccionaron por su alto uso de memoria, lo que nos permite variar par√°metros de las memorias cach√©, como su tama√±o, grado de asociatividad, cantidad de sets, entre otros y evaluar su rendimiento (*misses y hits*).

## Visualizaci√≥n de Estad√≠sticas üìä

¬øC√≥mo se visualizan los resultados de las pruebas? Creamos una herramienta que permite la visualizaci√≥n de los resultados obtenidos mediante gr√°ficos. El sistema permite observar las cinco variaciones por par√°metro para cada una de las combinaciones.

()[]

### Tabla 2. Combinaciones posibles para las micro-arquitecturas seleccionadas

| #  | Benchmark | ISA   | Procesador   | BPU        | cache-assoc | cache-size |
| -  | --------- | ---   | ----------   | ---        | ----------- | ---------- |
| 1  | 401.bzip  | ARM   | TimingSimple | 2bit_local | ----------- | ---------- |
| 2  | 401.bzip  | ARM   | TimingSimple | Bi_mode    | ----------- | ---------- |
| 3  | 401.bzip  | ARM   | TimingSimple | Tournament | ----------- | ---------- |
| 4  | 401.bzip  | ARM   | TraceCPU     | 2bit_local | ----------- | ---------- |
| 5  | 401.bzip  | ARM   | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 6  | 401.bzip  | ARM   | TraceCPU     | Tournament | ----------- | ---------- |
| 7  | 401.bzip  | RISCV | TimingSimple | 2bit_local | ----------- | ---------- |
| 8  | 401.bzip  | RISCV | TimingSimple | Bi_mode    | ----------- | ---------- |
| 9  | 401.bzip  | RISCV | TimingSimple | Tournament | ----------- | ---------- |
| 10 | 401.bzip  | RISCV | TraceCPU     | 2bit_local | ----------- | ---------- |
| 11 | 401.bzip  | RISCV | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 12 | 401.bzip  | RISCV | TraceCPU     | Tournament | ----------- | ---------- |
| -- | --------- | ----- | ----------   | ---------- | ----------- | ---------- |
| 13 | canneal   | ARM   | TimingSimple | 2bit_local | ----------- | ---------- |
| 14 | canneal   | ARM   | TimingSimple | Bi_mode    | ----------- | ---------- |
| 15 | canneal   | ARM   | TimingSimple | Tournament | ----------- | ---------- |
| 16 | canneal   | ARM   | TraceCPU     | 2bit_local | ----------- | ---------- |
| 17 | canneal   | ARM   | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 18 | canneal   | ARM   | TraceCPU     | Tournament | ----------- | ---------- |
| 19 | canneal   | RISCV | TimingSimple | 2bit_local | ----------- | ---------- |
| 20 | canneal   | RISCV | TimingSimple | Bi_mode    | ----------- | ---------- |
| 21 | canneal   | RISCV | TimingSimple | Tournament | ----------- | ---------- |
| 22 | canneal   | RISCV | TraceCPU     | 2bit_local | ----------- | ---------- |
| 23 | canneal   | RISCV | TraceCPU     | Bi_mode    | ----------- | ---------- |
| 24 | canneal   | RISCV | TraceCPU     | Tournament | ----------- | ---------- |

***
