中微公司（688012）：刻蚀持续高增，薄膜
股票投资评级：买入维持
中微公司  业务版图
DSC AD-RIE
DSC SD-RIE
SSC AD-RIE
SSC HD-RIE
SSC UD-RIE
产品：刻蚀薄膜量检测，现覆盖约33%集成电路
财务：刻蚀MOCVD设备驱动营收年均增速35%
市场：中国大陆未来四年每年300亿美元晶圆厂设
备投资，国产化进程加速推进
财务：刻蚀MOCVD设备驱动营收年均增速
刻蚀设备领军企业，ICP开启放量，迈向工艺全覆盖。2020-2023年刻蚀设备分别实现营收129200315470亿元，
营收年均增长大于50%，24H1刻蚀设备收入为2698亿元，同比5668%，收入占比7826%。公司的等离子体刻蚀设
备已批量应用在国内外一线客户从65纳米到14纳米、7纳米和5纳米及更先进的集成电路加工制造生产线及先进封装生
产线，针对先进逻辑和存储器件制造中关键刻蚀工艺的高端产品新增付运量显著提升，CCP和ICP刻蚀设备的销售增长
和在国内主要客户芯片生产线上市占率均大幅提升。24H1刻蚀设备新增订单394亿元，同比507%，其中ICP开启放
量。工艺覆盖方面，超高深宽比掩膜、超高深宽比介质刻蚀、晶圆边缘Bevel刻蚀等进展顺利。
MOCVD设备从蓝绿光LED市场出发，拓展碳化硅和氮化钾基功率器件市场。2020-2023年MOCVD设备分别实现营
收496503700462亿元，收入波动主要系终端市场波动影响。24H1 MOCVD设备实现收入152亿元，同比-
4904%，主要因为公司在蓝绿光LED生产线和Mini-LED产业化中保持绝对领先的地位，该终端市场近两年处于下降趋
势。公司紧跟MOCVD市场发展机遇，积极布局用于碳化硅和氮化钾基功率器件应用的市场，并在Micro-LED和其他显
示领域的专用MOCVD设备开发上取得良好进展，已付运和将付运几种MOCVD新产品进入市场。
薄膜设备启动放量，刻蚀薄膜量检测合计覆盖约33%集成电路设备。24H1 LPCVD新增订单168亿元，新产品开始
启动放量。薄膜沉积设备研发方面，公司目前已有多款新型设备产品进入市场，其中部分设备已获得重复性订单，其
他多个关键薄膜沉积设备研发项目正在顺利推进。公司钨系列薄膜沉积产品可覆盖存储器件所有钨应用，并已完成多
家逻辑和存储客户对 CVDHARALD W 钨设备的验证，取得了客户订单。公司 EPI 设备已顺利进入客户验证阶段，
以满足客户先进制程中锗硅外延生长工艺的电性和可靠性需求。公司通过投资布局了光学检测设备板块，并计划开发
电子束检测设备，将不断扩大对多种检测设备的覆盖。
目前在研项目涵盖六类设备，20多个新设备开发，加码研发助力三维发展。公司显著加大研发力度，以尽快补短板，
实现赶超。公司目前在研项目涵盖六类设备，20多个新设备的开发，24H1公司研发投入970亿元，较上年同期的460
亿元增加约510亿元，同比大幅增长11084%。公司继续瞄准世界科技前沿，持续践行三维发展战略，聚焦集成电路
关键设备领域，扩展在泛半导体关键设备领域应用并探索其他新兴领域的机会，公司在刻蚀设备、薄膜沉积设备、
MOCVD 设备等设备产品研发、市场布局、新业务投资拓展等诸多方面取得了较大的突破和进展，产品不断获得海内
外客户的认可，为公司持续 健康发展提供了有力支撑。
中国大陆未来四年将保持每年300亿美元晶圆厂设备投资，国产替代加速推进。从半导体设备细分产品的国产化率来
看，国产化率最高的为去胶设备，已达90%以上；热处理、刻蚀设备、清洗设备国产化率已达到20%左右；CMP、
PVD设备国产化率已达到10%左右；量检测设备、涂胶显影设备正逐步实现从0到1的突破。随着海外出口限制层层加
码，半导体设备国产化进程加速推进。根据SEMI，2023年全球集成电路前段设备市场约为950亿美元，其中中国大陆
成为全球最大的集成电路设备市场，占比达到35%，在政府激励措施和芯片国产化政策的推动下，中国大陆未来四年
将保持每年300亿美元以上的投资规模，继续引领全球晶圆厂设备支出。2022年刻蚀设备薄膜设备量检测设备在晶
圆制造环节半导体设备投资占比分别约为23%22%13%，未来随着先进工艺需求提升，这三类设备需求量及价值量
将进一步攀升，目前公司覆盖约33%集成电路设备，随着研发项目的不断推进，集成电路设备覆盖度有望继续提升。
盈利预测：我们预计公司2024-2026 年营业收85181216916182 亿元，归母净利润
风险提示：下游客户扩产不及预期的风险，员工股权激励带来的公司治理风险，政府支持与税收优惠
政策变动的风险，供应链风险，行业政策变化风险，国际贸易摩擦加剧风险，知识产权风险，人才资
源风险，投资风险，研发投入不足导致技术被赶超或替代的风险。
EBITDA(百万元)
归属母公司净利润(百万元)
图表1：公司股权结构（公示日期2024-08-23）
图表2：公司对外投资
中微半导体设备(广州)有限公司
广州华芯盛景创业投资中心(有限合伙)
珠海华芯量子咨询管理企业(有限合伙) 2131313131万人民币
芯汇康生命科学(上海)有限公司
无锡正海缘宇创业投资合伙企业(有限合伙)
中微科技投资管理(上海)有限公司
中微半导体(上海)有限公司
中微汇链科技(上海)有限公司
昂坤视觉(北京)科技有限公司
中微半导体设备(厦门)有限公司
尹志尧(GERALD ZHEYAO YIN)
中微惠创科技(上海)有限公司
理想万里晖半导体设备(上海)股份有限公司
新美光(苏州)半导体科技有限公司
睿励科学仪器(上海)有限公司
FENG YANG(杨峰)
图表3：公司发展历程
PRISMO PD5
双反应台TSVMEMS
Twin-Star：
Twin-Star 200：基于
TSV反应台改良；用于8
寸高输出  低成本
首台Primo-Twin Star
200交付到客户端开展
硅掩膜应用上，投入大量
VEUE的特征，应用于
DSC AD-RIE
DSC SD-RIE
可调节电极间距，已进
刻蚀的验证进入良率测试，
SSC AD-RIE
SSC HD-RIE
SSC UD-RIE
有刻蚀601深宽比结构
刻蚀601深宽比结构的
开发LPCVD、EPI和ALD
新型号的 CVD 钨和 ALD 钨设备目前已
已有4款LPCVD-ALD导体薄膜沉积设备
进入市场，首台 CVD 钨设备获得关键存
储客户重复量产订单；
新型号 HAR W 钨设备及 ALD W 钨设
钨设备获得关键存储客户重复量产订单；
有钨应用，均已通过关键存储客户端现
场验证并收到重复量产订单，并已经付
运机台到逻辑客户进行验证；
验证，并获得客户重复量产订单
钛设备稳步推进，已经进入实验室测试
EPI设备已进入样机的设计，制造和调试
阶段，以满足客户先进制程中锗硅外延
EPI设备已顺利进入客户验证阶段，以满
营收年均增速35%
营收：公司从2012年到2023年超过十年的平均年营业收入增长率超过35%，其中2020-2023年等离子体
刻蚀设备营收年均增长大于50%，MOCVD设备受终端市场波动影响，收入有所下降。2024年上半年度
公司实现营收3448亿元，同比3646%，其中刻蚀设备MOCVD设备分别实现营收2698152亿元，同
比5668%-4904%，新产品LPCVD设备实现首台销售，收入028亿元。
图表4：2016-2023年公司各业务营收（亿元）
利润：公司2023年归母净利润179亿元（其中出售部分拓荆股权税后净收益406亿元），较2022年同比
527%；2024年上半年归母净利润52亿元，同比-4848%，扣非净利润483亿元，同比只减少69%，
主要由于公司显著加大研发力度，以尽快补短板，实现赶超。
图表5：2016-2023年公司归母扣非后归母净利润、政府补助（亿元）
计入当期损益的政府补助但部分特殊情况的政府补助除外
毛利率：公司2016-2019年综合毛利率波动主要系产品结构变化，2016-2018年公司MOCVD设备的毛利
率分别为3382%3813%2633%，刻蚀设备的毛利率分别为4313%3837%4752%，MOCVD营收
占比较高使得综合毛利率较低，后续公司刻蚀设备占比显著提升带来综合毛利率的显著增长。2024H1公
司的毛利率为4132%，主要系公司根据会计准则2024年新规定将本期产生的预计产品质量保证损失
947758万元计入营业成本。
图表6：2016-2023公司主营业务毛利率
销售费用：销售费用变动主要系公司规模扩大，职工薪酬、股份支付等费用增加。
管理费用：管理费用变动主要系公司规模扩大，职工薪酬、股份支付等费用增加。
研发费用：研发费用变动主要系耗用的原材料和低值易耗品、职工薪酬、股份支付费用等影响。
财务费用：财务费用变动主要系当期利息收入影响。
图表7：2016-2023年公司相关费用率
2024H1，公司研究开发支出共计970亿元，政府补助抵减研发费用184138万元，研究开发支出净额为
952亿，其中计入研发费用568亿元，开发支出资本化384亿元，研发费用率为165%。2024H1研发投
入资本化的比重较去年同期增加956个百分点，主要系随着研发项目持续推进，本期在研项目达到资本化
标准的金额增加。已资本化的开发阶段的支出在资产负债表上列示为开发支出，自该项目达到预定用途之
日起转为无形资产内部开发技术，内部开发技术按开发阶段满足资本化条件发生的实际成本入账，并按预
计使用年限7年平均摊销。
图表8：2016-2023年公司研发投入明细、研发支出的归集范围及相关会计处理方法
研发投入总额(亿元)
其中：资本化研发投入(亿元)
试制样机初步完成研制之前，为研究生产工艺而进行的有计划的调查、评价和选择阶段的支出为研究阶段的支出，于发生时计入当期损
益；试制样机初步完成研制至大规模生产之前，针对生产工艺最终应用的相关设计、测试阶段的支出为开发阶段的支出，同时满足下列
条件的，予以资本化：
生产工艺的开发已经技术团队进行充分论证；
管理层已批准生产工艺开发的预算；
前期市场调研的研究分析说明生产工艺所生产的产品具有市场推广能力；
有足够的技术和资金支持，以进行生产工艺的开发活动及后续的大规模生产；以及
生产工艺开发的支出能够可靠地归集。
人均年创收超过350万元
公司人均年销售持续增长，人均创收超过350万元，达到世界一流水平。
图表9：2019-2023公司员工专业结构（单位：人）
图表10：2016-2023公司人均创收、人均创利
图表11：公司历次股权激励计划
总计不超过1080万股限制性股票（第二
首次授予880万股，预留200万股；
授予价格为7610元股。
总计不超过550万股限制性股票（第二
本次授予为一次性授予，无预留权益。
最初授予价格为5000元股，经调整后
授予价格为4980元股。
总计不超过400万股限制性股票（第二
本次授予为一次性授予，无预留权益。
最初授予价格为5000元股，经调整
后授予价格为4980元股。
限制性股票激励：总计800万股限制性股票（第
首次授予670万股，预留130万股
股票增值权激励：总计5468万份股票增值权
首次授予激励对象不超过1798人，占公
司全部职工人数的9972%；
其中：董事、高级管理人员（6人），
核心技术人员（5人），共计获授6917
董事会认为需要激励的其他人员（1787
人），共计获授81083万股；
预留授予200万股。
首次授予激励对象不超过1390人，占公
司全部职工人数的9943%；
其中：董事、高级管理人员（8人），
核心技术人员（3人），共计获授
董事会认为需要激励的其他人员（1379
人），共计获授495021万股。
首次授予激励对象不超过1104人，占
公司全部职工人数的9937%；
其中：董事、高级管理人员（8人），
核心技术人员（3人），共计获授
（1095人），共计获授360108万股。
限制性股票激励：首次授予的激励对象总人数为
700人，占公司全部职工人数的9186%；
其中，核心技术人员（3人），董事会认为需要
激励的其他人员（697人）。
预留授予130万股。
股票增值权激励：激励对象范围本计划激励对象
为公司董事、高级管理人员，共计6人。
第一个归属期满足下列条件：
以公司2023年营业收入为基数，2024
平均增长率08；
第二个归属期满足下列条件：
以公司2023年营业收入为基数，2024、
2025年度营业收入累计值定比基数的年
算术平均增长率08；
第三个归属期满足下列条件：
以公司2023年营业收入为基数，2024、
2025、2026年度营业收入累计值定比
对标企业算术平均增长率08；
第四个归属期满足下列条件：
以公司2023年营业收入为基数，2024、
不低于对标企业算术平均增长率08；
第一个归属期满足下列条件：
以公司2022年营业收入为基数，2023
平均增长率08；
第二个归属期满足下列条件：
以公司2022年营业收入为基数，2023、
2024年度营业收入累计值定比基数的年
算术平均增长率08；
第三个归属期满足下列条件：
以公司2022年营业收入为基数，2023、
2024、2025年度营业收入累计值定比
对标企业算术平均增长率08；
第四个归属期满足下列条件：
以公司2022年营业收入为基数，2023、
不低于对标企业算术平均增长率08；
第一个归属期满足下列条件：
以公司2021年营业收入为基数2022年
度的营业收入定比 2021年度营业收入
的营业收入增长率不低于15%；
第二个归属期满足下列条件：
以公司2021年营业收入为基数，2023
年度的营业收入定比 2021年度营业收
入的营业收入增长率不低于35%；
第三个归属期满足下列条件：
以公司2021年营业收入为基数，2024
年度的营业收入定比 2021年度营业收
入的营业收入增长率不低于50%；
第四个归属期满足下列条件：
以公司2021年营业收入为基数，2025
年度的营业收入定比 2021年度营业收
入的营业收入增长率不低于75%；
第一个归属期满足下列条件：
以公司2016-2018年度的营业收入均值为基础，
2019年、2020年两年营业收入累计值定比
2016-2018年度营业收入均值的年度累计营业收
入增长率不低于200%；
第二个归属期满足下列条件：
以公司2016-2018年度的营业收入均值为基础，
2019年、2020年和2021年三年营业收入累计值
定比2016-2018年度营业收入均值的年度累计营
业收入增长率不低于370%；
第三个归属期满足下列条件：
以公司2016-2018年度的营业收入均值为基础，
入累计值定比2016-2018年度营业收入均值的年
度累计营业收入增长率不低于560%；
第四个归属期满足下列条件：
以公司2016-2018年度的营业收入均值为基础，
五年营业收入累计值定比2016-2018年度营业收
入均值的年度累计营业收入增长率不低于800%；
注：1对标企业指Gartner公布的相应年度全球半导体设备厂商销售额排名前五位的公司（如果Gartner未公布或未及时公布，可采用其他权威机构数据）；2对标企业算数平均增长率各对标企业各考
核年度的营业收入累计值定比2023年度（2024年股权激励考核目标）2022年度（2023年股权激励考核目标）的累计营业收入增长率（同中微公司各考核年度累计营业收入增长率算法）之和除以五；
3如对标企业年度报告财务报表日在1-9月内或对标企业考核年度的年度报告在中微公司董事会审议归属条件是否成就议案的前一日尚未披露，则选取对标企业已披露的最近四个季度财务数据（含考核
年度内各季度）之和作为考核年度数据用于比较。如对标企业年度报告财务报表日在10-12月且对标企业考核年度的年度报告在中微公司董事会审议归属条件是否成就议案的前一日已披露，则将对标企
业考核年度的年度报告数据视为考核年度数据。
产品：刻蚀薄膜量检测，现覆盖约33%集成电
产品覆盖：三维发展；现覆盖约33%集成电路设备
目前公司覆盖约33%集成电路设备
市场，包括等离子体刻蚀设备、薄
膜设备以及检测设备。
同时公司继续瞄准世界科技前沿，
持续践行三维发展战略，聚焦集成
电路关键设备领域，扩展在泛半导
兴领域的机会，推进公司实现高速、
稳定、健康、安全发展。公司坚持
以市场和客户需求为导向，积极应
对复杂形势，继续加大研发投入和
业务开拓力度，推动以研发创新为
驱动的高质量增长策略，抓住重点
客户扩产投资机会，推进订制化、
精细化生产模式，公司在刻蚀设备、
薄膜沉积设备、MOCVD设备等设
备产品研发、市场布局、新业务投
破和进展，产品不断获得海内外客
户的认可，为公司持续健康发展提
图表12：公司三维发展版图以及集成电路设备覆盖情况
现覆盖约33%集成电路设备
订单：24H1新增订单47亿元，同比40%
公司2023年新增订单金额约836亿元，同比增长约323%。其中刻蚀设备新增订单约695亿元，同比增长
约601%；由于公司MOCVD设备已经在蓝绿光LED生产线上占据绝对领先的市占率，受终端市场波动影响，
2023年MOCVD设备订单同比下降约722%。
2024年上半年公司新增订单470亿元，同比增长约403%。其中刻蚀设备新增订单394亿元，同比增速约
507%；LPCVD上半年新增订单168亿元，新产品开始启动放量。公司2024年上半年新增订单中，来自存
储客户的占比较高，先进制程（包括先进逻辑及存储）占比超过70%。
2024年前三季度公司新增订单764亿元，同比增长约520%。其中刻蚀设备新增订单625亿元，同比增长
约547%；LPCVD新增订单30亿元，新产品开始启动放量；预计2024年累计新增订单将达到110-130亿元。
图表13：2020-2023年公司新签订单（亿元）
产值：24年前三季度产值94亿元，同比287%
根据客户订单需求，公司2024年前三季度（1-9月）共生产专用设备1160腔，同比增长约310%，对应产
值约9419亿元，同比增长约287%，为公司后续出货及确认收入打下了较好的基础。
为扩充资产规模、增强公司实力以持续做大做强主业，公司产业化建设项目正在顺利推进中。公司位于南
昌的约14万平方米的生产和研发基地已建成完工，并于2023年7月正式投入使用；公司在上海临港的约18
万平方米的生产和研发基地主体建设已基本完成，并于2024年8月正式投入使用；上海临港滴水湖畔约10
万平方米的总部大楼暨研发中心也在顺利建设，将于2025年投入使用。三年之内厂房面积将扩大15倍，
为公司今后十几年大发展奠定坚实的基础。
图表14：公司厂房面积（万平方米）
CCP刻蚀设备：应用覆盖度完善
公司已有的 CCP 刻蚀产
品已经覆盖28纳米以上
分CCP刻蚀应用；在存
储器件制造工艺中，公
部分应用。同时公司积
极布局超低温刻蚀技术，
大量资源，积极储备更
Primo DRIE，
Primo AD-RIE
Primo DRIE，Primo AD-RIE 可以满足绝大多数 28 纳米以上 CCP 刻蚀制程的需求，2024 年上半年付运数量超过 2023 年全
Primo AD-RIE-e
配备动态调温静电吸盘的双反应台 Primo AD-RIE-e 除了持续付运用于最先进的逻辑芯片生产线外，持续拓宽应用，取得先进
存储生产线的重复订单，2024 年上半年付运量为 2023 年全年的 2 倍以上。
Primo SD-RIE
可调节电极间距的双反应台 CCP 刻蚀机 Primo SDRIE 在首家先进逻辑客户端针对金属掩膜一体化大马士革刻蚀工艺的验证进
入良率测试阶段，已经进入第二家客户开展现场验证，并与多家客户达成评估意向，目前实验室开发进展顺利。
Primo HD-RIE
Primo HD-RIEe
Primo UD-RIE
单反应台 CCP 刻蚀设备 Primo HDRIE，Primo HD-RIEe 和 Primo UD-RIE 付运势头强劲，2024 年上半年付运量较 2023 年
全年增加约 3 倍。
Primo UD-RIE
公司针对超高深宽比刻蚀自主开发的具有大功率 400kHz 偏压射频的 Primo UD-RIE 已经在生产线 验证出具有刻蚀601 深宽
比结构的量产能力。该设备适用于 DRAM 和 3D NAND 器件制造中最关键的高深宽比刻蚀工艺。
图表15：公司CCP刻蚀产品系列发展路线及进展
CCP刻蚀设备：24H1交付超过700个反应台
公司CCP刻蚀设备中双反应台中 Primo D-RIE、Primo AD-RIE、Primo AD-RIE-e 新增付运量保持高速增
长，2024年上半年付运量超过2023年全年付运量。单反应台CCP刻蚀设备 Primo HDRIE，Primo HD-
RIEe 和 Primo UD-RIE 付运势头强劲，2024年上半年付运量较2023年全年增加约3倍。
截至2024年6月，公司累计生产付运超过3600个CCP刻蚀反应台，2024 年上半年新增付运设备数量创历
图表16：公司CCP刻蚀设备累计安装机台数量（反应台）
CCP刻蚀：金属掩膜一体化大马士革刻蚀工艺验证顺利
可调节电极间距的双反应台 CCP 刻蚀机 Primo SD-RIE 在首家先进逻辑客户端针对金属掩膜一体化大马士
革刻蚀工艺的验证进入良率测试阶段，已经进入第二家客户开展现场验证，并与多家客户达成评估意向，
目前实验室开发进展顺利。
Primo SD-RIE 采用双反应台平台设计，在满足严苛工艺指标的同时可以有效的降低生产成本。Primo
SD-RIE 具有实时可调电极间距功能，可以在同一刻蚀工艺的不同步骤使用不同的电极间距，能灵活调节
等离子体浓度分布和活性自由基浓度分布。针对复杂膜层结构的刻蚀工艺，Primo SD-RIE 可以通过动态
调节电极间距以及多区调温静电吸盘对的温度来达到最优的刻蚀均匀性。
图表17：公司SD-RIE：实时可变电极间距扩大金属掩膜大马士革刻蚀工艺窗口
CCP刻蚀设备：积极储备深宽比结构刻蚀前卫技术
图表18：公司开发的三代CCP高能等离子体刻蚀机刻蚀极高深宽比细孔历史
第五代：LL-RIE
第四代：UD-RIE
第三代：HD-RIE
第二代：AD-RIE
在存储器件制造工艺中，公司的成熟产品可以覆盖存储器件制造中的绝大部分应用。同时，公司针对超高
深宽比刻蚀自主开发的具有大功率400kHz偏压射频的Primo UD-RIE已经在生产线验证出具有刻蚀601
深宽比结构的量产能力。该设备适用于DRAM和3D NAND器件制造中最关键的高深宽比刻蚀工艺。同时，
公司积极布局超低温刻蚀技术，在超低温静电吸盘和新型刻蚀气体研究上投入大量资源，积极储备更高深
宽比结构刻蚀的前卫技术。同时公司新开发的晶圆边缘 Bevel 刻蚀设备也计划在2024年投入市场验证。
ICP刻蚀设备：应用覆盖完善
公司ICP刻蚀设备产品部门持续为推出下一代ICP刻蚀设备做技术储备，以满足新一代的逻辑、DRAM和
3D NAND存储等芯片制造对ICP刻蚀的需求。在追求更高刻蚀性能的同时，根据国内对成熟制程和新兴特
殊器件的工艺需求，公司开发了Primo Menova Al刻蚀设备，并和多个客户开展铝线刻蚀工艺的合作开发。
图表19：公司ICP等离子体刻蚀产品研发历史和产品系列
图表20：公司ICP单台机Primo Nanova累计安装机台数量近三年复合增长率超过70%
ICP刻蚀设备：开启快速放量
24H1报告期间内，公司持续推进各种Nanova UE、LUX 和 VE HP在先进逻辑芯片、先进DRAM和3D
NAND的ICP验证刻蚀工艺的验证。其中Nanova VE HP在DRAM制造中的的高深款比多晶硅掩膜应用上，
投入大量产。LUX也已逐步在多个客户的产线上实现小量产。Primo TwinStar则在海内外客户的成熟逻
辑芯片、功率器件、微型发光二极管Micro-LED、AR眼镜用的超透镜Meta Lens等特色器件的产线上实现
量产，并取得重复订单。首台Primo-Twin Star 200也付到客户端开展Meta Lens的产线上认证。
24H1报告期内，公司 ICP 技术设备类中的 8 英寸和 12 英寸深硅刻蚀设备 Primo TSV 200E、 Primo
TSV 300E在晶圆级先进封装、25D 封装和微机电系统芯片生产线等成熟市场继续获得重复订单的同时，
在 12 英寸的 3D 芯片的硅通孔刻蚀工艺上得到成功验证，并在欧洲客户新建的 世界第一条12 英寸微机电
系统芯片产线上获得认证的机会，这些新工艺的验证为公司Primo TSV 300E刻蚀设备拓展了新的市场。
24H1报告期内，公司的ICP刻蚀设
备在涵盖逻辑、DRAM、3D NAND、
功率和电源管理、以及微电机系统
等芯片和器件的 60 多条客户的生产
线上量产，并持续进行更多刻蚀应
用的验证。ICP 单机台Primo
实现70%的年均复合增长，截止
24H1，超过700个Primo Nanova
反应腔在逻辑、DRAM和3D NAND
MOCVD设备：多应用领域持续拓展
公司用于蓝光照明的PRISMO A7、用于深紫外LED的 PRISMO HiT3、用于Mini-LED显示的PRISMO
UniMax等产品持续服务客户。截止24H1，公司累计MOCVD产品出货量超过 500 腔，持续保持国际
氮化镓基MOCVD设备市场领先地位。其中PRISMO UniMax产品，凭借其高产量、高波长均匀性、高
良率等优点，受到下游客户的广泛认可，已累计出货近150腔，在Mini-LED显示外延片生产设备领域处于
国际领先地位。PRISMO UniMax设备拓展了公司的MOCVD设备产品线，为全球LED芯片制造商提供
极具竞争力的Mini-LED量产解决方案，公司正与更多客户合作进行设备评估，扩大市场推广。同时，针
对Micro-LED应用的专用MOCVD设备开发顺利，实验室初步结果实现了优良的波长均匀性能，已付运样
机至国内领先客户开展生产验证。
公司还积极布局用于功率器件应用的第三代半导体设备市场。公司开发了用于氮化镓功率器件生产的
MOCVD设备PRISMO PD5，已交付多家国内外领先客户进行生产验证，并取得了重复订单；正开发下
一代用于氮化镓功率器件制造的新型MOCVD设备；同时也启动了应用于碳化硅功率器件外延生产设备的
开发，目前已取得较大的技术进展，实现了优良的工艺结果，已将样机付运至客户端开展生产验证。
图表21：公司 PRISMO UniMax MOCVD 设备
图表22：公司PRISMO PD5 MOCVD 设备
公司钨系列薄膜沉积产品可覆盖存储器件所有钨应用，均已通过关键存储客户端现场验证并收到重复量产订
单。同时公司已完成多个逻辑和存储客户对CVDHARALD W钨设备的样品验证，并已经付运机台到逻辑
客户进行验证。同期，公司开发的应用于高端存储和逻辑器件的ALD氮化钛设备也在稳步推进。公司的薄膜
沉积设备采用独特的双腔设计，每个腔体可独立进行工艺调节，保证产品性能的同时大大提高了产能，降低
了材料成本。此外，公司独立自主的知识产权设计确保了更优化的产品性能，保障了产品未来的可持续发展。
目前公司EPI设备已顺利进入客户验证阶段以满足客户先进制程中锗硅外延生长工艺的电性和可靠性需求。
薄膜设备：正在开发18种以上LPCVD及相关产品
图表23：公司薄膜设备产品路线图
CuBS wSel Dep
PVD TaNAl
AlOxAlNxSiN
公司开发的CVD钨设备已通过关键存储客户端现场验证，满足金属互联钨制程各项性能指标，并获得客户重复量产订单。公司
在CVD W基础上开发的HAR（高深宽比）钨设备采用创新的工艺解决方案，已通过关键存储客户端现场验证，满足存储器件
中的高深宽比金属互联应用中各项性能指标，并获得客户重复量产订单。公司进一步自主开发的具备三维填充能力的ALD（原
子层沉积）钨设备已通过关键存储客户端现场验证，满足三维存储器件字线应用中各项性能需求，并获得客户重复量产订单。
在研项目：涵盖六类设备，20多个新设备的开发
图表24：公司在研项目情况（截止24H1报告期，单位：亿元）
宽比 601）等4道
静电吸盘、多区控温性能的
上电极、温度可调节的边缘
环系统等，满足超高深宽比
的刻蚀需求。同时将该特定
应用的刻蚀机，扩展为通用
刻蚀机，并在多个存储器晶
圆生产线上进行工艺验证。
3D NAND，128
调节，满足均匀性、减少金
开发阶段，Alpha
研发新型MOCVD设备，满
匀性 （STD）达到
手表，ARVR，电
研制成功5纳米的刻蚀设备
厂家的评估，并实现销售。
完成3纳米刻蚀机Alpha原
型机的设计、制造、测试及
初步的工艺开发和评估。
中微新一代用于5-3
在研项目：涵盖六类设备，20多个新设备的开发
图表24：公司在研项目情况（截止24H1报告期，单位：亿元）
面向300mm 3D NAND
Flash工艺大生产线需求，
开发用于TSC-ET 关键工艺
刻蚀设备。此设备不但要能
够充分满足3D NAND的严
格要求，同时还必须达到高
产出，高uptime。项目研
上验证，并取得核心自主知
识产权，实现3台以上销售。
研究阶段，Alpha
研发12外延设备，满足
逻辑，存储集成电路关键工
存储客户，打开逻辑市场
存储客户，打开存储市场
在研项目：涵盖六类设备，20多个新设备的开发
图表24：公司在研项目情况（截止24H1报告期，单位：亿元）
基于中微现有的技术储备，
开发用于平板显示，面向
G86 OLED生产需求的BP
工艺段PECVD设备。
开发阶段，Alpha
研发碳化硅外延设备，满足
备(PECVD Ti)
开发阶段，Alpha
续改进，满足工艺需求，完
完成客户样品验证，继续对
接多个存储客户，打开存储
研发用于 8硅基氮化镓功
艺，提供较好的产量输出和
开发阶段，Alpha
研发新型 8硅基氮化镓
MOCVD设备平台；满足高
产，产出外延片厚度均匀性
（STD）达到 15%以下
在研项目：涵盖六类设备，20多个新设备的开发
图表24：公司在研项目情况（截止24H1报告期，单位：亿元）
Alpha 阶段 完成
的超低温、超低频RF的90-
1001的极高深宽比刻蚀机
完成 3D design
硅片内Cu沉积均匀性：
5x50um硅通孔：实现
(step coverage)底部膜
厚比BC10%；侧壁膜
5x50um 硅通孔，无膜
层垂挂(overhang)
满配系统产能：15片
小时(2个Degas腔、2
个Preclean腔、4个
颗粒物(45nm)：
靶材利用率(Cu)：
市场：中国大陆未来四年每年300亿美元晶
圆厂设备投资，国产化进程加速推进
海外出口限制层层加码，推进半导体产业链国产化进程
图表25：近期全球主要国家半导体政策梳理
美国BIS对其出口管制政策进行一系列有针对性的更新，
这些更新将限制中国获得先进计算芯片、开发和维护超级
计算机以及制造先进半导体的能力。
对目的地为中国的半导体制造设施（semiconductor fabrication
facility）且能制造符合特定标准的集成电路之物项，增加新的许可证要
求。由中国实体所有的设施将面临推定拒绝政策，而跨国公司所有的设
施将基于逐案审查政策决定。相关阈值如下
非平面晶体管结构16nm或14nm或以下（即FinFET或GAAFET）的逻辑芯片
半间距18nm或以下的DRAM存储芯片
128层或已上的NAND闪存芯片。
限制美国人员在没有许可证的情况下支持位于中国的某些半导体制造设施
（semiconductor fabrication facilities）集成电路开发或生产的能力。
20221215 当地时间12月15日，美国BIS发布公告，将36家中国科技公司列入实体清单，包括先进存储芯片公司长江存储及其日本子公司、
上海微电子、寒武纪等。
美国BIS将13家中国企业列为实体清单的同时，发布了
先进计算芯片更新规则及 半导体制造物项更新规
则。这两份规则是BIS针对其于2022年10月7日发布的
出口管制规则（以下简称1007规则）的修订，在
1007规则的基础上全面升级了对华半导体行业的出口管制
物项层面  调整并新增受管控半导体制造设备。
新增3B001a4：被设计用于硅、碳掺杂硅、硅锗或碳掺杂硅锗外延生长的
符合特定条件的设备。
新增3B001f1b2：新增物项与荷兰、日本规则部分一致，需注意f1b2b
的参数与荷兰、日本规则均不同。 (荷兰于202391生效的半导体出口管制
规则包含了本次新规中f1b2a的参数（DCO (最大专用卡盘覆盖) 值小于或
等于150nm），但未包含f1b2b的参数（DCO (最大专用卡盘覆
盖) 值大于150nm但小于或等于24nm）。本次新规新增的f1b2b中的参
数刚好能够覆盖了此前未受到荷兰出口管制管控的NXT1980Di光刻机。
日本政府宣布修改外汇及对外贸易法，计划扩大半导体制造设备出口管制范围，涉及6大类23种设备。
日本政府出台半导体制造设备出口管制措施，包括光刻、
刻蚀、热处理、清洗、检测等6大类23种半导体制造设备
（或物项），主要针对高端半导体制造设备。
此次生效的日本半导体制造设备出口管制措施涉及23个品类产品，其中包括
极紫外线（EUV）相关产品的制造设备和使存储元件立体堆叠的蚀刻设备等，
在14纳米及以下制程的高端先进制程工艺的上游领域的进口受到一定限制。
7月23日，日本政府出台的半导体制造设备出口管制措施正式生效。
海外出口限制层层加码，推进半导体产业链国产化进程
图表25：近期全球主要国家半导体政策梳理（接上表）
202338 荷兰政府以国家安全为由，宣布将对包括最先进的深紫外光刻机（DUV）在内的特定半导体制造设备实施新的出口管制。意味着荷
兰方面已将光刻机出口管制的范围，由极紫外光刻机（EUV）扩大到了DUV。
当地时间6月30日，荷兰
制的新条例，主要针对的
术，包括先进的沉积设备
和浸润式光刻系统。该措
施将于2023年9月1日正
从限制政策来看，主要受影响的荷兰企业为ASML和ASMInternational。
根据荷兰公布的出口管制的新规来看，此次限制材料、设备及技术具体如下：
1、3B001l ：EUV  pellicle，即EUV光罩保护膜；
2、3B001m：EUV pellicle生产设备；
3、3B001f4：光刻设备，如下所示：
使用光电或X射线方法对准和曝光芯片的直接步进式芯片或扫描仪设备，具有以下任一项或两项：
光源的波长短于193nm（这里指EUV光刻机）；光源的波长等于或大于193nm：
a能够产生具有45nm或更小的最小可分辨特征尺寸（MRF）的图案；和
b小于或等于150nm的最大专用卡盘覆盖（DCO，是通过相同的光刻系统在芯片上曝光的现有图案上对准新图案
的准确度）值。根据ASML公布的数据显示，ASML的NXT1980系列依然可以不受出口限制影响。
4、3B001d12：用于金属剥离的原子层沉积（ALD）设备
具有以下所有特征：a一种以上的金属源，其中一种已被开发用于铝（AI）前体；和
b原材料容器设计用于45C以上的温度；
设计用于沉积具有以下所有特征的台阶式金属：
a沉积碳化钛铝（TiAlC）；和b高于40eV的特定功函数的金属的可能性。
5、3B001a4：设计用于硅（Si）、碳掺杂硅、硅锗（SiGe）或碳掺杂SiGe外延生长的设备。
a在工艺步骤之间维持用于高真空（小于或等于001Pa）或惰性气体（水和氧分压小于001Pa）的多个腔室和装置
b至少一个预处理室，所述预处理室设计用于表面制备以清洁晶片的表面；和c外延沉积工作温度685C或以下。
6、3B0001d19：设计用于在介电常数低于33的金属线之间的深度与高度之比（AR）等于或大于11的小于
25nm宽的空间中沉积由无空穴等离子体增强的Low K电介质的设备。
7、3D007：专为开发、生产或使用本法规3B01l、3B01m、3B001f4、3B001d12、3B00a4或3B001d19
中规定的设备而设计的软件。
8、3E005：开发、生产或使用本法规3B01l、3B01m、3B001f4、3B001d12、3B00a4或3B001d19中规
定的设备所需的技术。
2023年9月1日，荷兰政府此前于6月底颁布的有关先进半导体设备的额外出口管制的新条例正式生效。据彭博社报道，ASML发言人于当地
时间周四表示，尽管出口限制从9月开始生效，但该公司现有的许可证仍能够允许其在2023年底前继续将NXT2000i和更先进的DUV光刻机
运送到中国。自 2024 年1月1日起，ASML不太可能获得向中国国内客户运送这些系统的出口许可证。
202412 ASML在官网发布声明称，其NXT2050i及NXT2100i光刻系统的出口许可证已被荷兰政府部分撤销，影响了中国大陆的一小部分客户。
ASML还称，公司在最近与美国政府的讨论中，获得了美国出口管制规定范围和影响的进一步厘清。
全球半导体集成电路销售额（十亿美元）
全球半导体集成电路销售：24年开启上行周期
近年来数码产业蓬勃发展，已成为国民经济发展的重要引擎。随着数码产业的发展，全球半导体芯片和晶
圆制造领域的持续投资，促进了半导体设备行业的快速发展。数码产业占全球企业总产值40%以上，而且
在不断增长，和传统工业已经成为国民经济的两大支柱，数码产业的发展正在彻底改变人类的生产方式和
生活方式。半导体微观加工设备是发展集成电路和数码产业的关键，已成为人们最关注的硬科技产业之一。
图表26：2016-2027全球半导体集成电路销售增长趋势
全球半导体集成电路生产线资本投资Capex（十亿美元）
全球半导体集成电路生产线设备Capex：预计持续增长
半导体设备是集成电路和泛半导体微观器件产业的基石，而集成电路和泛半导体微观器件，又是数码时代
的基础。半导体设备微观加工的能力是数码产业发展的关键。没有能加工微米和纳米尺度的光刻机，等离
子体刻蚀机和薄膜沉积等设备，就不可能制造出集成电路和微观器件。随着微观器件越做越小，半导体设
备的极端重要性更加凸显出来。
图表27：2016-2027全球半导体集成电路生产线设备资本投资Capex增长趋势
AssemblyPackaging
SEMI上调24年全球晶圆厂设备销售额至980亿美元
中国持续强劲的设备支出及对DRAM和HBM的大量投资推动SEMI上调24年全球晶圆厂设备销售额。美国
加州时间2024年7月9日，SEMI在2024年中总半导体设备预测报告提出包括晶圆加工、晶圆厂设施和
掩模掩模版设备在内的晶圆厂设备领域预计将在24年增长28%，达到980亿美元，与SEMI在其先前
2023年终设备预测报告中预测的930亿美元相比有了显著增长。在人工智能计算的推动下，中国持续
强劲的设备支出以及对DRAM和HBM的大量投资推动了预测上调。展望25年，由于对先进逻辑和存储应用
的需求增加，晶圆厂设备领域的销售额预计将增长147%，达到1130亿美元。
Foundrylogic：根据SEMI，由于对成熟节点的需求疲软，以及上一年先进节点的销售额高于预期，24年
用于Foundry和Logic应用的晶圆厂设备销售额预计将同比收缩29%至572亿美元。由于对前沿技术的需求
增加、产能扩张采购和新设备架构的引入，foundrylogic设备投资预计在25年将增长103%至630亿美元。
memory：与memory相关的资本支出预计将在24年出现最显著的增长，并在25年继续增长。随着供需正
常化，NAND设备销售额预计在24年将保持相对稳定，略增长15%至935亿美元，为25年增长555%至
146亿美元奠定了基础。得益于用于人工智能部署和持续技术迁移的HBM需求的激增，24年和25年，
DRAM设备销售额预计将分别以241%和123%的速度强劲增长。
图表28：按设备类型分类半导体设备销售额（十亿美元）
FoundryLogic
图表29：按应用分类半导体设备销售额（十亿美元）
中国大陆未来四年预计每年300亿美元晶圆厂设备投资
中国的集成电路和泛半导体产业近年来持续兴旺。在政府的大力推动和业界的努力下，虽然在半导体设备
的门类、性能和大规模量产能力等方面，国产设备和国外设备相比还有一定的差距，但发展迅速并已初具
规模，中国大陆半导体设备市场规模在全球的占比逐年提升。
根据SEMI，2023年全球集成电路前段设备市场约为950亿美元，中国大陆、台湾地区和韩国是最大的区域
市场，其中中国大陆成为全球最大的集成电路设备市场，占比达到35%。美国加州时间2024年7月9日，
SEMI300mm晶圆厂2027年展望报告显示，在政府激励措施和芯片国产化政策的推动下，中国大陆未
来四年将保持每年300亿美元以上的投资规模，继续引领全球晶圆厂设备支出。另外，根据Gartner，2018
年到2025年全球芯片生产线建设项目共计171座新产线，其中74座位于中国大陆，区域占比最高达43%。
图表30：2023年集成电路前段设备全球市场分布
合计：950亿美元(09%)
微观器件的不断缩小推动了器件结构和加工工艺的变化。光刻机由于波长的限制，14纳米及以下的微观结
构要靠等离子体刻蚀和薄膜的组合二重模板和四重模板工艺技术来加工；存储器件从2D到3D的转
换，需要多层CVD结构和极高深宽比的深层结构刻蚀，使等离子体刻蚀和薄膜制程成为最关键的步骤，刻
蚀机和薄膜设备的需求量不断提高，2013-2023年相关设备市场的年平均增长速度远高于其他种类的设备。
图表31：2013-2023年半导体芯片前道设备年均增速
刻蚀：22年全球晶圆厂设备占比23%
图表32：2022年全球晶圆厂设备分类市场占比
图表33：2022年全球刻蚀设备分类市场规模（百万美元）及占比
ICP 低能等离子体刻蚀 115894
CCP 高能等离子体刻蚀 93548
总刻蚀设备市场规模：22013百万美元
图表34：2022年全球刻蚀设备市场份额
氧化硅、氮化硅、二氧
离子束刻蚀（Ion Beam
Etching，IBE）
（Plasma etch）
反应离子蚀刻（Reactive
ion etching，RIE）
一种物理干法加工工艺，利用高能氩离子束以大约1至3keV的能量照射在材料表面上
优：由于是垂直辐射，因此在垂直墙壁上的磨损非常小（高各向异性）
劣：由于其选择性较低且蚀刻速率较慢，这种工艺在当前的半导体制造中很少使用
一种绝对化学刻蚀工艺，也称为化学干法刻蚀（Chemical dry etch）
优：不会导致晶圆表面的离子损伤
局限：由于蚀刻气体中的活性粒子可自由移动，蚀刻过程是各向同性的，因此该方法适
用于去除整个薄膜层（例如，清除经过热氧化后的背面）
非常精确控制选择性、蚀刻轮廓、蚀刻速率、均匀性和可重复性的化学物理蚀刻工艺
优：可实现各向同性和各向异性的蚀刻轮廓，构建各种薄膜的最重要工艺之一
劣：选择性并不是非常高，因为物理蚀刻过程也会发生。此外，离子的加速会对晶圆表
面造成损伤，需要进行热退火来修复
子体刻蚀机（CCP）
所有方向（各向同性）
特定方向（各向异性）
等离子体（阳离子、自由基）
在集成电路生产线上，等离子体刻蚀设备通常按照被刻蚀材料的种类分为硅刻蚀设备、金属刻蚀设备和电
介质刻蚀设备3类。传统的硅和金属的刻蚀偏向使用较低离子能量的刻蚀设备，如电感耦合等离子体刻蚀设
备ICP设备；而电介质刻蚀偏向使用较高离子能量的刻蚀设备，如电容耦合等离子体刻蚀设备CCP设备。随
着工艺要求的专门化、精细化，刻蚀设备的多样化以及新型材料的应用，上述分类方法已变得越来越模糊。
随着集成电路工艺的不断升级，器件尺寸不断缩小，新结构（如三维闪存、FinFET等）、新材料（如高k介
质金属栅等）和新工艺（如铜线低k介质镶嵌式刻蚀技术和多次图形技术等）不断涌现，对刻蚀工艺的要求
主要集中在能够实现刻蚀反应中的各种参数的更精密的控制，能够达到更高的刻蚀选择比，对圆片器件的
损伤降至最低。因此刻蚀设备的主要发展方向是，越来越多地采用脉冲等离子体，更低的离子能量更窄的
离子能量分布，更低的光辐射。刻蚀设备需要不断引进新技术来满足上述全新的要求。
浅槽隔离（STI）、多晶硅栅（Poly Gate）、栅侧墙（Spacer）、接触孔（Contact）、通孔（Via）、
电解质沟槽（Trench）、双镶嵌式刻蚀（Dual Damascence）、铝垫（Pad）、去胶（Stripping）、
应力记忆技术（SMT）的刻蚀、应力临近技术（SPT）的刻蚀机双应力层（DSL）刻蚀等
高深宽比沟槽（High Aspect Ratio Trenches）、硬掩模（Hard Mask）、台阶（Stair-step）及孔刻
（Chanel Hole）的刻蚀等
整面减薄（Thinning）、深斜孔槽（Taper Hole and Trench）、硅通孔（Through Silicon Via）刻
蚀、空腔（Cavity）刻蚀及等离子体切割（Plasma Dicing）等
图表35：集成电路制造钟需要采用等离子刻蚀设备的工艺
干法刻蚀工艺：主要表征
图表36：评估刻蚀设备的重要指标
如对于10nm级工艺，
必须控制在1nm之内
如对于10nm级工艺，
要求直径大于30nm
的颗粒在300mm圆
一般要求大于300h
间，业内俗称RF小时）
刻蚀应用：逻辑器件中的刻蚀
逻辑存储器件日益复杂的集成方案就新结构和不同材料而言，为干法刻蚀带来了差异。例如，前端工艺中
的应变工程促进了应力薄膜刻蚀、应力近邻技术和选择性外延(SiGe)的源漏刻蚀等技术的开发。后端工艺中
可靠性增强触发了在双大马士革互联工艺中使用金属硬掩膜。不同于存储器件中对大电容的要求，逻辑器
件对所需要工作频率下栅电极的关键尺寸控制有高要求。此外，逻辑电路器件中复杂的连线需要几层额外
的金属层。45nm存储器件从铝互连逐渐地转变为铜互连，使得后端工艺日益重视氧化物和或金属的刻蚀。
图表37：高速逻辑电路产品通常采用的刻蚀工艺
浅槽隔离刻蚀(STI Etch)
栅极刻蚀(Gate Etch)
栅侧墙刻蚀(Spacer Etch)
硅凹槽刻蚀(SiGe Etch)
应力记忆刻蚀(SMT Etch)
应力邻近技术刻蚀(SPT Etch)
双应力层刻蚀(DSL)
钨接触孔刻蚀(Contact Etch)
铜通孔刻蚀(Via Etch)
介质沟槽刻蚀(Metal Etch)
铝垫刻蚀(AI-pad Etch)
钝化刻蚀(Passivation Etch)
逻辑刻蚀应用：金属硬掩模一体化刻蚀为后段关键工艺
在28纳米及以下的逻辑器件生产工艺中，一体化大马士革刻蚀工艺，需要一次完成通孔和沟槽的刻蚀，是
技术要求最高、市场占有率最大的刻蚀工艺之一。铜的双大马士革工艺以及超低介电材料黑金刚II(black
diamond II BDII)被广泛采用。在降低等离子体刻蚀工艺对超低介电材料的介电常数的影响、克服随着关
键尺寸缩小对光刻工艺像挑战等方面，金属硬掩模层一体化刻蚀工艺显示出巨大的优越性。同时金属硬掩
模层一体化刻蚀工艺与传统的先通孔后沟槽(via-first-trench-first)工艺相比，在双大马士革小平面的控制、
光刻胶刻蚀选择比和线条边缘粗糙度等方面也有无法比拟的优点。
一体化(all-in-one AIO)刻蚀工艺流程如下图所示，框内部分即为一体化刻蚀工艺，所谓一体化即通孔刻蚀、
去光阻以及沟槽刻蚀三个步骤在同一个工艺步骤中完成。
图表38：一体化刻蚀工艺流程
刻蚀应用：DRAM中的刻蚀
DRAM结构分为存储阵列(cell)和外围区(periphery)。存储区包括前段工艺(front end of line FEOL) 的AA、
WL、BL；中段工艺(middle end of line MEOL) 的BL、电容接触孔(capacitor contact CC) 、着陆电板
(landing lad LP)和存储段(CELL)的电容孔。外围区主要是驱动器和放大器。存储区的WL和BL延伸出来与
外围接触孔(periphery contact PC)底端相连，PC底端还连接着外围传递门(periphery gate，PG)和外围
区的AA，PC的顶端连接金属(landing metal LM)，LM向上继续连接金属接触孔(metal contact MC)，
MC底端连接存储阵列区的电容上电极，MC再向上是后段工艺(back end of line BEOL)连线布局。BEOL连
线包括槽 (trench)、通孔(via)和平板(PAD) 。TrenchVia不同世代层数不相同，一般为2-4层，大部分
TrenchVia是Cu线工艺，顶层Trench和PAD是Al工艺。
图表39：DRAM剖面结构
BEOL(Cu)铜区
大马士革工艺(damascus)
MEOLcell(non-Cu)非铜区
eg 15-301
Capacitor 电容孔 eg 301
Intermediate metal 中间金属连线槽
Patterning(SARP)自对准反转图形技术
DRAM刻蚀应用：二重和多重模板工艺增加多次刻蚀
基于DRAM的结构设计，受限于光刻技术的发展速度，20nm以下DRAM的刻蚀图形转移非常复杂，涉及相
当多的不同方向的自对准多重图形技术，依次是两重 (self-aligned double patterning SADP) 、四重
(self-aligned quarter patterning SAQP) 。
下图是SADP和自对准反转图形技术(self-aligned reversed patterning SARP)的工艺流程，通过光刻刻
蚀原子层沉积(Atomic layer deposition，ALD)刻蚀相结合实现更小尺寸图形。选择SADP或SARP的
标准是用最稳定的间隔层(spacer)关键尺寸(critical dimension CD)往下转移所需要的图形，因为ALD
Spacer通常被认为是重复性最好的工艺。
图表40：SADP  SARP 工艺流程
自对准两重图形技术(SADP)
自对准反转图形技术(SARP)
刻蚀应用：3D NAND中的刻蚀
集成电路2D存储器件的线宽已接近物理极限，NAND闪存已进入3D时代。目前128层3D NAND闪存已进
入大生产，200层以上闪存已处于批量生产阶段，更高层数正在开发。3D NAND制造工艺中，增加集成度
的主要方法不再是缩小单层上线宽而是增加堆叠的层数。刻蚀要在氧化硅和氮化硅的叠层结构上，加工40：
1到60：1甚至更高的极深孔或极深的沟槽。3D NAND层数的增加要求刻蚀技术实现更高的深宽比，并且
对刻蚀设备的需求比例进一步加大。
图表41：3D NAND存储器阵列和关键工艺挑战
Bit Line 位线：
Contact 接触孔：
Word Line 字线：
Channel 沟道：
3D NAND Array结构涉及的刻蚀工艺主要
为狭缝刻蚀、沟道孔洞刻蚀、台阶刻蚀和接
触孔刻蚀。 按技术难点可分为台阶刻蚀、硬
掩膜刻蚀和高深宽比刻蚀。
台阶刻蚀：多道字线光刻步骤通过重复的垂
直步骤刻蚀和2D剪裁，以提供3D NAND器
件中使用的字线阶梯的上下形状。难点
向修整工艺（Trim）。
硬掩膜刻蚀：在刻蚀存储单元之前打开掩模
层，设计好存储通道尺寸和形状，然后对侧
壁剖面进行调整，以使后续内存孔蚀刻上的
操作窗口最宽。难点在于由于多种不同的来
源而产生的变化，不能形成统一的轮廓和CD、
垂直的轮廓发生的扭曲以及可重复性能差。
高深宽比通道刻蚀：在96层的3D NAND中，
深宽比高达701，每块晶圆中有一万亿个这
样的微小孔道，层数增多，孔道更多，保证
刻蚀后孔道的均匀性与平整性。难点在于克
服不完全刻，弓形刻蚀、扭曲、以及堆叠顶
部和底部之间的CD差异。
3D NAND：更高堆叠层数带来更多台阶等刻蚀道次
以某种3D NAND技术路线为例，在150k月假定产能下，对于不同的技术节点，各工艺分区的设备配置
数量占比具有明显差异，其中刻蚀设备用量需求相对较高，占比在34%以上，并且随着堆叠层数的增加，
刻蚀设备用量占比不断攀升。
不同技术节点各个刻蚀工艺刻蚀设备用量情况（已做归一化处理）如图表43所示。对于不同堆叠层数，
CMOS驱动部分的刻蚀设备用量需求不变；Array存储结构刻蚀设备数量变化明显，其中涉及的刻蚀工艺
为沟道孔洞(Channel Hole)、台阶(Stair Step)、狭缝(Slit)、接触孔(Contact Via)和清理(Clear Out)。从
32L到64L再到128L，Array结构加工过程中沟道孔洞、台阶、清理等工艺的刻蚀次数增加。32L、64L产
品的堆叠层均为一次性堆叠完成，并分别通过4次、8次刻蚀完成台阶工艺，即一次刻蚀形成4组、8组台阶，
128L的3D NAND器件是由2组64L堆叠层组成。由于台阶刻蚀单次形成的台阶数量固定，设备数量需求几
乎正比于堆叠层数。同事，随着堆叠层不断升高，待刻蚀膜厚相应增加，沟道通孔、狭缝和接触孔的刻蚀
加工时间变长甚至翻倍，单个设备每小时晶圆加工量(Wafer Per Hour，WPH)下降导致工艺设备数量需
求增加。清理工艺主要负责刻蚀后的掩膜去除及清洗，设备用量会随着掩膜刻蚀工艺次数的增加而提高。
图表42：150k月假定产能下各个工艺
图表43：不同堆叠层刻蚀工艺设备用量
图表44： 不同堆叠层刻蚀工艺加工次数
刻蚀：主要厂商产品列表
Coronus 晶圆边缘刻蚀和沉积系列产品具备等离子工艺的
精确控制和灵活性，可以和其它有效芯片区域保护技术一起用
浅沟槽隔离 （STI）、栅极、中段制程（MOL）和后段制程
（BEOL） 刻蚀工艺后；薄膜沉积前后；光刻前；清除金属薄
膜；晶圆键合流程中晶圆间间隙填充；湿法和干法刻蚀时对晶
(ALE) 反应离子刻蚀
独一无二的多频小容量约束等离子设计带来出色的均一性、可
利用原位多步刻蚀和连续等离子功能实现高产率和低缺陷率
低k和超低k双重大马士革制造；自对准 接触孔；电容单元；
掩膜蚀刻；3D NAND高深宽比孔洞、沟槽、接触孔
反应离子刻蚀（RIE）
拥有高性能特性，可以精确、稳定地形成导电结构，且具有高
浅沟槽隔离；源极漏极工程；高k金属栅极；FinFET和三态
栅极；双重和四重图案化；3D NAND
刻蚀（RIE） 深反应离
实现了特色工艺路线图，并延长了晶圆厂的生产设备利用年限
导体刻蚀；介质刻蚀；金属刻蚀；刻蚀特种薄膜（锆钛酸铅
PZTGaN、AIGaN、SiC 等）；用于微机电系统、功率器件
SENSEI产品系列
Etch (DRIE) 反应离子
凭借行业领先的Kiyo和Flex工艺设备演变而来的技术为基
导体晶圆表面形成所需的特性和图案，实现对更高3D结构关
键尺寸的均匀性以及刻蚀轮廓的控制。
导体刻蚀；介电质刻蚀
反应离子刻蚀（RIE）
深反应离子刻蚀（DRIE）
提供深硅刻蚀，具有实现精度所需的深度和跨晶片均匀性控
用于高带宽内存和高级封装的硅通孔；用于 CMOS 图像传感
器的高纵横比结构；用于高级功率器件、模拟集成电路 (IC)、
微机电 (MEMS) 器件和晶圆背面加工的大开口面积和高纵横
反应离子刻蚀（RIE）
以严苛的CD控制和选择性实现最高的深宽比刻蚀；以最高的
3D NAND高深宽比通孔、沟槽和接点；电容器单元
VERSYS METAL产品系列反应离子刻蚀（RIE）
金属刻蚀工艺在连接构成集成电路（IC）的各个组件方面发挥
了重要作用，如形成电线、电气连接等，也可用于钻通金属硬
掩膜（MHM）——用于形成常规掩膜无能为力的超小型结构，
从而实现结构尺寸的持续小型化。
TiN金属硬掩膜；高密度铝线；铝焊盘
能够在不改性或损坏相邻材料的情况下从晶圆表面各向同性地
去除材料，旨在满足芯片制造商在开发先进 3D 逻辑和存储器
虚拟多晶硅去除；SiGe 去除 (GAA)；氧化物沟槽；硅修整；
源漏沉积预清洁；低 k 材料去除；表面净化和改性
图表45：Lam刻蚀设备列表
刻蚀：主要厂商产品列表
电介质，导体，反应离子蚀刻2020年推出，可灵活配置多达12个腔室，旨在提高TEL客户的晶圆厂生产率，具有
灵活的多腔室配置、显著节省占地面积、易于维护和先进的智能工具功能等优势。
电介质，导体，反应离子蚀刻
是一系列开创性的等离子蚀刻系统，自2006年推出以来，Tactras
展到实现世界上最高水平的晶圆传输速度和占地面积；
为高纵横比孔，沟槽蚀刻，掩膜和电介质蚀刻以及BEOL电介质蚀刻提供定
是一系列环保、高通量的气体化学蚀刻系统，具有高蚀刻选择性，高均匀性
以及出色的残留物和粗糙度去除。
Certas LEAGA
提供高度精确的工艺解决方案，如硅接触形成的表面预清洗，氧化
膜去除和蚀刻回，高方向3D结构的选择性蚀刻，以及精确的凹槽工艺，并已被全球
半导体制造商广泛采用，从批量生产到下一代开发。
图表46：TEL刻蚀设备列表
刻蚀：主要厂商产品列表
应用于领先的存储器和晶圆代工逻辑节点上的关键导体刻蚀和 EUVL 图形化应用，现已成为应用材料公司最先进的刻蚀系统。
高气导室架构与创新的脉冲射频源技术相结合，实现出色的刻蚀形貌控制。
极高的刻蚀选择比允许在单个腔室中依次刻蚀不同材料的多层膜，并提供生成密集封装的高深宽比结构（包括 FinFET 和新兴的环栅晶体管）
所需的出色深度和形貌控制。
新型专有涂层在刻蚀过程中对腔室的关键元件起到保护作用，可减少制造缺陷，提高晶圆良率。
整片晶圆上晶粒之间的差异通过新颖的静电吸盘有所减少，晶圆极端边缘良率通过主动的边缘控制得以提升。
在新的 200mm 技术上，应用材料公司 Centura 刻蚀反应器解决了以下难题：MEMS 深宽比 1001 的硅刻蚀、SJ MOSFET 一体化硬掩模
开槽带以及面向 LED 和功率器件的氧化铟锡和氮化镓等新材料。目前，约有 2000 台 Centura 刻机蚀已投入运行，为客户提供了高生产率的
硅、铝和介电质刻蚀解决方案。
深硅刻蚀，Silvia 可以优化 3D 互连刻蚀应用所需的刻蚀性能，该系统的高密度等离子源可在所有晶圆级封装应用中实现最高的硅和氧化硅刻
蚀率，兼具形貌控制和高刻蚀率；刻蚀工艺约占 TSV 制造工序的 15%
Centura Tetra EUV 系统针对 EUV 光掩膜所需新材料及复杂多层结构的刻蚀做了特别的设计，以满足图形精度、表面光洁度和缺陷方面的严
苛规格，在反射模式下达成高的光刻良率，延续了应用材料在掩膜刻蚀领域的长期领先地位。优化的腔体和功率输出设计配合专门的工艺气体
和刻蚀技术，提供了几乎无损伤的刻蚀，业界最佳的 CD 均匀性和国际一流的缺陷控制水平。
Tetra EUV 系统是应用材料公司全面的光刻系列解决方案之一，全球众多领先的光掩膜厂依靠此解决方案来优化光掩膜和光刻工艺生产的产能
可满足 10nm 及以下逻辑和存储器件的光掩膜刻蚀需求。新系统进一步提升了业内领先的 Tetra 平台的能力，提供了最佳的 CD 性能，以应
对先进分辨率增强技术及将浸没式光刻延伸至四重图形曝光。
应用材料公司的 Producer Etch 采用获得专利的 Twin Chamber
设计，是适用于 90nm 及以下节点高生产效率刻蚀应用的可靠且经济高效
的生产工具。该刻蚀器经过生产验证，采用高度紧凑的设计，最多可配置三个双腔室，以最大程度提高产量。
Producer Etch 使用双腔室、双前置式晶圆传送盒 (FOUP)、双机器人工厂接口，提供最高产能密度，同时还可对单腔室性能和工艺进行控制。
每个双腔室均能以单晶圆或双晶圆模式运行。刻蚀速率、刻蚀速率均匀性和光刻胶选择比，均可通过调节电极之间的间隙来进行调整，从而能
够针对不同的应用来优化工艺。
该工艺可对一个或多个薄膜进行选择性刻蚀，以前所未有的选择比性能来除去特定材料。它独特的工艺能够实现先进 FinFET 的原子级刻蚀控
制、均匀一致的 3D NAND 凹槽和高深宽比 DRAM 结构的无损清洁。
该系统采用自由基化合物来提供可调选择比，从而能够以原子级精度去除各种介电质、金属和半导体薄膜。该技术对于延伸当前的 FinFET 器
件边界和支持未来的环栅结构来推进摩尔定律至关重要。
高度灵活的Vistara能够使用应用材料公司甚至其合作伙伴提供的各种腔室类型、尺寸和配置。它可以配置四个或六个晶圆批处理加载口，从
最少四个到多达十二个工艺腔室。Vistara既可接受用于原子层沉积和化学气相沉积等工艺的较小腔室，也可接受用于外延和刻蚀等工艺的较
大腔室。应用材料公司及其客户可以将这些腔室组合在一起，开发IMS
）配方，从而在一台设备的真空环境内完成多
道晶圆制造工艺步骤。
图表47：AMAT刻蚀设备列表
薄膜：全球晶圆厂设备占比23%
图表48：2022年全球晶圆厂设备分类市场占比
图表49：2022年全球薄膜设备分类市场规模（百万美元）及占比
总薄膜设备市场规模：22790百万美元
图表50：2020年全球几类薄膜设备竞争格局
图表51：薄膜沉积设备技术分类与对比
薄膜厚度较厚，对于纳米
级的膜厚精度控制差；
镀膜具有单一方向性；
沉积速率一般（微米 分钟）；
中等的薄膜厚度（依赖于反应循环次数）；
镀膜具有单一方向性；
沉积速率较慢（纳米 分钟）；
原子层级的薄膜厚度；
大面积薄膜厚度均匀性好；
HJT 光伏电池透明电极；
柔性电子金属化、触碰面
PERC 电池背面钝化层、PERC 电池减反层；
TOPCon 电池接触钝化层、减反层；
HJT 电池接触钝化层；
柔性电子介质层、柔性电子封装层；
半导体介质层（低介电常数）、半导体封
PERC 电池背面钝化层；
TOPCon 电池隧穿层、 接触钝化层、减反层；
柔性电子介质层、柔性电子封装层；
半导体高 k 介质层、金属栅极、金属互联阻挡层、
多重曝光技术，在半导体领域 28nm 及以下先进
制程、存储器件中的3D NAND典型应用中举足
在微米技术代，化学气相沉积均采取多片式的常压化学气相沉积设备(APCVD)，其结构比较简单，腔室工
作压力约为1 atm，圆片的传输和工艺是连续的。随着圆片尺寸的增加，单片单腔室工艺占据了主导地位。
为此，美国应用材料公司率先推出的单腔单片150mm的P5000型号CVD系统，成为划时代的里程碑。在圆
片尺寸增加的同时，IC技术代也在不断更新。在亚微米技术代，低压化学气相沉积设备(LPCVD)成为主流
设备，其工作压力大大降低，从而改善了沉积薄膜的均匀性和沟槽覆盖填充能力。在IC的技术代发展到
90nm的过程中，等离子体增强化学气相沉积设备(PECVD)扮演了重要角色。由于等离子体的作用，化学反
应温度明显降低，薄膜纯度提高，薄膜密度加强。化学气相沉积(CVD)不仅用于沉积介质绝缘层和半导体材
料，还用于沉积金属薄膜。在硅(Si)外延应用的基础上，从65nm技术代开始，在器件的源区、漏区采用选
择性SiGe外延工艺，提高了PMOS的空穴迁移率。从45nm技术代开始，为了减小器件的漏电流，新的高
介电材料(High k)材料及金属栅(Metal Gate)工艺被应用到集成电路工艺中，由于膜层非常薄，通常在数
纳米量级内，所以不得不引入原子层沉积(ALD)的工艺设备以满足对薄膜沉积的控制和薄膜均匀性的需求。
图表52：各类CVD工艺和原子层沉积工艺介绍
用于制备单晶硅、多晶硅、二氧化硅、氧化锌、二氧化钛、磷硅玻璃等薄膜
在沉积过程中直接将掺杂剂（如磷、硼或
沉积多晶硅（Poly-Si）薄膜的常用方法
介质绝缘、杂质掩蔽、浅沟道隔离、掩膜、外层钝化保护
图表52：各类CVD工艺和原子层沉积工艺介绍（接上表）
高密度等离子体二氧化硅、流体沉积二氧化硅
等离子体非晶碳、等离子体氮化硅、等离子体氮化钛
等离子体二氧化硅、等离子体低k介质材料
等离子体氮化硅、等离子体碳化硅
学气相沉积HDP-CVD
130-45nm技术节点的浅沟槽隔离填充
130-45nm技术节点的前金属介质填充
4028nm技术节点的浅沟槽隔离、金属前介质层
BPSG（硼磷硅玻璃）、SAF（旋涂玻璃）等
流体化学气相沉积FCVD 107nm技术节点的浅沟槽隔离、金属前介质层
钨栓塞、DRAM和3D NAND字控制线、金属接
触，钨栓塞阻挡层MOTiN制备，DRAM电容电
极和3D NAND位电极（Bit Line）
最早应用的MCVD是为了沉积钨，用于填充接触孔隙及存
储器上的字线。随着孔隙尺寸变小，钨的阻挡层氮化钛由
采用PVD改为CVD。
高介电常数（High-k）材料沉积
由于ALD的自限制特性，可以在高宽比结构中实现均匀的
实现目标介电层在底部介电层的自对准生长，而在非生长
薄膜：CVD在逻辑的主要应用及薄膜材料
PECVD、ALD、SACVD、HDPCVD及超高深宽比沟槽填充CVD设备均属于CVD细分领域产品，不同的设
备技术原理不同，所沉积的薄膜种类和性能不同，适用于芯片内不同的应用工序，主要应用及薄膜材料如
图表53：CVD在逻辑芯片中的应用图示
薄膜：CVD在DRAM的主要应用及薄膜材料
图表54：CVD在DRAM存储芯片中的应用图示
薄膜：CVD在3D NAND的主要应用及薄膜材料
图表55：CVD在3D NAND存储芯片中的应用图示
在150mm圆片时代，物理气相沉积(PVD)以单片单腔室的形式为主。从IC技术发展的角度来看，因制备的
薄膜更加均匀、致密，对衬底的附着性强纯度更高，溅射设备逐渐取代了真空蒸镀设备(Vaeuum
Evaporator)。随着IC技术代的发展，要求PVD设备从能够制备单一均匀的平面薄膜，到覆盖具有一定深宽
比的孔隙沟槽，这种发展需求使PVD腔室工作压力从数个毫托发展到亚毫托(减小)，或者到数十个毫托(增
大)，靶材到圆片的距离也显著增加。这种发展需求也伴随着磁控溅射设备、射频PVD设备和离子化PVD设
备的逐步发展。磁控溅射源除了采用直流电源，也引人射频源来降低入射粒子能量，以减少对圆片上器件
的损伤，这类离子化物理气相沉积腔室在铜互连和金属栅的沉积中应用广泛。除此之外，还引入了辅助磁
场、辅助射频电源或准直器。承载圆片的基座除了具有加热或冷却的功能，还引人了射频电源所产生的负
偏压及反溅射的功能。此类离子化PVD腔室和金属化学气相沉积(Metal CVD)及原子层沉积也有着结合在同
图表56：评估薄膜设备的重要指标
包括各种均匀性，如薄膜厚度均匀性、薄膜电阻均匀性等
包括对沟槽、孔隙的顶部、中部、底部(拐角处)的覆盖率
介电性能(k值)漏电流
薄膜(介电)的绝缘性能
功函数(Work Function)
包括单层薄膜的应力控制及复合薄膜的应力控制
包括圆片传输过程和工艺过程中的微粒杂质控制
反应腔室清理的周期及清理过程中的时长均会影响设备的生产效率
图表57：各类PVD工艺介绍
随着制程技术的发展，金属栅极逐渐替代了传统的多晶硅栅极，以降低电阻率
在013um以下的制程中，由于铜具有更高的电导率，DCPVD技术被用来沉积
用于沉积阻挡层，如TiNTaN等
在电镀铜互连工艺中，DCPVD技术用于在阻挡层上沉积一层金属籽晶层，作
为电镀铜的种子层，以实现金属互连层的填充
用于沉积硬掩膜，如TiN等，这些硬掩膜材料具有较高的硬度和耐磨性，用于
由于射频溅射中靶材上的自偏压效应与靶材材料本身的属性无关，RFPVD可
以用于沉积绝缘材料，如二氧化硅和氮化硅等用于制作绝缘层和掩蔽层
RFPVD技术可以沉积各种金属膜层，如铜、铝、钛和氮化钛等，这些金属层
应用材料公司的Endura Avenir RF PVD系统通过拓展RFPVD技术，实现了在
22nm及更小技术节点的晶体管触点制造中沉积镍铂合金
铝互联的隔离层、钨栓
塞的黏附层、铜互连中
对于接触孔顶部的拐角处形成屋檐式的悬垂（overhang）结构，提高高深宽
离子化PVD腔室和金属CVD腔室结合在一个系统中各自发挥特长，如钨栓塞
的黏附层（钛离子PVD）和隔离层（氮化钛CVD）
外延设备在超越摩尔定律（技术节点涵盖180nm到7nm）时代有着巨大的市场机
会，随着应用范围的扩大，硅市场以及包括砷化镓（GaAs）、氮化镓（GaN）、
碳化硅（SiC）和磷化铟（InP）等衬底在内的其他市场正在以显著的复合年增长率
增长，由于这些材料的选择具有严格的质量要求，需使用MOCVD、MBE和
HTCVD等外延设备生长超纯薄膜和纳米结构。
图表58：外延设备市场规模预测（单位：百万美元）及驱动力
行业的CVD、MBE
按外延材料分：GaN 259；GaAs 157；SiC 133；Si 94；InP 47
GaN 402；GaAs 214
SiC 239；Si 154
按设备分：MOCVD和HTCVD：650；MBE：42
(1)越来越多新材料的涌现
为了满足集成电路工艺技术的发展，薄膜生长设备需要不断地引入或研发新技术和新工艺，如
在新的磁存储器件中必须引入新的磁性薄膜，在新型二维器件中也需要引入MoS2和WS2等新
的衬底材料。这些新材料的制备都需要研发新设备和新工艺。
(2)更严格的热预算限制要
新的器件结构对薄膜生长的热预算有更严格的限制（特别是对一些传统的薄膜，如SiO2和
Si3N4等薄膜)，这就需要研发新的制备工艺（如研发新的更低温的反应前驱物），或者研发新
的生长技术（如增强等离子体技术或光照技术来降低生长温度）等。
(3)更复杂的三维器件结构
阶覆盖率、更强的沟槽填充
三维闪存和鳍状场效应管等新的三维器件结构的出现，均要求在三维器件形貌上生长的薄膜具
有更精准的膜厚控制及更优良的台阶盖率。
因此，未来原子层薄膜沉积（AID）技术在薄膜生长领域会有更多的应用。
(4)更好的薄膜界面性能控
集成整合度，可以完成一个
新的器件结构也对薄膜的工艺提出了更严峻的挑战。为了更好地控制不同薄膜之间的生长，薄
膜制备平台的系统集成度会更高，如金属互连阻挡层的制备需要将多个不同的工艺腔室集成在
一个平台上，这就对设备平台的自动化控制提出了更高、更严峻的挑战。
图表59：薄膜设备的发展方向
薄膜：主要厂商产品列表
结合化学气相沉积和原子层沉积技术，用于先进的钨金属化工艺中高保形薄膜沉积。
钨插塞、 接触孔和通孔填充；3D NAND字线；低应
力复合互连；用于通孔和接触孔金属化的WN阻挡膜
先进的垂直加工平台，适用于 300300 毫米至 51 代（11001300 毫米）基板的湿
法化学处理，可满足半导体产业的需求。Kallisto可在各种材料（包括有机玻璃和玻璃
核心技术）上对小于 10 微米的结构进行精细线路电镀。加工可以是单面的，也可以是
双面的，具体取决于应用。
在凸、柱、垫、RDL、TGV、FLI 上电化学沉积铜、镍、
去胶刻蚀、ECD
为 510515 毫米的基板提供全自动大批量面板加工，旨在重新定义拥有成本，在面板
级封装行业提供独特的技术，并尊重其操作实用程序的使用；受晶圆级性能的启发，提
供带材、显影、刻蚀和电镀解决方案，以满足由人工智能、高性能计算和其他应用驱动
在凸、柱、垫、RDL、TGV、FLI 上电化学沉积铜、镍、
锡银、金及其他金属；金属刻蚀、UBM 刻蚀、氧化
物刻蚀；光刻胶去除、光刻胶显影
Reliant 沉积产品CVD、PECVD、
PLD、HDPCVD
实现了特色工艺的路线图，并延长了晶圆厂的生产设备利用年限。
化学气相沉积（CVD）钨；HDPCVD 填隙氧化物；
PECVD 硅烷氧化物、氮化物和氧氮化物；PECVD
TEOS 氧化物；脉冲激光沉积（PLD）；掺杂氧化物
帮助推动了向铜互连技术的变革，凭借生产效率居于行业领先水平的平台，满足铜大马
士革镶嵌工艺的精度需求。
逻辑互连；存储器互连
旨在满足最新芯片绝缘需求的新型介电材料所具有的特性，为了实现这些先进薄膜应用，
可以运用泛林SOLA 紫外热处理产品系列的特殊沉积后薄膜处理技术，稳定部分薄膜，
同时增强其他薄膜以提高器件性能。
介电间隙填充工艺通过填充导线之间以及器件之间各种深宽比的开口，在导电区域
和或有源区域之间沉积关键绝缘层。对于先进器件，被填充的结构可能非常高且狭窄。
因此，由于出现串扰和器件故障的可能性不断增加，优质介电薄膜尤显重要。该系统可
为高质量间隙填充应用提供多层介电薄膜解决方案。
浅沟槽隔离（STI）；金属前介电（PMD）；层间介
电（ILD）；金属间介电（IMD）；钝化层
最新的存储器、逻辑和成像器件都需要采用超薄、高保形介电薄膜，以持续改进器件性
能和不断小型化。该系统为侧壁的多图形化方案等极具挑战性的需求带来关键解决方案，
以最低的持有成本提供一流的薄膜技术和缺陷率水平。
间隙填充介电材料；适形衬垫；侧壁和掩膜图案化；
密闭封装；刻蚀截止层；光学薄膜
Triton 平台是用于单晶圆电镀和湿法工艺的多功能模块化解决方案，该平台可在一台设
备中制备酸和溶剂，这使 Triton 成为在狭小空间内解决各种工艺步骤的理想解决方案。
在凸、柱、垫、RDL、TSV、FLI 上电化学沉积铜、镍、
锡银、金及其他金属；去电镀；金属刻蚀、UBM 刻
蚀、氧化物刻蚀；背面斜面刻蚀；光刻胶去除、光刻
介电薄膜沉积工艺用于形成半导体器件中一些最难生产的绝缘层，包括最新晶体管和3D
结构中使用的绝缘层。该系统具有出色的性能和灵活性，可为各种极具挑战性的器件应
用打造出所需的结构。
硬掩膜；防反射层（ARL）；钝化层；扩散阻挡膜；
3D NAND多层叠层薄膜；双重和四重图案化层的核
图表60：Lam薄膜设备列表
薄膜：主要厂商产品列表
Thermal ALD LPCVD
OxididationAnneal
工艺性能和生产率不断提高，并进一步扩展到ALD应
Oxide Anneal Nitride
Poly TEOS High-k
最先进的等温小批量平台，包括LPCVD Si (Poly a-
Si) Si3N4 SiO2 ALD High-k，ATMLP氧化，氧
SiN SiO2
进一步将批量技术的工艺领域扩展到新的、更低的温
度范围，同时保持沉积膜的质量，主要应用包括超低
温ALD Si3N4和SiO2
Oxide Anneal Nitride
Poly TEOS HTO High-K
用于200mm晶圆的垂直批量热处理系统
SiO2 SiN High-k
ThermalPlasma
高台阶覆盖，高质量薄膜，高通量，应力可控性，低
TiN Capacitor electrode Word line barrier
ASFD TiN TiON
TiN薄膜性能好，沉积速度快，周期长，
CVD TiTiN
Ti沉积过程中同时形成的形成TiSi；
Contact plug
高生产力ClF3清洗
Gate nitridation
Gate recovery oxidation
STI liner oxidation
High-k nitridation
Oxidation Nitridation
低温无损伤等离子体工艺，高密度低温等离子体
Capacitor electrode Word
line TiN Barrier metal
图表61：TEL薄膜设备列表
薄膜：主要厂商产品列表
大多数金属化应用（包括 EMI 屏蔽、背面金属化、MEMS、TSV、UBM 和 RDL）的绝佳选择，可以严格控制薄膜的沉积厚度。
对于 UBM 和 RDL 应用中使用的各种金属（如 Ti、TiW、Cu 和 NiV），可满足严格的薄膜沉积均匀性规格。
底层凸块金属化 PVD后端封装（包括 NiV、Cu、Ti、TiW、CuCr、TaN 和 AI）。
Endura ALPS（先进低压源）Cobalt PVD（物理气相沉积）系统为高深宽比结构的栅极和接触孔应用提供简单的高性能金属硅化物解决方案；
ALPS 技术将钴延伸至 90nm 技术节点以下，可提供优良的钴底部覆盖，且不会对器件造成等离子损伤，缺陷数量极少。
在 1xnm 技术节点下，超小通孔开口周围会出现铜凸悬，新系统通过铜回流，增强了 PVD 沉积工艺，实现自底向上的填充。这个两步骤工艺通过
减少通孔的有效深宽比（应用一次）或完全填充通孔（重复应用），简化了电镀过程，使无孔洞填充更有保障，从而确保器件的可靠性。
解决了 22nm 及以下节点的高 K  金属栅极应用以及逻辑接触硅化物问题。对于高深宽比的 Ni(Pt) 逻辑接触硅化物，该系统在高压力电容耦合等离
子体模式下运行，以便实现更高的金属电离密度和底部覆盖率。
HT CO PVD可通过增强功能来实现所需的硅化物覆盖率，以应对缩小的接触面积和增加的深宽比所带来的挑战。相比其他来源技术，使用高频 RF 源可产生金
属离子浓度更高的等离子体，该系统可在高深宽比特征层的底部实现出色的厚度和一致性。
该系统采用了频率极高的 RF 源，形成的 TiN 达到了抗张应力性与高密度的理想结合，从而带来极佳的刻蚀选择比、出色的 CD 线宽控制和通孔堆
叠对准，以及密集复杂图形的高保真度。新系统可生产能够在 10nm 以下的节点中确保图案保真度的突破性硬掩膜。
该系统是用于磁性随机存取存储器 (MRAM) 器件大规模量产 (HVM) 的首款具有生产价值的集成材料解决方案（Integrated Materials
Endura CuBS（铜阻挡层种子层）RF XT PVD 系统用于 3x2x 及更先进节点的逻辑和存储器件应用，该技术能够以最小的悬突和光滑的形态实现
完全覆盖的低温薄膜沉积。
晶体管密度的不断提高要求布线越来越小，Endura
CuBS（铜屏障种子）IMS
钌化学气相沉积技术（CVD）可在单一集成材料解决方
案中降低功耗、提高性能并实现面积扩展。
该系统是用于相变随机存取存储器 (PCRAM) 和电阻式随机存取存储器 (ReRAM) 器件大规模量产 (HVM) 且具有生产价值的集成材料解决方案
（Integrated Materials Solution
该系统将钨（W）在逻辑应用中的关键导线处的使用扩展到了 5 纳米以下，同时也为 DRAM 和 NAND 器件的低电阻连接提供了一种独特的金属化
方法，有助于进一步推进器件微缩。
该金属化系统凭借跨越前段金属化（如钴、钨、铝和铜互连）以及凸点下金属化等封装应用的沉积功能，目前，Endura 系统在全球的销量已超过
4500 套。Endura 能够以严格的薄膜厚度控制、出色的底部覆盖率和高共形性沉积多种超纯薄膜，该系统最多可容纳九个工艺腔室，能够混搭腔室
以创建集成的多步工艺序列。高度可配置的 Endura 平台支持两个可去除原生氧化物的预清洁腔室、多达六个 PVD 腔室以及两个 MOCVD 腔室
该系统专为 TSV 金属化而设计，是公司在物理气相沉积 (PVD) 领域的最新创新，使客户能够将其 2D 镶嵌集成基础设施和专门技术扩展到深宽比
101 的 TSV 和 25D 中介层应用。它也是首个面向 TSV 的 PVD 系统，可实现具有量产价值的钛阻挡层沉积。
Versa XLR2 W PVD 腔通过沉积更纯净和更光滑的钨膜来降低互联电阻，该钨膜比使用当前技术所沉积的钨的电阻率低 10-15%。Versa XLR2 W
系统所生产的电阻率更低的钨是微缩的促成者，它将扩展作为位线金属的钨在用于 1xnm 节点的 DRAM 技术中的用途。
随着器件尺寸缩小，而集成式衬垫阻挡层 (iLB) 厚度消耗更多的钨插头体积，接触电阻在不断增加，造成相应的困难；应用材料公司配备
沉积室的 Endura iLB PVDALD 系统解决了这一难题。
该系统是当今业界体积更小、速度更快的单晶圆 PVD 设备，设计用于以较低的拥有成本开展高性能研发和小批量生产。该系统设计紧凑 (1657mm
x 755mm x 1822mm)，包含脱气、预清洁和溅射沉积模块，并配备高真空机械手传送室和完整的盒对盒自动化功能。它具有很高的可靠性，正常
运行时间超过 92。
该系统可满足市场对 PLP （面板级封装）不断增长的需求，凭借领先的技术能力，可处理最大尺寸为 600mm x 600mm 的衬底。市场需要更低成
本、更高性能的电子产品，而这种需求促使半导体行业从 WLP （晶圆级封装）转向 PLP。在标准化固定成本支出上，PLP 不到晶圆级封装的一半。
图表62：AMAT PVD设备列表
薄膜：主要厂商产品列表
根据关键尺寸和工艺流程，Volta CVD W 薄膜最高可将接触孔电阻降低 90%。
先进MEMS ，功率器件和封装中的应用驱动了对先进的150mm和200mm CVD技术的需求。为满足这些技术的制造要求，需要超厚氧化物
（20m），低温（180C-350C），保形的、低湿刻蚀速率的薄膜和折射率可调的掺杂薄膜。这些薄膜加入了Centura DXZ CVD系统上可用
的广泛工艺组合，从TEOS ，基于硅烷的氧化物和氮化物到低k介电质，应变工程和可光刻的薄膜。该系统还产生各种掺杂（膦，硼和氟）和未掺
杂的间隙填充溶液。这些过程处理诸如STI，PMD，ILD和IMD之类的应用程序。
既可沉积无掺杂薄膜，又可沉积掺杂薄膜，应用包括沉积浅沟槽隔离层（STI）、金属前介电质层（PMD）、层间介电质层（ILD）、金属层间介
电质层（IMD）和钝化保护层。
融合了应用材料公司在材料工程和金属 CVD 接触孔应用领域长期积累的专业能力和丰富经验，利用独特的选择比抑制机制，自底向上进行填
充，避免出现缝隙或孔洞。改进填充工艺的完整性，有助于提高钨体积（有可能降低电阻），制造出更坚固耐用的特征结构，缓解对介电质和刻
蚀开口步骤的要求，从而改善性能、器件设计和成品率。
Volta CVD Cobalt 系统为扩展铜互连技术推出新材料，将这一工艺带入新时代。它通过改善铜浸润来促进铜种子层覆盖，从而能够形成便于修复
不连续形貌和形成健壮种子层的连续薄共形层。这种高品质层进而能够在最先进的节点下促进无孔洞铜间隙填充。
此外，尺寸收缩会造成更高的电阻，而且更容易受到铜线路中电迁移失效的影响。Volta 系统一流的 (1001) 选择性金属盖帽工艺可强化铜介电
质界面层处的粘附，从而能够成数量级提升电迁移性能，而不会增加线路电阻，也不会削弱介电质层时变击穿特性。
Volta CVD Cobalt 同时用于衬里和选择性金属盖帽工艺，便于完全封装铜线路，确保 2Xnm 及以下节点最稳健的互连可靠性。
Producer XP Precision
CVD 沉积新型硬掩膜薄膜，如 Saphira APF，具有高选择比、低应力和更高的透明度，非常适合生成新近业内流行的高深宽比和密集图形化特征。
能够为关键图形化工序生成一系列可剥除的无定形碳硬掩膜。该系统是业界第一个商用 PECVD 沉积可灰化无定形碳薄膜图形化系统，业内领先的
APF 是实现多重图形化集成方案的一种薄膜，可突破标准 ArF 光刻的物理极限进行微缩；并可以实现高深宽比 (HAR) 特征的图形化。随着 APF
应用的激增，APF 已从最初的单一薄膜发展成为一系列的专用薄膜。
高品质氧化物和氮化物系列薄膜可满足 TSV（硅通孔）和其他先进封装应用所需的低热预算和高产量需求。
可生成行业领先的超低 k 铜阻挡层和刻蚀阻挡层薄膜，用于镶嵌互连应用。借助 Producer 的 Twin Chamber
架构，在进行 BLOk 沉积前，每
个晶圆都经过原位氧化铜消除工艺（专利技术），确保出色的铜或钴粘附性，以减少电迁移。BLOk 薄膜能够大幅降低介电薄膜叠层的电容，同时
还可以保持出色的刻蚀选择比和电学性能，有利于进一步的 RC 缩放。久经验证的表面预处理和初始层工艺使 BLOk 很容易与 Black Diamond 薄
膜集成，从而确保顺利向 45nm 及以下节点应用换代过渡。
Producer Black Diamond
降低了最小 K 值，从而实现了 2 纳米节点及以下的微缩，同时提高了薄膜的机械强度以支持三维逻辑和存储器堆叠技术。这种新型致密低介电薄
膜可以调整到很宽的 k 值范围，因此可以用于任何金属层。领先的逻辑和内存芯片制造商继续采用 Black Diamond 薄膜，在最先进的节点上进行
除了传统的 PECVD（基于TEOS和硅烷的氧化物以及氮化物）和亚大气压的 CVD 膜外，Producer 系统还适用于低介电常数、应变工程、可光刻
膜以及热膜，高温 PECVD 应用，硅锗（SiGe）和非晶硅（a-Si）。它在 MtM 器件方面的一些应用示例包括较厚的膜（20m），较低温度的
工艺（180-350C），更保形的膜及诸如低温 PECVD 硅锗（50um）和非晶硅（a-Si）等新材料。
可以沉积可调压缩和拉伸高应力氮化硅薄膜，用于 45nm 及以下节点的应变工程。应用材料公司的 Celera 沉积和 UV 固化工艺集成于经过生产验
证的高产能 Producer 平台上，具有灵活的 Twin Chamber
配置以及平台可扩展性，使客户能够将 Producer 工具集应用于多个工艺节点。
沉积抗反射涂层薄膜，可在 90nm 及以下节点应用中，最大限度降低反射率、减少光刻胶中毒，提高光刻胶的附着力。APFDARC 薄膜叠层与应
（先进图形化薄膜）可剥离 CVD 硬掩膜结合使用，可提升刻蚀优化解决方案的刻蚀选择比、CD 控制和线条边缘粗糙度。
图表63：AMAT CVD设备列表
薄膜：主要厂商产品列表
8吋批式热ALD；可以与Applied
P（等离子体ALD单晶圆处理模块）或Applied
ALD单晶圆处理模块）结合使用。
P 8吋单晶圆等离子体增强型ALD
12吋批式ALD，与通常用于批量ALD处理的垂直炉反应器相比，Sprinter以更低的热预算提供更高的膜质量，适用于温度敏感设备
SSW ALDCVD 利用独特的选择比抑制机制，自底向上进行填充，避免出现缝隙或孔洞。改进填充工艺的完整性，有助于提高钨体积（有可能降低
电阻），制造出更坚固耐用的特征结构，缓解对介电质和刻蚀开口步骤的要求，从而改善性能、器件设计和成品率
能够单独沉积介电层薄膜，应对了在3D 器件制造所需的低沉积温度下，获取高品质 ALD 薄膜的重大挑战
凭借宽泛的温度和压力特性、出色的温度均匀性以及灵活的气体面板配置，Centura Epi 系统可支持先进的低温外延和多晶沉积工艺，
Centura Prime Epi 系统面向 3x 纳米及更先进节点，其工艺组合涵盖逻辑器件 finFET 和 GAA 晶体管中的源极-漏极、通道和接触孔
以及内存、电源、模拟和 MEMS 领域的各种应用。
Nokota 系统的高生产率晶圆级封装设备提供的一流性能，可支持各种封装方案中采用的所有电镀工序，从而扩展了应用材料公司的电
化学沉积系统的产品线，这涵盖了从倒装芯片和晶圆级芯片规模封装到 2D 和 3D 的扇出、25D 的中介层设计和硅通孔等各种封装方
案。可以用于铜、锡银合金、镍、金、锡和钯等最常用的金属，也可以用于其他金属。
Raider ECD 系统占地面积小、产能高，适用于 150mm-300mm 单晶圆、自动化、多腔室电化学沉积。300mm 晶圆电镀采用增强型
腔室反应器，能够动态改变电流密度，达到无与伦比的沉积均匀度。多区阳极阵列便于在超薄和电阻性种子层上电镀。
图表64：AMAT CVD、ALD、EPI、ECD设备列表
可填充极端尺寸（深宽比高达 301）的间隙，包括高度不规则的间隙和具有复杂形貌的间隙。新工艺可在晶圆表面上沉积高品质的类
流体态介电薄膜，使得薄膜能够迅速流入间隙，完全填充间隙而不会留下孔洞或缝隙。采用的化学材料经过精心的挑选，可生成纯度极
高、稳定可靠、无碳的介电薄膜，以确保可靠的电气隔离及与后续工序（如 CMP ）的兼容。
Producer HARP（高深宽比工艺）是一种非等离子体 CVD 热氧化工艺，可满足高级逻辑 FinFET和存储器技术节点的 STI（浅沟槽隔离
层）和 PMD（金属前电介质层）等应用的严格间隙填充要求。
Producer InVia 系统提供 CVD 创新工艺，可在先通孔和中通孔 TSV 工艺中沉积高度共形且电学性能稳健的介电衬层。
Draco 硬掩模采用一种新材料，这种材料的选择性比传统 DRAM 电容器硬掩模高 30 以上，可以将沉积的硬掩模厚度减少 30，从
而缩小电容器的深宽比，降低刻蚀工艺的难度。Draco 硬掩模与应用材料公司的的 Centris Sym3 Y 刻蚀系统一起协同优化，该系统经
过特别调整以适合刻蚀这种新型材料，可将本地 CD 均匀性提高 50，将桥接缺陷（短路）减少 100倍，从而提升良率。
Producer XP Precision Pioneer
Pioneer 高级图案化 CVD 薄膜采用独特的高密度碳配方，对先进工艺节点中使用的刻蚀化学物质具有良好的耐受性，从而使薄膜堆叠
具备出色的侧壁特征均匀性。 该薄膜在光刻胶图案处理之前沉积在晶圆上，其独特的设计可将所需的图案精确地转移到晶圆上。
量检测：质量控制贯穿芯片制造全过程，保证良率的关键
图表65：半导体检测和量测技术
传统的集成电路工艺主要分为前道和后道，随着集成电路行业的不断发展进步，后道封装技术向晶圆级封
装发展，从而衍生出先进封装工艺。先进封装工艺指在未切割的晶圆表面通过制程工艺以实现高密度的引
脚接触，实现系统 级封装以及 253D 等集成度更高、尺度更小的器件的生产制造。鉴于此，集成电路工
艺进一步细分为前道制程、中道先进封装和后道封装测试。
贯穿于集成电路领域生产过程的质量控制环节进一步可分为前道检测、中道检测和后道测试，半导体质量
控制通常也广义地表达为检测。其中，
前道检测主要是针对光刻、刻蚀、薄膜沉积、清洗、CMP等每个工艺环节的质量控制的检测；
中道检测面向先进封装环节，主要为针对重布线结构、凸点与硅通孔等环节的质量控制；
后道测试主要是利用电学对芯片进行功能和电参数测试，主要包括晶圆测试和成品测试两个环节。
应用于前道制程和先进封装的质量控制根据工
艺可细分为检测(Inspection) 和量测
(Metrology)两大环节。
检测(Inspection)：指在晶圆表面上或电路
结构中，检测其是否出现异质情况，如颗粒污
染、表面划伤、开短路等对芯片工艺性能具有
不良影响的特征性结构缺陷。
量测(Metrology)：指对被观测的晶圆电路
上的结构尺寸和材料特性做出的量化描述，如
薄膜厚度、关键尺寸、刻蚀深度、表面形貌等
量检测：技术提升趋势
从技术原理上看，检测和量测包括光学检测技术、电子束检测技术和X光量测技术等。目前，在所有半导
体检测和量测设备中，应用光学检测技术的设备占多数，公司所研发、生产的检测和量测设备主要基于光
学检测技术。光刻机工艺朝更小光源波长和更高数值孔径演进，未来为满足更小关键尺寸晶圆的缺陷检测，
必须使用更短波长的光源，以及使用更大数值孔径的光学系统，因此光学检测技术发展史可参考光刻机工
图表66：光刻机工艺发展史
基于光学原理，通过对光信号进行计算
分析以获得检测结果，具有速度快、
精度高，无损伤的特点
像以获得检测结果，具有精度高、速度较
慢的特点，通常用于部分线下抽样测量部
应用于28nm及以下的全部先进制程。
光学检测技术因其特点，目前广泛
应用于28nm及以下的全部先进制程。
电子束检测技术因其具有精度高但速度
慢特点，所以基于电子束检测技术的设
备一部分应用于研发环节，一部分应用
环节，例如纳米量级尺度缺陷的复查、
应用于28nm及以下的全部先进制
程，但鉴于 X 光具 有穿透性强、
无损伤特性，所以 主要应用于特定
的场景，如检测特定金属成分
通过提高光学分辨率，并结合图像信号
处理算法，进一步提高检测精度
提升检测速度，提高吞吐量，由单一电子
基于X光的穿透性特性，扩大应用的
注：根据公开信息一般将 28nm 作为成熟制程和先进制程的分界线
图表67：检测技术分类
检测量测环节贯穿前道制程和先进封装全过程
图表68：半导体检测和量测设备的主要类型及其在不同工序中的分布情况
量检测驱动一：产能扩张，量检测设备投资占比约13%
2021年，检测设备在晶圆环节半导体设备
的投资占比约为11%。根据京仪装备公告，
几年扩产计划，考虑到扩产计划的不确定性，
出于谨慎性原则，折算后20242025年国
内新增12英寸晶圆等效产能分别为60639
千片月和59389千片月。稳定的产能扩
张带来量检测设备需求。
图表70：主要晶圆厂扩产计划
规划产能（万片月）
一期二期合计240亿美元
二期三期合计1500亿元
中芯集成电路（宁波）有限公司
二期三期合计2275亿元
格科半导体（上海）有限公司
芯恩（青岛）集成电路有限公司
一期二期合计350亿元
图表69：2022年全球晶圆厂设备分类市场占比
2020年全球检测和量测设备竞争格局
2020年中国检测和量测设备竞争格局
量检测国产化率5%
2016-2022年中国半导体量检测设
备市场规模（亿美元）
量检测驱动二：国产替代
量检测驱动三：先进制程推进提升设备投资
在相同产能下，集成电路设备投资量随制程节点
先进程度提升而大幅增长。当技术节点向5nm其
至更小的方向升级时，集成电路的制造需要采用
昂贵的极紫外光刻机（EUV），或多重模版工艺
（重复多次刻蚀及薄膜沉积工序以实现更小的线
宽），需要投入更多且先进的光刻机、刻蚀设备
和薄膜沉积设备。根据IBS，以5nm技术节点为例，
1万片月产能的建设需要超过30亿美元的资本开
支投入，是14nm的两倍以上，28nm的四倍左右。
图表71：每万片晶圆厂能对应的设备投资量（亿美元）
图表72：月产能10万片所需晶圆制造设备投资额（来源：TEL）
根据TEL，DRAM制程达
到1d、新建10万片月
资额提升至90亿美元；
4XX时，晶圆制造设备
投资额将达到130亿美元；
逻辑芯片工艺达到2nm
时，晶圆制造设备投资
额将达到210亿美元。
28nm工艺节点的工艺步骤有数百道工序，由于采用多层套刻技术，14nm及以下节点工艺步骤增加至近千
道工序。根据YOLE的统计，工艺节点每缩减一代，工艺中产生的致命缺陷数量会增加50%，因此每一道工
序的良品率都要保持在非常高的水平才能保证最终的良品率。
图表73：工艺节点和致命缺陷数量对应关系
图表74：工艺节点和工艺数量对应关系
从FinFET到GAA构架的过渡，带来了额外的流程复杂性
量检测驱动三：先进制程推进催涨量检测需求
高精度性能薄膜量检测的数量增加
先进封装技术相比于传统的芯片制造，引入了一系列复杂的封装结构及材料。这种复杂度的增加对生产过
程的质量控制带来了新的挑战，特别是针对量检测的需求，随着集成度提高和功能复杂性的增加，量检测
成为确保产品质量和性能的关键步骤，一方面，先进封装要求前道级别的过程控制，另一方面，先进封装
的IC基板需要晶圆级工艺和检测。
图表75：先进封装的几个关键工艺及其相关的量检测需求
量检测驱动四：先进封装要求前道级别的过程控制
对于3D堆叠，需要精确地测量晶圆之间的垂直距离以及每个组件的位置精度，包括晶圆厚度、层间
距离、以及微小的元件定位误差。利用激光扫描仪、光刻设备配合高精度的图像处理技术进行检测。
硅中介层用于提供额外的空间以便于将不同晶片连接起来。需要监测其厚度、平整度以及与封装基板
的匹配程度，确保良好的导电性和机械强度。通常采用光学干涉法、原子力显微镜等技术进行测量。
凸块（Bumping）
凸块工艺通过形成金属球状突起在晶圆表面，用于后续的互连。重要的是监测凸块的高度一致性、尺
寸精确度、表面粗糙度以及与下一层电路接触的可靠性。使用三维成像系统如相干光模式识别等方法
（Flip Chip Bonding）
倒装芯片焊接需要精确的热管理和压力控制来确保焊点的可靠性和电气性能。需要监测焊料的分布、
形状、大小、以及与目标表面的贴合情况。热像仪、CT扫描等技术可用于分析焊接效果。
封装过程中使用的各种粘接剂和填充材料需保证其均匀性、粘附力、耐温性以及化学稳定性。这涉及
材料成分比例、流变特性、固化程度等多个方面的检测，常采用拉伸测试、X射线衍射、SEM扫描电
存储堆叠               逻辑堆叠
刻蚀设备：公司的等离子体刻蚀设备已批量应用在国内外一线客户从65纳米到14纳米、7纳米和5纳米及
更先进的集成电路加工制造生产线及先进封装生产线，针对先进逻辑和存储器件制造中关键刻蚀工艺的高
端产品新增付运量显著提升，CCP和ICP刻蚀设备的销售增长和在国内主要客户芯片生产线上市占率均大
幅提升。24H1刻蚀设备新增订单394亿元，同比507%，其中ICP开启放量。工艺覆盖方面，超高深宽
比掩膜、超高深宽比介质刻蚀、晶圆边缘Bevel 刻蚀等进展顺利。基于此，我们测算刻蚀设备
202420252026 年的营收增速分别为4571%4706%3460% ，毛利率分别为
MOCVD设备：24H1 MOCVD设备实现收入152亿元，同比-4904%，主要因为公司在蓝绿光LED生产
线和Mini-LED产业化中保持绝对领先的地位，该终端市场近两年处于下降趋势。公司紧跟MOCVD市场发
展机遇，积极布局用于碳化硅和氮化钾基功率器件应用的市场，并在Micro-LED和其他显示领域的专用
MOCVD设备开发上取得良好进展，已付运和将付运几种MOCVD新产品进入市场。基于此，我们测算刻
蚀设备202420252026年的营收增速分别为-2044%1870%1332%，毛利率保持35%。
薄膜设备：新产品LPCVD设备实现首台销售，24H1确认收入028亿元。24H1 LPCVD新增订单168亿元，
新产品开始启动放量。公司目前已有多款新型设备产品进入市场，其中部分设备已获得重复性订单，其他
多个关键薄膜沉积设备研发项目正在顺利推进。钨系列薄膜沉积产品可覆盖存储器件所有钨应用，并已完
成多家逻辑和存储客户对 CVDHARALD W 钨设备的验证，取得了客户订单。EPI设备已顺利进入客户验
证阶段。基于此，我们假设该设备202420252026年的营收分别为1357亿元，毛利率保持50%。
备品备件及服务：该业务随着设备销售规模稳健增长。
注：部分毛利率为推测数据
下游客户扩产不及预期的风险，
员工股权激励带来的公司治理风险，
政府支持与税收优惠政策变动的风险，
行业政策变化风险，
国际贸易摩擦加剧风险，
研发投入不足导致技术被赶超或替代的风险。
863140 营业利润
4531 归属于母公司净利润
92236 获利能力
79290 毛利率
-15148 ROE
-2500 ROIC
417660 偿债能力
800 资产负债率
418170 营运能力
45999 应收账款周转率
372172 存货周转率
372597 总资产周转率
599 每股指标（元）
959905 每股净资产
157794 估值比率
2580597 现金流量表
128670 折旧和摊销
96696 营运资本变动
3661453 经营活动现金流净额
673437 投资活动现金流净额
39954 债务融资
1045399 筹资活动现金流净额
62221 现金及现金等价物净增加额
感谢您的信任与支持！
本报告所采用的数据均来自我们认为可靠的目前已公开的信息，并通过独立判断并得出结论，力求独立、客观、公平，报告结论不受本
本报告信息均来源于公开资料或者我们认为可靠的资料，我们力求但不保证这些信息的准确性和完整性。报告内容仅供参考，报告中的
告取代其独立判断或仅根据本报告做出决策。
断，可随时更改且不予通告。
财务顾问或者其他金融产品等相关服务。
中的专业投资者，为控制投资风险，请取消接收、订阅或使用本报告中的任何信息。本公司不会因接收人收到、阅读或关注本报告中的
内容而视其为专业投资者。
港通；深港通；利率互换；投资管理人受托管理保险资金；全国银行间同业拆借；作为主
办券商在全国中小企业股份转让系统从事经纪、做市、推荐业务资格等业务资格。
公司目前已经在北京、陕西、深圳、山东、江苏、四川、江西、湖北、湖南、福建、
辽宁、吉林、黑龙江、广东、浙江、贵州、新疆、河南、山西、上海、云南、内蒙古、重
庆、天津、河北等地设有分支机构，全国多家分支机构正在建设中。
为客户认同、社会尊重、股东满意、员工自豪的优秀企业。