---
## Metadata
tags : 
 - Note_done Note_WIP Informatique
 - 
source : UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.1.1.1 - Compteur de Programme (PC)]]
4. [[5.4.6.8 - Instruction de contrôle de flux (MIPS)]]
5. [[5.4.6.8.2 - Instruction Jump (MIPS)]]

# Définition
Une particularité de MIPS est que chaque branchement est suivi d’un **branch delay slot** durant lequel le Program Counter (`PC`) est mis à jour.
\
Un branch delay slot est une instruction qui suit immédiatement une instruction de branchement ou de saut sur l’architecture MIPS. Cette instruction est exécutée avant que le branchement ou le saut ne soit effectif, ce qui permet de remplir le pipeline du processeur et d’éviter un cycle perdu
\
Ce choix de conception a pour impact que l’instruction qui suit un branchement ou un saut est toujours exécutée, même s’il y a branchement.

_Remarque_ :
1. Dans le simulateur SPIM, ce comportement n’est obtenu que si l’option «Enable Delayed Branches » est activée.

#### Exemple
Voici le code suivant :
```mips
beq $s0, $s1, L1  
# si $s0 = $s1, aller à L1

add $t0, $t1, $t2 
# instruction dans le branch delay slot

L1: sub $t3, $t4, $t5 
# instruction à l’étiquette L1
```
L’instruction `add $t0, $t1, $t2` sera toujours exécutée, que le branchement soit pris ou non. 
1. Si le branchement est pris, le `PC` sera mis à jour avec l’adresse de `L1` après l’exécution de l’instruction `add`. 
2. Si le branchement n’est pas pris, le `PC` sera incrémenté normalement après l’exécution de l’instruction `add`. 

Le branch delay slot peut être utilisé pour optimiser le code en plaçant une instruction utile dans le slot, ou pour simplifier le code en plaçant une instruction qui ne fait rien (un nop). Le compilateur ou l’assembleur peut réordonner les instructions pour remplir le branch delay slot de manière efficace