Fitter report for multicycle
Thu Dec 11 10:03:57 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 11 10:03:57 2014           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; multicycle                                      ;
; Top-level Entity Name              ; de1                                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,369 / 18,752 ( 13 % )                         ;
;     Total combinational functions  ; 1,959 / 18,752 ( 10 % )                         ;
;     Dedicated logic registers      ; 1,208 / 18,752 ( 6 % )                          ;
; Total registers                    ; 1208                                            ;
; Total pins                         ; 77 / 315 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 139,296 / 239,616 ( 58 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.15        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_24[1]   ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27[1]   ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_H15       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y20       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_R11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_T11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_U10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_R10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_T7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_Y6        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AB11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_V11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AB5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_U9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_R9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_V8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_U8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AB6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AB7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_AB9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_Y9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_W9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_Y7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3314 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3314 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3309    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Gabriel/Desktop/LabArq1-ProjetoFinal/multicycle_colors/output_files/multicycle.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,369 / 18,752 ( 13 % )    ;
;     -- Combinational with no register       ; 1161                       ;
;     -- Register only                        ; 410                        ;
;     -- Combinational with a register        ; 798                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1599                       ;
;     -- 3 input functions                    ; 278                        ;
;     -- <=2 input functions                  ; 82                         ;
;     -- Register only                        ; 410                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1894                       ;
;     -- arithmetic mode                      ; 65                         ;
;                                             ;                            ;
; Total registers*                            ; 1,208 / 19,649 ( 6 % )     ;
;     -- Dedicated logic registers            ; 1,208 / 18,752 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 173 / 1,172 ( 15 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 77 / 315 ( 24 % )          ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 2                          ;
; M4Ks                                        ; 36 / 52 ( 69 % )           ;
; Total block memory bits                     ; 139,296 / 239,616 ( 58 % ) ;
; Total block memory implementation bits      ; 165,888 / 239,616 ( 69 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 2 / 16 ( 13 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 7% / 7% / 7%               ;
; Peak interconnect usage (total/H/V)         ; 17% / 17% / 18%            ;
; Maximum fan-out                             ; 1173                       ;
; Highest non-global fan-out                  ; 244                        ;
; Total fan-out                               ; 11744                      ;
; Average fan-out                             ; 3.36                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2369 / 18752 ( 13 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1161                  ; 0                              ;
;     -- Register only                        ; 410                   ; 0                              ;
;     -- Combinational with a register        ; 798                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1599                  ; 0                              ;
;     -- 3 input functions                    ; 278                   ; 0                              ;
;     -- <=2 input functions                  ; 82                    ; 0                              ;
;     -- Register only                        ; 410                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1894                  ; 0                              ;
;     -- arithmetic mode                      ; 65                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1208                  ; 0                              ;
;     -- Dedicated logic registers            ; 1208 / 18752 ( 6 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 173 / 1172 ( 15 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 77                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 139296                ; 0                              ;
; Total RAM block bits                        ; 165888                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 36 / 52 ( 69 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 72                    ; 1                              ;
;     -- Registered Input Connections         ; 39                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 72                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 12122                 ; 74                             ;
;     -- Registered Connections               ; 3412                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 73                             ;
;     -- hard_block:auto_generated_inst       ; 73                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 17                    ; 1                              ;
;     -- Output Ports                         ; 60                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                            ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]  ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]  ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]  ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]  ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]  ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]  ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]  ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]  ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]  ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]  ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]  ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]  ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]  ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]  ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]  ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]  ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]  ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]  ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]  ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]  ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]  ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]  ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]  ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]  ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]  ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]  ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]  ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]  ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]  ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]  ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]  ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]  ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1] ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2] ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3] ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS   ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0] ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1] ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2] ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS   ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 15 / 43 ( 35 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------+
; PLL Summary                                                                ;
+----------------------------------+-----------------------------------------+
; Name                             ; vga_pll:pll|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------+
; SDC pin name                     ; pll|altpll_component|pll                ;
; PLL mode                         ; Normal                                  ;
; Compensate clock                 ; clock0                                  ;
; Compensated input/output pins    ; --                                      ;
; Self reset on gated loss of lock ; Off                                     ;
; Gate lock counter                ; --                                      ;
; Input frequency 0                ; 24.0 MHz                                ;
; Input frequency 1                ; --                                      ;
; Nominal PFD frequency            ; 24.0 MHz                                ;
; Nominal VCO frequency            ; 504.0 MHz                               ;
; VCO post scale K counter         ; --                                      ;
; VCO multiply                     ; --                                      ;
; VCO divide                       ; --                                      ;
; Freq min lock                    ; 23.81 MHz                               ;
; Freq max lock                    ; 47.62 MHz                               ;
; M VCO Tap                        ; 0                                       ;
; M Initial                        ; 1                                       ;
; M value                          ; 21                                      ;
; N value                          ; 1                                       ;
; Preserve PLL counter order       ; Off                                     ;
; PLL location                     ; PLL_3                                   ;
; Inclk0 signal                    ; CLOCK_24[0]                             ;
; Inclk1 signal                    ; --                                      ;
; Inclk0 signal type               ; Dedicated Pin                           ;
; Inclk1 signal type               ; --                                      ;
+----------------------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; vga_pll:pll|altpll:altpll_component|_clk0 ; clock0       ; 21   ; 20  ; 25.2 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; 1       ; 0       ; pll|altpll_component|pll|clk[0] ;
+-------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |de1                                               ; 2369 (1)    ; 1208 (0)                  ; 0 (0)         ; 139296      ; 36   ; 0            ; 0       ; 0         ; 77   ; 0            ; 1161 (1)     ; 410 (0)           ; 798 (0)          ; |de1                                                                                                                       ; work         ;
;    |address_video:docoder|                         ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 11 (11)          ; |de1|address_video:docoder                                                                                                 ; work         ;
;    |dec7seg:d0|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d0                                                                                                            ; work         ;
;    |dec7seg:d1|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d1                                                                                                            ; work         ;
;    |dec7seg:d2|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d2                                                                                                            ; work         ;
;    |dec7seg:d3|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |de1|dec7seg:d3                                                                                                            ; work         ;
;    |processor:cpu|                                 ; 2192 (126)  ; 1169 (0)                  ; 0 (0)         ; 139296      ; 36   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1023 (109)   ; 406 (0)           ; 763 (42)         ; |de1|processor:cpu                                                                                                         ; work         ;
;       |alu_x:alu|                                  ; 175 (15)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (15)     ; 0 (0)             ; 36 (0)           ; |de1|processor:cpu|alu_x:alu                                                                                               ; work         ;
;          |full_adder_x:adder|                      ; 39 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 1 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder                                                                            ; work         ;
;             |adder:\stages:11:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:11:adder1                                                    ; work         ;
;             |adder:\stages:13:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:13:adder1                                                    ; work         ;
;             |adder:\stages:15:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:15:adder1                                                    ; work         ;
;             |adder:\stages:17:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:17:adder1                                                    ; work         ;
;             |adder:\stages:19:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:19:adder1                                                    ; work         ;
;             |adder:\stages:1:adder1|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:1:adder1                                                     ; work         ;
;             |adder:\stages:20:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:20:adder1                                                    ; work         ;
;             |adder:\stages:21:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:21:adder1                                                    ; work         ;
;             |adder:\stages:22:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:22:adder1                                                    ; work         ;
;             |adder:\stages:23:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:23:adder1                                                    ; work         ;
;             |adder:\stages:24:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:24:adder1                                                    ; work         ;
;             |adder:\stages:25:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:25:adder1                                                    ; work         ;
;             |adder:\stages:26:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:26:adder1                                                    ; work         ;
;             |adder:\stages:27:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:27:adder1                                                    ; work         ;
;             |adder:\stages:28:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:28:adder1                                                    ; work         ;
;             |adder:\stages:29:adder1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:29:adder1                                                    ; work         ;
;             |adder:\stages:30:adder1|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:30:adder1                                                    ; work         ;
;             |adder:\stages:31:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:31:adder1                                                    ; work         ;
;             |adder:\stages:3:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:3:adder1                                                     ; work         ;
;             |adder:\stages:5:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:5:adder1                                                     ; work         ;
;             |adder:\stages:7:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:7:adder1                                                     ; work         ;
;             |adder:\stages:9:adder1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:9:adder1                                                     ; work         ;
;          |multiplexer:multx|                       ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 29 (29)          ; |de1|processor:cpu|alu_x:alu|multiplexer:multx                                                                             ; work         ;
;          |slt_x:slt|                               ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 6 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt                                                                                     ; work         ;
;             |subtractor_x:subtractor|              ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 6 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor                                                             ; work         ;
;                |adder:\stages:10:adder1|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:10:adder1                                     ; work         ;
;                |adder:\stages:11:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:11:adder1                                     ; work         ;
;                |adder:\stages:12:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:12:adder1                                     ; work         ;
;                |adder:\stages:13:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:13:adder1                                     ; work         ;
;                |adder:\stages:14:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:14:adder1                                     ; work         ;
;                |adder:\stages:15:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:15:adder1                                     ; work         ;
;                |adder:\stages:16:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:16:adder1                                     ; work         ;
;                |adder:\stages:17:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:17:adder1                                     ; work         ;
;                |adder:\stages:18:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:18:adder1                                     ; work         ;
;                |adder:\stages:19:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:19:adder1                                     ; work         ;
;                |adder:\stages:1:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:1:adder1                                      ; work         ;
;                |adder:\stages:20:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:20:adder1                                     ; work         ;
;                |adder:\stages:22:adder1|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:22:adder1                                     ; work         ;
;                |adder:\stages:23:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:23:adder1                                     ; work         ;
;                |adder:\stages:24:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:24:adder1                                     ; work         ;
;                |adder:\stages:25:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:25:adder1                                     ; work         ;
;                |adder:\stages:26:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:26:adder1                                     ; work         ;
;                |adder:\stages:28:adder1|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:28:adder1                                     ; work         ;
;                |adder:\stages:29:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:29:adder1                                     ; work         ;
;                |adder:\stages:2:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:2:adder1                                      ; work         ;
;                |adder:\stages:31:adder1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:31:adder1                                     ; work         ;
;                |adder:\stages:3:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:3:adder1                                      ; work         ;
;                |adder:\stages:4:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:4:adder1                                      ; work         ;
;                |adder:\stages:5:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:5:adder1                                      ; work         ;
;                |adder:\stages:6:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:6:adder1                                      ; work         ;
;                |adder:\stages:7:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:7:adder1                                      ; work         ;
;                |adder:\stages:8:adder1|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:8:adder1                                      ; work         ;
;          |subtractor_x:subtractor|                 ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor                                                                       ; work         ;
;             |adder:\stages:22:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:22:adder1                                               ; work         ;
;             |adder:\stages:28:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:28:adder1                                               ; work         ;
;             |adder:\stages:29:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:29:adder1                                               ; work         ;
;             |adder:\stages:30:adder1|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:30:adder1                                               ; work         ;
;       |control_unit:state_machine|                 ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 17 (17)          ; |de1|processor:cpu|control_unit:state_machine                                                                              ; work         ;
;       |data_memory:memory_of_data|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data                                                                              ; work         ;
;          |altsyncram:data_rtl_0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0                                                        ; work         ;
;             |altsyncram_d002:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0|altsyncram_d002:auto_generated                         ; work         ;
;       |instructions_memory:memory_of_instructions| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions                                                              ; work         ;
;          |altsyncram:instructions_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0                                ; work         ;
;             |altsyncram_i991:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8224        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated ; work         ;
;       |program_counter:pc|                         ; 45 (45)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 32 (32)          ; |de1|processor:cpu|program_counter:pc                                                                                      ; work         ;
;       |register_bank:bank_of_registers|            ; 1839 (1839) ; 1088 (1088)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 751 (751)    ; 400 (400)         ; 688 (688)        ; |de1|processor:cpu|register_bank:bank_of_registers                                                                         ; work         ;
;       |state_register:alu_output_register|         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; |de1|processor:cpu|state_register:alu_output_register                                                                      ; work         ;
;    |vga_controller:video|                          ; 71 (71)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 4 (4)             ; 35 (35)          ; |de1|vga_controller:video                                                                                                  ; work         ;
;    |vga_pll:pll|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|vga_pll:pll                                                                                                           ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1|vga_pll:pll|altpll:altpll_component                                                                                   ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; CLOCK_27[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_50    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[3]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LEDR[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS      ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_24[0] ; Input    ; --            ; --            ; --                    ; --  ;
; SW[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; CLOCK_27[0]         ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; SW[4]               ;                   ;         ;
; SW[5]               ;                   ;         ;
; SW[6]               ;                   ;         ;
; SW[7]               ;                   ;         ;
; SW[8]               ;                   ;         ;
; SW[9]               ;                   ;         ;
; CLOCK_24[0]         ;                   ;         ;
; SW[0]               ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                  ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_24[0]                                                         ; PIN_B12            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; processor:cpu|clk                                                   ; LCCOMB_X49_Y14_N6  ; 1173    ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; processor:cpu|control_unit:state_machine|enable_alu_output_register ; LCFF_X23_Y13_N25   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|control_unit:state_machine|enable_program_counter     ; LCFF_X19_Y16_N1    ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|control_unit:state_machine|write_memory               ; LCFF_X19_Y16_N3    ; 32      ; Write enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|program_counter:pc|current_address[15]~1              ; LCCOMB_X22_Y15_N0  ; 26      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|program_counter:pc|current_address[26]~27             ; LCCOMB_X22_Y15_N30 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2345        ; LCCOMB_X31_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2347        ; LCCOMB_X31_Y10_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2349        ; LCCOMB_X27_Y9_N4   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2351        ; LCCOMB_X30_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2353        ; LCCOMB_X21_Y10_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2355        ; LCCOMB_X25_Y8_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2357        ; LCCOMB_X29_Y10_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2359        ; LCCOMB_X25_Y10_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2361        ; LCCOMB_X30_Y10_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2363        ; LCCOMB_X31_Y10_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2365        ; LCCOMB_X30_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2367        ; LCCOMB_X31_Y10_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2369        ; LCCOMB_X25_Y8_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2371        ; LCCOMB_X31_Y10_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2373        ; LCCOMB_X27_Y9_N6   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2375        ; LCCOMB_X21_Y10_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2377        ; LCCOMB_X22_Y10_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2378        ; LCCOMB_X21_Y10_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2379        ; LCCOMB_X21_Y10_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2380        ; LCCOMB_X25_Y8_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2381        ; LCCOMB_X29_Y10_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2382        ; LCCOMB_X30_Y10_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2383        ; LCCOMB_X30_Y10_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2384        ; LCCOMB_X30_Y10_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2385        ; LCCOMB_X27_Y9_N8   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2386        ; LCCOMB_X29_Y10_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2387        ; LCCOMB_X29_Y10_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2388        ; LCCOMB_X27_Y9_N2   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2389        ; LCCOMB_X22_Y10_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2390        ; LCCOMB_X30_Y10_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2391        ; LCCOMB_X30_Y10_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; processor:cpu|register_bank:bank_of_registers|registers~2392        ; LCCOMB_X30_Y10_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:video|LessThan6~0                                    ; LCCOMB_X39_Y14_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_controller:video|LessThan7~0                                    ; LCCOMB_X37_Y14_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; vga_pll:pll|altpll:altpll_component|_clk0                           ; PLL_3              ; 72      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                   ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                      ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; processor:cpu|clk                         ; LCCOMB_X49_Y14_N6 ; 1173    ; Global Clock         ; GCLK5            ; --                        ;
; vga_pll:pll|altpll:altpll_component|_clk0 ; PLL_3             ; 72      ; Global Clock         ; GCLK11           ; --                        ;
+-------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a24 ; 244     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a21 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a22 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a23 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a16 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a17 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a18 ; 243     ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a19 ; 243     ;
; processor:cpu|control_unit:state_machine|alu_operation[1]                                                                           ; 67      ;
; ~GND                                                                                                                                ; 64      ;
; processor:cpu|control_unit:state_machine|source_alu                                                                                 ; 38      ;
; processor:cpu|control_unit:state_machine|addi_control                                                                               ; 37      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a25 ; 35      ;
; processor:cpu|control_unit:state_machine|alu_operation[0]                                                                           ; 34      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a20 ; 34      ;
; processor:cpu|state_register:alu_output_register|stored_data[11]                                                                    ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[10]                                                                    ; 33      ;
; processor:cpu|data_to_write_in_register[9]~9                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[9]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[8]~8                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[8]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[7]~7                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[7]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[6]~6                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[6]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[5]~5                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[5]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[4]~4                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[4]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[3]~3                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[3]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[2]~2                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[2]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[1]~1                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[1]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[0]~0                                                                                        ; 33      ;
; processor:cpu|state_register:alu_output_register|stored_data[0]                                                                     ; 33      ;
; processor:cpu|data_to_write_in_register[25]~31                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[24]~30                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[17]~29                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[16]~28                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[31]~27                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[30]~26                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[23]~25                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[22]~24                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[15]~23                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[14]~22                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[29]~21                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[28]~20                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[13]~19                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[12]~18                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[21]~17                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[20]~16                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[27]~15                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[26]~14                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[19]~13                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[18]~12                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[11]~11                                                                                      ; 32      ;
; processor:cpu|data_to_write_in_register[10]~10                                                                                      ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2392                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2391                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2390                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2389                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2388                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2387                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2386                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2385                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2384                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2383                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2382                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2381                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2380                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2379                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2378                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2377                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2375                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2373                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2371                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2369                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2367                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2365                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2363                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2361                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2359                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2357                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2355                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2353                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2351                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2349                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2347                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|registers~2345                                                                        ; 32      ;
; processor:cpu|register_bank:bank_of_registers|Equal0~0                                                                              ; 32      ;
; processor:cpu|register_bank:bank_of_registers|Equal1~0                                                                              ; 32      ;
; processor:cpu|control_unit:state_machine|enable_alu_output_register                                                                 ; 32      ;
; vga_controller:video|column[6]                                                                                                      ; 32      ;
; processor:cpu|control_unit:state_machine|write_memory                                                                               ; 32      ;
; vga_controller:video|column[1]                                                                                                      ; 32      ;
; processor:cpu|control_unit:state_machine|mem_to_register                                                                            ; 32      ;
; address_video:docoder|Add1~18                                                                                                       ; 32      ;
; address_video:docoder|Add1~16                                                                                                       ; 32      ;
; address_video:docoder|Add1~14                                                                                                       ; 32      ;
; address_video:docoder|Add1~12                                                                                                       ; 32      ;
; address_video:docoder|Add1~10                                                                                                       ; 32      ;
; address_video:docoder|Add1~8                                                                                                        ; 32      ;
; address_video:docoder|Add1~6                                                                                                        ; 32      ;
; address_video:docoder|Add1~4                                                                                                        ; 32      ;
; address_video:docoder|Add1~2                                                                                                        ; 32      ;
; address_video:docoder|Add1~0                                                                                                        ; 32      ;
; processor:cpu|control_unit:state_machine|jump_control                                                                               ; 28      ;
; processor:cpu|program_counter:pc|current_address[15]~1                                                                              ; 26      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a15 ; 25      ;
; vga_controller:video|LessThan0~2                                                                                                    ; 22      ;
; processor:cpu|destination_register[3]~3                                                                                             ; 18      ;
; processor:cpu|destination_register[2]~2                                                                                             ; 17      ;
; processor:cpu|destination_register[1]~1                                                                                             ; 17      ;
; processor:cpu|destination_register[0]~0                                                                                             ; 17      ;
; processor:cpu|Add0~45                                                                                                               ; 17      ;
; processor:cpu|alu_x:alu|Equal0~14                                                                                                   ; 17      ;
; processor:cpu|control_unit:state_machine|branch_nq                                                                                  ; 17      ;
; processor:cpu|control_unit:state_machine|branch_eq                                                                                  ; 17      ;
; vga_controller:video|column[2]                                                                                                      ; 17      ;
; processor:cpu|register_bank:bank_of_registers|registers~2376                                                                        ; 16      ;
; processor:cpu|register_bank:bank_of_registers|registers~2344                                                                        ; 16      ;
; vga_controller:video|column[4]                                                                                                      ; 16      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a29 ; 14      ;
; processor:cpu|program_counter:pc|current_address[3]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[2]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[1]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[0]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[7]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[6]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[5]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[4]                                                                                 ; 13      ;
; processor:cpu|program_counter:pc|current_address[8]                                                                                 ; 13      ;
; vga_controller:video|column[3]                                                                                                      ; 13      ;
; vga_controller:video|LessThan1~2                                                                                                    ; 10      ;
; vga_controller:video|LessThan6~0                                                                                                    ; 10      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a31 ; 10      ;
; processor:cpu|control_unit:state_machine|next_state.alu                                                                             ; 9       ;
; processor:cpu|program_counter:pc|current_address[11]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[10]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[9]                                                                                 ; 9       ;
; processor:cpu|program_counter:pc|current_address[15]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[14]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[13]                                                                                ; 9       ;
; processor:cpu|program_counter:pc|current_address[12]                                                                                ; 9       ;
; vga_controller:video|column[5]                                                                                                      ; 9       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a26 ; 8       ;
; vga_controller:video|LessThan7~0                                                                                                    ; 7       ;
; processor:cpu|control_unit:state_machine|enable_program_counter                                                                     ; 7       ;
; processor:cpu|control_unit:state_machine|Equal0~0                                                                                   ; 7       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a27 ; 7       ;
; processor:cpu|program_counter:pc|current_address[26]~27                                                                             ; 6       ;
; processor:cpu|control_unit:state_machine|Equal2~0                                                                                   ; 6       ;
; processor:cpu|alu_operand2[28]~28                                                                                                   ; 6       ;
; processor:cpu|alu_operand2[10]~14                                                                                                   ; 6       ;
; processor:cpu|alu_operand2[20]~13                                                                                                   ; 6       ;
; processor:cpu|alu_operand2[22]~11                                                                                                   ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[22]                                                                         ; 6       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[28]                                                                         ; 6       ;
; processor:cpu|control_unit:state_machine|reg_dst                                                                                    ; 5       ;
; processor:cpu|alu_operand1[30]~30                                                                                                   ; 5       ;
; processor:cpu|alu_operand2[30]~30                                                                                                   ; 5       ;
; processor:cpu|alu_operand1[29]~29                                                                                                   ; 5       ;
; processor:cpu|alu_operand1[28]~28                                                                                                   ; 5       ;
; processor:cpu|alu_operand1[10]~25                                                                                                   ; 5       ;
; processor:cpu|alu_operand1[20]~15                                                                                                   ; 5       ;
; processor:cpu|alu_operand1[8]~8                                                                                                     ; 5       ;
; processor:cpu|alu_operand2[8]~8                                                                                                     ; 5       ;
; processor:cpu|control_unit:state_machine|Equal1~0                                                                                   ; 4       ;
; processor:cpu|alu_operand2[29]~29                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[27]~27                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[27]~27                                                                                                   ; 4       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:23:adder1|cout~0                                                           ; 4       ;
; processor:cpu|alu_operand2[24]~25                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[19]~23                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[18]~22                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[16]~20                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[14]~18                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[12]~16                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[12]~23                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[14]~21                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[16]~19                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[18]~17                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[19]~16                                                                                                   ; 4       ;
; processor:cpu|alu_operand2[21]~12                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[21]~14                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[22]~13                                                                                                   ; 4       ;
; processor:cpu|alu_operand1[24]~11                                                                                                   ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[24]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[31]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[29]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[26]                                                                         ; 4       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[10]                                                                         ; 4       ;
; vga_controller:video|Add1~20                                                                                                        ; 4       ;
; processor:cpu|alu_operand1[9]~9                                                                                                     ; 4       ;
; processor:cpu|alu_operand2[9]~9                                                                                                     ; 4       ;
; processor:cpu|alu_operand1[6]~6                                                                                                     ; 4       ;
; processor:cpu|alu_operand2[6]~6                                                                                                     ; 4       ;
; processor:cpu|alu_operand1[4]~4                                                                                                     ; 4       ;
; processor:cpu|alu_operand2[4]~4                                                                                                     ; 4       ;
; processor:cpu|alu_operand1[2]~2                                                                                                     ; 4       ;
; processor:cpu|alu_operand2[2]~2                                                                                                     ; 4       ;
; processor:cpu|control_unit:state_machine|next_state.writeback                                                                       ; 4       ;
; processor:cpu|alu_operand2[0]~0                                                                                                     ; 4       ;
; processor:cpu|alu_operand1[0]~0                                                                                                     ; 4       ;
; address_video:docoder|VGA_B[0]~0                                                                                                    ; 4       ;
; address_video:docoder|VGA_G[0]~0                                                                                                    ; 4       ;
; address_video:docoder|VGA_R[0]~0                                                                                                    ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a28 ; 4       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a30 ; 4       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:28:adder1|cout~6                                            ; 3       ;
; processor:cpu|destination_register[4]~4                                                                                             ; 3       ;
; processor:cpu|control_unit:state_machine|Equal2~1                                                                                   ; 3       ;
; processor:cpu|control_unit:state_machine|Equal1~1                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|multiplexer:multx|output[31]~62                                                                             ; 3       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:28:adder1|cout~5                                            ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[28]                                                                         ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:27:adder1|cout~0                                                           ; 3       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:26:adder1|cout~0                                            ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:25:adder1|cout~0                                                           ; 3       ;
; processor:cpu|alu_operand1[26]~26                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[26]~26                                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:21:adder1|cout~0                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:19:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:17:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:15:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:13:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:11:adder1|cout~1                                                           ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:9:adder1|cout~1                                                            ; 3       ;
; processor:cpu|alu_operand2[23]~24                                                                                                   ; 3       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:19:adder1|cout~0                                            ; 3       ;
; processor:cpu|alu_operand2[17]~21                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[15]~19                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[13]~17                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[11]~15                                                                                                   ; 3       ;
; processor:cpu|alu_operand1[11]~24                                                                                                   ; 3       ;
; processor:cpu|alu_operand1[13]~22                                                                                                   ; 3       ;
; processor:cpu|alu_operand1[15]~20                                                                                                   ; 3       ;
; processor:cpu|alu_operand1[17]~18                                                                                                   ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out1[22]                                                                         ; 3       ;
; processor:cpu|alu_operand1[23]~12                                                                                                   ; 3       ;
; processor:cpu|alu_operand1[25]~10                                                                                                   ; 3       ;
; processor:cpu|alu_operand2[25]~10                                                                                                   ; 3       ;
; vga_controller:video|Add1~29                                                                                                        ; 3       ;
; vga_controller:video|Add1~28                                                                                                        ; 3       ;
; vga_controller:video|Add1~25                                                                                                        ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[25]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[17]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[16]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[30]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[23]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[15]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[14]                                                                         ; 3       ;
; vga_controller:video|h_count~4                                                                                                      ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[13]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[12]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[21]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[20]                                                                         ; 3       ;
; vga_controller:video|h_count~3                                                                                                      ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[27]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[19]                                                                         ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[18]                                                                         ; 3       ;
; vga_controller:video|h_count~0                                                                                                      ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[11]                                                                         ; 3       ;
; vga_controller:video|process_0~0                                                                                                    ; 3       ;
; vga_controller:video|Add1~24                                                                                                        ; 3       ;
; vga_controller:video|Add1~23                                                                                                        ; 3       ;
; vga_controller:video|Add1~22                                                                                                        ; 3       ;
; vga_controller:video|Add1~21                                                                                                        ; 3       ;
; vga_controller:video|v_count[2]                                                                                                     ; 3       ;
; vga_controller:video|v_count[3]                                                                                                     ; 3       ;
; vga_controller:video|v_count[4]                                                                                                     ; 3       ;
; vga_controller:video|v_count[5]                                                                                                     ; 3       ;
; vga_controller:video|v_count[6]                                                                                                     ; 3       ;
; vga_controller:video|v_count[7]                                                                                                     ; 3       ;
; vga_controller:video|v_count[8]                                                                                                     ; 3       ;
; vga_controller:video|v_count[9]                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[9]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:7:adder1|cout~0                                             ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:7:adder1|cout~1                                                            ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[8]                                                                          ; 3       ;
; processor:cpu|alu_operand1[7]~7                                                                                                     ; 3       ;
; processor:cpu|alu_operand2[7]~7                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[7]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:5:adder1|cout~1                                                            ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[6]                                                                          ; 3       ;
; processor:cpu|alu_operand1[5]~5                                                                                                     ; 3       ;
; processor:cpu|alu_operand2[5]~5                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[5]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:3:adder1|cout~1                                                            ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[4]                                                                          ; 3       ;
; processor:cpu|alu_operand1[3]~3                                                                                                     ; 3       ;
; processor:cpu|alu_operand2[3]~3                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[3]                                                                          ; 3       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:1:adder1|cout~0                                                            ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[2]                                                                          ; 3       ;
; processor:cpu|alu_operand1[1]~1                                                                                                     ; 3       ;
; processor:cpu|alu_operand2[1]~1                                                                                                     ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[1]                                                                          ; 3       ;
; processor:cpu|register_bank:bank_of_registers|data_out2[0]                                                                          ; 3       ;
; vga_controller:video|disp_ena                                                                                                       ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a11 ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a12 ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a13 ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a14 ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a10 ; 3       ;
; vga_controller:video|Add0~18                                                                                                        ; 3       ;
; vga_controller:video|Add0~16                                                                                                        ; 3       ;
; vga_controller:video|Add0~14                                                                                                        ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a2  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a3  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a4  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a5  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a6  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a7  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a8  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a9  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a1  ; 3       ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ram_block1a0  ; 3       ;
; processor:cpu|control_unit:state_machine|next_state~12                                                                              ; 2       ;
; processor:cpu|alu_x:alu|subtractor_x:subtractor|adder:\stages:29:adder1|sum~4                                                       ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:26:adder1|cout~3                                                           ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:24:adder1|cout~3                                                           ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:22:adder1|cout~3                                                           ; 2       ;
; processor:cpu|alu_x:alu|full_adder_x:adder|adder:\stages:20:adder1|cout~5                                                           ; 2       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:10:adder1|cout~7                                            ; 2       ;
; processor:cpu|alu_x:alu|slt_x:slt|subtractor_x:subtractor|adder:\stages:22:adder1|cout~7                                            ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2374                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2372                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2370                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2368                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2366                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2364                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2362                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2360                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2358                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2356                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2354                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2352                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2350                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2348                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2346                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2343                                                                        ; 2       ;
; processor:cpu|control_unit:state_machine|write_register                                                                             ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~2342                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~543                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~447                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~479                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~511                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~159                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~63                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~127                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~95                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~415                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~319                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~383                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~351                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~287                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~191                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~223                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~255                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1055                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~671                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~927                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~799                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~959                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~575                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~703                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~831                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1023                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~639                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~767                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~895                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~991                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~607                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~863                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~735                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~542                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~446                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~510                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~478                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~158                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~62                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~94                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~126                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~286                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~190                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~254                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~222                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~414                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~318                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~350                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~382                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1054                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~670                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~798                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~926                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~958                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~574                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~830                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~702                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~990                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~606                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~734                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~862                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1022                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~638                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~894                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~766                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~535                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~439                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~471                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~503                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~151                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~55                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~119                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~87                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~407                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~311                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~375                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~343                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~279                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~183                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~215                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~247                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1047                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~663                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~919                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~791                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~951                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~567                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~695                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~823                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1015                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~631                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~759                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~887                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~983                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~599                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~855                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~727                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~534                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~438                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~502                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~470                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~150                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~54                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~86                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~118                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~278                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~182                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~246                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~214                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~406                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~310                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~342                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~374                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1046                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~662                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~790                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~918                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~950                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~566                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~822                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~694                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~982                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~598                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~726                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~854                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1014                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~630                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~886                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~758                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~549                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~453                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~485                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~517                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~165                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~69                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~133                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~101                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~421                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~325                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~389                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~357                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~293                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~197                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~229                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~261                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1061                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~677                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~933                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~805                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~965                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~581                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~709                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~837                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1029                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~645                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~773                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~901                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~997                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~613                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~869                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~741                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~548                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~452                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~516                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~484                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~164                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~68                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~100                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~132                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~292                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~196                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~260                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~228                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~420                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~324                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~356                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~388                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1060                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~676                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~804                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~932                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~964                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~580                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~836                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~708                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~996                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~612                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~740                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~868                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1028                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~644                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~900                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~772                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~541                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~445                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~477                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~509                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~157                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~61                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~125                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~93                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~413                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~317                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~381                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~349                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~285                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~189                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~221                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~253                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1053                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~669                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~925                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~797                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~957                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~573                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~701                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~829                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1021                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~637                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~765                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~893                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~989                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~605                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~861                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~733                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~540                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~444                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~508                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~476                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~156                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~60                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~92                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~124                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~284                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~188                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~252                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~220                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~412                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~316                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~348                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~380                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1052                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~668                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~796                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~924                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~956                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~572                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~828                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~700                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~988                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~604                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~732                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~860                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1020                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~636                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~892                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~764                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~533                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~437                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~469                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~501                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~149                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~53                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~117                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~85                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~405                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~309                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~373                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~341                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~277                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~181                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~213                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~245                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1045                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~661                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~917                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~789                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~949                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~565                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~693                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~821                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1013                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~629                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~757                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~885                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~981                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~597                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~853                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~725                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~532                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~436                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~500                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~468                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~148                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~52                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~84                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~116                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~276                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~180                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~244                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~212                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~404                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~308                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~340                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~372                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1044                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~660                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~788                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~916                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~948                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~564                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~820                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~692                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~980                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~596                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~724                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~852                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1012                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~628                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~884                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~756                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~547                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~451                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~483                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~515                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~163                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~67                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~131                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~99                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~419                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~323                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~387                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~355                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~291                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~195                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~227                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~259                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1059                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~675                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~931                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~803                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~963                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~579                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~707                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~835                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1027                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~643                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~771                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~899                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~995                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~611                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~867                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~739                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~546                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~450                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~514                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~482                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~162                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~66                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~98                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~130                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~290                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~194                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~258                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~226                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~418                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~322                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~354                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~386                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1058                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~674                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~802                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~930                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~962                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~578                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~834                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~706                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~994                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~610                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~738                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~866                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1026                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~642                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~898                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~770                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~531                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~435                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~467                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~499                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~147                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~51                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~115                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~83                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~403                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~307                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~371                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~339                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~275                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~179                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~211                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~243                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1043                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~659                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~915                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~787                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~947                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~563                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~691                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~819                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1011                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~627                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~755                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~883                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~979                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~595                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~851                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~723                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~530                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~434                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~498                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~466                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~146                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~50                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~82                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~114                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~274                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~178                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~242                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~210                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~402                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~306                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~338                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~370                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1042                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~658                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~786                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~914                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~946                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~562                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~818                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~690                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~978                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~594                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~722                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~850                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1010                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~626                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~882                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~754                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~539                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~443                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~475                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~507                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~155                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~59                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~123                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~91                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~411                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~315                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~379                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~347                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~283                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~187                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~219                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~251                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1051                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~667                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~923                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~795                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~955                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~571                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~699                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~827                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1019                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~635                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~763                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~891                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~987                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~603                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~859                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~731                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~538                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~442                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~506                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~474                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~154                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~58                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~90                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~122                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~282                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~186                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~250                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~218                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~410                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~314                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~346                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~378                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1050                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~666                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~794                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~922                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~954                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~570                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~826                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~698                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~986                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~602                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~730                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~858                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1018                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~634                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~890                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~762                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~545                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~449                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~481                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~513                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~161                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~65                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~129                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~97                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~417                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~321                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~385                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~353                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~289                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~193                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~225                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~257                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1057                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~673                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~929                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~801                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~961                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~577                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~705                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~833                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1025                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~641                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~769                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~897                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~993                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~609                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~865                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~737                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~544                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~448                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~512                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~480                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~160                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~64                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~96                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~128                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~288                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~192                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~256                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~224                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~416                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~320                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~352                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~384                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1056                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~672                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~800                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~928                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~960                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~576                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~832                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~704                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~992                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~608                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~736                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~864                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1024                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~640                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~896                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~768                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~537                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~441                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~473                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~505                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~153                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~57                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~121                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~89                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~409                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~313                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~377                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~345                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~281                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~185                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~217                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~249                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1049                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~665                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~921                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~793                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~953                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~569                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~697                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~825                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1017                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~633                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~761                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~889                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~985                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~601                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~857                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~729                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~536                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~440                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~504                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~472                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~152                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~56                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~88                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~120                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~280                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~184                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~248                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~216                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~408                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~312                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~344                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~376                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1048                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~664                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~792                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~920                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~952                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~568                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~824                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~696                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~984                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~600                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~728                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~856                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~1016                                                                        ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~632                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~888                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~760                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~529                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~433                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~465                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~497                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~145                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~49                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~113                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~81                                                                          ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~401                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~305                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~369                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~337                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~273                                                                         ; 2       ;
; processor:cpu|register_bank:bank_of_registers|registers~177                                                                         ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                             ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; processor:cpu|data_memory:memory_of_data|altsyncram:data_rtl_0|altsyncram_d002:auto_generated|ALTSYNCRAM                         ; AUTO ; True Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; db/multicycle.ram0_data_memory_8cd63da5.hdl.mif         ; M4K_X41_Y9, M4K_X17_Y6, M4K_X41_Y10, M4K_X17_Y21, M4K_X41_Y6, M4K_X17_Y9, M4K_X17_Y8, M4K_X41_Y12, M4K_X17_Y10, M4K_X41_Y13, M4K_X41_Y8, M4K_X17_Y7, M4K_X17_Y22, M4K_X17_Y11, M4K_X41_Y11, M4K_X41_Y7, M4K_X41_Y16, M4K_X17_Y16, M4K_X17_Y23, M4K_X17_Y17, M4K_X17_Y19, M4K_X41_Y18, M4K_X41_Y21, M4K_X41_Y14, M4K_X41_Y19, M4K_X17_Y20, M4K_X41_Y20, M4K_X41_Y22, M4K_X41_Y17, M4K_X41_Y23, M4K_X41_Y15, M4K_X17_Y18 ; Old data             ; Don't care      ; Don't care      ;
; processor:cpu|instructions_memory:memory_of_instructions|altsyncram:instructions_rtl_0|altsyncram_i991:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 257          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8224   ; 257                         ; 32                          ; --                          ; --                          ; 8224                ; 4    ; db/multicycle.ram0_instructions_memory_41fb4e99.hdl.mif ; M4K_X17_Y12, M4K_X17_Y13, M4K_X17_Y14, M4K_X17_Y15                                                                                                                                                                                                                                                                                                                                                                     ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 5,043 / 54,004 ( 9 % ) ;
; C16 interconnects           ; 60 / 2,100 ( 3 % )     ;
; C4 interconnects            ; 2,478 / 36,000 ( 7 % ) ;
; Direct links                ; 675 / 54,004 ( 1 % )   ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,172 / 18,752 ( 6 % ) ;
; R24 interconnects           ; 102 / 1,900 ( 5 % )    ;
; R4 interconnects            ; 3,228 / 46,920 ( 7 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.69) ; Number of LABs  (Total = 173) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 1                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 6                             ;
; 13                                          ; 6                             ;
; 14                                          ; 9                             ;
; 15                                          ; 14                            ;
; 16                                          ; 111                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.65) ; Number of LABs  (Total = 173) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 151                           ;
; 1 Clock enable                     ; 35                            ;
; 2 Clock enables                    ; 99                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.54) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 3                             ;
; 12                                           ; 3                             ;
; 13                                           ; 3                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 15                            ;
; 17                                           ; 10                            ;
; 18                                           ; 8                             ;
; 19                                           ; 4                             ;
; 20                                           ; 10                            ;
; 21                                           ; 10                            ;
; 22                                           ; 8                             ;
; 23                                           ; 5                             ;
; 24                                           ; 9                             ;
; 25                                           ; 9                             ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 10                            ;
; 29                                           ; 7                             ;
; 30                                           ; 6                             ;
; 31                                           ; 6                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.13) ; Number of LABs  (Total = 173) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 12                            ;
; 2                                                ; 2                             ;
; 3                                                ; 5                             ;
; 4                                                ; 6                             ;
; 5                                                ; 9                             ;
; 6                                                ; 7                             ;
; 7                                                ; 10                            ;
; 8                                                ; 10                            ;
; 9                                                ; 8                             ;
; 10                                               ; 7                             ;
; 11                                               ; 10                            ;
; 12                                               ; 3                             ;
; 13                                               ; 9                             ;
; 14                                               ; 6                             ;
; 15                                               ; 7                             ;
; 16                                               ; 12                            ;
; 17                                               ; 10                            ;
; 18                                               ; 8                             ;
; 19                                               ; 4                             ;
; 20                                               ; 3                             ;
; 21                                               ; 6                             ;
; 22                                               ; 7                             ;
; 23                                               ; 4                             ;
; 24                                               ; 4                             ;
; 25                                               ; 3                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.01) ; Number of LABs  (Total = 173) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 9                             ;
; 4                                            ; 1                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 2                             ;
; 19                                           ; 2                             ;
; 20                                           ; 5                             ;
; 21                                           ; 9                             ;
; 22                                           ; 4                             ;
; 23                                           ; 5                             ;
; 24                                           ; 4                             ;
; 25                                           ; 12                            ;
; 26                                           ; 13                            ;
; 27                                           ; 9                             ;
; 28                                           ; 10                            ;
; 29                                           ; 15                            ;
; 30                                           ; 18                            ;
; 31                                           ; 26                            ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "multicycle"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "vga_pll:pll|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning (15559): Can't achieve requested value multiplication of 1007 for clock output vga_pll:pll|altpll:altpll_component|_clk0 of parameter multiplication factor -- achieved value of multiplication of 21
    Warning (15559): Can't achieve requested value division of 960 for clock output vga_pll:pll|altpll:altpll_component|_clk0 of parameter division factor -- achieved value of division of 20
    Info (15099): Implementing clock multiplication of 21, clock division of 20, and phase shift of 0 degrees (0 ps) for vga_pll:pll|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'output_files/SDC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node vga_pll:pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node processor:cpu|clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.86 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 60 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Gabriel/Desktop/LabArq1-ProjetoFinal/multicycle_colors/output_files/multicycle.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 214 warnings
    Info: Peak virtual memory: 515 megabytes
    Info: Processing ended: Thu Dec 11 10:03:59 2014
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Gabriel/Desktop/LabArq1-ProjetoFinal/multicycle_colors/output_files/multicycle.fit.smsg.


