#Substrate Graph
# noVertices
50
# noArcs
114
# Vertices: id availableCpu routingCapacity isCenter
0 31 31 1
1 1187 1187 1
2 37 37 0
3 124 124 1
4 37 37 0
5 279 279 1
6 37 37 0
7 468 468 1
8 124 124 1
9 31 31 1
10 37 37 0
11 37 37 0
12 566 566 1
13 1987 1987 1
14 37 37 0
15 124 124 1
16 292 292 1
17 31 31 1
18 31 31 1
19 31 31 1
20 37 37 0
21 37 37 0
22 37 37 0
23 37 37 0
24 37 37 0
25 37 37 0
26 37 37 0
27 31 31 1
28 124 124 1
29 37 37 0
30 31 31 1
31 124 124 1
32 31 31 1
33 37 37 0
34 31 31 1
35 37 37 0
36 99 99 1
37 37 37 0
38 37 37 0
39 31 31 1
40 37 37 0
41 31 31 1
42 37 37 0
43 37 37 0
44 37 37 0
45 31 31 1
46 31 31 1
47 37 37 0
48 37 37 0
49 37 37 0
# Arcs: idS idT delay bandwidth
0 1 11 31
1 0 11 31
1 2 9 37
2 1 9 37
1 3 6 62
3 1 6 62
1 4 11 37
4 1 11 37
1 5 5 93
5 1 5 93
1 6 7 37
6 1 7 37
1 7 8 125
7 1 8 125
1 8 4 62
8 1 4 62
1 9 7 31
9 1 7 31
1 10 5 37
10 1 5 37
1 11 9 37
11 1 9 37
1 13 9 468
13 1 9 468
1 19 9 31
19 1 9 31
1 22 7 37
22 1 7 37
1 31 5 62
31 1 5 62
3 12 5 62
12 3 5 62
5 12 7 93
12 5 7 93
5 7 1 93
7 5 1 93
7 12 7 125
12 7 7 125
7 13 3 125
13 7 3 125
8 12 6 62
12 8 6 62
12 40 6 37
40 12 6 37
12 13 9 187
13 12 9 187
13 14 1 37
14 13 1 37
13 15 8 62
15 13 8 62
13 16 5 156
16 13 5 156
13 17 4 31
17 13 4 31
13 18 7 31
18 13 7 31
13 20 7 37
20 13 7 37
13 21 8 37
21 13 8 37
13 24 8 37
24 13 8 37
13 25 4 37
25 13 4 37
13 26 3 37
26 13 3 37
13 30 2 31
30 13 2 31
13 32 5 31
32 13 5 31
13 33 6 37
33 13 6 37
13 34 3 31
34 13 3 31
13 35 5 37
35 13 5 37
13 36 1 62
36 13 1 62
13 37 2 37
37 13 2 37
13 38 6 37
38 13 6 37
13 41 4 31
41 13 4 31
13 42 7 37
42 13 7 37
13 43 1 37
43 13 1 37
13 44 5 37
44 13 5 37
13 45 8 31
45 13 8 31
13 46 1 31
46 13 1 31
13 47 1 37
47 13 1 37
13 48 9 37
48 13 9 37
13 31 2 62
31 13 2 62
13 28 8 62
28 13 8 62
15 28 3 62
28 15 3 62
16 23 3 37
23 16 3 37
16 27 5 31
27 16 5 31
16 29 3 37
29 16 3 37
16 39 3 31
39 16 3 31
36 49 3 37
49 36 3 37
