	.target	sm_100

	.elftype	@"ET_EXEC"


//--------------------- .text._Z12saxpy_kernelfPKfPfj --------------------------
	.section	.text._Z12saxpy_kernelfPKfPfj,"ax",@progbits
	.align	128




                                                                                        // +--------------------+--------+------------------+
                                                                                        // |        GPR         | PRED   |      UGPR        |
                                                                                        // | # 0 1 2 3 4 5 6 7  |  # 0   | # 0 1 2 3 4 5 6  |
                                                                                        // +--------------------+--------+------------------+
        .global         _Z12saxpy_kernelfPKfPfj                                         // |                    |        |                  |
        .type           _Z12saxpy_kernelfPKfPfj,@function                               // |                    |        |                  |
        .size           _Z12saxpy_kernelfPKfPfj,(.L_x_1 - _Z12saxpy_kernelfPKfPfj)      // |                    |        |                  |
        .other          _Z12saxpy_kernelfPKfPfj,@"STO_CUDA_ENTRY STV_DEFAULT"           // |                    |        |                  |
_Z12saxpy_kernelfPKfPfj:                                                                // |                    |        |                  |
.text._Z12saxpy_kernelfPKfPfj:                                                          // |                    |        |                  |
        /*0000*/                   LDC R1, c[0x0][0x37c] ;                              // | 1   ^              |        |                  |
        /*0010*/                   S2R R0, SR_TID.X ;                                   // | 2 ^ :              |        |                  |
        /*0020*/                   S2UR UR4, SR_CTAID.X ;                               // | 2 : :              |        | 1         ^      |
        /*0030*/                   LDCU UR5, c[0x0][0x398] ;                            // | 2 : :              |        | 2         : ^    |
        /*0040*/                   LDC R7, c[0x0][0x360] ;                              // | 3 : :           ^  |        | 2         : :    |
        /*0050*/                   IMAD R7, R7, UR4, R0 ;                               // | 3 v :           x  |        | 2         v :    |
        /*0060*/                   ISETP.GE.U32.AND P0, PT, R7, UR5, PT ;               // | 2   :           v  |  1 ^   | 1           v    |
        /*0070*/               @P0 EXIT ;                                               // | 2   :           :  |  1 v   |                  |
        /*0080*/                   LDC.64 R2, c[0x0][0x388] ;                           // | 4   : ^ ^       :  |        |                  |
        /*0090*/                   LDCU.64 UR4, c[0x0][0x358] ;                         // | 4   : : :       :  |        | 2         ^ ^    |
        /*00a0*/                   LDCU UR6, c[0x0][0x380] ;                            // | 4   : : :       :  |        | 3         : : ^  |
        /*00b0*/                   LDC.64 R4, c[0x0][0x390] ;                           // | 6   : : : ^ ^   :  |        | 3         : : :  |
        /*00c0*/                   IMAD.WIDE.U32 R2, R7, 0x4, R2 ;                      // | 6   : x x : :   v  |        | 3         : : :  |
        /*00d0*/                   LDG.E.CONSTANT R2, desc[UR4][R2.64] ;                // | 6   : x v : :   :  |        | 3         v v :  |
        /*00e0*/                   IMAD.WIDE.U32 R4, R7, 0x4, R4 ;                      // | 5   : :   x x   v  |        | 3         : : :  |
        /*00f0*/                   LDG.E R7, desc[UR4][R4.64] ;                         // | 5   : :   v v   ^  |        | 3         v v :  |
        /*0100*/                   FFMA R7, R2, UR6, R7 ;                               // | 5   : v   : :   x  |        | 3         : : v  |
        /*0110*/                   STG.E desc[UR4][R4.64], R7 ;                         // | 4   :     v v   v  |        | 2         v v    |
        /*0120*/                   EXIT ;                                               // | 1   :              |        |                  |
.L_x_0:                                                                                 // +....................+........+..................+
        /*0130*/                   BRA `(.L_x_0);                                       // | 1   :              |        |                  |
.L_x_1:                                                                                 // +--------------------+--------+------------------+

                                                                                        // Legend:
                                                                                        //     ^       : Register assignment
                                                                                        //     v       : Register usage
                                                                                        //     x       : Register usage and reassignment
                                                                                        //     :       : Register in use
                                                                                        //     <space> : Register not in use
                                                                                        //     #       : Number of occupied registers



//--------------------- SYMBOLS --------------------------

	.type		.nv.reservedSmem.offset0,@object
	.size		.nv.reservedSmem.offset0,0x4
