// Write your modules here!
module circuit(a,b,g,e,l);
  input [2:0]a,b;
  output g,e,l;
  reg g,e,l;
  assign g=((a[2]&~b[2])|((a[1]&~b[1])&(a[2]~^b[2]))|((a[0]&~b[0])&(a[1]~^b[1])&(a[2]~^b[2])));
  assign e=((a[0]~^b[0])&(a[1]~^b[1])&(a[0]~^b[0]));
  assign l=~(g|e);         
endmodule