module saida_de_dados(endereco, dado_de_saida, reset, clock, OUT, D1, D2, D3);
	// ----------Portas de Entrada---------- //	
	input [25:0] endereco; // Endereco da saida
	input [31:0] dado_de_saida; // Dado de saida
	
	
	// ----------Portas de Saida---------- //
	output reg [31:0] D1; // Display de saida
	output reg [31:0] D2; // Display de saida
	output reg [31:0] D3; // Display de saida

	// ----------Controle---------- //
	input clock; // Clock
	input OUT; // Flag de saida de dados
	input reset; // Reset
	
	reg[31:0] saidas[2:0];
	
	always @ (posedge clock) begin
		if(OUT) begin
			saidas[endereco] = dado_de_saida;
		end
		if(reset) begin
			saidas[0] = 32'b0;
			saidas[1] = 32'b0;
			saidas[2] = 32'b0;
		end	
	end
	
	assign D1 = saidas[0];
	assign D2 = saidas[1];
	assign D3 = saidas[2];	

endmodule
