\chapter{Desarrollo del sistema maestro para la comunicación entre el \acrshort{fpga} y la interfaz Cypress}
	\label{cap:fpga}
	\input{secciones/cuerpo/capitulo3/intro}
%	\section{Descripción conceptual}
%		\input{secciones/cuerpo/capitulo5/overview}
	\section{Elección del \acrshort{fpga}}
		\label{mats:fpga}
		\input{secciones/cuerpo/capitulo3/mojo_intro}
	\section{Señales de comunicación de la \acrlong{mef}}
		\label{fpga:sigs}
		\input{secciones/cuerpo/capitulo3/control}
	\section{Diseño de la \acrlong{mef}}
		\input{secciones/cuerpo/capitulo3/mea}
	\section{Síntesis de la \acrlong{mef} en \acrshort{vhdl}}
		\input{secciones/cuerpo/capitulo3/vhdl}
	\section{Verificación funcional de la síntesis}
		\input{secciones/cuerpo/capitulo3/tb}
	\section{Placa de Interconexión}
		\input{secciones/cuerpo/capitulo3/pcb}
	\section{Sumario del capítulo}
		\input{secciones/cuerpo/capitulo3/sumario}