============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Mar 21 2019  01:55:01 am
  Module:                 dsc_mul
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance     Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------
dsc_mul            232        913         0         913    <none> (D) 
  stoch2bin_out     78        354         0         354    <none> (D) 
  prg_b             77        280         0         280    <none> (D) 
    ctr4            43        194         0         194    <none> (D) 
    comp8           34         85         0          85    <none> (D) 
      comp7          2          6         0           6    <none> (D) 
      comp6          2          6         0           6    <none> (D) 
      comp5          2          6         0           6    <none> (D) 
      comp4          2          6         0           6    <none> (D) 
      comp3          2          6         0           6    <none> (D) 
      comp2          2          6         0           6    <none> (D) 
      comp1          2          6         0           6    <none> (D) 
      comp0          2          4         0           4    <none> (D) 
  prg_a             76        277         0         277    <none> (D) 
    ctr4            42        192         0         192    <none> (D) 
    comp8           34         85         0          85    <none> (D) 
      comp7          2          6         0           6    <none> (D) 
      comp6          2          6         0           6    <none> (D) 
      comp5          2          6         0           6    <none> (D) 
      comp4          2          6         0           6    <none> (D) 
      comp3          2          6         0           6    <none> (D) 
      comp2          2          6         0           6    <none> (D) 
      comp1          2          6         0           6    <none> (D) 
      comp0          2          4         0           4    <none> (D) 
  mul                1          2         0           2    <none> (D) 

 (D) = wireload is default in technology library
