# CSE3016_ComputerLab2
컴퓨터공학실험II 실습 모음

### [1주차]
Vivado 환경 설치

### [2주차]
Blocking, Nonblocking 차이 시뮬레이션
Verilog의 for, if, while, case문 등, 기본 문접 조사 및 비교

### [3주차]
4-input AND gate, 4-input OR gate
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [4주차]
4-input NAND gate, 4-input NOR gate, 4-input XOR gate, 4-input AOI gate
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [5주차]
De Morgan 제 1 법칙, 제 2 법칙, (A'+B')*C' = ((A*B)+C) 비교, one-bit 비교기
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [6주차]
Full Adder, Half Adder, Full Subtractor, Half Subtractor, 8421-2421 Code converter
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [7주차]
Even Parity bit generator, Even Parity bit checker, 2-bit binary comparator
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [8주차]
7-Segment Display
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [9주차]
2 to 4 Decoder, 4 to 2 Encoder, 8 to 1 line MUX, 1 to 4 line deMUX, BCD to Decimal decoder
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [10주차]
4bit Binary Parallel Adder, 4bit Binary Parallel Subtractor, BCD Adder
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [11주차]
RS Flip-Flop(NAND, NOR), D Flip-Flop
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [12주차]
2-bit binary counter, 4-bit decade counter, 4-bit 2421 decade counter
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 

### [13주차]
4-bit Shift Register, 4-bit Ring counter, 4-bit Up_Down counter
시뮬레이션, FPGA 동작, 카르노 맵 작성 후 결과 비교 
