Classic Timing Analyzer report for Reg
Tue Jan 04 21:56:13 2022
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                    ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.216 ns    ; RWDA[1] ; A[7] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.687 ns    ; C[4]    ; D[4] ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 9.989 ns    ; RSA[0]  ; S[7] ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.247 ns   ; i[3]    ; C[3] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;      ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------+
; tsu                                                           ;
+-------+--------------+------------+---------+------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To   ; To Clock ;
+-------+--------------+------------+---------+------+----------+
; N/A   ; None         ; 5.216 ns   ; RWDA[1] ; A[4] ; clk      ;
; N/A   ; None         ; 5.216 ns   ; RWDA[1] ; A[5] ; clk      ;
; N/A   ; None         ; 5.216 ns   ; RWDA[1] ; A[6] ; clk      ;
; N/A   ; None         ; 5.216 ns   ; RWDA[1] ; A[7] ; clk      ;
; N/A   ; None         ; 5.209 ns   ; RWDA[1] ; B[4] ; clk      ;
; N/A   ; None         ; 5.209 ns   ; RWDA[1] ; B[5] ; clk      ;
; N/A   ; None         ; 5.209 ns   ; RWDA[1] ; B[6] ; clk      ;
; N/A   ; None         ; 5.209 ns   ; RWDA[1] ; B[7] ; clk      ;
; N/A   ; None         ; 5.201 ns   ; RWDA[1] ; C[5] ; clk      ;
; N/A   ; None         ; 5.201 ns   ; RWDA[1] ; C[6] ; clk      ;
; N/A   ; None         ; 5.201 ns   ; RWDA[1] ; C[7] ; clk      ;
; N/A   ; None         ; 5.136 ns   ; RWDA[0] ; A[4] ; clk      ;
; N/A   ; None         ; 5.136 ns   ; RWDA[0] ; A[5] ; clk      ;
; N/A   ; None         ; 5.136 ns   ; RWDA[0] ; A[6] ; clk      ;
; N/A   ; None         ; 5.136 ns   ; RWDA[0] ; A[7] ; clk      ;
; N/A   ; None         ; 5.129 ns   ; RWDA[0] ; B[4] ; clk      ;
; N/A   ; None         ; 5.129 ns   ; RWDA[0] ; B[5] ; clk      ;
; N/A   ; None         ; 5.129 ns   ; RWDA[0] ; B[6] ; clk      ;
; N/A   ; None         ; 5.129 ns   ; RWDA[0] ; B[7] ; clk      ;
; N/A   ; None         ; 5.005 ns   ; we      ; B[4] ; clk      ;
; N/A   ; None         ; 5.005 ns   ; we      ; B[5] ; clk      ;
; N/A   ; None         ; 5.005 ns   ; we      ; B[6] ; clk      ;
; N/A   ; None         ; 5.005 ns   ; we      ; B[7] ; clk      ;
; N/A   ; None         ; 4.997 ns   ; we      ; C[5] ; clk      ;
; N/A   ; None         ; 4.997 ns   ; we      ; C[6] ; clk      ;
; N/A   ; None         ; 4.997 ns   ; we      ; C[7] ; clk      ;
; N/A   ; None         ; 4.850 ns   ; we      ; A[4] ; clk      ;
; N/A   ; None         ; 4.850 ns   ; we      ; A[5] ; clk      ;
; N/A   ; None         ; 4.850 ns   ; we      ; A[6] ; clk      ;
; N/A   ; None         ; 4.850 ns   ; we      ; A[7] ; clk      ;
; N/A   ; None         ; 4.054 ns   ; RWDA[1] ; A[0] ; clk      ;
; N/A   ; None         ; 4.054 ns   ; RWDA[1] ; A[1] ; clk      ;
; N/A   ; None         ; 4.054 ns   ; RWDA[1] ; A[2] ; clk      ;
; N/A   ; None         ; 4.054 ns   ; RWDA[1] ; A[3] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; RWDA[1] ; B[0] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; RWDA[1] ; B[1] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; RWDA[1] ; B[2] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; RWDA[1] ; B[3] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; RWDA[1] ; C[0] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; RWDA[1] ; C[1] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; RWDA[1] ; C[2] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; RWDA[1] ; C[3] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; RWDA[1] ; C[4] ; clk      ;
; N/A   ; None         ; 3.974 ns   ; RWDA[0] ; A[0] ; clk      ;
; N/A   ; None         ; 3.974 ns   ; RWDA[0] ; A[1] ; clk      ;
; N/A   ; None         ; 3.974 ns   ; RWDA[0] ; A[2] ; clk      ;
; N/A   ; None         ; 3.974 ns   ; RWDA[0] ; A[3] ; clk      ;
; N/A   ; None         ; 3.972 ns   ; RWDA[0] ; B[0] ; clk      ;
; N/A   ; None         ; 3.972 ns   ; RWDA[0] ; B[1] ; clk      ;
; N/A   ; None         ; 3.972 ns   ; RWDA[0] ; B[2] ; clk      ;
; N/A   ; None         ; 3.972 ns   ; RWDA[0] ; B[3] ; clk      ;
; N/A   ; None         ; 3.908 ns   ; i[6]    ; B[6] ; clk      ;
; N/A   ; None         ; 3.848 ns   ; we      ; B[0] ; clk      ;
; N/A   ; None         ; 3.848 ns   ; we      ; B[1] ; clk      ;
; N/A   ; None         ; 3.848 ns   ; we      ; B[2] ; clk      ;
; N/A   ; None         ; 3.848 ns   ; we      ; B[3] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; we      ; C[0] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; we      ; C[1] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; we      ; C[2] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; we      ; C[3] ; clk      ;
; N/A   ; None         ; 3.846 ns   ; we      ; C[4] ; clk      ;
; N/A   ; None         ; 3.726 ns   ; i[6]    ; A[6] ; clk      ;
; N/A   ; None         ; 3.725 ns   ; i[6]    ; C[6] ; clk      ;
; N/A   ; None         ; 3.688 ns   ; we      ; A[0] ; clk      ;
; N/A   ; None         ; 3.688 ns   ; we      ; A[1] ; clk      ;
; N/A   ; None         ; 3.688 ns   ; we      ; A[2] ; clk      ;
; N/A   ; None         ; 3.688 ns   ; we      ; A[3] ; clk      ;
; N/A   ; None         ; 3.374 ns   ; i[1]    ; C[1] ; clk      ;
; N/A   ; None         ; 3.226 ns   ; i[4]    ; C[4] ; clk      ;
; N/A   ; None         ; 3.214 ns   ; i[1]    ; A[1] ; clk      ;
; N/A   ; None         ; 3.113 ns   ; i[1]    ; B[1] ; clk      ;
; N/A   ; None         ; 2.826 ns   ; i[7]    ; C[7] ; clk      ;
; N/A   ; None         ; 2.754 ns   ; i[7]    ; B[7] ; clk      ;
; N/A   ; None         ; 2.754 ns   ; i[5]    ; B[5] ; clk      ;
; N/A   ; None         ; 2.753 ns   ; i[5]    ; A[5] ; clk      ;
; N/A   ; None         ; 2.752 ns   ; i[7]    ; A[7] ; clk      ;
; N/A   ; None         ; 2.752 ns   ; i[5]    ; C[5] ; clk      ;
; N/A   ; None         ; 2.748 ns   ; i[2]    ; C[2] ; clk      ;
; N/A   ; None         ; 2.748 ns   ; i[2]    ; B[2] ; clk      ;
; N/A   ; None         ; 2.748 ns   ; i[2]    ; A[2] ; clk      ;
; N/A   ; None         ; 2.664 ns   ; i[4]    ; A[4] ; clk      ;
; N/A   ; None         ; 2.663 ns   ; i[4]    ; B[4] ; clk      ;
; N/A   ; None         ; 2.577 ns   ; i[0]    ; A[0] ; clk      ;
; N/A   ; None         ; 2.506 ns   ; i[0]    ; C[0] ; clk      ;
; N/A   ; None         ; 2.505 ns   ; i[0]    ; B[0] ; clk      ;
; N/A   ; None         ; 2.492 ns   ; i[3]    ; B[3] ; clk      ;
; N/A   ; None         ; 2.491 ns   ; i[3]    ; A[3] ; clk      ;
; N/A   ; None         ; 2.486 ns   ; i[3]    ; C[3] ; clk      ;
+-------+--------------+------------+---------+------+----------+


+--------------------------------------------------------------+
; tco                                                          ;
+-------+--------------+------------+------+------+------------+
; Slack ; Required tco ; Actual tco ; From ; To   ; From Clock ;
+-------+--------------+------------+------+------+------------+
; N/A   ; None         ; 7.687 ns   ; C[4] ; D[4] ; clk        ;
; N/A   ; None         ; 7.551 ns   ; C[7] ; S[7] ; clk        ;
; N/A   ; None         ; 7.424 ns   ; A[6] ; D[6] ; clk        ;
; N/A   ; None         ; 7.357 ns   ; A[7] ; S[7] ; clk        ;
; N/A   ; None         ; 7.295 ns   ; B[4] ; S[4] ; clk        ;
; N/A   ; None         ; 7.277 ns   ; B[7] ; S[7] ; clk        ;
; N/A   ; None         ; 7.159 ns   ; A[4] ; S[4] ; clk        ;
; N/A   ; None         ; 7.122 ns   ; B[6] ; D[6] ; clk        ;
; N/A   ; None         ; 7.098 ns   ; A[0] ; S[0] ; clk        ;
; N/A   ; None         ; 7.064 ns   ; A[3] ; S[3] ; clk        ;
; N/A   ; None         ; 7.061 ns   ; C[6] ; D[6] ; clk        ;
; N/A   ; None         ; 6.963 ns   ; A[2] ; D[2] ; clk        ;
; N/A   ; None         ; 6.959 ns   ; C[0] ; S[0] ; clk        ;
; N/A   ; None         ; 6.885 ns   ; B[0] ; S[0] ; clk        ;
; N/A   ; None         ; 6.825 ns   ; C[2] ; D[2] ; clk        ;
; N/A   ; None         ; 6.757 ns   ; A[0] ; D[0] ; clk        ;
; N/A   ; None         ; 6.744 ns   ; A[4] ; D[4] ; clk        ;
; N/A   ; None         ; 6.632 ns   ; C[3] ; S[3] ; clk        ;
; N/A   ; None         ; 6.616 ns   ; B[0] ; D[0] ; clk        ;
; N/A   ; None         ; 6.604 ns   ; B[4] ; D[4] ; clk        ;
; N/A   ; None         ; 6.598 ns   ; A[1] ; S[1] ; clk        ;
; N/A   ; None         ; 6.561 ns   ; C[0] ; D[0] ; clk        ;
; N/A   ; None         ; 6.560 ns   ; B[3] ; S[3] ; clk        ;
; N/A   ; None         ; 6.551 ns   ; B[2] ; D[2] ; clk        ;
; N/A   ; None         ; 6.542 ns   ; B[1] ; S[1] ; clk        ;
; N/A   ; None         ; 6.460 ns   ; C[1] ; S[1] ; clk        ;
; N/A   ; None         ; 6.429 ns   ; B[6] ; S[6] ; clk        ;
; N/A   ; None         ; 6.369 ns   ; B[1] ; D[1] ; clk        ;
; N/A   ; None         ; 6.246 ns   ; C[3] ; D[3] ; clk        ;
; N/A   ; None         ; 6.218 ns   ; A[6] ; S[6] ; clk        ;
; N/A   ; None         ; 6.192 ns   ; B[2] ; S[2] ; clk        ;
; N/A   ; None         ; 6.163 ns   ; C[7] ; D[7] ; clk        ;
; N/A   ; None         ; 6.162 ns   ; A[3] ; D[3] ; clk        ;
; N/A   ; None         ; 6.057 ns   ; C[2] ; S[2] ; clk        ;
; N/A   ; None         ; 6.044 ns   ; C[1] ; D[1] ; clk        ;
; N/A   ; None         ; 5.999 ns   ; A[2] ; S[2] ; clk        ;
; N/A   ; None         ; 5.979 ns   ; C[4] ; S[4] ; clk        ;
; N/A   ; None         ; 5.909 ns   ; A[1] ; D[1] ; clk        ;
; N/A   ; None         ; 5.875 ns   ; B[3] ; D[3] ; clk        ;
; N/A   ; None         ; 5.835 ns   ; C[6] ; S[6] ; clk        ;
; N/A   ; None         ; 5.810 ns   ; C[5] ; D[5] ; clk        ;
; N/A   ; None         ; 5.722 ns   ; A[7] ; D[7] ; clk        ;
; N/A   ; None         ; 5.675 ns   ; B[5] ; D[5] ; clk        ;
; N/A   ; None         ; 5.656 ns   ; B[7] ; D[7] ; clk        ;
; N/A   ; None         ; 5.631 ns   ; B[5] ; S[5] ; clk        ;
; N/A   ; None         ; 5.610 ns   ; A[5] ; D[5] ; clk        ;
; N/A   ; None         ; 5.378 ns   ; A[5] ; S[5] ; clk        ;
; N/A   ; None         ; 5.351 ns   ; C[5] ; S[5] ; clk        ;
+-------+--------------+------------+------+------+------------+


+--------------------------------------------------------------+
; tpd                                                          ;
+-------+-------------------+-----------------+---------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From    ; To   ;
+-------+-------------------+-----------------+---------+------+
; N/A   ; None              ; 9.989 ns        ; RSA[0]  ; S[7] ;
; N/A   ; None              ; 9.852 ns        ; RWDA[0] ; D[6] ;
; N/A   ; None              ; 9.843 ns        ; RSA[1]  ; S[7] ;
; N/A   ; None              ; 9.836 ns        ; RWDA[1] ; D[6] ;
; N/A   ; None              ; 9.674 ns        ; RSA[1]  ; S[0] ;
; N/A   ; None              ; 9.619 ns        ; RSA[0]  ; S[0] ;
; N/A   ; None              ; 9.436 ns        ; RWDA[0] ; D[0] ;
; N/A   ; None              ; 9.352 ns        ; RSA[1]  ; S[3] ;
; N/A   ; None              ; 9.334 ns        ; RWDA[0] ; D[4] ;
; N/A   ; None              ; 9.318 ns        ; RWDA[1] ; D[4] ;
; N/A   ; None              ; 9.289 ns        ; RSA[0]  ; S[3] ;
; N/A   ; None              ; 9.217 ns        ; RWDA[1] ; D[2] ;
; N/A   ; None              ; 9.180 ns        ; RSA[1]  ; S[1] ;
; N/A   ; None              ; 9.176 ns        ; RWDA[1] ; D[0] ;
; N/A   ; None              ; 9.117 ns        ; RSA[0]  ; S[1] ;
; N/A   ; None              ; 9.115 ns        ; RWDA[0] ; D[2] ;
; N/A   ; None              ; 8.810 ns        ; RSA[0]  ; S[6] ;
; N/A   ; None              ; 8.777 ns        ; RSA[1]  ; S[2] ;
; N/A   ; None              ; 8.714 ns        ; RSA[0]  ; S[2] ;
; N/A   ; None              ; 8.699 ns        ; RSA[1]  ; S[4] ;
; N/A   ; None              ; 8.636 ns        ; RSA[0]  ; S[4] ;
; N/A   ; None              ; 8.470 ns        ; RWDA[1] ; D[1] ;
; N/A   ; None              ; 8.448 ns        ; RWDA[0] ; D[7] ;
; N/A   ; None              ; 8.447 ns        ; RWDA[0] ; D[3] ;
; N/A   ; None              ; 8.436 ns        ; RWDA[1] ; D[3] ;
; N/A   ; None              ; 8.433 ns        ; RWDA[1] ; D[7] ;
; N/A   ; None              ; 8.401 ns        ; RWDA[0] ; D[5] ;
; N/A   ; None              ; 8.386 ns        ; RWDA[1] ; D[5] ;
; N/A   ; None              ; 8.386 ns        ; RSA[1]  ; S[6] ;
; N/A   ; None              ; 8.385 ns        ; RWDA[0] ; D[1] ;
; N/A   ; None              ; 8.324 ns        ; RSA[0]  ; S[5] ;
; N/A   ; None              ; 7.999 ns        ; RSA[1]  ; S[5] ;
+-------+-------------------+-----------------+---------+------+


+---------------------------------------------------------------------+
; th                                                                  ;
+---------------+-------------+-----------+---------+------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To   ; To Clock ;
+---------------+-------------+-----------+---------+------+----------+
; N/A           ; None        ; -2.247 ns ; i[3]    ; C[3] ; clk      ;
; N/A           ; None        ; -2.252 ns ; i[3]    ; A[3] ; clk      ;
; N/A           ; None        ; -2.253 ns ; i[3]    ; B[3] ; clk      ;
; N/A           ; None        ; -2.266 ns ; i[0]    ; B[0] ; clk      ;
; N/A           ; None        ; -2.267 ns ; i[0]    ; C[0] ; clk      ;
; N/A           ; None        ; -2.338 ns ; i[0]    ; A[0] ; clk      ;
; N/A           ; None        ; -2.424 ns ; i[4]    ; B[4] ; clk      ;
; N/A           ; None        ; -2.425 ns ; i[4]    ; A[4] ; clk      ;
; N/A           ; None        ; -2.509 ns ; i[2]    ; C[2] ; clk      ;
; N/A           ; None        ; -2.509 ns ; i[2]    ; B[2] ; clk      ;
; N/A           ; None        ; -2.509 ns ; i[2]    ; A[2] ; clk      ;
; N/A           ; None        ; -2.513 ns ; i[7]    ; A[7] ; clk      ;
; N/A           ; None        ; -2.513 ns ; i[5]    ; C[5] ; clk      ;
; N/A           ; None        ; -2.514 ns ; i[5]    ; A[5] ; clk      ;
; N/A           ; None        ; -2.515 ns ; i[7]    ; B[7] ; clk      ;
; N/A           ; None        ; -2.515 ns ; i[5]    ; B[5] ; clk      ;
; N/A           ; None        ; -2.587 ns ; i[7]    ; C[7] ; clk      ;
; N/A           ; None        ; -2.874 ns ; i[1]    ; B[1] ; clk      ;
; N/A           ; None        ; -2.975 ns ; i[1]    ; A[1] ; clk      ;
; N/A           ; None        ; -2.987 ns ; i[4]    ; C[4] ; clk      ;
; N/A           ; None        ; -3.135 ns ; i[1]    ; C[1] ; clk      ;
; N/A           ; None        ; -3.449 ns ; we      ; A[0] ; clk      ;
; N/A           ; None        ; -3.449 ns ; we      ; A[1] ; clk      ;
; N/A           ; None        ; -3.449 ns ; we      ; A[2] ; clk      ;
; N/A           ; None        ; -3.449 ns ; we      ; A[3] ; clk      ;
; N/A           ; None        ; -3.486 ns ; i[6]    ; C[6] ; clk      ;
; N/A           ; None        ; -3.487 ns ; i[6]    ; A[6] ; clk      ;
; N/A           ; None        ; -3.607 ns ; we      ; C[0] ; clk      ;
; N/A           ; None        ; -3.607 ns ; we      ; C[1] ; clk      ;
; N/A           ; None        ; -3.607 ns ; we      ; C[2] ; clk      ;
; N/A           ; None        ; -3.607 ns ; we      ; C[3] ; clk      ;
; N/A           ; None        ; -3.607 ns ; we      ; C[4] ; clk      ;
; N/A           ; None        ; -3.609 ns ; we      ; B[0] ; clk      ;
; N/A           ; None        ; -3.609 ns ; we      ; B[1] ; clk      ;
; N/A           ; None        ; -3.609 ns ; we      ; B[2] ; clk      ;
; N/A           ; None        ; -3.609 ns ; we      ; B[3] ; clk      ;
; N/A           ; None        ; -3.669 ns ; i[6]    ; B[6] ; clk      ;
; N/A           ; None        ; -3.733 ns ; RWDA[0] ; B[0] ; clk      ;
; N/A           ; None        ; -3.733 ns ; RWDA[0] ; B[1] ; clk      ;
; N/A           ; None        ; -3.733 ns ; RWDA[0] ; B[2] ; clk      ;
; N/A           ; None        ; -3.733 ns ; RWDA[0] ; B[3] ; clk      ;
; N/A           ; None        ; -3.735 ns ; RWDA[0] ; A[0] ; clk      ;
; N/A           ; None        ; -3.735 ns ; RWDA[0] ; A[1] ; clk      ;
; N/A           ; None        ; -3.735 ns ; RWDA[0] ; A[2] ; clk      ;
; N/A           ; None        ; -3.735 ns ; RWDA[0] ; A[3] ; clk      ;
; N/A           ; None        ; -3.811 ns ; RWDA[1] ; C[0] ; clk      ;
; N/A           ; None        ; -3.811 ns ; RWDA[1] ; C[1] ; clk      ;
; N/A           ; None        ; -3.811 ns ; RWDA[1] ; C[2] ; clk      ;
; N/A           ; None        ; -3.811 ns ; RWDA[1] ; C[3] ; clk      ;
; N/A           ; None        ; -3.811 ns ; RWDA[1] ; C[4] ; clk      ;
; N/A           ; None        ; -3.813 ns ; RWDA[1] ; B[0] ; clk      ;
; N/A           ; None        ; -3.813 ns ; RWDA[1] ; B[1] ; clk      ;
; N/A           ; None        ; -3.813 ns ; RWDA[1] ; B[2] ; clk      ;
; N/A           ; None        ; -3.813 ns ; RWDA[1] ; B[3] ; clk      ;
; N/A           ; None        ; -3.815 ns ; RWDA[1] ; A[0] ; clk      ;
; N/A           ; None        ; -3.815 ns ; RWDA[1] ; A[1] ; clk      ;
; N/A           ; None        ; -3.815 ns ; RWDA[1] ; A[2] ; clk      ;
; N/A           ; None        ; -3.815 ns ; RWDA[1] ; A[3] ; clk      ;
; N/A           ; None        ; -4.611 ns ; we      ; A[4] ; clk      ;
; N/A           ; None        ; -4.611 ns ; we      ; A[5] ; clk      ;
; N/A           ; None        ; -4.611 ns ; we      ; A[6] ; clk      ;
; N/A           ; None        ; -4.611 ns ; we      ; A[7] ; clk      ;
; N/A           ; None        ; -4.758 ns ; we      ; C[5] ; clk      ;
; N/A           ; None        ; -4.758 ns ; we      ; C[6] ; clk      ;
; N/A           ; None        ; -4.758 ns ; we      ; C[7] ; clk      ;
; N/A           ; None        ; -4.766 ns ; we      ; B[4] ; clk      ;
; N/A           ; None        ; -4.766 ns ; we      ; B[5] ; clk      ;
; N/A           ; None        ; -4.766 ns ; we      ; B[6] ; clk      ;
; N/A           ; None        ; -4.766 ns ; we      ; B[7] ; clk      ;
; N/A           ; None        ; -4.890 ns ; RWDA[0] ; B[4] ; clk      ;
; N/A           ; None        ; -4.890 ns ; RWDA[0] ; B[5] ; clk      ;
; N/A           ; None        ; -4.890 ns ; RWDA[0] ; B[6] ; clk      ;
; N/A           ; None        ; -4.890 ns ; RWDA[0] ; B[7] ; clk      ;
; N/A           ; None        ; -4.897 ns ; RWDA[0] ; A[4] ; clk      ;
; N/A           ; None        ; -4.897 ns ; RWDA[0] ; A[5] ; clk      ;
; N/A           ; None        ; -4.897 ns ; RWDA[0] ; A[6] ; clk      ;
; N/A           ; None        ; -4.897 ns ; RWDA[0] ; A[7] ; clk      ;
; N/A           ; None        ; -4.962 ns ; RWDA[1] ; C[5] ; clk      ;
; N/A           ; None        ; -4.962 ns ; RWDA[1] ; C[6] ; clk      ;
; N/A           ; None        ; -4.962 ns ; RWDA[1] ; C[7] ; clk      ;
; N/A           ; None        ; -4.970 ns ; RWDA[1] ; B[4] ; clk      ;
; N/A           ; None        ; -4.970 ns ; RWDA[1] ; B[5] ; clk      ;
; N/A           ; None        ; -4.970 ns ; RWDA[1] ; B[6] ; clk      ;
; N/A           ; None        ; -4.970 ns ; RWDA[1] ; B[7] ; clk      ;
; N/A           ; None        ; -4.977 ns ; RWDA[1] ; A[4] ; clk      ;
; N/A           ; None        ; -4.977 ns ; RWDA[1] ; A[5] ; clk      ;
; N/A           ; None        ; -4.977 ns ; RWDA[1] ; A[6] ; clk      ;
; N/A           ; None        ; -4.977 ns ; RWDA[1] ; A[7] ; clk      ;
+---------------+-------------+-----------+---------+------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 04 21:56:13 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Reg -c Reg --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "A[4]" (data pin = "RWDA[1]", clock pin = "clk") is 5.216 ns
    Info: + Longest pin to register delay is 7.609 ns
        Info: 1: + IC(0.000 ns) + CELL(0.847 ns) = 0.847 ns; Loc. = PIN_Y16; Fanout = 11; PIN Node = 'RWDA[1]'
        Info: 2: + IC(4.258 ns) + CELL(0.366 ns) = 5.471 ns; Loc. = LCCOMB_X6_Y4_N6; Fanout = 8; COMB Node = 'Decoder0~1'
        Info: 3: + IC(1.392 ns) + CELL(0.746 ns) = 7.609 ns; Loc. = LCFF_X21_Y3_N5; Fanout = 2; REG Node = 'A[4]'
        Info: Total cell delay = 1.959 ns ( 25.75 % )
        Info: Total interconnect delay = 5.650 ns ( 74.25 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.483 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.668 ns) + CELL(0.618 ns) = 2.483 ns; Loc. = LCFF_X21_Y3_N5; Fanout = 2; REG Node = 'A[4]'
        Info: Total cell delay = 1.472 ns ( 59.28 % )
        Info: Total interconnect delay = 1.011 ns ( 40.72 % )
Info: tco from clock "clk" to destination pin "D[4]" through register "C[4]" is 7.687 ns
    Info: + Longest clock path from clock "clk" to source register is 2.484 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.669 ns) + CELL(0.618 ns) = 2.484 ns; Loc. = LCFF_X6_Y4_N21; Fanout = 2; REG Node = 'C[4]'
        Info: Total cell delay = 1.472 ns ( 59.26 % )
        Info: Total interconnect delay = 1.012 ns ( 40.74 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 5.109 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X6_Y4_N21; Fanout = 2; REG Node = 'C[4]'
        Info: 2: + IC(1.362 ns) + CELL(0.053 ns) = 1.415 ns; Loc. = LCCOMB_X21_Y3_N2; Fanout = 1; COMB Node = 'Mux11~0'
        Info: 3: + IC(1.560 ns) + CELL(2.134 ns) = 5.109 ns; Loc. = PIN_T5; Fanout = 0; PIN Node = 'D[4]'
        Info: Total cell delay = 2.187 ns ( 42.81 % )
        Info: Total interconnect delay = 2.922 ns ( 57.19 % )
Info: Longest tpd from source pin "RSA[0]" to destination pin "S[7]" is 9.989 ns
    Info: 1: + IC(0.000 ns) + CELL(0.857 ns) = 0.857 ns; Loc. = PIN_AA17; Fanout = 8; PIN Node = 'RSA[0]'
    Info: 2: + IC(4.537 ns) + CELL(0.228 ns) = 5.622 ns; Loc. = LCCOMB_X21_Y3_N20; Fanout = 1; COMB Node = 'Mux0~0'
    Info: 3: + IC(2.379 ns) + CELL(1.988 ns) = 9.989 ns; Loc. = PIN_D13; Fanout = 0; PIN Node = 'S[7]'
    Info: Total cell delay = 3.073 ns ( 30.76 % )
    Info: Total interconnect delay = 6.916 ns ( 69.24 % )
Info: th for register "C[3]" (data pin = "i[3]", clock pin = "clk") is -2.247 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.484 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.669 ns) + CELL(0.618 ns) = 2.484 ns; Loc. = LCFF_X6_Y4_N23; Fanout = 2; REG Node = 'C[3]'
        Info: Total cell delay = 1.472 ns ( 59.26 % )
        Info: Total interconnect delay = 1.012 ns ( 40.74 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.880 ns
        Info: 1: + IC(0.000 ns) + CELL(0.827 ns) = 0.827 ns; Loc. = PIN_V14; Fanout = 3; PIN Node = 'i[3]'
        Info: 2: + IC(3.744 ns) + CELL(0.309 ns) = 4.880 ns; Loc. = LCFF_X6_Y4_N23; Fanout = 2; REG Node = 'C[3]'
        Info: Total cell delay = 1.136 ns ( 23.28 % )
        Info: Total interconnect delay = 3.744 ns ( 76.72 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Tue Jan 04 21:56:13 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


