# 基本组成
***
## 冯诺依曼机
### 基本特点
* > 由**运算器** **控制器** **存储器** **输入设备** **输出设备**组成
* > 指令（操作码 与 地址码）与数据以相同地位，以二进制形式存储在存储器中，并按地址寻访
* > 程序存放在存储器中
* > **以运算器为中心**&emsp;![图例](https://test1.jsdelivr.net/gh/sakurakouji-luna/pic@main/it/CO/BasicOrganization/结构框图（运算器为核心）.png)
  > *数据流*
  > >数据流由输入设备进入运算器，随后存入存储器。存储器中的数据经过运算器运算后再存入存储器，数据经过运算器从输出设备输出。控制器也可以调用存储器中的数据。
  > 
  > *控制*
  > > 控制器控制其他四个部分
  >
  > <br>
  >
  > **以存储器为中心**&emsp;![图例](https://test1.jsdelivr.net/gh/sakurakouji-luna/pic@main/it/CO/BasicOrganization/结构框图（存储器为核心）.png)
  > *数据流*
  > >数据流由输入设备进入存储器。随后可以进入运算器计算，运算器将运算结果存入存储器。存储器中的数据经过输出设备输出。控制器也可以调用存储器中的数据。
  > 
  > *控制*
  > > 控制器控制其他四个部分

![层次化](https://test1.jsdelivr.net/gh/sakurakouji-luna/pic@main/it/CO/BasicOrganization/计算机系统层次.png)

<br>

### 硬件框图
<table>
  <tr>
    <td>运算器</td>
    <td rowspan="2">CPU</td>
    <td rowspan="3">主机</td>
    <td rowspan="6">硬件</td>
  </tr>
  <tr>
    <td>控制器</td>
  </tr>
  <tr>
    <td rowspan="2">存储器</td>
    <td>主存</td>
  </tr>
  <tr>
    <td>辅存</td>
    <td></td>
  </tr>
  <tr>
    <td>输出设备</td>
    <td></td>
    <td rowspan="2">IO设备</td>
  </tr>
  <tr>
    <td>输入设备</td>
    <td></td>
  </tr>
</table>

<br>

* 主存储器
  >  * 存储体
  >    > 由若干个存储元件构成的若干个存储单元构成。存储单元用于存放一串二进制代码，这段代码的*组合*称为**存储字**，这段代码的*位数*称为**存储字长**。为每个存储单元赋予一个地址。
  >  * MAR（存储器地址寄存器）
  >    > 用于保存存储单元的地址，反映存储单元的个数。
  >  * MDR（存储器数据寄存器）
  >    > 用于暂存数据，反映存储单元的字长。

<br>

* 运算器
  >  * ACC（累加器） 
  >  * ALU（算术逻辑运算单元）
  >  * MQ（乘商寄存器）
  >  * X（操作数寄存器） 
  > ![四则运算](https://test1.jsdelivr.net/gh/sakurakouji-luna/pic@main/it/CO/BasicOrganization/四则运算.png)

<br>

* 控制器
  >  * CU（控制单元）
  >    > 执行指令
  >  * IR（指令寄存器）
  >    > 存放当前想要执行的指令
  >  * PC（程序计数器）
  >    > 存放当前想要执行的指令之地址，具有计数功能PC+1->PC（取下一个要执行的指令之地址）

<br>

**完成一条取数指令**
* 取指令
  > 通过**PC**（程序计数器）存放的**地址访问MAR**（存储器地址寄存器），**MAR**（存储器地址寄存器）**访问**存储体指定地址上的**指令**并由存储体**寄存于MDR**（存储器数据寄存器），最后由**MDR**（存储器数据寄存器）将指令**送入IR**（指令寄存器）
* 分析执行指令
  > **IR**（指令寄存器）将寄存的指令**操作码**送入**CU**（控制单元）进行分析执行
* 取数指令执行的过程
  > IR（指令寄存器）将寄存的指令地址码送入MAR（存储器地址寄存器），MAR（存储器地址寄存器）访问存储体指定地址上的数据并由存储体寄存于MDR（存储器数据寄存器），最后由MDR（存储器数据寄存器）将数据送入ACC（累加器）

![图例](https://test1.jsdelivr.net/gh/sakurakouji-luna/pic@main/it/CO/BasicOrganization/硬件框图.png)


<br>

**系统复杂性管理**
* 层次化
  > 设计的系统分为多个子模块
* 模块化
  > 明确定义的功能和接口
* 规则化
  > 使之易重用