<div align="center">

# ğŸ’» Ejemplos de DiseÃ±o FPGA

**[ğŸ‡¬ğŸ‡§ English](README.md)** | **[ğŸ‡ªğŸ‡¸ EspaÃ±ol](README.es.md)**

</div>

---

Esta carpeta contiene ejemplos completos de diseÃ±o FPGA con cÃ³digo fuente completo en **VHDL** y **Verilog**. Cada proyecto incluye todos los archivos necesarios para compilar, simular y programar tu placa.

## ğŸ“‚ Estructura de Carpetas

```
examples/
â”œâ”€â”€ vhdl/                      # Ejemplos en VHDL
â”‚   â”œâ”€â”€ led_blink/
â”‚   â”œâ”€â”€ uart_echo/
â”‚   â”œâ”€â”€ button_led/
â”‚   â”œâ”€â”€ seven_segment/
â”‚   â”œâ”€â”€ spi_test/
â”‚   â”œâ”€â”€ i2c_scanner/
â”‚   â””â”€â”€ peripheral_demo/
â”‚
â””â”€â”€ verilog/                   # Ejemplos en Verilog
    â”œâ”€â”€ led_blink/
    â”œâ”€â”€ uart_echo/
    â”œâ”€â”€ button_led/
    â”œâ”€â”€ seven_segment/
    â”œâ”€â”€ spi_test/
    â”œâ”€â”€ i2c_scanner/
    â””â”€â”€ peripheral_demo/
```

## ğŸ¯ Ejemplos Disponibles

### ğŸŸ¢ Nivel Principiante

| Proyecto | DescripciÃ³n | Habilidades Aprendidas |
|----------|-------------|------------------------|
| **led_blink** | Parpadeo de LEDs a 1Hz | Divisores de reloj, E/S bÃ¡sica |
| **button_led** | Mapeo de botones a LEDs | Manejo de entradas, antirrebote |
| **seven_segment** | Contador en 7 segmentos | ConversiÃ³n BCD, multiplexaciÃ³n |

### ğŸŸ¡ Nivel Intermedio

| Proyecto | DescripciÃ³n | Habilidades Aprendidas |
|----------|-------------|------------------------|
| **uart_echo** | Eco por UART | ComunicaciÃ³n serial, mÃ¡quinas de estado |
| **spi_test** | ComunicaciÃ³n con flash SPI | Protocolo SPI, control de tiempos |

### ğŸ”´ Nivel Avanzado

| Proyecto | DescripciÃ³n | Habilidades Aprendidas |
|----------|-------------|------------------------|
| **i2c_scanner** | Escaneo de bus I2C | Protocolo I2C, bus multi-master |
| **peripheral_demo** | IntegraciÃ³n completa del sistema | DiseÃ±o de sistemas, gestiÃ³n de recursos |

## ğŸš€ CÃ³mo Usar

### 1. Elige tu HDL

Selecciona **VHDL** o **Verilog** segÃºn tu preferencia u objetivos de aprendizaje:

```bash
# Para VHDL
cd vhdl/led_blink

# Para Verilog
cd verilog/led_blink
```

### 2. Abrir en Gowin EDA

Cada carpeta de proyecto contiene un archivo de proyecto `.gpr`:

1. Inicia **Gowin EDA**
2. Haz clic en **File â†’ Open** o presiona `Ctrl+O`
3. Navega a la carpeta del proyecto
4. Selecciona el archivo `.gpr`
5. El proyecto se abrirÃ¡ con todas las fuentes configuradas

### 3. Compilar el Proyecto

**Usando la GUI:**
1. Haz clic en **Process â†’ Synthesize** (o presiona `F11`)
2. Haz clic en **Process â†’ Place & Route** (o presiona `F9`)
3. Haz clic en **Process â†’ Generate Bitstream** (o presiona `F5`)

**Usando la Consola TCL:**
```tcl
run all
```

### 4. Programar tu Placa

1. Conecta tu placa vÃ­a USB
2. Haz clic en **Tools â†’ Programmer** (o presiona `Ctrl+Alt+F`)
3. Haz clic en **Scan Device**
4. Selecciona tu FPGA de la lista
5. El bitstream ya deberÃ­a estar cargado
6. Haz clic en **Program/Configure**

## ğŸ“‹ Contenido del Proyecto

Cada proyecto de ejemplo incluye:

```
nombre_proyecto/
â”œâ”€â”€ README.md              # DocumentaciÃ³n especÃ­fica del proyecto
â”œâ”€â”€ nombre_proyecto.gpr    # Archivo de proyecto Gowin
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ top.vhd/.v        # Archivo de diseÃ±o top-level
â”‚   â”œâ”€â”€ modulo1.vhd/.v    # Archivos de diseÃ±o adicionales
â”‚   â””â”€â”€ modulo2.vhd/.v
â”œâ”€â”€ constraints/
â”‚   â””â”€â”€ board.cst         # Restricciones de pines y timing
â”œâ”€â”€ sim/
â”‚   â””â”€â”€ testbench.vhd/.v  # Testbench de simulaciÃ³n (si estÃ¡ disponible)
â””â”€â”€ docs/
    â”œâ”€â”€ schematic.png     # Diagrama de bloques
    â””â”€â”€ timing.png        # Diagrama de tiempos (si aplica)
```

## ğŸ“ Ruta de Aprendizaje

### Para Principiantes

1. **Comienza con:** `led_blink`
   - Entiende las seÃ±ales de reloj
   - Aprende E/S bÃ¡sica
   - FamiliarÃ­zate con el flujo de Gowin EDA

2. **Luego prueba:** `button_led`
   - AÃ±ade manejo de entradas
   - Aprende sobre antirrebote
   - Entiende lÃ³gica combinacional vs secuencial

3. **Siguiente paso:** `seven_segment`
   - Trabaja con codificaciÃ³n BCD
   - Aprende tÃ©cnicas de multiplexaciÃ³n
   - Crea patrones de salida mÃ¡s complejos

### Para Usuarios Intermedios

4. **Avanza a:** `uart_echo`
   - Implementa mÃ¡quinas de estado
   - Maneja comunicaciÃ³n serial
   - Trabaja con protocolos

5. **ContinÃºa con:** `spi_test`
   - Domina protocolos seriales sÃ­ncronos
   - Interfaz con hardware real (memoria flash)
   - Maneja requisitos de timing

### Para Usuarios Avanzados

6. **DesafÃ­ate con:** `i2c_scanner`
   - Implementa protocolos bidireccionales
   - Maneja escenarios multi-master
   - Depura problemas complejos de timing

7. **Completa con:** `peripheral_demo`
   - Integra mÃºltiples subsistemas
   - Gestiona recursos eficientemente
   - Crea sistemas FPGA completos

## ğŸ”§ GuÃ­a de PersonalizaciÃ³n

### Cambiar Frecuencia de Reloj

La mayorÃ­a de los diseÃ±os usan un divisor de reloj. Para modificar la velocidad de parpadeo o timing:

**VHDL:**
```vhdl
-- Original: parpadeo 1Hz (50MHz / 50000000 = 1Hz)
constant DIVIDER : integer := 50000000;

-- Modificado: parpadeo 2Hz
constant DIVIDER : integer := 25000000;
```

**Verilog:**
```verilog
// Original: parpadeo 1Hz
parameter DIVIDER = 50000000;

// Modificado: parpadeo 2Hz
parameter DIVIDER = 25000000;
```

### Adaptar a Diferentes Placas

Si estÃ¡s usando una placa diferente de esta serie:

1. **Actualiza restricciones de pines** en `constraints/board.cst`
2. **Verifica la frecuencia de reloj** coincide con el oscilador de tu placa
3. **Revisa niveles de voltaje E/S** en las restricciones
4. **Ajusta direcciones de perifÃ©ricos** si usas hardware diferente

### Agregar tus Propias CaracterÃ­sticas

1. Crea una nueva rama: `git checkout -b mi-caracteristica`
2. Modifica los archivos fuente
3. Prueba exhaustivamente
4. Documenta tus cambios
5. Â¡Considera contribuir de vuelta! (Ver [CONTRIBUTING.md](../CONTRIBUTING.md))

## ğŸ“Š SimulaciÃ³n

Algunos proyectos incluyen testbenches para simulaciÃ³n:

### Usando Simulador Gowin EDA

1. Abre el proyecto en Gowin EDA
2. Haz clic en **Tools â†’ Simulator**
3. AÃ±ade archivos testbench si no estÃ¡n incluidos
4. Haz clic en **Run Simulation**
5. Visualiza formas de onda en el visor integrado

### Usando ModelSim/QuestaSim

```bash
# Compilar VHDL
vcom -work work src/*.vhd
vcom -work work sim/testbench.vhd

# Ejecutar simulaciÃ³n
vsim -do "run -all" work.testbench

# Para Verilog
vlog -work work src/*.v
vlog -work work sim/testbench.v
vsim -do "run -all" work.testbench
```

### Usando GHDL (solo VHDL, cÃ³digo abierto)

```bash
# Analizar archivos
ghdl -a src/*.vhd
ghdl -a sim/testbench.vhd

# Elaborar
ghdl -e testbench

# Ejecutar
ghdl -r testbench --wave=output.ghw

# Visualizar con GTKWave
gtkwave output.ghw
```

## ğŸ’¡ Consejos y Buenas PrÃ¡cticas

### OrganizaciÃ³n del CÃ³digo
- âœ… MantÃ©n los mÃ³dulos pequeÃ±os y enfocados
- âœ… Usa nombres de seÃ±al significativos
- âœ… Comenta lÃ³gica compleja
- âœ… Sigue convenciones de nomenclatura consistentes

### Timing
- âœ… Siempre sincroniza entradas externas
- âœ… Evita bucles combinacionales
- âœ… Cumple restricciones de timing
- âœ… Usa resets sÃ­ncronos cuando sea posible

### DepuraciÃ³n
- âœ… Empieza simple, aÃ±ade complejidad gradualmente
- âœ… Usa LEDs para indicaciÃ³n rÃ¡pida de estado
- âœ… Implementa salida de depuraciÃ³n por UART
- âœ… Simula antes de sintetizar

### Uso de Recursos
- âœ… Revisa reportes de utilizaciÃ³n de recursos
- âœ… Optimiza rutas crÃ­ticas
- âœ… Usa RAM de bloques eficientemente
- âœ… Considera el consumo de energÃ­a

## ğŸ› Problemas Comunes

### Errores de SÃ­ntesis

**Problema:** "Signal not declared" (SeÃ±al no declarada)
- **SoluciÃ³n:** Verifica ortografÃ­a y alcance de declaraciones de seÃ±al

**Problema:** "Multiple drivers" (MÃºltiples conductores)
- **SoluciÃ³n:** AsegÃºrate que las seÃ±ales solo se conduzcan desde un proceso/bloque always

**Problema:** "Type mismatch" (Tipos no coinciden)
- **SoluciÃ³n:** Verifica que los tipos de datos coincidan en las asignaciones

### Problemas de Timing

**Problema:** El diseÃ±o no cumple timing
- **SoluciÃ³n:** AÃ±ade etapas de pipeline, reduce profundidad lÃ³gica o baja frecuencia de reloj

**Problema:** Advertencias de metaestabilidad
- **SoluciÃ³n:** AÃ±ade flip-flops sincronizadores para entradas asÃ­ncronas

### Problemas de Hardware

**Problema:** El diseÃ±o no funciona en hardware pero simula bien
- **SoluciÃ³n:** Revisa archivo de restricciones, verifica estÃ¡ndares E/S, aÃ±ade lÃ³gica de reset

**Problema:** Comportamiento intermitente
- **SoluciÃ³n:** Busca seÃ±ales no inicializadas, aÃ±ade resets apropiados

## ğŸ“š Recursos Adicionales

- ğŸ“– [GuÃ­a de Usuario Gowin EDA](https://www.gowinsemi.com/en/support/database/)
- ğŸ“˜ [Referencia VHDL](https://www.ics.uci.edu/~jmoorkan/vhdlref/)
- ğŸ“— [Referencia Verilog](https://www.asic-world.com/verilog/index.html)
- ğŸ¥ [Tutoriales en Video](https://youtube.com/@FPGAeduDesign)
- ğŸ’¬ [Discord de la Comunidad](https://discord.gg/fpgaedudesign)

## ğŸ¤ Contribuir

Â¿Encontraste un bug o quieres mejorar un ejemplo?

1. Haz fork del repositorio
2. Crea tu rama de caracterÃ­sticas: `git checkout -b feature/ejemplo-increible`
3. Haz commit de tus cambios: `git commit -m 'AÃ±adir ejemplo increÃ­ble'`
4. Push a la rama: `git push origin feature/ejemplo-increible`
5. Abre un Pull Request

Ver [CONTRIBUTING.md](../../CONTRIBUTING.md) para guÃ­as detalladas.

## ğŸ“ Â¿Necesitas Ayuda?

- ğŸ› **Â¿Encontraste un bug?** Abre un [issue](https://github.com/FPGAeduDesign/FPGAeduDesign-Boards/issues)
- ğŸ’¬ **Â¿Tienes preguntas?** Ãšnete a nuestro [Discord](https://discord.gg/fpgaedudesign)
- ğŸ“§ **Email de soporte:** support@fpgaedudesign.com
- ğŸ“– **DocumentaciÃ³n:** Consulta la [Wiki](https://wiki.fpgaedudesign.com)

---

<div align="center">

**Â¡Feliz programaciÃ³n!** ğŸš€ **Â¡No olvides revisar la [carpeta prebuilt](../prebuilt/) para binarios listos para flashear!**

</div>
