---
title: "DDS_Chap11_Logic Synthesis"
excerpt: "Chapter11_Logic Synthesis"

categories:
  - DesignOfDigitalSystem
tags:
  - [Design Of Digital System]

permalink: /categories/DDS/Chapter11_DSS

toc: true
toc_sticky: true

date: 2025-05-27
last_modified_at: 2025-05-27
---

# 📘 Chapter 11: Logic Synthesis

## 1. What is Logic Synthesis?
- 정의 및 목적
- Standard Cell Library
- 자동화된 설계 변환

## 2. Impact of Logic Synthesis
- 고수준 설계의 장점
- 빠른 반복 및 리디자인
- 기술 독립적 설계
- 재사용성 향상

## 3. Synthesis Design Flow
- Translation → Optimization → Mapping
- Netlist 생성
- Library binding

## 4. Verilog HDL Synthesis
- 합성 가능한 Verilog 구문
- `assign`, `always`, `if`, `case`, `for` 해석 방식
- latch 유도 주의
- 지연 무시 (`#`, delay)

## 5. Modeling Tips for Logic Synthesis
- 표현 스타일 (assign vs. 구조화)
- mux 구현 방법
- arithmetic operator 사용 주의
- 파티셔닝 기법 (parallel, vertical)

## 6. Examples
- 4-bit magnitude comparator (RTL → Gate level)
- FSM 기반 자동판매기 설계
- Multiplier sharing 예제

## 7. Coding Guideline
- 합성 불가 구문
- latch 방지 기법
- gated clock/feedback 방지
- loop 구조 작성법
- don't care 최적화

## 8. Summary
- 로직 합성 흐름 요약
- 효율적 RTL 작성 방법 정리

---

# 1. What is Logic Synthesis? – 로직 합성의 정의와 목적

## ✅ 개념 흐름 요약
**Logic Synthesis**는 Verilog 등의 HDL로 작성된 **추상적인 설계(behavioral/RTL level)**를  
**게이트 수준 회로(Gate-Level Netlist)**로 변환하는 자동화 과정이다.

즉, 사람이 쓴 코드 → 실제 회로로 변환하는 컴파일 과정이며,  
표준 셀 라이브러리를 기준으로 최적화된 회로가 자동 생성된다.

---

## ✅ 정의

> Logic Synthesis는 HDL로 표현된 설계를 **논리 게이트 수준 회로**로 변환하는 과정이다.

- 입력: RTL 또는 behavioral level Verilog 코드
- 출력: gate-level netlist (논리 회로 연결망)
- 도구: Synopsys Design Compiler, Cadence Genus, etc.

---

## ✅ 목적

- **회로 자동 생성**: 수작업 설계 부담 감소
- **반복 설계/수정 용이**: 고수준 설계 수정 → 하드웨어 자동 업데이트
- **기술 독립성**: 설계는 유지하고 타 공정으로 포팅 가능
- **표준 셀 최적화**: delay, 면적, 전력 등 자동 최적화 가능

---

## ✅ Standard Cell Library

- Synthesis 도구는 **표준 셀 라이브러리**를 참조하여 회로 구성
- 각 셀은 특정 기능을 수행하는 **gate-level 회로 블록**
- 예:
  - INVX1: 인버터
  - NAND2X2: 2-input NAND (drive strength 2)
  - DFFPOSX1: positive edge-triggered DFF

```text
[Verilog 코드]
→ Logic Synthesis
→ Netlist (AND, OR, INV, DFF 등으로 구성)
→ 실제 셀 라이브러리 매핑
```

---

## ✅ 예시 흐름도

```text
Verilog HDL
  ↓
Synthesis Tool
  ↓
Optimized Netlist (gate-level)
```

---

## ✅ 정리 포인트

| 항목               | 설명                                         |
|--------------------|----------------------------------------------|
| 정의               | HDL → 게이트 수준 회로로 자동 변환            |
| 입력               | Verilog RTL, FSM, behavioral 설계             |
| 출력               | Gate-Level Netlist (`.v`, `.edf`, `.db` 등)  |
| 참조 정보           | Standard Cell Library                        |
| 목적               | 생산성 향상, 최적화, 반복 설계 지원           |

> ✅ Logic Synthesis는 **디지털 설계 자동화 흐름의 핵심 단계**이며,  
> **Verilog 코드의 품질이 회로 품질로 직결**되므로 RTL 작성이 매우 중요하다.

---

# 2. Impact of Logic Synthesis – 로직 합성의 효과와 중요성

## ✅ 개념 흐름 요약
Logic synthesis는 단순히 코드를 회로로 바꾸는 것을 넘어  
**디지털 시스템 설계 방식 자체에 큰 영향을 미치는 핵심 기술**이다.

합성 도구 덕분에 설계자는 하드웨어를 **소프트웨어처럼 추상화하여 작성**하고,  
반복적인 수정을 빠르게 반영할 수 있으며, 다양한 기술에 **독립적인 설계**를 할 수 있다.

---

## ✅ 주요 효과 및 이점

### 🎯 1. 고수준 설계 가능

- 이전에는 논리 게이트 단위로 직접 회로 설계
- 이제는 **행동 기반(Behavioral/RTL)**로 추상적 코드 작성 가능
- 생산성과 가독성 향상

```verilog
assign y = (a & b) | (~a & c);  // 예전엔 직접 NAND/NOR 배치
```

---

### 🎯 2. 빠른 반복 설계 지원 (Fast Design Iteration)

- Verilog 코드 수정 → 재합성 → 새 Netlist 자동 생성
- 여러 버전의 설계 테스트/비교가 용이

```text
수정 → 합성 → 시뮬레이션 → 타이밍 분석 → 반복
```

---

### 🎯 3. 기술 독립적 설계 (Technology Independence)

- 동일한 RTL 코드 → 다양한 파운드리 공정에 적용 가능
- 셀 라이브러리만 교체하면 합성 가능

```text
삼성 14nm ↔ TSMC 5nm ↔ Intel 10nm 모두 대응 가능
```

---

### 🎯 4. 설계 재사용성 향상

- 파라미터화된 코드, 모듈화된 구조 → IP화 용이
- 다른 프로젝트/제품 간 모듈 복사 및 재사용 가능

```verilog
parameter WIDTH = 8;
input [WIDTH-1:0] a, b;
```

---

## ✅ 정리 포인트

| 항목                   | 설명                                                |
|------------------------|-----------------------------------------------------|
| 고수준 추상화 지원      | 행동 기반 Verilog 작성 가능                         |
| 반복 설계 최적화        | 설계 수정 후 빠른 재합성으로 생산성 향상             |
| 기술 독립성 확보        | 다양한 셀 라이브러리에 대응 가능                     |
| 설계 재사용성 향상      | 파라미터화 + 모듈화로 IP화 및 이식성 증가             |

> ✅ Logic synthesis는 단순한 변환 도구가 아니라,  
> **현대 디지털 시스템 설계 방식을 가능케 한 핵심 기술**이다.

---

# 3. Synthesis Design Flow – 로직 합성 설계 흐름

## ✅ 개념 흐름 요약
로직 합성은 단순한 변환이 아니라 **구조적 최적화와 매핑**을 포함한 일련의 설계 과정이다.  
Verilog → 게이트 수준으로 변환되기까지 **3단계 핵심 절차**가 있다:

---

## ✅ 1. Translation

- 고수준 Verilog HDL 코드를 **중간 표현(Intermediate Netlist)**으로 변환
- `always`, `assign`, `case`, `if` 등을 회로 구조로 해석
- FSM, MUX, Arithmetic 회로 등 인식

```text
RTL Verilog
  ↓
중간 네트리스트 구조 (non-optimized)
```

---

## ✅ 2. Optimization

- 회로 기능을 유지하면서 논리 구조를 최적화
- 목표: **게이트 수, 전력, 지연 최소화**
- 예:
  - 공통 부분 제거
  - constant folding
  - dead logic 제거

```text
중간 구조
  ↓
논리 최적화 (기능 동일, 구조 더 간단)
```

---

## ✅ 3. Technology Mapping

- 최적화된 구조를 **Standard Cell Library의 게이트**로 매핑
- 예: AND2, INVX1, DFFPOS 등으로 변환
- 사용된 셀에 따라 실제 회로가 구성됨

```text
게이트 수준 회로
  ↓
Netlist (.v, .edf) + 라이브러리 셀로 구성
```

---

## ✅ 전체 합성 흐름 다이어그램

```text
[ RTL Verilog ]
      ↓ Translation
[ 중간 논리 표현 ]
      ↓ Optimization
[ 최적화된 구조 ]
      ↓ Mapping
[ Gate-Level Netlist ]
```

---

## ✅ Netlist 구성 예시

```verilog
module mux2(output y, input a, b, sel);
  wire nsel, t1, t2;

  not  U1(nsel, sel);
  and  U2(t1, a, nsel);
  and  U3(t2, b, sel);
  or   U4(y, t1, t2);
endmodule
```

---

## ✅ Library Binding

- 각 논리 연산자는 **standard cell**로 연결됨
- `.lib`, `.db`, `.v` 등 파일이 매핑 기준
- 타이밍, 면적, 전력 등의 정보 포함

---

## ✅ 정리 포인트

| 단계            | 설명                                        |
|-----------------|---------------------------------------------|
| Translation     | RTL → 논리 표현 변환                         |
| Optimization    | 논리 회로를 간결하게 정리                    |
| Technology Mapping | 최적화된 회로를 표준 셀로 매핑               |
| 결과물           | Gate-Level Netlist (.v 등)                  |

> ✅ Synthesis Flow는 단순 변환이 아닌,  
> **구조 최적화 + 표준 셀 기반 회로 구성의 자동화 과정**이다.

---

# 4. Verilog HDL Synthesis – 합성 가능한 Verilog 구문

## ✅ 개념 흐름 요약
Verilog로 작성된 코드가 실제 회로로 변환되기 위해서는  
**합성 도구(synthesis tool)가 이해 가능한 문법**이어야 한다.  
일부 문법은 시뮬레이션에서는 가능하지만 **합성 불가(synthesis unsupported)** 하므로 주의가 필요하다.

---

## ✅ 4.1 합성 가능한 기본 구문

| 문법 구성     | 사용 가능 여부 | 합성 시 회로 형태      |
|---------------|----------------|------------------------|
| `assign`      | ✅ 가능        | 조합 논리              |
| `always @(...)` | ✅ 가능      | 조합 or 순차 논리      |
| `if`, `else`  | ✅ 가능        | MUX or 조건 논리       |
| `case`        | ✅ 가능        | MUX or Decoder         |
| `for`         | ✅ 가능 (unrolled) | 반복된 구조 (generate) |
| `parameter`   | ✅ 가능        | 파라미터화 회로 구성   |

---

## ✅ 4.2 비합성 요소 주의사항

| 문법/요소         | 합성 여부 | 설명                                      |
|-------------------|-----------|-------------------------------------------|
| `initial`         | ❌ 불가    | 시뮬레이션 초기화용, 하드웨어로 구현 안됨 |
| `#delay`          | ❌ 불가    | 시뮬레이션 시간 제어, 실제 하드웨어에서 무의미 |
| `force/release`   | ❌ 불가    | 강제 지정, 테스트벤치 전용                |
| `$display`, `$monitor` | ❌ 불가 | 출력용 디버깅 함수                         |
| `$random`, `$readmemh` | ❌ 불가 | 시뮬레이션 I/O 함수                       |

---

## ✅ 4.3 latch 유도 주의

```verilog
always @(a or b)
  if (sel)
    y = a;    // sel이 false일 경우 y는 그대로 유지 → latch 발생!
```

- 모든 경우에 대해 출력을 정의하지 않으면 → 합성 시 latch 생김
- **latch는 timing에 민감하고 예측 어려움 → 가능하면 피할 것**

✅ 해결법: `else` 블록으로 모든 경우 처리
```verilog
always @(a or b or sel)
  if (sel) y = a;
  else     y = b;
```

---

## ✅ 4.4 블록 스타일 주의

| 스타일        | 예시                                | 주의점                        |
|---------------|-------------------------------------|-------------------------------|
| 조합 논리용     | `always @(*)`                      | 모든 입력 포함, latch 방지     |
| 순차 논리용     | `always @(posedge clk)`            | FF로 합성됨                   |
| 비블로킹 할당   | `<=` (non-blocking)               | FF 동작에 필수                 |
| 블로킹 할당     | `=`                                | 조합 논리에 적합               |

---

## ✅ 4.5 Arithmetic Operator 합성

| 연산자 | 의미   | 합성 가능 여부 | 구현 회로         |
|--------|--------|----------------|------------------|
| `+`    | 덧셈   | ✅ 가능        | Ripple/Carry Lookahead |
| `-`    | 뺄셈   | ✅ 가능        | 덧셈 + 2's 보수        |
| `*`    | 곱셈   | ✅ 가능        | Area ↑, 속도 ↓       |
| `/`, `%` | 나눗셈 | ⚠️ 제한적 지원 | 일부 도구만 제한적 지원 |

---

## ✅ 정리 포인트

| 항목             | 설명                                         |
|------------------|----------------------------------------------|
| 합성 가능 구문     | `assign`, `always`, `if`, `case`, `for`, `parameter` 등 |
| 합성 불가 구문     | `initial`, `#delay`, `$display`, `force`, `random` 등 |
| latch 유도 방지     | 모든 조건 분기에 대해 출력을 정의해야 함         |
| 연산자 주의        | 곱셈, 나눗셈은 회로 면적 증가 및 합성 속도 저하 유발 가능 |

> ✅ "시뮬레이션에서 잘 돌아가는 코드"가 항상 **합성 가능한 회로**가 되는 것은 아니다!  
> **합성 가능 문법에 맞는 RTL 작성 습관이 필수적이다.**

---

# 5. Modeling Tips for Logic Synthesis – 합성 효율을 위한 RTL 작성 팁

## ✅ 개념 흐름 요약
합성 결과의 품질은 작성한 **Verilog 코드의 스타일**에 큰 영향을 받는다.  
동일한 동작을 하더라도 **어떻게 쓰느냐에 따라** 합성된 회로의 면적, 지연, 파워가 달라진다.

---

## ✅ 5.1 표현 방식 선택

### ▪️ assign vs always 블록

- `assign` 구문: **단순 조합 논리**에 유리
- `always @(*)` 블록: **조건문, 복잡한 논리** 표현에 적합

✅ 예:
```verilog
assign y = (sel) ? a : b;            // 간단 MUX
always @(*)                         // 복잡한 조건 분기
  case (sel)
    2'b00: y = a;
    2'b01: y = b;
    ...
  endcase
```

---

## ✅ 5.2 MUX 구현 방식

- `if`, `case` 구문 → MUX로 합성
- 누락된 조건 존재 시 → latch 발생 위험

✅ MUX 설계 시 모든 조건을 **명확히 정의**해야 함

---

## ✅ 5.3 Arithmetic 연산 주의

- `*`, `/`, `%` 연산은 회로 크기 증가 유발
- 복잡 연산은 **module화, 반복 구조화, sharing** 고려

✅ 곱셈기의 공유
```verilog
if (sel)
  out = a * b;
else
  out = a * c;
```
→ 동일한 곱셈기 1개로 공유 가능

---

## ✅ 5.4 병렬 분할 (Partitioning)

### ▪️ 수평 분할 (parallel partitioning)
- 각 서브블록이 **동시에 동작**
- 병렬로 처리 가능한 부분은 분리하여 표현

### ▪️ 수직 분할 (vertical partitioning)
- FSM + 연산기 등으로 역할 구분
- 제어부 / 데이터부로 나누어 모듈화

---

## ✅ 5.5 반복 회로 구조 (loop unrolling)

- `for` 문 사용 시 **인덱스가 정적 범위일 경우** → 반복 풀림 가능
- 내부에 latch 유도 요소 포함 시 주의

✅ 예:
```verilog
for (i = 0; i < 8; i = i + 1)
  assign sum[i] = a[i] ^ b[i];
```

→ 8개의 XOR 게이트로 합성

---

## ✅ 정리 포인트

| 팁 항목             | 설명                                       |
|----------------------|--------------------------------------------|
| 표현 방식 선택        | `assign`은 간단한 연산, `always`는 복잡 조건 |
| MUX 구현             | 모든 분기를 정의하여 latch 방지             |
| 연산기 활용           | `*`, `/` 등은 면적 고려 + 공유/모듈화       |
| 회로 분할            | 제어부/연산부 분리로 복잡도 감소             |
| 루프 설계            | 정적 범위로 `for` 작성하면 합성 최적화 가능   |

> ✅ Verilog 코드 작성 시 **합성 친화적인 스타일**을 적용하면  
> 성능 향상, 자원 절감, 검증 용이성까지 모두 향상된다.

---

# 6. Examples – 합성 예제 사례들

## ✅ 개념 흐름 요약
이번 장에서는 **로직 합성 흐름을 실제 Verilog 코드와 gate-level 결과**를 비교하면서,  
합성기의 동작을 이해하고 **최적화 포인트**를 파악할 수 있는 대표적인 예제를 제시한다.

---

## ✅ 예제 1: 4-bit Magnitude Comparator

### 🎯 RTL 코드

```verilog
module comp4(output a_gt_b, input [3:0] a, b);
  assign a_gt_b = (a > b);
endmodule
```

### 🎯 합성 결과
- 비교기 회로는 **4비트 비교기를 구성하는 논리 게이트**로 변환됨
- carry-chain 구조를 가지는 **계층적 비교기**로 매핑될 수 있음

---

## ✅ 예제 2: FSM 기반 자동판매기

### 🎯 설계 목표
- 입력: coin (동전 투입), sel (상품 선택)
- 출력: vend (상품 제공)
- 상태: IDLE, WAIT, DISPENSE 등

### 🎯 RTL 구현 핵심

```verilog
always @(posedge clk or posedge rst)
  if (rst) state <= IDLE;
  else begin
    case (state)
      IDLE:     if (coin) state <= WAIT;
      WAIT:     if (sel)  state <= DISPENSE;
      DISPENSE:           state <= IDLE;
      ...
    endcase
  end
```

- 합성 시 → 상태 레지스터 + MUX + 논리 조합 구조로 구현됨

---

## ✅ 예제 3: Multiplier Sharing (연산기 공유)

### 🎯 RTL 코드

```verilog
always @(posedge clk)
  if (sel)
    y <= a * b;
  else
    y <= a * c;
```

### 🎯 합성 최적화
- 기본적으로 **두 개의 곱셈기**가 필요한 상황
- 하지만 합성 도구는 이를 **공통 연산기 1개로 공유**하도록 최적화 가능

```text
  [ a ]
     ↘
      * → MUX → y
     ↗
  [ b ] [ c ] → MUX 선택
```

→ **하드웨어 자원 최적화**, 동작 동일

---

## ✅ 시사점

- **합성 결과는 항상 직관적인 형태가 아님**
- 동일한 RTL 구조도 **합성 도구의 설정과 표현 방식**에 따라 달라질 수 있음
- 공유, 반복 제거, 리소스 최적화는 대부분 자동으로 적용됨

---

## ✅ 정리 포인트

| 예제              | 주요 개념                        | 합성 결과 요약                        |
|-------------------|----------------------------------|----------------------------------------|
| Comparator         | 산술 비교                        | 조합 논리 + 게이트 최적화              |
| FSM 자판기         | 상태기반 동작                    | 상태 레지스터 + MUX + 조합 논리        |
| Multiplier Sharing | 조건 분기 연산 공유              | 곱셈기 공유를 통한 자원 절감           |

> ✅ 합성기를 신뢰하되, **코드를 어떻게 쓰느냐에 따라**  
> 자원 사용량과 회로 구조가 달라질 수 있다는 점을 인식하자.

---

# 7. Coding Guideline – 합성을 위한 Verilog 코딩 가이드라인

## ✅ 개념 흐름 요약
좋은 RTL 코드는 합성기의 성능을 극대화하고,  
**latch 유도 방지**, **불필요한 자원 사용 절감**, **회로 신뢰성 향상**에 기여한다.

합성을 고려한 코딩 스타일은 다음과 같은 주의점을 포함한다:

---

## ✅ 1. 합성 불가 구문 피하기

| 구문/문법       | 비고                     |
|------------------|--------------------------|
| `initial`        | 시뮬레이션 초기화 전용     |
| `#delay`         | 합성 대상 아님            |
| `$display` 등    | 디버깅 함수 (합성 불가)   |
| `force/release`  | 테스트벤치 용도           |

✅ **합성 대상 모듈에서는 사용 금지!**

---

## ✅ 2. Latch 유도 방지 (조건 누락)

```verilog
always @(*) begin
  if (sel) y = a;  // else 없음 → latch 발생!
end
```

✅ 해결 방법:

```verilog
always @(*) begin
  if (sel) y = a;
  else     y = b;  // 모든 조건에서 y 정의됨
end
```

- `case`, `if`, `for` 모두에 적용

---

## ✅ 3. Gated Clock / Feedback 방지

### ❌ 나쁜 예 (gated clock)
```verilog
always @(posedge (clk & enable)) ...
```

- 클럭에 논리를 걸면 **clock skew** 문제 발생

✅ 좋은 예:
```verilog
always @(posedge clk)
  if (enable) ...   // 동기 조건 분기
```

---

## ✅ 4. Loop 사용 시 주의

- `for`, `repeat` 문은 정적 범위일 경우만 허용
- 반복 횟수가 불확정한 루프는 합성 불가

✅ 예 (가능):
```verilog
for (i = 0; i < 8; i = i + 1)
  sum[i] = a[i] ^ b[i];
```

❌ 예 (불가능):
```verilog
while (a != b) ...  // 합성 불가!
```

---

## ✅ 5. Don't Care 조건 최적화

- case 문에서 `default:` 또는 `?` 사용 → **합성기 최적화 유도 가능**

✅ 예:
```verilog
case (sel)
  2'b00: y = a;
  2'b01: y = b;
  default: y = 1'bx;  // don't care
endcase
```

---

## ✅ 정리 포인트

| 주제                     | 요점 정리                                         |
|--------------------------|--------------------------------------------------|
| 합성 불가 구문            | `initial`, `#`, `$display` 등 사용 금지          |
| latch 방지               | 모든 조건에서 출력 정의 필요                     |
| gated clock 피하기        | 클럭 조건 분기 사용, 클럭 게이팅 금지            |
| 루프 사용 시 주의         | 정적 범위로만 작성, `while`/`forever` 지양       |
| don't care 활용           | `x`, `?`, `default` 활용하여 회로 최적화 유도     |

> ✅ 좋은 RTL 코드는 **합성 품질, 회로 신뢰성, 유지보수성까지 향상**시키는 핵심 요소다.

---

# 8. Summary – Logic Synthesis 요약 정리

## ✅ 전체 요약 흐름
Logic Synthesis는 Verilog HDL을 실제 하드웨어 회로로 자동 변환하는 핵심 단계로,  
디지털 시스템 설계의 **생산성**, **정확성**, **재사용성**을 획기적으로 향상시킨다.

---

## ✅ 핵심 키워드 요약

| 항목                  | 설명                                                   |
|------------------------|--------------------------------------------------------|
| Logic Synthesis        | Verilog → Gate-Level Netlist 변환 과정                 |
| Standard Cell Library  | 셀 단위 회로 구성 기준 (AND, INV, DFF 등)             |
| Synthesis Flow         | Translation → Optimization → Mapping                   |
| Synthesis Tools        | Design Compiler, Genus, Vivado Synthesis 등            |

---

## ✅ 합성 가능한 Verilog 문법

| 문법 유형         | 설명                                      |
|------------------|-------------------------------------------|
| `assign`         | 조합 논리                                  |
| `always @(*)`    | 조합 회로 (`if`, `case`, `for`) 포함        |
| `always @(posedge clk)` | 순차 회로 (register, FSM 등)           |
| `if`, `case`, `for` | 조건 분기 및 반복 구조 → MUX 또는 반복 회로로 변환 |
| 파라미터          | 가변 구조 설계 (parameterized design)     |

---

## ✅ 주의해야 할 사항

- **합성 불가 문법**: `initial`, `#delay`, `$display`, `while`, `force` 등
- **Latch 방지**: 모든 조건에서 출력이 정의되어야 함
- **Gated Clock 사용 금지**: clock tree skew 유발 가능
- **나눗셈/곱셈** 연산은 리소스 소모 큼 → 공유 or 최적화 필요

---

## ✅ 최적화 기법 및 스타일

- 반복 회로는 **for loop + 정적 범위**
- 조건문은 **모든 분기 정의 필수**
- 자주 쓰이는 연산은 **공통 연산기 공유**
- FSM은 **state register + case문** 구조로 표현

---

## ✅ 예제 요약

| 예제             | 적용 개념                           |
|------------------|--------------------------------------|
| 4-bit Comparator | 산술 비교 연산의 gate-level 변환      |
| FSM 자판기       | 상태 기반 설계 + 레지스터 및 논리    |
| Multiplier Sharing | 연산기 공유를 통한 면적 최적화        |

---

## ✅ 마무리 요약 문장

> ✅ Logic Synthesis는 단순한 변환을 넘어,  
> **고수준 설계를 실제 회로로 바꾸는 디지털 설계의 중심 축**이다.  
> RTL 코드를 합성 친화적으로 작성하는 습관이 곧 회로의 품질을 좌우한다.