Fitter report for ALU_unit
Fri Nov 24 15:57:24 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Nov 24 15:57:24 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; ALU_unit                                    ;
; Top-level Entity Name              ; ALU_unit                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M25SAE144C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 162 / 24,960 ( < 1 % )                      ;
;     Total combinational functions  ; 162 / 24,960 ( < 1 % )                      ;
;     Dedicated logic registers      ; 0 / 24,960 ( 0 % )                          ;
; Total registers                    ; 0                                           ;
; Total pins                         ; 53 / 101 ( 52 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 691,200 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 110 ( 0 % )                             ;
; Total PLLs                         ; 0 / 1 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M25SAE144C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-10        ;   2.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 287 ) ; 0.00 % ( 0 / 287 )         ; 0.00 % ( 0 / 287 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 287 ) ; 0.00 % ( 0 / 287 )         ; 0.00 % ( 0 / 287 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 271 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/3rd SEM/EE224/ALU/output_files/ALU_unit.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 162 / 24,960 ( < 1 % ) ;
;     -- Combinational with no register       ; 162                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 0                      ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 82                     ;
;     -- 3 input functions                    ; 71                     ;
;     -- <=2 input functions                  ; 9                      ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 150                    ;
;     -- arithmetic mode                      ; 12                     ;
;                                             ;                        ;
; Total registers*                            ; 0 / 25,426 ( 0 % )     ;
;     -- Dedicated logic registers            ; 0 / 24,960 ( 0 % )     ;
;     -- I/O registers                        ; 0 / 466 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 13 / 1,560 ( < 1 % )   ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 53 / 101 ( 52 % )      ;
;     -- Clock pins                           ; 5 / 6 ( 83 % )         ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )        ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 75 ( 0 % )         ;
; UFM blocks                                  ; 0 / 1 ( 0 % )          ;
; ADC blocks                                  ; 0 / 1 ( 0 % )          ;
; Total block memory bits                     ; 0 / 691,200 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 691,200 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )        ;
; PLLs                                        ; 0 / 1 ( 0 % )          ;
; Global signals                              ; 0                      ;
;     -- Global clocks                        ; 0 / 20 ( 0 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.3% / 0.3% / 0.4%     ;
; Peak interconnect usage (total/H/V)         ; 1.6% / 1.4% / 1.9%     ;
; Maximum fan-out                             ; 57                     ;
; Highest non-global fan-out                  ; 57                     ;
; Total fan-out                               ; 639                    ;
; Average fan-out                             ; 2.23                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 162 / 24960 ( < 1 % ) ; 0 / 24960 ( 0 % )              ;
;     -- Combinational with no register       ; 162                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 82                    ; 0                              ;
;     -- 3 input functions                    ; 71                    ; 0                              ;
;     -- <=2 input functions                  ; 9                     ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 150                   ; 0                              ;
;     -- arithmetic mode                      ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 0                     ; 0                              ;
;     -- Dedicated logic registers            ; 0 / 24960 ( 0 % )     ; 0 / 24960 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 13 / 1560 ( < 1 % )   ; 0 / 1560 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 53                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )       ; 0 / 110 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 645                   ; 8                              ;
;     -- Registered Connections               ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 35                    ; 0                              ;
;     -- Output Ports                         ; 18                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; A[0]  ; 85    ; 5        ; 60           ; 10           ; 22           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[10] ; 50    ; 3        ; 16           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[11] ; 57    ; 3        ; 21           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[12] ; 118   ; 7        ; 28           ; 36           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[13] ; 132   ; 8        ; 12           ; 21           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[14] ; 131   ; 8        ; 12           ; 21           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[15] ; 122   ; 8        ; 16           ; 21           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[1]  ; 96    ; 6        ; 60           ; 22           ; 22           ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[2]  ; 91    ; 6        ; 60           ; 14           ; 14           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[3]  ; 92    ; 6        ; 60           ; 15           ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[4]  ; 6     ; 1A       ; 25           ; 29           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[5]  ; 14    ; 1A       ; 25           ; 26           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[6]  ; 58    ; 3        ; 24           ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[7]  ; 59    ; 3        ; 24           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[8]  ; 135   ; 8        ; 10           ; 21           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; A[9]  ; 25    ; 1B       ; 0            ; 15           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[0]  ; 62    ; 4        ; 36           ; 0            ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[10] ; 48    ; 3        ; 16           ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[11] ; 55    ; 3        ; 21           ; 0            ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[12] ; 47    ; 3        ; 14           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[13] ; 52    ; 3        ; 16           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[14] ; 130   ; 8        ; 12           ; 21           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[15] ; 141   ; 8        ; 8            ; 21           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[1]  ; 98    ; 6        ; 60           ; 22           ; 14           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[2]  ; 89    ; 6        ; 60           ; 13           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[3]  ; 65    ; 4        ; 40           ; 0            ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[4]  ; 90    ; 6        ; 60           ; 14           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[5]  ; 60    ; 3        ; 24           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[6]  ; 12    ; 1A       ; 25           ; 27           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[7]  ; 93    ; 6        ; 60           ; 15           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[8]  ; 140   ; 8        ; 8            ; 21           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; B[9]  ; 124   ; 8        ; 14           ; 21           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; p     ; 120   ; 8        ; 19           ; 21           ; 21           ; 57                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; q     ; 13    ; 1A       ; 25           ; 26           ; 14           ; 32                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
; r     ; 121   ; 8        ; 19           ; 21           ; 28           ; 44                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; 0         ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; C[0]       ; 102   ; 6        ; 60           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[10]      ; 21    ; 1B       ; 0            ; 16           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[11]      ; 10    ; 1A       ; 25           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[12]      ; 15    ; 1B       ; 0            ; 19           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[13]      ; 127   ; 8        ; 14           ; 21           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[14]      ; 123   ; 8        ; 14           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[15]      ; 17    ; 1B       ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[1]       ; 28    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[2]       ; 119   ; 7        ; 28           ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[3]       ; 11    ; 1A       ; 25           ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[4]       ; 113   ; 7        ; 40           ; 36           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[5]       ; 134   ; 8        ; 10           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[6]       ; 39    ; 3        ; 6            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[7]       ; 8     ; 1A       ; 25           ; 28           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[8]       ; 7     ; 1A       ; 25           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; C[9]       ; 56    ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; carry_flag ; 54    ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; zero_flag  ; 61    ; 4        ; 36           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; 15       ; JTAGEN                                             ; Use as regular IO              ; C[12]               ; Dual Purpose Pin ;
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; 121      ; DIFFIO_RX_T36n, DIFFOUT_T36n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; r                   ; Dual Purpose Pin ;
; 122      ; DEV_OE                                             ; Use as regular IO              ; A[15]               ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; 134      ; DIFFIO_RX_T42n, DIFFOUT_T42n, CRC_ERROR, Low_Speed ; Use as regular IO              ; C[5]                ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T44p, DIFFOUT_T44p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T44n, DIFFOUT_T44n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 2.5V          ; --           ;
; 1B       ; 8 / 10 ( 80 % )   ; 2.5V          ; --           ;
; 2        ; 1 / 7 ( 14 % )    ; 2.5V          ; --           ;
; 3        ; 12 / 18 ( 67 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 7 ( 43 % )    ; 2.5V          ; --           ;
; 5        ; 1 / 12 ( 8 % )    ; 2.5V          ; --           ;
; 6        ; 8 / 15 ( 53 % )   ; 2.5V          ; --           ;
; 7        ; 3 / 7 ( 43 % )    ; 2.5V          ; --           ;
; 8        ; 17 / 17 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; A[4]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 7        ; 2          ; 1A       ; C[8]                                           ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 8        ; 4          ; 1A       ; C[7]                                           ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; C[11]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 8          ; 1A       ; C[3]                                           ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 10         ; 1A       ; B[6]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 12         ; 1A       ; q                                              ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 14         ; 1A       ; A[5]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 18         ; 1B       ; C[12]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; C[15]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; C[10]                                          ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 22       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 25       ; 34         ; 1B       ; A[9]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 26       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 27       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 28       ; 44         ; 2        ; C[1]                                           ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 29       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 30       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 32       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 39       ; 78         ; 3        ; C[6]                                           ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 41       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 44       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 45       ; 86         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 46       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 47       ; 102        ; 3        ; B[12]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 105        ; 3        ; B[10]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 50       ; 104        ; 3        ; A[10]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 106        ; 3        ; B[13]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 108        ; 3        ; carry_flag                                     ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 55       ; 112        ; 3        ; B[11]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 56       ; 114        ; 3        ; C[9]                                           ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 57       ; 116        ; 3        ; A[11]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 58       ; 118        ; 3        ; A[6]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 59       ; 120        ; 3        ; A[7]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 60       ; 122        ; 3        ; B[5]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 61       ; 141        ; 4        ; zero_flag                                      ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 62       ; 142        ; 4        ; B[0]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 65       ; 150        ; 4        ; B[3]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 66       ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 70       ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 77       ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 78       ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 79       ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 80       ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 81       ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 212        ; 5        ; A[0]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 89       ; 222        ; 6        ; B[2]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 90       ; 224        ; 6        ; B[4]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 91       ; 226        ; 6        ; A[2]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 92       ; 228        ; 6        ; A[3]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 93       ; 230        ; 6        ; B[7]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 244        ; 6        ; A[1]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; 98       ; 246        ; 6        ; B[1]                                           ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 99       ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 102      ; 251        ; 6        ; C[0]                                           ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 111      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 112      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; 113      ; 318        ; 7        ; C[4]                                           ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 114      ; 320        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 118      ; 340        ; 7        ; A[12]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 119      ; 342        ; 7        ; C[2]                                           ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 352        ; 8        ; p                                              ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 121      ; 354        ; 8        ; r                                              ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 122      ; 356        ; 8        ; A[15]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 123      ; 359        ; 8        ; C[14]                                          ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 124      ; 361        ; 8        ; B[9]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 360        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 127      ; 363        ; 8        ; C[13]                                          ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 129      ; 362        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 364        ; 8        ; B[14]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 131      ; 366        ; 8        ; A[14]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 132      ; 368        ; 8        ; A[13]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 370        ; 8        ; C[5]                                           ; output ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 135      ; 371        ; 8        ; A[8]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 136      ; 372        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 374        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; 140      ; 376        ; 8        ; B[8]                                           ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 141      ; 378        ; 8        ; B[15]                                          ; input  ; 2.5 V                 ;           ; Column I/O ; N               ; no       ; Off          ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; C[0]       ; Incomplete set of assignments ;
; C[1]       ; Incomplete set of assignments ;
; C[2]       ; Incomplete set of assignments ;
; C[3]       ; Incomplete set of assignments ;
; C[4]       ; Incomplete set of assignments ;
; C[5]       ; Incomplete set of assignments ;
; C[6]       ; Incomplete set of assignments ;
; C[7]       ; Incomplete set of assignments ;
; C[8]       ; Incomplete set of assignments ;
; C[9]       ; Incomplete set of assignments ;
; C[10]      ; Incomplete set of assignments ;
; C[11]      ; Incomplete set of assignments ;
; C[12]      ; Incomplete set of assignments ;
; C[13]      ; Incomplete set of assignments ;
; C[14]      ; Incomplete set of assignments ;
; C[15]      ; Incomplete set of assignments ;
; carry_flag ; Incomplete set of assignments ;
; zero_flag  ; Incomplete set of assignments ;
; p          ; Incomplete set of assignments ;
; A[0]       ; Incomplete set of assignments ;
; B[0]       ; Incomplete set of assignments ;
; r          ; Incomplete set of assignments ;
; B[1]       ; Incomplete set of assignments ;
; q          ; Incomplete set of assignments ;
; A[1]       ; Incomplete set of assignments ;
; B[3]       ; Incomplete set of assignments ;
; B[2]       ; Incomplete set of assignments ;
; A[2]       ; Incomplete set of assignments ;
; A[3]       ; Incomplete set of assignments ;
; A[4]       ; Incomplete set of assignments ;
; B[4]       ; Incomplete set of assignments ;
; A[5]       ; Incomplete set of assignments ;
; B[5]       ; Incomplete set of assignments ;
; A[6]       ; Incomplete set of assignments ;
; B[6]       ; Incomplete set of assignments ;
; A[7]       ; Incomplete set of assignments ;
; B[7]       ; Incomplete set of assignments ;
; A[8]       ; Incomplete set of assignments ;
; B[8]       ; Incomplete set of assignments ;
; A[9]       ; Incomplete set of assignments ;
; B[9]       ; Incomplete set of assignments ;
; A[10]      ; Incomplete set of assignments ;
; B[10]      ; Incomplete set of assignments ;
; A[11]      ; Incomplete set of assignments ;
; B[11]      ; Incomplete set of assignments ;
; A[12]      ; Incomplete set of assignments ;
; B[12]      ; Incomplete set of assignments ;
; A[13]      ; Incomplete set of assignments ;
; B[13]      ; Incomplete set of assignments ;
; A[14]      ; Incomplete set of assignments ;
; B[14]      ; Incomplete set of assignments ;
; A[15]      ; Incomplete set of assignments ;
; B[15]      ; Incomplete set of assignments ;
; C[0]       ; Missing location assignment   ;
; C[1]       ; Missing location assignment   ;
; C[2]       ; Missing location assignment   ;
; C[3]       ; Missing location assignment   ;
; C[4]       ; Missing location assignment   ;
; C[5]       ; Missing location assignment   ;
; C[6]       ; Missing location assignment   ;
; C[7]       ; Missing location assignment   ;
; C[8]       ; Missing location assignment   ;
; C[9]       ; Missing location assignment   ;
; C[10]      ; Missing location assignment   ;
; C[11]      ; Missing location assignment   ;
; C[12]      ; Missing location assignment   ;
; C[13]      ; Missing location assignment   ;
; C[14]      ; Missing location assignment   ;
; C[15]      ; Missing location assignment   ;
; carry_flag ; Missing location assignment   ;
; zero_flag  ; Missing location assignment   ;
; p          ; Missing location assignment   ;
; A[0]       ; Missing location assignment   ;
; B[0]       ; Missing location assignment   ;
; r          ; Missing location assignment   ;
; B[1]       ; Missing location assignment   ;
; q          ; Missing location assignment   ;
; A[1]       ; Missing location assignment   ;
; B[3]       ; Missing location assignment   ;
; B[2]       ; Missing location assignment   ;
; A[2]       ; Missing location assignment   ;
; A[3]       ; Missing location assignment   ;
; A[4]       ; Missing location assignment   ;
; B[4]       ; Missing location assignment   ;
; A[5]       ; Missing location assignment   ;
; B[5]       ; Missing location assignment   ;
; A[6]       ; Missing location assignment   ;
; B[6]       ; Missing location assignment   ;
; A[7]       ; Missing location assignment   ;
; B[7]       ; Missing location assignment   ;
; A[8]       ; Missing location assignment   ;
; B[8]       ; Missing location assignment   ;
; A[9]       ; Missing location assignment   ;
; B[9]       ; Missing location assignment   ;
; A[10]      ; Missing location assignment   ;
; B[10]      ; Missing location assignment   ;
; A[11]      ; Missing location assignment   ;
; B[11]      ; Missing location assignment   ;
; A[12]      ; Missing location assignment   ;
; B[12]      ; Missing location assignment   ;
; A[13]      ; Missing location assignment   ;
; B[13]      ; Missing location assignment   ;
; A[14]      ; Missing location assignment   ;
; B[14]      ; Missing location assignment   ;
; A[15]      ; Missing location assignment   ;
; B[15]      ; Missing location assignment   ;
+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------+-------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                  ; Entity Name ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------+-------------+--------------+
; |ALU_unit                              ; 162 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 53   ; 0            ; 162 (1)      ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit                                                            ; ALU_unit    ; work         ;
;    |add_sub:adder16|                   ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16                                            ; add_sub     ; work         ;
;       |FULLADDER:FA16|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:FA16                             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:FA16|OR_2:OR3                    ; OR_2        ; work         ;
;          |XOR_2:XOR2|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:FA16|XOR_2:XOR2                  ; XOR_2       ; work         ;
;       |FULLADDER:\fullADDER_gen:10:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:10:FA             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3    ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:11:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:11:FA             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3    ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:12:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:12:FA             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3    ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:13:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:13:FA             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3    ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:14:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:14:FA             ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:14:FA|OR_2:OR3    ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:1:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:2:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:2:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:2:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:3:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:3:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:4:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:4:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:5:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:5:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:6:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:6:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:7:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:7:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:8:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:8:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3     ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:9:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:9:FA              ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:adder16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3     ; OR_2        ; work         ;
;    |add_sub:sub16|                     ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16                                              ; add_sub     ; work         ;
;       |FULLADDER:FA16|                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:FA16                               ; FULLADDER   ; work         ;
;          |XOR_2:XOR2|                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:FA16|XOR_2:XOR2                    ; XOR_2       ; work         ;
;       |FULLADDER:\fullADDER_gen:10:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:10:FA               ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3      ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:11:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:11:FA               ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3      ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:12:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:12:FA               ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3      ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:13:FA| ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:13:FA               ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3      ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:1:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:2:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:2:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:2:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:3:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:3:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:4:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:4:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:5:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:5:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:6:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:6:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:7:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:7:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:8:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:8:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3       ; OR_2        ; work         ;
;       |FULLADDER:\fullADDER_gen:9:FA|  ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:9:FA                ; FULLADDER   ; work         ;
;          |OR_2:OR3|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|add_sub:sub16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3       ; OR_2        ; work         ;
;    |and16bit:and16|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|and16bit:and16                                             ; and16bit    ; work         ;
;    |mul:mul16|                         ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mul:mul16                                                  ; mul         ; work         ;
;       |lpm_mult:Mult0|                 ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mul:mul16|lpm_mult:Mult0                                   ; lpm_mult    ; work         ;
;          |mult_9js:auto_generated|     ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated           ; mult_9js    ; work         ;
;    |mux8x1:mux8|                       ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8                                                ; mux8x1      ; work         ;
;       |mux_16bit:m7|                   ; 92 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7                                   ; mux_16bit   ; work         ;
;          |MUX2x1:\mux:0:mux_16bit|     ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:10:mux_16bit|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:11:mux_16bit|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:12:mux_16bit|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:13:mux_16bit|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:14:mux_16bit|    ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:15:mux_16bit|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit          ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1 ; OR_2        ; work         ;
;          |MUX2x1:\mux:1:mux_16bit|     ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:2:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:3:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:4:mux_16bit|     ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:5:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:6:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:7:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:8:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;          |MUX2x1:\mux:9:mux_16bit|     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit           ; MUX2x1      ; work         ;
;             |OR_2:OR1|                 ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1  ; OR_2        ; work         ;
;    |zeroflag:zerochecker|              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 0          ; |ALU_unit|zeroflag:zerochecker                                       ; zeroflag    ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+----------------------------------------------------------------------+-------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; C[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; carry_flag ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; zero_flag  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; p          ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[0]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[0]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; r          ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[1]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; q          ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[1]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[3]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[2]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[3]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[4]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[4]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; A[5]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; B[5]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[6]       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[6]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[7]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[7]       ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; A[8]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[8]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[9]       ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; B[9]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[10]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[10]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[11]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[11]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[12]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; B[12]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[13]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[13]      ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; A[14]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[14]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; A[15]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; B[15]      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; p                                                                     ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~3  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~6  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~4  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~2 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~4 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~2 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~4 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~2 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~4 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~2 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~4 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~2 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~4 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~3 ; 1                 ; 6       ;
;      - zeroflag:zerochecker|Y~0                                       ; 1                 ; 6       ;
; A[0]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[0]       ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
; B[0]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[2]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[3]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[4]       ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
; r                                                                     ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~3 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~4 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~3 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~4 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~3 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~4 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~3 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~4 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~3 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~4 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
; B[1]                                                                  ;                   ;         ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|op_3~0        ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - and16bit:and16|Y[1]                                            ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[5]       ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[2]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[3]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|cs2a[1]~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[4]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[0]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[4]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[2]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[3]       ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|op_3~10       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|op_3~12       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|op_3~14       ; 0                 ; 6       ;
; q                                                                     ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:0:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~5  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~2 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~4  ; 0                 ; 6       ;
; A[1]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - and16bit:and16|Y[1]                                            ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:1:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[2]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[1]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[2]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[1]       ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:1:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
; B[3]                                                                  ;                   ;         ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[5]       ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~2  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~3  ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3|Y         ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3|Y~0     ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[0]       ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[0]       ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[1]       ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[4]       ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[2]       ; 1                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[3]       ; 1                 ; 6       ;
; B[2]                                                                  ;                   ;         ;
; A[2]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 0       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:2:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 0       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:2:FA|OR_2:OR3|Y         ; 0                 ; 0       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:2:FA|OR_2:OR3|Y~0     ; 0                 ; 0       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[2]       ; 0                 ; 0       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[3]       ; 0                 ; 0       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[2]       ; 0                 ; 0       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[3]       ; 0                 ; 0       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[2]       ; 0                 ; 0       ;
; A[3]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:3:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~2  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~3  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:3:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[3]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le3a[4]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[3]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le4a[4]       ; 0                 ; 6       ;
;      - mul:mul16|lpm_mult:Mult0|mult_9js:auto_generated|le5a[3]       ; 0                 ; 6       ;
; A[4]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; B[4]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 0       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:4:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 0       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3|Y         ; 0                 ; 0       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:4:FA|OR_2:OR3|Y~0     ; 0                 ; 0       ;
; A[5]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; B[5]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:5:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3|Y         ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:5:FA|OR_2:OR3|Y~0     ; 1                 ; 6       ;
; A[6]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 0       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 0       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3|Y         ; 0                 ; 0       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3|Y~0     ; 0                 ; 0       ;
; B[6]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:6:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:6:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; A[7]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; B[7]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:7:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:7:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; A[8]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; B[8]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:8:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:8:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; A[9]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~0  ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~1  ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3|Y         ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3|Y~0     ; 1                 ; 6       ;
; B[9]                                                                  ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~0  ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:9:mux_16bit|OR_2:OR1|Y~1  ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3|Y         ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:9:FA|OR_2:OR3|Y~0     ; 0                 ; 6       ;
; A[10]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3|Y        ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; B[10]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:10:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3|Y        ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:10:FA|OR_2:OR3|Y~0    ; 1                 ; 6       ;
; A[11]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3|Y        ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3|Y~0    ; 1                 ; 6       ;
; B[11]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:11:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3|Y        ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:11:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; A[12]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3|Y        ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3|Y~0    ; 1                 ; 6       ;
; B[12]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:12:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3|Y        ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:12:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; A[13]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3|Y        ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; B[13]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~0 ; 1                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:13:mux_16bit|OR_2:OR1|Y~1 ; 1                 ; 6       ;
;      - add_sub:sub16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3|Y        ; 1                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:13:FA|OR_2:OR3|Y~0    ; 1                 ; 6       ;
; A[14]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:FA16|XOR_2:XOR2|Y                      ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:FA16|XOR_2:XOR2|Y                    ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:14:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; B[14]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:14:mux_16bit|OR_2:OR1|Y~1 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:FA16|XOR_2:XOR2|Y                      ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:FA16|XOR_2:XOR2|Y                    ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:\fullADDER_gen:14:FA|OR_2:OR3|Y~0    ; 0                 ; 6       ;
; A[15]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:FA16|XOR_2:XOR2|Y~0                    ; 0                 ; 6       ;
;      - and16bit:and16|Y[15]                                           ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:FA16|OR_2:OR3|Y~0                    ; 0                 ; 6       ;
; B[15]                                                                 ;                   ;         ;
;      - mux8x1:mux8|mux_16bit:m7|MUX2x1:\mux:15:mux_16bit|OR_2:OR1|Y~0 ; 0                 ; 6       ;
;      - add_sub:sub16|FULLADDER:FA16|XOR_2:XOR2|Y~0                    ; 0                 ; 6       ;
;      - and16bit:and16|Y[15]                                           ; 0                 ; 6       ;
;      - add_sub:adder16|FULLADDER:FA16|OR_2:OR3|Y~0                    ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 173 / 73,977 ( < 1 % ) ;
; C16 interconnects     ; 37 / 3,060 ( 1 % )     ;
; C4 interconnects      ; 111 / 56,160 ( < 1 % ) ;
; Direct links          ; 29 / 73,977 ( < 1 % )  ;
; Global clocks         ; 0 / 20 ( 0 % )         ;
; Local interconnects   ; 93 / 24,960 ( < 1 % )  ;
; NSLEEPs               ; 0 / 380 ( 0 % )        ;
; R24 interconnects     ; 36 / 2,940 ( 1 % )     ;
; R4 interconnects      ; 88 / 76,160 ( < 1 % )  ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.46) ; Number of LABs  (Total = 13) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.46) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 8                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.62) ; Number of LABs  (Total = 13) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 0                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.38) ; Number of LABs  (Total = 13) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ; 53        ; 53        ; 0            ; 18           ; 0            ; 0            ; 35           ; 0            ; 18           ; 35           ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 53        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ; 0         ; 0         ; 53           ; 35           ; 53           ; 53           ; 18           ; 53           ; 35           ; 18           ; 53           ; 53           ; 53           ; 35           ; 53           ; 53           ; 53           ; 53           ; 53           ; 0         ; 53           ; 53           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; C[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; carry_flag         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; zero_flag          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; p                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; r                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (119006): Selected device 10M25SAE144C8G for design "ALU_unit"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAE144C8G is compatible
    Info (176445): Device 10M08SAE144C8GES is compatible
    Info (176445): Device 10M04SAE144C8G is compatible
    Info (176445): Device 10M16SAE144C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location 126
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 53 pins of 53 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_unit.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 53 (unused VREF, 2.5V VCCIO, 35 input, 18 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  13 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X24_Y12 to location X35_Y23
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.05 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file E:/3rd SEM/EE224/ALU/output_files/ALU_unit.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5984 megabytes
    Info: Processing ended: Fri Nov 24 15:57:24 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/3rd SEM/EE224/ALU/output_files/ALU_unit.fit.smsg.


