# FPGA

- 2025-09-03 21:21 GMT+8
- Gemini 2.5 Flash

<table><tr><td>Q:</td><td>
<!-- add your Prompt bellow-->
FPGA 用什麼程式語言做開發？開發流程又可以分成幾個不同的階段？
</td></tr><tr><td>A:</td><td>
<!-- add Chatbot Response bellow-->
FPGA 的開發主要使用兩種硬體描述語言（Hardware Description Language, HDL）：**Verilog** 和 **VHDL**。

* **Verilog**：語法類似 C 語言，對軟體工程師來說比較容易上手，是目前業界最普遍使用的語言之一。
* **VHDL**：語法類似 Ada 語言，結構比較嚴謹且可讀性高，主要在軍事或航空等要求高可靠性的領域中使用。

除了這兩種主要的 HDL，現在也有越來越多高階綜合（High-Level Synthesis, HLS）語言被應用在 FPGA 開發上，例如 **SystemVerilog** 和 **C/C++**。這些高階語言讓開發者可以用更接近軟體的方式來描述硬體功能，從而提高開發效率。

---

FPGA 的開發流程通常可以分為以下幾個主要階段：

### 1. 規格定義與架構設計
這是開發的第一步，也是最重要的一步。在這個階段，開發者需要清楚定義 FPGA 的功能、輸入輸出介面、時脈頻率以及性能指標等。接著，根據這些規格來設計整體架構，例如將系統劃分為不同的模組，並確定它們之間的資料流向與協同方式。

### 2. 程式碼撰寫與模擬
設計完成後，開發者會使用 HDL 語言（例如 Verilog 或 VHDL）來撰寫程式碼，描述各個模組的電路邏輯。程式碼撰寫完成後，會使用模擬工具進行**功能模擬**（Functional Simulation），這個階段的目的是驗證程式碼的邏輯是否正確，確保電路行為與預期相符，但不考慮實際時序。

### 3. 邏輯綜合
邏輯綜合（Logic Synthesis）是將 HDL 程式碼轉換成邏輯閘（Logic Gates）層級的網表（Netlist）。這個網表包含了所有基本邏輯元件（如 AND、OR、Flip-Flop 等）及其連接關係。綜合工具會根據程式碼，並結合特定的 FPGA 元件庫來生成最佳化的電路。

### 4. 佈局與繞線
佈局與繞線（Place and Route）是將網表映射到實際的 FPGA 晶片上。佈局是指將邏輯元件放置在 FPGA 內部的邏輯單元（LUT、Flip-Flop 等）上；繞線則是找出最優的連線路徑，將這些元件彼此連接起來。這個階段的目標是確保所有連線都能在指定的時序內完成，以達到時脈要求。

### 5. 時序分析與實體模擬
佈局與繞線完成後，會進行**時序分析**（Timing Analysis），用來驗證電路是否能在目標時脈下穩定運行。如果時序不符合要求，就需要回頭修改程式碼或調整佈局參數。此外，這個階段也會進行**實體模擬**（Post-layout Simulation），使用實際佈局後的延遲資訊來進行更精確的模擬驗證。

### 6. 燒錄與硬體測試
最後，將生成的位元流（Bitstream）檔案燒錄到實際的 FPGA 晶片上。燒錄完成後，就可以在硬體上進行測試，驗證 FPGA 的功能是否完全符合預期。如果測試失敗，則需要回到前面階段進行除錯和修改。
</td></tr></table>