---
layout: post
title: CMOS反相器介绍
date: 2020-02-08
categories:
	- 书籍文档
tags: 
 - 数字集成电路设计基础
---

<!--more-->

# CMOS设计指标

**设计指标：**

- 成本：用复杂性和面积来表示
- 完整性和稳定性：用静态（即稳态）特性来表示
- 性能：由动态（即瞬态）响应决定
- 能量效率：由能耗和功耗决定

# 静态CMOS反相器

**特性：**

- 输出高电平和低电平分别为VDD和GND。没有阈值损失，通过PMOS传高电平VDD，通过NMOS传低电平GND。
- 无比逻辑。晶体管的尺寸可采用最小尺寸。
-  稳态时在输出和VDD或GND之间总存在一条具有有限电阻的通路。具有低输出阻抗。
- CMOS反相器的输入电阻极高。由于MOS管的栅实际上是一个绝缘体，因此不去任何DC（直流）输入电流。
- 无静态功耗。稳态工作情况下电源和地线之间没有直接的通路（即此时输入和输出保持不变）。

**电压传输特性（VTC）：**

![CMOS1.1.png](https://i.loli.net/2020/02/27/Vx1z9HeK3aXd67o.png)

- PMOS的静态特性曲线可由镜像平移得到，观察两种MOS管的VTC曲线可得到CMOS反相器的传输特性
![CMOS1.2.png](https://i.loli.net/2020/02/27/1vcobZewWzkRTu3.png)
- 瞬态特性，主要由CL决定。CL主要包括NMOS和PMOS的漏扩散电容、连线电容和扇出门的输入电容。
- 低到高，门的响应时间由通过RP充电电容CL决定，传播延时正比于时间常数RPCL：
快速门设计方法：减小输出电容；减小晶体管导通电阻（加大器件的W/L）
- 高到低，门的响应时间由电容CL通过电阻Rn对地放电决定，传播延时正比于时间常数RnCL

# CMOS反相器稳定性的评估——静态特性
**开关阈值：VM定义为Vin=Vout的点。**

一般希望开关阈值VM处于电压摆幅的中点（VDD/2）附近，这样可使高噪声容限和低噪声容限具有相近的值。

 - 设计技术：
为使得噪声容限最大并得到对称的特性，建议使PMOS比NMOS部分宽以均衡晶体管的驱动强度。
![CMOS1.3.png](https://i.loli.net/2020/02/27/d63gQvVMnLyRUAG.png)

 - VM对器件比值的变化不敏感
设计中使PMOS管的宽度小于完全对称时所要求的值是可以接受的

 - 改变Wp和Wn比值的影响使VTC的过渡区平移
增加PMOS或NMOS宽度分别使VM移向VDD或GND。这种不对称设计在某些设计中使所期望的。

**噪声容限**

 - 对VTC曲线做逐段近似简化，得出VIH和VIL，推导出高电平噪声容限和低电平噪声容限：
NMH = VDD - VIH , NML = VIL  
![CMOS1.4.png](https://i.loli.net/2020/02/27/17zsQ6Tu9HjbrhB.png)

 - 器件参数的变化
静态CMOS反相器对这些变化不敏感，可以在一个很宽的工作条件下工作。

 - 降低电源电压（在接近100mV的时候，门的特性变差）
不加区分的降低电源电压虽然对减少能耗有正面影响，但会使门的延时加大；
一旦电源电压和本征电压（阈值电压）变得可以比拟，DC特性对器件参数的变化会变得更加敏感；降低电源电压意味着减小信号摆幅，可以帮助减小内部噪声，但它使设计对并不减小的外部噪声源更加敏感


参考资料：

> Rabaey J M, Chandrakasan A P, Nikolić B. Digital integrated circuits: a design perspective[M]. Upper Saddle River, NJ: Pearson Education, 2003.