Fitter report for JSoc
Tue Mar 01 20:05:03 2022
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 01 20:05:03 2022     ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name                      ; JSoc                                      ;
; Top-level Entity Name              ; JSoc                                      ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE115F29C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 3,463 / 114,480 ( 3 % )                   ;
;     Total combinational functions  ; 3,144 / 114,480 ( 3 % )                   ;
;     Dedicated logic registers      ; 2,095 / 114,480 ( 2 % )                   ;
; Total registers                    ; 2214                                      ;
; Total pins                         ; 66 / 529 ( 12 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 47,288 / 3,981,312 ( 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  13.2%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; SDRAM_CAS_N    ; Missing drive strength and slew rate ;
; SDRAM_CKE      ; Missing drive strength and slew rate ;
; SDRAM_CS_N     ; Missing drive strength and slew rate ;
; SDRAM_RAS_N    ; Missing drive strength and slew rate ;
; SDRAM_WE_N     ; Missing drive strength and slew rate ;
; SDRAM_CLK      ; Missing drive strength and slew rate ;
; LED[7]         ; Missing drive strength and slew rate ;
; LED[6]         ; Missing drive strength and slew rate ;
; LED[5]         ; Missing drive strength and slew rate ;
; LED[4]         ; Missing drive strength and slew rate ;
; LED[3]         ; Missing drive strength and slew rate ;
; LED[2]         ; Missing drive strength and slew rate ;
; LED[1]         ; Missing drive strength and slew rate ;
; LED[0]         ; Missing drive strength and slew rate ;
; SDRAM_ADDR[12] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[11] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[10] ; Missing drive strength and slew rate ;
; SDRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; SDRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; SDRAM_BA[1]    ; Missing drive strength and slew rate ;
; SDRAM_BA[0]    ; Missing drive strength and slew rate ;
; SDRAM_DQM[3]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[2]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[1]   ; Missing drive strength and slew rate ;
; SDRAM_DQM[0]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[31]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[30]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[29]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[28]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[27]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[26]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[25]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[24]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[23]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[22]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[21]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[20]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[19]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[18]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[17]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[16]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[15]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[14]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[13]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[12]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[11]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[10]   ; Missing drive strength and slew rate ;
; SDRAM_DQ[9]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[8]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[7]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[6]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[5]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[4]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[3]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[2]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[1]    ; Missing drive strength and slew rate ;
; SDRAM_DQ[0]    ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                           ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[0]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[1]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[2]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[3]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[4]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[5]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[6]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rdata[7]                       ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[0]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[1]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[2]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[2]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[3]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[3]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[4]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[4]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[5]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[5]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[6]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[6]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[7]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[7]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[8]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[8]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[9]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[9]~output                                                                                                                                                                                                   ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[10]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[10]~output                                                                                                                                                                                                  ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[11]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[11]~output                                                                                                                                                                                                  ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[12]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_ADDR[12]~output                                                                                                                                                                                                  ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_bank[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[0]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_bank[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_BA[1]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[0]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[0]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[0]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_WE_N~output                                                                                                                                                                                                      ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[0]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[1]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[1]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[1]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CAS_N~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[1]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[2]                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[2]~_Duplicate_1                                                                                                                                            ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[2]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_RAS_N~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[2]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[3]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_CS_N~output                                                                                                                                                                                                      ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_cmd[3]                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[0]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[0]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[0]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[1]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[1]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[1]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[2]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[2]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[2]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[3]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[3]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[3]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[4]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[4]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[4]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[5]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[5]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[5]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[6]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[6]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[6]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[7]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[7]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[7]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[8]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[8]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[8]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[9]                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[9]~_Duplicate_1                                                                                                                                           ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[9]                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                     ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[10]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[10]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[10]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[11]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[11]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[11]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[12]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[12]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[12]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[13]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[13]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[13]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[14]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[14]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[14]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[15]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[15]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[15]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[16]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[16]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[16]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[17]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[17]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[17]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[18]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[18]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[18]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[19]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[19]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[19]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[20]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[20]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[20]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[21]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[21]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[21]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[22]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[22]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[22]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[23]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[23]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[23]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[24]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[24]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[24]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[25]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[25]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[25]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[26]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[26]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[26]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[27]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[27]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[27]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[28]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[28]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[28]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[29]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[29]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[29]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[30]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[30]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[30]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[31]                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[31]~_Duplicate_1                                                                                                                                          ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[31]                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_dqm[0]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[0]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_dqm[1]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[1]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_dqm[2]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[2]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_dqm[3]                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; SDRAM_DQM[3]~output                                                                                                                                                                                                    ; I                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[31]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[30]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[29]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[28]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[27]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[26]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[25]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[24]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9                                                                                                                                                  ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[23]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[22]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[21]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[20]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[19]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[18]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[17]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[16]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[15]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[14]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[13]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[12]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[11]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[10]~output                                                                                                                                                                                                    ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[9]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[8]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[7]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[6]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[5]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[4]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[3]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[2]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_31                                                                                                                                                 ; Q                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[1]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_31                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; SDRAM_DQ[0]~output                                                                                                                                                                                                     ; OE               ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_31                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                        ;                  ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[0]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[0]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[1]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[1]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[2]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[2]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[3]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[3]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[4]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[4]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[5]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[5]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[6]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[6]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[7]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[7]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[8]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[8]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[9]                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[9]~input                                                                                                                                                                                                      ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[10]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[10]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[11]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[11]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[12]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[12]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[13]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[13]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[14]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[14]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[15]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[15]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[16]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[16]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[17]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[17]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[18]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[18]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[19]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[19]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[20]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[20]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[21]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[21]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[22]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[22]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[23]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[23]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[24]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[24]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[25]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[25]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[26]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[26]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[27]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[27]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[28]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[28]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[29]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[29]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[30]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[30]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_data[31]                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; SDRAM_DQ[31]~input                                                                                                                                                                                                     ; O                ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a0                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a1                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a2                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a3                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a4                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a5                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a6                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a7                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a8                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a9                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a10                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a11                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a12                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a13                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a14                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a15                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[37] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a16                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a17                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a18                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a19                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[44] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a20                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[45] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a21                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[46] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a22                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a0                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a1                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a2                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a3                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a4                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a5                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a6                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a7                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a8                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a9                                        ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a10                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a11                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a12                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a13                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a14                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a15                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a16                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a17                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a18                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a19                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a20                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a21                                       ; PORTBDATAOUT     ;                       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ram_block1a22                                       ; PORTBDATAOUT     ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity          ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; Decoder_sdramController ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; Decoder_sdramController ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+-------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 5745 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 5745 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 5475    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 256     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Semester_06/CO503_Advanced_Embedded_Systems/Practicals/Practical_2_Processor_Customizations/CustomProcessor/output_files/JSoc.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,463 / 114,480 ( 3 % )     ;
;     -- Combinational with no register       ; 1368                        ;
;     -- Register only                        ; 319                         ;
;     -- Combinational with a register        ; 1776                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 1717                        ;
;     -- 3 input functions                    ; 887                         ;
;     -- <=2 input functions                  ; 540                         ;
;     -- Register only                        ; 319                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2889                        ;
;     -- arithmetic mode                      ; 255                         ;
;                                             ;                             ;
; Total registers*                            ; 2,214 / 117,053 ( 2 % )     ;
;     -- Dedicated logic registers            ; 2,095 / 114,480 ( 2 % )     ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )         ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 253 / 7,155 ( 4 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 66 / 529 ( 12 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )              ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )              ;
;                                             ;                             ;
; Global signals                              ; 11                          ;
; M9Ks                                        ; 13 / 432 ( 3 % )            ;
; Total block memory bits                     ; 47,288 / 3,981,312 ( 1 % )  ;
; Total block memory implementation bits      ; 119,808 / 3,981,312 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )              ;
; Global clocks                               ; 11 / 20 ( 55 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                ;
; Peak interconnect usage (total/H/V)         ; 22% / 22% / 23%             ;
; Maximum fan-out                             ; 1670                        ;
; Highest non-global fan-out                  ; 553                         ;
; Total fan-out                               ; 19473                       ;
; Average fan-out                             ; 3.36                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 3290 / 114480 ( 3 % ) ; 173 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1292                  ; 76                     ; 0                              ;
;     -- Register only                         ; 305                   ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 1693                  ; 83                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 1645                  ; 72                     ; 0                              ;
;     -- 3 input functions                     ; 841                   ; 46                     ; 0                              ;
;     -- <=2 input functions                   ; 499                   ; 41                     ; 0                              ;
;     -- Register only                         ; 305                   ; 14                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 2738                  ; 151                    ; 0                              ;
;     -- arithmetic mode                       ; 247                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 2117                  ; 97                     ; 0                              ;
;     -- Dedicated logic registers             ; 1998 / 114480 ( 2 % ) ; 97 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 242 / 7155 ( 3 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 66                    ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 47288                 ; 0                      ; 0                              ;
; Total RAM block bits                         ; 119808                ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 13 / 432 ( 3 % )      ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 9 / 24 ( 37 % )       ; 0 / 24 ( 0 % )         ; 3 / 24 ( 12 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 2320                  ; 141                    ; 2                              ;
;     -- Registered Input Connections          ; 2130                  ; 107                    ; 0                              ;
;     -- Output Connections                    ; 270                   ; 177                    ; 2016                           ;
;     -- Registered Output Connections         ; 4                     ; 176                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 18883                 ; 1027                   ; 2027                           ;
;     -- Registered Connections                ; 8707                  ; 718                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 256                   ; 316                    ; 2018                           ;
;     -- sld_hub:auto_hub                      ; 316                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 2018                  ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 41                    ; 23                     ; 2                              ;
;     -- Output Ports                          ; 40                    ; 40                     ; 4                              ;
;     -- Bidir Ports                           ; 32                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; INPUT_CLOCK ; Y2    ; 2        ; 0            ; 36           ; 14           ; 39                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]         ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]         ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]         ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]         ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]         ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]         ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]         ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]         ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                   ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------+---------------------+
; SDRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_31 ; -                   ;
; SDRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21 ; -                   ;
; SDRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20 ; -                   ;
; SDRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19 ; -                   ;
; SDRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18 ; -                   ;
; SDRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17 ; -                   ;
; SDRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16 ; -                   ;
; SDRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15 ; -                   ;
; SDRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14 ; -                   ;
; SDRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13 ; -                   ;
; SDRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12 ; -                   ;
; SDRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30 ; -                   ;
; SDRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11 ; -                   ;
; SDRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10 ; -                   ;
; SDRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9  ; -                   ;
; SDRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8  ; -                   ;
; SDRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7  ; -                   ;
; SDRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6  ; -                   ;
; SDRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5  ; -                   ;
; SDRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4  ; -                   ;
; SDRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3  ; -                   ;
; SDRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2  ; -                   ;
; SDRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29 ; -                   ;
; SDRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1  ; -                   ;
; SDRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe               ; -                   ;
; SDRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28 ; -                   ;
; SDRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27 ; -                   ;
; SDRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26 ; -                   ;
; SDRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25 ; -                   ;
; SDRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24 ; -                   ;
; SDRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23 ; -                   ;
; SDRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22 ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 72 ( 11 % )  ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; SDRAM_DQ[11]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; SDRAM_ADDR[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; SDRAM_CKE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; SDRAM_ADDR[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; SDRAM_DQ[10]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; SDRAM_DQ[12]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; SDRAM_DQ[14]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; SDRAM_DQ[13]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; SDRAM_DQ[15]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; SDRAM_CLK                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; SDRAM_DQM[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; SDRAM_DQ[23]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; SDRAM_DQ[17]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; SDRAM_DQ[21]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; SDRAM_DQ[22]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; SDRAM_DQ[16]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; SDRAM_DQ[19]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; SDRAM_DQ[20]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; SDRAM_DQM[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; SDRAM_ADDR[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; SDRAM_DQ[18]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; SDRAM_DQ[26]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; SDRAM_DQ[27]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; SDRAM_DQ[28]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; SDRAM_BA[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; SDRAM_ADDR[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; SDRAM_ADDR[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; SDRAM_DQ[25]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; SDRAM_DQ[29]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; SDRAM_CS_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; SDRAM_DQ[31]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; SDRAM_DQM[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; SDRAM_DQ[7]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; SDRAM_DQ[30]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; SDRAM_DQ[24]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; SDRAM_RAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; SDRAM_BA[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; SDRAM_ADDR[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; SDRAM_DQ[6]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; SDRAM_DQ[5]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; SDRAM_DQ[4]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; SDRAM_DQ[2]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; SDRAM_ADDR[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; SDRAM_WE_N                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; SDRAM_CAS_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; SDRAM_ADDR[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; SDRAM_DQ[3]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; SDRAM_DQ[1]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; SDRAM_DQ[0]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; SDRAM_DQM[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; SDRAM_ADDR[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; SDRAM_ADDR[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; INPUT_CLOCK                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; SDRAM_DQ[8]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; SDRAM_DQ[9]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; SDRAM_ADDR[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; SDRAM_ADDR[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; SDRAM_ADDR[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                             ;
+-------------------------------+-------------------------------------------------------------------------+
; Name                          ; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------+
; SDC pin name                  ; inst2|altpll|sd1|pll7                                                   ;
; PLL mode                      ; Normal                                                                  ;
; Compensate clock              ; clock0                                                                  ;
; Compensated input/output pins ; --                                                                      ;
; Switchover type               ; --                                                                      ;
; Input frequency 0             ; 50.0 MHz                                                                ;
; Input frequency 1             ; --                                                                      ;
; Nominal PFD frequency         ; 50.0 MHz                                                                ;
; Nominal VCO frequency         ; 500.0 MHz                                                               ;
; VCO post scale K counter      ; 2                                                                       ;
; VCO frequency control         ; Auto                                                                    ;
; VCO phase shift step          ; 250 ps                                                                  ;
; VCO multiply                  ; --                                                                      ;
; VCO divide                    ; --                                                                      ;
; Freq min lock                 ; 30.0 MHz                                                                ;
; Freq max lock                 ; 65.02 MHz                                                               ;
; M VCO Tap                     ; 7                                                                       ;
; M Initial                     ; 1                                                                       ;
; M value                       ; 10                                                                      ;
; N value                       ; 1                                                                       ;
; Charge pump current           ; setting 1                                                               ;
; Loop filter resistance        ; setting 27                                                              ;
; Loop filter capacitance       ; setting 0                                                               ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                    ;
; Bandwidth type                ; Medium                                                                  ;
; Real time reconfigurable      ; Off                                                                     ;
; Scan chain MIF file           ; --                                                                      ;
; Preserve PLL counter order    ; Off                                                                     ;
; PLL location                  ; PLL_1                                                                   ;
; Inclk0 signal                 ; INPUT_CLOCK                                                             ;
; Inclk1 signal                 ; --                                                                      ;
; Inclk0 signal type            ; Dedicated Pin                                                           ;
; Inclk1 signal type            ; --                                                                      ;
+-------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                 ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 9.00 (250 ps)    ; 50/50      ; C2      ; 5             ; 3/2 Odd    ; --            ; 1       ; 7       ; inst2|altpll|sd1|pll7|clk[0] ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)       ; 0.90 (250 ps)    ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 1       ; 7       ; inst2|altpll|sd1|pll7|clk[1] ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; -63 (-1750 ps) ; 9.00 (250 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; inst2|altpll|sd1|pll7|clk[2] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                    ; Library Name ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |JSoc                                                                                                          ; 3463 (1)    ; 2095 (0)                  ; 119 (119)     ; 47288       ; 13   ; 0            ; 0       ; 0         ; 66   ; 0            ; 1368 (1)     ; 319 (0)           ; 1776 (0)         ; |JSoc                                                                                                                                                                                                                                                                                                  ;              ;
;    |Decoder:inst2|                                                                                             ; 3289 (0)    ; 1998 (0)                  ; 0 (0)         ; 47288       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1291 (0)     ; 305 (0)           ; 1693 (0)         ; |JSoc|Decoder:inst2                                                                                                                                                                                                                                                                                    ;              ;
;       |CRC_Custom_Instruction:crc|                                                                             ; 311 (1)     ; 65 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (0)      ; 0 (0)             ; 67 (1)           ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc                                                                                                                                                                                                                                                         ;              ;
;          |CRC_Component:wrapper_wiring|                                                                        ; 310 (121)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 244 (55)     ; 0 (0)             ; 66 (66)          ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring                                                                                                                                                                                                                            ;              ;
;             |XOR_Shift_Block:cascade_block0|                                                                   ; 34 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0                                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_0|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_0                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_1|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_1                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_2|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_2                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_3|                                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_3                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_4|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_4                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_5|                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_5                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_6|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_6                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_7|                                                                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7                                                                                                                                                                             ;              ;
;             |XOR_Shift_Block:cascade_block1|                                                                   ; 60 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1                                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_0|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_0                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_1|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_1                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_2|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_2                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_3|                                                                               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_3                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_4|                                                                               ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_4                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_5|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_5                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_6|                                                                               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_6                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_7|                                                                               ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7                                                                                                                                                                             ;              ;
;             |XOR_Shift_Block:cascade_block2|                                                                   ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2                                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_0|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_0                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_1|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_1                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_2|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_2                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_3|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_3                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_4|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_4                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_5|                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_5                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_6|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_6                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_7|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_7                                                                                                                                                                             ;              ;
;             |XOR_Shift_Block:cascade_block3|                                                                   ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3                                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_0|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_0                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_1|                                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_1                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_2|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_2                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_3|                                                                               ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_3                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_4|                                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_4                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_5|                                                                               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_5                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_6|                                                                               ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_6                                                                                                                                                                             ;              ;
;                |XOR_Shift:bit_7|                                                                               ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_7                                                                                                                                                                             ;              ;
;       |Decoder_addr_router:addr_router|                                                                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_addr_router:addr_router                                                                                                                                                                                                                                                    ;              ;
;       |Decoder_addr_router_001:addr_router_001|                                                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_addr_router_001:addr_router_001                                                                                                                                                                                                                                            ;              ;
;       |Decoder_addr_router_002:addr_router_002|                                                                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |JSoc|Decoder:inst2|Decoder_addr_router_002:addr_router_002                                                                                                                                                                                                                                            ;              ;
;       |Decoder_altpll:altpll|                                                                                  ; 11 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 9 (7)            ; |JSoc|Decoder:inst2|Decoder_altpll:altpll                                                                                                                                                                                                                                                              ;              ;
;          |Decoder_altpll_altpll_bch2:sd1|                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |JSoc|Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1                                                                                                                                                                                                                               ;              ;
;          |Decoder_altpll_stdsync_sv6:stdsync2|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_stdsync_sv6:stdsync2                                                                                                                                                                                                                          ;              ;
;             |Decoder_altpll_dffpipe_l2c:dffpipe3|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_stdsync_sv6:stdsync2|Decoder_altpll_dffpipe_l2c:dffpipe3                                                                                                                                                                                      ;              ;
;       |Decoder_cmd_xbar_demux:cmd_xbar_demux|                                                                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                              ;              ;
;       |Decoder_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                      ;              ;
;       |Decoder_cmd_xbar_demux_002:cmd_xbar_demux_002|                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_demux_002:cmd_xbar_demux_002                                                                                                                                                                                                                                      ;              ;
;       |Decoder_cmd_xbar_mux:cmd_xbar_mux_001|                                                                  ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (39)      ; 1 (0)             ; 14 (11)          ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                              ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                 ;              ;
;       |Decoder_cmd_xbar_mux:cmd_xbar_mux|                                                                      ; 67 (64)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 1 (0)             ; 61 (58)          ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                  ;              ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |JSoc|Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                     ;              ;
;       |Decoder_cpu:cpu|                                                                                        ; 1581 (1186) ; 971 (786)                 ; 0 (0)         ; 46080       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 581 (399)    ; 97 (53)           ; 903 (734)        ; |JSoc|Decoder:inst2|Decoder_cpu:cpu                                                                                                                                                                                                                                                                    ;              ;
;          |Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|                                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data                                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                           ;              ;
;                |altsyncram_cjd1:auto_generated|                                                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                            ;              ;
;          |Decoder_cpu_ic_tag_module:Decoder_cpu_ic_tag|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_tag_module:Decoder_cpu_ic_tag                                                                                                                                                                                                                       ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_tag_module:Decoder_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                             ;              ;
;                |altsyncram_bvg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_tag_module:Decoder_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bvg1:auto_generated                                                                                                                                                              ;              ;
;          |Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|                                                     ; 275 (30)    ; 184 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (2)       ; 44 (0)            ; 169 (28)         ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci                                                                                                                                                                                                                    ;              ;
;             |Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|                  ; 141 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 44 (0)            ; 52 (0)           ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper                                                                                                                                    ;              ;
;                |Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|                 ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 39 (37)           ; 10 (8)           ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|                       ; 89 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 5 (1)             ; 42 (42)          ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy                                                                           ;              ;
;             |Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|                                    ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (5)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg                                                                                                                                                      ;              ;
;             |Decoder_cpu_nios2_oci_break:the_Decoder_cpu_nios2_oci_break|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_break:the_Decoder_cpu_nios2_oci_break                                                                                                                                                        ;              ;
;             |Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|                                      ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug                                                                                                                                                        ;              ;
;             |Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|                                            ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 45 (45)          ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem                                                                                                                                                              ;              ;
;                |Decoder_cpu_ociram_lpm_dram_bdp_component_module:Decoder_cpu_ociram_lpm_dram_bdp_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|Decoder_cpu_ociram_lpm_dram_bdp_component_module:Decoder_cpu_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|Decoder_cpu_ociram_lpm_dram_bdp_component_module:Decoder_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_4v72:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|Decoder_cpu_ociram_lpm_dram_bdp_component_module:Decoder_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4v72:auto_generated          ;              ;
;          |Decoder_cpu_register_bank_a_module:Decoder_cpu_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_a_module:Decoder_cpu_register_bank_a                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_a_module:Decoder_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_alg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_a_module:Decoder_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_alg1:auto_generated                                                                                                                                            ;              ;
;          |Decoder_cpu_register_bank_b_module:Decoder_cpu_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_b_module:Decoder_cpu_register_bank_b                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_b_module:Decoder_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_blg1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_b_module:Decoder_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_blg1:auto_generated                                                                                                                                            ;              ;
;          |Decoder_cpu_test_bench:the_Decoder_cpu_test_bench|                                                   ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_test_bench:the_Decoder_cpu_test_bench                                                                                                                                                                                                                  ;              ;
;          |lpm_add_sub:Add8|                                                                                    ; 86 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|lpm_add_sub:Add8                                                                                                                                                                                                                                                   ;              ;
;             |add_sub_qvi:auto_generated|                                                                       ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_cpu:cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated                                                                                                                                                                                                                        ;              ;
;       |Decoder_cpu_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|      ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |JSoc|Decoder:inst2|Decoder_cpu_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect                                                                                                                                                                                  ;              ;
;       |Decoder_high_resolution_timer:high_resolution_timer|                                                    ; 141 (141)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 30 (30)           ; 91 (91)          ; |JSoc|Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer                                                                                                                                                                                                                                ;              ;
;       |Decoder_jtag_uart:jtag_uart|                                                                            ; 159 (39)    ; 104 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (16)      ; 17 (2)            ; 97 (20)          ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart                                                                                                                                                                                                                                                        ;              ;
;          |Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r                                                                                                                                                                                              ;              ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                  ;              ;
;          |Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w                                                                                                                                                                                              ;              ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                 ;              ;
;                |scfifo_jr21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                      ;              ;
;                   |a_dpfifo_q131:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                 ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                         ;              ;
;                         |cntr_do7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                    ;              ;
;                      |cntr_1ob:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                           ;              ;
;                      |cntr_1ob:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                 ;              ;
;                      |dpram_nl21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                              ;              ;
;                         |altsyncram_r1m1:altsyncram1|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                  ;              ;
;          |alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|                                               ; 70 (70)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 37 (37)          ; |JSoc|Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                  ;              ;
;       |Decoder_led_out:led_out|                                                                                ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; |JSoc|Decoder:inst2|Decoder_led_out:led_out                                                                                                                                                                                                                                                            ;              ;
;       |Decoder_rsp_xbar_demux:rsp_xbar_demux_001|                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                          ;              ;
;       |Decoder_rsp_xbar_demux:rsp_xbar_demux|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |JSoc|Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                              ;              ;
;       |Decoder_rsp_xbar_mux:rsp_xbar_mux|                                                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |JSoc|Decoder:inst2|Decoder_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                  ;              ;
;       |Decoder_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                              ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 39 (39)          ; |JSoc|Decoder:inst2|Decoder_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                          ;              ;
;       |Decoder_rsp_xbar_mux_002:rsp_xbar_mux_002|                                                              ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |JSoc|Decoder:inst2|Decoder_rsp_xbar_mux_002:rsp_xbar_mux_002                                                                                                                                                                                                                                          ;              ;
;       |Decoder_sdramController:sdramcontroller|                                                                ; 448 (282)   ; 285 (157)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (158)    ; 64 (2)            ; 221 (97)         ; |JSoc|Decoder:inst2|Decoder_sdramController:sdramcontroller                                                                                                                                                                                                                                            ;              ;
;          |Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|           ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 62 (62)           ; 128 (128)        ; |JSoc|Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module                                                                                                                                                  ;              ;
;       |Decoder_timer:timer|                                                                                    ; 151 (151)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 22 (22)           ; 99 (99)          ; |JSoc|Decoder:inst2|Decoder_timer:timer                                                                                                                                                                                                                                                                ;              ;
;       |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|                                      ; 72 (9)      ; 62 (5)                    ; 0 (0)         ; 184         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 22 (0)            ; 40 (6)           ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0                                                                                                                                                                                                                  ;              ;
;          |altera_avalon_dc_fifo:cmd_fifo|                                                                      ; 32 (20)     ; 27 (15)                   ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 12 (2)            ; 15 (15)          ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                   ;              ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                   ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                    ;              ;
;                |altera_std_synchronizer:sync[0].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                  ;              ;
;                |altera_std_synchronizer:sync[1].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                  ;              ;
;                |altera_std_synchronizer:sync[2].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                  ;              ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                  ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                   ;              ;
;                |altera_std_synchronizer:sync[0].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                 ;              ;
;                |altera_std_synchronizer:sync[1].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                 ;              ;
;                |altera_std_synchronizer:sync[2].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                 ;              ;
;             |altsyncram:mem_rtl_0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                              ;              ;
;                |altsyncram_csc1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated                                                                                                                               ;              ;
;          |altera_avalon_dc_fifo:rsp_fifo|                                                                      ; 31 (19)     ; 30 (18)                   ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (2)            ; 20 (20)          ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                   ;              ;
;             |altera_dcfifo_synchronizer_bundle:read_crosser|                                                   ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 3 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                    ;              ;
;                |altera_std_synchronizer:sync[0].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[0].u                                                                                                  ;              ;
;                |altera_std_synchronizer:sync[1].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[1].u                                                                                                  ;              ;
;                |altera_std_synchronizer:sync[2].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u                                                                                                  ;              ;
;             |altera_dcfifo_synchronizer_bundle:write_crosser|                                                  ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                   ;              ;
;                |altera_std_synchronizer:sync[0].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[0].u                                                                                                 ;              ;
;                |altera_std_synchronizer:sync[1].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[1].u                                                                                                 ;              ;
;                |altera_std_synchronizer:sync[2].u|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer:sync[2].u                                                                                                 ;              ;
;             |altsyncram:mem_rtl_0|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                              ;              ;
;                |altsyncram_csc1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 92          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 6 (6)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|              ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ;              ;
;       |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ;              ;
;       |altera_avalon_sc_fifo:high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                  ;              ;
;       |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                               ;              ;
;       |altera_avalon_sc_fifo:led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                ;              ;
;       |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                             ;              ;
;       |altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|            ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 22 (22)          ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                        ;              ;
;       |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|           ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                       ;              ;
;       |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |JSoc|Decoder:inst2|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                  ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                   ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 8 (0)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                               ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 11 (7)      ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (0)             ; 8 (8)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                      ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                       ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                       ;              ;
;       |altera_avalon_st_handshake_clock_crosser:crosser|                                                       ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 12 (0)            ; 10 (0)           ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                   ;              ;
;          |altera_avalon_st_clock_crosser:clock_xer|                                                            ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 12 (10)           ; 10 (9)           ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                          ;              ;
;             |altera_std_synchronizer:in_to_out_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                           ;              ;
;             |altera_std_synchronizer:out_to_in_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                           ;              ;
;       |altera_irq_clock_crosser:irq_synchronizer_001|                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer_001                                                                                                                                                                                                                                      ;              ;
;          |altera_std_synchronizer_bundle:sync|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                  ;              ;
;             |altera_std_synchronizer:sync[0].u|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer_001|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                ;              ;
;       |altera_irq_clock_crosser:irq_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer                                                                                                                                                                                                                                          ;              ;
;          |altera_std_synchronizer_bundle:sync|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                      ;              ;
;             |altera_std_synchronizer:sync[0].u|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_irq_clock_crosser:irq_synchronizer|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                    ;              ;
;       |altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_translator_avalon_universal_master_0_agent|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_translator_avalon_universal_master_0_agent                                                                                                                                                                                ;              ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                             ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |JSoc|Decoder:inst2|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|                   ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                               ;              ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                 ;              ;
;       |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ;              ;
;       |altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                  ;              ;
;       |altera_merlin_slave_agent:sdramcontroller_s1_translator_avalon_universal_slave_0_agent|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:sdramcontroller_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                             ;              ;
;       |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |JSoc|Decoder:inst2|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                            ;              ;
;       |altera_merlin_slave_translator:altpll_pll_slave_translator|                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:altpll_pll_slave_translator                                                                                                                                                                                                                         ;              ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                        ; 40 (40)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 36 (36)          ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                    ;              ;
;       |altera_merlin_slave_translator:high_resolution_timer_s1_translator|                                     ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 20 (20)          ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                  ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                              ;              ;
;       |altera_merlin_slave_translator:led_out_s1_translator|                                                   ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator                                                                                                                                                                                                                               ;              ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                      ;              ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                     ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 9 (9)            ; |JSoc|Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                                                 ;              ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                              ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |JSoc|Decoder:inst2|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                          ;              ;
;       |altera_merlin_traffic_limiter:limiter|                                                                  ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |JSoc|Decoder:inst2|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller_001|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller_002|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller_003|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller_004|                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_004                                                                                                                                                                                                                                         ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                              ;              ;
;       |altera_reset_controller:rst_controller|                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller                                                                                                                                                                                                                                             ;              ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |JSoc|Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                                                          ; 173 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 14 (0)            ; 83 (0)           ; |JSoc|sld_hub:auto_hub                                                                                                                                                                                                                                                                                 ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 172 (127)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (58)      ; 14 (14)           ; 83 (58)          ; |JSoc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                    ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |JSoc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                            ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |JSoc|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                          ;              ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SDRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CKE      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_CLK      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SDRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; SDRAM_DQ[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; SDRAM_DQ[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; INPUT_CLOCK    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; SDRAM_DQ[31]        ;                   ;         ;
; SDRAM_DQ[30]        ;                   ;         ;
; SDRAM_DQ[29]        ;                   ;         ;
; SDRAM_DQ[28]        ;                   ;         ;
; SDRAM_DQ[27]        ;                   ;         ;
; SDRAM_DQ[26]        ;                   ;         ;
; SDRAM_DQ[25]        ;                   ;         ;
; SDRAM_DQ[24]        ;                   ;         ;
; SDRAM_DQ[23]        ;                   ;         ;
; SDRAM_DQ[22]        ;                   ;         ;
; SDRAM_DQ[21]        ;                   ;         ;
; SDRAM_DQ[20]        ;                   ;         ;
; SDRAM_DQ[19]        ;                   ;         ;
; SDRAM_DQ[18]        ;                   ;         ;
; SDRAM_DQ[17]        ;                   ;         ;
; SDRAM_DQ[16]        ;                   ;         ;
; SDRAM_DQ[15]        ;                   ;         ;
; SDRAM_DQ[14]        ;                   ;         ;
; SDRAM_DQ[13]        ;                   ;         ;
; SDRAM_DQ[12]        ;                   ;         ;
; SDRAM_DQ[11]        ;                   ;         ;
; SDRAM_DQ[10]        ;                   ;         ;
; SDRAM_DQ[9]         ;                   ;         ;
; SDRAM_DQ[8]         ;                   ;         ;
; SDRAM_DQ[7]         ;                   ;         ;
; SDRAM_DQ[6]         ;                   ;         ;
; SDRAM_DQ[5]         ;                   ;         ;
; SDRAM_DQ[4]         ;                   ;         ;
; SDRAM_DQ[3]         ;                   ;         ;
; SDRAM_DQ[2]         ;                   ;         ;
; SDRAM_DQ[1]         ;                   ;         ;
; SDRAM_DQ[0]         ;                   ;         ;
; INPUT_CLOCK         ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                 ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|always0~0                                                                                                                                                                                      ; LCCOMB_X50_Y34_N6     ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|always1~0                                                                                                                                                                                      ; LCCOMB_X50_Y38_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[0]                                                                                                                                                                                  ; PLL_1                 ; 1664    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[1]                                                                                                                                                                                  ; PLL_1                 ; 343     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_locked                                                                                                                                                                                  ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|prev_reset                                                                                                                                                                                                                       ; FF_X43_Y41_N1         ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                               ; LCCOMB_X43_Y36_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                     ; LCCOMB_X49_Y33_N26    ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                   ; LCCOMB_X43_Y39_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                   ; LCCOMB_X45_Y39_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                       ; LCCOMB_X46_Y36_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                   ; LCCOMB_X49_Y32_N22    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|D_src1_hazard_M                                                                                                                                                                                                                        ; LCCOMB_X56_Y35_N12    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|D_src2_hazard_M                                                                                                                                                                                                                        ; LCCOMB_X55_Y35_N4     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                 ; LCCOMB_X48_Y36_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jxuir                    ; FF_X46_Y41_N5         ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X40_Y40_N16    ; 13      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X39_Y41_N24    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X40_Y41_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X40_Y41_N30    ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X40_Y41_N4     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X46_Y41_N19        ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[16]~23                      ; LCCOMB_X40_Y39_N24    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[2]~15                       ; LCCOMB_X49_Y41_N26    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[37]~35                      ; LCCOMB_X40_Y39_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|virtual_state_sdr~0                           ; LCCOMB_X49_Y41_N8     ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|virtual_state_uir~0                           ; LCCOMB_X46_Y41_N16    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                          ; LCCOMB_X45_Y37_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|resetrequest                                                                                                               ; FF_X43_Y39_N9         ; 9       ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                    ; LCCOMB_X39_Y41_N28    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonWr                                                                                                                            ; FF_X41_Y39_N25        ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|comb~1                                                                                                                           ; LCCOMB_X43_Y37_N10    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                ; FF_X49_Y36_N17        ; 47      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Equal183~0                                                                                                                                                                                                                             ; LCCOMB_X49_Y36_N16    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Equal2~0                                                                                                                                                                                                                               ; LCCOMB_X49_Y36_N24    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|M_ienable_reg_irq16~1                                                                                                                                                                                                                  ; LCCOMB_X54_Y34_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|M_ld_align_sh8                                                                                                                                                                                                                         ; LCCOMB_X49_Y36_N20    ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|M_shift_rot_stall                                                                                                                                                                                                                      ; FF_X61_Y37_N17        ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                     ; LCCOMB_X48_Y36_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                           ; FF_X56_Y37_N5         ; 5       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|W_stall~1                                                                                                                                                                                                                              ; LCCOMB_X48_Y36_N2     ; 553     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                     ; FF_X45_Y36_N31        ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                 ; LCCOMB_X47_Y34_N6     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                 ; LCCOMB_X48_Y34_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                  ; LCCOMB_X48_Y34_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                            ; LCCOMB_X48_Y33_N6     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_wraddress[5]~5                                                                                                                                                                                                                  ; LCCOMB_X50_Y34_N14    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                            ; LCCOMB_X48_Y34_N18    ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|always0~0                                                                                                                                                                                          ; LCCOMB_X53_Y51_N20    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|always0~1                                                                                                                                                                                          ; LCCOMB_X53_Y51_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|control_wr_strobe~0                                                                                                                                                                                ; LCCOMB_X53_Y51_N8     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|period_h_wr_strobe~2                                                                                                                                                                               ; LCCOMB_X55_Y51_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|period_l_wr_strobe~4                                                                                                                                                                               ; LCCOMB_X55_Y51_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|snap_strobe~0                                                                                                                                                                                      ; LCCOMB_X55_Y51_N2     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                         ; LCCOMB_X46_Y42_N20    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                         ; LCCOMB_X53_Y42_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                              ; LCCOMB_X53_Y42_N30    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                        ; LCCOMB_X54_Y42_N14    ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                           ; LCCOMB_X54_Y42_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                      ; LCCOMB_X54_Y42_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                    ; FF_X47_Y43_N17        ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                   ; LCCOMB_X45_Y39_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                    ; LCCOMB_X53_Y42_N18    ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                     ; FF_X46_Y38_N5         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|rvalid~0                                                                                                                                                                                                                   ; LCCOMB_X46_Y42_N6     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                   ; LCCOMB_X52_Y42_N28    ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_led_out:led_out|always0~2                                                                                                                                                                                                                      ; LCCOMB_X46_Y40_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entry_0[61]~0                                                                                                        ; LCCOMB_X42_Y39_N28    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entry_1[61]~0                                                                                                        ; LCCOMB_X42_Y39_N26    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector27~6                                                                                                                                                                                                   ; LCCOMB_X38_Y34_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector34~2                                                                                                                                                                                                   ; LCCOMB_X36_Y34_N30    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|WideOr16~0                                                                                                                                                                                                     ; LCCOMB_X35_Y35_N0     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|active_rnw~3                                                                                                                                                                                                   ; LCCOMB_X39_Y35_N2     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[12]~0                                                                                                                                                                                                   ; LCCOMB_X38_Y34_N30    ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000010000                                                                                                                                                                                              ; FF_X38_Y35_N3         ; 73      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.001000000                                                                                                                                                                                              ; FF_X39_Y34_N19        ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe                                                                                                                                                                                                             ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_1                                                                                                                                                                                                ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_10                                                                                                                                                                                               ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_11                                                                                                                                                                                               ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_12                                                                                                                                                                                               ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_13                                                                                                                                                                                               ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_14                                                                                                                                                                                               ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_15                                                                                                                                                                                               ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_16                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_17                                                                                                                                                                                               ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_18                                                                                                                                                                                               ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_19                                                                                                                                                                                               ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_2                                                                                                                                                                                                ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_20                                                                                                                                                                                               ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_21                                                                                                                                                                                               ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_22                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_23                                                                                                                                                                                               ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_24                                                                                                                                                                                               ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_25                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_26                                                                                                                                                                                               ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_27                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_28                                                                                                                                                                                               ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_29                                                                                                                                                                                               ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_3                                                                                                                                                                                                ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_30                                                                                                                                                                                               ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_31                                                                                                                                                                                               ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_4                                                                                                                                                                                                ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_5                                                                                                                                                                                                ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_6                                                                                                                                                                                                ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_7                                                                                                                                                                                                ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_8                                                                                                                                                                                                ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|oe~_Duplicate_9                                                                                                                                                                                                ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|always0~0                                                                                                                                                                                                                          ; LCCOMB_X55_Y51_N18    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|always0~1                                                                                                                                                                                                                          ; LCCOMB_X54_Y51_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|control_wr_strobe~2                                                                                                                                                                                                                ; LCCOMB_X55_Y51_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|period_h_wr_strobe~2                                                                                                                                                                                                               ; LCCOMB_X55_Y51_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|period_l_wr_strobe~4                                                                                                                                                                                                               ; LCCOMB_X55_Y51_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|Decoder_timer:timer|snap_strobe~0                                                                                                                                                                                                                      ; LCCOMB_X55_Y51_N28    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                  ; LCCOMB_X52_Y49_N16    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~3                                                                                                                                      ; LCCOMB_X47_Y42_N14    ; 2       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                      ; LCCOMB_X52_Y51_N16    ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[2]~0                                                                                                                                                              ; LCCOMB_X52_Y49_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                  ; LCCOMB_X41_Y42_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                           ; LCCOMB_X45_Y36_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]~2                                                                                                                                   ; LCCOMB_X47_Y42_N20    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                  ; LCCOMB_X42_Y38_N2     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                  ; LCCOMB_X42_Y38_N24    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                  ; LCCOMB_X42_Y38_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                  ; LCCOMB_X42_Y38_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                  ; LCCOMB_X42_Y38_N26    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                  ; LCCOMB_X42_Y38_N4     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                  ; LCCOMB_X41_Y36_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~10                                                                                                                                             ; LCCOMB_X42_Y38_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                             ; LCCOMB_X45_Y42_N16    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                 ; LCCOMB_X45_Y39_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter_001|save_dest_id                                                                                                                                                                                                 ; LCCOMB_X53_Y49_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                      ; LCCOMB_X47_Y32_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                   ; LCCOMB_X46_Y36_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                          ; FF_X57_Y72_N1         ; 35      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                          ; FF_X114_Y37_N17       ; 295     ; Async. clear               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                          ; FF_X56_Y72_N1         ; 41      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                          ; FF_X113_Y37_N1        ; 37      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                              ; FF_X39_Y41_N17        ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                              ; FF_X39_Y41_N17        ; 1287    ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; INPUT_CLOCK                                                                                                                                                                                                                                                          ; PIN_Y2                ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; INPUT_CLOCK                                                                                                                                                                                                                                                          ; PIN_Y2                ; 38      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                         ; JTAG_X1_Y37_N0        ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                         ; JTAG_X1_Y37_N0        ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                ; FF_X52_Y41_N27        ; 71      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                     ; LCCOMB_X54_Y43_N8     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                       ; LCCOMB_X54_Y43_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                     ; LCCOMB_X53_Y43_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                        ; LCCOMB_X50_Y41_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                       ; LCCOMB_X54_Y43_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                        ; LCCOMB_X52_Y41_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                       ; LCCOMB_X52_Y41_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                          ; LCCOMB_X53_Y41_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                   ; LCCOMB_X53_Y43_N12    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                   ; LCCOMB_X55_Y43_N28    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                             ; LCCOMB_X48_Y41_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                 ; LCCOMB_X53_Y41_N24    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                 ; LCCOMB_X54_Y41_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                  ; LCCOMB_X47_Y41_N6     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                             ; LCCOMB_X46_Y41_N2     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                             ; LCCOMB_X46_Y41_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                     ; FF_X49_Y43_N15        ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                    ; FF_X49_Y41_N1         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                     ; FF_X48_Y41_N25        ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                     ; FF_X49_Y41_N29        ; 48      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                     ; FF_X49_Y41_N11        ; 14      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                              ; LCCOMB_X49_Y41_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                    ; FF_X49_Y43_N13        ; 32      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                   ; Location        ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[0]                                                                    ; PLL_1           ; 1664    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[1]                                                                    ; PLL_1           ; 343     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; Decoder:inst2|Decoder_altpll:altpll|prev_reset                                                                                                         ; FF_X43_Y41_N1   ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|resetrequest ; FF_X43_Y39_N9   ; 9       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out            ; FF_X57_Y72_N1   ; 35      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out            ; FF_X114_Y37_N17 ; 295     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out            ; FF_X56_Y72_N1   ; 41      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out            ; FF_X113_Y37_N1  ; 37      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                ; FF_X39_Y41_N17  ; 1287    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; INPUT_CLOCK                                                                                                                                            ; PIN_Y2          ; 38      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                           ; JTAG_X1_Y37_N0  ; 183     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Decoder:inst2|Decoder_cpu:cpu|W_stall~1                                                                                                                                                                                                                              ; 553     ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_src2_choose_imm                                                                                                                                                                                                                 ; 92      ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_hazard_M                                                                                                                                                                                                                        ; 80      ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                       ; 77      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000010000                                                                                                                                                                                              ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                ; 71      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|rd_address                                                                                                           ; 63      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entry_0[61]~0                                                                                                        ; 62      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entry_1[61]~0                                                                                                        ; 62      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|active_rnw~3                                                                                                                                                                                                   ; 62      ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                   ; 54      ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[6]                                                                                                                                                                                                                                ; 50      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000000010                                                                                                                                                                                              ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                     ; 48      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[27]~1                                                                                                                                                                                                             ; 48      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[27]~0                                                                                                                                                                                                             ; 48      ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                ; 47      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[21]                                                                                                                                                                                                                               ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                          ; 43      ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[7]                                                                                                                                                                                                                                ; 43      ;
; Decoder:inst2|Decoder_cpu:cpu|F_kill~2                                                                                                                                                                                                                               ; 42      ;
; Decoder:inst2|Decoder_cpu:cpu|M_shift_rot_stall                                                                                                                                                                                                                      ; 42      ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                       ; 42      ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                       ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                     ; 40      ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                       ; 40      ;
; Decoder:inst2|Decoder_cpu:cpu|M_pipe_flush_waddr[16]~1                                                                                                                                                                                                               ; 39      ;
; Decoder:inst2|Decoder_cpu:cpu|M_pipe_flush_waddr[16]~0                                                                                                                                                                                                               ; 39      ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[15]~0                                                                                                                                                                                                                             ; 39      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; Decoder:inst2|Decoder_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                         ; 38      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|virtual_state_sdr~0                           ; 38      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                ; 37      ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                       ; 37      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_b     ; 35      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                ; 35      ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                     ; 34      ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[9]                                                                                                                                                                                                                                ; 34      ;
; Decoder:inst2|Decoder_cpu_custom_instruction_master_multi_xconnect:cpu_custom_instruction_master_multi_xconnect|LessThan1~0                                                                                                                                          ; 34      ;
; Decoder:inst2|Decoder_cpu:cpu|latched_oci_tb_hbreak_req                                                                                                                                                                                                              ; 34      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_alu_subtract                                                                                                                                                                                                                    ; 34      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|always5~0                                                                                                                                                                                                      ; 34      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonAReg[10]                                                                                                                      ; 34      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|always0~0                                                                                                                                                                                      ; 33      ;
; Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                   ; 33      ;
; Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                       ; 33      ;
; Decoder:inst2|Decoder_cpu:cpu|E_compare_op[0]                                                                                                                                                                                                                        ; 33      ;
; Decoder:inst2|Decoder_cpu:cpu|E_compare_op[1]                                                                                                                                                                                                                        ; 33      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_logic                                                                                                                                                                                                                           ; 33      ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1_hazard_M                                                                                                                                                                                                                        ; 33      ;
; Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                   ; 33      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|za_valid                                                                                                                                                                                                       ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                    ; 32      ;
; Decoder:inst2|Decoder_timer:timer|always0~1                                                                                                                                                                                                                          ; 32      ;
; Decoder:inst2|Decoder_timer:timer|always0~0                                                                                                                                                                                                                          ; 32      ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|always0~1                                                                                                                                                                                          ; 32      ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|always0~0                                                                                                                                                                                          ; 32      ;
; Decoder:inst2|Decoder_timer:timer|snap_strobe~0                                                                                                                                                                                                                      ; 32      ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|snap_strobe~0                                                                                                                                                                                      ; 32      ;
; Decoder:inst2|Decoder_timer:timer|Equal6~2                                                                                                                                                                                                                           ; 32      ;
; Decoder:inst2|Decoder_timer:timer|Equal6~1                                                                                                                                                                                                                           ; 32      ;
; Decoder:inst2|Decoder_timer:timer|Equal6~0                                                                                                                                                                                                                           ; 32      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|always0~1                                                                                                                                                                                      ; 32      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|always1~0                                                                                                                                                                                      ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[31]~0                                                                                                                                                                                                                             ; 32      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_data[22]~0                                                                                                                                                                                                   ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|D_src1_hazard_M                                                                                                                                                                                                                        ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|D_src1_hazard_W                                                                                                                                                                                                                        ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|M_ctrl_shift_rot_right                                                                                                                                                                                                                 ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|D_src2_hazard_M                                                                                                                                                                                                                        ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|D_src2_hazard_W                                                                                                                                                                                                                        ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                         ; 32      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                    ; 31      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_break                                                                                                                                                                                                                           ; 30      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|oci_reg_readdata~0                                                                                                       ; 29      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_crst                                                                                                                                                                                                                            ; 29      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_exception                                                                                                                                                                                                                       ; 28      ;
; Decoder:inst2|Decoder_cpu:cpu|D_ic_fill_starting~1                                                                                                                                                                                                                   ; 28      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                   ; 27      ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_retaddr                                                                                                                                                                                                                         ; 27      ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_valid                                                                                                                                             ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                          ; 25      ;
; Decoder:inst2|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                        ; 25      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|refresh_request                                                                                                                                                                                                ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                        ; 23      ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[3]                                                                                                                                                                                                                                ; 23      ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                                 ; 23      ;
; Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                           ; 22      ;
; Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                           ; 22      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000000001                                                                                                                                                                                              ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                         ; 21      ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[4]                                                                                                                                                                                                                                ; 21      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                ; 21      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                ; 21      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                        ; 21      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[14]                                                                                                                                                                                                                               ; 20      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                ; 20      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.001000000                                                                                                                                                                                              ; 20      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|WideOr9~0                                                                                                                                                                                                      ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                         ; 19      ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                   ; 19      ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[2]                                                                                                                                                                                                                        ; 19      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[16]~23                      ; 18      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[15]                                                                                                                                                                                                                               ; 18      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                ; 18      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|init_done                                                                                                                                                                                                      ; 18      ;
; Decoder:inst2|Decoder_cpu:cpu|av_sign_bit~2                                                                                                                                                                                                                          ; 17      ;
; Decoder:inst2|Decoder_cpu:cpu|M_ctrl_ld_signed                                                                                                                                                                                                                       ; 17      ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                      ; 17      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[16]                                                                                                                                                                                                                               ; 17      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[11]                                                                                                                                                                                                                               ; 17      ;
; Decoder:inst2|Decoder_timer:timer|period_l_wr_strobe~4                                                                                                                                                                                                               ; 16      ;
; Decoder:inst2|Decoder_timer:timer|period_h_wr_strobe~2                                                                                                                                                                                                               ; 16      ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|period_h_wr_strobe~2                                                                                                                                                                               ; 16      ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|period_l_wr_strobe~4                                                                                                                                                                               ; 16      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                    ; 16      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                     ; 16      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[16]~20                      ; 16      ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_unsigned_lo_imm16~2                                                                                                                                                                                                             ; 16      ;
; Decoder:inst2|Decoder_cpu:cpu|D_src2_imm[15]~5                                                                                                                                                                                                                       ; 16      ;
; Decoder:inst2|Decoder_cpu:cpu|M_ld_align_sh16                                                                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                     ; 15      ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_hi_imm16~1                                                                                                                                                                                                                      ; 15      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[12]                                                                                                                                                                                                                               ; 15      ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[3]                                                                                                                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                     ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                            ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                            ; 14      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                   ; 14      ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[13]                                                                                                                                                                                                                               ; 14      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[6]~1                                                                                                                                                                                                    ; 14      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.100000000                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                            ; 13      ;
; Decoder:inst2|Decoder_rsp_xbar_mux_002:rsp_xbar_mux_002|src_payload~1                                                                                                                                                                                                ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                  ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a     ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[2]~15                       ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|clr_break_line                                                                                                                                                                                                                         ; 13      ;
; Decoder:inst2|Decoder_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                       ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|i_read                                                                                                                                                                                                                                 ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|d_read                                                                                                                                                                                                                                 ; 13      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_addr[12]~0                                                                                                                                                                                                   ; 13      ;
; Decoder:inst2|Decoder_cpu:cpu|d_write                                                                                                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                    ; 12      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[12]~3                                                                                                                              ; 12      ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~2                                                                                                                                                                                                                               ; 12      ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 12      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Equal0~4                                                                                                                                                                                                       ; 12      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.011                                                                                                                                                                                                    ; 12      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.000                                                                                                                                                                                                    ; 12      ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|s0_cmd_valid                                                                                                                                                                         ; 12      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entries[0]                                                                                                           ; 12      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                    ; 11      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|rvalid~0                                                                                                                                                                                                                   ; 11      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_2|stage_output[0]~0                                                                                                                               ; 11      ;
; Decoder:inst2|Decoder_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                     ; 11      ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                ; 11      ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                             ; 11      ;
; Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 11      ;
; Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                         ; 11      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.010                                                                                                                                                                                                    ; 11      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.101                                                                                                                                                                                                    ; 11      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_addr[12]                                                                                                                                                                                                     ; 11      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.010000000                                                                                                                                                                                              ; 11      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|entries[1]                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                      ; 10      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[12]~4                                                                                                                              ; 10      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[0]~2                                                                                                                               ; 10      ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_6|stage_output[0]                                                                                                                                 ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[5]~57                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[6]~55                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[8]~53                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[9]~51                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[10]~49                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[11]~47                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[12]~45                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[13]~43                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[14]~41                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[15]~39                                                                                                                                                                                                            ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[0]~13                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[1]~11                                                                                                                                                                                                             ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[2]~9                                                                                                                                                                                                              ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[3]~7                                                                                                                                                                                                              ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[4]~5                                                                                                                                                                                                              ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[7]~3                                                                                                                                                                                                              ; 10      ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[6]                                                                                                                                                                                                                        ; 10      ;
; Decoder:inst2|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                               ; 10      ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|pending                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                      ; 9       ;
; ~GND                                                                                                                                                                                                                                                                 ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                              ; 9       ;
; Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                         ; 9       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|f_select                                                                                                                                                                                                       ; 9       ;
; Decoder:inst2|Decoder_timer:timer|Equal6~4                                                                                                                                                                                                                           ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_4|stage_output[0]~3                                                                                                                               ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_5|stage_output[0]~9                                                                                                                               ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_5|stage_output[16]~15                                                                                                                             ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_5|stage_output[0]~0                                                                                                                               ; 9       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                     ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[26]                                                                                                                                                                                  ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[22]                                                                                                                                                                                  ; 9       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[31]                                                                                                                                                                                  ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[31]~59                                                                                                                                                                                                            ; 9       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                    ; 9       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_pipe_flush                                                                                                                                                                                                                           ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[16]~37                                                                                                                                                                                                            ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[17]~35                                                                                                                                                                                                            ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[18]~33                                                                                                                                                                                                            ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[19]~31                                                                                                                                                                                                            ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|virtual_state_cdr                             ; 9       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[4]                                                                                                                                                                                                                        ; 9       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000000100                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                      ; 8       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                 ; 8       ;
; Decoder:inst2|Decoder_timer:timer|Equal6~3                                                                                                                                                                                                                           ; 8       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                           ; 8       ;
; Decoder:inst2|Decoder_addr_router_002:addr_router_002|Equal2~0                                                                                                                                                                                                       ; 8       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                                                             ; 8       ;
; Decoder:inst2|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                          ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                  ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_7|stage_output[0]~14                                                                                                                              ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_3|stage_output[0]~3                                                                                                                               ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[12]~6                                                                                                                              ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_2|stage_output[16]~0                                                                                                                              ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_0|stage_output[0]~0                                                                                                                               ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_3|stage_output[0]~0                                                                                                                               ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_6|stage_output[0]~6                                                                                                                               ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[0]                                                                                                                                                                                                                     ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[5]                                                                                                                                                                                                                     ; 8       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[23]                                                                                                                                                                                  ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal183~0                                                                                                                                                                                                                             ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal2~0                                                                                                                                                                                                                               ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|av_fill_bit                                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[28]~65                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[29]~63                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[30]~61                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~4                                                                                                                                                                                                                               ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ld_align_sh8                                                                                                                                                                                                                         ; 8       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_count[1]                                                                                                                                                                                                     ; 8       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|cmd_sink_ready~0                                                                                                                                                                                                 ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                     ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[0]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[1]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[2]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[3]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[4]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_line[5]                                                                                                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[24]~21                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[25]~19                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[26]~17                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[27]~15                                                                                                                                                                                                            ; 8       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[0]                                                                                                                                                                                                                           ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[1]                                                                                                                                                                                                                           ; 8       ;
; Decoder:inst2|Decoder_led_out:led_out|always0~2                                                                                                                                                                                                                      ; 8       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|Equal1~0                                                                                                             ; 8       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                        ; 8       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                        ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonAReg[4]                                                                                                                       ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonAReg[3]                                                                                                                       ; 8       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonAReg[2]                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                      ; 7       ;
; Decoder:inst2|altera_avalon_sc_fifo:high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                          ; 7       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|m0_read~0                                                                                                                                                                            ; 7       ;
; Decoder:inst2|Decoder_addr_router_002:addr_router_002|Equal1~0                                                                                                                                                                                                       ; 7       ;
; Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_tag_wraddress[5]~5                                                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                      ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_1|stage_output[0]~8                                                                                                                               ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_2|stage_output[0]~2                                                                                                                               ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_4|stage_output[0]~2                                                                                                                               ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_3|stage_output[16]~2                                                                                                                              ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_6|stage_output[0]~9                                                                                                                               ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_0|stage_output[0]~2                                                                                                                               ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[12]                                                                                                                                                                                                                    ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[0]~5                                                                                                                               ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[9]                                                                                                                                                                                                                     ; 7       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                      ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|Equal0~1                                                                                                                 ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|Equal0~0                                                                                                                 ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[20]                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[16]                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[30]                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[29]                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[28]                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]~2                                                                                                                                   ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset[0]                                                                                                                                                                                                                   ; 7       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|td_shift~6                                                                                                                                                           ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                 ; 7       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                ; 7       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 7       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_count[2]                                                                                                                                                                                                     ; 7       ;
; Decoder:inst2|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                  ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[20]~29                                                                                                                                                                                                            ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[21]~27                                                                                                                                                                                                            ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[22]~25                                                                                                                                                                                                            ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_data_unfiltered[23]~23                                                                                                                                                                                                            ; 7       ;
; Decoder:inst2|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                           ; 7       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_count[1]                                                                                                                                                                                                     ; 7       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                            ; 7       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[5]                                                                                                                                                                                                                        ; 7       ;
; Decoder:inst2|Decoder_addr_router_001:addr_router_001|Equal1~4                                                                                                                                                                                                       ; 7       ;
; Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                              ; 7       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000001000                                                                                                                                                                                              ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                            ; 6       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                         ; 6       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~10                                                                                                                                             ; 6       ;
; Decoder:inst2|Decoder_timer:timer|period_l_wr_strobe~3                                                                                                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|period_l_wr_strobe~3                                                                                                                                                                               ; 6       ;
; Decoder:inst2|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                               ; 6       ;
; Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator|waitrequest_reset_override                                                                                                                                                          ; 6       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|m0_write~0                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                         ; 6       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                           ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_6|stage_output[0]~3                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                     ; 6       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                 ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_1|stage_output[0]~0                                                                                                                               ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_2|stage_output[0]~0                                                                                                                               ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_5|stage_output[12]~1                                                                                                                              ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_6|stage_output[26]~9                                                                                                                              ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_4|stage_output[26]~1                                                                                                                              ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[0]~5                                                                                                                               ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_4|stage_output[0]~0                                                                                                                               ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[1]~6                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[20]                                                                                                                                                                                                                    ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[2]                                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[8]                                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[3]                                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[1]                                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[6]~13                                                                                                                                                                                                             ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[5]~11                                                                                                                                                                                                             ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[4]~9                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[3]~7                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[2]~5                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[1]~3                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_tag_rd_addr_nxt[0]~1                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[7]                                                                                                                                                                                                                                ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[6]                                                                                                                                                                                                                                ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[25]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[18]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[14]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[13]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[11]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[10]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[5]                                                                                                                                                                                   ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[27]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[8]                                                                                                                                                                                                                                ; 6       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[24]                                                                                                                                                                                  ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                   ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                 ; 6       ;
; Decoder:inst2|altera_merlin_slave_translator:altpll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                   ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[13]                                                                                                                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[15]                                                                                                                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[16]                                                                                                                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_valid~0                                                                                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[5]~27                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[6]~26                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[7]~25                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[8]~24                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[9]~23                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[10]~22                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[11]~21                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[12]~20                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[13]~19                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[14]~18                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[15]~17                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[16]~16                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[17]~15                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[18]~14                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[19]~13                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[20]~12                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[21]~11                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[22]~10                                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[23]~9                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[24]~8                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[25]~7                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[26]~6                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[27]~5                                                                                                                                                                                                                           ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[2]~2                                                                                                                                                                                                                            ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[3]~1                                                                                                                                                                                                                            ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[4]~0                                                                                                                                                                                                                            ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_valid_from_E                                                                                                                                                                                                                         ; 6       ;
; Decoder:inst2|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                       ; 6       ;
; Decoder:inst2|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                              ; 6       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_count[2]                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|altera_merlin_slave_agent:sdramcontroller_s1_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                      ; 6       ;
; Decoder:inst2|Decoder_addr_router:addr_router|Equal0~5                                                                                                                                                                                                               ; 6       ;
; Decoder:inst2|Decoder_addr_router_001:addr_router_001|Equal4~1                                                                                                                                                                                                       ; 6       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|WideOr16~0                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|pending~10                                                                                                                                                                                                     ; 6       ;
; Decoder:inst2|altera_avalon_sc_fifo:led_out_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                        ; 6       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[6]                                                                                                                                                                                                                        ; 6       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|f_pop                                                                                                                                                                                                          ; 6       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                        ; 6       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                       ; 6       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|Decoder_timer:timer|control_wr_strobe~2                                                                                                                                                                                                                ; 5       ;
; Decoder:inst2|altera_merlin_master_agent:mm_clock_crossing_bridge_0_m0_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|control_wr_strobe~0                                                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_timer:timer|Equal6~5                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                  ; 5       ;
; Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                             ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[1]                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[0]                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                      ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                     ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_7|stage_output[1]~15                                                                                                                              ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                     ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_5|stage_output[0]                                                                                                                                 ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                     ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                     ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_7|stage_output[0]~2                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[21]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[18]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_1|stage_output[0]                                                                                                                                 ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[17]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[10]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_6|stage_output[26]                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[11]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_0|stage_output[0]                                                                                                                                 ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[4]                                                                                                                                                                                                                     ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[15]                                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[7]                                                                                                                                                                                                                     ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[6]                                                                                                                                                                                                                     ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_data_rd_addr_nxt[2]~5                                                                                                                                                                                                             ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_data_rd_addr_nxt[1]~3                                                                                                                                                                                                             ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|F_ic_data_rd_addr_nxt[0]~1                                                                                                                                                                                                             ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                      ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|Equal0~2                                                                                                                 ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[21]                                                                                                                                                                                  ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[19]                                                                                                                                                                                  ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[17]                                                                                                                                                                                  ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[12]                                                                                                                                                                                  ; 5       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[4]                                                                                                                                                                                   ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_dst_regnum[2]~3                                                                                                                                                                                                                      ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_status_reg_pie                                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset[2]                                                                                                                                                                                                                   ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|jupdate~0                                                                                                                                                            ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[18]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[19]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[20]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[28]~31                                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[29]~30                                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[30]~29                                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~5                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_crst~0                                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[1]                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[0]                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_dst_regnum[4]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_dst_regnum[2]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_dst_regnum[3]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_dst_regnum[0]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_dst_regnum[1]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~3                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[26]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[25]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[24]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[23]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[22]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_count[0]                                                                                                                                                                                                     ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector33~0                                                                                                                                                                                                   ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:sdramcontroller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_offset[0]                                                                                                                                                                                                                   ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[14]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[12]                                                                                                                                                                                                                               ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_rdctl_inst                                                                                                                                                                                                                      ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[0]~4                                                                                                                                                                                                                            ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[1]~3                                                                                                                                                                                                                            ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|d_write_nxt~0                                                                                                                                                                                                                          ; 5       ;
; Decoder:inst2|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                   ; 5       ;
; Decoder:inst2|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[1]                                                                                                                                                                ; 5       ;
; Decoder:inst2|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                   ; 5       ;
; Decoder:inst2|Decoder_cmd_xbar_demux:cmd_xbar_demux|src1_valid~1                                                                                                                                                                                                     ; 5       ;
; Decoder:inst2|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[0]                                                                                                                                                                ; 5       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                  ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|av_waitrequest                                                                                                                                                                                                             ; 5       ;
; Decoder:inst2|Decoder_altpll:altpll|wire_pfdena_reg_ena~0                                                                                                                                                                                                            ; 5       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|always2~1                                                                                                            ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector38~2                                                                                                                                                                                                   ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_state.000100000                                                                                                                                                                                              ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[2]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[3]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[4]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[5]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[6]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_addr_router_001:addr_router_001|Equal2~2                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[7]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[8]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[9]                                                                                                                                                                                                                        ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[24]                                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[10]                                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[11]                                                                                                                                                                                                                       ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[7]                                                                                                                                                                                                                           ; 5       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|active_cs_n                                                                                                                                                                                                    ; 5       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                          ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[2]~4                                                                                                                                                                            ; 5       ;
; Decoder:inst2|Decoder_cpu:cpu|lpm_add_sub:Add8|add_sub_qvi:auto_generated|result_int[1]~2                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                     ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~2                                                                                          ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~4                                                                                                                                                                                             ; 4       ;
; Decoder:inst2|Decoder_timer:timer|Equal0~10                                                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|Equal0~10                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[0]                                                                                                                                                                ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[1]                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|Equal0~0                                                                                                                         ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|mem_rd_ptr[1]~0                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter_001|nonposted_cmd_accepted~5                                                                                                                                                                                     ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                 ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer:sync[2].u|dreg[0]                                                              ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator|wait_latency_counter[0]                                                                                                                                                             ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator|wait_latency_counter[1]                                                                                                                                                             ; 4       ;
; Decoder:inst2|Decoder_addr_router_002:addr_router_002|src_channel[2]~0                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                  ; 4       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                  ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                             ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[2]                                                                                                                                         ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[0]                                                                                                                                         ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[1]                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                  ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[0]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_3|stage_output[26]~4                                                                                                                              ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[3]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_0|stage_output[0]                                                                                                                                 ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[7]~7                                                                                                                               ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_6|stage_output[26]~11                                                                                                                             ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_6|stage_output[0]~7                                                                                                                               ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[2]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_7|stage_output[0]~0                                                                                                                               ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_7|stage_output[16]~7                                                                                                                              ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_3|stage_output[0]                                                                                                                                 ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[13]                                                                                                                                                                                                                    ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_6|stage_output[0]~8                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[14]                                                                                                                                                                                                                    ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[0]~4                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                 ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                 ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|comb~0                                                                                                                           ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_wrctl_inst                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[15]                                                                                                                                                                                  ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[9]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[8]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[7]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[6]                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|Add1~1                                                                                                                                                ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[1]                                                                                                                                         ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[0]                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_b_is_dst                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[0]                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_count[0]                                                                                                                                                                                                     ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[25]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[24]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[23]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[22]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[21]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[20]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[19]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[18]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[17]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[16]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[15]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[14]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[13]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[12]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[11]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[10]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_cnt[0]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[0]                                                                                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[1]                                                                                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_issue                                                                                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[17]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src1[31]~28                                                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[31]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[29]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[30]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[27]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[28]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~8                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_start                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                             ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|empty                                                                                                                                                 ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_hbreak_req                                                                                                                                                                                                                           ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[3]                                                                                                                                                                                                                                ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|altera_merlin_slave_agent:altpll_pll_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                        ; 4       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                           ; 4       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][101]                                                                                                                                                  ; 4       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[67]                                                                                                                                          ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:altpll_pll_slave_translator|waitrequest_reset_override                                                                                                                                                                  ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[34]                  ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[35]                  ; 4       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|pending_response_count[0]                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                              ; 4       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|update_grant~0                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                             ; 4       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:Decoder_cpu_jtag_debug_module_phy|virtual_state_uir~0                           ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_offset[1]                                                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.111                                                                                                                                                                                                    ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_op_eret~0                                                                                                                                                                                                                            ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_iw[11]                                                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|W_stall~0                                                                                                                                                                                                                              ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_stall                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_rsp_xbar_mux_001:rsp_xbar_mux_001|WideOr1~1                                                                                                                                                                                                    ; 4       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_state.001                                                                                                                                                                                                    ; 4       ;
; Decoder:inst2|Decoder_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                     ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[4]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[5]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[2]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[6]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[8]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[9]                                                                                                                                                                                                                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[10]                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[11]                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[13]                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[14]                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[12]                                                                                                                                                                                                                        ; 4       ;
; Decoder:inst2|Decoder_addr_router_001:addr_router_001|Equal1~5                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector30~2                                                                                                                                                                                                   ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator|wait_latency_counter[0]                                                                                                                                                                           ; 4       ;
; Decoder:inst2|Decoder_addr_router_001:addr_router_001|Equal0~0                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|m_next.010000000                                                                                                                                                                                               ; 4       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|rd_data[61]~1                                                                                                        ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                        ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                       ; 4       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_tck:the_Decoder_cpu_jtag_debug_module_tck|sr[31]                         ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|M_st_data[10]                                                                                                                                                                                                                          ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[5]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[6]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[8]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[9]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[10]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[11]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[12]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[13]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[14]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[15]                                                                                                                                                                                                                      ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[0]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[1]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[2]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[3]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[4]                                                                                                                                                                                                                       ; 4       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2_prelim[7]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[23]~20                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_7|stage_output[23]~32                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_4|stage_output[26]                                                                                                                                ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_5|stage_output[26]~17                                                                                                                             ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_exception~3                                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_timer:timer|force_reload                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|force_reload                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[2]~0                                                                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_rsp_xbar_mux_002:rsp_xbar_mux_002|WideOr1~0                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|Decoder_timer:timer|counter_is_running                                                                                                                                                                                                                 ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|counter_is_running                                                                                                                                                                                 ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:high_resolution_timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                          ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                               ; 3       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter_001|save_dest_id                                                                                                                                                                                                 ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                          ; 3       ;
; Decoder:inst2|Decoder_timer:timer|timeout_occurred                                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|timeout_occurred                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|mem_rd_ptr[0]~1                                                                                                                                       ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr[2]~3                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[2]                                                                                                                                          ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr[0]~2                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr[1]~1                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:high_resolution_timer_s1_translator|read_latency_shift_reg~1                                                                                                                                                            ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg~0                                                                                                                                                                 ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]~0                                                                                                                                                                ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg~1                                                                                                                                                                            ; 3       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:timer_s1_translator|av_waitrequest_generated~0                                                                                                                                                                          ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|write1                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                 ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[26]~16                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[10]~13                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_4|stage_output[0]~1                                                                                                                               ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_6|stage_output[0]~2                                                                                                                               ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_7|stage_output[5]~9                                                                                                                               ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[4]~9                                                                                                                               ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_5|stage_output[26]~10                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_1|stage_output[0]~6                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[26]                                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block0|XOR_Shift:bit_7|stage_output[23]~8                                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ci_multi_src1[16]                                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_6|stage_output[26]~10                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block3|XOR_Shift:bit_3|stage_output[0]~0                                                                                                                               ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block2|XOR_Shift:bit_2|stage_output[0]                                                                                                                                 ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_4|stage_output[26]~2                                                                                                                              ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|crc_value[1]                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_3|stage_output[26]~1                                                                                                                              ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_3|stage_output[26]~0                                                                                                                              ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_4|stage_output[26]~0                                                                                                                              ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_5|stage_output[12]~14                                                                                                                             ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_1|stage_output[0]                                                                                                                                 ; 3       ;
; Decoder:inst2|CRC_Custom_Instruction:crc|CRC_Component:wrapper_wiring|XOR_Shift_Block:cascade_block1|XOR_Shift:bit_3|stage_output[0]                                                                                                                                 ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|monitor_error                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rst2                                                                                                                                                                 ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|r_ena1                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|r_val                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[17]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonWr                                                                                                                            ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ienable_reg_irq16~1                                                                                                                                                                                                                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_bstatus_reg_pie                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_estatus_reg_pie                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[2]                                                                                                                                         ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|Add1~0                                                                                                                                                ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|read~0                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[1]                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[2]                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector13~0                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|pending_response_count[2]~0                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_ctrl_invalidate_i                                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_br_pred_taken~0                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_cnt[1]                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|alt_jtag_atlantic:Decoder_jtag_uart_alt_jtag_atlantic|rvalid0                                                                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|monitor_ready                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[3]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[4]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[5]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[7]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_avalon_reg:the_Decoder_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_control_reg_rddata_muxed[2]~0                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_wrctl_data_bstatus_reg_pie~3                                                                                                                                                                                                         ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_br_result~0                                                                                                                                                                                                                          ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_a_not_src                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_iw[10]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Equal4~6                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_iw[8]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2[1]~51                                                                                                                                                                                                                           ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2[0]~49                                                                                                                                                                                                                           ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|wait_latency_counter[1]~5                                                                                                                                                              ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~3                                                                                                                                      ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[2]                                                                                                                                          ; 3       ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr[1]~2                                                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                     ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                           ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                             ; 3       ;
; Decoder:inst2|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|rf_source_valid~0                                                                                                                                            ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_dst_regnum[4]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_dst_regnum[2]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_dst_regnum[3]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_dst_regnum[0]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_dst_regnum[1]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_wr_dst_reg~0                                                                                                                                                                                                                         ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_custom_multi                                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|d_readdata_d1[31]                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|d_readdata_d1[23]                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_ctrl_b_not_src                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:altpll_pll_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_jtag_debug_module_wrapper:the_Decoder_cpu_jtag_debug_module_wrapper|Decoder_cpu_jtag_debug_module_sysclk:the_Decoder_cpu_jtag_debug_module_sysclk|jdo[22]                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[14]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[15]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[10]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[11]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[12]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[13]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[16]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[17]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[18]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[19]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[20]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[21]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[23]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[24]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[22]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[25]                                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|D_pc[9]                                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|pending_response_count[1]                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_demux:cmd_xbar_demux|WideOr0~3                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_active                                                                                                                                                                                                                         ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_ap_offset[2]                                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2[2]~47                                                                                                                                                                                                                           ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2[3]~45                                                                                                                                                                                                                           ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator|wait_latency_counter[1]~1                                                                                                                                                                         ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_valid~1                                                                                                                                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                           ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|jtag_break                                                                                                                 ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_src2[4]~1                                                                                                                                                                                                                            ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|E_ctrl_cmp                                                                                                                                                                                                                             ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[1]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|altera_merlin_traffic_limiter:limiter|last_dest_id[0]                                                                                                                                                                                                  ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[8]                                                                                                                                     ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~2                                                                                                                                               ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                               ; 3       ;
; Decoder:inst2|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][85]                                                                                                                                              ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                   ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                  ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|av_ld_or_div_done                                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                                                                                                                          ; 3       ;
; Decoder:inst2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|LessThan1~0                                                                                                                                                                                                    ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|WideOr6~0                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector31~0                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|wr_address                                                                                                           ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Selector41~5                                                                                                                                                                                                   ; 3       ;
; Decoder:inst2|Decoder_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                              ; 3       ;
; Decoder:inst2|Decoder_addr_router:addr_router|Equal0~4                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|ic_fill_tag[15]                                                                                                                                                                                                                        ; 3       ;
; Decoder:inst2|altera_merlin_slave_translator:led_out_s1_translator|wait_latency_counter[1]                                                                                                                                                                           ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[14]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[17]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[18]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[19]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[20]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[23]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_cpu:cpu|M_alu_result[26]                                                                                                                                                                                                                       ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|WideOr8~0                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|pending~9                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|pending~4                                                                                                                                                                                                      ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|rd_data[60]~3                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|Decoder_sdramController_input_efifo_module:the_Decoder_sdramController_input_efifo_module|rd_data[46]~0                                                                                                        ; 3       ;
; Decoder:inst2|Decoder_sdramController:sdramcontroller|active_rnw                                                                                                                                                                                                     ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[31]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[30]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[29]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[28]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[27]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[26]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[25]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[24]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[17]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[15]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[23]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[22]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[21]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[20]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[19]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[18]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[14]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[12]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[11]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[13]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[7]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[10]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[9]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[8]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[6]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[5]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[4]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[3]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[16]                                                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[2]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[1]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_timer:timer|internal_counter[0]                                                                                                                                                                                                                ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[31]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[30]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[29]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[28]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[27]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[26]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[25]                                                                                                                                                                               ; 3       ;
; Decoder:inst2|Decoder_high_resolution_timer:high_resolution_timer|internal_counter[24]                                                                                                                                                                               ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                     ; Location                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+----------------------------------------------------------------+
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_data_module:Decoder_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                                    ; M9K_X51_Y36_N0, M9K_X51_Y34_N0, M9K_X51_Y37_N0, M9K_X51_Y35_N0 ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_ic_tag_module:Decoder_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bvg1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; Decoder_cpu_ic_tag_ram.mif              ; M9K_X51_Y32_N0                                                 ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|Decoder_cpu_ociram_lpm_dram_bdp_component_module:Decoder_cpu_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_4v72:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; Decoder_cpu_ociram_default_contents.mif ; M9K_X37_Y37_N0, M9K_X37_Y38_N0                                 ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_a_module:Decoder_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_alg1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Decoder_cpu_rf_ram_a.mif                ; M9K_X64_Y39_N0                                                 ;
; Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_register_bank_b_module:Decoder_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_blg1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; Decoder_cpu_rf_ram_b.mif                ; M9K_X64_Y38_N0                                                 ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_r:the_Decoder_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                    ; M9K_X51_Y42_N0                                                 ;
; Decoder:inst2|Decoder_jtag_uart:jtag_uart|Decoder_jtag_uart_scfifo_w:the_Decoder_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                    ; M9K_X51_Y43_N0                                                 ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 23           ; 4            ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 92    ; 4                           ; 23                          ; 4                           ; 23                          ; 92                  ; 1    ; None                                    ; M9K_X51_Y46_N0                                                 ;
; Decoder:inst2|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_csc1:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4            ; 23           ; 4            ; 23           ; yes                    ; no                      ; yes                    ; yes                     ; 92    ; 4                           ; 23                          ; 4                           ; 23                          ; 92                  ; 1    ; None                                    ; M9K_X51_Y47_N0                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 5,497 / 342,891 ( 2 % ) ;
; C16 interconnects           ; 98 / 10,120 ( < 1 % )   ;
; C4 interconnects            ; 3,219 / 209,544 ( 2 % ) ;
; Direct links                ; 620 / 342,891 ( < 1 % ) ;
; Global clocks               ; 11 / 20 ( 55 % )        ;
; Local interconnects         ; 1,909 / 119,088 ( 2 % ) ;
; R24 interconnects           ; 212 / 9,963 ( 2 % )     ;
; R4 interconnects            ; 4,383 / 289,782 ( 2 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.69) ; Number of LABs  (Total = 253) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 7                             ;
; 4                                           ; 8                             ;
; 5                                           ; 3                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 4                             ;
; 9                                           ; 2                             ;
; 10                                          ; 2                             ;
; 11                                          ; 7                             ;
; 12                                          ; 6                             ;
; 13                                          ; 9                             ;
; 14                                          ; 18                            ;
; 15                                          ; 40                            ;
; 16                                          ; 135                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.59) ; Number of LABs  (Total = 253) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 182                           ;
; 1 Clock                            ; 218                           ;
; 1 Clock enable                     ; 133                           ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 46                            ;
; 2 Async. clears                    ; 15                            ;
; 2 Clock enables                    ; 41                            ;
; 2 Clocks                           ; 19                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.43) ; Number of LABs  (Total = 253) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 7                             ;
; 7                                            ; 2                             ;
; 8                                            ; 9                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 11                            ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 16                            ;
; 20                                           ; 17                            ;
; 21                                           ; 12                            ;
; 22                                           ; 17                            ;
; 23                                           ; 14                            ;
; 24                                           ; 10                            ;
; 25                                           ; 18                            ;
; 26                                           ; 16                            ;
; 27                                           ; 19                            ;
; 28                                           ; 10                            ;
; 29                                           ; 17                            ;
; 30                                           ; 9                             ;
; 31                                           ; 5                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.39) ; Number of LABs  (Total = 253) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 16                            ;
; 2                                               ; 10                            ;
; 3                                               ; 5                             ;
; 4                                               ; 5                             ;
; 5                                               ; 17                            ;
; 6                                               ; 22                            ;
; 7                                               ; 20                            ;
; 8                                               ; 25                            ;
; 9                                               ; 18                            ;
; 10                                              ; 17                            ;
; 11                                              ; 15                            ;
; 12                                              ; 12                            ;
; 13                                              ; 11                            ;
; 14                                              ; 14                            ;
; 15                                              ; 13                            ;
; 16                                              ; 18                            ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 5                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.70) ; Number of LABs  (Total = 253) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 6                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 3                             ;
; 8                                            ; 6                             ;
; 9                                            ; 9                             ;
; 10                                           ; 10                            ;
; 11                                           ; 4                             ;
; 12                                           ; 8                             ;
; 13                                           ; 12                            ;
; 14                                           ; 8                             ;
; 15                                           ; 8                             ;
; 16                                           ; 6                             ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 17                            ;
; 20                                           ; 14                            ;
; 21                                           ; 17                            ;
; 22                                           ; 12                            ;
; 23                                           ; 18                            ;
; 24                                           ; 6                             ;
; 25                                           ; 7                             ;
; 26                                           ; 6                             ;
; 27                                           ; 11                            ;
; 28                                           ; 6                             ;
; 29                                           ; 9                             ;
; 30                                           ; 10                            ;
; 31                                           ; 6                             ;
; 32                                           ; 3                             ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 66           ; 55           ; 66           ; 0            ; 0            ; 70        ; 66           ; 0            ; 70        ; 70        ; 0            ; 65           ; 0            ; 0            ; 33           ; 0            ; 65           ; 33           ; 0            ; 0            ; 0            ; 65           ; 0            ; 0            ; 0            ; 0            ; 0            ; 70        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 15           ; 4            ; 70           ; 70           ; 0         ; 4            ; 70           ; 0         ; 0         ; 70           ; 5            ; 70           ; 70           ; 37           ; 70           ; 5            ; 37           ; 70           ; 70           ; 70           ; 5            ; 70           ; 70           ; 70           ; 70           ; 70           ; 0         ; 70           ; 70           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SDRAM_CAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_RAS_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_WE_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_ADDR[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_BA[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[31]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[30]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[29]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[28]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[27]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[26]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[25]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[24]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[23]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[22]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[21]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[20]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[19]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[18]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[17]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[16]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[15]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[14]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[13]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[12]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[11]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[10]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[9]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[8]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[7]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[6]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[5]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[4]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[3]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[2]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDRAM_DQ[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; INPUT_CLOCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Mar 01 20:04:23 2022
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off JSoc -c JSoc
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE115F29C7 for design "JSoc"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|pll7" as Cyclone IV E PLL type, but with warnings
    Warning (15559): Can't achieve requested value -65.0 degrees for clock output Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[2] of parameter phase shift -- achieved value of -63.0 degrees
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -63 degrees (-1750 ps) for Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[2] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'JSoc.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: INPUT_CLOCK was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|altpll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: inst2|altpll|sd1|pll7|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[0] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node Decoder:inst2|Decoder_altpll:altpll|Decoder_altpll_altpll_bch2:sd1|wire_pll7_clk[2] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node INPUT_CLOCK~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Decoder:inst2|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Decoder:inst2|Decoder_sdramController:sdramcontroller|active_cs_n~1
        Info (176357): Destination node Decoder:inst2|Decoder_sdramController:sdramcontroller|active_rnw~3
        Info (176357): Destination node Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|jtag_break~1
        Info (176357): Destination node Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[0]
        Info (176357): Destination node Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[2]
        Info (176357): Destination node Decoder:inst2|Decoder_sdramController:sdramcontroller|i_refs[1]
        Info (176357): Destination node Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|resetlatch~0
Info (176353): Automatically promoted node Decoder:inst2|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Decoder:inst2|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Decoder:inst2|altera_reset_controller:rst_controller_004|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Decoder:inst2|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_oci_debug:the_Decoder_cpu_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Decoder:inst2|Decoder_cpu:cpu|Decoder_cpu_nios2_oci:the_Decoder_cpu_nios2_oci|Decoder_cpu_nios2_ocimem:the_Decoder_cpu_nios2_ocimem|MonWr~0
Info (176353): Automatically promoted node Decoder:inst2|Decoder_altpll:altpll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Decoder:inst2|Decoder_altpll:altpll|readdata[0]~2
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 54 registers into blocks of type EC
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:14
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 20% of the available device resources in the region that extends from location X46_Y37 to location X57_Y48
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file E:/Semester_06/CO503_Advanced_Embedded_Systems/Practicals/Practical_2_Processor_Customizations/CustomProcessor/output_files/JSoc.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 5151 megabytes
    Info: Processing ended: Tue Mar 01 20:05:05 2022
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Semester_06/CO503_Advanced_Embedded_Systems/Practicals/Practical_2_Processor_Customizations/CustomProcessor/output_files/JSoc.fit.smsg.


