Partition Merge report for fr_sram_demo
Sun Apr 17 16:10:32 2016
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Partition Merge Summary                                                      ;
+---------------------------------+--------------------------------------------+
; Partition Merge Status          ; Successful - Sun Apr 17 16:10:32 2016      ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                   ; fr_sram_demo                               ;
; Top-level Entity Name           ; fr_sram_demo                               ;
; Family                          ; Cyclone V                                  ;
; Logic utilization (in ALMs)     ; N/A                                        ;
; Total registers                 ; 2159                                       ;
; Total pins                      ; 67                                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 7,424                                      ;
; Total DSP Blocks                ; 0                                          ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI PMA TX Serializers   ; 0                                          ;
; Total PLLs                      ; 0                                          ;
; Total DLLs                      ; 0                                          ;
+---------------------------------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                           ;
+-----------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------+------------------------------------------------------------------------------------------+
; Name                                          ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                             ; Details                                                                                  ;
+-----------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------+------------------------------------------------------------------------------------------+
; KEY[0]                                        ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                                        ; N/A                                                                                      ;
; KEY[0]                                        ; post-fitting ; connected ; Top                            ; post-synthesis    ; KEY[0]                                        ; N/A                                                                                      ;
; SW[8]                                         ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[8]                                         ; N/A                                                                                      ;
; SW[8]                                         ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[8]                                         ; N/A                                                                                      ;
; SW[9]                                         ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[9]                                         ; N/A                                                                                      ;
; SW[9]                                         ; post-fitting ; connected ; Top                            ; post-synthesis    ; SW[9]                                         ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|gnd                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; auto_signaltap_0|vcc                          ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC           ; N/A                                                                                      ;
; data_bus[0]~0                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[0]~0                                 ; N/A                                                                                      ;
; data_bus[0]~0                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[0]~0                                 ; N/A                                                                                      ;
; data_bus[1]~1                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[1]~1                                 ; N/A                                                                                      ;
; data_bus[1]~1                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[1]~1                                 ; N/A                                                                                      ;
; data_bus[2]~2                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[2]~2                                 ; N/A                                                                                      ;
; data_bus[2]~2                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[2]~2                                 ; N/A                                                                                      ;
; data_bus[3]~3                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[3]~3                                 ; N/A                                                                                      ;
; data_bus[3]~3                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[3]~3                                 ; N/A                                                                                      ;
; data_bus[4]~4                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[4]~4                                 ; N/A                                                                                      ;
; data_bus[4]~4                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[4]~4                                 ; N/A                                                                                      ;
; data_bus[5]~5                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[5]~5                                 ; N/A                                                                                      ;
; data_bus[5]~5                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[5]~5                                 ; N/A                                                                                      ;
; data_bus[6]~6                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[6]~6                                 ; N/A                                                                                      ;
; data_bus[6]~6                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[6]~6                                 ; N/A                                                                                      ;
; data_bus[7]~7                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[7]~7                                 ; N/A                                                                                      ;
; data_bus[7]~7                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; data_bus[7]~7                                 ; N/A                                                                                      ;
; div_clock:clock_divider|div_clks[20]          ; post-fitting ; connected ; Top                            ; post-synthesis    ; div_clock:clock_divider|div_clks[20]          ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[2]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[2]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[2]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[2]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[3]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[3]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[3]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[3]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[4]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[4]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[4]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[4]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[5]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[5]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[5]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[5]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[6]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[6]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[6]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|addr_bus[6]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|addr_bus[7]        ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                           ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; fr_sram_demo_sm:state_mach|addr_bus[7]        ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                           ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; fr_sram_demo_sm:state_mach|data_bus[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[2]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[2]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[2]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[2]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[3]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[3]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[3]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[3]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[4]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[4]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[4]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[4]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[5]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[5]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[5]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[5]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[6]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[6]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|data_bus[6]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|data_bus[6]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|db_state[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|db_state[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|db_state[0]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|db_state[0]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|db_state[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|db_state[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|db_state[1]        ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|db_state[1]        ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|init_sram_state[0] ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|init_sram_state[0] ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|init_sram_state[0] ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|init_sram_state[0] ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|init_sram_state[1] ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|init_sram_state[1] ; N/A                                                                                      ;
; fr_sram_demo_sm:state_mach|init_sram_state[1] ; post-fitting ; connected ; Top                            ; post-synthesis    ; fr_sram_demo_sm:state_mach|init_sram_state[1] ; N/A                                                                                      ;
; sram:memory|mar[0]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[0]                            ; N/A                                                                                      ;
; sram:memory|mar[0]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[0]                            ; N/A                                                                                      ;
; sram:memory|mar[1]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[1]                            ; N/A                                                                                      ;
; sram:memory|mar[1]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[1]                            ; N/A                                                                                      ;
; sram:memory|mar[2]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[2]                            ; N/A                                                                                      ;
; sram:memory|mar[2]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[2]                            ; N/A                                                                                      ;
; sram:memory|mar[3]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[3]                            ; N/A                                                                                      ;
; sram:memory|mar[3]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[3]                            ; N/A                                                                                      ;
; sram:memory|mar[4]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[4]                            ; N/A                                                                                      ;
; sram:memory|mar[4]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[4]                            ; N/A                                                                                      ;
; sram:memory|mar[5]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[5]                            ; N/A                                                                                      ;
; sram:memory|mar[5]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[5]                            ; N/A                                                                                      ;
; sram:memory|mar[6]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[6]                            ; N/A                                                                                      ;
; sram:memory|mar[6]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mar[6]                            ; N/A                                                                                      ;
; sram:memory|mar[7]                            ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                           ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; sram:memory|mar[7]                            ; post-fitting ; missing   ; Top                            ; post-synthesis    ; GND                                           ; The post-fitting netlist is not being used.  Set the partition's netlist type to source. ;
; sram:memory|mdr[0]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[0]                            ; N/A                                                                                      ;
; sram:memory|mdr[0]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[0]                            ; N/A                                                                                      ;
; sram:memory|mdr[1]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[1]                            ; N/A                                                                                      ;
; sram:memory|mdr[1]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[1]                            ; N/A                                                                                      ;
; sram:memory|mdr[2]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[2]                            ; N/A                                                                                      ;
; sram:memory|mdr[2]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[2]                            ; N/A                                                                                      ;
; sram:memory|mdr[3]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[3]                            ; N/A                                                                                      ;
; sram:memory|mdr[3]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[3]                            ; N/A                                                                                      ;
; sram:memory|mdr[4]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[4]                            ; N/A                                                                                      ;
; sram:memory|mdr[4]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[4]                            ; N/A                                                                                      ;
; sram:memory|mdr[5]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[5]                            ; N/A                                                                                      ;
; sram:memory|mdr[5]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[5]                            ; N/A                                                                                      ;
; sram:memory|mdr[6]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[6]                            ; N/A                                                                                      ;
; sram:memory|mdr[6]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[6]                            ; N/A                                                                                      ;
; sram:memory|mdr[7]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[7]                            ; N/A                                                                                      ;
; sram:memory|mdr[7]                            ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|mdr[7]                            ; N/A                                                                                      ;
; sram:memory|sram_data_bus[0]~0                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[0]~0                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[0]~0                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[0]~0                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[1]~1                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[1]~1                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[1]~1                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[1]~1                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[2]~2                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[2]~2                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[2]~2                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[2]~2                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[3]~3                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[3]~3                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[3]~3                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[3]~3                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[4]~4                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[4]~4                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[4]~4                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[4]~4                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[5]~5                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[5]~5                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[5]~5                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[5]~5                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[6]~6                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[6]~6                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[6]~6                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[6]~6                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[7]~7                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[7]~7                ; N/A                                                                                      ;
; sram:memory|sram_data_bus[7]~7                ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram:memory|sram_data_bus[7]~7                ; N/A                                                                                      ;
; sram_state[0]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[0]                                 ; N/A                                                                                      ;
; sram_state[0]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[0]                                 ; N/A                                                                                      ;
; sram_state[1]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[1]                                 ; N/A                                                                                      ;
; sram_state[1]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[1]                                 ; N/A                                                                                      ;
; sram_state[2]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[2]                                 ; N/A                                                                                      ;
; sram_state[2]                                 ; post-fitting ; connected ; Top                            ; post-synthesis    ; sram_state[2]                                 ; N/A                                                                                      ;
; sys_clk                                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; sys_clk                                       ; N/A                                                                                      ;
; sys_clk                                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; sys_clk                                       ; N/A                                                                                      ;
+-----------------------------------------------+--------------+-----------+--------------------------------+-------------------+-----------------------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                    ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top  ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 819  ; 63               ; 524                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 643  ; 91               ; 279                            ; 0                              ;
;     -- 7 input functions                    ; 1    ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 404  ; 11               ; 67                             ; 0                              ;
;     -- 5 input functions                    ; 146  ; 24               ; 86                             ; 0                              ;
;     -- 4 input functions                    ; 25   ; 16               ; 21                             ; 0                              ;
;     -- <=3 input functions                  ; 67   ; 39               ; 105                            ; 0                              ;
; Memory ALUT usage                           ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1100 ; 90               ; 969                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
;                                             ;      ;                  ;                                ;                                ;
; I/O pins                                    ; 67   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0    ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 0    ; 0                ; 7424                           ; 0                              ;
; Total block memory implementation bits      ; 0    ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0    ; 0                ; 0                              ; 1                              ;
;                                             ;      ;                  ;                                ;                                ;
; Connections                                 ;      ;                  ;                                ;                                ;
;     -- Input Connections                    ; 0    ; 133              ; 1511                           ; 1                              ;
;     -- Registered Input Connections         ; 0    ; 109              ; 1104                           ; 0                              ;
;     -- Output Connections                   ; 739  ; 283              ; 33                             ; 590                            ;
;     -- Registered Output Connections        ; 678  ; 282              ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Internal Connections                        ;      ;                  ;                                ;                                ;
;     -- Total Connections                    ; 7495 ; 922              ; 5325                           ; 599                            ;
;     -- Registered Connections               ; 3491 ; 745              ; 3844                           ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; External Connections                        ;      ;                  ;                                ;                                ;
;     -- Top                                  ; 0    ; 1                ; 738                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 1    ; 20               ; 273                            ; 122                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 738  ; 273              ; 64                             ; 469                            ;
;     -- hard_block:auto_generated_inst       ; 0    ; 122              ; 469                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Partition Interface                         ;      ;                  ;                                ;                                ;
;     -- Input Ports                          ; 18   ; 21               ; 232                            ; 4                              ;
;     -- Output Ports                         ; 53   ; 39               ; 130                            ; 9                              ;
;     -- Bidir Ports                          ; 0    ; 0                ; 0                              ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Registered Ports                            ;      ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0    ; 13               ; 121                            ; 0                              ;
;     -- Registered Output Ports              ; 0    ; 28               ; 117                            ; 0                              ;
;                                             ;      ;                  ;                                ;                                ;
; Port Connectivity                           ;      ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0    ; 1                ; 21                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0    ; 1                ; 1                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0    ; 0                ; 15                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0    ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0    ; 1                ; 60                             ; 0                              ;
;     -- Output Ports with no Source          ; 0    ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0    ; 2                ; 65                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0    ; 15               ; 119                            ; 0                              ;
+---------------------------------------------+------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLOCK_50                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLOCK_50                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLOCK_50~input             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX0[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX1[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX2[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX3[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX4[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; HEX5[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[1]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[2]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; KEY[3]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- KEY[3]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- KEY[3]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[0]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[1]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[2]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[3]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[4]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[5]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[6]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[7]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[8]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[8]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[8]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; LEDR[9]                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[9]                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[9]~output             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[0]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[1]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[2]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[3]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[4]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[5]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[6]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[7]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[8]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[8]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[8]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; SW[9]                             ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[9]                      ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[9]~input                ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+-------------------------------------------------------+
; Partition Merge Resource Usage Summary                ;
+---------------------------------------------+---------+
; Resource                                    ; Usage   ;
+---------------------------------------------+---------+
; Estimate of Logic utilization (ALMs needed) ; 1401    ;
;                                             ;         ;
; Combinational ALUT usage for logic          ; 1013    ;
;     -- 7 input functions                    ; 2       ;
;     -- 6 input functions                    ; 482     ;
;     -- 5 input functions                    ; 256     ;
;     -- 4 input functions                    ; 62      ;
;     -- <=3 input functions                  ; 211     ;
;                                             ;         ;
; Dedicated logic registers                   ; 2159    ;
;                                             ;         ;
; I/O pins                                    ; 67      ;
; Total MLAB memory bits                      ; 0       ;
; Total block memory bits                     ; 7424    ;
; Total DSP Blocks                            ; 0       ;
; Maximum fan-out node                        ; sys_clk ;
; Maximum fan-out                             ; 1087    ;
; Total fan-out                               ; 12651   ;
; Average fan-out                             ; 3.75    ;
+---------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_a584:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 58           ; 128          ; 58           ; 7424 ; None ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Sun Apr 17 16:10:28 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off fr_sram_demo -c fr_sram_demo --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 145 of its 149 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 4 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[7]"
    Warning (15610): No output dependent on input pin "KEY[1]"
    Warning (15610): No output dependent on input pin "KEY[2]"
    Warning (15610): No output dependent on input pin "KEY[3]"
Info (21057): Implemented 3028 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 53 output pins
    Info (21061): Implemented 2898 logic cells
    Info (21064): Implemented 58 RAM segments
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 595 megabytes
    Info: Processing ended: Sun Apr 17 16:10:33 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


