<h1 align="center"> RISC </h1>

Indice
======
   * [Fases de una instrucci贸n](#Fases_de_una_instruccion)
     * [Instruction Fetch](#Instruction_Fetch)
     * [Instruction Decoding](#Instruction_Decoding)
     * [Execution](#Execution)
     * [Memory access](#Memory_access)
     * [Write Back](#Write_Back)

Fases_de_una_instruccion
========================
Las instrucciones se organizan en ***fases*** de manera que esto sea posible

Instruction_Fetch
-----------------
- Se accede a memoria por la instrucci贸n
- Se incrementa el PC (antes conocido como el IP)

Instruction_Decoding
--------------------
- Se decodifica la instruccion
- Se accede al banco de registros por los operandos. Se atasca si no est谩n disponibles
- Se calcula el valor del operando inmediato
- Si es un salto, se calcula el destino y si se toma o no (requiere acceder al banco de reg)

Execution
---------
- Si es una instrucci贸n de c贸mputo, se ejecuta en la ALU
- Si es un acceso a memoria, se calcula la direcci贸n efectiva
- Si es un salto, se realiza (se modifica el registro PC)

Memory_access
-------------
- Si es un acceso a memoria, se lee/escribe el dato

Write_Back
----------
- Se almacena el resultado ***(si lo hay)*** en los registros
