TimeQuest Timing Analyzer report for multiplier
Sat Nov  7 17:58:05 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'bc:bloco_controle|state.S3'
 12. Slow Model Setup: 'bc:bloco_controle|state.S0'
 13. Slow Model Setup: 'bc:bloco_controle|state.S1'
 14. Slow Model Setup: 'clk'
 15. Slow Model Hold: 'clk'
 16. Slow Model Hold: 'bc:bloco_controle|state.S1'
 17. Slow Model Hold: 'bc:bloco_controle|state.S3'
 18. Slow Model Hold: 'bc:bloco_controle|state.S0'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 23. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 24. Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'bc:bloco_controle|state.S3'
 35. Fast Model Setup: 'bc:bloco_controle|state.S0'
 36. Fast Model Setup: 'bc:bloco_controle|state.S1'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'clk'
 39. Fast Model Hold: 'bc:bloco_controle|state.S1'
 40. Fast Model Hold: 'bc:bloco_controle|state.S3'
 41. Fast Model Hold: 'bc:bloco_controle|state.S0'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'clk'
 45. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'
 46. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'
 47. Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; bc:bloco_controle|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S0 } ;
; bc:bloco_controle|state.S1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S1 } ;
; bc:bloco_controle|state.S3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bc:bloco_controle|state.S3 } ;
; clk                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 304.14 MHz ; 304.14 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -3.293 ; -5.427        ;
; bc:bloco_controle|state.S0 ; -2.713 ; -2.713        ;
; bc:bloco_controle|state.S1 ; -2.315 ; -2.315        ;
; clk                        ; -2.288 ; -34.104       ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -2.518 ; -19.646       ;
; bc:bloco_controle|state.S1 ; -0.845 ; -0.845        ;
; bc:bloco_controle|state.S3 ; -0.537 ; -0.567        ;
; bc:bloco_controle|state.S0 ; 2.764  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.107 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.337 ; -2.696        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.293 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -2.012     ; 1.280      ;
; -2.134 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.438     ; 0.844      ;
; -0.471 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.022      ; 1.242      ;
; 0.029  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.022      ; 1.242      ;
; 0.209  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 1.146      ; 0.859      ;
; 0.709  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 1.146      ; 0.859      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -2.713 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -2.000     ; 0.764      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -2.315 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.619     ; 0.844      ;
; 0.385  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 1.329      ; 0.734      ;
; 0.885  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 1.329      ; 0.734      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.288 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 3.338      ;
; -2.207 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.014      ; 3.257      ;
; -2.202 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.238      ;
; -2.137 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.173      ;
; -2.136 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.014      ; 3.186      ;
; -2.129 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.014      ; 3.179      ;
; -2.124 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.160      ;
; -2.123 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.159      ;
; -2.121 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.157      ;
; -2.104 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.126      ;
; -2.066 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.014      ; 3.116      ;
; -2.051 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.073      ;
; -2.050 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.086      ;
; -2.043 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.079      ;
; -2.043 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.079      ;
; -2.042 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.078      ;
; -2.035 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.071      ;
; -2.027 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.063      ;
; -2.026 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.048      ;
; -1.980 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.016      ;
; -1.973 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.995      ;
; -1.972 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.994      ;
; -1.972 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.008      ;
; -1.971 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.007      ;
; -1.965 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.001      ;
; -1.964 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.000      ;
; -1.964 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.000      ;
; -1.902 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.938      ;
; -1.901 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.937      ;
; -1.896 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.932      ;
; -1.894 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.930      ;
; -1.875 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.911      ;
; -1.822 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.858      ;
; -1.819 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.855      ;
; -1.809 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.859      ;
; -1.763 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.799      ;
; -1.751 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.787      ;
; -1.748 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.784      ;
; -1.745 ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.781      ;
; -1.741 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.777      ;
; -1.738 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.788      ;
; -1.737 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.773      ;
; -1.737 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.014      ; 2.787      ;
; -1.723 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.759      ;
; -1.710 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.732      ;
; -1.694 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.730      ;
; -1.692 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.728      ;
; -1.678 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.714      ;
; -1.667 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.717      ;
; -1.666 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.014      ; 2.716      ;
; -1.659 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.014      ; 2.709      ;
; -1.652 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.688      ;
; -1.645 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.681      ;
; -1.644 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.680      ;
; -1.641 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.677      ;
; -1.637 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.673      ;
; -1.637 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.673      ;
; -1.634 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.670      ;
; -1.623 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.659      ;
; -1.622 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.658      ;
; -1.615 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.651      ;
; -1.611 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.647      ;
; -1.596 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.646      ;
; -1.596 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.014      ; 2.646      ;
; -1.588 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.624      ;
; -1.581 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.617      ;
; -1.580 ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.603      ;
; -1.574 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.610      ;
; -1.573 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.609      ;
; -1.566 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.602      ;
; -1.544 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.580      ;
; -1.541 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.564      ;
; -1.534 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.570      ;
; -1.522 ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.545      ;
; -1.517 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.539      ;
; -1.510 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.546      ;
; -1.506 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.014      ; 2.556      ;
; -1.503 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.503 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.539      ;
; -1.502 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.538      ;
; -1.495 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.531      ;
; -1.492 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.515      ;
; -1.488 ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.511      ;
; -1.464 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.486      ;
; -1.463 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.499      ;
; -1.463 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.499      ;
; -1.458 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.492      ;
; -1.446 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.468      ;
; -1.440 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.476      ;
; -1.437 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.459      ;
; -1.432 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.468      ;
; -1.431 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.467      ;
; -1.424 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.460      ;
; -1.421 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.457      ;
; -1.417 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.453      ;
; -1.406 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.429      ;
; -1.396 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 2.419      ;
; -1.393 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.429      ;
; -1.393 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.014     ; 2.415      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -2.518 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.659      ; 0.657      ;
; -2.118 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 3.034      ; 1.432      ;
; -2.078 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 2.659      ; 1.097      ;
; -2.018 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.659      ; 0.657      ;
; -1.937 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 3.031      ; 1.610      ;
; -1.618 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 3.034      ; 1.432      ;
; -1.578 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 2.659      ; 1.097      ;
; -1.437 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 3.031      ; 1.610      ;
; -0.805 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.636      ; 1.097      ;
; -0.805 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.636      ; 1.097      ;
; -0.727 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.512      ; 1.051      ;
; -0.606 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.186      ;
; -0.590 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.326      ;
; -0.590 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.326      ;
; -0.590 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.326      ;
; -0.590 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.326      ;
; -0.580 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.512      ; 1.198      ;
; -0.579 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.213      ;
; -0.575 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.341      ;
; -0.575 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.650      ; 1.341      ;
; -0.531 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.261      ;
; -0.531 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.261      ;
; -0.530 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.262      ;
; -0.529 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.263      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.443 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.349      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.287 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.343      ; 1.322      ;
; -0.107 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.416      ;
; -0.094 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.429      ;
; -0.063 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.460      ;
; 0.074  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.416      ;
; 0.087  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.429      ;
; 0.118  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.460      ;
; 0.180  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.703      ;
; 0.305  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.828      ;
; 0.321  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.844      ;
; 0.361  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.703      ;
; 0.415  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.938      ;
; 0.470  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 1.993      ;
; 0.486  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.828      ;
; 0.502  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.844      ;
; 0.508  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.031      ;
; 0.548  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.243      ; 2.057      ;
; 0.578  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.101      ;
; 0.594  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.117      ;
; 0.596  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.938      ;
; 0.629  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.243      ; 2.138      ;
; 0.639  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.162      ;
; 0.651  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 1.993      ;
; 0.666  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.689  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.031      ;
; 0.699  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.222      ;
; 0.719  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.257      ; 2.242      ;
; 0.729  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.062      ; 2.057      ;
; 0.759  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.101      ;
; 0.775  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.117      ;
; 0.810  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.062      ; 2.138      ;
; 0.820  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.162      ;
; 0.880  ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.222      ;
; 0.900  ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.076      ; 2.242      ;
; 1.045  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.372     ; 0.939      ;
; 1.213  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.372     ; 1.107      ;
; 1.385  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; -0.003     ; 1.648      ;
; 1.397  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.373      ; 2.036      ;
; 1.404  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.029      ;
; 1.429  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.373      ; 2.068      ;
; 1.480  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.746      ;
; 1.551  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.817      ;
; 1.579  ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.204      ;
; 1.596  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.862      ;
; 1.605  ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.230      ;
; 1.606  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.609  ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.875      ;
; 1.622  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.888      ;
; 1.641  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.653  ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.278      ;
; 1.693  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.959      ;
; 1.693  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.959      ;
; 1.693  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.959      ;
; 1.722  ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 1.988      ;
; 1.724  ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.349      ;
; 1.726  ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.351      ;
; 1.737  ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.744  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.010      ;
; 1.762  ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.359      ; 2.387      ;
; 1.764  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.764  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 2.030      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.845 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 1.329      ; 0.734      ;
; -0.345 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 1.329      ; 0.734      ;
; 2.463  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.619     ; 0.844      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.537 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.146      ; 0.859      ;
; -0.037 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.146      ; 0.859      ;
; -0.030 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 1.022      ; 1.242      ;
; 0.470  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 1.022      ; 1.242      ;
; 2.282  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.438     ; 0.844      ;
; 3.292  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -2.012     ; 1.280      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 2.764 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -2.000     ; 0.764      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
; 1.107 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.526      ; 1.455      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
; -0.337 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.526      ; 1.455      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.494 ; 3.494 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
; b[*]      ; clk        ; 6.572 ; 6.572 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.278 ; 2.278 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.362 ; 2.362 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.643 ; 5.643 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.847 ; 5.847 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 6.228 ; 6.228 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 6.572 ; 6.572 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -3.264 ; -3.264 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -3.264 ; -3.264 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -3.866 ; -3.866 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.511 ; -3.511 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -3.577 ; -3.577 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -3.739 ; -3.739 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -3.681 ; -3.681 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -3.880 ; -3.880 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -3.665 ; -3.665 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.218  ; 0.218  ; Rise       ; clk             ;
;  b[0]     ; clk        ; -0.055 ; -0.055 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.218  ; 0.218  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -3.473 ; -3.473 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.356 ; -3.356 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -3.503 ; -3.503 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -3.874 ; -3.874 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -4.201 ; -4.201 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -3.432 ; -3.432 ; Rise       ; clk             ;
; inicio    ; clk        ; -3.255 ; -3.255 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.757 ; 4.757 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.206 ; 7.206 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.985 ; 6.985 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.206 ; 7.206 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 7.159 ; 7.159 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.930 ; 6.930 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 7.031 ; 7.031 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.856 ; 6.856 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 7.000 ; 7.000 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.757 ; 4.757 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.985 ; 6.985 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.206 ; 7.206 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 7.159 ; 7.159 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.930 ; 6.930 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 7.031 ; 7.031 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.856 ; 6.856 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 7.000 ; 7.000 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; bc:bloco_controle|state.S3 ; -1.232 ; -1.961        ;
; bc:bloco_controle|state.S0 ; -0.963 ; -0.963        ;
; bc:bloco_controle|state.S1 ; -0.794 ; -0.794        ;
; clk                        ; -0.450 ; -4.560        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.560 ; -20.624       ;
; bc:bloco_controle|state.S1 ; -0.357 ; -0.357        ;
; bc:bloco_controle|state.S3 ; -0.238 ; -0.238        ;
; bc:bloco_controle|state.S0 ; 1.572  ; 0.000         ;
+----------------------------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.404 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.524 ; -4.192        ;
+-------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk                        ; -1.380 ; -31.380       ;
; bc:bloco_controle|state.S0 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S1 ; 0.500  ; 0.000         ;
; bc:bloco_controle|state.S3 ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S3'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.232 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -1.215     ; 0.604      ;
; -0.729 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 1.000        ; -0.951     ; 0.405      ;
; 0.085  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.447      ; 0.590      ;
; 0.389  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.500        ; 0.512      ; 0.415      ;
; 0.585  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.447      ; 0.590      ;
; 0.889  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 1.000        ; 0.512      ; 0.415      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S0'                                                                                                      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; -0.963 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 1.000        ; -1.187     ; 0.385      ;
+--------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bc:bloco_controle|state.S1'                                                                                                                 ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.794 ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 1.000        ; -1.016     ; 0.405      ;
; 0.461  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.500        ; 0.580      ; 0.364      ;
; 0.961  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1.000        ; 0.580      ; 0.364      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.450 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.497      ;
; -0.425 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.457      ;
; -0.400 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.447      ;
; -0.391 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.423      ;
; -0.375 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.407      ;
; -0.374 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.406      ;
; -0.366 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.413      ;
; -0.363 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.395      ;
; -0.353 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.370      ;
; -0.347 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.394      ;
; -0.341 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.341 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.373      ;
; -0.338 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.370      ;
; -0.338 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.355      ;
; -0.332 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.379      ;
; -0.324 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.356      ;
; -0.323 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.355      ;
; -0.322 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.354      ;
; -0.319 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.336      ;
; -0.307 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.339      ;
; -0.307 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.339      ;
; -0.304 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.321      ;
; -0.290 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.322      ;
; -0.289 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.321      ;
; -0.288 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.320      ;
; -0.287 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.304      ;
; -0.273 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.271 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.303      ;
; -0.256 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.288      ;
; -0.256 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.288      ;
; -0.255 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.287      ;
; -0.236 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.268      ;
; -0.234 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.281      ;
; -0.218 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.250      ;
; -0.212 ; bo:four_bit|registrador:regA|q[7]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.244      ;
; -0.210 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.242      ;
; -0.209 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.241      ;
; -0.202 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.234      ;
; -0.199 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.246      ;
; -0.199 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.231      ;
; -0.197 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.214      ;
; -0.195 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.227      ;
; -0.184 ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.216      ;
; -0.183 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.215      ;
; -0.183 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.215      ;
; -0.181 ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.213      ;
; -0.180 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.227      ;
; -0.176 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.208      ;
; -0.175 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.207      ;
; -0.174 ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.193      ;
; -0.174 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.206      ;
; -0.168 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.200      ;
; -0.167 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.167 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.164 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.211      ;
; -0.163 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.195      ;
; -0.163 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.182      ;
; -0.160 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.192      ;
; -0.159 ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.178      ;
; -0.158 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.190      ;
; -0.157 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.189      ;
; -0.150 ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.169      ;
; -0.146 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.193      ;
; -0.145 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.177      ;
; -0.142 ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; 0.015      ; 1.189      ;
; -0.142 ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.174      ;
; -0.140 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.139 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.171      ;
; -0.133 ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.165      ;
; -0.132 ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.164      ;
; -0.131 ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; 0.015      ; 1.178      ;
; -0.129 ; bo:four_bit|registrador:regA|q[2]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.176      ;
; -0.127 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.015      ; 1.174      ;
; -0.127 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.174      ;
; -0.127 ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; 0.015      ; 1.174      ;
; -0.123 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.140      ;
; -0.123 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.155      ;
; -0.122 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.154      ;
; -0.119 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.138      ;
; -0.118 ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; 0.015      ; 1.165      ;
; -0.117 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.149      ;
; -0.116 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.112 ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador:regA|q[5]   ; clk          ; clk         ; 1.000        ; 0.015      ; 1.159      ;
; -0.111 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[6]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.110 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.108 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.140      ;
; -0.108 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.125      ;
; -0.105 ; bo:four_bit|registrador:regA|q[1]   ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.104 ; bo:four_bit|registrador:regA|q[0]   ; bo:four_bit|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.136      ;
; -0.096 ; bo:four_bit|registrador_r:regP|q[3] ; bo:four_bit|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.113      ;
; -0.095 ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.114      ;
; -0.092 ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[4]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.124      ;
; -0.088 ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; -0.015     ; 1.105      ;
; -0.088 ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.087 ; bo:four_bit|registrador_r:regP|q[4] ; bo:four_bit|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.119      ;
; -0.087 ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S5          ; clk          ; clk         ; 1.000        ; 0.015      ; 1.134      ;
; -0.086 ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador:regA|q[7]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.118      ;
; -0.085 ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.104      ;
; -0.079 ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3          ; clk          ; clk         ; 1.000        ; -0.013     ; 1.098      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                 ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.560 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.634      ; 0.367      ;
; -1.381 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; 0.000        ; 1.634      ; 0.546      ;
; -1.244 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.662      ; 0.711      ;
; -1.167 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.662      ; 0.788      ;
; -1.060 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.634      ; 0.367      ;
; -0.881 ; bc:bloco_controle|state.S0          ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S0 ; clk         ; -0.500       ; 1.634      ; 0.546      ;
; -0.819 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.120      ; 0.453      ;
; -0.771 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.185      ; 0.566      ;
; -0.771 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.185      ; 0.566      ;
; -0.755 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.532      ;
; -0.754 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.533      ;
; -0.744 ; bc:bloco_controle|state.S3          ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S3 ; clk         ; -0.500       ; 1.662      ; 0.711      ;
; -0.742 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.120      ; 0.530      ;
; -0.732 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.555      ;
; -0.731 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.556      ;
; -0.731 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.556      ;
; -0.731 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.556      ;
; -0.683 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.669      ;
; -0.683 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.669      ;
; -0.683 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.669      ;
; -0.683 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.669      ;
; -0.675 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.677      ;
; -0.675 ; bc:bloco_controle|CA                ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.200      ; 0.677      ;
; -0.667 ; bc:bloco_controle|state.S1          ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S1 ; clk         ; -0.500       ; 1.662      ; 0.788      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.604 ; bc:bloco_controle|ini               ; bo:four_bit|registrador:regB|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.683      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.552 ; bc:bloco_controle|CP                ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.067      ; 0.667      ;
; -0.536 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.617      ;
; -0.527 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.626      ;
; -0.517 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.636      ;
; -0.471 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.617      ;
; -0.462 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.626      ;
; -0.452 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.636      ;
; -0.406 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.747      ;
; -0.359 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.794      ;
; -0.355 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.798      ;
; -0.341 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.747      ;
; -0.299 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.854      ;
; -0.294 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[5]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.794      ;
; -0.290 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.798      ;
; -0.280 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.873      ;
; -0.273 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.880      ;
; -0.250 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.986      ; 0.888      ;
; -0.239 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.914      ;
; -0.234 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[4]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.854      ;
; -0.233 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.920      ;
; -0.217 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 0.986      ; 0.921      ;
; -0.215 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.873      ;
; -0.208 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[1]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.880      ;
; -0.191 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.962      ;
; -0.189 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.964      ;
; -0.185 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.888      ;
; -0.174 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[6]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.914      ;
; -0.168 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[0]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.920      ;
; -0.163 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S1 ; clk         ; 0.000        ; 1.001      ; 0.990      ;
; -0.152 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.921      ; 0.921      ;
; -0.126 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.962      ;
; -0.124 ; bc:bloco_controle|dec               ; bo:four_bit|registrador:regA|q[7]   ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.964      ;
; -0.098 ; bc:bloco_controle|dec               ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 0.936      ; 0.990      ;
; 0.327  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.360  ; bc:bloco_controle|state.S2          ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.028     ; 0.484      ;
; 0.427  ; bc:bloco_controle|state.S5          ; bc:bloco_controle|state.S0          ; clk                        ; clk         ; 0.000        ; -0.028     ; 0.551      ;
; 0.649  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.650  ; bc:bloco_controle|state.S4          ; bc:bloco_controle|state.S2          ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.684  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.706  ; bo:four_bit|registrador_r:regP|q[5] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.858      ;
; 0.708  ; bo:four_bit|registrador_r:regP|q[6] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.716  ; bo:four_bit|registrador:regA|q[4]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.719  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.871      ;
; 0.754  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.754  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.757  ; bo:four_bit|registrador:regA|q[5]   ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.757  ; bo:four_bit|registrador:regA|q[6]   ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.758  ; bo:four_bit|registrador_r:regP|q[2] ; bo:four_bit|registrador_r:regP|q[2] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.766  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[0] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.766  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador:regA|q[1]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.773  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.030      ; 0.955      ;
; 0.777  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.030      ; 0.959      ;
; 0.784  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S5          ; clk                        ; clk         ; 0.000        ; 0.015      ; 0.951      ;
; 0.789  ; bo:four_bit|registrador_r:regP|q[1] ; bo:four_bit|registrador_r:regP|q[6] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.789  ; bo:four_bit|registrador:regA|q[3]   ; bo:four_bit|registrador_r:regP|q[4] ; clk                        ; clk         ; 0.000        ; 0.015      ; 0.956      ;
; 0.789  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador_r:regP|q[5] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.800  ; bo:four_bit|registrador_r:regP|q[7] ; bo:four_bit|registrador_r:regP|q[7] ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.805  ; bo:four_bit|registrador:regA|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.002      ; 0.959      ;
; 0.809  ; bo:four_bit|registrador:regA|q[2]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; 0.002      ; 0.963      ;
; 0.813  ; bo:four_bit|registrador_r:regP|q[0] ; bo:four_bit|registrador:regA|q[0]   ; clk                        ; clk         ; 0.000        ; 0.000      ; 0.965      ;
; 0.816  ; bo:four_bit|registrador:regB|q[3]   ; bc:bloco_controle|state.S3          ; clk                        ; clk         ; 0.000        ; -0.013     ; 0.955      ;
+--------+-------------------------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S1'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.357 ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 0.000        ; 0.580      ; 0.364      ;
; 0.143  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|CP  ; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; -0.500       ; 0.580      ; 0.364      ;
; 1.421  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S1 ; 0.000        ; -1.016     ; 0.405      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S3'                                                                                                                  ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.238 ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.512      ; 0.415      ;
; 0.002  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 0.000        ; 0.447      ; 0.590      ;
; 0.262  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|ini ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.512      ; 0.415      ;
; 0.502  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|CA  ; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; -0.500       ; 0.447      ; 0.590      ;
; 1.356  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|dec ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -0.951     ; 0.405      ;
; 1.819  ; bc:bloco_controle|state.S4 ; bc:bloco_controle|CA  ; clk                        ; bc:bloco_controle|state.S3 ; 0.000        ; -1.215     ; 0.604      ;
+--------+----------------------------+-----------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bc:bloco_controle|state.S0'                                                                                                      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+
; 1.572 ; bc:bloco_controle|state.S5 ; bc:bloco_controle|pronto ; clk          ; bc:bloco_controle|state.S0 ; 0.000        ; -1.187     ; 0.385      ;
+-------+----------------------------+--------------------------+--------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                              ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
; 1.404 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 1.000        ; 1.135      ; 0.763      ;
+-------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                             ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[0] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[1] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[2] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[3] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[4] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[5] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[6] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
; -0.524 ; bc:bloco_controle|ini ; bo:four_bit|registrador_r:regP|q[7] ; bc:bloco_controle|state.S3 ; clk         ; 0.000        ; 1.135      ; 0.763      ;
+--------+-----------------------+-------------------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regA|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador:regB|q[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:four_bit|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regA|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; four_bit|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; four_bit|regB|q[2]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S0'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bc:bloco_controle|pronto         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|WideOr3~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|WideOr3~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Fall       ; bloco_controle|pronto|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S0 ; Rise       ; bloco_controle|state.S0|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S1'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|CP             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|CP|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr1|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|WideOr2~0|dataa   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S1 ; Rise       ; bloco_controle|state.S1|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bc:bloco_controle|state.S3'                                                                          ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|CA             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|dec            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bc:bloco_controle|ini            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|CA|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0|datac     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Fall       ; bloco_controle|WideOr0~0|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr0~0|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|combout   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|WideOr1|datab     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|dec|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|ini|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bc:bloco_controle|state.S3 ; Rise       ; bloco_controle|state.S3|regout   ;
+-------+--------------+----------------+------------------+----------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.888 ; 1.888 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 2.144 ; 2.144 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 2.002 ; 2.002 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 2.035 ; 2.035 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 2.137 ; 2.137 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 2.083 ; 2.083 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 2.167 ; 2.167 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
; b[*]      ; clk        ; 3.260 ; 3.260 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.735 ; 0.735 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.738 ; 0.738 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.989 ; 2.989 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.808 ; 2.808 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 2.852 ; 2.852 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 3.046 ; 3.046 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 3.260 ; 3.260 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 2.388 ; 2.388 ; Rise       ; clk             ;
; inicio    ; clk        ; 1.876 ; 1.876 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.915 ; -1.915 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.392  ; 0.392  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.267  ; 0.267  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.392  ; 0.392  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.449 ; 2.449 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 4.035 ; 4.035 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 4.035 ; 4.035 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 4.016 ; 4.016 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.911 ; 3.911 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.962 ; 3.962 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.878 ; 3.878 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.956 ; 3.956 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.449 ; 2.449 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 4.035 ; 4.035 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 4.016 ; 4.016 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.911 ; 3.911 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.962 ; 3.962 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.878 ; 3.878 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.956 ; 3.956 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -3.293  ; -2.518  ; 1.107    ; -0.524  ; -1.380              ;
;  bc:bloco_controle|state.S0 ; -2.713  ; 1.572   ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S1 ; -2.315  ; -0.845  ; N/A      ; N/A     ; 0.500               ;
;  bc:bloco_controle|state.S3 ; -3.293  ; -0.537  ; N/A      ; N/A     ; 0.500               ;
;  clk                        ; -2.288  ; -2.518  ; 1.107    ; -0.524  ; -1.380              ;
; Design-wide TNS             ; -44.559 ; -21.219 ; 0.0      ; -4.192  ; -31.38              ;
;  bc:bloco_controle|state.S0 ; -2.713  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S1 ; -2.315  ; -0.845  ; N/A      ; N/A     ; 0.000               ;
;  bc:bloco_controle|state.S3 ; -5.427  ; -0.567  ; N/A      ; N/A     ; 0.000               ;
;  clk                        ; -34.104 ; -20.624 ; 0.000    ; -4.192  ; -31.380             ;
+-----------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.494 ; 3.494 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.741 ; 3.741 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.807 ; 3.807 ; Rise       ; clk             ;
;  a[4]     ; clk        ; 3.969 ; 3.969 ; Rise       ; clk             ;
;  a[5]     ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  a[6]     ; clk        ; 4.110 ; 4.110 ; Rise       ; clk             ;
;  a[7]     ; clk        ; 3.895 ; 3.895 ; Rise       ; clk             ;
; b[*]      ; clk        ; 6.572 ; 6.572 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.278 ; 2.278 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 2.362 ; 2.362 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.643 ; 5.643 ; Rise       ; clk             ;
;  b[4]     ; clk        ; 5.847 ; 5.847 ; Rise       ; clk             ;
;  b[5]     ; clk        ; 6.228 ; 6.228 ; Rise       ; clk             ;
;  b[6]     ; clk        ; 6.572 ; 6.572 ; Rise       ; clk             ;
;  b[7]     ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.768 ; -1.768 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.882 ; -1.882 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.915 ; -1.915 ; Rise       ; clk             ;
;  a[4]     ; clk        ; -2.017 ; -2.017 ; Rise       ; clk             ;
;  a[5]     ; clk        ; -1.963 ; -1.963 ; Rise       ; clk             ;
;  a[6]     ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  a[7]     ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.392  ; 0.392  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.267  ; 0.267  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.392  ; 0.392  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.865 ; -1.865 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.847 ; -1.847 ; Rise       ; clk             ;
;  b[4]     ; clk        ; -1.863 ; -1.863 ; Rise       ; clk             ;
;  b[5]     ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  b[6]     ; clk        ; -2.262 ; -2.262 ; Rise       ; clk             ;
;  b[7]     ; clk        ; -1.887 ; -1.887 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.754 ; -1.754 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 4.757 ; 4.757 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 7.206 ; 7.206 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 6.701 ; 6.701 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 6.985 ; 6.985 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 7.206 ; 7.206 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 7.159 ; 7.159 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 6.930 ; 6.930 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 7.031 ; 7.031 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 6.856 ; 6.856 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 7.000 ; 7.000 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; pronto    ; bc:bloco_controle|state.S0 ; 2.449 ; 2.449 ; Rise       ; bc:bloco_controle|state.S0 ;
; saida[*]  ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[0] ; clk                        ; 3.798 ; 3.798 ; Rise       ; clk                        ;
;  saida[1] ; clk                        ; 3.944 ; 3.944 ; Rise       ; clk                        ;
;  saida[2] ; clk                        ; 4.035 ; 4.035 ; Rise       ; clk                        ;
;  saida[3] ; clk                        ; 4.016 ; 4.016 ; Rise       ; clk                        ;
;  saida[4] ; clk                        ; 3.911 ; 3.911 ; Rise       ; clk                        ;
;  saida[5] ; clk                        ; 3.962 ; 3.962 ; Rise       ; clk                        ;
;  saida[6] ; clk                        ; 3.878 ; 3.878 ; Rise       ; clk                        ;
;  saida[7] ; clk                        ; 3.956 ; 3.956 ; Rise       ; clk                        ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk                        ; bc:bloco_controle|state.S0 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; bc:bloco_controle|state.S1 ; 1        ; 1        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S1 ; 1        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; bc:bloco_controle|state.S3 ; 2        ; 2        ; 0        ; 0        ;
; clk                        ; bc:bloco_controle|state.S3 ; 2        ; 0        ; 0        ; 0        ;
; bc:bloco_controle|state.S0 ; clk                        ; 2        ; 2        ; 0        ; 0        ;
; bc:bloco_controle|state.S1 ; clk                        ; 169      ; 1        ; 0        ; 0        ;
; bc:bloco_controle|state.S3 ; clk                        ; 185      ; 1        ; 0        ; 0        ;
; clk                        ; clk                        ; 180      ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+----------------------------+----------+----------+----------+----------+----------+
; From Clock                 ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------+----------+----------+----------+----------+
; bc:bloco_controle|state.S3 ; clk      ; 8        ; 0        ; 0        ; 0        ;
+----------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 96    ; 96   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Nov  7 17:58:05 2020
Info: Command: quartus_sta multiplier -c multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S3 bc:bloco_controle|state.S3
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S1 bc:bloco_controle|state.S1
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name bc:bloco_controle|state.S0 bc:bloco_controle|state.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.293        -5.427 bc:bloco_controle|state.S3 
    Info (332119):    -2.713        -2.713 bc:bloco_controle|state.S0 
    Info (332119):    -2.315        -2.315 bc:bloco_controle|state.S1 
    Info (332119):    -2.288       -34.104 clk 
Info (332146): Worst-case hold slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518       -19.646 clk 
    Info (332119):    -0.845        -0.845 bc:bloco_controle|state.S1 
    Info (332119):    -0.537        -0.567 bc:bloco_controle|state.S3 
    Info (332119):     2.764         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.107         0.000 clk 
Info (332146): Worst-case removal slack is -0.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.337        -2.696 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.232        -1.961 bc:bloco_controle|state.S3 
    Info (332119):    -0.963        -0.963 bc:bloco_controle|state.S0 
    Info (332119):    -0.794        -0.794 bc:bloco_controle|state.S1 
    Info (332119):    -0.450        -4.560 clk 
Info (332146): Worst-case hold slack is -1.560
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.560       -20.624 clk 
    Info (332119):    -0.357        -0.357 bc:bloco_controle|state.S1 
    Info (332119):    -0.238        -0.238 bc:bloco_controle|state.S3 
    Info (332119):     1.572         0.000 bc:bloco_controle|state.S0 
Info (332146): Worst-case recovery slack is 1.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.404         0.000 clk 
Info (332146): Worst-case removal slack is -0.524
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.524        -4.192 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -31.380 clk 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S0 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S1 
    Info (332119):     0.500         0.000 bc:bloco_controle|state.S3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 499 megabytes
    Info: Processing ended: Sat Nov  7 17:58:05 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


