TimeQuest Timing Analyzer report for M6800_MIKBUG
Sat Jun 26 10:15:53 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClk'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Setup: 'i_SerSelect'
 14. Slow Model Hold: 'i_SerSelect'
 15. Slow Model Hold: 'w_cpuClk'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'i_SerSelect'
 19. Slow Model Removal: 'i_SerSelect'
 20. Slow Model Removal: 'i_CLOCK_50'
 21. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'i_SerSelect'
 23. Slow Model Minimum Pulse Width: 'w_cpuClk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'w_cpuClk'
 34. Fast Model Setup: 'i_CLOCK_50'
 35. Fast Model Setup: 'i_SerSelect'
 36. Fast Model Hold: 'i_SerSelect'
 37. Fast Model Hold: 'w_cpuClk'
 38. Fast Model Hold: 'i_CLOCK_50'
 39. Fast Model Recovery: 'i_CLOCK_50'
 40. Fast Model Recovery: 'i_SerSelect'
 41. Fast Model Removal: 'i_SerSelect'
 42. Fast Model Removal: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 44. Fast Model Minimum Pulse Width: 'i_SerSelect'
 45. Fast Model Minimum Pulse Width: 'w_cpuClk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_CLOCK_50  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 }  ;
; i_SerSelect ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SerSelect } ;
; w_cpuClk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 52.03 MHz  ; 52.03 MHz       ; w_cpuClk    ;      ;
; 53.05 MHz  ; 53.05 MHz       ; i_CLOCK_50  ;      ;
; 158.96 MHz ; 158.96 MHz      ; i_SerSelect ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; w_cpuClk    ; -18.218 ; -2227.273     ;
; i_CLOCK_50  ; -17.850 ; -8566.828     ;
; i_SerSelect ; -5.291  ; -171.272      ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -3.427 ; -113.915      ;
; w_cpuClk    ; -2.476 ; -24.529       ;
; i_CLOCK_50  ; 0.452  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -2.399 ; -67.599       ;
; i_SerSelect ; 3.320  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -2.913 ; -27.822       ;
; i_CLOCK_50  ; 2.045  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.567 ; -3435.501       ;
; i_SerSelect ; -1.777 ; -75.977         ;
; w_cpuClk    ; -0.742 ; -322.028        ;
+-------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                                           ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -18.218 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.656     ;
; -18.180 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.618     ;
; -18.132 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.570     ;
; -18.094 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.532     ;
; -18.059 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.497     ;
; -18.046 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.484     ;
; -18.008 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.446     ;
; -17.973 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.411     ;
; -17.963 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.408     ;
; -17.960 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.398     ;
; -17.925 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.370     ;
; -17.922 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.360     ;
; -17.887 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.325     ;
; -17.877 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.322     ;
; -17.874 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.312     ;
; -17.839 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.284     ;
; -17.836 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.274     ;
; -17.807 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.850     ;
; -17.804 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.249     ;
; -17.801 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.239     ;
; -17.791 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.236     ;
; -17.788 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.226     ;
; -17.753 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.198     ;
; -17.750 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.188     ;
; -17.727 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.770     ;
; -17.718 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.163     ;
; -17.715 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.153     ;
; -17.705 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.150     ;
; -17.702 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.140     ;
; -17.695 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.923     ; 16.812     ;
; -17.688 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.126     ;
; -17.677 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.720     ;
; -17.667 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.112     ;
; -17.664 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.102     ;
; -17.632 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.077     ;
; -17.629 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.067     ;
; -17.619 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.064     ;
; -17.616 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.054     ;
; -17.615 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.923     ; 16.732     ;
; -17.602 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.040     ;
; -17.598 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.641     ;
; -17.581 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 19.026     ;
; -17.578 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 19.016     ;
; -17.565 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.923     ; 16.682     ;
; -17.546 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.991     ;
; -17.543 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.981     ;
; -17.533 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.978     ;
; -17.516 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.954     ;
; -17.495 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.940     ;
; -17.486 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.923     ; 16.603     ;
; -17.478 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 18.527     ;
; -17.460 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.905     ;
; -17.457 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.895     ;
; -17.447 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.892     ;
; -17.436 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.009      ; 18.485     ;
; -17.433 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.878     ;
; -17.430 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.868     ;
; -17.427 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.818      ; 19.285     ;
; -17.426 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.864     ;
; -17.409 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.854     ;
; -17.408 ; cpu68:cpu1|op_code[6]              ; cpu68:cpu1|cc[0]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.451     ;
; -17.392 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.830     ;
; -17.388 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.826     ;
; -17.374 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.819     ;
; -17.366 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.917     ; 16.489     ;
; -17.361 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.806     ;
; -17.347 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.792     ;
; -17.347 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.390     ;
; -17.344 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.782     ;
; -17.341 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.818      ; 19.199     ;
; -17.340 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.778     ;
; -17.328 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[0]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.371     ;
; -17.324 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.917     ; 16.447     ;
; -17.323 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.768     ;
; -17.306 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.744     ;
; -17.302 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.740     ;
; -17.288 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.733     ;
; -17.278 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[0]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.321     ;
; -17.275 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.996      ; 20.311     ;
; -17.267 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.705     ;
; -17.261 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.706     ;
; -17.259 ; cpu68:cpu1|state.write8_state      ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.996      ; 20.295     ;
; -17.258 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.696     ;
; -17.255 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.818      ; 19.113     ;
; -17.254 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.692     ;
; -17.246 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.684     ;
; -17.235 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.923     ; 16.352     ;
; -17.220 ; cpu68:cpu1|state.rti_acca_state    ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.658     ;
; -17.216 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|pc[5]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.654     ;
; -17.202 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.647     ;
; -17.199 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|cc[0]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.003      ; 18.242     ;
; -17.192 ; cpu68:cpu1|state.write16_state     ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 1.996      ; 20.228     ;
; -17.181 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|pc[6]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.619     ;
; -17.175 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.620     ;
; -17.172 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.825      ; 19.037     ;
; -17.172 ; cpu68:cpu1|state.pula_state        ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.610     ;
; -17.171 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[7]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.405      ; 18.616     ;
; -17.169 ; cpu68:cpu1|state.int_acca_state    ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.818      ; 19.027     ;
; -17.168 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|pc[4]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.398      ; 18.606     ;
; -17.163 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 18.273     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.850 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.912     ;
; -17.844 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.906     ;
; -17.840 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.886     ;
; -17.833 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.873     ;
; -17.832 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.878     ;
; -17.824 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.864     ;
; -17.818 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.164      ; 18.936     ;
; -17.763 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.825     ;
; -17.757 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.819     ;
; -17.753 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.799     ;
; -17.746 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.786     ;
; -17.745 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.791     ;
; -17.737 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.777     ;
; -17.722 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.164      ; 18.840     ;
; -17.657 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.169      ; 18.780     ;
; -17.644 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.706     ;
; -17.638 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.700     ;
; -17.634 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.680     ;
; -17.631 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.693     ;
; -17.627 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.667     ;
; -17.626 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.672     ;
; -17.618 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.658     ;
; -17.586 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.164      ; 18.704     ;
; -17.575 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.620     ;
; -17.569 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.614     ;
; -17.565 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.594     ;
; -17.558 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.581     ;
; -17.557 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.586     ;
; -17.549 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.572     ;
; -17.544 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.606     ;
; -17.531 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.607     ;
; -17.506 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.552     ;
; -17.505 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.607     ;
; -17.504 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.566     ;
; -17.482 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.528     ;
; -17.478 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.540     ;
; -17.476 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.538     ;
; -17.470 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.532     ;
; -17.466 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.512     ;
; -17.459 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.499     ;
; -17.458 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.504     ;
; -17.453 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.555     ;
; -17.450 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 18.490     ;
; -17.444 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.520     ;
; -17.442 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.544     ;
; -17.439 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.535     ;
; -17.435 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.164      ; 18.553     ;
; -17.428 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.482     ;
; -17.425 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.487     ;
; -17.420 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.474     ;
; -17.419 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.465     ;
; -17.417 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.479     ;
; -17.402 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.162      ; 18.518     ;
; -17.402 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.462     ;
; -17.396 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.492     ;
; -17.395 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.441     ;
; -17.393 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 18.458     ;
; -17.391 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 18.456     ;
; -17.391 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.453     ;
; -17.388 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.156      ; 18.498     ;
; -17.386 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.446     ;
; -17.378 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.454     ;
; -17.376 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.180      ; 18.510     ;
; -17.372 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.178      ; 18.504     ;
; -17.365 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.441     ;
; -17.362 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.407     ;
; -17.357 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.459     ;
; -17.356 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.401     ;
; -17.356 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.401     ;
; -17.352 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.381     ;
; -17.351 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.169      ; 18.474     ;
; -17.346 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.148      ; 18.448     ;
; -17.345 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.368     ;
; -17.344 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.373     ;
; -17.343 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.439     ;
; -17.341 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.395     ;
; -17.339 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.164      ; 18.457     ;
; -17.336 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.359     ;
; -17.333 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 18.387     ;
; -17.325 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.401     ;
; -17.315 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.375     ;
; -17.306 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 18.371     ;
; -17.306 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.162      ; 18.422     ;
; -17.304 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.111      ; 18.369     ;
; -17.302 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.347     ;
; -17.300 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 18.346     ;
; -17.300 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.142      ; 18.396     ;
; -17.299 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.359     ;
; -17.298 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.360     ;
; -17.296 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.091      ; 18.341     ;
; -17.292 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.399     ;
; -17.292 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.321     ;
; -17.292 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.156      ; 18.402     ;
; -17.291 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.367     ;
; -17.285 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 18.308     ;
; -17.284 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.075      ; 18.313     ;
; -17.281 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.388     ;
; -17.280 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.180      ; 18.414     ;
; -17.278 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.147      ; 18.379     ;
; -17.278 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.354     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.291 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.331      ;
; -5.277 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 6.312      ;
; -5.253 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 6.294      ;
; -5.222 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 6.257      ;
; -5.207 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 6.242      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.157 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.197      ;
; -5.149 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 6.184      ;
; -5.129 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.169      ;
; -5.110 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.150      ;
; -5.101 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 6.142      ;
; -5.088 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 6.129      ;
; -5.047 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.016      ; 6.103      ;
; -5.027 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 6.068      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.019 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.059      ;
; -5.013 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.016      ; 6.069      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.963 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.003      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.944 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.984      ;
; -4.916 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.956      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.885 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.925      ;
; -4.865 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.015      ; 5.920      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.620 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.660      ;
; -4.477 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.015      ; 5.532      ;
; -4.385 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 5.421      ;
; -4.368 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 5.404      ;
; -4.203 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 5.223      ;
; -4.185 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 5.205      ;
; -4.183 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.223      ;
; -4.172 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 5.197      ;
; -4.167 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 5.194      ;
; -4.155 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.015     ; 5.180      ;
; -4.143 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 5.170      ;
; -4.141 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 5.161      ;
; -4.138 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 5.174      ;
; -4.085 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 5.121      ;
; -4.068 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 5.104      ;
; -3.989 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.029      ;
; -3.911 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.951      ;
; -3.860 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.900      ;
; -3.847 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.887      ;
; -3.788 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 4.823      ;
; -3.733 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 4.753      ;
; -3.729 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.004     ; 4.765      ;
; -3.646 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.686      ;
; -3.556 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 4.591      ;
; -3.552 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 4.593      ;
; -3.429 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.469      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.393 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.022      ; 4.455      ;
; -3.389 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.023      ; 4.452      ;
; -3.389 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.023      ; 4.452      ;
; -3.303 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.343      ;
; -3.291 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.331      ;
; -3.290 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.330      ;
; -3.288 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.328      ;
; -3.278 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.318      ;
; -3.277 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.317      ;
; -3.275 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.315      ;
; -3.268 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 4.308      ;
; -3.213 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 4.248      ;
; -3.170 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 4.205      ;
; -3.148 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 4.168      ;
; -3.143 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.001      ; 4.184      ;
; -3.098 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 4.118      ;
; -3.095 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 4.130      ;
; -3.085 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 4.105      ;
; -3.040 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 4.067      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_SerSelect'                                                                                                                               ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.427 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.003      ; 1.882      ;
; -3.403 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.396      ; 2.299      ;
; -3.403 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.396      ; 2.299      ;
; -3.395 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.376      ; 2.287      ;
; -3.194 ; SBCTextDisplayRGB:vdu|dispByteSent   ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.350      ; 1.962      ;
; -3.042 ; bufferedUART:acia|rxBuffer~109       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 2.658      ;
; -3.041 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.390      ; 2.655      ;
; -3.041 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.390      ; 2.655      ;
; -3.034 ; bufferedUART:acia|rxBuffer~26        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 2.666      ;
; -3.027 ; bufferedUART:acia|rxBuffer~56        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 2.673      ;
; -3.023 ; bufferedUART:acia|rxBuffer~70        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.393      ; 2.676      ;
; -3.016 ; bufferedUART:acia|rxBuffer~51        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 2.684      ;
; -3.005 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.696      ;
; -3.005 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.696      ;
; -2.994 ; bufferedUART:acia|rxBuffer~74        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 2.706      ;
; -2.956 ; bufferedUART:acia|rxBuffer~67        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.408      ; 2.758      ;
; -2.912 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.003      ; 2.897      ;
; -2.911 ; bufferedUART:acia|rxBuffer~53        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.379      ; 2.774      ;
; -2.910 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.003      ; 2.899      ;
; -2.909 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.003      ; 2.900      ;
; -2.892 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.992      ; 3.406      ;
; -2.891 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[3]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.395      ; 3.310      ;
; -2.859 ; bufferedUART:acia|rxBuffer~57        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.380      ; 2.827      ;
; -2.857 ; bufferedUART:acia|rxBuffer~135       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.373      ; 2.822      ;
; -2.854 ; bufferedUART:acia|rxBuffer~136       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.388      ; 2.840      ;
; -2.845 ; SBCTextDisplayRGB:vdu|kbBuffer~63    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.991      ; 2.452      ;
; -2.843 ; SBCTextDisplayRGB:vdu|kbBuffer~61    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.007      ; 2.470      ;
; -2.833 ; SBCTextDisplayRGB:vdu|kbBuffer~66    ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.007      ; 2.480      ;
; -2.812 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[2]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.380      ; 3.374      ;
; -2.700 ; SBCTextDisplayRGB:vdu|kbBuffer~33    ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.005      ; 2.611      ;
; -2.699 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.411      ; 3.018      ;
; -2.695 ; bufferedUART:acia|func_reset         ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.410      ; 3.021      ;
; -2.684 ; SBCTextDisplayRGB:vdu|kbBuffer~48    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.005      ; 2.627      ;
; -2.672 ; bufferedUART:acia|rxBuffer~130       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.369      ; 3.003      ;
; -2.655 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.005      ; 2.656      ;
; -2.637 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.998      ; 2.667      ;
; -2.637 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.998      ; 2.667      ;
; -2.637 ; SBCTextDisplayRGB:vdu|func_reset     ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.998      ; 2.667      ;
; -2.609 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.318      ; 4.015      ;
; -2.595 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 4.987      ; 2.198      ;
; -2.594 ; bufferedUART:acia|rxBuffer~139       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.389      ; 3.101      ;
; -2.592 ; bufferedUART:acia|rxBuffer~124       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.368      ; 3.082      ;
; -2.578 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.321      ; 4.049      ;
; -2.578 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.321      ; 4.049      ;
; -2.578 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.321      ; 4.049      ;
; -2.558 ; bufferedUART:acia|rxBuffer~104       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.388      ; 3.136      ;
; -2.538 ; bufferedUART:acia|rxBuffer~137       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.374      ; 3.142      ;
; -2.528 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.003      ; 3.281      ;
; -2.525 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.983      ; 3.264      ;
; -2.524 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.990      ; 3.772      ;
; -2.521 ; bufferedUART:acia|rxBuffer~133       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.373      ; 3.158      ;
; -2.498 ; bufferedUART:acia|rxBuffer~32        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.407      ; 3.215      ;
; -2.490 ; SBCTextDisplayRGB:vdu|kbBuffer~50    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.994      ; 2.810      ;
; -2.484 ; SBCTextDisplayRGB:vdu|kbBuffer~46    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.996      ; 2.818      ;
; -2.483 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.984      ; 3.807      ;
; -2.442 ; SBCTextDisplayRGB:vdu|kbBuffer~51    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.989      ; 2.853      ;
; -2.439 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[1]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.375      ; 3.742      ;
; -2.437 ; bufferedUART:acia|txByteSent         ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.376      ; 3.245      ;
; -2.418 ; bufferedUART:acia|rxBuffer~86        ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.365      ; 3.253      ;
; -2.406 ; SBCTextDisplayRGB:vdu|kbBuffer~29    ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.990      ; 2.890      ;
; -2.400 ; bufferedUART:acia|rxBuffer~91        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.384      ; 3.290      ;
; -2.344 ; SBCTextDisplayRGB:vdu|kbBuffer~28    ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.985      ; 2.947      ;
; -2.320 ; cpu68:cpu1|state.write16_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.984      ; 3.970      ;
; -2.266 ; bufferedUART:acia|rxBuffer~81        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.369      ; 3.409      ;
; -2.264 ; bufferedUART:acia|rxBuffer~47        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.378      ; 3.420      ;
; -2.252 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.986      ; 4.040      ;
; -2.219 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[7]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.985      ; 4.072      ;
; -2.219 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.985      ; 4.072      ;
; -2.219 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|controlReg[6]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.985      ; 4.072      ;
; -2.210 ; bufferedUART:acia|rxBuffer~127       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.368      ; 3.464      ;
; -2.208 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dataOut[2]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.999      ; 3.597      ;
; -2.201 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.996      ; 4.101      ;
; -2.201 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.996      ; 4.101      ;
; -2.195 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.003      ; 4.114      ;
; -2.166 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[7]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.375      ; 4.015      ;
; -2.148 ; cpu68:cpu1|state.mul_state           ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.545      ; 3.203      ;
; -2.143 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.002      ; 3.165      ;
; -2.141 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.002      ; 3.167      ;
; -2.140 ; SBCTextDisplayRGB:vdu|kbInPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.002      ; 3.168      ;
; -2.140 ; bufferedUART:acia|rxBuffer~97        ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.369      ; 3.535      ;
; -2.138 ; bufferedUART:acia|rxBuffer~19        ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 3.562      ;
; -2.136 ; bufferedUART:acia|rxBuffer~48        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.393      ; 3.563      ;
; -2.131 ; SBCTextDisplayRGB:vdu|kbBuffer~62    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.007      ; 3.182      ;
; -2.116 ; cpu68:cpu1|state.mul_state           ; bufferedUART:acia|dataOut[5]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.943      ; 3.633      ;
; -2.113 ; cpu68:cpu1|state.mul_state           ; bufferedUART:acia|dataOut[4]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.943      ; 3.636      ;
; -2.108 ; bufferedUART:acia|rxBuffer~90        ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.369      ; 3.567      ;
; -2.088 ; bufferedUART:acia|rxBuffer~72        ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 3.612      ;
; -2.085 ; cpu68:cpu1|state.rts_lo_state        ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.966      ; 3.687      ;
; -2.077 ; bufferedUART:acia|rxBuffer~125       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.368      ; 3.597      ;
; -2.069 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[0]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.380      ; 4.117      ;
; -2.061 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dataOut[3]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.983      ; 3.728      ;
; -2.060 ; cpu68:cpu1|state.vect_lo_state       ; SBCTextDisplayRGB:vdu|dataOut[5]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 5.983      ; 3.729      ;
; -2.048 ; bufferedUART:acia|rxBuffer~21        ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.393      ; 3.651      ;
; -2.047 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[6]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.396      ; 4.155      ;
; -2.025 ; SBCTextDisplayRGB:vdu|kbBuffer~16    ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.982      ; 3.263      ;
; -2.024 ; bufferedUART:acia|rxBuffer~55        ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.394      ; 3.676      ;
; -2.013 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[4]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.381      ; 4.174      ;
; -2.012 ; cpu68:cpu1|state.vect_lo_state       ; bufferedUART:acia|dataOut[5]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 6.381      ; 4.175      ;
; -1.998 ; SBCTextDisplayRGB:vdu|kbBuffer~25    ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.992      ; 3.300      ;
; -1.982 ; SBCTextDisplayRGB:vdu|kbBuffer~27    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.001      ; 3.325      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                               ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.476 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.576      ; 3.406      ;
; -2.179 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten       ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 4.571      ; 2.198      ;
; -2.108 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.574      ; 3.772      ;
; -2.067 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.568      ; 3.807      ;
; -1.904 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.568      ; 3.970      ;
; -1.836 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.570      ; 4.040      ;
; -1.803 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.569      ; 4.072      ;
; -1.803 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.569      ; 4.072      ;
; -1.803 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.569      ; 4.072      ;
; -1.785 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.580      ; 4.101      ;
; -1.785 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.580      ; 4.101      ;
; -1.779 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.587      ; 4.114      ;
; -1.516 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.557      ; 4.347      ;
; -1.435 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.586      ; 4.457      ;
; -1.406 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[1]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.588      ; 4.488      ;
; -1.406 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.588      ; 4.488      ;
; -1.337 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 4.540      ;
; -1.289 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 4.588      ;
; -1.258 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.414      ; 1.962      ;
; -1.140 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.148      ; 4.314      ;
; -1.136 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.577      ; 4.747      ;
; -1.129 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.150      ; 4.327      ;
; -1.027 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[3]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.586      ; 4.865      ;
; -1.001 ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 4.876      ;
; -0.990 ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|txByteLatch[0]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.587      ; 4.903      ;
; -0.952 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 4.933      ;
; -0.932 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 4.945      ;
; -0.919 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.157      ; 4.544      ;
; -0.874 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.149      ; 4.581      ;
; -0.861 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.142      ; 4.587      ;
; -0.838 ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.047      ;
; -0.832 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.553      ; 5.027      ;
; -0.819 ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.058      ;
; -0.799 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.552      ; 5.059      ;
; -0.799 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.552      ; 5.059      ;
; -0.799 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|controlReg[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.552      ; 5.059      ;
; -0.789 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.557      ; 5.074      ;
; -0.781 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.563      ; 5.088      ;
; -0.781 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.563      ; 5.088      ;
; -0.775 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.570      ; 5.101      ;
; -0.772 ; cpu68:cpu1|state.pshx_hi_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.569      ; 5.103      ;
; -0.769 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.116      ;
; -0.725 ; cpu68:cpu1|md[4]                   ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.575      ; 3.156      ;
; -0.712 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.142      ; 4.736      ;
; -0.712 ; cpu68:cpu1|state.rti_pcl_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.580      ; 5.174      ;
; -0.711 ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.166      ;
; -0.697 ; cpu68:cpu1|state.int_ixl_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.499      ; 5.108      ;
; -0.683 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.202      ;
; -0.673 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|dispByteWritten ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.382      ; 4.015      ;
; -0.671 ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.761      ; 4.396      ;
; -0.656 ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.229      ;
; -0.642 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[5]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.385      ; 4.049      ;
; -0.642 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[6]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.385      ; 4.049      ;
; -0.642 ; cpu68:cpu1|state.vect_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[7]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.385      ; 4.049      ;
; -0.642 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.235      ;
; -0.628 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.132      ; 4.810      ;
; -0.598 ; cpu68:cpu1|pc[12]                  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.759      ; 4.467      ;
; -0.595 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.131      ; 4.842      ;
; -0.595 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.131      ; 4.842      ;
; -0.595 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|controlReg[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.131      ; 4.842      ;
; -0.595 ; cpu68:cpu1|state.rti_ixh_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.505      ; 5.216      ;
; -0.578 ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.505      ; 5.233      ;
; -0.529 ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.348      ;
; -0.472 ; cpu68:cpu1|cc[5]                   ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.573      ; 3.407      ;
; -0.466 ; cpu68:cpu1|md[2]                   ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.575      ; 3.415      ;
; -0.455 ; cpu68:cpu1|xreg[15]                ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.576      ; 3.427      ;
; -0.452 ; cpu68:cpu1|md[12]                  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.575      ; 3.429      ;
; -0.431 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.569      ; 5.444      ;
; -0.425 ; cpu68:cpu1|state.rti_pcl_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.586      ; 5.467      ;
; -0.416 ; cpu68:cpu1|state.rti_state         ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.148      ; 5.038      ;
; -0.402 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[1]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.475      ;
; -0.402 ; cpu68:cpu1|state.rts_lo_state      ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.475      ;
; -0.391 ; cpu68:cpu1|md[5]                   ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.577      ; 3.492      ;
; -0.380 ; cpu68:cpu1|md[7]                   ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.569      ; 3.495      ;
; -0.363 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.514      ;
; -0.358 ; cpu68:cpu1|state.int_ixl_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.499      ; 5.447      ;
; -0.358 ; cpu68:cpu1|state.int_ixl_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.505      ; 5.453      ;
; -0.348 ; cpu68:cpu1|xreg[12]                ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.573      ; 3.531      ;
; -0.346 ; cpu68:cpu1|state.int_pch_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.539      ;
; -0.342 ; cpu68:cpu1|md[6]                   ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.582      ; 3.546      ;
; -0.334 ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.148      ; 5.120      ;
; -0.333 ; cpu68:cpu1|state.pshx_hi_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.544      ;
; -0.331 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[3]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.574      ; 5.549      ;
; -0.323 ; cpu68:cpu1|state.rti_ixl_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.563      ; 5.546      ;
; -0.311 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.571      ; 5.566      ;
; -0.275 ; cpu68:cpu1|state.rti_pcl_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.588      ; 5.619      ;
; -0.269 ; cpu68:cpu1|state.pulx_lo_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.499      ; 5.536      ;
; -0.262 ; cpu68:cpu1|state.pshb_state        ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.159      ; 5.203      ;
; -0.241 ; cpu68:cpu1|state.int_ixl_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.507      ; 5.572      ;
; -0.235 ; cpu68:cpu1|state.pshx_lo_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.499      ; 5.570      ;
; -0.211 ; cpu68:cpu1|state.jmp_state         ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.148      ; 5.243      ;
; -0.209 ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.579      ; 5.676      ;
; -0.204 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.578      ; 5.680      ;
; -0.201 ; cpu68:cpu1|state.rti_ixl_state     ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.553      ; 5.658      ;
; -0.200 ; cpu68:cpu1|state.jmp_state         ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.150      ; 5.256      ;
; -0.198 ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[1]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.150      ; 5.258      ;
; -0.198 ; cpu68:cpu1|pc[15]                  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.753      ; 4.861      ;
; -0.197 ; cpu68:cpu1|state.rti_state         ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.150      ; 5.259      ;
; -0.185 ; cpu68:cpu1|state.write8_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.574      ; 5.695      ;
; -0.180 ; cpu68:cpu1|state.rti_pcl_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 5.580      ; 5.706      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                     ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; w_cpuClk                                    ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.851      ; 3.874      ;
; 0.477 ; w_cpuClk                                    ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.848      ; 3.896      ;
; 0.484 ; w_cpuClk                                    ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.856      ; 3.911      ;
; 0.487 ; w_cpuClk                                    ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a5~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.832      ; 3.890      ;
; 0.490 ; w_cpuClk                                    ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.844      ; 3.905      ;
; 0.499 ; SBCTextDisplayRGB:vdu|vActive               ; SBCTextDisplayRGB:vdu|vActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|hActive               ; SBCTextDisplayRGB:vdu|hActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|pixelCount[1]         ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; BaudRate6850:BaudRateGen|w_serialCount[4]   ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxdFiltered               ; bufferedUART:acia|rxdFiltered                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[0]             ; bufferedUART:acia|rxBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[1]             ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[2]             ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[3]             ; bufferedUART:acia|rxBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]       ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkFiltered        ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Shift              ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Scroll             ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Caps               ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]      ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Num                ; SBCTextDisplayRGB:vdu|ps2Num                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWRParity            ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|n_kbWR                ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]        ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]        ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]        ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]      ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]        ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[0]        ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[1]        ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[2]        ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Ctrl               ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[0]             ; bufferedUART:acia|txBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[1]             ; bufferedUART:acia|txBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[2]             ; bufferedUART:acia|txBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[3]             ; bufferedUART:acia|txBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txByteSent                ; bufferedUART:acia|txByteSent                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param4[0]             ; SBCTextDisplayRGB:vdu|param4[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param3[0]             ; SBCTextDisplayRGB:vdu|param3[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param2[0]             ; SBCTextDisplayRGB:vdu|param2[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param1[0]             ; SBCTextDisplayRGB:vdu|param1[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[1]         ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[0]         ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.dispWrite   ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[0]       ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[1]       ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[2]       ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[3]       ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispWR                ; SBCTextDisplayRGB:vdu|dispWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[2]         ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[3]         ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[4]         ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.idle        ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[2]         ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispByteSent          ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attInverse            ; SBCTextDisplayRGB:vdu|attInverse                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attBold               ; SBCTextDisplayRGB:vdu|attBold                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBuffer[7]               ; bufferedUART:acia|txBuffer[7]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txd                       ; bufferedUART:acia|txd                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.511 ; w_cpuClk                                    ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a3~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.834      ; 3.916      ;
; 0.742 ; bufferedUART:acia|rxCurrentByteBuffer[7]    ; bufferedUART:acia|rxCurrentByteBuffer[6]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; bufferedUART:acia|rxBitCount[1]             ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.050      ;
; 0.748 ; bufferedUART:acia|txBuffer[6]               ; bufferedUART:acia|txBuffer[5]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; bufferedUART:acia|rxCurrentByteBuffer[1]    ; bufferedUART:acia|rxCurrentByteBuffer[0]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.056      ;
; 0.752 ; bufferedUART:acia|rxBitCount[0]             ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; SBCTextDisplayRGB:vdu|horizCount[11]        ; SBCTextDisplayRGB:vdu|horizCount[11]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; bufferedUART:acia|rxCurrentByteBuffer[4]    ; bufferedUART:acia|rxCurrentByteBuffer[3]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SBCTextDisplayRGB:vdu|horizCount[11]        ; SBCTextDisplayRGB:vdu|hSync                                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; bufferedUART:acia|rxState.idle              ; bufferedUART:acia|rxState.dataBit                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; SBCTextDisplayRGB:vdu|dispState.clearScreen ; SBCTextDisplayRGB:vdu|dispState.clearS2                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; bufferedUART:acia|rxCurrentByteBuffer[4]    ; bufferedUART:acia|rxBuffer~73                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; bufferedUART:acia|txClockCount[5]           ; bufferedUART:acia|txClockCount[5]                                                                                     ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.759 ; bufferedUART:acia|rxCurrentByteBuffer[5]    ; bufferedUART:acia|rxCurrentByteBuffer[4]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.065      ;
; 0.761 ; SBCTextDisplayRGB:vdu|paramCount[2]         ; SBCTextDisplayRGB:vdu|escState.processingAdditionalParams                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.067      ;
; 0.770 ; bufferedUART:acia|rxInPointer[5]            ; bufferedUART:acia|rxInPointer[5]                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.076      ;
; 0.771 ; SBCTextDisplayRGB:vdu|attInverse            ; SBCTextDisplayRGB:vdu|dispAttWRData[5]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.077      ;
+-------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.399 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.025     ; 2.414      ;
; -2.399 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.025     ; 2.414      ;
; -2.399 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.025     ; 2.414      ;
; -2.399 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.025     ; 2.414      ;
; -2.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.009     ; 2.346      ;
; -2.315 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.009     ; 2.346      ;
; -1.952 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.006     ; 1.986      ;
; -1.952 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -1.006     ; 1.986      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.733 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.027      ; 2.800      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.706 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.759      ;
; -1.318 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 2.360      ;
; -1.318 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 2.360      ;
; -1.318 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 2.360      ;
; -1.318 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 2.360      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.312 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.013      ; 2.365      ;
; -1.311 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.365      ;
; -1.311 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.365      ;
; -1.311 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.365      ;
; -1.311 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 2.365      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.320 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.018      ; 2.738      ;
; 3.320 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.018      ; 2.738      ;
; 3.320 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.018      ; 2.738      ;
; 3.320 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.018      ; 2.738      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
; 3.647 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.395      ; 2.788      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.913 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.395      ; 2.788      ;
; -2.586 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.018      ; 2.738      ;
; -2.586 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.018      ; 2.738      ;
; -2.586 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.018      ; 2.738      ;
; -2.586 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.018      ; 2.738      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.045 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.365      ;
; 2.045 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.365      ;
; 2.045 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.365      ;
; 2.045 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.046 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.365      ;
; 2.052 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 2.360      ;
; 2.052 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 2.360      ;
; 2.052 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 2.360      ;
; 2.052 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 2.360      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.440 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.013      ; 2.759      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.467 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.027      ; 2.800      ;
; 2.686 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.006     ; 1.986      ;
; 2.686 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.006     ; 1.986      ;
; 3.049 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.009     ; 2.346      ;
; 3.049 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.009     ; 2.346      ;
; 3.133 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.025     ; 2.414      ;
; 3.133 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.025     ; 2.414      ;
; 3.133 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.025     ; 2.414      ;
; 3.133 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -1.025     ; 2.414      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 3.103  ; 3.103  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 6.776  ; 6.776  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.014  ; 7.014  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 5.062  ; 5.062  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 4.286  ; 4.286  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.236 ; 10.236 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -2.410 ; -2.410 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -3.901 ; -3.901 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -4.998 ; -4.998 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -4.796 ; -4.796 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -4.020 ; -4.020 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -4.906 ; -4.906 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.282 ; 8.282 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 8.654 ; 8.654 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 8.686 ; 8.686 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.293 ; 8.293 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 8.745 ; 8.745 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.815 ; 7.815 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 9.068 ; 9.068 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 8.512 ; 8.512 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 9.347 ; 9.347 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 9.532 ; 9.532 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 9.961 ; 9.961 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 9.671 ; 9.671 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.282 ; 8.282 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 8.654 ; 8.654 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 8.686 ; 8.686 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.293 ; 8.293 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 8.745 ; 8.745 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.815 ; 7.815 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 9.068 ; 9.068 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 8.512 ; 8.512 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 9.347 ; 9.347 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 9.532 ; 9.532 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 9.961 ; 9.961 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 9.671 ; 9.671 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; w_cpuClk    ; -5.302 ; -590.291      ;
; i_CLOCK_50  ; -4.890 ; -2139.300     ;
; i_SerSelect ; -1.043 ; -24.050       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -1.453 ; -46.914       ;
; w_cpuClk    ; -1.059 ; -12.322       ;
; i_CLOCK_50  ; -0.523 ; -4.065        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -0.189 ; -1.773        ;
; i_SerSelect ; 1.595  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -0.789 ; -7.594        ;
; i_CLOCK_50  ; 0.789  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.000 ; -2506.516       ;
; i_SerSelect ; -1.222 ; -51.222         ;
; w_cpuClk    ; -0.500 ; -217.000        ;
+-------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                            ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.302 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.397      ;
; -5.199 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 5.299      ;
; -5.180 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 5.280      ;
; -5.176 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.271      ;
; -5.170 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.265      ;
; -5.161 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.256      ;
; -5.156 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.251      ;
; -5.121 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.977     ; 5.176      ;
; -5.018 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.972     ; 5.078      ;
; -5.013 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.178      ;
; -5.000 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 5.095      ;
; -4.999 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.972     ; 5.059      ;
; -4.995 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.977     ; 5.050      ;
; -4.989 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.154      ;
; -4.989 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.977     ; 5.044      ;
; -4.980 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.977     ; 5.035      ;
; -4.978 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.143      ;
; -4.975 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.977     ; 5.030      ;
; -4.972 ; cpu68:cpu1|op_code[4]                                                                                                ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 5.072      ;
; -4.954 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.119      ;
; -4.948 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.107      ;
; -4.947 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.112      ;
; -4.943 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.108      ;
; -4.926 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.805     ; 5.153      ;
; -4.924 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.083      ;
; -4.923 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.956      ;
; -4.919 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.084      ;
; -4.913 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.072      ;
; -4.912 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.077      ;
; -4.909 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.834     ; 5.107      ;
; -4.908 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.073      ;
; -4.897 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 4.997      ;
; -4.889 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.048      ;
; -4.884 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.049      ;
; -4.882 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.041      ;
; -4.878 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.037      ;
; -4.878 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.932     ; 4.978      ;
; -4.877 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.042      ;
; -4.874 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 4.969      ;
; -4.873 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.038      ;
; -4.868 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 4.963      ;
; -4.864 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|cc[0]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.897      ;
; -4.859 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 4.954      ;
; -4.854 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.013      ;
; -4.854 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.937     ; 4.949      ;
; -4.853 ; cpu68:cpu1|op_code[6]                                                                                                ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.849     ; 5.036      ;
; -4.849 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.014      ;
; -4.847 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.006      ;
; -4.843 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 6.002      ;
; -4.842 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|pc[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.007      ;
; -4.838 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 6.003      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.828 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.812      ;
; -4.826 ; cpu68:cpu1|state.pula_state                                                                                          ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.991      ;
; -4.824 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.834     ; 5.022      ;
; -4.823 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.800     ; 5.055      ;
; -4.820 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.006      ; 5.858      ;
; -4.819 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 5.978      ;
; -4.814 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.979      ;
; -4.812 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 5.971      ;
; -4.808 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 5.967      ;
; -4.807 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|pc[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.972      ;
; -4.806 ; cpu68:cpu1|op_code[5]                                                                                                ; cpu68:cpu1|sp[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 5.009      ;
; -4.804 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.800     ; 5.036      ;
; -4.803 ; cpu68:cpu1|state.pshb_state                                                                                          ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.968      ;
; -4.802 ; cpu68:cpu1|state.rti_acca_state                                                                                      ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.967      ;
; -4.801 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.006      ; 5.839      ;
; -4.800 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.805     ; 5.027      ;
; -4.797 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.830      ;
; -4.794 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.805     ; 5.021      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.793 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.548     ; 4.777      ;
; -4.791 ; cpu68:cpu1|state.pula_state                                                                                          ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.956      ;
; -4.791 ; cpu68:cpu1|op_code[4]                                                                                                ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.972     ; 4.851      ;
; -4.791 ; cpu68:cpu1|op_code[0]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.824      ;
; -4.787 ; cpu68:cpu1|op_code[7]                                                                                                ; cpu68:cpu1|sp[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.829     ; 4.990      ;
; -4.785 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.805     ; 5.012      ;
; -4.784 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 5.943      ;
; -4.783 ; cpu68:cpu1|op_code[1]                                                                                                ; cpu68:cpu1|sp[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.834     ; 4.981      ;
; -4.782 ; cpu68:cpu1|op_code[2]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.815      ;
; -4.780 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|sp[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.805     ; 5.007      ;
; -4.779 ; cpu68:cpu1|state.pulb_state                                                                                          ; cpu68:cpu1|pc[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.133      ; 5.944      ;
; -4.777 ; cpu68:cpu1|state.psha_state                                                                                          ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.127      ; 5.936      ;
; -4.777 ; cpu68:cpu1|op_code[3]                                                                                                ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.001      ; 5.810      ;
+--------+----------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.890 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.954      ;
; -4.884 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.931      ;
; -4.883 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.968      ;
; -4.880 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.944      ;
; -4.876 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.923      ;
; -4.873 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.916      ;
; -4.866 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.909      ;
; -4.856 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.920      ;
; -4.850 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.897      ;
; -4.846 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.910      ;
; -4.842 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.889      ;
; -4.839 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.882      ;
; -4.839 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.924      ;
; -4.832 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.875      ;
; -4.815 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.879      ;
; -4.813 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.877      ;
; -4.809 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.856      ;
; -4.807 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.854      ;
; -4.806 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.870      ;
; -4.805 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.869      ;
; -4.803 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.867      ;
; -4.801 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.848      ;
; -4.799 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.846      ;
; -4.798 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.841      ;
; -4.796 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.883      ;
; -4.796 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.839      ;
; -4.792 ; SBCTextDisplayRGB:vdu|cursorHoriz[6] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.877      ;
; -4.791 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.834      ;
; -4.789 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.836      ;
; -4.789 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.044      ; 5.832      ;
; -4.785 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.849      ;
; -4.784 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.839      ;
; -4.781 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.849      ;
; -4.780 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.827      ;
; -4.780 ; SBCTextDisplayRGB:vdu|cursorVert[3]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.849      ;
; -4.778 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.842      ;
; -4.778 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.816      ;
; -4.775 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.843      ;
; -4.774 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.829      ;
; -4.772 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.836      ;
; -4.771 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.835      ;
; -4.770 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.808      ;
; -4.767 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.801      ;
; -4.763 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.848      ;
; -4.760 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.794      ;
; -4.755 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.802      ;
; -4.751 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.815      ;
; -4.748 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.812      ;
; -4.746 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.793      ;
; -4.744 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.808      ;
; -4.738 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.795      ;
; -4.738 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.793      ;
; -4.737 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.805      ;
; -4.736 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.793      ;
; -4.735 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.810      ;
; -4.733 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.079      ; 5.811      ;
; -4.732 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.770      ;
; -4.731 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.795      ;
; -4.731 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.799      ;
; -4.730 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 5.814      ;
; -4.729 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.793      ;
; -4.728 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.783      ;
; -4.727 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.791      ;
; -4.724 ; SBCTextDisplayRGB:vdu|cursorVert[1]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.811      ;
; -4.724 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.762      ;
; -4.721 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.785      ;
; -4.721 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.755      ;
; -4.720 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.783      ;
; -4.720 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.100      ; 5.819      ;
; -4.719 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.804      ;
; -4.718 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.773      ;
; -4.714 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.097      ; 5.810      ;
; -4.714 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.761      ;
; -4.714 ; SBCTextDisplayRGB:vdu|charVert[2]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.748      ;
; -4.712 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.064      ; 5.775      ;
; -4.712 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.759      ;
; -4.712 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.759      ;
; -4.712 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.750      ;
; -4.711 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.068      ; 5.778      ;
; -4.710 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.774      ;
; -4.710 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.774      ;
; -4.708 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.068      ; 5.775      ;
; -4.708 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.772      ;
; -4.708 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.763      ;
; -4.705 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.752      ;
; -4.704 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.761      ;
; -4.704 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg3    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.768      ;
; -4.704 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.039      ; 5.742      ;
; -4.703 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.767      ;
; -4.703 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.750      ;
; -4.703 ; SBCTextDisplayRGB:vdu|startAddr[7]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.767      ;
; -4.702 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.058      ; 5.759      ;
; -4.701 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.065      ; 5.765      ;
; -4.701 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.776      ;
; -4.701 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.735      ;
; -4.700 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.048      ; 5.747      ;
; -4.700 ; SBCTextDisplayRGB:vdu|charVert[1]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.056      ; 5.755      ;
; -4.694 ; SBCTextDisplayRGB:vdu|cursorVert[0]  ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.764      ;
; -4.694 ; SBCTextDisplayRGB:vdu|charVert[0]    ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.035      ; 5.728      ;
; -4.693 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.076      ; 5.768      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -1.043 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.075      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.023      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.972 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.004      ;
; -0.970 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.997      ;
; -0.963 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.995      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.955 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.987      ;
; -0.949 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.981      ;
; -0.944 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.971      ;
; -0.936 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.963      ;
; -0.934 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.961      ;
; -0.927 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.959      ;
; -0.919 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.951      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.917 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.949      ;
; -0.902 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.934      ;
; -0.883 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.915      ;
; -0.871 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.014      ; 1.917      ;
; -0.869 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.014      ; 1.915      ;
; -0.857 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.889      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.856 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.888      ;
; -0.852 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.884      ;
; -0.801 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.014      ; 1.847      ;
; -0.726 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.014      ; 1.772      ;
; -0.679 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.708      ;
; -0.667 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.696      ;
; -0.648 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.680      ;
; -0.636 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.650      ;
; -0.630 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.644      ;
; -0.629 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 1.648      ;
; -0.625 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.639      ;
; -0.623 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.652      ;
; -0.622 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 1.637      ;
; -0.611 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 1.626      ;
; -0.609 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.638      ;
; -0.598 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.627      ;
; -0.581 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 1.600      ;
; -0.577 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.609      ;
; -0.541 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.568      ;
; -0.522 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.554      ;
; -0.510 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.542      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.561      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.020      ; 1.561      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.509 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.021      ; 1.562      ;
; -0.498 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.530      ;
; -0.494 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.508      ;
; -0.485 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.003     ; 1.514      ;
; -0.461 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.493      ;
; -0.441 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.064     ; 0.909      ;
; -0.437 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.464      ;
; -0.406 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.049     ; 0.889      ;
; -0.378 ; SBCTextDisplayRGB:vdu|controlReg[6]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.066     ; 0.844      ;
; -0.351 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.383      ;
; -0.345 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.377      ;
; -0.345 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 1.364      ;
; -0.344 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.376      ;
; -0.344 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.013     ; 1.363      ;
; -0.335 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.367      ;
; -0.333 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.365      ;
; -0.332 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.364      ;
; -0.332 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.364      ;
; -0.323 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.350      ;
; -0.321 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.005     ; 1.348      ;
; -0.308 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.340      ;
; -0.307 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.339      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_SerSelect'                                                                                                                            ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.453 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.397      ; 1.096      ;
; -1.344 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.394      ; 1.202      ;
; -1.335 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.390      ; 1.207      ;
; -1.247 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.390      ; 1.295      ;
; -1.205 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.425      ; 1.372      ;
; -1.187 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.427      ; 1.392      ;
; -1.187 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.427      ; 1.392      ;
; -1.187 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.427      ; 1.392      ;
; -1.145 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.383      ; 1.390      ;
; -1.128 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|controlReg[7]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.406      ;
; -1.128 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.406      ;
; -1.128 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|controlReg[6]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.382      ; 1.406      ;
; -1.123 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.394      ; 1.423      ;
; -1.123 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.394      ; 1.423      ;
; -1.118 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.400      ; 1.434      ;
; -1.104 ; bufferedUART:acia|txByteSent      ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.719      ; 0.767      ;
; -1.087 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.454      ;
; -1.086 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.378      ; 1.444      ;
; -1.076 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.379      ; 0.955      ;
; -1.076 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.379      ; 0.955      ;
; -1.075 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.379      ; 0.956      ;
; -1.064 ; cpu68:cpu1|state.write16_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.442      ; 1.530      ;
; -1.052 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|dataOut[3]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.494      ; 1.094      ;
; -1.051 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.393      ; 1.494      ;
; -1.046 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.495      ;
; -1.036 ; cpu68:cpu1|state.jsr_state        ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.505      ;
; -1.030 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|dataOut[2]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.480      ; 1.102      ;
; -1.023 ; cpu68:cpu1|state.write16_state    ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.423      ; 1.552      ;
; -1.022 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.398      ; 1.528      ;
; -1.015 ; cpu68:cpu1|state.int_acca_state   ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.396      ; 1.533      ;
; -1.013 ; SBCTextDisplayRGB:vdu|func_reset  ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.621      ; 0.760      ;
; -1.006 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.401      ; 1.547      ;
; -1.006 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.401      ; 1.547      ;
; -1.003 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.246      ; 1.395      ;
; -0.999 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.249      ; 1.402      ;
; -0.995 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 0.896      ;
; -0.995 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 0.896      ;
; -0.986 ; bufferedUART:acia|rxBuffer~74     ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.735      ; 0.901      ;
; -0.985 ; bufferedUART:acia|rxBuffer~109    ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.901      ;
; -0.983 ; bufferedUART:acia|rxBuffer~70     ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.733      ; 0.902      ;
; -0.982 ; bufferedUART:acia|rxBuffer~26     ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.904      ;
; -0.981 ; cpu68:cpu1|state.int_pcl_state    ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.560      ;
; -0.978 ; cpu68:cpu1|state.psha_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.255      ; 1.429      ;
; -0.977 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.564      ;
; -0.976 ; bufferedUART:acia|rxBuffer~56     ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.910      ;
; -0.974 ; bufferedUART:acia|rxBuffer~51     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.912      ;
; -0.968 ; cpu68:cpu1|state.jsr_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.396      ; 1.580      ;
; -0.967 ; cpu68:cpu1|state.pshx_hi_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.390      ; 1.575      ;
; -0.958 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.379      ; 1.073      ;
; -0.949 ; cpu68:cpu1|state.write16_state    ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.423      ; 1.626      ;
; -0.948 ; bufferedUART:acia|rxBuffer~67     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.749      ; 0.953      ;
; -0.948 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.248      ; 1.452      ;
; -0.945 ; cpu68:cpu1|state.write16_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.442      ; 1.649      ;
; -0.945 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.242      ; 1.449      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.445      ; 1.653      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.445      ; 1.653      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.944 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.446      ; 1.654      ;
; -0.941 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|dataOut[1]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.475      ; 1.186      ;
; -0.937 ; cpu68:cpu1|state.jsr1_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.396      ; 1.611      ;
; -0.933 ; cpu68:cpu1|state.rti_pcl_state    ; bufferedUART:acia|txByteLatch[7]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.394      ; 1.613      ;
; -0.918 ; bufferedUART:acia|rxBuffer~57     ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.720      ; 0.954      ;
; -0.914 ; bufferedUART:acia|rxBuffer~136    ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.729      ; 0.967      ;
; -0.913 ; cpu68:cpu1|state.int_pcl_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.396      ; 1.635      ;
; -0.909 ; cpu68:cpu1|state.bsr_state        ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.396      ; 1.639      ;
; -0.908 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.361      ; 1.105      ;
; -0.907 ; cpu68:cpu1|state.rts_lo_state     ; SBCTextDisplayRGB:vdu|dispByteWritten  ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.417      ; 1.662      ;
; -0.903 ; SBCTextDisplayRGB:vdu|kbBuffer~61 ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.625      ; 0.874      ;
; -0.903 ; bufferedUART:acia|rxBuffer~53     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.720      ; 0.969      ;
; -0.899 ; SBCTextDisplayRGB:vdu|kbBuffer~63 ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.610      ; 0.863      ;
; -0.896 ; SBCTextDisplayRGB:vdu|kbBuffer~66 ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.625      ; 0.881      ;
; -0.895 ; cpu68:cpu1|state.pulx_hi_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.616      ;
; -0.894 ; cpu68:cpu1|state.write16_state    ; bufferedUART:acia|controlReg[7]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.378      ; 1.636      ;
; -0.894 ; cpu68:cpu1|state.jsr_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.389      ; 1.647      ;
; -0.892 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.994      ;
; -0.892 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.994      ;
; -0.892 ; cpu68:cpu1|state.rti_ixh_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.619      ;
; -0.889 ; cpu68:cpu1|state.rts_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[5]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.419      ; 1.682      ;
; -0.889 ; cpu68:cpu1|state.rts_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[6]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.419      ; 1.682      ;
; -0.889 ; cpu68:cpu1|state.rts_lo_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.419      ; 1.682      ;
; -0.888 ; cpu68:cpu1|pc[5]                  ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.125      ; 1.389      ;
; -0.879 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.400      ; 1.673      ;
; -0.878 ; cpu68:cpu1|state.vect_lo_state    ; SBCTextDisplayRGB:vdu|dataOut[2]       ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.376      ; 1.150      ;
; -0.872 ; cpu68:cpu1|pc[12]                 ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.122      ; 1.402      ;
; -0.872 ; cpu68:cpu1|state.int_ixl_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.355      ; 1.635      ;
; -0.865 ; SBCTextDisplayRGB:vdu|kbBuffer~33 ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.624      ; 0.911      ;
; -0.864 ; bufferedUART:acia|rxBuffer~135    ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.715      ; 1.003      ;
; -0.863 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.028      ;
; -0.863 ; bufferedUART:acia|func_reset      ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.028      ;
; -0.863 ; cpu68:cpu1|state.mul_state        ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.242      ; 1.531      ;
; -0.861 ; SBCTextDisplayRGB:vdu|kbBuffer~48 ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.624      ; 0.915      ;
; -0.861 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.399      ; 1.690      ;
; -0.859 ; cpu68:cpu1|state.vect_lo_state    ; bufferedUART:acia|dataOut[7]           ; w_cpuClk     ; i_SerSelect ; -0.500       ; 2.475      ; 1.268      ;
; -0.856 ; cpu68:cpu1|state.rti_pcl_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.398      ; 1.694      ;
; -0.847 ; cpu68:cpu1|state.rts_lo_state     ; bufferedUART:acia|txByteWritten        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.375      ; 1.680      ;
; -0.844 ; bufferedUART:acia|rxBuffer~130    ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.710      ; 1.018      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                            ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.059 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.003      ; 1.096      ;
; -0.950 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.000      ; 1.202      ;
; -0.941 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.996      ; 1.207      ;
; -0.853 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.996      ; 1.295      ;
; -0.751 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.989      ; 1.390      ;
; -0.734 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.988      ; 1.406      ;
; -0.734 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.988      ; 1.406      ;
; -0.734 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|controlReg[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.988      ; 1.406      ;
; -0.729 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.000      ; 1.423      ;
; -0.729 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.000      ; 1.423      ;
; -0.724 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.006      ; 1.434      ;
; -0.693 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.454      ;
; -0.692 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.984      ; 1.444      ;
; -0.657 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.494      ;
; -0.652 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.495      ;
; -0.642 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.505      ;
; -0.628 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.004      ; 1.528      ;
; -0.621 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.533      ;
; -0.612 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[1]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.007      ; 1.547      ;
; -0.612 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.007      ; 1.547      ;
; -0.609 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.852      ; 1.395      ;
; -0.605 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.855      ; 1.402      ;
; -0.587 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.560      ;
; -0.584 ; cpu68:cpu1|state.psha_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.861      ; 1.429      ;
; -0.583 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.564      ;
; -0.574 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.580      ;
; -0.573 ; cpu68:cpu1|state.pshx_hi_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.996      ; 1.575      ;
; -0.554 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.854      ; 1.452      ;
; -0.551 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.848      ; 1.449      ;
; -0.543 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.611      ;
; -0.539 ; cpu68:cpu1|state.rti_pcl_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.000      ; 1.613      ;
; -0.519 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.635      ;
; -0.515 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.639      ;
; -0.501 ; cpu68:cpu1|state.pulx_hi_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.965      ; 1.616      ;
; -0.500 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.984      ; 1.636      ;
; -0.500 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.647      ;
; -0.498 ; cpu68:cpu1|state.rti_ixh_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.965      ; 1.619      ;
; -0.494 ; cpu68:cpu1|pc[5]                ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.731      ; 1.389      ;
; -0.485 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[3]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.006      ; 1.673      ;
; -0.478 ; cpu68:cpu1|pc[12]               ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.728      ; 1.402      ;
; -0.478 ; cpu68:cpu1|state.int_ixl_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.635      ;
; -0.469 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.848      ; 1.531      ;
; -0.467 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[0]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.005      ; 1.690      ;
; -0.462 ; cpu68:cpu1|state.rti_pcl_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.004      ; 1.694      ;
; -0.453 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.981      ; 1.680      ;
; -0.446 ; cpu68:cpu1|state.int_ixl_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.667      ;
; -0.445 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.702      ;
; -0.441 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.706      ;
; -0.437 ; cpu68:cpu1|state.pshx_hi_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.714      ;
; -0.436 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|controlReg[7]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.980      ; 1.696      ;
; -0.436 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|controlReg[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.980      ; 1.696      ;
; -0.436 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|controlReg[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.980      ; 1.696      ;
; -0.435 ; cpu68:cpu1|state.int_ixl_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.965      ; 1.682      ;
; -0.431 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.992      ; 1.713      ;
; -0.431 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.992      ; 1.713      ;
; -0.429 ; cpu68:cpu1|state.rti_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.852      ; 1.575      ;
; -0.426 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.998      ; 1.724      ;
; -0.424 ; cpu68:cpu1|state.int_pch_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.730      ;
; -0.416 ; cpu68:cpu1|state.pshb_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.864      ; 1.600      ;
; -0.410 ; cpu68:cpu1|state.bsr1_state     ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.744      ;
; -0.397 ; cpu68:cpu1|state.int_wai_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.852      ; 1.607      ;
; -0.397 ; cpu68:cpu1|state.rti_pcl_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.007      ; 1.762      ;
; -0.391 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.756      ;
; -0.383 ; cpu68:cpu1|state.int_ixl_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.968      ; 1.737      ;
; -0.376 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.775      ;
; -0.370 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.992      ; 1.774      ;
; -0.369 ; cpu68:cpu1|state.rti_state      ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.855      ; 1.638      ;
; -0.367 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.001      ; 1.786      ;
; -0.365 ; cpu68:cpu1|state.pulx_hi_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.968      ; 1.755      ;
; -0.364 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.001      ; 1.789      ;
; -0.362 ; cpu68:cpu1|state.rti_ixh_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.968      ; 1.758      ;
; -0.360 ; cpu68:cpu1|state.pulx_lo_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.753      ;
; -0.359 ; cpu68:cpu1|state.vect_lo_state  ; SBCTextDisplayRGB:vdu|dispByteWritten ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.579      ; 1.372      ;
; -0.355 ; cpu68:cpu1|state.pshx_lo_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.758      ;
; -0.347 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.995      ; 1.800      ;
; -0.341 ; cpu68:cpu1|state.vect_lo_state  ; SBCTextDisplayRGB:vdu|controlReg[5]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.392      ;
; -0.341 ; cpu68:cpu1|state.vect_lo_state  ; SBCTextDisplayRGB:vdu|controlReg[6]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.392      ;
; -0.341 ; cpu68:cpu1|state.vect_lo_state  ; SBCTextDisplayRGB:vdu|controlReg[7]   ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.392      ;
; -0.339 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[3]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.815      ;
; -0.338 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.992      ; 1.806      ;
; -0.337 ; cpu68:cpu1|state.int_wai_state  ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.855      ; 1.670      ;
; -0.330 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.996      ; 1.818      ;
; -0.329 ; cpu68:cpu1|state.rti_pcl_state  ; bufferedUART:acia|txByteLatch[2]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.000      ; 1.823      ;
; -0.328 ; cpu68:cpu1|state.pulx_lo_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.785      ;
; -0.327 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.996      ; 1.821      ;
; -0.326 ; cpu68:cpu1|state.int_cc_state   ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.825      ;
; -0.325 ; cpu68:cpu1|pc[15]               ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.724      ; 1.551      ;
; -0.323 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteWritten       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.837      ; 1.666      ;
; -0.323 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.828      ;
; -0.323 ; cpu68:cpu1|state.pshx_lo_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.961      ; 1.790      ;
; -0.321 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.830      ;
; -0.319 ; cpu68:cpu1|state.pshx_hi_state  ; bufferedUART:acia|txByteLatch[7]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.992      ; 1.825      ;
; -0.317 ; cpu68:cpu1|state.pshb_state     ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.861      ; 1.696      ;
; -0.317 ; cpu68:cpu1|state.pulx_lo_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.965      ; 1.800      ;
; -0.317 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.834      ;
; -0.314 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[1]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.837      ;
; -0.314 ; cpu68:cpu1|state.rts_lo_state   ; bufferedUART:acia|txByteLatch[5]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.999      ; 1.837      ;
; -0.312 ; cpu68:cpu1|state.pshx_lo_state  ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.965      ; 1.805      ;
; -0.312 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[6]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.002      ; 1.842      ;
; -0.309 ; cpu68:cpu1|state.jmp_state      ; bufferedUART:acia|txByteLatch[4]      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.852      ; 1.695      ;
+--------+---------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.523 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.498      ; 1.254      ;
; -0.515 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.490      ; 1.254      ;
; -0.512 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.494      ; 1.261      ;
; -0.505 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.501      ; 1.275      ;
; -0.504 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a5~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.477      ; 1.252      ;
; -0.482 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a3~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.478      ; 1.275      ;
; -0.366 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.342      ;
; -0.360 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.500      ; 1.419      ;
; -0.290 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.486      ; 1.475      ;
; -0.023 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.498      ; 1.254      ;
; -0.015 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.490      ; 1.254      ;
; -0.012 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.494      ; 1.261      ;
; -0.008 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.415      ; 1.700      ;
; -0.005 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a1~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.501      ; 1.275      ;
; -0.004 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a5~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.477      ; 1.252      ;
; 0.018  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a3~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.478      ; 1.275      ;
; 0.134  ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.415      ; 1.342      ;
; 0.140  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.500      ; 1.419      ;
; 0.210  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.486      ; 1.475      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; bufferedUART:acia|rxCurrentByteBuffer[7]  ; bufferedUART:acia|rxCurrentByteBuffer[6]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; bufferedUART:acia|rxCurrentByteBuffer[0]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.393      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.189 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.235     ; 0.986      ;
; -0.189 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.235     ; 0.986      ;
; -0.189 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.235     ; 0.986      ;
; -0.189 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.235     ; 0.986      ;
; -0.136 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.220     ; 0.948      ;
; -0.136 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.220     ; 0.948      ;
; -0.051 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 1.112      ;
; -0.051 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 1.112      ;
; -0.051 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.029      ; 1.112      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.050 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.028      ; 1.110      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.040 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.016      ; 1.088      ;
; -0.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.218     ; 0.840      ;
; -0.026 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.218     ; 0.840      ;
; 0.079  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 0.957      ;
; 0.079  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 0.957      ;
; 0.079  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 0.957      ;
; 0.079  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.004      ; 0.957      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 0.956      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 0.956      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.014      ; 0.955      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 0.956      ;
; 0.091  ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.015      ; 0.956      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.595 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.638      ; 1.075      ;
; 1.595 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.638      ; 1.075      ;
; 1.595 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.638      ; 1.075      ;
; 1.595 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.638      ; 1.075      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
; 1.669 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.739      ; 1.102      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.789 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.102      ;
; -0.715 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.075      ;
; -0.715 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.075      ;
; -0.715 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.075      ;
; -0.715 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.638      ; 1.075      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 0.956      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 0.956      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.014      ; 0.955      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 0.956      ;
; 0.789 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.015      ; 0.956      ;
; 0.801 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 0.957      ;
; 0.801 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 0.957      ;
; 0.801 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 0.957      ;
; 0.801 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.004      ; 0.957      ;
; 0.906 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.218     ; 0.840      ;
; 0.906 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.218     ; 0.840      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.920 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.016      ; 1.088      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.930 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.028      ; 1.110      ;
; 0.931 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 1.112      ;
; 0.931 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 1.112      ;
; 0.931 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.029      ; 1.112      ;
; 1.016 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.220     ; 0.948      ;
; 1.016 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.220     ; 0.948      ;
; 1.069 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.235     ; 0.986      ;
; 1.069 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.235     ; 0.986      ;
; 1.069 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.235     ; 0.986      ;
; 1.069 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.235     ; 0.986      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 0.600 ; 0.600 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 2.838 ; 2.838 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 2.989 ; 2.989 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 2.267 ; 2.267 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 2.116 ; 2.116 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 3.290 ; 3.290 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.386 ; -0.386 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -1.819 ; -1.819 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.226 ; -2.226 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.147 ; -2.147 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -1.996 ; -1.996 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.146 ; -1.146 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 3.812 ; 3.812 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 3.879 ; 3.879 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 3.898 ; 3.898 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 4.027 ; 4.027 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.671 ; 3.671 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 4.177 ; 4.177 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 4.208 ; 4.208 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 4.268 ; 4.268 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 4.422 ; 4.422 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 4.298 ; 4.298 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 3.812 ; 3.812 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 3.879 ; 3.879 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 3.898 ; 3.898 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 4.027 ; 4.027 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.671 ; 3.671 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 4.177 ; 4.177 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 4.208 ; 4.208 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 4.268 ; 4.268 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 4.422 ; 4.422 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 4.298 ; 4.298 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -18.218    ; -3.427   ; -2.399   ; -2.913  ; -2.567              ;
;  i_CLOCK_50      ; -17.850    ; -0.523   ; -2.399   ; 0.789   ; -2.567              ;
;  i_SerSelect     ; -5.291     ; -3.427   ; 1.595    ; -2.913  ; -1.777              ;
;  w_cpuClk        ; -18.218    ; -2.476   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10965.373 ; -138.444 ; -67.599  ; -27.822 ; -3833.506           ;
;  i_CLOCK_50      ; -8566.828  ; -4.065   ; -67.599  ; 0.000   ; -3435.501           ;
;  i_SerSelect     ; -171.272   ; -113.915 ; 0.000    ; -27.822 ; -75.977             ;
;  w_cpuClk        ; -2227.273  ; -24.529  ; N/A      ; N/A     ; -322.028            ;
+------------------+------------+----------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 3.103  ; 3.103  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 6.776  ; 6.776  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.014  ; 7.014  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 5.062  ; 5.062  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 4.286  ; 4.286  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.236 ; 10.236 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.386 ; -0.386 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -1.819 ; -1.819 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.226 ; -2.226 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.147 ; -2.147 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -1.996 ; -1.996 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.146 ; -1.146 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.282 ; 8.282 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 8.654 ; 8.654 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 8.686 ; 8.686 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.293 ; 8.293 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 8.745 ; 8.745 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.815 ; 7.815 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 9.068 ; 9.068 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 8.512 ; 8.512 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 9.347 ; 9.347 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 9.532 ; 9.532 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 9.961 ; 9.961 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 9.671 ; 9.671 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 3.812 ; 3.812 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 3.879 ; 3.879 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 3.898 ; 3.898 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.826 ; 3.826 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 4.027 ; 4.027 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.671 ; 3.671 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 4.177 ; 4.177 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.951 ; 3.951 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 4.208 ; 4.208 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 4.268 ; 4.268 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 4.422 ; 4.422 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 4.298 ; 4.298 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141510 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 196      ; 0        ; 56       ; 2642598  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141510 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 196      ; 0        ; 56       ; 2642598  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 10:15:49 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name i_SerSelect i_SerSelect
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datac  to: combout
    Info (332098): Cell: w_n_if2CS~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.218
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.218     -2227.273 w_cpuClk 
    Info (332119):   -17.850     -8566.828 i_CLOCK_50 
    Info (332119):    -5.291      -171.272 i_SerSelect 
Info (332146): Worst-case hold slack is -3.427
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.427      -113.915 i_SerSelect 
    Info (332119):    -2.476       -24.529 w_cpuClk 
    Info (332119):     0.452         0.000 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -2.399
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.399       -67.599 i_CLOCK_50 
    Info (332119):     3.320         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -2.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.913       -27.822 i_SerSelect 
    Info (332119):     2.045         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3435.501 i_CLOCK_50 
    Info (332119):    -1.777       -75.977 i_SerSelect 
    Info (332119):    -0.742      -322.028 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datac  to: combout
    Info (332098): Cell: w_n_if2CS~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.302      -590.291 w_cpuClk 
    Info (332119):    -4.890     -2139.300 i_CLOCK_50 
    Info (332119):    -1.043       -24.050 i_SerSelect 
Info (332146): Worst-case hold slack is -1.453
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.453       -46.914 i_SerSelect 
    Info (332119):    -1.059       -12.322 w_cpuClk 
    Info (332119):    -0.523        -4.065 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -0.189
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.189        -1.773 i_CLOCK_50 
    Info (332119):     1.595         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -0.789
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.789        -7.594 i_SerSelect 
    Info (332119):     0.789         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2506.516 i_CLOCK_50 
    Info (332119):    -1.222       -51.222 i_SerSelect 
    Info (332119):    -0.500      -217.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4570 megabytes
    Info: Processing ended: Sat Jun 26 10:15:52 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


