[
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"generated\\ID\\RegFile"
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~RegFile|RegFile>io_r1RData",
    "sources":[
      "~RegFile|RegFile>io_r1RAddr",
      "~RegFile|RegFile>io_rWData",
      "~RegFile|RegFile>io_rWEn",
      "~RegFile|RegFile>io_r1REn",
      "~RegFile|RegFile>io_rWAddr"
    ]
  },
  {
    "class":"firrtl.transforms.CombinationalPath",
    "sink":"~RegFile|RegFile>io_r2RData",
    "sources":[
      "~RegFile|RegFile>io_r2RAddr",
      "~RegFile|RegFile>io_rWData",
      "~RegFile|RegFile>io_rWEn",
      "~RegFile|RegFile>io_r2REn",
      "~RegFile|RegFile>io_rWAddr"
    ]
  }
]