{"patent_id": "10-2023-7020155", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0083856", "출원번호": "10-2023-7020155", "발명의 명칭": "독립형 동작을 향상시키는 방법 및 장치", "출원인": "삼성전자주식회사", "발명자": "시 홍보"}}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "무선 통신 시스템의 기지국에 있어서,Type0 물리 다운링크 제어 채널(Type0-PDCCH: Type0 physical downlink control channel)을 위한 제어 자원 세트(CORESET#0: control resource set)에 대한 설정들의 집합을 결정하도록 구성된 프로세서; 및상기 프로세서에 동작 가능하게 연결된 송수신기;를 포함하고,상기 설정들의 집합은:동기 신호 및 물리 방송 채널(SS/PBCH: synchronization signals and physical broadcast channel) 블록의 부반송파 간격과 동일한 상기 CORESET#0에 대한 부반송파 간격(SCS: subcarrier spacing);상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;상기 CORESET#0에 대한 자원 블록들(RBs: resource blocks)의 수 ;상기 CORESET#0에 대한 심볼들의 수 ; 및상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋;을 포함하고,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정되며, 여기서는 상기 SS/PBCH 블록에 대한 RB들의 수이고,상기 송수신기는:상기 SS/PBCH 블록을 전송하고;다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 전송하도록구성되는것을 특징으로 하는 기지국."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 CORESET#0의 상기 SCS는 120 kHz, 480 kHz, 또는 960 kHz 중 하나인 것을 특징으로 하는 기지국."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 CORESET#0에 대한 상기 SCS가 120 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;공개특허 10-2024-0083856-3-각각 및 ;각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 및 인 경우, 0 또는 76; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 기지국."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 CORESET#0에 대한 상기 SCS가 480 kHz 또는 960 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 기지국."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 프로세서는 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제2 다중화 패턴을 결정하도록 추가로 구성되고, 및 은 다음 중 하나로 결정되는:공개특허 10-2024-0083856-4-각각 및 ; 또는각각 및 ;것을 특징으로 하는 기지국."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "무선 통신 시스템의 단말에 있어서,기지국으로부터 동기 신호 및 물리 방송 채널(SS/PBCH: synchronization signals and physical broadcastchannel) 블록을 수신하도록 구성된 송수신기; 및상기 송수신기에 동작 가능하게 연결되고, Type0 물리 다운링크 제어 채널(Type0-PDCCH: Type0 physicaldownlink control channel)을 수신하기 위한 제어 자원 세트(CORESET#0: control resource set)에 대한 설정들의 집합을 결정하도록 구성된 프로세서;를 포함하고,상기 설정들의 집합은:상기 SS/PBCH 블록의 부반송파 간격과 동일한 상기 CORESET#0에 대한 부반송파 간격(SCS: subcarrierspacing);상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;상기 CORESET#0에 대한 자원 블록들(RBs: resource blocks)의 수 ;상기 CORESET#0에 대한 심볼들의 수 ; 및상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋;을 포함하고,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정되며, 여기서는 상기 SS/PBCH 블록에 대한 RB들의 수이고,상기 송수신기는 다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 수신하도록 구성되는것을 특징으로 하는 단말."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 CORESET#0의 상기 SCS는 120 kHz, 480 kHz, 또는 960 kHz 중 하나인 것을 특징으로 하는 단말."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 CORESET#0에 대한 상기 SCS가 120 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;공개특허 10-2024-0083856-5-각각 및 ;각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 및 인 경우, 0 또는 76; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 단말."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제6항에 있어서,상기 CORESET#0에 대한 상기 SCS가 480 kHz 또는 960 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 단말."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제6항에 있어서,상기 프로세서는 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제2 다중화 패턴을 결정하도록 추가로 구성되고, 및 은 다음 중 하나로 결정되는:공개특허 10-2024-0083856-6-각각 및 ; 또는각각 및 ;것을 특징으로 하는 단말."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "무선 통신 시스템에서의 단말의 방법에 있어서,기지국으로부터 동기 신호 및 물리 방송 채널(SS/PBCH: synchronization signals and physical broadcastchannel) 블록을 수신하는 단계;Type0 물리 다운링크 제어 채널(Type0-PDCCH: Type0 physical downlink control channel)을 수신하기 위한 제어 자원 세트(CORESET#0: control resource set)에 대한 설정들의 집합을 결정하는 단계; 및다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 수신하는 단계;를 포함하고,상기 설정들의 집합은:상기 SS/PBCH 블록의 부반송파 간격과 동일한 상기 CORESET#0에 대한 부반송파 간격(SCS: subcarrierspacing);상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;상기 CORESET#0에 대한 자원 블록들(RBs: resource blocks)의 수 ;상기 CORESET#0에 대한 심볼들의 수 ; 및상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋;을 포함하고,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정되며, 여기서는 상기 SS/PBCH 블록에 대한 RB들의 수인 것을 특징으로 하는 방법."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 CORESET#0의 상기 SCS는 120 kHz, 480 kHz, 또는 960 kHz 중 하나인 것을 특징으로 하는 방법."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서,상기 CORESET#0에 대한 상기 SCS가 120 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;각각 및 ;공개특허 10-2024-0083856-7-각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 및 인 경우, 0 또는 76; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 방법."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서,상기 CORESET#0에 대한 상기 SCS가 480 kHz 또는 960 kHz로 결정된 경우, 상기 CORESET#0과 상기 SS/PBCH 블록사이의 상기 제1 다중화 패턴에 대하여, 및 은 다음 중 하나로 결정되고:각각 및 ;각각 및 ;각각 및 ; 또는각각 및 ,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 다음 중 하나로 결정되는: 및 인 경우, 0 또는 4; 및 인 경우, 1, 14, 또는 28; 및 인 경우, 0, 14, 또는 28; 또는 및 인 경우, 0 또는 76것을 특징으로 하는 방법."}
{"patent_id": "10-2023-7020155", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서,상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제2 다중화 패턴을 결정하는 단계를 더 포함하고, 및 은 다음 중 하나로 결정되는:각각 및 ; 또는공개특허 10-2024-0083856-8-각각 및 ;것을 특징으로 하는 방법."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시는 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통 신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예 를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, (뒷면에 계속)"}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 일반적으로 무선 통신 시스템에 관한 것으로, 보다 상세하게는 무선 통신 시스템에서 높은 주파수 범 위에 대한 독립형 동작(standalone operation)의 향상에 관한 것이다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시 스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입 출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아 날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra- dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및SCMA(sparse code multiple access) 등이 개발되고 있다. 한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대 두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능 형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양 한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마 트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다. 이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크 (sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통 신 기술인 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처 리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "최근 5G 또는 new radio(NR) 이동 통신이 산업계와 학계의 다양한 후보 기술들에 대한 전세계적 기술 활동으로 탄력을 받고 있다. 5G/NR 이동 통신을 위한 후보 조력자들로는, 빔포밍 이득의 제공 및 증가된 용량의 지원을위해 기존 셀룰러 주파수 대역에서 고주파에 이르는 대규모 안테나 기술, 요구사항들이 다른 다양한 서비스들/ 어플리케이션들을 유연하게 수용하는 새로운 파형(예를 들어, 새로운 무선 액세스 기술(RAT: radio access technology)), 대규모 연결을 지원하는 새로운 다중 액세스 방식 등이 포함된다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에서, 무선 통신 시스템의 기지국이 제공된다. 상기 기지국은 Type0 물리 다운링크 제어 채널(Type0- PDCCH: Type0 physical downlink control channel)을 위한 제어 자원 세트(CORESET#0: control resource se t)에 대한 설정들의 집합을 결정하도록 구성된 프로세서를 포함한다. 상기 설정들의 집합은 동기 신호 및 물리 방송 채널(SS/PBCH: synchronization signals and physical broadcast channel) 블록의 부반송파 간격과 동일 한 상기 CORESET#0에 대한 부반송파 간격(SCS: subcarrier spacing); 상기 CORESET#0과 상기 SS/PBCH 블록 사 이의 다중화 패턴; 상기 CORESET#0에 대한 자원 블록들(RBs: resource blocks)의 수 ; 상기 CORESET#0에 대한 심볼들의 수 ; 및 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋을 포함한다. 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정 되며, 여기서 는 상기 SS/PBCH 블록에 대한 RB들의 수이다. 상기 기지국은 상기 프로세서에 동작 가능하게 연결된 송수신기를 더 포함한다. 상기 송수신기는 상기 SS/PBCH 블록을 전송하고; 다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 전송하도록 구성된다. 다른 실시예에서, 무선 통신 시스템의 단말이 제공된다. 상기 단말은 기지국으로부터 SS/PBCH 블록을 수신하도 록 구성된 송수신기, 및 상기 송수신기에 동작 가능하게 연결된 프로세서를 포함한다. 상기 프로세서는 Type0- PDCCH를 수신하기 위한 CORESET#0에 대한 설정들의 집합을 결정하도록 구성된다. 상기 설정들의 집합은 상기 SS/PBCH 블록의 부반송파 간격과 동일한 상기 CORESET#0에 대한 부반송파 간격(SCS: subcarrier spacing); 상 기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴; 상기 CORESET#0에 대한 자원 블록들(RBs: resource blocks)의 수 ; 상기 CORESET#0에 대한 심볼들의 수 ; 및 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋을 포함한다. 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴 에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정되며, 여기서 는 상기 SS/PBCH 블록에 대한 RB들의 수이다. 상기 송 수신기는 다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 수 신하도록 구성된다. 또 다른 실시예에서, 무선 통신 시스템에서의 단말의 방법이 제공된다. 상기 방법은 기지국으로부터 SS/PBCH 블 록을 수신하는 단계 및 Type0-PDCCH를 수신하기 위한 CORESET#0에 대한 설정들의 집합을 결정하는 단계를 포함 한다. 상기 설정들의 집합은 상기 SS/PBCH 블록의 부반송파 간격과 동일한 상기 CORESET#0에 대한 부반송파 간 격(SCS: subcarrier spacing); 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴; 상기 CORESET#0에 대 한 자원 블록들(RBs: resource blocks)의 수 ; 상기 CORESET#0에 대한 심볼들의 수 ; 및 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 주파수 오프셋을 포함한다. 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제1 다중화 패턴에 대하여, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 주파수 오프셋은 0, , 또는 중 하나로 결정되며, 여기서 는 상기 SS/PBCH 블록에 대 한 RB들의 수이다. 상기 방법은 다운링크 채널을 통해 상기 CORESET#0에 대한 상기 설정들의 집합을 기반으로 상기 Type0-PDCCH를 수신하는 단계를 더 포함한다. 다른 기술적 특징들은 다음의 도면, 설명 및 청구범위로부터 통상의 기술자에게 더 잘 이해될 것이다. 아래의 상세한 설명을 하기 전에, 이 특허 문서 전체에 걸쳐 사용되는 특정 용어들 및 구문들의 정의를 설명하 는 것이 바람직할 수 있다. \"연결\" 이라는 용어 및 그 파생어들은 두 개 이상의 요소들이 서로 물리적으로 접촉 하는지 여부에 관계없이 둘 이상의 요소들 간의 직접적 또는 간접적 통신을 의미한다. \"전송\", \"수신\", 및 \"통 신\" 이라는 용어들과 그 파생어들은 직접 및 간접 통신을 모두 포함한다. \"포함하다\" 및 \"구비하다\" 라는 용어들 및 그 파생어들은 제한 없이 포함함을 의미한다. \"또는\" 이라는 용어는 \"및/또는\"이라는 의미를 포함한다. \"무엇에 관련된\" 이라는 구문과 그 파생어들은 무엇을 포함하다, 무엇 안에 포함되다, 무엇에 상호 연결되다, 무엇을 함유하다, 무엇 내에 들어있다, 무엇에 또는 무엇과 연결하다, 무엇에 또는 무엇과 결합하다, 무엇과 통 신할 수 있다, 무엇에 협력하다, 무엇을 끼워 넣다, 무엇을 나란히 놓다, 무엇에 근사하다, 무엇에 또는 무엇과 경계를 이루다, 무엇을 가지다, 무엇의 특징을 가지다 등을 의미한다. \"컨트롤러\" 라는 용어는 적어도 하나의 동작을 제어하는 어떤 장치, 시스템 또는 그것들의 일부를 의미한다. 그러한 컨트롤러는 하드웨어 또는 하드웨 어 및 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 어떤 개별 컨트롤러에 관련된 기능은 국부적이거 나 또는 원격으로, 중앙 집중되거나 또는 분산될 수 있다. 항목들의 목록과 함께 사용될 때 \"적어도 하나\" 라는 문구는 나열된 항목들 중 하나 이상의 상이한 조합들이 사용될 수 있고 목록에서 단지 하나의 항목만 필요할 수 있음을 의미한다. 예를 들어, \"A, B, 및 C 중 적어도 하나\" 는 다음 조합들 중 어느 하나를 포함한다: A, B, C, A와 B, A와 C, B와 C, A와 B와 C. 또한, 이하에서 설명되는 다양한 기능들은 하나 이상의 컴퓨터 프로그램들에 의해 구현되거나 지원될 수 있으며, 각각의 컴퓨터 프로그램은 컴퓨터 판독 가능 프로그램 코드로 형성되고 컴퓨터 판독 가능 매체에 구현 된다. 용어 \"어플리케이션(application)\" 및 \"프로그램(program)\" 은 적절한 컴퓨터 판독 가능 프로그램 코드에 서 구현하기 위해 조정된 하나 이상의 컴퓨터 프로그램들, 소프트웨어 구성요소들, 명령어 세트들, 절차들, 기 능들, 객체들, 클래스(class)들, 인스턴스(instance)들, 관련 데이터 또는 그 일부를 나타낸다. 구문 \"컴퓨터 판독 가능 프로그램 코드(computer readable program code)\"는 소스 코드, 오브젝트 코드, 및 실행 코드를 포 함하여, 모든 형식의 컴퓨터 코드를 포함한다. 구문 \"컴퓨터 판독 가능 매체(computer readable medium)\" 는 예 를 들어 ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, CD(compact disc), DVD(digital video disc), 또는 임의의 다른 유형의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 유 형의 매체를 포함한다. \"비 일시적(non-transitory)\" 컴퓨터 판독 가능 매체는 일시적인 전기 또는 다른 신호들 을 전송하는 유선, 무선, 광학(optical), 또는 다른 통신 링크를 배제한다. 비 일시적 컴퓨터 판독 가능 매체는 데이터가 영구적으로 저장될 수 있는 매체 및 예를 들어 재기록이 가능한(rewritable) 광 디스크 또는 소거 가 능 메모리 장치와 같이 데이터가 저장되고 나중에 덮어 쓸 수 있는 매체를 포함한다. 다른 특정 용어들 및 구문들에 대한 정의들이 본 특허 문서 전체에 걸쳐 제공된다. 통상의 기술자라면, 대부분 의 경우에, 그렇지 않더라도 많은 경우에, 상기 정의들이 그러한 단어들과 구문들의 이후 사용에 뿐만 아니라 이전의 사용에도 적용됨을 이해하여야 한다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명은 무선 통신 시스템에 관한 것으로, 보다 상세하게는 무선 통신 시스템에서 높은 주파수 범위에 대한 독립형 동작의 향상에 관한 것이다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하 설명되는 도 1 내지 도 8 및 이 특허 문헌에서 본 발명의 원리들을 설명하기 위하여 사용되는 다양한 실시 예들은 단지 설명을 위한 것이며, 본 발명의 범위를 제한하기 위한 것으로 해석되어서는 안 된다. 통상의 기술 자라면 본 발명의 원리들이 적절히 마련된 어느 시스템이나 장치에서도 구현될 수 있음을 이해할 수 있을 것이다. 다음의 문서들은 본 명세서에 완전히 설명된 것과 같이 참조로서 본 명세서에 포함된다: 3GPP TS 38.211 v.16.1.0, \"NR; 물리 채널 및 변조(Physical channels and modulation)\" ; 3GPP TS 38.212 v16.1.0, \"NR; 다 중화 및 채널 코딩(Multiplexing and Channel coding)\" ; 3GPP TS 38.213 v16.1.0, \"NR; 제어를 위한 물리 계 층 절차(Physical Layer Procedures for Control)\" ; 3GPP TS 38.214 v16.1.0, \"NR; 데이터에 대한 물리 계층 절차(Physical Layer Procedures for Data)\"; 및 3GPP TS 38.331 v.16.1.0. \"NR; RRC 프로토콜 규격(Radio Resource Control (RRC) Protocol Specification)\" . 아래의 도 1 내지 도 3은 직교 주파수 분할 다중화(OFDM: orthogonal frequency division multiplexing) 또는 직교 주파수 분할 다중 접속(OFDMA: orthogonal frequency division multiple access) 통신 기술을 사용하여 무선 통신 시스템에서 구현되는 다양한 실시예들을 설명한다. 도 1 내지 도 3의 설명은 상이한 실시예들이 구현 될 수 있는 방식에 대한 물리적 또는 구조적 제한을 암시하지는 않는다. 적절하게 배열된 임의의 통신 시스템에 서 본 발명의 다른 실시예들이 구현될 수 있다. 도 1은 본 발명의 실시예들에 따른 예시적인 무선 네트워크를 도시한다. 도 1에 도시된 무선 네트워크의 실시예 는 단지 설명을 위한 것이다. 무선 네트워크의 다른 실시예들이 본 발명의 범위를 벗어나지 않고 사용될 수 있다. 도 1에 도시된 바와 같이, 무선 네트워크는 기지국(gNB, 예를 들어, base station, BS), 기지국, 및 기지국을 포함한다. 기지국은 기지국 및 기지국과 통신한다. 또한, 기지국은 인터넷, 전용 IP(Internet Protocol) 네트워크, 또는 기타 데이터 네트워크와 같은 적어도 하나의 네트워크와 통신 한다. 기지국은 그의 커버리지 영역 내에서 복수의 제1 단말들에 대한 네트워크 무선 광대역 접속을 제공한다. 복수의 제1 단말들은 소기업(SB: small business)에 위치할 수 있는 단말; 대기업(E: enterprise)에 위치할 수 있는 단말; WiFi 핫스팟(HS: hotspot)에 위치할 수 있는 단말; 제1 주거지 역(R: residence)에 위치할 수 있는 단말; 제2 주거지역에 위치할 수 있는 단말; 그리고 휴대 전화, 무선 랩탑, 무선 PDA 등과 같은 모바일 장치(M: mobile device)일 수 있는 단말을 포함한다. 기지국(10 3)은 그의 커버리지 영역 내에서 복수의 제2 단말들에 대한 네트워크 무선 광대역 접속을 제공한다. 복수의 제2 단말들은 단말 및 단말를 포함한다. 일부 실시예들에서, 하나 이상의 기지국들(101- 103)은 5G/NR, LTE, LTE-A, WiMAX, WiFi, 또는 기타 무선 통신 기술들을 사용하여 서로 간에 그리고 단말들 (111-116)과 통신할 수 있다. 네트워크 유형에 따라, \"기지국(base station)\" 또는 \"BS\"라는 용어는 전송 포인트(TP: transmit point), 송수 신 포인트(TRP: transmit-receive point), 향상된 기지국(enhanced base station, eNodeB, eNB), 5G/NR 기지국 (gNB), 매크로셀(macrocell), 펨토셀(femtocell), WiFi 액세스 포인트(AP), 또는 기타 무선 지원 장치와 같이 네트워크에 무선 접속을 제공하도록 구성된 모든 구성요소(또는 구성요소들의 집합)를 지칭할 수 있다. 기지국 은 예를 들어 5G/NR 3GPP(3rd Generation Partnership Project) NR, LTE(long term evolution), LTE-A(LTE advanced), 고속 패킷 액세스(HSPA: high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등 하나 이상의 무선 통신 프로토콜에 따라 무선 접속을 제공할 수 있다. 편의상 \"기지국\" 및 \"송수신 포인트\"라는 용어는 원격 단말 들에 대한 무선 접속을 제공하는 네트워크 인프라 구성요소를 지칭하기 위해 본 특허 문서에서 상호 교환적으로 사용된다. 또한, 네트워크 유형에 따라, 사용자 단말(user equipment)\" 또는 \"단말(UE)\"이라는 용어는 \"이동국 (mobile station)\", \"가입자국(subscriber station)\", \"원격 단말(remote terminal)\", \"무선 단말(wireless terminal)\", \"수신 포인트(receive point)\", 또는 \"사용자 장치(user device)\"와 같은 구성요소를 지칭할 수 있다. 편의상 \"사용자 단말\" 및 \"단말\"이라는 용어는 단말이 모바일 장치(예를 들어, 휴대폰 또는 스마트폰)인 지 고정 장치(예를 들어, 데스크톱 컴퓨터 또는 자판기)인지 여부에 관계없이 기지국에 무선으로 접속하는 원격 무선 장치를 지칭하기 위해 본 특허 문서에서 사용된다. 점선은 커버리지 영역들(120, 125)의 대략적인 범위를 도시하며, 단지 예시 및 설명의 목적으로 대략 원형으로 도시된다. 이러한 커버리지 영역들(120, 125)과 같은 기지국 관련 커버리지 영역들은 기지국들의 구성 및 자연 적, 인공적 장애물과 관련된 무선 환경의 변화에 따라 불규칙한 형태를 비롯하여 다른 형태들을 가질 수 있음을명백히 이해하여야 한다. 아래에서 더 자세히 설명되는 바와 같이, 하나 이상의 단말들(111-116)은 무선 통신 시스템에서 빔 측정 및 보 고를 위한 회로, 프로그래밍, 또는 이들의 조합을 포함한다. 특정 실시예에서, 하나 이상의 기지국들(101- 103)은 무선 통신 시스템에서 빔 측정을 위한 제공 및 빔 측정 보고 수신을 위한 회로, 프로그래밍, 또는 이들 의 조합을 포함한다. 도 1은 무선 네트워크의 일 예를 도시하지만, 다양한 변경들이 도 1에 대하여 이루어질 수 있다. 예를 들어, 무 선 네트워크는 임의의 개수의 기지국들 및 임의의 개수의 단말들을 적절한 배치로 포함할 수 있다. 또한, 기지 국은 임의의 개수의 단말들과 직접 통신할 수 있고, 그 단말들에게 네트워크에 대한 무선 광대역 접 속을 제공할 수 있다. 마찬가지로, 각 기지국(102-103)은 네트워크와 직접 통신할 수 있고 단말들에게 네 트워크에 대한 직접적인 무선 광대역 접속을 제공할 수 있다. 또한, 기지국들(101, 102, 및/또는 103)은 외부 전화 네트워크 또는 다른 유형의 데이터 네트워크와 같은 다른 또는 추가적인 외부 네트워크에 대한 접속 을 제공할 수 있다. 도 2는 본 발명의 실시예들에 따른 예시적인 기지국(gNB)을 도시한다. 도 2에 도시된 기지국의 실시 예는 단지 설명을 위한 것이며, 도 1의 기지국들(101, 103)은 동일하거나 또는 유사한 구성을 가질 수 있다. 그 러나, 기지국들은 다양한 구성으로 이루어지고 있으며, 도 2는 본 발명의 범위를 기지국의 임의의 특정한 구현 으로 제한하지 않는다. 도 2에 도시된 바와 같이, 기지국은 다수의 안테나들(205a-205n), 다수의 RF 송수신기들(210a-210n), 송신 (TX) 처리 회로, 및 수신(RX) 처리 회로를 포함한다. 또한, 기지국은 컨트롤러/프로세서, 메모리, 및 백홀(backhaul) 또는 네트워크 인터페이스를 포함한다. RF 송수신기들(210a-210n)은 네트워크에서 단말들에 의해 송신된 신호들과 같은 입력(incoming) RF 신호들 을 안테나들(205a-205n)로부터 수신한다. RF 송수신기들(210a-210n)은 중간 주파수(IF) 또는 베이스밴드 신호들 을 생성하기 위해 입력 RF 신호들을 하향 변환한다. IF 또는 베이스밴드 신호들은 수신 처리 회로로 전송 되며, 이 회로는 베이스밴드 또는 IF 신호들을 필터링하고, 디코딩하고, 및/또는 디지털화함으로써 처리된 베이 스밴드 신호들을 생성한다. 수신 처리 회로는 처리된 베이스밴드 신호들을 추가 처리를 위해 컨트롤러/프 로세서로 전송한다. 송신 처리 회로는 컨트롤러/프로세서로부터 아날로그 또는 디지털 데이터(예를 들어, 음성 데이터, 웹 데이터, 이메일, 또는 대화형 비디오 게임 데이터)를 수신한다. 송신 처리 회로는 처리된 베이스밴드 또는 IF 신호들을 생성하기 위해 출력(outgoing) 베이스밴드 데이터를 인코딩, 다중화, 및/또는 디지털화한다. RF 송수신기들(210a-210n)은 송신 처리 회로로부터 처리된 출력 베이스밴드 또는 IF 신호들을 수신하고 베 이스밴드 또는 IF 신호들을 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 상향 변환한다. 컨트롤러/프로세서는 기지국의 전반적인 동작을 제어하는 하나 이상의 프로세서들 또는 그 밖의 다른 처리 장치들을 포함할 수 있다. 예를 들어, 컨트롤러/프로세서는 잘 알려진 원리들에 따라 RF 송수신기들 (210a-210n), 수신 처리 회로, 및 송신 처리 회로에 의한 순방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 또한, 컨트롤러/프로세서는 보다 진보된 무선 통신 기능들과 같은 추가 기능들을 지원할 수 있다. 예를 들어, 컨트롤러/프로세서는 원하는 방향으로 출력 신호들을 효과적으로 조 종하기 위해 다중 안테나(205a-205n)로부터/로 입력되는/출력되는 신호들이 다르게 가중되는 빔 형성 또는 방향 성 라우팅 동작을 지원할 수 있다. 다양한 다른 기능들 중에서 임의의 기능은 컨트롤러/프로세서에 의해 기지국에서 지원될 수 있다. 또한, 컨트롤러/프로세서는 기본 OS와 같이 메모리에 상주하는 프로그램들 및 기타 프로세스들을 실 행할 수 있다. 컨트롤러/프로세서는 또한 실행 프로세스에 의해 요구되는 바와 같이 메모리의 내부로 또는 외부로 데이터를 이동시킬 수 있다. 또한, 컨트롤러/프로세서는 백홀 또는 네트워크 인터페이스에 연결된다. 백홀 또는 네트워크 인터페 이스는 기지국이 백홀 연결을 통해 또는 네트워크를 통해 다른 장치들 또는 시스템들과 통신할 수 있 게 한다. 이러한 인터페이스는 임의의 적절한 유선 또는 무선 접속(들)을 통해 통신을 지원할 수 있다. 예 를 들어, 기지국이 셀룰러 통신 시스템(예를 들어, 5G/NR, LTE, 또는 LTE-A를 지원하는)의 일부로서 구현 되는 경우, 인터페이스는 기지국이 유선 또는 무선 백홀 연결을 통해 다른 기지국들과 통신할 수 있 게 한다. 기지국이 액세스 포인트로서 구현되는 경우, 인터페이스는 기지국이 유선 또는 무선근거리 네트워크를 통해 또는 더 큰 네트워크(인터넷과 같은)로의 유선 또는 무선 연결을 통해 통신하게 할 수 있다. 인터페이스는 이더넷(Ethernet) 또는 RF 송수신기와 같은 유선 또는 무선 연결을 통한 통신을 지원 하는 임의의 적절한 구조를 포함한다. 메모리는 컨트롤러/프로세서에 연결된다. 메모리의 일부는 RAM을 포함할 수 있으며, 메모리 의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다. 도 2는 기지국의 한 예를 도시하지만, 도 2에 대하여 다양한 변경들이 이루어질 수 있다. 예를 들어, 기지 국은 도 2에 도시된 각 구성요소를 임의의 개수만큼 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수 의 인터페이스들을 포함할 수 있고, 컨트롤러/프로세서는 서로 다른 네트워크 주소 간에 데이터를 라 우팅하는 라우팅 기능을 지원할 수 있다. 다른 특정 예로서, 송신 처리 회로의 단일 인스턴스 및 수신 처 리 회로의 단일 인스턴스를 포함하는 것으로 도시되어 있지만, 기지국은 각각 복수의 인스턴스(예를 들어, RF 송수신기당 하나)를 포함할 수 있다. 또한, 도 2의 다양한 구성요소들이 결합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요에 따라 추가 구성요소들이 추가될 수 있다. 도 3은 본 발명의 실시예들에 따른 예시적인 단말(UE)을 도시한다. 도 3에 도시된 단말의 실시예는 단지 설명을 위한 것이며, 도 1의 단말들(111-115)은 동일하거나 또는 유사한 구성을 가질 수 있다. 그러나, 단 말들은 다양한 구성들로 이루어지고 있으며, 도 3은 본 발명의 범위를 단말의 임의의 특정한 구현으로 제한하지 않는다. 도 3에 도시된 바와 같이, 단말은 안테나, 무선 주파수(RF: radio frequency) 송수신기, 송신 (TX) 처리 회로, 마이크, 및 수신(RX) 처리 회로를 포함한다. 단말은 또한 스피커, 프로세서, 입/출력(I/O) 인터페이스(IF), 터치스크린, 디스플레이, 및 메모리를 포 함한다. 메모리는 기본 운영 체제(OS) 프로그램 및 하나 이상의 어플리케이션들을 포함한다. RF 송수신기는 안테나로부터 네트워크의 기지국에 의해 송신된 입력 RF 신호를 수신한다. RF 송 수신기는 중간 주파수(IF: intermediate frequency) 또는 베이스밴드(baseband) 신호를 생성하기 위해 입 력 RF 신호를 하향 변환한다. IF 또는 베이스밴드 신호는 수신 처리 회로에 전송되며, 이 회로는 베이스밴 드 또는 IF 신호를 필터링, 디코딩, 및/또는 디지털화함으로써 처리된 베이스밴드 신호를 생성한다. 수신 처리 회로는 처리된 베이스밴드 신호를 스피커로 전송하거나(예를 들어, 음성 데이터의 경우) 또는 추가 처리를 위해 메인 프로세서로 전송한다(예를 들어, 웹 브라우징 데이터의 경우). 송신 처리 회로는 마이크로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 또는 프로세서(34 0)로부터 다른 출력 베이스밴드 데이터(예를 들어, 웹 데이터, 이메일, 또는 대화형 비디오 게임 데이터)를 수 신한다. 송신 처리 회로는 처리된 베이스밴드 또는 IF 신호를 생성하기 위해 출력 베이스밴드 데이터를 인 코딩, 다중화, 및/또는 디지털화한다. RF 송수신기는 송신 처리 회로로부터 처리된 출력 베이스밴드 또는 IF 신호를 수신하고 베이스밴드 또는 IF 신호를 안테나를 통해 송신되는 RF 신호로 상향 변환한다. 프로세서는 하나 이상의 프로세서들 또는 그 밖의 다른 처리 장치들을 포함할 수 있으며 단말의 전체 동작을 제어하기 위해 메모리에 저장된 기본 OS 프로그램을 실행할 수 있다. 예를 들어, 프로세서 는 잘 알려진 원리들에 따라 RF 송수신기, 수신 처리 회로, 및 송신 처리 회로에 의한 순 방향 채널 신호들의 수신 및 역방향 채널 신호들의 송신을 제어할 수 있다. 일부 실시예들에서, 프로세서 는 적어도 하나의 마이크로프로세서 또는 마이크로컨트롤러를 포함한다. 또한, 프로세서는 무선 통신 시스템에서 빔 측정 및 보고를 위한 프로세스들과 같은 메모리에 상주하 는 다른 프로세스들 및 프로그램들을 실행할 수 있다. 프로세서는 실행 프로세스에 의해 요구되는 바와 같 이 메모리의 내부로 또는 외부로 데이터를 이동시킬 수 있다. 일부 실시예들에서, 프로세서는 OS 프 로그램에 기초하여 또는 기지국들이나 다른 단말들이나 운영자로부터 수신된 신호들에 응답하여 어플리케 이션들을 실행하도록 구성된다. 또한, 프로세서는 I/O 인터페이스에 연결되는데, 이는 단말 이 랩탑 컴퓨터들 및 핸드헬드 컴퓨터들과 같은 다른 장치들에 연결하는 능력을 제공한다. I/O 인터페이스 는 이들 주변기기들과 프로세서 사이의 통신 경로이다. 또한, 프로세서는 터치스크린 및 디스플레이와 연결된다. 단말의 운영자는 단말에 데 이터를 입력하기 위해 터치스크린을 이용할 수 있다. 디스플레이는 액정 디스플레이, 발광 다이오드 디스플레이, 또는 텍스트 및/또는 적어도 제한된 그래픽(예를 들어 웹 사이트로부터)을 렌더링(rendering)할 수 있는 다른 디스플레이일 수 있다.메모리는 프로세서에 연결된다. 메모리의 일부는 램(RAM: random access memory)을 포함할 수 있고, 메모리의 다른 일부는 플래시 메모리 또는 다른 롬(ROM: read-only memory)을 포함할 수 있다. 도 3은 단말의 한 예를 도시하지만, 다양한 변경들이 도 3에 대하여 이루어질 수 있다. 예를 들어, 도 3의 다양한 구성요소들이 결합되거나, 더 세분화되거나, 또는 생략될 수 있고, 특정한 요구에 따라 추가적인 구성요 소들이 더해질 수 있다. 특정 예로서, 메인 프로세서는 하나 이상의 중앙 처리 장치(CPU: central processing unit)들 및 하나 이상의 그래픽 처리 장치(GPU: graphics processing unit)들과 같은 다수의 프로 세서들로 분할될 수 있다. 또한, 도 3이 모바일 전화 또는 스마트폰으로서 구성된 단말을 도시하지만, 단 말들은 다른 유형의 이동형 또는 고정형 장치들로서 동작하도록 구성될 수 있다. 4G 통신 시스템 도입 이후 증가하는 무선 데이터 트래픽 수요를 충족하고 다양한 버티컬 어플리케이션(Vertical Application)을 가능하게 하기 위해, 5G/NR 통신 시스템이 개발되어 현재 도입되고 있다. 5G/NR 통신 시스템은 더 높은 데이터 전송률을 달성하기 위해 28 GHz 또는 60 GHz 대역과 같은 더 높은 주파수(mmWave) 대역에서 구 현되거나, 견고한 커버리지 및 이동성 지원을 가능하게 하기 위해 6 GHz와 같은 더 낮은 주파수 대역에서 구현 된다. 전파의 경로 손실을 줄이고 전송 거리를 증가시키기 위해, 5G/NR 통신 시스템에서는 빔포밍 (beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input multiple-output)), 전차원 다중 입출력 (FD(full dimension)-MIMO), 어레이 안테나(array antenna), 아날로그 빔포밍(analog beamforming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다. 또한, 5G/NR 통신 시스템에서는 진화된 소형 셀(advanced small cells), 클라우드 무선 액세스 네트워크(cloud RAN(Radio Access Network)), 초고밀도 네트워크(ultra-dense network), 기기간 통신(D2D(device-to-device) communication), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(coordinated multi-points), 수신 간섭 제거(reception-end interference cancellation) 등의 기술 개발이 이루어지고 있다. 5G 시스템 및 그와 관련된 주파수 대역에 대한 논의는 본 발명의 특정 실시예들이 5G 시스템에서 구현될 수 있 으므로 참조용이다. 다만, 본 발명은 5G 시스템 또는 이와 관련된 주파수 대역에 한정되지 않으며, 본 발명의 실시예들은 어떠한 주파수 대역과도 연계하여 활용될 수 있다. 예를 들어, 본 발명의 측면들은 테라헤르츠(THz: terahertz) 대역들을 사용할 수 있는 5G 통신 시스템, 6G 또는 심지어 향후 릴리스의 배치에도 적용될 수 있다. 통신 시스템은 기지국 또는 하나 이상의 전송 포인트로부터 단말로의 전송을 지칭하는 하향링크(DL: downlink) 및 단말로부터 기지국 또는 하나 이상의 수신 포인트로의 전송을 지칭하는 상향링크(UL: uplink)를 포함한다. 셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 단위를 슬롯(slot)이라 하며 하나 이상의 심볼(symbol)을 포함할 수 있다. 심볼은 추가 시간 단위 역할을 할 수도 있다. 주파수(또는 대역폭(BW: bandwidth)) 단위를 자 원 블록(RB: resource block)이라고 한다. 하나의 RB는 다수의 서브캐리어(SC: sub-carrier)를 포함한다. 예를 들어, 슬롯은 0.5 밀리초 또는 1 밀리초의 지속시간을 가질 수 있고, 14개의 심볼들을 포함하고, RB는 30 KHz 또는 15 KHz의 서브캐리어 간격을 갖는 12개의 SC들을 포함할 수 있다. DL 신호는 정보 내용을 전달하는 데이터 신호, DL 제어 정보(DCI: DL control information)를 전달하는 제어 신호, 및 파일럿(pilot) 신호라고도 알려진 참조 신호(RS: reference signal)를 포함한다. 기지국은 각각의 PDSCH(physical DL shared channel) 또는 PDCCH(physical DL control channel)를 통해 데이터 정보 또는 DCI를 전송한다. PDSCH 또는 PDCCH는 하나의 슬롯 심볼을 포함하는 가변 개수의 슬롯 심볼들을 통해 전송될 수 있다. 간결하게 하기 위해, 단말에 의한 PDSCH 수신을 스케줄링하는 DCI 포맷은 DL DCI 포맷으로 지칭되고 단말로부터 PUSCH(physical uplink shared channel) 전송을 스케줄링하는 DCI 포맷은 UL DCI 포맷으로 지칭된다. 기지국은 CSI-RS(channel state information RS) 및 DMRS(demodulation RS)를 포함하는 여러 유형의 RS들 중 하나 이상을 전송한다. CSI-RS는 주로 단말들이 측정을 수행하고 CSI를 기지국에 제공하기 위한 것이다. 채널 측정을 위해 NZP CSI-RS(non-zero power CSI-RS) 자원들이 사용된다. 간섭 측정 보고(IMR: interference measurement report)의 경우, ZP CSI-RS(zero power CSI-RS) 설정과 관련된 CSI-IM 자원들이 사용된다. CSI 프 로세스는 NZP CSI-RS 및 CSI-IM 자원을 포함한다. 단말은 기지국으로부터의 DL 제어 시그널링 또는 RRC(radio resource control) 시그널링과 같은 상위 계층 시그 널링을 통해 CSI-RS 전송 파라미터들을 결정할 수 있다. CSI-RS의 전송 인스턴스는 DL 제어 시그널링에 의해 지 시되거나 상위 계층 시그널링에 의해 설정될 수 있다. DMRS는 각각의 PDCCH 또는 PDSCH의 BW에서만 전송되며 단 말은 DMRS를 사용하여 데이터 또는 제어 정보를 복조할 수 있다.도 4 및 도 5는 본 발명에 따른 예시적인 무선 송신 및 수신 경로들을 도시한다. 다음의 설명에서, 송신 경로 는 기지국(예를 들어, 기지국)에서 구현되는 것으로 설명될 수 있는 반면, 수신 경로는 단말(예 를 들어, 단말)에서 구현되는 것으로 설명될 수 있다. 그러나, 수신 경로는 기지국에서 구현될 수 있 고 송신 경로는 단말에서 구현될 수 있음을 이해할 것이다. 일부 실시예들에서, 수신 경로는 본 발명 의 실시예들에서 설명되는 바와 같이 2D 안테나 어레이들을 가지는 시스템들에 대한 코드북 설계 및 구조를 지 원하도록 구성된다. 도 4에 도시된 바와 같이 송신 경로는 채널 코딩 및 변조 블록(405, channel coding and modulation block), 직렬-병렬 블록(410, serial-to-parallel (S-to-P) block), 크기 N의 역 고속 푸리에 변환 블록(415, size N inverse fast Fourier transform (IFFT) block), 병렬-직렬 블록(420, parallel-to-serial (P-to-S) block), 순환 전치 추가 블록(425, add cyclic prefix block), 및 상향 변환기(430, up-converter (UC))를 포 함한다. 도 5에 도시된 바와 같이 수신 경로는 하향 변환기(555, down-converter (DC)), 순환 전치 제거 블록(560, remove cyclic prefix block), 직렬-병렬 블록, 크기 N의 고속 푸리에 변환 블록(570, size N fast Fourier transform (FFT) block), 병렬-직렬 블록, 및 채널 디코딩 및 복조 블록(580, channel decoding and demodulation block)을 포함한다. 도 4에 도시된 바와 같이, 채널 코딩 및 변조 블록은 주파수-영역 변조 심볼들의 시퀀스를 생성하기 위해 정보 비트들의 세트를 수신하고, 코딩(예를 들어, LDPC(low-density parity check) 코딩)을 적용하고, 입력 비 트들을 변조(예를 들어, 직교 위상 편이 변조(QPSK: quadrature phase shift keying) 또는 직교 진폭 변조 (QAM: quadrature amplitude modulation))한다. 직렬-병렬 블록은 직렬 변조된 심볼들을 병렬 데이터로 변환(즉, 역다중화)하여 N개의 병렬 심볼 스트림들 을 생성한다. 이때 N은 기지국 및 단말에서 사용되는 IFFT/FFT 크기이다. 크기 N의 IFFT 블록은 N개의 병렬 심볼 스트림들에 대하여 IFFT 동작을 수행하여 시간-영역 출력 신호들을 생성한다. 병렬-직렬 블록 은 크기 N의 IFFT 블록으로부터의 병렬 시간-영역 출력 심볼들을 변환(즉, 다중화)하여 직렬 시간-영 역 신호들을 생성한다. 순환 전치 추가 블록은 시간-영역 신호에 순환 전치를 삽입한다. 상향 변환기(43 0)는 무선 채널을 통한 송신을 위해 순환 전치 추가 블록의 출력을 RF 주파수로 변조(즉, 상향 변환)한다. 이 신호는 RF 주파수로 변환하기 전에 베이스밴드에서 필터링될 수도 있다. 기지국에서 송신된 RF 신호는 무선 채널을 통과한 후 단말에 도달하고, 기지국에서의 동작들과 반대의 동작들이 단말에서 수행된다. 도 5에 도시된 바와 같이, 하향 변환기는 수신된 신호를 베이스밴드 주파수로 하향 변환하고, 순환 전치 제거 블록은 직렬 시간-영역 베이스밴드 신호를 생성하기 위해 순환 전치를 제거한다. 직렬-병렬 블록 은 시간-영역 베이스밴드 신호를 병렬 시간-영역 신호들로 변환한다. 크기 N의 FFT 블록은 N개의 병 렬 주파수-영역 신호들을 생성하기 위해 FFT 알고리즘을 수행한다. 병렬-직렬 블록은 병렬 주파수-영역 신 호들을 변조된 데이터 심볼들의 시퀀스로 변환한다. 채널 디코딩 및 복조 블록은 원래의 입력 데이터 스트 림을 복원하기 위해 변조된 심볼들을 복조한 다음 디코딩한다. 기지국들(101-103) 각각은 하향 링크에서 단말들(111-116)로 송신하는 것과 유사한 도 4에 도시된 바와 같은 송 신 경로를 구현할 수 있고, 상향 링크에서 단말들(111-116)로부터 수신하는 것과 유사한 도 5에 도시된 바 와 같은 수신 경로를 구현할 수 있다. 마찬가지로, 단말들(111-116) 각각은 상향 링크에서 기지국들(101- 103)로 송신하기 위한 송신 경로를 구현할 수 있고 하향 링크에서 기지국들(101-103)로부터 수신하기 위한 수신 경로를 구현할 수 있다. 도 4 및 5의 각 구성 요소는 하드웨어만 사용하거나 하드웨어와 소프트웨어/펌웨어의 조합을 사용하여 구현될 수 있다. 특정 예로서, 도 4 및 5의 구성 요소 중 적어도 일부는 소프트웨어로 구현될 수 있는 반면, 다른 구성 요소는 설정 가능한 하드웨어 또는 소프트웨어와 설정 가능한 하드웨어의 혼합에 의해 구현될 수 있다. 예를 들 어, FFT 블록 및 IFFT 블록은 설정 가능한 소프트웨어 알고리즘으로 구현될 수 있으며, 크기 N의 값 은 구현에 따라 변경될 수 있다. 또한, 고속 푸리에 변환(FFT) 및 역 고속 푸리에 변환(IFFT)을 사용하는 것으로 설명되었지만, 이는 단지 예시 를 위한 것이며 본 발명의 범위를 제한하는 것으로 해석되어서는 안 된다. 이산 푸리에 변환(DFT: discrete Fourier transform) 및 역 이산 푸리에 변환(IDFT: inverse discrete Fourier transform) 기능들과 같은 다른 유형의 변환을 사용할 수 있다. 변수 N의 값은 DFT 및 IDFT 기능들에 대하여 임의의 정수(1, 2, 3, 4 등)일 수있는 반면, FFT 및 IFFT 기능들에 대하여 2의 거듭제곱(즉, 1, 2, 4, 8, 16 등)인 임의의 정수일 수 있다. 도 4 및 5는 무선 송신 및 수신 경로들의 예들을 도시하지만, 도 4 및 5에 대하여 다양한 변경들이 이루어질 수 있다. 예를 들어, 도 4 및 5의 다양한 구성요소들이 결합되거나, 추가로 세분화되거나, 생략될 수 있고, 특정 필요에 따라 추가 구성요소들이 추가될 수 있다. 또한, 도 4 및 5는 무선 네트워크에서 사용될 수 있는 송신 및 수신 경로들 유형 예들을 예시하기 위한 것이다. 임의의 다른 적절한 아키텍처들이 무선 네트워크에서 무선 통 신을 지원하는 데 사용될 수 있다. 본 발명은 동기화 래스터(synchronization raster)의 설계 및 높은 주파수 범위에 대한 CORESET#0 설정에 초점 을 맞춘다. 본 발명은 다음 측면들을 고려하여, NR Rel-15 주파수 범위 2(FR2)에 대한 기존 SCS 및 480 kHz 및 960 kHz와 같은 새로운 SCS 모두에 대한 설계를 포함한다: 동기화 래스터 항목들에 대한 최대 스텝 크기; 동기화 래스터 설계; SSB와 CORESET#0 사이의 주파수 오프셋; 및 CORESET#0 설정. NR Rel-15 및 Rel-16에서, 120 kHz 및 240 kHz 부반송파 간격(SCS: subcarrier spacing) 모두 초기 셀 탐색을 위한 디폴트 SCS로 활용될 수 있으며, 여기서 240 kHz SCS에 대한 동기화 래스터 항목들은 표 1에 나타난 바와 같이 120 kHz SCS의 항목들보다 두 배의 스텝 크기를 가진다. FR2에 대한 글로벌 동기화 채널 번호(GSCN: global synchronization channel number)의 정의는 표 2에 나와 있으며, 여기서 하나의 GSCN은 17.28 MHz에 해 당한다(예를 들어, 120 kHz SCS에 해당하는 12개 RB들). 각각의 GSCN 항목에 대하여, 단말은 SS/PBCH 블록의 SCS를 결정할 수 있고 GSCN 항목에 대응하는 주파수 위치에서 결정된 SCS를 갖는 SS/PBCH 블록의 존재를 검출할 수 있다. 표 1. FR2에서 동작 대역들에 대한 적용 가능한 동기화 래스터 항목들."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "표 2. FR2에 대한 GSCN 항목들."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "단말은 검출된 SS/PBCH 블록과 연관된 CORESET#0에서 Type0-PDCCH의 부반송파를 추가로 결정할 수 있으며, Type0-PDCCH의 부반송파는 검출된 SS/PBCH 블록의 마스터 정보 블록(MIB: master information block)에서 제공 된다. FR2의 경우, Type0-PDCCH의 부반송파는 60 kHz 또는 120 kHz로부터 결정된다. 단말은 SS/PBCH 블록의 SCS와 CORESET#0에서 Type0-PDCCH의 SCS의 조합에 기초하여 CORESET#0의 설정과 Type0-PDCCH의 설정을 더 결정 할 수 있다. 새로운 반송파 주파수 범위 52.6 GHz 내지 71 GHz의 경우, 적용 가능한 동기화 래스터 항목들의 설계는 FR2와 다를 수 있고, CORESET#0 설정 또한 FR2와 다를 수 있다. 따라서, 기존 SCS를 120 kHz 또는 240 kHz로 사용하 여 동기화 래스터 설계 및 CORESET# 설정을 개선할 필요가 있다. 또한, 480 kHz 또는 960 kHz와 같은 새로운 SCS를 사용할 경우 동기화 래스터 설계 및 CORESET#0 설정에 대한 추가 개선이 필요하다. 이하의 예시적인 설명 및 실시예들은 OFDM 또는 OFDMA를 가정하지만, 본 발명은 필터링된 OFDM(F-OFDM)과 같은 기타 OFDM 기반 전송 파형 또는 다중 액세스 방식들로 확장될 수 있다.본 발명은 여러 구성요소들을 제공하며 이들은 함께 또는 서로 결합하여 사용될 수 있거나 독립형 방식으로 동 작할 수 있다. 일 실시예에서, 동기화 래스터 항목들에 대한 최대 스텝 크기는 공칭(nominal) 채널 대역폭에 기초하여 결정되 며, 채널 대역폭은 SS/PBCH 블록을 포함하기 위한 최소 대역폭이고, 스텝 크기는 GSCN의 단위에 대하여 결정된 다. 일 예에서, 동기화 래스터 항목들 의 최대 스텝 크기는 로 주어지며, 여기 서 는 SS/PBCH 블록을 포함하기 위한 최소 대역폭을 갖는 공칭 채널의 RB의 수이고, 는 SS/PBCH 블록 의 대역폭의 RB 수(예를 들어, SS/PBCH 블록의 SCS가 채널의 SCS와 동일한 경우 )이고, 은 GSCN 을 정의하는 SS/PBCH 블록의 SCS에 관한 RB의 수(예를 들어, 17.28 MHz)이다. 동기화 래스터 항목들 의 예시적인 최대 스텝 크기는 GSCN 값으로 표 3에 나와 있다. 표 3. 동기화 래스터 항목들의 예시적인 최대 스텝 크기."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "일 실시예에서, 대역에 적용 가능한 동기화 래스터 항목들은 SS/PBCH 블록의 적용 가능한 SCS(예를 들어, 초기 셀 탐색을 위한 SS/PBCH 블록의 디폴트 SCS) 및 대역의 최소 반송파 대역폭에 기초하여 결정된다. 일 예에서, 주어진 대역에 적용 가능한 SS/PBCH 블록의 SCS가 하나만 있는 경우, 동기화 래스터 항목들에 대한 스텝 크기는 본 명세서에서 설명된 바와 같이 최대 스텝 크기와 동일할 수 있다. 최소 반송파 대역폭 및 SS/PBCH 블록의 120 kHz 단일 SCS에 기초하여 결정된 동기화 래스터 항목들에 대한 GSCN의 예시적인 스텝 크기 는 표 4에 나와 있다. 표 4. SS/PBCH 블록의 120 kHz 단일 SCS의 경우 동기화 래스터 항목들에 대한 GSCN의 예시적인 스텝 크기."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "다른 예에서, 주어진 대역에 적용 가능한 SS/PBCH 블록의 SCS가 하나보다 많은 경우, 동기화 래스터 항목들에 대한 스텝 크기는 본 명세서에서 설명된 바와 같이 SS/PBCH 블록의 SCS에 대응하는 최대 스텝 크기에 기초하여 결정될 수 있다.첫 번째 하위 예에서, 동기화 래스터 항목들에 대한 단계 크기는 SS/PBCH 블록의 SCS에 대응하는 최대 스텝 크 기와 동일할 수 있다. 최소 반송파 대역폭 및 SS/PBCH 블록의 다중 SCS에 기초하여 결정된 동기화 래스터 항목들에 대한 GSCN의 예시 적인 단계 크기는 표 5에 나타나 있다. SS/PBCH 블록의 지원되는 SCS가 {120, 240, 480, 960} kHz의 부분집합 이면, 지원되는 SCS에 대응하는 행들만 적용 가능하다. 표 5. SS/PBCH 블록의 다중 SCS의 경우 동기화 래스터 항목들에 대한 GSCN의 예시적인 단계 크기."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "두 번째 하위 예에서, 동기화 래스터 항목들에 대한 스텝 크기는 모든 SCS들에 대하여 동일할 수 있고 SS/PBCH 블록의 SCS들에 대응하는 최대 스텝 크기의 최소값과 동일할 수 있다. 최소 반송파 대역폭 및 SS/PBCH 블록의 다중 SCS에 기초하여 결정된 동기화 래스터 항목들에 대한 GSCN의 예시적인 스텝 크기는 표 6에 나타나 있다. 주어진 최소 반송파 대역폭에 대하여, 초기 셀 탐색을 위한 SS/PBCH 블록의 지원되는 SCS에 따라 표에서 오로지 한 행만 적용 가능하며, 표에서 동기화 래스터 항목들에 대한 GSCN의 스텝 크기의 단일 값이 SS/PBCH 블록의 지 원되는 모든 SCS에 적용 가능하다.표 6. SS/PBCH 블록의 다중 SCS의 경우 동기화 래스터 항목들에 대한 GSCN의 예시적인 스텝 크기."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "세 번째 하위 예에서, 동기화 래스터 항목들에 대한 스텝 크기는 최대 스텝 크기를 초과하지 않는 값을 가질 수 있고, 중첩된 동기화 래스터 항목들의 수를 최대화하려고 시도할 수 있다. 예를 들어, SS/PBCH 블록의 첫 번째 SCS에 해당하는 모든 스텝 크기는 SS/PBCH 블록의 두 번째 SCS에 해당하는 최소 스텝 크기로 나누어질 수 있다. 최소 반송파 대역폭 및 SS/PBCH 블록의 이중 SCS에 기초하여 결정된 동기화 래스터 항목들에 대한 GSCN의 예시 적인 스텝 크기는 표 7에 나타나 있다. 주어진 최소 반송파 대역폭에 대하여, 초기 셀 탐색을 위한 SS/PBCH 블 록의 지원 SCS에 따라 표에서 예시의 오로지 한 행만 적용 가능하며, 표에서 동기화 래스터 항목들에 대한 GSCN 의 스텝 크기 값들이 각각 SS/PBCH 블록의 지원되는 SCS에 적용 가능하다.표 7. SS/PBCH 블록의 다중 SCS의 경우 동기화 래스터 항목들에 대한 GSCN의 예시적인 스텝 크기."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "일 실시예에서, SS/PBCH 블록의 첫 번째 RB와 CORESET#0의 첫 번째 RB 사이의 주파수 오프셋은 SS/PBCH 블록의 MIB에서 지시될 수 있다. 주어진 CORESET#0 대역폭에 대하여, SS/PBCH 블록과 다중화 패턴 1의 관련 CORESET#0 사이에 설정 가능한 주파수 오프셋들의 최소 수는 로 주어지고, 여기서 은 CORESET#0에서 Type0-PDCCH의 SCS에 대한 RB 측면에서 동기화 래스터 항목들의 스텝 크기이고(예를 들 어, 1 GSCN은 120 kHz SCS에서 12 RB들에 해당함), 는 CORESET#0을 포함하는 반송파 대역폭이고, 은 설정된 CORESET#0 대역폭이다. 50 MHz, 100 MHz, 200 MHz, 400 MHz, 및 800 MHz의 최소 반송파 대역폭에 대하여, 다중화 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋 의 예시적인 최소 수는 각각 표 8-1 내지 표 8-5에 나타나 있다. 표 8-1. 최소 채널 대역폭 50 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "표 8-2. 최소 채널 대역폭 100 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "표 8-3. 최소 채널 대역폭 200 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "표 8-4. 최소 채널 대역폭 400 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "표 8-5. 최소 채널 대역폭 800 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수. 일 실시예에서, 50 MHz/100 MHz/200 MHz, 400 MHz, 및 800 MHz의 최소 반송파 대역폭에 대하여, 다중화 패턴 1 에서 CORESET#0의 Type0-PDCCH의 SCS가 480 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오 프셋의 예시적인 최소 수는 각각 표 9-1 내지 표 9-3에 나타나 있다. 표 9-1. 최소 채널 대역폭 50/100/200 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 480 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "표 9-2. 최소 채널 대역폭 400 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 480 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "표 9-3. 최소 채널 대역폭 800 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 480 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수. 일 실시예에서, 50 MHz/100 MHz/200 MHz/400 MHz, 및 800 MHz의 최소 반송파 대역폭에 대하여, 다중화 패턴 1 에서 CORESET#0의 Type0-PDCCH의 SCS가 960 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오 프셋의 예시적인 최소 수는 각각 표 10-1 및 표 10-2에 나타나 있다. 표 10-1. 최소 채널 대역폭 50/100/200/400 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 960 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "표 10-2. 최소 채널 대역폭 800 MHz에 대하여, 패턴 1에서 CORESET#0의 Type0-PDCCH의 SCS가 960 kHz인 경우 SS/PBCH 블록과 CORESET#0 간의 설정 가능한 주파수 오프셋의 예시적인 최소 수."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 16, "content": "일 실시예에서, 위의 예들의 경우, 동기화 래스터 항목들에 대하여 CORESET#0 대역폭 및 GSCN의 스텝 크기가 주 어지면, 주파수 오프셋들의 최소 수는 3보다 크지 않고, 주파수 오프셋들의 최대 3개 값들은 로부터 선택될 수 있으며, 여기서 는 RB 측면에서 CORESET#0 대역폭이고, 는 CORESET#0의 SCS에 대한 RB 측면에서 SS/PBCH 블록 대역폭이다. 오프셋들의 세 값들, 0, , 및 는 각각 CORESET#0과 SS/PBCH 블록 사이에서 하단 정렬, 상단 정렬, 및 중앙 정렬에 해당하고, 해당 예시는 도 6에 케이스 A, 케이스 B, 및 케이스 C로 도시되어 있다. 도 6은 본 발명의 실시예들에 따른 CORESET#0과 SS/PBCH 블록 간의 3개의 오프셋들의 예를 도시한다. 도 6 에 도시된 CORESET#0과 SS/PBCH 블록 간의 3개의 오프셋들의 실시예는 단지 설명을 위한 것이다. 다른 추가적인 예에서, 예를 들어 구현의 유연성을 위해 MIB에서 CORESET#0 설정들의 총 수가 특정 수(예: 16개 의 설정들) 내에서 여전히 제한될 수 있는 한, 주파수 오프셋들의 실제 설정 가능한 수는 주파수 오프셋들의 최 소 수보다 클 수 있다. 일 예로, 주파수 오프셋들의 최소 수가 1개로 정해진 경우, 주파수 오프셋들의 실제 설정 가능한 수는 2개가 될 수 있고, 그 값들은 각각 상단 정렬(도 6의 케이스 A) 및 하단 정렬(도 6의 케이스 B)에 대응하는 0과 로 주어질 수 있다. 다른 예로, 주파수 오프셋들의 최소 수가 1개 또는 2개로 정해진 경우, 주파수 오프셋들의 실제 설정 가능한 수 는 3개가 될 수 있고, 그 값들은 각각 상단 정렬(도 6의 케이스 A), 하단 정렬(도 6의 케이스 B), 및 중앙 정렬(도 6의 케이스 C)에 대응하는 0, , 및 로 주어질 수 있다. SS/PBCH 블록의 SCS와 CORESET#0의 Type0-PDCCH의 SCS가 동일한 경우(예를 들어, 둘 다 120 kHz 또는 480 kHz 또는 960 kHz), CORESET#0과 SS/PBCH 블록 간의 일부 예시적인 실제 설정 가능한 주파수 오프셋이 표 11에 나타 나 있다. 표 11. SS/PBCH 블록의 SCS와 CORESET#0의 Type0-PDCCH의 SCS가 동일한 경우(다중화 패턴 1) CORESET#0과 SS/PBCH 블록 간의 예시적인 주파수 오프셋."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 17, "content": "SS/PBCH 블록의 SCS가 240 kHz이고 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우, CORESET#0과 SS/PBCH 블 록 간의 일부 예시적인 실제 설정 가능한 주파수 오프셋이 표 12에 나타나 있다. 표 12. SS/PBCH 블록의 SCS가 240 kHz이고 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우(다중화 패턴 1) CORESET#0과 SS/PBCH 블록 간의 예시적인 주파수 오프셋. 일 실시예에서, 높은 주파수 범위(예를 들어, 52.6 내지 71 GHz)의 경우, CORESET#0에서 Type0-PDCCH의 SCS 120 kHz에 대한 CORESET#0 설정에 대한 향상이 예를 들어 높은 주파수 범위의 특징을 수용하기 위해 지원될 수 있다. 일 예에서, SS/PBCH 블록의 SCS가 120 kHz이고 CORESET#0에서 Type0-PDCCH의 SCS가 120 kHz인 경우, CORESET#0 대역폭은 120 kHz SCS 기준으로 96개의 RB들로 설정될 수 있고, 표 13의 다음 예시적인 설정들 중의 일부 또는 전부가 Rel-15 CORESET#0 설정 테이블에 더하여 지원될 수 있고, 여기서 은 CORESET#0에 대한 심볼의 수이다. 표 13. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 18, "content": "다른 예에서, SS/PBCH 블록의 SCS가 240 kHz이고 CORESET#0에서 Type0-PDCCH의 SCS가 120 kHz인 경우, CORESET#0 대역폭은 120 kHz SCS 기준으로 96개의 RB들로 설정될 수 있고, 표 14의 다음 예시적인 설정들 중의 일부 또는 전부가 Rel-15 CORESET#0 설정 테이블에 더하여 지원될 수 있고, 여기서 은 CORESET#0에 대한 심볼의 수이다.표 14. {SS/PBCH 블록, PDCCH} SCS가 {240, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 19, "content": "또 다른 예에서, SS/PBCH 블록의 SCS가 120 kHz이고 CORESET#0의 Type0-PDCCH의 SCS가 120 kHz인 경우, 최소 반송파 대역폭이 50 MHz보다 크다면, CORESET#0 대역폭 일 때 설정 가능한 주파수 오프셋들의 수는 향상될 수 있다. 첫 번째 하위 예의 경우, CORESET#0 대역폭 RB에 대하여, 표 15-1의 다음 예시적인 설정들이 Rel-15 CORESET#0 설정들에 추가될 수 있다. 여기서 2개의 추가 오프셋들 0과 28이 Rel-15에서 지원되는 것(예 를 들어, 14 RB)에 더하여 설정될 수 있고, 이러한 향상은 1 또는 2로 CORESET#0에 대한 심볼들의 수에 적용 가 능하다. 두 번째 하위 예의 경우, CORESET#0 대역폭 RB에 대하여, 표 15-1의 다음 예시적인 설정들이 Rel-15 CORESET#0 설정들(즉, 14 RB 오프셋)을 대체할 수 있다. 여기서 2개의 새로운 오프셋들 0과 28이 Rel- 15에서와 같이 고정된 오프셋 14 RB 대신에 설정될 수 있고, 이러한 향상은 1 또는 2로 CORESET#0에 대한 심볼 들의 수에 적용 가능하다. 세 번째 하위 예의 경우, CORESET#0 대역폭 RB에 대하여, 표 15-1의 다음 예시적인 설정들 중 일부가 Rel-15 CORESET#0 설정들 추가될 수 있다. 여기서 0 또는 28과 같은 추가 오프셋이 Rel-15에서 지원되는 것(예를 들어, 14 RB)에 더하여 추가로 설정될 수 있고, 이러한 향상은 1 또는 2로 CORESET#0에 대한 심볼들의 수에 적용 가능하다. 예를 들어, 표 15-1에서 인덱스 X 및 X+2를 갖는 설정들이 Rel-15 설정들에 더하여 지원된 다. 다른 예를 들어, 표 15-1에서 인덱스 X+1 및 X+3을 갖는 설정들이 Rel-15 설정들에 더하여 지원된다. 표 15-1에서 은 CORESET#0에 대한 심볼의 수이다. 표 15-1. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 20, "content": "일 예에서, {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 예시적인 CORESET#0 설정 테이블은 표 15-2 내지 표 15-8에 의해 주어지며, 여기서 오프셋 값들 는 표 11에 의해 주어지고, 오프셋 값들 는 다 음 하위 예에 의해 주어질 수 있다: 일 하위 예에서, 이면 이고; 이면 이며; , 이다.표 15-2. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 21, "content": "표 15-3. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 15-4. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 22, "content": "표 15-5. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 15-6. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 23, "content": "표 15-7. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 15-8. {SS/PBCH 블록, PDCCH} SCS가 {120, 120} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 24, "content": "일 실시예에서, 높은 주파수 범위(예를 들어, 52.6 내지 71 GHz)에 대하여, 초기 액세스를 위한 SS/PBCH 블록의 디폴트 SCS 중 적어도 하나는 480 kHz일 수 있고, CORESET#0에서 관련된 Type0-PDCCH의 SCS 또한 480 kHz일 수 있으며, CORESET#0 설정 테이블이 이러한 조합에 대하여 필요하다. 일 예에서, {SS/PBCH 블록, CORESET#0} SCS = {480,480} kHz에 대한 설정 테이블은 {SS/PBCH 블록, CORESET#0 의 PDCCH} SCS = {120,120} kHz에 대한 설정 테이블과 동일할 수 있다. 일 예에서, 최소 채널 대역폭이 50 또는 100 또는 200 MHz인 경우, 표 16-1에서 패턴 1에 대한 다음 CORESET#0 설정들의 적어도 일부 또는 전부가 지원될 수 있고, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주 어진 CORESET#0 대역폭에 대한 오프셋들의 수는 표 9-1에서와 같이 요구되는 최소 수를 따른다. 추가적인 일 예 에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한된 경우, 또는 48 RB인 설정들만 적 용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 적용 가능하다. 표 16-1. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 25, "content": "다른 예에서, 최소 채널 대역폭이 400 MHz인 경우, 표 16-2(예를 들어, 동기화 래스터 항목들에 대한 GSCN의 스 텝 크기가 15인 경우) 또는 표 16-3(예를 들어, 동기화 래스터 항목들에 대한 GSCN의 스텝 크기가 8인 경우)에 서 패턴 1에 대한 다음 CORESET#0 설정들 중 적어도 일부 또는 전부가 지원될 수 있으며, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수는 표 9-2에서와 같이 요구되 는 최소 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 적용 가능하다. 추가적인 일 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 적용 가능하다.표 16-2. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 26, "content": "표 16-3. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 27, "content": "또 다른 예에서, 최소 채널 대역폭이 800 MHz인 경우, 표 16-4에서 패턴 1에 대한 다음 CORESET#0 설정들 중 적 어도 일부 또는 전부가 지원될 수 있으며, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수는 표 9-3에서와 같이 요구되는 최소 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 적용 가능하 다. 추가적인 일 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 적용 가능하다.표 16-4. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 28, "content": "또 다른 예에서, 표 16-5에서 패턴 1에 대한 다음 CORESET#0 설정들 중 적어도 일부 또는 전부가 지원될 수 있 으며, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수 는 표 11에서와 같이 실제 설정 가능한 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 적용 가능하다. 추가적인 일 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 적용 가능하다."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 29, "content": "[1] 표 16-5. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 30, "content": "일 예에서, {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 예시적인 CORESET#0 설정 테이블은 표 16-6 내지 표 16-29에 의해 주어지며, 여기서 오프셋 값들 는 표 11에 의해 주어지고, 오프셋 값들 는 다 음 하위 예에 의해 주어질 수 있다: 일 하위 예에서, 이면 이고; 이면 이며; , 이다.표 16-6. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 31, "content": "표 16-7. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-8. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 32, "content": "표 16-9. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-10. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 33, "content": "표 16-11. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-12. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 34, "content": "표 16-13. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 35, "content": "[2] 표 16-14. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 36, "content": "표 16-15. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-16. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 37, "content": "표 16-17. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-18. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 38, "content": "표 16-19. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-20. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 39, "content": "표 16-21. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-22. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 40, "content": "표 16-23. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-24. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 41, "content": "표 16-25. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-26. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 42, "content": "표 16-27. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 16-28. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 43, "content": "표 16-29. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 44, "content": "일 실시예에서, 높은 주파수 범위(예를 들어, 52.6 내지 71 GHz)에 대하여, SS/PBCH 블록의 SCS는 960 kHz일 수 있고, CORESET#0에서 관련된 Type0-PDCCH의 SCS 또한 960 kHz일 수 있으며, CORESET#0 설정 테이블이 이러 한 조합에 대하여 필요하다. 일 예에서, {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {960, 960} kHz인 경우 CORESET#0 설정 테이블은 {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {480, 480} kHz인 경우와 동일하다. 다른 예에서, {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {960, 960} kHz인 경우 CORESET#0 설정 테이블 은 {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS {480, 480} kHz를 {960, 960} kHz로 대체하여 표 16-6 내지 표 16-29의 예들 중 하나를 사용한다. 또 다른 예에서, {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {960, 960} kHz인 경우 CORESET#0 설정 테이 블은 {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {120, 120} kHz인 경우와 동일하다. 또 다른 예에서, {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS가 {960, 960} kHz인 경우 CORESET#0 설정 테이 블은 {SS/PBCH 블록, CORESET#0의 Type0-PDCCH} SCS {120, 120} kHz를 {960, 960} kHz로 대체하여 표 15-2 내 지 표 15-8의 예들 중 하나를 사용한다.또 다른 예에서, 최소 채널 대역폭이 50 또는 100 또는 200 또는 400 MHz인 경우, 표 17-1에서 패턴 1에 대한 다음 CORESET#0 설정들의 적어도 일부 또는 전부가 지원될 수 있고, 여기서 은 CORESET#0에 대한 심 볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수는 표 10-1에서와 같이 요구되는 최소 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 800 MHz로 제한된 경우, 또 는 48 RB인 설정들만 적용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제 한되면, RB인 설정들만 적용 가능하다. 표 17-1. {SS/PBCH 블록, PDCCH} SCS가 {960, 960} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 45, "content": "다른 예에서, 최소 채널 대역폭이 800 MHz인 경우, 표 17-2에서 패턴 1에 대한 다음 CORESET#0 설정들 중 적어 도 일부 또는 전부가 지원될 수 있으며, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수는 표 10-2에서와 같이 요구되는 최소 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 800 MHz로 제한되면, 또는 48 RB인 설정들만 적 용 가능하다. 추가적인 일 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, RB인 설정들만 적용 가능하다. 표 17-2. {SS/PBCH 블록, PDCCH} SCS가 {960, 960} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 46, "content": "또 다른 예에서, 표 17-3에서 패턴 1에 대한 다음 CORESET#0 설정들 중 적어도 일부 또는 전부가 지원될 수 있 으며, 여기서 은 CORESET#0에 대한 심볼의 수이고, 주어진 CORESET#0 대역폭에 대한 오프셋들의 수 는 표 11에서와 같이 실제 설정 가능한 수를 따른다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 800 MHz로 제한되면, 또는 48 RB인 설정들만 적용 가능하다. 추가적인 일 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, RB인 설정들만 적용 가능하다.표 17-3. {SS/PBCH 블록, PDCCH} SCS가 {960, 960} kHz인 경우 예시적인 CORESET#0 설정."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 47, "content": "또한, 본 발명은 높은 주파수 범위에서 인접 셀로부터의 RMSI 수신을 위한 CORESET#0 설정의 설계에 초점을 맞 춘다. 본 발명은 다음의 측면들을 포함한다: RRC 파라미터에서 CORESET#0의 설정, PBCH 페이로드에서 CORESET#0의 설정, 여기서 (i) 접근법 1: 120 kHz SCS로부터의 오프셋 크기 조정; (b) 접근법 2: 다중화 패턴, CORESET#0에 대한 심볼 수, 및 CORESET#0 대역폭 조합의 유연성; 및 (c) 접근법 3: RB 오프셋의 유연성; 고정된 CORESET#0 파라미터; 및 혼합된 방법. NR Rel-15 및 Rel-16에서, 120 kHz 및 240 kHz 부반송파 간격(SCS: subcarrier spacing)은 모두 독립형 및 비- 독립형 동작 모두에 대하여 SS/PBCH 블록의 SCS로서 활용될 수 있다. SCell 및 PSCell의 경우, SS/PBCH 블록에 관련된 정보는 물리적 셀 ID, 주파수 위치, 부반송파 간격, 주기성, 전송 패턴, 및 SS/PBCH 블록의 전력을 포함 하는 RRC 파라미터에 의해 제공될 수 있다. 또한, 초기 BWP에 대한 설정도 RRC 파라미터에서 제공될 수 있다. 또한, 일부 사용 사례들의 경우, 예를 들어 CGI 목적, 일부 셀 재선택 절차들, 및 일부 핸드오버 절차들의 경우, 단말은 인접 셀로부터 SIB1을 획득하도록 구성될 수 있으며, 여기서 인접 셀의 SS/PBCH 블록의 물리적 셀 ID 및 주파수 위치는 단말로 제공된다. 높은 주파수 범위, 예를 들어 52.6 GHz 내지 71 GHz의 경우, 480 kHz 및 /또는 960 kHz와 같은 새로운 부반송파 간격들이 지원될 수 있고, 이에 따라 인접 셀로부터의 RMSI 수신이 향상 될 수 있다. 본 발명은 새로운 부반송파 간격들이 초기 셀 탐색에서 SS/PBCH 블록들에 적용되지 않는 경우에 초 점을 맞춘다. 일 실시예에서, 단말이 인접 셀로부터 RMSI를 수신하도록 요구될 때(예를 들어, CGI를 보고하도록 구성됨), 단 말은 CORESET#0에 대한 파라미터들로 설정될 수 있다(예를 들어, CGI 보고를 위한 RRC 설정과 연관됨). CORESET#0에 대한 파라미터들의 내용은 다음 예들 중 적어도 하나를 포함할 수 있다. 일 예로, CORESET#0에 대한 파라미터들은 CORESET#0에 대한 심볼들의 수를 포함할 수 있다. 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0 및 관련 SS/PBCH 블록 간의 다중화 패턴을 포함할 수 있 다. 또 다른 예로, CORESET#0에 대한 파라미터들은 RB 측면에서 CORESET#0의 대역폭을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 첫 번째 RB로부터 SS/PBCH 블록의 첫 번째 RB까지 RB 측면에서 주파수 오프셋을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 RB에서 가장 가까운 첫 번째 RE로부터 SS/PBCH 블록 의 첫 번째 RE까지(예를 들어, kSSB) RE 측면에서 주파수 오프셋을 포함할 수 있다.또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 부반송파 간격을 포함할 수 있다. 본 실시예의 추가적인 일 측면에서, 단말은 셀 액세스에 관한 정보로 더 설정될 수 있으며, 이 정보는 셀이 금 지되는지(barred) 여부 또는 주파수 내 재선택이 허용되는지 여부 중 적어도 하나를 포함한다. 도 7은 본 발명의 실시예들에 따른 CGI 목적을 위한 RMSI를 수신하는 단말의 방법의 흐름도를 도시한다. 이 방법은 단말(예를 들어, 도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있다. 도 7에 도시된 방 법의 실시예는 단지 설명을 위한 것이다. 도 7에 도시된 구성요소들 중 하나 이상은 언급된 기능들을 수행 하도록 구성된 특수 회로로 구현될 수 있거나 구성요소들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령 들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 인접 셀로부터 RMSI를 수신하기 위한 (예를 들어, CGI 목적을 위해) 예시적인 단말 절차가 도 7에 도시되어 있 고, 여기서 CORESET#0 설정은 RRC 파라미터에 의해 제공된다. 도 7에 도시된 바와 같이, 단계 701에서 단말은 RRC 파라미터들의 집합을 획득하고, 단계 702에서 RRC 파라미터 집합에 기반하여 인접 셀로부터 RMSI를 수신하도록(예를 들어, CGI를 보고하도록 구성됨) 결정한다. 단말은 단 계 703에서 RRC 파라미터 집합으로부터 SS/PBCH 블록에 대한 파라미터들(예를 들어, SS/PBCH 블록의 주파수 정 보 및/또는 SS/PBCH 블록의 SCS)에 대한 설정을 추가로 결정하고, 단계 704에서 RRC 파라미터 집합으로부터 SS/PBCH 블록과 연관된 CORESET#0에 관한 파라미터들에 대한 설정을 추가로 결정한다. 여기서 CORESET#0에 관한 파라미터들은 본 발명의 실시예에 따를 수 있다. 단말은 단계 705에서 CORESET#0의 설정에 기반하여 CORESET#0 의 Type0-PDCCH를 인접 셀로부터 수신하고, 단계 706에서 Type0-PDCCH에 의해 스케줄링된 RMSI를 포함하는 PDSCH를 추가로 수신한다. 일 실시예에서, 단말이 인접 셀로부터 RMSI를 수신하도록 요구될 때(예를 들어, CGI를 보고하도록 설정됨), 단 말은 인접 셀로부터 CORESET#0에 대한 파라미터들로 설정될 수 있고, 단말은 SS/PBCH 블록에서 PBCH의 페이로드 (예를 들어, MIB)로부터 CORESET#0에 대한 파라미터들을 획득할 수 있다. CORESET#0에 대한 파라미터들의 내용 은 다음 예들 중 적어도 하나를 포함할 수 있다. 일 예로, CORESET#0에 대한 파라미터들은 CORESET#0에 대한 심볼들의 수를 포함할 수 있다. 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0 및 관련 SS/PBCH 블록 간의 다중화 패턴을 포함할 수 있 다. 또 다른 예로, CORESET#0에 대한 파라미터들은 RB 측면에서 CORESET#0의 대역폭을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 첫 번째 RB로부터 SS/PBCH 블록의 첫 번째 RB까지 RB 측면에서 주파수 오프셋을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 RB에서 가장 가까운 첫 번째 RE로부터 SS/PBCH 블록 의 첫 번째 RE까지(예를 들어, kSSB) RE 측면에서 주파수 오프셋을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 부반송파 간격을 포함할 수 있다. 본 실시예의 추가적인 일 측면에서, 단말은 SS/PBCH 블록에서 PBCH의 페이로드(예를 들어, MIB)로부터의 셀 액 세스에 관한 정보로 더 설정될 수 있으며, 이 정보는 셀이 금지되는지(barred) 여부 또는 주파수 내 재선택이 허용되는지 여부 중 적어도 하나를 포함한다. 도 8은 본 발명의 실시예들에 따른 CGI 목적을 위한 RMSI를 수신하는 단말의 방법의 흐름도를 도시한다. 이 방법은 단말(예를 들어, 도 1에 도시된 바와 같은 111-116)에 의해 수행될 수 있다. 도 8에 도시된 방 법의 실시예는 단지 설명을 위한 것이다. 도 8에 도시된 구성요소들 중 하나 이상은 언급된 기능들을 수행 하도록 구성된 특수 회로로 구현될 수 있거나 구성요소들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령 들을 실행하는 하나 이상의 프로세서에 의해 구현될 수 있다. 인접 셀로부터 RMSI를 수신하기 위한 (예를 들어, CGI 목적을 위해) 예시적인 단말 절차가 도 8에 도시되어 있 고, 여기서 CORESET#0 설정은 인접 셀의 SS/PBCH 블록에서 PBCH의 페이로드에 의해 제공된다. 단말은 단계 801 에서 RRC 파라미터들의 집합을 획득하고, 단계 802에서 RRC 파라미터 집합에 기반하여 인접 셀로부터 RMSI를 수 신하도록(예를 들어, CGI를 보고하도록 설정됨) 결정한다. 단말은 단계 803에서 RRC 파라미터 집합으로부터 SS/PBCH 블록에 대한 파라미터들(예를 들어, SS/PBCH 블록의 주파수 정보 및/또는 SS/PBCH 블록의 SCS)에 대한설정을 추가로 결정하고, 단계 804에서 SS/PBCH 블록을 추가로 수신한다. 단계 805에서 단말은 수신된 SS/PBCH 블록에서 PBCH의 페이로드로부터 SS/PBCH 블록과 연관된 CORESET#0에 관한 파라미터들에 대한 설정을 획득한다. 단말은 단계 806에서 CORESET#0의 설정에 기반하여 CORESET#0의 Type0-PDCCH를 인접 셀로부터 수신하고, 단계 807에서 Type0-PDCCH에 의해 스케줄링된 RMSI를 포함하는 PDSCH를 추가로 수신한다. 일 실시예에서, 도 6은 본 발명의 실시예들에 따른 다중화 패턴 1에서 CORESET#0으로부터 SS/PBCH 블록까 지의 주파수 오프셋의 예를 도시한다. 도 6에 도시된 다중화 패턴 1에서 CORESET#0으로부터 SS/PBCH 블록 까지의 주파수 오프셋의 실시예는 단지 설명을 위한 것이다. 일 예에서, CORESET#0 및 SS/PBCH 블록 다중화 패턴 1에 대하여, CORESET#0으로부터 SS/PBCH 블록까지의 주파 수 RB 오프셋에 대한 설정은 도 6에서 다음의 케이스들 중 하나 이상으로서 선택될 수 있다. 첫 번째 케이스에 서, CORESET#0 및 SS/PBCH 블록은 하단 정렬되어 주파수 RB 오프셋이 0으로 주어진다; 두 번째 케이스에서, CORESET#0 및 SS/PBCH 블록은 상단 정렬되어 주파수 RB 오프셋이 로 주어진다; 세 번째 케이 스에서, CORESET#0 및 SS/PBCH 블록은 중앙 정렬되어 주파수 RB 오프셋이 로 주어진다; 여기서 은 CORESET#0의 SCS에 대하여 CORESET#0 대역폭에 대한 RB의 수이고, 는 CORESET#0 의 SCS에 대하여 SS/PBCH 블록 대역폭에 대한 RB의 수이다. 일 예에서, 다중화 패턴 1의 경우, 480 kHz 및/또는 960 kHz에 대하여 지원되는 케이스들은 120 kHz SCS에 대하 여 지원되는 동일한 케이스들에 대응할 수 있으며, 여기서 주파수 오프셋으로서 RB의 수는 120 kHz SCS와 동일 하다. 예를 들어, SS/PBCH 블록의 SCS와 CORESET#0의 Type0-PDCCH의 SCS가 모두 480 kHz 또는 960 kHz인 경우, 표 18 의 다음 예시적인 설정들의 전부 또는 일부가 지원될 수 있다. 여기서 은 CORESET#0에 대한 심볼의 수이다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 480 kHz SCS에 대하여 적용 가능하고, 인 설정들만 960 kHz SCS에 대하여 적 용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 480 kHz SCS에 대하여 적용 가능하다. 표 18. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 다른 예를 들어, SS/PBCH 블록의 SCS가 480 kHz이고 CORESET#0의 Type0-PDCCH의 SCS가 모두 480 kHz 또는 960 kHz인 경우, 표 19의 다음 예시적인 설정들의 전부 또는 일부가 지원될 수 있다. 여기서 은 CORESET#0에 대한 심볼의 수이다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 480 kHz SCS에 대하여 적용 가능하고, 인 설정들만 960 kHz SCS에 대하여 적용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 480 kHz SCS에 대하여 적용 가능하다. 표 19. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 다른 예에서, 다중화 패턴 1의 경우, 480 kHz 및/또는 960 kHz에 대하여 지원되는 케이스들의 수는 다중화 패턴, CORESET# 대역폭, 및 CORESET#0에 대한 심볼들의 수의 주어진 조합에 대하여 하나로 최소화될 수 있다. 이 예에서, 다중화 패턴, CORESET# 대역폭, 및 CORESET#0에 대한 심볼들의 수의 지원되는 조합들의 수는 더 유 연할 수 있다. 또한, 지원되는 하나의 케이스는 도 6의 어느 하나의 케이스일 수 있다. 예를 들어, SS/PBCH 블록의 SCS와 CORESET#0의 Type0-PDCCH의 SCS가 모두 480 kHz 또는 960 kHz인 경우, 표 20, 표 21, 또는 표 22의 다음 예시적인 설정들의 전부 또는 일부가 지원될 수 있다. 여기서 은 CORESET#0에 대한 심볼의 수이다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 480 kHz SCS에 대하여 적용 가능하고, 인 설정들만 960 kHz SCS에 대하여 적용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제한되면, RB인 설정들만 480 kHz SCS에 대하여 적용 가능하다. 표 20. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 21. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 22. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상."}
{"patent_id": "10-2023-7020155", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 48, "content": "또 다른 예에서, 다중화 패턴 1의 경우, 480 kHz 및/또는 960 kHz에 대하여 지원되는 케이스들의 수는 다중화 패턴, CORESET# 대역폭, 및 CORESET#0에 대한 심볼들의 수의 주어진 조합에 대하여 하나보다 많을 수 있다. 이 예에서, 다중화 패턴, CORESET# 대역폭, 및 CORESET#0에 대한 심볼들의 수의 주어진 조합에 대하여, 주파수 오 프셋은 더 유연할 수 있다. 또한, 지원되는 케이스들의 수가 2인 경우, 지원되는 2개의 케이스들은 도 6의 케이 스 A 및 케이스 B일 수 있고; 지원되는 케이스들의 수가 3인 경우, 지원되는 3개의 케이스들은 도 6의 케이스 A, 케이스 B, 및 케이스 C가 될 수 있다. 예를 들어, SS/PBCH 블록의 SCS와 CORESET#0의 Type0-PDCCH의 SCS가 모두 480 kHz 또는 960 kHz인 경우, 표 23 또는 표 24의 다음 예시적인 설정들의 전부 또는 일부가 지원될 수 있다. 여기서 은 CORESET#0에 대 한 심볼의 수이다. 추가적인 일 예에서, 초기 셀 탐색을 위한 단말 대역폭이 400 MHz로 제한되면, 또는 48 RB인 설정들만 480 kHz SCS에 대하여 적용 가능하고, 인 설정들만 960 kHz SCS에 대하여 적용 가능하다. 추가적인 다른 예에서, 초기 셀 탐색을 위한 단말 대역폭이 200 MHz로 제 한되면, RB인 설정들만 480 kHz SCS에 대하여 적용 가능하다. 표 23. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 표 24. {SS/PBCH 블록, PDCCH} SCS가 {480, 480} 또는 {960, 960} kHz인 경우 CORESET#0 설정에 대한 예시적인 향상. 일 실시예에서, 단말이 인접 셀로부터 RMSI를 수신하도록 요구될 때(예를 들어, CGI를 보고하도록 설정됨), 단 말은 인접 셀로부터 SS/PBCH 블록에 대한 파라미터들로 설정될 수 있고, 단말은 명시적 지시 없이 CORESET#0에 대한 파라미터들의 적어도 일부를 결정할 수 있다(즉, CORESET#0에 대한 파라미터들 중 적어도 일부는 고정됨). CORESET#0에 대한 파라미터들의 내용은 다음 예들 중 적어도 하나를 포함할 수 있다. 일 예로, CORESET#0에 대한 파라미터들은 CORESET#0에 대한 심볼들의 수를 포함할 수 있다. 하나의 하위 예에서, CORESET#0에 대한 심볼들의 수는 2개로 고정될 수 있다. 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0 및 관련 SS/PBCH 블록 간의 다중화 패턴을 포함할 수 있 다. 하나의 하위 예에서, CORESET#0 및 관련 SS/PBCH 블록 간의 다중화 패턴은 패턴 1로 고정될 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 RB 측면에서 CORESET#0의 대역폭을 포함할 수 있다. 하나의 하위 예에서, CORESET#0의 대역폭은 48개 RB들로 고정될 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 첫 번째 RB로부터 SS/PBCH 블록의 첫 번째 RB까지 RB 측면에서 주파수 오프셋을 포함할 수 있다. 하나의 하위 예에서, RB들의 측면에서 주파수 오프셋은 0 RB로 고정될 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 RB에서 가장 가까운 첫 번째 RE로부터 SS/PBCH 블록 의 첫 번째 RE까지(예를 들어, ) RE 측면에서 주파수 오프셋을 포함할 수 있다. 하나의 하위 예에서, RE들 의 측면에서 주파수 오프셋은 0 RE(예를 들어, )로 고정될 수 있다. 또 다른 예로서, CORESET#0에 대한 파라미터들은 CORESET#0의 부반송파 간격을 포함할 수 있다. 하나의 하위 예 에서, CORESET#0의 부반송파 간격은 연관된 SS/PBCH 블록의 부반송파 간격과 동일하게 고정된다. 다른 하위 예 에서, CORESET#0의 부반송파 간격은 연관된 SS/PBCH 블록의 부반송파 간격에 의해 결정될 수 있다. 예를 들어, 연관된 SS/PBCH 블록의 부반송파 간격이 120 kHz 또는 240 kHz이면, CORESET#0의 부반송파 간격은 120 kHz이고; 연관된 SS/PBCH 블록의 부반송파 간격이 480 kHz이면, CORESET#0의 부반송파 간격은 480 kHz이고; 연 관된 SS/PBCH 블록의 부반송파 간격이 960 kHz이면, CORESET#0의 부반송파 간격은 960 kHz이다. 일 실시예에서, 단말이 인접 셀로부터 RMSI를 수신하도록 요구될 때(예를 들어, CGI를 보고하도록 설정됨), 단 말은 인접 셀로부터 SS/PBCH 블록에 대한 파라미터들로 설정될 수 있고, 단말은 RRC 파라미터에 의한 명시적 설 정, PBCH 페이로드에 의한 명시적 설정, 및 비-명시적 설정(고정된 파라미터) 중 적어도 두 가지 예들의 혼합 예를 기반으로 CORESET#0에 대한 파라미터들을 결정할 수 있다. 여기서 CORESET#0에 대한 파라미터들의 내용은 다음 예들을 포함할 수 있다. 일 예로, CORESET#0에 대한 파라미터들은 CORESET#0에 대한 심볼들의 수를 포함할 수 있다. 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0 및 관련 SS/PBCH 블록 간의 다중화 패턴을 포함할 수 있 다. 또 다른 예로, CORESET#0에 대한 파라미터들은 RB 측면에서 CORESET#0의 대역폭을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 첫 번째 RB로부터 SS/PBCH 블록의 첫 번째 RB까지 RB 측면에서 주파수 오프셋을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 RB에서 가장 가까운 첫 번째 RE로부터 SS/PBCH 블록 의 첫 번째 RE까지(예를 들어, ) RE 측면에서 주파수 오프셋을 포함할 수 있다. 또 다른 예로, CORESET#0에 대한 파라미터들은 CORESET#0의 부반송파 간격을 포함할 수 있다. 이 실시예의 일 예에서, PBCH 페이로드에 의해 제공되는 CORESET#0에 대한 파라미터는 RRC에 의해 설정되거나 기본적으로 단말에 의해 결정된다면 동일한 파라미터를 무시할 수 있다. 이 실시예의 다른 예에서, RRC 파라미터에 의해 제공되는 CORESET#0에 대한 파라미터는 PBCH 페이로드에 의해 설정되거나 기본적으로 단말에 의해 결정된다면 동일한 파라미터를 무시할 수 있다. 예시적 목적으로 이 알고리즘의 단계들은 순차적으로 설명되지만, 이러한 단계들 중 일부는 서로 병렬로 수행될 수 있다. 위의 흐름도들은 본 발명의 원리에 따라 구현될 수 있는 예시적인 방법들을 도시하며, 흐름도에 도시 된 방법들에 다양한 변경들이 이루어질 수 있다. 예를 들어 일련의 단계들로 도시되는 반면, 각 도면의 다양한 단계들이 겹치거나 병렬로 발생하거나 다른 순서로 발생하거나 여러 번 발생할 수 있다. 다른 예에서, 단계들은 생략되거나 다른 단계들로 대체될 수 있다. 본 발명은 그의 특정 실시예를 참조하여 도시되고 설명되었지만, 본 발명의 범위를 벗어나지 않고 형태 및 세부 사항의 다양한 변경이 이루어질 수 있음을 통상의 기술자는 이해할 것이다. 따라서 본 발명의 범위는 실시예에 한정되는 것이 아니라 첨부된 특허청구범위 및 그 균등물에 의해 정해져야 할 것이다.도면 도면1 도면2 도면3 도면4 도면5 도면6 도면7 도면8"}
{"patent_id": "10-2023-7020155", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명 및 그 이점들에 대한 보다 충분한 이해를 위하여, 첨부된 도면들과 함께 이하에서 상세한 설명이 이루 어질 것이다. 도면에서 동일한 참조 번호들은 동일한 부분들을 나타낸다. 도 1은 본 발명의 실시예들에 따른 예시적인 무선 네트워크를 도시한다. 도 2는 본 발명의 실시예들에 따른 예시적인 기지국(gNB)을 도시한다. 도 3은 본 발명의 실시예들에 따른 예시적인 단말(UE)을 도시한다. 도 4는 본 발명에 따른 예시적인 무선 송신 및 수신 경로들을 도시한다. 도 5는 본 발명에 따른 예시적인 무선 송신 및 수신 경로들을 도시한다. 도 6은 본 발명의 실시예들에 따른 CORESET#0과 SS/PBCH 블록 간의 3개의 오프셋들의 예를 도시한다. 도 7은 본 발명의 실시예들에 따른 CGI 목적을 위한 RMSI를 수신하는 단말의 방법의 흐름도를 도시한다. 도 8은 본 발명의 실시예들에 따른 CGI 목적을 위한 RMSI를 수신하는 단말의 방법의 흐름도를 도시한다."}
