

{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 10}, "pc4": {"type": "logic", "size": 32, "state": 12}, "branch": {"type": "logic", "size": 32, "state": 168}, "instr": {"type": "logic", "size": 32, "state": 3758688664}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": 0}, "regdst": {"type": "logic", "size": 2, "state": 0}, "regwrs": {"type": "logic", "size": 2, "state": 0}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 2}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 152}, "rd1": {"type": "logic", "size": 32, "state": 10}, "rd2": {"type": "logic", "size": 32, "state": 10}}


{"clk": {"type": "clock", "size": 1, "state": 1, "frequency": 10}, "rst": {"type": "reset", "size": 1, "state": 0}, "wdb": {"type": "logic", "size": 32, "state": 0}, "pc4": {"type": "logic", "size": 32, "state": 16}, "branch": {"type": "logic", "size": 32, "state": 20}, "instr": {"type": "logic", "size": 32, "state": 3818954752}, "pcsrc": {"type": "logic", "size": 2, "state": 1}, "pcwr": {"type": "logic", "size": 1, "state": 1}, "regsa": {"type": "logic", "size": 1, "state": 1}, "regdst": {"type": "logic", "size": 2, "state": 1}, "regwrs": {"type": "logic", "size": 2, "state": 1}, "regwr": {"type": "logic", "size": 1, "state": 1}, "exts": {"type": "logic", "size": 2, "state": 0}, "alus": {"type": "logic", "size": 4, "state": 6}, "aluflagwr": {"type": "logic", "size": 1, "state": 0}, "memwr": {"type": "logic", "size": 1, "state": 0}, "regsrc": {"type": "logic", "size": 1, "state": 1}, "wdbs": {"type": "logic", "size": 1, "state": 0}, "imm32": {"type": "logic", "size": 32, "state": 0}, "rd1": {"type": "logic", "size": 32, "state": 0}, "rd2": {"type": "logic", "size": 32, "state": 0}}
