1. ternary_logic 
ТЗ:Реализовать четыре модуля, реализующие функции троичной логики, на языке Verilog:
min
max
consensus
any
Трит кодируется с помощью двух бит.

2.
ТЗ:
- Реализовать АЛУ (модуль alu в calculator.v), поддерживающее операции с 4-битными целыми числами в представлении дополнение до 2.

- Реализовать игрушечный регистровый файл (модуль register_file в calculator.v), имеющий четыре 4-битных регистра. 
Чтение из регистрового файла происходит асинхронно, запись происходит на спаде сигнала синхронизации (clk). Изначально все регистры хранят нули.

- Реализовать калькулятор (модуль calculator в calculator.v).
Данный модуль должен уметь выполнять операции, реализуеммые АЛУ. 
Первым операндом является значение одного из регистров, вторым является 4-битная целочисленная константа,
результат записывается в один из регистров (на спаде сигнала синхронизации). Изначально все регистры хранят нули.
Также содержимое регистра операнда должно отдаваться наружу по выходной шине (асихронно). 
3. 
ТЗ: реализация простого однотактного процессора, который реализует маленькое модмножество архитектуры MIPS, с помощью Verilog.
- реализовать процессор, который реализует инструкции lw, sw, add, sub, and, or, slt, beq.
- дополнительно реализовать инструкции addi, andi, bne.
- дополнительно реализовать инструкции j, jal.
