# Implementacja fizyczna układów cyfrowych
## Architektura komputerów 2
### Projekt
* Celem projektu  jest  synteza  logiczna  ifizyczna 6-bitowego 
sumatora prefiksowego z wy-korzystaniem narz ̨edzi Yosys/Qflow
