
# RISC-V de Ciclo √önico em Verilog

Este projeto implementa um processador RISC-V de ciclo √∫nico utilizando a linguagem de descri√ß√£o de hardware Verilog. O desenvolvimento faz parte do projeto final da disciplina **Arquitetura de Computadores** da Universidade Cat√≥lica de Santos.

### üë®‚Äçüè´ Professor
**Walter S. Oliveira**  
[walter.oliveira@unisantos.com](mailto:walter.oliveira@unisantos.com)

---

### üß† Objetivo

Desenvolver um processador funcional que execute um conjunto de instru√ß√µes RISC-V, com suporte para:

- Instru√ß√µes de **load** e **store**: `lw`, `sw`
- Instru√ß√µes aritm√©ticas: `add`, `sub`, `and`, `or`
- Instru√ß√£o de desvio condicional: `beq`

---

### üì¶ Estrutura do Projeto

O processador foi modularizado em componentes individuais. Abaixo est√° a descri√ß√£o de cada m√≥dulo:

#### 1. **Unidade L√≥gica e Aritm√©tica (ULA)**
- Realiza opera√ß√µes l√≥gicas e aritm√©ticas de acordo com o sinal de controle.
- Sinais:
  - Entrada: `a`, `b`, `alu_opcode`
  - Sa√≠da: `alu_result`, `zero`

#### 2. **Unidade de Controle**
- Gera os sinais de controle com base no opcode da instru√ß√£o.
- Sinais de sa√≠da: `RegWrite`, `MemWrite`, `MemRead`, `ALUSrc`, `Branch`, `MemtoReg`, `ALUOp`

- De acordo com o sinal de controle, certos estagios ser√£os feitos para determinadas instru√ß√µes.

#### 3. **Banco de Registradores**
- 32 registradores de 32 bits
- Sinais:
  - Entrada: `rs1`, `rs2`, `rd`, `write_data`, `RegWrite`
  - Sa√≠da: `rd1`, `rd2`

#### 4. **Mem√≥rias**

*Mem√≥ria de instru√ß√µes*

- Respons√°vel por fornecer a instru√ß√£o correspondente ao endere√ßo do Program Counter (PC).

- Cont√©m 256 posi√ß√µes, cada uma com 32 bits.

As instru√ß√µes s√£o carregadas a partir de um arquivo externo (instructions.txt) na simula√ß√£o, com o comando:

`$readmemh("instructions.txt", mem, 0, 3);`

*Memoria de dados*

- Utilizada para opera√ß√µes de leitura (lw) e escrita (sw) realizadas durante a execu√ß√£o do programa.

- Possui 65 posi√ß√µes de 32 bits, endere√ßadas por um valor de 32 bits vindo da ULA.

#### 5. **Gerador de Imediato**
O **Gerador de Imediato (imm_gen)** √© respons√°vel por extrair e estender corretamente os valores imediatos a partir do campo da instru√ß√£o, de acordo com seu formato RISC-V (I, S ou B). A extens√£o √© **sinalizada** (sign extension), garantindo que o valor preserve seu sinal original.

##### üß© Suporte aos formatos:

- **Tipo I** (`lw`):
  - Campo: `inst[31:20]`
  - Imediato: `{{20{inst[31]}}, inst[31:20]}`  
  - Coment√°rio: extens√£o do bit de sinal para formar um inteiro de 32 bits.

- **Tipo S** (`sw`):
  - Campo: `inst[31:25]`, `inst[11:7]`
  - Imediato: `{{20{inst[31]}}, inst[31:25], inst[11:7]}`
  - Coment√°rio: os bits do imediato s√£o divididos na instru√ß√£o; este m√≥dulo os concatena e estende corretamente.

- **Tipo B** (`beq`):
  - Campo: `inst[31]`, `inst[7]`, `inst[30:25]`, `inst[11:8]`
  - Imediato: `{{20{inst[31]}}, inst[7], inst[30:25], inst[11:8], 1'b0}`
  - Coment√°rio: o valor imediato √© deslocado √† esquerda (por isso o `1'b0` final), formando um offset para desvio de instru√ß√µes condicionais.

#### 6. **Multiplexadores**
- Utilizados para selecionar entre:
  - Registrador ou imediato (ALUSrc)
  - Resultado da ALU ou dado da mem√≥ria (MemtoReg)
  - PC+4 ou endere√ßo de desvio (PCSrc)

#### 7. **Somadores**
- Um somador para PC+4 e outro para calcular endere√ßos de desvio (`PC + imm`)

#### 8. **Datapath Completo**
- Integra todos os m√≥dulos conforme o diagrama de arquitetura de ciclo √∫nico do RISC-V.

---

### üß™ Simula√ß√£o (GTKWave)

A simula√ß√£o foi realizada no GTKWave utilizando um testbench que executa quatro instru√ß√µes espec√≠ficas. A imagem abaixo representa a execu√ß√£o dessas instru√ß√µes no processador implementado:

![Simula√ß√£o GTKWave](RISCV_VINI/Verilog/simulacao.png)

üìå **Instru√ß√µes Testadas e Resultados:**

1. **`add x1, x2, x3`**  
   - `instrucao = 0x003100B3`  
   - Soma os valores de `x2 = 5` e `x3 = 10` ‚Üí resultado `15` armazenado em `x1`.  
   - Verificou-se corretamente a opera√ß√£o da ULA (`alu_result = 15`) e escrita no registrador (`write_data = 15`).

2. **`sw x1, 0(x2)`**  
   - `instrucao = 0x00112023`  
   - Armazena `x1 = 15` no endere√ßo apontado por `x2 = 10`.  
   - `MemWrite = 1` e `mem_data = 15` confirmam a opera√ß√£o de escrita na mem√≥ria.

3. **`lw x5, 0(x2)`**  
   - `instrucao = 0x00410283`  
   - Carrega para `x5` o valor armazenado no endere√ßo apontado por `x2 = 10`.  
   - `MemRead = 1`, `mem_data = 33`, e `write_data = 33` indicam que o valor foi lido e gravado corretamente.

4. **`beq x3, x4, 12`**  
   - `instrucao = 0x00418C63`  
   - Compara `x3 = 10` com `x4 = 10`, e como s√£o iguais (`zero = 1`), o salto de 12 bytes √© realizado.  
   - `pc_alvo = 36`, `pc_mux_out = 36`, e `pc_atual = 36` confirmam o funcionamento do desvio condicional.

‚úÖ Todas as instru√ß√µes foram validadas com sucesso, com sinais de controle e dados fluindo corretamente pelos m√≥dulos do processador.

### üõ†Ô∏è Ferramentas Utilizadas

- **Verilog**: linguagem de descri√ß√£o de hardware
- **Icarus Verilog**: compila√ß√£o e simula√ß√£o
- **GTKWave**: visualiza√ß√£o de ondas
- **VS Code**: desenvolvimento

---

### ‚úÖ Status dos M√≥dulos

| M√≥dulo               | Status      
|----------------------|-------------
| PC e PC+4            | ‚úÖ Pronto   
| Instruction Memory   | ‚úÖ Pronto 
| Unidade de Controle  | ‚úÖ Pronto 
| ALU e ALU Control    | ‚úÖ Pronto 
| Registradores        | ‚úÖ Pronto 
| Immediate Generator  | ‚úÖ Pronto 
| MUXes                | ‚úÖ Pronto 
| Data Memory          | ‚úÖ Pronto 
| Somadores            | ‚úÖ Pronto 
| Testbench            | ‚úÖ Pronto 

---

### üìå Conclus√£o

Este projeto demonstrou com sucesso o funcionamento de um processador RISC-V de ciclo √∫nico, capaz de executar um pequeno conjunto de instru√ß√µes com controle e fluxo de dados corretos, validado por simula√ß√µes no GTKWave.
