<p>
   <b>eshell</b> представляет собой САПР для работы с HDL описанием, выполненном на синтезируемом подмножестве языка Verilog.
   Он может быть использован для решения различных задач как на этапе проектирования, так и при последующей эксплуатации СФ-блоков.
</p>

<!--<p>
   <b>eshell</b> является программным продуктом для трансляции Verilog RTL описания в базис технологического процесса.
   Основной пример применения - трансляция аппаратного представления дизайна, выполненного на языке Verilog (IEEE 1364-2005), в оптимизированный по целевым характеристикам (тактовая частота, занимаемая площадь, потребляемая мощность) нетлист с применением пользовательских ограничений.
</p>-->
