\chapter{Automatic Code Generator (ACG)}
\label{sec:ACG}
    
    Una vez que el RNA finaliza el procesamiento de los elementos estáticos y dinámicos de la locación ferroviaria, se obtiene una representación de la misma tanto en formato railML como en redes de grafos. El ACG utiliza la red de grafos para implementar el sistema de enclavamiento en formato VHDL, compatible con una plataforma FPGA. En esta sección se abordarán las funcionalidades del sismtema de enclavamientos implementadas por el ACG (Sección \ref{sec:interlockingTheory}) y la arquitectura general del sistema generado (Sección \ref{sec:interlockingArch}). 
    
    Además, se profundizará en la arquitectura y modelado dinámico de los módulos de comunicación (Sección \ref{sec:UART}), detección de tramas (Sección \ref{sec:detector}), decodificación de tramas (Sección \ref{sec:decoder}), codificación de tramas (Sección \ref{sec:encoder}), impresión de resultados (Sección \ref{sec:printer}), selección de modos de funcionamiento (Sección \ref{sec:selector}) y red ferroviaria (Sección \ref{sec:network}). Dentro del módulo de red ferroviaria se hará especial énfasis en la arquitectura y las redes de Petri que modelan el comportamiento dinámico de los cruces de vía (Sección \ref{sec:ACG_lc}), cambios de vía simples (Sección 	\ref{sec:ACG_ssw}), cambios de vía dobles (Sección \ref{sec:ACG_dsw}), cambios de vía en tijeras (Sección \ref{sec:ACG_scr}), trazado ferroviario (Sección \ref{sec:ACG_net}), señales (Sección \ref{sec:ACG_sig}) y las rutas de la red (Sección \ref{sec:ACG_rts}).
    
    Finalmente, se explicarán las redundancias implementadas para robustecer el sistema de enclavamientos (Sección \ref{sec:VHDL2oo3}) y una introducción a la interfaz gráfica generada para operar el sistema de enclavamientos (Sección \ref{sec:AGG}).
    
    \input{ACG/sistemas-enclavamiento/main} 
    \input{ACG/arquitectura/main}    
    \input{ACG/redundancia/main}
    \input{ACG/validacion/main}
