#Pipeline_MIPS #Hazards #CPU 

## Issues

*Fetching the next instruction depends on the previous branch outcome*(Branch determines the flow of instructions) 조건의 참/거짓을 알아야 다음 명령어를 알 수 있음.
*if (branch & zero == 1) —› branching*

![](https://blog.kakaocdn.net/dn/bo9Sjy/btrBTAxeAxv/P14KU2KfNZSdu5XiNfU6y0/img.png)

Branch instruction is still working on ID stage when fetching the next inst.
조건의 참/거짓 결과 나올 때까지 기다려야하기 때문에 2 cycle 손해봄

## Solutions

#### Sol 1) Add hardware in ID stage

![](https://blog.kakaocdn.net/dn/852TZ/btrBSl8GJuf/8SZQkzKU2AKkWAAScobsK1/img.png)

2 bubbles —› 1 bubbles 줄일 수 있음.

#### Sol 2) Delayed Branch

![](https://blog.kakaocdn.net/dn/G3QGH/btrBR9m5RhG/LcedMKsQpvK3Fkvys4x8S0/img.png)

branch inst.를 만났을때 branch condition에 따라 branching한 branch target inst.의 실행을 branch inst. 바로 다음에 하지 않고 미룸  
branch inst. 바로 다음(delay slot)에는 branch의 참/거짓에 관계없이 실행되는 inst.를 실행 
branch 가 참/거짓일 때 실행되는 명령어는 branch 명령어 다다음 순서부터 실행됨.

![](https://blog.kakaocdn.net/dn/BpsWH/btrBT4Y49cj/3VMFrWFfpLTKK2lzNbVWK0/img.png)
*delay slot 에 useful instruction을 담아준다. 없다면 nop(no operation)*

*cf )* jal에서 delay slot을 고려하여 PC+8으로 link 걸어줌.

![](https://blog.kakaocdn.net/dn/GaEWE/btrBSl8HEte/gh5aopkXfe0cQryjkLY8N1/img.png)

#### Sol 3) Branch Prediction
*일단 거짓이라고 예측하고 예측이 틀렸으면(참이었으면) 명령어 flush*

![](https://blog.kakaocdn.net/dn/d8eeCb/btrCHNKGet9/JK9lbuovx5lzRMs5xxG9fk/img.png)

2 bubbles -> Add hardware in ID stage  -> 1 bubble
참이었다면 3 clock cycle 패널티 + flush

![](https://blog.kakaocdn.net/dn/69u82/btrCHOitg2E/In2Z1ZhfYQQr7kAKDNOaqk/img.png)

ID stage에 branch 참거짓 비교 로직 추가
—› 패널티를 1cycle로 최소화, 거짓으로 예측, 참이었으면 flush

*ex) Alleviate Branch Hazards*

![](https://blog.kakaocdn.net/dn/qizSf/btrCIHpodB1/z2HbKUwJgUbTyFqIJny8K0/img.png)

![](https://blog.kakaocdn.net/dn/cTfts0/btrCKj8T7In/5SCMKk3tffX9NkIm8Omb7K/img.png)

![](https://blog.kakaocdn.net/dn/bsnipp/btrCH30Niu3/O9G8WTzQTB6MYVKefvHi11/img.png)

flush 하고 branch해서 lw를 fetch