#-----------------------------------------------------------
# Vivado v2019.1 (64-bit)
# SW Build 2552052 on Fri May 24 14:49:42 MDT 2019
# IP Build 2548770 on Fri May 24 18:01:18 MDT 2019
# Start of session at: Fri Jul 26 13:45:50 2019
# Process ID: 6808
# Current directory: g:/working_dir/xilinx/PCIe_5GRadio/PCIe_5GRadio_lms7_trx/ip/vivado/pcie_x4/pcie_x4_ex
# Command line: vivado.exe -notrace -source g:/working_dir/xilinx/PCIe_5GRadio/PCIe_5GRadio_lms7_trx/ip/vivado/pcie_x4/pcie_x4_ex.tcl
# Log file: g:/working_dir/xilinx/PCIe_5GRadio/PCIe_5GRadio_lms7_trx/ip/vivado/pcie_x4/pcie_x4_ex/vivado.log
# Journal file: g:/working_dir/xilinx/PCIe_5GRadio/PCIe_5GRadio_lms7_trx/ip/vivado/pcie_x4/pcie_x4_ex\vivado.jou
#-----------------------------------------------------------
start_gui
source g:/working_dir/xilinx/PCIe_5GRadio/PCIe_5GRadio_lms7_trx/ip/vivado/pcie_x4/pcie_x4_ex.tcl -notrace
update_compile_order -fileset sources_1
update_compile_order -fileset sim_1
launch_runs synth_1 -jobs 2
wait_on_run synth_1
close_project
create_project ac701_pcie_example G:/working_dir/xilinx/ac701_pcie_example -part xc7a200tfbg676-2
set_property board_part xilinx.com:ac701:part0:1.4 [current_project]
set_property target_language VHDL [current_project]
create_ip -name pcie_7x -vendor xilinx.com -library ip -version 3.3 -module_name ac701_pcie_x4_ge2 -dir g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip
set_property -dict [list CONFIG.Component_Name {ac701_pcie_x4_ge2} CONFIG.Maximum_Link_Width {X4} CONFIG.Link_Speed {5.0_GT/s} CONFIG.Bar0_Scale {Megabytes} CONFIG.Bar0_Size {1} CONFIG.Xlnx_Ref_Board {AC701} CONFIG.Interface_Width {64_bit} CONFIG.User_Clk_Freq {250} CONFIG.Device_ID {7024} CONFIG.Max_Payload_Size {512_bytes} CONFIG.Trgt_Link_Speed {4'h2} CONFIG.PCIe_Blk_Locn {X0Y0} CONFIG.Trans_Buf_Pipeline {None} CONFIG.Ref_Clk_Freq {100_MHz} CONFIG.Pcie_fast_config {None}] [get_ips ac701_pcie_x4_ge2]
generate_target {instantiation_template} [get_files g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip/ac701_pcie_x4_ge2/ac701_pcie_x4_ge2.xci]
generate_target all [get_files  g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip/ac701_pcie_x4_ge2/ac701_pcie_x4_ge2.xci]
catch { config_ip_cache -export [get_ips -all ac701_pcie_x4_ge2] }
export_ip_user_files -of_objects [get_files g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip/ac701_pcie_x4_ge2/ac701_pcie_x4_ge2.xci] -no_script -sync -force -quiet
create_ip_run [get_files -of_objects [get_fileset sources_1] g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip/ac701_pcie_x4_ge2/ac701_pcie_x4_ge2.xci]
launch_runs -jobs 2 ac701_pcie_x4_ge2_synth_1
export_simulation -of_objects [get_files g:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.srcs/sources_1/ip/ac701_pcie_x4_ge2/ac701_pcie_x4_ge2.xci] -directory G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.ip_user_files/sim_scripts -ip_user_files_dir G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.ip_user_files -ipstatic_source_dir G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.ip_user_files/ipstatic -lib_map_path [list {modelsim=G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.cache/compile_simlib/modelsim} {questa=G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.cache/compile_simlib/questa} {riviera=G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.cache/compile_simlib/riviera} {activehdl=G:/working_dir/xilinx/ac701_pcie_example/ac701_pcie_example.cache/compile_simlib/activehdl}] -use_ip_compiled_libs -force -quiet
update_compile_order -fileset sources_1
open_example_project -force -dir G:/working_dir/xilinx/ac701_pcie_example/ex [get_ips  ac701_pcie_x4_ge2]
