<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:07:58.758</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.08.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7038951</applicationNumber><claimCount>22</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>어레이 기판, 디스플레이 패널 및 디스플레이 장치</inventionTitle><inventionTitleEng>ARRAY SUBSTRATE, DISPLAY PANEL, AND DISPLAY DEVICE</inventionTitleEng><openDate>2025.08.18</openDate><openNumber>10-2025-0123673</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.11.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1333</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 모아레 패턴을 완화하는 데 사용되는 어레이 기판, 디스플레이 패널 및 디스플레이 장치가 개시된다. 어레이 기판은 베이스 기판(015）; 서브 픽셀 단위(08; 제1 신호 라인（016） 및 제2 신호 라인（017）을 포함한다. 복수의 제1 신호 라인（016） 및 복수의 제2 신호 라인（017）은 서로 교차하여 서브 픽셀 단위(08）의 개구부 영역（08-1）을 정의하고, 복수의 제1 신호 라인（016）은 열 방향（Y）을 따라 배열되며, 복수의 제2 신호 라인（017）은 행 방향（X）을 따라 배열된다. 각 제2 신호 라인（017）은 열 방향（Y）을 따라 연장되는 복수의 제1 부분（029）; 및 복수의 제2 부분（030）을 포함한다. 제2 부분（030）은 경사 방향（Q）을 따라 연장되는 부분을 포함하고, 제2 부분（030）은 두 개의 제1 부분（029）을 연결한다. 경사 방향（Q）과 행 방향（X） 사이의 각도, 경사 방향（Q）과 열 방향（Y） 사이의 각도는 0보다 크다. 제1 부분（029）의 행 방향（X）에서 서브 픽셀 단위(08）의 개구부 영역（08-1）에 인접하고, 복수의 제2 부분（030）각각은 적어도 일부 픽셀 반복 단위 행 중 두 개의 인접한 픽셀 반복 단위 행(013） 사이의 영역을 통과하고, 행 방향（X）에서 제2 부분（030）에 연결된 두 개의 제1 부분(029） 사이의 거리는 0보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.07.04</internationOpenDate><internationOpenNumber>WO2024139308</internationOpenNumber><internationalApplicationDate>2023.08.25</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/115080</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 어레이 기판으로서,베이스 기판; 및상기 베이스 기판의 일측에 위치하는 복수의 서브 픽셀 단위, 복수의 제1 신호 라인 및 복수의 제2 신호 라인을 포함하고, 상기 복수의 제1 신호 라인 및 복수의 제2 신호 라인은 서로 교차하여 상기 서브 픽셀 단위의 개구부 영역을 정의하고, 상기 복수의 서브 픽셀 단위는 행 방향과 열 방향을 따라 어레이 형상으로 배열되며, 상기 행 방향을 따라 간격을 두어 배열된 복수의 서브 픽셀 단위는 픽셀 섬을 형성하고, 상기 열 방향을 따라 연속적으로 배열된 복수의 픽셀 섬은 픽셀 반복 단위를 형성하고, 상기 행 방향을 따라 배열된 1 행의 상기 픽셀 반복 단위는 픽셀 반복 단위 행을 형성하고, 상기 행 방향을 따라 배열된 1 행의 상기 서브 픽셀 단위의 개구부 영역은 개구부 영역 행을 형성하고, 상기 복수의 제1 신호 라인은 열 방향을 따라 배열되고, 상기 복수의 제2 신호 라인은 행 방향을 따라 배열되고, 상기 제2 신호 라인 각각은 상기 열 방향을 따라 연장되는 복수의 제1 부분 및 복수의 제2 부분을 포함하고, 상기 제2 부분은 경사 방향을 따라 연장되는 부분을 포함하고, 상기 제2 부분은 두 개의 상기 제1 부분을 연결하고, 상기 경사 방향과 상기 열 방향 사이의 각도 및 상기 경사 방향과 상기 행 방향 사이의 각도는 0보다 크고, 상기 제1 부분은 상기 행 방향에서 상기 서브 픽셀의 개구부 영역에 인접하고, 상기 복수의 제2 부분 각각은 적어도 일부 픽셀 반복 단위 행 중 두 개의 인접한 상기 픽셀 반복 단위 행 사이의 영역을 통과하고 상기 행 방향에서 상기 제2 부분과 연결되는 두 개의 상기 제1 부분 사이의 거리는 0보다 큰어레이 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 복수의 제1 신호 라인은 복수의 제1 스캐닝 라인 및 복수의 제2 스캐닝 라인을 포함하고, 상기 제1 스캐닝 라인과 상기 제2 스캐닝 라인은 순차적으로 교대로 배치되고,동일한 행의 상기 서브 픽셀 단위는 하나의 상기 제1 스캐닝 라인 및 하나의 상기 제2 스캐닝 라인과 전기적으로 연결되고, 상기 열 방향에서 동일한 행의 상기 서브 픽셀 단위와 상응하게 전기적으로 연결되는 상기 제1 스캐닝 라인 및 상기 제2 스캐닝 라인은 상기 개구부 영역 행의 양측 각각에 배치되고, 상기 복수의 제2 신호 라인은 복수의 데이터 라인 및 복수의 공통 전극 라인을 포함하고, 상기 데이터 라인과 상기 공통 전극 라인은 교대로 배열되고, 상기 데이터 라인 각각은 상기 행 방향에서 인접한 두 열의 상기 서브 픽셀 단위와 전기적으로 연결되고, 상기 서브 픽셀 단위는 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터의 게이트 전극은 상기 제1 신호 라인과 전기적으로 연결되고, 상기 박막 트랜지스터의 소스 전극은 상기 데이터 라인과 전기적으로 연결되고, 인접한 두 행의 상기 서브 픽셀 단위에서 동일한 상기 데이터 라인과 전기적으로 연결되는 두 개의 상기 박막 트랜지스터는 소스 전극을 공유하는어레이 기판.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 데이터 라인에 포함된 상기 제2 부분과 전기적으로 연결되는 두 개의 상기 박막 트랜지스터의 활성 층은 일체형으로 연결되고, 상기 데이터 라인에 포함된 상기 제2 부분은 하나의 제1 비아 홀 만을 통해 일체형으로 연결되는 상기 활성 층과 전기적으로 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>4. 제2항 또는 제3항에 있어서,상기 제2 부분은 상기 경사 방향을 따라 연장되고 서로 평행한 두 개의 제1 서브 부분; 및 두 개의 상기 제1 서브 부분을 연결하는 제2 서브 부분을 포함하고, 상기 제2 서브 부분은 상기 열 방향을 따라 연장되고， 두 개의 상기 제1 서브 부분 각각은 상이한 상기 제1 부분과 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,두 개의 상기 제1 서브 부분 중 하나의 상기 제1 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제1 스캐닝 라인의 상기 베이스 기판에서의 정투영과 중첩하고, 두 개의 상기 제1 서브 부분 중 다른 하나의 상기 제1 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제2 스캐닝 라인의 상기 베이스 기판에서의 정투영과 중첩하고,상기 제2 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제1 신호 라인의 상기 베이스 기판에서의 정투영과 서로 중첩하지 않은 어레이 기판.</claim></claimInfo><claimInfo><claim>6. 제2항, 제3항 및 제5항 중 어느 한 항에 있어서,상기 제2 신호 라인 각각은 복수의 제3 부분을 더 포함하고, 상기 제2 부분을 통해 연결된 상기 제1 부분 이외의 다른 상기 제1 부분은 상기 제3 부분을 통해 연결되고,상기 제3 부분과 연결되는 두 개의 상기 제1 부분은 상기 열 방향에서 동일한 직선에 위치하고, 상기 제3 부분은 제1 경사 방향을 따라 연장되는 제3 서브 부분; 제2 경사 방향을 따라 연장되는 제4 서브 부분; 및 상기 열 방향을 따라 연장되는 제5 서브 부분을 포함하고,상기 제5 서브 부분의 두 끝은 상기 제3 서브 부분 및 상기 제4 서브 부분과 전기적으로 연결되고, 상기 제3 서브 부분 및 상기 제4 서브 부분 각각은 두 개의 상이한 상기 제1 부분과 전기적으로 연결되고, 상기 제1 경사 방향은 상기 제2 경사 방향과 교차하고, 상기 제3 부분과 연결되는 두 개의 상기 제1 부분은 상기 열 방향에서 동일한 직선에 위치하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제3 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제1 스캐닝 라인의 상기 베이스 기판에서의 정투영과 중첩하고, 상기 제4 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제2 스캐닝 라인의 상기 베이스 기판에서의 정투영과 중첩하고, 상기 제5 서브 부분의 상기 베이스 기판에서의 정투영은 상기 제1 신호 라인의 상기 베이스 기판에서의 정투영과 서로 중첩하지 않은, 어레이 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 제3 부분과 전기적으로 연결되는 두 개의 상기 박막 트랜지스터의 활성 층은 일체형으로 연결되고, 상기 제3 부분은 하나의 제1 비아 홀 만을 통해 일체형으로 연결되는 상기 활성 층과 전기적으로 연결되는, 어레이 기판.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서,임의의 인접된 두 개의 상기 픽셀 반복 단위 행의 상기 서브 픽셀의 개구부 영역 사이는 상기 행 방향에서 엇갈리게 배열되고, 상기 제2 부분의 상기 베이스 기판에서의 정투영은 상이한 두 개의 상기 픽셀 반복 단위 행의 인접한 두 개의 상기 개구부 영역 행 사이의 영역의 상기 베이스 기판에서의 정투영과 중첩하고, 상기 제3 부분의 상기 베이스 기판에서의 정투영은 동일한 픽셀 반복 단위 행에서 인접한 두 개의 상기 개구부 영역 행 사이의 영역의 상기 베이스 기판에서의 정투영과 중첩하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 행 방향에서, 상기 서브 픽셀 단위의 개구부 영역의 폭과 상기 픽셀 섬의 폭의 비율은 i/M이고, M은 1보다 큰 정수이고, i는 1보다 크거나 같고 M보다 작은 정수이고, 상기 복수의 픽셀 반복 단위 행은 복수의 픽셀 반복 단위 그룹으로 나뉘고, 상기 픽셀 반복 단위 그룹 각각은 M개의 픽셀 반복 단위 행을 포함하고,상기 픽셀 반복 단위 그룹 각각에서, 상기 행 방향에서 첫 번째 픽셀 반복 단위 행에 대응하는 제1 부분에 대한 j 번째 픽셀 반복 단위 행에 대응하는 제1 부분의 어긋남 벡터와 상기 행 방향에서의 서브 픽셀 단위의 개구부 영역의 폭의 비율은 Jj=±E/M이고, j는 1보다 크고 M보다 작거나 같은 정수이고, E는 1보다 크거나 같고 M보다 작은 정수인, 어레이 기판.</claim></claimInfo><claimInfo><claim>11. 제6항에 있어서,상기 서브 픽셀 단위는 상기 박막 트랜지스터와 전기적으로 연결되는 픽셀 전극을 더 포함하고, 상기 픽셀 전극의 상기 베이스 기판에서의 정투영은 직사각형이 아니며, 상기 픽셀 전극과 상기 제2 신호 라인에 인접한 모서리는 접힌 라인의 모양을 가지며,상기 픽셀 전극은 상기 제1 부분에 인접한 제6 부분 및 상기 제6 부분에 연결되고 상기 제2 부분 또는 상기 제3 부분에 인접한 제7 부분으로 나뉘고, 상기 제2 신호 라인에 인접한 상기 제7 부분의 모서리는 상기 열 방향을 따라 연장되고， 상기 제2 신호 라인에 인접한 상기 제6 부분의 적어도 일부 모서리와 상기 열 방향 사이의 각도는 0보다 큰어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 어레이 기판은 상기 공통 전극 라인과 전기적으로 연결되는 공통 전극을 더 포함하고, 상기 공통 전극은 상기 픽셀 전극의 상기 베이스 기판으로부터 멀어지는 일측에 위치하고,상기 공통 전극은 제1 패턴 층; 및 상기 제1 패턴 층의 상기 베이스 기판으로부터 멀어지는 일측에 위치하는 제2 패턴 층을 포함하고, 상기 제1 패턴 층은 상기 제2 패턴 층과 전기적으로 연결되고, 상기 제1 패턴 층은 상기 행 방향을 따라 배열되며 상기 열 방향을 따라 연장되는 복수의 제1 줄무늬 부; 및 상기 제1 줄무늬 부 사이의 제1 개구부 영역을 포함하고,상기 제2 패턴 층은 상기 행 방향을 따라 배열되며 상기 열 방향을 따라 연장되는 복수의 제2 줄무늬 부을 포함하고, 상기 행 방향에서 상기 제1 줄무늬 부와 상기 제2 줄무늬 부 사이의 거리는 0보다 크고, 상기 제1 줄무늬 부의 상기 베이스 기판에서의 정투영은 상기 제2 신호 라인의 상기 베이스 기판에서의 정투영을 덮고, 상기 제1 줄무늬 부의 상기 베이스 기판에서의 정투영은 상기 픽셀 전극의 상기 베이스 기판에서의 정투영과 서로 중첩하지 않으며, 상기 제2 줄무늬 부의 상기 베이스 기판에서의 정투영은 상기 픽셀 전극의 상기 베이스 기판에서의 정투영과 중첩하는, 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 행 방향에서, 상기 픽셀 전극과 상기 제1 줄무늬 부 사이의 거리는 0보다 큰, 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제12항 또는 제13항에 있어서,상기 제1 줄무늬 부는 베이스 기판에 수직인 방향으로 적층된 제1 하위 층 및 제2 하위 층을 포함하고, 상기 제2 하위 층은 상기 제1 하위 층의 상기 베이스 기판으로부터 멀어지는 일측에 위치하고, 상기 행 방향에서 상기 제1 하위 층의 폭은 상기 제2 하위 층의 폭보다 크며, 상기 제2 하위 층의 상기 베이스 기판에서의 정투영은 상기 제1 하위 층의 상기 베이스 기판의 정투영 내에 있는, 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 베이스 기판에 수직인 방향에서, 상기 제2 하위 층의 두께는 0.1마이크로미터 이상 2마이크로미터 이하인, 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제12항에 있어서,상기 제1 패턴 층은 상기 행 방향을 따라 연장되고 상기 복수의 제1 줄무늬 부을 통해 연결된 제3 줄무늬 부를 더 포함하고, 상기 제2 패턴 층은 상기 행 방향을 따라 연장되고 상기 복수의 제2 줄무늬 부을 통해 연결된 제4 줄무늬 부를 더 포함하고,상기 제4 줄무늬 부의 상기 베이스 기판에서의 정투영은 상기 제3 줄무늬 부의 상기 베이스 기판에서의 정투영과 중첩하고, 상기 제2 패턴 층은 상기 제3 줄무늬 부의 상기 제1 개구부 영역에 가까운 일측의 모서리를 덮는 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 열 방향에서 상기 제1 개구부 영역 양측에 위치하는 두 개의 상기 제3 줄무늬 부의 상기 베이스 기판에서의 정투영은 상기 픽셀 전극의 상기 베이스 기판에서의 정투영과 중첩하는어레이 기판.</claim></claimInfo><claimInfo><claim>18. 제12항, 제13항, 제15항 내지 제17항 중 어느 한 항에 있어서,상기 공통 전극의 상기 베이스 기판에서의 정투영은 상기 박막 트랜지스터의 게이트 전극의 상기 베이스 기판에서의 정투영과 서로 중첩하지 않는어레이 기판.</claim></claimInfo><claimInfo><claim>19. 제12항, 제13항, 제15항 내지 제17항 중 어느 한 항에 있어서,상기 제1 패턴 층은 차광 도전층이고， 상기 제2 패턴 층은 투명 도전층인, 어레이 기판.</claim></claimInfo><claimInfo><claim>20. 디스플레이 패널로서, 제1항 내지 제19항 중 어느 한 항에 따른 어레이 기판;상기 어레이 기판에 대향 배치되는 대향 기판; 및상기 어레이 기판과 상기 대향 기판 사이에 위치하는 액정 층을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>21. 제20항에 따른 디스플레이 패널을 포함하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>22. 제21항에 있어서,상기 디스플레이 장치는 상기 디스플레이 패널의 디스플레이 측에 위치하는 광 분할 어셈블리를 더 포함하고, 상기 광 분할 어셈블리는 상기 열 방향을 따라 연장되고 상기 행 방향을 따라 연속적으로 배열되는 복수의 광 분할 반복 단위를 포함하고, 상기 광 분할 반복 단위는 상기 열 방향을 따라 연장되고 상기 행 방향을 따라 연속적으로 배열되는 M개의 광 분할 구조를 포함하고, 각 상기 광 분할 반복 단위는 상기 픽셀 반복 단위 행에서의 N열의 상기 서브 픽셀 단위에 대응하고,상기 M과 상기 N은 모두 1보다 큰 정수이고, 상기 M과 N은 상대적으로 소수인디스플레이 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국 ****** 베이징 다싱 디스트릭트 비디에이 시환중 로드 넘버 * 빌딩 * 존 씨 퍼스트 플로어 *-* 룸</address><code>520240370434</code><country>중국</country><engName>BEIJING SHIYAN TECHNOLOGY CO., LTD.</engName><name>베이징 스옌 테크놀러지 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>LI, Changfeng</engName><name>리, 창펑</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>LI, Fuqiang</engName><name>리, 푸창</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>WU, Zhongyuan</engName><name>우, 중위안</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>ZHANG, Lizhen</engName><name>장, 리전</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>WANG, Hongrun</engName><name>왕, 훙룬</name></inventorInfo><inventorInfo><address>중국 ****** 베이징 다...</address><code> </code><country>중국</country><engName>YU, Jing</engName><name>위, 징</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920040000059</code><country>대한민국</country><engName>KIM SEONGWOON</engName><name>김성운</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>중국</priorityApplicationCountry><priorityApplicationDate>2022.12.26</priorityApplicationDate><priorityApplicationNumber>202211679554.X</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.11.22</receiptDate><receiptNumber>1-1-2024-1290013-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.07.29</receiptDate><receiptNumber>1-5-2025-0127203-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247038951.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9379d33ad6429f17c39b1366505c2896faffc0891733c93622748c4c82a6da744c7c889a7396a98b031b583a347d254801f3c2f2b9bc553d24</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa6469609a00e18b9001ae939b9aa426a3046f4ff003a8e6091ce1798e2f2327a7da6ebb3a9170c0773a9a3010f800a9a46acd66d4eea7353</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>