---
layout: single
title:  "4-1 FET의 기본 이론"
categories: "전자회로"
use_math: true
---

# 1.1 FET의 기본 구조와 종류

**1.1.2  FET의 특성**

① 다수 캐리어에 의해 구동되는 UJT(Unipolar Junction Transistor) 소자

② 입력 전계에 의해 구동되는 전압 제어 소자

③ 입력 저항이 매우 높음$(10^8 \sim 10^{10})$

④ 이득이 낮고, 고주파 특성이 낮음

⑤ 내부의 작은 capacitance에 전하를 축적하므로, 메모리로 작용



# 1.3 증가형 E-MOSFET 구조 및 동작 원리

**1.3.1 MOSFET의 종류 및 기호**

① D(Depletion type)-MOSFET: 공정 시 물리적인 채널이 旣 형성

② E(Enhancement type)-MOSFET

- 채널이 없는 구조로 시작하여, gate에 특정 임계 전압 $V_T$ 이상을 인가해 채널 형성 후 동작
- 입력 임계 전압$V_T$의 균일성을 유지할 수 있으므로 현재 IC에서 많이 사용

![[Figure_14]_MOSFET_structure_symbol]({{site.url}}/images/2024-04-07-first/[Figure_14]_MOSFET_structure_symbol.jpg)

**1.3.2 증가형 E-MOSFET의 구조와 채널 형성**

- 물리적인 채널이 없으므로 채널이 미리 형성하여 사용해야 함
- FET은 S와 D 간 채널을 통해서만 전류가 흘러야 하므로, P형 기판(substrate, body)과 S 또는 P형 기판과 D 사이의 PN 접합부 간에는 전류가 0이어야 한다. 따라서 기판은 S와 함께 접지시키거나 기판에 음의 전압을 인가하여 두 PN 접합부 간에는 항상 역 바이어스 상태가 되도록 한다.

**※ 바디 효과(Body Effect)**

일반적으로 MOSFET의 경우, 단자 B는 단자 S와 단락시켜 사용하므로 채널과 기판 사이의 PN 접합에는 0V의 바이어스$(v_{SB}=0)$가 된다. 따라서 기판이 회로 동작에 아무 역할도 못 하므로 무시될 수 있다.

그러나 IC에서는 채널과 기판 사이 PN 접합이 on되는 것을 방지하기 위해 N channel MOSFET의 경우, **기판에 음의 전압**을 인가하여 그 접합을 **역 바이어스$(v_{SB}<0)$**시킨다. 그에 따라 기판과 채널 간의 공핍층은 넓어지며, 채널의 두께도 감소한다.

결론적으로 $v_{SB}$의 증가는 임계전압 $V_T$의 증가로 이어져 **드레인 전류 $i_D$을 감소**시킨다. 기판(body)이 $i_D$을 제어하는 또 다른 gate의 작용을 하게 되어 성능을 저하시키는 현상을 **바디 효과(Body Effect)**라 한다.



**※ E-MOSFET에서 새로운 N형 채널을 형성하는 원리(전계효과, 표면효과)**

단자 G 금속전극에 **전압 $v_{GS}>0$**을 인가하면 $SiO_2$층이 유전체가 되는 **평행판 콘덴서(Gate MOS Capacitor) **역할을 하게 된다. 그 사이의 매우 얇은 **절연층($SiO_2$)에는 강한 전계가 생성**되어 P형 기판 반도체 내의 electrons을 표면으로 끌어당겨서 Gate 밑의 표면에는 **(-) 극성의 반전층이 N형 채널을 형성**하게 된다(n-type inversion layer).

![[Figure_15]_MOSFET_field_effect]({{site.url}}/images/2024-04-07-first/[Figure_15]_MOSFET_field_effect.jpg)

위 그림처럼, 반전층 내의 conduction electrons이 Drain과 Source 사이에 새롭게 N-type channel을 형성하므로, Drain과 Source 간 인가전압$(v_{DS})$에 의해 채널 내의 전자 이동으로 인한 channel drain current$(i_D)$가 흐르게 된다.

**게이트 전압이 증가할수록** 게이트로 끌리는 conduction electrons의 농도가 증가하고, 채널의 폭과 전도성도 증가되어 $i_D$가 증가되므로 E(증가형)-MOSFET이라고 하며, 이것은 **$v_{GS}\ge V_T$ 영역에서만 동작**한다.

결국 채널 전류는 게이트 전압에 의해 제어되는데, 이렇게 채널이 형성되는데 필요한 최소 게이트 전압을 **문턱전압(Threshold Voltage, $V_T$)**이라 한다.



**1.3.3 증가형 E-MOSFET의 동작모드**

E-MOSFET은 물리적인 채널이 없으므로, Gate에 $v_{GS}>V_T$을 인가하여 채널을 형성해야 한다. 그리고나서 그 채널 내 캐리어를 이동시켜 채널 전류를 흐르게 하기 위해, Drain 및 Source 간에 $v_{DS}$을 인가한다. 이때 $v_{DS}$에 따라 아래 그림과 같이 여러 모드의 동작으로 나뉜다.

![[Figure_16]_Nchannel_E-MOSFET_drain_characteristic]({{site.url}}/images/2024-04-07-first/[Figure_16]_Nchannel_E-MOSFET_drain_characteristic.jpg)

① 차단(cut-off) 영역 $v_{GS}<V_T$: $i_D=0$(switch-off)

② 트라이오드(triode) 영역 $v_{DS}<v{DS(sat)}$: $i_D$가 $v_{DS}$에 비례(switch-on)

③ 핀치-오프(pinch-off) 영역 $v_{DS}=v_{DS(sat)}$: $i_D$가 일정 유지($\frac{di_D}{dv_{DS}}=0$)

④ 포화(saturation) 영역 $v_{DS}>v_{DS(sat)}$: $i_D$가 $v_{DS}$와 무관하게 일정 유지(amplifier)

⑤ 항복(break-down) 영역 $v_{DS}\ge BV_{DS}$: $i_D=\infty$(파괴)



**※ 차단 모드 동작과 채널 형성 $v_{GS}<V_T$**

채널이 형성되지 않으므로 $i_D=0$이어서 **차단 상태**가 된다. 즉, switch-off 동작을 한다.



**※ 트라이오드 모드 동작(pinch-off 이전) $v_{DS}<v_{GS}-V_T$**

**$v_{GS}>V_T>0$**을 Gate에 인가하여 채널이 형성된 상태에서 Drain-Source 간에 $v_{DS}>0$을 인가하면 채널 내의 electrons이 전계에 이끌려 Drain으로 이동하므로 그 역방향(Drain to Source)으로 $i_D$가 흐르게 된다. 이 경우는 **채널의 상태(채널의 길이, 폭, 캐리어 농도 등)가 거의 일정**하여, 즉 전도성이 거의 일정하여 그 채널을 **일정한 저항($r_d$)**으로 볼 수 있다. 따라서 $v_{DS}$에 비례하는 $i_D$가 흐르는 트라이오드 영역에서 동작한다고 정의한다. 여기서는 switch-on 동작을 한다. 한편, $v_{DS}$가 특정 값 이상으로 증가하면 $i_D$의 증가율이 다소 감소하는 모습을 보인다.

**$i_D=k_n'\frac{W}{L}\left[ (v_{GS}-V_T)v_{DS}-\frac{1}{2}\mathrm{v}_{DS}^{2} \right]$**

![[Figure_17]_triode(linear)_mode]({{site.url}}/images/2024-04-07-first/[Figure_17]_triode(linear)_mode.jpg)



**※ 포화 모드 동작(pinch-off 이후) $v_{DS} \ge v_{GS}-V_T$**

$v_{DS}$가 특정한 값 이상으로 증가하면 Drain 주변의 공핍층이 확장되어 채널 크기가 감소되어 더 이상 $v_{DS}$가 증가하는 만큼 $i_D$r가 커지지 않게 된다. 그런데도 $v_{DS}$가 증가하면 채널이 소멸되는 **채널 핀치-오프(pinch-off)**가 발생한다. 이때의 $v_{DS}$을 $v_{DS(sat)}$라고 정의한다. 앞서 언급된 특성 곡선 그림에서 볼 수 있듯이, **채널이 소멸된 핀치-오프 이후**에도 **$i_D\neq 0$**이고, 일정한 크기로 **포화된 전류 특성을 가지는 포화 영역에서 동작**하게 된다. 이때 기판 쪽으로 공핍층이 형성되게 하기 위해 Drain과 Source의 불순물을 더 강하게 $N^+$ 도핑시킨다.

![[Figure_18]_pinch_off]({{site.url}}/images/2024-04-07-first/[Figure_18]_pinch_off.jpg)

아래 그림에서는 **핀치-오프 이후 Drain 쪽에 생긴 공핍된 채널**을 볼 수 있다. 공핍층은 Source 쪽으로 퍼져 나가지만 실제 공핍된 채널의 길이는 매우 작아, 채널 길이는 거의 변하지 않는다. 다시 말해 채널의 상태는 실질적으로 일정하므로 $i_D\neq 0$이고, $v_{DS}$에 무관하게 일정하게 유지되는 **전류 포화 영역**에서 동작한다. 이 모드에서는 **amplifier**로 동작한다.

![[Figure_19]_saturation_mode]({{site.url}}/images/2024-04-07-first/[Figure_19]_saturation_mode.jpg)

$i_D=K(v_{GS}-V_T)^2=\frac{1}{2}k_n'\frac{W}{L}(v_{GS}-V_T)^2=\frac{1}{2}\mu_nC_{ox}\frac{W}{L}(v_{GS}-V_T)^2$

위 그림처럼 채널 길이가 감소하는 채널길이 변조효과(channel-length modulation)로 인해, $i_D$∝$\frac{1}{L}$가 증가한다. 그래서 이 경우, 채널 길이 L은 일정하다고 간주하는 대신, $1+ \lambda v_{DS}$을 곱하여 $i_D$을 보정한다. 즉, 채널길이 변조효과를 고려할 때에는 다음 식을 채택한다.

$i_D=\frac{1}{2}\mu_nC_{ox}\frac{W}{L}(v_{GS}-V_T)^2(1+\lambda v_{DS})$



**※ 항복 상태: v_{DS}\ge BV_{DS}$**

Drain과 기판 사이의 PN 접합에서 애벌란치 항복(avalanche break-down)이 발생한다.



**1.3.4 E-MOSFET의 특성 곡선**

N-channel E-MOSFET의 출력특성 곡선은 아래와 같다.

![[Figure_20]_output_characteristic_curve]({{site.url}}/images/2024-04-07-first/[Figure_20]_output_characteristic_curve.png)