<br><br><br><br>

<br>

<br>
<br>

<h3 style="text-align: center; ">Ψηφιακά Συστήματα H/W σε Χαμηλά Επίπεδα Λογικής ΙΙ</h3>
<h4 style="text-align: center; margin-top: -20px;">Εργασία 2021</h4>


<p style="text-align: center;">Κωνσταντίνος Χατζής</p>

<p style="text-align: center;">ΑΕΜ: 9256</p>

<p style="text-align: center;">kachatzis@ece.auth.gr</p>

<p style="text-align: center;">Ημερομηνία: 8/07/2021</p>

<div style="page-break-after: always; break-after: page;"></div>

<h5>Περιεχόμενα</h5>

[TOC]






​	Το σύνολο των αρχείων που χρησιμοποιήθηκαν για τη συγγραφή της παρούσας αναφοράς, καθώς και ο κώδικας σε Verilog και Matlab μπορεί να βρεθεί στο σύνδεσμο: https://github.com/kostascc/HW2-Project



<div style="page-break-after: always; break-after: page;"></div>
# I. Finite State Machine

## Ι.1. Ανάλυση

​	Στο πρώτο μέρος της εργασίας ασχολούμαστε με την υλοποίηση ενός πεπερασμένου αυτομάτου (FSM). Ακολουθώντας το γράφο του αυτομάτου, σκοπός μας είναι η εξαγωγή των καταστάσεων σε μορφή υλοποιήσιμη για ένα λογικό κύκλωμα. Ευτυχώς, μας δίνεται η δυνατότητα να περιγράψουμε ένα τέτοιο "σύστημα" χωρίς την παρακάτω ανάλυση, χρησιμοποιόντας την απλούστερη συμπεριφορική Verilog. Παρ' όλα αυτά η ανάλυση που γίνεται εδώ θα χρησιμοποιηθεί για την υλοποίηση του κυκλώματος με F και JK Flip Flops.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/fsm_graph.PNG" style="width:25%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: Ο Γράφος του FSM.</figcaption>
</figure>
</td>
</table>
Επομένως γίνεται κωδικοποίηση των καταστάσεων του FSM σύμφωνα με τον παρακάτω πίνακα.

| Κατάσταση | D2   | D1   | D0   |
| --------- | ---- | ---- | ---- |
| A         | 0    | 0    | 1    |
| B         | 1    | 0    | 0    |
| C         | 0    | 1    | 0    |
| D         | 0    | 1    | 1    |
| E         | 0    | 0    | 0    |

​	Στη συνέχεια υπολογίζεται ο πίνακα αληθείας, ο οποίος δείχνει την κατάσταση στην οποία βρίσκεται το σύστημα, και αυτή στην οποία μεταβαίνει συναρτήσει μιας εισόδου.

|  >   |  PS  |  <   | Input |  >   |  NS  |  <   | Output |
| :--: | :--: | :--: | :---: | :--: | :--: | :--: | :----: |
|  D2  |  D1  |  D0  |   X   | D2'  | D1'  | D0'  |   Y    |
|  0   |  0   |  0   |   0   |  0   |  1   |  1   |   0    |
|  0   |  0   |  0   |   1   |  1   |  0   |  0   |   1    |
|  0   |  0   |  1   |   0   |  0   |  0   |  1   |   0    |
|  0   |  0   |  1   |   1   |  1   |  0   |  0   |   1    |
|  0   |  1   |  0   |   0   |  0   |  1   |  0   |   0    |
|  0   |  1   |  0   |   1   |  0   |  0   |  0   |   1    |
|  0   |  1   |  1   |   0   |  0   |  0   |  1   |   0    |
|  0   |  1   |  1   |   1   |  0   |  1   |  0   |   1    |
|  1   |  0   |  0   |   0   |  0   |  1   |  0   |   0    |
|  1   |  0   |  0   |   1   |  0   |  1   |  1   |   0    |

Από τον παραπάνω πίνακα εύκοκλα μπορεί να γίνει εξαγωγή των τελιικών εξισώσεων, με τη χρήση πινάκων Karnaugh.


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/karnaught_d0_white.PNG" style="width:200px; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.1: Πίνακας karnaugh D0'.</figcaption>
</figure>
</td>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/karnaught_d1_white.PNG" style="width:200px; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.2: Πίνακας karnaugh D1'.</figcaption>
</figure>
</td>
</table>


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/karnaught_d2_white.PNG" style="width:200px; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.3: Πίνακας karnaugh D2'.</figcaption>
</figure>
</td>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/karnaught_y_white.PNG" style="width:200px; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.4: Πίνακας karnaugh Y.</figcaption>
</figure>
</td>
</table>
Έτσι παίρνουμε τις τέσσερις παρακάτω εξισώσεις, οι οποίες μας δείχνουν την κατάσταση στην οποία μεταβαίνει το σύστημα συναρτήσει της κατάστασης στην οποία βρίσκεται και της εισόδου του.


$$
\begin{align}
D_0' &= \bar X \bar D_1 \bar D_2 + \bar X D_0 \bar D_2+X \bar D_0 \bar D_1 D_2 \\
D_1' &= \bar X \bar D_0 \bar D_2 + \bar D_0 \bar D_1 D_2 + X D_0 D_1 \bar D_2 \\
D_2' &= \bar D_1 \bar D_2 X \\
Y &= \bar D_2 X
\end{align}
$$

Επομένως το FSM που περιγράφεται στο παρόν κεφάλαιο ανήκει στα συστήματα τύπου *"Mealy"*. 

## Ι.2. Υλοποίηση με συμπεριφορική Verilog

​	Κατά την υλοποίηση με συμπεριφορική Verilog, όπως ήδη ειπώθηκε δεν απαιτείται η χρήση της παραπάνω ανάλυσης. Αντί αυτού, θα χρησιμοποιηθεί απλώς ο πίνακας κωδικοποίησης καταστάσεων για να γίνει απλή περιγραφή των μεταβάσεων του συστήματος.

```verilog
// bFSM.v
module bFSM(
    output reg Y,
    input CLK, RST, X
);
    
    // States
    localparam
        A = 3'b001,
        B = 3'b100,
        C = 3'b010,
        D = 3'b011,
        E = 3'b000;
    reg[2:0] currentState, nextState;

    // Current state control
    always @(posedge CLK or posedge RST)
    begin: STATE_MEMORY
        if (RST) begin
            currentState <= A ;
        end else begin
            currentState <= nextState;
        end
    end

    // Next state control
    always @(currentState or X)
    begin: NEXT_STATE_LOGIC
        case(currentState)
            E: nextState = (X)? B : D;
            A: nextState = (X)? B : A;
            C: nextState = (X)? E : C;
            D: nextState = (X)? C : A;
            B: nextState = (X)? D : C;
            default: nextState = A;
        endcase
    end
    
    // Output (Y) control
    always @(currentState or X)
    begin: OUTPUT_LOGIC
        Y = (X) & (1'b1-currentState[2]);
    end

endmodule
```

​	Εδώ εισάγεται και ένα δοκιμαστικό αρχείο, το οποίο θα βοηθήσει στον έλεγχο της ορθότητας του FSM. Οι σειρές του περιέχουν μια είσοδο ανά κτύπο ρολογιού καθώς και την αναμενόμενη έξοδος του συστήματος. Για την ακρίβεια, το αρχείο ακολουθεί τη μορφή {*RST, X, expectedOut*}, όπου *expectedOut* είναι φυσικά η αναμενόμενη έξοδος *Y*. Το συγκεκριμένο αρχείο θα χρησιμοποιηθεί, μάλιστα, αργότερα και στον έλεγχο ορθότητας των υλοποιήσεων με D και JK Flip Flops.

```verilog
10_0
00_0
01_1
00_0
00_0
01_1
00_0
01_1
10_0
01_1
01_0
01_1
00_0
00_0
01_1
01_1
00_0
00_0
00_0
01_1
00_0
00_0
01_1
11_0
```
​	Μπορούμε, λοιπόν, να παράγουμε ένα Testbench για τον έλεγχο της ορθότητας του συστήματος. Σκοπός μας είναι, πέρα απ' τον έλεγχο στην ορθότητα της περιγραφής, να αποδείξουμε ότι το FSM λειτουργεί όντως σε συνθήκες ασύγχρονων εισόδων. 
```verilog
// bFSM_TB.v
`timescale 10ns/1ns
module bFSM_TB;

    reg CLK, RST, X, expectedY;
    wire Y;
    integer i;
    reg [2:0] testVector[17:0];

    bFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
    
    // Initialize TB
    initial begin
        $readmemb("bFSM_TBVector",testVector);
        CLK = 0;
        i = 0;
        RST = 1; 
        X = 0;
    end

    // Update inputs and expected output
    always@(posedge CLK) begin
        if (i <= 18) begin
            {RST,X,expectedY} = testVector[i];
        end
    end

    // Check Output
    always@(negedge CLK)
    begin
        if(i <= 18) begin
            if(expectedY !== Y) begin
                $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
            end
            if(i <= 18) begin
                i = i+1;
            end
        end
    end

    // After the above well-defined inputs,
    // Check the response on async. inputs.
    initial begin
        #165;   // Wait for the pre-determined vectors to end
        i = 100;// Stop assigning pre-determined values
        #3;
        RST <= 1; // async restart
        X <= 0;
        expectedY <= 0;
        #5;
        RST <= 0;
        expectedY <= 0;
        #10;
        X <= 1; // async input
        expectedY <= 1;
        #2;
        X <= 0;
        expectedY <= 0;
    end

    // Clock
    always begin
        #5 CLK <= ~CLK;
    end

endmodule
```

​	Μετά από εκτέλεση του παραπάνω Testbench, μπορούμε να λαμβάνουμε τις δυο επόμενες κυματομορφές. Στην πρώτη βλέπουμε ότι όντως το σύστημα μεταβαίνει από μια κατάσταση στην επόμενη κατά την ανερχόμενη ακμή του ρολογιού. Επισημαίνεται ότι το σήμα εισόδου *X* τίθεται κοντά στον ανερχόμενο κτύπο ρολογιού, αλλά λίγο αργότερα. Αυτό σημαίνει ότι το FSM δεν μεταβαίνει στην επόμενη κατάσταση για έναν κύκλο του ρολογιού.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/bFSM_1_TB.PNG" style="width:80%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: Behavioural FSM Testbench - Σύγχρονες είσοδοι.</figcaption>
</figure>
</td>
</table>
​	Στη δεύτερη προσωμοίωση παρουσιάζεται και η λειτουργία του FSM για ασύγχρονο *RESET*, καθώς και τι συμβαίνει όταν δοθεί είσοδος *X* στο κύκλωμα λίγο πριν την ανερχόμενη ακμή του ρολογιού. Εδώ, όπως είναι φυσικό, η επόμενη κατάσταση *(nextState)* του συστήματος αλλάζει, και ταυτόχρονα παρατηρείται και μια μεταβολή στην έξοδο *Y*. H έξοδος του συστήματος, λοιπόν, είναι και αυτή ασύγχρονη καθώς το κύκλωμα είναι τύπου *"Mealy"*. 
<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/bFSM_2_TB.PNG" style="width:80%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.6: Behavioural FSM Testbench. - Ασύγχρονες είσοδοι.</figcaption>
</figure>
</td>
</table>


##Ι.3. Υλοποίηση με D-FlipFlop

​	Συνέχεια έχει η υλοποίηση του κυκλώματος με D Flip Flops. Εδώ αναπαρηστούμε την τρέχουσα και επόμενη κατάσταση του συστήματος και την έξοδο και είσοδο των Flip Flops  αντίστοιχα. Εύκολα καταλαβαίνουμε, λοιπόν, ότι θα χρησιμοποιηθούν τρία Flip Flop, ένα για κάθε bit της κωδικοποίησης των καταστάσεων. Η είσοδος των Flip Flop αυτών θα περιέχει συνδυαστική λογική από την τρέχουσα κατάσταση (έξοδο των ίδιων Flip Flop) καθώς και την είσοδο του συστήματος *(X)*.

​	Αρχικά παρουσιάζεται η υλοποίηση του D Flip Flop με συμπεριφορική Verilog, λειτουργίας στην ανερχόμενη ακμή του ρολογιού και με *active-HIGH* σήμα RESET. Σημειώνεται ότι λόγω της φύσης του FSM, το οποίο απαιτεί επανεκίνηση σε θέση διάφορη του μηδενός *(001)*, έχει υλοποιηθεί μια παραλλαγή του D Flip Flop το οποίο περιέχει μια ασύγχρονη είσοδο *PRESET*. Η είσοδος αυτή προκαλεί ασύγχρονη μετάβαση του Flip Flop στη θέση *Q=1*, αντί για *Q=0* που προκαλείται από το *RESET*. Παρ' όλα αυτά, η λειτουργία του *RESET* έχει επιλεχθεί να επεγγράφει αυτή του *PRESET*, κάτι το οποίο φαίνεται και στην επόμενη προσωμοίωση.

```verilog
// d_ff.v
module d_ff (
    output reg Q, Qn,
    input wire D, CLK, RST, PRST
);
    assign Qn = ~Q;
    
    always @(posedge CLK or posedge RST or posedge PRST) 
    begin
        if( RST ) begin
            Q  <= 0;    // Reset
        end else if ( PRST ) begin 
            Q  <= 1;    // Preset
        end else begin
            Q  <= D;    // Set
        end
    end 

endmodule
```

​	Στη συνέχεια ακολουθεί το Testbench του Flip Flop. Εδώ για τον έλεγχο της λειτουργίας του D-FF, προκαλούνται ασύγχρονες είσοδοι (εξού και η παράλλειψη του σήματος ρολογιού στη λογική δοκιμής). Έχει εισαχθεί επίσης ένα σήμα *expectedQ*, το οποίο παρουσιάζει την αναμενόμενη έξοδο του Flip Flop. 

```verilog
// d_ff_TB.v
`timescale 10ns/1ns
module d_ff_TB;

    reg D, CLK, PRST, RST, expectedQ;
    wire Q, Qn;

    d_ff dut(.Q(Q), .Qn(Qn), .D(D), .CLK(CLK), .PRST(PRST), .RST(RST)); 

    // Initialize
    initial begin
        D = 0;
        CLK = 0;
        RST = 1;
        PRST = 0;
        expectedQ = 0;
    end
	
    // Test
    initial begin
        #4;
        RST <= 0;

        #10;
        D <= 1;
        expectedQ <= #1 1;

        #10;
        D <= 0;
        expectedQ <= #1 0;

        #4;
        PRST <= 1;
        expectedQ <= 1;

        #4;
        RST <= 1;
        expectedQ <= 0;

        #2;
        RST <= 0;
        expectedQ <= #1 1;

        #10;
        PRST <= 0;
        expectedQ <= #1 0;

        #10;
        D <= 1;
        expectedQ <= #1 1;
    end
    
    // Clock
    always begin
        #5 CLK <= ~CLK;
    end
endmodule
```

​	Μετά από εκτέλεση του παραπάνω Testbench βλέπουμε ότι το Flip Flop απαντά σωστά σε σύγχρονα και ασύγχρονα σήματα εισόδου. Παρατηρούμε επίσης ότι όντως η λειτουργία *RESET* υπερισχύει όλων των υπολοίπων εισόδων, όπως οφείλει άλλωστε να ισχύει.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/d_ff_TB.PNG" style="width:70%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: D-FF Testbench.</figcaption>
</figure>
</td>
</table>
​	Μετά την κατασκευή του D Flip Flop, μπορούμε να χρησιμοποιήσουμε τις εξισώσεις επόμενης κατάστασης (βλ. [Ι.1.](#Ι.1. ανάλυση)) για την κατασκευή της συνδυαστική λογικής του FSM. H συνδυαστική λογική αυτή δίνεται ως είσοδος στα τρία D-FF, όπου η είσοδος αυτή "περνά" στην έξοδο των Flip Flop στον επόμενο κτύπο ρολογιού, και η επόμενη κατάσταση γίνεται η τρέχουσα. Σημειώνεται ότι γίνεται χρήση της λειτουργίας *PRESET* των Flip Flop, εφαρμόζοντας το σήμα *RESET* στην είσοδο *RESET* στα δυο πρώτα Flip Flop, και στην είσοδο *PRESET* στο τρίτο. Αυτό γίνεται για  την αποκατάσταση του κυκλώματος στη προεπιλεγμένη κατάσταση *Α (001)* μετά από ασύγχρονο παλμό στο σήμα *RESET* του FSM.

```verilog
// dFSM.v
module dFSM (
    output reg Y,
    input wire CLK, X, RST 
);
    reg[2:0] D;
    wire[2:0] Q;

    supply0 gnd;
    
    // Three D-FFs
    d_ff dff[2:0] (
        .D(D), 
        .CLK(CLK), 
        .Q(Q),
        .RST({ {2{RST}}, gnd }),
        .PRST({ {2{gnd}}, RST })
    );

    localparam defState = 3'b001;

    initial begin
        D = defState;
    end

    // Next State Logic
    assign D[2] =   ( ~Q[1] && ~Q[2] && X );

    assign D[1] =   ( ~X && ~Q[0] && ~Q[2]           ) ||
                    (       ~Q[0] && ~Q[1] &&  Q[2]  ) ||
                    (  X &&  Q[0] &&  Q[1] && ~Q[2]  );

    assign D[0] =   ( ~X && ~Q[1] && ~Q[2] ) ||
                    ( ~X &&  Q[0] && ~Q[2] ) ||
                    (  X && ~Q[0] && ~Q[1] && Q[2] );

    // Output Logic
    assign Y = ~Q[2] && X;  

endmodule
```

​	Το Testbench που ακολουθεί είναι ίδιο με αυτό της προηγούμενης υλοποίησης FSM, μιας και οι είσοδοι/έξοδοι είναι ίδιες, όπως και η αναμενόμενη συμπεριφορά του.

```verilog
// dFSM_TB.v
`timescale 10ns/1ns
module dFSM_TB;

    reg CLK, RST, X, expectedY;
    wire Y;
    integer i;

    dFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
    reg [2:0] testVector[17:0];

    // Initialize
    initial begin
        $readmemb("bFSM_TBVector",testVector);
        CLK = 0;
        i = 0;
        RST = 1; 
        X = 0;
    end

    // Set Inputs
    always@(posedge CLK) begin
        if (i <= 18) begin
            {RST,X,expectedY} = testVector[i];
        end
    end

    // Check Output
    always@(negedge CLK)
    begin
        if(i <= 18) begin
            if(expectedY !== Y) begin
                $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
            end
            if(i <= 18) begin
                i = i+1;
            end
        end
    end

    // Asynchronous test
    initial begin
        #165;   // Wait for the pre-determined vectors to end
        i = 100;// Stop assigning pre-determined values

        #3;
        RST <= 1;
        X <= 0;
        expectedY <= 0;

        #5;
        RST <= 0;
        expectedY <= 0;

        #10;
        X <= 1;
        expectedY <= 1;

        #2;
        X <= 0;
        expectedY <= 0;
    end

    // Clock
    always begin
        #5 CLK <= ~CLK;
    end
endmodule
```

​	Παρακάτω παρουσιάζεται η προσωμοίωση του FSM με D Flip Flops. Φυσικά η προσομοίωση αυτή δεν διαφέρει από αυτή του FSM με συμπεριφορική Verilog.


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/dFSM_TB.PNG" style="width:80%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: Testbench του FSM με D-FF.</figcaption>
</figure>
</td>
</table>


##Ι.4. Υλοποίηση με JK-FlipFlop

​	Τέλος, καλούμαστε να υλοποιήσουμε το παραπάνω FSM με JK Flip Flops. Αρχικά παρουσιάζεται η υλοποίηση των Flip Flop με την παραλλαγή του *PRESET* (όπως εξηγήθηκε και παραπάνω).

```verilog
// jk_ff.v
module jk_ff (
    output reg Q, Qn,
    input wire J, K, CLK, RST, PRST 
);
    assign Qn = ~Q;

    always @(posedge CLK or posedge RST or posedge PRST) begin
        if (RST) begin
            Q <= 0; // Reset
        end else if (PRST) begin
            Q <= 1; // Preset
        end else if ( J & K ) begin
            Q <= ~Q;// Switch
        end else if ( J ) begin
            Q <= 1; // Set
        end else if ( K ) begin
            Q <= 0; // Unset
        end else begin
            Q <= 0; // Default: Reset
        end
    end 
endmodule
```

​	Αντίστοιχα με το D Flip Flop του προηγούμενου κεφαλαίου, υλοποιείται και εδώ ένα Testbench για το JK Flip Flop. Εδώ ελέγχεται και πάλι η συμπεριφορά του συστήματος σε σύγχρονες και ασύγχρονες μεταβολές της εξόδου. Γι' αυτό το λόγο έχει παραλληφθεί η χρήση του ρολογιού στη λογική ελέγχου και έχουν εισαχθεί οι αναμενόμενες καταστάσεις του κυκλώματος χειροκίνητα.

```verilog
// jk_ff_TB.v
`timescale 10ns/1ns
module jk_ff_TB;

    reg expectedQ;

    reg J, K, CLK, PRST, RST;
    wire Q, Qn;

    jk_ff dut(
        .Q(Q), 
        .Qn(Qn), 
        .J(J), 
        .K(K),
        .CLK(CLK), 
        .PRST(PRST), 
        .RST(RST)
    ); 

    // Initialize
    initial begin
        J = 0;
        K = 0;
        CLK = 0;
        RST = 1;
        PRST = 0;
        expectedQ = 0;
    end

    // Test
    initial begin
        #4;
        RST = 0;
        #10;
        J <= 1;
        expectedQ <= #1 1;
        #10;
        J <= 0;
        K <= 1;
        expectedQ <= #1 0;
        #10;
        J <= 1;
        K <= 1;
        expectedQ <= #1 ~expectedQ;
        #10;
        J <= 1;
        K <= 1;
        expectedQ <= #1 ~expectedQ;
        #10;
        J <= 0;
        K <= 0;
        #10;
        RST <= 1;
        expectedQ <= 0;
        #10;
        RST <= 0;
        PRST <= 1;
        expectedQ <= 1;
        #10;
        RST <= 1;
        PRST <= 1;
        expectedQ <= 0;
        #10;
        J <= 1;
        K <= 1;
        #10;
        RST <= 0;
        PRST <= 0;
        J <= 0;
        K <= 1;
        expectedQ <= 0;
        #10;
        K <= 0;
    end

    // CLock
    always begin
        #5 CLK <= ~CLK;
    end
endmodule
```

​	Όπως φαίνεται παρακάτω, το JK Flip Flop απαντά σωστά σε μεταβολές των σημάτων *J, K, RESET, PRESET*, και η η έξοδός του ακολουθεί την αναμενόμενη. Τονίζεται και πάλι πως παρόλο που έχει εισαχθεί η παραλλαγή του *PRESET* στο σύστημα, η λειτουργία του *RESET* συνεχίζει να υπερισχύει στη κατάσταση του κυκλώματος.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/jk_ff_TB.PNG" style="width:80%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: JK-FF Testbench.</figcaption>
</figure>
</td>
</table>
​	Στη συνέχεια κατασκευάζουμε το FSM που περιγράφηκε προηγουμένως με JK Flip Flops. Εδώ θα υποστηριχθεί και πάλι η ασύγχρονη λειτουργία του *RESET* με τη μέθοδο που επιλέχθηκε και στο FSM (με D-FF) της προηγούμενης ενότητας. Επομένως η μετατροπή του κυκλώματος για χρήση των JK Flip Flop γίνεται εξαιρετικά απλή: Τα τρία D-FF της προηγούμενης υλοποίησης FSM αντκαθίστανται με τρία JK-FF, όπου η είσοδός τους προκύπτει ως εξής:
$$
J = D\\
K = \bar D
$$

```verilog
// jkFSM.v
module jkFSM (
    output reg Y,
    input wire CLK, X, RST 
);
    reg[2:0] D, J, K;
    wire[2:0] Q;

    supply0 gnd;
    
    // Convert D-FF to JK-FF input
    assign J =  D;
    assign K = ~D;

    jk_ff jkff[2:0] (
        .J(J),
        .K(K),
        .CLK(CLK), 
        .Q(Q),
        .RST({ {2{RST}}, gnd }),
        .PRST({ {2{gnd}}, RST })
    );

    parameter rstState = 3'b001;

    initial begin
        D = rstState;
    end

    // Next State Logic
    assign D[2] =   ( ~Q[1] && ~Q[2] && X );

    assign D[1] =   ( ~X && ~Q[0] && ~Q[2]           ) ||
                    (       ~Q[0] && ~Q[1] &&  Q[2]  ) ||
                    (  X &&  Q[0] &&  Q[1] && ~Q[2]  );

    assign D[0] =   ( ~X && ~Q[1] && ~Q[2] ) ||
                    ( ~X &&  Q[0] && ~Q[2] ) ||
                    (  X && ~Q[0] && ~Q[1] && Q[2] );

    // Output Logic
    assign Y = ~Q[2] && X; 
endmodule
```

​	Για τη δοκιμή του κυκλώματος ακολουθείται η ιδια μέθοδος δοκιμής με αυτή των προηγούμενων υλοποιήσεων FSM.

```verilog
//jkFSM_TB.v
`timescale 10ns/1ns
module jkFSM_TB;

    reg CLK, RST, X, expectedY;
    wire Y;
    integer i;

    jkFSM dut(.CLK(CLK), .RST(RST), .X(X), .Y(Y));
    reg [2:0] testVector[17:0];
	
    // Initialize
    initial begin
        $readmemb("bFSM_TBVector",testVector);
        CLK = 0;
        i = 0;
        RST = 1; 
        X = 0;
    end
	
    // Set inputs
    always@(posedge CLK) begin
        if (i <= 18) begin
            {RST,X,expectedY} = testVector[i];
        end
    end

    // Check output
    always@(negedge CLK)
    begin
        if(i <= 18) begin
            if(expectedY !== Y) begin
                $display("Wrong input for outputs %b, %b!=%b",{RST,X},expectedY,Y);
            end
            if(i <= 18) begin
                i = i+1;
            end
        end
    end

    // Async Test
    initial begin
        #165;   // Wait for the pre-determined vectors to end
        i = 100;// Stop assigning pre-determined values
        #3;
        RST <= 1;
        X <= 0;
        expectedY <= 0;
        #5;
        RST <= 0;
        expectedY <= 0;
        #10;
        X <= 1;
        expectedY <= 1;
        #2;
        X <= 0;
        expectedY <= 0;
    end
	
    // Clock
    always begin
        #5 CLK <= ~CLK;
    end
endmodule
```

​	Η προσομοίωση του FSM με JK Flip Flops δίνει επίσης τα ίδια ακριβώς αποτελέσματα με αυτά των προηγούμενων υλοποιήσεων.  


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_1/writing/jkFSM_TB.PNG" style="width:80%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα I.5: Testbench του FSM με JK-FF.</figcaption>
</figure>
</td>
</table>

<div style="page-break-after: always; break-after: page;"></div>

# II. Απαριθμητής BCD

## ΙΙ.1. Ανάλυση

​	Στο δεύτερο μέρος της εργασίας ασχολούμαστε με την κατασκευή ενός απαριθμητή τεσσάρων ψηφίων *(0000-9999)* κωδικοποίησης BCD, καθώς και με την απεικόνιση των ψηφίων αυτών σε οθόνες LED 7 τμημάτων (ως εξής *"7-Seg. LED"*). Επιλέγεται ότι θα ήταν σπάταλο να γίνει αναλυτική κατασκευή ενός FSM για τον απαριθμητή και εύρεση των εξισώσεων κατάστασής του, εφόσον υπάρχουν ήδη γνωστά κυκλώματα μετρητών. Χρησιμοποιείται, λοιπόν, το παρακάτω κύκλωμα, με τέσσερα T Flip Flops και λιγοστές πύλες AND/OR. Η έξοδος του απαριθμητή είναι σε μορφή *{ABCD}*. Επισημαίνεται ότι η είσοδος (στο παρακάτω σχήμα ως *CLOCK*) του απαριθμητή θεωρείται καθ' όλο το μήκος του κεφαλαίου *ΙΙ* ως ένας απλός active-HIGH παλμός, και όχι ένα ρολόι. Αυτό υποστηρίζεται από την απόφαση να χρησιμοποιηθεί μόνο ένα *Gated Clock* για ολόκληρο το κύκλωμα (βλ [II.5.](#ΙΙ.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs)). Οι παραπάνω αποφάσεις αναλύονται λεπτομερώς στις επόμενες ενότητες.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/counter_circuit.PNG" style="width:85%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Κύκλωμα BCD απαριθμητή με T-FF.</figcaption>
</figure>
</td>
</table>


## ΙΙ.2. Απαριθμητής με T-FlipFlop

​	Για τη κατασκευή του απαριθμητή, αρχικά απαιτείται η υλοποίηση των T Flip Flops με δομική Verilog. Γι' αυτό επιλέχθηκε το κύκλωμα που παράγει ένα JK Flip Flop, από *Master-Slave* συνδεσμολογία με δυο *SR* μανδαλωτές[^fn_tff_github].  Για τη μετατροπή του JK Flip Flop σε T που απαιτείται από τη συγκεκριμένη άσκηση, δεν έχουμε παρά να βραχυκυκλώσουμε τις δυο εισόδους δεδομένων, J και K. Έχει επιλεχθεί, επίσης, ότι απο εδώ και στο εξής θα ακολουθηθεί σχεδίαση με active-HIGH σήματα εισόδου (όπως *RESET*) και τα Flip Flop θα λειτουργούν στην ανερχόμενη ακμή του ρολογιού.

[^fn_tff_github]: Το κύκλωμα αποτελεί παραλλαγή σχεδίου του [Shubham Pandey](https://github.com/spdy1895).

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/master_slave_jk_ff.gif" style="width:60%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: JK-FF από SR μανδαλωτές σε Master-Slave συνδεσμολογία.</figcaption>
</figure>
</td>
</table>

```verilog
// t_ff.v
module t_ff ( 
    output wire Q, Qn,
    input wire RST, T, CLK 
);
wire j, k;
assign j = T;
assign k = T;

wire RSTn, CLKn;
not u_nrst (RSTn, RST);
not u_nclk (CLKn, CLK);

// Slave
nand n0(Q, e, Qn);
nand n1(Qn, f, RSTn, Q);
nand n2(e, c, RSTn, CLK);
nand n3(f, d, CLK);

// Master
nand n4(c, a, d);
nand n5(d, b, c, RSTn);
nand n6(a, j, CLKn, Qn, RSTn);
nand n7(b, k, CLKn, Q);

endmodule
```

​	Για τον έλεγχο του T Flip Flop έχει συνταχθεί το παρακάτω Testbench, όπου γίνεται χρήση ενός δοκιμαστικού αρχείου *(t_ff_TBVector)* με προεπιλεγμένες τιμές εισόδου και αναμενόμενης εξόδου. Σε κάθε ανερχόμενη ακμή του ρολογιού γίνεται έλεγχος της ορθότητας της εξόδου του Flip Flop.

```verilog
// t_ff_TB.v
`timescale 10ns/1ns
module t_ff_TB;

    reg T, CLK, INIT, tmp;
    wire Q, Qbar;
    reg expectedOut, rst;
    integer i;

    t_ff dut( 
        .Q(Q), 
        .Qn(Qbar), 
        .T(T), 
        .CLK(CLK), 
        .RST(INIT) 
    ); 
    reg [2:0] testVector[20:0];

    // Initialize
    initial begin
        $readmemb("t_ff_TBVector",testVector);
        i = 0;
        INIT = 0;
        CLK = 0;
        T = 0;
    end

    // Set Input, expected output
    always@(posedge CLK) begin
        {INIT,T,expectedOut}=testVector[i];#10;
    end

    // Check the output
    always@(posedge CLK) begin
        if(expectedOut !== Q) begin
            $display("Wrong output for inputs %b, %b!=%b",{T},expectedOut,Q);
        end
        #1 i = i + 1;
    end

    // Clock
    always begin
        #5; CLK = ~CLK;
    end
endmodule
```

​	Το αρχείο δοκιμής που ακολουθεί περιέχει τιμές σε μορφή *{RESET, T, expectedOut}*, όπου μια σειρά  χρησιμοποιείται σαν είσοδος στο Flip Flop σε κάθε ανερχόμενη ακμή του ρολογιού.

```
// t_ff_TBVector
10_0
00_0
00_0
00_0
01_0
01_1
01_0
01_1
01_0
01_1
10_0
10_0
```

​	Μετά από εκτέλεση του παραπάνω Testbench διαπιστώνεται ότι το T Flip Flop λειτουργεί ορθά. Δηλαδή η έξοδος του Flip Flop εναλλάσεται σε κάθε ανερχόμενη ακμή του ρολογιού εφόσον το σήμα εισόδου Τ είναι ενεργό, καθώς και μηδενίζεται οποτεδήποτε ενεργοποιηθεί το σήμα *RESET*.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/t_ff_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: T-FF Testbench.</figcaption>
</figure>
</td>
</table>

​	Εφόσον έχει κατασκευαστεί το σύστημα του T Flip Flop, είναι απλή η διασύνδεση τεσσάρων Τ-FF με λιγοστές *AND/OR* πύλες για την κατασκευή του κυκλώματος του απαριθμητή (βλ. [ΙΙ.1.](#ΙΙ.1. Ανάλυση)). Όπως προαναφέρθηκε, έχει γίνει η επιλογή ότι ο απαριθμητής να λειτουργεί με την είσοδο ενός active-HIGH σήματος *EN*, και όχι με τη χρήση της ακμής του ρολογιού. Επισημαίνεται ότι το σήμα *EN* προέρχεται από την έξοδο ενός *Gated Clock*, το οποίο υλοποιείται αργότερα (βλ. [ΙΙ.5.](#ΙΙ.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs)). Η επιλογή αυτή γίνεται καθαρά για λόγους εξοικονόμησης χώρου, καθώς σε περίπτωση που τα T Flip Flops λάμβαναν το σήμα *CLOCK* ξεχωριστά, θα έπρεπε να υλοποιηθούν πολλαπλά *Gated Clocks* (ιδίως όταν αργότερα χρησιμοποιηθούν πολλαπλά ψηφία, επομένως και πολλαπλοί απαριθμητές). 

Επομένως ο BCD απαριθμητής ενός ψηφίου υλοποιείται ως εξής:

```verilog
// BCDcounter.v
module BCDcounter(
    output wire[3:0] ABCD, 
    output wire CARRY,
    input EN, RST
);
    supply1 vdd;
    wire A, B, C, D;
    assign {ABCD[3:0]} = {D,C,B,A};

    wire An, Bn, Cn, Dn;

    assign CARRY = Dn;

    // AND gates
    and u_a1 (n_a1, A, Dn  ),
        u_a2 (n_a2, B, A   ),
        u_a3 (n_a3, D, A   ),
        u_a4 (n_a4, C, n_a2);

    // OR gate
    or  u_o5 (n_o5, n_a3, n_a4);

    // T-FFs
    t_ff u_t[3:0] (
        .T ({vdd, n_a1, n_a2, n_o5}),
        .Q ({A , B , C , D }),
        .Qn({An, Bn, Cn, Dn}),
        .RST(RST),
        .CLK(EN)
    );
endmodule
```

​	Για τον απαριθμητή ενός ψηφίου συντάσσεται και το επόμενο Testbench, όπου δίνεται ένας παλμός αύξησης του μετρητή ανά 100ns.

```verilog
// BCDcounter_TB.v
`timescale 10ns/1ns;
module BCDcounter_TB;

    wire[3:0] ABCD;
    wire CARRY;
    reg EN, RST;
    reg[3:0] expectedOut;

    BCDcounter udp(
        .ABCD(ABCD),
        .RST(RST),
        .EN(EN),
        .CARRY(CARRY)
    );

    // Initialize
    initial begin
        EN = 0;
        RST = 1;
        #9;
        RST = 0;
        EN = 1;
        #120;
        RST = 1;
        expectedOut = 4'b0000;
    end

    // Check
    initial begin
        expectedOut = 4'b0000;
        #15; expectedOut = 4'b0001;
        #10; expectedOut = 4'b0010;
        #10; expectedOut = 4'b0011;
        #10; expectedOut = 4'b0100;
        #10; expectedOut = 4'b0101;
        #10; expectedOut = 4'b0110;
        #10; expectedOut = 4'b0111;
        #10; expectedOut = 4'b1000;
        #10; expectedOut = 4'b1001;
        #10; expectedOut = 4'b0000;
        #10; expectedOut = 4'b0001;
        #10; expectedOut = 4'b0010;
    end

    // Enable Pulse
    always begin
        #5 EN = ~EN;
    end
endmodule
```

​	Μετά από εκτέλεση του παραπάνω Testbench, παρατηρείται ότι ο απαριθμητής ενός ψηφίου λειτουργεί ορθά. Δηλαδή σε κάθε παλμό του ρολογιού το ψηφίο αυξάνεται κατά ένα, και μηδενίζει όταν υπερβεί τον δεκαδικό αριθμό 9. Εδώ φαίνεται επίσης η λειτουργία του *CARRY* που θα χρησιμοποιηθεί σε επόμενα κεφάλαια για τη σύνδεση πολλαπλών απαριθμητών. Το σήμα αυτό απενεργοποιείται δυο παλμούς πριν ο απαριθμητής φτάσει στην αλλαγή δεκάδας (θέση δεκαδικού 9). Όταν ο απαριθμητής μεταβαίνει στη κατάσταση 0 το *CARRY* ενεργοποιείται εκ' νέου. Η ενεργοποίηση αυτή χρησιμοποιείται ως παλμική είσοδος στον επόμενο απαριθμητή για την ενεργοποίησή του. 

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/BCDcounter_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απαριθμητή τεσσάρρων bit.</figcaption>
</figure>
</td>
</table>



##ΙΙ.3. Κωδικοποίηση 7-Segment

​		Για την απεικόνιση ενός BCD ψηφίου σε δεκαδική μορφή χρησιμοποιούνται τα 7-Seg. LEDs. Ένα τέτοιο LED έχει τη μορφή του παρακάτω σχήματος.

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/7SegLED.PNG" style="width:11%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: 7-Segment LED.</figcaption>
</figure>
</td>
</table>
​	Ένα 7-Seg. ψηφίο αποτελείται από επτά εισόδους *(a, b, ... , f, g)* οι οποίες ενεργοποιούν κάθε ένα από τα επτά τμήματα του ψηφίου αντίστοιχα. Οι είσοδοι αυτές είναι είτε active-HIGH, είτε active-LOW ανάλογα με τον τύπο του ψηφίου. Επομένως έχει υιοθετηθεί η εξής συνθήκη για τον τύπο του LED:
$$
\begin{align}
\text{Common Cathode} &\rightarrow \text{LED_type_ctl = 0} \\
\text{Common Anode} &\rightarrow \text{LED_type_ctl = 1} \\
\end{align}
$$
​	Δημιουργώντας τον παρακάτω πίνακα αληθείας όπου αντιστοιχίζεται το κάθε BCD ψηφίο σε μια 7-Seg. απεικόνιση (για LED κοινής καθόδου), εύκολα προκύπτουν οι 7 εξισώσεις μετατροπής BCD σήματος.  


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/BCDto7Seg_Truth_Table.PNG" style="width:50%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Πίνακας αληθείας 7-Segment κωδικοποίησης.</figcaption>
</figure>
</td>
</table>
$$
\begin{align}
a &= A+C+BD+\bar B \bar D \\
b &= \bar B + \bar C \bar D + CD \\
c &= B + \bar C + D \\
d &= \bar B \bar D + C \bar D + B \bar C D + \bar B C + A \\
e &= \bar B \bar D + C \bar D \\ 
f &= A + \bar C \bar D + B \bar C + B \bar D \\
g &= A + B \bar C + \bar B C + C \bar D\\
\end{align}
$$

​	Οι εξισώσεις, λοιπόν, αυτές αποτελούν και τον μετατροπέα λέξης από BCD σε 7-Seg LED. Τέλος, προστίθενται ένας τρισταθής Buffer και ένας τρισταθής Inverter, οι οποίοι λειτουργούν εκ' περιτροπής και ελέγχουν τον τύπο LED στην έξοδο.

```verilog
// BCDto7Seg.v
module BCDto7Seg (
    output wire[6:0] LED,   // 7 Seg.
    input wire[3:0] ABCD,   // BCD
    input LED_type_ctl      // LED type
);

    wire A,B,C,D,a,b,c,d,e,f,g;

    assign {A,B,C,D}  = {ABCD[3:0]}     ;
    assign {LED[6:0]} = {a,b,c,d,e,f,g} ;

    // Inverters
    not u_An (_A, A),
        u_Bn (_B, B),
        u_Cn (_C, C),
        u_Dn (_D, D);

    // AND gates
    and u_BnDn (BnDn, _B, _D),
        u_BD   (BD,    B,  D),
        u_BDn  (BDn,   B, _D),
        u_CnDn (CnDn, _C, _D),
        u_CD   (CD,    C,  D),
        u_CDn  (CDn,   C, _D),
        u_BCn  (BCn,   B, _C),
        u_BnC  (BnC,  _B,  C),
        u_BCnD (BCnD,  B, _C,  D);
    
    // OR gates
    or  // a
        u_a1    (n_a1,    A,    C,   BD),
        u_a0    (na,   n_a1, BnDn      ),
        // b
        u_b0    (nb,     _B, CnDn,   CD),
        // c
        u_c0    (nc,      B,   _C,    D),
        // d
        u_d1    (n_d1, BnDn,  CDn, BCnD),
        u_d0    (nd,   n_d1,  BnC,    A),
        // e
        u_e0    (ne,   BnDn,  CDn      ),
        // f
        u_f1    (n_f1,    A, CnDn,  BCn),
        u_f0    (nf,   n_f1,  BDn      ),
        // g
        u_g1    (n_g1,    A,  BCn,  BnC),
        u_g0    (ng,   n_g1,  CDn      );

    // Tristate Buffers
    // (controlling the LED output type)
    bufif0  u_bf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
    notif1  u_nf[6:0] ({a,b,c,d,e,f,g}, {na,nb,nc,nd,ne,nf,ng}, LED_type_ctl);
endmodule
```

​	Για τον έλεγχο του μετατροπέα χρησιμοποιείται το παρακάτω Testbench, όπου εισάγονται διαδοχικές τιμές τεσσάρων biτ στον μετατροπέα, και ελέγχεται ότι η είσοδος συνάδει με την παραπάνω 7-Seg. κωδικοποίηση.

```verilog
// BCDto7Seg_TB.v
`timescale 10ns/1ns;
module BCDto7Seg_TB;

    wire[6:0] LED;
    reg[3:0] ABCD;
    reg LED_type_ctl;
    reg[6:0] expectedLED;

    BCDto7Seg dut(.LED(LED),.ABCD(ABCD),.LED_type_ctl(LED_type_ctl));

    // Test
    initial begin
        LED_type_ctl = 1'b0;  // Common Cathode
            ABCD = 4'b_0000;//0
            expectedLED = 7'b_1111110;
        #1;	ABCD = 4'b_0001;//1
        	expectedLED = 7'b_0110000;
        #1;	ABCD = 4'b_0010;//2
        	expectedLED = 7'b_1101101;
        #1;	ABCD = 4'b_0011;//3
        	expectedLED = 7'b_1111001;
        #1;	ABCD = 4'b_0100;//4
        	expectedLED = 7'b_0110011;
        #1;	ABCD = 4'b_0101;//5
        	expectedLED = 7'b_1011011;
        #1;	ABCD = 4'b_0110;//6
        	expectedLED = 7'b_1011111;
        #1;	ABCD = 4'b_0111;//7
        	expectedLED = 7'b_1110000;
        #1;	ABCD = 4'b_1000;//8
        	expectedLED = 7'b_11111111;
        #1;	ABCD = 4'b_1001;//9
        	expectedLED = 7'b_11111011;
        
        LED_type_ctl = 1'b1;  // Common Anode
            ABCD = 4'b_0000;//0
            expectedLED = ~(7'b_1111110);
        #1;	ABCD = 4'b_0001;//1
        	expectedLED = ~(7'b_0110000);
        #1;	ABCD = 4'b_0010;//2
            expectedLED = ~(7'b_1101101);
        #1;	ABCD = 4'b_0011;//3
        	expectedLED = ~(7'b_1111001);
        #1;	ABCD = 4'b_0100;//4
        	expectedLED = ~(7'b_0110011);
        #1;	ABCD = 4'b_0101;//5
        	expectedLED = ~(7'b_1011011);
        #1;	ABCD = 4'b_0110;//6
        	expectedLED = ~(7'b_1011111);
        #1;	ABCD = 4'b_0111;//7
        	expectedLED = ~(7'b_1110000);
        #1;	ABCD = 4'b_1000;//8
            expectedLED = ~(7'b_11111111);
        #1;	ABCD = 4'b_1001;//9
        	expectedLED = ~(7'b_11111011);
    end
endmodule
```

​	Μετά από εκτέλεση της προσομοίωσης για το Testbench του μετατροπέα, βλέπουμε ότι έχει οριστεί ένα σωστά ένα σύστημα απεικόνισης BCD ψηφίου σε 7-Seg. LED. Μάλιστα η ορθότητά του συστήματος ισχύει σε LED κοινής καθόδου και ανόδου, όπως φαίνεται από τις επόμενες δυο εικόνες.


<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/BCDto7Seg_1_TB.PNG" style="width:100%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής καθόδου.</figcaption>
</figure>
</td>
</table>

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/BCDto7Seg_2_TB.PNG" style="width:100%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench κωδικοποιητή BCD σε 7-Segment LED κοινής ανόδου.</figcaption>
</figure>
</td>
</table>


## ΙΙ.4. Απαριθμητής τεσσάρων ψηφίων

​	Εφόσον έχει κατασκευαστεί έν

<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d4BCDcounter_1_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απαριθμητή τεσσάρων ψηφίων - Έναρξη κυκλώματος.</figcaption>
</figure>
</td>
</table>



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d4BCDcounter_2_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απαριθμητή τεσσάρων ψηφίων - Αλλαγή δεκάδας.</figcaption>
</figure>
</td>
</table>


## ΙΙ.5. Απεικόνιση απαριθμητή τεσσάρων ψηφίων σε 7-Segment LEDs



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/gated_CLK.PNG" style="width:30%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Κύκλωμα Gated Clock.</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d_ff_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: D-FF Testbench.</figcaption>
</figure>
</td>
</table>







<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d4BCDcounter7Seg_1_TB.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου.</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d4BCDcounter7Seg_2_TB.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής ανόδου.</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_2/writing/d4BCDcounter7Seg_TB__Decade.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench απεικόνισης απαριθμητή τεσσάρων ψηφίων σε 7-Segment LED κοινής καθόδου - Αλλαγή δεκάδας.</figcaption>
</figure>
</td>
</table>









<div style="page-break-after: always; break-after: page;"></div>

# III. Απο/κωδικοποίηση Hamming



## 1. Ανάλυση



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamming_error_correction.PNG" style="width:60%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Πίνακας κωδικοποίησης Hamming (12,5) - Θέσεις των Parity Bits.</figcaption>
</figure>
</td>
</table>


$$
\begin{align}
P_1 &= D_1 \oplus D_3 \oplus D_5 \oplus D_7 \oplus D_9 \oplus D_{11} \oplus D_{13} \oplus D_{15} \oplus D_{17} \\
P_2 &= D_2 \oplus D_3 \oplus D_6 \oplus D_7 \oplus D_{10}  \oplus D_{11}  \oplus D_{14} \oplus D_{15} \\
P_3 &= D_4 \oplus D_5 \oplus D_6 \oplus D_7  \oplus D_{12} \oplus D_{13} \oplus D_{14} \oplus D_{15} \\
P_4 &= D_8 \oplus D_9 \oplus D_{10} \oplus D_{11} \oplus D_{12} \oplus D_{13} \oplus D_{14} \oplus D_{15} \\
P_5 &= D_{16} \oplus D_{17}
\end{align}
$$

$$
\left[ P_5 P_4 P_3 P_2 P_1\right]
$$




## 2. Κωδικοποιητής



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamEncoder125_1_TB.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench κωδικοποιητή - Δυαδική απεικόνιση.</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamEncoder125_2_TB.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Α' μέρος).</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamEncoder125_3_TB.PNG" style="width:95%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench κωδικοποιητή - Δεκαδική απεικόνιση (Β' μέρος).</figcaption>
</figure>
</td>
</table>





## 3. Αποκωδικοποιητής



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamDecoder125_1_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench αποκωδικοποιητή (Α' μέρος).</figcaption>
</figure>
</td>
</table>



<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/hamDecoder125_2_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench αποκωδικοποιητή (Β' μέρος).</figcaption>
</figure>
</td>
</table>







##4. Απο/κωδικοποίηση σε κανάλι θορύβου







<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/test_HD_codec_1_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δυαδική απεικόνιση.</figcaption>
</figure>
</td>
</table>





<table style="width:100%;">
<tr>
<td style="border: none;">
<figure style="text-align:center;">
  <img src="../Exercise_3/writing/test_HD_codec_2_TB.PNG" style="width:90%; border: 1px solid rgb(0 0 0 / 15%)">
  <figcaption>Εικόνα II.0: Testbench Απο/κωδικοποίησης σε κανάλι θορύβου - Δεκαδική απεικόνιση.</figcaption>
</figure>
</td>
</table>







<div style="page-break-after: always; break-after: page;"></div>

# IV. Παράρτημα



## Βιβλιογραφία

ECE/Comp Sci 352 Digital Systems Fundamentals, Charles R. Kime, University of Wisconsin - Madison, 2001 Prentice Hall



##Σημειώσεις
