 2
以矽鍺積體電路製程實現多峰值負微分電阻電路的新奇應用( II ) 
“Novel Applications of Multiple-Peak NDR Circuits  
Based on the BiCMOS Process (II)” 
計畫編號：NSC97-2221-E-168-045 
執行期間：97 年 8 月 1 日 至 98 年 7 月 31 日 
主持人：甘廣宙  崑山科技大學電子系教授 
協同研究人員：蔡澈雄、陳耀煌、梁東雄老師 
計畫參與人員：李昱寬、陳彥汶、陳冠宇研究生 
 
一、 中文摘要 
此研究是以N型MOS-HBT-NDR電路來設
計新型邏輯閘電路，利用單穩態-雙穩態傳輸邏
輯閘(MOBILE)電路的操作原理來實現，並以 
NMOS 元件來控制輸入級電路中 NDR 電路的開
關動作，進而調變整體電路的 I-V 特性曲線。所
提出的電路架構和傳統邏輯閘電路做比較，可以
減少電路複雜度與元件數等優點，並可配合
Si-based 的 CMOS製程與 SiGe-based 的 BiCMOS
製程，將所設計的電路，以積體電路的方式來實
現。 
英文摘要 
This project is based on N-type 
MOS-HBT-NDR circuit to design a new type of 
logic gate circuits, The principle of operation is 
used a monostable-bistable transition logic element 
(MOBILE) logic gates. A NMOS device is used  
to control the input stage circuit of a NDR circuit 
with switching action, and furthermore to modulate    
the I-V characteristic of whole circuits. Compared 
to the traditional circuit, we can reduce the circuit 
complexity and use fewer devices. The design 
circuit could be fabricated by the Si-based system 
of CMOS and SiGe-based BiCMOS process. 
 
二、 計畫的緣由與目的 
積體電路製程發展也由早期的NMOS製
程 ， 逐 漸 進 步 到 Si-based 的 CMOS 製 程 與
SiGe-based的BiCMOS製程。近年來，由於IC製
程的進步，使得製程由0.35μm、0.18μm、0.13μm、
90nm、65nm、再到32nm，元件也逐漸走向奈米
級的領域。而我們元件另一個特點就是由Si為基
底的CMOS標準MOS元件，與SiGe為基底的
BiCMOS標準HBT元件所構成，可隨製程演進而
調整，依然可得到負微分電阻的特性。 
本計畫的目標在於利用金氧半場效電晶體
(MOSFET)與異質接面雙載子電晶體(HBT)的組
合來構建Λ型與N型的負微分電阻元件(negative 
differential resistance device, NDR device)，在此計
畫中我們按其結構分別稱稱此類負微分電阻元
件為【MOS-HBT-NDR】元件，其電流-電壓特
性曲線與傳統負微分電阻元件-共振穿透二極體  
(resonant tunneling diode, RTD)相比較，其電流-
電壓特性曲線具有較佳的調變性，且可由外加電
壓控制其峰值電流(peak current)，且最大的優點
為可與目前晶片設計製作中心(CIC)所提供的
CMOS製程或BiCMOS製程相配合，將相關元件
與應用電路相整合於同一矽晶片上，達到積體電
路化(IC)與系統晶片化(SoC)的目標。 
完成的項目  
1. 以 0.35μm SiGe BiCMOS 製程，成功開發出 
N 型與 Λ 型 MOS-HBT-NDR 負微分電阻
電路。  
2. 以 0.35μm SiGe BiCMOS 製程，成功開發出 
3-peak 並聯型負微分電阻電路 。  
3. 以 0.35μm SiGe BiCMOS 製程，成功開發出 
3-peak 串聯型負微分電阻電路 。  
4. 以 0.35μm SiGe BiCMOS 製程，成功開發出
新型 HBT-NDR 負微分電阻電路。 
5. 以 0.35μm SiGe BiCMOS 製程，成功開發以
新型 HBT-NDR 負微分電阻電路為基礎的單
穩態-雙穩態邏輯閘電路(monostable-bistable 
transition logic element, MOBILE)。  
 
三、 研究方法 
使用三個增強型 N 通道的 MOS 電晶體與一
個異質接面雙載子接面電晶體（HBT）所架構出
N 型 MOS-HBT-NDR 元件。其等效電路圖如圖
一所示。圖二為此電路的 I-V 特性曲線圖。 
操作原理 mn1 的 gate 端與 drain 端相接在一
起，其動作像是一個二極體(非線性電阻)一樣，
它用來調變 hbt1 的輸入 base 端電壓；而 mn2 的
gate 端連接到 hbt1 的 collector 端，它的操作就像
個主動的開關。 
 4
和 VG2和 VG4為截止(OFF )狀態，Vbias、VG3閘極
分別輸入頻率為 200KHz 和 100KHz 的電壓信
號，調變 Vgg3、Vgg5、Vgg6 的電壓，故 VOUT
可得到 INV 閘的邏輯輸出結果。第二個部份主
要是：VG1 和 VG3 為導通 ( ON ) 狀態，VG2 和
VG4為截止( OFF )狀態，VG1、VG3閘極分別輸入
頻率為 200KHz 和 100KHz 的電壓信號，調變
Vgg1、Vgg2、Vgg3、Vgg6 的電壓，故 VOUT可
得到 AND 閘或 OR 閘的邏輯輸出結果。第三個
部份主要是：VG1和 VG3 為導通( OFF )狀態，VG2
和 VG4為截止( ON )狀態，VG2、VG4閘極分別輸
入頻率為 200KHz 和 100KHz 的電壓信號，調變
Vgg3、Vgg4、Vgg5、Vgg6 的電壓，故 VOUT可
得到 NAND 閘或 NOR 閘的邏輯輸出結果。 
 
 
圖四 新型邏輯閘電路圖 
 
表二 新型邏輯閘電路輸入狀態控制表 
 
 
圖五為MOBILE反相器電路圖，原理為將兩
個NDR電路串聯，其各別的特性曲線分別為Load
與Driver。並藉由NDR2和NMOS元件串聯組成的
輸入級電路，以外加偏壓Vin控制NDR2是否導
通，進而調變NDR3 (Driver)的峰值電流的大小，
並且驅動這個電路，而產生轉態，此調變峰值電
流構想為所提出MOBILE反相器的最大特色。 
   在圖六中，當外加偏壓Vbias小於2倍峰值電壓
(peak voltage)2VP時，將會有一個穩態點(stable 
operation point)產生，當外加偏壓Vbias持續增加至
等於)2VP時，也將會只有一個穩態點。當外加偏
壓Vbias持續增加大於2VP時，將會有兩個穩態點
(Q1和Q2)和一個交在負電阻區的非穩態點(Q)產
生，如圖5所示的兩個穩態點，低電位的Q1為邏
輯閘電路中的Low電位，而較高電位的Q2則為邏
輯閘電路中的High電位。 
圖七為MOBILE反相器電路的輸出結果。可
看出Vin輸入Low，輸出為High，當Vin輸入Low，
輸出為High。利用這樣操作原理，設計出以
MOS-HBT-NDR電路組成的MOBILE反相器電
路。 
圖八為MOBILE反相器電路之負載線分析
圖的量測輸出結果。經由波形可看出會和圖4模
擬圖比較有衰減的現象產生，且單顆量測
NDR1，NDR2，NDR3都會發現到有衰減及負電
阻區有波型平緩的現象產生。 
圖九為反相器電路之示波器輸出結果，並和
圖六模擬圖相比較，明顯發現到High點受到單顆
NDR衰減而輸出波形有衰減的影響，而Low點因
圖八可看出MOBILE理論下Q1交在0.3V和輸出
波形為符合結果。 
 
  圖五  MOBILE 反相器電路圖 
 
圖六 MOBILE 反相器電路之負載線分析圖 
 
 6
 
    圖十二 AND 閘負載線分析圖 
 
     圖十三 AND 閘電路輸出結果 
D. 或閘電路設計 
     當輸入 VG1 和 VG3 都沒有任何輸入電壓
時，此時輸出將為 low，當 VG1和 VG3輸入任一
導通時，OR 閘的輸出還是保持在 high，當輸入
兩端的 VG1和 VG3都為高準位時，此時負載電路
的峰值電流已經大於驅動電路的峰值電流，以致
於讓輸出電壓增加為 high，經由負載線我們可以
找到 3 個穩態點(stable operation point)，再把穩
態點上的電壓和輸出波形對照而找到一個低電
位 Q1 和兩個高電位 Q2、Q3。輸出波形如圖十
四和圖十五所示。 
 
   圖十四 OR閘負載線分析圖 
 
    圖十五 OR閘電路輸出結果 
E. 反及閘電路設計 
     當輸入 VG2 和 VG4 都沒有任何輸入電壓
時，此時輸出將為 low，當 VG2和 VG4輸入任一
導通時，NAND 閘的輸出還是保持在 high，當輸
入兩端的 VG2和 VG4都為高準位時，此時負載電
路的峰值電流已經大於驅動電路的峰值電流，以
致於讓輸出電壓增加為 high，經由負載線我們可
以找到 3 個穩態點 (stable operation point)，再把
穩態點上的電壓和輸出波形對照而找到一個低
電位 Q3 和兩個高電位 Q1、Q2。輸出波形如圖
十六和圖十七所示。 
 
 8
構所設計的新型邏輯閘我們可以發現 MOBILE
理論可以找到Low點和High點.並且利用這樣得
理論我們設計出 OR 閘 , AND 閘 , NOR
閘 ,NAND 閘結合在一顆 IC 裡。和傳統的邏輯
電路比較,我們使用的元件更少相對面積更小,更
能節省成本。 
    本研究計畫藉由金屬氧化半導體場效電晶
體(MOSFET)、電阻(R)、與電晶體(HBT)。配合
國家晶片中心(CIC)所提供之 SiGe 0.35μm 3P3M
製程，來達成元件積體化，並與其他相關電路整
合成為一個系統，相關的研究持續進行，並將研
究成果發表於國內外期刊與會議。 
此計畫經費承蒙國科會補助，且晶片的下
線是藉由國家晶片系統設計中心(CIC)安排，使
本研究計畫得以順利完成，特在此感謝。 
五、 成果自評(97/8/1~98/7/31) 
期刊論文發表 
1. Kwang-Jow Gan*, Cher-Shiung Tsai, and 
Dong-Shong Liang, “Design and 
Characterization of the Negative Differential 
Resistance Circuits Using the CMOS and 
BiCMOS Process”, Accepted by Analog 
Integrated Circuits and Signal Processing, 
2009. (SCI) 
2. Kwang-Jow Gan*, Dong-Shong Liang, and 
Cher-Shiung Tsai, “Novel Multiple-Selected 
and Multiple-Valued Memory Design Using 
Negative Differential Resistance Circuits 
Suitable for Standard SiGe-Based BiCMOS 
Process”, Analog Integrated Circuits and 
Signal Processing, Vol. 59, Issue 2, pp. 
161-167, May, 2009. (ISSN:0925-1030) (SCI) 
3. Dong-Shong Liang, Kwang-Jow Gan*, 
Cheng-Chi Tai, Cher-Shiung Tsai, Yi-Jhih Lin, 
"Standard BiCMOS Implementation of a 
Two-Peak Negative Differential Resistance 
Circuit with High and Adjustable 
Peak-to-Valley Current Ratio", The Institute 
of Electronics, Information and 
Communication Engineers (IEICE) 
Transactions on Electronics, Vol. E92-C, No. 
5, May, 2009. (SCI) (ISSN: 0916-8524) 
4. Kwang-Jow Gan*, Dong-Shong Liang, 
Cher-Shiung Tsai, Chun-Ming Wen, and 
Yaw-Hwang Chen, “Design and Fabrication of 
Multiple-Valued Multiplexer Using Negative 
Differential Resistance Circuits and Standard 
SiGe Process”, Solid-State Electronics, Vol. 
52, pp. 882-885, 2008. (SCI) 
5. Kwang-Jow Gan*, Cher-Shiung Tsai, 
Dong-Shong Liang, Chun-Da Tu, and 
Yaw-Hwang Chen, “Multiple-Input NOR 
Logic Design Using Negative Differential 
Resistance Circuits Implemented by Standard 
SiGe Process”, Solid-State Electronics, Vol. 
52, pp. 175-178, 2008. (SCI) 
國際會議論文發表 
1. Chih-Hsiang Chang, Kwang-Jow Gan, 
Chun-Liang Lin, and Jeng-Jong Lu, “The 
Thermal Dissipation Study of Carbon 
Nanotubes uesd in High Power LED” 2009 
International Conference on Materials for 
Advanced Technologies, Singapore, Jun. 
28-Jul. 3, 2009, A00998-02186. (ISBN: 
978-981-08-3380-0) 
2. Dong-Shong Liang, Kwang-Jow Gan,*, 
Jenq-Jong Lu, Cheng-Chi Tai, Cher-Shiung 
Tsai, Geng-Huang Lan, and Yaw-Hwang Chen, 
“Multiple-Valued Memory Design by Standard 
BiCMOS Technique”, 2009 World Congress 
on Computer Science and Information 
Engineering, Los Angeles, California, USA, 
Mar. 31-Apr. 2, 2009, pp.596~599. (ISBN: 
978-0-7695-3507-4) 
3. Kwang-Jow Gan, Dong-Shong Liang, 
Cher-Shiung Tsai, Yaw-Hwang Chen, and 
Cheng-Chi Tai, “Frequency Divider Design 
Using the Combination of Transistors and 
Passive Devices”, 2009 13th International 
Symposium on Antenna Technology and 
Applied Electromagnetics and the Canadian 
Radio Sciences Meeting, Banff conference 
centre, Banff, AB, Canada, February 15 - 18, 
2009. (ISBN: 978-1-4244-2980-6) 
4. Dong-Shong Liang, Cheng-Chi Tai, and 
Kwang-Jow Gan, “Aanlysis of Frequency 
Divider Using Negative Differential Resistance 
Circuit”, 2008 The IASTED International 
Conference on Circuits and Systems, 
Kailua-Kona, Hawaii, USA, Aug 18-20, 2008, 
pp.93~96. (ISBN:978-0-88986-754-3) 
5. J. S. Chang, K. J. Gan, C. L. Lin, and J. J. Lu, 
“Investigation catalyst of the growth quality 
for carbon nanotube”, 2008 IEEE International 
Workshop on Next Generation Electronics 
(IWNE), Kun Shan University, Tainan County, 
Taiwan, 20-21 November 2008, pp. 119-120. 
(ISBN:978-986-6507-04-5) 
6. J. L. Hsu, C. C. Lin, K. J. Gan, and S. Y. Tsai, 
“Microstructural and surface morphology of 
GZO films deposited by sputtering”, 2008 
IEEE International Workshop on Next 
Generation Electronics (IWNE), Kun Shan 
University, Tainan County, Taiwan, 20-21 
November 2008, pp. 87-88. 
崑山科大教師出席國際學術會議報告 
                                             98 年 4 月 8 日   
報告人姓名 甘廣宙 
服務機構 
及職稱 
崑山科技大學 
教授 
會議 
時間 
地點 
March 31- April 2, 2009 
美國洛杉磯 
會議 
名稱 
(中文) 全球電腦科學與資訊工程會議 
(英文) 2009 World Congress on Computer Science and Information Engineering 
(CSIE2009) 
發表論文 
題目 
(中文) 以標準 BiCMOS 技術設計多值記憶器 
(英文) Multiple-Valued Memory Design by Standard BiCMOS Technique  
報告內容應包括下列各項： 
一、 參加會議經過 
本人於三月三十日由台灣搭機赴美國，當晚住在假日旅舘(Holiday Inn)，隔日前往會議所在地
洛杉磯的會議場所“Wilshire Grand ”旅舘，並隨即到二樓的 Rosewood 會議廳的 CSIE2009 註冊
桌辦理報到，並開始參加隔日的論文發表，四月一日我參加 Sierra 廳的＂Computational 
Intelligence & Agent Systems”及 Rosewood 廳的＂Innovative Computer Design”及”Computer 
Analysis and Simulations”的論文發表，並抽空看了在 Wilshire 廳的”Pattern Recognition & 
Computer Applicaions”的論文張貼，吸收了不少先進的人工智慧的想法及應用，及新穎的電腦
分析及模擬的技術，並認識了幾位來自大陸與香港的科學家，大家相談甚歡並留下名片，隔日
早上參加了 Rosewood 廳的 ”Inteligent Systems Applications”及 Wilshire 廳的 ’Inteligent 
Techniques＂，對一些新的研究領域長了不少的見識，下午我在 Wilshire 廳張貼了我此次發表
的論文，題目是：” Multiple-Valued Memory Design by Standard BiCMOS Technique” ，主持人
是 Ling Guan，期間有人問：“為何要以 MOS-HBT-NDR 來設計多值記憶器？”以及“以該種
元件設計多值記憶器有何好處？＂，我回答道：＂MOS-HBT-NDR 可將複雜的電路簡單化，此
種元件的電路適宜使用在高頻電路，它有低雜訊及極佳的工作速度，且製造成本低廉，比目前
常用的共振隧道二極體的 RTD 更適合目前的主流ＢiCMOS 製程，主持會議的主席 Ling Guan
對這篇論文也深表興趣。 
二、 與會心得 
此次的會議舉辦期間會場上，各方學者專家相互交流熱絡，把自己的研究專業領域和與會的朋
友提出自己的看法和分享自己在該方面所獲得的一些成果，這個研討會讓我們也成長了許多。
三、 建議 
國內的研討會雖也常在風光明媚之風景點舉行，但若能多舉辦 IEEE 等級的研討會及找世界各
專業領域的頂尖專家來上課或演講，相信對提昇台灣的科技水平有極大的幫助。 
四、 攜回資料名稱及內容 
論文光碟(2009 World Congress on Computer Science and Information Engineering) 
五、 其他 
 
 
Copyright © 2009 by The Institute of Electrical and Electronics Engineers, Inc. 
All rights reserved. 
 
Copyright and Reprint Permissions: Abstracting is permitted with credit to the source. Libraries may photocopy 
beyond the limits of US copyright law, for private use of patrons, those articles in this volume that carry a code at 
the bottom of the first page, provided that the per-copy fee indicated in the code is paid through the Copyright 
Clearance Center, 222 Rosewood Drive, Danvers, MA  01923. 
 
Other copying, reprint, or republication requests should be addressed to: IEEE Copyrights Manager, IEEE Service 
Center, 445 Hoes Lane, P.O. Box 133, Piscataway, NJ 08855-1331. 
 
The papers in this book comprise the proceedings of the meeting mentioned on the cover and title page. They reflect 
the authors’ opinions and, in the interests of timely dissemination, are published as presented and without change. 
Their inclusion in this publication does not necessarily constitute endorsement by the editors, the IEEE Computer 
Society, or the Institute of Electrical and Electronics Engineers, Inc. 
 
IEEE Computer Society Order Number 3507 
BMS Part #: CFP0960F-CDR 
ISBN 978-0-7695-3507-4 
 
 
Additional copies may be ordered from: 
 
IEEE Computer Society IEEE Service Center IEEE Computer Society 
Customer Service Center 445 Hoes Lane Asia/Pacific Office 
10662 Los Vaqueros Circle P.O. Box 1331 Watanabe Bldg., 1-4-2 
P.O. Box 3014 Piscataway, NJ 08855-1331 Minami-Aoyama 
Los Alamitos, CA 90720-1314 Tel: + 1 732 981 0060 Minato-ku, Tokyo 107-0062 
Tel: + 1 800 272 6657 Fax: + 1 732 981 9667 JAPAN 
Fax: + 1 714 821 4641 http://shop.ieee.org/store/ Tel:  + 81 3 3408 3118 
http://computer.org/cspress 
csbooks@computer.org 
customer-service@ieee.org Fax: + 81 3 3408 3553 
tokyo.ofc@computer.org 
 
Individual paper REPRINTS may be ordered at: <reprints@computer.org> 
Editorial production by Bob Werner 
CD-ROM art production by Joe Daigle/Studio Productions 
 
 
 
 
  
 
IEEE Computer Society 
Conference Publishing Services (CPS) 
http://www.computer.org/cps 
 
E
based on the standard 0.35 µm SiGe BiCMOS process 
provided by the TSMC foundry. 
 
Fig. 1 The configuration of the MOS-HBT-NDR 
circuit. 
 
 
0 0.4 0.8 1.2 1.6
Voltage (V)
0
1
2
3
C
ur
re
nt
 (m
A
)
WMN1=2µm, WMN2=50µm, WMN3=15µm, 
Vgg=3V
first PDR
NDR
second PDR
 
Fig. 2 The simulated I-V curve of the NDR circuit by 
modulating the Vgg as 2.7V, 3V, and 3.3V, 
respectively. 
 
The segment resistance of the I-V characteristic can 
be distinguished with three regions defined as the first 
positive differential resistance (PDR) region, the NDR 
region, and the second PDR region in order. When a 
fixed voltage Vgg is applied to this circuit, and we 
increase the bias VS gradually, the operating condition 
for the first PDR region can be described as MN1 is 
saturated, MN2 is cutoff, HBT is saturated, and MN3 
is cutoff. The NDR region indicates the case as MN1 is 
saturated, MN2 is saturated, HBT is active, and MN3 
is saturated. The second PDR region expresses the 
state as MN1 is saturated, MN2 is linear, HBT1 is 
cutoff, and MN3 is saturated. 
Compared to the RTD, this MOS-HBT-NDR circuit 
has advantages in terms of easy control and fabrication 
by the standard SiGe-based BiCMOS technigue. 
Especially, it is much easier to obtain the multiple-
peak NDR circuit by series-connected or parallel-
connected MOS-HBT-NDR circuits. 
 
3. Multiple-Valued memory design 
 
We connected four MOS-HBT-NDR circuits in 
cascode structure to obtain four-peak I-V 
characteristics. The novel MVM circuit using this four-
peak MOS-HBT-NDR circuit as the driver and four 
constant current sources as the load is shown in Fig. 3.  
 
 
Fig. 3 The circuit configuration of the multiple-valued 
memory. 
 
By suitably arranging the parameters, we can obtain 
the combined I-V curve with four peaks and valleys as 
shown in Fig. 4. The magnitudes of four peak currents 
are designed with different values. The Vgg values are 
designed as Vgg1=Vgg2=1.35 V, Vgg3=1.25 V, and   
Vgg4=1.1V, for the black solid-line shown in Fig. 4. 
The range of the four peak currents are from 0.3 mA to 
0.45 mA. Therefore, the power dissipation is relatively 
low compared to the other RTD-based MVM. 
However, if we adjust the Vgg magnitude with 
597
