# 2021-04-26 (ARM IRQ)

### ARM의 exception 설명 문서

https://developer.arm.com/documentation/102412/latest

>This guide introduces the exception and privilege model in Armv8-A. This guide covers the different types of exceptions in the Arm architecture, and the behavior of the processor when it receives an exception.
>
>This guide is suitable for developers of low-level code, such as boot code or drivers. It is particularly relevant to anyone writing code to set up or manage the exceptions.
>
>At the end of this guide you can [check your knowledge](https://developer.arm.com/documentation/102412/0100/Check-your-knowledge?lang=en). You will be able to list the Exception levels in and state how execution can move between them, and name and describe the Execution states. You will also be able to create a simple AArch64 vector table and exception handler.



IRQ (physical interrupt) 가 발생하면 Exception vector로 뛰게 된다.

EL2로 physical interrupt를 trap 하도록 설정하면, EL2의 vector table로 뛴다. 그런데 physical interrupt가 떴을 때 EL이 EL1인 경우에는 EL2의 vector table 중에 '타깃 레벨보다 낮은 익셉션 레벨에서 익셉션이 발생한 경우' 에 해당하는 offset으로 뛴다.

반면에 EL2 상태에서 physical interrupt가 뜨게 되면 EL2의 vector table 중에 '현재 익셉션 레벨인 경우'에 해당하는 offset으로 뛴다.



### 익셉션이 발생했을 때 ARM이 자동으로 수행하는 동작

>1. ARM 모드일 때는 익셉션에 따라 PC+4 혹은 PC+8을 R14_x(x는 각 익셉션별 동작 모드)에 저장합니다. 만약 Thumb 모드라면 PC+2 또는 PC+4를 R14_x에 저장.
>2. CPSR을 익셉션별 동작 모드에 연결된 SPSR_x에 저장.
>3. CPSR의 동작 모드 비트와 I, T 비트의 값을 각 익셉션과 동작 모드에 맞게 변경.
>4. SCTLR의 EE 비트 값에 따라 E 비트를 설정.
>5. SCTLR의 TE 비트 값에 따라 T 비트를 설정.
>6. PC의 값을 익셉션 벡터 위치로 강제 변경.

https://medium.com/@baewonchan1/%EC%9E%84%EB%B2%A0%EB%94%94%EB%93%9C-os-%EA%B0%9C%EB%B0%9C-%ED%94%84%EB%A1%9C%EC%A0%9D%ED%8A%B8-a-1%EC%9E%A5-2940dc4c4335

![img](http://pds10.egloos.com/pds/200906/04/90/c0098890_4a27ab4a96429.jpg)

https://kjt9109.tistory.com/entry/%EC%9E%84%EB%B2%A0%EB%94%94%EB%93%9C-OS-%EA%B0%9C%EB%B0%9C-%ED%94%84%EB%A1%9C%EC%A0%9D%ED%8A%B8-A



### SPSR은 자동으로 저장됨

>SP1 register used for the kernel stack (running in EL1) 
>
>	- Default 8KB size
>
>SP0 used for the user stack (running in EL0)
>
>Returning to user is done with the ERET instruction
>
>- Registers restored from the kernel stack (pt_regs) by the return code
>
>- Return address automatically restored from the ELR register
>
>- PSTATE automatically returned from SPSR 
>
>- Mode switching to EL0_SP0
>
>- AArch64/AArch32 execution state selected by the PSTATE.nRW bit
>
>Kernel entered at EL1 as a result of an exception
>
>- Mode switching to EL1_SP1 and AArch64
>
>- Return address automatically saved to ELR
>
>- PSTATE automatically saved to SPSR 

https://events.static.linuxfound.org/images/stories/pdf/lcna_co2012_marinas.pdf

![img](http://pds15.egloos.com/pds/200908/07/90/c0098890_4a7c1efc31cc4.jpg)

![img](http://pds15.egloos.com/pds/200908/07/90/c0098890_4a7c1ee877e78.jpg)

> 위의 그림에서 볼 수 있듯이, ARM은 User, Fast Interrupt, Interrupt, Supervisor, Abort, System, Undefined 이렇게 모두 7개의 동작 Mode에서 동작을 합니다. 이 동작 mode는 CPSR이라는 Register의 [4:0]까지의 5bit로 구분이 되면 CPSR의 Register [4:0]의 값이 어떻게 setting되느냐에 따라 mode가 구분이 되며 그 mode에서의 특성이 결정되는 이치 이지요.

http://recipes.egloos.com/v/4986862



### Exception vector table setting in hypervisor

xen/arch/arm/arm64/entry.S

(https://github.com/xen-project/xen/blob/master/xen/arch/arm/arm64/entry.S)

```c
/*
 * Exception vectors.
 */
        .macro  ventry  label
        .align  7
        b       \label
        .endm

        .align  11
ENTRY(hyp_traps_vector)
        ventry  hyp_sync_invalid            /* Synchronous EL2t */
        ventry  hyp_irq_invalid             /* IRQ EL2t */
        ventry  hyp_fiq_invalid             /* FIQ EL2t */
        ventry  hyp_error_invalid           /* Error EL2t */

        ventry  hyp_sync                    /* Synchronous EL2h */
        ventry  hyp_irq                     /* IRQ EL2h */
        ventry  hyp_fiq_invalid             /* FIQ EL2h */
        ventry  hyp_error                   /* Error EL2h */

        ventry  guest_sync                  /* Synchronous 64-bit EL0/EL1 */
        ventry  guest_irq                   /* IRQ 64-bit EL0/EL1 */
        ventry  guest_fiq_invalid           /* FIQ 64-bit EL0/EL1 */
        ventry  guest_error                 /* Error 64-bit EL0/EL1 */

        ventry  guest_sync_compat           /* Synchronous 32-bit EL0/EL1 */
        ventry  guest_irq_compat            /* IRQ 32-bit EL0/EL1 */
        ventry  guest_fiq_invalid_compat    /* FIQ 32-bit EL0/EL1 */
        ventry  guest_error_compat          /* Error 32-bit EL0/EL1 */
```

실제로 gic가 불렸을 때 trap 되는 call stack

```
Xen call trace:
gic-v2.c#gicv2_irq_disable+0x10/0xa0
vgic_disable_irqs+0x108/0x138 (LR)
vgic_disable_irqs+0x108/0x138
vgic-v2.c#vgic_v2_distr_mmio_write+0x518/0x808
try_handle_mmio+0x1e0/0x210
traps.c#do_trap_stage2_abort_guest+0x180/0x134
do_trap_guest_sync+0x5d0/0x5d4
entry.o#guest_sync_compat+0xa8/0xdc
```

이와 비슷한 내용을 설명한 부분 (책: 디버깅을 통해 배우는 리눅스 커널의 구조와 원리)

그러나 arm32 기준이다.

http://egloos.zum.com/rousalome/v/10019968



### Exception vector table setting in kernel

kernel v5.12

arch/arm64/kernel/entry.S

(https://elixir.bootlin.com/linux/latest/source/arch/arm64/kernel/entry.S)

```c
/*
 * Exception vectors.
 */
	.pushsection ".entry.text", "ax"

	.align	11
SYM_CODE_START(vectors)
	kernel_ventry	1, sync_invalid			// Synchronous EL1t
	kernel_ventry	1, irq_invalid			// IRQ EL1t
	kernel_ventry	1, fiq_invalid			// FIQ EL1t
	kernel_ventry	1, error_invalid		// Error EL1t

	kernel_ventry	1, sync				// Synchronous EL1h
	kernel_ventry	1, irq				// IRQ EL1h
	kernel_ventry	1, fiq_invalid			// FIQ EL1h
	kernel_ventry	1, error			// Error EL1h

	kernel_ventry	0, sync				// Synchronous 64-bit EL0
	kernel_ventry	0, irq				// IRQ 64-bit EL0
	kernel_ventry	0, fiq_invalid			// FIQ 64-bit EL0
	kernel_ventry	0, error			// Error 64-bit EL0

#ifdef CONFIG_COMPAT
	kernel_ventry	0, sync_compat, 32		// Synchronous 32-bit EL0
	kernel_ventry	0, irq_compat, 32		// IRQ 32-bit EL0
	kernel_ventry	0, fiq_invalid_compat, 32	// FIQ 32-bit EL0
	kernel_ventry	0, error_compat, 32		// Error 32-bit EL0
#else
	kernel_ventry	0, sync_invalid, 32		// Synchronous 32-bit EL0
	kernel_ventry	0, irq_invalid, 32		// IRQ 32-bit EL0
	kernel_ventry	0, fiq_invalid, 32		// FIQ 32-bit EL0
	kernel_ventry	0, error_invalid, 32		// Error 32-bit EL0
#endif
SYM_CODE_END(vectors)
```

kernel v4.x 대에서는 `ENTRY(vetors)` 와 `END(vectors)` 로 되어있었는데, v5.x 에서는 `SYM_CODE_START(vectors)` 와 `SYM_CODE_END(vectors)` 로 되어있다.



### Program Status Register

PSR(Program Status Register) 에는 CPSR (Current PSR) 과 SPSR (Saved PSR) 2 가지가 있다.

CPSR은 condition flag, reserved, extension, control 구간으로 나뉜다.

http://recipes.egloos.com/v/5618965

![img](http://pds23.egloos.com/pds/201201/04/90/c0098890_4f03cbff04023.jpg)



### SPSR

 **3-1. SPSR (Saved Program Status Register)과 PSTATE (Processor state)**

> **Processor State (PSTATE)**

: AArch64 (ARM64)에서는 ARMv7의 **CPSR (Current Program Status Register)**과 directly 연결되는 개념을 갖고 있지 않다. 그 대신 AArch64에서는 CPSR field의 각 값을 PSTATE로 정의하였다.

PSTATE는 아래와 같은 정보를 포함한다.

: **ALU flags, Execution state, Exception level, and the processor branches**

![img](https://blog.kakaocdn.net/dn/omRLx/btqDaiKfNRk/Vt7AQhJqDjxKw2vLFUuJNK/img.png)

>(Exception 발생 → PSTATE를 SPSR_ELn에 저장 → 현재 address를 ELR_ELn에 저장 → Exception handler로 분기 → ERET → SPSR_ELn을 통한 PSATE 복원 → ELR_ELn으로 PC restore → Execution)

https://gongpd.tistory.com/9



ARM 문서의 SPSR 설명

>The SPSR_EL*n* is updated (where *n* is the Exception level where the exception is taken), to store the PSTATE information that is required to correctly return at the end of the exception.

https://developer.arm.com/documentation/100933/0100/Exception-handling



### physical interrupt vs. virtual interrupt

vIRQ는 EL2에서 EL0나 EL1으로 IRQ를 routing 해주는 것이다.

https://developer.arm.com/documentation/102142/latest/Virtualizating-exceptions

다음과 같은 순서로 이루어진다.

![Example sequence for forwarding a virtual interrupt](https://documentation-service.arm.com/static/602a712462b3ab66934ed42e?token=)



>The diagram illustrates these steps:
>
>1. The physical peripheral asserts its interrupt signal into the GIC.
>2. The GIC generates a physical interrupt exception, either IRQ or FIQ, which gets routed to EL2 by the configuration of `HCR_EL2.IMO/FMO`. The hypervisor identifies the peripheral and determines that it has been assigned to a VM. It checks which vCPU the interrupt should be forwarded to.
>3. The hypervisor configures the GIC to forward the physical interrupt as a virtual interrupt to the vCPU. The GIC will then assert the vIRQ or vFIQ signal, but the processor will ignore this signal while it is executing in EL2.
>4. The hypervisor returns control to the vCPU.
>5. Now that the processor is in the vCPU (EL0 or EL1), the virtual interrupt from the GIC can be taken. This virtual interrupt is subject to the `PSTATE` exception masks.

HCR_EL2 뿐만 아니라 SCR_EL3에도 IMO 비트가 있다. HCR_EL2의 IMO를 1로 설정하면 익셉션이 발생했을 때 EL2용 벡터 위치가 저장된 VBAR_EL2로 뛰게 된다.

http://jake.dothome.co.kr/2020/03/

SCR_EL3의 IMO가 설정되면 마찬가지로 VBAR_EL3로 뛸 것이다.

VBAR_EL3 = Vector Base Address Register, EL3

https://developer.arm.com/documentation/ddi0500/e/system-control/aarch64-register-descriptions/vector-base-address-register--el3



IRQ Stack: IRQ가 떴을 때 사용하는 스택 공간

http://egloos.zum.com/rousalome/v/9966360



SWI (Software interrupt)

https://shinluckyarchive.tistory.com/274

SWI의 대표적인 예 중 하나는 System Call 이다. (SVC 같은 것)

http://recipes.egloos.com/5037342

Software interrupt는 vs. Hardware interrupt이고,

Virtual interrupt는 vs. physical interrupt이다.



Q. vCPU 의 개념



ELR, SPSR은 익셉션 발생시 자동 저장된다.

https://events.static.linuxfound.org/images/stories/pdf/lcna_co2012_marinas.pdf



### Boot code Application Note for ARMv8-A Processors

exception 초기화, register 초기화, MMU & Cache 설정

http://classweb.ece.umd.edu/enee447.S2019/baremetal_boot_code_for_ARMv8_A_processors.pdf



### 문제 상황 정리

Little Kernel을 EL2 로 돌렸는데, 기존의 Little Kernel은 EL1에서 동작하는 것을 베이스로 코드가 작성되어있다. EL2에서 interrupt가 발생하였을 때, interrupt를 처리하고 다시 돌아왔을 때 SPSR이 훼손되어있었다.

위에서 정리한 바에 따르면 SPSR은 ARM에서 자동 저장되어야하는 것인데, 훼손된 것은 interrupt 처리 중에 fiq 등의 간섭을 받아서 해당 값이 손실된 것으로 보인다.

(LK의 주석을 보면 FIQ를 enable하기 전에 SPSR을 일부러 저장하도록 코드를 작성하였다고 되어있다.)

따라서 interrupt 처리시에 EL2의 SPSR이 저장되도록 코드가 작성되었을 때, 문제가 해결되었다.



lk/arch/arm64/exception.S

 (https://github.com/littlekernel/lk/blob/master/arch/arm64/exceptions.S)

```c
.macro regsave_short
sub  sp, sp, #32
push x16, x17
push x14, x15
push x12, x13
push x10, x11
push x8, x9
push x6, x7
push x4, x5
push x2, x3
push x0, x1
mrs  x0, sp_el0
mrs  x1, elr_el1
mrs  x2, spsr_el1
stp  lr, x0, [sp, #regsave_short_offset]
stp  x1, x2, [sp, #regsave_short_offset + 16]
.endm
    
.macro regrestore_short
ldp  lr, x0, [sp, #regsave_short_offset]
ldp  x1, x2, [sp, #regsave_short_offset + 16]
msr  sp_el0, x0
msr  elr_el1, x1
msr  spsr_el1, x2
pop x0, x1
pop x2, x3
pop x4, x5
pop x6, x7
pop x8, x9
pop x10, x11
pop x12, x13
pop x14, x15
pop x16, x17
add sp, sp, #32
.endm
    
.macro irq_exception
    regsave_short
    msr daifclr, #1 /* reenable fiqs once elr and spsr have been saved */
    mov x0, sp
    bl  platform_irq
    cbz x0, .Lirq_exception_no_preempt\@
    bl  thread_preempt
.Lirq_exception_no_preempt\@:
    msr daifset, #1 /* disable fiqs to protect elr and spsr restore */
    b   arm64_exc_shared_restore_short
.endm
```



수정 부분

```c
.macro regsave_short
    push x0, x1
    mov x0, sp // 원래 코드는 mrs  x0, sp_el0 를 이용하는데, 여긴 수정 필요가 있는지?
    
    push lr, x0 // bl로 뛰기 전에 lr값 저장 필요, 그렇지 않으면 bl 처리하고 돌아왔을 때 원래 가지고 있던 lr 값이 사라진다. => 원래도 stp lr, x0 [sp, #regsave_short_offset] 부분이 있는데 그 앞에 함수를 넣어서 그런 것 같기도 하다. el2의 lr이 아니라 현재의 lr인 이유는 무엇일까? vector table로부터 여기까지 올 때 macro로 이어져있기 때문에 돌아갈 lr이 어디인지 모르겠다. EL2 에서 돌다가 EL2에 interrupt를 처리하게 되어서 현재 lr이 el2의 lr이라서 그런 것일 수도 있을 것 같다. 혹은 첫 시작이 LOCAL FUNCTION 이었기 때문에...
    bl elr_spsr_save // 여기에 직접 macro 로 이어지도록 하는 방법도 있다. (#2)
    pop lr, x0
    
.macro regrestore_short
    ldp  lr, x0, [sp, #regsave_short_offset]
	ldp  x1, x2, [sp, #regsave_short_offset + 16]
	mov sp, x0 // 여기도 원래 코드는 msr sp_el0, x0 를 이용한다.
    
    push lr, x0 // 위의 코드의 설명과 동일
    bl elr_spsr_restore
    pop lr, x0
    
// #1 bl로 함수로 뛰게 구현하는 방법 
LOCAL_FUNCTION(elr_spsr_save)
    mrs x3, CurrentEL
    cmp x3, #(0b01 << 2)
    bne 1f
    /* Current Exception Level is EL1 */
    mrs x1, elr_el1
    mrs x2, spsr_el1
    ret
1:
	/* Current Exception Level is EL2 */
	mrs x1, elr_el2
    mrs x2, spsr_el2
    ret
LOCAL_FUNCTION(elr_spsr_restore)
    mrs x3, CurrentEL
    cmp x3, #(0b01 << 2)
    bne 1f
    /* Current Exception Level is EL1 */
    msr elr_el1, x1
    msr spsr_el1, x2
    ret
1:
	/* Current Exception Level is EL2 */
	msr elr_el2, x1
    msr spsr_el2, x2
    ret
        
// #2 .macro로 구현하는 방법
//.macro regsave_short => macro를 function으로 변경하였다. (이거로 뛸 때 lr 훼손 되지 않는 것인지? LOCAL FUNCTION은 bl 함수와 다른 구현인 것인지?)
LOCAL_FUNCTION(regsave_short)
    mrs x0, sp_el0
    
    mrs x3, CurrentEL
    cmp x3, #(0b01 << 2)
    bne .regsave_short_currentEL2
    
    /* Current Exception Level is EL1 */
    mrs x1, elr_el1
    mrs x2, spsr_el1
    b .regsave_short_end
        
    /* Current Exception Level is EL2 */
.regsave_short_currentEL2 //=> 이건 macro가 아닌데 이름을 왜 이렇게 지은 것인지? ret는 맨 아래에 있으니 문제는 없다.
    mrs x1, elr_el2
    mrs x2, spsr_el2

.regsave_short_end:
	stp lr, x0, [sp, #regsave_short_offset]
    stp x1, x2, [sp, #regsave_short_offset + 16]
    ret // macro인데 ret을 쓴 이유는??! => 지금 LOCAL FUNCTION 안이기 때문에...
//.endm
        
//.macro regrestore_short => macro를 function으로 변경하였다.
LOCAL_FUNCTION(regrestore_short)
        ldp lr, x0, [sp, #regsave_short_offset]
        ldp x1, x2, [sp, #regsave_short_offset + 16]
        msr sp_el0, x0
        
        mrs x3, CurrentEL
        cmp x3, #(0b01 << 2)
        bne .regstore_short_currentEL2
        
        /* Current Exception Level is EL1 */
        msr elr_el1, x1
        msr spsr_el1, x2
        b .regrestore_short_end
        
        /* Current Exception Level is EL2 */
.regrestore_short_currentEL2:
	msr elr_el2, x1
    msr spsr_el2, x2
    
.regrestore_short_end:
	pop x0, x1
    pop x2, x3
    //...
    pop x16, x17
    add sp, sp, #32
    ret
//.endm
```



참고

lr 저장과 관련된 문서

```c
void __irq **IRQ_Handler** (void)
{
   customer_isr();
}
```

요런 함수를 만들어 놓으면, 이렇게 IRQ mode에 들어왔을 때 해야할 일을 자동으로 만들어준다.

 ```assembly
IRQ_Handler

  STMFD sp!,{r0-r4,r12,lr}
  BL customer_isr

  LDMFD sp!,{r0-r4,r12,lr}
  SUBS pc,lr,#4
 ```

http://recipes.egloos.com/5085137



참고

el0_irq 는 kernel_entry 라는 매크로를 실행시킴

그러면 x0~x29 레지스터 값을 스택에 push하고, PC를 얻어오고, SPSR 레지스터를 업데이트하고,

lr과 sp 주소를 스택에 push하고, 프로그램 카운터를 stack에 push한다.

```c
#해당 코드
	.macro	kernel_entry, el, regsize = 64
	sub	sp, sp, #S_FRAME_SIZE //<<--[1]
	.if	\regsize == 32
	mov	w0, w0				// zero upper 32 bits of x0
	.endif
	stp	x0, x1, [sp, #16 * 0] //<<-[2]
	stp	x2, x3, [sp, #16 * 1]
	stp	x4, x5, [sp, #16 * 2]
	stp	x6, x7, [sp, #16 * 3]
	stp	x8, x9, [sp, #16 * 4]
	stp	x10, x11, [sp, #16 * 5]
	stp	x12, x13, [sp, #16 * 6]
	stp	x14, x15, [sp, #16 * 7]
	stp	x16, x17, [sp, #16 * 8]
	stp	x18, x19, [sp, #16 * 9]
	stp	x20, x21, [sp, #16 * 10]
	stp	x22, x23, [sp, #16 * 11]
	stp	x24, x25, [sp, #16 * 12]
	stp	x26, x27, [sp, #16 * 13]
	stp	x28, x29, [sp, #16 * 14] //<<-[3]
//
    mrs	x22, elr_el1 //<<--[4]
	mrs	x23, spsr_el1 //<<--[5]
	stp	lr, x21, [sp, #S_LR] //<<--[6]
	stp	x22, x23, [sp, #S_PC] //<<--[7]
```

http://egloos.zum.com/rousalome/v/9966875



ARMv8 질문

CurrentEL 정보에 직접 접근 가능

```assembly
MRS   X0, CurrentEL
```

https://community.arm.com/developer/ip-products/processors/f/cortex-a-forum/6970/confusion-about-exception-level-of-armv8



irq와 fiq 설명 (임베디드 레시피)

http://recipes.egloos.com/4988641



### FIQ 설명

Fast interrupt request 의 약자이다. 동작 특성은 IRQ와 동일하지만 FIQ가 IRQ 보다 빠르다 FIQ 익셉션 동작 모드는 별도로 R8~R12까지의 레지스터를 가지고 있기 때문이다 펌웨어에서 인터럽트 처리할 때 R8~R12만 사용하도록 코드를 작성하면 레지스터를 백업하고 복구하는 시간을 사용하지 않아도 된다고 한다.

https://kjt9109.tistory.com/entry/%EC%9E%84%EB%B2%A0%EB%94%94%EB%93%9C-OS-%EA%B0%9C%EB%B0%9C-%ED%94%84%EB%A1%9C%EC%A0%9D%ED%8A%B8-A



daifclr과 daifset 사용 방법

clr은 mask를 clear해서 enable하는 것이고, daifset은 mask를 세팅해서 disable하는 것이다.

https://kimbyungnam.github.io/os/2019/11/05/3.1/



어셈블러 지시자 정리

http://forum.falinux.com/zbxe/index.php?document_srl=550700&mid=lecture_tip

https://community.arm.com/developer/ip-products/processors/b/processors-ip-blog/posts/useful-assembler-directives-and-macros-for-the-gnu-assembler



macro와 procedure 차이 정리

![Difference Between Macro and Procedure - Comparison Summary](https://pediaa.com/wp-content/uploads/2019/06/Difference-Between-Macro-and-Procedure-Comparison-Summary.jpg)

https://pediaa.com/what-is-the-difference-between-macro-and-procedure/