Fitter report for ledMatrix_v5
Tue Mar 07 18:00:29 2023
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. |ledMatrix|blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|ALTSYNCRAM
 26. |ledMatrix|redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|ALTSYNCRAM
 27. |ledMatrix|greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|ALTSYNCRAM
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 07 18:00:29 2023       ;
; Quartus Prime Version              ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                      ; ledMatrix_v5                                ;
; Top-level Entity Name              ; ledMatrix                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 780 / 49,760 ( 2 % )                        ;
;     Total combinational functions  ; 780 / 49,760 ( 2 % )                        ;
;     Dedicated logic registers      ; 39 / 49,760 ( < 1 % )                       ;
; Total registers                    ; 39                                          ;
; Total pins                         ; 14 / 360 ( 4 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 12,288 / 1,677,312 ( < 1 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.3%      ;
;     Processor 3            ;   5.2%      ;
;     Processor 4            ;   5.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 892 ) ; 0.00 % ( 0 / 892 )         ; 0.00 % ( 0 / 892 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 892 ) ; 0.00 % ( 0 / 892 )         ; 0.00 % ( 0 / 892 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 874 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/ledMatrix_v5.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 780 / 49,760 ( 2 % )         ;
;     -- Combinational with no register       ; 741                          ;
;     -- Register only                        ; 0                            ;
;     -- Combinational with a register        ; 39                           ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 634                          ;
;     -- 3 input functions                    ; 96                           ;
;     -- <=2 input functions                  ; 50                           ;
;     -- Register only                        ; 0                            ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 720                          ;
;     -- arithmetic mode                      ; 60                           ;
;                                             ;                              ;
; Total registers*                            ; 39 / 51,509 ( < 1 % )        ;
;     -- Dedicated logic registers            ; 39 / 49,760 ( < 1 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 59 / 3,110 ( 2 % )           ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 14 / 360 ( 4 % )             ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 2 / 182 ( 1 % )              ;
; UFM blocks                                  ; 0 / 1 ( 0 % )                ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 12,288 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 1,677,312 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 3                            ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1.2% / 1.2% / 1.3%           ;
; Peak interconnect usage (total/H/V)         ; 17.0% / 17.5% / 16.3%        ;
; Maximum fan-out                             ; 1359                         ;
; Highest non-global fan-out                  ; 67                           ;
; Total fan-out                               ; 1941                         ;
; Average fan-out                             ; 2.23                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 780 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 741                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 39                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 634                  ; 0                              ;
;     -- 3 input functions                    ; 96                   ; 0                              ;
;     -- <=2 input functions                  ; 50                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 720                  ; 0                              ;
;     -- arithmetic mode                      ; 60                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 39                   ; 0                              ;
;     -- Dedicated logic registers            ; 39 / 49760 ( < 1 % ) ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 59 / 3110 ( 2 % )    ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 14                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 12288                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 2 / 182 ( 1 % )      ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 36                   ; 2                              ;
;     -- Registered Input Connections         ; 35                   ; 0                              ;
;     -- Output Connections                   ; 2                    ; 36                             ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3175                 ; 48                             ;
;     -- Registered Connections               ; 2169                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 38                             ;
;     -- hard_block:auto_generated_inst       ; 38                   ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 2                              ;
;     -- Output Ports                         ; 12                   ; 2                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock_50  ; P11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; global_AR ; C10   ; 7        ; 51           ; 54           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; matrix_B1     ; V8    ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_B2     ; W8    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_CBA[0] ; AB12  ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_CBA[1] ; W12   ; 4        ; 46           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_CBA[2] ; AA14  ; 4        ; 51           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_LE     ; AB13  ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_OE     ; Y11   ; 4        ; 36           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_R1     ; V10   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_R2     ; W10   ; 3        ; 24           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_V1     ; V9    ; 3        ; 31           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_V2     ; W9    ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; matrix_clock  ; W13   ; 4        ; 46           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 48 ( 15 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 48 ( 13 % ) ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 0 / 60 ( 0 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 52 ( 2 % )  ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; matrix_CBA[2]                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; matrix_CBA[0]                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 183        ; 4        ; matrix_LE                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; global_AR                                      ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clock_50                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; matrix_B1                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 160        ; 3        ; matrix_V1                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 162        ; 3        ; matrix_R1                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; matrix_B2                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 144        ; 3        ; matrix_V2                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ; 146        ; 3        ; matrix_R2                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; matrix_CBA[1]                                  ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ; 195        ; 4        ; matrix_clock                                   ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; matrix_OE                                      ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clock_50                                                            ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 5   ; 20.0 MHz         ; 0 (0 ps)    ; 1.50 (208 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; matrix_clock  ; Incomplete set of assignments ;
; matrix_LE     ; Incomplete set of assignments ;
; matrix_OE     ; Incomplete set of assignments ;
; matrix_CBA[0] ; Incomplete set of assignments ;
; matrix_CBA[1] ; Incomplete set of assignments ;
; matrix_CBA[2] ; Incomplete set of assignments ;
; matrix_R1     ; Incomplete set of assignments ;
; matrix_V1     ; Incomplete set of assignments ;
; matrix_B1     ; Incomplete set of assignments ;
; matrix_R2     ; Incomplete set of assignments ;
; matrix_V2     ; Incomplete set of assignments ;
; matrix_B2     ; Incomplete set of assignments ;
; global_AR     ; Incomplete set of assignments ;
; clock_50      ; Incomplete set of assignments ;
+---------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                              ; Entity Name     ; Library Name ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
; |ledMatrix                                       ; 780 (2)     ; 39 (0)                    ; 0 (0)         ; 12288       ; 2    ; 1          ; 0            ; 0       ; 0         ; 14   ; 0            ; 741 (2)      ; 0 (0)             ; 39 (0)           ; 0          ; |ledMatrix                                                                                       ; ledMatrix       ; work         ;
;    |blueROM:blueROM_inst|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|blueROM:blueROM_inst                                                                  ; blueROM         ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|blueROM:blueROM_inst|altsyncram:altsyncram_component                                  ; altsyncram      ; work         ;
;          |altsyncram_9jp3:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated   ; altsyncram_9jp3 ; work         ;
;    |gammaCorrection:blue1_gammaCorrection_inst|  ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:blue1_gammaCorrection_inst                                            ; gammaCorrection ; work         ;
;    |gammaCorrection:blue2_gammaCorrection_inst|  ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:blue2_gammaCorrection_inst                                            ; gammaCorrection ; work         ;
;    |gammaCorrection:green1_gammaCorrection_inst| ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:green1_gammaCorrection_inst                                           ; gammaCorrection ; work         ;
;    |gammaCorrection:green2_gammaCorrection_inst| ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:green2_gammaCorrection_inst                                           ; gammaCorrection ; work         ;
;    |gammaCorrection:red1_gammaCorrection_inst|   ; 106 (106)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (106)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:red1_gammaCorrection_inst                                             ; gammaCorrection ; work         ;
;    |gammaCorrection:red2_gammaCorrection_inst|   ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 105 (105)    ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|gammaCorrection:red2_gammaCorrection_inst                                             ; gammaCorrection ; work         ;
;    |greenROM:greenROM_inst|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|greenROM:greenROM_inst                                                                ; greenROM        ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|greenROM:greenROM_inst|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;          |altsyncram_imp3:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated ; altsyncram_imp3 ; work         ;
;    |hlsm:hlsm_inst|                              ; 85 (85)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 32 (32)          ; 0          ; |ledMatrix|hlsm:hlsm_inst                                                                        ; hlsm            ; work         ;
;    |pll:pll_inst|                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |ledMatrix|pll:pll_inst                                                                          ; pll             ; work         ;
;       |altpll:altpll_component|                  ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |ledMatrix|pll:pll_inst|altpll:altpll_component                                                  ; altpll          ; work         ;
;          |pll_altpll:auto_generated|             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                        ; pll_altpll      ; work         ;
;    |pwm:blue1_pwm_inst|                          ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:blue1_pwm_inst                                                                    ; pwm             ; work         ;
;    |pwm:blue2_pwm_inst|                          ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:blue2_pwm_inst                                                                    ; pwm             ; work         ;
;    |pwm:green1_pwm_inst|                         ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:green1_pwm_inst                                                                   ; pwm             ; work         ;
;    |pwm:green2_pwm_inst|                         ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:green2_pwm_inst                                                                   ; pwm             ; work         ;
;    |pwm:red1_pwm_inst|                           ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:red1_pwm_inst                                                                     ; pwm             ; work         ;
;    |pwm:red2_pwm_inst|                           ; 10 (10)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; 0          ; |ledMatrix|pwm:red2_pwm_inst                                                                     ; pwm             ; work         ;
;    |redROM:redROM_inst|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|redROM:redROM_inst                                                                    ; redROM          ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|redROM:redROM_inst|altsyncram:altsyncram_component                                    ; altsyncram      ; work         ;
;          |altsyncram_sfp3:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |ledMatrix|redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated     ; altsyncram_sfp3 ; work         ;
+--------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; matrix_clock  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_LE     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_OE     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_CBA[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_CBA[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_CBA[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_R1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_V1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_B1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_R2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_V2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; matrix_B2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; global_AR     ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; clock_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                    ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                 ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------+-------------------+---------+
; global_AR                                                                           ;                   ;         ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync ; 0                 ; 6       ;
;      - ar~0                                                                         ; 0                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1          ; 0                 ; 6       ;
; clock_50                                                                            ;                   ;         ;
+-------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ar~0                                                                            ; LCCOMB_X44_Y50_N2 ; 32      ; Async. clear ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; clock_50                                                                        ; PIN_P11           ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; global_AR                                                                       ; PIN_C10           ; 3       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; hlsm:hlsm_inst|mx_clock                                                         ; LCCOMB_X39_Y19_N8 ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; hlsm:hlsm_inst|rom_add[0]~4                                                     ; LCCOMB_X38_Y21_N0 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; hlsm:hlsm_inst|state.CHFL                                                       ; FF_X38_Y20_N9     ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 34      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked ; PLL_1             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ar~0                                                                            ; LCCOMB_X44_Y50_N2 ; 32      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; hlsm:hlsm_inst|mx_clock                                                         ; LCCOMB_X39_Y19_N8 ; 6       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 34      ; 10                                   ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                             ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 2    ; blueROM.hex  ; M9K_X33_Y27_N0, M9K_X33_Y25_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; greenROM.hex ; M9K_X33_Y27_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 4096 ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; redROM.hex   ; M9K_X33_Y27_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ledMatrix|blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|ALTSYNCRAM                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11010110) (326) (214) (D6)    ;(11011100) (334) (220) (DC)   ;(11100010) (342) (226) (E2)   ;(11110011) (363) (243) (F3)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;(11101110) (356) (238) (EE)   ;
;8;(11011110) (336) (222) (DE)    ;(11000000) (300) (192) (C0)   ;(10101111) (257) (175) (AF)   ;(10010000) (220) (144) (90)   ;(01111011) (173) (123) (7B)   ;(10011110) (236) (158) (9E)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;
;16;(10110000) (260) (176) (B0)    ;(10001101) (215) (141) (8D)   ;(01111011) (173) (123) (7B)   ;(01111101) (175) (125) (7D)   ;(01111101) (175) (125) (7D)   ;(01111110) (176) (126) (7E)   ;(01110110) (166) (118) (76)   ;(01110001) (161) (113) (71)   ;
;24;(01011101) (135) (93) (5D)    ;(01010001) (121) (81) (51)   ;(01010000) (120) (80) (50)   ;(01110111) (167) (119) (77)   ;(01110010) (162) (114) (72)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(11101110) (356) (238) (EE)    ;(11110011) (363) (243) (F3)   ;(11110000) (360) (240) (F0)   ;(11101101) (355) (237) (ED)   ;(11110110) (366) (246) (F6)   ;(11110011) (363) (243) (F3)   ;(11110011) (363) (243) (F3)   ;(11101001) (351) (233) (E9)   ;
;40;(11001000) (310) (200) (C8)    ;(10111110) (276) (190) (BE)   ;(10001111) (217) (143) (8F)   ;(01111101) (175) (125) (7D)   ;(01111101) (175) (125) (7D)   ;(10010000) (220) (144) (90)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;
;48;(10110000) (260) (176) (B0)    ;(01100100) (144) (100) (64)   ;(00110111) (67) (55) (37)   ;(01000000) (100) (64) (40)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;(00111111) (77) (63) (3F)   ;(01000010) (102) (66) (42)   ;
;56;(01000010) (102) (66) (42)    ;(00111001) (71) (57) (39)   ;(01010001) (121) (81) (51)   ;(01111011) (173) (123) (7B)   ;(01111010) (172) (122) (7A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(11110111) (367) (247) (F7)    ;(11110101) (365) (245) (F5)   ;(11100101) (345) (229) (E5)   ;(11101001) (351) (233) (E9)   ;(11001101) (315) (205) (CD)   ;(11010010) (322) (210) (D2)   ;(11001111) (317) (207) (CF)   ;(11001010) (312) (202) (CA)   ;
;72;(11000001) (301) (193) (C1)    ;(10111100) (274) (188) (BC)   ;(10011010) (232) (154) (9A)   ;(01111010) (172) (122) (7A)   ;(01111110) (176) (126) (7E)   ;(10011100) (234) (156) (9C)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;
;80;(10011100) (234) (156) (9C)    ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;(00110110) (66) (54) (36)   ;(00111011) (73) (59) (3B)   ;(01000001) (101) (65) (41)   ;(00111111) (77) (63) (3F)   ;
;88;(00111110) (76) (62) (3E)    ;(01000011) (103) (67) (43)   ;(01110001) (161) (113) (71)   ;(01111101) (175) (125) (7D)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(11101000) (350) (232) (E8)    ;(11110011) (363) (243) (F3)   ;(11100011) (343) (227) (E3)   ;(11011011) (333) (219) (DB)   ;(11000001) (301) (193) (C1)   ;(10111111) (277) (191) (BF)   ;(11000101) (305) (197) (C5)   ;(11000100) (304) (196) (C4)   ;
;104;(11000011) (303) (195) (C3)    ;(11000000) (300) (192) (C0)   ;(10111010) (272) (186) (BA)   ;(10010001) (221) (145) (91)   ;(01111011) (173) (123) (7B)   ;(10101111) (257) (175) (AF)   ;(10110000) (260) (176) (B0)   ;(10110001) (261) (177) (B1)   ;
;112;(01100110) (146) (102) (66)    ;(01010011) (123) (83) (53)   ;(01001100) (114) (76) (4C)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(01000100) (104) (68) (44)   ;(01010100) (124) (84) (54)   ;(01011001) (131) (89) (59)   ;
;120;(01100001) (141) (97) (61)    ;(01111010) (172) (122) (7A)   ;(01111101) (175) (125) (7D)   ;(01110110) (166) (118) (76)   ;(01110110) (166) (118) (76)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(11010101) (325) (213) (D5)    ;(11010111) (327) (215) (D7)   ;(11010011) (323) (211) (D3)   ;(11001100) (314) (204) (CC)   ;(11000110) (306) (198) (C6)   ;(11000101) (305) (197) (C5)   ;(11000110) (306) (198) (C6)   ;(11000011) (303) (195) (C3)   ;
;136;(11000001) (301) (193) (C1)    ;(10111101) (275) (189) (BD)   ;(10111010) (272) (186) (BA)   ;(10111000) (270) (184) (B8)   ;(10100101) (245) (165) (A5)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10011010) (232) (154) (9A)   ;
;144;(01111101) (175) (125) (7D)    ;(01111100) (174) (124) (7C)   ;(01101111) (157) (111) (6F)   ;(01111110) (176) (126) (7E)   ;(01111101) (175) (125) (7D)   ;(01111110) (176) (126) (7E)   ;(01111011) (173) (123) (7B)   ;(01110111) (167) (119) (77)   ;
;152;(01111011) (173) (123) (7B)    ;(01110001) (161) (113) (71)   ;(01111110) (176) (126) (7E)   ;(01111100) (174) (124) (7C)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(11010110) (326) (214) (D6)    ;(11010111) (327) (215) (D7)   ;(11010100) (324) (212) (D4)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11000110) (306) (198) (C6)   ;(11000011) (303) (195) (C3)   ;(11000100) (304) (196) (C4)   ;
;168;(11000010) (302) (194) (C2)    ;(11000001) (301) (193) (C1)   ;(10111111) (277) (191) (BF)   ;(10111001) (271) (185) (B9)   ;(10101110) (256) (174) (AE)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10000111) (207) (135) (87)   ;
;176;(01101101) (155) (109) (6D)    ;(01110010) (162) (114) (72)   ;(01111100) (174) (124) (7C)   ;(01111010) (172) (122) (7A)   ;(01111011) (173) (123) (7B)   ;(01111010) (172) (122) (7A)   ;(01111011) (173) (123) (7B)   ;(01111011) (173) (123) (7B)   ;
;184;(01110000) (160) (112) (70)    ;(01011011) (133) (91) (5B)   ;(01001101) (115) (77) (4D)   ;(10000010) (202) (130) (82)   ;(10001011) (213) (139) (8B)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(11011100) (334) (220) (DC)    ;(11011001) (331) (217) (D9)   ;(11011001) (331) (217) (D9)   ;(11010100) (324) (212) (D4)   ;(11001010) (312) (202) (CA)   ;(11001001) (311) (201) (C9)   ;(11001001) (311) (201) (C9)   ;(11000110) (306) (198) (C6)   ;
;200;(11000101) (305) (197) (C5)    ;(11000011) (303) (195) (C3)   ;(11000000) (300) (192) (C0)   ;(10101101) (255) (173) (AD)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10001001) (211) (137) (89)   ;
;208;(01110101) (165) (117) (75)    ;(01010100) (124) (84) (54)   ;(10000000) (200) (128) (80)   ;(01101000) (150) (104) (68)   ;(10010010) (222) (146) (92)   ;(10000100) (204) (132) (84)   ;(10000110) (206) (134) (86)   ;(01010100) (124) (84) (54)   ;
;216;(01111110) (176) (126) (7E)    ;(10000100) (204) (132) (84)   ;(01101001) (151) (105) (69)   ;(10010001) (221) (145) (91)   ;(10001111) (217) (143) (8F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(11011111) (337) (223) (DF)    ;(11011000) (330) (216) (D8)   ;(11010110) (326) (214) (D6)   ;(11010011) (323) (211) (D3)   ;(11010001) (321) (209) (D1)   ;(11001100) (314) (204) (CC)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;232;(11001011) (313) (203) (CB)    ;(11000111) (307) (199) (C7)   ;(10111100) (274) (188) (BC)   ;(10100100) (244) (164) (A4)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10100111) (247) (167) (A7)   ;(10111000) (270) (184) (B8)   ;
;240;(10000101) (205) (133) (85)    ;(10011101) (235) (157) (9D)   ;(10110000) (260) (176) (B0)   ;(10100111) (247) (167) (A7)   ;(10110000) (260) (176) (B0)   ;(10100100) (244) (164) (A4)   ;(10101000) (250) (168) (A8)   ;(10110001) (261) (177) (B1)   ;
;248;(10100010) (242) (162) (A2)    ;(10101000) (250) (168) (A8)   ;(10100101) (245) (165) (A5)   ;(10100001) (241) (161) (A1)   ;(10011111) (237) (159) (9F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(11010110) (326) (214) (D6)    ;(11010101) (325) (213) (D5)   ;(11010110) (326) (214) (D6)   ;(11011000) (330) (216) (D8)   ;(11010010) (322) (210) (D2)   ;(11001110) (316) (206) (CE)   ;(11010010) (322) (210) (D2)   ;(11010100) (324) (212) (D4)   ;
;264;(10101001) (251) (169) (A9)    ;(10010110) (226) (150) (96)   ;(10100110) (246) (166) (A6)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110001) (261) (177) (B1)   ;(10111011) (273) (187) (BB)   ;
;272;(10101111) (257) (175) (AF)    ;(01111011) (173) (123) (7B)   ;(10100010) (242) (162) (A2)   ;(10101101) (255) (173) (AD)   ;(10101101) (255) (173) (AD)   ;(10101110) (256) (174) (AE)   ;(10101011) (253) (171) (AB)   ;(10100001) (241) (161) (A1)   ;
;280;(10101000) (250) (168) (A8)    ;(10101011) (253) (171) (AB)   ;(10101010) (252) (170) (AA)   ;(10101000) (250) (168) (A8)   ;(10100011) (243) (163) (A3)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(11010111) (327) (215) (D7)    ;(11010110) (326) (214) (D6)   ;(11010101) (325) (213) (D5)   ;(11011010) (332) (218) (DA)   ;(11011100) (334) (220) (DC)   ;(11010111) (327) (215) (D7)   ;(11010010) (322) (210) (D2)   ;(11000001) (301) (193) (C1)   ;
;296;(00101011) (53) (43) (2B)    ;(00101010) (52) (42) (2A)   ;(10011110) (236) (158) (9E)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10000101) (205) (133) (85)   ;(01110011) (163) (115) (73)   ;
;304;(01111011) (173) (123) (7B)    ;(01010000) (120) (80) (50)   ;(01101100) (154) (108) (6C)   ;(01111101) (175) (125) (7D)   ;(10011010) (232) (154) (9A)   ;(10100000) (240) (160) (A0)   ;(10001000) (210) (136) (88)   ;(10001010) (212) (138) (8A)   ;
;312;(10101000) (250) (168) (A8)    ;(10100101) (245) (165) (A5)   ;(10100011) (243) (163) (A3)   ;(10100001) (241) (161) (A1)   ;(10011101) (235) (157) (9D)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(11011010) (332) (218) (DA)    ;(11011001) (331) (217) (D9)   ;(11011001) (331) (217) (D9)   ;(11011011) (333) (219) (DB)   ;(11011011) (333) (219) (DB)   ;(11011010) (332) (218) (DA)   ;(11011000) (330) (216) (D8)   ;(10100100) (244) (164) (A4)   ;
;328;(00101010) (52) (42) (2A)    ;(01011101) (135) (93) (5D)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(01101000) (150) (104) (68)   ;(01001100) (114) (76) (4C)   ;
;336;(01000101) (105) (69) (45)    ;(01011000) (130) (88) (58)   ;(10001000) (210) (136) (88)   ;(01110010) (162) (114) (72)   ;(01110011) (163) (115) (73)   ;(01101110) (156) (110) (6E)   ;(10010001) (221) (145) (91)   ;(01001101) (115) (77) (4D)   ;
;344;(10000011) (203) (131) (83)    ;(10101000) (250) (168) (A8)   ;(10101000) (250) (168) (A8)   ;(10101001) (251) (169) (A9)   ;(10100111) (247) (167) (A7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(11011001) (331) (217) (D9)    ;(11011011) (333) (219) (DB)   ;(11010101) (325) (213) (D5)   ;(11010100) (324) (212) (D4)   ;(11010110) (326) (214) (D6)   ;(11011000) (330) (216) (D8)   ;(11010110) (326) (214) (D6)   ;(10111001) (271) (185) (B9)   ;
;360;(00101010) (52) (42) (2A)    ;(10011010) (232) (154) (9A)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(01011010) (132) (90) (5A)   ;(01001010) (112) (74) (4A)   ;
;368;(01000110) (106) (70) (46)    ;(01001101) (115) (77) (4D)   ;(10011001) (231) (153) (99)   ;(10010111) (227) (151) (97)   ;(01111100) (174) (124) (7C)   ;(10010010) (222) (146) (92)   ;(10101010) (252) (170) (AA)   ;(01101000) (150) (104) (68)   ;
;376;(01000101) (105) (69) (45)    ;(01101101) (155) (109) (6D)   ;(10011101) (235) (157) (9D)   ;(10110110) (266) (182) (B6)   ;(10110111) (267) (183) (B7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(11010100) (324) (212) (D4)    ;(11010101) (325) (213) (D5)   ;(11011010) (332) (218) (DA)   ;(11011100) (334) (220) (DC)   ;(11011100) (334) (220) (DC)   ;(11011001) (331) (217) (D9)   ;(11010100) (324) (212) (D4)   ;(10110010) (262) (178) (B2)   ;
;392;(01001111) (117) (79) (4F)    ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10101111) (257) (175) (AF)   ;(10101011) (253) (171) (AB)   ;(01001101) (115) (77) (4D)   ;(01000100) (104) (68) (44)   ;
;400;(01001100) (114) (76) (4C)    ;(01001100) (114) (76) (4C)   ;(01100001) (141) (97) (61)   ;(10101011) (253) (171) (AB)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10000101) (205) (133) (85)   ;
;408;(01010100) (124) (84) (54)    ;(01001100) (114) (76) (4C)   ;(01001101) (115) (77) (4D)   ;(01100010) (142) (98) (62)   ;(10100001) (241) (161) (A1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(11010001) (321) (209) (D1)    ;(11010100) (324) (212) (D4)   ;(11011000) (330) (216) (D8)   ;(11010111) (327) (215) (D7)   ;(11010011) (323) (211) (D3)   ;(10111000) (270) (184) (B8)   ;(01101101) (155) (109) (6D)   ;(01000101) (105) (69) (45)   ;
;424;(10001011) (213) (139) (8B)    ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10010100) (224) (148) (94)   ;(00110111) (67) (55) (37)   ;(01000000) (100) (64) (40)   ;
;432;(01001100) (114) (76) (4C)    ;(01010000) (120) (80) (50)   ;(01001011) (113) (75) (4B)   ;(10101111) (257) (175) (AF)   ;(10100110) (246) (166) (A6)   ;(10110000) (260) (176) (B0)   ;(10101110) (256) (174) (AE)   ;(10100101) (245) (165) (A5)   ;
;440;(01101011) (153) (107) (6B)    ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(11001111) (317) (207) (CF)    ;(11010001) (321) (209) (D1)   ;(11001010) (312) (202) (CA)   ;(11001011) (313) (203) (CB)   ;(11000101) (305) (197) (C5)   ;(01000001) (101) (65) (41)   ;(00101111) (57) (47) (2F)   ;(00110100) (64) (52) (34)   ;
;456;(10101100) (254) (172) (AC)    ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(01111100) (174) (124) (7C)   ;(00101010) (52) (42) (2A)   ;(00110010) (62) (50) (32)   ;
;464;(01001100) (114) (76) (4C)    ;(01110001) (161) (113) (71)   ;(01111001) (171) (121) (79)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10101010) (252) (170) (AA)   ;(10101100) (254) (172) (AC)   ;(10110000) (260) (176) (B0)   ;
;472;(10001110) (216) (142) (8E)    ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(11010111) (327) (215) (D7)    ;(11010001) (321) (209) (D1)   ;(11001100) (314) (204) (CC)   ;(11001101) (315) (205) (CD)   ;(11000011) (303) (195) (C3)   ;(00101010) (52) (42) (2A)   ;(00101010) (52) (42) (2A)   ;(01001011) (113) (75) (4B)   ;
;488;(10110000) (260) (176) (B0)    ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(01011011) (133) (91) (5B)   ;(00101010) (52) (42) (2A)   ;(00101001) (51) (41) (29)   ;
;496;(01000111) (107) (71) (47)    ;(01010010) (122) (82) (52)   ;(10001001) (211) (137) (89)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;(10101111) (257) (175) (AF)   ;(10110000) (260) (176) (B0)   ;(10110000) (260) (176) (B0)   ;
;504;(10011100) (234) (156) (9C)    ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(01001100) (114) (76) (4C)   ;(00110110) (66) (54) (36)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ledMatrix|redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|ALTSYNCRAM                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(10100101) (245) (165) (A5)    ;(10110100) (264) (180) (B4)   ;(11000101) (305) (197) (C5)   ;(11101110) (356) (238) (EE)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;(11100110) (346) (230) (E6)   ;
;8;(11000110) (306) (198) (C6)    ;(01001111) (117) (79) (4F)   ;(00100101) (45) (37) (25)   ;(10101101) (255) (173) (AD)   ;(11100010) (342) (226) (E2)   ;(11101101) (355) (237) (ED)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;
;16;(11110100) (364) (244) (F4)    ;(11011110) (336) (222) (DE)   ;(11100011) (343) (227) (E3)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;(11100111) (347) (231) (E7)   ;(11011110) (336) (222) (DE)   ;(11011001) (331) (217) (D9)   ;
;24;(11000111) (307) (199) (C7)    ;(11001100) (314) (204) (CC)   ;(11001111) (317) (207) (CF)   ;(11011011) (333) (219) (DB)   ;(11010011) (323) (211) (D3)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(11101001) (351) (233) (E9)    ;(11101111) (357) (239) (EF)   ;(11101000) (350) (232) (E8)   ;(11100011) (343) (227) (E3)   ;(11110010) (362) (242) (F2)   ;(11110001) (361) (241) (F1)   ;(11110001) (361) (241) (F1)   ;(11011011) (333) (219) (DB)   ;
;40;(01111101) (175) (125) (7D)    ;(00111010) (72) (58) (3A)   ;(10011000) (230) (152) (98)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;(11011111) (337) (223) (DF)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;
;48;(11110100) (364) (244) (F4)    ;(11001111) (317) (207) (CF)   ;(10111111) (277) (191) (BF)   ;(11000011) (303) (195) (C3)   ;(11000010) (302) (194) (C2)   ;(11000100) (304) (196) (C4)   ;(11000000) (300) (192) (C0)   ;(11001110) (316) (206) (CE)   ;
;56;(11001100) (314) (204) (CC)    ;(11000101) (305) (197) (C5)   ;(11001101) (315) (205) (CD)   ;(11100101) (345) (229) (E5)   ;(11100001) (341) (225) (E1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(11110101) (365) (245) (F5)    ;(11110010) (362) (242) (F2)   ;(11011010) (332) (218) (DA)   ;(11011011) (333) (219) (DB)   ;(10000100) (204) (132) (84)   ;(10010011) (223) (147) (93)   ;(10001101) (215) (141) (8D)   ;(01111011) (173) (123) (7B)   ;
;72;(01010111) (127) (87) (57)    ;(00111011) (73) (59) (3B)   ;(01110110) (166) (118) (76)   ;(11011110) (336) (222) (DE)   ;(11100000) (340) (224) (E0)   ;(11100011) (343) (227) (E3)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;
;80;(11100110) (346) (230) (E6)    ;(10110001) (261) (177) (B1)   ;(10111110) (276) (190) (BE)   ;(11000011) (303) (195) (C3)   ;(11000011) (303) (195) (C3)   ;(11001000) (310) (200) (C8)   ;(11001101) (315) (205) (CD)   ;(11001000) (310) (200) (C8)   ;
;88;(11001000) (310) (200) (C8)    ;(11000100) (304) (196) (C4)   ;(11010011) (323) (211) (D3)   ;(11100111) (347) (231) (E7)   ;(11100111) (347) (231) (E7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(11010110) (326) (214) (D6)    ;(11101100) (354) (236) (EC)   ;(11010011) (323) (211) (D3)   ;(10111010) (272) (186) (BA)   ;(01101001) (151) (105) (69)   ;(01100000) (140) (96) (60)   ;(01110001) (161) (113) (71)   ;(01101110) (156) (110) (6E)   ;
;104;(01100011) (143) (99) (63)    ;(01000110) (106) (70) (46)   ;(00010011) (23) (19) (13)   ;(01101001) (151) (105) (69)   ;(11010001) (321) (209) (D1)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110011) (363) (243) (F3)   ;
;112;(11001001) (311) (201) (C9)    ;(11001010) (312) (202) (CA)   ;(11000101) (305) (197) (C5)   ;(10111111) (277) (191) (BF)   ;(11000000) (300) (192) (C0)   ;(11000000) (300) (192) (C0)   ;(11001100) (314) (204) (CC)   ;(11010000) (320) (208) (D0)   ;
;120;(11010011) (323) (211) (D3)    ;(11100101) (345) (229) (E5)   ;(11100101) (345) (229) (E5)   ;(11011011) (333) (219) (DB)   ;(11011001) (331) (217) (D9)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(10101011) (253) (171) (AB)    ;(10101011) (253) (171) (AB)   ;(10101000) (250) (168) (A8)   ;(10010001) (221) (145) (91)   ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01111010) (172) (122) (7A)   ;(01101010) (152) (106) (6A)   ;
;136;(01010100) (124) (84) (54)    ;(00011111) (37) (31) (1F)   ;(00000101) (5) (5) (05)   ;(00000001) (1) (1) (01)   ;(10011101) (235) (157) (9D)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11100000) (340) (224) (E0)   ;
;144;(11101000) (350) (232) (E8)    ;(11011100) (334) (220) (DC)   ;(11010001) (321) (209) (D1)   ;(11101000) (350) (232) (E8)   ;(11101000) (350) (232) (E8)   ;(11100111) (347) (231) (E7)   ;(11100001) (341) (225) (E1)   ;(11011000) (330) (216) (D8)   ;
;152;(11011011) (333) (219) (DB)    ;(11010010) (322) (210) (D2)   ;(11101000) (350) (232) (E8)   ;(11100100) (344) (228) (E4)   ;(10110101) (265) (181) (B5)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(10110111) (267) (183) (B7)    ;(10110110) (266) (182) (B6)   ;(10101101) (255) (173) (AD)   ;(10001111) (217) (143) (8F)   ;(10001001) (211) (137) (89)   ;(01111100) (174) (124) (7C)   ;(01110011) (163) (115) (73)   ;(01101000) (150) (104) (68)   ;
;168;(01010100) (124) (84) (54)    ;(01001001) (111) (73) (49)   ;(00111001) (71) (57) (39)   ;(00100001) (41) (33) (21)   ;(11101100) (354) (236) (EC)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11010001) (321) (209) (D1)   ;
;176;(11000111) (307) (199) (C7)    ;(11010000) (320) (208) (D0)   ;(11011111) (337) (223) (DF)   ;(11100011) (343) (227) (E3)   ;(11100100) (344) (228) (E4)   ;(11100011) (343) (227) (E3)   ;(11100011) (343) (227) (E3)   ;(11011110) (336) (222) (DE)   ;
;184;(11001101) (315) (205) (CD)    ;(10011011) (233) (155) (9B)   ;(01010111) (127) (87) (57)   ;(00010010) (22) (18) (12)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(11000011) (303) (195) (C3)    ;(11000000) (300) (192) (C0)   ;(10111100) (274) (188) (BC)   ;(10101110) (256) (174) (AE)   ;(10001010) (212) (138) (8A)   ;(10000011) (203) (131) (83)   ;(10000110) (206) (134) (86)   ;(01110110) (166) (118) (76)   ;
;200;(01101111) (157) (111) (6F)    ;(01101011) (153) (107) (6B)   ;(01010000) (120) (80) (50)   ;(10001111) (217) (143) (8F)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(10100010) (242) (162) (A2)   ;
;208;(10101001) (251) (169) (A9)    ;(01110011) (163) (115) (73)   ;(11000010) (302) (194) (C2)   ;(10100000) (240) (160) (A0)   ;(11011100) (334) (220) (DC)   ;(11001101) (315) (205) (CD)   ;(11010001) (321) (209) (D1)   ;(10000001) (201) (129) (81)   ;
;216;(11000111) (307) (199) (C7)    ;(00110001) (61) (49) (31)   ;(00000101) (5) (5) (05)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(11001000) (310) (200) (C8)    ;(10111101) (275) (189) (BD)   ;(10111001) (271) (185) (B9)   ;(10101111) (257) (175) (AF)   ;(10100011) (243) (163) (A3)   ;(10010100) (224) (148) (94)   ;(10000111) (207) (135) (87)   ;(10000110) (206) (134) (86)   ;
;232;(10001000) (210) (136) (88)    ;(01110100) (164) (116) (74)   ;(01100000) (140) (96) (60)   ;(11011110) (336) (222) (DE)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11011010) (332) (218) (DA)   ;(01011101) (135) (93) (5D)   ;
;240;(01100100) (144) (100) (64)    ;(11010011) (323) (211) (D3)   ;(11110011) (363) (243) (F3)   ;(11101000) (350) (232) (E8)   ;(11110100) (364) (244) (F4)   ;(11101000) (350) (232) (E8)   ;(11101111) (357) (239) (EF)   ;(11110100) (364) (244) (F4)   ;
;248;(10001110) (216) (142) (8E)    ;(00000101) (5) (5) (05)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(10111010) (272) (186) (BA)    ;(10110111) (267) (183) (B7)   ;(10111011) (273) (187) (BB)   ;(10111011) (273) (187) (BB)   ;(10101001) (251) (169) (A9)   ;(10011110) (236) (158) (9E)   ;(10100110) (246) (166) (A6)   ;(10101110) (256) (174) (AE)   ;
;264;(10011101) (235) (157) (9D)    ;(10001101) (215) (141) (8D)   ;(10011101) (235) (157) (9D)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(10111100) (274) (188) (BC)   ;(00011111) (37) (31) (1F)   ;
;272;(00010001) (21) (17) (11)    ;(01101110) (156) (110) (6E)   ;(11101001) (351) (233) (E9)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;(11110010) (362) (242) (F2)   ;(11101101) (355) (237) (ED)   ;(10110001) (261) (177) (B1)   ;
;280;(00010011) (23) (19) (13)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(10111110) (276) (190) (BE)    ;(10111100) (274) (188) (BC)   ;(10111001) (271) (185) (B9)   ;(11000011) (303) (195) (C3)   ;(11001010) (312) (202) (CA)   ;(10111011) (273) (187) (BB)   ;(10101011) (253) (171) (AB)   ;(10110111) (267) (183) (B7)   ;
;296;(10100001) (241) (161) (A1)    ;(10100101) (245) (165) (A5)   ;(11100100) (344) (228) (E4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11000111) (307) (199) (C7)   ;(10000011) (203) (131) (83)   ;
;304;(10000000) (200) (128) (80)    ;(10111010) (272) (186) (BA)   ;(11000111) (307) (199) (C7)   ;(11010000) (320) (208) (D0)   ;(11100011) (343) (227) (E3)   ;(11100111) (347) (231) (E7)   ;(11010010) (322) (210) (D2)   ;(01000010) (102) (66) (42)   ;
;312;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(11000111) (307) (199) (C7)    ;(11000100) (304) (196) (C4)   ;(11000010) (302) (194) (C2)   ;(11000111) (307) (199) (C7)   ;(11000110) (306) (198) (C6)   ;(11000110) (306) (198) (C6)   ;(10111101) (275) (189) (BD)   ;(10101011) (253) (171) (AB)   ;
;328;(10101000) (250) (168) (A8)    ;(11000010) (302) (194) (C2)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11001100) (314) (204) (CC)   ;(11001001) (311) (201) (C9)   ;
;336;(10110011) (263) (179) (B3)    ;(11000010) (302) (194) (C2)   ;(11011110) (336) (222) (DE)   ;(11010001) (321) (209) (D1)   ;(11010001) (321) (209) (D1)   ;(11001001) (311) (201) (C9)   ;(11100010) (342) (226) (E2)   ;(10011111) (237) (159) (9F)   ;
;344;(01000110) (106) (70) (46)    ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(11000101) (305) (197) (C5)    ;(11000111) (307) (199) (C7)   ;(10110110) (266) (182) (B6)   ;(10110001) (261) (177) (B1)   ;(10111011) (273) (187) (BB)   ;(11000011) (303) (195) (C3)   ;(10110110) (266) (182) (B6)   ;(10101000) (250) (168) (A8)   ;
;360;(10100101) (245) (165) (A5)    ;(11100011) (343) (227) (E3)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11000110) (306) (198) (C6)   ;(11000000) (300) (192) (C0)   ;
;368;(10111110) (276) (190) (BE)    ;(11000111) (307) (199) (C7)   ;(11100000) (340) (224) (E0)   ;(11100111) (347) (231) (E7)   ;(11010111) (327) (215) (D7)   ;(11100011) (343) (227) (E3)   ;(11101110) (356) (238) (EE)   ;(11000111) (307) (199) (C7)   ;
;376;(10111010) (272) (186) (BA)    ;(10000011) (203) (131) (83)   ;(01000111) (107) (71) (47)   ;(01011101) (135) (93) (5D)   ;(01101100) (154) (108) (6C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(10110011) (263) (179) (B3)    ;(10110110) (266) (182) (B6)   ;(11000010) (302) (194) (C2)   ;(11001001) (311) (201) (C9)   ;(11001001) (311) (201) (C9)   ;(11000111) (307) (199) (C7)   ;(10111101) (275) (189) (BD)   ;(10100000) (240) (160) (A0)   ;
;392;(10110100) (264) (180) (B4)    ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11101110) (356) (238) (EE)   ;(11000101) (305) (197) (C5)   ;(10111000) (270) (184) (B8)   ;
;400;(11001010) (312) (202) (CA)    ;(11001001) (311) (201) (C9)   ;(11000010) (302) (194) (C2)   ;(11101101) (355) (237) (ED)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11011010) (332) (218) (DA)   ;
;408;(11000101) (305) (197) (C5)    ;(11001010) (312) (202) (CA)   ;(11001001) (311) (201) (C9)   ;(10101100) (254) (172) (AC)   ;(10100111) (247) (167) (A7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(10101100) (254) (172) (AC)    ;(10110100) (264) (180) (B4)   ;(11000100) (304) (196) (C4)   ;(11000001) (301) (193) (C1)   ;(10110111) (267) (183) (B7)   ;(10011101) (235) (157) (9D)   ;(10110011) (263) (179) (B3)   ;(10110111) (267) (183) (B7)   ;
;424;(11011001) (331) (217) (D9)    ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11011101) (335) (221) (DD)   ;(10101011) (253) (171) (AB)   ;(10110100) (264) (180) (B4)   ;
;432;(11001010) (312) (202) (CA)    ;(11000110) (306) (198) (C6)   ;(10110110) (266) (182) (B6)   ;(11110010) (362) (242) (F2)   ;(11101001) (351) (233) (E9)   ;(11110100) (364) (244) (F4)   ;(11110001) (361) (241) (F1)   ;(11101010) (352) (234) (EA)   ;
;440;(11000111) (307) (199) (C7)    ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;(11000111) (307) (199) (C7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(10011110) (236) (158) (9E)    ;(10100111) (247) (167) (A7)   ;(10001101) (215) (141) (8D)   ;(10001111) (217) (143) (8F)   ;(01110101) (165) (117) (75)   ;(10011100) (234) (156) (9C)   ;(10100111) (247) (167) (A7)   ;(10100000) (240) (160) (A0)   ;
;456;(11101111) (357) (239) (EF)    ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11001111) (317) (207) (CF)   ;(10100111) (247) (167) (A7)   ;(10100100) (244) (164) (A4)   ;
;464;(11001001) (311) (201) (C9)    ;(11010000) (320) (208) (D0)   ;(11001111) (317) (207) (CF)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11101100) (354) (236) (EC)   ;(11110000) (360) (240) (F0)   ;(11110100) (364) (244) (F4)   ;
;472;(11011101) (335) (221) (DD)    ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;(11001000) (310) (200) (C8)   ;(10110001) (261) (177) (B1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(10110010) (262) (178) (B2)    ;(10011111) (237) (159) (9F)   ;(10010011) (223) (147) (93)   ;(10000011) (203) (131) (83)   ;(01111101) (175) (125) (7D)   ;(10100010) (242) (162) (A2)   ;(10101000) (250) (168) (A8)   ;(10111000) (270) (184) (B8)   ;
;488;(11110100) (364) (244) (F4)    ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(10111110) (276) (190) (BE)   ;(10101000) (250) (168) (A8)   ;(10100101) (245) (165) (A5)   ;
;496;(11000000) (300) (192) (C0)    ;(11000001) (301) (193) (C1)   ;(11011011) (333) (219) (DB)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110100) (364) (244) (F4)   ;
;504;(11100110) (346) (230) (E6)    ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;(11001010) (312) (202) (CA)   ;(10100011) (243) (163) (A3)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |ledMatrix|greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|ALTSYNCRAM                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11010000) (320) (208) (D0)    ;(11011010) (332) (218) (DA)   ;(11100001) (341) (225) (E1)   ;(11110011) (363) (243) (F3)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;(11110101) (365) (245) (F5)   ;(11110001) (361) (241) (F1)   ;
;8;(11100010) (342) (226) (E2)    ;(10101111) (257) (175) (AF)   ;(10011110) (236) (158) (9E)   ;(10110010) (262) (178) (B2)   ;(10111001) (271) (185) (B9)   ;(11000101) (305) (197) (C5)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;16;(11001011) (313) (203) (CB)    ;(10110001) (261) (177) (B1)   ;(10111000) (270) (184) (B8)   ;(10111111) (277) (191) (BF)   ;(10111111) (277) (191) (BF)   ;(10111111) (277) (191) (BF)   ;(10110001) (261) (177) (B1)   ;(10011111) (237) (159) (9F)   ;
;24;(01110010) (162) (114) (72)    ;(01001001) (111) (73) (49)   ;(01000101) (105) (69) (45)   ;(10110011) (263) (179) (B3)   ;(10101011) (253) (171) (AB)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(11110001) (361) (241) (F1)    ;(11110100) (364) (244) (F4)   ;(11110001) (361) (241) (F1)   ;(11101101) (355) (237) (ED)   ;(11110110) (366) (246) (F6)   ;(11110100) (364) (244) (F4)   ;(11110100) (364) (244) (F4)   ;(11101100) (354) (236) (EC)   ;
;40;(10111111) (277) (191) (BF)    ;(10101000) (250) (168) (A8)   ;(10101101) (255) (173) (AD)   ;(10111111) (277) (191) (BF)   ;(10111111) (277) (191) (BF)   ;(10111000) (270) (184) (B8)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;48;(11001011) (313) (203) (CB)    ;(01011101) (135) (93) (5D)   ;(00011110) (36) (30) (1E)   ;(00101110) (56) (46) (2E)   ;(00110011) (63) (51) (33)   ;(00101101) (55) (45) (2D)   ;(00100001) (41) (33) (21)   ;(00100001) (41) (33) (21)   ;
;56;(00100001) (41) (33) (21)    ;(00011100) (34) (28) (1C)   ;(01010101) (125) (85) (55)   ;(10111100) (274) (188) (BC)   ;(10110111) (267) (183) (B7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(11110111) (367) (247) (F7)    ;(11110110) (366) (246) (F6)   ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11000011) (303) (195) (C3)   ;(11001010) (312) (202) (CA)   ;(11001000) (310) (200) (C8)   ;(10111110) (276) (190) (BE)   ;
;72;(10101111) (257) (175) (AF)    ;(10100101) (245) (165) (A5)   ;(10101000) (250) (168) (A8)   ;(10110110) (266) (182) (B6)   ;(10111000) (270) (184) (B8)   ;(10111011) (273) (187) (BB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;80;(10101110) (256) (174) (AE)    ;(00011100) (34) (28) (1C)   ;(00011010) (32) (26) (1A)   ;(00011011) (33) (27) (1B)   ;(00011010) (32) (26) (1A)   ;(00011101) (35) (29) (1D)   ;(00100000) (40) (32) (20)   ;(00011111) (37) (31) (1F)   ;
;88;(00011110) (36) (30) (1E)    ;(00101010) (52) (42) (2A)   ;(10011101) (235) (157) (9D)   ;(10111111) (277) (191) (BF)   ;(10111101) (275) (189) (BD)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(11100111) (347) (231) (E7)    ;(11110011) (363) (243) (F3)   ;(11100110) (346) (230) (E6)   ;(11011011) (333) (219) (DB)   ;(10110011) (263) (179) (B3)   ;(10110000) (260) (176) (B0)   ;(10110111) (267) (183) (B7)   ;(10110111) (267) (183) (B7)   ;
;104;(10110001) (261) (177) (B1)    ;(10101000) (250) (168) (A8)   ;(10011110) (236) (158) (9E)   ;(10011100) (234) (156) (9C)   ;(10101011) (253) (171) (AB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;112;(01110111) (167) (119) (77)    ;(01010100) (124) (84) (54)   ;(01000100) (104) (68) (44)   ;(00110111) (67) (55) (37)   ;(00110100) (64) (52) (34)   ;(00111000) (70) (56) (38)   ;(01010010) (122) (82) (52)   ;(01011110) (136) (94) (5E)   ;
;120;(01111010) (172) (122) (7A)    ;(10110100) (264) (180) (B4)   ;(10111100) (274) (188) (BC)   ;(10110011) (263) (179) (B3)   ;(10110001) (261) (177) (B1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(11010011) (323) (211) (D3)    ;(11010010) (322) (210) (D2)   ;(11010010) (322) (210) (D2)   ;(11000110) (306) (198) (C6)   ;(10111011) (273) (187) (BB)   ;(10111010) (272) (186) (BA)   ;(10111010) (272) (186) (BA)   ;(10110100) (264) (180) (B4)   ;
;136;(10101101) (255) (173) (AD)    ;(10100001) (241) (161) (A1)   ;(10011100) (234) (156) (9C)   ;(10010111) (227) (151) (97)   ;(10101101) (255) (173) (AD)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10111010) (272) (186) (BA)   ;
;144;(10111110) (276) (190) (BE)    ;(10110111) (267) (183) (B7)   ;(10101001) (251) (169) (A9)   ;(10111111) (277) (191) (BF)   ;(10111111) (277) (191) (BF)   ;(10111111) (277) (191) (BF)   ;(10111010) (272) (186) (BA)   ;(10110001) (261) (177) (B1)   ;
;152;(10110101) (265) (181) (B5)    ;(10101100) (254) (172) (AC)   ;(10111111) (277) (191) (BF)   ;(10111100) (274) (188) (BC)   ;(10100011) (243) (163) (A3)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(11011010) (332) (218) (DA)    ;(11011000) (330) (216) (D8)   ;(11010100) (324) (212) (D4)   ;(11000101) (305) (197) (C5)   ;(11000100) (304) (196) (C4)   ;(10111011) (273) (187) (BB)   ;(10111000) (270) (184) (B8)   ;(10110011) (263) (179) (B3)   ;
;168;(10101101) (255) (173) (AD)    ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100001) (241) (161) (A1)   ;(11000111) (307) (199) (C7)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10101001) (251) (169) (A9)   ;
;176;(10100010) (242) (162) (A2)    ;(10101000) (250) (168) (A8)   ;(10110111) (267) (183) (B7)   ;(10111011) (273) (187) (BB)   ;(10111011) (273) (187) (BB)   ;(10111011) (273) (187) (BB)   ;(10111011) (273) (187) (BB)   ;(10110111) (267) (183) (B7)   ;
;184;(10100101) (245) (165) (A5)    ;(01111111) (177) (127) (7F)   ;(01011001) (131) (89) (59)   ;(01011101) (135) (93) (5D)   ;(01011100) (134) (92) (5C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(11100001) (341) (225) (E1)    ;(11011111) (337) (223) (DF)   ;(11011101) (335) (221) (DD)   ;(11010100) (324) (212) (D4)   ;(11000010) (302) (194) (C2)   ;(11000000) (300) (192) (C0)   ;(11000010) (302) (194) (C2)   ;(10111011) (273) (187) (BB)   ;
;200;(10111000) (270) (184) (B8)    ;(10110111) (267) (183) (B7)   ;(10101101) (255) (173) (AD)   ;(10101110) (256) (174) (AE)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10011000) (230) (152) (98)   ;
;208;(10001000) (210) (136) (88)    ;(01100000) (140) (96) (60)   ;(10011100) (234) (156) (9C)   ;(10000000) (200) (128) (80)   ;(10110001) (261) (177) (B1)   ;(10100011) (243) (163) (A3)   ;(10100010) (242) (162) (A2)   ;(01100101) (145) (101) (65)   ;
;216;(10011000) (230) (152) (98)    ;(01101011) (153) (107) (6B)   ;(01000110) (106) (70) (46)   ;(01100010) (142) (98) (62)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(11100011) (343) (227) (E3)    ;(11011101) (335) (221) (DD)   ;(11011011) (333) (219) (DB)   ;(11010110) (326) (214) (D6)   ;(11001111) (317) (207) (CF)   ;(11000111) (307) (199) (C7)   ;(11000001) (301) (193) (C1)   ;(11000010) (302) (194) (C2)   ;
;232;(11000011) (303) (195) (C3)    ;(10111010) (272) (186) (BA)   ;(10101110) (256) (174) (AE)   ;(10111101) (275) (189) (BD)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10111101) (275) (189) (BD)   ;(10101101) (255) (173) (AD)   ;
;240;(10000101) (205) (133) (85)    ;(10110100) (264) (180) (B4)   ;(11001010) (312) (202) (CA)   ;(11000001) (301) (193) (C1)   ;(11001011) (313) (203) (CB)   ;(10111111) (277) (191) (BF)   ;(11000100) (304) (196) (C4)   ;(11001011) (313) (203) (CB)   ;
;248;(10101000) (250) (168) (A8)    ;(10001001) (211) (137) (89)   ;(10000110) (206) (134) (86)   ;(10000000) (200) (128) (80)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(11011011) (333) (219) (DB)    ;(11011010) (332) (218) (DA)   ;(11011101) (335) (221) (DD)   ;(11011100) (334) (220) (DC)   ;(11010011) (323) (211) (D3)   ;(11001100) (314) (204) (CC)   ;(11010000) (320) (208) (D0)   ;(11010101) (325) (213) (D5)   ;
;264;(10100101) (245) (165) (A5)    ;(10001110) (216) (142) (8E)   ;(10101011) (253) (171) (AB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10111111) (277) (191) (BF)   ;(10100100) (244) (164) (A4)   ;
;272;(10011001) (231) (153) (99)    ;(01111001) (171) (121) (79)   ;(10111110) (276) (190) (BE)   ;(11000111) (307) (199) (C7)   ;(11000110) (306) (198) (C6)   ;(11001001) (311) (201) (C9)   ;(11000101) (305) (197) (C5)   ;(10101110) (256) (174) (AE)   ;
;280;(10010001) (221) (145) (91)    ;(10010000) (220) (144) (90)   ;(10010000) (220) (144) (90)   ;(10001100) (214) (140) (8C)   ;(10000101) (205) (133) (85)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(11011110) (336) (222) (DE)    ;(11011100) (334) (220) (DC)   ;(11011011) (333) (219) (DB)   ;(11100001) (341) (225) (E1)   ;(11100100) (344) (228) (E4)   ;(11011100) (334) (220) (DC)   ;(11010011) (323) (211) (D3)   ;(11000100) (304) (196) (C4)   ;
;296;(00011110) (36) (30) (1E)    ;(00011110) (36) (30) (1E)   ;(10110101) (265) (181) (B5)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10001100) (214) (140) (8C)   ;(01101000) (150) (104) (68)   ;
;304;(01101011) (153) (107) (6B)    ;(01001110) (116) (78) (4E)   ;(10001111) (217) (143) (8F)   ;(10011100) (234) (156) (9C)   ;(10110110) (266) (182) (B6)   ;(10111011) (273) (187) (BB)   ;(10100010) (242) (162) (A2)   ;(01111100) (174) (124) (7C)   ;
;312;(10000111) (207) (135) (87)    ;(10000001) (201) (129) (81)   ;(01111110) (176) (126) (7E)   ;(01111101) (175) (125) (7D)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(11100010) (342) (226) (E2)    ;(11100001) (341) (225) (E1)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100010) (342) (226) (E2)   ;(11100001) (341) (225) (E1)   ;(11011101) (335) (221) (DD)   ;(10100011) (243) (163) (A3)   ;
;328;(00011101) (35) (29) (1D)    ;(01011110) (136) (94) (5E)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(01101001) (151) (105) (69)   ;(00111111) (77) (63) (3F)   ;
;336;(00111001) (71) (57) (39)    ;(01010100) (124) (84) (54)   ;(10101001) (251) (169) (A9)   ;(10010111) (227) (151) (97)   ;(10010111) (227) (151) (97)   ;(10010000) (220) (144) (90)   ;(10110000) (260) (176) (B0)   ;(01001000) (110) (72) (48)   ;
;344;(01101011) (153) (107) (6B)    ;(10001010) (212) (138) (8A)   ;(10001010) (212) (138) (8A)   ;(10010000) (220) (144) (90)   ;(10010001) (221) (145) (91)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(11100001) (341) (225) (E1)    ;(11100001) (341) (225) (E1)   ;(11011001) (331) (217) (D9)   ;(11010110) (326) (214) (D6)   ;(11011011) (333) (219) (DB)   ;(11100000) (340) (224) (E0)   ;(11011010) (332) (218) (DA)   ;(10111010) (272) (186) (BA)   ;
;360;(00011110) (36) (30) (1E)    ;(10101110) (256) (174) (AE)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(01010100) (124) (84) (54)   ;(00111101) (75) (61) (3D)   ;
;368;(00111010) (72) (58) (3A)    ;(01000001) (101) (65) (41)   ;(10101101) (255) (173) (AD)   ;(10110101) (265) (181) (B5)   ;(10011110) (236) (158) (9E)   ;(10110001) (261) (177) (B1)   ;(11000110) (306) (198) (C6)   ;(01111011) (173) (123) (7B)   ;
;376;(00111011) (73) (59) (3B)    ;(01011101) (135) (93) (5D)   ;(10001101) (215) (141) (8D)   ;(10110010) (262) (178) (B2)   ;(10110111) (267) (183) (B7)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(11010111) (327) (215) (D7)    ;(11011010) (332) (218) (DA)   ;(11100000) (340) (224) (E0)   ;(11100011) (343) (227) (E3)   ;(11100010) (342) (226) (E2)   ;(11100010) (342) (226) (E2)   ;(11011100) (334) (220) (DC)   ;(10110011) (263) (179) (B3)   ;
;392;(01001111) (117) (79) (4F)    ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11000101) (305) (197) (C5)   ;(00111111) (77) (63) (3F)   ;(00111000) (70) (56) (38)   ;
;400;(00111111) (77) (63) (3F)    ;(00111111) (77) (63) (3F)   ;(01100010) (142) (98) (62)   ;(11000101) (305) (197) (C5)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10100101) (245) (165) (A5)   ;
;408;(01010000) (120) (80) (50)    ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(01011011) (133) (91) (5B)   ;(10100101) (245) (165) (A5)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(11010011) (323) (211) (D3)    ;(11011000) (330) (216) (D8)   ;(11100000) (340) (224) (E0)   ;(11011111) (337) (223) (DF)   ;(11011010) (332) (218) (DA)   ;(10110111) (267) (183) (B7)   ;(01100011) (143) (99) (63)   ;(00111000) (70) (56) (38)   ;
;424;(10011011) (233) (155) (9B)    ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10100110) (246) (166) (A6)   ;(00101011) (53) (43) (2B)   ;(00110101) (65) (53) (35)   ;
;432;(00111111) (77) (63) (3F)    ;(01001000) (110) (72) (48)   ;(01000110) (106) (70) (46)   ;(11001010) (312) (202) (CA)   ;(11000001) (301) (193) (C1)   ;(11001011) (313) (203) (CB)   ;(11001000) (310) (200) (C8)   ;(10111111) (277) (191) (BF)   ;
;440;(01110100) (164) (116) (74)    ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(11001110) (316) (206) (CE)    ;(11010011) (323) (211) (D3)   ;(11000110) (306) (198) (C6)   ;(11000111) (307) (199) (C7)   ;(10111100) (274) (188) (BC)   ;(00110110) (66) (54) (36)   ;(00100011) (43) (35) (23)   ;(00101011) (53) (43) (2B)   ;
;456;(11000111) (307) (199) (C7)    ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(10000111) (207) (135) (87)   ;(00011101) (35) (29) (1D)   ;(00100111) (47) (39) (27)   ;
;464;(00111111) (77) (63) (3F)    ;(10001001) (211) (137) (89)   ;(10000111) (207) (135) (87)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11000101) (305) (197) (C5)   ;(11000111) (307) (199) (C7)   ;(11001011) (313) (203) (CB)   ;
;472;(10011101) (235) (157) (9D)    ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(01000000) (100) (64) (40)   ;(00110010) (62) (50) (32)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(11011001) (331) (217) (D9)    ;(11010000) (320) (208) (D0)   ;(11001001) (311) (201) (C9)   ;(11000100) (304) (196) (C4)   ;(10111101) (275) (189) (BD)   ;(00011101) (35) (29) (1D)   ;(00011101) (35) (29) (1D)   ;(01001000) (110) (72) (48)   ;
;488;(11001011) (313) (203) (CB)    ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(01011101) (135) (93) (5D)   ;(00011101) (35) (29) (1D)   ;(00011101) (35) (29) (1D)   ;
;496;(00111010) (72) (58) (3A)    ;(01010001) (121) (81) (51)   ;(10010101) (225) (149) (95)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;(11001010) (312) (202) (CA)   ;(11001011) (313) (203) (CB)   ;(11001011) (313) (203) (CB)   ;
;504;(10101110) (256) (174) (AE)    ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(00111111) (77) (63) (3F)   ;(00101010) (52) (42) (2A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 1,703 / 148,641 ( 1 % ) ;
; C16 interconnects     ; 58 / 5,382 ( 1 % )      ;
; C4 interconnects      ; 1,323 / 106,704 ( 1 % ) ;
; Direct links          ; 158 / 148,641 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 182 / 49,760 ( < 1 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 58 / 5,406 ( 1 % )      ;
; R4 interconnects      ; 1,670 / 147,764 ( 1 % ) ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.22) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.39) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 13                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. load                       ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.17) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 7                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 4                            ;
; 16                                           ; 26                           ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 3.47) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 14                           ;
; 2                                               ; 9                            ;
; 3                                               ; 12                           ;
; 4                                               ; 8                            ;
; 5                                               ; 8                            ;
; 6                                               ; 3                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 2                            ;
; 10                                              ; 1                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.81) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 11                           ;
; 7                                            ; 7                            ;
; 8                                            ; 8                            ;
; 9                                            ; 10                           ;
; 10                                           ; 3                            ;
; 11                                           ; 1                            ;
; 12                                           ; 5                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 14        ; 0            ; 14        ; 0            ; 0            ; 14        ; 14        ; 0            ; 14        ; 14        ; 0            ; 12           ; 0            ; 0            ; 2            ; 0            ; 12           ; 2            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 14        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 14           ; 0         ; 14           ; 14           ; 0         ; 0         ; 14           ; 0         ; 0         ; 14           ; 2            ; 14           ; 14           ; 12           ; 14           ; 2            ; 12           ; 14           ; 14           ; 14           ; 2            ; 14           ; 14           ; 14           ; 14           ; 14           ; 0         ; 14           ; 14           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; matrix_clock       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_LE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_OE          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_CBA[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_CBA[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_CBA[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_R1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_V1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_B1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_R2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_V2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; matrix_B2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; global_AR          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                    ;
+------------------------------------------------------+-----------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)  ; Delay Added in ns ;
+------------------------------------------------------+-----------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; hlsm:hlsm_inst|cnt[1] ; 2183.7            ;
+------------------------------------------------------+-----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                    ;
+----------------------------------------------------------------------------------------------+-------------------------------+-------------------+
; Source Register                                                                              ; Destination Register          ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------+-------------------------------+-------------------+
; hlsm:hlsm_inst|cnt_pwm[7]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 6.077             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[7] ; pwm:green1_pwm_inst|color_cpm ; 5.952             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[7]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.915             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[7]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.889             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[6] ; pwm:green1_pwm_inst|color_cpm ; 5.878             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[7]     ; pwm:red2_pwm_inst|color_cpm   ; 5.869             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[7] ; pwm:green2_pwm_inst|color_cpm ; 5.861             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[7]     ; pwm:red1_pwm_inst|color_cpm   ; 5.855             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[6] ; pwm:green2_pwm_inst|color_cpm ; 5.846             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[6]     ; pwm:red1_pwm_inst|color_cpm   ; 5.839             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[6]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.835             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[6]     ; pwm:red2_pwm_inst|color_cpm   ; 5.765             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[6]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.760             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[4]     ; pwm:red2_pwm_inst|color_cpm   ; 5.633             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[2]     ; pwm:red2_pwm_inst|color_cpm   ; 5.597             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[3]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.561             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[5]     ; pwm:red2_pwm_inst|color_cpm   ; 5.531             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[4]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.510             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[5]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.474             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[3] ; pwm:green1_pwm_inst|color_cpm ; 5.468             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[2]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.468             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[2]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.456             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[4]   ; pwm:blue1_pwm_inst|color_cpm  ; 5.417             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[4] ; pwm:green1_pwm_inst|color_cpm ; 5.416             ;
; hlsm:hlsm_inst|cnt_pwm[6]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.408             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[3]     ; pwm:red2_pwm_inst|color_cpm   ; 5.406             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[3]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.402             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[2] ; pwm:green1_pwm_inst|color_cpm ; 5.396             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[5] ; pwm:green1_pwm_inst|color_cpm ; 5.377             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[2]     ; pwm:red1_pwm_inst|color_cpm   ; 5.346             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[4]     ; pwm:red1_pwm_inst|color_cpm   ; 5.337             ;
; hlsm:hlsm_inst|cnt_pwm[5]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.309             ;
; hlsm:hlsm_inst|cnt_pwm[4]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.292             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[3]     ; pwm:red1_pwm_inst|color_cpm   ; 5.283             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[5]     ; pwm:red1_pwm_inst|color_cpm   ; 5.275             ;
; hlsm:hlsm_inst|cnt_pwm[3]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.193             ;
; hlsm:hlsm_inst|cnt_pwm[2]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.178             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[2] ; pwm:green2_pwm_inst|color_cpm ; 5.167             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[5]   ; pwm:blue2_pwm_inst|color_cpm  ; 5.155             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[4] ; pwm:green2_pwm_inst|color_cpm ; 5.127             ;
; hlsm:hlsm_inst|cnt_pwm[0]                                                                    ; pwm:green1_pwm_inst|color_cpm ; 5.097             ;
; hlsm:hlsm_inst|cnt_pwm[1]                                                                    ; pwm:blue2_pwm_inst|color_cpm  ; 5.078             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[3] ; pwm:green2_pwm_inst|color_cpm ; 5.054             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[5] ; pwm:green2_pwm_inst|color_cpm ; 5.042             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[0]   ; pwm:blue2_pwm_inst|color_cpm  ; 4.269             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_b[1]   ; pwm:blue2_pwm_inst|color_cpm  ; 4.253             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[1] ; pwm:green1_pwm_inst|color_cpm ; 4.122             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_a[0] ; pwm:green1_pwm_inst|color_cpm ; 4.062             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[1]     ; pwm:red2_pwm_inst|color_cpm   ; 3.967             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[1]   ; pwm:blue1_pwm_inst|color_cpm  ; 3.931             ;
; blueROM:blueROM_inst|altsyncram:altsyncram_component|altsyncram_9jp3:auto_generated|q_a[0]   ; pwm:blue1_pwm_inst|color_cpm  ; 3.923             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[1] ; pwm:green2_pwm_inst|color_cpm ; 3.844             ;
; greenROM:greenROM_inst|altsyncram:altsyncram_component|altsyncram_imp3:auto_generated|q_b[0] ; pwm:green2_pwm_inst|color_cpm ; 3.818             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_b[0]     ; pwm:red2_pwm_inst|color_cpm   ; 3.749             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[1]     ; pwm:red1_pwm_inst|color_cpm   ; 3.716             ;
; redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|q_a[0]     ; pwm:red1_pwm_inst|color_cpm   ; 3.682             ;
+----------------------------------------------------------------------------------------------+-------------------------------+-------------------+
Note: This table only shows the top 56 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "ledMatrix_v5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/db/pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 2, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/db/pll_altpll.v Line: 51
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "redROM:redROM_inst|altsyncram:altsyncram_component|altsyncram_sfp3:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ledMatrix_v5.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/db/pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node hlsm:hlsm_inst|mx_clock  File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/hlsm.vhd Line: 17
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node matrix_clock~output File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/ledmatrix.vhd Line: 18
Info (176353): Automatically promoted node ar~0  File: C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/ledmatrix.vhd Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170089): 2e+03 ns of routing delay (approximately 1.9% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:36
Info (11888): Total time spent on timing analysis during the Fitter is 2.82 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/ledMatrix_v5.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5658 megabytes
    Info: Processing ended: Tue Mar 07 18:00:30 2023
    Info: Elapsed time: 00:01:10
    Info: Total CPU time (on all processors): 00:01:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pret/Documents/Code/Electronics/ledMatrix_V5/ledMatrix_v5.fit.smsg.


