<table>
<tbody>
<tr class="odd">
<td><p><strong>输入</strong><br />
A   B</p></td>
<td><p><strong>输出</strong><br />
A XOR B</p></td>
</tr>
<tr class="even">
<td><p>0</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>0</p></td>
<td><p>1</p></td>
</tr>
<tr class="even">
<td><p>1</p></td>
<td><p>0</p></td>
</tr>
<tr class="odd">
<td><p>1</p></td>
<td><p>1</p></td>
</tr>
</tbody>
</table>

**异或门**（，簡稱，又稱、）是数字逻辑中实现[逻辑异或的](../Page/逻辑异或.md "wikilink")[逻辑门](https://zh.wikipedia.org/wiki/逻辑门 "wikilink")，功能见右侧[真值表](../Page/真值表.md "wikilink")。若两个输入的电平相异，则输出为高电平（1）；若两个输入的电平相同，则输出为低电平（0）。

这一函数能实现模为2的加法，因此，异或门可以实现计算机中的二进制加法。[半加器是由异或门和](https://zh.wikipedia.org/wiki/半加器 "wikilink")[与门组成的](../Page/与门.md "wikilink")。

## 概述

下列包括逻辑门的3种符号：形状特征型符号（[ANSI](https://zh.wikipedia.org/wiki/ANSI "wikilink")/[IEEE](https://zh.wikipedia.org/wiki/IEEE "wikilink")
Std
91-1984）、[IEC矩形国标符号](https://zh.wikipedia.org/wiki/IEC "wikilink")（IEC
60617-12）和不再使用的[DIN符号](https://zh.wikipedia.org/wiki/DIN "wikilink")（DIN
40700）。其他的逻辑门符号见[逻辑门符号表](https://zh.wikipedia.org/wiki/逻辑门#符号表 "wikilink")。

<table>
<thead>
<tr class="header">
<th><p>表达式</p></th>
<th><p>符号</p></th>
<th><p>功能表</p></th>
<th><p>继电器逻辑</p></th>
</tr>
</thead>
<tbody>
<tr class="odd">
<td><p>ANSI/IEEE Std 91-1984</p></td>
<td><p>IEC 60617-12</p></td>
<td><p>DIN 40700</p></td>
<td></td>
</tr>
<tr class="even">
<td><p><span class="math inline"><em>Y</em> = <em>A</em> ⊕ <em>B</em></span><br />
<br />
<span class="math inline">$Y = A \,\underline{\lor}\, B$</span></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XOR_ANSI.svg" title="fig:XOR_ANSI.svg">XOR_ANSI.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:IEC_XOR.svg" title="fig:IEC_XOR.svg">IEC_XOR.svg</a></p></td>
<td><p><a href="https://zh.wikipedia.org/wiki/File:XOR_DIN.svg" title="fig:XOR_DIN.svg">XOR_DIN.svg</a><br />
或<br />
<a href="https://zh.wikipedia.org/wiki/File:XOR_DIN_2.svg" title="fig:XOR_DIN_2.svg">XOR_DIN_2.svg</a></p></td>
</tr>
</tbody>
</table>

\(Y = A \oplus B\)等价於\(Y = A \cdot \overline{B} + \overline{A} \cdot B\)。

异或的运算顺序如下：

\[\left( w \,\underline{\lor}\, x \,\underline{\lor}\, y \,\underline{\lor}\, z \right) \Leftrightarrow
\left( \left( \left( w \,\underline{\lor}\, x \right) \,\underline{\lor}\, y \right) \,\underline{\lor}\, z \right)\]

输入的顺序对输出没有影响，因为异或满足结合律。

与非逻辑实现的异或运算的逻辑表达式如下：

\[x \,\underline{\lor}\, y \Leftrightarrow \left( x \,\overline{\land}\, \left( x \,\overline{\land}\, y \right) \right) \,\overline{\land}\, \left( y \,\overline{\land}\, \left( x \,\overline{\land}\, y \right) \right)\]

## 硬件描述和引脚分配

异或门是基本的逻辑门，因此在[TTL和](https://zh.wikipedia.org/wiki/晶体管-晶体管逻辑电路 "wikilink")[CMOS](https://zh.wikipedia.org/wiki/CMOS "wikilink")[集成电路中都是可以使用的](../Page/集成电路.md "wikilink")。标准的[CMOS](https://zh.wikipedia.org/wiki/CMOS "wikilink")[集成电路为](../Page/集成电路.md "wikilink")4070，包含四个独立的2输入异或门。4070替换了可靠性差的4030，但二者的引脚分配相同。下面是引脚分配表：

<table>

<td>

[4070_Pinout.svg](https://zh.wikipedia.org/wiki/File:4070_Pinout.svg "fig:4070_Pinout.svg")集成电路的引脚分配图\]\]

</td>

<td>

</td>

</table>

包括[NXP在内的很多半导体制造商都生产这一元件](https://zh.wikipedia.org/wiki/NXP "wikilink")，封装方式分为直插[DIP封装和](https://zh.wikipedia.org/wiki/双列直插式封装 "wikilink")两种。元件的[数据表可在大多数元件数据库查询到](https://zh.wikipedia.org/wiki/数据表 "wikilink")。

## 传输门连线

异或门可以用[MOSFET组成](https://zh.wikipedia.org/wiki/MOSFET "wikilink")。下图是[CMOS实现的异或门](https://zh.wikipedia.org/wiki/CMOS "wikilink")。\[1\]
[CmosXORGate.png](https://zh.wikipedia.org/wiki/File:CmosXORGate.png "fig:CmosXORGate.png")

## 备选方案

[Cmos_xor.svg](https://zh.wikipedia.org/wiki/File:Cmos_xor.svg "fig:Cmos_xor.svg")
[Overzicht_XOR.jpg](https://zh.wikipedia.org/wiki/File:Overzicht_XOR.jpg "fig:Overzicht_XOR.jpg")
輸入1和1時，XOR會輸出0。因此，不可能只使用AND和OR組成XOR，必須包含[反相器](../Page/反相器.md "wikilink")（NOT）。

如果没有特定的逻辑门，我们可以用其他现有的逻辑门构建。显而易见的一个方法是用同或门後接一个非门来实现异或门。如果按照逻辑表达式\(A \cdot \overline{B} + \overline{A} \cdot B\)，我们可以利用[与门](../Page/与门.md "wikilink")、[或门和](../Page/或门.md "wikilink")[非门来构建异或门](https://zh.wikipedia.org/wiki/非门 "wikilink")。但是，这种方法需要3种共5个逻辑门。

异或门可利用四个[与非门或五个](../Page/与非门.md "wikilink")[或非门来实现](../Page/或非门.md "wikilink")，连线方法见下图。因为与非门和或非门是“通用的门电路”，因此任何一个逻辑函数都可单独由[与非逻辑或](https://zh.wikipedia.org/wiki/与非逻辑 "wikilink")[或非逻辑来实现](https://zh.wikipedia.org/wiki/或非逻辑 "wikilink")。

|                                                                                                     |                                                                                                  |
| --------------------------------------------------------------------------------------------------- | ------------------------------------------------------------------------------------------------ |
| [XOR_from_NAND.svg](https://zh.wikipedia.org/wiki/File:XOR_from_NAND.svg "fig:XOR_from_NAND.svg") | [XOR_from_NOR.svg](https://zh.wikipedia.org/wiki/File:XOR_from_NOR.svg "fig:XOR_from_NOR.svg") |

留意下表，OR和NAND中間兩行輸出跟XOR相同，第一和第四行不同。所以，利用OR和NAND再加上AND可以組成XOR。

| A | B | OR | NAND | XOR |
| - | - | -- | ---- | --- |
| 0 | 0 | 0  | 1    | 0   |
| 0 | 1 | 1  | 1    | 1   |
| 1 | 0 | 1  | 1    | 1   |
| 1 | 1 | 1  | 0    | 0   |

## 2个输入以上的情况

若严格的理解[逻辑异或的定义](../Page/逻辑异或.md "wikilink")，或观察IEC符号，我们就会提出关於2输入以上的异或门是否能有正确表现的问题。如果一个逻辑门能有3个或更多的输入，并能得到正确的输出，而且输入中的一个为真，那么这个逻辑门在效果上是一个检测器，而其实这是仅有2个输入的情况。不过，实际中极少用这种方法来实现这一装置。

将连续相接的输入接入[级联的异或门是很常见的连接方式](https://zh.wikipedia.org/wiki/级联 "wikilink")。首先将2个信号作为一个异或门的输入，然後将其输出以及第3个信号作为第二个异或门的输入，对需要接入的其他信号反复进行以上操作，这样就会得到如下结果：若输入中高电平（1）的个数是奇数，输出为高电平（1）；若输入中高电平（1）的个数是偶数，输出为低电平（0）。这种特性在实际应用中可实现[奇偶发生器或模](../Page/奇偶校验位.md "wikilink")2[加法器](../Page/加法器.md "wikilink")。

例如，74LVC1G386微型集成电路是3输入异或门，可实现奇偶发生器\[2\]。

[Verilog的缩减运算符能将任意位输入进行从高位到低位逐次异或运算](../Page/Verilog.md "wikilink")，得到一位输出。

## 其他应用

### 加法器

[Half_Adder.svg](https://zh.wikipedia.org/wiki/File:Half_Adder.svg "fig:Half_Adder.svg")
异或门可以作为一位[加法器](../Page/加法器.md "wikilink")，可将任何2位相加得到1个输出。若两个输入的值均为1，则得到10的结果，而[与门由两个输入的值控制进位的输出](../Page/与门.md "wikilink")。以上是[半加器的主要原理](https://zh.wikipedia.org/wiki/半加器 "wikilink")。

### 异或密码

安全加密算法[一次性密碼本就是利用异或门实现的](../Page/一次性密碼本.md "wikilink")。加密的原理是将要加密的文件（[明文](https://zh.wikipedia.org/wiki/明文 "wikilink")）编码成二进制序列，然後将与被加密的消息长度相同的随机二进制序列作为[密钥](../Page/密钥.md "wikilink")，再将明文与密钥的每一位依次进行按位异或运算，得到[密文](https://zh.wikipedia.org/wiki/密文 "wikilink")。若将密文与密钥的每一位依次进行按位异或运算，就能得到原文。

### 异或校验

|                   |
| ----------------- |
| 101 XOR 011 = 110 |
| 110 XOR 011 = 101 |
| 110 XOR 101 = 011 |

将两个3位二进制序列`101`和`011`进行异或[奇偶校验可得到异或校验和](../Page/奇偶校验位.md "wikilink")`110`（右表第一行右侧）。若序列`101`丢失，我们可以将已知序列`011`与异或校验和进行异或运算得到丢失的序列（右表第二行）。

### 异或门倍频器

[Frequenzverdoppler_mit_XOR.png](https://zh.wikipedia.org/wiki/File:Frequenzverdoppler_mit_XOR.png "fig:Frequenzverdoppler_mit_XOR.png")
将方波信号和利用[RC電路延迟的方波信号作为异或门的两个输入](../Page/RC電路.md "wikilink")，可以很容易的得到频率达到100
MHz以上的[方波](../Page/方波.md "wikilink")。输出得到的针尖脉冲是[锁相的](../Page/锁相环.md "wikilink")，其频率会与RC电路的[时间常数基本保持同步](https://zh.wikipedia.org/wiki/时间常数 "wikilink")。由於这种[倍频器不需要共振濾波器](https://zh.wikipedia.org/wiki/倍频器 "wikilink")，输入信号可以具有经过[调频的任意](../Page/频率调制.md "wikilink")[占空比](../Page/占空比.md "wikilink")，也可以是强信号。

### 可控反相器

将异或门的一个输入作为信号输入端，另一个输入作为控制端，若控制端为低电平（0），信号输出不变；若控制端为高电平（1），异或门表现为[反相器](../Page/反相器.md "wikilink")，信号输出反相。

## 参见

  - [逻辑异或](../Page/逻辑异或.md "wikilink")
  - [同或门](../Page/同或门.md "wikilink")
  - [逻辑代数](../Page/逻辑代数.md "wikilink")
  - [逻辑门](https://zh.wikipedia.org/wiki/逻辑门 "wikilink")

## 参考文献

  -
  -
  -
[sv:Disjunktion (logik)\#OR-grind och
XOR-grind](https://zh.wikipedia.org/wiki/sv:Disjunktion_\(logik\)#OR-grind_och_XOR-grind "wikilink")

[Category:逻辑门](https://zh.wikipedia.org/wiki/Category:逻辑门 "wikilink")

1.  [Paul Falstad's Circuit Simulator
    Applet](http://www.falstad.com/circuit)
2.  [74LVC1G386](http://www.nxp.com/documents/data_sheet/74LVC1G386.pdf)