<!DOCTYPE html>
<html lang="es">
<head>
<meta charset="UTF-8">
<meta http-equiv="X-UA-Compatible" content="IE=edge">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="generator" content="Asciidoctor 2.0.17">
<meta name="keywords" content="computer, architecture">
<meta name="author" content="Cándido Aramburu">
<title>Estructura de Computadores  (240306)</title>
<style>
@import "https://fonts.googleapis.com/css?family=Open+Sans:300,300italic,400,400italic,600,600italic%7CNoto+Serif:400,400italic,700,700italic%7CDroid+Sans+Mono:400,700";
@import "https://cdn.jsdelivr.net/gh/asciidoctor/asciidoctor@2.0/data/stylesheets/asciidoctor-default.css";



h1, h2, h3, h4, h5, h6, #toctitle,
.sidebarblock > .content > .title {
  color: rgba(221, 72, 20, 0.8);
}



</style>
<link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/4.7.0/css/font-awesome.min.css">
<!-- Change some CSS.
<style>
.imageblock{
  &.text-center > .title {
    text-align: center !important;
  }
}
</style>

-->

<style type="text/css"> .imageblock > .title { text-align: center; } </style>

<style>.toc-current{font-weight: bold;} .toc-root{font-family: "Open Sans","DejaVu Sans",sans-serif;
                       font-size: 0.9em;} #content{display: flex; flex-direction: column; flex: 1 1 auto;}
             .nav-footer{text-align: center; margin-top: auto;}
             .nav-footer > p > a {white-space: nowrap;}</style>
</head>
<body id="_arquitectura_de_una_computadora" class="book">
<div id="header">
<h1>Estructura de Computadores  (240306)</h1>
<div class="details">
<span id="author" class="author">Cándido Aramburu</span><br>
<span id="email" class="email"><a href="mailto:candido@unavarra.es">candido@unavarra.es</a></span><br>
<span id="revdate">2022-12-15</span>
</div>
<div id="toc" class="toc">
<div id="toctitle">Table of Contents</div>
<p><span class="toc-root"><a href="eecc_book.html">Estructura de Computadores  (240306)</a></span></p><ul class="sectlevel0">
<li><a href="_i_arquitectura_del_repertorio_de_instrucciones_isa_computadora_von_neumann_datos_instrucciones_programación.html">I Arquitectura del Repertorio de Instrucciones (ISA): computadora von Neumann, datos, instrucciones, programación.</a>
</li>
<li><a href="_ii_unidades_básicas_procesador_central_unidad_de_memoria_mecanismos_entradasalida.html">II Unidades Básicas: Procesador Central, Unidad de Memoria, Mecanismos Entrada/Salida.</a>
</li>
<li><a href="_iii_ejercicios_de_teoría.html">III Ejercicios de Teoría</a>
</li>
<li><a href="_iv_autoevaluación_teoría.html">IV Autoevaluación Teoría</a>
</li>
<li><a href="_v_guiones_de_prácticas_programación_ensamblador_x86.html">V Guiones de Prácticas: Programación Ensamblador x86</a>
</li>
<li><a href="_vi_hojas_de_referencia_rápida.html">VI Hojas de Referencia Rápida</a>
</li>
<li><a href="_vii_autoevaluación_prácticas.html">VII Autoevaluación Prácticas</a>
</li>
<li><a href="_viii_apéndices.html">VIII Apéndices</a>
<ul class="sectlevel1">
<li><a href="_arquitectura_de_una_computadora.html"><span class="toc-current">21. Arquitectura de una Computadora</span></a>
<ul class="sectlevel2">
<li><a href="_arquitectura_de_una_computadora.html#estr_comp">21.1. Estructura de la  Computadora</a>
<ul class="sectlevel3">
<li><a href="_arquitectura_de_una_computadora.html#_contexto">21.1.1. Contexto</a>
</li>
<li><a href="_arquitectura_de_una_computadora.html#_arquitectura_hw">21.1.2. Arquitectura HW</a>
</li>
<li><a href="_arquitectura_de_una_computadora.html#_cpu_2">21.1.3. CPU</a>
</li>
<li><a href="_arquitectura_de_una_computadora.html#_memoria_2">21.1.4. Memoria</a>
</li>
</ul>
</li>
<li><a href="_arquitectura_de_una_computadora.html#_instruction_set_architecture_isa">21.2. Instruction Set Architecture (ISA)</a>
<ul class="sectlevel3">
<li><a href="_arquitectura_de_una_computadora.html#_ejemplos_intel_x86_motorola_68000_mips_arm_2">21.2.1. Ejemplos: Intel x86, Motorola 68000, MIPS, ARM</a>
</li>
</ul>
</li>
<li><a href="_arquitectura_de_una_computadora.html#_procesadores_intel_con_arquitectura_x86">21.3. Procesadores Intel con arquitectura x86</a>
<ul class="sectlevel3">
<li><a href="_arquitectura_de_una_computadora.html#_nomenclatura">21.3.1. Nomenclatura</a>
</li>
</ul>
</li>
</ul>
</li>
<li><a href="_rtl_register_transfer_language.html">22. RTL Register Transfer Language</a>
</li>
<li><a href="_programas_ensamblador_iassim.html">23. Programas ensamblador IASSim</a>
</li>
<li><a href="_simulador_iassim_2.html">24. Simulador IASSim</a>
</li>
<li><a href="_lenguajes_de_programación_de_alto_y_bajo_nivel.html">25. Lenguajes de programación de Alto y Bajo Nivel</a>
</li>
<li><a href="_lenguajes_de_programación_en_ensamblador.html">26. Lenguajes de programación en Ensamblador</a>
</li>
<li><a href="_toolchain_cadena_de_herramientas_en_el_proceso_de_compilación.html">27. Toolchain: Cadena de Herramientas en el proceso de compilación</a>
</li>
<li><a href="_practicando_la_programación_desde_el_principio.html">28. Practicando la Programación desde el Principio</a>
</li>
<li><a href="_llamadas_al_sistema_operativo_2.html">29. Llamadas al Sistema Operativo</a>
</li>
<li><a href="_pila.html">30. Pila</a>
</li>
<li><a href="_programas_en_lenguaje_ensamblador_propuestas.html">31. Programas en Lenguaje Ensamblador: Propuestas</a>
</li>
<li><a href="_apéndice_unidad_cpu.html">32. Apéndice: Unidad CPU</a>
</li>
<li><a href="_apéndice_unidad_de_memoria_dram.html">33. Apéndice: Unidad de Memoria DRAM</a>
</li>
<li><a href="_apéndice_memoria_virtual.html">34. Apéndice: Memoria Virtual</a>
</li>
<li><a href="_lenguaje_de_programación_c_2.html">35. Lenguaje de Programación C</a>
</li>
<li><a href="_fpu_x87.html">36. FPU x87</a>
</li>
<li><a href="_estructura_de_computadores_2022_primer_parcial_teoría.html">37. Estructura de Computadores 2022: Primer Parcial Teoría</a>
</li>
<li><a href="_estructura_de_computadores_2022_primer_parcial_prácticas.html">38. Estructura de Computadores 2022: Primer Parcial Prácticas</a>
</li>
<li><a href="_estructura_de_computadores_2022_segundo_parcial_prácticas.html">39. Estructura de Computadores 2022: Segundo Parcial Prácticas</a>
</li>
<li><a href="_nominación_de_los_ficheros_del_examen.html">40. Nominación de los ficheros del examen</a>
</li>
<li><a href="_exámenes_de_cursos_anteriores.html">41. Exámenes de Cursos Anteriores</a>
</li>
<li><a href="_miaulario_videoconferencia.html">42. Miaulario: Videoconferencia</a>
</li>
</ul>
</li>
<li><a href="_ix_bibliografía.html">IX Bibliografía</a>
</li>
<li><a href="_x_glosario.html">X Glosario</a>
</li>
<li><a href="_xi_colofón.html">XI Colofón</a>
</li>
<li><a href="_index.html">Index</a>
</li>
</ul>
</div>
</div>
<div id="content">
<div class="sect1">
<h2 id="_arquitectura_de_una_computadora">21. Arquitectura de una Computadora</h2>
<div class="sectionbody">
<div class="sect2">
<h3 id="estr_comp">21.1. Estructura de la  Computadora</h3>
<div class="sect3">
<h4 id="_contexto">21.1.1. Contexto</h4>
<div class="ulist">
<ul>
<li>
<p>El significado del término arquitectura en una computadora depende del contexto.</p>
<div class="ulist">
<ul>
<li>
<p>La primera gran división sería: Arquitectura Hardware y Arquitectura Software</p>
</li>
<li>
<p>Arquitectura de un computadora: es la organización en grandes bloques como CPU,Memoria,controladores de periféricos,buses, etc</p>
</li>
<li>
<p>Arquitectura de un procesador: Es el repertorio de instrucciones y datos capaz  de interpretar y ejecutar la cpu. Puede haber dos procesadores fabricados con distinta estructura interna pero que procesen las mismas instrucciones y datos ,es decir, que procesen el mismo el lenguaje máquina y por lo tanto tienen la misma arquitectura. En este contexto utilizaremos el termino ISA (Instruction Set Architecture ). La ISA de un procesador AMD64 y un procesador Intel x86-64 es la misma, operan con el mismo lenguaje máquina. Un programa binario en AMD64 es compatible con Intel x86-64.</p>
</li>
<li>
<p>Microarquitectura de un microprocesador: es la organización interna de un procesador.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
<div class="sect3">
<h4 id="_arquitectura_hw">21.1.2. Arquitectura HW</h4>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrT1kUG2grIQBtFiqsGRRIPrwZTqaOLS5BrcDBBpShW2mkTMFVBwam0mDgHkODWgVfq4hjiiEups0KAQig0sGzQA8vX1dc_yNMRu6nwsBpegRWkH06MUhJTFp0DS5v4bAgAkMOang==" alt="Diagram">
</div>
</div>
</div>
<div class="sect3">
<h4 id="_cpu_2">21.1.3. CPU</h4>
<div class="ulist">
<ul>
<li>
<p>Componentes básicos de la CPU</p>
<div class="ulist">
<ul>
<li>
<p>ALU</p>
</li>
<li>
<p>FPU</p>
</li>
<li>
<p>Unidad de Control</p>
</li>
<li>
<p>Registros internos</p>
</li>
</ul>
</div>
</li>
<li>
<p>Función de la CPU</p>
<div class="ulist">
<ul>
<li>
<p>Llevar a cabo el ciclo de instrucción de las instrucciones almacenadas en la memoria principal</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrllt9LwzAQx5_bv-IelSJhIj6JsE4fBIdjUhQpHaENUpiJJBEU8i_5V_iPyTrXbtmuaeoYgvfU5sflk7vclwNobMS4lnQOEylyppSQkPBSw9FokhwH4LQxexGypHD9rpnkFKbDcRid9LAosE9D3EShCSqrFhmUDJkxm9uD-lj8OGgHi7Z9mdWX2d5tYMrU21zTQqwvrdbFyT1clZLleSk4U3sCE1jML9s4l5ZZgT4_g_nXJ2dUdUkUkoId0cez1fwQ7B69kknQl5N2Syj5GRreJo7dThpSv_1HfxL7IgRSy4knDwlsh-B02Z4_-6QlcroxlvasyAx5tl1r0iBP1I_GLj2kIF1QBu5emaS8ELNBw7Y2elptqsEXgjFltCAPstRs_6gt0tFJXtEa66oZ25LmIbYLqX0ulZYChojuHJojPgBHBym1qOCPROc_cfhn6ekAVBfVFMAA4g_NYFXslquY8lxAwWo21Z9q1UHe8KqDdKTMt3fbvR4Nfr_W1V_lkGYLfm9Z6NUO110n1UK5fJvQ65p-QQy9r9r0ot8r_SEh" alt="Diagram">
</div>
</div>
<div class="imageblock text-center">
<div class="content">
<img src="./images/von_neumann/ias_structure.png" alt="ias structure">
</div>
<div class="title">Figure 103. IAS Structure</div>
</div>
</div>
<div class="sect3">
<h4 id="_memoria_2">21.1.4. Memoria</h4>
<div class="ulist">
<ul>
<li>
<p>Jerarquía de Memoria: Registros internos a la CPU y Memoria principal (DRAM) externa a la CPU</p>
</li>
</ul>
</div>
<div class="sect4">
<h5 id="_memoria_principal_2">Memoria Principal</h5>
<div class="ulist">
<ul>
<li>
<p>Memoria DRAM: Dynamic Random Access Memory</p>
</li>
<li>
<p>Almacena la secuencia de instrucciones máquina binarias y los datos en formato binario.</p>
</li>
<li>
<p>Espacio de direcciones lineal: Notación hexacecimal</p>
</li>
<li>
<p>Direccionamiento: bytes : notación hexadecimal</p>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/ditaa/svg/eNrjcvEMcnV29vT3cw1WgAFnf78QVz9PF38uLgUUoK2LFWhzGVQYQAFIWQ2IMFQwQMFAYZJNM6SqaUbUMA1VGdQ0VEiZaZhgWJgGjwVLqpqWONzDbUjEaRo1TOPiAgCKxrYT" alt="Diagram">
</div>
</div>
</div>
<div class="sect4">
<h5 id="_registros_internos_a_la_cpu">Registros internos a la CPU</h5>

</div>
<div class="sect4">
<h5 id="_registros_no_visibles_al_programador">Registros NO visibles al programador</h5>
<div class="ulist">
<ul>
<li>
<p>Registos NO accesibles por el programador en la arquitectura amd64</p>
<div class="ulist">
<ul>
<li>
<p>PC: Contador del Programa : x86 lo denomina RIP: 64 bits</p>
</li>
<li>
<p>IR: Registro de instrucción : 64 bits</p>
</li>
<li>
<p>MBR: Registro buffer de Memoria : 64 bits &#8594; WORD SIZE : 64</p>
</li>
<li>
<p>MAR: Registro de direcciones de Memoria: 40 bits</p>
<div class="ulist">
<ul>
<li>
<p>Capacidad de Memoria: 2<sup>40</sup> : 1TB</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</li>
<li>
<p>Para el caso de la arquitectura i386 sustituir 64 bits por 32 bits y el registro MAR también es de 32 bits.</p>
</li>
</ul>
</div>
</div>
<div class="sect4">
<h5 id="_registros_visibles_al_programador_3">Registros visibles al programador</h5>
<div class="ulist">
<ul>
<li>
<p>El programador utiliza dichos registros para almacenar datos (escribir y leer).</p>
</li>
<li>
<p>Hay operaciones (suma,resta, etc&#8230;&#8203;) donde los operandos pueden estar en los registros.</p>
</li>
<li>
<p>El acceso de la CPU a un registro es mucho más RAPIDO que el acceso a una posición de la memoria principal RAM.</p>
</li>
</ul>
</div>
<div class="imageblock text-center">
<div class="content">
<img src="./images/von_neumann/ias_architecture.png" alt="ias architecture">
</div>
<div class="title">Figure 104. IAS_Architecture</div>
</div>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_instruction_set_architecture_isa">21.2. Instruction Set Architecture (ISA)</h3>
<div class="ulist">
<ul>
<li>
<p>La arquitectura del repertorio de instrucciones (<strong>ISA</strong>: instruction set architecture) de una computadora comprende definir principalmente:</p>
<div class="ulist">
<ul>
<li>
<p>Estructura de la Computadora: CPU-Memoria-Bus-I/O</p>
</li>
<li>
<p>La representación y formato de los datos .</p>
</li>
<li>
<p>La representación y formato de las instrucciones.</p>
</li>
<li>
<p>Repertorio de instrucciones: Las operaciones y modos de direccionamiento que ha de interpretar y ejecutar la computadora.</p>
</li>
</ul>
</div>
</li>
<li>
<p>La arquitectura ISA define la potencialidad de la CPU de la computadora.</p>
</li>
<li>
<p>El diseño de la arquitectura ISA va a afectar al rendimiento de la computadora.</p>
<div class="ulist">
<ul>
<li>
<p>Programa binario resultado de la compilación del programa fuente.</p>
</li>
<li>
<p>Ocupación de Memoria</p>
</li>
<li>
<p>Implementación (dificultad) y rendimiento de la CPU.</p>
</li>
</ul>
</div>
</li>
</ul>
</div>
<div class="imageblock kroki">
<div class="content">
<img src="https://kroki.io/graphviz/svg/eNqNUktOw0AM3XMKK-tUiC6phJSmFAU1tErhAG7GDSMlmTCZrBAHYsGqR8jF8ORDQ0tLV5nYz8_PfhYy0Vi8wgO8X0Gw9mB0B859aXQVm0ojCIIUwVdZURkUSqMz2ePmSmdoVDmMRVSQNkpLZWtl3lDFUuXUwM5zWwZ_9XIRLqSMu-BFWCe4Xl7WfVqVjOu4beCRNOq3qv5C4MTgz9L2uJWWeSwLTJsmx9FuqwXyImAhc-LYaSBrACE1dWuDmzFspCmdw_YRJZLnUVbxz7th8OKYSrlJudjzXS9yDgFPCvaYW1j5bjCN3CByQ_6ETcHeXVsRDI20Q_4KtLr9eidkomDJF4Bd4m9kRNsWlQsF84pyQ21i1o5d73LwNqVK2ZojKc6sv7n-2a6XSex41tGUMuZUgDBuHDl3lLZ4oNjChwM03M-stNySJrYJR56WJqs_jYxxtKh3if2uMTXKV7mQtq6197-uTqgEC-bcrHcbM2mFt2d0MntyVZOrj29OWkQ_" alt="isa-ias.png">
</div>
</div>
<div class="sect3">
<h4 id="_ejemplos_intel_x86_motorola_68000_mips_arm_2">21.2.1. Ejemplos: Intel x86, Motorola 68000, MIPS, ARM</h4>
<div class="ulist">
<ul>
<li>
<p>Ver <a href="_lenguajes_de_programación_en_ensamblador.html#leng_asm">Apéndice Lenguajes Ensamblador</a></p>
</li>
</ul>
</div>
</div>
</div>
<div class="sect2">
<h3 id="_procesadores_intel_con_arquitectura_x86">21.3. Procesadores Intel con arquitectura x86</h3>
<div class="sect3">
<h4 id="_nomenclatura">21.3.1. Nomenclatura</h4>
<div class="sect4">
<h5 id="_general">General</h5>
<div class="ulist">
<ul>
<li>
<p>Los procesadores intel reciben nombres por todos conocidos: Pentium II, Pentium III, Corei3, Corei5, Corei7, etc</p>
</li>
<li>
<p>La arquitectura de las computadoras que utilizan dichos procesadores responden a una arquitectura común</p>
<div class="ulist">
<ul>
<li>
<p>Arquitectura x86 en el caso de la arquitectura de 32 bits</p>
</li>
<li>
<p>Arquitectura x86-64 en el caso de la arquitectura de 64 bits.</p>
</li>
</ul>
</div>
</li>
<li>
<p>Procesadores con arquitectura x86 de 32 bits</p>
<div class="listingblock">
<div class="content">
<pre>*** 1978 y 1979 Intel 8086 y 8088. Primeros microprocesadores de la arquitectura x86.
    1980 Intel 8087. Primer coprocesador numérico de la arquitectura x86, inicio de la serie x87.
    1980 NEC V20 y V30. Clones de procesadores 8088 y 8086, respectivamente, fabricados por NEC.
    1982 Intel 80186 y 80188. Mejoras del 8086 y 8088.
    1982 Intel 80286. Aparece el modo protegido, tiene capacidad para multitarea.
*** 1985 Intel 80386. Primer microprocesador x86 de 32 bits.
    1989 Intel 80486. Incorpora el coprocesador numérico en el propio circuito integrado.
    1993 Intel Pentium. Mejor desempeño, arquitectura superescalar.
    1995 Pentium Pro. Ejecución fuera de orden y Ejecución especulativa
    1996 Amd k5. Rival directo del Intel Pentium.
    1997 Intel Pentium II. Mejora la velocidad en código de 16 Bits, incorpora MMX
    1998 AMD K6-2. Competidor directo del Intel Pentium II, introducción de 3DNow!
    1999 Intel Pentium III. Introducción de las instrucciones SSE
    2000 Intel Pentium 4. NetBurst. Mejora en las instrucciones SSE
    2005 Intel Pentium D. EM64T. Bit NX, Intel Viiv</pre>
</div>
</div>
</li>
<li>
<p>Procesadores con arquitectura x86-64 de 64 bits</p>
<div class="listingblock">
<div class="content">
<pre>*** 2003 AMD Opteron. Primer microprocesador x86 de 64 bits, con el conjunto de instrucciones AMD64)
    2003 AMD Athlon.
    2006 Intel Core 2. Introducción de microarquitectura Intel P8. Menor consumo, múltiples núcleos, soporte de virtualización en     hardware    incluyendo x86-64 y SSSE3.
    2008 Core i7
    2009 Core i5
    2010 Core i3</pre>
</div>
</div>
</li>
<li>
<p><a href="https://computerhoy.com/noticias/hardware/que-significan-numeros-letras-procesadores-intel-56812">significado del código de los nombres de procesadores intel serie Core</a>: El primer dígito del código indica la generación (en el 2017 salió la 8ª generación)</p>
</li>
<li>
<p>Intel Serie Core:</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.intel.com/content/www/us/en/products/processors/core/view-all.html" class="bare">https://www.intel.com/content/www/us/en/products/processors/core/view-all.html</a></p>
</li>
</ul>
</div>
</li>
<li>
<p>Intel Serie Core X : familias i9, i7 ,i5</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.intel.com/content/www/us/en/products/processors/core/x-series.html">Intel Serie X</a>:</p>
</li>
<li>
<p><a href="https://ark.intel.com/products/series/123588/Intel-Core-X-series-Processors" class="bare">https://ark.intel.com/products/series/123588/Intel-Core-X-series-Processors</a></p>
</li>
</ul>
</div>
</li>
<li>
<p><a href="https://es.wikipedia.org/wiki/Anexo:Procesadores_AMD" class="bare">https://es.wikipedia.org/wiki/Anexo:Procesadores_AMD</a></p>
</li>
<li>
<p>COMPETENCIA INTEL-AMD año 2018 en computadoras de sobremesa.</p>
<div class="ulist">
<ul>
<li>
<p><a href="https://www.techradar.com/news/intel-coffee-lake-release-date-news-and-rumors">AMD Ryzen 2nd Generation - INTEL Core i7-8086K</a></p>
</li>
</ul>
</div>
</li>
</ul>
</div>
</div>
</div>
</div>
</div>
</div>
<div class="paragraph nav-footer">
<p>↑ Up: <a href="_viii_apéndices.html">VIII Apéndices</a> | ⌂ Home: <a href="eecc_book.html">Estructura de Computadores  (240306)</a> | Next: <a href="_rtl_register_transfer_language.html">RTL Register Transfer Language</a> →</p>
</div>
</div>
<div id="footer">
<div id="footer-text">
Last updated 2022-11-03 13:10:16 +0100
</div>
</div>
<script type="text/x-mathjax-config">
MathJax.Hub.Config({
  messageStyle: "none",
  tex2jax: {
    inlineMath: [["\\(", "\\)"]],
    displayMath: [["\\[", "\\]"]],
    ignoreClass: "nostem|nolatexmath"
  },
  asciimath2jax: {
    delimiters: [["\\$", "\\$"]],
    ignoreClass: "nostem|noasciimath"
  },
  TeX: { equationNumbers: { autoNumber: "none" } }
})
MathJax.Hub.Register.StartupHook("AsciiMath Jax Ready", function () {
  MathJax.InputJax.AsciiMath.postfilterHooks.Add(function (data, node) {
    if ((node = data.script.parentNode) && (node = node.parentNode) && node.classList.contains("stemblock")) {
      data.math.root.display = "block"
    }
    return data
  })
})
</script>
<script src="https://cdnjs.cloudflare.com/ajax/libs/mathjax/2.7.9/MathJax.js?config=TeX-MML-AM_HTMLorMML"></script>
</body>
</html>