TimeQuest Timing Analyzer report for digital_clock
Fri Dec 09 11:30:15 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_divider_400Hz:u2|o_clk'
 13. Slow 1200mV 85C Model Setup: 'SYSTEM_CLK_100M'
 14. Slow 1200mV 85C Model Hold: 'clk_divider_400Hz:u2|o_clk'
 15. Slow 1200mV 85C Model Hold: 'SYSTEM_CLK_100M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk_divider_400Hz:u2|o_clk'
 32. Slow 1200mV 0C Model Setup: 'SYSTEM_CLK_100M'
 33. Slow 1200mV 0C Model Hold: 'clk_divider_400Hz:u2|o_clk'
 34. Slow 1200mV 0C Model Hold: 'SYSTEM_CLK_100M'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk_divider_400Hz:u2|o_clk'
 50. Fast 1200mV 0C Model Setup: 'SYSTEM_CLK_100M'
 51. Fast 1200mV 0C Model Hold: 'clk_divider_400Hz:u2|o_clk'
 52. Fast 1200mV 0C Model Hold: 'SYSTEM_CLK_100M'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; digital_clock                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 5      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; clk_divider_400Hz:u2|o_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider_400Hz:u2|o_clk } ;
; SYSTEM_CLK_100M            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYSTEM_CLK_100M }            ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                               ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 150.02 MHz ; 150.02 MHz      ; clk_divider_400Hz:u2|o_clk ;      ;
; 234.85 MHz ; 234.85 MHz      ; SYSTEM_CLK_100M            ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider_400Hz:u2|o_clk ; -4.076 ; -126.135      ;
; SYSTEM_CLK_100M            ; -3.258 ; -281.620      ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider_400Hz:u2|o_clk ; 0.386 ; 0.000         ;
; SYSTEM_CLK_100M            ; 0.516 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SYSTEM_CLK_100M            ; -3.000 ; -130.215      ;
; clk_divider_400Hz:u2|o_clk ; -1.285 ; -71.960       ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider_400Hz:u2|o_clk'                                                                                                        ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.076 ; controller:u8|o_num7[2]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.997      ;
; -4.076 ; controller:u8|o_num7[2]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.997      ;
; -4.076 ; controller:u8|o_num7[2]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.997      ;
; -4.049 ; controller:u8|o_num7[1]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.970      ;
; -4.049 ; controller:u8|o_num7[1]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.970      ;
; -4.049 ; controller:u8|o_num7[1]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.970      ;
; -3.880 ; controller:u8|o_num7[0]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.801      ;
; -3.880 ; controller:u8|o_num7[0]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.801      ;
; -3.880 ; controller:u8|o_num7[0]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.801      ;
; -3.872 ; controller:u8|o_num0[1]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.795      ;
; -3.872 ; controller:u8|o_num0[1]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.795      ;
; -3.863 ; controller:u8|o_num0[3]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.786      ;
; -3.863 ; controller:u8|o_num0[3]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.786      ;
; -3.854 ; controller:u8|o_num2[0]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.774      ;
; -3.854 ; controller:u8|o_num2[0]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.774      ;
; -3.854 ; controller:u8|o_num2[0]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.774      ;
; -3.843 ; controller:u8|o_num6[0]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.761      ;
; -3.843 ; controller:u8|o_num6[0]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.761      ;
; -3.843 ; controller:u8|o_num6[0]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.761      ;
; -3.799 ; controller:u8|o_num2[0]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.720      ;
; -3.799 ; controller:u8|o_num2[0]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.720      ;
; -3.799 ; controller:u8|o_num2[0]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.720      ;
; -3.785 ; controller:u8|o_num1[3]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.705      ;
; -3.785 ; controller:u8|o_num1[3]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.705      ;
; -3.751 ; controller:u8|o_num0[1]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.669      ;
; -3.751 ; controller:u8|o_num0[1]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.669      ;
; -3.751 ; controller:u8|o_num0[1]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.669      ;
; -3.742 ; controller:u8|o_num0[3]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.660      ;
; -3.742 ; controller:u8|o_num0[3]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.660      ;
; -3.742 ; controller:u8|o_num0[3]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.660      ;
; -3.715 ; controller:u8|o_num6[1]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.631      ;
; -3.715 ; controller:u8|o_num6[1]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.631      ;
; -3.715 ; controller:u8|o_num6[1]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.631      ;
; -3.705 ; controller:u8|o_num7[3]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.626      ;
; -3.705 ; controller:u8|o_num7[3]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.626      ;
; -3.705 ; controller:u8|o_num7[3]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.626      ;
; -3.697 ; controller:u8|o_num5[2]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.618      ;
; -3.697 ; controller:u8|o_num5[2]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.618      ;
; -3.697 ; controller:u8|o_num5[2]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.618      ;
; -3.696 ; controller:u8|o_num0[1]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.615      ;
; -3.696 ; controller:u8|o_num0[1]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.615      ;
; -3.696 ; controller:u8|o_num0[1]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.615      ;
; -3.687 ; controller:u8|o_num1[3]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.602      ;
; -3.687 ; controller:u8|o_num1[3]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.602      ;
; -3.687 ; controller:u8|o_num1[3]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.602      ;
; -3.687 ; controller:u8|o_num0[3]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.606      ;
; -3.687 ; controller:u8|o_num0[3]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.606      ;
; -3.687 ; controller:u8|o_num0[3]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.606      ;
; -3.683 ; controller:u8|o_num5[1]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.604      ;
; -3.683 ; controller:u8|o_num5[1]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.604      ;
; -3.683 ; controller:u8|o_num5[1]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.604      ;
; -3.662 ; controller:u8|o_num1[1]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.582      ;
; -3.662 ; controller:u8|o_num1[1]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.078     ; 4.582      ;
; -3.653 ; controller:u8|o_num2[0]    ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.574      ;
; -3.653 ; controller:u8|o_num2[2]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.575      ;
; -3.653 ; controller:u8|o_num2[2]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.575      ;
; -3.653 ; controller:u8|o_num2[2]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.575      ;
; -3.651 ; controller:u8|o_num2[1]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.573      ;
; -3.651 ; controller:u8|o_num2[1]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.573      ;
; -3.651 ; controller:u8|o_num2[1]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.573      ;
; -3.638 ; controller:u8|o_num0[0]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.561      ;
; -3.638 ; controller:u8|o_num0[0]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.561      ;
; -3.623 ; controller:u8|o_num2[0]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.548      ;
; -3.623 ; controller:u8|o_num2[0]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.548      ;
; -3.616 ; controller:u8|o_num5[2]    ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.537      ;
; -3.602 ; controller:u8|o_num5[1]    ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.077     ; 4.523      ;
; -3.598 ; controller:u8|o_num2[0]    ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.521      ;
; -3.598 ; controller:u8|o_num2[2]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.521      ;
; -3.598 ; controller:u8|o_num2[2]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.521      ;
; -3.598 ; controller:u8|o_num2[2]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.521      ;
; -3.596 ; controller:u8|o_num2[0]    ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.519      ;
; -3.596 ; controller:u8|o_num2[1]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.519      ;
; -3.596 ; controller:u8|o_num2[1]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.519      ;
; -3.596 ; controller:u8|o_num2[1]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.519      ;
; -3.585 ; controller:u8|o_num1[3]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.501      ;
; -3.585 ; controller:u8|o_num1[3]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.501      ;
; -3.585 ; controller:u8|o_num1[3]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.082     ; 4.501      ;
; -3.568 ; controller:u8|o_num6[2]    ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.486      ;
; -3.568 ; controller:u8|o_num6[2]    ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.486      ;
; -3.568 ; controller:u8|o_num6[2]    ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.486      ;
; -3.561 ; controller:u8|o_num5[2]    ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.484      ;
; -3.559 ; controller:u8|o_num5[2]    ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.482      ;
; -3.558 ; controller:u8|r_sel_pos[1] ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.480      ;
; -3.558 ; controller:u8|r_sel_pos[1] ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.480      ;
; -3.558 ; controller:u8|r_sel_pos[1] ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.480      ;
; -3.554 ; controller:u8|o_num4[2]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.478      ;
; -3.554 ; controller:u8|o_num4[2]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.478      ;
; -3.550 ; controller:u8|o_num0[1]    ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.469      ;
; -3.547 ; controller:u8|o_num5[1]    ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.470      ;
; -3.545 ; controller:u8|o_num5[1]    ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.468      ;
; -3.541 ; controller:u8|o_num0[3]    ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.079     ; 4.460      ;
; -3.526 ; controller:u8|o_num1[1]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.441      ;
; -3.526 ; controller:u8|o_num1[1]    ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.441      ;
; -3.526 ; controller:u8|o_num1[1]    ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.083     ; 4.441      ;
; -3.520 ; controller:u8|r_sel_pos[1] ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.444      ;
; -3.520 ; controller:u8|o_num0[2]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.443      ;
; -3.520 ; controller:u8|o_num0[2]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.443      ;
; -3.518 ; controller:u8|o_num4[1]    ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.442      ;
; -3.518 ; controller:u8|o_num4[1]    ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.442      ;
; -3.517 ; controller:u8|o_num0[0]    ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.080     ; 4.435      ;
+--------+----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SYSTEM_CLK_100M'                                                                                                    ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; -3.258 ; clk_divider_1Hz:u0|cnt[20]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 4.212      ;
; -3.190 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.036     ; 4.152      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.169 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 4.096      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.163 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.650      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.122 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 4.040      ;
; -3.104 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 4.058      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.102 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.084     ; 4.016      ;
; -3.098 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 4.052      ;
; -3.076 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.036     ; 4.038      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.070 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.997      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.058 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.078     ; 3.978      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.053 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.540      ;
; -3.052 ; clk_divider_1Hz:u0|cnt[0]    ; clk_divider_1Hz:u0|cnt[17]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.077     ; 3.973      ;
; -3.051 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 4.005      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.034 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.521      ;
; -3.032 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.505     ; 3.525      ;
; -3.028 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.036     ; 3.990      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.028 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.080     ; 3.946      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.022 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.949      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
; -3.021 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.511     ; 3.508      ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider_400Hz:u2|o_clk'                                                                                                                    ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.386 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|pre_clk_1Hz       ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.820      ; 0.922      ;
; 0.402 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; pos_shifter:u4|o_pos[2]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.405 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num1[0]        ; controller:u8|o_num1[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num2[2]        ; controller:u8|o_num2[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num4[0]        ; controller:u8|o_num4[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num4[2]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num5[1]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num6[2]        ; controller:u8|o_num6[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; controller:u8|o_num6[0]        ; controller:u8|o_num6[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.406 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; controller:u8|r_sel_pos[2]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; controller:u8|o_num2[0]        ; controller:u8|o_num2[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.669      ;
; 0.406 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.669      ;
; 0.407 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.420 ; btn_edge_detector:u3|pre_val_L ; btn_edge_detector:u3|o_BTN_L    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.080      ; 0.686      ;
; 0.424 ; btn_edge_detector:u3|pre_val_U ; btn_edge_detector:u3|o_BTN_U    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.080      ; 0.690      ;
; 0.442 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.709      ;
; 0.465 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.732      ;
; 0.474 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.737      ;
; 0.494 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 0.757      ;
; 0.548 ; btn_edge_detector:u3|pre_val_R ; btn_edge_detector:u3|o_BTN_R    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.080      ; 0.814      ;
; 0.591 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.855      ;
; 0.591 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.855      ;
; 0.684 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.081      ; 0.951      ;
; 0.695 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.959      ;
; 0.712 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 0.976      ;
; 0.800 ; controller:u8|o_num7[1]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 1.063      ;
; 0.810 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.074      ;
; 0.830 ; btn_edge_detector:u3|pre_val_D ; btn_edge_detector:u3|o_BTN_D    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.080      ; 1.096      ;
; 0.854 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.118      ;
; 0.944 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.208      ;
; 0.944 ; controller:u8|o_num7[2]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 1.207      ;
; 0.950 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.214      ;
; 0.991 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.255      ;
; 0.995 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.259      ;
; 1.009 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.273      ;
; 1.016 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.277      ;
; 1.018 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.279      ;
; 1.023 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.284      ;
; 1.025 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.286      ;
; 1.025 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.286      ;
; 1.028 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.289      ;
; 1.028 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.289      ;
; 1.030 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.294      ;
; 1.031 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.292      ;
; 1.032 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.296      ;
; 1.035 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.299      ;
; 1.055 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.316      ;
; 1.056 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.317      ;
; 1.057 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.318      ;
; 1.058 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.322      ;
; 1.061 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.325      ;
; 1.062 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.323      ;
; 1.063 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.324      ;
; 1.067 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[0]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 1.330      ;
; 1.068 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.329      ;
; 1.069 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.333      ;
; 1.069 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.330      ;
; 1.071 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.332      ;
; 1.093 ; btn_edge_detector:u3|o_BTN_L   ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.125      ; 0.924      ;
; 1.098 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.362      ;
; 1.106 ; btn_edge_detector:u3|o_BTN_R   ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.125      ; 0.937      ;
; 1.107 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 1.370      ;
; 1.112 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.376      ;
; 1.117 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.381      ;
; 1.118 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.382      ;
; 1.122 ; controller:u8|o_num7[3]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.077      ; 1.385      ;
; 1.126 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.390      ;
; 1.148 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.412      ;
; 1.174 ; controller:u8|o_num6[3]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.438      ;
; 1.189 ; controller:u8|o_num6[1]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.453      ;
; 1.192 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|o_config_digit[4] ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.818      ; 1.726      ;
; 1.196 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.460      ;
; 1.196 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.457      ;
; 1.197 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|o_config_digit[5] ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.818      ; 1.731      ;
; 1.202 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.075      ; 1.463      ;
; 1.206 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.470      ;
; 1.207 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.471      ;
; 1.213 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|o_config_digit[1] ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.818      ; 1.747      ;
; 1.214 ; controller:u8|o_num1[2]        ; controller:u8|o_num1[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.478      ;
; 1.216 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.480      ;
; 1.216 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|o_config_digit[0] ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.818      ; 1.750      ;
; 1.222 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.486      ;
; 1.223 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.487      ;
; 1.224 ; btn_edge_detector:u3|o_BTN_L   ; controller:u8|r_sel_pos[0]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.125      ; 1.055      ;
; 1.230 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.494      ;
; 1.233 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|o_config_digit[6] ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.818      ; 1.767      ;
; 1.241 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.078      ; 1.505      ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SYSTEM_CLK_100M'                                                                                                    ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.516 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.242      ;
; 0.521 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.218      ;
; 0.530 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.256      ;
; 0.542 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.239      ;
; 0.544 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.241      ;
; 0.545 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.509      ; 1.240      ;
; 0.546 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.508      ; 1.240      ;
; 0.551 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.502      ; 1.239      ;
; 0.556 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.253      ;
; 0.557 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.254      ;
; 0.557 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.254      ;
; 0.558 ; clk_divider_100Hz:u1|cnt[24] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.255      ;
; 0.560 ; clk_divider_400Hz:u2|cnt[20] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.508      ; 1.254      ;
; 0.561 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.508      ; 1.255      ;
; 0.562 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.259      ;
; 0.563 ; clk_divider_100Hz:u1|cnt[26] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.260      ;
; 0.564 ; clk_divider_400Hz:u2|cnt[10] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.509      ; 1.259      ;
; 0.566 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.508      ; 1.260      ;
; 0.570 ; clk_divider_400Hz:u2|cnt[14] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.502      ; 1.258      ;
; 0.616 ; clk_divider_100Hz:u1|cnt[3]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.899      ;
; 0.621 ; clk_divider_100Hz:u1|cnt[2]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.904      ;
; 0.622 ; clk_divider_100Hz:u1|cnt[4]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.905      ;
; 0.634 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.901      ;
; 0.635 ; clk_divider_1Hz:u0|cnt[3]    ; clk_divider_1Hz:u0|cnt[3]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.899      ;
; 0.636 ; clk_divider_1Hz:u0|cnt[5]    ; clk_divider_1Hz:u0|cnt[5]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.900      ;
; 0.636 ; clk_divider_400Hz:u2|cnt[1]  ; clk_divider_400Hz:u2|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.901      ;
; 0.637 ; clk_divider_1Hz:u0|cnt[1]    ; clk_divider_1Hz:u0|cnt[1]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.901      ;
; 0.637 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.363      ;
; 0.638 ; clk_divider_100Hz:u1|cnt[5]  ; clk_divider_100Hz:u1|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.921      ;
; 0.638 ; clk_divider_100Hz:u1|cnt[29] ; clk_divider_100Hz:u1|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.922      ;
; 0.638 ; clk_divider_1Hz:u0|cnt[6]    ; clk_divider_1Hz:u0|cnt[6]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; clk_divider_1Hz:u0|cnt[29]   ; clk_divider_1Hz:u0|cnt[29]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.923      ;
; 0.639 ; clk_divider_100Hz:u1|cnt[11] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; clk_divider_400Hz:u2|cnt[2]  ; clk_divider_400Hz:u2|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.904      ;
; 0.640 ; clk_divider_100Hz:u1|cnt[31] ; clk_divider_100Hz:u1|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; clk_divider_1Hz:u0|cnt[2]    ; clk_divider_1Hz:u0|cnt[2]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.904      ;
; 0.640 ; clk_divider_1Hz:u0|cnt[27]   ; clk_divider_1Hz:u0|cnt[27]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.366      ;
; 0.641 ; clk_divider_1Hz:u0|cnt[4]    ; clk_divider_1Hz:u0|cnt[4]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.905      ;
; 0.641 ; clk_divider_1Hz:u0|cnt[31]   ; clk_divider_1Hz:u0|cnt[31]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.924      ;
; 0.641 ; clk_divider_100Hz:u1|cnt[25] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.925      ;
; 0.641 ; clk_divider_400Hz:u2|cnt[21] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.922      ;
; 0.642 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.925      ;
; 0.642 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.368      ;
; 0.642 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.339      ;
; 0.642 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.923      ;
; 0.643 ; clk_divider_100Hz:u1|cnt[0]  ; clk_divider_100Hz:u1|cnt[0]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; clk_divider_100Hz:u1|cnt[14] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.926      ;
; 0.643 ; clk_divider_400Hz:u2|cnt[31] ; clk_divider_400Hz:u2|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.924      ;
; 0.644 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.098      ; 0.928      ;
; 0.645 ; clk_divider_1Hz:u0|cnt[28]   ; clk_divider_1Hz:u0|cnt[28]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; clk_divider_1Hz:u0|cnt[30]   ; clk_divider_1Hz:u0|cnt[30]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; clk_divider_1Hz:u0|cnt[24]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; clk_divider_1Hz:u0|cnt[26]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.097      ; 0.928      ;
; 0.645 ; clk_divider_400Hz:u2|cnt[12] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.096      ; 0.927      ;
; 0.645 ; clk_divider_400Hz:u2|cnt[16] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.926      ;
; 0.647 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.511      ; 1.344      ;
; 0.647 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.928      ;
; 0.647 ; clk_divider_400Hz:u2|cnt[28] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.095      ; 0.928      ;
; 0.651 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.377      ;
; 0.654 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.921      ;
; 0.656 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.382      ;
; 0.656 ; clk_divider_400Hz:u2|cnt[3]  ; clk_divider_400Hz:u2|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; clk_divider_400Hz:u2|cnt[5]  ; clk_divider_400Hz:u2|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; clk_divider_400Hz:u2|cnt[13] ; clk_divider_400Hz:u2|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[15] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; clk_divider_100Hz:u1|cnt[6]  ; clk_divider_100Hz:u1|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; clk_divider_100Hz:u1|cnt[7]  ; clk_divider_100Hz:u1|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; clk_divider_100Hz:u1|cnt[9]  ; clk_divider_100Hz:u1|cnt[9]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[13]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.921      ;
; 0.657 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.922      ;
; 0.658 ; clk_divider_100Hz:u1|cnt[22] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; clk_divider_400Hz:u2|cnt[19] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.922      ;
; 0.658 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.922      ;
; 0.659 ; clk_divider_100Hz:u1|cnt[23] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; clk_divider_1Hz:u0|cnt[20]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.540      ; 1.385      ;
; 0.659 ; clk_divider_400Hz:u2|cnt[6]  ; clk_divider_400Hz:u2|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; clk_divider_400Hz:u2|cnt[7]  ; clk_divider_400Hz:u2|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; clk_divider_400Hz:u2|cnt[9]  ; clk_divider_400Hz:u2|cnt[9]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.924      ;
; 0.659 ; clk_divider_400Hz:u2|cnt[17] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[8]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[10] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; clk_divider_1Hz:u0|cnt[7]    ; clk_divider_1Hz:u0|cnt[7]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.924      ;
; 0.660 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[9]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.924      ;
; 0.660 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.078      ; 0.924      ;
; 0.661 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; clk_divider_100Hz:u1|cnt[20] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.926      ;
; 0.661 ; clk_divider_400Hz:u2|cnt[0]  ; clk_divider_400Hz:u2|cnt[0]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.079      ; 0.926      ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'                                                      ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SYSTEM_CLK_100M ; Rise       ; SYSTEM_CLK_100M              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|o_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|o_clk     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|o_clk   ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'                                                               ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_D    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_L    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_R    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_U    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_D  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_L  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_R  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_U  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_100Hz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_1Hz       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[2]         ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_1Hz       ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[0]      ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[1]      ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[2]      ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[1]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[2]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[3]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[2]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[3]         ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_100Hz     ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; 0.251  ; 0.471        ; 0.220          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; 0.834 ; 1.237 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; 0.874 ; 1.279 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; 0.944 ; 1.335 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; 1.104 ; 1.467 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; 4.826 ; 5.220 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; 4.826 ; 5.220 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; 1.688 ; 1.608 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; -0.290 ; -0.690 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; -0.331 ; -0.731 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; -0.427 ; -0.799 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; -0.548 ; -0.908 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; -0.803 ; -1.206 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; -0.803 ; -1.206 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; -0.213 ; -0.173 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 10.304 ; 10.268 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 10.304 ; 10.268 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 10.065 ; 10.048 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 9.561  ; 9.445  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 9.606  ; 9.486  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 9.581  ; 9.557  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 10.038 ; 9.992  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 10.096 ; 9.979  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 10.140 ; 9.957  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 13.482 ; 13.453 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 13.482 ; 13.453 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 12.978 ; 12.821 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 13.354 ; 13.261 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 13.335 ; 13.206 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 13.308 ; 13.158 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 13.040 ; 12.889 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 13.011 ; 12.885 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 9.556  ; 9.490  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 9.521  ; 9.392  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 9.126  ; 9.073  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 8.891  ; 8.865  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 9.043  ; 9.013  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.926  ; 8.909  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 9.456  ; 9.434  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 9.556  ; 9.490  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 9.453  ; 9.380  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 14.004 ; 13.896 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 14.004 ; 13.896 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 13.421 ; 13.342 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 13.770 ; 13.757 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 13.779 ; 13.711 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 13.751 ; 13.664 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 13.483 ; 13.408 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 13.448 ; 13.385 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 8.797  ; 8.744  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 9.520  ; 9.442  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 9.255  ; 9.196  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 8.797  ; 8.744  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 8.840  ; 8.783  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.881  ; 8.752  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 9.311  ; 9.170  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 9.350  ; 9.181  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 9.378  ; 9.204  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 8.957  ; 8.888  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 9.447  ; 9.375  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 8.957  ; 8.888  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 9.319  ; 9.281  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 9.314  ; 9.235  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 9.282  ; 9.186  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 9.013  ; 8.942  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 8.994  ; 8.919  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 8.553  ; 8.526  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 9.158  ; 9.031  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 8.777  ; 8.725  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 8.553  ; 8.526  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 8.680  ; 8.638  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.588  ; 8.568  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 9.076  ; 9.040  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 9.172  ; 9.097  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 9.091  ; 9.019  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 10.092 ; 9.972  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 10.549 ; 10.459 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 10.119 ; 9.972  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 10.440 ; 10.365 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 10.412 ; 10.325 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 10.366 ; 10.297 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 10.111 ; 10.032 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 10.092 ; 10.009 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 9.178 ;       ;       ; 9.072 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 8.956 ;       ;       ; 8.826 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 8.403 ;       ;       ; 8.317 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 8.462 ;       ;       ; 8.331 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 8.490 ;       ;       ; 8.395 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 8.953 ;       ;       ; 8.807 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 8.993 ;       ;       ; 8.876 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 9.043 ;       ;       ; 8.883 ;
; SYSTEM_RST_n ; SEG[0]      ; 9.604 ; 9.441 ; 9.485 ; 9.516 ;
; SYSTEM_RST_n ; SEG[1]      ; 9.005 ; 8.942 ; 9.041 ; 8.875 ;
; SYSTEM_RST_n ; SEG[2]      ; 9.221 ; 9.357 ; 9.408 ; 9.118 ;
; SYSTEM_RST_n ; SEG[3]      ; 9.379 ; 9.311 ; 9.389 ; 9.234 ;
; SYSTEM_RST_n ; SEG[4]      ; 9.328 ; 9.264 ; 9.371 ; 9.212 ;
; SYSTEM_RST_n ; SEG[5]      ; 8.900 ; 9.008 ; 9.103 ; 8.764 ;
; SYSTEM_RST_n ; SEG[6]      ; 9.048 ; 8.985 ; 9.065 ; 8.908 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 8.848 ;       ;       ; 8.736 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 8.600 ;       ;       ; 8.466 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 8.122 ;       ;       ; 8.043 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 8.181 ;       ;       ; 8.057 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 8.206 ;       ;       ; 8.118 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 8.650 ;       ;       ; 8.514 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 8.690 ;       ;       ; 8.579 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 8.736 ;       ;       ; 8.586 ;
; SYSTEM_RST_n ; SEG[0]      ; 7.961 ; 8.508 ; 8.556 ; 7.865 ;
; SYSTEM_RST_n ; SEG[1]      ; 7.689 ; 8.021 ; 8.066 ; 7.600 ;
; SYSTEM_RST_n ; SEG[2]      ; 8.062 ; 8.414 ; 8.428 ; 8.003 ;
; SYSTEM_RST_n ; SEG[3]      ; 8.049 ; 8.374 ; 8.423 ; 7.955 ;
; SYSTEM_RST_n ; SEG[4]      ; 8.007 ; 8.768 ; 8.845 ; 7.910 ;
; SYSTEM_RST_n ; SEG[5]      ; 7.751 ; 8.081 ; 8.122 ; 7.666 ;
; SYSTEM_RST_n ; SEG[6]      ; 7.735 ; 8.058 ; 8.103 ; 7.645 ;
+--------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                                          ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
; 161.6 MHz  ; 161.6 MHz       ; clk_divider_400Hz:u2|o_clk ;                                                               ;
; 254.58 MHz ; 250.0 MHz       ; SYSTEM_CLK_100M            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider_400Hz:u2|o_clk ; -3.670 ; -112.705      ;
; SYSTEM_CLK_100M            ; -2.928 ; -250.805      ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider_400Hz:u2|o_clk ; 0.354 ; 0.000         ;
; SYSTEM_CLK_100M            ; 0.466 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SYSTEM_CLK_100M            ; -3.000 ; -130.215      ;
; clk_divider_400Hz:u2|o_clk ; -1.285 ; -71.960       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider_400Hz:u2|o_clk'                                                                                                          ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.670 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.598      ;
; -3.670 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.598      ;
; -3.670 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.598      ;
; -3.615 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.543      ;
; -3.615 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.543      ;
; -3.615 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.543      ;
; -3.488 ; controller:u8|o_num0[1]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.418      ;
; -3.488 ; controller:u8|o_num0[1]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.418      ;
; -3.486 ; controller:u8|o_num0[3]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.416      ;
; -3.486 ; controller:u8|o_num0[3]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.416      ;
; -3.477 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.405      ;
; -3.477 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.405      ;
; -3.477 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.405      ;
; -3.464 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.072     ; 4.391      ;
; -3.464 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.072     ; 4.391      ;
; -3.464 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.072     ; 4.391      ;
; -3.430 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.355      ;
; -3.430 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.355      ;
; -3.430 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.355      ;
; -3.405 ; controller:u8|o_num1[3]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.333      ;
; -3.405 ; controller:u8|o_num1[3]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.333      ;
; -3.355 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.283      ;
; -3.355 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.283      ;
; -3.355 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.283      ;
; -3.348 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.276      ;
; -3.348 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.276      ;
; -3.348 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.276      ;
; -3.334 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.259      ;
; -3.334 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.259      ;
; -3.334 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.259      ;
; -3.332 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.257      ;
; -3.332 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.257      ;
; -3.332 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.257      ;
; -3.321 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.244      ;
; -3.321 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.244      ;
; -3.321 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.244      ;
; -3.313 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.236      ;
; -3.313 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.236      ;
; -3.313 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.236      ;
; -3.297 ; controller:u8|o_num1[1]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.225      ;
; -3.297 ; controller:u8|o_num1[1]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.225      ;
; -3.289 ; controller:u8|o_num0[0]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.219      ;
; -3.289 ; controller:u8|o_num0[0]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.219      ;
; -3.272 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.198      ;
; -3.272 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.198      ;
; -3.272 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.198      ;
; -3.270 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.071     ; 4.198      ;
; -3.270 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.196      ;
; -3.270 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.196      ;
; -3.270 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.073     ; 4.196      ;
; -3.269 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.198      ;
; -3.269 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.198      ;
; -3.269 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.198      ;
; -3.258 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.187      ;
; -3.258 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.187      ;
; -3.258 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.187      ;
; -3.257 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.189      ;
; -3.257 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.189      ;
; -3.257 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.188      ;
; -3.257 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.188      ;
; -3.257 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.188      ;
; -3.246 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.177      ;
; -3.246 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.177      ;
; -3.246 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.177      ;
; -3.196 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.125      ;
; -3.187 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.070     ; 4.116      ;
; -3.185 ; controller:u8|o_num6[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.110      ;
; -3.185 ; controller:u8|o_num6[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.110      ;
; -3.185 ; controller:u8|o_num6[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.074     ; 4.110      ;
; -3.178 ; controller:u8|o_num0[2]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.108      ;
; -3.178 ; controller:u8|o_num0[2]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.108      ;
; -3.177 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.109      ;
; -3.177 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.109      ;
; -3.177 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.109      ;
; -3.174 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.104      ;
; -3.174 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.104      ;
; -3.174 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.104      ;
; -3.173 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.105      ;
; -3.173 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.105      ;
; -3.173 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.105      ;
; -3.172 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.096      ;
; -3.172 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.096      ;
; -3.172 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.096      ;
; -3.171 ; controller:u8|o_num4[2]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.102      ;
; -3.171 ; controller:u8|o_num4[2]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.102      ;
; -3.164 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.088      ;
; -3.164 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.088      ;
; -3.164 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.075     ; 4.088      ;
; -3.164 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.094      ;
; -3.163 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.067     ; 4.095      ;
; -3.162 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.069     ; 4.092      ;
; -3.157 ; controller:u8|o_num1[0]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.072     ; 4.084      ;
; -3.157 ; controller:u8|o_num1[0]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.072     ; 4.084      ;
; -3.154 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.077      ;
; -3.154 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.077      ;
; -3.154 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.076     ; 4.077      ;
; -3.144 ; controller:u8|o_num5[2]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.075      ;
; -3.143 ; controller:u8|o_num4[1]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.074      ;
; -3.143 ; controller:u8|o_num4[1]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.074      ;
; -3.142 ; controller:u8|o_num5[2]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.068     ; 4.073      ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SYSTEM_CLK_100M'                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; -2.928 ; clk_divider_1Hz:u0|cnt[20]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.033     ; 3.894      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.847 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.379      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.836 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.771      ;
; -2.820 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.027     ; 3.792      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.802 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.730      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.784 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.075     ; 3.708      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.760 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.695      ;
; -2.747 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.027     ; 3.719      ;
; -2.744 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.033     ; 3.710      ;
; -2.741 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.033     ; 3.707      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.741 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.069     ; 3.671      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.736 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.268      ;
; -2.725 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.033     ; 3.691      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.724 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.256      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.717 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.064     ; 3.652      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.714 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.071     ; 3.642      ;
; -2.708 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.459     ; 3.248      ;
; -2.704 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.027     ; 3.676      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.704 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.467     ; 3.236      ;
; -2.700 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.465     ; 3.234      ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider_400Hz:u2|o_clk'                                                                                                                     ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.354 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; pos_shifter:u4|o_pos[2]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num1[0]        ; controller:u8|o_num1[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num4[0]        ; controller:u8|o_num4[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num4[2]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num6[2]        ; controller:u8|o_num6[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:u8|o_num6[0]        ; controller:u8|o_num6[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|r_sel_pos[2]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num2[2]        ; controller:u8|o_num2[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num2[0]        ; controller:u8|o_num2[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num5[1]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.608      ;
; 0.380 ; btn_edge_detector:u3|pre_val_L ; btn_edge_detector:u3|o_BTN_L    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.623      ;
; 0.382 ; btn_edge_detector:u3|pre_val_U ; btn_edge_detector:u3|o_BTN_U    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.073      ; 0.626      ;
; 0.400 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.643      ;
; 0.421 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.664      ;
; 0.425 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.667      ;
; 0.443 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.685      ;
; 0.460 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|pre_clk_1Hz       ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.681      ; 0.842      ;
; 0.495 ; btn_edge_detector:u3|pre_val_R ; btn_edge_detector:u3|o_BTN_R    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.738      ;
; 0.534 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.776      ;
; 0.536 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.779      ;
; 0.626 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.869      ;
; 0.635 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.878      ;
; 0.650 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 0.893      ;
; 0.720 ; controller:u8|o_num7[1]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.962      ;
; 0.748 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 0.990      ;
; 0.770 ; btn_edge_detector:u3|pre_val_D ; btn_edge_detector:u3|o_BTN_D    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.073      ; 1.014      ;
; 0.789 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.031      ;
; 0.852 ; controller:u8|o_num7[2]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.094      ;
; 0.857 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.100      ;
; 0.857 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.100      ;
; 0.905 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.148      ;
; 0.908 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.151      ;
; 0.924 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.167      ;
; 0.936 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.176      ;
; 0.937 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.177      ;
; 0.937 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.180      ;
; 0.938 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.181      ;
; 0.939 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.179      ;
; 0.941 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.181      ;
; 0.941 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.184      ;
; 0.942 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.182      ;
; 0.943 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.183      ;
; 0.944 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.184      ;
; 0.944 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.184      ;
; 0.949 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.191      ;
; 0.963 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.205      ;
; 0.973 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.215      ;
; 0.975 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[0]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.217      ;
; 0.975 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.215      ;
; 0.976 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.216      ;
; 0.978 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.218      ;
; 0.982 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.222      ;
; 0.988 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.228      ;
; 0.995 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.235      ;
; 0.995 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.235      ;
; 0.998 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.238      ;
; 1.003 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.245      ;
; 1.010 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.253      ;
; 1.013 ; controller:u8|o_num7[3]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.255      ;
; 1.016 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.259      ;
; 1.016 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.258      ;
; 1.020 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.263      ;
; 1.028 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.271      ;
; 1.034 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.277      ;
; 1.071 ; controller:u8|o_num6[3]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.314      ;
; 1.074 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.317      ;
; 1.084 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.326      ;
; 1.089 ; controller:u8|o_num6[1]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.332      ;
; 1.091 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.334      ;
; 1.100 ; btn_edge_detector:u3|o_BTN_L   ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.052      ; 0.843      ;
; 1.100 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.343      ;
; 1.106 ; controller:u8|o_num1[2]        ; controller:u8|o_num1[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.349      ;
; 1.110 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.350      ;
; 1.111 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.354      ;
; 1.114 ; btn_edge_detector:u3|o_BTN_R   ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.052      ; 0.857      ;
; 1.115 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.355      ;
; 1.121 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.364      ;
; 1.122 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.365      ;
; 1.125 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.368      ;
; 1.137 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.379      ;
; 1.141 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.071      ; 1.383      ;
; 1.142 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.382      ;
; 1.145 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.385      ;
; 1.151 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.069      ; 1.391      ;
; 1.153 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.072      ; 1.396      ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SYSTEM_CLK_100M'                                                                                                     ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.466 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.133      ;
; 0.472 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.111      ;
; 0.476 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.143      ;
; 0.488 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.127      ;
; 0.491 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.129      ;
; 0.492 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.128      ;
; 0.492 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.128      ;
; 0.496 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.135      ;
; 0.496 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.134      ;
; 0.497 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.135      ;
; 0.498 ; clk_divider_100Hz:u1|cnt[24] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.136      ;
; 0.499 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.457      ; 1.127      ;
; 0.499 ; clk_divider_400Hz:u2|cnt[20] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.135      ;
; 0.500 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.136      ;
; 0.507 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.146      ;
; 0.509 ; clk_divider_100Hz:u1|cnt[26] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.147      ;
; 0.510 ; clk_divider_400Hz:u2|cnt[10] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.146      ;
; 0.511 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.147      ;
; 0.517 ; clk_divider_400Hz:u2|cnt[14] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.457      ; 1.145      ;
; 0.562 ; clk_divider_100Hz:u1|cnt[3]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.821      ;
; 0.565 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.232      ;
; 0.567 ; clk_divider_100Hz:u1|cnt[2]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.826      ;
; 0.568 ; clk_divider_100Hz:u1|cnt[4]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.827      ;
; 0.571 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.210      ;
; 0.571 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.238      ;
; 0.575 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.242      ;
; 0.576 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.243      ;
; 0.580 ; clk_divider_1Hz:u0|cnt[3]    ; clk_divider_1Hz:u0|cnt[3]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.821      ;
; 0.581 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; clk_divider_1Hz:u0|cnt[5]    ; clk_divider_1Hz:u0|cnt[5]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.822      ;
; 0.582 ; clk_divider_1Hz:u0|cnt[6]    ; clk_divider_1Hz:u0|cnt[6]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.823      ;
; 0.582 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.221      ;
; 0.583 ; clk_divider_100Hz:u1|cnt[5]  ; clk_divider_100Hz:u1|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; clk_divider_1Hz:u0|cnt[1]    ; clk_divider_1Hz:u0|cnt[1]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.824      ;
; 0.583 ; clk_divider_100Hz:u1|cnt[11] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; clk_divider_400Hz:u2|cnt[1]  ; clk_divider_400Hz:u2|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; clk_divider_100Hz:u1|cnt[29] ; clk_divider_100Hz:u1|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.842      ;
; 0.584 ; clk_divider_1Hz:u0|cnt[29]   ; clk_divider_1Hz:u0|cnt[29]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.842      ;
; 0.584 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.842      ;
; 0.585 ; clk_divider_100Hz:u1|cnt[31] ; clk_divider_100Hz:u1|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; clk_divider_1Hz:u0|cnt[2]    ; clk_divider_1Hz:u0|cnt[2]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; clk_divider_1Hz:u0|cnt[27]   ; clk_divider_1Hz:u0|cnt[27]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; clk_divider_1Hz:u0|cnt[31]   ; clk_divider_1Hz:u0|cnt[31]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.843      ;
; 0.585 ; clk_divider_400Hz:u2|cnt[2]  ; clk_divider_400Hz:u2|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; clk_divider_400Hz:u2|cnt[21] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.842      ;
; 0.586 ; clk_divider_1Hz:u0|cnt[4]    ; clk_divider_1Hz:u0|cnt[4]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.827      ;
; 0.586 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.253      ;
; 0.586 ; clk_divider_400Hz:u2|cnt[31] ; clk_divider_400Hz:u2|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.843      ;
; 0.586 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.843      ;
; 0.587 ; clk_divider_100Hz:u1|cnt[14] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; clk_divider_100Hz:u1|cnt[0]  ; clk_divider_100Hz:u1|cnt[0]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; clk_divider_100Hz:u1|cnt[25] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.846      ;
; 0.588 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.846      ;
; 0.589 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; clk_divider_1Hz:u0|cnt[30]   ; clk_divider_1Hz:u0|cnt[30]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.847      ;
; 0.589 ; clk_divider_1Hz:u0|cnt[20]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.496      ; 1.256      ;
; 0.589 ; clk_divider_400Hz:u2|cnt[16] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.846      ;
; 0.590 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.228      ;
; 0.590 ; clk_divider_1Hz:u0|cnt[28]   ; clk_divider_1Hz:u0|cnt[28]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; clk_divider_1Hz:u0|cnt[24]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; clk_divider_1Hz:u0|cnt[26]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.087      ; 0.848      ;
; 0.590 ; clk_divider_400Hz:u2|cnt[12] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.847      ;
; 0.590 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.227      ;
; 0.591 ; clk_divider_400Hz:u2|cnt[19] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.227      ;
; 0.591 ; clk_divider_400Hz:u2|cnt[28] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.086      ; 0.848      ;
; 0.592 ; clk_divider_100Hz:u1|cnt[9]  ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.468      ; 1.231      ;
; 0.594 ; clk_divider_100Hz:u1|cnt[23] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.232      ;
; 0.596 ; clk_divider_400Hz:u2|cnt[25] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.465      ; 1.232      ;
; 0.598 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; clk_divider_100Hz:u1|cnt[6]  ; clk_divider_100Hz:u1|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.071      ; 0.842      ;
; 0.600 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[13]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; clk_divider_400Hz:u2|cnt[3]  ; clk_divider_400Hz:u2|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; clk_divider_400Hz:u2|cnt[13] ; clk_divider_400Hz:u2|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[15] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.071      ; 0.843      ;
; 0.601 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.239      ;
; 0.601 ; clk_divider_400Hz:u2|cnt[5]  ; clk_divider_400Hz:u2|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; clk_divider_100Hz:u1|cnt[7]  ; clk_divider_100Hz:u1|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; clk_divider_100Hz:u1|cnt[22] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.071      ; 0.844      ;
; 0.602 ; clk_divider_100Hz:u1|cnt[9]  ; clk_divider_100Hz:u1|cnt[9]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; clk_divider_400Hz:u2|cnt[6]  ; clk_divider_400Hz:u2|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; clk_divider_400Hz:u2|cnt[19] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.069      ; 0.842      ;
; 0.602 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.069      ; 0.842      ;
; 0.603 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[8]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[10] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[23] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.071      ; 0.846      ;
; 0.604 ; clk_divider_1Hz:u0|cnt[7]    ; clk_divider_1Hz:u0|cnt[7]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[9]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; clk_divider_100Hz:u1|cnt[22] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.467      ; 1.242      ;
; 0.604 ; clk_divider_400Hz:u2|cnt[7]  ; clk_divider_400Hz:u2|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.070      ; 0.845      ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'                                                       ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SYSTEM_CLK_100M ; Rise       ; SYSTEM_CLK_100M              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|o_clk   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[14]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[15]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[16]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[17]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[18]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[19]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[20]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[21]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[22]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[23]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[24]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[25]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[26]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[27]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[28]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[29]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[30]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[31]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|o_clk     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[28] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[29] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[30] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[31] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|o_clk   ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_D    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_L    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_R    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_U    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_D  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_L  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_R  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_U  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_100Hz     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_1Hz       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[2]         ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_D    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_L    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_R    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_U    ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_D  ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_L  ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_R  ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_U  ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[0]         ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[1]         ;
; 0.233  ; 0.451        ; 0.218          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[2]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; 0.276  ; 0.462        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[3]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; 0.681 ; 0.982 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; 0.716 ; 1.015 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; 0.798 ; 1.053 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; 0.940 ; 1.183 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; 4.432 ; 4.618 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; 4.432 ; 4.618 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; 1.641 ; 1.628 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; -0.196 ; -0.482 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; -0.234 ; -0.516 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; -0.336 ; -0.574 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; -0.444 ; -0.672 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; -0.728 ; -1.011 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; -0.728 ; -1.011 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; -0.266 ; -0.333 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 9.357  ; 9.229  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 9.357  ; 9.229  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 9.142  ; 9.020  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 8.625  ; 8.529  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 8.671  ; 8.571  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.689  ; 8.593  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 9.097  ; 8.990  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 9.123  ; 8.971  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 9.158  ; 8.987  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 12.289 ; 12.138 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 12.289 ; 12.138 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 11.754 ; 11.642 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 12.065 ; 12.046 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 12.077 ; 12.004 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 12.071 ; 11.945 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 11.754 ; 11.720 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 11.771 ; 11.718 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 8.612  ; 8.466  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 8.584  ; 8.384  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 8.223  ; 8.093  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 7.993  ; 7.912  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 8.142  ; 8.043  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.035  ; 7.954  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 8.515  ; 8.427  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 8.612  ; 8.466  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 8.516  ; 8.372  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 12.673 ; 12.507 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 12.673 ; 12.507 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 12.106 ; 12.034 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 12.433 ; 12.406 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 12.459 ; 12.373 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 12.405 ; 12.324 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 12.158 ; 12.099 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 12.148 ; 12.082 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 7.949 ; 7.840 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 8.616 ; 8.471 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 8.378 ; 8.239 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 7.949 ; 7.840 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 7.992 ; 7.880 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 7.999 ; 7.881 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 8.391 ; 8.262 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 8.432 ; 8.264 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 8.459 ; 8.281 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 8.058 ; 8.014 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 8.520 ; 8.440 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 8.058 ; 8.014 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 8.399 ; 8.362 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 8.395 ; 8.298 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 8.383 ; 8.250 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 8.108 ; 8.033 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 8.092 ; 8.015 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 7.667 ; 7.589 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 8.237 ; 8.043 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 7.888 ; 7.763 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 7.667 ; 7.589 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 7.793 ; 7.691 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 7.709 ; 7.631 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 8.151 ; 8.058 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 8.240 ; 8.095 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 8.169 ; 8.031 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 9.025 ; 8.966 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 9.466 ; 9.383 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 9.025 ; 8.966 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 9.366 ; 9.285 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 9.362 ; 9.246 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 9.335 ; 9.217 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 9.075 ; 8.985 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 9.059 ; 8.969 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 8.305 ;       ;       ; 8.273 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 8.110 ;       ;       ; 8.043 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 7.586 ;       ;       ; 7.594 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 7.646 ;       ;       ; 7.611 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 7.667 ;       ;       ; 7.669 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 8.095 ;       ;       ; 8.047 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 8.133 ;       ;       ; 8.098 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 8.182 ;       ;       ; 8.103 ;
; SYSTEM_RST_n ; SEG[0]      ; 8.729 ; 8.539 ; 8.678 ; 8.653 ;
; SYSTEM_RST_n ; SEG[1]      ; 8.162 ; 8.090 ; 8.248 ; 8.089 ;
; SYSTEM_RST_n ; SEG[2]      ; 8.368 ; 8.462 ; 8.600 ; 8.303 ;
; SYSTEM_RST_n ; SEG[3]      ; 8.515 ; 8.429 ; 8.581 ; 8.410 ;
; SYSTEM_RST_n ; SEG[4]      ; 8.472 ; 8.380 ; 8.551 ; 8.393 ;
; SYSTEM_RST_n ; SEG[5]      ; 8.063 ; 8.155 ; 8.304 ; 7.991 ;
; SYSTEM_RST_n ; SEG[6]      ; 8.204 ; 8.138 ; 8.276 ; 8.118 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 7.986 ;       ;       ; 7.951 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 7.765 ;       ;       ; 7.700 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 7.316 ;       ;       ; 7.325 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 7.375 ;       ;       ; 7.343 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 7.396 ;       ;       ; 7.400 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 7.805 ;       ;       ; 7.760 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 7.841 ;       ;       ; 7.810 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 7.888 ;       ;       ; 7.813 ;
; SYSTEM_RST_n ; SEG[0]      ; 7.183 ; 7.660 ; 7.814 ; 7.162 ;
; SYSTEM_RST_n ; SEG[1]      ; 6.926 ; 7.234 ; 7.352 ; 6.925 ;
; SYSTEM_RST_n ; SEG[2]      ; 7.279 ; 7.582 ; 7.693 ; 7.284 ;
; SYSTEM_RST_n ; SEG[3]      ; 7.266 ; 7.552 ; 7.689 ; 7.247 ;
; SYSTEM_RST_n ; SEG[4]      ; 7.218 ; 7.913 ; 8.058 ; 7.203 ;
; SYSTEM_RST_n ; SEG[5]      ; 6.983 ; 7.288 ; 7.402 ; 6.985 ;
; SYSTEM_RST_n ; SEG[6]      ; 6.970 ; 7.270 ; 7.386 ; 6.969 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; clk_divider_400Hz:u2|o_clk ; -1.535 ; -41.927       ;
; SYSTEM_CLK_100M            ; -1.124 ; -83.820       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; clk_divider_400Hz:u2|o_clk ; 0.180 ; 0.000         ;
; SYSTEM_CLK_100M            ; 0.234 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; SYSTEM_CLK_100M            ; -3.000 ; -108.816      ;
; clk_divider_400Hz:u2|o_clk ; -1.000 ; -56.000       ;
+----------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider_400Hz:u2|o_clk'                                                                                                          ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.535 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.479      ;
; -1.535 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.479      ;
; -1.535 ; controller:u8|o_num7[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.479      ;
; -1.454 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.398      ;
; -1.454 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.398      ;
; -1.454 ; controller:u8|o_num7[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.398      ;
; -1.434 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.378      ;
; -1.434 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.378      ;
; -1.434 ; controller:u8|o_num7[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.378      ;
; -1.393 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.336      ;
; -1.393 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.336      ;
; -1.393 ; controller:u8|o_num2[0]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.336      ;
; -1.377 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.321      ;
; -1.377 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.321      ;
; -1.377 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.321      ;
; -1.368 ; controller:u8|o_num0[1]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.315      ;
; -1.368 ; controller:u8|o_num0[1]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.315      ;
; -1.367 ; controller:u8|o_num0[3]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.314      ;
; -1.367 ; controller:u8|o_num0[3]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.314      ;
; -1.352 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.296      ;
; -1.352 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.296      ;
; -1.352 ; controller:u8|o_num7[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.296      ;
; -1.331 ; controller:u8|o_num1[3]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.275      ;
; -1.331 ; controller:u8|o_num1[3]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.275      ;
; -1.315 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.258      ;
; -1.315 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.258      ;
; -1.315 ; controller:u8|o_num6[0]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.258      ;
; -1.312 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.255      ;
; -1.312 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.255      ;
; -1.312 ; controller:u8|o_num0[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.255      ;
; -1.311 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.254      ;
; -1.311 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.254      ;
; -1.311 ; controller:u8|o_num0[3]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.044     ; 2.254      ;
; -1.309 ; controller:u8|o_num2[0]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.253      ;
; -1.306 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.251      ;
; -1.306 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.251      ;
; -1.306 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.251      ;
; -1.299 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.244      ;
; -1.299 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.244      ;
; -1.299 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.244      ;
; -1.296 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.240      ;
; -1.296 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.240      ;
; -1.296 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.240      ;
; -1.295 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.239      ;
; -1.295 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.239      ;
; -1.295 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.239      ;
; -1.279 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.219      ;
; -1.279 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.219      ;
; -1.279 ; controller:u8|o_num1[3]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.219      ;
; -1.272 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.213      ;
; -1.272 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.213      ;
; -1.272 ; controller:u8|pre_clk_100Hz ; controller:u8|o_num4[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.213      ;
; -1.270 ; controller:u8|o_num7[2]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.217      ;
; -1.267 ; controller:u8|o_num7[2]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.214      ;
; -1.267 ; controller:u8|o_num1[1]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.211      ;
; -1.267 ; controller:u8|o_num1[1]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.211      ;
; -1.267 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.208      ;
; -1.267 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.208      ;
; -1.267 ; controller:u8|o_num6[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.208      ;
; -1.266 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.211      ;
; -1.265 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.213      ;
; -1.265 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.213      ;
; -1.265 ; controller:u8|o_num2[2]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.213      ;
; -1.265 ; controller:u8|o_num5[2]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.210      ;
; -1.264 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.209      ;
; -1.264 ; controller:u8|o_num0[0]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.211      ;
; -1.264 ; controller:u8|o_num0[0]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.211      ;
; -1.263 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.204      ;
; -1.263 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.204      ;
; -1.263 ; controller:u8|o_num1[3]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.046     ; 2.204      ;
; -1.260 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.208      ;
; -1.260 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.208      ;
; -1.260 ; controller:u8|o_num2[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.208      ;
; -1.258 ; controller:u8|o_num5[1]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.203      ;
; -1.249 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.198      ;
; -1.249 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.198      ;
; -1.249 ; controller:u8|o_num2[2]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.198      ;
; -1.244 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.193      ;
; -1.244 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.193      ;
; -1.244 ; controller:u8|o_num2[1]     ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.193      ;
; -1.235 ; controller:u8|o_num7[2]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.180      ;
; -1.235 ; controller:u8|o_num7[2]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.042     ; 2.180      ;
; -1.231 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.038     ; 2.180      ;
; -1.228 ; controller:u8|o_num0[1]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.172      ;
; -1.227 ; controller:u8|o_num0[3]     ; controller:u8|o_num7[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.043     ; 2.171      ;
; -1.226 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.173      ;
; -1.226 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.173      ;
; -1.226 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.173      ;
; -1.222 ; controller:u8|o_num5[2]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.041     ; 2.168      ;
; -1.220 ; controller:u8|o_num5[2]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.041     ; 2.166      ;
; -1.215 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.163      ;
; -1.215 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.163      ;
; -1.215 ; controller:u8|r_sel_pos[1]  ; controller:u8|o_num7[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.039     ; 2.163      ;
; -1.215 ; controller:u8|o_num5[1]     ; controller:u8|o_num6[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.041     ; 2.161      ;
; -1.214 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.154      ;
; -1.214 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.154      ;
; -1.214 ; controller:u8|o_num1[1]     ; controller:u8|o_num5[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.047     ; 2.154      ;
; -1.213 ; controller:u8|o_num5[1]     ; controller:u8|o_num6[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.041     ; 2.159      ;
; -1.210 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.157      ;
; -1.210 ; controller:u8|o_num2[0]     ; controller:u8|o_num6[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 1.000        ; -0.040     ; 2.157      ;
+--------+-----------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SYSTEM_CLK_100M'                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; -1.124 ; clk_divider_1Hz:u0|cnt[20]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.006     ; 2.105      ;
; -1.044 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.006     ; 2.025      ;
; -1.043 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.006     ; 2.024      ;
; -1.039 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; 0.002      ; 2.028      ;
; -1.026 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.220     ; 1.793      ;
; -1.018 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.006     ; 1.999      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -1.008 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.041     ; 1.954      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.997 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.952      ;
; -0.995 ; clk_divider_1Hz:u0|cnt[1]    ; clk_divider_1Hz:u0|cnt[17]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.943      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.984 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.727      ;
; -0.981 ; clk_divider_1Hz:u0|cnt[0]    ; clk_divider_1Hz:u0|cnt[17]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.929      ;
; -0.969 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; 0.002      ; 1.958      ;
; -0.966 ; clk_divider_1Hz:u0|cnt[29]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.220     ; 1.733      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.957 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.044     ; 1.900      ;
; -0.956 ; clk_divider_1Hz:u0|cnt[8]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; 0.002      ; 1.945      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.954 ; clk_divider_400Hz:u2|cnt[22] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.039     ; 1.902      ;
; -0.951 ; clk_divider_1Hz:u0|cnt[15]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; 0.001      ; 1.939      ;
; -0.948 ; clk_divider_1Hz:u0|cnt[30]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.220     ; 1.715      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.941 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.686      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.940 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.242     ; 1.685      ;
; -0.936 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.006     ; 1.917      ;
; -0.936 ; clk_divider_1Hz:u0|cnt[7]    ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; 0.002      ; 1.925      ;
; -0.935 ; clk_divider_1Hz:u0|cnt[27]   ; clk_divider_1Hz:u0|o_clk     ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.220     ; 1.702      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.244     ; 1.673      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[20]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.040     ; 1.871      ;
; -0.924 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 1.000        ; -0.032     ; 1.879      ;
+--------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider_400Hz:u2|o_clk'                                                                                                                     ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.180 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|r_sel_pos[2]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num1[0]        ; controller:u8|o_num1[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num2[0]        ; controller:u8|o_num2[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num4[0]        ; controller:u8|o_num4[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num4[2]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num5[1]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num6[2]        ; controller:u8|o_num6[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; controller:u8|o_num6[0]        ; controller:u8|o_num6[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:u8|o_num2[2]        ; controller:u8|o_num2[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; pos_shifter:u4|o_pos[2]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[0]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.314      ;
; 0.193 ; btn_edge_detector:u3|pre_val_L ; btn_edge_detector:u3|o_BTN_L    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.318      ;
; 0.195 ; btn_edge_detector:u3|pre_val_U ; btn_edge_detector:u3|o_BTN_U    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.321      ;
; 0.200 ; pos_shifter:u4|o_pos[1]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.325      ;
; 0.213 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.338      ;
; 0.213 ; controller:u8|r_sel_pos[1]     ; controller:u8|r_sel_pos[2]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.340      ;
; 0.226 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[1]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.353      ;
; 0.249 ; btn_edge_detector:u3|pre_val_R ; btn_edge_detector:u3|o_BTN_R    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.374      ;
; 0.271 ; controller:u8|o_num2[3]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.397      ;
; 0.274 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.400      ;
; 0.315 ; pos_shifter:u4|o_pos[0]        ; pos_shifter:u4|o_pos[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.041      ; 0.440      ;
; 0.321 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.448      ;
; 0.323 ; controller:u8|o_num1[3]        ; controller:u8|o_num1[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.450      ;
; 0.326 ; clk_divider_1Hz:u0|o_clk       ; controller:u8|pre_clk_1Hz       ; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; -0.500       ; 0.480      ; 0.420      ;
; 0.360 ; controller:u8|o_num5[2]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.487      ;
; 0.370 ; btn_edge_detector:u3|pre_val_D ; btn_edge_detector:u3|o_BTN_D    ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.496      ;
; 0.375 ; controller:u8|o_num7[1]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.502      ;
; 0.382 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.509      ;
; 0.434 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.561      ;
; 0.438 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.564      ;
; 0.443 ; controller:u8|o_num7[2]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.570      ;
; 0.446 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.572      ;
; 0.455 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.582      ;
; 0.460 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.586      ;
; 0.467 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.593      ;
; 0.470 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.596      ;
; 0.470 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.596      ;
; 0.471 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.597      ;
; 0.472 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.598      ;
; 0.472 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.599      ;
; 0.473 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.599      ;
; 0.474 ; controller:u8|o_num3[3]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.601      ;
; 0.477 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.603      ;
; 0.479 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.605      ;
; 0.479 ; controller:u8|r_sel_pos[1]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.605      ;
; 0.480 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.606      ;
; 0.481 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.607      ;
; 0.482 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.609      ;
; 0.483 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[2] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.609      ;
; 0.484 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[3] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.610      ;
; 0.485 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.611      ;
; 0.486 ; controller:u8|r_sel_pos[0]     ; controller:u8|r_sel_pos[0]      ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.613      ;
; 0.486 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.612      ;
; 0.487 ; controller:u8|r_sel_pos[0]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.613      ;
; 0.488 ; controller:u8|o_num3[1]        ; controller:u8|o_num3[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.615      ;
; 0.490 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.617      ;
; 0.494 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.621      ;
; 0.496 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.622      ;
; 0.497 ; controller:u8|o_num4[3]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.624      ;
; 0.502 ; controller:u8|o_num7[0]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.629      ;
; 0.505 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.631      ;
; 0.525 ; controller:u8|o_num7[3]        ; controller:u8|o_num7[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.652      ;
; 0.525 ; controller:u8|o_num0[2]        ; controller:u8|o_num0[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.651      ;
; 0.533 ; controller:u8|o_num5[0]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.660      ;
; 0.538 ; controller:u8|o_num6[3]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.665      ;
; 0.542 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[5] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.668      ;
; 0.542 ; controller:u8|o_num6[1]        ; controller:u8|o_num6[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.669      ;
; 0.546 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[4] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.672      ;
; 0.549 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.676      ;
; 0.553 ; controller:u8|o_num1[2]        ; controller:u8|o_num1[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.680      ;
; 0.556 ; controller:u8|o_num3[2]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.683      ;
; 0.562 ; controller:u8|o_num4[1]        ; controller:u8|o_num4[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.689      ;
; 0.563 ; controller:u8|o_num1[0]        ; controller:u8|o_num1[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.690      ;
; 0.565 ; controller:u8|o_num3[0]        ; controller:u8|o_num3[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.692      ;
; 0.566 ; controller:u8|o_num0[1]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.692      ;
; 0.566 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[0] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.692      ;
; 0.566 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[6] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.692      ;
; 0.568 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[1] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.694      ;
; 0.568 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.695      ;
; 0.569 ; controller:u8|o_num2[1]        ; controller:u8|o_num2[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.695      ;
; 0.570 ; controller:u8|o_num6[1]        ; controller:u8|o_num6[1]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.697      ;
; 0.570 ; controller:u8|r_sel_pos[2]     ; controller:u8|o_config_digit[7] ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.696      ;
; 0.572 ; controller:u8|o_num0[0]        ; controller:u8|o_num0[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.698      ;
; 0.577 ; controller:u8|o_num5[3]        ; controller:u8|o_num5[3]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.043      ; 0.704      ;
; 0.579 ; controller:u8|o_num0[3]        ; controller:u8|o_num0[2]         ; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 0.000        ; 0.042      ; 0.705      ;
+-------+--------------------------------+---------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SYSTEM_CLK_100M'                                                                                                     ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.234 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.562      ;
; 0.237 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.254      ; 0.575      ;
; 0.245 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.573      ;
; 0.246 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.574      ;
; 0.248 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.574      ;
; 0.248 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.574      ;
; 0.249 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.254      ; 0.587      ;
; 0.252 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.236      ; 0.572      ;
; 0.256 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.584      ;
; 0.257 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.585      ;
; 0.257 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.585      ;
; 0.257 ; clk_divider_100Hz:u1|cnt[24] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.585      ;
; 0.259 ; clk_divider_400Hz:u2|cnt[20] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.585      ;
; 0.260 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.588      ;
; 0.260 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.586      ;
; 0.261 ; clk_divider_100Hz:u1|cnt[26] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.589      ;
; 0.262 ; clk_divider_400Hz:u2|cnt[10] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.588      ;
; 0.263 ; clk_divider_400Hz:u2|cnt[26] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.242      ; 0.589      ;
; 0.267 ; clk_divider_400Hz:u2|cnt[14] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.236      ; 0.587      ;
; 0.279 ; clk_divider_100Hz:u1|cnt[3]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.413      ;
; 0.281 ; clk_divider_100Hz:u1|cnt[4]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.415      ;
; 0.281 ; clk_divider_100Hz:u1|cnt[2]  ; clk_divider_100Hz:u1|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.415      ;
; 0.288 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.413      ;
; 0.289 ; clk_divider_400Hz:u2|cnt[1]  ; clk_divider_400Hz:u2|cnt[1]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.413      ;
; 0.290 ; clk_divider_100Hz:u1|cnt[5]  ; clk_divider_100Hz:u1|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; clk_divider_100Hz:u1|cnt[31] ; clk_divider_100Hz:u1|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; clk_divider_1Hz:u0|cnt[1]    ; clk_divider_1Hz:u0|cnt[1]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; clk_divider_1Hz:u0|cnt[3]    ; clk_divider_1Hz:u0|cnt[3]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.413      ;
; 0.290 ; clk_divider_1Hz:u0|cnt[5]    ; clk_divider_1Hz:u0|cnt[5]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.413      ;
; 0.291 ; clk_divider_100Hz:u1|cnt[0]  ; clk_divider_100Hz:u1|cnt[0]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; clk_divider_100Hz:u1|cnt[29] ; clk_divider_100Hz:u1|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; clk_divider_1Hz:u0|cnt[6]    ; clk_divider_1Hz:u0|cnt[6]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.414      ;
; 0.291 ; clk_divider_100Hz:u1|cnt[17] ; clk_divider_100Hz:u1|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; clk_divider_100Hz:u1|cnt[11] ; clk_divider_100Hz:u1|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; clk_divider_100Hz:u1|cnt[19] ; clk_divider_100Hz:u1|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; clk_divider_400Hz:u2|cnt[2]  ; clk_divider_400Hz:u2|cnt[2]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.415      ;
; 0.292 ; clk_divider_1Hz:u0|cnt[2]    ; clk_divider_1Hz:u0|cnt[2]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; clk_divider_1Hz:u0|cnt[4]    ; clk_divider_1Hz:u0|cnt[4]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; clk_divider_1Hz:u0|cnt[31]   ; clk_divider_1Hz:u0|cnt[31]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.424      ;
; 0.292 ; clk_divider_100Hz:u1|cnt[14] ; clk_divider_100Hz:u1|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; clk_divider_100Hz:u1|cnt[25] ; clk_divider_100Hz:u1|cnt[25] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; clk_divider_400Hz:u2|cnt[31] ; clk_divider_400Hz:u2|cnt[31] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.424      ;
; 0.293 ; clk_divider_100Hz:u1|cnt[30] ; clk_divider_100Hz:u1|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.427      ;
; 0.293 ; clk_divider_1Hz:u0|cnt[27]   ; clk_divider_1Hz:u0|cnt[27]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; clk_divider_1Hz:u0|cnt[29]   ; clk_divider_1Hz:u0|cnt[29]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; clk_divider_400Hz:u2|cnt[21] ; clk_divider_400Hz:u2|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.425      ;
; 0.293 ; clk_divider_400Hz:u2|cnt[27] ; clk_divider_400Hz:u2|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.425      ;
; 0.294 ; clk_divider_1Hz:u0|cnt[25]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.426      ;
; 0.294 ; clk_divider_100Hz:u1|cnt[28] ; clk_divider_100Hz:u1|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.050      ; 0.428      ;
; 0.294 ; clk_divider_400Hz:u2|cnt[16] ; clk_divider_400Hz:u2|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.426      ;
; 0.295 ; clk_divider_1Hz:u0|cnt[30]   ; clk_divider_1Hz:u0|cnt[30]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.427      ;
; 0.295 ; clk_divider_1Hz:u0|cnt[24]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.427      ;
; 0.295 ; clk_divider_400Hz:u2|cnt[12] ; clk_divider_400Hz:u2|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.427      ;
; 0.295 ; clk_divider_400Hz:u2|cnt[30] ; clk_divider_400Hz:u2|cnt[30] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.427      ;
; 0.296 ; clk_divider_1Hz:u0|cnt[26]   ; clk_divider_1Hz:u0|cnt[26]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.428      ;
; 0.296 ; clk_divider_1Hz:u0|cnt[28]   ; clk_divider_1Hz:u0|cnt[28]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.428      ;
; 0.296 ; clk_divider_400Hz:u2|cnt[28] ; clk_divider_400Hz:u2|cnt[28] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.048      ; 0.428      ;
; 0.297 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.625      ;
; 0.299 ; clk_divider_100Hz:u1|cnt[13] ; clk_divider_100Hz:u1|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; clk_divider_400Hz:u2|cnt[15] ; clk_divider_400Hz:u2|cnt[15] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.423      ;
; 0.300 ; clk_divider_100Hz:u1|cnt[6]  ; clk_divider_100Hz:u1|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clk_divider_100Hz:u1|cnt[7]  ; clk_divider_100Hz:u1|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clk_divider_100Hz:u1|cnt[21] ; clk_divider_100Hz:u1|cnt[21] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clk_divider_100Hz:u1|cnt[27] ; clk_divider_100Hz:u1|cnt[27] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; clk_divider_100Hz:u1|cnt[1]  ; clk_divider_100Hz:u1|cnt[4]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.244      ; 0.628      ;
; 0.300 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[25]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.254      ; 0.638      ;
; 0.300 ; clk_divider_400Hz:u2|cnt[3]  ; clk_divider_400Hz:u2|cnt[3]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; clk_divider_400Hz:u2|cnt[5]  ; clk_divider_400Hz:u2|cnt[5]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; clk_divider_400Hz:u2|cnt[13] ; clk_divider_400Hz:u2|cnt[13] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; clk_divider_100Hz:u1|cnt[8]  ; clk_divider_100Hz:u1|cnt[8]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clk_divider_100Hz:u1|cnt[16] ; clk_divider_100Hz:u1|cnt[16] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clk_divider_100Hz:u1|cnt[22] ; clk_divider_100Hz:u1|cnt[22] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clk_divider_100Hz:u1|cnt[23] ; clk_divider_100Hz:u1|cnt[23] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clk_divider_100Hz:u1|cnt[9]  ; clk_divider_100Hz:u1|cnt[9]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; clk_divider_1Hz:u0|cnt[13]   ; clk_divider_1Hz:u0|cnt[13]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; clk_divider_1Hz:u0|cnt[19]   ; clk_divider_1Hz:u0|cnt[19]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[21]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clk_divider_400Hz:u2|cnt[0]  ; clk_divider_400Hz:u2|cnt[0]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clk_divider_400Hz:u2|cnt[6]  ; clk_divider_400Hz:u2|cnt[6]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clk_divider_400Hz:u2|cnt[7]  ; clk_divider_400Hz:u2|cnt[7]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; clk_divider_400Hz:u2|cnt[11] ; clk_divider_400Hz:u2|cnt[11] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; clk_divider_100Hz:u1|cnt[10] ; clk_divider_100Hz:u1|cnt[10] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider_100Hz:u1|cnt[12] ; clk_divider_100Hz:u1|cnt[12] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider_100Hz:u1|cnt[18] ; clk_divider_100Hz:u1|cnt[18] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider_100Hz:u1|cnt[20] ; clk_divider_100Hz:u1|cnt[20] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider_100Hz:u1|cnt[24] ; clk_divider_100Hz:u1|cnt[24] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[0]    ; clk_divider_1Hz:u0|cnt[0]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[7]    ; clk_divider_1Hz:u0|cnt[7]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[16]   ; clk_divider_1Hz:u0|cnt[16]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[22]   ; clk_divider_1Hz:u0|cnt[22]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[23]   ; clk_divider_1Hz:u0|cnt[23]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_1Hz:u0|cnt[21]   ; clk_divider_1Hz:u0|cnt[24]   ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.254      ; 0.640      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[8]  ; clk_divider_400Hz:u2|cnt[8]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[9]  ; clk_divider_400Hz:u2|cnt[9]  ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[14] ; clk_divider_400Hz:u2|cnt[14] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[17] ; clk_divider_400Hz:u2|cnt[17] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[19] ; clk_divider_400Hz:u2|cnt[19] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; clk_divider_400Hz:u2|cnt[29] ; clk_divider_400Hz:u2|cnt[29] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; clk_divider_100Hz:u1|cnt[26] ; clk_divider_100Hz:u1|cnt[26] ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; clk_divider_1Hz:u0|cnt[9]    ; clk_divider_1Hz:u0|cnt[9]    ; SYSTEM_CLK_100M ; SYSTEM_CLK_100M ; 0.000        ; 0.039      ; 0.426      ;
+-------+------------------------------+------------------------------+-----------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SYSTEM_CLK_100M'                                                       ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock           ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SYSTEM_CLK_100M ; Rise       ; SYSTEM_CLK_100M              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_100Hz:u1|o_clk   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|cnt[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_1Hz:u0|o_clk     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|cnt[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SYSTEM_CLK_100M ; Rise       ; clk_divider_400Hz:u2|o_clk   ;
+--------+--------------+----------------+------------+-----------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider_400Hz:u2|o_clk'                                                                ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_D    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_L    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_R    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|o_BTN_U    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_D  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_L  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_R  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; btn_edge_detector:u3|pre_val_U  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_100Hz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_1Hz       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider_400Hz:u2|o_clk ; Rise       ; pos_shifter:u4|o_pos[2]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[0]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[0]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[2]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[0]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[1]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[2]         ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num7[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[0] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[1] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[2] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[3] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[4] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[5] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[6] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_config_digit[7] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[0]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[1]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[2]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num0[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[0]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[1]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[2]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num1[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[0]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[1]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[2]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num4[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[0]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[1]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[2]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num5[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[1]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num6[3]         ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_100Hz     ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|pre_clk_1Hz       ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[0]      ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[1]      ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|r_sel_pos[2]      ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[1]         ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[2]         ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num2[3]         ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[0]         ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[1]         ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; clk_divider_400Hz:u2|o_clk ; Fall       ; controller:u8|o_num3[2]         ;
+--------+--------------+----------------+------------------+----------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; 0.386 ; 1.004 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; 0.406 ; 1.034 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; 0.446 ; 1.086 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; 0.491 ; 1.122 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; 2.169 ; 2.945 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; 2.169 ; 2.945 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; 0.790 ; 0.973 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; -0.126 ; -0.736 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; -0.146 ; -0.766 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; -0.192 ; -0.814 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; -0.223 ; -0.849 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; -0.252 ; -0.885 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; -0.252 ; -0.885 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; -0.065 ; -0.224 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 5.250 ; 5.471 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 5.250 ; 5.471 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 5.211 ; 5.338 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.969 ; 5.004 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 5.008 ; 4.984 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.915 ; 5.098 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 5.225 ; 5.362 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 5.228 ; 5.313 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 5.240 ; 5.228 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 6.900 ; 7.027 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 6.900 ; 7.027 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 6.688 ; 6.707 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 6.896 ; 6.819 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 6.885 ; 6.910 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 6.841 ; 6.893 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 6.730 ; 6.634 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 6.718 ; 6.721 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 4.999 ; 5.178 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 4.988 ; 5.136 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 4.810 ; 4.944 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.691 ; 4.822 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 4.775 ; 4.923 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.719 ; 4.861 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 4.992 ; 5.178 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 4.999 ; 5.175 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 4.948 ; 5.107 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 7.281 ; 7.434 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 7.232 ; 7.434 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 7.101 ; 7.096 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 7.280 ; 7.242 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 7.281 ; 7.315 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 7.242 ; 7.189 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 7.135 ; 7.057 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 7.107 ; 7.119 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 4.517 ; 4.623 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 4.872 ; 5.040 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 4.743 ; 4.896 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.517 ; 4.657 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 4.554 ; 4.696 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.629 ; 4.623 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 4.852 ; 4.878 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 4.841 ; 4.857 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 4.843 ; 4.860 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 4.642 ; 4.660 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 4.864 ; 4.923 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 4.651 ; 4.660 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 4.834 ; 4.876 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 4.812 ; 4.870 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 4.757 ; 4.853 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 4.657 ; 4.697 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 4.642 ; 4.680 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 4.512 ; 4.640 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 4.799 ; 4.941 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 4.629 ; 4.758 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.512 ; 4.640 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 4.588 ; 4.718 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.540 ; 4.678 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 4.796 ; 4.962 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 4.802 ; 4.963 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 4.759 ; 4.912 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 5.229 ; 5.247 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 5.424 ; 5.510 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 5.337 ; 5.247 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 5.407 ; 5.463 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 5.399 ; 5.457 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 5.344 ; 5.422 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 5.244 ; 5.284 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 5.229 ; 5.267 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 4.853 ;       ;       ; 5.107 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 4.745 ;       ;       ; 4.957 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 4.477 ;       ;       ; 4.689 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 4.519 ;       ;       ; 4.710 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 4.531 ;       ;       ; 4.744 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 4.770 ;       ;       ; 4.993 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 4.760 ;       ;       ; 5.002 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 4.773 ;       ;       ; 4.994 ;
; SYSTEM_RST_n ; SEG[0]      ; 5.001 ; 5.056 ; 5.193 ; 5.336 ;
; SYSTEM_RST_n ; SEG[1]      ; 4.730 ; 4.787 ; 5.003 ; 5.000 ;
; SYSTEM_RST_n ; SEG[2]      ; 4.854 ; 5.012 ; 5.189 ; 5.138 ;
; SYSTEM_RST_n ; SEG[3]      ; 4.923 ; 5.003 ; 5.183 ; 5.217 ;
; SYSTEM_RST_n ; SEG[4]      ; 4.880 ; 4.958 ; 5.144 ; 5.186 ;
; SYSTEM_RST_n ; SEG[5]      ; 4.693 ; 4.826 ; 5.037 ; 4.946 ;
; SYSTEM_RST_n ; SEG[6]      ; 4.750 ; 4.808 ; 5.011 ; 5.021 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 4.686 ;       ;       ; 4.932 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 4.564 ;       ;       ; 4.772 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 4.331 ;       ;       ; 4.551 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 4.373 ;       ;       ; 4.572 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 4.382 ;       ;       ; 4.603 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 4.612 ;       ;       ; 4.842 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 4.604 ;       ;       ; 4.850 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 4.615 ;       ;       ; 4.843 ;
; SYSTEM_RST_n ; SEG[0]      ; 4.273 ; 4.598 ; 4.711 ; 4.483 ;
; SYSTEM_RST_n ; SEG[1]      ; 4.148 ; 4.335 ; 4.498 ; 4.343 ;
; SYSTEM_RST_n ; SEG[2]      ; 4.341 ; 4.551 ; 4.681 ; 4.567 ;
; SYSTEM_RST_n ; SEG[3]      ; 4.337 ; 4.545 ; 4.683 ; 4.556 ;
; SYSTEM_RST_n ; SEG[4]      ; 4.285 ; 4.710 ; 4.878 ; 4.509 ;
; SYSTEM_RST_n ; SEG[5]      ; 4.186 ; 4.372 ; 4.528 ; 4.385 ;
; SYSTEM_RST_n ; SEG[6]      ; 4.173 ; 4.355 ; 4.514 ; 4.370 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.076   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  SYSTEM_CLK_100M            ; -3.258   ; 0.234 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider_400Hz:u2|o_clk ; -4.076   ; 0.180 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -407.755 ; 0.0   ; 0.0      ; 0.0     ; -202.175            ;
;  SYSTEM_CLK_100M            ; -281.620 ; 0.000 ; N/A      ; N/A     ; -130.215            ;
;  clk_divider_400Hz:u2|o_clk ; -126.135 ; 0.000 ; N/A      ; N/A     ; -71.960             ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                         ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+-------+-------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; 0.834 ; 1.237 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; 0.874 ; 1.279 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; 0.944 ; 1.335 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; 1.104 ; 1.467 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; 4.826 ; 5.220 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; 4.826 ; 5.220 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; 1.688 ; 1.628 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+-------+-------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; Data Port    ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+--------------+----------------------------+--------+--------+------------+----------------------------+
; BTN_D        ; clk_divider_400Hz:u2|o_clk ; -0.126 ; -0.482 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_L        ; clk_divider_400Hz:u2|o_clk ; -0.146 ; -0.516 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_R        ; clk_divider_400Hz:u2|o_clk ; -0.192 ; -0.574 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; BTN_U        ; clk_divider_400Hz:u2|o_clk ; -0.223 ; -0.672 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIP_SW[*]    ; clk_divider_400Hz:u2|o_clk ; -0.252 ; -0.885 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIP_SW[15]  ; clk_divider_400Hz:u2|o_clk ; -0.252 ; -0.885 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SYSTEM_RST_n ; clk_divider_400Hz:u2|o_clk ; -0.065 ; -0.173 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+--------------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 10.304 ; 10.268 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 10.304 ; 10.268 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 10.065 ; 10.048 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 9.561  ; 9.445  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 9.606  ; 9.486  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 9.581  ; 9.557  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 10.038 ; 9.992  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 10.096 ; 9.979  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 10.140 ; 9.957  ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 13.482 ; 13.453 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 13.482 ; 13.453 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 12.978 ; 12.821 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 13.354 ; 13.261 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 13.335 ; 13.206 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 13.308 ; 13.158 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 13.040 ; 12.889 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 13.011 ; 12.885 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 9.556  ; 9.490  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 9.521  ; 9.392  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 9.126  ; 9.073  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 8.891  ; 8.865  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 9.043  ; 9.013  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 8.926  ; 8.909  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 9.456  ; 9.434  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 9.556  ; 9.490  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 9.453  ; 9.380  ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 14.004 ; 13.896 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 14.004 ; 13.896 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 13.421 ; 13.342 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 13.770 ; 13.757 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 13.779 ; 13.711 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 13.751 ; 13.664 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 13.483 ; 13.408 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 13.448 ; 13.385 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 4.517 ; 4.623 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 4.872 ; 5.040 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 4.743 ; 4.896 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.517 ; 4.657 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 4.554 ; 4.696 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.629 ; 4.623 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 4.852 ; 4.878 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 4.841 ; 4.857 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 4.843 ; 4.860 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 4.642 ; 4.660 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 4.864 ; 4.923 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 4.651 ; 4.660 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 4.834 ; 4.876 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 4.812 ; 4.870 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 4.757 ; 4.853 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 4.657 ; 4.697 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 4.642 ; 4.680 ; Rise       ; clk_divider_400Hz:u2|o_clk ;
; DIGIT[*]  ; clk_divider_400Hz:u2|o_clk ; 4.512 ; 4.640 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[0] ; clk_divider_400Hz:u2|o_clk ; 4.799 ; 4.941 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[1] ; clk_divider_400Hz:u2|o_clk ; 4.629 ; 4.758 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[2] ; clk_divider_400Hz:u2|o_clk ; 4.512 ; 4.640 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[3] ; clk_divider_400Hz:u2|o_clk ; 4.588 ; 4.718 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[4] ; clk_divider_400Hz:u2|o_clk ; 4.540 ; 4.678 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[5] ; clk_divider_400Hz:u2|o_clk ; 4.796 ; 4.962 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[6] ; clk_divider_400Hz:u2|o_clk ; 4.802 ; 4.963 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  DIGIT[7] ; clk_divider_400Hz:u2|o_clk ; 4.759 ; 4.912 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
; SEG[*]    ; clk_divider_400Hz:u2|o_clk ; 5.229 ; 5.247 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[0]   ; clk_divider_400Hz:u2|o_clk ; 5.424 ; 5.510 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[1]   ; clk_divider_400Hz:u2|o_clk ; 5.337 ; 5.247 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[2]   ; clk_divider_400Hz:u2|o_clk ; 5.407 ; 5.463 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[3]   ; clk_divider_400Hz:u2|o_clk ; 5.399 ; 5.457 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[4]   ; clk_divider_400Hz:u2|o_clk ; 5.344 ; 5.422 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[5]   ; clk_divider_400Hz:u2|o_clk ; 5.244 ; 5.284 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
;  SEG[6]   ; clk_divider_400Hz:u2|o_clk ; 5.229 ; 5.267 ; Fall       ; clk_divider_400Hz:u2|o_clk ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 9.178 ;       ;       ; 9.072 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 8.956 ;       ;       ; 8.826 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 8.403 ;       ;       ; 8.317 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 8.462 ;       ;       ; 8.331 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 8.490 ;       ;       ; 8.395 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 8.953 ;       ;       ; 8.807 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 8.993 ;       ;       ; 8.876 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 9.043 ;       ;       ; 8.883 ;
; SYSTEM_RST_n ; SEG[0]      ; 9.604 ; 9.441 ; 9.485 ; 9.516 ;
; SYSTEM_RST_n ; SEG[1]      ; 9.005 ; 8.942 ; 9.041 ; 8.875 ;
; SYSTEM_RST_n ; SEG[2]      ; 9.221 ; 9.357 ; 9.408 ; 9.118 ;
; SYSTEM_RST_n ; SEG[3]      ; 9.379 ; 9.311 ; 9.389 ; 9.234 ;
; SYSTEM_RST_n ; SEG[4]      ; 9.328 ; 9.264 ; 9.371 ; 9.212 ;
; SYSTEM_RST_n ; SEG[5]      ; 8.900 ; 9.008 ; 9.103 ; 8.764 ;
; SYSTEM_RST_n ; SEG[6]      ; 9.048 ; 8.985 ; 9.065 ; 8.908 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; SYSTEM_RST_n ; DIGIT[0]    ; 4.686 ;       ;       ; 4.932 ;
; SYSTEM_RST_n ; DIGIT[1]    ; 4.564 ;       ;       ; 4.772 ;
; SYSTEM_RST_n ; DIGIT[2]    ; 4.331 ;       ;       ; 4.551 ;
; SYSTEM_RST_n ; DIGIT[3]    ; 4.373 ;       ;       ; 4.572 ;
; SYSTEM_RST_n ; DIGIT[4]    ; 4.382 ;       ;       ; 4.603 ;
; SYSTEM_RST_n ; DIGIT[5]    ; 4.612 ;       ;       ; 4.842 ;
; SYSTEM_RST_n ; DIGIT[6]    ; 4.604 ;       ;       ; 4.850 ;
; SYSTEM_RST_n ; DIGIT[7]    ; 4.615 ;       ;       ; 4.843 ;
; SYSTEM_RST_n ; SEG[0]      ; 4.273 ; 4.598 ; 4.711 ; 4.483 ;
; SYSTEM_RST_n ; SEG[1]      ; 4.148 ; 4.335 ; 4.498 ; 4.343 ;
; SYSTEM_RST_n ; SEG[2]      ; 4.341 ; 4.551 ; 4.681 ; 4.567 ;
; SYSTEM_RST_n ; SEG[3]      ; 4.337 ; 4.545 ; 4.683 ; 4.556 ;
; SYSTEM_RST_n ; SEG[4]      ; 4.285 ; 4.710 ; 4.878 ; 4.509 ;
; SYSTEM_RST_n ; SEG[5]      ; 4.186 ; 4.372 ; 4.528 ; 4.385 ;
; SYSTEM_RST_n ; SEG[6]      ; 4.173 ; 4.355 ; 4.514 ; 4.370 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SEG[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SEG_DP        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIGIT[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DIP_SW[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN_M                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SYSTEM_RST_n            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIP_SW[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SYSTEM_CLK_100M         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN_D                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN_U                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN_L                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BTN_R                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; SEG_DP        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DIGIT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; SEG_DP        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SEG[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; SEG_DP        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DIGIT[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIGIT[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 10       ; 0        ; 124      ; 1089     ;
; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; 0        ; 0        ; 98       ; 0        ;
; SYSTEM_CLK_100M            ; SYSTEM_CLK_100M            ; 4228     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; clk_divider_400Hz:u2|o_clk ; clk_divider_400Hz:u2|o_clk ; 10       ; 0        ; 124      ; 1089     ;
; SYSTEM_CLK_100M            ; clk_divider_400Hz:u2|o_clk ; 0        ; 0        ; 98       ; 0        ;
; SYSTEM_CLK_100M            ; SYSTEM_CLK_100M            ; 4228     ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 221   ; 221  ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 292   ; 292  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 09 11:30:08 2022
Info: Command: quartus_sta digital_clock -c digital_clock
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'digital_clock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider_400Hz:u2|o_clk clk_divider_400Hz:u2|o_clk
    Info (332105): create_clock -period 1.000 -name SYSTEM_CLK_100M SYSTEM_CLK_100M
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.076      -126.135 clk_divider_400Hz:u2|o_clk 
    Info (332119):    -3.258      -281.620 SYSTEM_CLK_100M 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 clk_divider_400Hz:u2|o_clk 
    Info (332119):     0.516         0.000 SYSTEM_CLK_100M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -130.215 SYSTEM_CLK_100M 
    Info (332119):    -1.285       -71.960 clk_divider_400Hz:u2|o_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.670      -112.705 clk_divider_400Hz:u2|o_clk 
    Info (332119):    -2.928      -250.805 SYSTEM_CLK_100M 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 clk_divider_400Hz:u2|o_clk 
    Info (332119):     0.466         0.000 SYSTEM_CLK_100M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -130.215 SYSTEM_CLK_100M 
    Info (332119):    -1.285       -71.960 clk_divider_400Hz:u2|o_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.535
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.535       -41.927 clk_divider_400Hz:u2|o_clk 
    Info (332119):    -1.124       -83.820 SYSTEM_CLK_100M 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.180         0.000 clk_divider_400Hz:u2|o_clk 
    Info (332119):     0.234         0.000 SYSTEM_CLK_100M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -108.816 SYSTEM_CLK_100M 
    Info (332119):    -1.000       -56.000 clk_divider_400Hz:u2|o_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4664 megabytes
    Info: Processing ended: Fri Dec 09 11:30:15 2022
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:01


