Fitter report for wrapper
Wed May 08 18:46:13 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed May 08 18:46:12 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; wrapper                                         ;
; Top-level Entity Name              ; wrapper                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 29,218 / 33,216 ( 88 % )                        ;
;     Total combinational functions  ; 19,537 / 33,216 ( 59 % )                        ;
;     Dedicated logic registers      ; 19,670 / 33,216 ( 59 % )                        ;
; Total registers                    ; 19670                                           ;
; Total pins                         ; 113 / 475 ( 24 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_50      ; PIN_N2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; KEY[1]        ; PIN_N23       ; QSF Assignment ;
; Location ;                ;              ; KEY[2]        ; PIN_P23       ; QSF Assignment ;
; Location ;                ;              ; KEY[3]        ; PIN_W26       ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LEDG[8]       ; PIN_Y12       ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]      ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[0]  ; PIN_AE4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[10] ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[11] ; PIN_V9        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[12] ; PIN_AC7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[13] ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[14] ; PIN_W10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[15] ; PIN_Y10       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[16] ; PIN_AB8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[17] ; PIN_AC8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[1]  ; PIN_AF4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[2]  ; PIN_AC5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[3]  ; PIN_AC6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[4]  ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[5]  ; PIN_AD5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[6]  ; PIN_AE5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[7]  ; PIN_AF5       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[8]  ; PIN_AD6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_ADDR[9]  ; PIN_AD7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_CE_N     ; PIN_AC11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[0]    ; PIN_AD8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[10]   ; PIN_AE8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[11]   ; PIN_AF8       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[12]   ; PIN_W11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[13]   ; PIN_W12       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[14]   ; PIN_AC9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[15]   ; PIN_AC10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[1]    ; PIN_AE6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[2]    ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[3]    ; PIN_AA9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[4]    ; PIN_AA10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[5]    ; PIN_AB10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[6]    ; PIN_AA11      ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[7]    ; PIN_Y11       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[8]    ; PIN_AE7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_DQ[9]    ; PIN_AF7       ; QSF Assignment ;
; Location ;                ;              ; SRAM_LB_N     ; PIN_AE9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_OE_N     ; PIN_AD10      ; QSF Assignment ;
; Location ;                ;              ; SRAM_UB_N     ; PIN_AF9       ; QSF Assignment ;
; Location ;                ;              ; SRAM_WE_N     ; PIN_AE10      ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 39325 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 39325 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 39322   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/projects/wrapper_pipeline_RV32I/output_files/wrapper.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 29,218 / 33,216 ( 88 % ) ;
;     -- Combinational with no register       ; 9548                     ;
;     -- Register only                        ; 9681                     ;
;     -- Combinational with a register        ; 9989                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 17758                    ;
;     -- 3 input functions                    ; 1590                     ;
;     -- <=2 input functions                  ; 189                      ;
;     -- Register only                        ; 9681                     ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 19537                    ;
;     -- arithmetic mode                      ; 0                        ;
;                                             ;                          ;
; Total registers*                            ; 19,670 / 34,593 ( 57 % ) ;
;     -- Dedicated logic registers            ; 19,670 / 33,216 ( 59 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 2,003 / 2,076 ( 96 % )   ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 113 / 475 ( 24 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M4Ks                                        ; 0 / 105 ( 0 % )          ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )      ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )      ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 43% / 40% / 48%          ;
; Peak interconnect usage (total/H/V)         ; 61% / 60% / 64%          ;
; Maximum fan-out                             ; 19670                    ;
; Highest non-global fan-out                  ; 2265                     ;
; Total fan-out                               ; 139933                   ;
; Average fan-out                             ; 3.21                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 29218 / 33216 ( 88 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 9548                   ; 0                              ;
;     -- Register only                        ; 9681                   ; 0                              ;
;     -- Combinational with a register        ; 9989                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 17758                  ; 0                              ;
;     -- 3 input functions                    ; 1590                   ; 0                              ;
;     -- <=2 input functions                  ; 189                    ; 0                              ;
;     -- Register only                        ; 9681                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 19537                  ; 0                              ;
;     -- arithmetic mode                      ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 19670                  ; 0                              ;
;     -- Dedicated logic registers            ; 19670 / 33216 ( 59 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 2003 / 2076 ( 96 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 113                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )         ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                      ; 0                              ;
; Total RAM block bits                        ; 0                      ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )         ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 0                      ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 0                              ;
;     -- Output Connections                   ; 0                      ; 0                              ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 139933                 ; 0                              ;
;     -- Registered Connections               ; 63389                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 20                     ; 0                              ;
;     -- Output Ports                         ; 93                     ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27 ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 801                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]     ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]     ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]     ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]     ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]     ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]     ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]     ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]     ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]     ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]     ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]     ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]     ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]     ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]     ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]     ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]     ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]     ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]     ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]     ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]     ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]     ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]     ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]     ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]     ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]     ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]     ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]     ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]     ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]     ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]     ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]     ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]     ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]     ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]     ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]     ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]     ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]     ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]     ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]     ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]     ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]     ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]     ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]     ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]     ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]     ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]     ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]     ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]     ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]     ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]     ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]     ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]     ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]     ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]     ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]     ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]     ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN      ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON      ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]     ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]     ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]     ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]     ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]     ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]     ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]     ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]     ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]     ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]    ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]    ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]    ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]    ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]    ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]    ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]     ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]     ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]     ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]     ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]     ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]     ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]     ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]     ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]     ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 26 / 59 ( 44 % ) ; 3.3V          ; --           ;
; 3        ; 2 / 56 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 59 ( 39 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 12 / 56 ( 21 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |wrapper                                  ; 29218 (0)     ; 19670 (0)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 113  ; 0            ; 9548 (0)     ; 9681 (0)          ; 9989 (0)         ; |wrapper                                                                                                 ; work         ;
;    |pipeline:CPU|                         ; 29218 (0)     ; 19670 (0)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9548 (0)     ; 9681 (0)          ; 9989 (0)         ; |wrapper|pipeline:CPU                                                                                    ; work         ;
;       |Branch_predictor:BP|               ; 3139 (3139)   ; 1760 (1760)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1379 (1379)  ; 1114 (1114)       ; 646 (646)        ; |wrapper|pipeline:CPU|Branch_predictor:BP                                                                ; work         ;
;       |EX:EX|                             ; 3374 (117)    ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3098 (6)     ; 0 (0)             ; 276 (111)        ; |wrapper|pipeline:CPU|EX:EX                                                                              ; work         ;
;          |alu:ALU_EX|                     ; 2974 (311)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2831 (311)   ; 0 (0)             ; 143 (0)          ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX                                                                   ; work         ;
;             |adder_32bit:AD0|             ; 46 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 3 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0                                                   ; work         ;
;                |full_adder:A10|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A10                                    ; work         ;
;                |full_adder:A11|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A11                                    ; work         ;
;                |full_adder:A12|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A12                                    ; work         ;
;                |full_adder:A13|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A13                                    ; work         ;
;                |full_adder:A14|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A14                                    ; work         ;
;                |full_adder:A15|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A15                                    ; work         ;
;                |full_adder:A16|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A16                                    ; work         ;
;                |full_adder:A17|           ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A17                                    ; work         ;
;                |full_adder:A18|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A18                                    ; work         ;
;                |full_adder:A19|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A19                                    ; work         ;
;                |full_adder:A1|            ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A1                                     ; work         ;
;                |full_adder:A20|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A20                                    ; work         ;
;                |full_adder:A21|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A21                                    ; work         ;
;                |full_adder:A22|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A22                                    ; work         ;
;                |full_adder:A23|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A23                                    ; work         ;
;                |full_adder:A24|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A24                                    ; work         ;
;                |full_adder:A25|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A25                                    ; work         ;
;                |full_adder:A26|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A26                                    ; work         ;
;                |full_adder:A27|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A27                                    ; work         ;
;                |full_adder:A28|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A28                                    ; work         ;
;                |full_adder:A29|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A29                                    ; work         ;
;                |full_adder:A2|            ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A2                                     ; work         ;
;                |full_adder:A30|           ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A30                                    ; work         ;
;                |full_adder:A3|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A3                                     ; work         ;
;                |full_adder:A4|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A4                                     ; work         ;
;                |full_adder:A5|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A5                                     ; work         ;
;                |full_adder:A6|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A6                                     ; work         ;
;                |full_adder:A7|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A7                                     ; work         ;
;                |full_adder:A8|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A8                                     ; work         ;
;                |full_adder:A9|            ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|adder_32bit:AD0|full_adder:A9                                     ; work         ;
;             |shift_left_logical:SLL0|     ; 963 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 903 (0)      ; 0 (0)             ; 60 (0)           ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0                                           ; work         ;
;                |decode_dif:DE0|           ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0                            ; work         ;
;                |mux2to1_32bit:M0|         ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M0                          ; work         ;
;                |mux2to1_32bit:M11|        ; 68 (68)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 7 (7)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M11                         ; work         ;
;                |mux2to1_32bit:M13|        ; 66 (66)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M13                         ; work         ;
;                |mux2to1_32bit:M15|        ; 55 (55)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 3 (3)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M15                         ; work         ;
;                |mux2to1_32bit:M17|        ; 59 (59)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 5 (5)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M17                         ; work         ;
;                |mux2to1_32bit:M18|        ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M18                         ; work         ;
;                |mux2to1_32bit:M19|        ; 56 (56)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 10 (10)          ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M19                         ; work         ;
;                |mux2to1_32bit:M1|         ; 31 (31)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M1                          ; work         ;
;                |mux2to1_32bit:M20|        ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M20                         ; work         ;
;                |mux2to1_32bit:M21|        ; 58 (58)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M21                         ; work         ;
;                |mux2to1_32bit:M22|        ; 11 (11)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M22                         ; work         ;
;                |mux2to1_32bit:M23|        ; 51 (51)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 9 (9)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M23                         ; work         ;
;                |mux2to1_32bit:M24|        ; 3 (3)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M24                         ; work         ;
;                |mux2to1_32bit:M25|        ; 51 (51)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 6 (6)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M25                         ; work         ;
;                |mux2to1_32bit:M27|        ; 54 (54)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 4 (4)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M27                         ; work         ;
;                |mux2to1_32bit:M29|        ; 45 (45)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 7 (7)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M29                         ; work         ;
;                |mux2to1_32bit:M30|        ; 4 (4)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M30                         ; work         ;
;                |mux2to1_32bit:M3|         ; 116 (116)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M3                          ; work         ;
;                |mux2to1_32bit:M5|         ; 62 (62)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M5                          ; work         ;
;                |mux2to1_32bit:M6|         ; 6 (6)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M6                          ; work         ;
;                |mux2to1_32bit:M7|         ; 61 (61)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M7                          ; work         ;
;                |mux2to1_32bit:M9|         ; 63 (63)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 3 (3)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M9                          ; work         ;
;             |shift_right_arithmetic:SRA0| ; 667 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 606 (0)      ; 0 (0)             ; 61 (0)           ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0                                       ; work         ;
;                |mux2to1_32bit:M11|        ; 31 (31)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M11                     ; work         ;
;                |mux2to1_32bit:M13|        ; 40 (40)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M13                     ; work         ;
;                |mux2to1_32bit:M15|        ; 50 (50)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 5 (5)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M15                     ; work         ;
;                |mux2to1_32bit:M17|        ; 36 (36)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 4 (4)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M17                     ; work         ;
;                |mux2to1_32bit:M18|        ; 15 (15)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M18                     ; work         ;
;                |mux2to1_32bit:M19|        ; 44 (44)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 4 (4)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M19                     ; work         ;
;                |mux2to1_32bit:M20|        ; 13 (13)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M20                     ; work         ;
;                |mux2to1_32bit:M21|        ; 41 (41)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M21                     ; work         ;
;                |mux2to1_32bit:M22|        ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M22                     ; work         ;
;                |mux2to1_32bit:M23|        ; 41 (41)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 10 (10)          ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M23                     ; work         ;
;                |mux2to1_32bit:M24|        ; 28 (28)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M24                     ; work         ;
;                |mux2to1_32bit:M25|        ; 43 (43)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 8 (8)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M25                     ; work         ;
;                |mux2to1_32bit:M26|        ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M26                     ; work         ;
;                |mux2to1_32bit:M27|        ; 45 (45)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 8 (8)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M27                     ; work         ;
;                |mux2to1_32bit:M28|        ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M28                     ; work         ;
;                |mux2to1_32bit:M29|        ; 75 (75)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 14 (14)          ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M29                     ; work         ;
;                |mux2to1_32bit:M2|         ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M2                      ; work         ;
;                |mux2to1_32bit:M3|         ; 8 (8)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M3                      ; work         ;
;                |mux2to1_32bit:M4|         ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M4                      ; work         ;
;                |mux2to1_32bit:M5|         ; 10 (10)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M5                      ; work         ;
;                |mux2to1_32bit:M6|         ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M6                      ; work         ;
;                |mux2to1_32bit:M7|         ; 24 (24)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M7                      ; work         ;
;                |mux2to1_32bit:M9|         ; 27 (27)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M9                      ; work         ;
;             |shift_right_logical:SRL0|    ; 927 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 910 (0)      ; 0 (0)             ; 17 (0)           ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0                                          ; work         ;
;                |mux2to1_32bit:M0|         ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M0                         ; work         ;
;                |mux2to1_32bit:M11|        ; 68 (68)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M11                        ; work         ;
;                |mux2to1_32bit:M13|        ; 64 (64)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M13                        ; work         ;
;                |mux2to1_32bit:M14|        ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M14                        ; work         ;
;                |mux2to1_32bit:M15|        ; 40 (40)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M15                        ; work         ;
;                |mux2to1_32bit:M16|        ; 37 (37)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M16                        ; work         ;
;                |mux2to1_32bit:M17|        ; 37 (37)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M17                        ; work         ;
;                |mux2to1_32bit:M18|        ; 23 (23)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M18                        ; work         ;
;                |mux2to1_32bit:M19|        ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M19                        ; work         ;
;                |mux2to1_32bit:M1|         ; 36 (36)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M1                         ; work         ;
;                |mux2to1_32bit:M20|        ; 17 (17)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M20                        ; work         ;
;                |mux2to1_32bit:M21|        ; 47 (47)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M21                        ; work         ;
;                |mux2to1_32bit:M22|        ; 19 (19)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M22                        ; work         ;
;                |mux2to1_32bit:M23|        ; 43 (43)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M23                        ; work         ;
;                |mux2to1_32bit:M24|        ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M24                        ; work         ;
;                |mux2to1_32bit:M25|        ; 41 (41)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 2 (2)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M25                        ; work         ;
;                |mux2to1_32bit:M26|        ; 9 (9)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M26                        ; work         ;
;                |mux2to1_32bit:M27|        ; 40 (40)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M27                        ; work         ;
;                |mux2to1_32bit:M28|        ; 14 (14)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M28                        ; work         ;
;                |mux2to1_32bit:M29|        ; 41 (41)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 5 (5)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M29                        ; work         ;
;                |mux2to1_32bit:M3|         ; 109 (109)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M3                         ; work         ;
;                |mux2to1_32bit:M5|         ; 60 (60)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M5                         ; work         ;
;                |mux2to1_32bit:M6|         ; 5 (5)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M6                         ; work         ;
;                |mux2to1_32bit:M7|         ; 62 (62)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M7                         ; work         ;
;                |mux2to1_32bit:M9|         ; 62 (62)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M9                         ; work         ;
;             |subtractor_32bit:SB0|        ; 60 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 2 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0                                              ; work         ;
;                |full_subtractor:S10|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S10                          ; work         ;
;                |full_subtractor:S11|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S11                          ; work         ;
;                |full_subtractor:S12|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S12                          ; work         ;
;                |full_subtractor:S13|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S13                          ; work         ;
;                |full_subtractor:S14|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S14                          ; work         ;
;                |full_subtractor:S15|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S15                          ; work         ;
;                |full_subtractor:S16|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S16                          ; work         ;
;                |full_subtractor:S17|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S17                          ; work         ;
;                |full_subtractor:S18|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S18                          ; work         ;
;                |full_subtractor:S19|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S19                          ; work         ;
;                |full_subtractor:S1|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S1                           ; work         ;
;                |full_subtractor:S20|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S20                          ; work         ;
;                |full_subtractor:S21|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S21                          ; work         ;
;                |full_subtractor:S22|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S22                          ; work         ;
;                |full_subtractor:S23|      ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S23                          ; work         ;
;                |full_subtractor:S24|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S24                          ; work         ;
;                |full_subtractor:S25|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S25                          ; work         ;
;                |full_subtractor:S26|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S26                          ; work         ;
;                |full_subtractor:S27|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S27                          ; work         ;
;                |full_subtractor:S28|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S28                          ; work         ;
;                |full_subtractor:S29|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S29                          ; work         ;
;                |full_subtractor:S2|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S2                           ; work         ;
;                |full_subtractor:S30|      ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S30                          ; work         ;
;                |full_subtractor:S31|      ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S31                          ; work         ;
;                |full_subtractor:S3|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S3                           ; work         ;
;                |full_subtractor:S4|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S4                           ; work         ;
;                |full_subtractor:S5|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S5                           ; work         ;
;                |full_subtractor:S6|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S6                           ; work         ;
;                |full_subtractor:S7|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S7                           ; work         ;
;                |full_subtractor:S8|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S8                           ; work         ;
;                |full_subtractor:S9|       ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|alu:ALU_EX|subtractor_32bit:SB0|full_subtractor:S9                           ; work         ;
;          |brcomp:BrComp_EX|               ; 53 (1)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (1)       ; 0 (0)             ; 2 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX                                                             ; work         ;
;             |set_equal:SE|                ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_equal:SE                                                ; work         ;
;             |set_less_than:SLT|           ; 30 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 2 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT                                           ; work         ;
;                |subtractor_32bit:SUB0|    ; 30 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 2 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0                     ; work         ;
;                   |full_subtractor:S10|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S10 ; work         ;
;                   |full_subtractor:S11|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S11 ; work         ;
;                   |full_subtractor:S12|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S12 ; work         ;
;                   |full_subtractor:S13|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S13 ; work         ;
;                   |full_subtractor:S14|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S14 ; work         ;
;                   |full_subtractor:S15|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S15 ; work         ;
;                   |full_subtractor:S16|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S16 ; work         ;
;                   |full_subtractor:S17|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S17 ; work         ;
;                   |full_subtractor:S18|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S18 ; work         ;
;                   |full_subtractor:S19|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S19 ; work         ;
;                   |full_subtractor:S20|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S20 ; work         ;
;                   |full_subtractor:S21|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S21 ; work         ;
;                   |full_subtractor:S22|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S22 ; work         ;
;                   |full_subtractor:S23|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S23 ; work         ;
;                   |full_subtractor:S24|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S24 ; work         ;
;                   |full_subtractor:S25|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S25 ; work         ;
;                   |full_subtractor:S26|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S26 ; work         ;
;                   |full_subtractor:S27|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S27 ; work         ;
;                   |full_subtractor:S28|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S28 ; work         ;
;                   |full_subtractor:S29|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S29 ; work         ;
;                   |full_subtractor:S2|    ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S2  ; work         ;
;                   |full_subtractor:S30|   ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S30 ; work         ;
;                   |full_subtractor:S3|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S3  ; work         ;
;                   |full_subtractor:S4|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S4  ; work         ;
;                   |full_subtractor:S5|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S5  ; work         ;
;                   |full_subtractor:S6|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S6  ; work         ;
;                   |full_subtractor:S7|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S7  ; work         ;
;                   |full_subtractor:S8|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S8  ; work         ;
;                   |full_subtractor:S9|    ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|EX:EX|brcomp:BrComp_EX|set_less_than:SLT|subtractor_32bit:SUB0|full_subtractor:S9  ; work         ;
;          |mux2to1_32bit:Mux1_EX|          ; 32 (32)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 6 (6)            ; |wrapper|pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX                                                        ; work         ;
;          |mux2to1_32bit:Mux2_EX|          ; 62 (62)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 6 (6)            ; |wrapper|pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX                                                        ; work         ;
;          |mux3to1_32bit:Mux12_EX|         ; 67 (67)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 1 (1)            ; |wrapper|pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX                                                       ; work         ;
;          |mux3to1_32bit:Mux22_EX|         ; 69 (69)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 7 (7)            ; |wrapper|pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX                                                       ; work         ;
;       |Hazard_unit:FCU|                   ; 38 (38)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 11 (11)          ; |wrapper|pipeline:CPU|Hazard_unit:FCU                                                                    ; work         ;
;       |ID:ID|                             ; 2061 (974)    ; 1186 (194)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 870 (779)    ; 454 (2)           ; 737 (731)        ; |wrapper|pipeline:CPU|ID:ID                                                                              ; work         ;
;          |ctrl_unit:CtrlUnit_ID|          ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID                                                        ; work         ;
;          |imm_gen:ImmGen_ID|              ; 12 (12)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|ID:ID|imm_gen:ImmGen_ID                                                            ; work         ;
;          |regfile:RF_ID|                  ; 1054 (1054)   ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 452 (452)         ; 545 (545)        ; |wrapper|pipeline:CPU|ID:ID|regfile:RF_ID                                                                ; work         ;
;       |IF:IF|                             ; 1148 (101)    ; 125 (93)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 908 (8)      ; 0 (0)             ; 240 (93)         ; |wrapper|pipeline:CPU|IF:IF                                                                              ; work         ;
;          |adder_32bit:ADD4_IF|            ; 27 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF                                                          ; work         ;
;             |full_adder:A10|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A10                                           ; work         ;
;             |full_adder:A11|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A11                                           ; work         ;
;             |full_adder:A13|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A13                                           ; work         ;
;             |full_adder:A14|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A14                                           ; work         ;
;             |full_adder:A16|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A16                                           ; work         ;
;             |full_adder:A17|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A17                                           ; work         ;
;             |full_adder:A19|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A19                                           ; work         ;
;             |full_adder:A20|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A20                                           ; work         ;
;             |full_adder:A22|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A22                                           ; work         ;
;             |full_adder:A23|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A23                                           ; work         ;
;             |full_adder:A25|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A25                                           ; work         ;
;             |full_adder:A26|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A26                                           ; work         ;
;             |full_adder:A28|              ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A28                                           ; work         ;
;             |full_adder:A29|              ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A29                                           ; work         ;
;             |full_adder:A4|               ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A4                                            ; work         ;
;             |full_adder:A5|               ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A5                                            ; work         ;
;             |full_adder:A7|               ; 1 (1)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A7                                            ; work         ;
;             |full_adder:A8|               ; 2 (2)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A8                                            ; work         ;
;          |imem:IMEM_IF|                   ; 251 (251)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (251)    ; 0 (0)             ; 0 (0)            ; |wrapper|pipeline:CPU|IF:IF|imem:IMEM_IF                                                                 ; work         ;
;          |mux2to1_32bit:MUX_IF|           ; 634 (634)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 533 (533)    ; 0 (0)             ; 101 (101)        ; |wrapper|pipeline:CPU|IF:IF|mux2to1_32bit:MUX_IF                                                         ; work         ;
;          |mux3to1_32bit:MUX3_IF|          ; 134 (134)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 46 (46)          ; |wrapper|pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF                                                        ; work         ;
;          |pc:PC_IF|                       ; 33 (33)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |wrapper|pipeline:CPU|IF:IF|pc:PC_IF                                                                     ; work         ;
;       |MEM:MEM|                           ; 19738 (108)   ; 16488 (104)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3250 (4)     ; 8113 (9)          ; 8375 (88)        ; |wrapper|pipeline:CPU|MEM:MEM                                                                            ; work         ;
;          |lsu:LSU_MEM|                    ; 19637 (19637) ; 16384 (16384)             ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3246 (3246)  ; 8104 (8104)       ; 8287 (8287)      ; |wrapper|pipeline:CPU|MEM:MEM|lsu:LSU_MEM                                                                ; work         ;
;       |WB:WB|                             ; 63 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 47 (0)           ; |wrapper|pipeline:CPU|WB:WB                                                                              ; work         ;
;          |mux3to1_32bit:Mux_WB|           ; 63 (63)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 47 (47)          ; |wrapper|pipeline:CPU|WB:WB|mux3to1_32bit:Mux_WB                                                         ; work         ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; SW[16]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LEDR[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_DATA[7] ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_27    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[17]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[0]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[4]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[1]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[15]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[14]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[13]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[12]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[11]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[10]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; SW[16]                                                            ;                   ;         ;
; KEY[0]                                                            ;                   ;         ;
; CLOCK_27                                                          ;                   ;         ;
; SW[17]                                                            ;                   ;         ;
;      - pipeline:CPU|ID:ID|rs2_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|MemRW_r                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|alu_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|BSel_r                                  ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|ASel_r                                  ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|BrUn_r                                  ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|RegWEn_r                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[2]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[3]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[4]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[5]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[6]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[7]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[8]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[9]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[10]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[11]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[12]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[30]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[29]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[28]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[27]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[26]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[25]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[24]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[23]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[22]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[21]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[20]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[19]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[18]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[17]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[16]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[15]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[14]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[13]                     ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[1]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[0]                      ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[31]                     ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[0]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[8]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[4]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[3]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[1]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[2]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[15]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[14]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[13]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[12]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[11]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[10]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[9]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[5]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[6]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[7]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[20]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[21]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[8]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[7]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[22]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[23]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[10]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[9]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[24]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[11]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|RegWEn_r                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[0]~0         ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[0]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|WBSel_r[1]                            ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|WBSel_r[0]                            ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[0]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~0                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|inst_r[8]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|inst_r[7]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|RegWEn_r                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|inst_r[11]                            ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|inst_r[9]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|inst_r[10]                            ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[0]~2         ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[0]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[6]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[5]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[4]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[3]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|inst_r[2]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[16]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[15]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[18]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[17]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[19]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[3]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[31]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[3]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[3]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[3]~2         ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[8]~3         ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[3]~5         ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[2]~6         ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[2]~7         ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[2]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[2]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~1                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[4]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[4]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[4]~10        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|imm_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[1]~11        ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[1]~12        ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[1]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[1]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~2                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[22]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[22]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[22]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[22]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[22]~4        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[24]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[24]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[24]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[24]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[24]~6        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[23]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[23]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[23]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[23]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[23]~8        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[21]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[21]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[21]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[21]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[21]~10       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[25]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[25]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[25]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[25]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[25]~12       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[26]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[26]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[26]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[26]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[26]~14       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[27]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[27]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[27]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[27]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[27]~16       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[20]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[20]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[20]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[20]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[20]~18       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[19]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[19]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[19]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[19]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[19]~20       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[18]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[18]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[18]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[18]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[18]~22       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[17]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[17]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[17]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[17]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[17]~24       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[16]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[16]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[16]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[16]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[16]~26       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[15]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[15]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[15]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[15]~28       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[28]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[28]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[28]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[28]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[28]~30       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[14]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[14]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[14]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[14]~32       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[13]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[13]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[13]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[13]~34       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[12]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[12]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[12]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[12]~36       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[11]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[11]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[11]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[11]~38       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[10]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[10]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[10]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[10]~40       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[29]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[29]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[29]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[29]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[29]~42       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[30]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[30]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[30]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[30]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[30]~44       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[9]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[9]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[9]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[9]~46        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[31]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[31]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[31]                             ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[31]                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[31]~48       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[8]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[8]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[8]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[8]~50        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[7]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[7]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[7]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[7]~52        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[6]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[6]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[6]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[6]~54        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[5]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|pc4_r[5]                              ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|alu_r[5]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[5]~56        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[4]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[4]~58        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|AluSel_r[3]                             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|AluSel_r[0]                             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[0]~59        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[1]~62        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc_r[2]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[2]~66        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|AluSel_r[2]                             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|AluSel_r[1]                             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[8]~15        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[5]~17        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[6]~19        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[7]~21        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[9]~23        ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[10]~25       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[11]~27       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[12]~29       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[13]~31       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[14]~33       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[15]~35       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[16]~37       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[17]~39       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[18]~41       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[19]~43       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[20]~45       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[21]~47       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[22]~49       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[23]~51       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[24]~53       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[25]~55       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[26]~57       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[27]~59       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[28]~61       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[29]~63       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[30]~65       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[31]~67       ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|MemRW_r                                 ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[22]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[23]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[20]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[21]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[24]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|hit_r                                   ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[6]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[5]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[1]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[4]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[2]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[12]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[14]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[13]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|inst_r[3]                               ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Equal10~0                 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[2]~0             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[3]~1             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[4]~2             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[5]~3             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[6]~4             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[7]~5             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[8]~6             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[9]~7             ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Equal10~1                 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~5    ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[12]~8            ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[13]~9            ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Equal10~2                 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~7    ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[16]~10           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[17]~11           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Equal10~3                 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~10   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[20]~12           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[21]~13           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[22]~14           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[23]~15           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[24]~16           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[25]~17           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Equal10~4                 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~15   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[28]~18           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[29]~19           ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~17   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~18   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[31]~20           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs2_r[10]~27                            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rsW_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rsW_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rsW_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rsW_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rsW_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[0]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|WBSel_r[1]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|WBSel_r[0]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[16]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[15]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[18]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[17]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[19]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[3]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|rs1_r[1]~27                             ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[3]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[2]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[6]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[1]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[5]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[4]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[10]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[9]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[11]                              ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[8]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[1]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[7]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[22]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|MEM:MEM|mem_r[31]~16                          ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[24]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[23]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[21]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[25]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[26]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[27]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[20]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[19]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[18]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[17]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[16]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[15]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[28]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[14]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[13]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[12]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[11]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[10]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[29]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[30]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[9]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[31]                                ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[8]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[7]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[6]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[5]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|pc4_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[4]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[14]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[13]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[12]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[30]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[0]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[1]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_r[2]                                 ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[28]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[25]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[26]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[27]                              ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r[29]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r21_q[29]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|inst_r~3                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r25_q[2]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r17_q[6]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r29_q[3]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r26_q[8]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r22_q[16]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r18_q[7]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r30_q[16]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r24_q[6]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r20_q[22]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r16_q[30]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r28_q[8]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r27_q[19]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r23_q[21]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r19_q[25]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r31_q[22]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r10_q[23]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r9_q[15]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r8_q[15]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r11_q[30]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r6_q[20]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r5_q[17]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r4_q[24]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r7_q[19]~0            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r2_q[3]~0             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q[15]~3            ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r3_q[4]~0             ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r13_q[10]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r14_q[15]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r12_q[18]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r15_q[29]~0           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|hit_r                                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~0                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[22].target_pc[19]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[26].target_pc[29]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[18].target_pc[29]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[30].target_pc[9]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[25].target_pc[23]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[21].target_pc[6]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[17].target_pc[29]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[29].target_pc[9]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[20].tag[6]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[24].target_pc[18]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[16].target_pc[24]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[28].target_pc[1]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[27].tag[5]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[23].tag[2]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[19].tag[3]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[31].target_pc[24]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[10].valid~0         ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[9].target_pc[6]~0   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[8].target_pc[8]~0   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[11].target_pc[23]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[5].target_pc[12]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[6].target_pc[26]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[4].tag[1]~0         ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[7].target_pc[28]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[2].tag[19]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[1].target_pc[28]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[0].tag[16]~0        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[3].target_pc[18]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[13].target_pc[27]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[14].target_pc[25]~0 ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[12].target_pc[9]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r[15].target_pc[7]~0  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~1                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~2                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~3                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~4                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~5                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~6                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~7                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~8                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~9                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~10                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~11                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~12                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~13                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~14                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~15                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~16                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~17                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~18                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~19                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~20                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~21                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~22                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~23                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~24                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~25                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~26                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~27                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~28                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~29                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~30                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~31                  ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|WBSel_r[1]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|WBSel_r[0]                              ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~4                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[3]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[2]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~5                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[4]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~6                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[22]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~7                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[24]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~8                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[23]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~9                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[21]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~10               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[25]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~11               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[26]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~12               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[27]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~13               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[20]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~14               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[19]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~15               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[18]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~16               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[17]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~17               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[16]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~18               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[15]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~19               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[28]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~20               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[14]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~21               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[13]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~22               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[12]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~23               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[11]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~24               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[10]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~25               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[29]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~26               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|EX:EX|rs2_r[30]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~27               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[9]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~28               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[31]                               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~29               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[8]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~30               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[7]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~31               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[6]                                ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~32               ; 0                 ; 6       ;
;      - pipeline:CPU|ID:ID|pc4_r[5]                                ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|pc:PC_IF|data_o[29]~0                   ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[10]~55        ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[11]~60        ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[3]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[2]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[4]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[22]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[24]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[23]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[21]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[25]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[26]~104       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[26]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[27]~111       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[27]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[20]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[19]~115       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[19]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[18]~122       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[18]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[17]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[16]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[15]~131       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[15]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[28]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[14]~135       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[14]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[13]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[12]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[11]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[10]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[29]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[30]~148       ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[30]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[9]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[31]                           ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[8]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[7]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[6]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|PC_add4_r[5]                            ; 0                 ; 6       ;
;      - pipeline:CPU|IF:IF|mux3to1_32bit:MUX3_IF|r_o[0]~152        ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|alu_pc_o[1]~21            ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|Mux23~2                   ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~33                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~35                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~37                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~39                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~41                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~43                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~45                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~47                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~49                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~51                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~53                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~55                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~57                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~59                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~61                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~63                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~65                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~67                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~69                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~71                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|BTB_r~73                  ; 0                 ; 6       ;
;      - pipeline:CPU|Branch_predictor:BP|predicted_2bit~0          ; 0                 ; 6       ;
; SW[0]                                                             ;                   ;         ;
; SW[3]                                                             ;                   ;         ;
; SW[2]                                                             ;                   ;         ;
; SW[4]                                                             ;                   ;         ;
; SW[1]                                                             ;                   ;         ;
; SW[15]                                                            ;                   ;         ;
;      - pipeline:CPU|MEM:MEM|mem_r[15]                             ; 1                 ; 6       ;
; SW[14]                                                            ;                   ;         ;
;      - pipeline:CPU|MEM:MEM|mem_r[14]                             ; 1                 ; 6       ;
; SW[13]                                                            ;                   ;         ;
;      - pipeline:CPU|MEM:MEM|mem_r[13]                             ; 1                 ; 6       ;
; SW[12]                                                            ;                   ;         ;
; SW[11]                                                            ;                   ;         ;
; SW[10]                                                            ;                   ;         ;
; SW[9]                                                             ;                   ;         ;
; SW[8]                                                             ;                   ;         ;
; SW[7]                                                             ;                   ;         ;
; SW[6]                                                             ;                   ;         ;
; SW[5]                                                             ;                   ;         ;
+-------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                      ;
+------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                   ; PIN_D13            ; 19670   ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; SW[17]                                                     ; PIN_V2             ; 801     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[0].tag[16]~0        ; LCCOMB_X60_Y17_N14 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[10].valid~0         ; LCCOMB_X46_Y18_N16 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[11].target_pc[23]~0 ; LCCOMB_X46_Y18_N10 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[12].target_pc[9]~0  ; LCCOMB_X60_Y17_N4  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[13].target_pc[27]~0 ; LCCOMB_X44_Y18_N20 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[14].target_pc[25]~0 ; LCCOMB_X42_Y18_N18 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[15].target_pc[7]~0  ; LCCOMB_X58_Y10_N16 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[16].target_pc[24]~0 ; LCCOMB_X60_Y17_N6  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[17].target_pc[29]~0 ; LCCOMB_X51_Y15_N18 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[18].target_pc[29]~0 ; LCCOMB_X40_Y18_N12 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[19].tag[3]~0        ; LCCOMB_X54_Y17_N18 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[1].target_pc[28]~0  ; LCCOMB_X51_Y15_N16 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[20].tag[6]~0        ; LCCOMB_X51_Y13_N24 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[21].target_pc[6]~0  ; LCCOMB_X41_Y21_N28 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[22].target_pc[19]~0 ; LCCOMB_X42_Y18_N6  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[23].tag[2]~0        ; LCCOMB_X53_Y13_N4  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[24].target_pc[18]~0 ; LCCOMB_X60_Y17_N2  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[25].target_pc[23]~0 ; LCCOMB_X50_Y17_N0  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[26].target_pc[29]~0 ; LCCOMB_X46_Y18_N30 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[27].tag[5]~0        ; LCCOMB_X46_Y18_N2  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[28].target_pc[1]~0  ; LCCOMB_X60_Y17_N10 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[29].target_pc[9]~0  ; LCCOMB_X44_Y18_N22 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[2].tag[19]~0        ; LCCOMB_X40_Y18_N18 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[30].target_pc[9]~0  ; LCCOMB_X40_Y18_N4  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[31].target_pc[24]~0 ; LCCOMB_X58_Y10_N22 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[3].target_pc[18]~0  ; LCCOMB_X54_Y17_N10 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[4].tag[1]~0         ; LCCOMB_X51_Y13_N14 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[5].target_pc[12]~0  ; LCCOMB_X41_Y21_N26 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[6].target_pc[26]~0  ; LCCOMB_X48_Y18_N8  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[7].target_pc[28]~0  ; LCCOMB_X53_Y13_N6  ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[8].target_pc[8]~0   ; LCCOMB_X60_Y17_N16 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[9].target_pc[6]~0   ; LCCOMB_X50_Y17_N14 ; 55      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Hazard_unit:FCU|Flush_EX~2                    ; LCCOMB_X38_Y17_N0  ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|Hazard_unit:FCU|Flush_MEM~3                   ; LCCOMB_X32_Y10_N12 ; 291     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r10_q[23]~0           ; LCCOMB_X30_Y12_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r11_q[30]~0           ; LCCOMB_X30_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r12_q[18]~0           ; LCCOMB_X29_Y13_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r13_q[10]~0           ; LCCOMB_X29_Y13_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r14_q[15]~0           ; LCCOMB_X29_Y13_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r15_q[29]~0           ; LCCOMB_X29_Y13_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r16_q[30]~0           ; LCCOMB_X35_Y5_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r17_q[6]~0            ; LCCOMB_X30_Y12_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r18_q[7]~0            ; LCCOMB_X29_Y13_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r19_q[25]~0           ; LCCOMB_X35_Y5_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q[15]~3            ; LCCOMB_X30_Y7_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r20_q[22]~0           ; LCCOMB_X30_Y7_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r21_q[29]~0           ; LCCOMB_X30_Y7_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r22_q[16]~0           ; LCCOMB_X30_Y7_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r23_q[21]~0           ; LCCOMB_X35_Y5_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r24_q[6]~0            ; LCCOMB_X35_Y5_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r25_q[2]~0            ; LCCOMB_X30_Y12_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r26_q[8]~0            ; LCCOMB_X30_Y12_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r27_q[19]~0           ; LCCOMB_X31_Y12_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r28_q[8]~0            ; LCCOMB_X30_Y7_N4   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r29_q[3]~0            ; LCCOMB_X29_Y13_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r2_q[3]~0             ; LCCOMB_X30_Y7_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r30_q[16]~0           ; LCCOMB_X29_Y13_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r31_q[22]~0           ; LCCOMB_X35_Y5_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r3_q[4]~0             ; LCCOMB_X35_Y5_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r4_q[24]~0            ; LCCOMB_X30_Y7_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r5_q[17]~0            ; LCCOMB_X30_Y7_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r6_q[20]~0            ; LCCOMB_X30_Y7_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r7_q[19]~0            ; LCCOMB_X35_Y5_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r8_q[15]~0            ; LCCOMB_X31_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r9_q[15]~0            ; LCCOMB_X31_Y12_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[29]~0                   ; LCCOMB_X38_Y19_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~290              ; LCCOMB_X16_Y14_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~293              ; LCCOMB_X12_Y14_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~297              ; LCCOMB_X21_Y14_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~299              ; LCCOMB_X21_Y14_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~302              ; LCCOMB_X21_Y14_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~303              ; LCCOMB_X21_Y14_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~306              ; LCCOMB_X14_Y14_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~307              ; LCCOMB_X8_Y15_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~310              ; LCCOMB_X18_Y17_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~312              ; LCCOMB_X21_Y19_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~319              ; LCCOMB_X42_Y28_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~322              ; LCCOMB_X36_Y28_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~323              ; LCCOMB_X37_Y30_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~324              ; LCCOMB_X36_Y28_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~328              ; LCCOMB_X30_Y30_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~331              ; LCCOMB_X32_Y29_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~334              ; LCCOMB_X27_Y26_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~336              ; LCCOMB_X37_Y26_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~337              ; LCCOMB_X40_Y30_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~338              ; LCCOMB_X34_Y26_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~339              ; LCCOMB_X37_Y26_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~343              ; LCCOMB_X33_Y29_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~344              ; LCCOMB_X27_Y26_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~346              ; LCCOMB_X38_Y31_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~348              ; LCCOMB_X32_Y29_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~349              ; LCCOMB_X40_Y30_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~351              ; LCCOMB_X37_Y29_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~353              ; LCCOMB_X30_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~355              ; LCCOMB_X32_Y30_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~356              ; LCCOMB_X44_Y29_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~357              ; LCCOMB_X37_Y29_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~359              ; LCCOMB_X38_Y31_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~361              ; LCCOMB_X30_Y20_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~362              ; LCCOMB_X40_Y30_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~363              ; LCCOMB_X37_Y29_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~365              ; LCCOMB_X32_Y29_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~366              ; LCCOMB_X32_Y30_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~367              ; LCCOMB_X40_Y30_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~369              ; LCCOMB_X37_Y29_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~370              ; LCCOMB_X30_Y30_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~371              ; LCCOMB_X43_Y29_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~372              ; LCCOMB_X43_Y29_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~375              ; LCCOMB_X40_Y28_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~376              ; LCCOMB_X42_Y28_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~378              ; LCCOMB_X40_Y30_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~379              ; LCCOMB_X40_Y28_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~380              ; LCCOMB_X37_Y30_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~382              ; LCCOMB_X44_Y29_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~384              ; LCCOMB_X40_Y28_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~386              ; LCCOMB_X42_Y28_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~387              ; LCCOMB_X42_Y28_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~388              ; LCCOMB_X54_Y27_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~389              ; LCCOMB_X30_Y30_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~390              ; LCCOMB_X32_Y29_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~391              ; LCCOMB_X30_Y30_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~392              ; LCCOMB_X32_Y30_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~393              ; LCCOMB_X32_Y29_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~394              ; LCCOMB_X38_Y31_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~395              ; LCCOMB_X40_Y30_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~396              ; LCCOMB_X32_Y31_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~397              ; LCCOMB_X32_Y29_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~398              ; LCCOMB_X32_Y31_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~399              ; LCCOMB_X40_Y30_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~400              ; LCCOMB_X32_Y31_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~401              ; LCCOMB_X32_Y31_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~402              ; LCCOMB_X32_Y29_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~403              ; LCCOMB_X40_Y30_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~404              ; LCCOMB_X32_Y31_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~408              ; LCCOMB_X49_Y22_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~412              ; LCCOMB_X55_Y24_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~414              ; LCCOMB_X63_Y12_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~416              ; LCCOMB_X63_Y18_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~417              ; LCCOMB_X40_Y23_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~418              ; LCCOMB_X24_Y14_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~419              ; LCCOMB_X40_Y23_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~421              ; LCCOMB_X24_Y14_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~422              ; LCCOMB_X55_Y24_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~424              ; LCCOMB_X48_Y22_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~426              ; LCCOMB_X28_Y20_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~427              ; LCCOMB_X53_Y30_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~428              ; LCCOMB_X54_Y26_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~429              ; LCCOMB_X40_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~431              ; LCCOMB_X41_Y23_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~434              ; LCCOMB_X43_Y23_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~435              ; LCCOMB_X30_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~436              ; LCCOMB_X55_Y24_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~437              ; LCCOMB_X63_Y12_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~439              ; LCCOMB_X28_Y20_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~440              ; LCCOMB_X55_Y24_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~441              ; LCCOMB_X57_Y18_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~442              ; LCCOMB_X28_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~443              ; LCCOMB_X15_Y28_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~444              ; LCCOMB_X49_Y32_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~445              ; LCCOMB_X49_Y32_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~446              ; LCCOMB_X15_Y28_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~447              ; LCCOMB_X30_Y20_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~448              ; LCCOMB_X55_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~449              ; LCCOMB_X63_Y12_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~450              ; LCCOMB_X28_Y20_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~451              ; LCCOMB_X40_Y23_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~452              ; LCCOMB_X40_Y23_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~453              ; LCCOMB_X43_Y23_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~454              ; LCCOMB_X55_Y24_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~455              ; LCCOMB_X34_Y22_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~456              ; LCCOMB_X48_Y22_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~457              ; LCCOMB_X40_Y28_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~458              ; LCCOMB_X49_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~459              ; LCCOMB_X49_Y32_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~460              ; LCCOMB_X49_Y32_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~461              ; LCCOMB_X49_Y23_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~462              ; LCCOMB_X41_Y23_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~463              ; LCCOMB_X41_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~464              ; LCCOMB_X61_Y18_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~465              ; LCCOMB_X55_Y24_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~466              ; LCCOMB_X63_Y12_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~467              ; LCCOMB_X63_Y18_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~468              ; LCCOMB_X55_Y24_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~469              ; LCCOMB_X33_Y21_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~470              ; LCCOMB_X57_Y18_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~471              ; LCCOMB_X54_Y31_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~472              ; LCCOMB_X53_Y30_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~473              ; LCCOMB_X49_Y32_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~474              ; LCCOMB_X56_Y31_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~478              ; LCCOMB_X41_Y25_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~479              ; LCCOMB_X49_Y23_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~483              ; LCCOMB_X59_Y26_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~484              ; LCCOMB_X56_Y25_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~485              ; LCCOMB_X56_Y28_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~486              ; LCCOMB_X59_Y27_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~487              ; LCCOMB_X56_Y31_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~488              ; LCCOMB_X56_Y31_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~489              ; LCCOMB_X56_Y32_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~491              ; LCCOMB_X64_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~492              ; LCCOMB_X46_Y24_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~493              ; LCCOMB_X57_Y27_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~494              ; LCCOMB_X49_Y32_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~495              ; LCCOMB_X45_Y26_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~496              ; LCCOMB_X62_Y25_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~497              ; LCCOMB_X56_Y29_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~498              ; LCCOMB_X56_Y32_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~499              ; LCCOMB_X49_Y24_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~500              ; LCCOMB_X64_Y24_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~501              ; LCCOMB_X56_Y29_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~502              ; LCCOMB_X61_Y32_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~503              ; LCCOMB_X62_Y25_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~504              ; LCCOMB_X46_Y24_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~505              ; LCCOMB_X57_Y27_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~506              ; LCCOMB_X53_Y30_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~508              ; LCCOMB_X55_Y24_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~509              ; LCCOMB_X55_Y24_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~510              ; LCCOMB_X49_Y24_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~511              ; LCCOMB_X55_Y24_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~512              ; LCCOMB_X47_Y25_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~513              ; LCCOMB_X45_Y26_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~514              ; LCCOMB_X47_Y25_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~515              ; LCCOMB_X47_Y25_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~516              ; LCCOMB_X47_Y25_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~517              ; LCCOMB_X55_Y27_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~518              ; LCCOMB_X47_Y25_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~519              ; LCCOMB_X55_Y24_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~520              ; LCCOMB_X56_Y32_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~521              ; LCCOMB_X49_Y32_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~522              ; LCCOMB_X56_Y31_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~523              ; LCCOMB_X56_Y32_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~525              ; LCCOMB_X63_Y29_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~526              ; LCCOMB_X56_Y31_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~528              ; LCCOMB_X47_Y27_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~530              ; LCCOMB_X57_Y25_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~531              ; LCCOMB_X49_Y23_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~532              ; LCCOMB_X58_Y30_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~533              ; LCCOMB_X56_Y31_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~534              ; LCCOMB_X59_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~535              ; LCCOMB_X55_Y35_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~536              ; LCCOMB_X33_Y29_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~537              ; LCCOMB_X22_Y22_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~538              ; LCCOMB_X22_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~539              ; LCCOMB_X22_Y22_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~541              ; LCCOMB_X32_Y29_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~542              ; LCCOMB_X32_Y30_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~543              ; LCCOMB_X32_Y29_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~544              ; LCCOMB_X32_Y30_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~546              ; LCCOMB_X19_Y24_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~547              ; LCCOMB_X19_Y24_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~548              ; LCCOMB_X32_Y29_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~550              ; LCCOMB_X31_Y21_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~552              ; LCCOMB_X27_Y28_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~553              ; LCCOMB_X27_Y28_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~554              ; LCCOMB_X32_Y29_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~556              ; LCCOMB_X25_Y30_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~557              ; LCCOMB_X38_Y22_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~558              ; LCCOMB_X25_Y30_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~559              ; LCCOMB_X32_Y29_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~560              ; LCCOMB_X32_Y29_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~562              ; LCCOMB_X32_Y29_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~563              ; LCCOMB_X37_Y29_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~564              ; LCCOMB_X24_Y25_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~565              ; LCCOMB_X19_Y21_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~566              ; LCCOMB_X32_Y30_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~567              ; LCCOMB_X24_Y25_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~568              ; LCCOMB_X33_Y29_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~570              ; LCCOMB_X27_Y30_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~571              ; LCCOMB_X37_Y29_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~572              ; LCCOMB_X25_Y29_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~573              ; LCCOMB_X32_Y30_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~574              ; LCCOMB_X31_Y21_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~576              ; LCCOMB_X27_Y26_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~577              ; LCCOMB_X30_Y27_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~578              ; LCCOMB_X38_Y22_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~579              ; LCCOMB_X22_Y30_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~581              ; LCCOMB_X21_Y29_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~582              ; LCCOMB_X19_Y24_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~583              ; LCCOMB_X30_Y30_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~584              ; LCCOMB_X27_Y32_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~585              ; LCCOMB_X30_Y30_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~586              ; LCCOMB_X25_Y30_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~589              ; LCCOMB_X18_Y21_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~590              ; LCCOMB_X21_Y19_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~591              ; LCCOMB_X18_Y21_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~593              ; LCCOMB_X21_Y15_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~595              ; LCCOMB_X20_Y23_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~597              ; LCCOMB_X21_Y15_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~598              ; LCCOMB_X21_Y15_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~600              ; LCCOMB_X21_Y22_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~601              ; LCCOMB_X21_Y22_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~603              ; LCCOMB_X20_Y19_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~605              ; LCCOMB_X18_Y13_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~606              ; LCCOMB_X20_Y19_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~607              ; LCCOMB_X10_Y12_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~608              ; LCCOMB_X20_Y23_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~609              ; LCCOMB_X22_Y14_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~610              ; LCCOMB_X12_Y24_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~613              ; LCCOMB_X16_Y7_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~614              ; LCCOMB_X16_Y7_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~616              ; LCCOMB_X19_Y26_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~617              ; LCCOMB_X18_Y11_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~618              ; LCCOMB_X21_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~619              ; LCCOMB_X8_Y14_N8   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~621              ; LCCOMB_X9_Y25_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~622              ; LCCOMB_X10_Y12_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~623              ; LCCOMB_X19_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~624              ; LCCOMB_X18_Y21_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~625              ; LCCOMB_X17_Y14_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~626              ; LCCOMB_X21_Y14_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~627              ; LCCOMB_X9_Y25_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~629              ; LCCOMB_X20_Y23_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~631              ; LCCOMB_X8_Y14_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~632              ; LCCOMB_X19_Y26_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~633              ; LCCOMB_X8_Y14_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~634              ; LCCOMB_X10_Y12_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~635              ; LCCOMB_X20_Y8_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~636              ; LCCOMB_X11_Y15_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~637              ; LCCOMB_X22_Y14_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~638              ; LCCOMB_X18_Y13_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~639              ; LCCOMB_X20_Y8_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~640              ; LCCOMB_X21_Y15_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~641              ; LCCOMB_X20_Y19_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~642              ; LCCOMB_X18_Y16_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~643              ; LCCOMB_X19_Y26_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~644              ; LCCOMB_X20_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~645              ; LCCOMB_X2_Y28_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~646              ; LCCOMB_X20_Y24_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~648              ; LCCOMB_X8_Y29_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~649              ; LCCOMB_X8_Y30_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~650              ; LCCOMB_X4_Y32_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~651              ; LCCOMB_X2_Y29_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~652              ; LCCOMB_X14_Y26_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~653              ; LCCOMB_X4_Y32_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~654              ; LCCOMB_X9_Y27_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~655              ; LCCOMB_X2_Y28_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~656              ; LCCOMB_X9_Y27_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~657              ; LCCOMB_X10_Y12_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~658              ; LCCOMB_X6_Y16_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~659              ; LCCOMB_X4_Y14_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~660              ; LCCOMB_X12_Y19_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~662              ; LCCOMB_X6_Y15_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~663              ; LCCOMB_X5_Y7_N28   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~665              ; LCCOMB_X6_Y15_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~666              ; LCCOMB_X8_Y14_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~667              ; LCCOMB_X8_Y14_N28  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~668              ; LCCOMB_X6_Y15_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~670              ; LCCOMB_X3_Y14_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~671              ; LCCOMB_X6_Y15_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~672              ; LCCOMB_X19_Y24_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~673              ; LCCOMB_X2_Y28_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~674              ; LCCOMB_X9_Y27_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~675              ; LCCOMB_X6_Y17_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~676              ; LCCOMB_X6_Y15_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~677              ; LCCOMB_X2_Y14_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~678              ; LCCOMB_X9_Y18_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~679              ; LCCOMB_X9_Y18_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~680              ; LCCOMB_X8_Y14_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~681              ; LCCOMB_X2_Y14_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~682              ; LCCOMB_X3_Y14_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~683              ; LCCOMB_X6_Y15_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~684              ; LCCOMB_X6_Y24_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~685              ; LCCOMB_X14_Y17_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~686              ; LCCOMB_X12_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~687              ; LCCOMB_X6_Y24_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~688              ; LCCOMB_X8_Y28_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~689              ; LCCOMB_X9_Y25_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~690              ; LCCOMB_X9_Y27_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~691              ; LCCOMB_X9_Y25_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~692              ; LCCOMB_X9_Y27_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~693              ; LCCOMB_X21_Y22_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~694              ; LCCOMB_X10_Y12_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~695              ; LCCOMB_X5_Y7_N18   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~696              ; LCCOMB_X22_Y22_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~697              ; LCCOMB_X9_Y31_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~698              ; LCCOMB_X21_Y22_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~699              ; LCCOMB_X21_Y22_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~700              ; LCCOMB_X22_Y14_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~701              ; LCCOMB_X14_Y14_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~702              ; LCCOMB_X18_Y18_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~703              ; LCCOMB_X11_Y20_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~704              ; LCCOMB_X21_Y22_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~705              ; LCCOMB_X14_Y28_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~706              ; LCCOMB_X9_Y3_N6    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~707              ; LCCOMB_X10_Y12_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~708              ; LCCOMB_X9_Y3_N20   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~709              ; LCCOMB_X12_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~710              ; LCCOMB_X22_Y13_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~711              ; LCCOMB_X16_Y14_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~712              ; LCCOMB_X10_Y12_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~713              ; LCCOMB_X12_Y27_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~714              ; LCCOMB_X16_Y19_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~715              ; LCCOMB_X12_Y27_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~716              ; LCCOMB_X8_Y29_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~717              ; LCCOMB_X14_Y26_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~718              ; LCCOMB_X8_Y14_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~719              ; LCCOMB_X10_Y12_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~720              ; LCCOMB_X24_Y13_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~721              ; LCCOMB_X9_Y25_N4   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~722              ; LCCOMB_X7_Y18_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~723              ; LCCOMB_X9_Y25_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~724              ; LCCOMB_X8_Y14_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~725              ; LCCOMB_X10_Y12_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~726              ; LCCOMB_X14_Y13_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~727              ; LCCOMB_X12_Y17_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~728              ; LCCOMB_X9_Y31_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~729              ; LCCOMB_X12_Y27_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~730              ; LCCOMB_X12_Y27_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~731              ; LCCOMB_X22_Y14_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~732              ; LCCOMB_X8_Y14_N24  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~733              ; LCCOMB_X21_Y14_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~734              ; LCCOMB_X12_Y17_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~735              ; LCCOMB_X12_Y27_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~736              ; LCCOMB_X11_Y20_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~737              ; LCCOMB_X12_Y27_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~738              ; LCCOMB_X18_Y21_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~740              ; LCCOMB_X12_Y16_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~741              ; LCCOMB_X8_Y14_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~742              ; LCCOMB_X8_Y14_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~743              ; LCCOMB_X10_Y12_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~744              ; LCCOMB_X10_Y12_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~745              ; LCCOMB_X11_Y16_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~746              ; LCCOMB_X10_Y12_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~747              ; LCCOMB_X27_Y15_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~748              ; LCCOMB_X18_Y11_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~749              ; LCCOMB_X12_Y19_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~750              ; LCCOMB_X10_Y18_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~751              ; LCCOMB_X17_Y25_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~752              ; LCCOMB_X18_Y31_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~753              ; LCCOMB_X15_Y28_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~754              ; LCCOMB_X14_Y28_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~755              ; LCCOMB_X19_Y21_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~756              ; LCCOMB_X18_Y21_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~757              ; LCCOMB_X18_Y31_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~758              ; LCCOMB_X15_Y28_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~759              ; LCCOMB_X27_Y16_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~760              ; LCCOMB_X27_Y15_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~761              ; LCCOMB_X21_Y15_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~762              ; LCCOMB_X27_Y16_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~763              ; LCCOMB_X21_Y19_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~764              ; LCCOMB_X19_Y17_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~765              ; LCCOMB_X22_Y20_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~766              ; LCCOMB_X27_Y15_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~767              ; LCCOMB_X21_Y19_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~768              ; LCCOMB_X17_Y17_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~769              ; LCCOMB_X21_Y16_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~770              ; LCCOMB_X11_Y24_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~771              ; LCCOMB_X16_Y19_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~772              ; LCCOMB_X18_Y21_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~773              ; LCCOMB_X16_Y19_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~774              ; LCCOMB_X18_Y21_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~775              ; LCCOMB_X9_Y25_N16  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~776              ; LCCOMB_X18_Y21_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~777              ; LCCOMB_X15_Y28_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~778              ; LCCOMB_X9_Y25_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~779              ; LCCOMB_X15_Y28_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~782              ; LCCOMB_X21_Y22_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~783              ; LCCOMB_X32_Y23_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~784              ; LCCOMB_X33_Y29_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~785              ; LCCOMB_X33_Y29_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~786              ; LCCOMB_X23_Y22_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~787              ; LCCOMB_X30_Y28_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~788              ; LCCOMB_X33_Y29_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~789              ; LCCOMB_X30_Y20_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~790              ; LCCOMB_X49_Y22_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~791              ; LCCOMB_X56_Y31_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~792              ; LCCOMB_X34_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~794              ; LCCOMB_X34_Y22_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~795              ; LCCOMB_X32_Y22_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~796              ; LCCOMB_X38_Y22_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~797              ; LCCOMB_X38_Y22_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~798              ; LCCOMB_X54_Y27_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~799              ; LCCOMB_X56_Y31_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~801              ; LCCOMB_X41_Y25_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~802              ; LCCOMB_X49_Y27_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~803              ; LCCOMB_X59_Y26_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~804              ; LCCOMB_X59_Y27_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~805              ; LCCOMB_X56_Y28_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~806              ; LCCOMB_X56_Y32_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~807              ; LCCOMB_X42_Y28_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~808              ; LCCOMB_X63_Y29_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~809              ; LCCOMB_X59_Y19_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~810              ; LCCOMB_X55_Y35_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~811              ; LCCOMB_X63_Y29_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~812              ; LCCOMB_X47_Y27_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~813              ; LCCOMB_X57_Y27_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~814              ; LCCOMB_X22_Y30_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~815              ; LCCOMB_X25_Y28_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~816              ; LCCOMB_X25_Y28_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~817              ; LCCOMB_X22_Y30_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~818              ; LCCOMB_X21_Y28_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~819              ; LCCOMB_X22_Y31_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~820              ; LCCOMB_X21_Y28_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~821              ; LCCOMB_X21_Y28_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~822              ; LCCOMB_X24_Y25_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~823              ; LCCOMB_X23_Y22_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~824              ; LCCOMB_X32_Y23_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~825              ; LCCOMB_X24_Y25_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~826              ; LCCOMB_X25_Y28_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~827              ; LCCOMB_X23_Y22_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~828              ; LCCOMB_X20_Y24_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~830              ; LCCOMB_X23_Y22_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~831              ; LCCOMB_X23_Y22_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~832              ; LCCOMB_X27_Y32_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~833              ; LCCOMB_X21_Y28_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~834              ; LCCOMB_X22_Y31_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~835              ; LCCOMB_X22_Y31_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~836              ; LCCOMB_X22_Y31_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~837              ; LCCOMB_X12_Y29_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~840              ; LCCOMB_X21_Y22_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~841              ; LCCOMB_X20_Y24_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~842              ; LCCOMB_X16_Y7_N18  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~843              ; LCCOMB_X16_Y7_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~844              ; LCCOMB_X16_Y7_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~845              ; LCCOMB_X16_Y7_N28  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~846              ; LCCOMB_X16_Y7_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~847              ; LCCOMB_X19_Y17_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~848              ; LCCOMB_X16_Y6_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~849              ; LCCOMB_X16_Y17_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~851              ; LCCOMB_X11_Y6_N4   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~852              ; LCCOMB_X14_Y10_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~853              ; LCCOMB_X16_Y6_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~854              ; LCCOMB_X16_Y17_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~855              ; LCCOMB_X14_Y10_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~856              ; LCCOMB_X12_Y19_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~857              ; LCCOMB_X12_Y19_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~858              ; LCCOMB_X9_Y27_N8   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~859              ; LCCOMB_X12_Y28_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~860              ; LCCOMB_X12_Y28_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~861              ; LCCOMB_X9_Y27_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~862              ; LCCOMB_X5_Y7_N16   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~863              ; LCCOMB_X21_Y22_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~864              ; LCCOMB_X8_Y5_N8    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~865              ; LCCOMB_X14_Y10_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~866              ; LCCOMB_X7_Y15_N26  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~867              ; LCCOMB_X4_Y11_N20  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~868              ; LCCOMB_X12_Y14_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~869              ; LCCOMB_X5_Y7_N2    ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~870              ; LCCOMB_X8_Y28_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~871              ; LCCOMB_X11_Y18_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~872              ; LCCOMB_X3_Y23_N14  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~873              ; LCCOMB_X5_Y7_N24   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~874              ; LCCOMB_X10_Y18_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~875              ; LCCOMB_X4_Y11_N22  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~876              ; LCCOMB_X5_Y18_N10  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~877              ; LCCOMB_X10_Y28_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~878              ; LCCOMB_X14_Y26_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~879              ; LCCOMB_X10_Y28_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~880              ; LCCOMB_X15_Y26_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~881              ; LCCOMB_X10_Y28_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~882              ; LCCOMB_X10_Y28_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~883              ; LCCOMB_X8_Y5_N30   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~884              ; LCCOMB_X14_Y10_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~885              ; LCCOMB_X10_Y16_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~886              ; LCCOMB_X10_Y16_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~887              ; LCCOMB_X11_Y18_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~888              ; LCCOMB_X12_Y28_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~889              ; LCCOMB_X10_Y18_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~890              ; LCCOMB_X18_Y13_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~891              ; LCCOMB_X11_Y6_N2   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~892              ; LCCOMB_X12_Y16_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~893              ; LCCOMB_X11_Y18_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~894              ; LCCOMB_X12_Y29_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~895              ; LCCOMB_X15_Y28_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~896              ; LCCOMB_X18_Y21_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~897              ; LCCOMB_X14_Y32_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~898              ; LCCOMB_X14_Y32_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~899              ; LCCOMB_X18_Y28_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~900              ; LCCOMB_X23_Y22_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~901              ; LCCOMB_X18_Y28_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~902              ; LCCOMB_X23_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~903              ; LCCOMB_X19_Y17_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~904              ; LCCOMB_X23_Y22_N18 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~905              ; LCCOMB_X16_Y17_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~906              ; LCCOMB_X17_Y25_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~907              ; LCCOMB_X18_Y21_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~908              ; LCCOMB_X16_Y17_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~909              ; LCCOMB_X11_Y18_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~910              ; LCCOMB_X10_Y18_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|input_region~8            ; LCCOMB_X36_Y20_N6  ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_27 ; PIN_D13  ; 19670   ; Global Clock         ; GCLK11           ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; pipeline:CPU|EX:EX|alu_r[3]                                                            ; 2265    ;
; pipeline:CPU|EX:EX|alu_r[4]                                                            ; 2176    ;
; pipeline:CPU|EX:EX|alu_r[5]                                                            ; 2175    ;
; pipeline:CPU|EX:EX|alu_r[2]                                                            ; 2159    ;
; pipeline:CPU|EX:EX|alu_r[7]                                                            ; 2155    ;
; pipeline:CPU|EX:EX|alu_r[6]                                                            ; 2153    ;
; pipeline:CPU|EX:EX|alu_r[0]                                                            ; 2152    ;
; pipeline:CPU|EX:EX|alu_r[1]                                                            ; 2148    ;
; SW[17]                                                                                 ; 801     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[3]                                                  ; 546     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[5]                                                  ; 543     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[4]                                                  ; 538     ;
; pipeline:CPU|EX:EX|rs2_r[30]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[29]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[28]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[17]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[18]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[19]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[20]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[27]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[26]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[25]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[21]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[23]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[24]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[22]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[31]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[16]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[15]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[14]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[13]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[12]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[11]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[10]                                                           ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[9]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[8]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[7]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[6]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[5]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[4]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[3]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[2]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[1]                                                            ; 512     ;
; pipeline:CPU|EX:EX|rs2_r[0]                                                            ; 512     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[2]                                                  ; 496     ;
; pipeline:CPU|ID:ID|pc_r[5]                                                             ; 430     ;
; pipeline:CPU|ID:ID|pc_r[3]                                                             ; 430     ;
; pipeline:CPU|ID:ID|pc_r[2]                                                             ; 429     ;
; pipeline:CPU|ID:ID|pc_r[4]                                                             ; 429     ;
; pipeline:CPU|Hazard_unit:FCU|Flush_MEM~3                                               ; 291     ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX|c_o[4]~2                                      ; 246     ;
; pipeline:CPU|Branch_predictor:BP|pc_sel_w~3                                            ; 223     ;
; pipeline:CPU|IF:IF|inst_r[21]                                                          ; 199     ;
; pipeline:CPU|IF:IF|inst_r[23]                                                          ; 199     ;
; pipeline:CPU|IF:IF|inst_r[22]                                                          ; 199     ;
; pipeline:CPU|IF:IF|inst_r[17]                                                          ; 198     ;
; pipeline:CPU|IF:IF|inst_r[18]                                                          ; 198     ;
; pipeline:CPU|IF:IF|inst_r[16]                                                          ; 197     ;
; pipeline:CPU|IF:IF|inst_r[20]                                                          ; 197     ;
; pipeline:CPU|IF:IF|inst_r[15]                                                          ; 196     ;
; pipeline:CPU|Branch_predictor:BP|wrong_predicted_w.10~21                               ; 195     ;
; pipeline:CPU|ID:ID|hit_r                                                               ; 170     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[6]                                                  ; 169     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M1|c_o[23]~1      ; 167     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[5]            ; 148     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M11|c_o[18]~2     ; 142     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[21]~30        ; 139     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[4]            ; 139     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[20]~32        ; 136     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M15|c_o[16]~51 ; 129     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M9|c_o[19]~0      ; 129     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M19|c_o[14]~0  ; 127     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[3]            ; 126     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M7|c_o[20]~0      ; 126     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M27|c_o[10]~46 ; 125     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M25|c_o[11]~44 ; 125     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M29|c_o[9]~2   ; 124     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M23|c_o[12]~2  ; 123     ;
; pipeline:CPU|ID:ID|AluSel_r[2]                                                         ; 117     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M17|c_o[15]~0  ; 117     ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M3|c_o[22]~0      ; 116     ;
; pipeline:CPU|Hazard_unit:FCU|Bsel_o~2                                                  ; 113     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[7]                                                  ; 113     ;
; pipeline:CPU|Hazard_unit:FCU|Asel_o~4                                                  ; 112     ;
; pipeline:CPU|Hazard_unit:FCU|Flush_MEM~2                                               ; 109     ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[8]                                                  ; 105     ;
; pipeline:CPU|EX:EX|alu_r[8]                                                            ; 97      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M13|c_o[17]~9     ; 91      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[29]           ; 90      ;
; pipeline:CPU|ID:ID|BSel_r                                                              ; 90      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[30]~44        ; 89      ;
; pipeline:CPU|ID:ID|pc_r[6]                                                             ; 89      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[7]            ; 88      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[9]            ; 87      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[17]~29        ; 83      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[1]~25         ; 79      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o~22            ; 79      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[11]           ; 78      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[19]~43        ; 73      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[25]~34        ; 73      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[27]~35        ; 72      ;
; pipeline:CPU|MEM:MEM|WBSel_r[0]                                                        ; 63      ;
; pipeline:CPU|MEM:MEM|WBSel_r[1]                                                        ; 63      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX|c_o[1]~3                                      ; 59      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX|c_o[3]~0                                      ; 58      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[31]~23                                    ; 56      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[15].target_pc[7]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[12].target_pc[9]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[14].target_pc[25]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[13].target_pc[27]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[3].target_pc[18]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[0].tag[16]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[1].target_pc[28]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[2].tag[19]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[7].target_pc[28]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[4].tag[1]~0                                     ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[6].target_pc[26]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[5].target_pc[12]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[11].target_pc[23]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[8].target_pc[8]~0                               ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[9].target_pc[6]~0                               ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[10].valid~0                                     ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[31].target_pc[24]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[19].tag[3]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[23].tag[2]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[27].tag[5]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[28].target_pc[1]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[16].target_pc[24]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[24].target_pc[18]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[20].tag[6]~0                                    ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[29].target_pc[9]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[17].target_pc[29]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[21].target_pc[6]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[25].target_pc[23]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[30].target_pc[9]~0                              ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[18].target_pc[29]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[26].target_pc[29]~0                             ; 55      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r[22].target_pc[19]~0                             ; 55      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX|c_o[2]~1                                      ; 55      ;
; pipeline:CPU|Branch_predictor:BP|always3~0                                             ; 54      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[30]~37        ; 53      ;
; pipeline:CPU|ID:ID|AluSel_r[3]                                                         ; 53      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux2_EX|c_o[0]~4                                      ; 49      ;
; pipeline:CPU|ID:ID|rs1_r[1]~19                                                         ; 48      ;
; pipeline:CPU|ID:ID|rs1_r[1]~16                                                         ; 48      ;
; pipeline:CPU|ID:ID|rs1_r[1]~15                                                         ; 48      ;
; pipeline:CPU|ID:ID|rs1_r[1]~4                                                          ; 48      ;
; pipeline:CPU|ID:ID|rs2_r[10]~19                                                        ; 48      ;
; pipeline:CPU|ID:ID|rs2_r[10]~18                                                        ; 48      ;
; pipeline:CPU|ID:ID|rs2_r[10]~15                                                        ; 48      ;
; pipeline:CPU|ID:ID|rs2_r[10]~12                                                        ; 48      ;
; pipeline:CPU|ID:ID|AluSel_r[0]                                                         ; 45      ;
; pipeline:CPU|Branch_predictor:BP|hit_o~8                                               ; 40      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M28|c_o[3]~1   ; 39      ;
; pipeline:CPU|Hazard_unit:FCU|Bsel_o~7                                                  ; 35      ;
; pipeline:CPU|Hazard_unit:FCU|Bsel_o~3                                                  ; 35      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~358                                          ; 34      ;
; pipeline:CPU|Hazard_unit:FCU|Flush_EX~2                                                ; 33      ;
; pipeline:CPU|Hazard_unit:FCU|Asel_o~9                                                  ; 33      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~2                                            ; 33      ;
; pipeline:CPU|Hazard_unit:FCU|Asel_o~8                                                  ; 33      ;
; pipeline:CPU|MEM:MEM|inst_r[11]                                                        ; 33      ;
; pipeline:CPU|MEM:MEM|RegWEn_r                                                          ; 33      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~0                                            ; 33      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~910                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~909                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~908                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~907                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~906                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~905                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~904                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~903                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~902                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~901                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~900                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~899                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~898                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~897                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~896                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~895                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~894                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~893                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~892                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~891                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~890                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~889                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~888                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~887                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~886                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~885                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~884                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~883                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~882                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~881                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~880                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~879                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~878                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~877                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~876                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~875                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~874                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~873                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~872                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~871                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~870                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~869                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~868                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~867                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~866                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~865                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~864                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~863                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~862                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~861                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~860                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~859                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~858                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~857                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~856                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~855                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~854                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~853                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~852                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~851                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~849                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~848                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~847                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~846                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~845                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~844                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~843                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~842                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~841                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~840                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~837                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~836                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~835                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~834                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~833                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~832                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~831                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~830                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~828                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~827                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~826                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~825                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~824                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~823                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~822                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~821                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~820                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~819                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~818                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~817                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~816                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~815                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~814                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~813                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~812                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~811                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~810                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~809                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~808                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~807                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~806                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~805                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~804                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~803                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~802                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~801                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~799                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~798                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~797                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~796                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~795                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~794                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~792                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~791                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~790                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~789                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~788                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~787                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~786                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~785                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~784                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~783                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~782                                          ; 32      ;
; pipeline:CPU|Branch_predictor:BP|predicted_2bit~0                                      ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~73                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~71                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~69                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~67                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~65                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~63                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~61                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~59                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~57                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~55                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~53                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~51                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~49                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~47                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~45                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~43                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~41                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~39                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~37                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~35                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~33                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|Mux23~2                                               ; 32      ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[29]~0                                               ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~779                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~778                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~777                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~776                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~775                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~774                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~773                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~772                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~771                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~770                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~769                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~768                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~767                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~766                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~765                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~764                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~763                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~762                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~761                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~760                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~759                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~758                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~757                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~756                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~755                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~754                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~753                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~752                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~751                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~750                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~749                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~748                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~747                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~746                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~745                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~744                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~743                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~742                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~741                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~740                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~738                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~737                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~736                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~735                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~734                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~733                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~732                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~731                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~730                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~729                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~728                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~727                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~726                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~725                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~724                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~723                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~722                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~721                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~720                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~719                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~718                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~717                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~716                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~715                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~714                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~713                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~712                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~711                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~710                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~709                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~708                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~707                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~706                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~705                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~704                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~703                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~702                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~701                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~700                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~699                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~698                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~697                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~696                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~695                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~694                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~693                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~692                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~691                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~690                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~689                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~688                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~687                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~686                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~685                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~684                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~683                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~682                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~681                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~680                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~679                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~678                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~677                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~676                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~675                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~674                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~673                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~672                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~671                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~670                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~668                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~667                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~666                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~665                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~663                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~662                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~660                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~659                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~658                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~657                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~656                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~655                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~654                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~653                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~652                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~651                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~650                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~649                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~648                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~646                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~645                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~644                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~643                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~642                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~641                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~640                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~639                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~638                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~637                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~636                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~635                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~634                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~633                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~632                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~631                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~629                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~627                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~626                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~625                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~624                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~623                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~622                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~621                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~619                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~618                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~617                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~616                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~614                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~613                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~610                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~609                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~608                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~607                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~606                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~605                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~603                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~601                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~600                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~598                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~597                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~595                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~593                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~591                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~590                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~589                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~586                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~585                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~584                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~583                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~582                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~581                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~579                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~578                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~577                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~576                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~574                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~573                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~572                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~571                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~570                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~568                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~567                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~566                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~565                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~564                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~563                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~562                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~560                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~559                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~558                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~557                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~556                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~554                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~553                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~552                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~550                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~548                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~547                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~546                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~544                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~543                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~542                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~541                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~539                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~538                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~537                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~536                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~535                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~534                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~533                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~532                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~531                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~530                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~528                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~526                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~525                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~523                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~522                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~521                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~520                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~519                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~518                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~517                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~516                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~515                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~514                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~513                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~512                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~511                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~510                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~509                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~508                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~506                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~505                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~504                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~503                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~502                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~501                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~500                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~499                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~498                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~497                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~496                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~495                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~494                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~493                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~492                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~491                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~489                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~488                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~487                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~486                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~485                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~484                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~483                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~479                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~478                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~474                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~473                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~472                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~471                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~470                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~469                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~468                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~467                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~466                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~465                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~464                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~463                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~462                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~461                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~460                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~459                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~458                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~457                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~456                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~455                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~454                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~453                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~452                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~451                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~450                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~449                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~448                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~447                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~446                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~445                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~444                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~443                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~442                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~441                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~440                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~439                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~437                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~436                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~435                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~434                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~431                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~429                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~428                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~427                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~426                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~424                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~422                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~421                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~419                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~418                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~417                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~416                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~414                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~412                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~408                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~404                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~403                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~402                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~401                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~400                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~399                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~398                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~397                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~396                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~395                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~394                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~393                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~392                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~391                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~390                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~389                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~388                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~387                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~386                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~384                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~382                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~380                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~379                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~378                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~376                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~375                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~372                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~371                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~370                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~369                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~367                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~366                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~365                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~363                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~362                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~361                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~359                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~357                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~356                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~355                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~353                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~351                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~349                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~348                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~346                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~344                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~343                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~339                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~338                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~337                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~336                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~334                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~331                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~328                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~324                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~323                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~322                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~319                                          ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~31                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~30                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~29                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~28                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~27                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~26                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~25                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~24                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~23                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~22                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~21                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~20                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~19                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~18                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~17                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~16                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~15                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~14                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~13                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~12                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~11                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~10                                              ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~9                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~8                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~7                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~6                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~5                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~4                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~3                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~2                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~1                                               ; 32      ;
; pipeline:CPU|Branch_predictor:BP|BTB_r~0                                               ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r15_q[29]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r12_q[18]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r14_q[15]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r13_q[10]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r3_q[4]~0                                         ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q[15]~3                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r2_q[3]~0                                         ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r7_q[19]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r4_q[24]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r5_q[17]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r6_q[20]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r11_q[30]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r8_q[15]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r9_q[15]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r10_q[23]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r31_q[22]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r19_q[25]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r23_q[21]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r27_q[19]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r28_q[8]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r16_q[30]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r20_q[22]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r24_q[6]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r30_q[16]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r18_q[7]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r22_q[16]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r26_q[8]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r29_q[3]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r17_q[6]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r25_q[2]~0                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r21_q[29]~0                                       ; 32      ;
; pipeline:CPU|ID:ID|rs1_r[1]~27                                                         ; 32      ;
; pipeline:CPU|ID:ID|rs2_r[10]~27                                                        ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~1                                            ; 32      ;
; pipeline:CPU|EX:EX|mux3to1_32bit:Mux12_EX|r_o[31]~0                                    ; 32      ;
; pipeline:CPU|WB:WB|mux3to1_32bit:Mux_WB|r_o[0]~61                                      ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~312                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~310                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~307                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~306                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~303                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~302                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~299                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~297                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~293                                          ; 32      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~290                                          ; 32      ;
; pipeline:CPU|ID:ID|ASel_r                                                              ; 32      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~32                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~31                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~30                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~29                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~28                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~27                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~26                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~25                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~24                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~23                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~22                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~21                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~20                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~19                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~18                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~17                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~16                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~15                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~14                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~13                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~12                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~11                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~10                                           ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~9                                            ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~8                                            ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~7                                            ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~6                                            ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~5                                            ; 31      ;
; pipeline:CPU|ID:ID|regfile:RF_ID|reg_r1_q~4                                            ; 31      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~364                                          ; 31      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~345                                          ; 31      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[9]~84                                           ; 31      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~354                                          ; 30      ;
; pipeline:CPU|IF:IF|inst_r~3                                                            ; 30      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M24|c_o[5]~4       ; 29      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~330                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~82                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~80                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~79                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~76                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~75                                          ; 29      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~72                                          ; 29      ;
; pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[8]~3                                     ; 29      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~291                                          ; 29      ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|ImmSel_o[2]~4                                 ; 28      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~602                                          ; 27      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~316                                          ; 27      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~315                                          ; 27      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|Result_o[30]~86                                          ; 27      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[6]            ; 26      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~341                                          ; 26      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[18]~33        ; 26      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~287                                          ; 26      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~409                                          ; 25      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~294                                          ; 24      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~286                                          ; 24      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~630                                          ; 23      ;
; pipeline:CPU|IF:IF|inst_r[29]                                                          ; 23      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M20|c_o[7]~4      ; 23      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[3]~24         ; 23      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[22]~45        ; 22      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M26|c_o[4]~10     ; 21      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M16|c_o[9]~1      ; 21      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[14]           ; 19      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~368                                          ; 19      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M0|c_o[30]~0      ; 19      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~320                                          ; 18      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M22|c_o[6]~1      ; 18      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[28]~21        ; 18      ;
; pipeline:CPU|MEM:MEM|inst_r[10]                                                        ; 18      ;
; pipeline:CPU|MEM:MEM|inst_r[9]                                                         ; 18      ;
; pipeline:CPU|MEM:MEM|inst_r[7]                                                         ; 18      ;
; pipeline:CPU|MEM:MEM|inst_r[8]                                                         ; 18      ;
; pipeline:CPU|ID:ID|AluSel_r[1]                                                         ; 17      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[16]~31        ; 17      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~839                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~838                                          ; 16      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[26]~46        ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~596                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~592                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~507                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~490                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~413                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~411                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~373                                          ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~335                                          ; 16      ;
; pipeline:CPU|MEM:MEM|mem_r[31]~16                                                      ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|input_region~8                                        ; 16      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[24]~36        ; 16      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o~26            ; 16      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~342                                          ; 15      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~327                                          ; 15      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~326                                          ; 15      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[8]~39         ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[7]~25                                     ; 15      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M3|c_o[29]~5   ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[8]~24                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[9]~22                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[30]~21                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[29]~20                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[10]~19                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[11]~18                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[12]~17                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[13]~16                                    ; 15      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o~28            ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[14]~15                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[15]~13                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[16]~12                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[17]~11                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[18]~10                                    ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[19]~9                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[20]~8                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[27]~7                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[26]~6                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[25]~5                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[21]~4                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[23]~3                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[24]~2                                     ; 15      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[22]~1                                     ; 15      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M26|c_o[29]~2  ; 14      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M22|c_o[29]~1  ; 14      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[5]~27                                     ; 14      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[6]~26                                     ; 14      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[28]~14                                    ; 14      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~329                                          ; 13      ;
; pipeline:CPU|IF:IF|inst_r[2]                                                           ; 13      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[2]~31                                     ; 13      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[0]~29                                     ; 13      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[4]~28                                     ; 13      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[3]~0                                      ; 13      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~288                                          ; 13      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~599                                          ; 12      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~406                                          ; 12      ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|Equal1~2                                      ; 12      ;
; pipeline:CPU|ID:ID|imm_r[13]~9                                                         ; 12      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M9|c_o[1]~1        ; 12      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M0|c_o[1]~1        ; 12      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M0|c_o~0           ; 12      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[16]           ; 12      ;
; pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[4]~10                                    ; 12      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~333                                          ; 11      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~325                                          ; 11      ;
; pipeline:CPU|ID:ID|imm_r[13]~26                                                        ; 11      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M0|c_o~1          ; 11      ;
; pipeline:CPU|EX:EX|mux2to1_32bit:Mux1_EX|c_o[1]~30                                     ; 11      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M18|c_o[29]~0  ; 11      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M5|c_o[21]~110    ; 11      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~588                                          ; 10      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~350                                          ; 10      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~321                                          ; 10      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M11|c_o[2]~0       ; 10      ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[6]~23         ; 10      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~308                                          ; 10      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~305                                          ; 10      ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~438                                          ; 9       ;
; pipeline:CPU|IF:IF|inst_r[4]                                                           ; 9       ;
; pipeline:CPU|IF:IF|inst_r[5]                                                           ; 9       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o[10]~38        ; 9       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M21|c_o[13]~64 ; 9       ;
; pipeline:CPU|ID:ID|imm_r[4]                                                            ; 9       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~311                                          ; 9       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~295                                          ; 9       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~739                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~661                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~628                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~612                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~540                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~475                                          ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~360                                          ; 8       ;
; pipeline:CPU|ID:ID|imm_gen:ImmGen_ID|imm_o[30]~9                                       ; 8       ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|ImmSel_o~0                                    ; 8       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M15|c_o[4]~2       ; 8       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M22|c_o[3]~2       ; 8       ;
; pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[3]~5                                     ; 8       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[12]                                                 ; 8       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~476                                          ; 7       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~385                                          ; 7       ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|AluSel_o~0                                    ; 7       ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|Equal8~0                                      ; 7       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M15|c_o[29]~31 ; 7       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M5|c_o[1]~112      ; 7       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M3|c_o[1]~0        ; 7       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M17|c_o[13]~8     ; 7       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~298                                          ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[15]                                                 ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[18]                                                 ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[27]                                                 ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[21]                                                 ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[24]                                                 ; 7       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[9]                                                  ; 7       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~800                                          ; 6       ;
; pipeline:CPU|IF:IF|imem:IMEM_IF|mem~60                                                 ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~575                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~433                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~423                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~383                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~340                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~318                                          ; 6       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~317                                          ; 6       ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|Equal0~1                                      ; 6       ;
; pipeline:CPU|ID:ID|ctrl_unit:CtrlUnit_ID|Equal0~0                                      ; 6       ;
; pipeline:CPU|IF:IF|inst_r[24]                                                          ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M15|c_o[29]~30    ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_arithmetic:SRA0|mux2to1_32bit:M4|c_o[30]~0   ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|mux2to1_32bit:M7|c_o[1]~0        ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M26|c_o[4]~4      ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M3|c_o[27]~76     ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M17|c_o[12]~3     ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M3|c_o[26]~68     ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_right_logical:SRL0|mux2to1_32bit:M17|c_o[10]~1     ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o~27            ; 6       ;
; pipeline:CPU|EX:EX|alu:ALU_EX|shift_left_logical:SLL0|decode_dif:DE0|Y_o~20            ; 6       ;
; pipeline:CPU|EX:EX|mux3to1_32bit:Mux22_EX|r_o[0]~2                                     ; 6       ;
; pipeline:CPU|Hazard_unit:FCU|Flush_MEM~0                                               ; 6       ;
; pipeline:CPU|EX:EX|inst_r[7]                                                           ; 6       ;
; pipeline:CPU|IF:IF|pc:PC_IF|data_o[30]                                                 ; 6       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A26|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A23|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A20|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A17|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A14|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A11|c_o~0                            ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A8|c_o~0                             ; 5       ;
; pipeline:CPU|IF:IF|adder_32bit:ADD4_IF|full_adder:A5|c_o~0                             ; 5       ;
; pipeline:CPU|MEM:MEM|lsu:LSU_MEM|Decoder0~347                                          ; 5       ;
; pipeline:CPU|ID:ID|imm_gen:ImmGen_ID|imm_o[9]~5                                        ; 5       ;
; pipeline:CPU|IF:IF|inst_r[13]                                                          ; 5       ;
; pipeline:CPU|IF:IF|inst_r[14]                                                          ; 5       ;
; pipeline:CPU|IF:IF|inst_r[6]                                                           ; 5       ;
; pipeline:CPU|IF:IF|inst_r[3]                                                           ; 5       ;
; pipeline:CPU|IF:IF|inst_r[19]                                                          ; 5       ;
+----------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 49,476 / 94,460 ( 52 % ) ;
; C16 interconnects           ; 936 / 3,315 ( 28 % )     ;
; C4 interconnects            ; 28,481 / 60,840 ( 47 % ) ;
; Direct links                ; 5,275 / 94,460 ( 6 % )   ;
; Global clocks               ; 1 / 16 ( 6 % )           ;
; Local interconnects         ; 12,045 / 33,216 ( 36 % ) ;
; R24 interconnects           ; 1,019 / 3,091 ( 33 % )   ;
; R4 interconnects            ; 31,318 / 81,294 ( 39 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 14.59) ; Number of LABs  (Total = 2003) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 4                              ;
; 2                                           ; 9                              ;
; 3                                           ; 6                              ;
; 4                                           ; 13                             ;
; 5                                           ; 8                              ;
; 6                                           ; 7                              ;
; 7                                           ; 12                             ;
; 8                                           ; 24                             ;
; 9                                           ; 27                             ;
; 10                                          ; 37                             ;
; 11                                          ; 54                             ;
; 12                                          ; 88                             ;
; 13                                          ; 116                            ;
; 14                                          ; 158                            ;
; 15                                          ; 255                            ;
; 16                                          ; 1185                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 2003) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 67                             ;
; 1 Clock                            ; 1883                           ;
; 1 Clock enable                     ; 194                            ;
; 1 Sync. clear                      ; 18                             ;
; 1 Sync. load                       ; 10                             ;
; 2 Clock enables                    ; 1620                           ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 21.70) ; Number of LABs  (Total = 2003) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 2                              ;
; 3                                            ; 5                              ;
; 4                                            ; 7                              ;
; 5                                            ; 3                              ;
; 6                                            ; 8                              ;
; 7                                            ; 5                              ;
; 8                                            ; 9                              ;
; 9                                            ; 8                              ;
; 10                                           ; 8                              ;
; 11                                           ; 22                             ;
; 12                                           ; 37                             ;
; 13                                           ; 39                             ;
; 14                                           ; 40                             ;
; 15                                           ; 66                             ;
; 16                                           ; 142                            ;
; 17                                           ; 89                             ;
; 18                                           ; 104                            ;
; 19                                           ; 90                             ;
; 20                                           ; 94                             ;
; 21                                           ; 108                            ;
; 22                                           ; 107                            ;
; 23                                           ; 98                             ;
; 24                                           ; 128                            ;
; 25                                           ; 143                            ;
; 26                                           ; 190                            ;
; 27                                           ; 171                            ;
; 28                                           ; 148                            ;
; 29                                           ; 64                             ;
; 30                                           ; 32                             ;
; 31                                           ; 16                             ;
; 32                                           ; 18                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.85) ; Number of LABs  (Total = 2003) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 9                              ;
; 2                                               ; 16                             ;
; 3                                               ; 44                             ;
; 4                                               ; 57                             ;
; 5                                               ; 60                             ;
; 6                                               ; 84                             ;
; 7                                               ; 136                            ;
; 8                                               ; 195                            ;
; 9                                               ; 263                            ;
; 10                                              ; 304                            ;
; 11                                              ; 246                            ;
; 12                                              ; 233                            ;
; 13                                              ; 145                            ;
; 14                                              ; 78                             ;
; 15                                              ; 55                             ;
; 16                                              ; 55                             ;
; 17                                              ; 10                             ;
; 18                                              ; 7                              ;
; 19                                              ; 3                              ;
; 20                                              ; 2                              ;
; 21                                              ; 0                              ;
; 22                                              ; 0                              ;
; 23                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 23.67) ; Number of LABs  (Total = 2003) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 3                              ;
; 4                                            ; 5                              ;
; 5                                            ; 3                              ;
; 6                                            ; 7                              ;
; 7                                            ; 13                             ;
; 8                                            ; 6                              ;
; 9                                            ; 7                              ;
; 10                                           ; 11                             ;
; 11                                           ; 13                             ;
; 12                                           ; 9                              ;
; 13                                           ; 34                             ;
; 14                                           ; 28                             ;
; 15                                           ; 52                             ;
; 16                                           ; 65                             ;
; 17                                           ; 57                             ;
; 18                                           ; 73                             ;
; 19                                           ; 93                             ;
; 20                                           ; 109                            ;
; 21                                           ; 80                             ;
; 22                                           ; 112                            ;
; 23                                           ; 115                            ;
; 24                                           ; 99                             ;
; 25                                           ; 103                            ;
; 26                                           ; 121                            ;
; 27                                           ; 122                            ;
; 28                                           ; 125                            ;
; 29                                           ; 156                            ;
; 30                                           ; 175                            ;
; 31                                           ; 207                            ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "wrapper"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:34
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:03:32
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 36% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X44_Y12 to location X54_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:01:43
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 47.14 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 93 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:24
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/projects/wrapper_pipeline_RV32I/output_files/wrapper.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 319 warnings
    Info: Peak virtual memory: 5135 megabytes
    Info: Processing ended: Wed May 08 18:46:21 2024
    Info: Elapsed time: 00:07:03
    Info: Total CPU time (on all processors): 00:06:57


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/projects/wrapper_pipeline_RV32I/output_files/wrapper.fit.smsg.


