<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z010clg400-1" LaunchTime="1712174699" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/arithmetic_module.dcp">
  <File Type="PA-TCL" Name="arithmetic_module.tcl"/>
  <File Type="REPORTS-TCL" Name="arithmetic_module_reports.tcl"/>
  <File Type="RDS-RDS" Name="arithmetic_module.vds"/>
  <File Type="RDS-UTIL" Name="arithmetic_module_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="arithmetic_module_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="arithmetic_module.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/mult_ABC/mult_ABC.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/c_add_AB/c_add_AB.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/delay_line.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MP_lab2/MP_lab2_delay/MP_lab2_delay/MP_lab2_delay.srcs/sources_1/new/delay_line.v"/>
        <Attr Name="ImportTime" Val="1710408697"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/delay_module.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../MP_lab2/MP_lab2_delay/MP_lab2_delay/MP_lab2_delay.srcs/sources_1/new/delay_module.v"/>
        <Attr Name="ImportTime" Val="1709915734"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/arithmetic_module.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="arithmetic_module"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/FPGA_Verilog_labs/ZYBO_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../ZYBO_Master.xdc"/>
        <Attr Name="ImportTime" Val="1709902005"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/arithmetic_module.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2022"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="c_add_EF"/>
  <BlockFileSet Type="BlockSrcs" Name="c_add_DE"/>
  <BlockFileSet Type="BlockSrcs" Name="mult_DEF"/>
  <BlockFileSet Type="BlockSrcs" Name="c_add_ABCDEF"/>
</GenRun>
