Timing Analyzer report for Breakout
Sat Jul  5 11:35:59 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'
 14. Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'
 16. Slow 1200mV 100C Model Metastability Summary
 17. Slow 1200mV -40C Model Fmax Summary
 18. Slow 1200mV -40C Model Setup Summary
 19. Slow 1200mV -40C Model Hold Summary
 20. Slow 1200mV -40C Model Recovery Summary
 21. Slow 1200mV -40C Model Removal Summary
 22. Slow 1200mV -40C Model Minimum Pulse Width Summary
 23. Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 25. Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 27. Slow 1200mV -40C Model Metastability Summary
 28. Fast 1200mV -40C Model Setup Summary
 29. Fast 1200mV -40C Model Hold Summary
 30. Fast 1200mV -40C Model Recovery Summary
 31. Fast 1200mV -40C Model Removal Summary
 32. Fast 1200mV -40C Model Minimum Pulse Width Summary
 33. Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'
 35. Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'
 37. Fast 1200mV -40C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv n40c Model)
 42. Signal Integrity Metrics (Slow 1200mv 100c Model)
 43. Signal Integrity Metrics (Fast 1200mv n40c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Breakout                                               ;
; Device Family         ; Cyclone IV GX                                          ;
; Device Name           ; EP4CGX150DF27I7                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.02        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  60.0%      ;
;     Processor 3            ;  25.5%      ;
;     Processor 4            ;   1.5%      ;
;     Processors 5-16        ;   1.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clock                                                ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clock }                                                ;
; sync:u_SYNC|sync[1]                                  ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { sync:u_SYNC|sync[1] }                                  ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz   ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clock  ; u_pllvga|altpll_component|auto_generated|pll1|inclk[0] ; { u_pllvga|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                                                  ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
; 9.26 MHz   ; 9.26 MHz        ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 437.06 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -92.586 ; -10377.152    ;
; sync:u_SYNC|sync[1]                                  ; -1.288  ; -20.326       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.378 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.403 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.320  ; 0.000         ;
; clock                                                ; 9.892  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -92.586 ; AUDIO:u_audio|freq[0]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.310      ; 108.278    ;
; -92.408 ; AUDIO:u_audio|freq[4]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.313      ; 108.103    ;
; -92.381 ; AUDIO:u_audio|freq[1]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.310      ; 108.073    ;
; -92.252 ; AUDIO:u_audio|freq[8]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.311      ; 107.945    ;
; -91.860 ; AUDIO:u_audio|freq[2]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.311      ; 107.553    ;
; -91.838 ; AUDIO:u_audio|freq[3]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.311      ; 107.531    ;
; -91.472 ; AUDIO:u_audio|freq[5]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.311      ; 107.165    ;
; -88.444 ; AUDIO:u_audio|freq[0]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.137     ; 103.689    ;
; -88.266 ; AUDIO:u_audio|freq[4]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.134     ; 103.514    ;
; -88.239 ; AUDIO:u_audio|freq[1]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.137     ; 103.484    ;
; -88.110 ; AUDIO:u_audio|freq[8]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.136     ; 103.356    ;
; -87.718 ; AUDIO:u_audio|freq[2]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.136     ; 102.964    ;
; -87.696 ; AUDIO:u_audio|freq[3]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.136     ; 102.942    ;
; -87.330 ; AUDIO:u_audio|freq[5]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.136     ; 102.576    ;
; -86.573 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.854    ;
; -86.564 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.845    ;
; -86.561 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.842    ;
; -86.560 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.841    ;
; -86.552 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.833    ;
; -86.548 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.829    ;
; -86.539 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.817    ;
; -86.539 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.817    ;
; -86.527 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.805    ;
; -86.527 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.805    ;
; -86.515 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.793    ;
; -86.513 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.796    ;
; -86.512 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.790    ;
; -86.510 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.793    ;
; -86.503 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.781    ;
; -86.501 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.784    ;
; -86.500 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.778    ;
; -86.498 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.781    ;
; -86.490 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.771    ;
; -86.479 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.760    ;
; -86.478 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.759    ;
; -86.473 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.759    ;
; -86.472 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.758    ;
; -86.469 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.750    ;
; -86.467 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.748    ;
; -86.466 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.747    ;
; -86.464 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.745    ;
; -86.461 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.747    ;
; -86.460 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.746    ;
; -86.457 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.738    ;
; -86.454 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.735    ;
; -86.452 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.733    ;
; -86.440 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.721    ;
; -86.431 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.712    ;
; -86.427 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.708    ;
; -86.425 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.706    ;
; -86.416 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.697    ;
; -86.412 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.693    ;
; -86.408 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.689    ;
; -86.406 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.684    ;
; -86.406 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.684    ;
; -86.396 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.677    ;
; -86.394 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.679    ;
; -86.393 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.674    ;
; -86.391 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.669    ;
; -86.391 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.669    ;
; -86.382 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.660    ;
; -86.382 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.097     ; 101.667    ;
; -86.381 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.662    ;
; -86.380 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.663    ;
; -86.379 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.657    ;
; -86.377 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.660    ;
; -86.367 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.645    ;
; -86.365 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.648    ;
; -86.364 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.642    ;
; -86.362 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.645    ;
; -86.357 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.638    ;
; -86.346 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.627    ;
; -86.342 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.623    ;
; -86.340 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.626    ;
; -86.339 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.625    ;
; -86.336 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.617    ;
; -86.333 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.614    ;
; -86.331 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.612    ;
; -86.331 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.612    ;
; -86.325 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.611    ;
; -86.324 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.096     ; 101.610    ;
; -86.321 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.602    ;
; -86.318 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.599    ;
; -86.316 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.597    ;
; -86.300 ; BALL:u_BALL|bx_reg[7]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.581    ;
; -86.294 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.572    ;
; -86.294 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.572    ;
; -86.294 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.575    ;
; -86.291 ; BALL:u_BALL|bx_reg[7]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.572    ;
; -86.287 ; BALL:u_BALL|bx_reg[7]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.568    ;
; -86.285 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.566    ;
; -86.282 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.560    ;
; -86.282 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.104     ; 101.560    ;
; -86.281 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.562    ;
; -86.279 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.562    ;
; -86.278 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.561    ;
; -86.278 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.559    ;
; -86.275 ; BALL:u_BALL|bx_reg[10] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.556    ;
; -86.275 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.101     ; 101.556    ;
; -86.267 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.099     ; 101.550    ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.288 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.197      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.183 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.092      ;
; -1.163 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.072      ;
; -1.159 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.068      ;
; -1.153 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.062      ;
; -1.149 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 2.058      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -1.016 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.925      ;
; -0.986 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.895      ;
; -0.983 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.892      ;
; -0.982 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.891      ;
; -0.973 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.882      ;
; -0.930 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.839      ;
; -0.926 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.835      ;
; -0.872 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.781      ;
; -0.861 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.770      ;
; -0.851 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.760      ;
; -0.824 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.733      ;
; -0.693 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 1.163      ;
; -0.684 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.593      ;
; -0.678 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 1.148      ;
; -0.667 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 1.137      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.661 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.991      ;
; -0.657 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 1.127      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.655 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.985      ;
; -0.628 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.537      ;
; -0.513 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 0.983      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.504 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.834      ;
; -0.503 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 0.973      ;
; -0.502 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.411      ;
; -0.474 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 0.944      ;
; -0.473 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.528     ; 0.943      ;
; -0.453 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 1.344      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.369 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.332      ; 1.699      ;
; -0.368 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 1.277      ;
; -0.242 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 1.133      ;
; -0.211 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 1.102      ;
; -0.103 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.994      ;
; -0.045 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.936      ;
; -0.040 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.089     ; 0.949      ;
; 0.075  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.816      ;
; 0.075  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.107     ; 0.816      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.378 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 0.674      ;
; 0.380 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 0.674      ;
; 0.380 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 0.674      ;
; 0.380 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 0.674      ;
; 0.380 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.108      ; 0.674      ;
; 0.382 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.110      ; 0.678      ;
; 0.396 ; TEC_FF:u_tecff|reg_a              ; TEC_FF:u_tecff|reg_a              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][1]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; TEC_FF:u_tecff|reg_d              ; TEC_FF:u_tecff|reg_d              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.396 ; TEC_FF:u_tecff|reg_space          ; TEC_FF:u_tecff|reg_space          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 0.674      ;
; 0.397 ; BALL:u_BALL|dir[31]               ; BALL:u_BALL|dir[31]               ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier[2]         ; BALL:u_BALL|multiplier[2]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier[1]         ; BALL:u_BALL|multiplier[1]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|dir_y[1]              ; BALL:u_BALL|dir_y[1]              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier_Y[2]       ; BALL:u_BALL|multiplier_Y[2]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|multiplier_Y[1]       ; BALL:u_BALL|multiplier_Y[1]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|ini                   ; BALL:u_BALL|ini                   ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BALL:u_BALL|life_reg[1]           ; BALL:u_BALL|life_reg[1]           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|score1_reg[2]     ; BLOCKS:u_blocks|score1_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|score1_reg[3]     ; BLOCKS:u_blocks|score1_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
; 0.397 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.674      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.403 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 0.678      ;
; 0.426 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.719      ;
; 0.426 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.719      ;
; 0.563 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.856      ;
; 0.601 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 0.876      ;
; 0.605 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.898      ;
; 0.699 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 0.992      ;
; 0.726 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 1.019      ;
; 0.866 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.141      ;
; 0.871 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.146      ;
; 0.872 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.147      ;
; 0.872 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.147      ;
; 0.950 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.107      ; 1.243      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.956 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.670      ;
; 0.998 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.273      ;
; 0.999 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.274      ;
; 0.999 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.274      ;
; 1.007 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.862      ;
; 1.009 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.864      ;
; 1.034 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.889      ;
; 1.045 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.320      ;
; 1.046 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 0.901      ;
; 1.071 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.346      ;
; 1.079 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.354      ;
; 1.080 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.355      ;
; 1.080 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.355      ;
; 1.084 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.359      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.084 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.798      ;
; 1.124 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.399      ;
; 1.160 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.015      ;
; 1.163 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.018      ;
; 1.182 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.037      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.198 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.912      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.199 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.528      ; 1.913      ;
; 1.218 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.493      ;
; 1.241 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.331     ; 1.096      ;
; 1.258 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.533      ;
; 1.347 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.089      ; 1.622      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.680 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.956      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.807 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.083      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
; 1.888 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 2.164      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 100C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                                                 ;
+-----------+-----------------+------------------------------------------------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note                                           ;
+-----------+-----------------+------------------------------------------------------+------------------------------------------------+
; 10.79 MHz ; 10.79 MHz       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ;                                                ;
; 500.5 MHz ; 400.0 MHz       ; sync:u_SYNC|sync[1]                                  ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -77.276 ; -8722.094     ;
; sync:u_SYNC|sync[1]                                  ; -0.998  ; -15.118       ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.310 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.344 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.500 ; -31.500       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.305  ; 0.000         ;
; clock                                                ; 9.910  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -77.276 ; AUDIO:u_audio|freq[0]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.275      ; 92.935     ;
; -77.193 ; AUDIO:u_audio|freq[4]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.279      ; 92.856     ;
; -77.109 ; AUDIO:u_audio|freq[1]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.275      ; 92.768     ;
; -77.060 ; AUDIO:u_audio|freq[8]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.277      ; 92.721     ;
; -76.730 ; AUDIO:u_audio|freq[2]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.277      ; 92.391     ;
; -76.692 ; AUDIO:u_audio|freq[3]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.277      ; 92.353     ;
; -76.381 ; AUDIO:u_audio|freq[5]  ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.277      ; 92.042     ;
; -73.727 ; AUDIO:u_audio|freq[0]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.123     ; 88.988     ;
; -73.644 ; AUDIO:u_audio|freq[4]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.119     ; 88.909     ;
; -73.560 ; AUDIO:u_audio|freq[1]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.123     ; 88.821     ;
; -73.511 ; AUDIO:u_audio|freq[8]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.121     ; 88.774     ;
; -73.301 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.598     ;
; -73.301 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.598     ;
; -73.279 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.580     ;
; -73.276 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.577     ;
; -73.276 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.573     ;
; -73.276 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.573     ;
; -73.256 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.556     ;
; -73.254 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.555     ;
; -73.253 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.552     ;
; -73.252 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.549     ;
; -73.251 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.552     ;
; -73.249 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.546     ;
; -73.249 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.548     ;
; -73.245 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.545     ;
; -73.241 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.545     ;
; -73.241 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.545     ;
; -73.241 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.541     ;
; -73.231 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.531     ;
; -73.228 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.527     ;
; -73.227 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.524     ;
; -73.224 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.521     ;
; -73.224 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.523     ;
; -73.220 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.520     ;
; -73.218 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.517     ;
; -73.218 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.517     ;
; -73.217 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.517     ;
; -73.216 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.520     ;
; -73.216 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.520     ;
; -73.216 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.516     ;
; -73.193 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.492     ;
; -73.193 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.492     ;
; -73.192 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.489     ;
; -73.192 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.489     ;
; -73.192 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.492     ;
; -73.189 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.489     ;
; -73.181 ; AUDIO:u_audio|freq[2]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.121     ; 88.444     ;
; -73.177 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.477     ;
; -73.170 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.471     ;
; -73.169 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.466     ;
; -73.169 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.466     ;
; -73.168 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.472     ;
; -73.167 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.468     ;
; -73.164 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.464     ;
; -73.152 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.452     ;
; -73.147 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.448     ;
; -73.147 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.447     ;
; -73.144 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.445     ;
; -73.144 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.443     ;
; -73.143 ; AUDIO:u_audio|freq[3]  ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.121     ; 88.406     ;
; -73.143 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.440     ;
; -73.143 ; BALL:u_BALL|bx_reg[3]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.447     ;
; -73.140 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.437     ;
; -73.140 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.439     ;
; -73.136 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.436     ;
; -73.132 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.436     ;
; -73.132 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.436     ;
; -73.132 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.432     ;
; -73.124 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.424     ;
; -73.121 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.420     ;
; -73.120 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.417     ;
; -73.117 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.414     ;
; -73.117 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.416     ;
; -73.113 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.413     ;
; -73.109 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.413     ;
; -73.109 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.413     ;
; -73.109 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.409     ;
; -73.109 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.408     ;
; -73.109 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.408     ;
; -73.108 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.408     ;
; -73.086 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.383     ;
; -73.086 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.383     ;
; -73.086 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.385     ;
; -73.086 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.085     ; 88.385     ;
; -73.085 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.385     ;
; -73.080 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.380     ;
; -73.068 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.368     ;
; -73.064 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.365     ;
; -73.061 ; BALL:u_BALL|bx_reg[8]  ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.362     ;
; -73.059 ; BALL:u_BALL|bx_reg[6]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.080     ; 88.363     ;
; -73.058 ; BALL:u_BALL|bx_reg[7]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.355     ;
; -73.058 ; BALL:u_BALL|bx_reg[7]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.355     ;
; -73.057 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.354     ;
; -73.057 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.354     ;
; -73.057 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.357     ;
; -73.053 ; BALL:u_BALL|bx_reg[10] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.350     ;
; -73.053 ; BALL:u_BALL|bx_reg[10] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.087     ; 88.350     ;
; -73.049 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.349     ;
; -73.045 ; BALL:u_BALL|bx_reg[5]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.084     ; 88.345     ;
; -73.041 ; BALL:u_BALL|bx_reg[4]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.083     ; 88.342     ;
+---------+------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.998 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.922      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.907 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.831      ;
; -0.878 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.802      ;
; -0.877 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.801      ;
; -0.873 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.797      ;
; -0.872 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.796      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.789 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.713      ;
; -0.741 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.665      ;
; -0.736 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.660      ;
; -0.713 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.637      ;
; -0.712 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.636      ;
; -0.658 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.582      ;
; -0.657 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.581      ;
; -0.653 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.577      ;
; -0.634 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.558      ;
; -0.629 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.553      ;
; -0.576 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.500      ;
; -0.493 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 1.054      ;
; -0.469 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.393      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.461 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.734      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.459 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.732      ;
; -0.449 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.373      ;
; -0.424 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.985      ;
; -0.413 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.974      ;
; -0.406 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.967      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.337 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.610      ;
; -0.324 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.248      ;
; -0.298 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.859      ;
; -0.288 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.849      ;
; -0.271 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 1.181      ;
; -0.262 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.823      ;
; -0.260 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.439     ; 0.821      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.230 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.273      ; 1.503      ;
; -0.169 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 1.093      ;
; -0.063 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.973      ;
; -0.039 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.949      ;
; 0.036  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.874      ;
; 0.090  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.076     ; 0.834      ;
; 0.094  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.816      ;
; 0.209  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.701      ;
; 0.210  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.090     ; 0.700      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.310 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.574      ;
; 0.312 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.574      ;
; 0.312 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.574      ;
; 0.312 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.574      ;
; 0.312 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.094      ; 0.574      ;
; 0.324 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 0.588      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[5][6]  ; BLOCKS:u_blocks|parede_reg[5][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][8]  ; BLOCKS:u_blocks|parede_reg[4][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][11] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][3]  ; BLOCKS:u_blocks|parede_reg[4][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; TEC_FF:u_tecff|reg_d              ; TEC_FF:u_tecff|reg_d              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; TEC_FF:u_tecff|reg_space          ; TEC_FF:u_tecff|reg_space          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.326 ; TEC_FF:u_tecff|reg_a              ; TEC_FF:u_tecff|reg_a              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[2]     ; BLOCKS:u_blocks|score1_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|score1_reg[3]     ; BLOCKS:u_blocks|score1_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][4]  ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][2]  ; BLOCKS:u_blocks|parede_reg[5][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][10] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[5][14] ; BLOCKS:u_blocks|parede_reg[5][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][9]  ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
; 0.327 ; BLOCKS:u_blocks|parede_reg[4][10] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.574      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.344 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.588      ;
; 0.384 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.642      ;
; 0.384 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.642      ;
; 0.498 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.756      ;
; 0.523 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 0.767      ;
; 0.537 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.795      ;
; 0.637 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.895      ;
; 0.663 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 0.921      ;
; 0.764 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.008      ;
; 0.769 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.013      ;
; 0.770 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.014      ;
; 0.770 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.014      ;
; 0.833 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.090      ; 1.091      ;
; 0.867 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.762      ;
; 0.868 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.763      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.875 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.482      ;
; 0.881 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.125      ;
; 0.882 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.126      ;
; 0.882 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.126      ;
; 0.888 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.783      ;
; 0.897 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.792      ;
; 0.904 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.148      ;
; 0.919 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.163      ;
; 0.927 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.171      ;
; 0.952 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.196      ;
; 0.953 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.197      ;
; 0.953 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.197      ;
; 0.966 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.210      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 0.991 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.598      ;
; 1.021 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.916      ;
; 1.026 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.921      ;
; 1.039 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.934      ;
; 1.042 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.273     ; 0.937      ;
; 1.066 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.310      ;
; 1.087 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.331      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.090 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.697      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.095 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.439      ; 1.702      ;
; 1.195 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.439      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.487 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.731      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.628 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.872      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
; 1.683 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.076      ; 1.927      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup Summary                                           ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -35.012 ; -3709.044     ;
; sync:u_SYNC|sync[1]                                  ; -0.078  ; -0.624        ;
+------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.160 ; 0.000         ;
; sync:u_SYNC|sync[1]                                  ; 0.172 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; sync:u_SYNC|sync[1]                                  ; -1.000 ; -21.000       ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 7.434  ; 0.000         ;
; clock                                                ; 9.627  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node             ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -35.012 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.120      ; 50.504     ;
; -34.915 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.120      ; 50.407     ;
; -34.895 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.124      ; 50.391     ;
; -34.817 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.122      ; 50.311     ;
; -34.642 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.122      ; 50.136     ;
; -34.635 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.122      ; 50.129     ;
; -34.468 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[0]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; 0.122      ; 49.962     ;
; -33.031 ; AUDIO:u_audio|freq[0] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.077     ; 48.326     ;
; -32.934 ; AUDIO:u_audio|freq[1] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.077     ; 48.229     ;
; -32.914 ; AUDIO:u_audio|freq[4] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.073     ; 48.213     ;
; -32.836 ; AUDIO:u_audio|freq[8] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 48.133     ;
; -32.661 ; AUDIO:u_audio|freq[3] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 47.958     ;
; -32.654 ; AUDIO:u_audio|freq[2] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 47.951     ;
; -32.487 ; AUDIO:u_audio|freq[5] ; AUDIO:u_audio|freq_IN[1]          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.075     ; 47.784     ;
; -32.002 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.325     ;
; -32.001 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.324     ;
; -32.000 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.321     ;
; -32.000 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.321     ;
; -31.995 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.319     ;
; -31.984 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.309     ;
; -31.981 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.305     ;
; -31.981 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.306     ;
; -31.977 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.298     ;
; -31.973 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.294     ;
; -31.969 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.293     ;
; -31.960 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.288     ;
; -31.960 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.288     ;
; -31.956 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.279     ;
; -31.953 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.276     ;
; -31.953 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.276     ;
; -31.939 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.263     ;
; -31.939 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.262     ;
; -31.938 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.261     ;
; -31.937 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.258     ;
; -31.937 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.258     ;
; -31.932 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.256     ;
; -31.926 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.250     ;
; -31.921 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.246     ;
; -31.918 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.242     ;
; -31.918 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.243     ;
; -31.914 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.235     ;
; -31.910 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.231     ;
; -31.906 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.230     ;
; -31.900 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.045     ; 47.227     ;
; -31.897 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.225     ;
; -31.897 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.225     ;
; -31.894 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.217     ;
; -31.893 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.216     ;
; -31.893 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.216     ;
; -31.892 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.213     ;
; -31.892 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.213     ;
; -31.890 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.213     ;
; -31.890 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.213     ;
; -31.887 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.211     ;
; -31.880 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.201     ;
; -31.880 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.201     ;
; -31.876 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.201     ;
; -31.876 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.200     ;
; -31.873 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.197     ;
; -31.873 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.198     ;
; -31.872 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.195     ;
; -31.871 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.194     ;
; -31.870 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.191     ;
; -31.870 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.191     ;
; -31.869 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.190     ;
; -31.868 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.189     ;
; -31.868 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[4][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.192     ;
; -31.867 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.188     ;
; -31.865 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.189     ;
; -31.865 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.186     ;
; -31.864 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.185     ;
; -31.863 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.186     ;
; -31.863 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.186     ;
; -31.863 ; BALL:u_BALL|bx_reg[5] ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.187     ;
; -31.862 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.187     ;
; -31.861 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.186     ;
; -31.861 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.185     ;
; -31.861 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.185     ;
; -31.859 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.183     ;
; -31.859 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.180     ;
; -31.858 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.179     ;
; -31.858 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.181     ;
; -31.858 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.179     ;
; -31.857 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.051     ; 47.178     ;
; -31.854 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.182     ;
; -31.854 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.178     ;
; -31.854 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.179     ;
; -31.853 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.181     ;
; -31.853 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.176     ;
; -31.852 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.180     ;
; -31.852 ; BALL:u_BALL|bx_reg[4] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.044     ; 47.180     ;
; -31.851 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.174     ;
; -31.851 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.048     ; 47.175     ;
; -31.851 ; BALL:u_BALL|bx_reg[7] ; BLOCKS:u_blocks|parede_reg[4][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.176     ;
; -31.850 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.173     ;
; -31.850 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.173     ;
; -31.850 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.175     ;
; -31.850 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.049     ; 47.173     ;
; -31.849 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.174     ;
; -31.849 ; BALL:u_BALL|bx_reg[3] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 15.384       ; -0.047     ; 47.174     ;
+---------+-----------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.078 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 1.021      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; -0.024 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.967      ;
; 0.016  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.926      ;
; 0.019  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.923      ;
; 0.021  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.921      ;
; 0.024  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.918      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.051  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.045     ; 0.892      ;
; 0.088  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.854      ;
; 0.091  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.851      ;
; 0.103  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.839      ;
; 0.104  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.838      ;
; 0.104  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.838      ;
; 0.112  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.830      ;
; 0.114  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.828      ;
; 0.149  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.793      ;
; 0.159  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.783      ;
; 0.164  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.778      ;
; 0.182  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.547      ;
; 0.202  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.527      ;
; 0.207  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.522      ;
; 0.213  ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.516      ;
; 0.231  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.711      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.238  ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.910      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.243  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.905      ;
; 0.244  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.698      ;
; 0.274  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.455      ;
; 0.277  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.452      ;
; 0.284  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.658      ;
; 0.292  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.437      ;
; 0.294  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.259     ; 0.435      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.309  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.839      ;
; 0.310  ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.624      ;
; 0.351  ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.591      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.385  ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; 0.160      ; 0.763      ;
; 0.412  ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.522      ;
; 0.427  ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.507      ;
; 0.497  ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.437      ;
; 0.501  ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.433      ;
; 0.505  ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.046     ; 0.437      ;
; 0.563  ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.371      ;
; 0.563  ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 1.000        ; -0.054     ; 0.371      ;
+--------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'u_pllvga|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.160 ; BLOCKS:u_blocks|hit_reg           ; BLOCKS:u_blocks|hit_reg           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[3]     ; BLOCKS:u_blocks|score2_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[2]     ; BLOCKS:u_blocks|score2_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[0]     ; BLOCKS:u_blocks|score2_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.160 ; BLOCKS:u_blocks|score2_reg[1]     ; BLOCKS:u_blocks|score2_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.296      ;
; 0.164 ; BLOCKS:u_blocks|score1_reg[0]     ; BLOCKS:u_blocks|score1_reg[0]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.300      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][0]  ; BLOCKS:u_blocks|parede_reg[0][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][5]  ; BLOCKS:u_blocks|parede_reg[0][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][13] ; BLOCKS:u_blocks|parede_reg[0][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[0][11] ; BLOCKS:u_blocks|parede_reg[0][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][0]  ; BLOCKS:u_blocks|parede_reg[2][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][5]  ; BLOCKS:u_blocks|parede_reg[2][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][13] ; BLOCKS:u_blocks|parede_reg[2][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[2][11] ; BLOCKS:u_blocks|parede_reg[2][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][0]  ; BLOCKS:u_blocks|parede_reg[3][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][5]  ; BLOCKS:u_blocks|parede_reg[3][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][13] ; BLOCKS:u_blocks|parede_reg[3][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[3][11] ; BLOCKS:u_blocks|parede_reg[3][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][0]  ; BLOCKS:u_blocks|parede_reg[1][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][5]  ; BLOCKS:u_blocks|parede_reg[1][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][13] ; BLOCKS:u_blocks|parede_reg[1][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[1][11] ; BLOCKS:u_blocks|parede_reg[1][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][11] ; BLOCKS:u_blocks|parede_reg[5][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][5]  ; BLOCKS:u_blocks|parede_reg[5][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][13] ; BLOCKS:u_blocks|parede_reg[5][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[5][0]  ; BLOCKS:u_blocks|parede_reg[5][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][11] ; BLOCKS:u_blocks|parede_reg[4][11] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][0]  ; BLOCKS:u_blocks|parede_reg[4][0]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][5]  ; BLOCKS:u_blocks|parede_reg[4][5]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; BLOCKS:u_blocks|parede_reg[4][13] ; BLOCKS:u_blocks|parede_reg[4][13] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; TEC_FF:u_tecff|reg_d              ; TEC_FF:u_tecff|reg_d              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.167 ; TEC_FF:u_tecff|reg_space          ; TEC_FF:u_tecff|reg_space          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.296      ;
; 0.168 ; BALL:u_BALL|dir[31]               ; BALL:u_BALL|dir[31]               ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|multiplier[2]         ; BALL:u_BALL|multiplier[2]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|multiplier[1]         ; BALL:u_BALL|multiplier[1]         ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|dir_y[1]              ; BALL:u_BALL|dir_y[1]              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|multiplier_Y[2]       ; BALL:u_BALL|multiplier_Y[2]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|multiplier_Y[1]       ; BALL:u_BALL|multiplier_Y[1]       ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|ini                   ; BALL:u_BALL|ini                   ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BALL:u_BALL|life_reg[1]           ; BALL:u_BALL|life_reg[1]           ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|game_reg          ; BLOCKS:u_blocks|game_reg          ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; TEC_FF:u_tecff|reg_a              ; TEC_FF:u_tecff|reg_a              ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|score1_reg[1]     ; BLOCKS:u_blocks|score1_reg[1]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|score1_reg[2]     ; BLOCKS:u_blocks|score1_reg[2]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|score1_reg[3]     ; BLOCKS:u_blocks|score1_reg[3]     ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][8]  ; BLOCKS:u_blocks|parede_reg[0][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][12] ; BLOCKS:u_blocks|parede_reg[0][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][4]  ; BLOCKS:u_blocks|parede_reg[0][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][10] ; BLOCKS:u_blocks|parede_reg[0][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][2]  ; BLOCKS:u_blocks|parede_reg[0][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][6]  ; BLOCKS:u_blocks|parede_reg[0][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][14] ; BLOCKS:u_blocks|parede_reg[0][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][1]  ; BLOCKS:u_blocks|parede_reg[0][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][9]  ; BLOCKS:u_blocks|parede_reg[0][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][3]  ; BLOCKS:u_blocks|parede_reg[0][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][7]  ; BLOCKS:u_blocks|parede_reg[0][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[0][15] ; BLOCKS:u_blocks|parede_reg[0][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][8]  ; BLOCKS:u_blocks|parede_reg[2][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][12] ; BLOCKS:u_blocks|parede_reg[2][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][4]  ; BLOCKS:u_blocks|parede_reg[2][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][10] ; BLOCKS:u_blocks|parede_reg[2][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][2]  ; BLOCKS:u_blocks|parede_reg[2][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][6]  ; BLOCKS:u_blocks|parede_reg[2][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][14] ; BLOCKS:u_blocks|parede_reg[2][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][1]  ; BLOCKS:u_blocks|parede_reg[2][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][9]  ; BLOCKS:u_blocks|parede_reg[2][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][3]  ; BLOCKS:u_blocks|parede_reg[2][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][7]  ; BLOCKS:u_blocks|parede_reg[2][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[2][15] ; BLOCKS:u_blocks|parede_reg[2][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][8]  ; BLOCKS:u_blocks|parede_reg[3][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][12] ; BLOCKS:u_blocks|parede_reg[3][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][4]  ; BLOCKS:u_blocks|parede_reg[3][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][10] ; BLOCKS:u_blocks|parede_reg[3][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][2]  ; BLOCKS:u_blocks|parede_reg[3][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][6]  ; BLOCKS:u_blocks|parede_reg[3][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][14] ; BLOCKS:u_blocks|parede_reg[3][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][1]  ; BLOCKS:u_blocks|parede_reg[3][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][9]  ; BLOCKS:u_blocks|parede_reg[3][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][3]  ; BLOCKS:u_blocks|parede_reg[3][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][7]  ; BLOCKS:u_blocks|parede_reg[3][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[3][15] ; BLOCKS:u_blocks|parede_reg[3][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][8]  ; BLOCKS:u_blocks|parede_reg[1][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][12] ; BLOCKS:u_blocks|parede_reg[1][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][4]  ; BLOCKS:u_blocks|parede_reg[1][4]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][10] ; BLOCKS:u_blocks|parede_reg[1][10] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][2]  ; BLOCKS:u_blocks|parede_reg[1][2]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][6]  ; BLOCKS:u_blocks|parede_reg[1][6]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][14] ; BLOCKS:u_blocks|parede_reg[1][14] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][1]  ; BLOCKS:u_blocks|parede_reg[1][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][9]  ; BLOCKS:u_blocks|parede_reg[1][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][3]  ; BLOCKS:u_blocks|parede_reg[1][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][7]  ; BLOCKS:u_blocks|parede_reg[1][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[1][15] ; BLOCKS:u_blocks|parede_reg[1][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][3]  ; BLOCKS:u_blocks|parede_reg[5][3]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][7]  ; BLOCKS:u_blocks|parede_reg[5][7]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][15] ; BLOCKS:u_blocks|parede_reg[5][15] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][1]  ; BLOCKS:u_blocks|parede_reg[5][1]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][9]  ; BLOCKS:u_blocks|parede_reg[5][9]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][8]  ; BLOCKS:u_blocks|parede_reg[5][8]  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
; 0.168 ; BLOCKS:u_blocks|parede_reg[5][12] ; BLOCKS:u_blocks|parede_reg[5][12] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.296      ;
+-------+-----------------------------------+-----------------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'sync:u_SYNC|sync[1]'                                                                                                       ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                        ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.172 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.300      ;
; 0.178 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.314      ;
; 0.178 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.314      ;
; 0.230 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.366      ;
; 0.248 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.375      ;
; 0.254 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.390      ;
; 0.290 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.426      ;
; 0.298 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.434      ;
; 0.366 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.493      ;
; 0.383 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.511      ;
; 0.384 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.512      ;
; 0.384 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.512      ;
; 0.399 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.054      ; 0.535      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.409 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.751      ;
; 0.439 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.567      ;
; 0.440 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|tec_reg      ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.045      ; 0.567      ;
; 0.440 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.568      ;
; 0.440 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.568      ;
; 0.446 ; TECLADO:u_teclado|Tecla[4] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.368      ;
; 0.446 ; TECLADO:u_teclado|Tecla[5] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.368      ;
; 0.456 ; TECLADO:u_teclado|Tecla[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.378      ;
; 0.462 ; TECLADO:u_teclado|Tecla[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.384      ;
; 0.463 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.591      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.466 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.808      ;
; 0.468 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.596      ;
; 0.474 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.602      ;
; 0.477 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.605      ;
; 0.478 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.606      ;
; 0.478 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.606      ;
; 0.507 ; TECLADO:u_teclado|Tecla[0] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.429      ;
; 0.510 ; TECLADO:u_teclado|Tecla[6] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.432      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.515 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.857      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[0]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[1]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[2]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[4]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[5]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[6]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|Tecla[7]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.260      ; 0.859      ;
; 0.517 ; TECLADO:u_teclado|conta[0] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.645      ;
; 0.518 ; TECLADO:u_teclado|Tecla[7] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.440      ;
; 0.543 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.671      ;
; 0.547 ; TECLADO:u_teclado|Tecla[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; -0.160     ; 0.469      ;
; 0.581 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|conta[3]     ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.709      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.733 ; TECLADO:u_teclado|conta[3] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.861      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.789 ; TECLADO:u_teclado|conta[1] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.917      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[0] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[1] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[2] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[3] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[4] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[5] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[6] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
; 0.827 ; TECLADO:u_teclado|conta[2] ; TECLADO:u_teclado|saida_reg[7] ; sync:u_SYNC|sync[1] ; sync:u_SYNC|sync[1] ; 0.000        ; 0.046      ; 0.955      ;
+-------+----------------------------+--------------------------------+---------------------+---------------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; -92.586    ; 0.160 ; N/A      ; N/A     ; -1.500              ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 9.627               ;
;  sync:u_SYNC|sync[1]                                  ; -1.288     ; 0.172 ; N/A      ; N/A     ; -1.500              ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -92.586    ; 0.160 ; N/A      ; N/A     ; 7.305               ;
; Design-wide TNS                                       ; -10397.478 ; 0.0   ; 0.0      ; 0.0     ; -31.5               ;
;  clock                                                ; N/A        ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  sync:u_SYNC|sync[1]                                  ; -20.326    ; 0.000 ; N/A      ; N/A     ; -31.500             ;
;  u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; -10377.152 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; h_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_L_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; audio_R_out   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; clock               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_DATA            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ps2_CLK             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.1e-09 V                    ; 2.58 V              ; -0.0544 V           ; 0.311 V                              ; 0.084 V                              ; 1.05e-10 s                  ; 2.03e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.1e-09 V                   ; 2.58 V             ; -0.0544 V          ; 0.311 V                             ; 0.084 V                             ; 1.05e-10 s                 ; 2.03e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-09 V                   ; 2.39 V              ; -0.0693 V           ; 0.141 V                              ; 0.097 V                              ; 2.77e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-09 V                  ; 2.39 V             ; -0.0693 V          ; 0.141 V                             ; 0.097 V                             ; 2.77e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.35 V              ; -0.0112 V           ; 0.129 V                              ; 0.036 V                              ; 4.71e-10 s                  ; 4.65e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.35 V             ; -0.0112 V          ; 0.129 V                             ; 0.036 V                             ; 4.71e-10 s                 ; 4.65e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.46e-07 V                   ; 2.35 V              ; -0.0216 V           ; 0.041 V                              ; 0.044 V                              ; 2.35e-10 s                  ; 3.4e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 9.46e-07 V                  ; 2.35 V             ; -0.0216 V          ; 0.041 V                             ; 0.044 V                             ; 2.35e-10 s                 ; 3.4e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.15e-06 V                   ; 2.35 V              ; -0.00816 V          ; 0.1 V                                ; 0.012 V                              ; 4.51e-10 s                  ; 3.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.15e-06 V                  ; 2.35 V             ; -0.00816 V         ; 0.1 V                               ; 0.012 V                             ; 4.51e-10 s                 ; 3.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; h_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; v_sync        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_L_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; audio_R_out   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; red[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; green[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; blue[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.09e-09 V                   ; 3.33 V              ; -0.207 V            ; 0.732 V                              ; 0.246 V                              ; 7.99e-11 s                  ; 1.55e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.09e-09 V                  ; 3.33 V             ; -0.207 V           ; 0.732 V                             ; 0.246 V                             ; 7.99e-11 s                 ; 1.55e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.44e-09 V                   ; 2.77 V              ; -0.0664 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.04e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.44e-09 V                  ; 2.77 V             ; -0.0664 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.04e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                             ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                              ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; 0            ; 0        ; 0        ; 112      ;
; sync:u_SYNC|sync[1]                                  ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 9        ; 0        ; 0        ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 180   ; 180  ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                  ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; Target                                               ; Clock                                                ; Type      ; Status      ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+
; clock                                                ; clock                                                ; Base      ; Constrained ;
; sync:u_SYNC|sync[1]                                  ; sync:u_SYNC|sync[1]                                  ; Base      ; Constrained ;
; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; u_pllvga|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+------------------------------------------------------+------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; ps2_CLK    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ps2_DATA   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; audio_L_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; audio_R_out ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Jul  5 11:35:49 2025
Info: Command: quartus_sta Breakout -c Breakout
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Breakout.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clock clock
    Info (332110): create_generated_clock -source {u_pllvga|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {u_pllvga|altpll_component|auto_generated|pll1|clk[0]} {u_pllvga|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sync:u_SYNC|sync[1] sync:u_SYNC|sync[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -92.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -92.586          -10377.152 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.288             -20.326 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.378               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.403               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.320               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.892               0.000 clock 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -77.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -77.276           -8722.094 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.998             -15.118 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.344               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.500             -31.500 sync:u_SYNC|sync[1] 
    Info (332119):     7.305               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.910               0.000 clock 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -35.012
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -35.012           -3709.044 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.078              -0.624 sync:u_SYNC|sync[1] 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.172               0.000 sync:u_SYNC|sync[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.000             -21.000 sync:u_SYNC|sync[1] 
    Info (332119):     7.434               0.000 u_pllvga|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.627               0.000 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5274 megabytes
    Info: Processing ended: Sat Jul  5 11:35:59 2025
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


