# Filter 구현 및 테스트
## 과정
1. 모델 구현
2. rtl simulation
3. 합성
4. gate level simulation

## 설계
1. rrc_filter를 설계하여 rtl simul을 확인
2. run_rrc_filter.dc 를 통해 **합성**
   - .tcl, .sdc, _filelist, script(디렉토리) 필요
3. gate level simulation
   - xpro_rrc_filter_filelist : Netlist랑 tb 물림
   - rrc_filter__0.v : 합성 결과로 만들어진 Netlist 가져오고
   - run_xpro_rrc_filter : filelist 물리고 gate level simul 명령어 실행

## 과정
1. 합성 후 타이밍 체크 &rarr; 타이밍 에러 발생
2. 각 convolusion 과정에 f/f (파이프 레지스터) 쳐주기
3. 다시 simul(verdi), gate level simul을 통해 체크  