<!DOCTYPE html>
<html lang="zh-CN">
<script src="/Blog_NexT/js/snow.js"></script>
<script src="/Blog_NexT/js/forbiden.js"></script>
<head>
  <meta charset="UTF-8">
<meta name="viewport" content="width=device-width, initial-scale=1, maximum-scale=2">
<meta name="theme-color" content="#222">
<meta name="generator" content="Hexo 7.1.1">
  <link rel="icon" type="image/png" sizes="32x32" href="/Blog_NexT/images/logo4.png">
  <link rel="icon" type="image/png" sizes="16x16" href="/Blog_NexT/images/logo4.png">
  <meta http-equiv="Cache-Control" content="no-transform">
  <meta http-equiv="Cache-Control" content="no-siteapp">

<link rel="stylesheet" href="/Blog_NexT/css/main.css">


<link rel="stylesheet" href="/Blog_NexT/lib/font-awesome/css/all.min.css">

<script id="hexo-configurations">
    var NexT = window.NexT || {};
    var CONFIG = {"hostname":"luo25177.github.io","root":"/Blog_NexT/","scheme":"Gemini","version":"7.8.0","exturl":false,"sidebar":{"position":"left","display":"post","padding":18,"offset":12,"onmobile":false},"copycode":{"enable":true,"show_result":true,"style":"mac"},"back2top":{"enable":true,"sidebar":false,"scrollpercent":false},"bookmark":{"enable":false,"color":"#222","save":"auto"},"fancybox":false,"mediumzoom":false,"lazyload":false,"pangu":false,"comments":{"style":"tabs","active":null,"storage":true,"lazyload":false,"nav":null},"algolia":{"hits":{"per_page":10},"labels":{"input_placeholder":"Search for Posts","hits_empty":"We didn't find any results for the search: ${query}","hits_stats":"${hits} results found in ${time} ms"}},"localsearch":{"enable":true,"trigger":"auto","top_n_per_article":1,"unescape":false,"preload":false},"motion":{"enable":true,"async":false,"transition":{"post_block":"fadeIn","post_header":"slideDownIn","post_body":"slideDownIn","coll_header":"slideLeftIn","sidebar":"slideUpIn"}},"path":"search.xml"};
  </script>

  <meta name="description" content="verilog语法学习">
<meta property="og:type" content="article">
<meta property="og:title" content="verilog基础语法">
<meta property="og:url" content="https://luo25177.github.io/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/index.html">
<meta property="og:site_name" content="LuosBlog">
<meta property="og:description" content="verilog语法学习">
<meta property="og:locale" content="zh_CN">
<meta property="og:image" content="https://luo25177.github.io/Blog_NexT/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/vlg-design-method-1.png">
<meta property="og:image" content="https://luo25177.github.io/Blog_NexT/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/1713198541998.png">
<meta property="article:published_time" content="2024-04-16T02:27:13.000Z">
<meta property="article:modified_time" content="2025-03-09T12:10:24.688Z">
<meta property="article:author" content="落">
<meta property="article:tag" content="verilog">
<meta property="article:tag" content="计算机">
<meta name="twitter:card" content="summary">
<meta name="twitter:image" content="https://luo25177.github.io/Blog_NexT/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/vlg-design-method-1.png">

<link rel="canonical" href="https://luo25177.github.io/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/">


<script id="page-configurations">
  // https://hexo.io/docs/variables.html
  CONFIG.page = {
    sidebar: "",
    isHome : false,
    isPost : true,
    lang   : 'zh-CN'
  };
</script>

  <title>verilog基础语法 | LuosBlog</title>
  






  <noscript>
  <style>
  .use-motion .brand,
  .use-motion .menu-item,
  .sidebar-inner,
  .use-motion .post-block,
  .use-motion .pagination,
  .use-motion .comments,
  .use-motion .post-header,
  .use-motion .post-body,
  .use-motion .collection-header { opacity: initial; }

  .use-motion .site-title,
  .use-motion .site-subtitle {
    opacity: initial;
    top: initial;
  }

  .use-motion .logo-line-before i { left: initial; }
  .use-motion .logo-line-after i { right: initial; }
  </style>
</noscript>

<link href="https://cdn.bootcss.com/KaTeX/0.11.1/katex.min.css" rel="stylesheet" /></head>

<body itemscope itemtype="http://schema.org/WebPage">
  <div class="container use-motion">
    <div class="headband"></div>

    <header class="header" itemscope itemtype="http://schema.org/WPHeader">
      <div class="header-inner"><div class="site-brand-container">
  <div class="site-nav-toggle">
    <div class="toggle" aria-label="切换导航栏">
      <span class="toggle-line toggle-line-first"></span>
      <span class="toggle-line toggle-line-middle"></span>
      <span class="toggle-line toggle-line-last"></span>
    </div>
  </div>

  <div class="site-meta">

    <a href="/Blog_NexT/" class="brand" rel="start">
      <span class="logo-line-before"><i></i></span>
      <h1 class="site-title">LuosBlog</h1>
      <span class="logo-line-after"><i></i></span>
    </a>
  </div>

  <div class="site-nav-right">
    <div class="toggle popup-trigger">
        <i class="fa fa-search fa-fw fa-lg"></i>
    </div>
  </div>
</div>




<nav class="site-nav">
  <ul id="menu" class="main-menu menu">
        <li class="menu-item menu-item-home">

    <a href="/Blog_NexT/" rel="section"><i class="fa fa-home fa-fw"></i>首页</a>

  </li>
        <li class="menu-item menu-item-引导">

    <a href="/Blog_NexT/../" rel="section"><i class="fas fa-heart fa-fw"></i>引导</a>

  </li>
        <li class="menu-item menu-item-archives">

    <a href="/Blog_NexT/archives/" rel="section"><i class="fa fa-archive fa-fw"></i>归档</a>

  </li>
        <li class="menu-item menu-item-categories">

    <a href="/Blog_NexT/categories/" rel="section"><i class="fa fa-th fa-fw"></i>分类</a>

  </li>
        <li class="menu-item menu-item-tags">

    <a href="/Blog_NexT/tags/" rel="section"><i class="fa fa-tags fa-fw"></i>标签</a>

  </li>
        <li class="menu-item menu-item-友链">

    <a href="/Blog_NexT/links/" rel="section"><i class="fa fa-link fa-fw"></i>友链</a>

  </li>
      <li class="menu-item menu-item-search">
        <a role="button" class="popup-trigger"><i class="fa fa-search fa-fw"></i>搜索
        </a>
      </li>
  </ul>
</nav>



  <div class="search-pop-overlay">
    <div class="popup search-popup">
        <div class="search-header">
  <span class="search-icon">
    <i class="fa fa-search"></i>
  </span>
  <div class="search-input-container">
    <input autocomplete="off" autocapitalize="off"
           placeholder="搜索..." spellcheck="false"
           type="search" class="search-input">
  </div>
  <span class="popup-btn-close">
    <i class="fa fa-times-circle"></i>
  </span>
</div>
<div id="search-result">
  <div id="no-result">
    <i class="fa fa-spinner fa-pulse fa-5x fa-fw"></i>
  </div>
</div>

    </div>
  </div>

</div>
    </header>

    
  <div class="back-to-top">
    <i class="fa fa-arrow-up"></i>
    <span>0%</span>
  </div>


    <main class="main">
      <div class="main-inner">
        <div class="content-wrap">
          

          <div class="content post posts-expand">
            

    
  
  
  <article itemscope itemtype="http://schema.org/Article" class="post-block" lang="zh-CN">
    <link itemprop="mainEntityOfPage" href="https://luo25177.github.io/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/">

    <span hidden itemprop="author" itemscope itemtype="http://schema.org/Person">
      <meta itemprop="image" content="/Blog_NexT/images/avatar.jpg">
      <meta itemprop="name" content="落">
      <meta itemprop="description" content="茶凉言尽，月上柳梢">
    </span>

    <span hidden itemprop="publisher" itemscope itemtype="http://schema.org/Organization">
      <meta itemprop="name" content="LuosBlog">
    </span>
      <header class="post-header">
        <h1 class="post-title" itemprop="name headline">
          verilog基础语法
        </h1>

        <div class="post-meta">
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="far fa-calendar"></i>
              </span>
              <span class="post-meta-item-text">发表于</span>

              <time title="创建时间：2024-04-16 10:27:13" itemprop="dateCreated datePublished" datetime="2024-04-16T10:27:13+08:00">2024-04-16</time>
            </span>
              <span class="post-meta-item">
                <span class="post-meta-item-icon">
                  <i class="far fa-calendar-check"></i>
                </span>
                <span class="post-meta-item-text">更新于</span>
                <time title="修改时间：2025-03-09 20:10:24" itemprop="dateModified" datetime="2025-03-09T20:10:24+08:00">2025-03-09</time>
              </span>
            <span class="post-meta-item">
              <span class="post-meta-item-icon">
                <i class="far fa-folder"></i>
              </span>
              <span class="post-meta-item-text">分类于</span>
                <span itemprop="about" itemscope itemtype="http://schema.org/Thing">
                  <a href="/Blog_NexT/categories/%E7%BC%96%E7%A8%8B%E8%AF%AD%E8%A8%80/" itemprop="url" rel="index"><span itemprop="name">编程语言</span></a>
                </span>
            </span>

          <br>
            <span class="post-meta-item" title="本文字数">
              <span class="post-meta-item-icon">
                <i class="far fa-file-word"></i>
              </span>
                <span class="post-meta-item-text">本文字数：</span>
              <span>8.1k</span>
            </span>
            <span class="post-meta-item" title="阅读时长">
              <span class="post-meta-item-icon">
                <i class="far fa-clock"></i>
              </span>
                <span class="post-meta-item-text">阅读时长 &asymp;</span>
              <span>7 分钟</span>
            </span>
            <div class="post-description">verilog语法学习</div>

        </div>
      </header>

    
    
    
    <div class="post-body" itemprop="articleBody">

      
        <h2 id="前言">前言</h2>
<p>这是一种计算机硬件语言，是可以模拟计算机的一种仿真语言，语法上与 C 语言相似。本文主要是笔者为了学习《计算机组成原理》而去了解的一种语言</p>
<h3 id="介绍">介绍</h3>
<p><code>Verilog</code> 是一种硬件描述语言，用于数字电路的系统设计。可对算法级、门级、开关级等多种抽象设计层次进行建模</p>
<p>继承了C语言的多种操作符和结构，与另一种硬件描述语言 VHDL 相比，语法不是很严格，代码更加简洁，更容易上手</p>
<p><code>Verilog</code> 不仅定义了语法，还对语法结构都定义了清晰的仿真语义。因此， <code>Verilog</code> 编写的数字模型就能够使用 <code>Verilog</code> 仿真器进行验证</p>
<h3 id="verilog-环境搭配">Verilog 环境搭配</h3>
<p>在终端使用指令来安装</p>
<figure class="highlight bash"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">sudo apt-get install iverilog</span><br></pre></td></tr></table></figure>
<h3 id="配置-vscode">配置 vscode</h3>
<p>安装插件</p>
<ul>
<li><code>waveTrace</code> 插件</li>
<li><code>verilog-HDL</code> 插件</li>
<li><code>Verilog Format</code> 插件</li>
</ul>
<p>配置</p>
<ol>
<li>在 <code>linux</code> 上安装 <code>ctags</code></li>
<li>找到 <code>ctags</code> 的安装路径，将其添加到 <code>vscode</code> 的设置 <code>Verilog&gt;ctags:Path</code> 中</li>
<li>将 <code>vscode</code> 中设置的 <code>Verilog&gt;linting:Liner</code> 设置为 <code>iverilog</code></li>
<li>在 <code>vscode</code> 的设置 <code>verilog&gt;linting&gt;iverilog:Arguments</code> 中填入 <code>-i</code> ，然后就配置完成了</li>
</ol>
<h3 id="编译运行">编译运行</h3>
<p>对于 <code>verilog</code> 语言，文件的后缀是 <code>.v</code> ，并且需要专有的编译器来进行编译</p>
<figure class="highlight bash"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">iverilog xxx.v</span><br></pre></td></tr></table></figure>
<p>编译结束之后，会生成 <code>a.out</code> 文件，可以使用指令来指定输出的文件名称的。然后在终端输入</p>
<figure class="highlight bash"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">./a.out</span><br></pre></td></tr></table></figure>
<p>来运行</p>
<h2 id="设计方法">设计方法</h2>
<p><code>Verilog</code> 采取从上到下的设计方法。需要先定义顶层模块功能，进而分析要构成顶层模块的必要子模块，然后进一步对各个模块进行分解设计，直到到达无法进一步分解的底层功能块。可以把一个较大的系统，细化为多个小系统</p>
<p><img src="/Blog_NexT/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/vlg-design-method-1.png" alt="vlg-design-method-1.png"></p>
<h2 id="预编译指令">预编译指令</h2>
<p>与 C 语言不同的是， <code>verilog</code> 使用 <code>（反引号）来代替了 C 语言中的</code>#`</p>
<ul>
<li>
<p><code> `define</code> 定义</p>
</li>
<li>
<p><code> `undef</code> 取消定义</p>
</li>
<li>
<p><code> `ifdef</code> 判断是否定义</p>
</li>
<li>
<p><code> `ifndef</code> 判断是否未定义</p>
</li>
<li>
<p><code> `include</code> 包含某个模块/文件</p>
</li>
<li>
<p><code> `timescale</code> 将时间单位与实际时间相关联。该指令用于定义时延、仿真的单位和精度，格式如下</p>
  <figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="meta">`<span class="keyword">timescale</span> time_unit / time_precision</span></span><br></pre></td></tr></table></figure>
<p>其中</p>
<ul>
<li><code>time_unit</code> 表示时间的单位，由数字以及单位组成（s, ms, us, ns, ps, fs）。但是时间精度大小不能超过时间单位大小</li>
<li><code>time_precision</code> 表示时间的精度</li>
</ul>
</li>
<li>
<p>``default_nettype` 该指令用于为隐式的线网变量指定为线网类型，即将没有被声明的连线定义为线网类型，用法如下</p>
  <figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="meta">`<span class="keyword">default_nettype</span> wand </span></span><br></pre></td></tr></table></figure>
</li>
<li>
<p><code>resetall` 该编译器指令将所有的编译指令重新设置为缺省值，可以使得缺省连线类型为线网类型。加到模块最后时，可以将当前的 **</code>**timescale<code>取消防止进一步传递，只保证当前的 ``timescale</code> 在局部有效，避免 ``timescale` 的错误继承。</p>
</li>
<li>
<p>``celldefine` 将模块标记为单元模块，他们包含模块的定义</p>
</li>
<li>
<p>``endcelldefine` 结束单元模块</p>
</li>
<li>
<p>``unconnected_drive, **<code>**nounconnected_drive</code> 出现在这两个编译指令间的任何未连接的输入端口，为正偏电路状态或者为反偏电路状态</p>
</li>
</ul>
<h2 id="数据类型">数据类型</h2>
<p>数据类型总的上分两类</p>
<ul>
<li>线网类 <code>net</code> 类
<ul>
<li><code>wire</code> 线型——最常用</li>
<li><code>wand</code> 线与</li>
<li><code>wor</code> 线或</li>
<li><code>tri</code> 三态</li>
<li><code>triand</code> 三态与</li>
<li><code>trior</code> 三态或</li>
<li><code>tri0</code> 下拉电阻</li>
<li><code>tri1</code> 上拉电阻</li>
<li><code>trireg</code> 电容性电网</li>
<li><code>supply0</code> 地</li>
<li><code>supply1</code> 电源</li>
</ul>
</li>
<li>变量类 <code>variable</code> 类
<ul>
<li><code>reg</code> 寄存器类型——最常用</li>
<li><code>integer</code> 整型</li>
<li><code>real</code> 实型</li>
<li><code>time</code> 时间型</li>
<li><code>realtime</code> 实时时间型</li>
</ul>
</li>
</ul>
<p>因为连续赋值语句和过程赋值语句的激活特点不同，故而赋值目标特点也不同。前者不需要保存，后者需要保存，因此规定两种数据类型。 <code>net</code> 类用于连续赋值目标或者门原语的输出，且仿真时不需分配内存空间， <code>variable</code> 类用于过程赋值语句，且仿真时需要分配内存空间</p>
<p>将一个信号定义为 <code>net</code> 类型还是 <code>varibke</code> 类型，由以下两个方面决定</p>
<p><img src="/Blog_NexT/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/1713198541998.png" alt="1713198541998.png"></p>
<ol>
<li>对于端口信号来说， <code>input</code> 信号和 <code>inout</code> 信号必须定义为 <code>net</code> 类型的，而 <code>output</code> 信号可以是 <code>net</code> 类型也可以是 <code>varible</code> 类型，取决于如何赋值</li>
<li>使用何种赋值语句对该信号进行赋值。如果是连续赋值或者门原语句赋值或例化语句赋值，则定义为 <code>net</code> 型，如果是过程赋值则定义成 <code>varible</code> 型</li>
</ol>
<h3 id="线网wire">线网wire</h3>
<p>表示硬件单元之间的物理连线，由其连接的器件输出端连续驱动，如果没有驱动元件连接到线网类型，缺省一般为 <code>z</code></p>
<p>线网型还有其他数据类型，包括 <code>wand</code> ， <code>wor</code> ， <code>wri</code> ， <code>triand</code> ， <code>trior</code> ， <code>trireg</code> 等。这些数据类型用的频率不是很高</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span> interput;</span><br></pre></td></tr></table></figure>
<h3 id="寄存器reg">寄存器reg</h3>
<p>用来表示存储单元，会保持数据原有的值，直到被改写</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">ref</span> rax;</span><br></pre></td></tr></table></figure>
<p>在 <code>always</code> 块中，寄存器可能被综合成边沿触发器，在组合逻辑中可能被综合成 <code>wire</code> 型变量。寄存器不需要驱动源，也不一定需要时钟信号。在仿真时，寄存器的值可在任意时刻通过赋值操作进行改写。</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">reg</span> rstn ;</span><br><span class="line"><span class="keyword">initial</span> <span class="keyword">begin</span></span><br><span class="line">  rstn = <span class="number">1&#x27;b0</span>;</span><br><span class="line">  #<span class="number">100</span>;</span><br><span class="line">  rstn = <span class="number">1&#x27;b1</span>;</span><br><span class="line"><span class="keyword">end</span></span><br></pre></td></tr></table></figure>
<h3 id="向量">向量</h3>
<p>当位款大于 1 时， <code>wire</code> 或者 <code>reg</code> 可以声明为向量的形式，声明的形式为 <code>type[end:begin]</code> 其中是包含 <code>end</code> 和 <code>begin</code> 位的</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">reg</span>[<span class="number">7</span>:<span class="number">0</span>] num;    <span class="comment">//声明 8 位宽的寄存器 num</span></span><br></pre></td></tr></table></figure>
<p>对于上面的向量，我们可以指定某一位或若干相邻位，作为其他逻辑使用，使用的形式为 <code>data[begin:end]</code> 其中是包含 <code>end</code> 和 <code>begin</code> 位的</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span> [<span class="number">9</span>:<span class="number">0</span>] data_low = data[<span class="number">0</span>:<span class="number">9</span>] ;</span><br><span class="line">addr_temp[<span class="number">3</span>:<span class="number">2</span>] = addr[<span class="number">8</span>:<span class="number">7</span>] + <span class="number">1&#x27;b1</span> ;</span><br></pre></td></tr></table></figure>
<p><code>verilog</code> 支持指定位之后固定位宽的向量域选择访问</p>
<ul>
<li><code>[bit+:width]</code> 从起始 <code>bit</code> 位开始递增，位宽为 <code>width</code></li>
<li><code>[bit-:width]</code> 从起始 <code>bit</code> 开始递减，位宽为 <code>width</code></li>
</ul>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line">a = data1[<span class="number">31</span>-: <span class="number">8</span>] <span class="comment">// == data1[31, 24]</span></span><br><span class="line">a = data1[<span class="number">24</span>+: <span class="number">8</span>] <span class="comment">// == data1[31, 24]</span></span><br></pre></td></tr></table></figure>
<p>信号可以重新组合成新的向量，需要使用大括号</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span>[<span class="number">31</span>: <span class="number">0</span>] data1, data2;</span><br><span class="line"><span class="keyword">assign</span> data1 = &#123;byte1[<span class="number">0</span>][<span class="number">7</span>: <span class="number">0</span>], data1[<span class="number">31</span>: <span class="number">8</span>]&#125;; <span class="comment">// 数据拼接</span></span><br><span class="line"><span class="keyword">assign</span> data2 = &#123;<span class="number">32</span>&#123;<span class="number">1&#x27;b0</span>&#125;&#125;; <span class="comment">// 赋值</span></span><br></pre></td></tr></table></figure>
<h3 id="整数">整数</h3>
<p>使用 <code>integer</code> 表示。声明时不用指明位宽，位宽和编译器有关，一般为 <code>32bit</code>。 与 <code>reg</code> 的区别在于： <code>reg</code> 型变量为无符号数，而 <code>integer</code> 型变量为有符号数</p>
<p><code>integer</code> 可用来作为辅助信号</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">integer</span> j;</span><br><span class="line">...</span><br><span class="line"><span class="keyword">for</span> (j = <span class="number">0</span>; j &lt;= <span class="number">3</span>; j = j + <span class="number">1</span>) <span class="keyword">begin</span></span><br><span class="line">...</span><br><span class="line"><span class="keyword">end</span></span><br></pre></td></tr></table></figure>
<h3 id="整数数值格式">整数数值格式</h3>
<p>合法的数值格式有 4 种，包括十进制（d或D），十六进制（h或H），二进制（b或B），八进制（o或O），默认为十进制数据。数值可指明位宽，也可不指明</p>
<ul>
<li>
<p>无符号数表示格式为</p>
<blockquote>
<p>&lt;位宽&gt;’&lt;进制&gt;&lt;数字&gt;</p>
</blockquote>
</li>
<li>
<p>有符号数表示格式为，是用补码格式来表示的</p>
<blockquote>
<p>&lt;位宽&gt;’s&lt;进制&gt;&lt;数字&gt;</p>
</blockquote>
</li>
</ul>
<p>在数字的进制格式之前添加 <code>n'</code> 来指明是 <code>n</code> 位的数据，其中可以在每八位中间添加下划线，以此来增强代码可读性</p>
<p>如果不指明位宽，一般会根据编译器自动分频位宽，常见的为 <code>32bit</code> ，通常在数值前加符号表示负号</p>
<p>可以使用实数表示，也就是用小数表示，可以使用科学计数法。</p>
<h3 id="实数">实数</h3>
<p>使用 <code>real</code> 来声明，可用十进制或者科学计数法表示，实数声明不能带有范围，默认位 0 ，如果实数数据赋值给整数，会将数据截断</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br><span class="line">6</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">real</span> data1;</span><br><span class="line"><span class="keyword">integer</span> data2;</span><br><span class="line">...</span><br><span class="line">data1 = <span class="number">1</span>e3;</span><br><span class="line">data1 = <span class="number">12</span><span class="variable">.13</span>;</span><br><span class="line">data2 = data1; <span class="comment">// 12</span></span><br></pre></td></tr></table></figure>
<h3 id="时间">时间</h3>
<p><code>verilog</code> 使用特殊的时间寄存器 <code>time</code> 型变量，对仿真时间进行保存。宽度一般为 64 位，通过条用系统函数 <code>$time</code> 获取当前仿真时间</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">time</span> current;</span><br><span class="line">...</span><br><span class="line">current = <span class="built_in">$time</span>;</span><br></pre></td></tr></table></figure>
<h3 id="数组">数组</h3>
<p>在 <code>Verilog</code> 中允许声明 <code>reg</code> <code>wire</code> <code>integer</code> <code>time</code> <code>real</code> 及其向量类型的数组，数组中的每个元素都可以作为一个标量或者向量，以用样的方式来使用</p>
<p>声明的形式为 <code>data[end:begin]</code> 其中是包含 <code>end</code> 和 <code>begin</code> 的</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">integer</span> num[<span class="number">7</span>:<span class="number">0</span>]</span><br><span class="line">num[<span class="number">0</span>] = <span class="number">1</span>;</span><br></pre></td></tr></table></figure>
<h3 id="存储器">存储器</h3>
<p>存储器变量就是一种寄存器数组，可用来描述 <code>RAM</code> 或 <code>ROM</code> 的行为，使用 <code>reg</code> 变量来声明</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">reg</span> membit[<span class="number">0</span>: <span class="number">255</span>];</span><br><span class="line"><span class="keyword">reg</span>[<span class="number">7</span>: <span class="number">0</span>] mem[<span class="number">0</span>: <span class="number">1023</span>]</span><br><span class="line">mem[<span class="number">511</span>] = <span class="number">8&#x27;b0</span>;</span><br></pre></td></tr></table></figure>
<h3 id="参数">参数</h3>
<p>参数用来表示常量，用关键字 <code>parameter</code> 声明，只能赋值一次</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">parameter</span> data = <span class="number">32</span>‘<span class="number">8</span>bbb_bbbb;</span><br></pre></td></tr></table></figure>
<p>当参数只在某个模块内调用，需要使用 <code>localparameter</code> 来声明</p>
<h3 id="字符串">字符串</h3>
<p>字符串保存在 <code>reg</code> 类型中，每个字符占一个字节，所以寄存器变量的宽度应该足够大以不至于溢出</p>
<p>字符串是使用双引号包起来的字符队列，字符串不能多行书写，也不能包含回车符。实际上是把字符串作为字符的队列</p>
<h3 id="数值">数值</h3>
<p>有四种基本的值来表示硬件电路中的电平逻辑</p>
<ul>
<li>0：逻辑 0 或者假</li>
<li>1：逻辑 1 或者真</li>
<li>x 或 X：未知，意味着信号数值不确定，即在实际电路里，信号可能为 1，也可能为 0</li>
<li>z 或 Z：高阻，意味着信号处于高阻状态，常见于信号（input, reg）没有驱动时的逻辑结果。例如一个 <code>pad</code> 的 <code>input</code> 呈现高阻状态时，其逻辑值和上下拉的状态有关系。上拉则逻辑值为 1，下拉则为 0</li>
</ul>
<h3 id="逻辑值">逻辑值</h3>
<ul>
<li><code>1</code> 逻辑 1，高电平，数字 1</li>
<li><code>0</code> 逻辑 0，低电平，数字 0</li>
<li><code>x</code> 不确定</li>
<li><code>z</code> 高阻态</li>
</ul>
<h2 id="基础语法">基础语法</h2>
<h3 id="注释">注释</h3>
<p>使用 <code>//</code> 进行单行注释，使用 <code>/**/</code> 进行多行注释</p>
<h3 id="标识符与关键字">标识符与关键字</h3>
<p>标识符（identifier）可以是任意一组字母，数字， <strong><code>$</code></strong> 符号和 <strong><code>_</code></strong> (下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线，不能以数字或者 <code>$</code> 符开始。标识符是大小写敏感的。</p>
<p>关键字是 <code>verilog</code> 中预留的一些特殊标识符，关键字全部为小写</p>
<h3 id="if语句">if语句</h3>
<ul>
<li><code>if(condition)...</code></li>
<li><code>if(condition)...else...</code></li>
<li><code>if(condition1)...else if(condition2)...</code></li>
<li><code>if(condition1)...else if(condition2)...else...</code></li>
</ul>
<p>需要注意的是，在使用 <code>if</code> 语句设计组合电路时，如果条件不完整，会综合出寄存器，有两种使条件完整的方法</p>
<ol>
<li>加 <code>else</code></li>
<li>设定初始值</li>
</ol>
<p>计算表达式 <code>condition</code> 可以是任意形式的表达式，条件表达式的结果只有 0 或 1，如果计算表达式的结果为 0，则条件表达式的值为 0，否则为 1</p>
<h3 id="case语句">case语句</h3>
<p>格式为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">case</span> (state)</span><br><span class="line"><span class="number">1</span>: ...;</span><br><span class="line"><span class="number">2</span>: ...;</span><br><span class="line"><span class="keyword">default</span>:...</span><br><span class="line"><span class="keyword">endcase</span></span><br></pre></td></tr></table></figure>
<p>与 C 语言类似，同时也可以没有 <code>default</code> 语句</p>
<h3 id="描述方式">描述方式</h3>
<ul>
<li>结构化描述，全部用门原语和底层模块调用</li>
<li>数据流级描述，全部使用 <code>assign</code> 语句</li>
<li>行为级描述，全部使用 <code>always</code> 语句配合 <code>if</code> 和 <code>case</code> 语句</li>
<li>RTL 级别描述方式，数据流级+行为级，可综合</li>
</ul>
<p>而实际的描述是三种混合的</p>
<h3 id="打印输出">打印输出</h3>
<ul>
<li>
<p><code>$display</code> 使用方法和 C 语言中的 printf 函数非常类似，可以直接打印字符串，也可以在字符串中指定变量的格式对相关变量进行打印。如果没有指定变量的显示格式，变量值会根据在字符串的位置显示出来，相当于参与了字符串连接。</p>
<p>如果没有指定格式， <code>$display</code> 默认显示是十进制。 <code>$displayb</code> , <code>$displayo</code> , <code>$displayh</code> 显示格式分别为二进制、八进制、十六进制。同理也有 <code>$writeb</code> , <code>$writeo</code> , <code>$writeh</code>, <code>$strobeb</code> 等。</p>
<p>下表是常用的格式说明</p>
</li>
<li>
<p><code>$write</code></p>
</li>
<li>
<p><code>$strobe</code></p>
</li>
<li>
<p><code>$monitor</code></p>
</li>
</ul>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="built_in">$display</span>(<span class="string">&quot;This is a test.&quot;</span>);   <span class="comment">//直接打印字符串</span></span><br><span class="line"><span class="built_in">$display</span>(<span class="string">&quot;This is a test number: %b.&quot;</span>, num); <span class="comment">//打印变量 num 为二进制格式</span></span><br><span class="line"><span class="built_in">$display</span>(<span class="string">&quot;This is a test number: &quot;</span>, num, <span class="string">&quot;!!!&quot;</span>);</span><br></pre></td></tr></table></figure>
<h3 id="时延">时延</h3>
<p>连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时，时延一般是不可综合的，寄存器的时延也是可以控制的，连续赋值时延分为三种</p>
<ul>
<li>
<p>普通赋值时延</p>
  <figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span> Z, A, B;</span><br><span class="line"><span class="keyword">assign</span> #<span class="number">10</span> Z = A &amp; B;</span><br></pre></td></tr></table></figure>
</li>
<li>
<p>隐式时延</p>
  <figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span> A, B;</span><br><span class="line"><span class="keyword">wire</span> #<span class="number">10</span> Z = A &amp; B;</span><br></pre></td></tr></table></figure>
</li>
<li>
<p>声明时延</p>
  <figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">wire</span> A, B;</span><br><span class="line"><span class="keyword">wire</span> #<span class="number">10</span> Z;</span><br><span class="line"><span class="keyword">assign</span> Z = A &amp; B;</span><br></pre></td></tr></table></figure>
</li>
</ul>
<p><strong>惯性时延</strong></p>
<p>对于上述的代码，当在延时的过程中， <code>A</code> 和 <code>B</code> 的值又发生了一次变化，那么计算的新值 <code>Z</code> 会取最新的 <code>A</code> 和 <code>B</code> 进行计算</p>
<h2 id="表达式">表达式</h2>
<p>表达式由操作数和操作符构成，目的是根据操作符的意义得到一个计算结果，表达式可以在出现数值的任何地方使用，由于很多语法是与 C 语言几乎一致的，所以这里就只介绍一些没见过的</p>
<p>需要注意的是， <code>verilog</code> 中的逻辑值有三个状态 <code>0</code> 和 <code>1</code> ， <code>x</code> 。其中 <code>x</code> 就是不确定值</p>
<h3 id="等价运算符">等价运算符</h3>
<ul>
<li><code>=</code></li>
<li><code>!=</code></li>
<li><code>===</code></li>
<li><code>!==</code></li>
</ul>
<p>对于后两个，它在对操作数进行比较时对某些位的不定值 <code>x</code> 和高阻值 <code>z</code> 也进行比较，两个操作数必需完全一致，其结果才是1，否则为0</p>
<p>算符常用于 <code>case</code> 表达式的判别,所以又称为&quot;case等式运算符&quot;</p>
<p>这四个等式运算符的优先级别是相同的</p>
<h3 id="移位运算">移位运算</h3>
<ul>
<li><code>&gt;&gt;</code> 左移</li>
<li><code>&lt;&lt;</code> 右移</li>
<li><code>&gt;&gt;&gt;</code> 算术左移</li>
<li><code>&lt;&lt;&lt;</code> 算术右移</li>
</ul>
<p><strong>注意</strong></p>
<ul>
<li>移位运算的操作数是一位或者多位二进制数</li>
<li>向左或者向右移动 <code>n</code> 位</li>
<li>只有对有符号数的算数右移自动补符号位，其它均补 0</li>
</ul>
<h3 id="按位运算符">按位运算符</h3>
<ul>
<li><code>~</code> 按位取反</li>
<li><code>&amp;</code> 按位与</li>
<li><code>|</code>  或</li>
<li><code>^</code> 异或</li>
<li><code>^~</code> 或者 <code>~^</code> 同或</li>
</ul>
<p><strong>注意</strong></p>
<ol>
<li>按位运算的操作数是 1 位或者多位二进制数</li>
<li>如果操作数的位宽不同，位宽小的会自动在左端补 0</li>
<li>结果与操作数的位宽相同</li>
</ol>
<h3 id="缩减运算符">缩减运算符</h3>
<ul>
<li><code>&amp;</code> 与</li>
<li><code>~&amp;</code> 与非</li>
<li><code>|</code>  或</li>
<li><code>~|</code> 或非</li>
<li><code>^</code> 异或</li>
<li><code>^~</code> 或者 <code>~^</code> 同或</li>
</ul>
<p><strong>注意</strong></p>
<ol>
<li>缩减运算符的操作数是 1 位或者多位二进制数</li>
<li>缩减运算符的操作数只有一个，将该数的各位自左至右进行逻辑运算，结果只有一位</li>
</ol>
<h3 id="拼接运算符">拼接运算符</h3>
<p>使用 <code>&#123;&#125;</code> 进行运算符的拼接，可以将两个信号接在一起</p>
<h3 id="拼接复制运算符">拼接复制运算符</h3>
<p>使用 <code>&#123;n&#123;&#125;&#125;</code> 运算符实现</p>
<p>可以将第二个括号内的操作数复制 <code>n</code> 次然后拼接</p>
<p>与上述拼接运算符可以组合使用，例如</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">A = &#123;<span class="number">2</span>&#123;B, C, D&#125;, E, F&#125;;</span><br></pre></td></tr></table></figure>
<h2 id="模块">模块</h2>
<h3 id="声明">声明</h3>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br><span class="line">4</span><br><span class="line">5</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">module</span> module_name(端口列表);</span><br><span class="line">[端口信号声明];</span><br><span class="line">[参数声明];</span><br><span class="line">内部信号声明\底层模块或门源语调用\<span class="keyword">assign</span>语句\<span class="keyword">always</span>语句</span><br><span class="line"><span class="keyword">endmodule</span>;</span><br></pre></td></tr></table></figure>
<p>其中</p>
<ul>
<li>端口列表是指电路的输入，输出信号的名称列表，信号名由用户指定，中间用逗号隔开</li>
<li>端口信号声明是要说明端口信号的输入输出属性，信号的数据类型，以及信号的位宽。输入输出属性有 <code>input</code> ， <code>output</code> ， <code>inout</code> 三种，信号的数据类型通常用 <code>wire</code> 和 <code>reg</code> 两种，信号的位宽用 <code>[begin:end]</code> 表示。同一类信号之间用逗号隔开</li>
<li>参数声明需要说明参数的名称和初值</li>
<li>参数声明中，如果位宽不做说明，默认是 1 位</li>
<li>数据类型不做声明，默认是 <code>wire</code> 类型</li>
</ul>
<h3 id="assign语句">assign语句</h3>
<p><code>assign</code> 语句称作连续赋值语句，基本格式为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">assign</span> dst = src;</span><br></pre></td></tr></table></figure>
<p>之所是是连续赋值语句，就是因为其总是处于激活状态，一旦 <code>src</code> 表达式中的操作数有更改，就会立即进行计算和赋值</p>
<p>赋值目标 <code>dst</code> 必须是 <code>wire</code> 类型的，表示电路之间的连线</p>
<h3 id="always语句块">always语句块</h3>
<p><code>always</code> 称为过程块，基本格式为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">always</span> @(敏感信号条件表)</span><br><span class="line"> 各类顺序语句</span><br></pre></td></tr></table></figure>
<p><strong>特点</strong></p>
<ul>
<li><code>always</code> 语句本身不是单一的有意义的一条语句，而是和下面的语句一起构成一个语句块，所以叫做过程块。过程块中的赋值语句就叫做过程赋值语句</li>
<li>该语句块不是总处于激活的状态的，当满足激活条件才会执行，否则被挂起，挂起时该语句块不执行</li>
<li>赋值目标必须是 <code>reg</code> 类型的</li>
<li>激活条件由敏感信号条件表决定的，当敏感条件满足时，过程块激活。其中敏感条件有两种
<ul>
<li>边沿敏感：
<ul>
<li><code>posedge signalName</code> 信号上升沿到来</li>
<li><code>negedge signalName</code> 信号下降沿到来</li>
</ul>
</li>
<li>电平敏感
<ul>
<li><code>(signalNameList)</code> 信号列表中任意一个信号有电平变化就会执行代码块，其中信号名之间用逗号或者 <code>or</code> 来隔开</li>
</ul>
</li>
</ul>
</li>
<li>在 <code>always</code> 中还可以使用 <code>if</code> ， <code>else</code> ， <code>for</code> 循环等语句</li>
</ul>
<h3 id="assign与always的区别">assign与always的区别</h3>
<ul>
<li>连续赋值语句总是处于激活状态，只要有操作数变化就马上进行计算和赋值</li>
<li>过程赋值语句只有当激活该过程时，才会进行计算和赋值，如果该过程不被激活，即使操作数发生变化也不会计算和赋值</li>
<li><code>verilog</code> 规定 <code>assign</code> 中的赋值目标必须是 <code>wire</code> 类型，而且 <code>always</code> 语句中的赋值目标必须是 <code>reg</code> 类型的</li>
<li><code>always</code> 中还可以使用 <code>if</code> ， <code>else</code> ， <code>for</code> 循环等语句，但是 <code>assign</code> 不能使用</li>
<li><code>always</code> 中如果有多条语句必须使用 <code>begin</code> 和 <code>end</code> 包括起来，但是 <code>assign</code> 中没有</li>
</ul>
<h3 id="initial语句">initial语句</h3>
<p>从 0 时刻开始执行，只执行一次，多个 <code>initial</code> 块之间是相互独立的，如果有多条语句，就需要使用 <code>begin</code> 和 <code>end</code> 包括起来。</p>
<p>理论上讲是不可综合的，多用于初始化和信号检测等， <code>initial</code> 中的语句是顺序执行的</p>
<h3 id="底层模块的调用">底层模块的调用</h3>
<p>调用底层模块需要使用 ``include “xx.v”` 语句来调用，需要将对应的模块实例化，并且调用时实例化名称不能省略</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">xx a(ports);</span><br></pre></td></tr></table></figure>
<p>调用底层模块时，需要把对应的端口的输入输出填写，所以就需要端口映射，有两种方法</p>
<ul>
<li>端口名关联法（命名法）
<ul>
<li><code>(.底层端口名1(外接信号名1), .底层端口名2(外接信号名2), ...)</code></li>
<li>不需要按照底层模块信号列表顺序书写</li>
</ul>
</li>
<li>位置关联法（顺序法）
<ul>
<li><code>(外接口信号1, 外接口信号2)</code></li>
<li>必须严格按照底层模块端口信号列表顺序书写</li>
</ul>
</li>
</ul>
<h3 id="门原语调用">门原语调用</h3>
<p><code>verilog</code> 中提供了已经设计好的门，称为门原语，一共有 12 个。</p>
<ol>
<li>这些门可以直接调用</li>
<li>与底层模块不一样的地方在于，调用时，实例名可以省略</li>
<li>端口连接只能采取顺序法，输出在前，输入在后。</li>
</ol>
<p><strong>普通门</strong></p>
<ul>
<li><code>and</code> 与</li>
<li><code>or</code> 或</li>
<li><code>xor</code> 异或</li>
<li><code>nand</code> 与非</li>
<li><code>nor</code> 或非</li>
<li><code>xnor</code> 同或</li>
</ul>
<p>使用方式为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">and</span>(out, in1, in2);</span><br></pre></td></tr></table></figure>
<p>第一个是输出，其余是输入，系统输入数量不限</p>
<p><strong>非门和缓冲门</strong></p>
<ul>
<li><code>not</code> 非门</li>
<li><code>buf</code> 缓冲门</li>
</ul>
<p>其中使用方式为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line"><span class="keyword">not</span>(out1, in);</span><br></pre></td></tr></table></figure>
<p>前面是输出，最后一个是输入，其中输出的数量不限制</p>
<p><strong>三态门</strong></p>
<ul>
<li><code>bufif1</code> 控制端 1 有效缓冲器</li>
<li><code>bufif0</code> 控制端 0 有效缓冲器</li>
<li><code>notif1</code> 控制端 1 有效非门</li>
<li><code>notif1</code> 控制端 0 有效非门</li>
</ul>
<p>使用方式都为</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br></pre></td><td class="code"><pre><span class="line">bufif b1(out, in, ctrl);</span><br></pre></td></tr></table></figure>
<p>端口列表中，前面是输出，中间是输入，最后是使能端口，输出个数不限</p>
<h2 id="阻塞赋值和非阻塞赋值">阻塞赋值和非阻塞赋值</h2>
<h3 id="阻塞赋值">阻塞赋值</h3>
<p>使用 <code>=</code> 来表示阻塞赋值运算符，如下的例子</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line">data1 = a;</span><br><span class="line">data2 = a &amp; data1;</span><br><span class="line">data3 = data1 | data2;</span><br></pre></td></tr></table></figure>
<p>其中的运行顺序就是</p>
<ol>
<li>先计算 <code>a</code> 直接赋值给 <code>data1</code></li>
<li>计算 <code>a &amp; data1</code> 直接赋值给 <code>data2</code></li>
<li>计算 <code>data1 | data2</code> 直接赋值给 <code>data3</code></li>
</ol>
<h3 id="非阻塞赋值">非阻塞赋值</h3>
<p>使用 <code>&lt;=</code> 来表示非阻塞运算符，对于上述的例子</p>
<figure class="highlight verilog"><table><tr><td class="gutter"><pre><span class="line">1</span><br><span class="line">2</span><br><span class="line">3</span><br></pre></td><td class="code"><pre><span class="line">data1 &lt;= a;</span><br><span class="line">data2 &lt;= a &amp; data1;</span><br><span class="line">data3 &lt;= data1 | data2;</span><br></pre></td></tr></table></figure>
<p>其中运行顺序是</p>
<ol>
<li>先计算 <code>a</code> 不赋值</li>
<li>计算 <code>a &amp; data1</code> 不赋值</li>
<li>计算 <code>data1 | data2</code> 不赋值</li>
</ol>
<p>过程结束，然后进行赋值操作</p>
<ol>
<li>赋值给 <code>data1</code></li>
<li>赋值给 <code>data2</code></li>
<li>赋值给 <code>data3</code></li>
</ol>
<h3 id="应用">应用</h3>
<ul>
<li>设计组合电路时，常使用阻塞赋值</li>
<li>设计时序电路时，常使用非阻塞赋值</li>
<li>但是并不绝对</li>
<li>不建议在 <code>always</code> 中混合使用阻塞赋值和非阻塞赋值</li>
</ul>

    </div>

    
    
    
        

<div>
<ul class="post-copyright">
  <li class="post-copyright-author">
    <strong>本文作者： </strong>落
  </li>
  <li class="post-copyright-link">
    <strong>本文链接：</strong>
    <a href="https://luo25177.github.io/2024/04/16/verilog%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95/" title="verilog基础语法">https://luo25177.github.io/2024/04/16/verilog基础语法/</a>
  </li>
  <li class="post-copyright-license">
    <strong>版权声明： </strong>本博客所有文章除特别声明外，均采用 <a href="https://creativecommons.org/licenses/by-nc-sa/4.0/" rel="noopener" target="_blank"><i class="fab fa-fw fa-creative-commons"></i>BY-NC-SA</a> 许可协议。转载请注明出处！
  </li>
</ul>
</div>


      <footer class="post-footer">
          <div class="post-tags">
              <a href="/Blog_NexT/tags/verilog/" rel="tag"># verilog</a>
              <a href="/Blog_NexT/tags/%E8%AE%A1%E7%AE%97%E6%9C%BA/" rel="tag"># 计算机</a>
          </div>

        


        
    <div class="post-nav">
      <div class="post-nav-item">
    <a href="/Blog_NexT/2024/04/11/es%E5%9F%BA%E7%A1%80/" rel="prev" title="es基础">
      <i class="fa fa-chevron-left"></i> es基础
    </a></div>
      <div class="post-nav-item">
    <a href="/Blog_NexT/2024/04/17/python%E5%9F%BA%E7%A1%80%E5%AD%A6%E4%B9%A0/" rel="next" title="python基础学习">
      python基础学习 <i class="fa fa-chevron-right"></i>
    </a></div>
    </div>
      </footer>
    
  </article>
  
  
  



          </div>
          

<script>
  window.addEventListener('tabs:register', () => {
    let { activeClass } = CONFIG.comments;
    if (CONFIG.comments.storage) {
      activeClass = localStorage.getItem('comments_active') || activeClass;
    }
    if (activeClass) {
      let activeTab = document.querySelector(`a[href="#comment-${activeClass}"]`);
      if (activeTab) {
        activeTab.click();
      }
    }
  });
  if (CONFIG.comments.storage) {
    window.addEventListener('tabs:click', event => {
      if (!event.target.matches('.tabs-comment .tab-content .tab-pane')) return;
      let commentClass = event.target.classList[1];
      localStorage.setItem('comments_active', commentClass);
    });
  }
</script>

        </div>
          
  
  <div class="toggle sidebar-toggle">
    <span class="toggle-line toggle-line-first"></span>
    <span class="toggle-line toggle-line-middle"></span>
    <span class="toggle-line toggle-line-last"></span>
  </div>

  <aside class="sidebar">
    <div class="sidebar-inner">

      <ul class="sidebar-nav motion-element">
        <li class="sidebar-nav-toc">
          文章目录
        </li>
        <li class="sidebar-nav-overview">
          站点概览
        </li>
      </ul>

      <!--noindex-->
      <div class="post-toc-wrap sidebar-panel">
          <div class="post-toc motion-element"><ol class="nav"><li class="nav-item nav-level-2"><a class="nav-link" href="#%E5%89%8D%E8%A8%80"><span class="nav-number">1.</span> <span class="nav-text">前言</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E4%BB%8B%E7%BB%8D"><span class="nav-number">1.1.</span> <span class="nav-text">介绍</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#verilog-%E7%8E%AF%E5%A2%83%E6%90%AD%E9%85%8D"><span class="nav-number">1.2.</span> <span class="nav-text">Verilog 环境搭配</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%85%8D%E7%BD%AE-vscode"><span class="nav-number">1.3.</span> <span class="nav-text">配置 vscode</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%BC%96%E8%AF%91%E8%BF%90%E8%A1%8C"><span class="nav-number">1.4.</span> <span class="nav-text">编译运行</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E8%AE%BE%E8%AE%A1%E6%96%B9%E6%B3%95"><span class="nav-number">2.</span> <span class="nav-text">设计方法</span></a></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E9%A2%84%E7%BC%96%E8%AF%91%E6%8C%87%E4%BB%A4"><span class="nav-number">3.</span> <span class="nav-text">预编译指令</span></a></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E6%95%B0%E6%8D%AE%E7%B1%BB%E5%9E%8B"><span class="nav-number">4.</span> <span class="nav-text">数据类型</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%BA%BF%E7%BD%91wire"><span class="nav-number">4.1.</span> <span class="nav-text">线网wire</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AF%84%E5%AD%98%E5%99%A8reg"><span class="nav-number">4.2.</span> <span class="nav-text">寄存器reg</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%90%91%E9%87%8F"><span class="nav-number">4.3.</span> <span class="nav-text">向量</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B4%E6%95%B0"><span class="nav-number">4.4.</span> <span class="nav-text">整数</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B4%E6%95%B0%E6%95%B0%E5%80%BC%E6%A0%BC%E5%BC%8F"><span class="nav-number">4.5.</span> <span class="nav-text">整数数值格式</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AE%9E%E6%95%B0"><span class="nav-number">4.6.</span> <span class="nav-text">实数</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%97%B6%E9%97%B4"><span class="nav-number">4.7.</span> <span class="nav-text">时间</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B0%E7%BB%84"><span class="nav-number">4.8.</span> <span class="nav-text">数组</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AD%98%E5%82%A8%E5%99%A8"><span class="nav-number">4.9.</span> <span class="nav-text">存储器</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%8F%82%E6%95%B0"><span class="nav-number">4.10.</span> <span class="nav-text">参数</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%AD%97%E7%AC%A6%E4%B8%B2"><span class="nav-number">4.11.</span> <span class="nav-text">字符串</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%95%B0%E5%80%BC"><span class="nav-number">4.12.</span> <span class="nav-text">数值</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%80%BB%E8%BE%91%E5%80%BC"><span class="nav-number">4.13.</span> <span class="nav-text">逻辑值</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E5%9F%BA%E7%A1%80%E8%AF%AD%E6%B3%95"><span class="nav-number">5.</span> <span class="nav-text">基础语法</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%B3%A8%E9%87%8A"><span class="nav-number">5.1.</span> <span class="nav-text">注释</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%A0%87%E8%AF%86%E7%AC%A6%E4%B8%8E%E5%85%B3%E9%94%AE%E5%AD%97"><span class="nav-number">5.2.</span> <span class="nav-text">标识符与关键字</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#if%E8%AF%AD%E5%8F%A5"><span class="nav-number">5.3.</span> <span class="nav-text">if语句</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#case%E8%AF%AD%E5%8F%A5"><span class="nav-number">5.4.</span> <span class="nav-text">case语句</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%8F%8F%E8%BF%B0%E6%96%B9%E5%BC%8F"><span class="nav-number">5.5.</span> <span class="nav-text">描述方式</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%89%93%E5%8D%B0%E8%BE%93%E5%87%BA"><span class="nav-number">5.6.</span> <span class="nav-text">打印输出</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%97%B6%E5%BB%B6"><span class="nav-number">5.7.</span> <span class="nav-text">时延</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E8%A1%A8%E8%BE%BE%E5%BC%8F"><span class="nav-number">6.</span> <span class="nav-text">表达式</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%AD%89%E4%BB%B7%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="nav-number">6.1.</span> <span class="nav-text">等价运算符</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%A7%BB%E4%BD%8D%E8%BF%90%E7%AE%97"><span class="nav-number">6.2.</span> <span class="nav-text">移位运算</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%8C%89%E4%BD%8D%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="nav-number">6.3.</span> <span class="nav-text">按位运算符</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E7%BC%A9%E5%87%8F%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="nav-number">6.4.</span> <span class="nav-text">缩减运算符</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%8B%BC%E6%8E%A5%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="nav-number">6.5.</span> <span class="nav-text">拼接运算符</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E6%8B%BC%E6%8E%A5%E5%A4%8D%E5%88%B6%E8%BF%90%E7%AE%97%E7%AC%A6"><span class="nav-number">6.6.</span> <span class="nav-text">拼接复制运算符</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E6%A8%A1%E5%9D%97"><span class="nav-number">7.</span> <span class="nav-text">模块</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%A3%B0%E6%98%8E"><span class="nav-number">7.1.</span> <span class="nav-text">声明</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#assign%E8%AF%AD%E5%8F%A5"><span class="nav-number">7.2.</span> <span class="nav-text">assign语句</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#always%E8%AF%AD%E5%8F%A5%E5%9D%97"><span class="nav-number">7.3.</span> <span class="nav-text">always语句块</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#assign%E4%B8%8Ealways%E7%9A%84%E5%8C%BA%E5%88%AB"><span class="nav-number">7.4.</span> <span class="nav-text">assign与always的区别</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#initial%E8%AF%AD%E5%8F%A5"><span class="nav-number">7.5.</span> <span class="nav-text">initial语句</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%BA%95%E5%B1%82%E6%A8%A1%E5%9D%97%E7%9A%84%E8%B0%83%E7%94%A8"><span class="nav-number">7.6.</span> <span class="nav-text">底层模块的调用</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%97%A8%E5%8E%9F%E8%AF%AD%E8%B0%83%E7%94%A8"><span class="nav-number">7.7.</span> <span class="nav-text">门原语调用</span></a></li></ol></li><li class="nav-item nav-level-2"><a class="nav-link" href="#%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC%E5%92%8C%E9%9D%9E%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC"><span class="nav-number">8.</span> <span class="nav-text">阻塞赋值和非阻塞赋值</span></a><ol class="nav-child"><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC"><span class="nav-number">8.1.</span> <span class="nav-text">阻塞赋值</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E9%9D%9E%E9%98%BB%E5%A1%9E%E8%B5%8B%E5%80%BC"><span class="nav-number">8.2.</span> <span class="nav-text">非阻塞赋值</span></a></li><li class="nav-item nav-level-3"><a class="nav-link" href="#%E5%BA%94%E7%94%A8"><span class="nav-number">8.3.</span> <span class="nav-text">应用</span></a></li></ol></li></ol></div>
      </div>
      <!--/noindex-->

      <div class="site-overview-wrap sidebar-panel">
        <div class="site-author motion-element" itemprop="author" itemscope itemtype="http://schema.org/Person">
    <img class="site-author-image" itemprop="image" alt="落"
      src="/Blog_NexT/images/avatar.jpg">
  <p class="site-author-name" itemprop="name">落</p>
  <div class="site-description" itemprop="description">茶凉言尽，月上柳梢</div>
</div>
<div class="site-state-wrap motion-element">
  <nav class="site-state">
      <div class="site-state-item site-state-posts">
          <a href="/Blog_NexT/archives/">
        
          <span class="site-state-item-count">108</span>
          <span class="site-state-item-name">日志</span>
        </a>
      </div>
      <div class="site-state-item site-state-categories">
            <a href="/Blog_NexT/categories/">
          
        <span class="site-state-item-count">17</span>
        <span class="site-state-item-name">分类</span></a>
      </div>
      <div class="site-state-item site-state-tags">
            <a href="/Blog_NexT/tags/">
          
        <span class="site-state-item-count">95</span>
        <span class="site-state-item-name">标签</span></a>
      </div>
  </nav>
</div>
  <div class="links-of-author motion-element">
      <span class="links-of-author-item">
        <a href="https://github.com/Luo25177" title="GitHub → https:&#x2F;&#x2F;github.com&#x2F;Luo25177" rel="noopener" target="_blank"><i class="fab fa-github fa-fw"></i>GitHub</a>
      </span>
      <span class="links-of-author-item">
        <a href="mailto:beloved25177@126.com" title="E-Mail → mailto:beloved25177@126.com" rel="noopener" target="_blank"><i class="fa fa-envelope fa-fw"></i>E-Mail</a>
      </span>
  </div>



      </div>

    </div>
  </aside>
  <div id="sidebar-dimmer"></div>


      </div>
    </main>

    <footer class="footer">
      <div class="footer-inner">
        

        

<div class="copyright">
  
  &copy; 2024 – 
  <span itemprop="copyrightYear">2025</span>
  <span class="with-love">
    <i class="fa fa-heart"></i>
  </span>
  <span class="author" itemprop="copyrightHolder">落</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-chart-area"></i>
    </span>
    <span title="站点总字数">1.5m</span>
    <span class="post-meta-divider">|</span>
    <span class="post-meta-item-icon">
      <i class="fa fa-coffee"></i>
    </span>
    <span title="站点阅读时长">22:33</span>
  <img src="https://gcore.jsdelivr.net/gh/CNhuazhu/TuChuang4/blog/备案图标.png">
  <a href="http://www.beian.miit.gov.cn/" target="_blank">豫ICP备2024056598号-1</a>
</div>

        








      </div>
    </footer>
  </div>

  
  <script src="/Blog_NexT/lib/anime.min.js"></script>
  <script src="/Blog_NexT/lib/velocity/velocity.min.js"></script>
  <script src="/Blog_NexT/lib/velocity/velocity.ui.min.js"></script>

<script src="/Blog_NexT/js/utils.js"></script>

<script src="/Blog_NexT/js/motion.js"></script>


<script src="/Blog_NexT/js/schemes/pisces.js"></script>


<script src="/Blog_NexT/js/next-boot.js"></script>




  




  
<script src="/Blog_NexT/js/local-search.js"></script>













  

  
      
<link rel="stylesheet" href="//cdn.jsdelivr.net/npm/katex@0/dist/katex.min.css">
  <script src="//cdn.jsdelivr.net/npm/katex@0/dist/contrib/copy-tex.min.js"></script>
  <link rel="stylesheet" href="//cdn.jsdelivr.net/npm/katex@0/dist/contrib/copy-tex.min.css">


  

</body>
</html>
