#if !defined(RTE_VSSP_TYPE_H)
#define RTE_VSSP_TYPE_H

/**
 * \file
 *
 * \brief AUTOSAR Rte
 *
 * This file contains the implementation of the AUTOSAR
 * module Rte.
 *
 * \author Elektrobit Automotive GmbH, 91058 Erlangen, Germany
 *
 * Copyright 2005 - 2013 Elektrobit Automotive GmbH
 * All rights exclusively reserved for Elektrobit Automotive GmbH,
 * unless expressly agreed to otherwise.
 */

 /*
  * This file contains the application-specific types for component type VSSP
  *
  * This file has been automatically generated by
  * EB tresos AutoCore Rte Generator Version 6.1.57
  * on Mon Nov 03 12:24:32 CET 2014. !!!IGNORE-LINE!!!
  */

 /* \addtogroup Rte Runtime Environment
  * @{ */

/*==================[inclusions]=============================================*/

#ifdef __cplusplus
extern "C" {
#endif /* __cplusplus */

#include <Rte_Type.h>         /* RTE types header file */

/*==================[macros]=================================================*/

/*------------------[enumeration constants]----------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef VSCtl_bAcvTqWhlPTMinSat_Non_demande
#define VSCtl_bAcvTqWhlPTMinSat_Non_demande 0U
#endif /* VSCtl_bAcvTqWhlPTMinSat_Non_demande */

#ifndef VSCtl_bAcvTqWhlPTMinSat_Demande
#define VSCtl_bAcvTqWhlPTMinSat_Demande 1U
#endif /* VSCtl_bAcvTqWhlPTMinSat_Demande */

#ifndef VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif
#define VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqCkEfcMax_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif
#define VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqCkEfcMax_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif
#define VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqCkEfcMin_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif
#define VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqCkEfcMin_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif
#define VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqWhlPTMax_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif
#define VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqWhlPTMax_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif
#define VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqWhlPTMin_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif
#define VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqWhlPTMin_Couple_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPt_Couple_non_effectif
#define VSCtl_bCtlEfc_tqWhlPt_Couple_non_effectif 0U
#endif /* VSCtl_bCtlEfc_tqWhlPt_Couple_non_effectif */

#ifndef VSCtl_bCtlEfc_tqWhlPt_Couple_effectif
#define VSCtl_bCtlEfc_tqWhlPt_Couple_effectif 1U
#endif /* VSCtl_bCtlEfc_tqWhlPt_Couple_effectif */

#ifndef VSCtl_bInhRecup_Pas_d_inhibition_de_la_recuperation
#define VSCtl_bInhRecup_Pas_d_inhibition_de_la_recuperation 0U
#endif /* VSCtl_bInhRecup_Pas_d_inhibition_de_la_recuperation */

#ifndef VSCtl_bInhRecup_Demande_d_inhibition_de_la_recuperation
#define VSCtl_bInhRecup_Demande_d_inhibition_de_la_recuperation 1U
#endif /* VSCtl_bInhRecup_Demande_d_inhibition_de_la_recuperation */

#ifndef VSCtl_noGearReqMax_Rapport_de_repli_bas
#define VSCtl_noGearReqMax_Rapport_de_repli_bas 0U
#endif /* VSCtl_noGearReqMax_Rapport_de_repli_bas */

#ifndef VSCtl_noGearReqMax__1er_rapport
#define VSCtl_noGearReqMax__1er_rapport 1U
#endif /* VSCtl_noGearReqMax__1er_rapport */

#ifndef VSCtl_noGearReqMax__2eme_rapport
#define VSCtl_noGearReqMax__2eme_rapport 2U
#endif /* VSCtl_noGearReqMax__2eme_rapport */

#ifndef VSCtl_noGearReqMax__3eme_rapport
#define VSCtl_noGearReqMax__3eme_rapport 3U
#endif /* VSCtl_noGearReqMax__3eme_rapport */

#ifndef VSCtl_noGearReqMax__4eme_rapport
#define VSCtl_noGearReqMax__4eme_rapport 4U
#endif /* VSCtl_noGearReqMax__4eme_rapport */

#ifndef VSCtl_noGearReqMax__5eme_rapport
#define VSCtl_noGearReqMax__5eme_rapport 5U
#endif /* VSCtl_noGearReqMax__5eme_rapport */

#ifndef VSCtl_noGearReqMax__6eme_rapport
#define VSCtl_noGearReqMax__6eme_rapport 6U
#endif /* VSCtl_noGearReqMax__6eme_rapport */

#ifndef VSCtl_noGearReqMax__7eme_rapport
#define VSCtl_noGearReqMax__7eme_rapport 7U
#endif /* VSCtl_noGearReqMax__7eme_rapport */

#ifndef VSCtl_noGearReqMax__8eme_rapport
#define VSCtl_noGearReqMax__8eme_rapport 8U
#endif /* VSCtl_noGearReqMax__8eme_rapport */

#ifndef VSCtl_noGearReqMax_Rapport_de_repli_haut
#define VSCtl_noGearReqMax_Rapport_de_repli_haut 15U
#endif /* VSCtl_noGearReqMax_Rapport_de_repli_haut */

#ifndef VSCtl_noGearReqMin_Rapport_de_repli_bas
#define VSCtl_noGearReqMin_Rapport_de_repli_bas 0U
#endif /* VSCtl_noGearReqMin_Rapport_de_repli_bas */

#ifndef VSCtl_noGearReqMin__1er_rapport
#define VSCtl_noGearReqMin__1er_rapport 1U
#endif /* VSCtl_noGearReqMin__1er_rapport */

#ifndef VSCtl_noGearReqMin__2eme_rapport
#define VSCtl_noGearReqMin__2eme_rapport 2U
#endif /* VSCtl_noGearReqMin__2eme_rapport */

#ifndef VSCtl_noGearReqMin__3eme_rapport
#define VSCtl_noGearReqMin__3eme_rapport 3U
#endif /* VSCtl_noGearReqMin__3eme_rapport */

#ifndef VSCtl_noGearReqMin__4eme_rapport
#define VSCtl_noGearReqMin__4eme_rapport 4U
#endif /* VSCtl_noGearReqMin__4eme_rapport */

#ifndef VSCtl_noGearReqMin__5eme_rapport
#define VSCtl_noGearReqMin__5eme_rapport 5U
#endif /* VSCtl_noGearReqMin__5eme_rapport */

#ifndef VSCtl_noGearReqMin__6eme_rapport
#define VSCtl_noGearReqMin__6eme_rapport 6U
#endif /* VSCtl_noGearReqMin__6eme_rapport */

#ifndef VSCtl_noGearReqMin__7eme_rapport
#define VSCtl_noGearReqMin__7eme_rapport 7U
#endif /* VSCtl_noGearReqMin__7eme_rapport */

#ifndef VSCtl_noGearReqMin__8eme_rapport
#define VSCtl_noGearReqMin__8eme_rapport 8U
#endif /* VSCtl_noGearReqMin__8eme_rapport */

#ifndef VSCtl_noGearReqMin_Rapport_de_repli_haut
#define VSCtl_noGearReqMin_Rapport_de_repli_haut 15U
#endif /* VSCtl_noGearReqMin_Rapport_de_repli_haut */

#ifndef VSCtl_stCtl_noGear_Arret_div_ARRET
#define VSCtl_stCtl_noGear_Arret_div_ARRET 0U
#endif /* VSCtl_stCtl_noGear_Arret_div_ARRET */

#ifndef VSCtl_stCtl_noGear_Controle_div_CONTROLE_38
#define VSCtl_stCtl_noGear_Controle_div_CONTROLE_38 1U
#endif /* VSCtl_stCtl_noGear_Controle_div_CONTROLE_38 */

#ifndef VSCtl_stCtl_noGear_Defaut_div_DEFAUT_38
#define VSCtl_stCtl_noGear_Defaut_div_DEFAUT_38 2U
#endif /* VSCtl_stCtl_noGear_Defaut_div_DEFAUT_38 */

#ifndef VSCtl_stGearCtlReq_Non_demande
#define VSCtl_stGearCtlReq_Non_demande 0U
#endif /* VSCtl_stGearCtlReq_Non_demande */

#ifndef VSCtl_stGearCtlReq_Demande
#define VSCtl_stGearCtlReq_Demande 1U
#endif /* VSCtl_stGearCtlReq_Demande */

#ifndef VSCtl_stGearCtlReq_Demande_en_mode_full_pass
#define VSCtl_stGearCtlReq_Demande_en_mode_full_pass 2U
#endif /* VSCtl_stGearCtlReq_Demande_en_mode_full_pass */

#ifndef VSCtl_stGearCtlReq_Reserve
#define VSCtl_stGearCtlReq_Reserve 3U
#endif /* VSCtl_stGearCtlReq_Reserve */

#ifndef VSCtl_stTqPTMaxCtl_Inactif
#define VSCtl_stTqPTMaxCtl_Inactif 0U
#endif /* VSCtl_stTqPTMaxCtl_Inactif */

#ifndef VSCtl_stTqPTMaxCtl_Actif_effectif
#define VSCtl_stTqPTMaxCtl_Actif_effectif 1U
#endif /* VSCtl_stTqPTMaxCtl_Actif_effectif */

#ifndef VSCtl_stTqPTMaxCtl_Actif_non_effectif
#define VSCtl_stTqPTMaxCtl_Actif_non_effectif 2U
#endif /* VSCtl_stTqPTMaxCtl_Actif_non_effectif */

#ifndef VSCtl_stTqPTMinCtl_Inactif
#define VSCtl_stTqPTMinCtl_Inactif 0U
#endif /* VSCtl_stTqPTMinCtl_Inactif */

#ifndef VSCtl_stTqPTMinCtl_Actif_effectif
#define VSCtl_stTqPTMinCtl_Actif_effectif 1U
#endif /* VSCtl_stTqPTMinCtl_Actif_effectif */

#ifndef VSCtl_stTqPTMinCtl_Actif_non_effectif
#define VSCtl_stTqPTMinCtl_Actif_non_effectif 2U
#endif /* VSCtl_stTqPTMinCtl_Actif_non_effectif */

#ifndef VSCtl_stTqWhlPTCutOffReq_Arret_indetermine
#define VSCtl_stTqWhlPTCutOffReq_Arret_indetermine 0U
#endif /* VSCtl_stTqWhlPTCutOffReq_Arret_indetermine */

#ifndef VSCtl_stTqWhlPTCutOffReq_Pilotage_haut
#define VSCtl_stTqWhlPTCutOffReq_Pilotage_haut 1U
#endif /* VSCtl_stTqWhlPTCutOffReq_Pilotage_haut */

#ifndef VSCtl_stTqWhlPTCutOffReq_Pilotage_bas
#define VSCtl_stTqWhlPTCutOffReq_Pilotage_bas 2U
#endif /* VSCtl_stTqWhlPTCutOffReq_Pilotage_bas */

#ifndef VSCtl_stTqWhlPTPotCtlReq_Non_demande
#define VSCtl_stTqWhlPTPotCtlReq_Non_demande 0U
#endif /* VSCtl_stTqWhlPTPotCtlReq_Non_demande */

#ifndef VSCtl_stTqWhlPTPotCtlReq_Demande_mode_1
#define VSCtl_stTqWhlPTPotCtlReq_Demande_mode_1 1U
#endif /* VSCtl_stTqWhlPTPotCtlReq_Demande_mode_1 */

#ifndef VSCtl_stTqWhlPTPotCtlReq_Demande_mode_2
#define VSCtl_stTqWhlPTPotCtlReq_Demande_mode_2 2U
#endif /* VSCtl_stTqWhlPTPotCtlReq_Demande_mode_2 */

#ifndef VSCtl_stTqWhlPTPotCtlReq_Demande_mode_3
#define VSCtl_stTqWhlPTPotCtlReq_Demande_mode_3 3U
#endif /* VSCtl_stTqWhlPTPotCtlReq_Demande_mode_3 */

#ifndef CoPt_noTarGearCordIt_rapport_de_marche_arriere
#define CoPt_noTarGearCordIt_rapport_de_marche_arriere -1
#endif /* CoPt_noTarGearCordIt_rapport_de_marche_arriere */

#ifndef CoPt_noTarGearCordIt_rapport_0
#define CoPt_noTarGearCordIt_rapport_0 0U
#endif /* CoPt_noTarGearCordIt_rapport_0 */

#ifndef CoPt_noTarGearCordIt_rapport_1
#define CoPt_noTarGearCordIt_rapport_1 1U
#endif /* CoPt_noTarGearCordIt_rapport_1 */

#ifndef CoPt_noTarGearCordIt_rapport_2
#define CoPt_noTarGearCordIt_rapport_2 2U
#endif /* CoPt_noTarGearCordIt_rapport_2 */

#ifndef CoPt_noTarGearCordIt_rapport_3
#define CoPt_noTarGearCordIt_rapport_3 3U
#endif /* CoPt_noTarGearCordIt_rapport_3 */

#ifndef CoPt_noTarGearCordIt_rapport_4
#define CoPt_noTarGearCordIt_rapport_4 4U
#endif /* CoPt_noTarGearCordIt_rapport_4 */

#ifndef CoPt_noTarGearCordIt_rapport_5
#define CoPt_noTarGearCordIt_rapport_5 5U
#endif /* CoPt_noTarGearCordIt_rapport_5 */

#ifndef CoPt_noTarGearCordIt_rapport_6
#define CoPt_noTarGearCordIt_rapport_6 6U
#endif /* CoPt_noTarGearCordIt_rapport_6 */

#ifndef CoPt_noTarGearCordIt_rapport_7
#define CoPt_noTarGearCordIt_rapport_7 7U
#endif /* CoPt_noTarGearCordIt_rapport_7 */

#ifndef CoPt_noTarGearCordIt_rapport_8
#define CoPt_noTarGearCordIt_rapport_8 8U
#endif /* CoPt_noTarGearCordIt_rapport_8 */

#ifndef Ext_stCtlCmdPTTqPotCf_Desactive
#define Ext_stCtlCmdPTTqPotCf_Desactive 0U
#endif /* Ext_stCtlCmdPTTqPotCf_Desactive */

#ifndef Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur
#define Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur 1U
#endif /* Ext_stCtlCmdPTTqPotCf_leurage_pedale_acclerateur */

#ifndef Ext_stCtlCmdPTTqPotCf_couple
#define Ext_stCtlCmdPTTqPotCf_couple 2U
#endif /* Ext_stCtlCmdPTTqPotCf_couple */

#ifndef Ext_stCtlCmdPTTqPotCf_rapport
#define Ext_stCtlCmdPTTqPotCf_rapport 3U
#endif /* Ext_stCtlCmdPTTqPotCf_rapport */

#ifndef Ext_stTraTypCf_AL4
#define Ext_stTraTypCf_AL4 0U
#endif /* Ext_stTraTypCf_AL4 */

#ifndef Ext_stTraTypCf_Ax6
#define Ext_stTraTypCf_Ax6 1U
#endif /* Ext_stTraTypCf_Ax6 */

#ifndef Ext_stTraTypCf_XXX1Auto
#define Ext_stTraTypCf_XXX1Auto 2U
#endif /* Ext_stTraTypCf_XXX1Auto */

#ifndef Ext_stTraTypCf_DCT
#define Ext_stTraTypCf_DCT 3U
#endif /* Ext_stTraTypCf_DCT */

#ifndef Ext_stTraTypCf_MCP
#define Ext_stTraTypCf_MCP 4U
#endif /* Ext_stTraTypCf_MCP */

#ifndef Ext_stTraTypCf_MAP
#define Ext_stTraTypCf_MAP 5U
#endif /* Ext_stTraTypCf_MAP */

#ifndef Ext_stTraTypCf_XXX1Pilote
#define Ext_stTraTypCf_XXX1Pilote 6U
#endif /* Ext_stTraTypCf_XXX1Pilote */

#ifndef Ext_stTraTypCf_BVM
#define Ext_stTraTypCf_BVM 7U
#endif /* Ext_stTraTypCf_BVM */

#ifndef Tra_stGearCtl_Arret
#define Tra_stGearCtl_Arret 0U
#endif /* Tra_stGearCtl_Arret */

#ifndef Tra_stGearCtl_Initialisation
#define Tra_stGearCtl_Initialisation 1U
#endif /* Tra_stGearCtl_Initialisation */

#ifndef Tra_stGearCtl_Inhibe
#define Tra_stGearCtl_Inhibe 2U
#endif /* Tra_stGearCtl_Inhibe */

#ifndef Tra_stGearCtl_Attente
#define Tra_stGearCtl_Attente 3U
#endif /* Tra_stGearCtl_Attente */

#ifndef Tra_stGearCtl_Actif_effectif
#define Tra_stGearCtl_Actif_effectif 4U
#endif /* Tra_stGearCtl_Actif_effectif */

#ifndef Tra_stGearCtl_Actif_non_effectif
#define Tra_stGearCtl_Actif_non_effectif 5U
#endif /* Tra_stGearCtl_Actif_non_effectif */

#ifndef Tra_stGearCtl_Defaut
#define Tra_stGearCtl_Defaut 6U
#endif /* Tra_stGearCtl_Defaut */

#ifndef Tra_stGearCtl_Reserve
#define Tra_stGearCtl_Reserve 7U
#endif /* Tra_stGearCtl_Reserve */

#ifndef VSCtl_bAuthAntTqWhlMax_Non_autorise
#define VSCtl_bAuthAntTqWhlMax_Non_autorise 0U
#endif /* VSCtl_bAuthAntTqWhlMax_Non_autorise */

#ifndef VSCtl_bAuthAntTqWhlMax_Autorise
#define VSCtl_bAuthAntTqWhlMax_Autorise 1U
#endif /* VSCtl_bAuthAntTqWhlMax_Autorise */

#ifndef VSCtl_bAuthAntTqWhlMin_Non_autorise
#define VSCtl_bAuthAntTqWhlMin_Non_autorise 0U
#endif /* VSCtl_bAuthAntTqWhlMin_Non_autorise */

#ifndef VSCtl_bAuthAntTqWhlMin_Autorise
#define VSCtl_bAuthAntTqWhlMin_Autorise 1U
#endif /* VSCtl_bAuthAntTqWhlMin_Autorise */

#ifndef VSCtl_bAvlTqWhlPT_no3_Non_disponible
#define VSCtl_bAvlTqWhlPT_no3_Non_disponible 0U
#endif /* VSCtl_bAvlTqWhlPT_no3_Non_disponible */

#ifndef VSCtl_bAvlTqWhlPT_no3_Disponible
#define VSCtl_bAvlTqWhlPT_no3_Disponible 1U
#endif /* VSCtl_bAvlTqWhlPT_no3_Disponible */

#ifndef VSCtl_bCtlaTqPT_Non_pilotable
#define VSCtl_bCtlaTqPT_Non_pilotable 0U
#endif /* VSCtl_bCtlaTqPT_Non_pilotable */

#ifndef VSCtl_bCtlaTqPT_Pilotable
#define VSCtl_bCtlaTqPT_Pilotable 1U
#endif /* VSCtl_bCtlaTqPT_Pilotable */

#ifndef VSCtl_bFastDeacVSLimReq_Faux
#define VSCtl_bFastDeacVSLimReq_Faux 0U
#endif /* VSCtl_bFastDeacVSLimReq_Faux */

#ifndef VSCtl_bFastDeacVSLimReq_Vrai
#define VSCtl_bFastDeacVSLimReq_Vrai 1U
#endif /* VSCtl_bFastDeacVSLimReq_Vrai */

#ifndef VSCtl_bLgtCtlDyn_Transitoire
#define VSCtl_bLgtCtlDyn_Transitoire 0U
#endif /* VSCtl_bLgtCtlDyn_Transitoire */

#ifndef VSCtl_bLgtCtlDyn_Stabilise
#define VSCtl_bLgtCtlDyn_Stabilise 1U
#endif /* VSCtl_bLgtCtlDyn_Stabilise */

#ifndef VSCtl_bTqWhlMinSat_Non_demande
#define VSCtl_bTqWhlMinSat_Non_demande 0U
#endif /* VSCtl_bTqWhlMinSat_Non_demande */

#ifndef VSCtl_bTqWhlMinSat_Demande
#define VSCtl_bTqWhlMinSat_Demande 1U
#endif /* VSCtl_bTqWhlMinSat_Demande */

#ifndef VSCtl_stCtl_aVehDVSReg_Arret
#define VSCtl_stCtl_aVehDVSReg_Arret 0U
#endif /* VSCtl_stCtl_aVehDVSReg_Arret */

#ifndef VSCtl_stCtl_aVehDVSReg_Controle
#define VSCtl_stCtl_aVehDVSReg_Controle 1U
#endif /* VSCtl_stCtl_aVehDVSReg_Controle */

#ifndef VSCtl_stCtl_aVehVSLim_Arret
#define VSCtl_stCtl_aVehVSLim_Arret 0U
#endif /* VSCtl_stCtl_aVehVSLim_Arret */

#ifndef VSCtl_stCtl_aVehVSLim_Controle
#define VSCtl_stCtl_aVehVSLim_Controle 1U
#endif /* VSCtl_stCtl_aVehVSLim_Controle */

#ifndef VSCtl_stCtl_aVehVSLim_Transition_lente
#define VSCtl_stCtl_aVehVSLim_Transition_lente 2U
#endif /* VSCtl_stCtl_aVehVSLim_Transition_lente */

#ifndef VSCtl_stCtl_aVehVSLim_Transition_rapide
#define VSCtl_stCtl_aVehVSLim_Transition_rapide 3U
#endif /* VSCtl_stCtl_aVehVSLim_Transition_rapide */

#ifndef VSCtl_stCtl_aVehVSMax_Arret_div_ARRET
#define VSCtl_stCtl_aVehVSMax_Arret_div_ARRET 0U
#endif /* VSCtl_stCtl_aVehVSMax_Arret_div_ARRET */

#ifndef VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE
#define VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE 1U
#endif /* VSCtl_stCtl_aVehVSMax_Controle_div_CONTROLE */

#ifndef VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION
#define VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION 2U
#endif /* VSCtl_stCtl_aVehVSMax_Transition_div_TRANSITION */

#ifndef VSCtl_stCtl_aVehVSReg_Arret
#define VSCtl_stCtl_aVehVSReg_Arret 0U
#endif /* VSCtl_stCtl_aVehVSReg_Arret */

#ifndef VSCtl_stCtl_aVehVSReg_Controle
#define VSCtl_stCtl_aVehVSReg_Controle 1U
#endif /* VSCtl_stCtl_aVehVSReg_Controle */

#ifndef VSCtl_stCtl_aVehVSReg_Transition
#define VSCtl_stCtl_aVehVSReg_Transition 2U
#endif /* VSCtl_stCtl_aVehVSReg_Transition */

#ifndef VSCtl_stCtl_tqWhlMax_Arret
#define VSCtl_stCtl_tqWhlMax_Arret 0U
#endif /* VSCtl_stCtl_tqWhlMax_Arret */

#ifndef VSCtl_stCtl_tqWhlMax_Controle
#define VSCtl_stCtl_tqWhlMax_Controle 1U
#endif /* VSCtl_stCtl_tqWhlMax_Controle */

#ifndef VSCtl_stCtl_tqWhlMin_Arret
#define VSCtl_stCtl_tqWhlMin_Arret 0U
#endif /* VSCtl_stCtl_tqWhlMin_Arret */

#ifndef VSCtl_stCtl_tqWhlMin_Controle
#define VSCtl_stCtl_tqWhlMin_Controle 1U
#endif /* VSCtl_stCtl_tqWhlMin_Controle */

#ifndef VSCtl_stCtl_tqWhlPot_Arret
#define VSCtl_stCtl_tqWhlPot_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPot_Arret */

#ifndef VSCtl_stCtl_tqWhlPot_Controle
#define VSCtl_stCtl_tqWhlPot_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPot_Controle */

#ifndef VSCtl_stCtl_tqWhlPotMax_Arret
#define VSCtl_stCtl_tqWhlPotMax_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPotMax_Arret */

#ifndef VSCtl_stCtl_tqWhlPotMax_Controle
#define VSCtl_stCtl_tqWhlPotMax_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPotMax_Controle */

#ifndef VSCtl_stCtl_tqWhlPotMin_Arret
#define VSCtl_stCtl_tqWhlPotMin_Arret 0U
#endif /* VSCtl_stCtl_tqWhlPotMin_Arret */

#ifndef VSCtl_stCtl_tqWhlPotMin_Controle
#define VSCtl_stCtl_tqWhlPotMin_Controle 1U
#endif /* VSCtl_stCtl_tqWhlPotMin_Controle */

#endif /* (!defined RTE_CORE) */

/*------------------[range definitions]--------------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#endif /* (!defined RTE_CORE) */

/*------------------[mode declarations]--------------------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef RTE_TRANSITION_EcuM_Mode
#define RTE_TRANSITION_EcuM_Mode 6U
#endif

#ifndef RTE_MODE_EcuM_Mode_POST_RUN
#define RTE_MODE_EcuM_Mode_POST_RUN 0U
#endif

#ifndef RTE_MODE_EcuM_Mode_RUN
#define RTE_MODE_EcuM_Mode_RUN 1U
#endif

#ifndef RTE_MODE_EcuM_Mode_SHUTDOWN
#define RTE_MODE_EcuM_Mode_SHUTDOWN 2U
#endif

#ifndef RTE_MODE_EcuM_Mode_SLEEP
#define RTE_MODE_EcuM_Mode_SLEEP 3U
#endif

#ifndef RTE_MODE_EcuM_Mode_STARTUP
#define RTE_MODE_EcuM_Mode_STARTUP 4U
#endif

#ifndef RTE_MODE_EcuM_Mode_WAKE_SLEEP
#define RTE_MODE_EcuM_Mode_WAKE_SLEEP 5U
#endif

#ifndef RTE_TRANSITION_RCD_stWkuMainRelSt
#define RTE_TRANSITION_RCD_stWkuMainRelSt 4U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_Invalid
#define RTE_MODE_RCD_stWkuMainRelSt_Invalid 0U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_MainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_MainWakeUp 1U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_PostMainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_PostMainWakeUp 2U
#endif

#ifndef RTE_MODE_RCD_stWkuMainRelSt_PreMainWakeUp
#define RTE_MODE_RCD_stWkuMainRelSt_PreMainWakeUp 3U
#endif

#endif /* (!defined RTE_CORE) */

/*==================[type definitions]=======================================*/

/*------------------[mode declaration group types]---------------------------*/

#if (!defined RTE_CORE) /* if included by software component */

#ifndef RTE_MODETYPE_EcuM_Mode
#define RTE_MODETYPE_EcuM_Mode
typedef UInt8 Rte_ModeType_EcuM_Mode;
#endif

#ifndef RTE_MODETYPE_RCD_stWkuMainRelSt
#define RTE_MODETYPE_RCD_stWkuMainRelSt
typedef UInt8 Rte_ModeType_RCD_stWkuMainRelSt;
#endif

#endif /* (!defined RTE_CORE) */

/*==================[external function declarations]=========================*/

/*==================[internal function declarations]=========================*/

/*==================[external constants]=====================================*/

/*==================[internal constants]=====================================*/

/*==================[external data]==========================================*/

/*==================[internal data]==========================================*/

/*==================[external function definitions]==========================*/

/*==================[internal function definitions]==========================*/

#ifdef __cplusplus
} /* extern "C" */
#endif /* __cplusplus */
/** @} doxygen end group definition */
#endif /* !defined(RTE_VSSP_TYPE_H) */
/*==================[end of file]============================================*/

