# üß™ Checklist Tests F√≠sicos - Correcci√≥n Detecci√≥n >20m

**Fecha**: ___________ | **Responsable**: ___________ | **Versi√≥n FW**: ___________

---

## ‚úÖ PREPARACI√ìN R√ÅPIDA

- [ ] **Hardware**: Sniffer + Tag cargados, antenas separadas 2m, cable UART, cinta m√©trica 30m
- [ ] **Software**: STM32CubeIDE, terminal serial, branch `fix/detection-over-20m`
- [ ] **Marcadores**: 10m, 15m, 20m, 25m, 30m

---

## üìú HISTORIAL DE INVESTIGACI√ìN (Orden Cronol√≥gico)

### **TEST-00: PRE_TIMEOUT=5 (Baseline)** [‚úÖ COMPLETADO - 25-Oct-2025]

**Configuraci√≥n**: `PRE_TIMEOUT_6M8 = 5 PAC` (40 s√≠mbolos, baseline de f√°brica)

**Resultado @ 23m**:
```
Canal A: 0% √©xito (152 timeouts RX_PREAMBLE_DETECTION_TIMEOUT)
Canal B: 100% √©xito (DistB: 22.88-23.42m, 0 errores)
```

**‚ùå Conclusi√≥n**: Configuraci√≥n baseline **INSUFICIENTE** para detecci√≥n >20m en Canal A. Canal B funciona perfectamente.

---

### **TEST-01: PRE_TIMEOUT=8 (Soluci√≥n 1A)** [‚úÖ COMPLETADO - 26-Oct-2025]

**Configuraci√≥n**: `PRE_TIMEOUT_6M8 = 8 PAC` (64 s√≠mbolos, +60% vs baseline)

**Resultado @ 20m**:
```
Canal A: 3% √©xito (96 timeouts, 3 lecturas: 19.77-19.89m)
Canal B: 9.7% √©xito (28 timeouts, 3 lecturas: 19.93-20.18m)
```

**‚ö†Ô∏è An√°lisis**:
- ‚úÖ Canal A: 0% ‚Üí 3% mejora (progreso marginal desde baseline)
- ‚ö†Ô∏è Canal B: 100% @ 23m ‚Üí 9.7% @ 20m (degradaci√≥n inesperada, posible cambio de entorno)
- ‚ö†Ô∏è Ambos canales muestran baja tasa de √©xito comparado con TEST-00 @ 23m

**‚ö†Ô∏è Conclusi√≥n**: PRE_TIMEOUT=8 **NO es suficiente**. Se requiere +50% adicional (PRE_TIMEOUT=12).

---

### **TEST-02: Swap F√≠sico de Antenas** [‚úÖ COMPLETADO - 28-Oct-2025]

**Objetivo**: Determinar si problema es hardware f√≠sico (antena/cable) o configuraci√≥n l√≥gica (Canal A del firmware).

**Evidencia**:
- **Configuraci√≥n Original**: Canal A ‚Üí Antena F√≠sica 1, Canal B ‚Üí Antena F√≠sica 2
  - Canal A @ 21.7m: 0% √©xito (100% timeout)
  - Canal B @ 21.7m: 100% √©xito (51/51 detecciones)
  
- **Configuraci√≥n Swap**: Canal A ‚Üí Antena F√≠sica 2, Canal B ‚Üí Antena F√≠sica 1
  - Canal A @ 21.7m: 0% √©xito (100% timeout) ‚Üê **Problema sigue en Canal A**
  - Canal B @ 21.7m: 100% √©xito ‚Üê **Funciona con cualquier antena**

**‚úÖ Conclusi√≥n**: Problema es **SOFTWARE/CONFIGURACI√ìN del Canal A l√≥gico**, NO hardware de antenas.

---

### **TEST-03: Separar Estructuras `pdw3000local`** [‚úÖ COMPLETADO - 28-Oct-2025]

**Hip√≥tesis**: Ambos chips DW3000 (Canal A y B) comparten una sola estructura `dwt_local_data_t`, causando que Canal B sobrescriba calibraci√≥n OTP de Canal A.

**Problema identificado**:
```c
// main.cpp l√≠nea 65 y 1117
dwt_local_data_t *pdw3000local;  // ‚Üê UNA SOLA estructura para AMBOS chips
```

**Soluci√≥n implementada**:
- Creadas estructuras separadas: `pdw3000local_a`, `pdw3000local_b`, `pdw3000local` (puntero activo)
- Modificado `init_uwb_device()` para recibir `dwt_local_data_t *local_data`
- Actualizado `switch_hw()` y `switch_hw_timestamp_query()` para cambiar puntero
- Archivos modificados: `main.cpp`, `sniffer_tag.cpp`, `sniffer_tag.hpp`

**Resultado TEST @ 21m**:
```
Canal A: 0% √©xito (50/50 RX_PREAMBLE_DETECTION_TIMEOUT)
Canal B: 100% √©xito (DistB: 21.16-21.81m, 0 errores)
```

**Verificaci√≥n OTP**:
```
CANAL A: PartID:0x624831E5  Bias:0x13  DGC_MODE:OTP ‚úÖ
CANAL B: PartID:0x6E483065  Bias:0x12  DGC_MODE:OTP ‚úÖ
```

**‚ùå Conclusi√≥n**: Hip√≥tesis **INCORRECTA**. Estructuras separadas funcionan correctamente (PartID diferentes, calibraciones √∫nicas), pero Canal A sigue fallando. Problema NO era calibraci√≥n OTP compartida.

---

### **TEST-04: PRE_TIMEOUT=12 (Soluci√≥n 1B)** [‚úÖ COMPLETADO - 28-Oct-2025]

**Configuraci√≥n**: `PRE_TIMEOUT_6M8 = 12 PAC` (96 s√≠mbolos, +140% vs baseline 5, +50% vs Soluci√≥n 1A)

**Resultado @ 23m**:
```
Canal A: 0% √©xito (152 timeouts RX_PREAMBLE_DETECTION_TIMEOUT)
Canal B: 100% √©xito (DistB: 22.88-23.42m, 0 errores)
```

**‚ùå An√°lisis**:
- ‚ùå Canal A: **SIN MEJORA** - Permanece en 0% a pesar de +140% incremento desde baseline
- ‚úÖ Canal B: Funciona perfectamente (100% √©xito)
- ‚ùå PRE_TIMEOUT=12 **NO resuelve el problema** a pesar de alcanzar 75% del pre√°mbulo total (96/128 s√≠mbolos)
- üî¥ **Optimizaci√≥n de PRE_TIMEOUT ha alcanzado su l√≠mite de utilidad**

**‚ùå Conclusi√≥n**: Canal A tiene problema **FUNDAMENTAL** que no se resuelve con optimizaciones de timeout. **Requiere soluci√≥n m√°s radical** (TEST-07: 850K data rate con +8dB sensibilidad) o reemplazo de hardware.

**‚ö†Ô∏è Nota cr√≠tica**: Resultado TEST-04 es **ID√âNTICO** a TEST-00 (baseline), lo que confirma que incrementar PRE_TIMEOUT de 5‚Üí8‚Üí12 **NO tiene efecto alguno** en Canal A. Esto es evidencia fuerte de problema hardware (LNA degradado, filtro RF, o chip defectuoso).

---

### **üîç Conclusi√≥n del Diagn√≥stico**

Dado que:
1. ‚úÖ **TEST-00**: PRE_TIMEOUT=5 @ 23m ‚Üí Canal A: 0%, Canal B: 100%
2. ‚úÖ **TEST-01**: PRE_TIMEOUT=8 @ 20m ‚Üí Canal A: 3%, Canal B: 9.7%
3. ‚úÖ **TEST-02**: Swap antenas ‚Üí Problema sigue al Canal A l√≥gico (no antena f√≠sica)
4. ‚úÖ **TEST-03**: Estructuras OTP separadas ‚Üí Calibraciones v√°lidas en ambos chips, pero Canal A sigue fallando
5. ‚úÖ **TEST-04**: PRE_TIMEOUT=12 @ 23m ‚Üí Canal A: 0% (ID√âNTICO a baseline), Canal B: 100%
6. ‚ùå **Incrementar PRE_TIMEOUT de 5‚Üí8‚Üí12 (+140%) NO tiene efecto en Canal A**

**Hip√≥tesis actual**: **Problema HARDWARE CONFIRMADO en componentes del Canal A**

**Posibles causas t√©cnicas**:
- **LNA degradado** (m√°s probable): Baja sensibilidad (-10 dB t√≠pico)
- **Filtro RF desafinado**: Aten√∫a se√±al en Canal 5 (6.5 GHz)
- **PCB routing defectuoso**: Impedancia incorrecta en RF de Chip A
- **Cristal/PLL desviado**: Frecuencia ligeramente fuera de spec
- **Chip DW3000 A defectuoso**: Fallo de f√°brica

**Test recomendado**: Medir potencia RX con analizador de espectro @ -90 dBm, comparar Canal A vs B (esperado: Canal A ~10 dB menos sensibilidad).

**Opciones restantes**:
1. **TEST-05 (TX Power +1dB)**: √öltima optimizaci√≥n SW incremental (mejora esperada: <10%)
2. **TEST-07 (850K data rate)**: Soluci√≥n radical SW (+8dB sensibilidad, puede compensar hardware defectuoso)
3. **Reemplazo de hardware**: Cambiar PCB o chip DW3000 A si TEST-07 falla

---

## üß™ TESTS PENDIENTES (Optimizaciones Software)

### **TEST-05: Aumentar TX Power** [ÔøΩ PRIORIDAD ALTA]

**Estado**: ‚è≥ **CONSIDERAR AHORA** - √öltima optimizaci√≥n SW incremental antes de soluci√≥n radical (TEST-07)

**Configuraci√≥n propuesta**:
```c
// En sniffer_tag.cpp y main.cpp l√≠nea ~56
static dwt_txconfig_t dwt_tx_cfg = { 
    0x34,       /* PG delay */
    0xFEFEFEFE, /* TX power: +1 dB (Coarse gain=2, Fine gain=63) */
    0x0         /* PG count */
};
```

**¬øPor qu√© ayuda?**: Mayor potencia transmitida (+1 dB) = se√±al m√°s fuerte en recepci√≥n a largas distancias.

**‚ö†Ô∏è ADVERTENCIA**: Aumentar power puede violar l√≠mites regulatorios (-41.3 dBm/MHz). Idealmente medir con analizador de espectro antes.

**Procedimiento**:
1. Modificar `TX_POWER` de 0xFDFDFDFD ‚Üí 0xFEFEFEFE (+1 dB conservador)
2. Compilar y flashear ambos dispositivos
3. Test @ 20m con protocolo similar a TEST-02/03/04
4. Comparar tasas de √©xito vs PRE_TIMEOUT=12

**Criterios de √©xito**: +5-10% mejora en Canal A. Si Canal A alcanza ‚â•40% @ 20m ‚Üí Considerar √©xito parcial, pero **probablemente insuficiente** para operaci√≥n confiable.

**‚ö†Ô∏è Evaluaci√≥n realista**: Dado que TEST-04 (PRE_TIMEOUT=12) fall√≥, +1dB TX power probablemente NO ser√° suficiente. Considerar ir directamente a TEST-07 (850K).

---

### **TEST-06: RX Diagnostics (First Path Power)** [üü¢ PRIORIDAD MEDIA]

**Estado**: ‚è∏Ô∏è **OPCIONAL** - Solo para confirmar diagn√≥stico de hardware antes de TEST-07

**Objetivo**: Determinar si problema es en TX o RX del Canal A mediante diagn√≥sticos internos del DW3000.

**Implementaci√≥n**:
```c
// Agregar en sniffer_tag.cpp despu√©s de dwt_rxenable()
dwt_rxdiag_t diag;
dwt_readdiagnostics(&diag);
Serial.printf("[DIAG-A] FP_PWR:%d RX_CNT:%d\n", diag.firstPath, diag.rxPreamCount);
```

**Procedimiento**:
1. Agregar logs de diagn√≥stico para CADA intento de RX
2. Test @ 20m capturando First Path Power y RX Preamble Count
3. Comparar valores Canal A vs Canal B

**An√°lisis esperado**:
- **FP_PWR Canal A < -100 dBm** ‚Üí Confirma problema RX sensitivity (LNA defectuoso)
- **FP_PWR Canal A ‚âà Canal B** pero RX_CNT bajo ‚Üí Problema AGC/threshold
- **FP_PWR Canal A muy bajo + Canal B normal** ‚Üí Confirma hardware defectuoso

---

### **TEST-07: Migraci√≥n a Data Rate 850K** [ÔøΩ PRIORIDAD CR√çTICA]

**Estado**: ‚è≥ **SOLUCI√ìN RECOMENDADA** - Despu√©s de fallar TEST-02, TEST-03, TEST-04, esta es la **√∫nica opci√≥n SW viable** sin reemplazo de hardware

**¬øPor qu√© considerar esto?**:
- üì° **+8 dB sensibilidad** vs 6M8 ‚Üí Puede compensar hardware defectuoso de Canal A
- üéØ **Rango 50-80m** (2.5-3√ó mejora) vs 20-25m actual
- üîß **Soluci√≥n definitiva** sin reemplazo de hardware

**‚ö†Ô∏è Trade-offs**:
- ‚è±Ô∏è **8√ó m√°s lento**: 2 ms por frame vs 250 ¬µs (latencia 800ms vs 100ms por tag)
- ‚ö° **+50% consumo energ√©tico** en tags
- üìä **Menor throughput**: 10 tags/seg vs 80 tags/seg (aceptable para 5-10 tags totales)

**Configuraci√≥n propuesta**:
```c
static dwt_config_t dwt_cfg_850k = {
    5,          // Channel
    DWT_PLEN_128,
    DWT_PAC8,
    9,
    DWT_BR_850K,  // ‚Üê Cambio cr√≠tico de 6M8 a 850K
    // ... resto igual
};

// Timeouts ajustados (8√ó m√°s largos):
#define POLL_TX_TO_RESP_RX_DLY_UUS_850K 5600  // Was 700
#define RESP_RX_TIMEOUT_UUS_850K 2400         // Was 300
#define PRE_TIMEOUT_850K 12                   // Mantener optimizaci√≥n
```

**Esfuerzo**: 1-2 d√≠as (cambiar config DWT, ajustar timeouts en ambos firmwares, testing).

**Criterios de decisi√≥n**:
- ‚úÖ Si Canal A ‚â•70% @ 50m ‚Üí **APLICAR** como soluci√≥n definitiva
- ‚ö†Ô∏è Si latencia >1 seg/tag es inaceptable ‚Üí Evaluar modo h√≠brido (6M8 corto, 850K largo)
- ‚ùå Si Canal A <30% @ 20m incluso con 850K ‚Üí **Hardware reemplazo obligatorio**

---

### **TEST-08: Cambio de Canal UWB** [üîµ PRIORIDAD BAJA]

---

### **TEST-01: Separar Estructuras `pdw3000local`** [‚úÖ COMPLETADO - 28-Oct-2025]

**Hip√≥tesis**: Ambos chips DW3000 (Canal A y B) comparten una sola estructura `dwt_local_data_t`, causando que Canal B sobrescriba calibraci√≥n OTP de Canal A.

**Problema identificado**:
```c
// main.cpp l√≠nea 65 y 1117
dwt_local_data_t *pdw3000local;  // ‚Üê UNA SOLA estructura para AMBOS chips
```

**Soluci√≥n implementada**:
- Creadas estructuras separadas: `pdw3000local_a`, `pdw3000local_b`, `pdw3000local` (puntero activo)
- Modificado `init_uwb_device()` para recibir `dwt_local_data_t *local_data`
- Actualizado `switch_hw()` y `switch_hw_timestamp_query()` para cambiar puntero
- Archivos modificados: `main.cpp`, `sniffer_tag.cpp`, `sniffer_tag.hpp`

**Resultado TEST @ 21m**:
```
Canal A: 0% √©xito (50/50 RX_PREAMBLE_DETECTION_TIMEOUT)
Canal B: 100% √©xito (DistB: 21.16-21.81m, 0 errores)
```

**Verificaci√≥n OTP**:
```
CANAL A: PartID:0x624831E5  Bias:0x13  DGC_MODE:OTP ‚úÖ
CANAL B: PartID:0x6E483065  Bias:0x12  DGC_MODE:OTP ‚úÖ
```

**‚ùå Conclusi√≥n**: Hip√≥tesis **INCORRECTA**. Estructuras separadas funcionan correctamente (PartID diferentes, calibraciones √∫nicas), pero Canal A sigue fallando. Problema NO era calibraci√≥n OTP compartida.

---

### **üîç Conclusi√≥n del Diagn√≥stico**

Dado que:
1. ‚úÖ TEST-00: Problema sigue al Canal A l√≥gico (no antena f√≠sica)
2. ‚úÖ TEST-01: Estructuras OTP separadas y calibraciones v√°lidas en ambos chips
3. ‚ùå Canal A sigue fallando a >20m a pesar de configuraci√≥n correcta
4. ‚úÖ Canal B funciona perfectamente con cualquier antena

**Hip√≥tesis actual**: **Problema HARDWARE en componentes del Canal A**

**Posibles causas t√©cnicas**:
- **LNA degradado**: Baja sensibilidad (-10 dB t√≠pico)
- **Filtro RF desafinado**: Aten√∫a se√±al en Canal 5 (6.5 GHz)
- **PCB routing defectuoso**: Impedancia incorrecta en RF de Chip A
- **Cristal/PLL desviado**: Frecuencia ligeramente fuera de spec
- **Chip DW3000 A defectuoso**: Fallo de f√°brica

**Test recomendado**: Medir potencia RX con analizador de espectro @ -90 dBm, comparar Canal A vs B (esperado: Canal A ~10 dB menos sensibilidad).

---

## üß™ TESTS PENDIENTES (Optimizaciones Software)

### **TEST-02: PRE_TIMEOUT=12 @ 20-25m** [üî¥ PRIORIDAD CR√çTICA]

**Estado**: ‚è≥ **C√ìDIGO YA IMPLEMENTADO** - Pendiente validaci√≥n en campo

**Configuraci√≥n actual**:
```c
// uwb3000Fxx.h (Sniffer y Persona)
PRE_TIMEOUT_6M8 = 12 PAC  // +140% desde baseline (5 PAC)
```

**¬øPor qu√© ayuda?**: Espera m√°s tiempo (96 s√≠mbolos) para detectar inicio de pre√°mbulo en se√±ales d√©biles >20m.

**Resultados hist√≥ricos**:
- PRE_TIMEOUT=5 @ 23m ‚Üí Canal A: 0%, Canal B: 100%
- PRE_TIMEOUT=8 @ 20m ‚Üí Canal A: 3%, Canal B: 9.7%
- PRE_TIMEOUT=12 @ ??? ‚Üí **PENDIENTE VALIDAR**

**Procedimiento**:
1. Firmware actual ya tiene PRE_TIMEOUT=12 (commit actual)
2. Test @ 20m, 23m, 25m con ‚â•100 lecturas por distancia
3. Capturar tasas de √©xito y logs de errores

**Criterios de √©xito**:
- ‚úÖ **Objetivo m√≠nimo**: Canal A ‚â•30%, Canal B ‚â•50% @ 20m
- ‚úÖ **Objetivo aceptable**: Ambos ‚â•50% @ 20m
- ‚úÖ **Ideal**: Ambos ‚â•70% @ 25m

**Siguiente paso si falla**: Si Canal A <30% @ 20m ‚Üí Considerar TEST-05 (850K data rate) como √∫nica soluci√≥n viable.

---

### **TEST-03: Aumentar TX Power** [üü° PRIORIDAD ALTA]

**Estado**: ‚è∏Ô∏è **BLOQUEADO** - Solo ejecutar si TEST-02 muestra Canal A <50% @ 20m

**Configuraci√≥n propuesta**:
```c
// En sniffer_tag.cpp y main.cpp l√≠nea ~56
static dwt_txconfig_t dwt_tx_cfg = { 
    0x34,       /* PG delay */
    0xFEFEFEFE, /* TX power: +1 dB (Coarse gain=2, Fine gain=63) */
    0x0         /* PG count */
};
```

**¬øPor qu√© ayuda?**: Mayor potencia transmitida (+1 dB) = se√±al m√°s fuerte en recepci√≥n a largas distancias.

**‚ö†Ô∏è ADVERTENCIA**: Aumentar power puede violar l√≠mites regulatorios (-41.3 dBm/MHz). Idealmente medir con analizador de espectro antes.

**Procedimiento**:
1. Modificar `TX_POWER` de 0xFDFDFDFD ‚Üí 0xFEFEFEFE (+1 dB conservador)
2. Compilar y flashear ambos dispositivos
3. Re-ejecutar TEST-02 @ 20m
4. Comparar tasas de √©xito vs baseline

**Criterios de √©xito**: +5-10% mejora en Canal A. Si Canal A alcanza ‚â•60% @ 20m ‚Üí Aplicar cambio permanentemente.

---

### **TEST-04: RX Diagnostics (First Path Power)** [üü¢ PRIORIDAD MEDIA]

**Estado**: ‚è∏Ô∏è **OPCIONAL** - Solo si TEST-02 y TEST-03 fallan

**Objetivo**: Determinar si problema es en TX o RX del Canal A mediante diagn√≥sticos internos del DW3000.

**Implementaci√≥n**:
```c
// Agregar en sniffer_tag.cpp despu√©s de dwt_rxenable()
dwt_rxdiag_t diag;
dwt_readdiagnostics(&diag);
Serial.printf("[DIAG-A] FP_PWR:%d RX_CNT:%d\n", diag.firstPath, diag.rxPreamCount);
```

**Procedimiento**:
1. Agregar logs de diagn√≥stico para CADA intento de RX
2. Test @ 20m capturando First Path Power y RX Preamble Count
3. Comparar valores Canal A vs Canal B

**An√°lisis esperado**:
- **FP_PWR Canal A < -100 dBm** ‚Üí Confirma problema RX sensitivity (LNA defectuoso)
- **FP_PWR Canal A ‚âà Canal B** pero RX_CNT bajo ‚Üí Problema AGC/threshold
- **FP_PWR Canal A muy bajo + Canal B normal** ‚Üí Confirma hardware defectuoso

---

### **TEST-05: Migraci√≥n a Data Rate 850K** [ÔøΩ PRIORIDAD MEDIA-ALTA]

**Estado**: ‚è∏Ô∏è **SOLUCI√ìN RADICAL** - Considerar si TEST-02 muestra Canal A <30% @ 20m

**¬øPor qu√© considerar esto?**:
- üì° **+8 dB sensibilidad** vs 6M8 ‚Üí Puede compensar hardware defectuoso de Canal A
- üéØ **Rango 50-80m** (2.5-3√ó mejora) vs 20-25m actual
- üîß **Soluci√≥n definitiva** sin reemplazo de hardware

**‚ö†Ô∏è Trade-offs**:
- ‚è±Ô∏è **8√ó m√°s lento**: 2 ms por frame vs 250 ¬µs (latencia 800ms vs 100ms por tag)
- ‚ö° **+50% consumo energ√©tico** en tags
- üìä **Menor throughput**: 10 tags/seg vs 80 tags/seg (aceptable para 5-10 tags totales)

**Configuraci√≥n propuesta**:
```c
static dwt_config_t dwt_cfg_850k = {
    5,          // Channel
    DWT_PLEN_128,
    DWT_PAC8,
    9,
    DWT_BR_850K,  // ‚Üê Cambio cr√≠tico de 6M8 a 850K
    // ... resto igual
};

// Timeouts ajustados (8√ó m√°s largos):
#define POLL_TX_TO_RESP_RX_DLY_UUS_850K 5600  // Was 700
#define RESP_RX_TIMEOUT_UUS_850K 2400         // Was 300
#define PRE_TIMEOUT_850K 12                   // Mantener optimizaci√≥n
```

**Esfuerzo**: 1-2 d√≠as (cambiar config DWT, ajustar timeouts en ambos firmwares, testing).

**Criterios de decisi√≥n**:
- ‚úÖ Si Canal A ‚â•70% @ 50m ‚Üí **APLICAR** como soluci√≥n definitiva
- ‚ö†Ô∏è Si latencia >1 seg/tag es inaceptable ‚Üí Evaluar modo h√≠brido (6M8 corto, 850K largo)
- ‚ùå Si Canal A <30% @ 20m incluso con 850K ‚Üí **Hardware reemplazo obligatorio**

---

### **TEST-06: Cambio de Canal UWB** [üîµ PRIORIDAD BAJA]

**Estado**: ‚è∏Ô∏è **√öLTIMA OPCI√ìN SW** - Solo si hay sospecha de interferencia en Canal 5

**Configuraci√≥n propuesta**:
```c
// Cambiar de Canal 5 (6.5 GHz) a Canal 9 (8.0 GHz)
static dwt_config_t dwt_cfg = {
    9,          // Channel number (antes: 5)
    DWT_PLEN_128,
    DWT_PAC8,
    9,          // Preamble code compatible con Canal 9
    // ... resto sin cambios
};
```

**‚ö†Ô∏è Consideraci√≥n**: Canal 9 tiene ~0.5 dB menos sensibilidad que Canal 5. Solo cambiar si interferencia confirmada con spectrum analyzer.

**Procedimiento**:
1. Capturar log RF de Canal 5 (si analizador disponible)
2. Si detecta interferencias > -90 dBm ‚Üí Cambiar a Canal 9
3. Re-ejecutar TEST-02 @ 20m con Canal 9
4. Comparar tasas de √©xito

**Resultado esperado**: Si interferencia era causa, mejora ‚â•20% en ambos canales

---

## ÔøΩ RESUMEN EJECUTIVO DE TESTS

### ‚úÖ **Diagn√≥stico Completado (Orden Cronol√≥gico)**

| Test | Fecha | Configuraci√≥n | Resultado @ Distancia |
|------|-------|---------------|----------------------|
| **TEST-00** | 25-Oct | PRE_TIMEOUT=5 (baseline) | Canal A: 0% @ 23m, Canal B: 100% @ 23m |
| **TEST-01** | 26-Oct | PRE_TIMEOUT=8 (+60%) | Canal A: 3% @ 20m, Canal B: 9.7% @ 20m |
| **TEST-02** | 28-Oct | Swap f√≠sico antenas | Problema sigue en Canal A l√≥gico ‚úÖ |
| **TEST-03** | 28-Oct | Estructuras OTP separadas | Hip√≥tesis incorrecta ‚ùå |
| **TEST-04** | 28-Oct | PRE_TIMEOUT=12 (+140%) | Canal A: 0% @ 23m, Canal B: 100% @ 23m ‚ùå |

**Conclusi√≥n**: 
- ‚ùå **Problema hardware CONFIRMADO** en Canal A
- ‚ùå Optimizaci√≥n PRE_TIMEOUT **AGOTADA** (5‚Üí8‚Üí12 no tiene efecto)
- ‚úÖ TEST-04 id√©ntico a TEST-00 demuestra que timeouts NO son la causa ra√≠z
- üî¥ **Soluci√≥n SW radical (TEST-07: 850K) o reemplazo hardware son las √∫nicas opciones**

---

### ‚è≥ **Tests Pendientes (Priorizados)**

| Test | Prioridad | Estado | Objetivo | Esfuerzo |
|------|-----------|--------|----------|----------|
| **TEST-05** | ÔøΩ **ALTA** | ‚è≥ Considerar | TX Power +1dB (mejora esperada <10%) | 2h (c√≥digo + test) |
| **TEST-06** | üü¢ **MEDIA** | ‚è∏Ô∏è Opcional | RX Diagnostics para confirmar hardware | 3h (c√≥digo + an√°lisis) |
| **TEST-07** | ÔøΩ **CR√çTICA** | ‚è≥ **RECOMENDADO** | Migrar a 850K (+8dB sensibilidad) | 1-2 d√≠as |
| **TEST-08** | üîµ **BAJA** | ‚è∏Ô∏è √öltima opci√≥n | Cambio Canal 5‚Üí9 (interferencia) | 1h (c√≥digo + test) |

---

## üéØ PLAN DE ACCI√ìN INMEDIATO

### **Opci√≥n A: TEST-05 (conservadora, baja probabilidad de √©xito)**
‚ö†Ô∏è TX Power +1dB @ 20m  
üìä Mejora esperada: +5-10% en Canal A  
‚è±Ô∏è Si Canal A sigue <30% ‚Üí Ir directamente a TEST-07

### **Opci√≥n B: TEST-07 (recomendada, mayor probabilidad de √©xito)**
‚úÖ Migrar a 850K data rate  
üì° +8 dB sensibilidad ‚Üí **Puede compensar hardware defectuoso**  
üéØ Rango objetivo: 50-80m (vs 20-25m actual)  
‚è±Ô∏è Esfuerzo: 1-2 d√≠as de implementaci√≥n

**Si TEST-07 √©xito (Canal A ‚â•70% @ 50m)**:
- ‚úÖ Problema RESUELTO sin reemplazo de hardware
- üìù Documentar configuraci√≥n final 850K
- üîÄ Merge a branch `dev`
- ‚ö†Ô∏è Aceptar trade-offs: latencia 8√ó mayor (800ms vs 100ms)

**Si TEST-07 falla (Canal A <30% @ 20m incluso con 850K)**:
- ‚ùå **Hardware reemplazo OBLIGATORIO**
- üîß Opciones: Cambiar chip DW3000 A, reemplazar PCB completo, o validar LNA/filtro RF
- üí∞ Costo estimado: $20-50 (chip) o $200-500 (PCB completo)
  
---

---

## üìä RESULTADO FINAL

### ‚úÖ **√âxito Global**
- [ ] **OBJETIVO ALCANZADO**: Detecci√≥n estable ‚â•70% a 25m
- [ ] **PARCIAL**: Funciona pero <70%
- [ ] **FALLIDO**: Sin mejora significativa

### üîß **Configuraci√≥n Final**
```c
// Valores finales implementados (actualizar despu√©s de tests)
POLL_TX_TO_RESP_RX_DLY_UUS_6M8 = _____  // Ambos equipos
RESP_RX_TIMEOUT_UUS_6M8 = _____         // Ambos equipos
PRE_TIMEOUT_6M8 = _____                 // Ambos equipos (baseline: 12 PAC)
query_timeout = _____ ms                // Sniffer (baseline: 1000 ms)
TX_POWER = 0x_______                    // Si se modific√≥ (baseline: 0xFDFDFDFD)
Channel = _____                         // Si se cambi√≥ (baseline: 5)
```

### üìù **Resumen de Cambios**
- [ ] TEST-00 (Swap) ejecutado ‚Üí Resultado: [ ] Hardware [ ] Config
- [ ] TEST-01 implementado (PRE_TIMEOUT)
- [ ] TEST-02 implementado (TX Power)
- [ ] TEST-03 implementado (Query timeout)
- [ ] TEST-04 implementado (Validaci√≥n)
- [ ] TEST-05 implementado (Logging)
- [ ] TEST-06 implementado (MULTIPLE only)
- [ ] TEST-07 implementado (solo si necesario)
- [ ] TEST-08 implementado (solo si necesario)

---

## üìã CHECKLIST DE EJECUCI√ìN

### Antes de Tests
- [ ] Preparaci√≥n hardware/software completa
- [ ] Commit baseline realizado
- [ ] Logs UART configurados

### Durante Tests
- [ ] 3 minutos por distancia en TEST-01
- [ ] 20-30 ciclos por escenario
- [ ] Logs guardados por sesi√≥n
- [ ] Fotos/videos de setup

### Despu√©s de Tests
- [ ] Commit final con cambios
- [ ] Tag `v0.4.0-fix-distance`
- [ ] CHANGELOG.md actualizado
- [ ] Merge a `dev`

---

## üìù NOTAS R√ÅPIDAS

**Problemas encontrados**:
```

```

**Lecciones aprendidas**:
```

```

**Recomendaciones**:
```

```

---

**Completado el**: ___________ por: ___________
