// profiling_cdc_pipeline.v

// Generated using ACDS version 24.1 115

`timescale 1 ps / 1 ps
module profiling_cdc_pipeline #(
		parameter DW     = 56,
		parameter DELAYS = 2
	) (
		input  wire          src_clk,       //       src_clk.clk
		input  wire          rst_src_clk_n, // rst_src_clk_n.reset_n
		input  wire          dst_clk,       //       dst_clk.clk
		input  wire          rst_dst_clk_n, // rst_dst_clk_n.reset_n
		input  wire [DW-1:0] datain,        //        datain.data
		output wire [DW-1:0] dataout        //       dataout.data
	);

	cdc_pipeline #(
		.DW     (DW),
		.DELAYS (DELAYS)
	) profiling_cdc_pipeline (
		.src_clk       (src_clk),       //   input,   width = 1,       src_clk.clk
		.rst_src_clk_n (rst_src_clk_n), //   input,   width = 1, rst_src_clk_n.reset_n
		.dst_clk       (dst_clk),       //   input,   width = 1,       dst_clk.clk
		.rst_dst_clk_n (rst_dst_clk_n), //   input,   width = 1, rst_dst_clk_n.reset_n
		.datain        (datain),        //   input,  width = DW,        datain.data
		.dataout       (dataout)        //  output,  width = DW,       dataout.data
	);

endmodule
