module hadd(
    input A,B,
    output S,C
    );
    xor xor1 (S,A,B);
    and and1 (C,A,B);
endmodule
