集成电路 设计 的 可 制造 性 评分 方法 、 装置 、 介质 及 设备 本发明 提供 集成电路 设计 的 可 制造 性 评分 方法 、 装置 、 介质 及 设备 ， 通过 设计 评分 规则 确定 由 各 电路 分析 大项 及其 权重 分值 、 各 电路 分析 子项 及其 权重 分值 所 构成 的 评分 关系式 ； 分析 待测 电路 的 各 所述 电路 分析 子项 的 可 制造 性 ， 从而 得到 各 所述 电路 分析 子项 的 分析 结果 ； 将 各 所述 分析 结果 相应 地 代入 所 述评 分 关系式 中 进行 计算 ， 从而 得到 所述 待测 电路 的 可 制造 性 评分 ， 并 予以 显示 。 本发明 能够 提供 了 比较 标准 、 通用 且 合理 的 用于 评价 集成电路 设计 的 可 制造 性 的 机制 。 另外 ， 本发明 除了 作为 设计 优劣 的 评价 依据 ， 还 可以 扩展 应用 于 可靠性 分析 、 热 分析 、 应力 分析 等 多种 领域 的 评分 中 。 
