# Reading C:/Programación/intelFPGA_lite/19.1/modelsim_ase/tcl/vsim/pref.tcl
# ERROR: No extended dataflow license exists
# do BB_SYSTEM_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/Programación/intelFPGA_lite/19.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegCRASH.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:30 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegCRASH.v 
# -- Compiling module SC_regCRASH
# 
# Top level modules:
# 	SC_regCRASH
# End time: 20:28:30 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegCLEAN.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:30 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegCLEAN.v 
# -- Compiling module SC_regCLEAN
# 
# Top level modules:
# 	SC_regCLEAN
# End time: 20:28:30 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_STATEMACHINEBACKG.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:30 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_STATEMACHINEBACKG.v 
# -- Compiling module SC_STATEMACHINEBACKG
# 
# Top level modules:
# 	SC_STATEMACHINEBACKG
# End time: 20:28:30 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegBACKGTYPE.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:30 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegBACKGTYPE.v 
# -- Compiling module SC_RegBACKGTYPE
# 
# Top level modules:
# 	SC_RegBACKGTYPE
# End time: 20:28:30 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_STATEMACHINEPOINT.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:30 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_STATEMACHINEPOINT.v 
# -- Compiling module SC_STATEMACHINEPOINT
# 
# Top level modules:
# 	SC_STATEMACHINEPOINT
# End time: 20:28:31 on Nov 10,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegPOINTTYPE.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:31 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_RegPOINTTYPE.v 
# -- Compiling module SC_RegPOINTTYPE
# 
# Top level modules:
# 	SC_RegPOINTTYPE
# End time: 20:28:31 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/CC_BOTTOMSIDECOMPARATOR.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:31 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/CC_BOTTOMSIDECOMPARATOR.v 
# -- Compiling module CC_BOTTOMSIDECOMPARATOR
# 
# Top level modules:
# 	CC_BOTTOMSIDECOMPARATOR
# End time: 20:28:31 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_upCOUNTER.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:31 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_upCOUNTER.v 
# -- Compiling module SC_upCOUNTER
# 
# Top level modules:
# 	SC_upCOUNTER
# End time: 20:28:32 on Nov 10,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_upSPEEDCOUNTER.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:32 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_upSPEEDCOUNTER.v 
# -- Compiling module SC_upSPEEDCOUNTER
# 
# Top level modules:
# 	SC_upSPEEDCOUNTER
# End time: 20:28:32 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/CC_SPEEDCOMPARATOR.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:32 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/CC_SPEEDCOMPARATOR.v 
# -- Compiling module CC_SPEEDCOMPARATOR
# 
# Top level modules:
# 	CC_SPEEDCOMPARATOR
# End time: 20:28:32 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/shift_reg_start_done.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:32 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/shift_reg_start_done.v 
# -- Compiling module shift_reg_start_done
# 
# Top level modules:
# 	shift_reg_start_done
# End time: 20:28:32 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/max7219_ctrl.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:32 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/max7219_ctrl.v 
# -- Compiling module matrix_ctrl
# 
# Top level modules:
# 	matrix_ctrl
# End time: 20:28:32 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_DEBOUNCE1.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:33 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/rtl/SC_DEBOUNCE1.v 
# -- Compiling module SC_DEBOUNCE1
# 
# Top level modules:
# 	SC_DEBOUNCE1
# End time: 20:28:33 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1 {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/BB_SYSTEM.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 20:28:33 on Nov 10,2021
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1" C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/BB_SYSTEM.v 
# -- Compiling module BB_SYSTEM
# ** Error: (vlog-13069) C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/BB_SYSTEM.v(255): near ")": syntax error, unexpected ')', expecting .* or '.'.
# End time: 20:28:33 on Nov 10,2021, Elapsed time: 0:00:00
# Errors: 1, Warnings: 0
# ** Error: C:/Programación/intelFPGA_lite/19.1/modelsim_ase/win32aloem/vlog failed.
# Error in macro ./BB_SYSTEM_run_msim_rtl_verilog.do line 21
# C:/Programación/intelFPGA_lite/19.1/modelsim_ase/win32aloem/vlog failed.
#     while executing
# "vlog -vlog01compat -work work +incdir+C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1 {C:/Users/Familia8A/Desktop/Proyecto_SED/PRJ0_EJEMPLO_1/B..."
