Timing Analyzer report for SAR
Tue May 28 14:31:26 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'sar:inst|step[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'
 15. Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'sar:inst|step[0]'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'sar:inst|step[0]'
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 30. Slow 1200mV 0C Model Hold: 'sar:inst|step[0]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'sar:inst|step[0]'
 38. Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'
 42. Fast 1200mV 0C Model Hold: 'sar:inst|step[0]'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAR                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   3.4%      ;
;     Processor 4            ;   3.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; clock_divider:inst4|counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:inst4|counter[0] } ;
; sar:inst|step[0]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sar:inst|step[0] }               ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                   ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 207.21 MHz ; 207.21 MHz      ; clk                            ;      ;
; 213.9 MHz  ; 213.9 MHz       ; clock_divider:inst4|counter[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -5.839 ; -44.827       ;
; clk                            ; -3.826 ; -88.421       ;
; clock_divider:inst4|counter[0] ; -3.675 ; -68.935       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clock_divider:inst4|counter[0] ; 0.353 ; 0.000         ;
; clk                            ; 0.397 ; 0.000         ;
; sar:inst|step[0]               ; 3.607 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -79.176       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sar:inst|step[0]'                                                                                             ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -5.839 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.676      ;
; -5.838 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.675      ;
; -5.827 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.664      ;
; -5.819 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.656      ;
; -5.815 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.652      ;
; -5.811 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.648      ;
; -5.799 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.636      ;
; -5.791 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.628      ;
; -5.787 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.624      ;
; -5.776 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.613      ;
; -5.772 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.609      ;
; -5.768 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.605      ;
; -5.752 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.589      ;
; -5.748 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.585      ;
; -5.720 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.557      ;
; -5.693 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.530      ;
; -5.675 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.512      ;
; -5.674 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.511      ;
; -5.666 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.503      ;
; -5.659 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.496      ;
; -5.642 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.479      ;
; -5.638 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.475      ;
; -5.636 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.473      ;
; -5.622 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.459      ;
; -5.618 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.455      ;
; -5.605 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.442      ;
; -5.601 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.438      ;
; -5.586 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.423      ;
; -5.578 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.415      ;
; -5.570 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.407      ;
; -5.562 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.399      ;
; -5.557 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.394      ;
; -5.555 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.392      ;
; -5.521 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.358      ;
; -5.487 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.324      ;
; -5.483 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.320      ;
; -5.469 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.306      ;
; -5.462 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.299      ;
; -5.444 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.281      ;
; -5.444 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.281      ;
; -5.443 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.280      ;
; -5.432 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.269      ;
; -5.423 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.260      ;
; -5.421 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.258      ;
; -5.416 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.253      ;
; -5.406 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.243      ;
; -5.397 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.234      ;
; -5.392 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.229      ;
; -5.349 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.186      ;
; -5.345 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.182      ;
; -5.326 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.163      ;
; -5.326 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.163      ;
; -5.310 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.147      ;
; -5.280 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.117      ;
; -5.279 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.116      ;
; -5.191 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.028      ;
; -5.185 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.022      ;
; -5.183 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.020      ;
; -5.180 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.017      ;
; -5.167 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 3.004      ;
; -5.124 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.961      ;
; -5.108 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.945      ;
; -5.054 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.891      ;
; -5.030 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.867      ;
; -5.027 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.864      ;
; -5.008 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.845      ;
; -4.977 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.814      ;
; -4.961 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.798      ;
; -4.867 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.704      ;
; -4.843 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.680      ;
; -4.836 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.673      ;
; -4.831 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.668      ;
; -4.804 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.641      ;
; -4.729 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.566      ;
; -4.698 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.535      ;
; -4.677 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.514      ;
; -4.660 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.497      ;
; -4.651 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.488      ;
; -4.641 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.478      ;
; -4.566 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.403      ;
; -4.565 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.402      ;
; -4.506 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.343      ;
; -4.413 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.250      ;
; -4.401 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.238      ;
; -4.357 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.194      ;
; -4.197 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -3.158     ; 2.034      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.826 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.415     ; 4.406      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.713 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.203     ; 4.505      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.659 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.456     ; 4.198      ;
; -3.621 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 4.155      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.510 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.254      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.456 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.504     ; 3.947      ;
; -3.449 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 4.406      ;
; -3.395 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.929      ;
; -3.371 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.905      ;
; -3.350 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.884      ;
; -3.298 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.832      ;
; -3.296 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.136     ; 4.155      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.284 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.028      ;
; -3.276 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.810      ;
; -3.268 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.802      ;
; -3.265 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.799      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.260 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.251     ; 4.004      ;
; -3.246 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[18] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.780      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.239 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.251     ; 3.983      ;
; -3.232 ; clock_divider:inst4|counter[3]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.030     ; 4.197      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
; -3.230 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.504     ; 3.721      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                           ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.675 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.527      ;
; -3.662 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.514      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.625 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.477      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.612 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.464      ;
; -3.579 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.431      ;
; -3.564 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.416      ;
; -3.508 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.360      ;
; -3.496 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.348      ;
; -3.493 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.345      ;
; -3.481 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.333      ;
; -3.481 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.333      ;
; -3.481 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.333      ;
; -3.479 ; sar:inst|a[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.411      ;
; -3.467 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.319      ;
; -3.467 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.319      ;
; -3.466 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.318      ;
; -3.463 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.315      ;
; -3.463 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.315      ;
; -3.460 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.312      ;
; -3.455 ; sar:inst|b[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.387      ;
; -3.451 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.303      ;
; -3.448 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.300      ;
; -3.448 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.300      ;
; -3.445 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.297      ;
; -3.432 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.284      ;
; -3.422 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.377      ;
; -3.417 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.269      ;
; -3.391 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.243      ;
; -3.356 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.208      ;
; -3.356 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.208      ;
; -3.356 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.208      ;
; -3.356 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.208      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.341 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.857      ; 5.193      ;
; -3.312 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 4.269      ;
; -3.255 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.187      ;
; -3.228 ; sar:inst|a[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.160      ;
; -3.204 ; sar:inst|b[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.136      ;
; -3.122 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 4.077      ;
; -3.092 ; sar:inst|b[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 4.024      ;
; -3.035 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.967      ;
; -3.031 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 3.988      ;
; -3.005 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 3.960      ;
; -2.889 ; sar:inst|b[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.821      ;
; -2.875 ; sar:inst|step[2] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 3.830      ;
; -2.852 ; sar:inst|a[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.784      ;
; -2.844 ; sar:inst|step[3] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 3.799      ;
; -2.832 ; sar:inst|a[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.764      ;
; -2.828 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.760      ;
; -2.803 ; sar:inst|a[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.735      ;
; -2.796 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.728      ;
; -2.734 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.666      ;
; -2.723 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.655      ;
; -2.707 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.639      ;
; -2.702 ; sar:inst|a[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.634      ;
; -2.697 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.629      ;
; -2.687 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.619      ;
; -2.686 ; sar:inst|a[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.618      ;
; -2.683 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.615      ;
; -2.679 ; sar:inst|b[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.611      ;
; -2.671 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.603      ;
; -2.663 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.595      ;
; -2.650 ; sar:inst|b[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.582      ;
; -2.647 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.579      ;
; -2.633 ; sar:inst|b[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.565      ;
; -2.624 ; sar:inst|a[2]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.556      ;
; -2.624 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.556      ;
; -2.620 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.552      ;
; -2.615 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.547      ;
; -2.609 ; sar:inst|a[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.541      ;
; -2.606 ; sar:inst|a[0]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.538      ;
; -2.599 ; sar:inst|a[0]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.531      ;
; -2.598 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.040     ; 3.553      ;
; -2.593 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.525      ;
; -2.589 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.521      ;
; -2.586 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.518      ;
; -2.586 ; sar:inst|a[2]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.518      ;
; -2.582 ; sar:inst|b[0]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.514      ;
; -2.579 ; sar:inst|a[2]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.511      ;
; -2.575 ; sar:inst|b[0]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.507      ;
; -2.575 ; sar:inst|a[2]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.507      ;
; -2.571 ; sar:inst|b[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.503      ;
; -2.570 ; sar:inst|b[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.063     ; 3.502      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                           ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.353 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.673      ; 6.402      ;
; 0.360 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.410      ;
; 0.369 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.419      ;
; 0.376 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.426      ;
; 0.395 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.445      ;
; 0.396 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.446      ;
; 0.399 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.449      ;
; 0.399 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.449      ;
; 0.402 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.452      ;
; 0.405 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.455      ;
; 0.416 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.466      ;
; 0.441 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.491      ;
; 0.453 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.503      ;
; 0.454 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.504      ;
; 0.456 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.506      ;
; 0.456 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.506      ;
; 0.511 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.674      ; 6.561      ;
; 0.745 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.295      ;
; 0.746 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.296      ;
; 0.754 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.304      ;
; 0.764 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.314      ;
; 0.766 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.316      ;
; 0.768 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.318      ;
; 0.771 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.321      ;
; 0.771 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.321      ;
; 0.784 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.334      ;
; 0.792 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.342      ;
; 0.793 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.343      ;
; 0.793 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.343      ;
; 0.794 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.344      ;
; 0.866 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.416      ;
; 0.874 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.673      ; 6.423      ;
; 0.876 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.426      ;
; 0.883 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.674      ; 6.433      ;
; 0.909 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.679      ; 5.964      ;
; 1.013 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.233      ;
; 1.015 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.679      ; 6.070      ;
; 1.035 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.255      ;
; 1.037 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.257      ;
; 1.054 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.274      ;
; 1.070 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.290      ;
; 1.076 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.296      ;
; 1.085 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.679      ; 6.140      ;
; 1.132 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.352      ;
; 1.300 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.520      ;
; 1.324 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.544      ;
; 1.329 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.549      ;
; 1.341 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.561      ;
; 1.349 ; sar:inst|a[0]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.569      ;
; 1.352 ; sar:inst|a[0]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.572      ;
; 1.373 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.593      ;
; 1.376 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.596      ;
; 1.382 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.602      ;
; 1.415 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.635      ;
; 1.421 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.641      ;
; 1.426 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.646      ;
; 1.454 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.674      ;
; 1.456 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.676      ;
; 1.480 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.700      ;
; 1.485 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.705      ;
; 1.518 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.738      ;
; 1.529 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.749      ;
; 1.534 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.754      ;
; 1.534 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.679      ; 6.089      ;
; 1.567 ; sar:inst|a[2]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.787      ;
; 1.571 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.791      ;
; 1.582 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.802      ;
; 1.593 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.813      ;
; 1.598 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.818      ;
; 1.613 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.833      ;
; 1.620 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.840      ;
; 1.623 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.843      ;
; 1.631 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.851      ;
; 1.650 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.679      ; 6.205      ;
; 1.654 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.874      ;
; 1.656 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.876      ;
; 1.656 ; sar:inst|b[1]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.876      ;
; 1.659 ; sar:inst|b[1]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.879      ;
; 1.660 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.880      ;
; 1.661 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.881      ;
; 1.671 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.891      ;
; 1.675 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.895      ;
; 1.684 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.904      ;
; 1.687 ; sar:inst|a[2]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.907      ;
; 1.695 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.915      ;
; 1.698 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.918      ;
; 1.720 ; sar:inst|a[2]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.940      ;
; 1.720 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.679      ; 6.275      ;
; 1.725 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.945      ;
; 1.733 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.953      ;
; 1.747 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.967      ;
; 1.757 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.977      ;
; 1.773 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.993      ;
; 1.774 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 1.994      ;
; 1.780 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.000      ;
; 1.794 ; sar:inst|b[3]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.014      ;
; 1.795 ; sar:inst|a[2]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.015      ;
; 1.800 ; sar:inst|a[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.020      ;
; 1.806 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.026      ;
; 1.806 ; sar:inst|a[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.063      ; 2.026      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.397 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.396      ; 3.179      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.574 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.011      ; 2.971      ;
; 0.594 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.595 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.080      ;
; 0.595 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.790      ;
; 0.596 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.596 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.081      ;
; 0.596 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.791      ;
; 0.597 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.597 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.792      ;
; 0.599 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.794      ;
; 0.600 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.795      ;
; 0.602 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.797      ;
; 0.603 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.798      ;
; 0.604 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.799      ;
; 0.605 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.800      ;
; 0.606 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.801      ;
; 0.606 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.801      ;
; 0.607 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.802      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.609 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.276      ; 3.271      ;
; 0.611 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.806      ;
; 0.612 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.807      ;
; 0.613 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.808      ;
; 0.616 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.705 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.190      ;
; 0.706 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.191      ;
; 0.707 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.192      ;
; 0.708 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.193      ;
; 0.708 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.193      ;
; 0.714 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.038      ; 0.909      ;
; 0.736 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.057      ; 3.179      ;
; 0.809 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.294      ;
; 0.810 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.295      ;
; 0.817 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.302      ;
; 0.818 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.303      ;
; 0.818 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.303      ;
; 0.819 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.304      ;
; 0.820 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.305      ;
; 0.820 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.305      ;
; 0.829 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.314      ;
; 0.860 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.063      ;
; 0.864 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.064      ;
; 0.865 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.065      ;
; 0.869 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.072      ;
; 0.870 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.070      ;
; 0.870 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.073      ;
; 0.874 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.077      ;
; 0.876 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.079      ;
; 0.876 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.079      ;
; 0.878 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.078      ;
; 0.878 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.081      ;
; 0.878 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.081      ;
; 0.879 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.079      ;
; 0.879 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.082      ;
; 0.881 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.081      ;
; 0.882 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.085      ;
; 0.883 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.086      ;
; 0.884 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.087      ;
; 0.885 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.088      ;
; 0.886 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.089      ;
; 0.886 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.089      ;
; 0.888 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.088      ;
; 0.888 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.088      ;
; 0.888 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.046      ; 1.091      ;
; 0.890 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.090      ;
; 0.890 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.090      ;
; 0.896 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.096      ;
; 0.898 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.043      ; 1.098      ;
; 0.900 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; -0.500       ; 2.396      ; 3.182      ;
; 0.915 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.400      ;
; 0.919 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.404      ;
; 0.920 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.405      ;
; 0.921 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.406      ;
; 0.922 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.407      ;
; 0.929 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.414      ;
; 0.930 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.415      ;
; 0.930 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.415      ;
; 0.931 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.328      ; 1.416      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sar:inst|step[0]'                                                                                             ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 3.607 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.110      ;
; 3.757 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.260      ;
; 3.770 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.273      ;
; 3.891 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.394      ;
; 3.991 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.494      ;
; 4.015 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.518      ;
; 4.055 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.558      ;
; 4.057 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.560      ;
; 4.073 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.576      ;
; 4.172 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.675      ;
; 4.185 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.688      ;
; 4.187 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.690      ;
; 4.193 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.696      ;
; 4.220 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.723      ;
; 4.243 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.746      ;
; 4.257 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.760      ;
; 4.284 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.787      ;
; 4.317 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.820      ;
; 4.343 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.846      ;
; 4.345 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.848      ;
; 4.352 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.855      ;
; 4.356 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.859      ;
; 4.377 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.880      ;
; 4.379 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.882      ;
; 4.390 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.893      ;
; 4.439 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.942      ;
; 4.441 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.944      ;
; 4.447 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.950      ;
; 4.454 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.957      ;
; 4.462 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.965      ;
; 4.481 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.984      ;
; 4.486 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.989      ;
; 4.490 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.993      ;
; 4.494 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 1.997      ;
; 4.516 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.019      ;
; 4.529 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.032      ;
; 4.537 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.040      ;
; 4.546 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.049      ;
; 4.575 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.078      ;
; 4.590 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.093      ;
; 4.601 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.104      ;
; 4.643 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.146      ;
; 4.651 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.154      ;
; 4.656 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.159      ;
; 4.659 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.162      ;
; 4.666 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.169      ;
; 4.678 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.181      ;
; 4.682 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.185      ;
; 4.686 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.189      ;
; 4.687 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.190      ;
; 4.696 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.199      ;
; 4.703 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.206      ;
; 4.713 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.216      ;
; 4.713 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.216      ;
; 4.716 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.219      ;
; 4.716 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.219      ;
; 4.757 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.260      ;
; 4.758 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.261      ;
; 4.763 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.266      ;
; 4.768 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.271      ;
; 4.771 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.274      ;
; 4.773 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.276      ;
; 4.786 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.289      ;
; 4.830 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.333      ;
; 4.834 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.337      ;
; 4.849 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.352      ;
; 4.867 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.370      ;
; 4.870 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.373      ;
; 4.873 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.376      ;
; 4.883 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.386      ;
; 4.896 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.399      ;
; 4.937 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.440      ;
; 4.940 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.443      ;
; 4.952 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.455      ;
; 4.952 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.455      ;
; 4.980 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.483      ;
; 4.995 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.498      ;
; 5.009 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.512      ;
; 5.022 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.525      ;
; 5.024 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.527      ;
; 5.048 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.551      ;
; 5.062 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.565      ;
; 5.081 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.584      ;
; 5.091 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.594      ;
; 5.120 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.623      ;
; 5.184 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.674     ; 2.687      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                    ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 227.17 MHz ; 227.17 MHz      ; clk                            ;      ;
; 233.43 MHz ; 233.43 MHz      ; clock_divider:inst4|counter[0] ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -5.113 ; -39.085       ;
; clk                            ; -3.402 ; -78.199       ;
; clock_divider:inst4|counter[0] ; -3.284 ; -61.166       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.332 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.368 ; 0.000         ;
; sar:inst|step[0]               ; 3.217 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -79.176       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sar:inst|step[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -5.113 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.293      ;
; -5.097 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.278      ;
; -5.091 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.271      ;
; -5.090 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.270      ;
; -5.078 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.259      ;
; -5.062 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.242      ;
; -5.053 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.233      ;
; -5.043 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.223      ;
; -5.034 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.214      ;
; -5.033 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.213      ;
; -5.031 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.211      ;
; -5.024 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.205      ;
; -5.012 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.192      ;
; -5.011 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.191      ;
; -4.974 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.155      ;
; -4.960 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.140      ;
; -4.952 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.133      ;
; -4.939 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.119      ;
; -4.935 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.116      ;
; -4.932 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.112      ;
; -4.920 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.100      ;
; -4.913 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.093      ;
; -4.913 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.093      ;
; -4.894 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.074      ;
; -4.891 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.071      ;
; -4.890 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.070      ;
; -4.890 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.070      ;
; -4.858 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.039      ;
; -4.855 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.035      ;
; -4.854 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 3.035      ;
; -4.847 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.027      ;
; -4.841 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.021      ;
; -4.829 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 3.009      ;
; -4.812 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.992      ;
; -4.779 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.959      ;
; -4.779 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.960      ;
; -4.765 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.945      ;
; -4.760 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.940      ;
; -4.744 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.924      ;
; -4.739 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.919      ;
; -4.732 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.913      ;
; -4.727 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.907      ;
; -4.713 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.893      ;
; -4.705 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.885      ;
; -4.697 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.877      ;
; -4.696 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.876      ;
; -4.688 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.868      ;
; -4.677 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.857      ;
; -4.666 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.846      ;
; -4.656 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.836      ;
; -4.644 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.824      ;
; -4.612 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.792      ;
; -4.598 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.778      ;
; -4.574 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.754      ;
; -4.567 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.747      ;
; -4.533 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.713      ;
; -4.530 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.711      ;
; -4.520 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.701      ;
; -4.490 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.670      ;
; -4.477 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.657      ;
; -4.476 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.656      ;
; -4.463 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.643      ;
; -4.385 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.565      ;
; -4.382 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.562      ;
; -4.363 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.544      ;
; -4.360 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.540      ;
; -4.358 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.539      ;
; -4.342 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.522      ;
; -4.220 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.401      ;
; -4.212 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.393      ;
; -4.208 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.388      ;
; -4.192 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.373      ;
; -4.191 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.371      ;
; -4.095 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.275      ;
; -4.087 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.267      ;
; -4.058 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.238      ;
; -4.036 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.216      ;
; -4.035 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.216      ;
; -4.024 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.205      ;
; -3.980 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.814     ; 2.161      ;
; -3.979 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.159      ;
; -3.904 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.084      ;
; -3.847 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.027      ;
; -3.833 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 2.013      ;
; -3.757 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 1.937      ;
; -3.621 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -2.815     ; 1.801      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.402 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.383     ; 4.014      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.292 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.184     ; 4.103      ;
; -3.225 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.784      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.224 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.406     ; 3.813      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.117 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.873      ;
; -3.053 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 4.014      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.049 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.583      ;
; -3.031 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.590      ;
; -2.957 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.516      ;
; -2.940 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.499      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.923 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.679      ;
; -2.922 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.133     ; 3.784      ;
; -2.921 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.480      ;
; -2.921 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.480      ;
; -2.885 ; clock_divider:inst4|counter[3]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.040     ; 3.840      ;
; -2.879 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.438      ;
; -2.871 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.436     ; 3.430      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.855 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.461     ; 3.389      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.849 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.605      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
; -2.832 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.239     ; 3.588      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                            ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.284 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 5.017      ;
; -3.272 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 5.005      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.235 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.969      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.223 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.957      ;
; -3.181 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.915      ;
; -3.169 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.903      ;
; -3.085 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.818      ;
; -3.085 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.818      ;
; -3.084 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.818      ;
; -3.082 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.815      ;
; -3.080 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.813      ;
; -3.075 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.809      ;
; -3.073 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.806      ;
; -3.073 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.806      ;
; -3.072 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.806      ;
; -3.070 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.803      ;
; -3.068 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.801      ;
; -3.063 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.797      ;
; -3.063 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.797      ;
; -3.063 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.797      ;
; -3.056 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.790      ;
; -3.044 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.778      ;
; -3.043 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.777      ;
; -3.043 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.777      ;
; -3.035 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.768      ;
; -3.022 ; sar:inst|a[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.961      ;
; -3.000 ; sar:inst|b[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.939      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.986 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.739      ; 4.720      ;
; -2.972 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.930      ;
; -2.931 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.664      ;
; -2.931 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.664      ;
; -2.931 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.664      ;
; -2.931 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.738      ; 4.664      ;
; -2.877 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 3.838      ;
; -2.828 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.768      ;
; -2.784 ; sar:inst|a[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.723      ;
; -2.762 ; sar:inst|b[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.701      ;
; -2.671 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.629      ;
; -2.670 ; sar:inst|b[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.609      ;
; -2.665 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.623      ;
; -2.653 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.593      ;
; -2.576 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.034     ; 3.537      ;
; -2.531 ; sar:inst|step[3] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.489      ;
; -2.503 ; sar:inst|b[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.442      ;
; -2.496 ; sar:inst|step[2] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.454      ;
; -2.448 ; sar:inst|a[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.387      ;
; -2.427 ; sar:inst|a[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.366      ;
; -2.426 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.365      ;
; -2.425 ; sar:inst|a[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.364      ;
; -2.367 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.307      ;
; -2.314 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.254      ;
; -2.312 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.251      ;
; -2.300 ; sar:inst|a[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.238      ;
; -2.295 ; sar:inst|b[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.234      ;
; -2.290 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.228      ;
; -2.283 ; sar:inst|b[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.222      ;
; -2.281 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 3.239      ;
; -2.277 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.215      ;
; -2.274 ; sar:inst|a[2]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.213      ;
; -2.271 ; sar:inst|a[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.209      ;
; -2.268 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.206      ;
; -2.268 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.206      ;
; -2.261 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.199      ;
; -2.246 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.184      ;
; -2.239 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.177      ;
; -2.233 ; sar:inst|a[0]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.172      ;
; -2.230 ; sar:inst|a[0]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.169      ;
; -2.229 ; sar:inst|b[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.168      ;
; -2.225 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.164      ;
; -2.222 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.162      ;
; -2.211 ; sar:inst|b[0]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.150      ;
; -2.210 ; sar:inst|a[2]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.149      ;
; -2.208 ; sar:inst|b[0]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.147      ;
; -2.207 ; sar:inst|a[2]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.146      ;
; -2.202 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.141      ;
; -2.193 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.055     ; 3.133      ;
; -2.192 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.131      ;
; -2.191 ; sar:inst|b[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.130      ;
; -2.187 ; sar:inst|a[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.126      ;
; -2.178 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.117      ;
; -2.176 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.056     ; 3.115      ;
; -2.170 ; sar:inst|b[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.057     ; 3.108      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.332 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.186      ; 2.872      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.501 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.843      ; 2.698      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.529 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 2.075      ; 2.958      ;
; 0.534 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.534 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.712      ;
; 0.535 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.535 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.535 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.713      ;
; 0.536 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.536 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.714      ;
; 0.538 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 0.970      ;
; 0.538 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 0.970      ;
; 0.538 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.716      ;
; 0.539 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.717      ;
; 0.540 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.718      ;
; 0.541 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.719      ;
; 0.542 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.720      ;
; 0.543 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.721      ;
; 0.543 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.721      ;
; 0.543 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.721      ;
; 0.544 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.722      ;
; 0.548 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.726      ;
; 0.549 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.727      ;
; 0.550 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.728      ;
; 0.553 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.731      ;
; 0.627 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.059      ;
; 0.627 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.059      ;
; 0.634 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.066      ;
; 0.634 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.066      ;
; 0.634 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.066      ;
; 0.649 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.869      ; 2.872      ;
; 0.655 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.034      ; 0.833      ;
; 0.721 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.153      ;
; 0.723 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.155      ;
; 0.723 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.155      ;
; 0.723 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.155      ;
; 0.730 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.162      ;
; 0.730 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.162      ;
; 0.730 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.162      ;
; 0.737 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.169      ;
; 0.742 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.174      ;
; 0.774 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.957      ;
; 0.775 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.958      ;
; 0.775 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.958      ;
; 0.778 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.961      ;
; 0.779 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.962      ;
; 0.779 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.962      ;
; 0.780 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.963      ;
; 0.780 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.963      ;
; 0.780 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.963      ;
; 0.782 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.965      ;
; 0.782 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.965      ;
; 0.785 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.968      ;
; 0.786 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.969      ;
; 0.787 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.787 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.787 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.787 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.787 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.788 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.971      ;
; 0.788 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.971      ;
; 0.792 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.975      ;
; 0.793 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.976      ;
; 0.794 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.977      ;
; 0.794 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.977      ;
; 0.794 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.977      ;
; 0.794 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.977      ;
; 0.795 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.978      ;
; 0.801 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.039      ; 0.984      ;
; 0.810 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.242      ;
; 0.811 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; -0.500       ; 2.186      ; 2.851      ;
; 0.814 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.246      ;
; 0.817 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.249      ;
; 0.819 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.251      ;
; 0.819 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.251      ;
; 0.819 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.251      ;
; 0.826 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.258      ;
; 0.826 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.258      ;
; 0.826 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.288      ; 1.258      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                            ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.368 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.785      ;
; 0.371 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.788      ;
; 0.380 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.797      ;
; 0.394 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.072      ; 5.810      ;
; 0.397 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.072      ; 5.813      ;
; 0.397 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.072      ; 5.813      ;
; 0.400 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.072      ; 5.816      ;
; 0.402 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.072      ; 5.818      ;
; 0.412 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.829      ;
; 0.424 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.841      ;
; 0.428 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.074      ; 5.846      ;
; 0.445 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.862      ;
; 0.458 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.875      ;
; 0.459 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.876      ;
; 0.461 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.878      ;
; 0.462 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.879      ;
; 0.509 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 5.073      ; 5.926      ;
; 0.847 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.210      ; 5.401      ;
; 0.870 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.787      ;
; 0.873 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.790      ;
; 0.881 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.798      ;
; 0.884 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.072      ; 5.800      ;
; 0.893 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.072      ; 5.809      ;
; 0.895 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.072      ; 5.811      ;
; 0.898 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.072      ; 5.814      ;
; 0.898 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.072      ; 5.814      ;
; 0.905 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.822      ;
; 0.912 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.112      ;
; 0.915 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.832      ;
; 0.915 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.832      ;
; 0.916 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.833      ;
; 0.916 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.833      ;
; 0.935 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.136      ;
; 0.937 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.138      ;
; 0.939 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.074      ; 5.857      ;
; 0.954 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.154      ;
; 0.959 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.876      ;
; 0.964 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.164      ;
; 0.965 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.165      ;
; 0.983 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.900      ;
; 0.990 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 5.073      ; 5.907      ;
; 1.028 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.228      ;
; 1.032 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.210      ; 5.586      ;
; 1.105 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 4.210      ; 5.659      ;
; 1.165 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.365      ;
; 1.192 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.393      ;
; 1.197 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.398      ;
; 1.202 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.402      ;
; 1.237 ; sar:inst|a[0]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.437      ;
; 1.241 ; sar:inst|a[0]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.441      ;
; 1.245 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.445      ;
; 1.258 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.458      ;
; 1.266 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.466      ;
; 1.270 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.470      ;
; 1.273 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.474      ;
; 1.290 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.490      ;
; 1.300 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.500      ;
; 1.303 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.503      ;
; 1.332 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.533      ;
; 1.351 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.551      ;
; 1.366 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.567      ;
; 1.371 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.572      ;
; 1.378 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.577      ;
; 1.388 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.589      ;
; 1.401 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.602      ;
; 1.422 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.622      ;
; 1.424 ; sar:inst|a[2]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.624      ;
; 1.425 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.210      ; 5.479      ;
; 1.440 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.640      ;
; 1.449 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.650      ;
; 1.449 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.649      ;
; 1.464 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.664      ;
; 1.474 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.674      ;
; 1.477 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.677      ;
; 1.496 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.695      ;
; 1.498 ; sar:inst|b[1]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.698      ;
; 1.501 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.700      ;
; 1.506 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.706      ;
; 1.508 ; sar:inst|b[1]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.708      ;
; 1.513 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.712      ;
; 1.517 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.717      ;
; 1.536 ; sar:inst|a[2]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.736      ;
; 1.538 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.737      ;
; 1.538 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.737      ;
; 1.542 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.741      ;
; 1.544 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.744      ;
; 1.547 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.746      ;
; 1.557 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.210      ; 5.611      ;
; 1.563 ; sar:inst|a[2]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.762      ;
; 1.583 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.783      ;
; 1.589 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.788      ;
; 1.610 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.809      ;
; 1.610 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.055      ; 1.809      ;
; 1.612 ; sar:inst|a[2]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.812      ;
; 1.619 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.819      ;
; 1.623 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.057      ; 1.824      ;
; 1.626 ; sar:inst|b[3]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.826      ;
; 1.631 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 4.210      ; 5.685      ;
; 1.634 ; sar:inst|a[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.834      ;
; 1.635 ; sar:inst|b[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.056      ; 1.835      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sar:inst|step[0]'                                                                                              ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 3.217 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.004      ;
; 3.347 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.134      ;
; 3.361 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.148      ;
; 3.478 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.265      ;
; 3.553 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.340      ;
; 3.580 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.367      ;
; 3.614 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.401      ;
; 3.631 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.417      ;
; 3.658 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.444      ;
; 3.715 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.502      ;
; 3.740 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.527      ;
; 3.754 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.540      ;
; 3.754 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.541      ;
; 3.769 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.555      ;
; 3.807 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.593      ;
; 3.810 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.596      ;
; 3.816 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.602      ;
; 3.863 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.649      ;
; 3.889 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.676      ;
; 3.892 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.679      ;
; 3.894 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.680      ;
; 3.895 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.681      ;
; 3.899 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.685      ;
; 3.914 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.701      ;
; 3.920 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.706      ;
; 3.945 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.731      ;
; 3.950 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.737      ;
; 3.984 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.770      ;
; 3.992 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.778      ;
; 3.995 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.781      ;
; 3.996 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.782      ;
; 4.000 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.786      ;
; 4.010 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.796      ;
; 4.039 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.825      ;
; 4.060 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.846      ;
; 4.060 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.846      ;
; 4.068 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.855      ;
; 4.072 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.858      ;
; 4.092 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.878      ;
; 4.101 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.887      ;
; 4.111 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.897      ;
; 4.135 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.921      ;
; 4.147 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.933      ;
; 4.177 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.963      ;
; 4.184 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.970      ;
; 4.186 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.972      ;
; 4.192 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 1.979      ;
; 4.195 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.981      ;
; 4.197 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.983      ;
; 4.197 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.983      ;
; 4.197 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.983      ;
; 4.198 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.984      ;
; 4.202 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.988      ;
; 4.213 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 1.999      ;
; 4.221 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 2.008      ;
; 4.224 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.010      ;
; 4.236 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.022      ;
; 4.246 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.032      ;
; 4.254 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.040      ;
; 4.260 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.046      ;
; 4.276 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.062      ;
; 4.283 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.069      ;
; 4.295 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.081      ;
; 4.296 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.082      ;
; 4.312 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.098      ;
; 4.332 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.118      ;
; 4.332 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.118      ;
; 4.337 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 2.124      ;
; 4.375 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.161      ;
; 4.380 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 2.167      ;
; 4.389 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.175      ;
; 4.411 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.197      ;
; 4.415 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.201      ;
; 4.430 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.216      ;
; 4.431 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.217      ;
; 4.439 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.225      ;
; 4.447 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.233      ;
; 4.486 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.272      ;
; 4.490 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.377     ; 2.277      ;
; 4.495 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.281      ;
; 4.514 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.300      ;
; 4.522 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.308      ;
; 4.523 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.309      ;
; 4.547 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.333      ;
; 4.578 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.364      ;
; 4.606 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -2.378     ; 2.392      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; sar:inst|step[0]               ; -2.879 ; -21.801       ;
; clock_divider:inst4|counter[0] ; -1.811 ; -33.691       ;
; clk                            ; -1.793 ; -41.054       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; clk                            ; 0.037 ; 0.000         ;
; clock_divider:inst4|counter[0] ; 0.270 ; 0.000         ;
; sar:inst|step[0]               ; 2.052 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -3.000 ; -53.262       ;
; clock_divider:inst4|counter[0] ; -1.000 ; -20.000       ;
; sar:inst|step[0]               ; -1.000 ; -8.000        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sar:inst|step[0]'                                                                                              ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; -2.879 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 2.040      ;
; -2.869 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 2.030      ;
; -2.856 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 2.017      ;
; -2.853 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 2.014      ;
; -2.836 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.997      ;
; -2.832 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.993      ;
; -2.826 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.987      ;
; -2.823 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.984      ;
; -2.820 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.981      ;
; -2.819 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.980      ;
; -2.816 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.977      ;
; -2.813 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.974      ;
; -2.803 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.964      ;
; -2.802 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.963      ;
; -2.790 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.951      ;
; -2.790 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.951      ;
; -2.787 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.948      ;
; -2.775 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.936      ;
; -2.748 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.909      ;
; -2.742 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.903      ;
; -2.738 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.899      ;
; -2.738 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.899      ;
; -2.737 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.898      ;
; -2.736 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.897      ;
; -2.725 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.886      ;
; -2.724 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.885      ;
; -2.722 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.883      ;
; -2.721 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.882      ;
; -2.721 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.882      ;
; -2.720 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.881      ;
; -2.709 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.870      ;
; -2.709 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.870      ;
; -2.683 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.844      ;
; -2.665 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.826      ;
; -2.659 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.820      ;
; -2.656 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.817      ;
; -2.655 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.816      ;
; -2.655 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.816      ;
; -2.655 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.816      ;
; -2.654 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.815      ;
; -2.644 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.805      ;
; -2.643 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.804      ;
; -2.642 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.803      ;
; -2.641 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.802      ;
; -2.639 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.800      ;
; -2.599 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.760      ;
; -2.592 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.753      ;
; -2.589 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.750      ;
; -2.589 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.750      ;
; -2.578 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.739      ;
; -2.576 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.737      ;
; -2.576 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.737      ;
; -2.575 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.736      ;
; -2.575 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.736      ;
; -2.561 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.722      ;
; -2.514 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.675      ;
; -2.508 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.669      ;
; -2.506 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.667      ;
; -2.495 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.656      ;
; -2.481 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.825     ; 1.643      ;
; -2.443 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.604      ;
; -2.436 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.597      ;
; -2.432 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.593      ;
; -2.420 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.581      ;
; -2.420 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.581      ;
; -2.379 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.540      ;
; -2.357 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.518      ;
; -2.356 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.517      ;
; -2.344 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.505      ;
; -2.327 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.825     ; 1.489      ;
; -2.303 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.464      ;
; -2.270 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.431      ;
; -2.269 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.430      ;
; -2.263 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.424      ;
; -2.226 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.387      ;
; -2.221 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.382      ;
; -2.219 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.380      ;
; -2.211 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.372      ;
; -2.210 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.371      ;
; -2.155 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.316      ;
; -2.138 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.299      ;
; -2.128 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.289      ;
; -2.060 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.221      ;
; -2.059 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.220      ;
; -2.048 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.209      ;
; -1.967 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 1.000        ; -1.826     ; 1.128      ;
+--------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:inst4|counter[0]'                                                                                            ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.811 ; sar:inst|step[3] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.316      ;
; -1.810 ; sar:inst|step[3] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.314      ;
; -1.810 ; sar:inst|step[3] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.314      ;
; -1.809 ; sar:inst|step[3] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.313      ;
; -1.808 ; sar:inst|step[3] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.312      ;
; -1.803 ; sar:inst|step[2] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.308      ;
; -1.802 ; sar:inst|step[2] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.306      ;
; -1.802 ; sar:inst|step[2] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.306      ;
; -1.801 ; sar:inst|step[2] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.305      ;
; -1.800 ; sar:inst|step[2] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.304      ;
; -1.797 ; sar:inst|step[3] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.301      ;
; -1.789 ; sar:inst|step[2] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.293      ;
; -1.776 ; sar:inst|step[3] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.280      ;
; -1.768 ; sar:inst|step[2] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.272      ;
; -1.765 ; sar:inst|step[3] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.269      ;
; -1.764 ; sar:inst|step[3] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.268      ;
; -1.757 ; sar:inst|step[2] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.261      ;
; -1.756 ; sar:inst|step[2] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.260      ;
; -1.745 ; sar:inst|step[3] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.249      ;
; -1.744 ; sar:inst|step[3] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.248      ;
; -1.744 ; sar:inst|step[3] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.248      ;
; -1.739 ; sar:inst|step[3] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.243      ;
; -1.737 ; sar:inst|step[2] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.241      ;
; -1.736 ; sar:inst|step[2] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.240      ;
; -1.736 ; sar:inst|step[2] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.240      ;
; -1.731 ; sar:inst|step[2] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.235      ;
; -1.719 ; sar:inst|step[3] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.224      ;
; -1.711 ; sar:inst|step[2] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.216      ;
; -1.700 ; sar:inst|step[1] ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.205      ;
; -1.700 ; sar:inst|step[1] ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.518      ; 3.205      ;
; -1.696 ; sar:inst|step[1] ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.200      ;
; -1.696 ; sar:inst|step[1] ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.200      ;
; -1.664 ; sar:inst|step[3] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.168      ;
; -1.656 ; sar:inst|step[2] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.160      ;
; -1.651 ; sar:inst|step[1] ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.155      ;
; -1.651 ; sar:inst|step[1] ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.155      ;
; -1.650 ; sar:inst|step[1] ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.154      ;
; -1.649 ; sar:inst|step[1] ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.153      ;
; -1.638 ; sar:inst|step[1] ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.142      ;
; -1.634 ; sar:inst|step[3] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.138      ;
; -1.631 ; sar:inst|step[3] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.596      ;
; -1.626 ; sar:inst|step[2] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.130      ;
; -1.613 ; sar:inst|step[1] ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.117      ;
; -1.613 ; sar:inst|step[1] ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.117      ;
; -1.613 ; sar:inst|step[1] ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.117      ;
; -1.613 ; sar:inst|step[1] ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.117      ;
; -1.605 ; sar:inst|step[1] ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.109      ;
; -1.600 ; sar:inst|step[3] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.565      ;
; -1.505 ; sar:inst|step[1] ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 3.009      ;
; -1.482 ; sar:inst|step[1] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.447      ;
; -1.475 ; sar:inst|step[1] ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.517      ; 2.979      ;
; -1.460 ; sar:inst|a[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.409      ;
; -1.444 ; sar:inst|b[0]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.393      ;
; -1.429 ; sar:inst|step[2] ; sar:inst|step[2] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.394      ;
; -1.394 ; sar:inst|step[1] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.359      ;
; -1.358 ; sar:inst|a[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.307      ;
; -1.345 ; sar:inst|a[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.294      ;
; -1.342 ; sar:inst|b[0]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.291      ;
; -1.341 ; sar:inst|step[2] ; sar:inst|step[3] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.306      ;
; -1.291 ; sar:inst|step[3] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.256      ;
; -1.264 ; sar:inst|b[1]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.213      ;
; -1.231 ; sar:inst|a[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.180      ;
; -1.180 ; sar:inst|step[1] ; sar:inst|step[1] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.022     ; 2.145      ;
; -1.150 ; sar:inst|b[1]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.099      ;
; -1.139 ; sar:inst|a[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.089      ;
; -1.129 ; sar:inst|a[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.079      ;
; -1.121 ; sar:inst|a[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.070      ;
; -1.116 ; sar:inst|a[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.066      ;
; -1.113 ; sar:inst|b[0]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.063      ;
; -1.097 ; sar:inst|a[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.046      ;
; -1.087 ; sar:inst|a[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.036      ;
; -1.074 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.023      ;
; -1.071 ; sar:inst|b[0]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 2.020      ;
; -1.050 ; sar:inst|b[2]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 2.000      ;
; -1.047 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 1.997      ;
; -1.039 ; sar:inst|a[2]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.988      ;
; -1.035 ; sar:inst|b[1]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 1.985      ;
; -1.031 ; sar:inst|a[2]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.980      ;
; -1.030 ; sar:inst|step[3] ; sar:inst|step[0] ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; 0.516      ; 2.533      ;
; -1.029 ; sar:inst|a[2]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.978      ;
; -1.029 ; sar:inst|a[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.978      ;
; -1.028 ; sar:inst|b[2]    ; sar:inst|b[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.977      ;
; -1.021 ; sar:inst|a[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.970      ;
; -1.020 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.969      ;
; -1.019 ; sar:inst|a[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.968      ;
; -1.016 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.965      ;
; -1.013 ; sar:inst|a[2]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.962      ;
; -1.013 ; sar:inst|b[0]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.962      ;
; -1.009 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.500        ; 2.488      ; 4.089      ;
; -1.008 ; sar:inst|b[2]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.957      ;
; -1.008 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.957      ;
; -1.007 ; sar:inst|a[2]    ; sar:inst|b[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.956      ;
; -1.006 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.955      ;
; -1.005 ; sar:inst|b[0]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.954      ;
; -1.003 ; sar:inst|b[0]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.952      ;
; -1.003 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.952      ;
; -0.993 ; sar:inst|b[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.942      ;
; -0.990 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.939      ;
; -0.987 ; sar:inst|b[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.038     ; 1.936      ;
; -0.985 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 1.000        ; -0.037     ; 1.935      ;
+--------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.793 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.272     ; 2.508      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.729 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.129     ; 2.587      ;
; -1.701 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.385      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.697 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.291     ; 2.393      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.638 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.464      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.606 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.323     ; 2.270      ;
; -1.572 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.256      ;
; -1.547 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.231      ;
; -1.543 ; clock_divider:inst4|counter[1]                                                   ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.022     ; 2.508      ;
; -1.533 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.217      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.509 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.335      ;
; -1.499 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[5]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.183      ;
; -1.498 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[3]  ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.182      ;
; -1.494 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[12] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.178      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.484 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[4]  ; clock_divider:inst4|counter[22] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.310      ;
; -1.483 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[1]  ; clock_divider:inst4|counter[1]  ; clk          ; clk         ; 1.000        ; -0.085     ; 2.385      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[8]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[2]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[3]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[4]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[5]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[6]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[7]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[9]  ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[10] ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.477 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[2]  ; clock_divider:inst4|counter[11] ; clk          ; clk         ; 1.000        ; -0.323     ; 2.141      ;
; -1.472 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[23] ; clock_divider:inst4|counter[0]  ; clk          ; clk         ; 1.000        ; -0.303     ; 2.156      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[23] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[15] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[12] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[13] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[14] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[20] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[16] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[17] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[18] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[19] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
; -1.470 ; rom:inst3|altsyncram:altsyncram_component|altsyncram_kv81:auto_generated|q_a[7]  ; clock_divider:inst4|counter[21] ; clk          ; clk         ; 1.000        ; -0.161     ; 2.296      ;
+--------+----------------------------------------------------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.037 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[1]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.410      ; 1.666      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.169 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.331      ; 1.719      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.179 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.162      ; 1.560      ;
; 0.264 ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0]  ; clock_divider:inst4|counter[0] ; clk         ; 0.000        ; 1.183      ; 1.666      ;
; 0.293 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.584      ;
; 0.296 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.587      ;
; 0.319 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.319 ; clock_divider:inst4|counter[23] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.425      ;
; 0.320 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.320 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.321 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.428      ;
; 0.323 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.429      ;
; 0.324 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.430      ;
; 0.325 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.325 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.431      ;
; 0.326 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.432      ;
; 0.326 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.432      ;
; 0.329 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.435      ;
; 0.331 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[2]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.331 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.437      ;
; 0.332 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.438      ;
; 0.356 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.647      ;
; 0.359 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.650      ;
; 0.359 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.650      ;
; 0.362 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.653      ;
; 0.363 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.654      ;
; 0.378 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.022      ; 0.484      ;
; 0.408 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.699      ;
; 0.419 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.710      ;
; 0.422 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.713      ;
; 0.425 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.716      ;
; 0.425 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.716      ;
; 0.426 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.717      ;
; 0.428 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.719      ;
; 0.429 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.720      ;
; 0.433 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.724      ;
; 0.464 ; clock_divider:inst4|counter[13] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.574      ;
; 0.465 ; clock_divider:inst4|counter[3]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.574      ;
; 0.466 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.575      ;
; 0.469 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.578      ;
; 0.469 ; clock_divider:inst4|counter[17] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.579      ;
; 0.470 ; clock_divider:inst4|counter[19] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.580      ;
; 0.471 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.762      ;
; 0.474 ; clock_divider:inst4|counter[9]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.765      ;
; 0.474 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.584      ;
; 0.475 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[11] ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.584      ;
; 0.475 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.585      ;
; 0.476 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[9]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.585      ;
; 0.476 ; clock_divider:inst4|counter[15] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.586      ;
; 0.476 ; clock_divider:inst4|counter[22] ; clock_divider:inst4|counter[23] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.586      ;
; 0.477 ; clock_divider:inst4|counter[12] ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.587      ;
; 0.477 ; clock_divider:inst4|counter[21] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.587      ;
; 0.478 ; clock_divider:inst4|counter[14] ; clock_divider:inst4|counter[16] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.588      ;
; 0.479 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[10] ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.588      ;
; 0.479 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[19] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.480 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[5]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.589      ;
; 0.480 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[7]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.589      ;
; 0.480 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.590      ;
; 0.480 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[21] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.590      ;
; 0.482 ; clock_divider:inst4|counter[5]  ; clock_divider:inst4|counter[12] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.773      ;
; 0.482 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[13] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.773      ;
; 0.482 ; clock_divider:inst4|counter[18] ; clock_divider:inst4|counter[20] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.592      ;
; 0.483 ; clock_divider:inst4|counter[4]  ; clock_divider:inst4|counter[6]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.592      ;
; 0.483 ; clock_divider:inst4|counter[6]  ; clock_divider:inst4|counter[8]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.592      ;
; 0.483 ; clock_divider:inst4|counter[16] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.593      ;
; 0.483 ; clock_divider:inst4|counter[20] ; clock_divider:inst4|counter[22] ; clk                            ; clk         ; 0.000        ; 0.026      ; 0.593      ;
; 0.485 ; clock_divider:inst4|counter[7]  ; clock_divider:inst4|counter[14] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.776      ;
; 0.486 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[3]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.595      ;
; 0.488 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.779      ;
; 0.489 ; clock_divider:inst4|counter[2]  ; clock_divider:inst4|counter[4]  ; clk                            ; clk         ; 0.000        ; 0.025      ; 0.598      ;
; 0.491 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[17] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.782      ;
; 0.491 ; clock_divider:inst4|counter[11] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.782      ;
; 0.492 ; clock_divider:inst4|counter[8]  ; clock_divider:inst4|counter[15] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.783      ;
; 0.494 ; clock_divider:inst4|counter[10] ; clock_divider:inst4|counter[18] ; clk                            ; clk         ; 0.000        ; 0.207      ; 0.785      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:inst4|counter[0]'                                                                                            ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.270 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.736      ;
; 0.308 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.255      ; 3.772      ;
; 0.328 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.794      ;
; 0.356 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.822      ;
; 0.356 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.822      ;
; 0.356 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.822      ;
; 0.356 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.822      ;
; 0.356 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.822      ;
; 0.370 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.836      ;
; 0.385 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.256      ; 3.850      ;
; 0.388 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.854      ;
; 0.392 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.858      ;
; 0.393 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.859      ;
; 0.393 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.859      ;
; 0.397 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.863      ;
; 0.407 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.873      ;
; 0.458 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 3.257      ; 3.924      ;
; 0.510 ; sar:inst|step[0] ; sar:inst|step[1] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.659      ; 3.378      ;
; 0.543 ; sar:inst|a[7]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.665      ;
; 0.552 ; sar:inst|a[4]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.674      ;
; 0.552 ; sar:inst|a[6]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.674      ;
; 0.555 ; sar:inst|step[0] ; sar:inst|step[3] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.659      ; 3.423      ;
; 0.561 ; sar:inst|a[7]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.682      ;
; 0.574 ; sar:inst|a[4]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.696      ;
; 0.578 ; sar:inst|a[1]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.700      ;
; 0.602 ; sar:inst|a[6]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.724      ;
; 0.625 ; sar:inst|step[0] ; sar:inst|step[2] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 0.000        ; 2.659      ; 3.493      ;
; 0.657 ; sar:inst|step[0] ; sar:inst|b[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.623      ;
; 0.683 ; sar:inst|step[0] ; sar:inst|a[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.649      ;
; 0.693 ; sar:inst|step[0] ; sar:inst|b[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.659      ;
; 0.696 ; sar:inst|step[0] ; sar:inst|a[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.662      ;
; 0.700 ; sar:inst|step[0] ; sar:inst|a[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.666      ;
; 0.700 ; sar:inst|step[0] ; sar:inst|a[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.666      ;
; 0.701 ; sar:inst|a[6]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.823      ;
; 0.701 ; sar:inst|step[0] ; sar:inst|a[1]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.667      ;
; 0.703 ; sar:inst|step[0] ; sar:inst|a[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.669      ;
; 0.707 ; sar:inst|a[0]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.829      ;
; 0.708 ; sar:inst|step[0] ; sar:inst|b[7]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.256      ; 3.673      ;
; 0.711 ; sar:inst|a[0]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.833      ;
; 0.712 ; sar:inst|a[4]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.834      ;
; 0.712 ; sar:inst|step[0] ; sar:inst|a[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.678      ;
; 0.715 ; sar:inst|a[4]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.837      ;
; 0.719 ; sar:inst|a[3]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.841      ;
; 0.719 ; sar:inst|a[6]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.840      ;
; 0.723 ; sar:inst|a[3]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.845      ;
; 0.726 ; sar:inst|step[0] ; sar:inst|b[4]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.692      ;
; 0.735 ; sar:inst|a[5]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.856      ;
; 0.735 ; sar:inst|step[0] ; sar:inst|b[0]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.701      ;
; 0.736 ; sar:inst|step[0] ; sar:inst|b[6]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.702      ;
; 0.737 ; sar:inst|step[0] ; sar:inst|b[3]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.703      ;
; 0.737 ; sar:inst|step[0] ; sar:inst|b[5]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.703      ;
; 0.764 ; sar:inst|step[0] ; sar:inst|a[2]    ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.257      ; 3.730      ;
; 0.765 ; sar:inst|a[1]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.887      ;
; 0.765 ; sar:inst|a[4]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.887      ;
; 0.768 ; sar:inst|a[4]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.890      ;
; 0.785 ; sar:inst|a[3]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.907      ;
; 0.786 ; sar:inst|a[1]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.908      ;
; 0.786 ; sar:inst|a[4]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.907      ;
; 0.787 ; sar:inst|a[1]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.909      ;
; 0.807 ; sar:inst|a[3]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.929      ;
; 0.822 ; sar:inst|a[2]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 0.943      ;
; 0.829 ; sar:inst|a[1]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.951      ;
; 0.832 ; sar:inst|a[1]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.954      ;
; 0.844 ; sar:inst|a[1]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.966      ;
; 0.845 ; sar:inst|step[0] ; sar:inst|step[0] ; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; -0.500       ; 3.255      ; 3.809      ;
; 0.848 ; sar:inst|a[1]    ; sar:inst|b[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.970      ;
; 0.849 ; sar:inst|a[3]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.971      ;
; 0.852 ; sar:inst|a[3]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.974      ;
; 0.861 ; sar:inst|a[4]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.983      ;
; 0.861 ; sar:inst|b[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.983      ;
; 0.871 ; sar:inst|b[1]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.993      ;
; 0.875 ; sar:inst|b[1]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 0.997      ;
; 0.878 ; sar:inst|b[6]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.000      ;
; 0.882 ; sar:inst|a[1]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.004      ;
; 0.883 ; sar:inst|b[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.005      ;
; 0.883 ; sar:inst|a[5]    ; sar:inst|b[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.004      ;
; 0.884 ; sar:inst|a[5]    ; sar:inst|a[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.005      ;
; 0.885 ; sar:inst|a[1]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.007      ;
; 0.895 ; sar:inst|a[0]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.017      ;
; 0.897 ; sar:inst|a[2]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.018      ;
; 0.902 ; sar:inst|a[3]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.024      ;
; 0.903 ; sar:inst|b[2]    ; sar:inst|a[1]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.025      ;
; 0.903 ; sar:inst|a[1]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.024      ;
; 0.905 ; sar:inst|a[3]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.027      ;
; 0.919 ; sar:inst|a[2]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.040      ;
; 0.923 ; sar:inst|a[3]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.044      ;
; 0.933 ; sar:inst|a[5]    ; sar:inst|a[6]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.054      ;
; 0.936 ; sar:inst|a[5]    ; sar:inst|a[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.057      ;
; 0.937 ; sar:inst|a[0]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.059      ;
; 0.939 ; sar:inst|a[5]    ; sar:inst|b[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.060      ;
; 0.949 ; sar:inst|b[3]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.071      ;
; 0.949 ; sar:inst|a[1]    ; sar:inst|a[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.071      ;
; 0.953 ; sar:inst|a[1]    ; sar:inst|b[0]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.075      ;
; 0.954 ; sar:inst|a[5]    ; sar:inst|b[7]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.036      ; 1.074      ;
; 0.958 ; sar:inst|b[4]    ; sar:inst|a[3]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.080      ;
; 0.958 ; sar:inst|a[0]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.080      ;
; 0.958 ; sar:inst|a[3]    ; sar:inst|a[2]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.080      ;
; 0.959 ; sar:inst|a[0]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.038      ; 1.081      ;
; 0.961 ; sar:inst|a[2]    ; sar:inst|b[5]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.082      ;
; 0.961 ; sar:inst|a[5]    ; sar:inst|a[4]    ; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 0.000        ; 0.037      ; 1.082      ;
+-------+------------------+------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sar:inst|step[0]'                                                                                              ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node               ; Launch Clock                   ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+
; 2.052 ; sar:inst|a[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.596      ;
; 2.127 ; sar:inst|a[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.671      ;
; 2.136 ; sar:inst|a[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.680      ;
; 2.196 ; sar:inst|a[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.740      ;
; 2.265 ; sar:inst|a[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.809      ;
; 2.278 ; sar:inst|a[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.822      ;
; 2.285 ; sar:inst|a[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.829      ;
; 2.294 ; sar:inst|a[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.838      ;
; 2.301 ; sar:inst|a[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 0.844      ;
; 2.346 ; sar:inst|a[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.890      ;
; 2.359 ; sar:inst|a[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.903      ;
; 2.361 ; sar:inst|b[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.905      ;
; 2.361 ; sar:inst|a[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.905      ;
; 2.369 ; sar:inst|a[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.913      ;
; 2.395 ; sar:inst|a[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.939      ;
; 2.397 ; sar:inst|a[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 0.940      ;
; 2.415 ; sar:inst|a[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.959      ;
; 2.437 ; sar:inst|a[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.981      ;
; 2.439 ; sar:inst|a[5] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 0.982      ;
; 2.441 ; sar:inst|a[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.985      ;
; 2.444 ; sar:inst|a[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.988      ;
; 2.444 ; sar:inst|b[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.988      ;
; 2.452 ; sar:inst|b[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 0.996      ;
; 2.476 ; sar:inst|a[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.020      ;
; 2.477 ; sar:inst|a[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.020      ;
; 2.478 ; sar:inst|a[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.022      ;
; 2.494 ; sar:inst|a[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.038      ;
; 2.496 ; sar:inst|a[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.040      ;
; 2.498 ; sar:inst|a[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.042      ;
; 2.508 ; sar:inst|b[4] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.052      ;
; 2.510 ; sar:inst|b[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.054      ;
; 2.522 ; sar:inst|b[3] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.066      ;
; 2.527 ; sar:inst|a[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.070      ;
; 2.527 ; sar:inst|a[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.070      ;
; 2.529 ; sar:inst|a[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.072      ;
; 2.532 ; sar:inst|a[2] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.075      ;
; 2.534 ; sar:inst|a[6] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.078      ;
; 2.567 ; sar:inst|a[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.111      ;
; 2.574 ; sar:inst|b[2] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.118      ;
; 2.585 ; sar:inst|b[1] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.129      ;
; 2.587 ; sar:inst|b[5] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.131      ;
; 2.588 ; sar:inst|a[1] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.132      ;
; 2.604 ; sar:inst|b[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.148      ;
; 2.608 ; sar:inst|b[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.152      ;
; 2.608 ; sar:inst|a[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.151      ;
; 2.609 ; sar:inst|b[1] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.153      ;
; 2.610 ; sar:inst|a[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.154      ;
; 2.610 ; sar:inst|a[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.153      ;
; 2.613 ; sar:inst|a[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.157      ;
; 2.613 ; sar:inst|a[3] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.157      ;
; 2.626 ; sar:inst|a[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.561     ; 1.169      ;
; 2.638 ; sar:inst|b[0] ; latch_x8:inst5|out[4] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.182      ;
; 2.648 ; sar:inst|a[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.192      ;
; 2.650 ; sar:inst|a[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.194      ;
; 2.654 ; sar:inst|b[4] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.198      ;
; 2.654 ; sar:inst|b[3] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.198      ;
; 2.658 ; sar:inst|b[6] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.202      ;
; 2.658 ; sar:inst|b[0] ; latch_x8:inst5|out[0] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.202      ;
; 2.662 ; sar:inst|b[0] ; latch_x8:inst5|out[1] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.206      ;
; 2.666 ; sar:inst|a[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.210      ;
; 2.668 ; sar:inst|b[5] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.212      ;
; 2.669 ; sar:inst|b[6] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.213      ;
; 2.670 ; sar:inst|b[5] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.214      ;
; 2.682 ; sar:inst|a[4] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.226      ;
; 2.701 ; sar:inst|b[7] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.245      ;
; 2.720 ; sar:inst|b[2] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.264      ;
; 2.723 ; sar:inst|b[4] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.267      ;
; 2.732 ; sar:inst|b[1] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.276      ;
; 2.734 ; sar:inst|b[4] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.278      ;
; 2.735 ; sar:inst|b[3] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.279      ;
; 2.737 ; sar:inst|b[3] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.281      ;
; 2.751 ; sar:inst|b[2] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.295      ;
; 2.753 ; sar:inst|b[3] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.297      ;
; 2.762 ; sar:inst|b[1] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.306      ;
; 2.785 ; sar:inst|b[7] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.329      ;
; 2.785 ; sar:inst|b[0] ; latch_x8:inst5|out[5] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.329      ;
; 2.789 ; sar:inst|b[2] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.333      ;
; 2.800 ; sar:inst|b[2] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.344      ;
; 2.800 ; sar:inst|b[1] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.344      ;
; 2.811 ; sar:inst|b[1] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.355      ;
; 2.815 ; sar:inst|b[0] ; latch_x8:inst5|out[2] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.359      ;
; 2.819 ; sar:inst|b[2] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.363      ;
; 2.831 ; sar:inst|b[1] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.375      ;
; 2.853 ; sar:inst|b[0] ; latch_x8:inst5|out[7] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.397      ;
; 2.864 ; sar:inst|b[0] ; latch_x8:inst5|out[6] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.408      ;
; 2.884 ; sar:inst|b[0] ; latch_x8:inst5|out[3] ; clock_divider:inst4|counter[0] ; sar:inst|step[0] ; 0.000        ; -1.560     ; 1.428      ;
+-------+---------------+-----------------------+--------------------------------+------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -5.839   ; 0.037 ; N/A      ; N/A     ; -3.000              ;
;  clk                            ; -3.826   ; 0.037 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:inst4|counter[0] ; -3.675   ; 0.270 ; N/A      ; N/A     ; -1.000              ;
;  sar:inst|step[0]               ; -5.839   ; 2.052 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS                 ; -202.183 ; 0.0   ; 0.0      ; 0.0     ; -107.176            ;
;  clk                            ; -88.421  ; 0.000 ; N/A      ; N/A     ; -79.176             ;
;  clock_divider:inst4|counter[0] ; -68.935  ; 0.000 ; N/A      ; N/A     ; -20.000             ;
;  sar:inst|step[0]               ; -44.827  ; 0.000 ; N/A      ; N/A     ; -8.000              ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; eoc             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_out         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; feedback_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[23]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[22]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[21]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[20]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; period[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; freq_selector[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_selector[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cmp                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; clk_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; clk_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; eoc             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; clk_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; feedback_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; feedback_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; feedback_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; out[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[23]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[22]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[21]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[20]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; period[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; period[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1404     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 807      ; 0        ; 0        ; 0        ;
; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 36       ; 36       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; sar:inst|step[0]               ; 346      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 1404     ; 0        ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clk                            ; 48       ; 48       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; 807      ; 0        ; 0        ; 0        ;
; sar:inst|step[0]               ; clock_divider:inst4|counter[0] ; 36       ; 36       ; 0        ; 0        ;
; clock_divider:inst4|counter[0] ; sar:inst|step[0]               ; 346      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 169   ; 169  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; clk                            ; clk                            ; Base ; Constrained ;
; clock_divider:inst4|counter[0] ; clock_divider:inst4|counter[0] ; Base ; Constrained ;
; sar:inst|step[0]               ; sar:inst|step[0]               ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cmp        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_out         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cmp        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; clk_out         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; eoc             ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; feedback_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[0]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[1]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[2]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[3]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[4]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[5]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[6]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out[7]          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[16]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[17]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[18]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[19]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[20]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[21]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[22]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; period[23]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue May 28 14:31:23 2019
Info: Command: quartus_sta SAR -c SAR
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAR.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:inst4|counter[0] clock_divider:inst4|counter[0]
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name sar:inst|step[0] sar:inst|step[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.839             -44.827 sar:inst|step[0] 
    Info (332119):    -3.826             -88.421 clk 
    Info (332119):    -3.675             -68.935 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     0.397               0.000 clk 
    Info (332119):     3.607               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.176 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.113             -39.085 sar:inst|step[0] 
    Info (332119):    -3.402             -78.199 clk 
    Info (332119):    -3.284             -61.166 clock_divider:inst4|counter[0] 
Info (332146): Worst-case hold slack is 0.332
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.332               0.000 clk 
    Info (332119):     0.368               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     3.217               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.176 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.879
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.879             -21.801 sar:inst|step[0] 
    Info (332119):    -1.811             -33.691 clock_divider:inst4|counter[0] 
    Info (332119):    -1.793             -41.054 clk 
Info (332146): Worst-case hold slack is 0.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.037               0.000 clk 
    Info (332119):     0.270               0.000 clock_divider:inst4|counter[0] 
    Info (332119):     2.052               0.000 sar:inst|step[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.262 clk 
    Info (332119):    -1.000             -20.000 clock_divider:inst4|counter[0] 
    Info (332119):    -1.000              -8.000 sar:inst|step[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Tue May 28 14:31:26 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


