/* Generated by Yosys 0.41+83 (git sha1 7045cf509, x86_64-w64-mingw32-g++ 13.2.1 -Os) */

/* cells_not_processed =  1  */
/* src = "mux22.v:2.1-27.10" */
module mux22(in, sel, out);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  wire _19_;
  wire _20_;
  wire _21_;
  wire _22_;
  wire _23_;
  wire _24_;
  wire _25_;
  wire _26_;
  wire _27_;
  wire _28_;
  wire _29_;
  wire _30_;
  wire _31_;
  wire _32_;
  wire _33_;
  wire _34_;
  wire _35_;
  wire _36_;
  wire _37_;
  wire _38_;
  wire _39_;
  wire _40_;
  wire _41_;
  wire _42_;
  wire _43_;
  /* src = "mux22.v:2.28-2.30" */
  input [15:0] in;
  wire [15:0] in;
  /* src = "mux22.v:4.44-4.47" */
  output out;
  wire out;
  /* src = "mux22.v:3.45-3.48" */
  input [3:0] sel;
  wire [3:0] sel;
  NOT _44_ (
    .A(sel[0]),
    .Y(_00_)
  );
  NOT _45_ (
    .A(sel[1]),
    .Y(_01_)
  );
  NOT _46_ (
    .A(sel[2]),
    .Y(_02_)
  );
  NOT _47_ (
    .A(sel[3]),
    .Y(_03_)
  );
  AND _48_ (
    .A(_00_),
    .B(sel[1]),
    .Y(_04_)
  );
  AND _49_ (
    .A(in[10]),
    .B(_04_),
    .Y(_05_)
  );
  AND _50_ (
    .A(_00_),
    .B(_01_),
    .Y(_06_)
  );
  AND _51_ (
    .A(in[8]),
    .B(_06_),
    .Y(_07_)
  );
  AND _52_ (
    .A(sel[0]),
    .B(_01_),
    .Y(_08_)
  );
  AND _53_ (
    .A(in[9]),
    .B(_08_),
    .Y(_09_)
  );
  AND _54_ (
    .A(sel[0]),
    .B(sel[1]),
    .Y(_10_)
  );
  AND _55_ (
    .A(in[11]),
    .B(_10_),
    .Y(_11_)
  );
  OR _56_ (
    .A(_07_),
    .B(_09_),
    .Y(_12_)
  );
  OR _57_ (
    .A(sel[2]),
    .B(_11_),
    .Y(_13_)
  );
  OR _58_ (
    .A(_05_),
    .B(_13_),
    .Y(_14_)
  );
  OR _59_ (
    .A(_12_),
    .B(_14_),
    .Y(_15_)
  );
  AND _60_ (
    .A(in[13]),
    .B(_08_),
    .Y(_16_)
  );
  AND _61_ (
    .A(in[14]),
    .B(_04_),
    .Y(_17_)
  );
  AND _62_ (
    .A(in[15]),
    .B(_10_),
    .Y(_18_)
  );
  AND _63_ (
    .A(in[12]),
    .B(_06_),
    .Y(_19_)
  );
  OR _64_ (
    .A(_16_),
    .B(_17_),
    .Y(_20_)
  );
  OR _65_ (
    .A(_02_),
    .B(_18_),
    .Y(_21_)
  );
  OR _66_ (
    .A(_19_),
    .B(_21_),
    .Y(_22_)
  );
  OR _67_ (
    .A(_20_),
    .B(_22_),
    .Y(_23_)
  );
  AND _68_ (
    .A(_15_),
    .B(_23_),
    .Y(_24_)
  );
  OR _69_ (
    .A(_03_),
    .B(_24_),
    .Y(_25_)
  );
  AND _70_ (
    .A(in[5]),
    .B(_08_),
    .Y(_26_)
  );
  AND _71_ (
    .A(in[6]),
    .B(_04_),
    .Y(_27_)
  );
  AND _72_ (
    .A(in[4]),
    .B(_06_),
    .Y(_28_)
  );
  AND _73_ (
    .A(in[7]),
    .B(_10_),
    .Y(_29_)
  );
  OR _74_ (
    .A(_27_),
    .B(_28_),
    .Y(_30_)
  );
  OR _75_ (
    .A(_26_),
    .B(_29_),
    .Y(_31_)
  );
  OR _76_ (
    .A(_30_),
    .B(_31_),
    .Y(_32_)
  );
  OR _77_ (
    .A(_02_),
    .B(_32_),
    .Y(_33_)
  );
  AND _78_ (
    .A(in[0]),
    .B(_06_),
    .Y(_34_)
  );
  AND _79_ (
    .A(in[1]),
    .B(_08_),
    .Y(_35_)
  );
  AND _80_ (
    .A(in[2]),
    .B(_04_),
    .Y(_36_)
  );
  AND _81_ (
    .A(in[3]),
    .B(_10_),
    .Y(_37_)
  );
  OR _82_ (
    .A(sel[2]),
    .B(_36_),
    .Y(_38_)
  );
  OR _83_ (
    .A(_34_),
    .B(_35_),
    .Y(_39_)
  );
  OR _84_ (
    .A(_38_),
    .B(_39_),
    .Y(_40_)
  );
  OR _85_ (
    .A(_37_),
    .B(_40_),
    .Y(_41_)
  );
  AND _86_ (
    .A(_33_),
    .B(_41_),
    .Y(_42_)
  );
  OR _87_ (
    .A(sel[3]),
    .B(_42_),
    .Y(_43_)
  );
  AND _88_ (
    .A(_25_),
    .B(_43_),
    .Y(out)
  );
endmodule
