WCN36XX_CCU_DXE_INT_SELECT_PRONTO,VAR_0
WCN36XX_CCU_DXE_INT_SELECT_RIVA,VAR_1
WCN36XX_DXE_CH_DEFAULT_CTL_RX_H,VAR_2
WCN36XX_DXE_CH_DEFAULT_CTL_RX_L,VAR_3
WCN36XX_DXE_CH_DEST_ADDR_RX_H,VAR_4
WCN36XX_DXE_CH_DEST_ADDR_RX_L,VAR_5
WCN36XX_DXE_CH_DEST_ADDR_TX_H,VAR_6
WCN36XX_DXE_CH_DEST_ADDR_TX_L,VAR_7
WCN36XX_DXE_CH_NEXT_DESC_ADDR_RX_H,VAR_8
WCN36XX_DXE_CH_NEXT_DESC_ADDR_RX_L,VAR_9
WCN36XX_DXE_CH_NEXT_DESC_ADDR_TX_H,VAR_10
WCN36XX_DXE_CH_NEXT_DESC_ADDR_TX_L,VAR_11
WCN36XX_DXE_CH_SRC_ADDR_RX_H,VAR_12
WCN36XX_DXE_CH_SRC_ADDR_RX_L,VAR_13
WCN36XX_DXE_INT_CH0_MASK,VAR_14
WCN36XX_DXE_INT_CH1_MASK,VAR_15
WCN36XX_DXE_INT_CH3_MASK,VAR_16
WCN36XX_DXE_INT_CH4_MASK,VAR_17
WCN36XX_DXE_REG_CH_EN,VAR_18
WCN36XX_DXE_REG_CSR_RESET,VAR_19
WCN36XX_DXE_REG_CTL_RX_H,VAR_20
WCN36XX_DXE_REG_CTL_RX_L,VAR_21
WCN36XX_DXE_REG_RESET,VAR_22
WCN36XX_DXE_WQ_RX_H,VAR_23
WCN36XX_DXE_WQ_RX_L,VAR_24
WCN36XX_DXE_WQ_TX_H,VAR_25
WCN36XX_DXE_WQ_TX_L,VAR_26
WCN36XX_INT_MASK_CHAN_RX_H,VAR_27
WCN36XX_INT_MASK_CHAN_RX_L,VAR_28
WCN36XX_INT_MASK_CHAN_TX_H,VAR_29
WCN36XX_INT_MASK_CHAN_TX_L,VAR_30
dev_err,FUNC_0
wcn36xx_ccu_write_register,FUNC_1
wcn36xx_dxe_ch_alloc_skb,FUNC_2
wcn36xx_dxe_deinit_descs,FUNC_3
wcn36xx_dxe_enable_ch_int,FUNC_4
wcn36xx_dxe_init_descs,FUNC_5
wcn36xx_dxe_init_tx_bd,FUNC_6
wcn36xx_dxe_read_register,FUNC_7
wcn36xx_dxe_request_irqs,FUNC_8
wcn36xx_dxe_write_register,FUNC_9
wcn36xx_dxe_init,FUNC_10
wcn,VAR_31
reg_data,VAR_32
ret,VAR_33
