core/cva5_config.sv
core/riscv_types.sv
core/csr_types.sv  
core/cva5_types.sv  
l2_arbiter/l2_config_and_types.sv 
l2_arbiter/l2_interfaces.sv
l2_arbiter/l2_external_interfaces.sv
local_memory/local_memory_interface.sv 
local_memory/local_mem.sv
cx/cxu_types.sv
cx/cxu_interface.sv
cx/cx_dma_interfaces.sv
cx/cx_dma_types.sv

core/internal_interfaces.sv  
core/external_interfaces.sv  

core/lutrams/lutram_1w_1r.sv
core/lutrams/lutram_1w_mr.sv

core/set_clr_reg_with_rst.sv
core/one_hot_occupancy.sv 
core/binary_occupancy.sv 
core/one_hot_to_integer.sv  
core/cycler.sv  
core/lfsr.sv
core/cva5_fifo.sv  
core/shift_counter.sv
core/priority_encoder.sv

core/toggle_memory.sv
core/toggle_memory_set.sv

core/intel/intel_byte_enable_ram.sv
core/xilinx/xilinx_byte_enable_ram.sv
core/byte_en_BRAM.sv 

core/csr_unit.sv  
core/gc_unit.sv  

core/branch_comparator.sv
core/branch_unit.sv  

core/barrel_shifter.sv  
core/alu_unit.sv  

core/local_mem_sub_unit.sv
core/axi_master.sv  
core/avalon_master.sv  
core/wishbone_master.sv  

core/tag_bank.sv  
core/dcache_tag_banks.sv  
core/amo_alu.sv  
core/dcache.sv  
core/addr_hash.sv
core/store_queue.sv
core/load_store_queue.sv
core/load_store_unit.sv  

core/icache_tag_banks.sv  
core/icache.sv  

core/clz.sv
core/div_core.sv
core/div_unit.sv  

core/tlb_lut_ram.sv  
core/mmu.sv  

core/mul_unit.sv  

core/ras.sv  
core/branch_predictor_ram.sv
core/branch_predictor.sv  
core/fetch.sv

core/illegal_instruction_checker.sv
core/decode_and_issue.sv

core/register_free_list.sv
core/renamer.sv
core/register_bank.sv
core/register_file.sv
core/writeback.sv

l2_arbiter/l2_fifo.sv
l2_arbiter/l2_reservation_logic.sv
l2_arbiter/l2_round_robin.sv
l2_arbiter/l2_arbiter.sv
core/axi_to_arb.sv  

core/instruction_metadata_and_id_management.sv

core/l1_arbiter.sv  
core/cva5.sv

rvv-lite/src/multiported-ram/config.vh
rvv-lite/src/multiported-ram/utils.vh
rvv-lite/src/multiported-ram/mpram_gen.v
rvv-lite/src/multiported-ram/mpram_gen_be.v
rvv-lite/src/multiported-ram/dpram.v
rvv-lite/src/multiported-ram/dpram_be.v
rvv-lite/src/multiported-ram/mrram.v
rvv-lite/src/multiported-ram/mrram_be.v
rvv-lite/src/multiported-ram/mpram_xor.v
rvv-lite/src/multiported-ram/mpram.v

rvv-lite/src/opcodes.sv
rvv-lite/src/vALU/avg_unit.sv
rvv-lite/src/vALU/fxp_round.sv
rvv-lite/src/vALU/mult32.sv
rvv-lite/src/vALU/operand_selector.sv
rvv-lite/src/vALU/vAdd_mask.sv
rvv-lite/src/vALU/vAdd_min_max.sv
rvv-lite/src/vALU/vAdd_unit_block.sv
rvv-lite/src/vALU/vAndOrXor.sv
rvv-lite/src/vALU/vFirst_bit.sv
rvv-lite/src/vALU/vID.sv
rvv-lite/src/vALU/vFirst_Popc.sv
rvv-lite/src/vALU/vMerge.sv
rvv-lite/src/vALU/vMinMaxSelector.sv
rvv-lite/src/vALU/vMul.sv
rvv-lite/src/vALU/vNarrow.sv
rvv-lite/src/vALU/vRedAndOrXor_unit_block.sv
rvv-lite/src/vALU/vRedSum_Min_Max_unit_block.sv
rvv-lite/src/vALU/vReduction.sv
rvv-lite/src/vALU/vSlide.sv
rvv-lite/src/vALU/vWiden.sv
rvv-lite/src/vALU/vALU.sv
rvv-lite/src/vcfg.sv
rvv-lite/src/addr_gen_unit.sv
rvv-lite/src/extract_mask.sv
rvv-lite/src/generate_be.sv
rvv-lite/src/read_burst_aligner.sv
rvv-lite/src/write_burst_aligner.sv
rvv-lite/src/rvv_proc_main.sv

verilog-axi/rtl/priority_encoder.v
verilog-axi/rtl/arbiter.v
verilog-axi/rtl/axi_register_rd.v
verilog-axi/rtl/axi_register_wr.v
verilog-axi/rtl/axi_adapter.v
verilog-axi/rtl/axi_adapter_rd.v
verilog-axi/rtl/axi_adapter_wr.v
verilog-axi/rtl/axi_crossbar_addr.v
verilog-axi/rtl/axi_crossbar_rd.v
verilog-axi/rtl/axi_crossbar_wr.v
verilog-axi/rtl/axi_crossbar.v
verilog-axi/rtl/axi_ram.v

verilog-axis/rtl/axis_arb_mux.v
verilog-axis/rtl/axis_demux.v

cx/cx_tracker.sv
cx/cx_dma_unit.sv
cx/cx_switch_unit.sv

cx/vxu.sv
