*版本 v1.1*
本代码跟随讲义要求，且整体与单周期CPU无明显区别，可以跑通verilog的golden。
修改：原先在取值阶段进行访问寄存器，导致全体流水线过于仓促，资源利用率不高，这里将访问寄存器的阶段改为了译码阶段，其中branch跳跃进行延缓

修改：增加了readygo代码，使之与讲义更为接近

下表位阶段信号的功能含义

| 阶段信号 | 位数 | 功能含义                                                     |
| -------- | ---- | ------------------------------------------------------------ |
| DE       | 64   | 低32位为inst，高32位是pc                                     |
| EXE      | 180  | 低32位为inst，32位是gr_we，37-33是dest，38是res_from_mem，39是mem_we，51-40是aluop，alusrc1是83-52，alusrc2是115-84，pc是147-116，rkd_value是179-148 |
| MEM      | 136  | 低32位为inst，32位是gr_we，37-33是dest，38是res_from_mem，39是mem_we，71-40是alu_result，103-72是rkd_value，135-104是pc |
| WB       | 102  | 低32位为inst，32位是gr_we，37-33是dest，69-38是final_result，101-70是pc |
|          |      |                                                              |