Timing Analyzer report for Ultrasound_controller
Thu Jun  8 18:59:56 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Hold: 'clk_50'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk_50'
 22. Slow 1200mV 0C Model Hold: 'clk_50'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk_50'
 30. Fast 1200mV 0C Model Hold: 'clk_50'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Ultrasound_controller                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 264.27 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_50 ; -2.784 ; -79.356           ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_50 ; 0.357 ; 0.000             ;
+--------+-------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_50 ; -3.000 ; -47.000                         ;
+--------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                    ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.784 ; trigger_counter[11] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.784 ; trigger_counter[11] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.717      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.777 ; trigger_counter[8]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.710      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.659 ; trigger_counter[14] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.592      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.651 ; trigger_counter[15] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.584      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.625 ; trigger_counter[10] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.558      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.517 ; trigger_counter[9]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.450      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.491 ; trigger_counter[12] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.424      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.430 ; trigger_counter[5]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.363      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.423 ; trigger_counter[4]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.356      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.401 ; trigger_counter[13] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.334      ;
; -2.380 ; trigger_counter[3]  ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.946      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.369 ; trigger_counter[3]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.429     ; 2.935      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.343 ; trigger_counter[11] ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.276      ;
; -2.336 ; trigger_counter[8]  ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.269      ;
; -2.336 ; trigger_counter[8]  ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.269      ;
; -2.336 ; trigger_counter[8]  ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.269      ;
; -2.336 ; trigger_counter[8]  ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.062     ; 3.269      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                        ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; trigger~reg0                    ; trigger~reg0                ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; finished~reg0                   ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; current_state.timeout           ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; current_state.trigger_pulse     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.577      ;
; 0.391 ; timeout_counter[20]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.610      ;
; 0.422 ; current_state.initial_state     ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.642      ;
; 0.484 ; trigger_counter[0]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.070      ;
; 0.486 ; trigger_counter[1]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.072      ;
; 0.549 ; trigger_counter[3]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 0.783      ;
; 0.553 ; trigger_counter[2]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 0.787      ;
; 0.556 ; trigger_counter[5]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; trigger_counter[7]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; trigger_counter[9]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; trigger_counter[11]             ; trigger_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; timeout_counter[5]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; timeout_counter[7]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; timeout_counter[9]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; timeout_counter[13]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.775      ;
; 0.557 ; timeout_counter[11]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; trigger_counter[14]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; timeout_counter[15]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; trigger_counter[6]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; trigger_counter[8]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; timeout_counter[3]              ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; timeout_counter[16]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; trigger_counter[4]              ; trigger_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; trigger_counter[15]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; timeout_counter[8]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; trigger_counter[12]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; timeout_counter[12]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.780      ;
; 0.561 ; timeout_counter[17]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; timeout_counter[4]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.781      ;
; 0.562 ; timeout_counter[14]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.781      ;
; 0.563 ; timeout_counter[18]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.782      ;
; 0.572 ; timeout_counter[1]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; timeout_counter[10]             ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.791      ;
; 0.573 ; timeout_counter[6]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.792      ;
; 0.573 ; timeout_counter[19]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; timeout_counter[2]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.793      ;
; 0.579 ; trigger_counter[1]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.798      ;
; 0.582 ; trigger_counter[0]              ; trigger_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.801      ;
; 0.588 ; timeout_counter[0]              ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.807      ;
; 0.594 ; trigger_counter[0]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.180      ;
; 0.596 ; trigger_counter[1]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.429      ; 1.182      ;
; 0.608 ; current_state.wait_for_response ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.828      ;
; 0.614 ; current_state.trigger_pulse     ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 1.201      ;
; 0.614 ; current_state.trigger_pulse     ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.430      ; 1.201      ;
; 0.642 ; current_state.initial_state     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.063      ; 0.862      ;
; 0.702 ; trigger_counter[10]             ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.921      ;
; 0.710 ; trigger_counter[13]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 0.929      ;
; 0.783 ; current_state.timeout           ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.783 ; current_state.timeout           ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.002      ;
; 0.830 ; trigger_counter[9]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.049      ;
; 0.831 ; trigger_counter[5]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; trigger_counter[7]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; timeout_counter[7]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; trigger_counter[11]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; timeout_counter[11]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; timeout_counter[13]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; timeout_counter[9]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.831 ; timeout_counter[5]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.050      ;
; 0.833 ; timeout_counter[15]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; timeout_counter[3]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.052      ;
; 0.835 ; timeout_counter[17]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.054      ;
; 0.840 ; trigger_counter[2]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.077      ; 1.074      ;
; 0.846 ; timeout_counter[1]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; trigger_counter[6]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; trigger_counter[8]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; trigger_counter[14]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; timeout_counter[19]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; trigger_counter[4]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; timeout_counter[8]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; timeout_counter[16]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; timeout_counter[12]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; trigger_counter[12]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; trigger_counter[8]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; trigger_counter[6]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; timeout_counter[4]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; timeout_counter[14]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; trigger_counter[0]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; trigger_counter[4]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; timeout_counter[8]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.849 ; timeout_counter[16]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.068      ;
; 0.850 ; trigger_counter[12]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; timeout_counter[18]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.069      ;
; 0.850 ; timeout_counter[12]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.069      ;
; 0.851 ; timeout_counter[4]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.070      ;
; 0.851 ; timeout_counter[14]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; timeout_counter[18]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.071      ;
; 0.858 ; timeout_counter[0]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.077      ;
; 0.859 ; timeout_counter[10]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.078      ;
; 0.860 ; timeout_counter[6]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.062      ; 1.079      ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 291.97 MHz ; 250.0 MHz       ; clk_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -2.425 ; -66.858          ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.312 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -47.000                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                     ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.425 ; trigger_counter[11] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.425 ; trigger_counter[11] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.365      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.419 ; trigger_counter[8]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.359      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.325 ; trigger_counter[14] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.265      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.317 ; trigger_counter[15] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.257      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.292 ; trigger_counter[10] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.232      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.191 ; trigger_counter[9]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.131      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.182 ; trigger_counter[12] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.122      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.100 ; trigger_counter[5]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.040      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.098 ; trigger_counter[13] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.038      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.093 ; trigger_counter[4]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 3.033      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.058 ; trigger_counter[3]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.384     ; 2.669      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.018 ; trigger_counter[11] ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.958      ;
; -2.012 ; trigger_counter[8]  ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.952      ;
; -2.012 ; trigger_counter[8]  ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.952      ;
; -2.012 ; trigger_counter[8]  ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.952      ;
; -2.012 ; trigger_counter[8]  ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.952      ;
; -2.012 ; trigger_counter[8]  ; trigger_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.055     ; 2.952      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                         ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; trigger~reg0                    ; trigger~reg0                ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; finished~reg0                   ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; current_state.timeout           ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; current_state.trigger_pulse     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.511      ;
; 0.348 ; timeout_counter[20]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.547      ;
; 0.381 ; current_state.initial_state     ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.580      ;
; 0.431 ; trigger_counter[0]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 0.959      ;
; 0.435 ; trigger_counter[1]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 0.963      ;
; 0.491 ; trigger_counter[3]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.703      ;
; 0.498 ; trigger_counter[7]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; trigger_counter[5]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; trigger_counter[11]             ; trigger_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; timeout_counter[7]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; trigger_counter[2]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; trigger_counter[9]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; timeout_counter[5]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; timeout_counter[9]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; timeout_counter[13]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; trigger_counter[8]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; timeout_counter[11]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; timeout_counter[15]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; trigger_counter[14]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; trigger_counter[4]              ; trigger_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; trigger_counter[6]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; trigger_counter[15]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; timeout_counter[3]              ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; timeout_counter[12]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; timeout_counter[16]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; trigger_counter[12]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; timeout_counter[4]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; timeout_counter[8]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; timeout_counter[14]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.703      ;
; 0.504 ; timeout_counter[17]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.703      ;
; 0.505 ; timeout_counter[18]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.704      ;
; 0.514 ; timeout_counter[1]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; timeout_counter[10]             ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; timeout_counter[6]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; timeout_counter[19]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; timeout_counter[2]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.715      ;
; 0.519 ; trigger_counter[1]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.718      ;
; 0.520 ; trigger_counter[0]              ; trigger_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; trigger_counter[0]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 1.048      ;
; 0.524 ; trigger_counter[1]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 1.052      ;
; 0.527 ; timeout_counter[0]              ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.726      ;
; 0.544 ; current_state.wait_for_response ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.743      ;
; 0.570 ; current_state.initial_state     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.769      ;
; 0.578 ; current_state.trigger_pulse     ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 1.106      ;
; 0.578 ; current_state.trigger_pulse     ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.384      ; 1.106      ;
; 0.644 ; trigger_counter[10]             ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.843      ;
; 0.648 ; trigger_counter[13]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.847      ;
; 0.725 ; current_state.timeout           ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.725 ; current_state.timeout           ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.054      ; 0.923      ;
; 0.742 ; trigger_counter[7]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.941      ;
; 0.743 ; trigger_counter[5]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.942      ;
; 0.743 ; trigger_counter[11]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.942      ;
; 0.743 ; timeout_counter[7]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.942      ;
; 0.744 ; timeout_counter[13]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; timeout_counter[9]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; timeout_counter[5]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; timeout_counter[15]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; trigger_counter[9]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; timeout_counter[11]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.945      ;
; 0.748 ; timeout_counter[3]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; trigger_counter[2]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.068      ; 0.960      ;
; 0.749 ; timeout_counter[17]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; trigger_counter[8]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; trigger_counter[14]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; trigger_counter[6]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; trigger_counter[4]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; timeout_counter[12]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; timeout_counter[16]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; timeout_counter[4]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; timeout_counter[8]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; timeout_counter[14]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; trigger_counter[0]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.952      ;
; 0.753 ; trigger_counter[12]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.952      ;
; 0.754 ; timeout_counter[18]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.953      ;
; 0.757 ; trigger_counter[8]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; timeout_counter[1]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; trigger_counter[6]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; trigger_counter[4]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; timeout_counter[12]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; timeout_counter[16]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; timeout_counter[19]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; trigger_counter[12]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; timeout_counter[8]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; timeout_counter[4]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; timeout_counter[14]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; timeout_counter[0]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; timeout_counter[18]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.960      ;
; 0.763 ; timeout_counter[10]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.962      ;
; 0.764 ; timeout_counter[6]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.055      ; 0.963      ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -1.107 ; -25.137          ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.187 ; 0.000            ;
+--------+-------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -49.449                        ;
+--------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                     ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.107 ; trigger_counter[8]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.107 ; trigger_counter[8]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.058      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.106 ; trigger_counter[11] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 2.057      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[14] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.032 ; trigger_counter[15] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.983      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -1.026 ; trigger_counter[10] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.977      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.962 ; trigger_counter[9]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.913      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.946 ; trigger_counter[12] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.897      ;
; -0.923 ; trigger_counter[3]  ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.675      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.896 ; trigger_counter[13] ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.847      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[5]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[11] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[12] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[15] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; trigger_counter[4]  ; trigger_counter[14] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.834      ;
; -0.877 ; trigger_counter[2]  ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.629      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.841 ; trigger_counter[8]  ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.792      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[0]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[1]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[4]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[5]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[6]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[7]  ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.840 ; trigger_counter[11] ; trigger_counter[16] ; clk_50       ; clk_50      ; 1.000        ; -0.036     ; 1.791      ;
; -0.831 ; trigger_counter[3]  ; trigger_counter[13] ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.583      ;
; -0.831 ; trigger_counter[3]  ; trigger_counter[8]  ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.583      ;
; -0.831 ; trigger_counter[3]  ; trigger_counter[9]  ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.583      ;
; -0.831 ; trigger_counter[3]  ; trigger_counter[10] ; clk_50       ; clk_50      ; 1.000        ; -0.235     ; 1.583      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                         ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; trigger~reg0                    ; trigger~reg0                ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; finished~reg0                   ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; current_state.timeout           ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; current_state.trigger_pulse     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; timeout_counter[20]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.325      ;
; 0.222 ; current_state.initial_state     ; finished~reg0               ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.342      ;
; 0.260 ; trigger_counter[1]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.579      ;
; 0.262 ; trigger_counter[0]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.581      ;
; 0.294 ; trigger_counter[3]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.422      ;
; 0.295 ; timeout_counter[9]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; trigger_counter[2]              ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.423      ;
; 0.296 ; trigger_counter[7]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; timeout_counter[11]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; timeout_counter[7]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; trigger_counter[5]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; trigger_counter[9]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; timeout_counter[3]              ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; timeout_counter[5]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; timeout_counter[8]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; timeout_counter[13]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; timeout_counter[15]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; trigger_counter[6]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; trigger_counter[8]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; trigger_counter[11]             ; trigger_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; timeout_counter[17]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; trigger_counter[15]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; trigger_counter[14]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; timeout_counter[4]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; timeout_counter[12]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; timeout_counter[14]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; timeout_counter[16]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; timeout_counter[18]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; trigger_counter[4]              ; trigger_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; trigger_counter[12]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; timeout_counter[1]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; timeout_counter[10]             ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; timeout_counter[2]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; timeout_counter[6]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; timeout_counter[19]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; current_state.trigger_pulse     ; trigger_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.626      ;
; 0.307 ; current_state.trigger_pulse     ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.626      ;
; 0.310 ; trigger_counter[1]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; trigger_counter[0]              ; trigger_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; timeout_counter[0]              ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.434      ;
; 0.323 ; trigger_counter[1]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.642      ;
; 0.325 ; trigger_counter[0]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.235      ; 0.644      ;
; 0.326 ; current_state.wait_for_response ; current_state.timeout       ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.446      ;
; 0.344 ; current_state.initial_state     ; current_state.trigger_pulse ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.464      ;
; 0.371 ; trigger_counter[10]             ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.491      ;
; 0.374 ; trigger_counter[13]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.494      ;
; 0.401 ; current_state.timeout           ; timeout_counter[0]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.401 ; current_state.timeout           ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.521      ;
; 0.444 ; timeout_counter[9]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.565      ;
; 0.445 ; timeout_counter[7]              ; timeout_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.566      ;
; 0.445 ; trigger_counter[7]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.565      ;
; 0.445 ; timeout_counter[11]             ; timeout_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; trigger_counter[5]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.566      ;
; 0.446 ; timeout_counter[3]              ; timeout_counter[4]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; timeout_counter[13]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; timeout_counter[15]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; timeout_counter[5]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; trigger_counter[9]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; timeout_counter[17]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; trigger_counter[11]             ; trigger_counter[12]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.567      ;
; 0.453 ; timeout_counter[1]              ; timeout_counter[2]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; trigger_counter[2]              ; trigger_counter[3]          ; clk_50       ; clk_50      ; 0.000        ; 0.044      ; 0.581      ;
; 0.455 ; timeout_counter[19]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; timeout_counter[8]              ; timeout_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; trigger_counter[6]              ; trigger_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; trigger_counter[8]              ; trigger_counter[9]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; timeout_counter[4]              ; timeout_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; timeout_counter[12]             ; timeout_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; timeout_counter[14]             ; timeout_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; timeout_counter[16]             ; timeout_counter[17]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; trigger_counter[14]             ; trigger_counter[15]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; timeout_counter[18]             ; timeout_counter[19]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; trigger_counter[4]              ; trigger_counter[5]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; trigger_counter[0]              ; trigger_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; trigger_counter[12]             ; trigger_counter[13]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; timeout_counter[8]              ; timeout_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; trigger_counter[6]              ; trigger_counter[8]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; trigger_counter[8]              ; trigger_counter[10]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; timeout_counter[12]             ; timeout_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; timeout_counter[14]             ; timeout_counter[16]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; timeout_counter[4]              ; timeout_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; timeout_counter[16]             ; timeout_counter[18]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; timeout_counter[18]             ; timeout_counter[20]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; trigger_counter[12]             ; trigger_counter[14]         ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; trigger_counter[4]              ; trigger_counter[6]          ; clk_50       ; clk_50      ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; timeout_counter[0]              ; timeout_counter[1]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; timeout_counter[10]             ; timeout_counter[11]         ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; timeout_counter[6]              ; timeout_counter[7]          ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 0.585      ;
+-------+---------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.784  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_50          ; -2.784  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -79.356 ; 0.0   ; 0.0      ; 0.0     ; -49.449             ;
;  clk_50          ; -79.356 ; 0.000 ; N/A      ; N/A     ; -49.449             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; finished      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; distance[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trigger       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; trigger                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; finished      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; distance[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; distance[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; distance[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; trigger       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; finished      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; distance[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; distance[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; distance[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; trigger       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; finished      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; distance[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; distance[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; distance[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trigger       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 1364     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 1364     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_50 ; clk_50 ; Base ; Constrained ;
+--------+--------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; finished    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; enable     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; finished    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Thu Jun  8 18:59:54 2023
Info: Command: quartus_sta Ultrasound_controller -c Ultrasound_controller
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Ultrasound_controller.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.784
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.784             -79.356 clk_50 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clk_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.425
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.425             -66.858 clk_50 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clk_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.107
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.107             -25.137 clk_50 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.449 clk_50 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 500 megabytes
    Info: Processing ended: Thu Jun  8 18:59:56 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


