标题title
一种半导体结构及其制造方法
摘要abst
本发明公开了一种半导体结构及其制造方法，所述半导体结构至少包括：半导体衬底，半导体衬底中设置有浅槽隔离结构和阱区；隧道氧化层，设置在半导体衬底上，隧道氧化层覆盖在部分阱区上和部分浅槽隔离结构上；浮栅层，设置在隧道氧化层上；多个隔离沟槽，穿过浮栅层和隧道氧化层，与阱区或浅槽隔离结构的表面接触；隔离层，设置在隔离沟槽内，隔离层连接于阱区或浅槽隔离结构，且隔离层位于相邻的浮栅层之间；隔离氧化层，设置在隔离层和浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及控制栅层，设置在隔离氧化层上。本发明提供的半导体结构及其制造方法，能够防止存储单元之间发生漏电流，提升非易失性存储器的数据保存能力。
权利要求书clms
1.一种半导体结构，其特征在于，至少包括：半导体衬底，所述半导体衬底中设置有浅槽隔离结构和阱区；隧道氧化层，设置在所述半导体衬底上，所述隧道氧化层覆盖在部分所述阱区上和部分所述浅槽隔离结构上；浮栅层，设置在所述隧道氧化层上；多个隔离沟槽，穿过所述浮栅层和所述隧道氧化层，与所述阱区或所述浅槽隔离结构的表面接触；隔离层，设置在所述隔离沟槽内，所述隔离层连接于所述阱区或所述浅槽隔离结构，且所述隔离层位于相邻的所述浮栅层之间；隔离氧化层，设置在所述隔离层和所述浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及控制栅层，设置在所述隔离氧化层上。2.根据权利要求1所述的一种半导体结构，其特征在于，所述隔离层连接于所述隧道氧化层，且所述隔离层的厚度大于所述隧道氧化层。3.根据权利要求1所述的一种半导体结构，其特征在于，所述隔离层填充在所述隔离沟槽内，所述隔离层的顶面与所述浮栅层的顶面间具有预设距离，且所述预设距离为所述浮栅层厚度的2/5~4/5。4.根据权利要求1所述的一种半导体结构，其特征在于，所述浅槽隔离结构沿和所述控制栅层沿不同方向延伸，且所述浅槽隔离结构沿和所述控制栅层的延伸方向垂直。5.根据权利要求1所述的一种半导体结构，其特征在于，所述控制栅层填满所述隔离沟槽且延伸出所述隔离沟槽。6.根据权利要求1所述的一种半导体结构，其特征在于，所述控制栅层在所述半导体衬底上的正投影覆盖部分所述浅槽隔离结构和部分所述阱区。7.根据权利要求1所述的一种半导体结构，其特征在于，所述隔离氧化层包括：第一氧化层，设置在所述隔离层上和所述浮栅层上，且所述第一氧化层覆盖所述浮栅层的侧壁；氮化层，设置在所述第一氧化层上；以及第二氧化层，设置在所述氮化层上。8.一种半导体结构的制造方法，其特征在于，包括以下步骤：提供半导体衬底，所述半导体衬底中设置有浅槽隔离结构和阱区；形成隧道氧化层于所述半导体衬底上，所述隧道氧化层覆盖在部分所述阱区上和部分所述浅槽隔离结构上；形成浮栅层于所述隧道氧化层上；蚀刻所述隧道氧化层和所述浮栅层，形成隔离沟槽，且所述隔离沟槽与所述阱区或所述浅槽隔离结构的表面接触；形成隔离层于部分所述隔离沟槽内，所述隔离层连接于所述阱区或所述浅槽隔离结构，且所述隔离层位于相邻的所述浮栅层之间；形成隔离氧化层于所述隔离层上和所述浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及形成控制栅层于所述隔离氧化层上。9.根据权利要求8所述的一种半导体结构的制造方法，其特征在于，在形成所述隔离沟槽前，在所述浮栅层上形成硬质掩膜层。10. 根据权利要求9所述的一种半导体结构的制造方法，其特征在于，形成所述隔离层的步骤包括：在所述隔离沟槽内和所述硬质掩膜层上形成隔离层；以及高温退火处理所述隔离层，将所述硬质掩膜层上的隔离层转移至所述隔离沟槽内。11.根据权利要求8所述的一种半导体结构的制造方法，其特征在于，形成所述控制栅层的步骤包括：在所述隔离氧化层上形成所述控制栅层；蚀刻部分所述控制栅层、部分所述隔离氧化层、部分所述隔离层和部分所述隧道氧化层，形成预设布局的所述控制栅层。
说明书desc
技术领域本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其制造方法。背景技术非易失性存储器是指当电流关掉后，所存储的数据不会消失的电脑存储器。在对非易失性存储器的集成电路设计中，引起器件故障的主要原因包括存储单元之间的漏电流。在半导体器件多个主流技术节点中，存储单元之间的漏电会直接导致存储器失效，严重影响了非易失性存储器的数据保存能力。发明内容本发明的目的在于提供一种半导体结构及其制造方法，能够减少存储单元之间的漏电，提升半导体结构的使用寿命和制造良率。为解决上述技术问题，本发明是通过以下技术方案实现的：本发明提供了一种半导体结构，至少包括：半导体衬底，所述半导体衬底中设置有浅槽隔离结构和阱区；隧道氧化层，设置在所述半导体衬底上，所述隧道氧化层覆盖在部分所述阱区上和部分所述浅槽隔离结构上；浮栅层，设置在所述隧道氧化层上；多个隔离沟槽，穿过所述浮栅层和所述隧道氧化层，与所述阱区或所述浅槽隔离结构的表面接触；隔离层，设置在所述隔离沟槽内，所述隔离层连接于所述阱区或所述浅槽隔离结构，且所述隔离层位于相邻的所述浮栅层之间；隔离氧化层，设置在所述隔离层和所述浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及控制栅层，设置在所述隔离氧化层上。在本发明一实施例中，所述隔离层连接于所述隧道氧化层，且所述隔离层的厚度大于所述隧道氧化层。在本发明一实施例中，所述隔离层填充在所述隔离沟槽内，所述隔离层的顶面与所述浮栅层的顶面间具有预设距离，且所述预设距离为所述浮栅层厚度的2/5~4/5。在本发明一实施例中，所述浅槽隔离结构沿和所述控制栅层沿不同方向延伸，且所述浅槽隔离结构沿和所述控制栅层的延伸方向垂直。在本发明一实施例中，所述控制栅层填满所述隔离沟槽且延伸出所述隔离沟槽。在本发明一实施例中，所述控制栅层在所述半导体衬底上的正投影覆盖部分所述浅槽隔离结构和部分所述阱区。在本发明一实施例中，所述隔离氧化层包括：第一氧化层，设置在所述隔离层上和所述浮栅层上，且所述第一氧化层覆盖所述浮栅层的侧壁；氮化层，设置在所述第一氧化层上；以及第二氧化层，设置在所述氮化层上。本发明提供了一种半导体结构的制造方法，包括以下步骤：提供半导体衬底，所述半导体衬底中设置有浅槽隔离结构和阱区；形成隧道氧化层于所述半导体衬底上，所述隧道氧化层覆盖在部分所述阱区上和部分所述浅槽隔离结构上；形成浮栅层于所述隧道氧化层上；蚀刻所述隧道氧化层和所述浮栅层，形成隔离沟槽，且所述隔离沟槽与所述阱区或所述浅槽隔离结构的表面接触；形成隔离层于部分所述隔离沟槽内，所述隔离层连接于所述阱区或所述浅槽隔离结构，且所述隔离层位于相邻的所述浮栅层之间；形成隔离氧化层于所述隔离层上和所述浮栅层上，且所述隔离氧化层覆盖所述隔离沟槽的部分侧壁；以及形成控制栅层于所述隔离氧化层上。在本发明一实施例中，在形成所述隔离沟槽前，在所述浮栅层上形成硬质掩膜层。在本发明一实施例中，形成所述隔离层的步骤包括：在所述隔离沟槽内和所述硬质掩膜层上形成隔离层；以及高温退火处理所述隔离层，将所述硬质掩膜层上的隔离层转移至所述隔离沟槽内。在本发明一实施例中，形成所述控制栅层的步骤包括：在所述隔离氧化层上形成所述控制栅层；蚀刻部分所述控制栅层、部分所述隔离氧化层、部分所述隔离层和部分所述隧道氧化层，形成预设布局的所述控制栅层。如上所述，本发明提供了一种半导体结构及其制造方法，本发明意想不到的技术效果是：所述半导体结构可应用于非易失性存储器中，能够避免在相邻的存储单元之间形成漏电回路，从而防止相邻的存储单元之间出现漏电流问题，提升了非易失性存储器的数据保存能力。本发明提供的半导体结构及其制造方法，可应用于多个半导体主流节点，并可用于形成多种集成电路走线布局，适用于形成多种存储器。当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本发明一实施例中工作层的结构示意图。图2为本发明一实施例中隧道氧化层和浮栅层的示意图。图3为本发明一实施例中形成隔离沟槽的结构示意图。图4为本发明一实施例中沉积第一类型隔离层的结构示意图。图5为本发明一实施例中第一类型隔离层回火的过程图。图6为本发明一实施例中隔离层的结构示意图。图7为本发明另一实施例中沉积第二类型隔离层的结构示意图。图8为本发明另一实施例中抛光第二类型隔离层的结构示意图。图9为本发明另一实施例中隔离层的结构示意图。图10为本发明一实施例中沉积隔离氧化层的结构示意图。图11为本发明一实施例中隔离氧化层的结构示意图。图12为本发明一实施例中半导体结构的布局示意图。图13为本发明一实施例的半导体结构布局中AA’的截面图。图14为本发明一实施例的半导体结构布局中BB’的截面图。图15为本发明一实施例的半导体结构布局中CC’的截面图。图16为本发明一实施例的半导体结构布局中DD’的截面图。图17为存储单元中出现多晶硅残留物的结构示意图。图中：10、工作层；101、半导体衬底；102、浅槽隔离结构；103、衬底氧化层；104、阱区；105、掺杂区；20、隧道氧化层；30、浮栅层；40、保护层；50、隔离沟槽；60、隔离层；60a、第一类型隔离层；60b、第二类型隔离层；70、隔离氧化层；701、第一氧化层；702、氮化层；703、第二氧化层；80、控制栅层。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。固态硬盘，又称固态驱动器，是用固态电子存储芯片阵列制成的硬盘。固态硬盘包括控制单元和存储单元。其中，存储单元可以是动态随机存取存储器或闪存，具体的可以为DRAM芯片或闪存芯片。由于保存在DRAM芯片中的数据有掉电易失性，以及成本限制，所以现在的固态硬盘大多使用闪存芯片作为存储介质，并且是NAND闪存。闪存芯片的电路基础元件为场效应管，具体的可以是金属-氧化物半导体场效应晶体管，简称MOS管。本发明提供的半导体结构及其制造方法，能够解决如MOS管等半导体器件中的漏电流问题，能够适应半导体技术中关键尺寸的不断降低，可以应用于闪存中，如U盘、CF卡、SM卡、SD/MMC卡、记忆棒、XD卡、MS卡、TF卡、PCIe闪存卡中。本发明提供的半导体结构不限于上述闪存设备，也可应用于基于闪存的存储设备以及数码产品中，以提升存储设备的使用性能和使用寿命。请参阅图1所示，在本发明一实施例中，提供了工作层10。其中，工作层10包括半导体衬底101、浅槽隔离结构102、衬底氧化层103、阱区104和掺杂区105。在本实施例中，半导体衬底101例如为形成半导体结构的硅基材。半导体衬底101可以包括基材以及设置在基材上方的硅层，基材例如为硅、碳化硅、蓝宝石、砷化镓、铝酸锂等半导体基板材料，硅层形成于基材上方。本申请并不限制半导体衬底101的材料以及厚度。在本实施例中，可以通过浅槽隔离工艺在半导体衬底101上设置多个浅槽隔离结构102。其中浅槽隔离结构102的截面可以是梯形或矩形。其中，浅槽隔离结构102在半导体衬底101中分隔出多个有源区。在本实施例中，形成浅槽隔离结构102后，在半导体衬底101的表面形成衬底氧化层103。接着可以在有源区中植入磷离子或砷离子，形成阱区104，并在阱区104中植入磷离子或砷离子，形成掺杂区105。其中，掺杂区105可用于形成半导体结构的源极或漏极区域。其中，离子注入完成后，移除衬底氧化层103。请参阅图1和图2所示，在本发明一实施例中，于工作层10上设置隧道氧化层20、于隧道氧化层20上设置浮栅层30、于浮栅层30上设置保护层40。在本实施例中，可以通过化学气相沉积或等离子体增强化学气相沉积等方式在半导体衬底101上和浅槽隔离结构102上沉积氧化硅，形成隧道氧化层20。其中，隧道氧化层20的厚度可以是例如90埃~100埃。在本实施例中，可以通过化学气相沉积在隧道氧化层20上沉积多晶硅，以形成浮栅层30。浮栅层30的厚度可以是例如600埃~1000埃。在本实施例中，可以通过化学气相沉积在浮栅层30上沉积例如氮化硅，以形成保护层40。本发明不限定保护层40的厚度。请参阅图2和图3所示，在本发明一实施例中，在形成保护层40后，蚀刻保护层40、浮栅层30和隧道氧化层20，形成隔离沟槽50。在本实施例中，可以在保护层40上旋涂光刻胶，以形成光阻层。并对光阻层进行曝光和显影，形成用于蚀刻保护层40、浮栅层30和隧道氧化层20的第一光阻图案501。其中，第一光阻图案501包括第一蚀刻窗口502。在本实施例中，第一蚀刻窗口502在工作层10上的正投影可以位于浅槽隔离结构102内和阱区104内，也可以部分位于阱区104内、部分位于浅槽隔离结构102内。本发明对此不作限定。以第一光阻图案501为掩膜，蚀刻保护层40、浮栅层30和隧道氧化层20，并蚀刻到半导体衬底101的表面。形成的隔离沟槽50截面可以是梯形，也可以是矩形。形成隔离沟槽50后，去除第一光阻图案501。请参阅图3至图6所示，在本发明一实施例中，在保护层40上和隔离沟槽50内设置第一类型隔离层60a，并对第一类型隔离层60a进行退火处理，使保护层40上的第一类型隔离层60a转移至隔离沟槽50内。在本实施例中，可以通过等离子体增强化学气相沉积在隔离沟槽50内和保护层40上沉积硼磷硅玻璃，形成第一类型隔离层60a。在高温条件下，例如750℃~1000℃的温度条件下，加热第一类型隔离层60a，第一类型隔离层60a液化，保护层40上的硼磷硅玻璃回流至隔离沟槽50中。其中，第一类型隔离层60a的退火时间为例如30min~45min。在本实施例中，可以使保护层40上的第一类型隔离层60a部分转移至隔离沟槽50中，并使第一类型隔离层60a的表面高度延伸至浮栅层30高度的例如1/5~3/5。在本实施例中，第一类型隔离层60a的顶面和浮栅层30的顶面间具有预设距离d，预设距离d为浮栅层30厚度的例如2/5~4/5。具体的，第一类型隔离层60a的表面高度延伸至浮栅层30高度的例如1/2。具体的，第一类型隔离层60a的厚度可以是例如400埃~600埃。第一类型隔离层60a选用硼磷硅玻璃，流动性更好，具有更好的填充能力，能够填充浮栅层30、半导体衬底101的表面空洞，提升半导体结构的致密性。请参阅图3和图7至图9所示，在本发明另一实施例中，在隔离沟槽50内设置第二类型隔离层60b。在本实施例中，在保护层40上和隔离沟槽50内设置第二类型隔离层60b。具体的，可以通过化学气相沉积在保护层40上和隔离沟槽50内沉积硅酸四乙酯，直到填满隔离沟槽50。其中，在沉积硅酸四乙酯的过程中，在对应浮栅层30的位置上可以形成硅酸四乙酯的堆积结构。形成第二类型隔离层60b后，可以以保护层40的表面为停止层对第二类型隔离层60b进行化学机械抛光，以去除部分第二类型隔离层60b，仅保留位于隔离沟槽50内的第二类型隔离层60b。通过抛光去除第二类型隔离层60b后，可以以保护层40为掩膜，通过蚀刻液或等离子气体去除隔离沟槽50内的部分第二类型隔离层60b。将第二类型隔离层60b蚀刻到浮栅层30的中部。在本实施例中，第一类型隔离层60a的顶面和浮栅层30的顶面间具有预设距离d，预设距离d为浮栅层30厚度的例如2/5~4/5。具体的，可以使第二类型隔离层60b的表面降低到浮栅层30的例如1/2高度处。其中，第二类型隔离层60b可以是硼磷元素填充比例更少的硅酸四乙酯，形成第二类型隔离层60b具有更低的热预算，工艺完成度高工艺效率更高。在本实施例中，隔离层60的顶面高度为浮栅层30高度的例如1/5~3/5。请参阅图3、图6和图9，以及图10所示，在本发明一实施例中，在隔离沟槽50内形成隔离层60后，去除保护层40。其中，隔离层60可以是第一类型隔离层60a，也可以是第二类型隔离层60b。其中，形成第一类型隔离层60a或第二类型隔离层60b后，可以通过例如160℃的热磷酸蚀刻保护层40，直到去除保护层40。在去除第一类型隔离层60a时，若是保护层40上残留有第一类型隔离层60a，在去除保护层40后，可以将第一类型隔离层60a一起去除。在去除第二类型隔离层60b时，可以先去除隔离沟槽50内的部分第二类型隔离层60b，形成隔离层60后，再去除保护层40。请参阅图6和图9，以及图10和图11所示，在本发明一实施例中，在浮栅层30的表面和隔离层60上设置隔离氧化层70。在本实施例中，可以通过化学气相在隔离层60上、浮栅层30的表面沉积氧化硅，形成第一氧化层701。其中，浮栅层30的表面包括浮栅层30的侧壁面和浮栅层30的顶面。形成第一氧化层701后，可以通过化学气相沉积在第一氧化层701上沉积四氮化三硅，形成氮化层702。形成氮化层702后，可以通过化学气相沉积在氮化层702上沉积氧化硅，形成第二氧化层703。在本实施例中，第一氧化层701、氮化层702和第二氧化层703构成隔离氧化层70，隔离氧化层70的厚度为例如150埃~220埃。形成的隔离氧化层70覆盖在浮栅层30和隔离层60上。请参阅图10至图12所示，在本发明一实施例中，形成隔离氧化层70后，于隔离氧化层70上设置控制栅层80。在本实施例中，可以通过化学气相沉积在隔离氧化层70上沉积多晶硅，形成控制栅层80。其中，控制栅层80的厚度可以是例如1700埃~2200埃。如图12所示，本实施例提供了控制栅层80的一种布局结构示意图。用于形成控制栅层80沉积的多晶硅可以覆盖在半导体衬底101上，并呈平面状。再通过等离子气体或蚀刻液蚀刻沉积的多晶硅，并蚀刻至半导体衬底101的表面，形成多种第一图形的控制栅层80。在本实施例中，第一图形可以是条形。浅槽隔离结构102沿第一支线延伸，控制栅层80沿第二支线延伸，且第一支线和第二支线相交。本发明不对第一支线和第二支线的方向做具体限定。例如，第一支线可以是衬底100的切割方向，其中切割方向不限于衬底100的长度方向、衬底100的宽度方向，以及与衬底101边缘呈夹角设置的方向等等。控制栅层80的一端沿第一方向延伸，另一端沿第二方向延伸，第一方向和第二方向相反。且本实施例中，多个控制栅层80间，相邻的控制栅层80相互平行设置。在本实施例提供的布局图形中，还包括第二图形的浅槽隔离结构102，其中第二图形可以是条形。浅槽隔离结构102的一端沿第三方向延伸，另一端沿第四方向延伸，第三方向和第四方向相反。其中，浅槽隔离结构102和控制栅层80相交。在本实施例中，浅槽隔离结构102和控制栅层80垂直相交。其中，相邻的浅槽隔离结构102平行设置，且相邻的浅槽隔离结构102之间设置有阱区104。其中，阱区104可以是工作区。控制栅层80设置在阱区104和浅槽隔离结构102上。请参阅图12至图14所示，在本发明一实施例中，图13为本实施例提供的半导体结构布局示例中AA’的截面结构示意图。AA’截面设置在控制栅层80上，且AA’截面与控制栅层80的延伸方向平行。如图13所示，在AA’处的截面上，控制栅层80覆盖在隔离氧化层70上。图14为本实施例提供的半导体结构布局示例中BB’的截面结构示意图。BB’截面设置在相邻的控制栅层80之间，且BB’截面与控制栅层80的延伸方向平行。如图14所示，在非控制栅层80覆盖的区域，蚀刻去除半导体衬底101表面的材料，包括蚀刻去除控制栅层80、隔离氧化层70、隔离层60、浮栅层30和隧道氧化层20。隔离氧化层70底部有隔离层60，从而为蚀刻控制栅层80预留出蚀刻余量。在半导体衬底101的表面不会残留控制栅层80的多晶硅材料和隔离氧化层70的材料，从而防止在相邻的浮栅层30之间形成漏电线路，从而提升半导体器件的功效。请参阅图12至图16所示，在本发明一实施例中，图15为本实施例提供的半导体结构布局示例中CC’的截面结构示意图。CC’截面设置在阱区104上，且CC’截面与浅槽隔离结构102的延伸方向平行。如图15所示，在CC’处的截面上，隔离沟槽50在图15中不可见。隧道氧化层20设置在阱区104上，浮栅层30设置在隧道氧化层20上，隔离氧化层70设置在浮栅层30上，控制栅层80设置在隔离氧化层70上。隧道氧化层20、浮栅层30、隔离氧化层70和控制栅层80形成了一个存储单元。图中的存储单元未显示漏极和栅极以及后续形成的栅极侧墙等结构。阱区104中设置有沟道，所述沟道位于隧道氧化层20的覆盖面积内。控制栅层80作为电极的一端，当对控制栅层80加正压，可以使所述沟道内的电子穿过隧道氧化层20，被吸入至浮栅层30中，从而完成对存储单元的写操作。当对半导体衬底101加正压，半导体衬底101上的全部存储单元中，电子从浮栅层30被吸出，从而完成对存储单元的擦除操作。其中，控制栅层80延伸方向和阱区104的延伸方向相交，在本实施例中，控制栅层80的延伸方向和阱区104的延伸方向垂直。请参阅图12至图17所示，在本发明一实施例中，图16为本实施例提供的半导体结构布局示例中DD’的截面结构示意图。DD’截面设置在浅槽隔离结构102上，且DD’截面与浅槽隔离结构102的延伸方向平行。如图16所示，在DD’处的截面上，隔离层60设置在浅槽隔离结构102上，隔离氧化层70设置在隔离层60上，控制栅层80设置在隔离氧化层70上。其中，部分控制栅层80分布在隔离沟槽50内，部分控制栅层80分布在隔离沟槽50上，图16中隔离沟槽50不可见。在本实施例中，控制栅层80的延伸方向与浅槽隔离结构102的延伸方向相交，具体的，控制栅层80的延伸方向与浅槽隔离结构102的延伸方向垂直。如图15和图16所示，沿着控制栅层80的延伸方向，在相邻的存储单元之间，浅槽隔离结构102和隔离层60连接，隔离氧化层70和浅槽隔离结构102不接触，在浅槽隔离结构102上不会产生任何多晶硅残留，相邻的存储单元被良好隔离，更不会在相邻的存储单元之间形成漏电流回路。图17为未设置隔离层60时隔离氧化层70的分布结构示意图。如图17所示，在栅极结构中，隔离氧化层70设置在控制栅层80和浮栅层30之间，在隔离氧化层70和浅槽隔离结构102连接的位置极容易发生多晶硅残留或是工作区损伤。沿浅槽隔离结构102的延伸方向，在隔离氧化层70的边缘处也易出现多晶硅残留物，如图17中箭头所指位置。在本实施例的栅极结构中，则能避免在相邻的存储单元之间出现多晶硅残留物，从而避免在存储单元之间形成漏电流回路。本发明提供的半导体结构及其制造方法，适用于形成半导体器件的多个主流技术节点，例如130nm、例如110nm、例如55nm和例如20nm及例如20nm以下等多个技术节点。根据本发明提供的半导体结构及其制造方法，能够减少存储单元之间的漏电，提升半导体结构的使用寿命和制造良率。本发明提供了一种半导体结构及其制造方法，在工作层上设置隧道氧化层，在隧道氧化层上设置浮栅层，在浮栅层上设置保护层。蚀刻保护层、浮栅层和隧道氧化层，形成隔离沟槽。在隔离沟槽内形成隔离层，且隔离层的顶面高度为浮栅层高度的例如1/5~3/5。在隔离层上和浮栅层上设置隔离氧化层，在隔离氧化层上形成多个第一图形的控制栅层。其中第一图形可以是条形，控制栅层的两端沿同一直线延伸，且控制栅层两端的延伸方向相反。其中，工作层包括浅槽隔离结构，浅槽隔离结构的延伸方向和控制栅层的延伸方向相交。本发明意想不到的技术效果是，所述半导体结构可应用于非易失性存储器中，能够避免在相邻的存储单元之间形成漏电回路，从而防止相邻的存储单元之间出现漏电流问题，提升了非易失性存储器的数据保存能力。本发明提供的半导体结构及其制造方法，可应用于多个半导体主流节点，并可用于形成多种集成电路走线布局，适用于形成多种存储器。以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
