------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  0(    Data) [0, 0] --[3 x 640 x  640] => [3 x 640 x  640] *** [3] ***[FRAME] ***[0, 0, 409600, 409600]**** [1], [1],[1] -[]---
  IN: DDR, DMA,  64000(409600),  64000(409600),   24(   36), 12c400(1229824),   0,        0 ||||MSMC, DMA,  64000(409600),  64000(409600),    2(    2),  c8000( 819200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,  64000(409600),  64000(409600),    3(    3), 12c400(1229824),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),   24(   36),      0(      0),   0,   12c480 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  1(DataConvert) [1, 1] --[3 x 640 x  640] => [3 x 640 x  640] *** [3] ***[ COL] ***[0, 0, 204800, 409600]**** [6], [1],[6] -[0 ]---
  IN: DDR, DMA,  64000(409600),  64000(409600),    3(    3), 12c400(1229824),   0,        0 ||||  L2, DMA,  64000(409600),  64000(409600),    1(    1),  64000( 409600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  64783(411523),  64783(411523),    3(    3), 12d780(1234816), 282,       7e 
  WT: DDR, DMA,      0(     0),      0(     0),   24(   36),      0(      0),   0,   12c480 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  2(    Conv) [2, 2] --[3 x 640 x  640] => [12 x 320 x  320] *** [3] ***[ROW_C] ***[642, 642, 64100, 410882]**** [7], [1],[7] -[1 ]---
  IN:MSMC, DMA,  64783(411523),  64783(411523),    3(    3), 12d780(1234816),   0,       7e ||||  L2, DMA,  20000(131072),  20000(131072),    3(    3),  60000( 393216),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  19440(103488),  193c3(103363),    c(   12), 12f380(1241984), 142,   12f33e 
  WT: DDR, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,   12c480 ||||  L2, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    60000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  3(    Conv) [3, 3] --[12 x 320 x  320] => [32 x 320 x  320] *** [12] ***[ROW_L] ***[644, 704, 15232, 103363]**** [7], [1],[7] -[2 ]---
  IN:MSMC, DMA,  19440(103488),  193c3(103363),    c(   12), 12f380(1241984),   0,   12f33e ||||  L2, DMA,   79c0( 31168),   79c0( 31168),    c(   12),  6de80( 450176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,  19440(103488),  193c3(103363),   20(   32), 328880(3311744), 142,       3e 
  WT: DDR, DMA,     6d(   109),     6d(   109),   20(   32),    e00(   3584),   0,   12c600 ||||  L2, DMA,     c0(   192),     6d(   109),   20(   32),   1800(   6144),   0,    6de80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  4(    Conv) [4, 4] --[32 x 320 x  320] => [64 x 160 x  160] *** [32] ***[ROW_L] ***[322, 322, 5136, 103042]**** [20], [1],[20] -[3 ]---
  IN:MSMC, DMA,  19440(103488),  193c3(103363),   20(   32), 328880(3311744),   0,       3e ||||  L2, DMA,   29c0( 10688),   29c0( 10688),   20(   32),  6a100( 434432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de 
  WT: DDR, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,   12d400 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,    6a100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 3328, 25760]**** [8], [1],[8] -[4 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6de00( 450048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,       5e 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,   131c80 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6de00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  6(    Conv) [6, 6] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 3328, 25760]**** [8], [1],[8] -[4 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   3288de ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  6de00( 450048),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,   132500 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6de00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  7(    Conv) [7, 7] --[32 x 160 x  160] => [32 x 160 x  160] *** [32] ***[ROW_L] ***[0, 0, 6848, 25760]**** [4], [1],[4] -[6 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de ||||  L2, DMA,   35c0( 13760),   35c0( 13760),   20(   32),  6ed80( 454016),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,   19915e 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,   132d80 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    6ed80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  8(    Conv) [8, 8] --[32 x 160 x  160] => [32 x 160 x  160] *** [32] ***[ROW_L] ***[324, 384, 6528, 26083]**** [4], [1],[4] -[7 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),   0,   19915e ||||  L2, DMA,   34c0( 13504),   34c0( 13504),   20(   32),  6cb00( 445184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,   19915e 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,   133200 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,    6cb00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  9( EltWise) [9, 9] --[64 x 160 x  160] => [32 x 160 x  160] *** [64] ***[ COL] ***[0, 0, 25760, 25760]**** [8], [1],[8] -[8 6 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,   19915e ||||  L2, DMA,   6640( 26176),   6640( 26176),    8(    8),  66400( 418816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,   135680 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  10(  Concat) [10, 10] --[64 x 160 x  160] => [64 x 160 x  160] *** [64] ***[ COL] ***[0, 0, 25760, 25760]**** [8], [1],[8] -[9 5 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   20(   32),  cc880( 837760),  a2,    cc8de ||||  L2, DMA,   6640( 26176),   6640( 26176),   10(   16),  66400( 418816),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   19915e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   135680 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  11(    Conv) [11, 11] --[64 x 160 x  160] => [64 x 160 x  160] *** [64] ***[ROW_L] ***[0, 0, 3264, 25760]**** [8], [1],[8] -[10 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,   19915e ||||  L2, DMA,   19c0(  6592),   19c0(  6592),   40(   64),  6bc80( 441472),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),  a2,       5e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   135680 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6bc80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  12(    Conv) [12, 12] --[64 x 160 x  160] => [128 x 80 x  80] *** [64] ***[ROW_L] ***[162, 162, 2254, 25922]**** [12], [1],[12] -[11 ]---
  IN:MSMC, DMA,   6640( 26176),   65e3( 26083),   40(   64), 199080(1675392),   0,       5e ||||  L2, DMA,   1240(  4672),   1240(  4672),   40(   64),  4e880( 321664),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae 
  WT: DDR, DMA,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,   136700 ||||  L2, DMA,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    4e880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1664, 6480]**** [4], [1],[4] -[12 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad00( 437504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,       2e 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   148780 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6ad00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  14(    Conv) [14, 14] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1664, 6480]**** [4], [1],[4] -[12 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1990ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6ad00( 437504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,   14a800 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6ad00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  15(    Conv) [15, 15] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 3392, 6480]**** [2], [1],[2] -[14 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   14c880 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  16(    Conv) [16, 16] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 3072, 6643]**** [3], [1],[3] -[15 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   14d900 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  17( EltWise) [17, 17] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 6480, 6480]**** [4], [1],[4] -[16 14 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   20(   32),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   156980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  18(    Conv) [18, 18] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 3392, 6480]**** [2], [1],[2] -[17 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   156980 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  19(    Conv) [19, 19] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 3072, 6643]**** [3], [1],[3] -[18 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   157a00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  20( EltWise) [20, 20] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 6480, 6480]**** [4], [1],[4] -[19 17 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   20(   32),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   160a80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  21(    Conv) [21, 21] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 3392, 6480]**** [2], [1],[2] -[20 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   160a80 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  22(    Conv) [22, 22] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 3072, 6643]**** [3], [1],[3] -[21 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,    d212e ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   161b00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  23( EltWise) [23, 23] --[128 x 80 x  80] => [64 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 6480, 6480]**** [4], [1],[4] -[22 20 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    d212e ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   20(   32),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,   16ab80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  24(  Concat) [24, 24] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 6480, 6480]**** [4], [1],[4] -[23 13 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,    690ae ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,    d212e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   16ab80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  25(    Conv) [25, 25] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1600, 6480]**** [5], [1],[5] -[24 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,    d212e ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  67280( 422528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   16ab80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    67280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  26(    Conv) [26, 26] --[128 x 80 x  80] => [256 x 40 x  40] *** [128] ***[ROW_L] ***[82, 82, 486, 6562]**** [14], [1],[14] -[25 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,       2e ||||  L2, DMA,    440(  1088),    440(  1088),   80(  128),  23700( 145152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 
  WT: DDR, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,   16ec00 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,    23700 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[26 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    d20d6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   1b6d00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  28(    Conv) [28, 28] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[26 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   108156 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   1bed80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  29(    Conv) [29, 29] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[28 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   1c6e00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  30(    Conv) [30, 30] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[29 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   1cae80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  31( EltWise) [31, 31] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[30 28 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   1eef00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  32(    Conv) [32, 32] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[31 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   1eef00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  33(    Conv) [33, 33] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[32 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   1f2f80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  34( EltWise) [34, 34] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[33 31 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   217000 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  35(    Conv) [35, 35] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[34 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   217000 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  36(    Conv) [36, 36] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[35 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   13e1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   21b080 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  37( EltWise) [37, 37] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[36 34 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   13e1d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   23f100 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  38(  Concat) [38, 38] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[37 27 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   108156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),  100(  256),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   13e396 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   23f100 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  39(    Conv) [39, 39] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 640, 1640]**** [3], [1],[3] -[38 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   13e396 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    f6156 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   23f100 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),  100(  256),  14000(  81920),   0,   7a5900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  40(    Conv) [40, 40] --[256 x 40 x  40] => [512 x 20 x  20] *** [256] ***[ROW_L] ***[42, 42, 246, 1682]**** [7], [56],[56] -[39 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),   0,    f6156 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24500( 148736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   28a1ea 
  WT: DDR, DMA,    901(  2305),    901(  2305),  200(  512), 120200(1180160),   0,   24f200 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24500 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  200(  512), 128000(1212416),   0,   4c1900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [41, 41] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[40 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   28a1ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    d20ea 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   36f400 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  42(    Pool) [42, 42] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,    d20ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1621ea 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  43(    Pool) [43, 43] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[42 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   1621ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1621ea 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  1]
------  44(    Pool) [44, 44] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[43 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   1621ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   18626a 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  45(    Pool) [45, 45] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[44 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   18626a ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   18626a 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  1]
------  46(    Pool) [46, 46] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[45 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   18626a ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1aa2ea 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  47(    Pool) [47, 47] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[46 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   1aa2ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,       80 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1aa2ea 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  0],  To fill zero OUT: [ 0,  0]
------  48(  Concat) [48, 48] --[1024 x 20 x  20] => [1024 x 20 x  20] *** [1024] ***[ COL] ***[0, 0, 420, 420]**** [4], [1],[4] -[41 43 45 47 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    d20ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  400( 1024),  90080( 589952),  16,   1ce36a 
  WT: DDR, DMA,      0(     0),      0(     0), 3000(12288),      0(      0),   0,   38f500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  49(    Conv) [49, 49] --[1024 x 20 x  20] => [512 x 20 x  20] *** [1024] ***[ROW_L] ***[0, 0, 64, 420]**** [7], [56],[56] -[48 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  400( 1024),  90080( 589952),  16,   1ce36a ||||  L2, DMA,     c0(   192),     c0(   192),  400( 1024),  30100( 196864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1621ea 
  WT: DDR, DMA,    401(  1025),    401(  1025),  200(  512),  80200( 524800),   0,   38f500 ||||  L2, DMA,    440(  1088),    401(  1025),   80(  128),  22000( 139264),   0,    30100 
 STG:MSMC, DMA,    440(  1088),    440(  1088),  200(  512),  88000( 557056),   0,   25e380 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  50(    Conv) [50, 50] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[49 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1621ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    d20ea 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   40f700 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  51(    Conv) [51, 51] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[49 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1621ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1621ea 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   42f800 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  52(    Conv) [52, 52] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[51 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1621ea ||||  L2, DMA,    1c0(   448),    1c0(   448),  100(  256),  1c000( 114688),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   1621ea 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   44f900 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    1c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  53(    Conv) [53, 53] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[44, 64, 256, 463]**** [2], [8],[8] -[52 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,   1621ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   21a26a 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   45fa00 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24000 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   5e9900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  54(  Concat) [54, 54] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[53 50 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,   21a26a ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1621ea 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   4efb00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 64, 420]**** [7], [1],[7] -[54 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1621ea ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18100(  98560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1aa26a 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   4efb00 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  56(    Conv) [56, 56] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[55 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1aa26a ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    d20ea 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   52fd00 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  57(  Resize) [57, 57] --[256 x 20 x  20] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 463, 463]**** [1], [1],[1] -[56 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,    d20ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1621d6 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   54fe00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  58(  Concat) [58, 58] --[512 x 40 x  40] => [512 x 40 x  40] *** [512] ***[ COL] ***[0, 0, 1640, 1640]**** [4], [1],[4] -[57 39 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1621d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),  100(  256),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1ce256 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   54fe00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  59(    Conv) [59, 59] --[512 x 40 x  40] => [128 x 40 x  40] *** [512] ***[ROW_L] ***[0, 0, 320, 1640]**** [6], [1],[6] -[58 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1ce256 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58500( 361728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   54fe00 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58500 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[512 x 40 x  40] => [128 x 40 x  40] *** [512] ***[ROW_L] ***[0, 0, 320, 1640]**** [6], [1],[6] -[58 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  200(  512),  d8080( 884864),  2a,   1ce256 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58500( 361728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   12c1d6 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   55fe80 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58500 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  61(    Conv) [61, 61] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   12c1d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   12c1d6 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   56ff00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  62(    Conv) [62, 62] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[61 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,   12c1d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   12c1d6 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   573f80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  63(  Concat) [63, 63] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[62 59 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,   12c1d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),  100(  256),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   162256 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   598000 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 640, 1640]**** [3], [1],[3] -[63 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   162256 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    f6156 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   598000 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  65(    Conv) [65, 65] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[64 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    f6156 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   5a8100 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  66(  Resize) [66, 66] --[128 x 40 x  40] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 1723, 1723]**** [1], [1],[1] -[65 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    f6156 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   5b0180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  67(  Concat) [67, 67] --[256 x 80 x  80] => [256 x 80 x  80] *** [256] ***[ COL] ***[0, 0, 6480, 6480]**** [8], [1],[8] -[66 25 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   1fe22e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   5b0180 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [68, 68] --[256 x 80 x  80] => [64 x 80 x  80] *** [256] ***[ROW_L] ***[0, 0, 768, 6480]**** [9], [1],[9] -[67 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   1fe22e ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  65500( 414976),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,       2e 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   5b0180 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    65500 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[256 x 80 x  80] => [64 x 80 x  80] *** [256] ***[ROW_L] ***[0, 0, 768, 6480]**** [9], [1],[9] -[67 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),  100(  256), 1a4080(1720448),  52,   1fe22e ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  65500( 414976),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   12c1ae 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   5b4200 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    65500 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  70(    Conv) [70, 70] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[0, 0, 3392, 6480]**** [2], [1],[2] -[69 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   12c1ae ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6b000( 438272),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   12c1ae 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   5b8280 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6b000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  71(    Conv) [71, 71] --[64 x 80 x  80] => [64 x 80 x  80] *** [64] ***[ROW_L] ***[164, 192, 3072, 6643]**** [3], [1],[3] -[70 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),   0,   12c1ae ||||  L2, DMA,   18c0(  6336),   18c0(  6336),   40(   64),  63c00( 408576),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   12c1ae 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   5b9300 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    63c00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  72(  Concat) [72, 72] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ COL] ***[0, 0, 6480, 6480]**** [4], [1],[4] -[71 68 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   40(   64),  69080( 430208),  52,   12c1ae ||||  L2, DMA,   1a40(  6720),   1a40(  6720),   40(   64),  69000( 430080),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   19522e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   5c2380 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  73(    Conv) [73, 73] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1600, 6480]**** [5], [1],[5] -[72 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   19522e ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  67280( 422528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   5c2380 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    67280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  74(    Conv) [74, 74] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1600, 6480]**** [5], [1],[5] -[73 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,       2e ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  67280( 422528),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   5c6400 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    67280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  75(    Conv) [75, 75] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[164, 192, 1024, 6643]**** [7], [1],[7] -[74 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,   12c1ae ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  47400( 291840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1fe22e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   5ca480 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    47400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  76(    Conv) [76, 76] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[164, 192, 1024, 6643]**** [7], [1],[7] -[75 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,   1fe22e ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  47400( 291840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1fe22e 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   5ee500 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    47400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  77(    Conv) [77, 77] --[128 x 80 x  80] => [37 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1664, 12960]**** [8], [1],[8] -[76 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   1fe22e ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6c700( 444160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3440( 13376),   33e6( 13286),   25(   37),  78e00( 495104),  a4,   2d02dc 
  WT: DDR, DMA,    102(   258),    102(   258),   25(   37),   2580(   9600),   0,   612580 ||||  L2, DMA,    140(   320),    102(   258),   25(   37),   2e80(  11904),   0,    6c700 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[164, 192, 1024, 6643]**** [7], [1],[7] -[74 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,   12c1ae ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  47400( 291840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   614b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    47400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  79(    Conv) [79, 79] --[128 x 80 x  80] => [128 x 80 x  80] *** [128] ***[ROW_L] ***[164, 192, 1024, 6643]**** [7], [1],[7] -[78 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,   12c1ae ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  47400( 291840),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   638b80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    47400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  81(    Conv) [80, 81] --[128 x 80 x  80] => [1 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1664, 12960]**** [8], [1],[8] -[79 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6c700( 444160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3440( 13376),   33e6( 13286),    1(    1),   3500(  13568),  a4,   1fe25c 
  WT: DDR, DMA,    102(   258),    102(   258),    1(    1),    180(    384),   0,   65cc00 ||||  L2, DMA,    140(   320),    102(   258),    1(    1),    180(    384),   0,    6c700 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  80(    Conv) [81, 80] --[128 x 80 x  80] => [4 x 80 x  80] *** [128] ***[ROW_L] ***[0, 0, 1664, 12960]**** [8], [1],[8] -[79 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),  52,   12c1ae ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6c700( 444160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3440( 13376),   33e6( 13286),    4(    4),   d180(  53632),  a4,   20175c 
  WT: DDR, DMA,    102(   258),    102(   258),    4(    4),    480(   1152),   0,   65cd80 ||||  L2, DMA,    140(   320),    102(   258),    4(    4),    500(   1280),   0,    6c700 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),    4(    4),    500(   1280),   0,   7b9900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  82(  Concat) [82, 82] --[42 x 80 x  80] => [42 x 80 x  80] *** [42] ***[ COL] ***[0, 0, 12960, 12960]**** [42], [1],[42] -[80 81 77 ]---
  IN:MSMC, DMA,   3440( 13376),   33e6( 13286),    4(    4),   d180(  53632),  a4,   20175c ||||  L2, DMA,   3440( 13376),   3440( 13376),    2(    2),   6880(  26752),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   3240( 12864),   3200( 12800),   2a(   42),  83f00( 540416),   0,   12c180 
  WT: DDR, DMA,      0(     0),      0(     0),  1f8(  504),      0(      0),   0,   65d200 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  83(    Conv) [83, 83] --[128 x 80 x  80] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[82, 82, 972, 6562]**** [7], [1],[7] -[73 ]---
  IN:MSMC, DMA,   1a40(  6720),   19f3(  6643),   80(  128),  d2080( 860288),   0,       2e ||||  L2, DMA,    840(  2112),    840(  2112),   80(  128),  43300( 275200),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    641(  1601),   80(  128),  36080( 221312),   0,   1b0080 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   65d200 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    43300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  84(  Concat) [84, 84] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1600, 1600]**** [1], [1],[1] -[83 65 ]---
  IN:MSMC, DMA,    6c0(  1728),    641(  1601),   80(  128),  36080( 221312),   0,   1b0080 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64000( 409600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    360d6 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   681280 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  85(    Conv) [85, 85] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[84 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    360d6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,       56 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   681280 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  86(    Conv) [86, 86] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[84 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,    360d6 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    360d6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   689300 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  87(    Conv) [87, 87] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[86 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    360d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),   80(  128),  36000( 221184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    360d6 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   691380 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    36000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  88(    Conv) [88, 88] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[87 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    360d6 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    360d6 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   695400 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  89(  Concat) [89, 89] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ COL] ***[0, 0, 1640, 1640]**** [1], [1],[1] -[88 85 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    360d6 ||||  L2, DMA,    6c0(  1728),    6c0(  1728),  100(  256),  6c000( 442368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1b00d6 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   6b9480 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[256 x 40 x  40] => [256 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 640, 1640]**** [3], [1],[3] -[89 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,   1b00d6 ||||  L2, DMA,    540(  1344),    540(  1344),  100(  256),  54280( 344704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,       56 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   6b9480 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    54280 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  91(    Conv) [91, 91] --[256 x 40 x  40] => [128 x 40 x  40] *** [256] ***[ROW_L] ***[0, 0, 768, 1640]**** [3], [1],[3] -[90 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),  2a,       56 ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64300( 410368),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    8be56 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   6c9580 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    64300 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  92(    Conv) [92, 92] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[91 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    8be56 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   6d1600 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  93(    Conv) [93, 93] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[92 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    f6156 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   6f5680 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  94(    Conv) [94, 94] --[128 x 40 x  40] => [37 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1664, 3280]**** [2], [1],[2] -[93 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    dc0(  3520),    d76(  3446),   25(   37),  1fd80( 130432),  54,    6c0ac 
  WT: DDR, DMA,    102(   258),    102(   258),   25(   37),   2580(   9600),   0,   719700 ||||  L2, DMA,    140(   320),    102(   258),   25(   37),   2e80(  11904),   0,    6a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [95, 95] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[91 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    8be56 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    f6156 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   71bc80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  96(    Conv) [96, 96] --[128 x 40 x  40] => [128 x 40 x  40] *** [128] ***[ROW_L] ***[84, 128, 1024, 1723]**** [2], [1],[2] -[95 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),   0,    f6156 ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46000( 286720),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    90456 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   73fd00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  98(    Conv) [97, 98] --[128 x 40 x  40] => [1 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 3280]**** [2], [1],[2] -[96 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    90456 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    dc0(  3520),    d76(  3446),    1(    1),    e80(   3712),  54,    8be2c 
  WT: DDR, DMA,    102(   258),    102(   258),    1(    1),    180(    384),   0,   763d80 ||||  L2, DMA,    140(   320),    102(   258),    1(    1),    180(    384),   0,    6e000 
 STG:MSMC, DMA_ONCE,    140(   320),    140(   320),    1(    1),    180(    384),   0,   7b9e00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  97(    Conv) [98, 97] --[128 x 40 x  40] => [4 x 40 x  40] *** [128] ***[ROW_L] ***[0, 0, 1728, 3280]**** [2], [1],[2] -[96 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),   80(  128),  36080( 221312),  2a,    90456 ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    dc0(  3520),    d76(  3446),    4(    4),   3780(  14208),  54,    8ccac 
  WT: DDR, DMA,    102(   258),    102(   258),    4(    4),    480(   1152),   0,   763f00 ||||  L2, DMA,    140(   320),    102(   258),    4(    4),    500(   1280),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  99(  Concat) [99, 99] --[42 x 40 x  40] => [42 x 40 x  40] *** [42] ***[ COL] ***[0, 0, 3280, 3280]**** [42], [1],[42] -[97 98 94 ]---
  IN:MSMC, DMA,    dc0(  3520),    d76(  3446),    4(    4),   3780(  14208),  54,    8ccac ||||  L2, DMA,    dc0(  3520),    dc0(  3520),    2(    2),   1b80(   7040),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    cc0(  3264),    c80(  3200),   2a(   42),  21800( 137216),   0,    90400 
  WT: DDR, DMA,      0(     0),      0(     0),  1f8(  504),      0(      0),   0,   764380 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  100(    Conv) [100, 100] --[256 x 40 x  40] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[42, 42, 246, 1682]**** [7], [28],[28] -[90 ]---
  IN:MSMC, DMA,    6c0(  1728),    6bb(  1723),  100(  256),  6c080( 442496),   0,       56 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24500( 148736),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    1c0(   448),    191(   401),  100(  256),  1c080( 114816),   0,    6c080 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   764380 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24500 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   67d900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  101(  Concat) [101, 101] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ COL] ***[0, 0, 400, 400]**** [1], [1],[1] -[100 56 ]---
  IN:MSMC, DMA,    1c0(   448),    191(   401),  100(  256),  1c080( 114816),   0,    6c080 ||||  L2, DMA,    1c0(   448),    1c0(   448),  200(  512),  38000( 229376),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1b00ea 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   7f4480 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [102, 102] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[101 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1b00ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,       6a 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   7f4480 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  103(    Conv) [103, 103] --[512 x 20 x  20] => [256 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 256, 420]**** [2], [1],[2] -[101 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,   1b00ea ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    240ea 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   814580 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,    48000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  104(    Conv) [104, 104] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[0, 0, 420, 420]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    240ea ||||  L2, DMA,    1c0(   448),    1c0(   448),  100(  256),  1c000( 114688),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    240ea 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   834680 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    1c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  105(    Conv) [105, 105] --[256 x 20 x  20] => [256 x 20 x  20] *** [256] ***[ROW_L] ***[44, 64, 256, 463]**** [2], [8],[8] -[104 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),   0,    240ea ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    4816a 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   844780 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24000 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   711900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  106(  Concat) [106, 106] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ COL] ***[0, 0, 420, 420]**** [1], [1],[1] -[105 102 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  100(  256),  24080( 147584),  16,    4816a ||||  L2, DMA,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,    b1c6a 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   8d4880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  107(    Conv) [107, 107] --[512 x 20 x  20] => [512 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 64, 420]**** [7], [1],[7] -[106 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,    b1c6a ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18100(  98560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,       6a 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   8d4880 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,    18100 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [108, 108] --[512 x 20 x  20] => [128 x 20 x  20] *** [512] ***[ROW_L] ***[0, 0, 320, 420]**** [2], [1],[2] -[107 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),  200(  512),  48080( 295040),  16,       6a ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58000( 360448),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,       6a 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   914a80 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  109(    Conv) [109, 109] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[108 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),   0,       6a ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    120ea 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   924b00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  110(    Conv) [110, 110] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[109 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),   0,    120ea ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    120ea 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   948b80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[128 x 20 x  20] => [37 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 840, 840]**** [1], [1],[1] -[110 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,    120ea ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    39e(   926),   25(   37),   8b80(  35712),  2c,    24154 
  WT: DDR, DMA,    102(   258),    102(   258),   25(   37),   2580(   9600),   0,   96cc00 ||||  L2, DMA,    140(   320),    102(   258),   25(   37),   2e80(  11904),   0,    1e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  112(    Conv) [112, 112] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[108 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),   0,       6a ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,       6a 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   96f180 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  113(    Conv) [113, 113] --[128 x 20 x  20] => [128 x 20 x  20] *** [128] ***[ROW_L] ***[44, 64, 399, 463]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),   0,       6a ||||  L2, DMA,    240(   576),    240(   576),   80(  128),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,       6a 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   993200 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  115(    Conv) [114, 115] --[128 x 20 x  20] => [1 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 840, 840]**** [1], [1],[1] -[113 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,       6a ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    39e(   926),    1(    1),    480(   1152),  2c,    120d4 
  WT: DDR, DMA,    102(   258),    102(   258),    1(    1),    180(    384),   0,   9b7280 ||||  L2, DMA,    140(   320),    102(   258),    1(    1),    180(    384),   0,    1e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [115, 114] --[128 x 20 x  20] => [4 x 20 x  20] *** [128] ***[ROW_L] ***[0, 0, 840, 840]**** [1], [1],[1] -[113 ]---
  IN:MSMC, DMA,    240(   576),    1cf(   463),   80(  128),  12080(  73856),  16,       6a ||||  L2, DMA,    3c0(   960),    3c0(   960),   80(  128),  1e000( 122880),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    3c0(   960),    39e(   926),    4(    4),    f80(   3968),  2c,    12554 
  WT: DDR, DMA,    102(   258),    102(   258),    4(    4),    480(   1152),   0,   9b7400 ||||  L2, DMA,    140(   320),    102(   258),    4(    4),    500(   1280),   0,    1e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  116(  Concat) [116, 116] --[42 x 20 x  20] => [42 x 20 x  20] *** [42] ***[ COL] ***[0, 0, 840, 840]**** [42], [1],[42] -[114 115 111 ]---
  IN:MSMC, DMA,    3c0(   960),    39e(   926),    4(    4),    f80(   3968),  2c,    12554 ||||  L2, DMA,    3c0(   960),    3c0(   960),    2(    2),    780(   1920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    340(   832),    320(   800),   2a(   42),   8900(  35072),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),  1f8(  504),      0(      0),   0,   9b7880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(DetectionOutput) [117, 117] --[42 x 80 x  80] => [1 x 1405 x  1] *** [42] ***[ COL] ***[0, 0, 12800, 12800]**** [3], [1],[3] -[82 99 116 ]---
  IN:MSMC, DMA,   3240( 12864),   3200( 12800),   2a(   42),  83f00( 540416),   0,   12c180 ||||  L2, DMA,   3240( 12864),   3240( 12864),   1c(   28),  57f00( 360192),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   1640(  5696),   15f4(  5620),    1(    1),   1700(   5888),   0,     8900 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   9b7880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  119(ODOutputReformat) [118, 119] --[1 x 1405 x  1] => [1 x 200 x  1] *** [1] ***[ COL] ***[0, 0, 1405, 1405]**** [1], [1],[1] -[117 ]---
  IN:MSMC, DMA,   1640(  5696),   15f4(  5620),    1(    1),   1700(   5888),   0,     8900 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),    1(    1),    600(   1536),   0,        0 
 OUT:MSMC, CPU,    57d(  1405),      0(     0),    1(    1),    580(   1408),   0,        0 |||| DDR, DMA,    320(   800),    320(   800),    1(    1),    780(   1920),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   9b7880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  121(    Data) [119, 0] --[1 x 200 x  1] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 200, 200]**** [1], [1],[1] -[119 ]---
  IN: DDR, DMA,    320(   800),    320(   800),    1(    1),    780(   1920),   0,        0 ||||  L2, DMA,   1640(  5696),     c8(   200),    1(    1),   1700(   5888),   0, ffffffff 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,  64000(409600),      0(     0),    0(    0), 12c400(1229824),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   9b7880 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  118(ODOutputReformat) [120, 118] --[1 x 1405 x  1] => [1 x 5 x  200] *** [1] ***[ COL] ***[0, 0, 1405, 1405]**** [1], [1],[1] -[117 ]---
  IN:MSMC, DMA,   1640(  5696),   15f4(  5620),    1(    1),   1700(   5888),   0,     8900 ||||  L2, DMA,    5c0(  1472),    5c0(  1472),    1(    1),    600(   1536),   0,        0 
 OUT:MSMC, CPU,    fa0(  4000),      0(     0),    1(    1),   1000(   4096),   0,        0 |||| DDR, DMA,    fa0(  4000),    fa0(  4000),    1(    1),   1400(   5120),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   9b7880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  120(    Data) [121, 0] --[1 x 5 x  200] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 1000, 1000]**** [1], [1],[1] -[118 ]---
  IN: DDR, DMA,    fa0(  4000),    fa0(  4000),    1(    1),   1400(   5120),   0,        0 ||||  L2, DMA,   1640(  5696),    3e8(  1000),    1(    1),   1700(   5888),   0, ffffffff 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, CPU,  64000(409600),      0(     0),    0(    0), 12c400(1229824),   0,        0 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   9b7880 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
