
#Circuit Summary:
#---------------
#number of inputs = 36
#number of outputs = 7
#number of gates = 245
#number of wires = 281
#atpg: cputime for reading in circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for creating dummy nodes ../sample_circuits/c432.ckt: 0.0s 0.0s
#atpg: cputime for generating fault list ../sample_circuits/c432.ckt: 0.0s 0.0s
T'101111111011101110111011101011101010 0'
T'101110101110111010111010111010111000 1'
T'111111111011101010101111111110111001 0'
T'101111101010101111101010101110111001 1'
T'011111111111111111111111111111111110 1'
T'101111101011111111111111111011101001 1'
T'011111111111111111111111111111111111 1'
T'101010101011111011101010101010101111 1'
T'110111111111111111111111111111111110 1'
T'101011111110101011101011101011101010 1'
T'110111101011101010111111111110101101 1'
T'101011101111101011111111101010101111 1'
T'111101111111111111111111111111111111 1'
T'101111101111101111101011101111101110 1'
T'101101101111101010111110101110111101 1'
T'111110101010101110101111101111101101 1'
T'101010011010111010111011101011111010 1'
T'111011011111101011101110111011101110 1'
T'101110100110101110111110101110111010 1'
T'101111111110111010111010101010101101 1'
T'101110110111111111111011111010101010 1'
T'111111111110111011101111111010111110 1'
T'111111111101111111111111111111111110 1'
T'101010111101111011111010101111111110 1'
T'111111111111011111111111111111111111 1'
T'111011101111101110101010111011101011 1'
T'111111111111011011111010111011111101 1'
T'111011111110100110111110111111101110 1'
T'101010111011100111101010111110111001 1'
T'111111111111101001111111101111111100 1'
T'101011101110111111101110101010111110 1'
T'111111111010111001101110101011101101 1'
T'111111101011111111101111101011101000 1'
T'111111111111111111011111111111111110 1'
T'111011111011101110011111101011111000 1'
T'101011101110101010100111101011111011 1'
T'111110101110111110110110111110111011 1'
T'111111111111111111111101111111111111 1'
T'101110101110101110101101111011111101 1'
T'101110101110111011111011011011101110 1'
T'101010111110111011101010011111111110 1'
T'101110111111111010101011110110101111 1'
T'111111111111111111111111110111111110 1'
T'111011101011101010101010101001111011 1'
T'101111101111101110111011111001111011 1'
T'101111111111101111101010101110011010 1'
T'101111111011101111111010111011011010 1'
T'111010111010101111101010111011100101 1'
T'101011111011111011111010101110100110 1'
T'101011101010101010101011111110011101 1'
T'111111111111111111111111110111111111 1'
T'111110111011101110111101111111101011 1'
T'111111111011111010011010101111111100 1'
T'111110101011100110101011111110101001 1'
T'111111111101111111111111111111111111 1'
T'111111011111111111111111111111111111 1'
T'110111111111111111111111111111111111 1'
T'111011111010101111101111101111111100 1'
T'111111101010111010101110101010101111 0'
T'101010101110101111111010101011101101 1'
T'101011111010111110111010101111010101 1'
T'111111111111111111111111111111110111 1'
T'101010101111111110101110111101111001 1'
T'101010101010101010111010110101101000 1'
T'111111111111111111111111011111111110 1'
T'111111111111111111111111011111111111 1'
T'101111111111111111110110101111101010 1'
T'101011101110101011010111111111111011 1'
T'101010111011110101101110111011101010 1'
T'111011101111101101111111101110101111 1'
T'101111111101011011111111101111111001 1'
T'101111010111111110101111101010101100 1'
T'111111110111111111111111111111111111 1'
T'111101111111111111111111111111111110 1'
T'011010101110111111101011101110111011 1'
T'011011111011111111101010111111111010 1'
T'111111111111111111111111111111011111 1'
T'111111111111111111111111111101111110 1'
T'111111111111111111111111111111011110 1'
T'111111111111111111111111111111110110 1'
T'111111111111111111110111111111111110 1'
T'111111111111111111110111111111111111 1'
T'101111111111111111111101111111111111 1'
T'111111111111111111111111111101111111 1'
T'111111111111111101111111111111111110 1'
T'111111110111111111111111111111111110 1'
T'111110111010101011111011111111111011 0'
T'111110111010101110101011111011111101 1'
T'101011111011111110111111101110111110 0'
T'101010101010101010101010101010101001 1'
T'011011111111111110101111101011111111 1'
T'011011101010111010111010101111111000 1'
T'110110111010101011101011101010111010 1'
T'110111111110111011111111101011101100 1'
T'111001101010111010111010111111101100 1'
T'111101101110101010101011101010111000 1'
T'111011011011111110101110101110111110 1'
T'101110011010101111111010111011111110 1'
T'101110100110101110101110101110111011 1'
T'101110100111101111101011101011101101 1'
T'101111101101111111111111111110101111 1'
T'101010111101101110111010111110111000 1'
T'111111111111011111111111111111111110 1'
T'101111101011011011101111111010111101 1'
T'101010101010100111111011111110111111 1'
T'101010101110100111101011101010111001 1'
T'101111111011111101101011111010111101 1'
T'111111101011101101101011101011101010 1'
T'101110111111101110011110111110101010 1'
T'111111111111111111011111111111111111 1'
T'101110101110111011110111111111111100 1'
T'101110111010101010101001101011111001 1'
T'111110111110101110101101101011101011 1'
T'111110111011111111101110011110101111 1'
T'101011101110101010111110011010101000 1'
T'101011101010111011111011100110101000 1'
T'101011111011101111101010100110111001 1'
T'101111111111101011101111111001111111 1'
T'101011111011101110111111101110011111 1'
T'101011101010101111101110111111100111 1'
T'111111111010111011101011111111110111 1'
T'111111111111111110111011110111101101 1'
T'111110111111111010011010111110101010 1'
T'101011111011100110111111111011111111 1'
T'101111101001111110101111101010101010 1'
T'101111011011111011101110111111111110 1'
T'110110101010101110101010111111111010 1'
T'101110111110101110101010111010111111 0'
T'111111111111111111111111111111111110 0'
T'101101111011101111111111101011111100 1'
T'101111101010011110111010101011101100 1'
T'111010111010011010101110111010111010 1'
T'111010101011111111101111101110101001 0'
T'111111111111111111111111111111111111 0'

#FAULT COVERAGE RESULTS :
#number of test vectors = 134
#total number of gate faults (uncollapsed) = 1110
#total number of detected faults = 129
#total gate fault coverage = 11.62%
#number of equivalent gate faults (collapsed) = 1034
#number of equivalent detected faults = 129
#equivalent gate fault coverage = 12.48%

#atpg: cputime for test pattern generation ../sample_circuits/c432.ckt: 0.4s 0.4s
