重點在如何省 Power

建議先想好如何使用 gated-clk 節省 Power 後

再開始設計

我當初沒想好就開始寫 verilog

a, b, c, d, e 沒辦法好好用 gated-clk

沒省到太多 Power

不過寫完就懶得改了
