v {xschem version=3.0.0 file_version=1.2 }
G {}
K {}
V {}
S {}
E {}
T {Byte_DFF x4} 580 -510 0 0 1 1 {}
T {CLK_gate} -250 90 0 0 1 1 {}
T {BUF_SEL} -10 -430 0 1 1 1 {}
T {PINS} 170 -540 0 1 0.5 0.5 {}
N -150 -240 -130 -240 {
lab=SEL_bar}
N -230 -290 -230 -280 {
lab=VDD}
N -70 -290 -70 -280 {
lab=VDD}
N -230 -200 -230 -190 {
lab=VSS}
N -70 -200 -70 -190 {
lab=VSS}
N -300 -240 -290 -240 {
lab=SEL}
N 10 -240 20 -240 {
lab=SEL_buf}
N 140 -330 140 -310 {
lab=Di[31]}
N 160 -330 160 -310 {
lab=Di[30]}
N 180 -330 180 -310 {
lab=Di[29]}
N 200 -330 200 -310 {
lab=Di[28]}
N 220 -330 220 -310 {
lab=Di[27]}
N 240 -330 240 -310 {
lab=Di[26]}
N 260 -330 260 -310 {
lab=Di[25]}
N 280 -330 280 -310 {
lab=Di[24]}
N 300 -330 300 -310 {
lab=CLK_gated}
N 320 -330 320 -310 {
lab=SEL_buf}
N 340 -330 340 -310 {
lab=WE[3]}
N 160 -90 160 -70 {
lab=Do[31]}
N 180 -90 180 -70 {
lab=Do[30]}
N 200 -90 200 -70 {
lab=Do[29]}
N 220 -90 220 -70 {
lab=Do[28]}
N 240 -90 240 -70 {
lab=Do[27]}
N 260 -90 260 -70 {
lab=Do[26]}
N 280 -90 280 -70 {
lab=Do[25]}
N 300 -90 300 -70 {
lab=Do[24]}
N 320 -90 320 -70 {
lab=VSS}
N 340 -90 340 -70 {
lab=VDD}
N 340 -70 360 -70 {
lab=VDD}
N 440 -330 440 -310 {
lab=Di[23]}
N 460 -330 460 -310 {
lab=Di[22]}
N 480 -330 480 -310 {
lab=Di[21]}
N 500 -330 500 -310 {
lab=Di[20]}
N 520 -330 520 -310 {
lab=Di[19]}
N 540 -330 540 -310 {
lab=Di[18]}
N 560 -330 560 -310 {
lab=Di[17]}
N 580 -330 580 -310 {
lab=Di[16]}
N 600 -330 600 -310 {
lab=CLK_gated}
N 620 -330 620 -310 {
lab=SEL_buf}
N 640 -330 640 -310 {
lab=WE[2]}
N 460 -90 460 -70 {
lab=Do[23]}
N 480 -90 480 -70 {
lab=Do[22]}
N 500 -90 500 -70 {
lab=Do[21]}
N 520 -90 520 -70 {
lab=Do[20]}
N 540 -90 540 -70 {
lab=Do[19]}
N 560 -90 560 -70 {
lab=Do[18]}
N 580 -90 580 -70 {
lab=Do[17]}
N 600 -90 600 -70 {
lab=Do[16]}
N 620 -90 620 -70 {
lab=VSS}
N 640 -90 640 -70 {
lab=VDD}
N 640 -70 660 -70 {
lab=VDD}
N 760 -330 760 -310 {
lab=Di[15]}
N 780 -330 780 -310 {
lab=Di[14]}
N 800 -330 800 -310 {
lab=Di[13]}
N 820 -330 820 -310 {
lab=Di[12]}
N 840 -330 840 -310 {
lab=Di[11]}
N 860 -330 860 -310 {
lab=Di[10]}
N 880 -330 880 -310 {
lab=Di[9]}
N 900 -330 900 -310 {
lab=Di[8]}
N 920 -330 920 -310 {
lab=CLK_gated}
N 940 -330 940 -310 {
lab=SEL_buf}
N 960 -330 960 -310 {
lab=WE[1]}
N 780 -90 780 -70 {
lab=Do[15]}
N 800 -90 800 -70 {
lab=Do[14]}
N 820 -90 820 -70 {
lab=Do[13]}
N 840 -90 840 -70 {
lab=Do[12]}
N 860 -90 860 -70 {
lab=Do[11]}
N 880 -90 880 -70 {
lab=Do[10]}
N 900 -90 900 -70 {
lab=Do[9]}
N 920 -90 920 -70 {
lab=Do[8]}
N 940 -90 940 -70 {
lab=VSS}
N 960 -90 960 -70 {
lab=VDD}
N 960 -70 980 -70 {
lab=VDD}
N 1060 -330 1060 -310 {
lab=Di[7]}
N 1080 -330 1080 -310 {
lab=Di[6]}
N 1100 -330 1100 -310 {
lab=Di[5]}
N 1120 -330 1120 -310 {
lab=Di[4]}
N 1140 -330 1140 -310 {
lab=Di[3]}
N 1160 -330 1160 -310 {
lab=Di[2]}
N 1180 -330 1180 -310 {
lab=Di[1]}
N 1200 -330 1200 -310 {
lab=Di[0]}
N 1220 -330 1220 -310 {
lab=CLK_gated}
N 1240 -330 1240 -310 {
lab=SEL_buf}
N 1260 -330 1260 -310 {
lab=WE[0]}
N 1080 -90 1080 -70 {
lab=Do[7]}
N 1100 -90 1100 -70 {
lab=Do[6]}
N 1120 -90 1120 -70 {
lab=Do[5]}
N 1140 -90 1140 -70 {
lab=Do[4]}
N 1160 -90 1160 -70 {
lab=Do[3]}
N 1180 -90 1180 -70 {
lab=Do[2]}
N 1200 -90 1200 -70 {
lab=Do[1]}
N 1220 -90 1220 -70 {
lab=Do[0]}
N 1240 -90 1240 -70 {
lab=VSS}
N 1260 -90 1260 -70 {
lab=VDD}
N 1260 -70 1280 -70 {
lab=VDD}
N -210 -50 -50 -50 {
lab=CLK_gated}
N -210 10 -50 10 {
lab=CLK}
N -140 -280 -140 -240 {
lab=SEL_bar}
N -10 -20 10 -20 {
lab=SEL_bar}
N -270 -20 -250 -20 {
lab=SEL_buf}
N -140 10 -140 30 {
lab=CLK}
N -140 -80 -140 -50 {
lab=CLK_gated}
N -210 -20 -190 -20 {
lab=VSS}
N -190 -20 -190 40 {
lab=VSS}
N -60 -20 -50 -20 {
lab=VDD}
N -60 -100 -60 -20 {
lab=VDD}
C {xschem_lib/DFFRAM_full_custom/byte_dff.sym} 1160 -200 1 0 {name=xByte_1 NF=2}
C {xschem_lib/DFFRAM_full_custom/inv.sym} -290 -200 0 0 {name=X_inv1 NF=36}
C {xschem_lib/DFFRAM_full_custom/inv.sym} -130 -200 0 0 {name=X_inv2 NF=36}
C {lab_wire.sym} -230 -290 1 0 {name=l1 sig_type=std_logic lab=VDD}
C {lab_wire.sym} -230 -190 2 0 {name=l2 sig_type=std_logic lab=VSS}
C {lab_wire.sym} -70 -290 1 0 {name=l3 sig_type=std_logic lab=VDD}
C {lab_wire.sym} -70 -190 2 0 {name=l4 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 20 -240 2 0 {name=l5 sig_type=std_logic lab=SEL_buf}
C {ipin.sym} 220 -480 0 0 {name=p1 lab=SEL}
C {lab_wire.sym} 360 -70 2 0 {name=l6 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 320 -70 2 0 {name=l7 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 320 -330 1 0 {name=l8 sig_type=std_logic lab=SEL_buf}
C {ipin.sym} 380 -490 0 0 {name=p2 lab=WE[0]}
C {lab_wire.sym} 340 -330 1 0 {name=l9 sig_type=std_logic lab=WE[3]}
C {lab_wire.sym} -300 -240 0 0 {name=l10 sig_type=std_logic lab=SEL}
C {lab_wire.sym} 300 -330 1 0 {name=l11 sig_type=std_logic lab=CLK_gated}
C {ipin.sym} 140 -330 1 0 {name=p3 lab=Di[31]}
C {ipin.sym} 160 -330 1 0 {name=p4 lab=Di[30]}
C {ipin.sym} 180 -330 1 0 {name=p5 lab=Di[29]}
C {ipin.sym} 200 -330 1 0 {name=p6 lab=Di[28]}
C {ipin.sym} 220 -330 1 0 {name=p7 lab=Di[27]}
C {ipin.sym} 240 -330 1 0 {name=p8 lab=Di[26]}
C {ipin.sym} 260 -330 1 0 {name=p9 lab=Di[25]}
C {ipin.sym} 280 -330 1 0 {name=p10 lab=Di[24]}
C {opin.sym} 160 -70 1 0 {name=p11 lab=Do[31]}
C {opin.sym} 180 -70 1 0 {name=p12 lab=Do[30]}
C {opin.sym} 200 -70 1 0 {name=p13 lab=Do[29]}
C {opin.sym} 220 -70 1 0 {name=p14 lab=Do[28]}
C {opin.sym} 240 -70 1 0 {name=p15 lab=Do[27]}
C {opin.sym} 260 -70 1 0 {name=p16 lab=Do[26]}
C {opin.sym} 280 -70 1 0 {name=p17 lab=Do[25]}
C {opin.sym} 300 -70 1 0 {name=p18 lab=Do[24]}
C {iopin.sym} 200 -550 0 0 {name=p19 lab=VDD}
C {iopin.sym} 200 -530 0 0 {name=p20 lab=VSS}
C {xschem_lib/DFFRAM_full_custom/byte_dff.sym} 860 -200 1 0 {name=xByte_2 NF=2}
C {lab_wire.sym} 660 -70 2 0 {name=l12 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 620 -70 2 0 {name=l13 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 620 -330 1 0 {name=l14 sig_type=std_logic lab=SEL_buf}
C {lab_wire.sym} 640 -330 1 0 {name=l15 sig_type=std_logic lab=WE[2]}
C {lab_wire.sym} 600 -330 1 0 {name=l16 sig_type=std_logic lab=CLK_gated}
C {ipin.sym} 440 -330 1 0 {name=p21 lab=Di[23]}
C {ipin.sym} 460 -330 1 0 {name=p22 lab=Di[22]}
C {ipin.sym} 480 -330 1 0 {name=p23 lab=Di[21]}
C {ipin.sym} 500 -330 1 0 {name=p24 lab=Di[20]}
C {ipin.sym} 520 -330 1 0 {name=p25 lab=Di[19]}
C {ipin.sym} 540 -330 1 0 {name=p26 lab=Di[18]}
C {ipin.sym} 560 -330 1 0 {name=p27 lab=Di[17]}
C {ipin.sym} 580 -330 1 0 {name=p28 lab=Di[16]}
C {opin.sym} 460 -70 1 0 {name=p29 lab=Do[23]}
C {opin.sym} 480 -70 1 0 {name=p30 lab=Do[22]}
C {opin.sym} 500 -70 1 0 {name=p31 lab=Do[21]}
C {opin.sym} 520 -70 1 0 {name=p32 lab=Do[20]}
C {opin.sym} 540 -70 1 0 {name=p33 lab=Do[19]}
C {opin.sym} 560 -70 1 0 {name=p34 lab=Do[18]}
C {opin.sym} 580 -70 1 0 {name=p35 lab=Do[17]}
C {opin.sym} 600 -70 1 0 {name=p36 lab=Do[16]}
C {xschem_lib/DFFRAM_full_custom/byte_dff.sym} 540 -200 1 0 {name=xByte_3 NF=2}
C {lab_wire.sym} 980 -70 2 0 {name=l17 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 940 -70 2 0 {name=l18 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 940 -330 1 0 {name=l19 sig_type=std_logic lab=SEL_buf}
C {lab_wire.sym} 960 -330 1 0 {name=l20 sig_type=std_logic lab=WE[1]}
C {lab_wire.sym} 920 -330 1 0 {name=l21 sig_type=std_logic lab=CLK_gated}
C {ipin.sym} 760 -330 1 0 {name=p37 lab=Di[15]}
C {ipin.sym} 780 -330 1 0 {name=p38 lab=Di[14]}
C {ipin.sym} 800 -330 1 0 {name=p39 lab=Di[13]}
C {ipin.sym} 820 -330 1 0 {name=p40 lab=Di[12]}
C {ipin.sym} 840 -330 1 0 {name=p41 lab=Di[11]}
C {ipin.sym} 860 -330 1 0 {name=p42 lab=Di[10]}
C {ipin.sym} 880 -330 1 0 {name=p43 lab=Di[9]}
C {ipin.sym} 900 -330 1 0 {name=p44 lab=Di[8]}
C {opin.sym} 780 -70 1 0 {name=p45 lab=Do[15]}
C {opin.sym} 800 -70 1 0 {name=p46 lab=Do[14]}
C {opin.sym} 820 -70 1 0 {name=p47 lab=Do[13]}
C {opin.sym} 840 -70 1 0 {name=p48 lab=Do[12]}
C {opin.sym} 860 -70 1 0 {name=p49 lab=Do[11]}
C {opin.sym} 880 -70 1 0 {name=p50 lab=Do[10]}
C {opin.sym} 900 -70 1 0 {name=p51 lab=Do[9]}
C {opin.sym} 920 -70 1 0 {name=p52 lab=Do[8]}
C {xschem_lib/DFFRAM_full_custom/byte_dff.sym} 240 -200 1 0 {name=xByte_4 NF=2}
C {lab_wire.sym} 1280 -70 2 0 {name=l22 sig_type=std_logic lab=VDD}
C {lab_wire.sym} 1240 -70 2 0 {name=l23 sig_type=std_logic lab=VSS}
C {lab_wire.sym} 1240 -330 1 0 {name=l24 sig_type=std_logic lab=SEL_buf}
C {lab_wire.sym} 1260 -330 1 0 {name=l25 sig_type=std_logic lab=WE[0]}
C {lab_wire.sym} 1220 -330 1 0 {name=l26 sig_type=std_logic lab=CLK_gated}
C {ipin.sym} 1060 -330 1 0 {name=p53 lab=Di[7]}
C {ipin.sym} 1080 -330 1 0 {name=p54 lab=Di[6]}
C {ipin.sym} 1100 -330 1 0 {name=p55 lab=Di[5]}
C {ipin.sym} 1120 -330 1 0 {name=p56 lab=Di[4]}
C {ipin.sym} 1140 -330 1 0 {name=p57 lab=Di[3]}
C {ipin.sym} 1160 -330 1 0 {name=p58 lab=Di[2]}
C {ipin.sym} 1180 -330 1 0 {name=p59 lab=Di[1]}
C {ipin.sym} 1200 -330 1 0 {name=p60 lab=Di[0]}
C {opin.sym} 1080 -70 1 0 {name=p61 lab=Do[7]}
C {opin.sym} 1100 -70 1 0 {name=p62 lab=Do[6]}
C {opin.sym} 1120 -70 1 0 {name=p63 lab=Do[5]}
C {opin.sym} 1140 -70 1 0 {name=p64 lab=Do[4]}
C {opin.sym} 1160 -70 1 0 {name=p65 lab=Do[3]}
C {opin.sym} 1180 -70 1 0 {name=p66 lab=Do[2]}
C {opin.sym} 1200 -70 1 0 {name=p67 lab=Do[1]}
C {opin.sym} 1220 -70 1 0 {name=p68 lab=Do[0]}
C {ipin.sym} 380 -510 0 0 {name=p69 lab=WE[1]}
C {ipin.sym} 380 -530 0 0 {name=p70 lab=WE[2]}
C {ipin.sym} 380 -550 0 0 {name=p71 lab=WE[3]}
C {ipin.sym} 280 -480 0 0 {name=p72 lab=CLK}
C {sky130_fd_pr/pfet_01v8.sym} -30 -20 2 0 {name=M1
L=0.15
W=2.4
nf=1
mult=2
ad="'int((nf+1)/2) * W/nf * 0.29'" 
pd="'2*int((nf+1)/2) * (W/nf + 0.29)'"
as="'int((nf+2)/2) * W/nf * 0.29'" 
ps="'2*int((nf+2)/2) * (W/nf + 0.29)'"
nrd="'0.29 / W'" nrs="'0.29 / W'"
sa=0 sb=0 sd=0
model=pfet_01v8
spiceprefix=X
}
C {sky130_fd_pr/nfet_01v8_lvt.sym} -230 -20 0 0 {name=M2
L=0.15
W=1.2
nf=1
mult=2
ad="'int((nf+1)/2) * W/nf * 0.29'" 
pd="'2*int((nf+1)/2) * (W/nf + 0.29)'"
as="'int((nf+2)/2) * W/nf * 0.29'" 
ps="'2*int((nf+2)/2) * (W/nf + 0.29)'"
nrd="'0.29 / W'" nrs="'0.29 / W'"
sa=0 sb=0 sd=0
model=nfet_01v8_lvt
spiceprefix=X
}
C {lab_wire.sym} -270 -20 0 0 {name=l27 sig_type=std_logic lab=SEL_buf}
C {lab_wire.sym} -140 -280 1 0 {name=l28 sig_type=std_logic lab=SEL_bar}
C {lab_wire.sym} 10 -20 2 0 {name=l29 sig_type=std_logic lab=SEL_bar}
C {lab_wire.sym} -140 30 2 0 {name=l30 sig_type=std_logic lab=CLK}
C {lab_wire.sym} -140 -80 2 0 {name=l31 sig_type=std_logic lab=CLK_gated}
C {lab_wire.sym} -190 40 2 0 {name=l32 sig_type=std_logic lab=VSS}
C {lab_wire.sym} -60 -100 2 0 {name=l33 sig_type=std_logic lab=VDD}
