<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v</a>
time_elapsed: 0.012s
ram usage: 10320 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e parallel_crc_ccitt <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v</a>
warning: cast ignored during constant evaluation
  --&gt; <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html#l-31" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v:31</a>:14-22:
   | 
   |   crc_reg &lt;= 16&#39;hFFFF;
   |              ^^^^^^^^ 
   = note: Casts `16&#39;hFFFF` from `shortint unsigned` to `logic [15:0]`
  --&gt; <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html#l-31" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v:31</a>:14-22:
   | 
   |   crc_reg &lt;= 16&#39;hFFFF;
   |              ^^^^^^^^ 

warning: cast ignored during constant evaluation
  --&gt; <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html#l-34" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v:34</a>:17-25:
   | 
   |      crc_reg &lt;= 16&#39;hFFFF;
   |                 ^^^^^^^^ 
   = note: Casts `16&#39;hFFFF` from `shortint unsigned` to `logic [15:0]`
  --&gt; <a href="../../../../third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v.html#l-34" target="file-frame">third_party/tools/yosys/tests/asicworld/code_hdl_models_parallel_crc.v:34</a>:17-25:
   | 
   |      crc_reg &lt;= 16&#39;hFFFF;
   |                 ^^^^^^^^ 

proc %parallel_crc_ccitt.always.248.0 (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i16$ %next_crc) -&gt; (i16$ %crc_reg) {
init1:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %0 = const i1 0
    %1 = eq i1 %clk1, %0
    %2 = neq i1 %clk2, %0
    %posedge = and i1 %1, %2
    br %posedge, %init1, %event
event:
    %reset1 = prb i1$ %reset
    %3 = neq i1 %reset1, %0
    %4 = const i16 65535
    %5 = const time 0s 1d
    br %3, %if_false, %if_true
if_true:
    drv i16$ %crc_reg, %4, %5
    br %init1
if_false:
    %enable1 = prb i1$ %enable
    %6 = neq i1 %enable1, %0
    br %6, %init1, %if_true1
if_true1:
    %init2 = prb i1$ %init
    %7 = neq i1 %init2, %0
    br %7, %if_false1, %if_true2
if_true2:
    drv i16$ %crc_reg, %4, %5
    br %init1
if_false1:
    %next_crc1 = prb i16$ %next_crc
    drv i16$ %crc_reg, %next_crc1, %5
    br %init1
}

entity @parallel_crc_ccitt (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i8$ %data_in) -&gt; (i16$ %crc_out) {
    %0 = const i16 0
    %crc_reg = sig i16 %0
    %next_crc = sig i16 %0
    %crc_reg1 = prb i16$ %crc_reg
    %1 = const time 0s 1e
    drv i16$ %crc_out, %crc_reg1, %1
    %2 = exts i1$, i16$ %next_crc, 0, 1
    %data_in1 = prb i8$ %data_in
    %3 = exts i1, i8 %data_in1, 7, 1
    %4 = const i8 0
    %5 = inss i8 %4, i1 %3, 0, 1
    %6 = exts i1, i8 %5, 0, 1
    %7 = exts i1, i8 %data_in1, 0, 1
    %8 = xor i1 %6, %7
    %9 = exts i12, i16 %crc_reg1, 4, 12
    %10 = inss i16 %0, i12 %9, 0, 12
    %11 = exts i1, i16 %10, 0, 1
    %12 = xor i1 %8, %11
    %13 = exts i5, i16 %crc_reg1, 11, 5
    %14 = inss i16 %0, i5 %13, 0, 5
    %15 = exts i1, i16 %14, 0, 1
    %16 = xor i1 %12, %15
    drv i1$ %2, %16, %1
    %17 = const i32 1
    %18 = sig i16 %0
    %19 = shr i16$ %next_crc, i16$ %18, i32 %17
    %20 = exts i1$, i16$ %19, 0, 1
    %21 = exts i7, i8 %data_in1, 1, 7
    %22 = inss i8 %4, i7 %21, 0, 7
    %23 = exts i1, i8 %22, 0, 1
    %24 = exts i11, i16 %crc_reg1, 5, 11
    %25 = inss i16 %0, i11 %24, 0, 11
    %26 = exts i1, i16 %25, 0, 1
    %27 = xor i1 %23, %26
    drv i1$ %20, %27, %1
    %28 = const i32 2
    %29 = sig i16 %0
    %30 = shr i16$ %next_crc, i16$ %29, i32 %28
    %31 = exts i1$, i16$ %30, 0, 1
    %32 = exts i6, i8 %data_in1, 2, 6
    %33 = inss i8 %4, i6 %32, 0, 6
    %34 = exts i1, i8 %33, 0, 1
    %35 = exts i10, i16 %crc_reg1, 6, 10
    %36 = inss i16 %0, i10 %35, 0, 10
    %37 = exts i1, i16 %36, 0, 1
    %38 = xor i1 %34, %37
    drv i1$ %31, %38, %1
    %39 = const i32 3
    %40 = sig i16 %0
    %41 = shr i16$ %next_crc, i16$ %40, i32 %39
    %42 = exts i1$, i16$ %41, 0, 1
    %43 = exts i5, i8 %data_in1, 3, 5
    %44 = inss i8 %4, i5 %43, 0, 5
    %45 = exts i1, i8 %44, 0, 1
    %46 = exts i9, i16 %crc_reg1, 7, 9
    %47 = inss i16 %0, i9 %46, 0, 9
    %48 = exts i1, i16 %47, 0, 1
    %49 = xor i1 %45, %48
    drv i1$ %42, %49, %1
    %50 = const i32 4
    %51 = sig i16 %0
    %52 = shr i16$ %next_crc, i16$ %51, i32 %50
    %53 = exts i1$, i16$ %52, 0, 1
    %54 = exts i4, i8 %data_in1, 4, 4
    %55 = inss i8 %4, i4 %54, 0, 4
    %56 = exts i1, i8 %55, 0, 1
    %57 = exts i8, i16 %crc_reg1, 8, 8
    %58 = inss i16 %0, i8 %57, 0, 8
    %59 = exts i1, i16 %58, 0, 1
    %60 = xor i1 %56, %59
    drv i1$ %53, %60, %1
    %61 = const i32 5
    %62 = sig i16 %0
    %63 = shr i16$ %next_crc, i16$ %62, i32 %61
    %64 = exts i1$, i16$ %63, 0, 1
    %65 = exts i3, i8 %data_in1, 5, 3
    %66 = inss i8 %4, i3 %65, 0, 3
    %67 = exts i1, i8 %66, 0, 1
    %68 = xor i1 %6, %67
    %69 = xor i1 %68, %7
    %70 = xor i1 %69, %11
    %71 = exts i7, i16 %crc_reg1, 9, 7
    %72 = inss i16 %0, i7 %71, 0, 7
    %73 = exts i1, i16 %72, 0, 1
    %74 = xor i1 %70, %73
    %75 = xor i1 %74, %15
    drv i1$ %64, %75, %1
    %76 = const i32 6
    %77 = sig i16 %0
    %78 = shr i16$ %next_crc, i16$ %77, i32 %76
    %79 = exts i1$, i16$ %78, 0, 1
    %80 = exts i2, i8 %data_in1, 6, 2
    %81 = inss i8 %4, i2 %80, 0, 2
    %82 = exts i1, i8 %81, 0, 1
    %83 = xor i1 %82, %23
    %84 = xor i1 %83, %26
    %85 = exts i6, i16 %crc_reg1, 10, 6
    %86 = inss i16 %0, i6 %85, 0, 6
    %87 = exts i1, i16 %86, 0, 1
    %88 = xor i1 %84, %87
    drv i1$ %79, %88, %1
    %89 = const i32 7
    %90 = sig i16 %0
    %91 = shr i16$ %next_crc, i16$ %90, i32 %89
    %92 = exts i1$, i16$ %91, 0, 1
    %93 = xor i1 %6, %34
    %94 = xor i1 %93, %37
    %95 = xor i1 %94, %15
    drv i1$ %92, %95, %1
    %96 = const i32 8
    %97 = sig i16 %0
    %98 = shr i16$ %next_crc, i16$ %97, i32 %96
    %99 = exts i1$, i16$ %98, 0, 1
    %100 = exts i1, i16 %crc_reg1, 0, 1
    %101 = xor i1 %45, %100
    %102 = xor i1 %101, %48
    drv i1$ %99, %102, %1
    %103 = const i32 9
    %104 = sig i16 %0
    %105 = shr i16$ %next_crc, i16$ %104, i32 %103
    %106 = exts i1$, i16$ %105, 0, 1
    %107 = exts i15, i16 %crc_reg1, 1, 15
    %108 = inss i16 %0, i15 %107, 0, 15
    %109 = exts i1, i16 %108, 0, 1
    %110 = xor i1 %56, %109
    %111 = xor i1 %110, %59
    drv i1$ %106, %111, %1
    %112 = const i32 10
    %113 = sig i16 %0
    %114 = shr i16$ %next_crc, i16$ %113, i32 %112
    %115 = exts i1$, i16$ %114, 0, 1
    %116 = exts i14, i16 %crc_reg1, 2, 14
    %117 = inss i16 %0, i14 %116, 0, 14
    %118 = exts i1, i16 %117, 0, 1
    %119 = xor i1 %67, %118
    %120 = xor i1 %119, %73
    drv i1$ %115, %120, %1
    %121 = const i32 11
    %122 = sig i16 %0
    %123 = shr i16$ %next_crc, i16$ %122, i32 %121
    %124 = exts i1$, i16$ %123, 0, 1
    %125 = exts i13, i16 %crc_reg1, 3, 13
    %126 = inss i16 %0, i13 %125, 0, 13
    %127 = exts i1, i16 %126, 0, 1
    %128 = xor i1 %82, %127
    %129 = xor i1 %128, %87
    drv i1$ %124, %129, %1
    inst %parallel_crc_ccitt.always.248.0 (i1$ %clk, i1$ %reset, i1$ %enable, i1$ %init, i16$ %next_crc) -&gt; (i16$ %crc_reg)
    halt
}

</pre>
</body>