[
  {
    "name": "郭宏源",
    "email": "hungyuankuo@ntut.edu.tw",
    "latestUpdate": "2024-12-17 08:46:12",
    "objective": "最佳化組合邏輯與循序邏輯之演算法，可規劃邏輯元件，組合邏輯之 VLSI 設計，使用 MSI 與標準電路元件設計多層邏輯，使用閘陣列設計，循序邏輯之元件，循序邏輯之分析與合成，StateMachine 設計與測試技巧，HDL 語法介紹與實務設計。",
    "schedule": "1. Review of Logic Design Fundamentals\n2. Combinational Logic\n3. CMOS Digital Logic Circuits\n4. Mealy/Moore Sequential Circuit Design\n5. Equivalent States and Reduction of State Tables\n6. Sequential Circuit Timing\n7. Programmable Logic Devices(PLD)\n8. Field-Programmable Gate Arrays (FPGAs)\n9. Midterm Exam.\n10. Hardware Description Languages\n11. VHDL & Verilog Modules\n12. Digital Circuit Example\n13. Serial Communication\n14. Arithmetic Logic Unit Design\n15. Floating-Point Arithmetic\n16. RISC Microprocessor\n17. MIPS Instruction Encoding\n18. Final Exam.",
    "scorePolicy": "平時: 30%\n期中考: 35%\n期末考: 35%",
    "materials": "1. \"Digital Systems Design Using Verilog\", Charles H. Roth ,ISBN：9781305120747, Cengage\n2. \"Digital Systems: Principles and Applications\", Tocci, 2011/11, ISBN-13：9780130387936, Pearson Education\n3. \"Fundamentals of Digital Logic with Verilog Design\", Stephen Brown, 2009/3, ISBN：1259072037, Mc Graw Hill",
    "consultation": "研究室：綜科館 209-3 室 E-mail : hungyuankuo@mail.ntut.edu.tw",
    "課程對應SDGs指標": "SDG9：產業創新與基礎設施（Industry, Innovation and Infrastructure）",
    "remarks": "上課教材：北科 i 學園 + (校園入口網站 => 教務系統 => 北科 i 學園 PLUS => 我的課程 => 學習互動區 => 教材上課作業：北科 i 學園 + (校園入口網站 => 教務系統 => 北科 i 學園 PLUS => 我的課程 => 評量區 => 作業 / 報告錄影: Microsoft Team",
    "foreignLanguageTextbooks": true
  }
]
