- 2 -
system with a very compact size.
一、 前言
由於無線發送器傳送到接收端的訊號會經過雜訊的干擾與多重路徑衰減，所以傳送接收
端的訊號通常只有-117dBm,且鄰近通道的訊號往往會高出所接收的訊號 73dB，所以通常需要一
個帶通濾波器篩選所需的 RF 訊號，然後再經過低雜訊放大器放大，再者，天線以及濾波器通
常設計在 50 歐姆系統，因此低雜訊放大器的輸入端也必須設計在 50 歐姆，以便達到最大功率
轉移，但因為所接收的 RF 訊號跟雜訊是可比較低，所以輸入端往往也需要考量最小雜訊匹配，
可是最大功率匹配與最小雜訊匹配通常互相牽制，所以現今會在接收電晶體的源汲端串接上一
個電感解決互相牽制的問題，而為了增加輸入端與輸出端的隔離度，吾人選用了疊接結構來設
計低雜訊放大器，而且疊接結構也可以降低密勒效應與增加放大器的頻寬，經由低雜訊放大器
放大的 RF 訊號需要經過混波器降頻至 IF 訊號，而要將 RF 訊號降至 IF 訊號需要一個振盪器與
混波器，但是振盪器與混波器通常會消耗大量的功率，所以吳人就利用了電流再利用的技術將
振盪器與混波器結合起來，如此不但解決了功率消耗過大的問題而且也降低了晶片製作成本，
而混波開關只要是由兩個差動對組成，其目的主要用來增加隔離度，而自振混波器的負載則是
選用電感，那是因為電感沒有 1/f 雜訊，而且可以放大 IF 訊號的倍率。
二、 研究目的
現今全球數位電視的主要規格主要分為美國主導的 ATSC 系統，日本主導的 ISDB 系統及
歐洲主導的 DVB 系統。由於全球大部份（包括台灣）皆採用 DVB 標準之系統，因此，預估未
來全球數位化電視當中，約有 80%之用戶是使用 DVB 系統為主。
DVB 系統中又可細分為：
 DVB-C（Cable）有線電視傳輸標準—目前除了台灣寬頻外，為其他有線電視業者採
用。
 DVB-S（Satellite）衛星電視傳輸標準—台灣卜樂視等採用。
 DVB-T（Terrestrial）無線電視傳輸標準—台灣五家無線電視台共同採用。
- 4 -
圖一 衛星傳送數位電視廣播系統架構圖
在參考資料中的 DVB-S 電路架構如圖二所標示的其接收端主要是經由 LNB(Low-Noise Block)降頻
將衛星傳來的訊號降至中頻帶(IF)，且其中頻頻寬為 950MHz～2150MHz，但是由於降頻訊號到
IRD(integrated receiver decoder)要經由同軸電纜線為媒介，而一般電纜線無法負載 2.1GHz 的頻寬，
所以一般都會將 RF 訊號(10.7GHz～12.75GHz)分為低頻帶(10.7GHz～11.75GHz)以及高頻帶
(11.7GHz～12.75GHz)，因此 IF 訊號也可分為低頻帶(0.95GHz～1.95GHz) 以及高頻帶(1.1GHz～
2.15GHz)用以避免訊號經過同軸電纜線時，產生不必要的失真成分而降低了 SNR，導致 IRD 無法
正確的解調(demodulation)所要的訊號。
而要將訊號分為低頻帶和中頻帶需要兩種本地振盪源(Local Oscillator)，以往的作法是藉
圖二 DVB-S 所使用之低雜訊降頻路(LNB)系統架構
由 DROs(Dielectric Resonant Oscillators)提供本地振盪源，但如此的作法，不但會降低晶片的整
合性而且仍需一個 on-board tuning phase 來確保振盪頻率的正確性，而為了使系統的使用更具
彈性及縮小電路面積，所以可以利用鎖相迴路來提供 DVB-S 接收端所需要的本地振盪源，而為
了將中頻訊號分為低頻帶以及高頻帶，此 PLL 需要能產生 4.875GHz 以及 5.3GHz 的本地振盪
源。在圖二所示之降頻器是使用超級外插式架構(Superheterodyne)，因此可由圖三中看出需要消
除第二次降頻所不想要的鏡像頻帶(Image Band)，而此一頻帶所產生原因主要是由於 LO 之二階
諧波失真所造成，由圖三所示上述之 DVB-S 降頻架構的二階諧波失真(2LO)將會導致位於
12.675～12.75GHz 之訊號頻帶產生位於 2.925～4.2GHz 之影像頻寬，進而影響想要的中頻訊
號。
- 6 -
本次計畫主要是針對自偏式電感回授低雜訊放大器以及互補式自振混波器設計，現今的低雜
訊放大器主要是靠疊接(cascode)結構配合源級電感退化(source degeneration)來實現，其中
疊接結構主要是用來降低密勒效應以及增加隔離度，促使電路可以同時達到輸入端的最小雜訊
匹配以及輸出端最大功率轉移，而源級電感就是用來同時完成輸入端 50 歐姆阻抗以及最小雜訊
匹配。低雜訊放大器的下一級通常為混波器，而混波器的開關對(switches)通常接到一個壓控
震盪器，但由於混波器以及壓控震盪器消耗系統過多的功率，而且在佈局接線方面也佔了極大
面積，所以吾人就使用電流再利用的技巧將混波器與壓控震盪器結合在一起，如此不僅可以降
低工率的消耗而且可以減少佈局面積，進而降低晶片製作成本。
四、 研究方法
A. 自偏式電感回授低雜訊放大器之設計
放大器設計技術上有cascode 技術、源極回授(Emitter)Source Degeneration、ft-doubler stage、
shuntpeaking 及分散式放大器等技巧，本電路的構想如圖五所示將電晶體Drain端與Gate端接一回授
電感，藉以選擇中心頻率，將訊號藉由電晶體M1、M2做兩級放大。架構說明如下：
1. L2與L4為控制中心頻率偏移且提供自我偏壓電路
2. C1與L1、L3做為輸入端匹配電路
3. C3與L7做為輸出端的匹配電路
4. L5與C2共振在12GHz，增加輸入輸出的隔絕度，避免訊號的偶合效應
- 8 -
圖六 自振混波電路圖
自振混波器設計流程
1. 選用 TSMC0.18µm 製程，選擇偏壓 Vdd=1.8 V 並且限定電晶體電流。
2. 利用 ADS 的 HB 控制視窗來模擬電路，以期達到所需要的轉換增益與單旁波帶雜訊，並
且針對元件對電路的特性作取捨。
3. 用 Cadence Tools 作電路佈局，以達到最小面積。
4. 完成電路佈局後，我們使用 ADS-Momentum 來進行 Post Simulation，考慮佈局中的寄生效
應，並對電路加以修正以達到設計目標。
五、 結果與討論
A. 自偏式電感回授低雜訊放大器量測結果
本專題之濾波器是利用 Agilent ADS 來模擬設計，其模擬規格列表如表二。量測
以 on wafer 下針方式量測，連接到網路分析儀，量測 S 參數，量測結果如圖七(a)(b)。
量測結果在 Vdd 等於 1.8V 時電路產生振盪現象，如圖七(a)，嘗試將 Vdd 降為 1.5V， 但是增
- 10 -
們將 RF 與 IF 端的輸出埠接上50Ω，LO 輸出端接上儀器進行量測。在量測 VCO 時，我們使用兩
台不同的儀器來做比較。
圖八、自振式混波器測試板照片
第一種方式是利用安捷倫所提供的頻譜分析儀(Agilent PSA E4446A)來量測，量測架構示意圖
如圖九所示，量測結果(圖十 (a)(b)) 在控制電壓為 0 ~ 2 V 時，可調範圍為 6.86 GHz ~ 7.05 GHz。
VCO 偏壓電流為 13 mA。相位雜訊為–114.58 dBc/Hz @ 1 MHz。
第二種方式是利用安捷倫所提供的信號源分析儀(Agilent E5052A Signal Source Analyzer &
E5053A Microwave Downconverter)來量測，量測架構示意圖如圖十一所示，量測結果(圖十一
(a)(b)(c)) 在控制電壓為－2 ~ 2 V 時，可調範圍為 6.77 GHz ~ 7.02 GHz。VCO 偏壓電流為 13 mA。
相位雜訊為–135.6 dBc/Hz @ 1 MHz。表三為量測特性比較表。
E4446A
Spectrum Analyzer
Power Supply
+ -
圖九、頻譜分析儀量測示意圖
