---
title: 组合逻辑电路险象
date: 2022-07-25 10:58:18
tags:
- 数字逻辑
categories:
- [数字逻辑, 组合逻辑电路]
---
# 组合逻辑电路中的险象

## 基本概念

- 信号经过任何逻辑门和导线都会产生时间延迟
   - 当电路所有输入达到稳定状态时，输出并不是立即达到稳定状态
   - 延迟时间
      - 与信号经过的门的级数有关
      - 与具体逻辑门的时延大小有关
      - 与导线的长短有关
  - 延迟时间对数字系统是一个有害的因素
     - 使得系统操作速度下降
     - 引出电路中信号的波形参数变坏
     - 产生竞争险象
- 竞争
   - 由于延迟时间的影响，输入信号经过不同路径到达输出端的时间有先有后的现象
   - 广义理解：多个信号到达某一点有时差的现象
   - 竞争的类型
      - 非临界竞争：不产生错误输出的竞争
      - 临界竞争：导致错误输出的竞争
- 险象
   - 由竞争导致的错误输出信号
      - 组合电路中的险象是一种瞬态现象
      - 表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系
      - 一旦瞬态过程结束，即可恢复正常逻辑关系
  - 险象分类
     - 静态险象：输入变化而输出不应发生变化的情况下，输出端产生的短暂错误输出
     - 动态险象：在输入变化而输出应该发生变化的情况下，输出在变化过程中产生的短暂的错误输出
     - 按错误输出脉冲信号的极性划分
        - 错误输出信号为负脉冲（0型险象）
        - 错误输出信号为正脉冲（1型险象）
    - ![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251227911.png)


## 实例分析

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251222912.png)


![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251223478.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251223015.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251224198.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202207251224711.png)

## 险象的判断

卡诺图法和代数法

### 代数法

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209210932027.png)

#### 例1

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221200831.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221200684.png)

#### 例2
![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221201503.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221201279.png)

### 卡诺图法

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221201026.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209221206150.png)

**注意：判断组合逻辑电路中的竞争和险象时，一定不能改变电路的结构，即不对原来的电路做任何的化简、变换等**

## 险象的消除

### 增加冗余项法

或上冗余的与项
与上冗余的或项

代数法/卡诺图法

#### 例（代数法）
![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261630116.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261630288.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261630070.png)

#### 卡诺图法
![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261631128.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261631075.png)

#### 例（卡诺图法）
![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261632893.png)

**注意：用增加冗余项的方法消除险象时，一定不能改变电路的功能，即增加冗余项后电路的真值表不会发生改变**

### 增加惯性延时环节法

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261634006.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261634308.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261634516.png)

### 选通法

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261634582.png)

![](https://cdn.jsdelivr.net/gh/chengkhen/picture_via_picco/202209261635125.png)
