# :abacus::gear: Projeto Unidade Lógica e Aritmética

- ### [:dart: Objetivo](#dart-objetivo-1)
- ### [:gear: Como rodar](#gear-como-rodar-1)
- ### [:desktop_computer: Simulação](#desktop_simulacao-1)
- ### [:arrow_down: Baixar o projeto](https://github.com/Maximusthr/ULA-CL2/archive/refs/heads/main.zip)

## Disciplina de Circuitos Lógicos II

Esse foi um projeto desenvolvido por discentes do curso de *Engenharia da Computação da Universidade Federal da Paraíba*, curso este que pertence ao *[Centro de Informática](http://ci.ufpb.br/)*, localizado na *[Rua dos Escoteiros S/N - Mangabeira - João Pessoa - Paraíba - Brasil](https://g.co/kgs/xobLzCE)*. O código desenvolvido em SystemVerilog foi avaliado por meio de simulações realizadas no Quartus, permitindo a verificação do funcionamento correto do projeto e a validação dos resultados esperados. 

### :control_knobs: Autores:

-  :link:  *[Arthur Maximus Cavalcante Beuttenmuller](https://github.com/Maximusthr)*
-  :link:  *[Lucas Henrique Vieira da Silva](https://github.com/hvslucas)*
-  :link:  *Luis Antônio Gadelha Pinheiro*
-  :link:  *[Marco Antonio de Vasconcelos Souza Filho](https://github.com/MarcoFilho1)*
-  :link:  *[Sabrina Xavier Almeida](https://github.com/sabrina78394)*

###  :control_knobs: Docente:

-  :link: *Verônica Maria*
<br>
<br>
<br>
<br>
<br>
[![chip-logo](https://github.com/user-attachments/assets/ee2d00e2-ebb1-4871-9950-6c8a86963f90)](#:abacus::gear:-projeto-unidade-lógica-e-aritmética)
