# 17. Combinatorial Logic Blocks

## Data Multiplexors

### 2-to-1 Multiplexor

<figure><img src=".gitbook/assets/image.png" alt="" width="375"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (13) (1) (1) (1) (1) (1).png" alt="" width="375"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (120).png" alt="" width="93"><figcaption></figcaption></figure>

$$
c = \overline{s}a+ sb
$$

### 4-to-1 Multiplexor

<figure><img src=".gitbook/assets/image (124).png" alt="" width="375"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (125).png" alt="" width="172"><figcaption></figcaption></figure>

$$
e = \overline{s_1}\overline{s_0}a+ \overline{s_1}s_0a + s_1\overline{s_0}a + s_1s_0a
$$

### Hierarchical 4-to-1 multiplexor

<figure><img src=".gitbook/assets/image (127).png" alt="" width="278"><figcaption></figcaption></figure>

## Arithmetic Logic Unit (ALU)

* when S=00, <mark style="color:yellow;">R=A+B</mark>
* when S=01, <mark style="color:yellow;">R=A-B</mark>
* when S=10, <mark style="color:yellow;">R=A\&B</mark>
* when S=11, <mark style="color:yellow;">R=A|B</mark>

<figure><img src=".gitbook/assets/image (109).png" alt="" width="219"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (1).png" alt=""><figcaption></figcaption></figure>

## Adder / Subtractor

* Single bit

<figure><img src=".gitbook/assets/image (129).png" alt="" width="375"><figcaption></figcaption></figure>

* With carrier

<figure><img src=".gitbook/assets/image (130).png" alt="" width="375"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (113).png" alt="" width="256"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (114).png" alt="" width="222"><figcaption></figcaption></figure>

### N 1-bit adders -> 1 N-bit adder

<figure><img src=".gitbook/assets/image (115).png" alt="" width="375"><figcaption></figcaption></figure>

* 要区分进位和Overflow：
  * Overflow表示计算结果超出了范围\[-2 -1 0 1]
    * 例如，1+1应该等于2，但是adder输出为-2，因为已经Overflow了，计算出错，实际结果应该要加上4；
    * 例如，-2+-2应该等于-4，但是adder输出为0，因为已经UnderFlow了，计算结果出错，实际结果应该要减去-4；
  * 进位表示按照elementry school的加法需要想更高比特位进位1。在2‘s complement表示下，即使最高位有进位也不代表发生了Over Flow。
    * 例如，1 + -1 = 0，实际bit运算最高位进位了，但是结果没有Over Flow。
* 以2 bits的加法为例，观察bit0的和bit1的进位（蓝色），所有Overflow的情况都是蓝色数字为奇数的情况，也就是XOR；
* 为什么加法器不区分OverFlow和UnderFlow，而是统一叫OverFlow溢出。
  * **硬件设计的简化：**
    * 统一的溢出判断机制使得加法器的硬件设计更加简洁。如果需要区分溢出和下溢，硬件设计将变得复杂，需要额外的逻辑来分别处理这两种情况。
  * **应用层面的处理：**
    * 在应用层，程序员可以根据需要对溢出和下溢进行不同的处理。例如，在某些情况下，溢出可能需要引发异常，而下溢可能需要进行特定的处理。这种处理通常在软件层面完成，而不是在硬件层面区分。
    * 对于有符号数：
      * 只有两个同符号的数字相加才有可能发生OverFlow。
      * 如果两个负数运算得到了非负数，说明发生了UnderFlow，结果要加上范围mod；
      * 如果两个正数计算得到了非正数，说明发生了OverFlow，结果要加上范围mod；

<figure><img src=".gitbook/assets/image (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1) (1).png" alt="" width="375"><figcaption></figcaption></figure>

* 2-bit range, -2, -1, 0, 1;
* overflow situations:&#x20;
  * -1 + -2
  * -2 + -2
  * 1 + 1
* <mark style="color:yellow;">**all situations have odd number of blue 1s**</mark><mark style="color:yellow;">, which is XOR</mark>.

$$
overflow = c_n XOR c_{n-1}
$$

## Subtractor Design

<mark style="color:yellow;">XOR serves as</mark> <mark style="color:red;">**conditional inverter**</mark><mark style="color:yellow;">!</mark>

* SUB = 1,  bi;&#x20;
* SUB = 0, not{bi};

In 2's complement, B to -B is&#x20;

* <mark style="color:red;">invert every bit</mark>: <mark style="color:green;">**input = b\_i XOR SUB**</mark>;
* <mark style="color:red;">add one</mark>: <mark style="color:green;">**c0 is wired to SUB**</mark>;

<figure><img src=".gitbook/assets/image (119).png" alt="" width="375"><figcaption></figcaption></figure>

<figure><img src=".gitbook/assets/image (118).png" alt="" width="179"><figcaption></figcaption></figure>
