{"Nomor": 3123, "Judul": "PERANCANGAN CACHE MEMORY MELALUI PENENTUAN UKURAN BLOK UNTUK MEMINIMALKAN MISS RATE", "Abstrak": "Kecepatan prosesor telah mengalami peningkatan yang sangat pesat dibandingkan dengan kecepatan memori, sehingga hal ini disebut prosesor memory gap. Untuk mengurangi gap ini, terdapat hirarki memori dengan menempatkan memori ukuran kecil yang memiliki kecepatan tinggi disebut dengan cache memory. Peningkatan performance chace memory dapat dilakukan dengan mengurangi terjadinya miss rate. Miss rate terjadi apabila CPU memerlukan data dan data tersebut tidak terdapat pada cache memory, sehingga data tersebut harus diambil dari memori utama. Penelitian ini termotivasi untuk memperbesar ukuran blok pada cache memory yang mempunyai ukuran tetap sehingga dapat memaksimalkan prinsip lokalitas, dengan asumsi semakin banyak data yang terdapat dalam blok, probabilitasnya akan semakin besar untuk direferensikan pada saat mendatang. Dapat dibuktikan bahwa miss rate semakin berkurang dengan memperbesar ukuran blok meskipun grafik tidak menunjukkan linear.", "Daftar File": {"2004 Agus Heri Setya Budi": "https://digilib.itb.ac.id/gdl/download/3528"}, "Penulis": "Agus Heri Setya Budi [23201060]", "Kontributor / Dosen Pembimbing": [], "Jenis Koleksi": "Tesis", "Penerbit": "Teknik Elektro", "Fakultas": "Sekolah Teknik Elektro dan Informatika", "Subjek": "", "Kata Kunci": "cache memory, miss rate, lokalitas, blok", "Sumber": "", "Staf Input/Edit": "Alice Diniarti", "File": "1 file", "Tanggal Input": "08 Mar 2005"}