TimeQuest Timing Analyzer report for VerilogWarmup
Wed Jun 28 09:50:38 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'a|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'a|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'a|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'a|altpll_component|pll|clk[0]'
 16. Slow Model Recovery: 'a|altpll_component|pll|clk[1]'
 17. Slow Model Removal: 'a|altpll_component|pll|clk[1]'
 18. Slow Model Minimum Pulse Width: 'a|altpll_component|pll|clk[1]'
 19. Slow Model Minimum Pulse Width: 'CLOCK_27'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'a|altpll_component|pll|clk[1]'
 36. Fast Model Setup: 'a|altpll_component|pll|clk[0]'
 37. Fast Model Hold: 'a|altpll_component|pll|clk[1]'
 38. Fast Model Hold: 'a|altpll_component|pll|clk[0]'
 39. Fast Model Recovery: 'a|altpll_component|pll|clk[1]'
 40. Fast Model Removal: 'a|altpll_component|pll|clk[1]'
 41. Fast Model Minimum Pulse Width: 'a|altpll_component|pll|clk[1]'
 42. Fast Model Minimum Pulse Width: 'CLOCK_27'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Propagation Delay
 48. Minimum Propagation Delay
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Setup Transfers
 61. Hold Transfers
 62. Recovery Transfers
 63. Removal Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VerilogWarmup                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; TopLevel.sdc  ; OK     ; Wed Jun 28 09:50:37 2023 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+-------------------------------+-----------+--------+-----------+---------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------+-----------------------------------+
; Clock Name                    ; Type      ; Period ; Frequency ; Rise    ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                          ; Targets                           ;
+-------------------------------+-----------+--------+-----------+---------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------+-----------------------------------+
; a|altpll_component|pll|clk[0] ; Generated ; 37.037 ; 27.0 MHz  ; -14.999 ; 3.519  ; 50.00      ; 1         ; 1           ; -145.8 ;        ;           ;            ; false    ; CLOCK_27 ; a|altpll_component|pll|inclk[0] ; { a|altpll_component|pll|clk[0] } ;
; a|altpll_component|pll|clk[1] ; Generated ; 37.037 ; 27.0 MHz  ; 0.000   ; 18.518 ; 50.00      ; 1         ; 1           ;        ;        ;           ;            ; false    ; CLOCK_27 ; a|altpll_component|pll|inclk[0] ; { a|altpll_component|pll|clk[1] } ;
; CLOCK_27                      ; Base      ; 37.037 ; 27.0 MHz  ; 0.000   ; 18.518 ;            ;           ;             ;        ;        ;           ;            ;          ;          ;                                 ; { CLOCK_27 }                      ;
+-------------------------------+-----------+--------+-----------+---------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+----------+---------------------------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                      ;
+-----------+-----------------+-------------------------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                    ; Note                                           ;
+-----------+-----------------+-------------------------------+------------------------------------------------+
; 25.56 MHz ; 25.56 MHz       ; a|altpll_component|pll|clk[1] ;                                                ;
; 95.6 MHz  ; 6.54 MHz        ; a|altpll_component|pll|clk[0] ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+-------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; -0.281 ; -0.281        ;
; a|altpll_component|pll|clk[0] ; 13.289 ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; a|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; a|altpll_component|pll|clk[0] ; 5.230 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Recovery Summary                            ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; 30.084 ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Removal Summary                            ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; a|altpll_component|pll|clk[1] ; 5.882 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; 17.518 ; 0.000         ;
; CLOCK_27                      ; 18.518 ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'a|altpll_component|pll|clk[1]'                                                                                                                        ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.281 ; core_one:c|command[0] ; DRAM_ADDR[10]                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -2.597     ; 3.684      ;
; 0.988  ; core_one:c|command[1] ; DRAM_WE_N                      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -2.484     ; 2.528      ;
; 1.004  ; core_one:c|command[2] ; DRAM_CAS_N                     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -2.488     ; 2.508      ;
; 1.004  ; core_one:c|command[3] ; DRAM_RAS_N                     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -2.488     ; 2.508      ;
; 29.049 ; KEY[3]                ; Teste_1:t1|read_value_r[1][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.596      ; 9.620      ;
; 29.056 ; KEY[3]                ; Teste_1:t1|read_value_r[0][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 9.614      ;
; 29.235 ; KEY[3]                ; core_one:c|az_addr_r[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.590      ; 9.428      ;
; 29.235 ; KEY[3]                ; core_one:c|az_addr_r[3]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.590      ; 9.428      ;
; 29.235 ; KEY[3]                ; core_one:c|az_addr_r[16]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.590      ; 9.428      ;
; 29.235 ; KEY[3]                ; core_one:c|az_addr_r[18]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.590      ; 9.428      ;
; 29.235 ; KEY[3]                ; core_one:c|az_addr_r[19]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.590      ; 9.428      ;
; 29.402 ; KEY[3]                ; core_one:c|za_data_r[8]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.607      ; 9.278      ;
; 29.402 ; KEY[3]                ; core_one:c|za_data_r[12]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.607      ; 9.278      ;
; 29.402 ; KEY[3]                ; core_one:c|za_data_r[15]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.607      ; 9.278      ;
; 29.412 ; KEY[3]                ; core_one:c|za_data_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.274      ;
; 29.412 ; KEY[3]                ; core_one:c|za_data_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.274      ;
; 29.412 ; KEY[3]                ; core_one:c|za_data_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.274      ;
; 29.492 ; KEY[3]                ; Teste_1:t1|read_value_r[0][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 9.178      ;
; 29.505 ; KEY[3]                ; Teste_1:t1|read_value_r[5][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 9.188      ;
; 29.505 ; KEY[3]                ; Teste_1:t1|read_value_r[7][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 9.188      ;
; 29.542 ; KEY[3]                ; core_one:c|az_addr_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.603      ; 9.134      ;
; 29.542 ; KEY[3]                ; core_one:c|az_addr_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.603      ; 9.134      ;
; 29.542 ; KEY[3]                ; core_one:c|az_addr_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.603      ; 9.134      ;
; 29.553 ; KEY[3]                ; Teste_1:t1|read_value_r[6][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.139      ;
; 29.555 ; KEY[3]                ; Teste_1:t1|read_value_r[4][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.137      ;
; 29.566 ; KEY[3]                ; Teste_1:t1|read_value_r[5][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.607      ; 9.114      ;
; 29.566 ; KEY[3]                ; Teste_1:t1|read_value_r[7][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.607      ; 9.114      ;
; 29.572 ; KEY[3]                ; core_one:c|az_data_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.115      ;
; 29.572 ; KEY[3]                ; core_one:c|az_data_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.115      ;
; 29.572 ; KEY[3]                ; core_one:c|az_data_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.115      ;
; 29.572 ; KEY[3]                ; core_one:c|az_addr_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.115      ;
; 29.572 ; KEY[3]                ; core_one:c|az_addr_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.115      ;
; 29.585 ; KEY[3]                ; core_one:c|az_data_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_data_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_data_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_addr_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_addr_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_addr_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.585 ; KEY[3]                ; core_one:c|az_addr_r[17]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.613      ; 9.101      ;
; 29.586 ; KEY[3]                ; core_one:c|za_data_r[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.623      ; 9.110      ;
; 29.586 ; KEY[3]                ; core_one:c|za_data_r[6]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.623      ; 9.110      ;
; 29.586 ; KEY[3]                ; core_one:c|za_data_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.623      ; 9.110      ;
; 29.586 ; KEY[3]                ; core_one:c|za_data_r[5]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.623      ; 9.110      ;
; 29.592 ; KEY[3]                ; Teste_1:t1|read_value_r[6][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.097      ;
; 29.595 ; KEY[3]                ; core_one:c|az_addr_r[21]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.622      ; 9.100      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][11] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][9]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.612 ; KEY[3]                ; Teste_1:t1|read_value_r[6][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.616      ; 9.077      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][7]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.619 ; KEY[3]                ; Teste_1:t1|read_value_r[6][5]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 9.073      ;
; 29.634 ; KEY[3]                ; core_one:c|za_data_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.622      ; 9.061      ;
; 29.634 ; KEY[3]                ; core_one:c|za_data_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.622      ; 9.061      ;
; 29.640 ; KEY[3]                ; core_one:c|za_data_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.047      ;
; 29.640 ; KEY[3]                ; core_one:c|za_data_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.047      ;
; 29.640 ; KEY[3]                ; core_one:c|za_data_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.614      ; 9.047      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|addr_reg[4]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|addr_reg[5]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.652 ; KEY[3]                ; Teste_1:t1|addr_reg[6]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.627      ; 9.048      ;
; 29.702 ; KEY[3]                ; Teste_1:t1|read_value_r[3][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 8.968      ;
; 29.702 ; KEY[3]                ; Teste_1:t1|read_value_r[3][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 8.968      ;
; 29.731 ; KEY[3]                ; Teste_1:t1|read_value_r[7][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 8.962      ;
; 29.741 ; KEY[3]                ; Teste_1:t1|read_value_r[2][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.596      ; 8.928      ;
; 29.742 ; KEY[3]                ; Teste_1:t1|read_value_r[1][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.596      ; 8.927      ;
; 29.751 ; KEY[3]                ; Teste_1:t1|read_value_r[1][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.920      ;
; 29.751 ; KEY[3]                ; Teste_1:t1|read_value_r[1][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.920      ;
; 29.751 ; KEY[3]                ; Teste_1:t1|read_value_r[1][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.920      ;
; 29.751 ; KEY[3]                ; Teste_1:t1|read_value_r[1][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.920      ;
; 29.791 ; KEY[3]                ; Teste_1:t1|read_value_r[3][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.609      ; 8.891      ;
; 29.803 ; KEY[3]                ; Teste_1:t1|read_value_r[0][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 8.867      ;
; 29.804 ; KEY[3]                ; Teste_1:t1|read_value_r[4][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.619      ; 8.888      ;
; 29.806 ; KEY[3]                ; Teste_1:t1|read_value_r[2][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.608      ; 8.875      ;
; 29.806 ; KEY[3]                ; Teste_1:t1|read_value_r[2][7]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.608      ; 8.875      ;
; 29.806 ; KEY[3]                ; Teste_1:t1|read_value_r[2][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.608      ; 8.875      ;
; 29.806 ; KEY[3]                ; Teste_1:t1|read_value_r[2][5]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.608      ; 8.875      ;
; 29.806 ; KEY[3]                ; Teste_1:t1|read_value_r[2][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.608      ; 8.875      ;
; 29.819 ; KEY[3]                ; Teste_1:t1|read_value_r[2][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.852      ;
; 29.819 ; KEY[3]                ; Teste_1:t1|read_value_r[2][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.852      ;
; 29.819 ; KEY[3]                ; Teste_1:t1|read_value_r[2][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.852      ;
; 29.819 ; KEY[3]                ; Teste_1:t1|read_value_r[2][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.598      ; 8.852      ;
; 29.823 ; KEY[3]                ; core_one:c|az_addr_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.618      ; 8.868      ;
; 29.823 ; KEY[3]                ; core_one:c|az_addr_r[5]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.618      ; 8.868      ;
; 29.823 ; KEY[3]                ; core_one:c|az_addr_r[6]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.618      ; 8.868      ;
; 29.837 ; KEY[3]                ; Teste_1:t1|read_value_r[5][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 8.856      ;
; 29.837 ; KEY[3]                ; Teste_1:t1|read_value_r[5][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 8.856      ;
; 29.837 ; KEY[3]                ; Teste_1:t1|read_value_r[5][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.620      ; 8.856      ;
; 29.844 ; KEY[3]                ; Teste_1:t1|read_value_r[2][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.596      ; 8.825      ;
; 29.845 ; KEY[3]                ; Teste_1:t1|read_value_r[1][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.596      ; 8.824      ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'a|altpll_component|pll|clk[0]'                                                                                                          ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; 13.289 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 18.519       ; 0.000      ; 5.230      ;
; 31.807 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 37.037       ; 0.000      ; 5.230      ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'a|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; core_one:c|state.ST_POW   ; core_one:c|state.ST_POW        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|oe             ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|we             ; Teste_1:t1|we                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; core_one:c|state.ST_PREP2 ; core_one:c|state.ST_PREP2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[0]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|step[1]        ; Teste_1:t1|step[1]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|step[2]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|phase[0]       ; Teste_1:t1|phase[0]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|phase[1]       ; Teste_1:t1|phase[1]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|finish         ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|prev_step[1]   ; Teste_1:t1|prev_step[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|prev_step[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[0]      ; Teste_1:t1|tested[0]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[1]      ; Teste_1:t1|tested[1]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[2]      ; Teste_1:t1|tested[2]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[3]      ; Teste_1:t1|tested[3]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[4]      ; Teste_1:t1|tested[4]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[5]      ; Teste_1:t1|tested[5]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[6]      ; Teste_1:t1|tested[6]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Teste_1:t1|tested[7]      ; Teste_1:t1|tested[7]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; core_one:c|zs_addr_r[8]   ; core_one:c|zs_addr_r[8]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; core_one:c|zs_addr_r[9]   ; core_one:c|zs_addr_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; core_one:c|zs_addr_r[10]  ; core_one:c|zs_addr_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; core_one:c|zs_addr_r[11]  ; core_one:c|zs_addr_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; core_one:c|state.ST_READ2 ; core_one:c|state.ST_READ3      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.783      ;
; 0.531 ; Teste_1:t1|step[1]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.542 ; core_one:c|state.ST_ACT   ; core_one:c|state.ST_READ1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; core_one:c|state.ST_ACT   ; core_one:c|state.ST_WRIT1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.563 ; core_one:c|state.ST_PREP1 ; core_one:c|state.ST_PREP2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.829      ;
; 0.678 ; core_one:c|state.ST_READ1 ; core_one:c|state.ST_READ2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.944      ;
; 0.680 ; core_one:c|az_addr_r[4]   ; core_one:c|zs_addr_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.944      ;
; 0.712 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.977      ;
; 0.713 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.978      ;
; 0.713 ; Teste_1:t1|step[2]        ; Teste_1:t1|addr_reg[6]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.978      ;
; 0.714 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.979      ;
; 0.715 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.980      ;
; 0.715 ; core_one:c|az_addr_r[9]   ; core_one:c|zs_addr_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.979      ;
; 0.717 ; core_one:c|az_addr_r[7]   ; core_one:c|zs_addr_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.981      ;
; 0.734 ; Teste_1:t1|phase[0]       ; Teste_1:t1|phase[1]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.000      ;
; 0.735 ; Teste_1:t1|phase[0]       ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.001      ;
; 0.739 ; Teste_1:t1|phase[0]       ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.005      ;
; 0.753 ; Teste_1:t1|step[0]        ; Teste_1:t1|addr_reg[4]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.018      ;
; 0.795 ; core_one:c|counter[8]     ; core_one:c|counter[8]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; core_one:c|counter[25]    ; core_one:c|counter[25]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; core_one:c|counter[24]    ; core_one:c|counter[24]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.806 ; core_one:c|counter[12]    ; core_one:c|counter[12]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[15]    ; core_one:c|counter[15]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[17]    ; core_one:c|counter[17]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[19]    ; core_one:c|counter[19]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[21]    ; core_one:c|counter[21]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[22]    ; core_one:c|counter[22]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[23]    ; core_one:c|counter[23]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; core_one:c|counter[10]    ; core_one:c|counter[10]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.074      ;
; 0.813 ; core_one:c|counter[9]     ; core_one:c|counter[9]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; core_one:c|counter[26]    ; core_one:c|counter[26]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; core_one:c|counter[28]    ; core_one:c|counter[28]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; core_one:c|counter[31]    ; core_one:c|counter[31]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.819 ; core_one:c|za_data_r[10]  ; Teste_1:t1|read_value_r[4][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 1.087      ;
; 0.821 ; core_one:c|counter[1]     ; core_one:c|counter[1]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.087      ;
; 0.823 ; core_one:c|counter[3]     ; core_one:c|counter[3]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.089      ;
; 0.829 ; core_one:c|counter[6]     ; core_one:c|counter[6]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; core_one:c|state.ST_INIT3 ; core_one:c|state.ST_INIT1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; core_one:c|counter[5]     ; core_one:c|counter[5]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.833 ; core_one:c|counter[7]     ; core_one:c|counter[7]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; core_one:c|counter[32]    ; core_one:c|counter[32]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[4]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[6]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; core_one:c|counter[16]    ; core_one:c|counter[16]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; core_one:c|counter[18]    ; core_one:c|counter[18]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; core_one:c|counter[20]    ; core_one:c|counter[20]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; core_one:c|counter[13]    ; core_one:c|counter[13]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; core_one:c|counter[14]    ; core_one:c|counter[14]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.105      ;
; 0.842 ; core_one:c|counter[29]    ; core_one:c|counter[29]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; core_one:c|counter[30]    ; core_one:c|counter[30]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; core_one:c|counter[27]    ; core_one:c|counter[27]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[0]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; core_one:c|counter[11]    ; core_one:c|counter[11]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[2]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; core_one:c|counter[0]     ; core_one:c|counter[0]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[1]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.851 ; core_one:c|state.ST_PREP1 ; Teste_1:t1|old_input           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.117      ;
; 0.853 ; core_one:c|counter[4]     ; core_one:c|counter[4]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; core_one:c|state.ST_INIT2 ; core_one:c|state.ST_INIT3      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.856 ; core_one:c|counter[2]     ; core_one:c|counter[2]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.122      ;
; 0.869 ; core_one:c|state.ST_WRIT1 ; core_one:c|state.ST_WRIT2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.135      ;
; 0.876 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.141      ;
; 0.877 ; Teste_1:t1|phase[1]       ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.143      ;
; 0.878 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.143      ;
; 0.879 ; Teste_1:t1|phase[1]       ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.145      ;
; 0.881 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.146      ;
; 0.881 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.146      ;
; 0.886 ; Teste_1:t1|step[1]        ; Teste_1:t1|addr_reg[5]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 1.151      ;
; 0.901 ; core_one:c|state.ST_PREP2 ; Teste_1:t1|old_input           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.167      ;
; 0.924 ; core_one:c|state.ST_ACT   ; core_one:c|zs_addr_r[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.194      ;
; 0.924 ; core_one:c|state.ST_ACT   ; core_one:c|zs_addr_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.194      ;
; 0.927 ; core_one:c|state.ST_ACT   ; core_one:c|zs_addr_r[6]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 1.197      ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'a|altpll_component|pll|clk[0]'                                                                                                           ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; 5.230  ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 5.230      ;
; 23.748 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; -18.518      ; 0.000      ; 5.230      ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'a|altpll_component|pll|clk[1]'                                                                                                    ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 30.084 ; KEY[3]    ; core_one:c|counter[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[4]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[5]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[6]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.084 ; KEY[3]    ; core_one:c|counter[7]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.625      ; 8.614      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[8]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[9]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[11]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[12]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[13]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[14]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[15]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[16]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[17]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[18]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[19]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[20]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[21]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[22]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[23]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.105 ; KEY[3]    ; core_one:c|counter[10]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.630      ; 8.598      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[24]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[25]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[26]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[27]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[28]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[29]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[30]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[31]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.407 ; KEY[3]    ; core_one:c|counter[32]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.635      ; 8.301      ;
; 30.482 ; KEY[3]    ; core_one:c|command[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.488      ; 7.967      ;
; 30.482 ; KEY[3]    ; core_one:c|command[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.488      ; 7.967      ;
; 30.488 ; KEY[3]    ; core_one:c|command[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.484      ; 7.957      ;
; 30.854 ; KEY[3]    ; core_one:c|state.ST_REF   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.621      ; 7.840      ;
; 30.854 ; KEY[3]    ; core_one:c|state.ST_READ4 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.621      ; 7.840      ;
; 30.854 ; KEY[3]    ; core_one:c|state.ST_PREP1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.621      ; 7.840      ;
; 30.854 ; KEY[3]    ; core_one:c|state.ST_PREP2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.621      ; 7.840      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_POW   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_INIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_INIT3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_INIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_ACT   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_WRIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_WRIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_READ1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_READ2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|state.ST_READ3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
; 30.925 ; KEY[3]    ; core_one:c|command[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 2.597      ; 7.745      ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'a|altpll_component|pll|clk[1]'                                                                                                    ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 5.882 ; KEY[3]    ; core_one:c|state.ST_POW   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_INIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_INIT3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_INIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_ACT   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_WRIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_WRIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_READ1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_READ2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|state.ST_READ3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.882 ; KEY[3]    ; core_one:c|command[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.597      ; 7.745      ;
; 5.953 ; KEY[3]    ; core_one:c|state.ST_REF   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.621      ; 7.840      ;
; 5.953 ; KEY[3]    ; core_one:c|state.ST_READ4 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.621      ; 7.840      ;
; 5.953 ; KEY[3]    ; core_one:c|state.ST_PREP1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.621      ; 7.840      ;
; 5.953 ; KEY[3]    ; core_one:c|state.ST_PREP2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.621      ; 7.840      ;
; 6.385 ; KEY[3]    ; core_one:c|command[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.484      ; 7.957      ;
; 6.391 ; KEY[3]    ; core_one:c|command[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.488      ; 7.967      ;
; 6.391 ; KEY[3]    ; core_one:c|command[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.488      ; 7.967      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[24]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[25]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[26]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[27]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[28]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[29]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[30]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[31]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.400 ; KEY[3]    ; core_one:c|counter[32]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.635      ; 8.301      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[8]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[9]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[11]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[12]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[13]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[14]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[15]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[16]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[17]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[18]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[19]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[20]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[21]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[22]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[23]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.702 ; KEY[3]    ; core_one:c|counter[10]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.630      ; 8.598      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[4]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[5]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[6]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
; 6.723 ; KEY[3]    ; core_one:c|counter[7]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 2.625      ; 8.614      ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'a|altpll_component|pll|clk[1]'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[4]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[5]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[6]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[0]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[10]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[11]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[13]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|finish              ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|oe                  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|old_input           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|phase[0]            ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|phase[1]            ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[0]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[1]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[2]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][13] ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 6.150  ; 6.150  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 6.150  ; 6.150  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 5.672  ; 5.672  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 5.675  ; 5.675  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 6.039  ; 6.039  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 5.877  ; 5.877  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 5.885  ; 5.885  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 5.866  ; 5.866  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 5.969  ; 5.969  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 5.660  ; 5.660  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 5.995  ; 5.995  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 5.973  ; 5.973  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 5.883  ; 5.883  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 5.767  ; 5.767  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 6.064  ; 6.064  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 6.005  ; 6.005  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 5.986  ; 5.986  ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; 9.372  ; 9.372  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 8.412  ; 8.412  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 9.372  ; 9.372  ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 10.313 ; 10.313 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 9.922  ; 9.922  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 10.313 ; 10.313 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; -5.430 ; -5.430 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; -5.920 ; -5.920 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; -5.442 ; -5.442 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; -5.445 ; -5.445 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; -5.809 ; -5.809 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; -5.647 ; -5.647 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; -5.655 ; -5.655 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; -5.636 ; -5.636 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; -5.739 ; -5.739 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; -5.430 ; -5.430 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; -5.765 ; -5.765 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; -5.743 ; -5.743 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; -5.653 ; -5.653 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; -5.537 ; -5.537 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; -5.834 ; -5.834 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; -5.775 ; -5.775 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; -5.756 ; -5.756 ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; -6.772 ; -6.772 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -8.182 ; -8.182 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -6.772 ; -6.772 ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -6.359 ; -6.359 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -6.401 ; -6.401 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -6.359 ; -6.359 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -12.153 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -12.153 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 4.207   ; 4.207   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 4.085   ; 4.085   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 4.100   ; 4.100   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 4.101   ; 4.101   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 4.105   ; 4.105   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 3.828   ; 3.828   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 4.108   ; 4.108   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 3.784   ; 3.784   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 3.801   ; 3.801   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 3.812   ; 3.812   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 4.207   ; 4.207   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 4.712   ; 4.712   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 4.779   ; 4.779   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 4.175   ; 4.175   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 3.621   ; 3.621   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 3.835   ; 3.835   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 3.859   ; 3.859   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 3.626   ; 3.626   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 3.632   ; 3.632   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 3.823   ; 3.823   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 3.645   ; 3.645   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 4.151   ; 4.151   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 4.174   ; 4.174   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 3.670   ; 3.670   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 3.658   ; 3.658   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 4.160   ; 4.160   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 4.175   ; 4.175   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 3.937   ; 3.937   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 3.979   ; 3.979   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 3.941   ; 3.941   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 2.628   ; 2.628   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 7.478   ; 7.478   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 7.090   ; 7.090   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 6.687   ; 6.687   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 7.478   ; 7.478   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 10.578  ; 10.578  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 9.724   ; 9.724   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 8.503   ; 8.503   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 10.413  ; 10.413  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 8.350   ; 8.350   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 8.198   ; 8.198   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 9.094   ; 9.094   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 7.866   ; 7.866   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 10.578  ; 10.578  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 6.109   ; 6.109   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 6.145   ; 6.145   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 6.112   ; 6.112   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 6.171   ; 6.171   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 6.131   ; 6.131   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 5.930   ; 5.930   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 4.990   ; 4.990   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -12.153 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -12.153 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 3.784   ; 3.784   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 4.085   ; 4.085   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 4.100   ; 4.100   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 4.101   ; 4.101   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 4.105   ; 4.105   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 3.828   ; 3.828   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 4.108   ; 4.108   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 3.784   ; 3.784   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 3.801   ; 3.801   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 3.812   ; 3.812   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 3.897   ; 3.897   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 4.577   ; 4.577   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 4.700   ; 4.700   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 3.621   ; 3.621   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 3.621   ; 3.621   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 3.835   ; 3.835   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 3.859   ; 3.859   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 3.626   ; 3.626   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 3.632   ; 3.632   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 3.823   ; 3.823   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 3.645   ; 3.645   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 4.151   ; 4.151   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 4.174   ; 4.174   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 3.670   ; 3.670   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 3.658   ; 3.658   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 4.160   ; 4.160   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 4.175   ; 4.175   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 3.937   ; 3.937   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 3.979   ; 3.979   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 3.941   ; 3.941   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 2.628   ; 2.628   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 7.090   ; 7.090   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 6.687   ; 6.687   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 7.478   ; 7.478   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 4.990   ; 4.990   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 8.079   ; 8.079   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 6.717   ; 6.717   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 9.424   ; 9.424   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 7.271   ; 7.271   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 7.528   ; 7.528   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 8.511   ; 8.511   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 6.979   ; 6.979   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 9.487   ; 9.487   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 6.109   ; 6.109   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 6.145   ; 6.145   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 6.112   ; 6.112   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 6.171   ; 6.171   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 6.131   ; 6.131   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 5.930   ; 5.930   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 4.990   ; 4.990   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; DRAM_DQ[0]  ; HEX0[0]     ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; DRAM_DQ[0]  ; HEX0[2]     ;        ; 11.645 ; 11.645 ;        ;
; DRAM_DQ[0]  ; HEX0[3]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 11.909 ;        ;        ; 11.909 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 11.901 ;        ;        ; 11.901 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 11.569 ;        ;        ; 11.569 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 11.831 ; 11.831 ; 11.831 ; 11.831 ;
; DRAM_DQ[1]  ; HEX0[4]     ;        ; 11.808 ; 11.808 ;        ;
; DRAM_DQ[1]  ; HEX0[5]     ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 11.273 ;        ;        ; 11.273 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 11.288 ; 11.288 ; 11.288 ; 11.288 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 11.540 ; 11.540 ; 11.540 ; 11.540 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; DRAM_DQ[3]  ; HEX0[4]     ;        ; 12.779 ; 12.779 ;        ;
; DRAM_DQ[3]  ; HEX0[5]     ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 12.800 ; 12.800 ; 12.800 ; 12.800 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 12.328 ; 12.328 ; 12.328 ; 12.328 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; DRAM_DQ[4]  ; HEX1[2]     ;        ; 11.934 ; 11.934 ;        ;
; DRAM_DQ[4]  ; HEX1[3]     ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 12.095 ;        ;        ; 12.095 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 12.218 ;        ;        ; 12.218 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 12.207 ; 12.207 ; 12.207 ; 12.207 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 12.061 ; 12.061 ; 12.061 ; 12.061 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 11.833 ;        ;        ; 11.833 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[5]  ; HEX1[4]     ;        ; 11.967 ; 11.967 ;        ;
; DRAM_DQ[5]  ; HEX1[5]     ; 12.091 ; 12.091 ; 12.091 ; 12.091 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 12.038 ;        ;        ; 12.038 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 11.798 ; 11.798 ; 11.798 ; 11.798 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 11.935 ; 11.935 ; 11.935 ; 11.935 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 12.056 ; 12.056 ; 12.056 ; 12.056 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 12.660 ; 12.660 ; 12.660 ; 12.660 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 12.517 ; 12.517 ; 12.517 ; 12.517 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 12.293 ; 12.293 ; 12.293 ; 12.293 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 13.498 ; 13.498 ; 13.498 ; 13.498 ;
; DRAM_DQ[7]  ; HEX1[4]     ;        ; 12.425 ; 12.425 ;        ;
; DRAM_DQ[7]  ; HEX1[5]     ; 12.550 ; 12.550 ; 12.550 ; 12.550 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 13.338 ; 13.338 ; 13.338 ; 13.338 ;
; DRAM_DQ[8]  ; HEX2[2]     ;        ; 13.241 ; 13.241 ;        ;
; DRAM_DQ[8]  ; HEX2[3]     ; 13.345 ; 13.345 ; 13.345 ; 13.345 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 13.088 ;        ;        ; 13.088 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 13.045 ;        ;        ; 13.045 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 12.273 ; 12.273 ; 12.273 ; 12.273 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 12.193 ;        ;        ; 12.193 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 12.267 ; 12.267 ; 12.267 ; 12.267 ;
; DRAM_DQ[9]  ; HEX2[4]     ;        ; 12.024 ; 12.024 ;        ;
; DRAM_DQ[9]  ; HEX2[5]     ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 12.012 ; 12.012 ; 12.012 ; 12.012 ;
; DRAM_DQ[10] ; HEX2[0]     ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; DRAM_DQ[10] ; HEX2[1]     ; 12.373 ;        ;        ; 12.373 ;
; DRAM_DQ[10] ; HEX2[2]     ; 12.309 ; 12.309 ; 12.309 ; 12.309 ;
; DRAM_DQ[10] ; HEX2[3]     ; 12.384 ; 12.384 ; 12.384 ; 12.384 ;
; DRAM_DQ[10] ; HEX2[4]     ; 12.124 ; 12.124 ; 12.124 ; 12.124 ;
; DRAM_DQ[10] ; HEX2[5]     ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; DRAM_DQ[10] ; HEX2[6]     ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; DRAM_DQ[11] ; HEX2[0]     ; 12.050 ; 12.050 ; 12.050 ; 12.050 ;
; DRAM_DQ[11] ; HEX2[1]     ; 12.054 ; 12.054 ; 12.054 ; 12.054 ;
; DRAM_DQ[11] ; HEX2[2]     ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; DRAM_DQ[11] ; HEX2[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; DRAM_DQ[11] ; HEX2[4]     ;        ; 11.805 ; 11.805 ;        ;
; DRAM_DQ[11] ; HEX2[5]     ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; DRAM_DQ[11] ; HEX2[6]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; DRAM_DQ[12] ; HEX3[0]     ; 13.848 ; 13.848 ; 13.848 ; 13.848 ;
; DRAM_DQ[12] ; HEX3[1]     ; 13.692 ; 13.692 ; 13.692 ; 13.692 ;
; DRAM_DQ[12] ; HEX3[2]     ;        ; 13.708 ; 13.708 ;        ;
; DRAM_DQ[12] ; HEX3[3]     ; 13.689 ; 13.689 ; 13.689 ; 13.689 ;
; DRAM_DQ[12] ; HEX3[4]     ; 13.737 ;        ;        ; 13.737 ;
; DRAM_DQ[12] ; HEX3[5]     ; 13.942 ;        ;        ; 13.942 ;
; DRAM_DQ[12] ; HEX3[6]     ; 13.955 ; 13.955 ; 13.955 ; 13.955 ;
; DRAM_DQ[13] ; HEX3[0]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; DRAM_DQ[13] ; HEX3[1]     ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; DRAM_DQ[13] ; HEX3[2]     ; 12.166 ;        ;        ; 12.166 ;
; DRAM_DQ[13] ; HEX3[3]     ; 12.126 ; 12.126 ; 12.126 ; 12.126 ;
; DRAM_DQ[13] ; HEX3[4]     ;        ; 12.166 ; 12.166 ;        ;
; DRAM_DQ[13] ; HEX3[5]     ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; DRAM_DQ[13] ; HEX3[6]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; DRAM_DQ[14] ; HEX3[0]     ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; DRAM_DQ[14] ; HEX3[1]     ; 11.996 ;        ;        ; 11.996 ;
; DRAM_DQ[14] ; HEX3[2]     ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; DRAM_DQ[14] ; HEX3[3]     ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; DRAM_DQ[14] ; HEX3[4]     ; 12.034 ; 12.034 ; 12.034 ; 12.034 ;
; DRAM_DQ[14] ; HEX3[5]     ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; DRAM_DQ[14] ; HEX3[6]     ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; DRAM_DQ[15] ; HEX3[0]     ; 13.204 ; 13.204 ; 13.204 ; 13.204 ;
; DRAM_DQ[15] ; HEX3[1]     ; 13.045 ; 13.045 ; 13.045 ; 13.045 ;
; DRAM_DQ[15] ; HEX3[2]     ; 13.090 ; 13.090 ; 13.090 ; 13.090 ;
; DRAM_DQ[15] ; HEX3[3]     ; 13.044 ; 13.044 ; 13.044 ; 13.044 ;
; DRAM_DQ[15] ; HEX3[4]     ;        ; 13.080 ; 13.080 ;        ;
; DRAM_DQ[15] ; HEX3[5]     ; 13.286 ; 13.286 ; 13.286 ; 13.286 ;
; DRAM_DQ[15] ; HEX3[6]     ; 13.305 ; 13.305 ; 13.305 ; 13.305 ;
; SW[16]      ; HEX0[0]     ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; SW[16]      ; HEX0[1]     ; 14.414 ; 14.414 ; 14.414 ; 14.414 ;
; SW[16]      ; HEX0[2]     ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; SW[16]      ; HEX0[3]     ; 14.678 ; 14.678 ; 14.678 ; 14.678 ;
; SW[16]      ; HEX0[4]     ; 14.085 ; 14.656 ; 14.656 ; 14.085 ;
; SW[16]      ; HEX0[5]     ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; SW[16]      ; HEX0[6]     ; 14.677 ; 14.677 ; 14.677 ; 14.677 ;
; SW[16]      ; HEX1[0]     ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; SW[16]      ; HEX1[1]     ; 14.454 ; 14.454 ; 14.454 ; 14.454 ;
; SW[16]      ; HEX1[2]     ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; SW[16]      ; HEX1[3]     ; 15.435 ; 15.435 ; 15.435 ; 15.435 ;
; SW[16]      ; HEX1[4]     ; 14.121 ; 14.362 ; 14.362 ; 14.121 ;
; SW[16]      ; HEX1[5]     ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; SW[16]      ; HEX1[6]     ; 14.302 ; 14.302 ; 14.302 ; 14.302 ;
; SW[16]      ; HEX2[0]     ; 15.462 ; 15.462 ; 15.462 ; 15.462 ;
; SW[16]      ; HEX2[1]     ; 15.464 ; 15.464 ; 15.464 ; 15.464 ;
; SW[16]      ; HEX2[2]     ; 14.688 ; 15.367 ; 15.367 ; 14.688 ;
; SW[16]      ; HEX2[3]     ; 15.471 ; 15.471 ; 15.471 ; 15.471 ;
; SW[16]      ; HEX2[4]     ; 15.214 ; 14.535 ; 14.535 ; 15.214 ;
; SW[16]      ; HEX2[5]     ; 15.171 ; 14.492 ; 14.492 ; 15.171 ;
; SW[16]      ; HEX2[6]     ; 15.203 ; 15.203 ; 15.203 ; 15.203 ;
; SW[16]      ; HEX3[0]     ; 15.504 ; 15.504 ; 15.504 ; 15.504 ;
; SW[16]      ; HEX3[1]     ; 15.348 ; 15.348 ; 15.348 ; 15.348 ;
; SW[16]      ; HEX3[2]     ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; SW[16]      ; HEX3[3]     ; 15.345 ; 15.345 ; 15.345 ; 15.345 ;
; SW[16]      ; HEX3[4]     ; 15.393 ; 15.393 ; 15.393 ; 15.393 ;
; SW[16]      ; HEX3[5]     ; 15.598 ; 15.598 ; 15.598 ; 15.598 ;
; SW[16]      ; HEX3[6]     ; 15.611 ; 15.611 ; 15.611 ; 15.611 ;
; SW[16]      ; HEX4[0]     ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; SW[16]      ; HEX4[1]     ; 14.694 ; 14.694 ; 14.694 ; 14.694 ;
; SW[16]      ; HEX4[2]     ; 14.670 ; 14.670 ; 14.670 ; 14.670 ;
; SW[16]      ; HEX4[3]     ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; SW[16]      ; HEX4[4]     ; 14.409 ; 14.409 ; 14.409 ; 14.409 ;
; SW[16]      ; HEX4[5]     ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; SW[16]      ; HEX4[6]     ; 14.570 ; 14.570 ; 14.570 ; 14.570 ;
; SW[16]      ; HEX5[0]     ; 15.530 ; 15.530 ; 15.530 ; 15.530 ;
; SW[16]      ; HEX5[1]     ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; SW[16]      ; HEX5[2]     ; 15.611 ; 15.611 ; 15.611 ; 15.611 ;
; SW[16]      ; HEX5[3]     ; 15.553 ; 15.553 ; 15.553 ; 15.553 ;
; SW[16]      ; HEX5[4]     ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SW[16]      ; HEX5[5]     ; 15.590 ; 15.590 ; 15.590 ; 15.590 ;
; SW[16]      ; HEX5[6]     ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; SW[16]      ; HEX6[0]     ; 14.536 ; 14.536 ; 14.536 ; 14.536 ;
; SW[16]      ; HEX6[1]     ; 14.481 ; 14.481 ; 14.481 ; 14.481 ;
; SW[16]      ; HEX6[2]     ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; SW[16]      ; HEX6[3]     ; 15.056 ; 15.056 ; 15.056 ; 15.056 ;
; SW[16]      ; HEX6[4]     ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; SW[16]      ; HEX6[5]     ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; SW[16]      ; HEX6[6]     ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; SW[16]      ; HEX7[0]     ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; SW[16]      ; HEX7[1]     ; 15.753 ; 15.753 ; 15.753 ; 15.753 ;
; SW[16]      ; HEX7[2]     ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; SW[16]      ; HEX7[3]     ; 15.898 ; 15.898 ; 15.898 ; 15.898 ;
; SW[16]      ; HEX7[4]     ; 15.893 ; 15.893 ; 15.893 ; 15.893 ;
; SW[16]      ; HEX7[5]     ; 16.027 ; 16.027 ; 16.027 ; 16.027 ;
; SW[16]      ; HEX7[6]     ; 15.788 ; 15.788 ; 15.788 ; 15.788 ;
; SW[16]      ; LEDG[2]     ; 12.250 ; 12.250 ; 12.250 ; 12.250 ;
; SW[17]      ; HEX0[0]     ; 13.810 ; 13.810 ; 13.810 ; 13.810 ;
; SW[17]      ; HEX0[1]     ; 13.808 ; 13.808 ; 13.808 ; 13.808 ;
; SW[17]      ; HEX0[2]     ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; SW[17]      ; HEX0[3]     ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; SW[17]      ; HEX0[4]     ; 14.050 ; 14.050 ; 14.050 ; 14.050 ;
; SW[17]      ; HEX0[5]     ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SW[17]      ; HEX0[6]     ; 14.071 ; 14.071 ; 14.071 ; 14.071 ;
; SW[17]      ; HEX1[0]     ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; SW[17]      ; HEX1[1]     ; 14.248 ; 14.248 ; 14.248 ; 14.248 ;
; SW[17]      ; HEX1[2]     ; 14.008 ; 14.008 ; 14.008 ; 14.008 ;
; SW[17]      ; HEX1[3]     ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
; SW[17]      ; HEX1[4]     ; 14.145 ; 14.145 ; 14.145 ; 14.145 ;
; SW[17]      ; HEX1[5]     ; 14.266 ; 14.266 ; 14.266 ; 14.266 ;
; SW[17]      ; HEX1[6]     ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; SW[17]      ; HEX2[0]     ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; SW[17]      ; HEX2[1]     ; 15.789 ; 15.789 ; 15.789 ; 15.789 ;
; SW[17]      ; HEX2[2]     ; 15.692 ; 15.692 ; 15.692 ; 15.692 ;
; SW[17]      ; HEX2[3]     ; 15.796 ; 15.796 ; 15.796 ; 15.796 ;
; SW[17]      ; HEX2[4]     ; 15.539 ; 15.539 ; 15.539 ; 15.539 ;
; SW[17]      ; HEX2[5]     ; 15.496 ; 15.496 ; 15.496 ; 15.496 ;
; SW[17]      ; HEX2[6]     ; 15.528 ; 15.528 ; 15.528 ; 15.528 ;
; SW[17]      ; HEX3[0]     ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; SW[17]      ; HEX3[1]     ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; SW[17]      ; HEX3[2]     ; 15.754 ; 15.095 ; 15.095 ; 15.754 ;
; SW[17]      ; HEX3[3]     ; 15.735 ; 15.735 ; 15.735 ; 15.735 ;
; SW[17]      ; HEX3[4]     ; 15.124 ; 15.783 ; 15.783 ; 15.124 ;
; SW[17]      ; HEX3[5]     ; 15.329 ; 15.988 ; 15.988 ; 15.329 ;
; SW[17]      ; HEX3[6]     ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; SW[17]      ; HEX4[0]     ; 14.815 ; 14.815 ; 14.815 ; 14.815 ;
; SW[17]      ; HEX4[1]     ; 14.940 ; 14.940 ; 14.940 ; 14.940 ;
; SW[17]      ; HEX4[2]     ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; SW[17]      ; HEX4[3]     ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; SW[17]      ; HEX4[4]     ; 14.451 ; 14.659 ; 14.659 ; 14.451 ;
; SW[17]      ; HEX4[5]     ; 14.670 ; 14.670 ; 14.670 ; 14.670 ;
; SW[17]      ; HEX4[6]     ; 14.830 ; 14.830 ; 14.830 ; 14.830 ;
; SW[17]      ; HEX5[0]     ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; SW[17]      ; HEX5[1]     ; 15.904 ; 15.904 ; 15.904 ; 15.904 ;
; SW[17]      ; HEX5[2]     ; 16.002 ; 16.002 ; 16.002 ; 16.002 ;
; SW[17]      ; HEX5[3]     ; 15.944 ; 15.944 ; 15.944 ; 15.944 ;
; SW[17]      ; HEX5[4]     ; 15.955 ; 15.955 ; 15.955 ; 15.955 ;
; SW[17]      ; HEX5[5]     ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; SW[17]      ; HEX5[6]     ; 15.959 ; 15.959 ; 15.959 ; 15.959 ;
; SW[17]      ; HEX6[0]     ; 14.631 ; 14.631 ; 14.631 ; 14.631 ;
; SW[17]      ; HEX6[1]     ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; SW[17]      ; HEX6[2]     ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; SW[17]      ; HEX6[3]     ; 14.953 ; 14.953 ; 14.953 ; 14.953 ;
; SW[17]      ; HEX6[4]     ; 14.531 ; 14.531 ; 14.531 ; 14.531 ;
; SW[17]      ; HEX6[5]     ; 14.954 ; 14.954 ; 14.954 ; 14.954 ;
; SW[17]      ; HEX6[6]     ; 14.982 ; 14.982 ; 14.982 ; 14.982 ;
; SW[17]      ; HEX7[0]     ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SW[17]      ; HEX7[1]     ; 15.596 ; 15.596 ; 15.596 ; 15.596 ;
; SW[17]      ; HEX7[2]     ; 15.844 ; 15.844 ; 15.844 ; 15.844 ;
; SW[17]      ; HEX7[3]     ; 15.741 ; 15.741 ; 15.741 ; 15.741 ;
; SW[17]      ; HEX7[4]     ; 15.736 ; 15.736 ; 15.736 ; 15.736 ;
; SW[17]      ; HEX7[5]     ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; SW[17]      ; HEX7[6]     ; 15.631 ; 15.631 ; 15.631 ; 15.631 ;
; SW[17]      ; LEDG[2]     ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; DRAM_DQ[0]  ; HEX0[0]     ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; DRAM_DQ[0]  ; HEX0[2]     ;        ; 11.645 ; 11.645 ;        ;
; DRAM_DQ[0]  ; HEX0[3]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 11.909 ;        ;        ; 11.909 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 11.901 ;        ;        ; 11.901 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 11.569 ;        ;        ; 11.569 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 11.831 ; 11.831 ; 11.831 ; 11.831 ;
; DRAM_DQ[1]  ; HEX0[4]     ;        ; 11.808 ; 11.808 ;        ;
; DRAM_DQ[1]  ; HEX0[5]     ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 11.273 ;        ;        ; 11.273 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 11.288 ; 11.288 ; 11.288 ; 11.288 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 11.540 ; 11.540 ; 11.540 ; 11.540 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; DRAM_DQ[3]  ; HEX0[4]     ;        ; 12.779 ; 12.779 ;        ;
; DRAM_DQ[3]  ; HEX0[5]     ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 12.800 ; 12.800 ; 12.800 ; 12.800 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 12.328 ; 12.328 ; 12.328 ; 12.328 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; DRAM_DQ[4]  ; HEX1[2]     ;        ; 11.934 ; 11.934 ;        ;
; DRAM_DQ[4]  ; HEX1[3]     ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 12.095 ;        ;        ; 12.095 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 12.218 ;        ;        ; 12.218 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 12.207 ; 12.207 ; 12.207 ; 12.207 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 12.061 ; 12.061 ; 12.061 ; 12.061 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 11.833 ;        ;        ; 11.833 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[5]  ; HEX1[4]     ;        ; 11.967 ; 11.967 ;        ;
; DRAM_DQ[5]  ; HEX1[5]     ; 12.091 ; 12.091 ; 12.091 ; 12.091 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 12.038 ;        ;        ; 12.038 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 11.798 ; 11.798 ; 11.798 ; 11.798 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 11.935 ; 11.935 ; 11.935 ; 11.935 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 12.056 ; 12.056 ; 12.056 ; 12.056 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 12.660 ; 12.660 ; 12.660 ; 12.660 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 12.517 ; 12.517 ; 12.517 ; 12.517 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 12.293 ; 12.293 ; 12.293 ; 12.293 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 13.498 ; 13.498 ; 13.498 ; 13.498 ;
; DRAM_DQ[7]  ; HEX1[4]     ;        ; 12.425 ; 12.425 ;        ;
; DRAM_DQ[7]  ; HEX1[5]     ; 12.550 ; 12.550 ; 12.550 ; 12.550 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 13.338 ; 13.338 ; 13.338 ; 13.338 ;
; DRAM_DQ[8]  ; HEX2[2]     ;        ; 13.241 ; 13.241 ;        ;
; DRAM_DQ[8]  ; HEX2[3]     ; 13.345 ; 13.345 ; 13.345 ; 13.345 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 13.088 ;        ;        ; 13.088 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 13.045 ;        ;        ; 13.045 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 12.273 ; 12.273 ; 12.273 ; 12.273 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 12.193 ;        ;        ; 12.193 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 12.267 ; 12.267 ; 12.267 ; 12.267 ;
; DRAM_DQ[9]  ; HEX2[4]     ;        ; 12.024 ; 12.024 ;        ;
; DRAM_DQ[9]  ; HEX2[5]     ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 12.012 ; 12.012 ; 12.012 ; 12.012 ;
; DRAM_DQ[10] ; HEX2[0]     ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; DRAM_DQ[10] ; HEX2[1]     ; 12.373 ;        ;        ; 12.373 ;
; DRAM_DQ[10] ; HEX2[2]     ; 12.309 ; 12.309 ; 12.309 ; 12.309 ;
; DRAM_DQ[10] ; HEX2[3]     ; 12.384 ; 12.384 ; 12.384 ; 12.384 ;
; DRAM_DQ[10] ; HEX2[4]     ; 12.124 ; 12.124 ; 12.124 ; 12.124 ;
; DRAM_DQ[10] ; HEX2[5]     ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; DRAM_DQ[10] ; HEX2[6]     ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; DRAM_DQ[11] ; HEX2[0]     ; 12.050 ; 12.050 ; 12.050 ; 12.050 ;
; DRAM_DQ[11] ; HEX2[1]     ; 12.054 ; 12.054 ; 12.054 ; 12.054 ;
; DRAM_DQ[11] ; HEX2[2]     ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; DRAM_DQ[11] ; HEX2[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; DRAM_DQ[11] ; HEX2[4]     ;        ; 11.805 ; 11.805 ;        ;
; DRAM_DQ[11] ; HEX2[5]     ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; DRAM_DQ[11] ; HEX2[6]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; DRAM_DQ[12] ; HEX3[0]     ; 13.848 ; 13.848 ; 13.848 ; 13.848 ;
; DRAM_DQ[12] ; HEX3[1]     ; 13.692 ; 13.692 ; 13.692 ; 13.692 ;
; DRAM_DQ[12] ; HEX3[2]     ;        ; 13.708 ; 13.708 ;        ;
; DRAM_DQ[12] ; HEX3[3]     ; 13.689 ; 13.689 ; 13.689 ; 13.689 ;
; DRAM_DQ[12] ; HEX3[4]     ; 13.737 ;        ;        ; 13.737 ;
; DRAM_DQ[12] ; HEX3[5]     ; 13.942 ;        ;        ; 13.942 ;
; DRAM_DQ[12] ; HEX3[6]     ; 13.955 ; 13.955 ; 13.955 ; 13.955 ;
; DRAM_DQ[13] ; HEX3[0]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; DRAM_DQ[13] ; HEX3[1]     ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; DRAM_DQ[13] ; HEX3[2]     ; 12.166 ;        ;        ; 12.166 ;
; DRAM_DQ[13] ; HEX3[3]     ; 12.126 ; 12.126 ; 12.126 ; 12.126 ;
; DRAM_DQ[13] ; HEX3[4]     ;        ; 12.166 ; 12.166 ;        ;
; DRAM_DQ[13] ; HEX3[5]     ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; DRAM_DQ[13] ; HEX3[6]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; DRAM_DQ[14] ; HEX3[0]     ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; DRAM_DQ[14] ; HEX3[1]     ; 11.996 ;        ;        ; 11.996 ;
; DRAM_DQ[14] ; HEX3[2]     ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; DRAM_DQ[14] ; HEX3[3]     ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; DRAM_DQ[14] ; HEX3[4]     ; 12.034 ; 12.034 ; 12.034 ; 12.034 ;
; DRAM_DQ[14] ; HEX3[5]     ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; DRAM_DQ[14] ; HEX3[6]     ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; DRAM_DQ[15] ; HEX3[0]     ; 13.204 ; 13.204 ; 13.204 ; 13.204 ;
; DRAM_DQ[15] ; HEX3[1]     ; 13.045 ; 13.045 ; 13.045 ; 13.045 ;
; DRAM_DQ[15] ; HEX3[2]     ; 13.090 ; 13.090 ; 13.090 ; 13.090 ;
; DRAM_DQ[15] ; HEX3[3]     ; 13.044 ; 13.044 ; 13.044 ; 13.044 ;
; DRAM_DQ[15] ; HEX3[4]     ;        ; 13.080 ; 13.080 ;        ;
; DRAM_DQ[15] ; HEX3[5]     ; 13.286 ; 13.286 ; 13.286 ; 13.286 ;
; DRAM_DQ[15] ; HEX3[6]     ; 13.305 ; 13.305 ; 13.305 ; 13.305 ;
; SW[16]      ; HEX0[0]     ; 12.454 ; 12.454 ; 12.454 ; 12.454 ;
; SW[16]      ; HEX0[1]     ; 12.422 ; 12.422 ; 12.422 ; 12.422 ;
; SW[16]      ; HEX0[2]     ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; SW[16]      ; HEX0[3]     ; 12.693 ; 12.693 ; 12.693 ; 12.693 ;
; SW[16]      ; HEX0[4]     ; 12.695 ; 12.695 ; 12.695 ; 12.695 ;
; SW[16]      ; HEX0[5]     ; 12.687 ; 12.687 ; 12.687 ; 12.687 ;
; SW[16]      ; HEX0[6]     ; 12.691 ; 12.691 ; 12.691 ; 12.691 ;
; SW[16]      ; HEX1[0]     ; 12.843 ; 12.843 ; 12.843 ; 12.843 ;
; SW[16]      ; HEX1[1]     ; 12.697 ; 12.697 ; 12.697 ; 12.697 ;
; SW[16]      ; HEX1[2]     ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
; SW[16]      ; HEX1[3]     ; 13.713 ; 13.713 ; 13.713 ; 13.713 ;
; SW[16]      ; HEX1[4]     ; 12.603 ; 12.603 ; 12.603 ; 12.603 ;
; SW[16]      ; HEX1[5]     ; 12.727 ; 12.727 ; 12.727 ; 12.727 ;
; SW[16]      ; HEX1[6]     ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; SW[16]      ; HEX2[0]     ; 13.184 ; 13.184 ; 13.184 ; 13.184 ;
; SW[16]      ; HEX2[1]     ; 13.188 ; 13.188 ; 13.188 ; 13.188 ;
; SW[16]      ; HEX2[2]     ; 13.124 ; 13.124 ; 13.124 ; 13.124 ;
; SW[16]      ; HEX2[3]     ; 13.200 ; 13.200 ; 13.200 ; 13.200 ;
; SW[16]      ; HEX2[4]     ; 12.939 ; 12.939 ; 12.939 ; 12.939 ;
; SW[16]      ; HEX2[5]     ; 12.897 ; 12.897 ; 12.897 ; 12.897 ;
; SW[16]      ; HEX2[6]     ; 12.923 ; 12.923 ; 12.923 ; 12.923 ;
; SW[16]      ; HEX3[0]     ; 13.138 ; 13.138 ; 13.138 ; 13.138 ;
; SW[16]      ; HEX3[1]     ; 12.979 ; 12.979 ; 12.979 ; 12.979 ;
; SW[16]      ; HEX3[2]     ; 13.024 ; 13.024 ; 13.024 ; 13.024 ;
; SW[16]      ; HEX3[3]     ; 12.978 ; 12.978 ; 12.978 ; 12.978 ;
; SW[16]      ; HEX3[4]     ; 13.089 ; 13.014 ; 13.014 ; 13.089 ;
; SW[16]      ; HEX3[5]     ; 13.220 ; 13.220 ; 13.220 ; 13.220 ;
; SW[16]      ; HEX3[6]     ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; SW[16]      ; HEX4[0]     ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; SW[16]      ; HEX4[1]     ; 11.268 ; 11.268 ; 11.268 ; 11.268 ;
; SW[16]      ; HEX4[2]     ; 11.272 ; 11.272 ; 11.272 ; 11.272 ;
; SW[16]      ; HEX4[3]     ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; SW[16]      ; HEX4[4]     ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; SW[16]      ; HEX4[5]     ; 10.993 ; 10.993 ; 10.993 ; 10.993 ;
; SW[16]      ; HEX4[6]     ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; SW[16]      ; HEX5[0]     ; 11.417 ; 11.417 ; 11.417 ; 11.417 ;
; SW[16]      ; HEX5[1]     ; 11.401 ; 11.401 ; 11.401 ; 11.401 ;
; SW[16]      ; HEX5[2]     ; 11.491 ; 11.491 ; 11.491 ; 11.491 ;
; SW[16]      ; HEX5[3]     ; 11.425 ; 11.425 ; 11.425 ; 11.425 ;
; SW[16]      ; HEX5[4]     ; 11.450 ; 11.450 ; 11.450 ; 11.450 ;
; SW[16]      ; HEX5[5]     ; 11.481 ; 11.481 ; 11.481 ; 11.481 ;
; SW[16]      ; HEX5[6]     ; 11.455 ; 11.455 ; 11.455 ; 11.455 ;
; SW[16]      ; HEX6[0]     ; 12.838 ; 12.838 ; 12.838 ; 12.838 ;
; SW[16]      ; HEX6[1]     ; 12.781 ; 12.781 ; 12.781 ; 12.781 ;
; SW[16]      ; HEX6[2]     ; 12.793 ; 12.793 ; 12.793 ; 12.793 ;
; SW[16]      ; HEX6[3]     ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; SW[16]      ; HEX6[4]     ; 12.611 ; 12.611 ; 12.611 ; 12.611 ;
; SW[16]      ; HEX6[5]     ; 13.000 ; 13.000 ; 13.000 ; 13.000 ;
; SW[16]      ; HEX6[6]     ; 13.032 ; 13.032 ; 13.032 ; 13.032 ;
; SW[16]      ; HEX7[0]     ; 13.033 ; 13.033 ; 13.033 ; 13.033 ;
; SW[16]      ; HEX7[1]     ; 13.066 ; 13.066 ; 13.066 ; 13.066 ;
; SW[16]      ; HEX7[2]     ; 13.310 ; 13.310 ; 13.310 ; 13.310 ;
; SW[16]      ; HEX7[3]     ; 13.207 ; 13.207 ; 13.207 ; 13.207 ;
; SW[16]      ; HEX7[4]     ; 13.203 ; 13.203 ; 13.203 ; 13.203 ;
; SW[16]      ; HEX7[5]     ; 13.337 ; 13.337 ; 13.337 ; 13.337 ;
; SW[16]      ; HEX7[6]     ; 13.103 ; 13.103 ; 13.103 ; 13.103 ;
; SW[16]      ; LEDG[2]     ; 12.250 ; 12.250 ; 12.250 ; 12.250 ;
; SW[17]      ; HEX0[0]     ; 12.488 ; 12.488 ; 12.488 ; 12.488 ;
; SW[17]      ; HEX0[1]     ; 12.456 ; 12.456 ; 12.456 ; 12.456 ;
; SW[17]      ; HEX0[2]     ; 12.465 ; 12.465 ; 12.465 ; 12.465 ;
; SW[17]      ; HEX0[3]     ; 12.727 ; 12.727 ; 12.727 ; 12.727 ;
; SW[17]      ; HEX0[4]     ; 12.729 ; 12.729 ; 12.729 ; 12.729 ;
; SW[17]      ; HEX0[5]     ; 12.721 ; 12.721 ; 12.721 ; 12.721 ;
; SW[17]      ; HEX0[6]     ; 12.725 ; 12.725 ; 12.725 ; 12.725 ;
; SW[17]      ; HEX1[0]     ; 13.307 ; 13.307 ; 13.307 ; 13.307 ;
; SW[17]      ; HEX1[1]     ; 13.161 ; 13.161 ; 13.161 ; 13.161 ;
; SW[17]      ; HEX1[2]     ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; SW[17]      ; HEX1[3]     ; 14.177 ; 14.177 ; 14.177 ; 14.177 ;
; SW[17]      ; HEX1[4]     ; 13.063 ; 13.063 ; 13.063 ; 13.063 ;
; SW[17]      ; HEX1[5]     ; 13.184 ; 13.184 ; 13.184 ; 13.184 ;
; SW[17]      ; HEX1[6]     ; 13.004 ; 13.004 ; 13.004 ; 13.004 ;
; SW[17]      ; HEX2[0]     ; 13.572 ; 13.572 ; 13.572 ; 13.572 ;
; SW[17]      ; HEX2[1]     ; 13.576 ; 13.576 ; 13.576 ; 13.576 ;
; SW[17]      ; HEX2[2]     ; 13.512 ; 13.512 ; 13.512 ; 13.512 ;
; SW[17]      ; HEX2[3]     ; 13.588 ; 13.588 ; 13.588 ; 13.588 ;
; SW[17]      ; HEX2[4]     ; 13.327 ; 13.327 ; 13.327 ; 13.327 ;
; SW[17]      ; HEX2[5]     ; 13.285 ; 13.285 ; 13.285 ; 13.285 ;
; SW[17]      ; HEX2[6]     ; 13.311 ; 13.311 ; 13.311 ; 13.311 ;
; SW[17]      ; HEX3[0]     ; 13.297 ; 13.297 ; 13.297 ; 13.297 ;
; SW[17]      ; HEX3[1]     ; 13.139 ; 13.487 ; 13.487 ; 13.139 ;
; SW[17]      ; HEX3[2]     ; 13.182 ; 13.182 ; 13.182 ; 13.182 ;
; SW[17]      ; HEX3[3]     ; 13.137 ; 13.137 ; 13.137 ; 13.137 ;
; SW[17]      ; HEX3[4]     ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; SW[17]      ; HEX3[5]     ; 13.383 ; 13.383 ; 13.383 ; 13.383 ;
; SW[17]      ; HEX3[6]     ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; SW[17]      ; HEX4[0]     ; 11.070 ; 11.070 ; 11.070 ; 11.070 ;
; SW[17]      ; HEX4[1]     ; 11.195 ; 11.195 ; 11.195 ; 11.195 ;
; SW[17]      ; HEX4[2]     ; 11.199 ; 11.199 ; 11.199 ; 11.199 ;
; SW[17]      ; HEX4[3]     ; 10.901 ; 10.901 ; 10.901 ; 10.901 ;
; SW[17]      ; HEX4[4]     ; 10.910 ; 10.910 ; 10.910 ; 10.910 ;
; SW[17]      ; HEX4[5]     ; 10.920 ; 10.920 ; 10.920 ; 10.920 ;
; SW[17]      ; HEX4[6]     ; 11.070 ; 11.070 ; 11.070 ; 11.070 ;
; SW[17]      ; HEX5[0]     ; 11.996 ; 11.996 ; 11.996 ; 11.996 ;
; SW[17]      ; HEX5[1]     ; 11.980 ; 11.980 ; 11.980 ; 11.980 ;
; SW[17]      ; HEX5[2]     ; 12.070 ; 12.070 ; 12.070 ; 12.070 ;
; SW[17]      ; HEX5[3]     ; 12.004 ; 12.004 ; 12.004 ; 12.004 ;
; SW[17]      ; HEX5[4]     ; 12.029 ; 12.029 ; 12.029 ; 12.029 ;
; SW[17]      ; HEX5[5]     ; 12.060 ; 12.060 ; 12.060 ; 12.060 ;
; SW[17]      ; HEX5[6]     ; 12.034 ; 12.034 ; 12.034 ; 12.034 ;
; SW[17]      ; HEX6[0]     ; 13.393 ; 13.393 ; 13.393 ; 13.393 ;
; SW[17]      ; HEX6[1]     ; 13.338 ; 13.338 ; 13.338 ; 13.338 ;
; SW[17]      ; HEX6[2]     ; 13.347 ; 13.347 ; 13.347 ; 13.347 ;
; SW[17]      ; HEX6[3]     ; 13.570 ; 13.570 ; 13.570 ; 13.570 ;
; SW[17]      ; HEX6[4]     ; 13.181 ; 13.181 ; 13.181 ; 13.181 ;
; SW[17]      ; HEX6[5]     ; 13.570 ; 13.570 ; 13.570 ; 13.570 ;
; SW[17]      ; HEX6[6]     ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; SW[17]      ; HEX7[0]     ; 13.424 ; 13.424 ; 13.424 ; 13.424 ;
; SW[17]      ; HEX7[1]     ; 13.457 ; 13.457 ; 13.457 ; 13.457 ;
; SW[17]      ; HEX7[2]     ; 13.701 ; 13.701 ; 13.701 ; 13.701 ;
; SW[17]      ; HEX7[3]     ; 13.598 ; 13.598 ; 13.598 ; 13.598 ;
; SW[17]      ; HEX7[4]     ; 13.594 ; 13.594 ; 13.594 ; 13.594 ;
; SW[17]      ; HEX7[5]     ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; SW[17]      ; HEX7[6]     ; 13.494 ; 13.494 ; 13.494 ; 13.494 ;
; SW[17]      ; LEDG[2]     ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
+-------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+--------------+------------+-------+------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 3.844 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 3.844 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 3.874 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 3.874 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 3.886 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 3.914 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 3.914 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 3.924 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 3.924 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 4.175 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+-------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                           ;
+--------------+------------+-------+------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+--------------+------------+-------+------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 3.844 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 3.844 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 3.874 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 3.874 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 3.873 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 3.886 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 3.916 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 3.914 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 3.914 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 3.924 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 3.924 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 4.175 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 3.844     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 3.844     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 3.874     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 3.874     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 3.886     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 3.914     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 3.914     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 3.924     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 3.924     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 4.175     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                   ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 3.844     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 3.844     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 3.874     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 3.874     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 3.873     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 3.886     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 3.916     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 3.914     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 3.914     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 3.924     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 3.924     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 4.175     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+-------------------------------+


+--------------------------------------------------------+
; Fast Model Setup Summary                               ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; 2.356  ; 0.000         ;
; a|altpll_component|pll|clk[0] ; 15.438 ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; a|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; a|altpll_component|pll|clk[0] ; 3.081 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Recovery Summary                            ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; 32.847 ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Removal Summary                            ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; a|altpll_component|pll|clk[1] ; 3.680 ; 0.000         ;
+-------------------------------+-------+---------------+


+--------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                 ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; a|altpll_component|pll|clk[1] ; 17.518 ; 0.000         ;
; CLOCK_27                      ; 18.518 ; 0.000         ;
+-------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'a|altpll_component|pll|clk[1]'                                                                                                                        ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 2.356  ; core_one:c|command[0] ; DRAM_ADDR[10]                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -1.675     ; 1.969      ;
; 3.060  ; core_one:c|command[1] ; DRAM_WE_N                      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -1.563     ; 1.377      ;
; 3.077  ; core_one:c|command[2] ; DRAM_CAS_N                     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -1.566     ; 1.357      ;
; 3.077  ; core_one:c|command[3] ; DRAM_RAS_N                     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 5.000        ; -1.566     ; 1.357      ;
; 32.459 ; KEY[3]                ; Teste_1:t1|read_value_r[1][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.671      ; 5.281      ;
; 32.461 ; KEY[3]                ; Teste_1:t1|read_value_r[0][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.672      ; 5.280      ;
; 32.487 ; KEY[3]                ; core_one:c|az_addr_r[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.666      ; 5.248      ;
; 32.487 ; KEY[3]                ; core_one:c|az_addr_r[3]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.666      ; 5.248      ;
; 32.487 ; KEY[3]                ; core_one:c|az_addr_r[16]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.666      ; 5.248      ;
; 32.487 ; KEY[3]                ; core_one:c|az_addr_r[18]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.666      ; 5.248      ;
; 32.487 ; KEY[3]                ; core_one:c|az_addr_r[19]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.666      ; 5.248      ;
; 32.591 ; KEY[3]                ; core_one:c|za_data_r[8]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.684      ; 5.162      ;
; 32.591 ; KEY[3]                ; core_one:c|za_data_r[12]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.684      ; 5.162      ;
; 32.591 ; KEY[3]                ; core_one:c|za_data_r[15]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.684      ; 5.162      ;
; 32.598 ; KEY[3]                ; core_one:c|za_data_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.158      ;
; 32.598 ; KEY[3]                ; core_one:c|za_data_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.158      ;
; 32.598 ; KEY[3]                ; core_one:c|za_data_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.158      ;
; 32.627 ; KEY[3]                ; core_one:c|az_addr_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.678      ; 5.120      ;
; 32.627 ; KEY[3]                ; core_one:c|az_addr_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.678      ; 5.120      ;
; 32.627 ; KEY[3]                ; core_one:c|az_addr_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.678      ; 5.120      ;
; 32.647 ; KEY[3]                ; Teste_1:t1|read_value_r[3][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.672      ; 5.094      ;
; 32.647 ; KEY[3]                ; Teste_1:t1|read_value_r[3][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.672      ; 5.094      ;
; 32.652 ; KEY[3]                ; Teste_1:t1|read_value_r[0][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.672      ; 5.089      ;
; 32.654 ; KEY[3]                ; core_one:c|az_data_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.104      ;
; 32.654 ; KEY[3]                ; core_one:c|az_data_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.104      ;
; 32.654 ; KEY[3]                ; core_one:c|az_data_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.104      ;
; 32.654 ; KEY[3]                ; core_one:c|az_addr_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.104      ;
; 32.654 ; KEY[3]                ; core_one:c|az_addr_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][11] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][9]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.655 ; KEY[3]                ; Teste_1:t1|read_value_r[6][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.690      ; 5.104      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][7]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.659 ; KEY[3]                ; Teste_1:t1|read_value_r[6][5]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.103      ;
; 32.660 ; KEY[3]                ; core_one:c|az_data_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_data_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_data_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_addr_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_addr_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_addr_r[13]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.660 ; KEY[3]                ; core_one:c|az_addr_r[17]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.687      ; 5.096      ;
; 32.666 ; KEY[3]                ; Teste_1:t1|read_value_r[5][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 5.097      ;
; 32.666 ; KEY[3]                ; Teste_1:t1|read_value_r[7][15] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 5.097      ;
; 32.670 ; KEY[3]                ; core_one:c|za_data_r[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 5.096      ;
; 32.670 ; KEY[3]                ; core_one:c|za_data_r[6]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 5.096      ;
; 32.670 ; KEY[3]                ; core_one:c|za_data_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 5.096      ;
; 32.670 ; KEY[3]                ; core_one:c|za_data_r[5]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 5.096      ;
; 32.674 ; KEY[3]                ; core_one:c|az_addr_r[21]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.696      ; 5.091      ;
; 32.686 ; KEY[3]                ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.083      ;
; 32.686 ; KEY[3]                ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.083      ;
; 32.686 ; KEY[3]                ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.083      ;
; 32.686 ; KEY[3]                ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.083      ;
; 32.687 ; KEY[3]                ; Teste_1:t1|read_value_r[1][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.055      ;
; 32.687 ; KEY[3]                ; Teste_1:t1|read_value_r[1][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.055      ;
; 32.687 ; KEY[3]                ; Teste_1:t1|read_value_r[1][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.055      ;
; 32.687 ; KEY[3]                ; Teste_1:t1|read_value_r[1][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.055      ;
; 32.688 ; KEY[3]                ; Teste_1:t1|addr_reg[4]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.081      ;
; 32.688 ; KEY[3]                ; Teste_1:t1|addr_reg[5]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.081      ;
; 32.688 ; KEY[3]                ; Teste_1:t1|addr_reg[6]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.700      ; 5.081      ;
; 32.693 ; KEY[3]                ; Teste_1:t1|read_value_r[5][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.681      ; 5.057      ;
; 32.694 ; KEY[3]                ; Teste_1:t1|read_value_r[7][8]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.681      ; 5.056      ;
; 32.695 ; KEY[3]                ; Teste_1:t1|read_value_r[4][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.693      ; 5.067      ;
; 32.698 ; KEY[3]                ; core_one:c|za_data_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.696      ; 5.067      ;
; 32.698 ; KEY[3]                ; core_one:c|za_data_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.696      ; 5.067      ;
; 32.705 ; KEY[3]                ; core_one:c|za_data_r[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.053      ;
; 32.705 ; KEY[3]                ; core_one:c|za_data_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.053      ;
; 32.705 ; KEY[3]                ; core_one:c|za_data_r[14]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.689      ; 5.053      ;
; 32.714 ; KEY[3]                ; Teste_1:t1|read_value_r[2][6]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.682      ; 5.037      ;
; 32.714 ; KEY[3]                ; Teste_1:t1|read_value_r[2][7]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.682      ; 5.037      ;
; 32.714 ; KEY[3]                ; Teste_1:t1|read_value_r[2][4]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.682      ; 5.037      ;
; 32.714 ; KEY[3]                ; Teste_1:t1|read_value_r[2][5]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.682      ; 5.037      ;
; 32.714 ; KEY[3]                ; Teste_1:t1|read_value_r[2][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.682      ; 5.037      ;
; 32.732 ; KEY[3]                ; Teste_1:t1|read_value_r[2][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.010      ;
; 32.732 ; KEY[3]                ; Teste_1:t1|read_value_r[2][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.010      ;
; 32.732 ; KEY[3]                ; Teste_1:t1|read_value_r[2][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.010      ;
; 32.732 ; KEY[3]                ; Teste_1:t1|read_value_r[2][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.673      ; 5.010      ;
; 32.755 ; KEY[3]                ; Teste_1:t1|read_value_r[2][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.671      ; 4.985      ;
; 32.757 ; KEY[3]                ; Teste_1:t1|read_value_r[1][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.671      ; 4.983      ;
; 32.757 ; KEY[3]                ; Teste_1:t1|read_value_r[5][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 5.006      ;
; 32.757 ; KEY[3]                ; Teste_1:t1|read_value_r[5][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 5.006      ;
; 32.757 ; KEY[3]                ; Teste_1:t1|read_value_r[5][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 5.006      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][0]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][1]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][2]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][3]  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][12] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][13] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.764 ; KEY[3]                ; Teste_1:t1|read_value_r[7][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.694      ; 4.999      ;
; 32.773 ; KEY[3]                ; core_one:c|az_addr_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.692      ; 4.988      ;
; 32.773 ; KEY[3]                ; core_one:c|az_addr_r[5]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.692      ; 4.988      ;
+--------+-----------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'a|altpll_component|pll|clk[0]'                                                                                                          ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; 15.438 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 18.519       ; 0.000      ; 3.081      ;
; 33.956 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 37.037       ; 0.000      ; 3.081      ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'a|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; core_one:c|state.ST_POW   ; core_one:c|state.ST_POW        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|oe             ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|we             ; Teste_1:t1|we                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; core_one:c|state.ST_PREP2 ; core_one:c|state.ST_PREP2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[0]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|step[1]        ; Teste_1:t1|step[1]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|step[2]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|phase[0]       ; Teste_1:t1|phase[0]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|phase[1]       ; Teste_1:t1|phase[1]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|finish         ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[0]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|prev_step[1]   ; Teste_1:t1|prev_step[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|prev_step[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[0]      ; Teste_1:t1|tested[0]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[1]      ; Teste_1:t1|tested[1]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[2]      ; Teste_1:t1|tested[2]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[3]      ; Teste_1:t1|tested[3]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[4]      ; Teste_1:t1|tested[4]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[5]      ; Teste_1:t1|tested[5]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[6]      ; Teste_1:t1|tested[6]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Teste_1:t1|tested[7]      ; Teste_1:t1|tested[7]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; core_one:c|zs_addr_r[8]   ; core_one:c|zs_addr_r[8]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; core_one:c|zs_addr_r[9]   ; core_one:c|zs_addr_r[9]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; core_one:c|zs_addr_r[10]  ; core_one:c|zs_addr_r[10]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; core_one:c|zs_addr_r[11]  ; core_one:c|zs_addr_r[11]       ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; core_one:c|state.ST_READ2 ; core_one:c|state.ST_READ3      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; Teste_1:t1|step[1]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; core_one:c|state.ST_ACT   ; core_one:c|state.ST_READ1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; core_one:c|state.ST_ACT   ; core_one:c|state.ST_WRIT1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.403      ;
; 0.262 ; core_one:c|state.ST_PREP1 ; core_one:c|state.ST_PREP2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.414      ;
; 0.320 ; core_one:c|az_addr_r[4]   ; core_one:c|zs_addr_r[4]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.470      ;
; 0.329 ; core_one:c|az_addr_r[9]   ; core_one:c|zs_addr_r[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.479      ;
; 0.330 ; core_one:c|az_addr_r[7]   ; core_one:c|zs_addr_r[7]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.480      ;
; 0.336 ; core_one:c|state.ST_READ1 ; core_one:c|state.ST_READ2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.488      ;
; 0.338 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.488      ;
; 0.338 ; Teste_1:t1|phase[0]       ; Teste_1:t1|phase[1]            ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.490      ;
; 0.339 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.489      ;
; 0.340 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.490      ;
; 0.340 ; Teste_1:t1|step[2]        ; Teste_1:t1|addr_reg[6]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.490      ;
; 0.341 ; Teste_1:t1|step[2]        ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.491      ;
; 0.341 ; Teste_1:t1|phase[0]       ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.493      ;
; 0.343 ; Teste_1:t1|phase[0]       ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.495      ;
; 0.349 ; Teste_1:t1|step[0]        ; Teste_1:t1|addr_reg[4]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.499      ;
; 0.355 ; core_one:c|counter[8]     ; core_one:c|counter[8]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; core_one:c|counter[24]    ; core_one:c|counter[24]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; core_one:c|counter[25]    ; core_one:c|counter[25]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; core_one:c|counter[17]    ; core_one:c|counter[17]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; core_one:c|counter[19]    ; core_one:c|counter[19]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; core_one:c|counter[10]    ; core_one:c|counter[10]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; core_one:c|counter[12]    ; core_one:c|counter[12]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; core_one:c|counter[15]    ; core_one:c|counter[15]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; core_one:c|counter[21]    ; core_one:c|counter[21]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; core_one:c|counter[22]    ; core_one:c|counter[22]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; core_one:c|counter[23]    ; core_one:c|counter[23]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; core_one:c|counter[9]     ; core_one:c|counter[9]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[1]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Teste_1:t1|prev_step[0]   ; Teste_1:t1|prev_step[2]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; core_one:c|counter[26]    ; core_one:c|counter[26]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; core_one:c|counter[31]    ; core_one:c|counter[31]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; core_one:c|counter[28]    ; core_one:c|counter[28]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; core_one:c|counter[1]     ; core_one:c|counter[1]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; core_one:c|counter[3]     ; core_one:c|counter[3]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; core_one:c|state.ST_INIT3 ; core_one:c|state.ST_INIT1      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; core_one:c|counter[16]    ; core_one:c|counter[16]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; core_one:c|counter[18]    ; core_one:c|counter[18]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; core_one:c|counter[32]    ; core_one:c|counter[32]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; core_one:c|counter[13]    ; core_one:c|counter[13]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; core_one:c|counter[14]    ; core_one:c|counter[14]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; core_one:c|counter[20]    ; core_one:c|counter[20]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; core_one:c|counter[6]     ; core_one:c|counter[6]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; core_one:c|counter[11]    ; core_one:c|counter[11]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; core_one:c|counter[5]     ; core_one:c|counter[5]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; core_one:c|counter[27]    ; core_one:c|counter[27]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; core_one:c|counter[7]     ; core_one:c|counter[7]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; core_one:c|counter[29]    ; core_one:c|counter[29]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; core_one:c|counter[30]    ; core_one:c|counter[30]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; core_one:c|counter[0]     ; core_one:c|counter[0]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[2]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Teste_1:t1|step[0]        ; Teste_1:t1|step[1]             ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; core_one:c|counter[4]     ; core_one:c|counter[4]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; core_one:c|counter[2]     ; core_one:c|counter[2]          ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; core_one:c|za_data_r[10]  ; Teste_1:t1|read_value_r[4][10] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.536      ;
; 0.394 ; core_one:c|state.ST_PREP1 ; Teste_1:t1|old_input           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; Teste_1:t1|phase[1]       ; Teste_1:t1|oe                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.548      ;
; 0.396 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[4]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[6]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; Teste_1:t1|phase[1]       ; Teste_1:t1|finish              ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.550      ;
; 0.400 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[0]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.550      ;
; 0.400 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[13]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.550      ;
; 0.400 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[11]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.550      ;
; 0.400 ; Teste_1:t1|step[1]        ; Teste_1:t1|data_reg[10]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.550      ;
; 0.403 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[0]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.555      ;
; 0.406 ; Teste_1:t1|prev_step[2]   ; Teste_1:t1|tested[2]           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.558      ;
; 0.413 ; core_one:c|state.ST_INIT2 ; core_one:c|state.ST_INIT3      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.565      ;
; 0.416 ; core_one:c|state.ST_PREP2 ; Teste_1:t1|old_input           ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; core_one:c|state.ST_WRIT1 ; core_one:c|state.ST_WRIT2      ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.576      ;
; 0.433 ; core_one:c|az_addr_r[3]   ; core_one:c|zs_addr_r[3]        ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.010      ; 0.595      ;
; 0.434 ; Teste_1:t1|phase[0]       ; Teste_1:t1|we                  ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 0.580      ;
; 0.436 ; Teste_1:t1|step[1]        ; Teste_1:t1|addr_reg[5]         ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 0.586      ;
; 0.439 ; core_one:c|za_data_r[14]  ; Teste_1:t1|read_value_r[4][14] ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 0.592      ;
+-------+---------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'a|altpll_component|pll|clk[0]'                                                                                                           ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node  ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+
; 3.081  ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 3.081      ;
; 21.599 ; a|altpll_component|pll|clk[0] ; DRAM_CLK ; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; -18.518      ; 0.000      ; 3.081      ;
+--------+-------------------------------+----------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'a|altpll_component|pll|clk[1]'                                                                                                    ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 32.847 ; KEY[3]    ; core_one:c|counter[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[4]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[5]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[6]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.847 ; KEY[3]    ; core_one:c|counter[7]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.698      ; 4.920      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[8]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[9]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[11]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[12]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[13]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[14]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[15]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[16]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[17]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[18]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[19]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[20]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[21]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[22]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[23]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.867 ; KEY[3]    ; core_one:c|counter[10]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.703      ; 4.905      ;
; 32.907 ; KEY[3]    ; core_one:c|command[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.566      ; 4.661      ;
; 32.907 ; KEY[3]    ; core_one:c|command[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.566      ; 4.661      ;
; 32.913 ; KEY[3]    ; core_one:c|command[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.563      ; 4.652      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[24]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[25]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[26]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[27]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[28]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[29]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[30]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[31]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.002 ; KEY[3]    ; core_one:c|counter[32]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.707      ; 4.774      ;
; 33.194 ; KEY[3]    ; core_one:c|state.ST_REF   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 4.572      ;
; 33.194 ; KEY[3]    ; core_one:c|state.ST_READ4 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 4.572      ;
; 33.194 ; KEY[3]    ; core_one:c|state.ST_PREP1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 4.572      ;
; 33.194 ; KEY[3]    ; core_one:c|state.ST_PREP2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.697      ; 4.572      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_POW   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_INIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_INIT3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_INIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_ACT   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_WRIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_WRIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_READ1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_READ2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|state.ST_READ3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
; 33.237 ; KEY[3]    ; core_one:c|command[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 37.037       ; 1.675      ; 4.507      ;
+--------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'a|altpll_component|pll|clk[1]'                                                                                                    ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 3.680 ; KEY[3]    ; core_one:c|state.ST_POW   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_INIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_INIT3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_INIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_ACT   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_WRIT1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_WRIT2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_READ1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_READ2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|state.ST_READ3 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.680 ; KEY[3]    ; core_one:c|command[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.675      ; 4.507      ;
; 3.723 ; KEY[3]    ; core_one:c|state.ST_REF   ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.697      ; 4.572      ;
; 3.723 ; KEY[3]    ; core_one:c|state.ST_READ4 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.697      ; 4.572      ;
; 3.723 ; KEY[3]    ; core_one:c|state.ST_PREP1 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.697      ; 4.572      ;
; 3.723 ; KEY[3]    ; core_one:c|state.ST_PREP2 ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.697      ; 4.572      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[24]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[25]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[26]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[27]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[28]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[29]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[30]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[31]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 3.915 ; KEY[3]    ; core_one:c|counter[32]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.707      ; 4.774      ;
; 4.038 ; KEY[3]    ; core_one:c|command[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.563      ; 4.652      ;
; 4.044 ; KEY[3]    ; core_one:c|command[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.566      ; 4.661      ;
; 4.044 ; KEY[3]    ; core_one:c|command[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.566      ; 4.661      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[8]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[9]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[11]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[12]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[13]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[14]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[15]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[16]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[17]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[18]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[19]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[20]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[21]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[22]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[23]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.050 ; KEY[3]    ; core_one:c|counter[10]    ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.703      ; 4.905      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[0]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[1]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[2]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[3]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[4]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[5]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[6]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
; 4.070 ; KEY[3]    ; core_one:c|counter[7]     ; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 0.000        ; 1.698      ; 4.920      ;
+-------+-----------+---------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'a|altpll_component|pll|clk[1]'                                                                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[4]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[5]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|addr_reg[6]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[0]         ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[10]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[11]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|data_reg[13]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|finish              ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|oe                  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|old_input           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|phase[0]            ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|phase[1]            ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[0]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[1]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|prev_step[2]        ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[0][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[1][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[2][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[3][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][13] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][14] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][15] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][1]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][2]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][3]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][4]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][5]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][6]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][7]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][8]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[4][9]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][0]  ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][10] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][11] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][12] ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; a|altpll_component|pll|clk[1] ; Rise       ; Teste_1:t1|read_value_r[5][13] ;
+--------+--------------+----------------+------------------+-------------------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; a|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+--------------+------------+-------+-------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference               ;
+--------------+------------+-------+-------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 3.675 ; 3.675 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 3.649 ; 3.649 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 3.458 ; 3.458 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 3.458 ; 3.458 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 3.638 ; 3.638 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 3.530 ; 3.530 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 3.536 ; 3.536 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 3.524 ; 3.524 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 3.594 ; 3.594 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 3.434 ; 3.434 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 3.614 ; 3.614 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 3.597 ; 3.597 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 3.540 ; 3.540 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 3.512 ; 3.512 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 3.675 ; 3.675 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 3.622 ; 3.622 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 3.600 ; 3.600 ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; 5.272 ; 5.272 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 4.788 ; 4.788 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 5.272 ; 5.272 ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 5.548 ; 5.548 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 5.404 ; 5.404 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 5.548 ; 5.548 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-------+-------+------------+-------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; -3.314 ; -3.314 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; -3.529 ; -3.529 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; -3.338 ; -3.338 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; -3.338 ; -3.338 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; -3.518 ; -3.518 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; -3.410 ; -3.410 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; -3.416 ; -3.416 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; -3.404 ; -3.404 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; -3.474 ; -3.474 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; -3.314 ; -3.314 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; -3.494 ; -3.494 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; -3.477 ; -3.477 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; -3.420 ; -3.420 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; -3.392 ; -3.392 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; -3.555 ; -3.555 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; -3.502 ; -3.502 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; -3.480 ; -3.480 ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; -4.036 ; -4.036 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -4.668 ; -4.668 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -4.036 ; -4.036 ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -3.763 ; -3.763 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -3.819 ; -3.819 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -3.763 ; -3.763 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -13.612 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -13.612 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 2.054   ; 2.054   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 2.002   ; 2.002   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 2.019   ; 2.019   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 2.027   ; 2.027   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 1.905   ; 1.905   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 1.999   ; 1.999   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 1.861   ; 1.861   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 1.880   ; 1.880   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 1.886   ; 1.886   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 2.054   ; 2.054   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 2.302   ; 2.302   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 2.338   ; 2.338   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 2.080   ; 2.080   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 1.793   ; 1.793   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 1.909   ; 1.909   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 1.923   ; 1.923   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 1.806   ; 1.806   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 1.807   ; 1.807   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 1.910   ; 1.910   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 1.816   ; 1.816   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 2.065   ; 2.065   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 2.076   ; 2.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 1.841   ; 1.841   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 1.837   ; 1.837   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 2.072   ; 2.072   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 2.080   ; 2.080   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 1.951   ; 1.951   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 1.953   ; 1.953   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 1.246   ; 1.246   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 3.592   ; 3.592   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 3.501   ; 3.501   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 3.353   ; 3.353   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 3.592   ; 3.592   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 2.876   ; 2.876   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 5.226   ; 5.226   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 4.846   ; 4.846   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 4.195   ; 4.195   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 5.155   ; 5.155   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 4.130   ; 4.130   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 4.012   ; 4.012   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 4.574   ; 4.574   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 3.867   ; 3.867   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 5.226   ; 5.226   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 2.986   ; 2.986   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 2.926   ; 2.926   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 3.009   ; 3.009   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 2.991   ; 2.991   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 3.036   ; 3.036   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 3.010   ; 3.010   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 2.922   ; 2.922   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 2.545   ; 2.545   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -13.612 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -13.612 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 1.861   ; 1.861   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 2.002   ; 2.002   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 2.019   ; 2.019   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 2.027   ; 2.027   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 1.905   ; 1.905   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 1.999   ; 1.999   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 1.861   ; 1.861   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 1.880   ; 1.880   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 1.886   ; 1.886   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 1.950   ; 1.950   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 2.251   ; 2.251   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 2.299   ; 2.299   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 1.793   ; 1.793   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 1.793   ; 1.793   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 1.909   ; 1.909   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 1.923   ; 1.923   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 1.806   ; 1.806   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 1.807   ; 1.807   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 1.910   ; 1.910   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 1.816   ; 1.816   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 2.065   ; 2.065   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 2.076   ; 2.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 1.841   ; 1.841   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 1.837   ; 1.837   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 2.072   ; 2.072   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 2.080   ; 2.080   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 1.951   ; 1.951   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 1.953   ; 1.953   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 1.246   ; 1.246   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 2.876   ; 2.876   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 3.501   ; 3.501   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 3.330   ; 3.330   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 3.592   ; 3.592   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 2.876   ; 2.876   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 2.545   ; 2.545   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 4.109   ; 4.109   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 3.384   ; 3.384   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 4.676   ; 4.676   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 3.611   ; 3.611   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 3.722   ; 3.722   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 4.291   ; 4.291   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 3.502   ; 3.502   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 4.764   ; 4.764   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 2.986   ; 2.986   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 2.926   ; 2.926   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 3.009   ; 3.009   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 2.991   ; 2.991   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 3.036   ; 3.036   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 3.010   ; 3.010   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 2.922   ; 2.922   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 2.545   ; 2.545   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; HEX0[0]     ; 6.351 ; 6.351 ; 6.351 ; 6.351 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; DRAM_DQ[0]  ; HEX0[2]     ;       ; 6.330 ; 6.330 ;       ;
; DRAM_DQ[0]  ; HEX0[3]     ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 6.462 ;       ;       ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 6.454 ;       ;       ; 6.454 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 6.315 ;       ;       ; 6.315 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 6.443 ; 6.443 ; 6.443 ; 6.443 ;
; DRAM_DQ[1]  ; HEX0[4]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[1]  ; HEX0[5]     ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 6.167 ;       ;       ; 6.167 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 6.850 ; 6.850 ; 6.850 ; 6.850 ;
; DRAM_DQ[3]  ; HEX0[4]     ;       ; 6.854 ; 6.854 ;       ;
; DRAM_DQ[3]  ; HEX0[5]     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; DRAM_DQ[4]  ; HEX1[2]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[4]  ; HEX1[3]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 6.540 ;       ;       ; 6.540 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 6.564 ;       ;       ; 6.564 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 6.409 ;       ;       ; 6.409 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; DRAM_DQ[5]  ; HEX1[4]     ;       ; 6.496 ; 6.496 ;       ;
; DRAM_DQ[5]  ; HEX1[5]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 6.549 ;       ;       ; 6.549 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 6.845 ; 6.845 ; 6.845 ; 6.845 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; DRAM_DQ[7]  ; HEX1[4]     ;       ; 6.700 ; 6.700 ;       ;
; DRAM_DQ[7]  ; HEX1[5]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 6.666 ; 6.666 ; 6.666 ; 6.666 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 7.063 ; 7.063 ; 7.063 ; 7.063 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DRAM_DQ[8]  ; HEX2[2]     ;       ; 7.035 ; 7.035 ;       ;
; DRAM_DQ[8]  ; HEX2[3]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 6.951 ;       ;       ; 6.951 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 6.934 ;       ;       ; 6.934 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 6.642 ;       ;       ; 6.642 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; DRAM_DQ[9]  ; HEX2[4]     ;       ; 6.565 ; 6.565 ;       ;
; DRAM_DQ[9]  ; HEX2[5]     ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 6.555 ; 6.555 ; 6.555 ; 6.555 ;
; DRAM_DQ[10] ; HEX2[0]     ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; DRAM_DQ[10] ; HEX2[1]     ; 6.656 ;       ;       ; 6.656 ;
; DRAM_DQ[10] ; HEX2[2]     ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; DRAM_DQ[10] ; HEX2[3]     ; 6.685 ; 6.685 ; 6.685 ; 6.685 ;
; DRAM_DQ[10] ; HEX2[4]     ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; DRAM_DQ[10] ; HEX2[5]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[10] ; HEX2[6]     ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; DRAM_DQ[11] ; HEX2[0]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[11] ; HEX2[1]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; DRAM_DQ[11] ; HEX2[2]     ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; DRAM_DQ[11] ; HEX2[3]     ; 6.552 ; 6.552 ; 6.552 ; 6.552 ;
; DRAM_DQ[11] ; HEX2[4]     ;       ; 6.429 ; 6.429 ;       ;
; DRAM_DQ[11] ; HEX2[5]     ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; DRAM_DQ[11] ; HEX2[6]     ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; DRAM_DQ[12] ; HEX3[0]     ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; DRAM_DQ[12] ; HEX3[1]     ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; DRAM_DQ[12] ; HEX3[2]     ;       ; 7.217 ; 7.217 ;       ;
; DRAM_DQ[12] ; HEX3[3]     ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; DRAM_DQ[12] ; HEX3[4]     ; 7.219 ;       ;       ; 7.219 ;
; DRAM_DQ[12] ; HEX3[5]     ; 7.294 ;       ;       ; 7.294 ;
; DRAM_DQ[12] ; HEX3[6]     ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; DRAM_DQ[13] ; HEX3[0]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; DRAM_DQ[13] ; HEX3[1]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; DRAM_DQ[13] ; HEX3[2]     ; 6.606 ;       ;       ; 6.606 ;
; DRAM_DQ[13] ; HEX3[3]     ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; DRAM_DQ[13] ; HEX3[4]     ;       ; 6.610 ; 6.610 ;       ;
; DRAM_DQ[13] ; HEX3[5]     ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; DRAM_DQ[13] ; HEX3[6]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; DRAM_DQ[14] ; HEX3[0]     ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; DRAM_DQ[14] ; HEX3[1]     ; 6.511 ;       ;       ; 6.511 ;
; DRAM_DQ[14] ; HEX3[2]     ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; DRAM_DQ[14] ; HEX3[3]     ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; DRAM_DQ[14] ; HEX3[4]     ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; DRAM_DQ[14] ; HEX3[5]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; DRAM_DQ[14] ; HEX3[6]     ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; DRAM_DQ[15] ; HEX3[0]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; DRAM_DQ[15] ; HEX3[1]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; DRAM_DQ[15] ; HEX3[2]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; DRAM_DQ[15] ; HEX3[3]     ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; DRAM_DQ[15] ; HEX3[4]     ;       ; 6.944 ; 6.944 ;       ;
; DRAM_DQ[15] ; HEX3[5]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; DRAM_DQ[15] ; HEX3[6]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[16]      ; HEX0[0]     ; 7.654 ; 7.654 ; 7.654 ; 7.654 ;
; SW[16]      ; HEX0[1]     ; 7.627 ; 7.627 ; 7.627 ; 7.627 ;
; SW[16]      ; HEX0[2]     ; 7.640 ; 7.640 ; 7.640 ; 7.640 ;
; SW[16]      ; HEX0[3]     ; 7.766 ; 7.766 ; 7.766 ; 7.766 ;
; SW[16]      ; HEX0[4]     ; 7.504 ; 7.770 ; 7.770 ; 7.504 ;
; SW[16]      ; HEX0[5]     ; 7.762 ; 7.762 ; 7.762 ; 7.762 ;
; SW[16]      ; HEX0[6]     ; 7.760 ; 7.760 ; 7.760 ; 7.760 ;
; SW[16]      ; HEX1[0]     ; 7.786 ; 7.786 ; 7.786 ; 7.786 ;
; SW[16]      ; HEX1[1]     ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; SW[16]      ; HEX1[2]     ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; SW[16]      ; HEX1[3]     ; 8.235 ; 8.235 ; 8.235 ; 8.235 ;
; SW[16]      ; HEX1[4]     ; 7.516 ; 7.641 ; 7.641 ; 7.516 ;
; SW[16]      ; HEX1[5]     ; 7.669 ; 7.669 ; 7.669 ; 7.669 ;
; SW[16]      ; HEX1[6]     ; 7.607 ; 7.607 ; 7.607 ; 7.607 ;
; SW[16]      ; HEX2[0]     ; 8.085 ; 8.085 ; 8.085 ; 8.085 ;
; SW[16]      ; HEX2[1]     ; 8.069 ; 8.069 ; 8.069 ; 8.069 ;
; SW[16]      ; HEX2[2]     ; 7.730 ; 8.057 ; 8.057 ; 7.730 ;
; SW[16]      ; HEX2[3]     ; 8.093 ; 8.093 ; 8.093 ; 8.093 ;
; SW[16]      ; HEX2[4]     ; 7.973 ; 7.646 ; 7.646 ; 7.973 ;
; SW[16]      ; HEX2[5]     ; 7.956 ; 7.629 ; 7.629 ; 7.956 ;
; SW[16]      ; HEX2[6]     ; 7.964 ; 7.964 ; 7.964 ; 7.964 ;
; SW[16]      ; HEX3[0]     ; 8.028 ; 8.028 ; 8.028 ; 8.028 ;
; SW[16]      ; HEX3[1]     ; 7.976 ; 7.976 ; 7.976 ; 7.976 ;
; SW[16]      ; HEX3[2]     ; 8.000 ; 8.000 ; 8.000 ; 8.000 ;
; SW[16]      ; HEX3[3]     ; 7.977 ; 7.977 ; 7.977 ; 7.977 ;
; SW[16]      ; HEX3[4]     ; 8.002 ; 8.002 ; 8.002 ; 8.002 ;
; SW[16]      ; HEX3[5]     ; 8.077 ; 8.077 ; 8.077 ; 8.077 ;
; SW[16]      ; HEX3[6]     ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; SW[16]      ; HEX4[0]     ; 7.573 ; 7.573 ; 7.573 ; 7.573 ;
; SW[16]      ; HEX4[1]     ; 7.633 ; 7.633 ; 7.633 ; 7.633 ;
; SW[16]      ; HEX4[2]     ; 7.641 ; 7.641 ; 7.641 ; 7.641 ;
; SW[16]      ; HEX4[3]     ; 7.491 ; 7.491 ; 7.491 ; 7.491 ;
; SW[16]      ; HEX4[4]     ; 7.507 ; 7.507 ; 7.507 ; 7.507 ;
; SW[16]      ; HEX4[5]     ; 7.516 ; 7.516 ; 7.516 ; 7.516 ;
; SW[16]      ; HEX4[6]     ; 7.576 ; 7.576 ; 7.576 ; 7.576 ;
; SW[16]      ; HEX5[0]     ; 8.056 ; 8.056 ; 8.056 ; 8.056 ;
; SW[16]      ; HEX5[1]     ; 8.031 ; 8.031 ; 8.031 ; 8.031 ;
; SW[16]      ; HEX5[2]     ; 8.106 ; 8.106 ; 8.106 ; 8.106 ;
; SW[16]      ; HEX5[3]     ; 8.071 ; 8.071 ; 8.071 ; 8.071 ;
; SW[16]      ; HEX5[4]     ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; SW[16]      ; HEX5[5]     ; 8.084 ; 8.084 ; 8.084 ; 8.084 ;
; SW[16]      ; HEX5[6]     ; 8.075 ; 8.075 ; 8.075 ; 8.075 ;
; SW[16]      ; HEX6[0]     ; 7.626 ; 7.626 ; 7.626 ; 7.626 ;
; SW[16]      ; HEX6[1]     ; 7.592 ; 7.592 ; 7.592 ; 7.592 ;
; SW[16]      ; HEX6[2]     ; 7.598 ; 7.598 ; 7.598 ; 7.598 ;
; SW[16]      ; HEX6[3]     ; 7.874 ; 7.874 ; 7.874 ; 7.874 ;
; SW[16]      ; HEX6[4]     ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; SW[16]      ; HEX6[5]     ; 7.867 ; 7.867 ; 7.867 ; 7.867 ;
; SW[16]      ; HEX6[6]     ; 7.865 ; 7.865 ; 7.865 ; 7.865 ;
; SW[16]      ; HEX7[0]     ; 8.172 ; 8.172 ; 8.172 ; 8.172 ;
; SW[16]      ; HEX7[1]     ; 8.176 ; 8.176 ; 8.176 ; 8.176 ;
; SW[16]      ; HEX7[2]     ; 8.281 ; 8.281 ; 8.281 ; 8.281 ;
; SW[16]      ; HEX7[3]     ; 8.240 ; 8.240 ; 8.240 ; 8.240 ;
; SW[16]      ; HEX7[4]     ; 8.233 ; 8.233 ; 8.233 ; 8.233 ;
; SW[16]      ; HEX7[5]     ; 8.310 ; 8.310 ; 8.310 ; 8.310 ;
; SW[16]      ; HEX7[6]     ; 8.195 ; 8.195 ; 8.195 ; 8.195 ;
; SW[16]      ; LEDG[2]     ; 6.730 ; 6.730 ; 6.730 ; 6.730 ;
; SW[17]      ; HEX0[0]     ; 7.319 ; 7.319 ; 7.319 ; 7.319 ;
; SW[17]      ; HEX0[1]     ; 7.292 ; 7.292 ; 7.292 ; 7.292 ;
; SW[17]      ; HEX0[2]     ; 7.305 ; 7.305 ; 7.305 ; 7.305 ;
; SW[17]      ; HEX0[3]     ; 7.431 ; 7.431 ; 7.431 ; 7.431 ;
; SW[17]      ; HEX0[4]     ; 7.435 ; 7.435 ; 7.435 ; 7.435 ;
; SW[17]      ; HEX0[5]     ; 7.427 ; 7.427 ; 7.427 ; 7.427 ;
; SW[17]      ; HEX0[6]     ; 7.425 ; 7.425 ; 7.425 ; 7.425 ;
; SW[17]      ; HEX1[0]     ; 7.636 ; 7.636 ; 7.636 ; 7.636 ;
; SW[17]      ; HEX1[1]     ; 7.568 ; 7.568 ; 7.568 ; 7.568 ;
; SW[17]      ; HEX1[2]     ; 7.393 ; 7.393 ; 7.393 ; 7.393 ;
; SW[17]      ; HEX1[3]     ; 8.096 ; 8.096 ; 8.096 ; 8.096 ;
; SW[17]      ; HEX1[4]     ; 7.483 ; 7.483 ; 7.483 ; 7.483 ;
; SW[17]      ; HEX1[5]     ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; SW[17]      ; HEX1[6]     ; 7.452 ; 7.452 ; 7.452 ; 7.452 ;
; SW[17]      ; HEX2[0]     ; 8.199 ; 8.199 ; 8.199 ; 8.199 ;
; SW[17]      ; HEX2[1]     ; 8.183 ; 8.183 ; 8.183 ; 8.183 ;
; SW[17]      ; HEX2[2]     ; 8.171 ; 8.171 ; 8.171 ; 8.171 ;
; SW[17]      ; HEX2[3]     ; 8.207 ; 8.207 ; 8.207 ; 8.207 ;
; SW[17]      ; HEX2[4]     ; 8.087 ; 8.087 ; 8.087 ; 8.087 ;
; SW[17]      ; HEX2[5]     ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; SW[17]      ; HEX2[6]     ; 8.078 ; 8.078 ; 8.078 ; 8.078 ;
; SW[17]      ; HEX3[0]     ; 8.199 ; 8.199 ; 8.199 ; 8.199 ;
; SW[17]      ; HEX3[1]     ; 8.147 ; 8.147 ; 8.147 ; 8.147 ;
; SW[17]      ; HEX3[2]     ; 8.171 ; 7.894 ; 7.894 ; 8.171 ;
; SW[17]      ; HEX3[3]     ; 8.148 ; 8.148 ; 8.148 ; 8.148 ;
; SW[17]      ; HEX3[4]     ; 7.896 ; 8.173 ; 8.173 ; 7.896 ;
; SW[17]      ; HEX3[5]     ; 7.971 ; 8.248 ; 8.248 ; 7.971 ;
; SW[17]      ; HEX3[6]     ; 8.254 ; 8.254 ; 8.254 ; 8.254 ;
; SW[17]      ; HEX4[0]     ; 7.672 ; 7.672 ; 7.672 ; 7.672 ;
; SW[17]      ; HEX4[1]     ; 7.734 ; 7.734 ; 7.734 ; 7.734 ;
; SW[17]      ; HEX4[2]     ; 7.743 ; 7.743 ; 7.743 ; 7.743 ;
; SW[17]      ; HEX4[3]     ; 7.595 ; 7.595 ; 7.595 ; 7.595 ;
; SW[17]      ; HEX4[4]     ; 7.523 ; 7.611 ; 7.611 ; 7.523 ;
; SW[17]      ; HEX4[5]     ; 7.617 ; 7.617 ; 7.617 ; 7.617 ;
; SW[17]      ; HEX4[6]     ; 7.689 ; 7.689 ; 7.689 ; 7.689 ;
; SW[17]      ; HEX5[0]     ; 8.200 ; 8.200 ; 8.200 ; 8.200 ;
; SW[17]      ; HEX5[1]     ; 8.175 ; 8.175 ; 8.175 ; 8.175 ;
; SW[17]      ; HEX5[2]     ; 8.250 ; 8.250 ; 8.250 ; 8.250 ;
; SW[17]      ; HEX5[3]     ; 8.215 ; 8.215 ; 8.215 ; 8.215 ;
; SW[17]      ; HEX5[4]     ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; SW[17]      ; HEX5[5]     ; 8.228 ; 8.228 ; 8.228 ; 8.228 ;
; SW[17]      ; HEX5[6]     ; 8.219 ; 8.219 ; 8.219 ; 8.219 ;
; SW[17]      ; HEX6[0]     ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; SW[17]      ; HEX6[1]     ; 7.623 ; 7.623 ; 7.623 ; 7.623 ;
; SW[17]      ; HEX6[2]     ; 7.629 ; 7.629 ; 7.629 ; 7.629 ;
; SW[17]      ; HEX6[3]     ; 7.821 ; 7.821 ; 7.821 ; 7.821 ;
; SW[17]      ; HEX6[4]     ; 7.636 ; 7.636 ; 7.636 ; 7.636 ;
; SW[17]      ; HEX6[5]     ; 7.814 ; 7.814 ; 7.814 ; 7.814 ;
; SW[17]      ; HEX6[6]     ; 7.812 ; 7.812 ; 7.812 ; 7.812 ;
; SW[17]      ; HEX7[0]     ; 8.076 ; 8.076 ; 8.076 ; 8.076 ;
; SW[17]      ; HEX7[1]     ; 8.080 ; 8.080 ; 8.080 ; 8.080 ;
; SW[17]      ; HEX7[2]     ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; SW[17]      ; HEX7[3]     ; 8.144 ; 8.144 ; 8.144 ; 8.144 ;
; SW[17]      ; HEX7[4]     ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; SW[17]      ; HEX7[5]     ; 8.214 ; 8.214 ; 8.214 ; 8.214 ;
; SW[17]      ; HEX7[6]     ; 8.099 ; 8.099 ; 8.099 ; 8.099 ;
; SW[17]      ; LEDG[2]     ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; HEX0[0]     ; 6.351 ; 6.351 ; 6.351 ; 6.351 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; DRAM_DQ[0]  ; HEX0[2]     ;       ; 6.330 ; 6.330 ;       ;
; DRAM_DQ[0]  ; HEX0[3]     ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 6.462 ;       ;       ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 6.454 ;       ;       ; 6.454 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 6.315 ;       ;       ; 6.315 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 6.443 ; 6.443 ; 6.443 ; 6.443 ;
; DRAM_DQ[1]  ; HEX0[4]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[1]  ; HEX0[5]     ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 6.167 ;       ;       ; 6.167 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 6.850 ; 6.850 ; 6.850 ; 6.850 ;
; DRAM_DQ[3]  ; HEX0[4]     ;       ; 6.854 ; 6.854 ;       ;
; DRAM_DQ[3]  ; HEX0[5]     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; DRAM_DQ[4]  ; HEX1[2]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[4]  ; HEX1[3]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 6.540 ;       ;       ; 6.540 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 6.564 ;       ;       ; 6.564 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 6.409 ;       ;       ; 6.409 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; DRAM_DQ[5]  ; HEX1[4]     ;       ; 6.496 ; 6.496 ;       ;
; DRAM_DQ[5]  ; HEX1[5]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 6.549 ;       ;       ; 6.549 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 6.845 ; 6.845 ; 6.845 ; 6.845 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; DRAM_DQ[7]  ; HEX1[4]     ;       ; 6.700 ; 6.700 ;       ;
; DRAM_DQ[7]  ; HEX1[5]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 6.666 ; 6.666 ; 6.666 ; 6.666 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 7.063 ; 7.063 ; 7.063 ; 7.063 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DRAM_DQ[8]  ; HEX2[2]     ;       ; 7.035 ; 7.035 ;       ;
; DRAM_DQ[8]  ; HEX2[3]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 6.951 ;       ;       ; 6.951 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 6.934 ;       ;       ; 6.934 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 6.642 ;       ;       ; 6.642 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; DRAM_DQ[9]  ; HEX2[4]     ;       ; 6.565 ; 6.565 ;       ;
; DRAM_DQ[9]  ; HEX2[5]     ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 6.555 ; 6.555 ; 6.555 ; 6.555 ;
; DRAM_DQ[10] ; HEX2[0]     ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; DRAM_DQ[10] ; HEX2[1]     ; 6.656 ;       ;       ; 6.656 ;
; DRAM_DQ[10] ; HEX2[2]     ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; DRAM_DQ[10] ; HEX2[3]     ; 6.685 ; 6.685 ; 6.685 ; 6.685 ;
; DRAM_DQ[10] ; HEX2[4]     ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; DRAM_DQ[10] ; HEX2[5]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[10] ; HEX2[6]     ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; DRAM_DQ[11] ; HEX2[0]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[11] ; HEX2[1]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; DRAM_DQ[11] ; HEX2[2]     ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; DRAM_DQ[11] ; HEX2[3]     ; 6.552 ; 6.552 ; 6.552 ; 6.552 ;
; DRAM_DQ[11] ; HEX2[4]     ;       ; 6.429 ; 6.429 ;       ;
; DRAM_DQ[11] ; HEX2[5]     ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; DRAM_DQ[11] ; HEX2[6]     ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; DRAM_DQ[12] ; HEX3[0]     ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; DRAM_DQ[12] ; HEX3[1]     ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; DRAM_DQ[12] ; HEX3[2]     ;       ; 7.217 ; 7.217 ;       ;
; DRAM_DQ[12] ; HEX3[3]     ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; DRAM_DQ[12] ; HEX3[4]     ; 7.219 ;       ;       ; 7.219 ;
; DRAM_DQ[12] ; HEX3[5]     ; 7.294 ;       ;       ; 7.294 ;
; DRAM_DQ[12] ; HEX3[6]     ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; DRAM_DQ[13] ; HEX3[0]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; DRAM_DQ[13] ; HEX3[1]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; DRAM_DQ[13] ; HEX3[2]     ; 6.606 ;       ;       ; 6.606 ;
; DRAM_DQ[13] ; HEX3[3]     ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; DRAM_DQ[13] ; HEX3[4]     ;       ; 6.610 ; 6.610 ;       ;
; DRAM_DQ[13] ; HEX3[5]     ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; DRAM_DQ[13] ; HEX3[6]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; DRAM_DQ[14] ; HEX3[0]     ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; DRAM_DQ[14] ; HEX3[1]     ; 6.511 ;       ;       ; 6.511 ;
; DRAM_DQ[14] ; HEX3[2]     ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; DRAM_DQ[14] ; HEX3[3]     ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; DRAM_DQ[14] ; HEX3[4]     ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; DRAM_DQ[14] ; HEX3[5]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; DRAM_DQ[14] ; HEX3[6]     ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; DRAM_DQ[15] ; HEX3[0]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; DRAM_DQ[15] ; HEX3[1]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; DRAM_DQ[15] ; HEX3[2]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; DRAM_DQ[15] ; HEX3[3]     ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; DRAM_DQ[15] ; HEX3[4]     ;       ; 6.944 ; 6.944 ;       ;
; DRAM_DQ[15] ; HEX3[5]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; DRAM_DQ[15] ; HEX3[6]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[16]      ; HEX0[0]     ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; SW[16]      ; HEX0[1]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; SW[16]      ; HEX0[2]     ; 6.749 ; 6.749 ; 6.749 ; 6.749 ;
; SW[16]      ; HEX0[3]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[16]      ; HEX0[4]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[16]      ; HEX0[5]     ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; SW[16]      ; HEX0[6]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[16]      ; HEX1[0]     ; 6.987 ; 6.987 ; 6.987 ; 6.987 ;
; SW[16]      ; HEX1[1]     ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; SW[16]      ; HEX1[2]     ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; SW[16]      ; HEX1[3]     ; 7.446 ; 7.446 ; 7.446 ; 7.446 ;
; SW[16]      ; HEX1[4]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[16]      ; HEX1[5]     ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; SW[16]      ; HEX1[6]     ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; SW[16]      ; HEX2[0]     ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; SW[16]      ; HEX2[1]     ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; SW[16]      ; HEX2[2]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[16]      ; HEX2[3]     ; 7.103 ; 7.103 ; 7.103 ; 7.103 ;
; SW[16]      ; HEX2[4]     ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; SW[16]      ; HEX2[5]     ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; SW[16]      ; HEX2[6]     ; 6.964 ; 6.964 ; 6.964 ; 6.964 ;
; SW[16]      ; HEX3[0]     ; 6.965 ; 6.965 ; 6.965 ; 6.965 ;
; SW[16]      ; HEX3[1]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; SW[16]      ; HEX3[2]     ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; SW[16]      ; HEX3[3]     ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; SW[16]      ; HEX3[4]     ; 7.062 ; 6.927 ; 6.927 ; 7.062 ;
; SW[16]      ; HEX3[5]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[16]      ; HEX3[6]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; SW[16]      ; HEX4[0]     ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; SW[16]      ; HEX4[1]     ; 6.169 ; 6.169 ; 6.169 ; 6.169 ;
; SW[16]      ; HEX4[2]     ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; SW[16]      ; HEX4[3]     ; 6.025 ; 6.025 ; 6.025 ; 6.025 ;
; SW[16]      ; HEX4[4]     ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; SW[16]      ; HEX4[5]     ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; SW[16]      ; HEX4[6]     ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; SW[16]      ; HEX5[0]     ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; SW[16]      ; HEX5[1]     ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; SW[16]      ; HEX5[2]     ; 6.265 ; 6.265 ; 6.265 ; 6.265 ;
; SW[16]      ; HEX5[3]     ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; SW[16]      ; HEX5[4]     ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; SW[16]      ; HEX5[5]     ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; SW[16]      ; HEX5[6]     ; 6.246 ; 6.246 ; 6.246 ; 6.246 ;
; SW[16]      ; HEX6[0]     ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; SW[16]      ; HEX6[1]     ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; SW[16]      ; HEX6[2]     ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
; SW[16]      ; HEX6[3]     ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; SW[16]      ; HEX6[4]     ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; SW[16]      ; HEX6[5]     ; 6.955 ; 6.955 ; 6.955 ; 6.955 ;
; SW[16]      ; HEX6[6]     ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; SW[16]      ; HEX7[0]     ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; SW[16]      ; HEX7[1]     ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; SW[16]      ; HEX7[2]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[16]      ; HEX7[3]     ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; SW[16]      ; HEX7[4]     ; 7.073 ; 7.073 ; 7.073 ; 7.073 ;
; SW[16]      ; HEX7[5]     ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; SW[16]      ; HEX7[6]     ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; SW[16]      ; LEDG[2]     ; 6.730 ; 6.730 ; 6.730 ; 6.730 ;
; SW[17]      ; HEX0[0]     ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; SW[17]      ; HEX0[1]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; SW[17]      ; HEX0[2]     ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; SW[17]      ; HEX0[3]     ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; SW[17]      ; HEX0[4]     ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; SW[17]      ; HEX0[5]     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; SW[17]      ; HEX0[6]     ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; SW[17]      ; HEX1[0]     ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; SW[17]      ; HEX1[1]     ; 7.069 ; 7.069 ; 7.069 ; 7.069 ;
; SW[17]      ; HEX1[2]     ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; SW[17]      ; HEX1[3]     ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; SW[17]      ; HEX1[4]     ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; SW[17]      ; HEX1[5]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; SW[17]      ; HEX1[6]     ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; SW[17]      ; HEX2[0]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; SW[17]      ; HEX2[1]     ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; SW[17]      ; HEX2[2]     ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; SW[17]      ; HEX2[3]     ; 7.224 ; 7.224 ; 7.224 ; 7.224 ;
; SW[17]      ; HEX2[4]     ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; SW[17]      ; HEX2[5]     ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; SW[17]      ; HEX2[6]     ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; SW[17]      ; HEX3[0]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; SW[17]      ; HEX3[1]     ; 7.043 ; 7.207 ; 7.207 ; 7.043 ;
; SW[17]      ; HEX3[2]     ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; SW[17]      ; HEX3[3]     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; SW[17]      ; HEX3[4]     ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; SW[17]      ; HEX3[5]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[17]      ; HEX3[6]     ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; SW[17]      ; HEX4[0]     ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; SW[17]      ; HEX4[1]     ; 6.086 ; 6.086 ; 6.086 ; 6.086 ;
; SW[17]      ; HEX4[2]     ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; SW[17]      ; HEX4[3]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; SW[17]      ; HEX4[4]     ; 5.963 ; 5.963 ; 5.963 ; 5.963 ;
; SW[17]      ; HEX4[5]     ; 5.969 ; 5.969 ; 5.969 ; 5.969 ;
; SW[17]      ; HEX4[6]     ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; SW[17]      ; HEX5[0]     ; 6.443 ; 6.443 ; 6.443 ; 6.443 ;
; SW[17]      ; HEX5[1]     ; 6.422 ; 6.422 ; 6.422 ; 6.422 ;
; SW[17]      ; HEX5[2]     ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; SW[17]      ; HEX5[3]     ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; SW[17]      ; HEX5[4]     ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; SW[17]      ; HEX5[5]     ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; SW[17]      ; HEX5[6]     ; 6.465 ; 6.465 ; 6.465 ; 6.465 ;
; SW[17]      ; HEX6[0]     ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; SW[17]      ; HEX6[1]     ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; SW[17]      ; HEX6[2]     ; 7.050 ; 7.050 ; 7.050 ; 7.050 ;
; SW[17]      ; HEX6[3]     ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; SW[17]      ; HEX6[4]     ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; SW[17]      ; HEX6[5]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[17]      ; HEX6[6]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[17]      ; HEX7[0]     ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; SW[17]      ; HEX7[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[17]      ; HEX7[2]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; SW[17]      ; HEX7[3]     ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; SW[17]      ; HEX7[4]     ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; SW[17]      ; HEX7[5]     ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; SW[17]      ; HEX7[6]     ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; SW[17]      ; LEDG[2]     ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
+-------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------+
; Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+--------------+------------+-------+------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 1.866 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 1.866 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 1.896 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 1.896 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 1.906 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 1.933 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 1.933 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 1.943 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 1.943 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 2.037 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+-------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                           ;
+--------------+------------+-------+------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference               ;
+--------------+------------+-------+------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 1.866 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 1.866 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 1.896 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 1.896 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 1.894 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 1.906 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 1.936 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 1.933 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 1.933 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 1.943 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 1.943 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 2.037 ;      ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 1.866     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 1.866     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 1.896     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 1.896     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 1.906     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 1.933     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 1.933     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 1.943     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 1.943     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 2.037     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                   ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference               ;
+--------------+------------+-----------+-----------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 1.866     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 1.866     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 1.896     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 1.896     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 1.894     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 1.906     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 1.936     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 1.933     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 1.933     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 1.943     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 1.943     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 2.037     ;           ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+--------------------------------+--------+-------+----------+---------+---------------------+
; Clock                          ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -0.281 ; 0.215 ; 30.084   ; 3.680   ; 17.518              ;
;  CLOCK_27                      ; N/A    ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  a|altpll_component|pll|clk[0] ; 13.289 ; 3.081 ; N/A      ; N/A     ; N/A                 ;
;  a|altpll_component|pll|clk[1] ; -0.281 ; 0.215 ; 30.084   ; 3.680   ; 17.518              ;
; Design-wide TNS                ; -0.281 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_27                      ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  a|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; N/A                 ;
;  a|altpll_component|pll|clk[1] ; -0.281 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+--------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+--------------+------------+--------+--------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; 6.150  ; 6.150  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; 6.150  ; 6.150  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; 5.672  ; 5.672  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; 5.675  ; 5.675  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; 6.039  ; 6.039  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; 5.877  ; 5.877  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; 5.885  ; 5.885  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; 5.866  ; 5.866  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; 5.969  ; 5.969  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; 5.660  ; 5.660  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; 5.995  ; 5.995  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; 5.973  ; 5.973  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; 5.883  ; 5.883  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; 5.767  ; 5.767  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; 6.064  ; 6.064  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; 6.005  ; 6.005  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; 5.986  ; 5.986  ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; 9.372  ; 9.372  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; 8.412  ; 8.412  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; 9.372  ; 9.372  ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; 10.313 ; 10.313 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; 9.922  ; 9.922  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; 10.313 ; 10.313 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+-------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference               ;
+--------------+------------+--------+--------+------------+-------------------------------+
; DRAM_DQ[*]   ; CLOCK_27   ; -3.314 ; -3.314 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; CLOCK_27   ; -3.529 ; -3.529 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; CLOCK_27   ; -3.338 ; -3.338 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; CLOCK_27   ; -3.338 ; -3.338 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; CLOCK_27   ; -3.518 ; -3.518 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; CLOCK_27   ; -3.410 ; -3.410 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; CLOCK_27   ; -3.416 ; -3.416 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; CLOCK_27   ; -3.404 ; -3.404 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; CLOCK_27   ; -3.474 ; -3.474 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; CLOCK_27   ; -3.314 ; -3.314 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; CLOCK_27   ; -3.494 ; -3.494 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; CLOCK_27   ; -3.477 ; -3.477 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; CLOCK_27   ; -3.420 ; -3.420 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; CLOCK_27   ; -3.392 ; -3.392 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; CLOCK_27   ; -3.555 ; -3.555 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; CLOCK_27   ; -3.502 ; -3.502 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; CLOCK_27   ; -3.480 ; -3.480 ; Rise       ; a|altpll_component|pll|clk[1] ;
; KEY[*]       ; CLOCK_27   ; -4.036 ; -4.036 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[1]      ; CLOCK_27   ; -4.668 ; -4.668 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  KEY[3]      ; CLOCK_27   ; -4.036 ; -4.036 ; Rise       ; a|altpll_component|pll|clk[1] ;
; SW[*]        ; CLOCK_27   ; -3.763 ; -3.763 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[16]      ; CLOCK_27   ; -3.819 ; -3.819 ; Rise       ; a|altpll_component|pll|clk[1] ;
;  SW[17]      ; CLOCK_27   ; -3.763 ; -3.763 ; Rise       ; a|altpll_component|pll|clk[1] ;
+--------------+------------+--------+--------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -12.153 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -12.153 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 4.207   ; 4.207   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 4.085   ; 4.085   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 4.100   ; 4.100   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 4.101   ; 4.101   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 4.105   ; 4.105   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 3.828   ; 3.828   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 4.108   ; 4.108   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 3.784   ; 3.784   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 3.801   ; 3.801   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 3.812   ; 3.812   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 4.207   ; 4.207   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 4.076   ; 4.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 4.712   ; 4.712   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 4.779   ; 4.779   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 4.175   ; 4.175   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 3.621   ; 3.621   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 3.835   ; 3.835   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 3.859   ; 3.859   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 3.626   ; 3.626   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 3.632   ; 3.632   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 3.638   ; 3.638   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 3.823   ; 3.823   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 3.645   ; 3.645   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 4.151   ; 4.151   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 4.174   ; 4.174   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 3.670   ; 3.670   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 3.658   ; 3.658   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 4.160   ; 4.160   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 4.175   ; 4.175   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 3.937   ; 3.937   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 3.979   ; 3.979   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 2.612   ; 2.612   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 3.941   ; 3.941   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 2.628   ; 2.628   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 7.478   ; 7.478   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 7.090   ; 7.090   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 6.687   ; 6.687   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 7.478   ; 7.478   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 10.578  ; 10.578  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 9.724   ; 9.724   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 8.503   ; 8.503   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 10.413  ; 10.413  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 8.350   ; 8.350   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 8.198   ; 8.198   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 9.094   ; 9.094   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 7.866   ; 7.866   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 10.578  ; 10.578  ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 6.109   ; 6.109   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 5.881   ; 5.881   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 6.145   ; 6.145   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 6.112   ; 6.112   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 6.171   ; 6.171   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 6.131   ; 6.131   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 5.930   ; 5.930   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 4.990   ; 4.990   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+----------------+------------+---------+---------+------------+-------------------------------+
; Data Port      ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference               ;
+----------------+------------+---------+---------+------------+-------------------------------+
; DRAM_CLK       ; CLOCK_27   ; -13.612 ;         ; Rise       ; a|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_27   ;         ; -13.612 ; Fall       ; a|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_27   ; 1.861   ; 1.861   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; CLOCK_27   ; 2.002   ; 2.002   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; CLOCK_27   ; 2.019   ; 2.019   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; CLOCK_27   ; 2.027   ; 2.027   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; CLOCK_27   ; 1.905   ; 1.905   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; CLOCK_27   ; 2.014   ; 2.014   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; CLOCK_27   ; 1.999   ; 1.999   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; CLOCK_27   ; 1.861   ; 1.861   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; CLOCK_27   ; 1.880   ; 1.880   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; CLOCK_27   ; 1.886   ; 1.886   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; CLOCK_27   ; 1.950   ; 1.950   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; CLOCK_27   ; 2.251   ; 2.251   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; CLOCK_27   ; 2.299   ; 2.299   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; CLOCK_27   ; 1.793   ; 1.793   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; CLOCK_27   ; 1.793   ; 1.793   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; CLOCK_27   ; 1.909   ; 1.909   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; CLOCK_27   ; 1.923   ; 1.923   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; CLOCK_27   ; 1.806   ; 1.806   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; CLOCK_27   ; 1.807   ; 1.807   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; CLOCK_27   ; 1.810   ; 1.810   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; CLOCK_27   ; 1.910   ; 1.910   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; CLOCK_27   ; 1.816   ; 1.816   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; CLOCK_27   ; 2.065   ; 2.065   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; CLOCK_27   ; 2.076   ; 2.076   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; CLOCK_27   ; 1.841   ; 1.841   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; CLOCK_27   ; 1.837   ; 1.837   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; CLOCK_27   ; 2.072   ; 2.072   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; CLOCK_27   ; 2.080   ; 2.080   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; CLOCK_27   ; 1.951   ; 1.951   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; CLOCK_27   ; 1.993   ; 1.993   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; CLOCK_27   ; 1.229   ; 1.229   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; CLOCK_27   ; 1.953   ; 1.953   ; Rise       ; a|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; CLOCK_27   ; 1.246   ; 1.246   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDG[*]        ; CLOCK_27   ; 2.876   ; 2.876   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[2]       ; CLOCK_27   ; 3.501   ; 3.501   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[6]       ; CLOCK_27   ; 3.330   ; 3.330   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[7]       ; CLOCK_27   ; 3.592   ; 3.592   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDG[8]       ; CLOCK_27   ; 2.876   ; 2.876   ; Rise       ; a|altpll_component|pll|clk[1] ;
; LEDR[*]        ; CLOCK_27   ; 2.545   ; 2.545   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[0]       ; CLOCK_27   ; 4.109   ; 4.109   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[1]       ; CLOCK_27   ; 3.384   ; 3.384   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[2]       ; CLOCK_27   ; 4.676   ; 4.676   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[3]       ; CLOCK_27   ; 3.611   ; 3.611   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[4]       ; CLOCK_27   ; 3.722   ; 3.722   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[5]       ; CLOCK_27   ; 4.291   ; 4.291   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[6]       ; CLOCK_27   ; 3.502   ; 3.502   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; CLOCK_27   ; 4.764   ; 4.764   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; CLOCK_27   ; 2.986   ; 2.986   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; CLOCK_27   ; 2.926   ; 2.926   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; CLOCK_27   ; 3.009   ; 3.009   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; CLOCK_27   ; 2.991   ; 2.991   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; CLOCK_27   ; 3.036   ; 3.036   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; CLOCK_27   ; 3.010   ; 3.010   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; CLOCK_27   ; 2.922   ; 2.922   ; Rise       ; a|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; CLOCK_27   ; 2.545   ; 2.545   ; Rise       ; a|altpll_component|pll|clk[1] ;
+----------------+------------+---------+---------+------------+-------------------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+-------------+-------------+--------+--------+--------+--------+
; Input Port  ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-------------+-------------+--------+--------+--------+--------+
; DRAM_DQ[0]  ; HEX0[0]     ; 11.668 ; 11.668 ; 11.668 ; 11.668 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; DRAM_DQ[0]  ; HEX0[2]     ;        ; 11.645 ; 11.645 ;        ;
; DRAM_DQ[0]  ; HEX0[3]     ; 11.907 ; 11.907 ; 11.907 ; 11.907 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 11.909 ;        ;        ; 11.909 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 11.901 ;        ;        ; 11.901 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 11.559 ; 11.559 ; 11.559 ; 11.559 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 11.566 ; 11.566 ; 11.566 ; 11.566 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 11.569 ;        ;        ; 11.569 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 11.831 ; 11.831 ; 11.831 ; 11.831 ;
; DRAM_DQ[1]  ; HEX0[4]     ;        ; 11.808 ; 11.808 ;        ;
; DRAM_DQ[1]  ; HEX0[5]     ; 11.828 ; 11.828 ; 11.828 ; 11.828 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 11.825 ; 11.825 ; 11.825 ; 11.825 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 11.273 ;        ;        ; 11.273 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 11.288 ; 11.288 ; 11.288 ; 11.288 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 11.549 ; 11.549 ; 11.549 ; 11.549 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 11.544 ; 11.544 ; 11.544 ; 11.544 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 11.540 ; 11.540 ; 11.540 ; 11.540 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 11.546 ; 11.546 ; 11.546 ; 11.546 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 12.539 ; 12.539 ; 12.539 ; 12.539 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 12.537 ; 12.537 ; 12.537 ; 12.537 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 12.541 ; 12.541 ; 12.541 ; 12.541 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 12.801 ; 12.801 ; 12.801 ; 12.801 ;
; DRAM_DQ[3]  ; HEX0[4]     ;        ; 12.779 ; 12.779 ;        ;
; DRAM_DQ[3]  ; HEX0[5]     ; 12.777 ; 12.777 ; 12.777 ; 12.777 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 12.800 ; 12.800 ; 12.800 ; 12.800 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 12.328 ; 12.328 ; 12.328 ; 12.328 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 12.181 ; 12.181 ; 12.181 ; 12.181 ;
; DRAM_DQ[4]  ; HEX1[2]     ;        ; 11.934 ; 11.934 ;        ;
; DRAM_DQ[4]  ; HEX1[3]     ; 13.195 ; 13.195 ; 13.195 ; 13.195 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 12.095 ;        ;        ; 12.095 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 12.218 ;        ;        ; 12.218 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 12.033 ; 12.033 ; 12.033 ; 12.033 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 12.207 ; 12.207 ; 12.207 ; 12.207 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 12.061 ; 12.061 ; 12.061 ; 12.061 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 11.833 ;        ;        ; 11.833 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[5]  ; HEX1[4]     ;        ; 11.967 ; 11.967 ;        ;
; DRAM_DQ[5]  ; HEX1[5]     ; 12.091 ; 12.091 ; 12.091 ; 12.091 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 11.905 ; 11.905 ; 11.905 ; 11.905 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 12.185 ; 12.185 ; 12.185 ; 12.185 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 12.038 ;        ;        ; 12.038 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 11.798 ; 11.798 ; 11.798 ; 11.798 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 13.054 ; 13.054 ; 13.054 ; 13.054 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 11.935 ; 11.935 ; 11.935 ; 11.935 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 12.056 ; 12.056 ; 12.056 ; 12.056 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 11.876 ; 11.876 ; 11.876 ; 11.876 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 12.660 ; 12.660 ; 12.660 ; 12.660 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 12.517 ; 12.517 ; 12.517 ; 12.517 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 12.293 ; 12.293 ; 12.293 ; 12.293 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 13.498 ; 13.498 ; 13.498 ; 13.498 ;
; DRAM_DQ[7]  ; HEX1[4]     ;        ; 12.425 ; 12.425 ;        ;
; DRAM_DQ[7]  ; HEX1[5]     ; 12.550 ; 12.550 ; 12.550 ; 12.550 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 12.365 ; 12.365 ; 12.365 ; 12.365 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 13.336 ; 13.336 ; 13.336 ; 13.336 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 13.338 ; 13.338 ; 13.338 ; 13.338 ;
; DRAM_DQ[8]  ; HEX2[2]     ;        ; 13.241 ; 13.241 ;        ;
; DRAM_DQ[8]  ; HEX2[3]     ; 13.345 ; 13.345 ; 13.345 ; 13.345 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 13.088 ;        ;        ; 13.088 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 13.045 ;        ;        ; 13.045 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 13.077 ; 13.077 ; 13.077 ; 13.077 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 12.270 ; 12.270 ; 12.270 ; 12.270 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 12.273 ; 12.273 ; 12.273 ; 12.273 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 12.193 ;        ;        ; 12.193 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 12.267 ; 12.267 ; 12.267 ; 12.267 ;
; DRAM_DQ[9]  ; HEX2[4]     ;        ; 12.024 ; 12.024 ;        ;
; DRAM_DQ[9]  ; HEX2[5]     ; 11.978 ; 11.978 ; 11.978 ; 11.978 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 12.012 ; 12.012 ; 12.012 ; 12.012 ;
; DRAM_DQ[10] ; HEX2[0]     ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; DRAM_DQ[10] ; HEX2[1]     ; 12.373 ;        ;        ; 12.373 ;
; DRAM_DQ[10] ; HEX2[2]     ; 12.309 ; 12.309 ; 12.309 ; 12.309 ;
; DRAM_DQ[10] ; HEX2[3]     ; 12.384 ; 12.384 ; 12.384 ; 12.384 ;
; DRAM_DQ[10] ; HEX2[4]     ; 12.124 ; 12.124 ; 12.124 ; 12.124 ;
; DRAM_DQ[10] ; HEX2[5]     ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; DRAM_DQ[10] ; HEX2[6]     ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; DRAM_DQ[11] ; HEX2[0]     ; 12.050 ; 12.050 ; 12.050 ; 12.050 ;
; DRAM_DQ[11] ; HEX2[1]     ; 12.054 ; 12.054 ; 12.054 ; 12.054 ;
; DRAM_DQ[11] ; HEX2[2]     ; 11.990 ; 11.990 ; 11.990 ; 11.990 ;
; DRAM_DQ[11] ; HEX2[3]     ; 12.066 ; 12.066 ; 12.066 ; 12.066 ;
; DRAM_DQ[11] ; HEX2[4]     ;        ; 11.805 ; 11.805 ;        ;
; DRAM_DQ[11] ; HEX2[5]     ; 11.763 ; 11.763 ; 11.763 ; 11.763 ;
; DRAM_DQ[11] ; HEX2[6]     ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; DRAM_DQ[12] ; HEX3[0]     ; 13.848 ; 13.848 ; 13.848 ; 13.848 ;
; DRAM_DQ[12] ; HEX3[1]     ; 13.692 ; 13.692 ; 13.692 ; 13.692 ;
; DRAM_DQ[12] ; HEX3[2]     ;        ; 13.708 ; 13.708 ;        ;
; DRAM_DQ[12] ; HEX3[3]     ; 13.689 ; 13.689 ; 13.689 ; 13.689 ;
; DRAM_DQ[12] ; HEX3[4]     ; 13.737 ;        ;        ; 13.737 ;
; DRAM_DQ[12] ; HEX3[5]     ; 13.942 ;        ;        ; 13.942 ;
; DRAM_DQ[12] ; HEX3[6]     ; 13.955 ; 13.955 ; 13.955 ; 13.955 ;
; DRAM_DQ[13] ; HEX3[0]     ; 12.276 ; 12.276 ; 12.276 ; 12.276 ;
; DRAM_DQ[13] ; HEX3[1]     ; 12.123 ; 12.123 ; 12.123 ; 12.123 ;
; DRAM_DQ[13] ; HEX3[2]     ; 12.166 ;        ;        ; 12.166 ;
; DRAM_DQ[13] ; HEX3[3]     ; 12.126 ; 12.126 ; 12.126 ; 12.126 ;
; DRAM_DQ[13] ; HEX3[4]     ;        ; 12.166 ; 12.166 ;        ;
; DRAM_DQ[13] ; HEX3[5]     ; 12.373 ; 12.373 ; 12.373 ; 12.373 ;
; DRAM_DQ[13] ; HEX3[6]     ; 12.386 ; 12.386 ; 12.386 ; 12.386 ;
; DRAM_DQ[14] ; HEX3[0]     ; 12.154 ; 12.154 ; 12.154 ; 12.154 ;
; DRAM_DQ[14] ; HEX3[1]     ; 11.996 ;        ;        ; 11.996 ;
; DRAM_DQ[14] ; HEX3[2]     ; 12.039 ; 12.039 ; 12.039 ; 12.039 ;
; DRAM_DQ[14] ; HEX3[3]     ; 11.994 ; 11.994 ; 11.994 ; 11.994 ;
; DRAM_DQ[14] ; HEX3[4]     ; 12.034 ; 12.034 ; 12.034 ; 12.034 ;
; DRAM_DQ[14] ; HEX3[5]     ; 12.240 ; 12.240 ; 12.240 ; 12.240 ;
; DRAM_DQ[14] ; HEX3[6]     ; 12.255 ; 12.255 ; 12.255 ; 12.255 ;
; DRAM_DQ[15] ; HEX3[0]     ; 13.204 ; 13.204 ; 13.204 ; 13.204 ;
; DRAM_DQ[15] ; HEX3[1]     ; 13.045 ; 13.045 ; 13.045 ; 13.045 ;
; DRAM_DQ[15] ; HEX3[2]     ; 13.090 ; 13.090 ; 13.090 ; 13.090 ;
; DRAM_DQ[15] ; HEX3[3]     ; 13.044 ; 13.044 ; 13.044 ; 13.044 ;
; DRAM_DQ[15] ; HEX3[4]     ;        ; 13.080 ; 13.080 ;        ;
; DRAM_DQ[15] ; HEX3[5]     ; 13.286 ; 13.286 ; 13.286 ; 13.286 ;
; DRAM_DQ[15] ; HEX3[6]     ; 13.305 ; 13.305 ; 13.305 ; 13.305 ;
; SW[16]      ; HEX0[0]     ; 14.416 ; 14.416 ; 14.416 ; 14.416 ;
; SW[16]      ; HEX0[1]     ; 14.414 ; 14.414 ; 14.414 ; 14.414 ;
; SW[16]      ; HEX0[2]     ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; SW[16]      ; HEX0[3]     ; 14.678 ; 14.678 ; 14.678 ; 14.678 ;
; SW[16]      ; HEX0[4]     ; 14.085 ; 14.656 ; 14.656 ; 14.085 ;
; SW[16]      ; HEX0[5]     ; 14.654 ; 14.654 ; 14.654 ; 14.654 ;
; SW[16]      ; HEX0[6]     ; 14.677 ; 14.677 ; 14.677 ; 14.677 ;
; SW[16]      ; HEX1[0]     ; 14.597 ; 14.597 ; 14.597 ; 14.597 ;
; SW[16]      ; HEX1[1]     ; 14.454 ; 14.454 ; 14.454 ; 14.454 ;
; SW[16]      ; HEX1[2]     ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; SW[16]      ; HEX1[3]     ; 15.435 ; 15.435 ; 15.435 ; 15.435 ;
; SW[16]      ; HEX1[4]     ; 14.121 ; 14.362 ; 14.362 ; 14.121 ;
; SW[16]      ; HEX1[5]     ; 14.487 ; 14.487 ; 14.487 ; 14.487 ;
; SW[16]      ; HEX1[6]     ; 14.302 ; 14.302 ; 14.302 ; 14.302 ;
; SW[16]      ; HEX2[0]     ; 15.462 ; 15.462 ; 15.462 ; 15.462 ;
; SW[16]      ; HEX2[1]     ; 15.464 ; 15.464 ; 15.464 ; 15.464 ;
; SW[16]      ; HEX2[2]     ; 14.688 ; 15.367 ; 15.367 ; 14.688 ;
; SW[16]      ; HEX2[3]     ; 15.471 ; 15.471 ; 15.471 ; 15.471 ;
; SW[16]      ; HEX2[4]     ; 15.214 ; 14.535 ; 14.535 ; 15.214 ;
; SW[16]      ; HEX2[5]     ; 15.171 ; 14.492 ; 14.492 ; 15.171 ;
; SW[16]      ; HEX2[6]     ; 15.203 ; 15.203 ; 15.203 ; 15.203 ;
; SW[16]      ; HEX3[0]     ; 15.504 ; 15.504 ; 15.504 ; 15.504 ;
; SW[16]      ; HEX3[1]     ; 15.348 ; 15.348 ; 15.348 ; 15.348 ;
; SW[16]      ; HEX3[2]     ; 15.364 ; 15.364 ; 15.364 ; 15.364 ;
; SW[16]      ; HEX3[3]     ; 15.345 ; 15.345 ; 15.345 ; 15.345 ;
; SW[16]      ; HEX3[4]     ; 15.393 ; 15.393 ; 15.393 ; 15.393 ;
; SW[16]      ; HEX3[5]     ; 15.598 ; 15.598 ; 15.598 ; 15.598 ;
; SW[16]      ; HEX3[6]     ; 15.611 ; 15.611 ; 15.611 ; 15.611 ;
; SW[16]      ; HEX4[0]     ; 14.569 ; 14.569 ; 14.569 ; 14.569 ;
; SW[16]      ; HEX4[1]     ; 14.694 ; 14.694 ; 14.694 ; 14.694 ;
; SW[16]      ; HEX4[2]     ; 14.670 ; 14.670 ; 14.670 ; 14.670 ;
; SW[16]      ; HEX4[3]     ; 14.400 ; 14.400 ; 14.400 ; 14.400 ;
; SW[16]      ; HEX4[4]     ; 14.409 ; 14.409 ; 14.409 ; 14.409 ;
; SW[16]      ; HEX4[5]     ; 14.418 ; 14.418 ; 14.418 ; 14.418 ;
; SW[16]      ; HEX4[6]     ; 14.570 ; 14.570 ; 14.570 ; 14.570 ;
; SW[16]      ; HEX5[0]     ; 15.530 ; 15.530 ; 15.530 ; 15.530 ;
; SW[16]      ; HEX5[1]     ; 15.513 ; 15.513 ; 15.513 ; 15.513 ;
; SW[16]      ; HEX5[2]     ; 15.611 ; 15.611 ; 15.611 ; 15.611 ;
; SW[16]      ; HEX5[3]     ; 15.553 ; 15.553 ; 15.553 ; 15.553 ;
; SW[16]      ; HEX5[4]     ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SW[16]      ; HEX5[5]     ; 15.590 ; 15.590 ; 15.590 ; 15.590 ;
; SW[16]      ; HEX5[6]     ; 15.568 ; 15.568 ; 15.568 ; 15.568 ;
; SW[16]      ; HEX6[0]     ; 14.536 ; 14.536 ; 14.536 ; 14.536 ;
; SW[16]      ; HEX6[1]     ; 14.481 ; 14.481 ; 14.481 ; 14.481 ;
; SW[16]      ; HEX6[2]     ; 14.488 ; 14.488 ; 14.488 ; 14.488 ;
; SW[16]      ; HEX6[3]     ; 15.056 ; 15.056 ; 15.056 ; 15.056 ;
; SW[16]      ; HEX6[4]     ; 14.634 ; 14.634 ; 14.634 ; 14.634 ;
; SW[16]      ; HEX6[5]     ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; SW[16]      ; HEX6[6]     ; 15.085 ; 15.085 ; 15.085 ; 15.085 ;
; SW[16]      ; HEX7[0]     ; 15.721 ; 15.721 ; 15.721 ; 15.721 ;
; SW[16]      ; HEX7[1]     ; 15.753 ; 15.753 ; 15.753 ; 15.753 ;
; SW[16]      ; HEX7[2]     ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; SW[16]      ; HEX7[3]     ; 15.898 ; 15.898 ; 15.898 ; 15.898 ;
; SW[16]      ; HEX7[4]     ; 15.893 ; 15.893 ; 15.893 ; 15.893 ;
; SW[16]      ; HEX7[5]     ; 16.027 ; 16.027 ; 16.027 ; 16.027 ;
; SW[16]      ; HEX7[6]     ; 15.788 ; 15.788 ; 15.788 ; 15.788 ;
; SW[16]      ; LEDG[2]     ; 12.250 ; 12.250 ; 12.250 ; 12.250 ;
; SW[17]      ; HEX0[0]     ; 13.810 ; 13.810 ; 13.810 ; 13.810 ;
; SW[17]      ; HEX0[1]     ; 13.808 ; 13.808 ; 13.808 ; 13.808 ;
; SW[17]      ; HEX0[2]     ; 13.812 ; 13.812 ; 13.812 ; 13.812 ;
; SW[17]      ; HEX0[3]     ; 14.072 ; 14.072 ; 14.072 ; 14.072 ;
; SW[17]      ; HEX0[4]     ; 14.050 ; 14.050 ; 14.050 ; 14.050 ;
; SW[17]      ; HEX0[5]     ; 14.048 ; 14.048 ; 14.048 ; 14.048 ;
; SW[17]      ; HEX0[6]     ; 14.071 ; 14.071 ; 14.071 ; 14.071 ;
; SW[17]      ; HEX1[0]     ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; SW[17]      ; HEX1[1]     ; 14.248 ; 14.248 ; 14.248 ; 14.248 ;
; SW[17]      ; HEX1[2]     ; 14.008 ; 14.008 ; 14.008 ; 14.008 ;
; SW[17]      ; HEX1[3]     ; 15.264 ; 15.264 ; 15.264 ; 15.264 ;
; SW[17]      ; HEX1[4]     ; 14.145 ; 14.145 ; 14.145 ; 14.145 ;
; SW[17]      ; HEX1[5]     ; 14.266 ; 14.266 ; 14.266 ; 14.266 ;
; SW[17]      ; HEX1[6]     ; 14.086 ; 14.086 ; 14.086 ; 14.086 ;
; SW[17]      ; HEX2[0]     ; 15.787 ; 15.787 ; 15.787 ; 15.787 ;
; SW[17]      ; HEX2[1]     ; 15.789 ; 15.789 ; 15.789 ; 15.789 ;
; SW[17]      ; HEX2[2]     ; 15.692 ; 15.692 ; 15.692 ; 15.692 ;
; SW[17]      ; HEX2[3]     ; 15.796 ; 15.796 ; 15.796 ; 15.796 ;
; SW[17]      ; HEX2[4]     ; 15.539 ; 15.539 ; 15.539 ; 15.539 ;
; SW[17]      ; HEX2[5]     ; 15.496 ; 15.496 ; 15.496 ; 15.496 ;
; SW[17]      ; HEX2[6]     ; 15.528 ; 15.528 ; 15.528 ; 15.528 ;
; SW[17]      ; HEX3[0]     ; 15.894 ; 15.894 ; 15.894 ; 15.894 ;
; SW[17]      ; HEX3[1]     ; 15.738 ; 15.738 ; 15.738 ; 15.738 ;
; SW[17]      ; HEX3[2]     ; 15.754 ; 15.095 ; 15.095 ; 15.754 ;
; SW[17]      ; HEX3[3]     ; 15.735 ; 15.735 ; 15.735 ; 15.735 ;
; SW[17]      ; HEX3[4]     ; 15.124 ; 15.783 ; 15.783 ; 15.124 ;
; SW[17]      ; HEX3[5]     ; 15.329 ; 15.988 ; 15.988 ; 15.329 ;
; SW[17]      ; HEX3[6]     ; 16.001 ; 16.001 ; 16.001 ; 16.001 ;
; SW[17]      ; HEX4[0]     ; 14.815 ; 14.815 ; 14.815 ; 14.815 ;
; SW[17]      ; HEX4[1]     ; 14.940 ; 14.940 ; 14.940 ; 14.940 ;
; SW[17]      ; HEX4[2]     ; 14.952 ; 14.952 ; 14.952 ; 14.952 ;
; SW[17]      ; HEX4[3]     ; 14.652 ; 14.652 ; 14.652 ; 14.652 ;
; SW[17]      ; HEX4[4]     ; 14.451 ; 14.659 ; 14.659 ; 14.451 ;
; SW[17]      ; HEX4[5]     ; 14.670 ; 14.670 ; 14.670 ; 14.670 ;
; SW[17]      ; HEX4[6]     ; 14.830 ; 14.830 ; 14.830 ; 14.830 ;
; SW[17]      ; HEX5[0]     ; 15.921 ; 15.921 ; 15.921 ; 15.921 ;
; SW[17]      ; HEX5[1]     ; 15.904 ; 15.904 ; 15.904 ; 15.904 ;
; SW[17]      ; HEX5[2]     ; 16.002 ; 16.002 ; 16.002 ; 16.002 ;
; SW[17]      ; HEX5[3]     ; 15.944 ; 15.944 ; 15.944 ; 15.944 ;
; SW[17]      ; HEX5[4]     ; 15.955 ; 15.955 ; 15.955 ; 15.955 ;
; SW[17]      ; HEX5[5]     ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; SW[17]      ; HEX5[6]     ; 15.959 ; 15.959 ; 15.959 ; 15.959 ;
; SW[17]      ; HEX6[0]     ; 14.631 ; 14.631 ; 14.631 ; 14.631 ;
; SW[17]      ; HEX6[1]     ; 14.576 ; 14.576 ; 14.576 ; 14.576 ;
; SW[17]      ; HEX6[2]     ; 14.583 ; 14.583 ; 14.583 ; 14.583 ;
; SW[17]      ; HEX6[3]     ; 14.953 ; 14.953 ; 14.953 ; 14.953 ;
; SW[17]      ; HEX6[4]     ; 14.531 ; 14.531 ; 14.531 ; 14.531 ;
; SW[17]      ; HEX6[5]     ; 14.954 ; 14.954 ; 14.954 ; 14.954 ;
; SW[17]      ; HEX6[6]     ; 14.982 ; 14.982 ; 14.982 ; 14.982 ;
; SW[17]      ; HEX7[0]     ; 15.564 ; 15.564 ; 15.564 ; 15.564 ;
; SW[17]      ; HEX7[1]     ; 15.596 ; 15.596 ; 15.596 ; 15.596 ;
; SW[17]      ; HEX7[2]     ; 15.844 ; 15.844 ; 15.844 ; 15.844 ;
; SW[17]      ; HEX7[3]     ; 15.741 ; 15.741 ; 15.741 ; 15.741 ;
; SW[17]      ; HEX7[4]     ; 15.736 ; 15.736 ; 15.736 ; 15.736 ;
; SW[17]      ; HEX7[5]     ; 15.870 ; 15.870 ; 15.870 ; 15.870 ;
; SW[17]      ; HEX7[6]     ; 15.631 ; 15.631 ; 15.631 ; 15.631 ;
; SW[17]      ; LEDG[2]     ; 12.440 ; 12.440 ; 12.440 ; 12.440 ;
+-------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+-------------+-------------+-------+-------+-------+-------+
; Input Port  ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-------------+-------------+-------+-------+-------+-------+
; DRAM_DQ[0]  ; HEX0[0]     ; 6.351 ; 6.351 ; 6.351 ; 6.351 ;
; DRAM_DQ[0]  ; HEX0[1]     ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; DRAM_DQ[0]  ; HEX0[2]     ;       ; 6.330 ; 6.330 ;       ;
; DRAM_DQ[0]  ; HEX0[3]     ; 6.462 ; 6.462 ; 6.462 ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[4]     ; 6.462 ;       ;       ; 6.462 ;
; DRAM_DQ[0]  ; HEX0[5]     ; 6.454 ;       ;       ; 6.454 ;
; DRAM_DQ[0]  ; HEX0[6]     ; 6.457 ; 6.457 ; 6.457 ; 6.457 ;
; DRAM_DQ[1]  ; HEX0[0]     ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; DRAM_DQ[1]  ; HEX0[1]     ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; DRAM_DQ[1]  ; HEX0[2]     ; 6.315 ;       ;       ; 6.315 ;
; DRAM_DQ[1]  ; HEX0[3]     ; 6.443 ; 6.443 ; 6.443 ; 6.443 ;
; DRAM_DQ[1]  ; HEX0[4]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[1]  ; HEX0[5]     ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; DRAM_DQ[1]  ; HEX0[6]     ; 6.434 ; 6.434 ; 6.434 ; 6.434 ;
; DRAM_DQ[2]  ; HEX0[0]     ; 6.205 ; 6.205 ; 6.205 ; 6.205 ;
; DRAM_DQ[2]  ; HEX0[1]     ; 6.167 ;       ;       ; 6.167 ;
; DRAM_DQ[2]  ; HEX0[2]     ; 6.187 ; 6.187 ; 6.187 ; 6.187 ;
; DRAM_DQ[2]  ; HEX0[3]     ; 6.316 ; 6.316 ; 6.316 ; 6.316 ;
; DRAM_DQ[2]  ; HEX0[4]     ; 6.309 ; 6.309 ; 6.309 ; 6.309 ;
; DRAM_DQ[2]  ; HEX0[5]     ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; DRAM_DQ[2]  ; HEX0[6]     ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; DRAM_DQ[3]  ; HEX0[0]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; DRAM_DQ[3]  ; HEX0[1]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; DRAM_DQ[3]  ; HEX0[2]     ; 6.724 ; 6.724 ; 6.724 ; 6.724 ;
; DRAM_DQ[3]  ; HEX0[3]     ; 6.850 ; 6.850 ; 6.850 ; 6.850 ;
; DRAM_DQ[3]  ; HEX0[4]     ;       ; 6.854 ; 6.854 ;       ;
; DRAM_DQ[3]  ; HEX0[5]     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; DRAM_DQ[3]  ; HEX0[6]     ; 6.844 ; 6.844 ; 6.844 ; 6.844 ;
; DRAM_DQ[4]  ; HEX1[0]     ; 6.679 ; 6.679 ; 6.679 ; 6.679 ;
; DRAM_DQ[4]  ; HEX1[1]     ; 6.608 ; 6.608 ; 6.608 ; 6.608 ;
; DRAM_DQ[4]  ; HEX1[2]     ;       ; 6.449 ; 6.449 ;       ;
; DRAM_DQ[4]  ; HEX1[3]     ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; DRAM_DQ[4]  ; HEX1[4]     ; 6.540 ;       ;       ; 6.540 ;
; DRAM_DQ[4]  ; HEX1[5]     ; 6.564 ;       ;       ; 6.564 ;
; DRAM_DQ[4]  ; HEX1[6]     ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; DRAM_DQ[5]  ; HEX1[0]     ; 6.640 ; 6.640 ; 6.640 ; 6.640 ;
; DRAM_DQ[5]  ; HEX1[1]     ; 6.571 ; 6.571 ; 6.571 ; 6.571 ;
; DRAM_DQ[5]  ; HEX1[2]     ; 6.409 ;       ;       ; 6.409 ;
; DRAM_DQ[5]  ; HEX1[3]     ; 7.099 ; 7.099 ; 7.099 ; 7.099 ;
; DRAM_DQ[5]  ; HEX1[4]     ;       ; 6.496 ; 6.496 ;       ;
; DRAM_DQ[5]  ; HEX1[5]     ; 6.524 ; 6.524 ; 6.524 ; 6.524 ;
; DRAM_DQ[5]  ; HEX1[6]     ; 6.461 ; 6.461 ; 6.461 ; 6.461 ;
; DRAM_DQ[6]  ; HEX1[0]     ; 6.617 ; 6.617 ; 6.617 ; 6.617 ;
; DRAM_DQ[6]  ; HEX1[1]     ; 6.549 ;       ;       ; 6.549 ;
; DRAM_DQ[6]  ; HEX1[2]     ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; DRAM_DQ[6]  ; HEX1[3]     ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; DRAM_DQ[6]  ; HEX1[4]     ; 6.464 ; 6.464 ; 6.464 ; 6.464 ;
; DRAM_DQ[6]  ; HEX1[5]     ; 6.489 ; 6.489 ; 6.489 ; 6.489 ;
; DRAM_DQ[6]  ; HEX1[6]     ; 6.433 ; 6.433 ; 6.433 ; 6.433 ;
; DRAM_DQ[7]  ; HEX1[0]     ; 6.845 ; 6.845 ; 6.845 ; 6.845 ;
; DRAM_DQ[7]  ; HEX1[1]     ; 6.772 ; 6.772 ; 6.772 ; 6.772 ;
; DRAM_DQ[7]  ; HEX1[2]     ; 6.613 ; 6.613 ; 6.613 ; 6.613 ;
; DRAM_DQ[7]  ; HEX1[3]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; DRAM_DQ[7]  ; HEX1[4]     ;       ; 6.700 ; 6.700 ;       ;
; DRAM_DQ[7]  ; HEX1[5]     ; 6.728 ; 6.728 ; 6.728 ; 6.728 ;
; DRAM_DQ[7]  ; HEX1[6]     ; 6.666 ; 6.666 ; 6.666 ; 6.666 ;
; DRAM_DQ[8]  ; HEX2[0]     ; 7.063 ; 7.063 ; 7.063 ; 7.063 ;
; DRAM_DQ[8]  ; HEX2[1]     ; 7.047 ; 7.047 ; 7.047 ; 7.047 ;
; DRAM_DQ[8]  ; HEX2[2]     ;       ; 7.035 ; 7.035 ;       ;
; DRAM_DQ[8]  ; HEX2[3]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; DRAM_DQ[8]  ; HEX2[4]     ; 6.951 ;       ;       ; 6.951 ;
; DRAM_DQ[8]  ; HEX2[5]     ; 6.934 ;       ;       ; 6.934 ;
; DRAM_DQ[8]  ; HEX2[6]     ; 6.942 ; 6.942 ; 6.942 ; 6.942 ;
; DRAM_DQ[9]  ; HEX2[0]     ; 6.676 ; 6.676 ; 6.676 ; 6.676 ;
; DRAM_DQ[9]  ; HEX2[1]     ; 6.660 ; 6.660 ; 6.660 ; 6.660 ;
; DRAM_DQ[9]  ; HEX2[2]     ; 6.642 ;       ;       ; 6.642 ;
; DRAM_DQ[9]  ; HEX2[3]     ; 6.678 ; 6.678 ; 6.678 ; 6.678 ;
; DRAM_DQ[9]  ; HEX2[4]     ;       ; 6.565 ; 6.565 ;       ;
; DRAM_DQ[9]  ; HEX2[5]     ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; DRAM_DQ[9]  ; HEX2[6]     ; 6.555 ; 6.555 ; 6.555 ; 6.555 ;
; DRAM_DQ[10] ; HEX2[0]     ; 6.671 ; 6.671 ; 6.671 ; 6.671 ;
; DRAM_DQ[10] ; HEX2[1]     ; 6.656 ;       ;       ; 6.656 ;
; DRAM_DQ[10] ; HEX2[2]     ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; DRAM_DQ[10] ; HEX2[3]     ; 6.685 ; 6.685 ; 6.685 ; 6.685 ;
; DRAM_DQ[10] ; HEX2[4]     ; 6.562 ; 6.562 ; 6.562 ; 6.562 ;
; DRAM_DQ[10] ; HEX2[5]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[10] ; HEX2[6]     ; 6.546 ; 6.546 ; 6.546 ; 6.546 ;
; DRAM_DQ[11] ; HEX2[0]     ; 6.538 ; 6.538 ; 6.538 ; 6.538 ;
; DRAM_DQ[11] ; HEX2[1]     ; 6.523 ; 6.523 ; 6.523 ; 6.523 ;
; DRAM_DQ[11] ; HEX2[2]     ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; DRAM_DQ[11] ; HEX2[3]     ; 6.552 ; 6.552 ; 6.552 ; 6.552 ;
; DRAM_DQ[11] ; HEX2[4]     ;       ; 6.429 ; 6.429 ;       ;
; DRAM_DQ[11] ; HEX2[5]     ; 6.405 ; 6.405 ; 6.405 ; 6.405 ;
; DRAM_DQ[11] ; HEX2[6]     ; 6.413 ; 6.413 ; 6.413 ; 6.413 ;
; DRAM_DQ[12] ; HEX3[0]     ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; DRAM_DQ[12] ; HEX3[1]     ; 7.193 ; 7.193 ; 7.193 ; 7.193 ;
; DRAM_DQ[12] ; HEX3[2]     ;       ; 7.217 ; 7.217 ;       ;
; DRAM_DQ[12] ; HEX3[3]     ; 7.194 ; 7.194 ; 7.194 ; 7.194 ;
; DRAM_DQ[12] ; HEX3[4]     ; 7.219 ;       ;       ; 7.219 ;
; DRAM_DQ[12] ; HEX3[5]     ; 7.294 ;       ;       ; 7.294 ;
; DRAM_DQ[12] ; HEX3[6]     ; 7.300 ; 7.300 ; 7.300 ; 7.300 ;
; DRAM_DQ[13] ; HEX3[0]     ; 6.632 ; 6.632 ; 6.632 ; 6.632 ;
; DRAM_DQ[13] ; HEX3[1]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; DRAM_DQ[13] ; HEX3[2]     ; 6.606 ;       ;       ; 6.606 ;
; DRAM_DQ[13] ; HEX3[3]     ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; DRAM_DQ[13] ; HEX3[4]     ;       ; 6.610 ; 6.610 ;       ;
; DRAM_DQ[13] ; HEX3[5]     ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; DRAM_DQ[13] ; HEX3[6]     ; 6.691 ; 6.691 ; 6.691 ; 6.691 ;
; DRAM_DQ[14] ; HEX3[0]     ; 6.566 ; 6.566 ; 6.566 ; 6.566 ;
; DRAM_DQ[14] ; HEX3[1]     ; 6.511 ;       ;       ; 6.511 ;
; DRAM_DQ[14] ; HEX3[2]     ; 6.535 ; 6.535 ; 6.535 ; 6.535 ;
; DRAM_DQ[14] ; HEX3[3]     ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; DRAM_DQ[14] ; HEX3[4]     ; 6.532 ; 6.532 ; 6.532 ; 6.532 ;
; DRAM_DQ[14] ; HEX3[5]     ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; DRAM_DQ[14] ; HEX3[6]     ; 6.616 ; 6.616 ; 6.616 ; 6.616 ;
; DRAM_DQ[15] ; HEX3[0]     ; 6.982 ; 6.982 ; 6.982 ; 6.982 ;
; DRAM_DQ[15] ; HEX3[1]     ; 6.927 ; 6.927 ; 6.927 ; 6.927 ;
; DRAM_DQ[15] ; HEX3[2]     ; 6.954 ; 6.954 ; 6.954 ; 6.954 ;
; DRAM_DQ[15] ; HEX3[3]     ; 6.925 ; 6.925 ; 6.925 ; 6.925 ;
; DRAM_DQ[15] ; HEX3[4]     ;       ; 6.944 ; 6.944 ;       ;
; DRAM_DQ[15] ; HEX3[5]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; DRAM_DQ[15] ; HEX3[6]     ; 7.031 ; 7.031 ; 7.031 ; 7.031 ;
; SW[16]      ; HEX0[0]     ; 6.770 ; 6.770 ; 6.770 ; 6.770 ;
; SW[16]      ; HEX0[1]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; SW[16]      ; HEX0[2]     ; 6.749 ; 6.749 ; 6.749 ; 6.749 ;
; SW[16]      ; HEX0[3]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[16]      ; HEX0[4]     ; 6.881 ; 6.881 ; 6.881 ; 6.881 ;
; SW[16]      ; HEX0[5]     ; 6.873 ; 6.873 ; 6.873 ; 6.873 ;
; SW[16]      ; HEX0[6]     ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; SW[16]      ; HEX1[0]     ; 6.987 ; 6.987 ; 6.987 ; 6.987 ;
; SW[16]      ; HEX1[1]     ; 6.918 ; 6.918 ; 6.918 ; 6.918 ;
; SW[16]      ; HEX1[2]     ; 6.756 ; 6.756 ; 6.756 ; 6.756 ;
; SW[16]      ; HEX1[3]     ; 7.446 ; 7.446 ; 7.446 ; 7.446 ;
; SW[16]      ; HEX1[4]     ; 6.843 ; 6.843 ; 6.843 ; 6.843 ;
; SW[16]      ; HEX1[5]     ; 6.871 ; 6.871 ; 6.871 ; 6.871 ;
; SW[16]      ; HEX1[6]     ; 6.808 ; 6.808 ; 6.808 ; 6.808 ;
; SW[16]      ; HEX2[0]     ; 7.089 ; 7.089 ; 7.089 ; 7.089 ;
; SW[16]      ; HEX2[1]     ; 7.074 ; 7.074 ; 7.074 ; 7.074 ;
; SW[16]      ; HEX2[2]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[16]      ; HEX2[3]     ; 7.103 ; 7.103 ; 7.103 ; 7.103 ;
; SW[16]      ; HEX2[4]     ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; SW[16]      ; HEX2[5]     ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; SW[16]      ; HEX2[6]     ; 6.964 ; 6.964 ; 6.964 ; 6.964 ;
; SW[16]      ; HEX3[0]     ; 6.965 ; 6.965 ; 6.965 ; 6.965 ;
; SW[16]      ; HEX3[1]     ; 6.910 ; 6.910 ; 6.910 ; 6.910 ;
; SW[16]      ; HEX3[2]     ; 6.937 ; 6.937 ; 6.937 ; 6.937 ;
; SW[16]      ; HEX3[3]     ; 6.908 ; 6.908 ; 6.908 ; 6.908 ;
; SW[16]      ; HEX3[4]     ; 7.062 ; 6.927 ; 6.927 ; 7.062 ;
; SW[16]      ; HEX3[5]     ; 6.997 ; 6.997 ; 6.997 ; 6.997 ;
; SW[16]      ; HEX3[6]     ; 7.014 ; 7.014 ; 7.014 ; 7.014 ;
; SW[16]      ; HEX4[0]     ; 6.111 ; 6.111 ; 6.111 ; 6.111 ;
; SW[16]      ; HEX4[1]     ; 6.169 ; 6.169 ; 6.169 ; 6.169 ;
; SW[16]      ; HEX4[2]     ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; SW[16]      ; HEX4[3]     ; 6.025 ; 6.025 ; 6.025 ; 6.025 ;
; SW[16]      ; HEX4[4]     ; 6.045 ; 6.045 ; 6.045 ; 6.045 ;
; SW[16]      ; HEX4[5]     ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; SW[16]      ; HEX4[6]     ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; SW[16]      ; HEX5[0]     ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; SW[16]      ; HEX5[1]     ; 6.203 ; 6.203 ; 6.203 ; 6.203 ;
; SW[16]      ; HEX5[2]     ; 6.265 ; 6.265 ; 6.265 ; 6.265 ;
; SW[16]      ; HEX5[3]     ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; SW[16]      ; HEX5[4]     ; 6.237 ; 6.237 ; 6.237 ; 6.237 ;
; SW[16]      ; HEX5[5]     ; 6.253 ; 6.253 ; 6.253 ; 6.253 ;
; SW[16]      ; HEX5[6]     ; 6.246 ; 6.246 ; 6.246 ; 6.246 ;
; SW[16]      ; HEX6[0]     ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; SW[16]      ; HEX6[1]     ; 6.801 ; 6.801 ; 6.801 ; 6.801 ;
; SW[16]      ; HEX6[2]     ; 6.809 ; 6.809 ; 6.809 ; 6.809 ;
; SW[16]      ; HEX6[3]     ; 6.962 ; 6.962 ; 6.962 ; 6.962 ;
; SW[16]      ; HEX6[4]     ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
; SW[16]      ; HEX6[5]     ; 6.955 ; 6.955 ; 6.955 ; 6.955 ;
; SW[16]      ; HEX6[6]     ; 6.956 ; 6.956 ; 6.956 ; 6.956 ;
; SW[16]      ; HEX7[0]     ; 7.017 ; 7.017 ; 7.017 ; 7.017 ;
; SW[16]      ; HEX7[1]     ; 7.025 ; 7.025 ; 7.025 ; 7.025 ;
; SW[16]      ; HEX7[2]     ; 7.123 ; 7.123 ; 7.123 ; 7.123 ;
; SW[16]      ; HEX7[3]     ; 7.081 ; 7.081 ; 7.081 ; 7.081 ;
; SW[16]      ; HEX7[4]     ; 7.073 ; 7.073 ; 7.073 ; 7.073 ;
; SW[16]      ; HEX7[5]     ; 7.153 ; 7.153 ; 7.153 ; 7.153 ;
; SW[16]      ; HEX7[6]     ; 7.045 ; 7.045 ; 7.045 ; 7.045 ;
; SW[16]      ; LEDG[2]     ; 6.730 ; 6.730 ; 6.730 ; 6.730 ;
; SW[17]      ; HEX0[0]     ; 6.743 ; 6.743 ; 6.743 ; 6.743 ;
; SW[17]      ; HEX0[1]     ; 6.711 ; 6.711 ; 6.711 ; 6.711 ;
; SW[17]      ; HEX0[2]     ; 6.722 ; 6.722 ; 6.722 ; 6.722 ;
; SW[17]      ; HEX0[3]     ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; SW[17]      ; HEX0[4]     ; 6.854 ; 6.854 ; 6.854 ; 6.854 ;
; SW[17]      ; HEX0[5]     ; 6.846 ; 6.846 ; 6.846 ; 6.846 ;
; SW[17]      ; HEX0[6]     ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; SW[17]      ; HEX1[0]     ; 7.138 ; 7.138 ; 7.138 ; 7.138 ;
; SW[17]      ; HEX1[1]     ; 7.069 ; 7.069 ; 7.069 ; 7.069 ;
; SW[17]      ; HEX1[2]     ; 6.907 ; 6.907 ; 6.907 ; 6.907 ;
; SW[17]      ; HEX1[3]     ; 7.597 ; 7.597 ; 7.597 ; 7.597 ;
; SW[17]      ; HEX1[4]     ; 6.994 ; 6.994 ; 6.994 ; 6.994 ;
; SW[17]      ; HEX1[5]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; SW[17]      ; HEX1[6]     ; 6.959 ; 6.959 ; 6.959 ; 6.959 ;
; SW[17]      ; HEX2[0]     ; 7.210 ; 7.210 ; 7.210 ; 7.210 ;
; SW[17]      ; HEX2[1]     ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; SW[17]      ; HEX2[2]     ; 7.192 ; 7.192 ; 7.192 ; 7.192 ;
; SW[17]      ; HEX2[3]     ; 7.224 ; 7.224 ; 7.224 ; 7.224 ;
; SW[17]      ; HEX2[4]     ; 7.101 ; 7.101 ; 7.101 ; 7.101 ;
; SW[17]      ; HEX2[5]     ; 7.077 ; 7.077 ; 7.077 ; 7.077 ;
; SW[17]      ; HEX2[6]     ; 7.085 ; 7.085 ; 7.085 ; 7.085 ;
; SW[17]      ; HEX3[0]     ; 7.098 ; 7.098 ; 7.098 ; 7.098 ;
; SW[17]      ; HEX3[1]     ; 7.043 ; 7.207 ; 7.207 ; 7.043 ;
; SW[17]      ; HEX3[2]     ; 7.067 ; 7.067 ; 7.067 ; 7.067 ;
; SW[17]      ; HEX3[3]     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; SW[17]      ; HEX3[4]     ; 7.064 ; 7.064 ; 7.064 ; 7.064 ;
; SW[17]      ; HEX3[5]     ; 7.134 ; 7.134 ; 7.134 ; 7.134 ;
; SW[17]      ; HEX3[6]     ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; SW[17]      ; HEX4[0]     ; 6.024 ; 6.024 ; 6.024 ; 6.024 ;
; SW[17]      ; HEX4[1]     ; 6.086 ; 6.086 ; 6.086 ; 6.086 ;
; SW[17]      ; HEX4[2]     ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; SW[17]      ; HEX4[3]     ; 5.946 ; 5.946 ; 5.946 ; 5.946 ;
; SW[17]      ; HEX4[4]     ; 5.963 ; 5.963 ; 5.963 ; 5.963 ;
; SW[17]      ; HEX4[5]     ; 5.969 ; 5.969 ; 5.969 ; 5.969 ;
; SW[17]      ; HEX4[6]     ; 6.034 ; 6.034 ; 6.034 ; 6.034 ;
; SW[17]      ; HEX5[0]     ; 6.443 ; 6.443 ; 6.443 ; 6.443 ;
; SW[17]      ; HEX5[1]     ; 6.422 ; 6.422 ; 6.422 ; 6.422 ;
; SW[17]      ; HEX5[2]     ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; SW[17]      ; HEX5[3]     ; 6.449 ; 6.449 ; 6.449 ; 6.449 ;
; SW[17]      ; HEX5[4]     ; 6.456 ; 6.456 ; 6.456 ; 6.456 ;
; SW[17]      ; HEX5[5]     ; 6.472 ; 6.472 ; 6.472 ; 6.472 ;
; SW[17]      ; HEX5[6]     ; 6.465 ; 6.465 ; 6.465 ; 6.465 ;
; SW[17]      ; HEX6[0]     ; 7.070 ; 7.070 ; 7.070 ; 7.070 ;
; SW[17]      ; HEX6[1]     ; 7.044 ; 7.044 ; 7.044 ; 7.044 ;
; SW[17]      ; HEX6[2]     ; 7.050 ; 7.050 ; 7.050 ; 7.050 ;
; SW[17]      ; HEX6[3]     ; 7.195 ; 7.195 ; 7.195 ; 7.195 ;
; SW[17]      ; HEX6[4]     ; 7.013 ; 7.013 ; 7.013 ; 7.013 ;
; SW[17]      ; HEX6[5]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[17]      ; HEX6[6]     ; 7.188 ; 7.188 ; 7.188 ; 7.188 ;
; SW[17]      ; HEX7[0]     ; 7.161 ; 7.161 ; 7.161 ; 7.161 ;
; SW[17]      ; HEX7[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[17]      ; HEX7[2]     ; 7.267 ; 7.267 ; 7.267 ; 7.267 ;
; SW[17]      ; HEX7[3]     ; 7.225 ; 7.225 ; 7.225 ; 7.225 ;
; SW[17]      ; HEX7[4]     ; 7.217 ; 7.217 ; 7.217 ; 7.217 ;
; SW[17]      ; HEX7[5]     ; 7.297 ; 7.297 ; 7.297 ; 7.297 ;
; SW[17]      ; HEX7[6]     ; 7.189 ; 7.189 ; 7.189 ; 7.189 ;
; SW[17]      ; LEDG[2]     ; 6.780 ; 6.780 ; 6.780 ; 6.780 ;
+-------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 6108     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; a|altpll_component|pll|clk[0] ; a|altpll_component|pll|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 6108     ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 51       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                         ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; a|altpll_component|pll|clk[1] ; a|altpll_component|pll|clk[1] ; 51       ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 282   ; 282  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 163   ; 163  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jun 28 09:50:34 2023
Info: Command: quartus_sta VerilogWarmup -c VerilogWarmup
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'TopLevel.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info (332110): create_generated_clock -source {a|altpll_component|pll|inclk[0]} -phase -145.80 -duty_cycle 50.00 -name {a|altpll_component|pll|clk[0]} {a|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {a|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {a|altpll_component|pll|clk[1]} {a|altpll_component|pll|clk[1]}
Warning (332060): Node: KEY[2] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.281        -0.281 a|altpll_component|pll|clk[1] 
    Info (332119):    13.289         0.000 a|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 a|altpll_component|pll|clk[1] 
    Info (332119):     5.230         0.000 a|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 30.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    30.084         0.000 a|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 5.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.882         0.000 a|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 17.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.518         0.000 a|altpll_component|pll|clk[1] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: KEY[2] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 2.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.356         0.000 a|altpll_component|pll|clk[1] 
    Info (332119):    15.438         0.000 a|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 a|altpll_component|pll|clk[1] 
    Info (332119):     3.081         0.000 a|altpll_component|pll|clk[0] 
Info (332146): Worst-case recovery slack is 32.847
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    32.847         0.000 a|altpll_component|pll|clk[1] 
Info (332146): Worst-case removal slack is 3.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.680         0.000 a|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is 17.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.518         0.000 a|altpll_component|pll|clk[1] 
    Info (332119):    18.518         0.000 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Wed Jun 28 09:50:38 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:01


