<?xml version="1.0" encoding="utf-8"?>
<search>
  <entry>
    <title><![CDATA[2019-1-16]]></title>
    <url>%2F2019%2F01%2F16%2F2019-1-16%2F</url>
    <content type="text"><![CDATA[小渔村打卡 抒发一点负能量，这不儿，我也是人，也会心情不好，我曾经想过什么时候回来，但没想到这么快回来，总之这次的回来似乎很不舒服，因素很多吧。突然有一种不知道该如何自处的感觉，有点想回去了，唉，记录一下此时的心情吧，不过这次之行也让我看清楚了很多东西，或者再次加深了对一些道理的体会，这个世界上不知道谁就惹了你，可能是他，或者是她，最怕的是自己没想到的。废话有点多，生活还得继续，生死看淡，不服就干！]]></content>
      <categories>
        <category>CQ</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[11.28]]></title>
    <url>%2F2018%2F11%2F28%2F11-28%2F</url>
    <content type="text"><![CDATA[PZ理解 在做PZ分析的时候，一直想明明理论计算的pole是负值，但是仿真电路里的pole显示正值（AC的F），想要理解这个问题，就要先知道这个图：根据上图可知，左右极点对于信号的增益都是下降的，所以增益的波特图不用考虑正负极点的问题，但是正负极点对于相位的影响恰恰相反，一般计算所得的pole为负半平面，所以相位减小，因此绘制时一般相位也是减小，正是因为负极点存在的原因。同理可以分析零点。这里多说一下相位裕度(PM)，所谓的相位裕度就是系统稳定性的一个重要参数，如果相位达到-180°，增益依然大于1，在运放的负反馈系统中，系统往往会不稳定，形成振荡（参加巴克豪森准则）。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[10.26]]></title>
    <url>%2F2018%2F10%2F26%2F10-26%2F</url>
    <content type="text"><![CDATA[HFSS HFSS这个软件算是和我缘分吧，本来毕设就需要用这个仿真一个电感，但是当时时间紧，自己又有些懒，所以就没学，但是今天又需要用到它仿真天线，如今避无可避，只能乖乖学习。这个软件我装了好几次，都显示无法检测到库错误提示，安装网上位置更改为默认，也无济于事，最后通过更改安装系统才成功安装，在win10上就是安装不成功（个人经验），win7一次安装成功，祝你不要遇到我这个问题！补充：如果win10按照HFSS软件不成功，可以选择较高的HFSS版本，一般可以解决这个问题！还没学这个软件，不知道还会遇到啥问题，对了，我是在win10上装的win7虚拟机。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[8.19]]></title>
    <url>%2F2018%2F08%2F19%2F8-19%2F</url>
    <content type="text"><![CDATA[Matlab FDATOOL fdatool是用来快速设计滤波器的重要工具之一，需要明白其各个参数的具体含义。 $$ [n,fo,ao,w] = firpmord(f,a,dev) $$其中公式右边的f是指通带、阻带的边缘频率，确切来说是归一化后的边缘频率，其中采样频率的一半为1，因此这里的f需要进行归一化。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[8.18]]></title>
    <url>%2F2018%2F08%2F18%2F8-18%2F</url>
    <content type="text"><![CDATA[RSIC_CPU简单介绍 CPU基本概念CPU即是中央处理器单元的英文简称，它是计算机的核心部件，计算机进行信息处理可分为以下两个步骤：(1). 将数据和程序输入到计算机的存储器中；(2). 从第一条指令的地址起开始执行该程序，得到所需结果，结束运行。CPU的作用是协调并控制计算机的各个部件并执行程序的指令序列，使其有条不紊地进行，因此必须必须具有以下基本功能：1. 取指令-当程序已经在存储器中，首先根据程序入口地址取出一条程序，为此要发指令地址以及控制信号；2. 分析指令—即指令译码，这是对当前取得的指令进行分析，指出它要求进行什么动作，并产生相应的操作以及及控制指令；3. 执行指令—根据分析指令产生的操作指令形成相应的控制信号序列，通过运算器，存储器以及输入输出设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。 - CLK_GEN:时钟发生器-产生一系列时钟信号，为接下来的其它部件产生时钟；- INS:指令寄存器——用于存放寄存指令，每一个clk的边沿触发，都可以将总线的数据存到INS中；- ACCUMLATOR:累加器——用于存放当前结果，当LOAD_ACC处于高电平，时钟边沿触发可保存数据总线的数据；- ALU:算术运算器——对于不同的指令进行运算，如加，异或，跳转，存储等等；- MACHINE:状态控制器——用于产生一系列控制信号，确保CPU的各个部件有条不紊地进行工作，避免冲突；- DATACTL：数据控制器——控制累加器的数据输出，主要针对STO（存储命令）的指令运算；- ADDR:地址多路器——CPU有两个地址，一个是PC(程序计数）,另一个是指令地址，该器件用于选择哪一路地址；- COUNTER:程序计数器——用于提供指令地址，以便读取指令，形成地址的方式一：顺序执行；方式二：指令跳转，如JMP指令； CPU具体工作过程 上图中带三角符号的输入端口表示边沿触发，其中Counter的INC_PC是下降沿触发，其余都是上升沿触发；当rst信号通过，地址addr变为0，当一个上升沿clk出现，数据总线DATA传输一个指令给INS,因为本次设计的CPU是每次只能存8位data,而每条指令为两个字节，即16位，因此需要存两次，才能完整存储一条指令。每次存完一条指令，PC_ADDR就要自动计数加一，因此MACHINE的INC_PC需要在相应clk下产生边沿触发。当你存储好一个指令的高八位时，下一个时钟你就可以判断指令高八位的前三位，即opcode[2:0]，此次设计含有八个指令集，因此需要针对不同指令集进行讨论，在这里，以指令SKZ（如果累加器中的结果为零，就跳过下一条语句，否则继续执行)为例进行分析，判断得出opcode是SKZ的指令而且zero（zero=!accum)为1,为了跳过下一条语句，就要使INC_PC产生边沿上升，如此才可以使PC_ADDR加1，在下一个时刻，就要使INC_PC置零，以便为接下来的INC_PC产生边沿上升做准备，这里一定要注意，每条指令，PC_ADDR需要加1，因此一个周期里，需要判断SKZ两次，在一个周期里的哪个时钟进行判断就要看个人的理解了。其实CPU的工作过程，就是你要合理分配每个部件何时工作，才不会对其他部件造成干扰，而且不会影响工作的持续进行，如果产生干扰，可以想办法插入空操作，或者调整指令的判断周期的位置。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[8.16]]></title>
    <url>%2F2018%2F08%2F16%2F8-16%2F</url>
    <content type="text"><![CDATA[Verilog 的概念注意点 一.case语句以前接触过case语句，知道case语句分为case，casex,以及casez三类，但是觉得一般用不到，就没怎么注意，可是因为这个导致程序出错就不得不注意了，在写一个外围测试元件的时候,写了以下语句： 12345casex(state) 13&apos;b1_xxxx_xxxx_xxxx: &#123;rom_sel,ram_sel&#125;=2&apos;b10; 13&apos;b0_xxxx_xxxx_xxx1: &#123;rom_sel,ram_sel&#125;=2&apos;b01; default: &#123;rom_sel,ram_sel&#125;=2&apos;b00;endcase 这里，如果换成case，输出结果则与预期不符，casez用来处理不用考虑高阻值z的比较过程，casex用来处理既不用考虑高阻值z也不用考虑不定态x的情况，改成case，输出结果一般都是default的输出结果。 二.取反Verilog有~和！两个符号，之前认为可以共用。的确，有的情况可以通用，但是有的情况不可以通用，比如，你定义一个一位变量，以及一个7位变量,将七位变量分别以上述两种符号取反并将所得结果赋值给上述定义的一位变量，对比结果可知(one代表！的输出结果，zero代表~的运算结果）： 上述结果告诉我们：!除非你的值为00，否则该运算符的结果都为0； ~就看七位变量的最低位，将最低位取反为该运算符的结果； 三.常用的系统函数为了更好的测试我们的代码，Verilog中有一些常用的系统函数，如$display 、$monitor、$strobe等等，其中： 1.$monitor表示连续监测变量，每当参数列表中的变量或者表达式的值发生变化时，整个参数列表中变量或者表达式的值都将输出显示；2.$display，$strobe都表示打印输出结果，但区别是$strobe只在当前时刻结束才输出打印结果，而$display只要仿真器观测到变量就会打印输出结果； 12345678910111213141516171819202122232425262728`timescale 1ns/1psmodule test; reg a,b; initial begin #1 a=0; b=1; a&lt;=b; b&lt;=a; $write(&quot;$display&quot;); $display(&quot;%b %b %b&quot;, $time, a, b); $write(&quot;$strobe&quot;); $strobe(&quot;%b %b %b&quot;, $time, a, b); $write(&quot;$monitor&quot;); $monitor(&quot;%b %b %b&quot;, $time, a, b); #2 a=0; b=1; #3 a=1; b=1; endendmodule 测试代码的结果： 点击下载]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[8.05]]></title>
    <url>%2F2018%2F08%2F05%2F8-05%2F</url>
    <content type="text"><![CDATA[上海的一日半行 一.上海外滩来这儿几日了，也没好好看看，今日有人陪着一起看看，还是挺惬意的，不过这惬意很快就被打破了，因为上海的夏天真的不是一般的热，而且它还巨晒，估计又会增上几缕黝黑的妆容了。下午6点多来到外滩，比之前来的时候，体验感差极了，因为人比之前多了许多，走路基本就是走一步，停一百步，东方明珠的整个四周全部围满了人，完全不留任何空袭，想拍照不可能的，总有很多人入境，下面是我的杰作。———-———-———-———-不过说实话，景色还是挺奢华的！### 一.上海学校中午在上海的一所学校看了看，校园很大，依然很晒，不过有了交通工具-共享电车，还是有种雪中送碳的感觉，参观的学校，感觉校门都很严肃，而且风格迥异，总感觉哪里怪怪的，不过同行人倒逛的津津有味，拍的照片也被我顺手拿下。———-———-———-———-]]></content>
      <categories>
        <category>行想（CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[8.03]]></title>
    <url>%2F2018%2F08%2F03%2F8-03%2F</url>
    <content type="text"><![CDATA[基于Modelsim的I2C CMOS串行的EEPROM读写操作 一.Modelsim软件 这个软件最大的好处就是速度快，与传统的EDA设计工具相比，最显著的特点就是速度快，为什么这么快呢，因为它只能作为仿真工具，无法综合，对于初级阶段的人来说，先来仿真也未尝不可；当然这个软件可以与许多大型的EDA设计工具配合使用，比较常用的就是Quartus设计软件。Modelsim软件的版本很多，如10.1C，10.2以及10.4等等，版本之间大同小异，具体的差异可以去了解一下，这个软件需要破解，破解过程并不复杂，但是我遇到一个非常坑的问题就是破解完成后，我编译文件并仿真文件，出现一个奇怪的问题：Verilog中的$display以及$monitor语句无法正常显示在Transcript窗口，我怀疑是不是破解不完全，于是重新装，重新破解，结果还是不行；我又怀疑是不是软件版本的问题，网上也有人说是版本导致的，于是我换了以上三个版本，结果仍然一样。后来我怀疑是不是电脑系统版本的问题，于是借用别人的Win7电脑，安装完一次，重新测试，所有问题都没有，顺便补充一下我的电脑系统是Win10版本的。 二.I2C协议 这个协议很简单，是个串口执行的，因此比较慢，需要两个线，一个时钟线SDL,一个数据线SDA,有启动，停止，数据有效段以及应答阶段，具体定义参考夏宇闻的第三版Verilog教程的P227页。明白了原理之后就可以写代码了，这里说明一点:控制字节以及EEPROM的存储地址发送成功之后都需要应答的，一定注意写和读两个示意图。 三.Verilog代码 当然我的代码也参考了别人的成果，这里感谢网上那些大神的开源，毕竟我比较菜。 源代码 123456789101112131415161718192021222324252627282930313233343536373839404142434445464748495051525354555657585960616263646566676869707172737475767778798081828384858687888990919293949596979899100101102103104105106107108109110111112113114115116117118119120121122123124125126127128129130131132133134135136137138139140141142143144145146147148149150151152153154155156157158159160161162163164165166167168169170171172173174175176177178179180181182183184185186187188189190191192193194195196197198199200201202203204205206207208209210211212213214215216217218219220221222223224225226227228229230231232233234235236237238239240241242243244245246247248249250251252253254255256257258259260261262263264265266267268269270271272273274275276277278279280281282283284285286287288289290291292293294295296297298299300301302303304305 module I2C (input clk,rst,RW_sig, //RW_sig =1 stands for reading input [7:0]Addr_data,Write_data, output SCL, inout SDA, input SDA_data, output [7:0]Read_data, output Isover // Isover=1 Stands for over ); parameter clk_div=249; reg [7:0]count; reg [7:0]rRead_data; reg [4:0]state1; reg [4:0]state2; reg rSDA; reg rIsover; reg rIOselect; reg rSCL; reg IsACK;// IsASK=0 Return=0 state assign SDA=(rIOselect==1)? rSDA:1&apos;bz; assign Read_data=rRead_data; assign SCL=rSCL; assign Isover=rIsover; //assign IOselect&lt;=rIOselcet; always @ (posedge clk or negedge rst) if(!rst) begin count&lt;=8&apos;b0; state1&lt;=5&apos;b0; state2&lt;=5&apos;b0; rRead_data&lt;=8&apos;b0; rSCL&lt;=1&apos;b1; rSDA&lt;=1&apos;b1; rIsover&lt;=1&apos;b0; rIOselect&lt;=1&apos;b1; end else if(!RW_sig) begin case(state1) 0: //Write start begin rIOselect&lt;=1&apos;b1; if(count==0) begin rSCL&lt;=1&apos;b1; rSDA&lt;=1&apos;b1; end if(count==100) rSDA&lt;=0; if(count==200) rSCL&lt;=0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 1: // Device Address begin rRead_data&lt;=&#123;4&apos;b1010, 3&apos;b000, 1&apos;b0&#125;; state1&lt;=5&apos;b00111; state2&lt;=state1+1&apos;b1; end 2: // EEPROM Address begin rRead_data&lt;=Addr_data; state1&lt;=5&apos;b00111; state2&lt;=state1+1&apos;b1; end 3: // Data begin rRead_data&lt;=Write_data; state1&lt;=5&apos;b00111; state2&lt;=state1+1&apos;b1; end 4: // Stop Start begin rIOselect&lt;=1; if(count==0) begin rSCL&lt;=1&apos;b1; rSDA&lt;=1&apos;b0; end if(count==50) begin rSCL&lt;=1&apos;b1; //which can be ignored rSDA&lt;=1&apos;b1; end if(count==clk_div) begin count&lt;=8&apos;b0000_0000; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 5: //Stop begin rIsover&lt;=1&apos;b1; state1&lt;=state1+1&apos;b1; end 6: begin rIsover&lt;=1&apos;b0; state1&lt;=5&apos;b00000; end 7,8,9,10,11,12,13,14: begin if(count==0) rSDA&lt;=rRead_data[14-state1]; if(count==50) rSCL&lt;=1&apos;b1; if(count==150) rSCL&lt;=1&apos;b0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 15: begin rIOselect&lt;=0; if(count==0) begin IsACK&lt;=SDA_data; state1&lt;=state1+1&apos;b1; end end 16: begin rIOselect&lt;=1&apos;b1; if(!IsACK) state1&lt;=5&apos;b00000; else state1&lt;=state2; end endcase end else if(RW_sig) //READ DATA begin case(state1) //READ Start Firstly 0: begin rIOselect&lt;=1&apos;b1; if(count==0) begin rSCL&lt;=1; rSDA&lt;=1; end if(count==100) rSDA&lt;=0; if(count==200) rSCL&lt;=0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 1: //Address write data begin rRead_data&lt;=&#123;4&apos;b1010, 3&apos;b000, 1&apos;b0&#125;; state1&lt;=5&apos;b01000; state2&lt;=state1+1&apos;b1; end 2: begin rRead_data&lt;=Addr_data; state1&lt;=5&apos;b01000; state2&lt;=state1+1&apos;b1; end 3: // READ Start Secondly begin rIOselect&lt;=1&apos;b1; if(count==0) begin rSCL&lt;=1; rSDA&lt;=1; end if(count==100) rSDA&lt;=0; if(count==200) rSCL&lt;=0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; state2&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 4: begin rRead_data&lt;=&#123;4&apos;b1010, 3&apos;b000, 1&apos;b1&#125;; state1&lt;=5&apos;b01000; state2&lt;=state1+1&apos;b1; end 5: begin rRead_data&lt;=8&apos;b0; state1&lt;=5&apos;b10100; state2&lt;=state1+1&apos;b1; end 6: //Stop begin rIsover&lt;=1&apos;b1; state1&lt;=state1+1&apos;b1; end 7: begin rIsover&lt;=1&apos;b0; state1&lt;=5&apos;b00000; end 8,9,10,11,12,13,14,15: begin rIOselect&lt;=1&apos;b1; if(count==0) rSDA&lt;=rRead_data[15-state1]; if(count==50) rSCL&lt;=1&apos;b1; if(count==150) rSCL&lt;=1&apos;b0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 16: begin rIOselect&lt;=0; if(count==0) IsACK&lt;=rSDA; end 17: begin if(!IsACK) state1&lt;=5&apos;b00000; else state1&lt;=state2; end 20,21,22,23,24,25,26,27: begin rIOselect&lt;=1&apos;b0; if(count==0) rRead_data[27-state1] &lt;= SDA; if(count==50) rSCL&lt;=1&apos;b1; if(count==150) rSCL&lt;=1&apos;b0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state1+1&apos;b1; end else count&lt;=count+1&apos;b1; end 28: begin rIOselect&lt;=1&apos;b1; if(count==0) begin rSCL&lt;=1; rSDA&lt;=1; end if(count==100) rSDA&lt;=0; if(count==200) rSCL&lt;=0; if(count==clk_div) begin count&lt;=8&apos;b0; state1&lt;=state2; end else count&lt;=count+1; end endcase end endmodule //PS:注释写的太差了 ``` ### 测试代码 `timescale 1ns / 1ps module tbI2C; reg clk; reg rst; reg RW_sig; reg SDA_data; reg [7:0]Addr_data; reg [7:0]Write_data; wire SCL; wire SDA; wire Isover; wire [7:0]Read_data; I2C DT ( .clk(clk), .rst(rst), .RW_sig(RW_sig), .Addr_data(Addr_data), .Write_data(Write_data), .SCL(SCL), .SDA(SDA), .SDA_data(SDA_data), .Read_data(Read_data), .Isover(Isover) ); initial begin rst=1; clk=0; RW_sig=1&apos;b0; Addr_data=8&apos;b10101010; Write_data=8&apos;b0000111; #2.5 rst=0; #5 rst=1; #4550 SDA_data=1&apos;b1; end always #1 clk=~clk; endmodule ``` 关于在testbench的阻塞与非阻塞语句的差别，具体看一下以下链接的文章https://www.cnblogs.com/fkl523/p/4029467.html 下图就是EEPROM的写代码的测试结果这个代码看似很长，其实读写重复部分很多，可以优化一下，还要说一下，仿真检验的testbench部分，我只验证了写的部分（RW_sig==0)的代码，读的代码没验证，我觉得出错的可能性非常大，有兴趣的可以继续完成验证。在验证写的过程中，因为定义的SDA为inout类型，双向端口，在testbench中只能声明为wire类型，可是在应答中，需要将SDA传输给IsACK，于是我增加了一个SDA_data作为传输向量，只是为了看完整的仿真结果。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[7.22]]></title>
    <url>%2F2018%2F07%2F22%2F7-22%2F</url>
    <content type="text"><![CDATA[杭州之行 紧赶慢赶坐上杭州的列车，途中发生太多的插曲，比如做公交做错站，到了站买不到票，不过万幸在本人的坚持下，还是顺利坐上开往杭州的G2715列车，虽然只待了一会儿，也感受到了杭州该感受到的东西，东坡肉，还有那个什么鱼，都还可以，也感受了类似中山大学的学校环境，挺好的，回来的时候，人太多，站在回来的火车上，表示很费劲儿。]]></content>
      <categories>
        <category>行想（CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[7.2十]]></title>
    <url>%2F2018%2F07%2F20%2F7-20%2F</url>
    <content type="text"><![CDATA[Altium Design 15 间距 一.映射显示绿色Altium Design 15 从原理图映射到PCB图上，可能会出现部分元件的管脚是绿色，放大之后绿色区域显示许多错号，如下图所示：这个应该是间距规则设置错误的问题，具体说一下就是封装的间距设置小于等于布线规则里面的最小间距，布线规则里面的最小间距就是电气规则的 mix clearance，只有当规则的最小间距（clearance）大于封装的间距才不会报错，希望对你有所帮助。二.敷铜显示绿色如果敷铜显示绿色，网上有很多方案，你可以先试试我自己的一种：将Polygon Pour 管理器Track Width、Grid Size的数值与Design-rule-Routing-width保持一致，即如下界面显示：如果有多层宽度，就以最大宽度为准。另外：一般线距（电气规则下的clearance）等于线宽（信号线宽）。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[7.19]]></title>
    <url>%2F2018%2F07%2F19%2F7-19%2F</url>
    <content type="text"><![CDATA[新学校的交通 学校太大，导致我的交通费用大大支出，你信不信吧，每天骑车都要2-3元，这还是加上走路，如果骑上大黄车，费用更高，生活已是如此艰难，为何还要为难我。大黄车不得不说，骑着真给劲儿，骑上后，也不觉得热了，也不觉得晒了，风飕飕地从耳边呼过，想到一句歌词，好像是“我想……”原谅我只听歌不记歌词哈，说了这么久，给你们看一下大黄车：这里还得夸一下我的手机，拍照逆天啊，美颜效果更是惊艳，就是感觉在我手里有点可惜，是不是咧。再给你们看一张第五食堂后面的湖泊，再次强调，只是随手一拍。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[7.17]]></title>
    <url>%2F2018%2F07%2F17%2F7-17%2F</url>
    <content type="text"><![CDATA[新环境的第一天 距离上次更新真的好久了，这期间发生了好多事，都毕业了，还是借此给大家说句毕业快乐。7.16独自踏上新的征程，现实一般小于期望值，7.17我一个人搬着36斤的行李在校园里穿梭，俨然一道靓丽的风景，1.1公里，差点把我累死，而且阳光暴晒，新学校让我明白了大学自行车的重要性，其实最好买个电车，校园实在太大了，不过别有一番景致，桥啊，树啊，建筑啊，现代感很强，与我本科的学校形成了较大的反差，各有特色吧。既然来了，只能慢慢去适应，你说是不是咧。各位看官，新手机随手一拍，效果是不是很惊艳]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[4-20]]></title>
    <url>%2F2018%2F04%2F20%2F4-20%2F</url>
    <content type="text"><![CDATA[off grid polygon on layer Metal3 in Cadence 我用Cadence画完版图，结果显示几千个错误，下图所示的是经过我改正一些错误后的视图错误还是很多，但是很多错误属于同类错误，之前画过一个简单的版图，遇到一些错误，所以有一点点经验，但是今天说一说开头显示的那些错误：off grid polygon …… 这是格点导致的错误，解决问题办法，以下图为例，先点击快捷键E调出格点设置按钮： 重点留意Grid Controls那一栏，如果你的X Snap Spacing 和Y Snap Spacing 设置0.01的话，你的所有器件和布线，引脚等等的坐标精度都不可以超过0.01，比如（12.563，12.191）这个坐标就会报错，你可以改成（12.56，12.19),有人觉得那我直接把精度改成0.001，不久可以了，我试了一次，也会报错，理论上应该可以，有兴趣的同学可以继续研究一下，对了，要感谢原文作者，链接如下：http://www.pittnuts.com/2015/07/a-quick-way-to-clear-drc-offgrid-warnings-in-calibre-and-assura/有时候会遇到以下错误，不提示具体哪一层，只出现这个问题:这个问题比较棘手，首先检查版图提示区有没有多余的金属线，然后修改坐标，确保坐标可以整除2，如2.24或者2.26，如果余0.005就会报错。最后总结一下我的错误，可能是因为我在两个Cadence 环境下运行，两次修改版图时设置的space不一样导致的，如果出现，可以参考上述解决办法。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[4-18]]></title>
    <url>%2F2018%2F04%2F18%2F4-18%2F</url>
    <content type="text"><![CDATA[大话大话西游 今天机缘巧合，又看了一下大话西游，说实话，我是非常喜欢周星驰的电影的，很多很多电影都看了好多好多遍，其实大话西游不算多的，看得次数不算太多，后来进入大学后，尤其是大二之后，好像刻意回避，以前别人说小时候看着笑，长大看着哭，我觉得有点夸张，可是今天看得很有感触，紫霞喜欢至尊宝，可是至尊宝并不知道自己喜欢紫霞，很难说谁为谁付出很多，毕竟电影篇幅描写不多，我觉得最大的悲哀就是双方得热情不在同一个时间点，她把所有的精力投入在了昨天，而他却留在了明天，总会有一个人扛不住，而选择放弃，最后到底是紫霞放弃还是至尊宝放弃，好像也说不清楚？每当我开始沉默的时候，好像你的错，这句是歌词，是我此时此刻正听的，好像挺应景，其实我在等电路仿真的结果，大二的时候，一个人告诉我的:时间会冲淡一切。大意便是如此]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[4-10]]></title>
    <url>%2F2018%2F04%2F10%2F4-10%2F</url>
    <content type="text"><![CDATA[Hexo的疑难杂症 一.Hexo next 头像设置 今天上午搞了好久的Hexo头像问题，刚开始没仔细看调试，以为是自己load的图片保存目录有问题，试了很多次，都不行，后来添加以下命令:Hexo s –debug可以看到运行的具体过程，发现显示如下错误：config.yml file load failed有经验的都知道，这种错误是往往是空格导致，比如以下示例：avatar:（此处应有一个空格）/images/avatar.gif但是我确定我的格式是这样的，后来多次尝试才发现，这样的空格格式也不对，如下图所示：红色标注处不应该空格，要顶格，但是这种是否顶格不是固定的，要看上面格式，保持一致就可以了，如下：这种就不用顶格，否则会报错。二.Hexo next 动态背景设置网上有很多教程讲如何设置动态背景，我基本都看了，因此也有个总结，之所以看，是因为遇到了一些问题。我的问题是按照网上教程配置，不出效果，检查了很久，才解决这个问题。无论是高版本(以5.1.4为标准）还是低一点的版本，都需要配置两个文件，一个是layout.swing（主题文件夹themes\next\layout)和主题文件config.yml,唯一可能有区别的就是低版本的config.yml要自己添加背景代码，高版本直接自己写true，但是layout.swing都要配置。配置config.yml：找到canvas_nest(没有的在最后加）写true，下面的three_waves是另外的背景（注意能不能用最好打开注释的链接检查一下）；配置layout.swing：这里一定要注意判断语句的判断条件，都将代码添加到文档body的开始处：低版本的判断配置语句如下% if theme.canvas_nest %高版本的判断配置如下% if theme.vendors.canvas_nest %两个唯一区别就是判断条件是否加了决定是否加vendors,是否加这个要看主题配置文件下的vendors是否与canvas_nest对齐，若对齐，则不加；否则加。完整的代码网上一搜就能找到，这里只强调易错的地方。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[4.5]]></title>
    <url>%2F2018%2F04%2F05%2F4-5%2F</url>
    <content type="text"><![CDATA[清明 今天是清明节，不知为什么我还是买了一个域名，主要想试试用域名是什么感觉的吧，至少访问起来比较快速一点吧，上午差点把我的向日葵幼苗给摔死，拿衣服不小心碰到了它的盆子，结果惨不忍睹，抢救了一下，应该可以继续吧，大兄弟，你可得挺住啊。好吧，确实需要我帮它洗洗了。从养花多多少少就可以看出一个人的一些东西，我不是一个精致的人。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[3.18]]></title>
    <url>%2F2018%2F03%2F22%2F3-18%2F</url>
    <content type="text"><![CDATA[Cadence Author-Zsy 记录一下Cadence导入库的步骤]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[3-13]]></title>
    <url>%2F2018%2F03%2F15%2F3-13%2F</url>
    <content type="text"><![CDATA[Share 上次写博客还是寒假前，如今已是阳春三月，不，对我来说确是寒冬腊月，因为自己这段时间太颓废了，坚持真的好难，慢慢朝着好习惯努力吧！]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.29]]></title>
    <url>%2F2018%2F01%2F29%2F1-29%2F</url>
    <content type="text"><![CDATA[团圆 今天很冷，十分冷，但是看到这张图片老远就能感受到一阵大家的热情。早该这样了。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.28]]></title>
    <url>%2F2018%2F01%2F28%2F1-28%2F</url>
    <content type="text"><![CDATA[Share 今天试了一下小米5x手机，手感很好，音乐还行（我对音质没什么要求），照片像素白天还可以（晚上没试，我对画质也没太高要求），王者荣耀游戏就那样，不如平板Ipad流畅（网速不影响的前提下）。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.27]]></title>
    <url>%2F2018%2F01%2F27%2F1-27%2F</url>
    <content type="text"><![CDATA[Share 今天分享一张图，一篇文章，希望对看到的人有所裨益。自己读的书太少，很惭愧，自己以后会努力多读点书。下面一个链接讲得是上大学的意义，已经征询过作者意见，同意转发:https://www.jianshu.com/p/b9d760b195cf]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.26]]></title>
    <url>%2F2018%2F01%2F26%2F1-26%2F</url>
    <content type="text"><![CDATA[无题 似乎今天过得很平淡，唯一不同的是最近这段时间心绪不宁，每当快要回家的时候，我内心就会很乱，原因我也知道。到今天才知道词不达意是一首歌的名字，Phoebe是老友记里面一个角色的名字。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.25]]></title>
    <url>%2F2018%2F01%2F25%2F1-25%2F</url>
    <content type="text"><![CDATA[Altium Design15拐角模式切换 Altium Design15,在绘制原理图的时候，相信很多小伙伴都会遇到这样一个问题，快捷键：Shift+Space并没什么用，即使把键盘按坏，也没用，我就遇到这个问题了，经过一番摸索，终于解决了。解决办法如下：选择你想要的线，点击鼠标左键，确定线的起点，然后拖动鼠标绘制线，在每个拐点都要点击确认，然后先点击Ctr+Shift+Space，这个时候再点击Shift+Space就可以自由切换拐角模式了。不多说了，帮人买一个小米5X手机，我得打开看看怎么样。放图为证，我是一个正经的人，不撒谎，也不吹牛。最后的最后，想说：祝你生日快乐！永远快乐！]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.24]]></title>
    <url>%2F2018%2F01%2F25%2F1-24%2F</url>
    <content type="text"><![CDATA[Altium Design 15 软件库 昨天装了一个软件——Altium Design15,在绘制原理图的时候，有的元件在软件自带的库中找不到，这里有一个库希望可以帮到大家：http://techdocs.altium.com/display/ADOH/Download+Libraries打开页面如下：下载过程可能经常中断，用Chorm浏览器可能好一点；今天中午一局黄金Ⅳ王者荣耀，可把我气坏了，后羿英雄使用者竟然拿我打野的一蓝，而且是我打得蓝奄奄一息，他上来直接射杀，然后上路不去守，跑去中路跟着妲己，最后导致中路被破两个塔，结果如何，当然是输了，其实我挺菜的，不然怎么连他都带不起来？下午在简书上看到一篇文章，关于情感的，评论了一下，收到了文章作者的答复，于是聊了一下，得出一个结论：女生在感情方面很多时候比男生要冷静，而且更决绝。放图为证，我是一个正经的人，不撒谎，也不吹牛。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.23]]></title>
    <url>%2F2018%2F01%2F23%2F1-23%2F</url>
    <content type="text"><![CDATA[Altium Design15 Win10 安装 今天装了一个软件——Altium Design15,可以制作PCB版图，在安装破解过程中，有一步是运行patch.exe，结果会弹出以下提示信息：然后我就百度各种解决办法，有的说是系统问题，win10可能不支持，有的还说可能显卡有问题，驱动没装好，等等，找了好久，没有找到我想要的解决办法，想要的解决办法当然是简单，不用太折腾电脑，找了很久没找到，最后我就把他搁置一旁，大概等了1小时，重新破解，就不会出现这个问题了，哈哈，就是这么神奇，为了验证不是运气，别的小伙伴也可以试试，有答案告诉我一声。PS:不支持盗版，有条件的同学希望去支持正版，没条件的同学现在先用盗版，等有钱了再去补偿，这样想心里或许会好过点，别问我为什么会知道。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[1.22]]></title>
    <url>%2F2018%2F01%2F22%2F1-22%2F</url>
    <content type="text"><![CDATA[校园夜跑记事（一） 最近或许是因为放假的缘故吧，饮食有些不规律，尤其是晚上，总要到了8点左右才去吃，没办法，不饿也不能硬塞吧。吃了就回去歇了歇，差不多的时候就去跑了会步，严格是走了会路，不过我走路速度比较快，走在路上，想到一句台词，如果原本是两个好朋友，但后来因为一些事情产生了难以调和的矛盾，比如女生啦，等等，他们很久之后见面或者多年之后有人问起他们的关系，我觉得这样说比较形象，很多人认为我们的关系就像王者荣耀中的王者等级那么高，其实是错觉，仔细看，你会发现，关系级别只达到了黄金级别，但其实黄金的级别也不低。随手一拍，不配图感觉像是在撒谎，我可是个正经的人。]]></content>
      <categories>
        <category>行想(CQ)</category>
      </categories>
  </entry>
  <entry>
    <title><![CDATA[zsy]]></title>
    <url>%2F2018%2F01%2F22%2Fzsy%2F</url>
    <content type="text"><![CDATA[基于Github的简易博客搭建 前言———-我相信所有人希望都拥有一个属于自己的博客，可以随时记录自己生活、工作、学习上的点点滴滴，我也相信人生当中最珍贵的绝不是金钱，而是属于自己的人生回忆，当你老了，浏览着记录自己这一生经历的博客或者日记，慢慢地翻呀翻，看到熟悉的人会心一笑，这或许是一个人即将离开时最想做的一件事吧。无意中在一个网站看到5分钟搭建一个博客的文章，于是我就想尝试一下，说干就干，最后也算折腾出一个大致模型吧。第一篇博客就用来记录搭建的整个过程吧！ 正文———-搭建前准备 1.windows电脑（我的电脑是windows10系统，windows7 8都可以）2.安装Node.js(此软件主要为了在你电脑上安装一个环境，具体环境有兴趣同学可以自行去了解一下，用处挺大）4.注册一个Github账号4.安装Git安装Node.js这一步非常简单，下载好安装包，直接双击运行，然后一致next，这里默认装在系统盘里，最好就别改动路径了，反正占的空间也不大，最后finish，就算安装成功了。注册一个Github账号 登陆Github官网，然后可看到以下页面：有账号的同学直接点击图片上的2号选项，没有账号的同学选择1号选项，这个网站是码农的天堂。重要：uername 最好都用小写而且起一个好听点的，因为最后建立的博客地址是：http://username.github.io（如果你不买域名的话，不过就算买域名感觉也要起一个好名字吧） 安装Git 这个软件也很容易安装，几乎也是一致next，唯一注意的就是注意一些选项的勾选，有任何疑惑，直接搜一下-Git安装教程，就解决了，我所给的安装包链接也是针对windows系统的。 搭建过程中 1. 创建Repository现在登录进入Github网站，按照下图序号依次点击1.1 2 3： 对于3选项，Repository 名字应该是http://username.github.io，点击Creat repository.2. 配置和使用Github在桌面找到Bash快捷方式，如上图所示，没有快捷方式，可以通过电脑所有程序找到2.1 配置SSH keys SSH keys就是用来使本地的 git 项目与 github 联系2.2 检查电脑是否设置SSH keys首先要检查自己电脑上现有的 SSH key，打开Git Bash软件输入：$ cd ~/. ssh 然后回车键，结果如果显示“No such file or directory”，说明这是你第一次使用 git2.3 生成SSH keys2.3.1输入命令$ ssh-keygen -t rsa -C “邮件地址@youremail.com”如$ ssh-keygen -t rsa -C 1678063623@qq.com(此邮箱为你的Github邮箱账号）2.3.2正常结果显示$ ssh-keygen -t rsa -C &quot;邮件地址@youremail.com&quot;Generating public/private rsa key pair.Enter file in which to save the key (/Users/your_user_directory/.ssh/id_rsa):&lt;按下Enter键就好&gt;（最后一行的作用是设置你的SSH key 的保存路径，按下Enter，设置SSH key 的默认保存路径，C/user/……，如果后面找不到SSH Key,可以重新设置一个自己的理想路径）2.3.3设置密码设置好保存路径后，按下Enter键，系统会提示你输入密码Enter passphrase (empty for no passphrase): （输入密码，密码不显示，记住密码）Enter same passphrase again:（再次输入密码，密码不显示）密码主要作用:每次你提交新的文章更新，都要输入密码，验证是否你本人操作，不设置密码，就可以直接提交。]]></content>
      <categories>
        <category>技术</category>
      </categories>
  </entry>
</search>
