TimeQuest Timing Analyzer report for Z80_bridge
Wed Aug 12 13:09:38 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gpu_clk'
 13. Slow 1200mV 85C Model Hold: 'gpu_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'gpu_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'z80_clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'gpu_clk'
 28. Slow 1200mV 0C Model Hold: 'gpu_clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'z80_clk'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'gpu_clk'
 42. Fast 1200mV 0C Model Hold: 'gpu_clk'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'z80_clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Z80_bridge                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5F256C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Wed Aug 12 13:09:36 2020 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; gpu_clk    ; Base ; 8.000   ; 125.0 MHz ; 0.000 ; 4.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gpu_clk } ;
; z80_clk    ; Base ; 125.000 ; 8.0 MHz   ; 0.000 ; 62.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { z80_clk } ;
+------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.39 MHz ; 188.39 MHz      ; gpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; gpu_clk ; -0.061 ; -0.061           ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; gpu_clk ; -0.047 ; -0.047          ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+---------+-------------------------------+
; Clock   ; Slack   ; End Point TNS                 ;
+---------+---------+-------------------------------+
; gpu_clk ; 3.790   ; 0.000                         ;
; z80_clk ; 121.000 ; 0.000                         ;
+---------+---------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gpu_clk'                                                                                                                       ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.061 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 0.500        ; 2.612      ; 3.194      ;
; 0.565  ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 1.000        ; 2.612      ; 3.068      ;
; 2.692  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.248      ;
; 2.878  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.062      ;
; 2.878  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.062      ;
; 2.880  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.060      ;
; 2.880  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.060      ;
; 2.881  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 5.059      ;
; 2.892  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 5.049      ;
; 2.954  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 4.987      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.035  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.078     ; 4.908      ;
; 3.038  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.085     ; 4.898      ;
; 3.107  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.832      ;
; 3.140  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.800      ;
; 3.156  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.784      ;
; 3.293  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.646      ;
; 3.293  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.646      ;
; 3.295  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.644      ;
; 3.295  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.644      ;
; 3.296  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.643      ;
; 3.305  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.635      ;
; 3.306  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.634      ;
; 3.307  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.633      ;
; 3.326  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.614      ;
; 3.326  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.614      ;
; 3.327  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.084     ; 4.610      ;
; 3.328  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.612      ;
; 3.328  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.612      ;
; 3.329  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.611      ;
; 3.342  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.598      ;
; 3.342  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.598      ;
; 3.344  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.596      ;
; 3.344  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.596      ;
; 3.345  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.595      ;
; 3.348  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.591      ;
; 3.369  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.571      ;
; 3.376  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.084     ; 4.561      ;
; 3.381  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.084     ; 4.556      ;
; 3.381  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.084     ; 4.556      ;
; 3.402  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 4.539      ;
; 3.409  ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.531      ;
; 3.418  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 4.523      ;
; 3.448  ; Z80_bridge_v2:inst|Z80_addr_r[5]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.492      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.453  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.476      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.459  ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.470      ;
; 3.471  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.468      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.483  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.456      ;
; 3.485  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.455      ;
; 3.487  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.453      ;
; 3.487  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.453      ;
; 3.490  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.450      ;
; 3.492  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.448      ;
; 3.492  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.448      ;
; 3.492  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.448      ;
; 3.494  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.446      ;
; 3.494  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.446      ;
; 3.495  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.445      ;
; 3.500  ; Z80_bridge_v2:inst|Z80_addr_r[6]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.081     ; 4.440      ;
; 3.505  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_read_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.434      ;
; 3.512  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 4.429      ;
; 3.526  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.413      ;
; 3.526  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.085     ; 4.410      ;
; 3.528  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.411      ;
; 3.530  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.409      ;
; 3.530  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.409      ;
; 3.532  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.080     ; 4.409      ;
; 3.533  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.406      ;
; 3.535  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.404      ;
; 3.540  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.399      ;
; 3.550  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.379      ;
; 3.550  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.379      ;
; 3.550  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.092     ; 4.379      ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gpu_clk'                                                                                                                                ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.047 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 2.708      ; 2.873      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.746      ;
; 0.500  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.793      ;
; 0.501  ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.501  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.794      ;
; 0.502  ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.795      ;
; 0.503  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.796      ;
; 0.504  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.797      ;
; 0.509  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.802      ;
; 0.528  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.821      ;
; 0.538  ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; -0.500       ; 2.708      ; 2.958      ;
; 0.699  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.992      ;
; 0.706  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 0.999      ;
; 0.708  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.001      ;
; 0.725  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.018      ;
; 0.750  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.043      ;
; 0.757  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.050      ;
; 0.761  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.054      ;
; 0.792  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.085      ;
; 0.811  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.104      ;
; 0.812  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.105      ;
; 0.819  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.112      ;
; 0.820  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.113      ;
; 0.854  ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.147      ;
; 0.892  ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.185      ;
; 0.919  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.212      ;
; 0.930  ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.223      ;
; 0.932  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.225      ;
; 0.935  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.228      ;
; 0.935  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.228      ;
; 0.935  ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.082      ; 1.229      ;
; 0.950  ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.242      ;
; 0.984  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.279      ;
; 0.986  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.281      ;
; 0.987  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.282      ;
; 0.987  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.282      ;
; 0.994  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.289      ;
; 0.997  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.292      ;
; 0.997  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.292      ;
; 1.001  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.296      ;
; 1.004  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.299      ;
; 1.006  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.301      ;
; 1.039  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.334      ;
; 1.040  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.335      ;
; 1.108  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.401      ;
; 1.134  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.427      ;
; 1.148  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.441      ;
; 1.162  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.457      ;
; 1.164  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.459      ;
; 1.169  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.462      ;
; 1.170  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.465      ;
; 1.172  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.465      ;
; 1.173  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.083      ; 1.468      ;
; 1.184  ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.476      ;
; 1.205  ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.498      ;
; 1.241  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.533      ;
; 1.258  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.258  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.259  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.552      ;
; 1.264  ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.557      ;
; 1.283  ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.575      ;
; 1.284  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.576      ;
; 1.295  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.587      ;
; 1.297  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.590      ;
; 1.318  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.610      ;
; 1.324  ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.616      ;
; 1.338  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.631      ;
; 1.338  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.631      ;
; 1.339  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.632      ;
; 1.340  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.633      ;
; 1.345  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.638      ;
; 1.345  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.637      ;
; 1.369  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.080      ; 1.661      ;
; 1.377  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.079      ; 1.668      ;
; 1.386  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.679      ;
; 1.386  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.679      ;
; 1.416  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.709      ;
; 1.420  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.713      ;
; 1.421  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.714      ;
; 1.423  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.716      ;
; 1.424  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.717      ;
; 1.451  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.081      ; 1.744      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gpu_clk'                                                                        ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; inst2                                     ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; inst3                                     ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; inst4                                     ;
; 3.790 ; 4.010        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; inst6                                     ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~en        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_memory   ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_port     ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory        ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port          ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.791 ; 4.011        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; inst5                                     ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[4]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[5]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[6]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[7]         ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.793 ; 4.013        ; 0.220          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'z80_clk'                                 ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 3.542 ; 3.832 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.684 ; 2.943 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 3.406 ; 3.611 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 3.542 ; 3.832 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 3.464 ; 3.749 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 3.393 ; 3.594 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 3.202 ; 3.522 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 3.540 ; 3.649 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.708 ; 2.911 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 3.049 ; 3.199 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 2.386 ; 2.561 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.339 ; 2.601 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 2.221 ; 2.462 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.623 ; 2.813 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 2.108 ; 2.310 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 2.206 ; 2.473 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.731 ; 2.991 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 2.180 ; 2.399 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 1.714 ; 1.988 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 1.511 ; 1.770 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.390 ; 2.687 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 2.119 ; 2.343 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.895 ; 3.132 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.706 ; 1.935 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 3.049 ; 3.199 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 2.303 ; 2.527 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.370 ; 2.590 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.788 ; 2.936 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.729 ; 2.954 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 2.204 ; 2.421 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.759 ; 2.971 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.424 ; 2.716 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.749 ; 3.008 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.420 ; 2.593 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 2.104 ; 2.325 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 2.249 ; 2.477 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 2.005 ; 2.259 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.435 ; 0.561 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.535 ; 2.771 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.386 ; 2.602 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 2.139 ; 2.393 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.420 ; 2.689 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.535 ; 2.771 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.292 ; 2.498 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 2.379 ; 2.647 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.502 ; 2.729 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 2.206 ; 2.442 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -2.111 ; -2.353 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -2.111 ; -2.353 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -2.887 ; -3.072 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -2.956 ; -3.187 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -2.857 ; -3.125 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -2.816 ; -2.978 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -2.627 ; -2.888 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -3.021 ; -3.111 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -2.217 ; -2.401 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -1.071 ; -1.305 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -1.928 ; -2.093 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -1.878 ; -2.130 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -1.766 ; -1.998 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -2.155 ; -2.335 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -1.639 ; -1.822 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -1.734 ; -1.979 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -2.254 ; -2.505 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -1.709 ; -1.908 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -1.283 ; -1.543 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -1.071 ; -1.305 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -1.927 ; -2.213 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -1.650 ; -1.854 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -2.416 ; -2.640 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -1.259 ; -1.464 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -2.565 ; -2.707 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -1.845 ; -2.060 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -1.908 ; -2.120 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -2.314 ; -2.454 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -2.257 ; -2.470 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -1.736 ; -1.930 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -2.283 ; -2.486 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -1.959 ; -2.240 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -2.272 ; -2.521 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -1.939 ; -2.094 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -1.657 ; -1.867 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -1.792 ; -2.011 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -1.557 ; -1.801 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.047  ; -0.038 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -1.670 ; -1.903 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -1.928 ; -2.133 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -1.670 ; -1.903 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -1.957 ; -2.215 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -2.050 ; -2.266 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -1.821 ; -2.005 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -1.916 ; -2.174 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -2.018 ; -2.225 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -1.734 ; -1.950 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 8.169 ; 8.021 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.698 ; 7.572 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 8.169 ; 8.021 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.817 ; 6.695 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 6.828 ; 6.691 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 7.595 ; 7.375 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.348 ; 6.246 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 7.287 ; 7.165 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 7.274 ; 7.121 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.547 ; 7.379 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 8.669 ; 8.640 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.821 ; 6.671 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 7.009 ; 6.957 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.414 ; 6.307 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 8.669 ; 8.640 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 7.526 ; 7.338 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 7.151 ; 6.975 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.644 ; 6.489 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.301 ; 7.162 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.537 ; 7.338 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 6.931 ; 6.813 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.457 ; 6.356 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 9.276 ; 8.997 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 7.838 ; 7.845 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.408 ; 7.169 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 9.667 ; 9.667 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.510 ; 6.435 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 6.393 ; 6.393 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 9.667 ; 9.667 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 6.447 ; 6.339 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 6.518 ; 6.423 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.461 ; 6.377 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.551 ; 6.456 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 8.303 ; 8.323 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.133 ; 6.954 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 6.214 ; 6.115 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.508 ; 7.385 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.959 ; 7.816 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.665 ; 6.547 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 6.672 ; 6.540 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 7.409 ; 7.196 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.214 ; 6.115 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 7.114 ; 6.995 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 7.101 ; 6.953 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.363 ; 7.200 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 6.277 ; 6.174 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.665 ; 6.519 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.849 ; 6.798 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.277 ; 6.174 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 8.497 ; 8.472 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 7.342 ; 7.160 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 6.982 ; 6.812 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.494 ; 6.345 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.127 ; 6.992 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.352 ; 7.160 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 6.774 ; 6.660 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.314 ; 6.216 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 9.025 ; 8.756 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 7.698 ; 7.708 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.228 ; 6.998 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 5.351 ; 5.356 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 5.712 ; 5.712 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 5.691 ; 5.691 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 8.171 ; 8.051 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 5.386 ; 5.393 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 5.661 ; 5.661 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 5.351 ; 5.356 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 5.682 ; 5.682 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 6.361 ; 6.361 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 6.965 ; 6.792 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 199.52 MHz ; 199.52 MHz      ; gpu_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; gpu_clk ; 0.031 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; gpu_clk ; 0.011 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+---------+------------------------------+
; Clock   ; Slack   ; End Point TNS                ;
+---------+---------+------------------------------+
; gpu_clk ; 3.797   ; 0.000                        ;
; z80_clk ; 121.000 ; 0.000                        ;
+---------+---------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gpu_clk'                                                                                                                       ;
+-------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.031 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 0.500        ; 2.428      ; 2.919      ;
; 0.544 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 1.000        ; 2.428      ; 2.906      ;
; 2.988 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.961      ;
; 3.162 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.787      ;
; 3.162 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.787      ;
; 3.163 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.786      ;
; 3.165 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.784      ;
; 3.165 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.784      ;
; 3.177 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.773      ;
; 3.252 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.698      ;
; 3.341 ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.076     ; 4.605      ;
; 3.345 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.603      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.351 ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.069     ; 4.602      ;
; 3.519 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.429      ;
; 3.519 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.429      ;
; 3.520 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.428      ;
; 3.522 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.426      ;
; 3.522 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.426      ;
; 3.532 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.418      ;
; 3.534 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.415      ;
; 3.545 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.405      ;
; 3.609 ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.340      ;
; 3.614 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.333      ;
; 3.627 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.321      ;
; 3.674 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.274      ;
; 3.674 ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.275      ;
; 3.680 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.268      ;
; 3.680 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.074     ; 4.268      ;
; 3.683 ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.266      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.693 ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.257      ;
; 3.706 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.244      ;
; 3.706 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.244      ;
; 3.707 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.243      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.708 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.232      ;
; 3.709 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.241      ;
; 3.709 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.241      ;
; 3.719 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.231      ;
; 3.719 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.231      ;
; 3.720 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.230      ;
; 3.722 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.228      ;
; 3.722 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.228      ;
; 3.725 ; Z80_bridge_v2:inst|Z80_addr_r[16]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.073     ; 4.224      ;
; 3.760 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.072     ; 4.190      ;
; 3.775 ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.076     ; 4.171      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.787 ; Z80_bridge_v2:inst|Z80_addr_r[3]   ; Z80_bridge_v2:inst|GEO_WR_HI[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.083     ; 4.152      ;
; 3.788 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.159      ;
; 3.788 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.159      ;
; 3.789 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.158      ;
; 3.791 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.156      ;
; 3.791 ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.075     ; 4.156      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.794 ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.160      ;
; 3.796 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.071     ; 4.155      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.797 ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.068     ; 4.157      ;
; 3.801 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.139      ;
; 3.801 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.139      ;
; 3.801 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.139      ;
; 3.801 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.139      ;
; 3.801 ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.082     ; 4.139      ;
+-------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gpu_clk'                                                                                                                                ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.011 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 2.514      ; 2.720      ;
; 0.401 ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.669      ;
; 0.462 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.729      ;
; 0.463 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.730      ;
; 0.464 ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.731      ;
; 0.466 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.733      ;
; 0.468 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.735      ;
; 0.470 ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.737      ;
; 0.477 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.744      ;
; 0.494 ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.761      ;
; 0.495 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; -0.500       ; 2.514      ; 2.704      ;
; 0.653 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.920      ;
; 0.656 ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.923      ;
; 0.662 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.929      ;
; 0.682 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.949      ;
; 0.699 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.966      ;
; 0.706 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.973      ;
; 0.709 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 0.976      ;
; 0.742 ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.009      ;
; 0.753 ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.021      ;
; 0.753 ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.020      ;
; 0.760 ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.028      ;
; 0.763 ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.030      ;
; 0.770 ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.038      ;
; 0.825 ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.093      ;
; 0.834 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.102      ;
; 0.835 ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.103      ;
; 0.838 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.106      ;
; 0.838 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.106      ;
; 0.845 ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.112      ;
; 0.857 ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.125      ;
; 0.869 ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.136      ;
; 0.892 ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.162      ;
; 0.893 ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.163      ;
; 0.895 ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.165      ;
; 0.895 ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.165      ;
; 0.903 ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.173      ;
; 0.906 ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.176      ;
; 0.908 ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.178      ;
; 0.909 ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.179      ;
; 0.910 ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.180      ;
; 0.913 ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.183      ;
; 0.946 ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.216      ;
; 0.946 ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.216      ;
; 1.003 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.271      ;
; 1.026 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.294      ;
; 1.048 ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.318      ;
; 1.050 ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.320      ;
; 1.055 ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.325      ;
; 1.057 ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.075      ; 1.327      ;
; 1.063 ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.330      ;
; 1.064 ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.331      ;
; 1.080 ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.347      ;
; 1.110 ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.377      ;
; 1.120 ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.388      ;
; 1.124 ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.391      ;
; 1.125 ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.392      ;
; 1.125 ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.392      ;
; 1.134 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.400      ;
; 1.139 ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.405      ;
; 1.146 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.412      ;
; 1.149 ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.418      ;
; 1.167 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.433      ;
; 1.174 ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.442      ;
; 1.193 ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.460      ;
; 1.203 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.470      ;
; 1.203 ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.470      ;
; 1.204 ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.471      ;
; 1.204 ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.471      ;
; 1.209 ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.476      ;
; 1.220 ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.487      ;
; 1.225 ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.071      ; 1.491      ;
; 1.231 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.499      ;
; 1.236 ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.503      ;
; 1.243 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.511      ;
; 1.265 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.533      ;
; 1.304 ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.571      ;
; 1.305 ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.572      ;
; 1.305 ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.072      ; 1.572      ;
; 1.309 ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.577      ;
; 1.315 ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.073      ; 1.583      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'                                                                         ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[4]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[5]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[6]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[7]         ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.797 ; 3.981        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst2                                     ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst3                                     ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst4                                     ;
; 3.798 ; 3.982        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; inst6                                     ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.799 ; 3.983        ; 0.184          ; Low Pulse Width  ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.799 ; 4.015        ; 0.216          ; High Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
+-------+--------------+----------------+------------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'z80_clk'                                  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 3.231 ; 3.300 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.404 ; 2.505 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 3.115 ; 3.098 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 3.215 ; 3.300 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 3.141 ; 3.227 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 3.077 ; 3.115 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 2.879 ; 3.034 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 3.231 ; 3.186 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.447 ; 2.463 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 2.749 ; 2.765 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 2.129 ; 2.190 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.062 ; 2.218 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 1.963 ; 2.084 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.366 ; 2.390 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 1.859 ; 1.930 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 1.942 ; 2.083 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.440 ; 2.571 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 1.912 ; 2.025 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 1.468 ; 1.665 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 1.289 ; 1.452 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.112 ; 2.300 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 1.868 ; 1.970 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.601 ; 2.699 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.490 ; 1.588 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 2.749 ; 2.765 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 2.021 ; 2.146 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.086 ; 2.216 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.504 ; 2.538 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.456 ; 2.519 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 1.940 ; 2.055 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.477 ; 2.544 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.138 ; 2.323 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.474 ; 2.568 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.170 ; 2.186 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 1.850 ; 1.961 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 1.977 ; 2.103 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 1.741 ; 1.907 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.456 ; 0.469 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.276 ; 2.338 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.109 ; 2.213 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 1.882 ; 2.022 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.144 ; 2.290 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.276 ; 2.338 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.045 ; 2.101 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 2.098 ; 2.261 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.232 ; 2.314 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 1.946 ; 2.061 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -1.883 ; -1.977 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -1.883 ; -1.977 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -2.646 ; -2.621 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -2.686 ; -2.723 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -2.588 ; -2.671 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -2.554 ; -2.564 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -2.362 ; -2.470 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -2.761 ; -2.705 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -2.004 ; -2.013 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -0.895 ; -1.040 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -1.718 ; -1.775 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -1.650 ; -1.802 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -1.556 ; -1.674 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -1.945 ; -1.966 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -1.440 ; -1.501 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -1.520 ; -1.648 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -2.013 ; -2.141 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -1.492 ; -1.593 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -1.082 ; -1.269 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -0.895 ; -1.040 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -1.697 ; -1.880 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -1.447 ; -1.538 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -2.169 ; -2.262 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -1.088 ; -1.172 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -2.313 ; -2.327 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -1.611 ; -1.733 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -1.674 ; -1.800 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -2.078 ; -2.108 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -2.030 ; -2.089 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -1.519 ; -1.618 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -2.048 ; -2.116 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -1.722 ; -1.902 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -2.046 ; -2.137 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -1.737 ; -1.745 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -1.449 ; -1.554 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -1.568 ; -1.691 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -1.342 ; -1.503 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; -0.011 ; 0.005  ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -1.463 ; -1.590 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -1.699 ; -1.796 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -1.463 ; -1.590 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -1.730 ; -1.872 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -1.841 ; -1.893 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -1.622 ; -1.665 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -1.685 ; -1.844 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -1.799 ; -1.870 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -1.524 ; -1.627 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 7.820 ; 7.560 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.389 ; 7.142 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.820 ; 7.560 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.557 ; 6.335 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 6.547 ; 6.353 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 7.283 ; 6.983 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.115 ; 5.934 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 6.998 ; 6.768 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.992 ; 6.732 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.245 ; 6.991 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 8.390 ; 8.240 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.542 ; 6.333 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.753 ; 6.578 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.181 ; 5.988 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 8.390 ; 8.240 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 7.257 ; 6.901 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 6.878 ; 6.581 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.390 ; 6.138 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 6.993 ; 6.775 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.239 ; 6.940 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 6.655 ; 6.477 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.193 ; 6.038 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 8.978 ; 8.404 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 7.583 ; 7.526 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.141 ; 6.766 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 8.944 ; 8.944 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.252 ; 6.117 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 5.881 ; 5.782 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 8.944 ; 8.944 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 6.192 ; 6.011 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 6.265 ; 6.106 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.211 ; 6.052 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.294 ; 6.118 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 8.037 ; 7.956 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 6.858 ; 6.570 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 5.992 ; 5.817 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.212 ; 6.974 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 7.626 ; 7.375 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.416 ; 6.203 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 6.405 ; 6.217 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 7.111 ; 6.821 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 5.992 ; 5.817 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 6.837 ; 6.615 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 6.831 ; 6.580 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.075 ; 6.830 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 6.055 ; 5.869 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.398 ; 6.197 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 6.604 ; 6.436 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.055 ; 5.869 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 8.231 ; 8.090 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 7.085 ; 6.742 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 6.722 ; 6.435 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.252 ; 6.009 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 6.833 ; 6.621 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.068 ; 6.779 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 6.511 ; 6.339 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.062 ; 5.912 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 8.740 ; 8.188 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 7.456 ; 7.404 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 6.974 ; 6.612 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 5.038 ; 5.038 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 5.364 ; 5.364 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 5.334 ; 5.334 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 7.899 ; 7.557 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 5.074 ; 5.074 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 5.310 ; 5.310 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 5.038 ; 5.038 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 5.329 ; 5.329 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 5.976 ; 5.976 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 6.702 ; 6.424 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; gpu_clk ; -0.082 ; -0.082          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; gpu_clk ; -0.119 ; -0.119         ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+---------+------------------------------+
; Clock   ; Slack   ; End Point TNS                ;
+---------+---------+------------------------------+
; gpu_clk ; 3.438   ; 0.000                        ;
; z80_clk ; 121.000 ; 0.000                        ;
+---------+---------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gpu_clk'                                                                                                                        ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.082 ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 0.500        ; 1.184      ; 1.773      ;
; 0.917  ; z80_clk                            ; Z80_bridge_v2:inst|Z80_CLKr              ; z80_clk      ; gpu_clk     ; 1.000        ; 1.184      ; 1.274      ;
; 5.671  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.299      ;
; 5.750  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.220      ;
; 5.753  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.217      ;
; 5.754  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.216      ;
; 5.756  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.214      ;
; 5.756  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.214      ;
; 5.779  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 2.192      ;
; 5.785  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 2.186      ;
; 5.820  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.148      ;
; 5.848  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.043     ; 2.116      ;
; 5.887  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 2.080      ;
; 5.888  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 2.079      ;
; 5.899  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.069      ;
; 5.902  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.066      ;
; 5.903  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.065      ;
; 5.905  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.063      ;
; 5.905  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.063      ;
; 5.907  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.061      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.909  ; Z80_bridge_v2:inst|Z80_addr_r[15]  ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.033     ; 2.065      ;
; 5.917  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 2.050      ;
; 5.917  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 2.050      ;
; 5.928  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.038     ; 2.041      ;
; 5.929  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 2.042      ;
; 5.932  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 2.039      ;
; 5.934  ; Z80_bridge_v2:inst|z80_read_memory ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.038     ; 2.035      ;
; 5.936  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 2.032      ;
; 5.938  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 2.032      ;
; 5.970  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port         ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.998      ;
; 5.970  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.998      ;
; 5.980  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_read_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.988      ;
; 5.986  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.982      ;
; 5.989  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.979      ;
; 5.990  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.978      ;
; 5.992  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.976      ;
; 5.992  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.976      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 5.995  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_HI[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.971      ;
; 6.005  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.966      ;
; 6.008  ; Z80_bridge_v2:inst|Z80_addr_r[14]  ; Z80_bridge_v2:inst|Z80_rData[4]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.962      ;
; 6.008  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.963      ;
; 6.008  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.963      ;
; 6.009  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.962      ;
; 6.009  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.962      ;
; 6.009  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.962      ;
; 6.011  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.960      ;
; 6.012  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.959      ;
; 6.012  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.959      ;
; 6.012  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.959      ;
; 6.015  ; Z80_bridge_v2:inst|Z80_CLKr        ; Z80_bridge_v2:inst|z80_write_port        ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.043     ; 1.949      ;
; 6.015  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.038     ; 1.954      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[7]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[6]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[5]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[4]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[3]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[2]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[1]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.015  ; Z80_bridge_v2:inst|z80_write_port  ; Z80_bridge_v2:inst|GEO_WR_LO[0]          ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.041     ; 1.951      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[7]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[6]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[5]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[4]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[3]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[2]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[1]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.016  ; Z80_bridge_v2:inst|Z80_RDn_r       ; Z80_bridge_v2:inst|Z80_rData[0]~en       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.952      ;
; 6.017  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[2]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.953      ;
; 6.020  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[0]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.950      ;
; 6.021  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_read_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.947      ;
; 6.021  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[3]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.949      ;
; 6.021  ; Z80_bridge_v2:inst|Z80_addr_r[20]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.038     ; 1.948      ;
; 6.023  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[5]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.947      ;
; 6.023  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[1]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.037     ; 1.947      ;
; 6.034  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_read_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.933      ;
; 6.035  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_read_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.932      ;
; 6.036  ; Z80_bridge_v2:inst|Z80_addr_r[7]   ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.035     ; 1.936      ;
; 6.039  ; Z80_bridge_v2:inst|Z80_addr_r[4]   ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.035     ; 1.933      ;
; 6.046  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[7]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.925      ;
; 6.049  ; Z80_bridge_v2:inst|Z80_CLKr2       ; Z80_bridge_v2:inst|z80_read_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.918      ;
; 6.050  ; Z80_bridge_v2:inst|Z80_CLKr2       ; Z80_bridge_v2:inst|z80_read_memory       ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.917      ;
; 6.052  ; Z80_bridge_v2:inst|Z80_addr_r[13]  ; Z80_bridge_v2:inst|Z80_rData[6]~reg0     ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.036     ; 1.919      ;
; 6.055  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_read_port         ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.913      ;
; 6.055  ; Z80_bridge_v2:inst|Z80_IORQn_r     ; Z80_bridge_v2:inst|z80_read_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.039     ; 1.913      ;
; 6.064  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_read_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.903      ;
; 6.064  ; Z80_bridge_v2:inst|Z80_M1n_r       ; Z80_bridge_v2:inst|z80_read_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 8.000        ; -0.040     ; 1.903      ;
+--------+------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gpu_clk'                                                                                                                                 ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; z80_clk                                   ; Z80_bridge_v2:inst|Z80_CLKr               ; z80_clk      ; gpu_clk     ; 0.000        ; 1.228      ; 1.193      ;
; 0.186  ; Z80_bridge_v2:inst|Z80_245data_dir        ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_read_port          ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory       ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|z80_write_port         ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; inst3                                     ; inst4                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; inst2                                     ; inst3                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; inst6                                     ; inst2                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.197  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.317      ;
; 0.200  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.321      ;
; 0.201  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.321      ;
; 0.203  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.323      ;
; 0.205  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.326      ;
; 0.208  ; Z80_bridge_v2:inst|z80_read_memory        ; Z80_bridge_v2:inst|last_z80_read_memory   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.328      ;
; 0.208  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.329      ;
; 0.274  ; Z80_bridge_v2:inst|z80_write_port         ; Z80_bridge_v2:inst|last_z80_write_port    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.288  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.408      ;
; 0.298  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.418      ;
; 0.301  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.422      ;
; 0.302  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.422      ;
; 0.304  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.306  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.318  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.328  ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.448      ;
; 0.330  ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.450      ;
; 0.332  ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.452      ;
; 0.334  ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.343  ; Z80_bridge_v2:inst|last_z80_write_memory  ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.463      ;
; 0.346  ; Z80_bridge_v2:inst|Z80_CLKr               ; Z80_bridge_v2:inst|Z80_CLKr2              ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.466      ;
; 0.347  ; inst4                                     ; inst5                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.467      ;
; 0.354  ; Z80_bridge_v2:inst|Z80_addr_r[21]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.474      ;
; 0.355  ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.476      ;
; 0.358  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.478      ;
; 0.361  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.481      ;
; 0.361  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.481      ;
; 0.366  ; Z80_bridge_v2:inst|gpu_rd_req             ; inst6                                     ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.487      ;
; 0.398  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.521      ;
; 0.401  ; Z80_bridge_v2:inst|Z80_wData_r[1]         ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.524      ;
; 0.403  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.526      ;
; 0.404  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.527      ;
; 0.405  ; Z80_bridge_v2:inst|Z80_wData_r[5]         ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.528      ;
; 0.406  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.529      ;
; 0.406  ; Z80_bridge_v2:inst|Z80_wData_r[3]         ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.529      ;
; 0.406  ; Z80_bridge_v2:inst|Z80_wData_r[4]         ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.529      ;
; 0.407  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.530      ;
; 0.410  ; Z80_bridge_v2:inst|Z80_wData_r[2]         ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.533      ;
; 0.419  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.542      ;
; 0.421  ; Z80_bridge_v2:inst|Z80_wData_r[6]         ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.544      ;
; 0.443  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.564      ;
; 0.454  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.575      ;
; 0.463  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.586      ;
; 0.465  ; Z80_bridge_v2:inst|Z80_wData_r[7]         ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.465  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.588      ;
; 0.468  ; Z80_bridge_v2:inst|Z80_wData_r[0]         ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.039      ; 0.591      ;
; 0.471  ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.591      ;
; 0.475  ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.596      ;
; 0.487  ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ; Z80_bridge_v2:inst|z80_read_port          ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.608      ;
; 0.488  ; Z80_bridge_v2:inst|Z80_addr_r[19]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.608      ;
; 0.493  ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ; Z80_bridge_v2:inst|z80_read_memory        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.613      ;
; 0.497  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.617      ;
; 0.505  ; Z80_bridge_v2:inst|last_z80_read_memory   ; Z80_bridge_v2:inst|gpu_rd_req             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.034      ; 0.623      ;
; 0.509  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.629      ;
; 0.511  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.512  ; Z80_bridge_v2:inst|Z80_addr_r[6]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.514  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.035      ; 0.633      ;
; 0.514  ; Z80_bridge_v2:inst|Z80_addr_r[20]         ; Z80_bridge_v2:inst|gpu_wr_ena             ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.518  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.638      ;
; 0.520  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.640      ;
; 0.521  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; Z80_bridge_v2:inst|Z80_addr_r[5]          ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.641      ;
; 0.529  ; inst5                                     ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.649      ;
; 0.533  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.035      ; 0.652      ;
; 0.534  ; Z80_bridge_v2:inst|Z80_addr_r[2]          ; Z80_bridge_v2:inst|Z80_245data_dir        ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.654      ;
; 0.550  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.671      ;
; 0.552  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.673      ;
; 0.556  ; Z80_bridge_v2:inst|Z80_addr_r[3]          ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.676      ;
; 0.563  ; Z80_bridge_v2:inst|Z80_addr_r[0]          ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.684      ;
; 0.564  ; Z80_bridge_v2:inst|Z80_WRn_r              ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.034      ; 0.682      ;
; 0.565  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.686      ;
; 0.566  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|SPKR_EN                ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.686      ;
; 0.568  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.688      ;
; 0.569  ; Z80_bridge_v2:inst|last_z80_write_port    ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.689      ;
; 0.574  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory       ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.694      ;
; 0.579  ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.699      ;
; 0.591  ; Z80_bridge_v2:inst|Z80_addr_r[1]          ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.037      ; 0.712      ;
; 0.593  ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ; gpu_clk      ; gpu_clk     ; 0.000        ; 0.036      ; 0.713      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gpu_clk'                                                                        ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[0]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[1]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[2]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[3]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[4]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[5]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[6]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_wData_r[7]         ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory       ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[0] ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[1] ;
; 3.438 ; 3.622        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_memory_fc[2] ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[0]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[1]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[2]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[3]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[4]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[5]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[6]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI[7]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_HI_STROBE       ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[0]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[1]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[2]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[3]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[4]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[5]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[6]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO[7]           ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|GEO_WR_LO_STROBE       ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|SPKR_EN                ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_245data_dir        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr               ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_CLKr2              ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_IORQn_r            ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_M1n_r              ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_MREQn_r            ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_RDn_r              ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_WRn_r              ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[0]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[10]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[11]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[12]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[13]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[14]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[15]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[16]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[17]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[18]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[19]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[1]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[20]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[21]         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[2]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[3]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[4]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[5]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[6]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[7]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[8]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_addr_r[9]          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[0]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[1]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[2]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[3]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[4]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[5]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[6]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~en        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|Z80_rData[7]~reg0      ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_rd_req             ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|gpu_wr_ena             ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_memory   ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_read_port     ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_memory  ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|last_z80_write_port    ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory        ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[0]  ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[1]  ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_memory_fc[2]  ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port          ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[0]    ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[1]    ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_read_port_fc[2]    ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port         ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[0]   ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[1]   ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; Z80_bridge_v2:inst|z80_write_port_fc[2]   ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst2                                     ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst3                                     ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst4                                     ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst5                                     ;
; 3.439 ; 3.623        ; 0.184          ; Low Pulse Width ; gpu_clk ; Rise       ; inst6                                     ;
+-------+--------------+----------------+-----------------+---------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'z80_clk'                                  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; Slack   ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+---------+--------------+----------------+-----------+---------+------------+---------+
; 121.000 ; 125.000      ; 4.000          ; Port Rate ; z80_clk ; Rise       ; z80_clk ;
+---------+--------------+----------------+-----------+---------+------------+---------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 1.580 ; 2.256 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 1.188 ; 1.787 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 1.520 ; 2.192 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 1.580 ; 2.256 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 1.559 ; 2.228 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 1.508 ; 2.130 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 1.462 ; 2.150 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 1.570 ; 2.202 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 1.222 ; 1.838 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 1.367 ; 1.972 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 1.072 ; 1.648 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 1.079 ; 1.679 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 1.017 ; 1.599 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 1.151 ; 1.734 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 0.981 ; 1.577 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 1.065 ; 1.689 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 1.257 ; 1.884 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 1.048 ; 1.634 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 0.798 ; 1.339 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 0.723 ; 1.271 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 1.131 ; 1.747 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 0.992 ; 1.579 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 1.321 ; 1.934 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 0.790 ; 1.344 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 1.367 ; 1.972 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 1.072 ; 1.662 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 1.099 ; 1.676 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 1.244 ; 1.837 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 1.222 ; 1.824 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 1.023 ; 1.605 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 1.261 ; 1.889 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 1.118 ; 1.735 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 1.246 ; 1.876 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 1.097 ; 1.705 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 0.952 ; 1.514 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 1.045 ; 1.619 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 0.940 ; 1.499 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.083 ; 0.582 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 1.167 ; 1.795 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 1.079 ; 1.656 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 1.019 ; 1.624 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 1.130 ; 1.737 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 1.167 ; 1.795 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 1.048 ; 1.651 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 1.100 ; 1.706 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 1.152 ; 1.777 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 1.034 ; 1.640 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -0.940 ; -1.527 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -0.940 ; -1.527 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -1.297 ; -1.951 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -1.323 ; -1.967 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -1.299 ; -1.951 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -1.255 ; -1.857 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -1.213 ; -1.862 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -1.343 ; -1.960 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -1.012 ; -1.610 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -0.530 ; -1.066 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -0.870 ; -1.440 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -0.878 ; -1.469 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -0.819 ; -1.393 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -0.945 ; -1.521 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -0.779 ; -1.360 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -0.861 ; -1.468 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -1.049 ; -1.666 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -0.844 ; -1.416 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -0.606 ; -1.143 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -0.530 ; -1.066 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -0.928 ; -1.534 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -0.790 ; -1.362 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -1.108 ; -1.713 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -0.593 ; -1.135 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -1.153 ; -1.751 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -0.871 ; -1.453 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -0.898 ; -1.466 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -1.034 ; -1.620 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -1.013 ; -1.607 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -0.817 ; -1.385 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -1.054 ; -1.672 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -0.916 ; -1.523 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -1.038 ; -1.659 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -0.891 ; -1.482 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -0.754 ; -1.311 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -0.845 ; -1.411 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -0.744 ; -1.296 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.119  ; -0.358 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -0.817 ; -1.405 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -0.876 ; -1.447 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -0.817 ; -1.405 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -0.927 ; -1.525 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -0.958 ; -1.569 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -0.842 ; -1.430 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -0.899 ; -1.495 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -0.944 ; -1.552 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -0.830 ; -1.420 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 3.784 ; 3.967 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.600 ; 3.761 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.784 ; 3.967 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.175 ; 3.287 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.195 ; 3.287 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 3.524 ; 3.658 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 2.976 ; 3.057 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 3.407 ; 3.541 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.410 ; 3.532 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.525 ; 3.651 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 4.287 ; 4.473 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.175 ; 3.265 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 3.285 ; 3.443 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 2.993 ; 3.081 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 4.287 ; 4.473 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 3.492 ; 3.612 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.317 ; 3.431 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.079 ; 3.153 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.413 ; 3.537 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.488 ; 3.615 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.239 ; 3.359 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 3.024 ; 3.098 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 4.210 ; 4.478 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 3.930 ; 4.060 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.419 ; 3.538 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 5.414 ; 5.414 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 3.861 ; 3.861 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 3.839 ; 3.839 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 5.414 ; 5.414 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 3.694 ; 3.694 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 3.827 ; 3.827 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 3.659 ; 3.659 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 3.839 ; 3.839 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 4.211 ; 4.303 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.314 ; 3.425 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 2.917 ; 2.996 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.514 ; 3.669 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.691 ; 3.867 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.109 ; 3.217 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.126 ; 3.214 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 3.442 ; 3.571 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 2.917 ; 2.996 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 3.329 ; 3.458 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.332 ; 3.449 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.444 ; 3.565 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 2.933 ; 3.018 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.106 ; 3.192 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 3.214 ; 3.367 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 2.933 ; 3.018 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 4.211 ; 4.392 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 3.410 ; 3.526 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.242 ; 3.352 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.014 ; 3.085 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.335 ; 3.455 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.407 ; 3.529 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.170 ; 3.286 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 2.961 ; 3.032 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 4.103 ; 4.361 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 3.868 ; 3.996 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.340 ; 3.455 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 2.727 ; 2.727 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 2.900 ; 2.900 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 2.838 ; 2.881 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 3.778 ; 3.992 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 2.760 ; 2.760 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 2.879 ; 2.879 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 2.727 ; 2.727 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 2.888 ; 2.888 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 3.197 ; 3.197 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.240 ; 3.347 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -0.082 ; -0.119 ; N/A      ; N/A     ; 3.438               ;
;  gpu_clk         ; -0.082 ; -0.119 ; N/A      ; N/A     ; 3.438               ;
;  z80_clk         ; N/A    ; N/A    ; N/A      ; N/A     ; 121.000             ;
; Design-wide TNS  ; -0.082 ; -0.119 ; 0.0      ; 0.0     ; 0.0                 ;
;  gpu_clk         ; -0.082 ; -0.119 ; N/A      ; N/A     ; 0.000               ;
;  z80_clk         ; N/A    ; N/A    ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; 3.542 ; 3.832 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; 2.684 ; 2.943 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; 3.406 ; 3.611 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; 3.542 ; 3.832 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; 3.464 ; 3.749 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; 3.393 ; 3.594 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; 3.202 ; 3.522 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; 3.540 ; 3.649 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; 2.708 ; 2.911 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; 3.049 ; 3.199 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; 2.386 ; 2.561 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; 2.339 ; 2.601 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; 2.221 ; 2.462 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; 2.623 ; 2.813 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; 2.108 ; 2.310 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; 2.206 ; 2.473 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; 2.731 ; 2.991 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; 2.180 ; 2.399 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; 1.714 ; 1.988 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; 1.511 ; 1.770 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; 2.390 ; 2.687 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; 2.119 ; 2.343 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; 2.895 ; 3.132 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; 1.706 ; 1.935 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; 3.049 ; 3.199 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; 2.303 ; 2.527 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; 2.370 ; 2.590 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; 2.788 ; 2.936 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; 2.729 ; 2.954 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; 2.204 ; 2.421 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; 2.759 ; 2.971 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; 2.424 ; 2.716 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; 2.749 ; 3.008 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; 2.420 ; 2.593 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; 2.104 ; 2.325 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; 2.249 ; 2.477 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; 2.005 ; 2.259 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.456 ; 0.582 ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; 2.535 ; 2.771 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; 2.386 ; 2.602 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; 2.139 ; 2.393 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; 2.420 ; 2.689 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; 2.535 ; 2.771 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; 2.292 ; 2.498 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; 2.379 ; 2.647 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; 2.502 ; 2.729 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; 2.206 ; 2.442 ; Rise       ; gpu_clk         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; gpu_rData[*]  ; gpu_clk    ; -0.940 ; -1.527 ; Rise       ; gpu_clk         ;
;  gpu_rData[0] ; gpu_clk    ; -0.940 ; -1.527 ; Rise       ; gpu_clk         ;
;  gpu_rData[1] ; gpu_clk    ; -1.297 ; -1.951 ; Rise       ; gpu_clk         ;
;  gpu_rData[2] ; gpu_clk    ; -1.323 ; -1.967 ; Rise       ; gpu_clk         ;
;  gpu_rData[3] ; gpu_clk    ; -1.299 ; -1.951 ; Rise       ; gpu_clk         ;
;  gpu_rData[4] ; gpu_clk    ; -1.255 ; -1.857 ; Rise       ; gpu_clk         ;
;  gpu_rData[5] ; gpu_clk    ; -1.213 ; -1.862 ; Rise       ; gpu_clk         ;
;  gpu_rData[6] ; gpu_clk    ; -1.343 ; -1.960 ; Rise       ; gpu_clk         ;
;  gpu_rData[7] ; gpu_clk    ; -1.012 ; -1.610 ; Rise       ; gpu_clk         ;
; z80_ADDR[*]   ; gpu_clk    ; -0.530 ; -1.040 ; Rise       ; gpu_clk         ;
;  z80_ADDR[0]  ; gpu_clk    ; -0.870 ; -1.440 ; Rise       ; gpu_clk         ;
;  z80_ADDR[1]  ; gpu_clk    ; -0.878 ; -1.469 ; Rise       ; gpu_clk         ;
;  z80_ADDR[2]  ; gpu_clk    ; -0.819 ; -1.393 ; Rise       ; gpu_clk         ;
;  z80_ADDR[3]  ; gpu_clk    ; -0.945 ; -1.521 ; Rise       ; gpu_clk         ;
;  z80_ADDR[4]  ; gpu_clk    ; -0.779 ; -1.360 ; Rise       ; gpu_clk         ;
;  z80_ADDR[5]  ; gpu_clk    ; -0.861 ; -1.468 ; Rise       ; gpu_clk         ;
;  z80_ADDR[6]  ; gpu_clk    ; -1.049 ; -1.666 ; Rise       ; gpu_clk         ;
;  z80_ADDR[7]  ; gpu_clk    ; -0.844 ; -1.416 ; Rise       ; gpu_clk         ;
;  z80_ADDR[8]  ; gpu_clk    ; -0.606 ; -1.143 ; Rise       ; gpu_clk         ;
;  z80_ADDR[9]  ; gpu_clk    ; -0.530 ; -1.040 ; Rise       ; gpu_clk         ;
;  z80_ADDR[10] ; gpu_clk    ; -0.928 ; -1.534 ; Rise       ; gpu_clk         ;
;  z80_ADDR[11] ; gpu_clk    ; -0.790 ; -1.362 ; Rise       ; gpu_clk         ;
;  z80_ADDR[12] ; gpu_clk    ; -1.108 ; -1.713 ; Rise       ; gpu_clk         ;
;  z80_ADDR[13] ; gpu_clk    ; -0.593 ; -1.135 ; Rise       ; gpu_clk         ;
;  z80_ADDR[14] ; gpu_clk    ; -1.153 ; -1.751 ; Rise       ; gpu_clk         ;
;  z80_ADDR[15] ; gpu_clk    ; -0.871 ; -1.453 ; Rise       ; gpu_clk         ;
;  z80_ADDR[16] ; gpu_clk    ; -0.898 ; -1.466 ; Rise       ; gpu_clk         ;
;  z80_ADDR[17] ; gpu_clk    ; -1.034 ; -1.620 ; Rise       ; gpu_clk         ;
;  z80_ADDR[18] ; gpu_clk    ; -1.013 ; -1.607 ; Rise       ; gpu_clk         ;
;  z80_ADDR[19] ; gpu_clk    ; -0.817 ; -1.385 ; Rise       ; gpu_clk         ;
;  z80_ADDR[20] ; gpu_clk    ; -1.054 ; -1.672 ; Rise       ; gpu_clk         ;
;  z80_ADDR[21] ; gpu_clk    ; -0.916 ; -1.523 ; Rise       ; gpu_clk         ;
; z80_IORQ      ; gpu_clk    ; -1.038 ; -1.659 ; Rise       ; gpu_clk         ;
; z80_M1        ; gpu_clk    ; -0.891 ; -1.482 ; Rise       ; gpu_clk         ;
; z80_MREQ      ; gpu_clk    ; -0.754 ; -1.311 ; Rise       ; gpu_clk         ;
; z80_RD        ; gpu_clk    ; -0.845 ; -1.411 ; Rise       ; gpu_clk         ;
; z80_WR        ; gpu_clk    ; -0.744 ; -1.296 ; Rise       ; gpu_clk         ;
; z80_clk       ; gpu_clk    ; 0.119  ; 0.005  ; Rise       ; gpu_clk         ;
; z80_wDATA[*]  ; gpu_clk    ; -0.817 ; -1.405 ; Rise       ; gpu_clk         ;
;  z80_wDATA[0] ; gpu_clk    ; -0.876 ; -1.447 ; Rise       ; gpu_clk         ;
;  z80_wDATA[1] ; gpu_clk    ; -0.817 ; -1.405 ; Rise       ; gpu_clk         ;
;  z80_wDATA[2] ; gpu_clk    ; -0.927 ; -1.525 ; Rise       ; gpu_clk         ;
;  z80_wDATA[3] ; gpu_clk    ; -0.958 ; -1.569 ; Rise       ; gpu_clk         ;
;  z80_wDATA[4] ; gpu_clk    ; -0.842 ; -1.430 ; Rise       ; gpu_clk         ;
;  z80_wDATA[5] ; gpu_clk    ; -0.899 ; -1.495 ; Rise       ; gpu_clk         ;
;  z80_wDATA[6] ; gpu_clk    ; -0.944 ; -1.552 ; Rise       ; gpu_clk         ;
;  z80_wDATA[7] ; gpu_clk    ; -0.830 ; -1.420 ; Rise       ; gpu_clk         ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 8.169 ; 8.021 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 7.698 ; 7.572 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 8.169 ; 8.021 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 6.817 ; 6.695 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 6.828 ; 6.691 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 7.595 ; 7.375 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 6.348 ; 6.246 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 7.287 ; 7.165 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 7.274 ; 7.121 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 7.547 ; 7.379 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 8.669 ; 8.640 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 6.821 ; 6.671 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 7.009 ; 6.957 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 6.414 ; 6.307 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 8.669 ; 8.640 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 7.526 ; 7.338 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 7.151 ; 6.975 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 6.644 ; 6.489 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 7.301 ; 7.162 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 7.537 ; 7.338 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 6.931 ; 6.813 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 6.457 ; 6.356 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 9.276 ; 8.997 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 7.838 ; 7.845 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 7.408 ; 7.169 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 9.667 ; 9.667 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 6.510 ; 6.435 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 6.393 ; 6.393 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 9.667 ; 9.667 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 6.447 ; 6.339 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 6.518 ; 6.423 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 6.461 ; 6.377 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 6.551 ; 6.456 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 8.303 ; 8.323 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 7.133 ; 6.954 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; GEO_WR_HI[*]     ; gpu_clk    ; 2.917 ; 2.996 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[0]    ; gpu_clk    ; 3.514 ; 3.669 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[1]    ; gpu_clk    ; 3.691 ; 3.867 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[2]    ; gpu_clk    ; 3.109 ; 3.217 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[3]    ; gpu_clk    ; 3.126 ; 3.214 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[4]    ; gpu_clk    ; 3.442 ; 3.571 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[5]    ; gpu_clk    ; 2.917 ; 2.996 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[6]    ; gpu_clk    ; 3.329 ; 3.458 ; Rise       ; gpu_clk         ;
;  GEO_WR_HI[7]    ; gpu_clk    ; 3.332 ; 3.449 ; Rise       ; gpu_clk         ;
; GEO_WR_HI_STROBE ; gpu_clk    ; 3.444 ; 3.565 ; Rise       ; gpu_clk         ;
; GEO_WR_LO[*]     ; gpu_clk    ; 2.933 ; 3.018 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[0]    ; gpu_clk    ; 3.106 ; 3.192 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[1]    ; gpu_clk    ; 3.214 ; 3.367 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[2]    ; gpu_clk    ; 2.933 ; 3.018 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[3]    ; gpu_clk    ; 4.211 ; 4.392 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[4]    ; gpu_clk    ; 3.410 ; 3.526 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[5]    ; gpu_clk    ; 3.242 ; 3.352 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[6]    ; gpu_clk    ; 3.014 ; 3.085 ; Rise       ; gpu_clk         ;
;  GEO_WR_LO[7]    ; gpu_clk    ; 3.335 ; 3.455 ; Rise       ; gpu_clk         ;
; GEO_WR_LO_STROBE ; gpu_clk    ; 3.407 ; 3.529 ; Rise       ; gpu_clk         ;
; gpu_r_RDY        ; gpu_clk    ; 3.170 ; 3.286 ; Rise       ; gpu_clk         ;
; gpu_r_req        ; gpu_clk    ; 2.961 ; 3.032 ; Rise       ; gpu_clk         ;
; gpu_w_req        ; gpu_clk    ; 4.103 ; 4.361 ; Rise       ; gpu_clk         ;
; speaker          ; gpu_clk    ; 3.868 ; 3.996 ; Rise       ; gpu_clk         ;
; z80_BDIR_EN      ; gpu_clk    ; 3.340 ; 3.455 ; Rise       ; gpu_clk         ;
; z80_DATA[*]      ; gpu_clk    ; 2.727 ; 2.727 ; Rise       ; gpu_clk         ;
;  z80_DATA[0]     ; gpu_clk    ; 2.900 ; 2.900 ; Rise       ; gpu_clk         ;
;  z80_DATA[1]     ; gpu_clk    ; 2.838 ; 2.881 ; Rise       ; gpu_clk         ;
;  z80_DATA[2]     ; gpu_clk    ; 3.778 ; 3.992 ; Rise       ; gpu_clk         ;
;  z80_DATA[3]     ; gpu_clk    ; 2.760 ; 2.760 ; Rise       ; gpu_clk         ;
;  z80_DATA[4]     ; gpu_clk    ; 2.879 ; 2.879 ; Rise       ; gpu_clk         ;
;  z80_DATA[5]     ; gpu_clk    ; 2.727 ; 2.727 ; Rise       ; gpu_clk         ;
;  z80_DATA[6]     ; gpu_clk    ; 2.888 ; 2.888 ; Rise       ; gpu_clk         ;
;  z80_DATA[7]     ; gpu_clk    ; 3.197 ; 3.197 ; Rise       ; gpu_clk         ;
; z80_DATA_DIR     ; gpu_clk    ; 3.240 ; 3.347 ; Rise       ; gpu_clk         ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_r_req        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_OE_EN        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_BDIR_EN      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_w_req        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; gpu_r_RDY        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; speaker          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; z80_DATA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[20]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[19]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[21]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[18]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[13]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[14]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[15]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[16]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[17]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_RD                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_wDATA[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gpu_rData[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_IORQ                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_MREQ                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_WR                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_M1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[8]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[9]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[10]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[11]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; z80_ADDR[12]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z80_OE_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_BDIR_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; gpu_w_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_RDY        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; speaker          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; z80_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; z80_DATA_DIR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; gpu_r_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z80_OE_EN        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_BDIR_EN      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; gpu_w_req        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; gpu_r_RDY        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; speaker          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; GEO_WR_LO_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI_STROBE ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_HI[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_HI[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_HI[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; GEO_WR_LO[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; GEO_WR_LO[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_LO[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; GEO_WR_LO[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; z80_DATA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; z80_DATA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; z80_DATA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gpu_clk    ; gpu_clk  ; 1203     ; 0        ; 0        ; 0        ;
; z80_clk    ; gpu_clk  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gpu_clk    ; gpu_clk  ; 1203     ; 0        ; 0        ; 0        ;
; z80_clk    ; gpu_clk  ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 43    ; 43   ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Aug 12 13:09:35 2020
Info: Command: quartus_sta Z80_bridge -c Z80_bridge
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'SDC1.sdc'
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.061
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.061        -0.061 gpu_clk 
Info: Worst-case hold slack is -0.047
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.047        -0.047 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.790
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.790         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Info: Worst-case setup slack is 0.031
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.031         0.000 gpu_clk 
Info: Worst-case hold slack is 0.011
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.011         0.000 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.797
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.797         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From gpu_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Rise) to gpu_clk (Rise) (setup and hold)
    Critical Warning: From z80_clk (Fall) to gpu_clk (Rise) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.082
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.082        -0.082 gpu_clk 
Info: Worst-case hold slack is -0.119
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.119        -0.119 gpu_clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.438
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.438         0.000 gpu_clk 
    Info:   121.000         0.000 z80_clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Wed Aug 12 13:09:38 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


