# MIRISCV CORE

MIRISCV - это процессорное ядро, которое поддерживает ISA RV32IM. 

<div align="center">

![Структурная схема MIRISCV core](doc/miriscv/img/miriscv_scheme.svg)
</div>

## Основные характеристики
- Поддержка стандартов ISA RV32I и RV32M
- Только machine privilege mode
- 4-х стадийный конвейер
- Настроенное окружение под проверку CoreMark
- Написан на SystemVerilog
- Подробная документация


## Содержимое репозитория
|Директория             |Описание                                                             |
|-----------------------|---------------------------------------------------------------------|
|doc                    |Документация на проект                                               |
|├─ miriscv             |Документация на блоки ядра                                           |
|└─ performance_analysis|Инструкции для расчёта удельной производительности процессорного ядра           |
|miriscv                |Исходные коды ядра MIRISCV и окружения для CoreMark                      |
|rtl                 |Исходные коды ядра MIRISCV                                                |
|sw                  |Скомпилированный тест CoreMark                                            |
|tb                  |Файл тестбенча                                                       |
|testsoc             |Простая SoC для тестирования ядра и оценки производительности                                   |
|xdc                 |Файл с ограничениями дизайна                                                |
|Makefile            |Makefile для запуска CoreMark                                        |


## Работа с ядром MIRISCV


Информацию о блоках ядра MIRISCV можно найти в [документации на ядро MIRISCV](doc/miriscv/miriscv_scheme.md) откуда можно перейти на каждый отдельный блок.

Информацию о запуске CoreMark и подсчёта удельной производительности дизайна можно посмотреть в [performance_analysis](doc/performance_analysis/performance_analysis.md).

