LC_LINK_WIDTH_RD_MASK,VAR_0
LC_LINK_WIDTH_RD_SHIFT,VAR_1
PCIE_LC_LINK_WIDTH_CNTL,VAR_2
RREG32_PCIE_PORT,FUNC_0
ci_get_current_pcie_lane_number,FUNC_1
rdev,VAR_3
link_width,VAR_4
