<!DOCTYPE html>
<html lang="fr">
<head>
    <meta charset="UTF-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1" />
    <title>Projet Gestion de parking VHDL – Portfolio Staissie</title>
    <style>
        body {
            margin: 0;
            font-family: Inter, sans-serif;
            background: #0b0c14;
            color: #eef1ff;
            line-height: 1.6;
        }
        header {
            padding: 20px;
            background: #121426;
        }
        header a {
            color: #8af5ff;
            text-decoration: none;
            font-weight: bold;
        }
        main {
            max-width: 900px;
            margin: 40px auto;
            padding: 0 20px;
        }
        h1 {
            color: #8af5ff;
        }
        .media-container {
            margin: 20px 0;
        }
        .media-container img,
        .media-container video {
            max-width: 100%;
            border-radius: 12px;
            box-shadow: 0 6px 20px rgba(0,0,0,0.5);
            margin-bottom: 10px;
        }
        .caption {
            font-size: 0.95rem;
            color: #a6b0d4;
            margin-bottom: 24px;
        }
    </style>
</head>
<body>
    <header>
    <a href="index.html">← Retour au portfolio</a>
    </header>

    <main>
        <h1>Gestion de parking en VHDL</h1>
        <p>
            Projet réalisé dans le cadre du BUT GEII : conception d’un système de gestion 
            de parking sur FPGA avec le langage <strong>VHDL</strong>.  
            Le système permet de compter les véhicules, afficher le nombre de places disponibles et bloquer l’entrée en cas de saturation.
        </p>
        <ul>
            <li>Comptage dynamique des entrées/sorties.</li>
            <li>Affichage sur afficheur 7 segments / LED.</li>
            <li>Simulation et validation sur FPGA.</li>
        </ul>

        <div class="media-container">
            <h2>Carte FPGA (implémentation du projet)</h2>
            <img src="images/parking1.png" alt="Carte FPGA pour le projet parking en VHDL" />
            <p class="caption">Implémentation matérielle sur carte FPGA pour valider le code VHDL du système de gestion de parking.</p>

            <h2>Machine à états finis (FSM)</h2>
            <img src="images/parking2.png" alt="FSM du système parking en VHDL" />
            <p class="caption">Diagramme de la machine à états : attente → détection → affichage → blocage. 
                Ce schéma illustre la logique séquentielle de gestion des entrées et sorties de véhicules.</p>

            <h2>Compteur 3 bits en VHDL</h2>
            <img src="images/parking3.png" alt="Compteur 3 bits pour le projet parking en VHDL" />
            <p class="caption">Exemple d’un compteur 3 bits décrit en VHDL : le code définit une architecture utilisant des bascules (D flip-flops) 
                et de la logique combinatoire pour incrémenter/décrémenter la valeur binaire.  
                Ce compteur permet de représenter le nombre de véhicules dans le parking sur 3 bits, soit jusqu’à 8 valeurs possibles.</p>

           
        </div>
    </main>
</body>
</html>



