/***************************************************************************
 *     Copyright (c) 1999-2011, Broadcom Corporation
 *     All Rights Reserved
 *     Confidential Property of Broadcom Corporation
 *
 *
 * THIS SOFTWARE MAY ONLY BE USED SUBJECT TO AN EXECUTED SOFTWARE LICENSE
 * AGREEMENT  BETWEEN THE USER AND BROADCOM.  YOU HAVE NO RIGHT TO USE OR
 * EXPLOIT THIS MATERIAL EXCEPT SUBJECT TO THE TERMS OF SUCH AN AGREEMENT.
 *
 * $brcm_Workfile: $
 * $brcm_Revision: $
 * $brcm_Date: $
 *
 * Module Description:
 *                     DO NOT EDIT THIS FILE DIRECTLY
 *
 * This module was generated magically with RDB from a source description
 * file. You must edit the source file for changes to be made to this file.
 *
 *
 * Date:           Generated on         Mon Feb  7 17:25:13 2011
 *                 MD5 Checksum         9ea0993e1ac972e15873cf04ea4c226d
 *
 * Compiled with:  RDB Utility          combo_header.pl
 *                 RDB Parser           3.0
 *                 unknown              unknown
 *                 Perl Interpreter     5.008008
 *                 Operating System     linux
 *
 * Revision History:
 *
 * $brcm_Log: $
 *
 ***************************************************************************/

#ifndef BCHP_DS_H__
#define BCHP_DS_H__

/***************************************************************************
 *DS - Downstream Receiver 0 Registers
 ***************************************************************************/
#define BCHP_DS_GBL                              0x000a4000 /* Global Core Control Register */
#define BCHP_DS_PD                               0x000a4010 /* Global Power Down Register */
#define BCHP_DS_IRQSTS1                          0x000a4040 /* Interrupt Status Register 1 */
#define BCHP_DS_IRQSET1                          0x000a4044 /* Set Interrupt Status Register 1 */
#define BCHP_DS_IRQCLR1                          0x000a4048 /* Clear Interrupt Status Register 1 */
#define BCHP_DS_IRQMSK1                          0x000a404c /* Interrupt Mask Register 1 */
#define BCHP_DS_IRQMSET1                         0x000a4050 /* Set Interrupt Mask Register 1 */
#define BCHP_DS_IRQMCLR1                         0x000a4054 /* Clear Interrupt Mask Register 1 */
#define BCHP_DS_IRQSTS2                          0x000a4058 /* Interrupt Status Register 2 */
#define BCHP_DS_IRQSET2                          0x000a405c /* Set Interrupt Status Register 2 */
#define BCHP_DS_IRQCLR2                          0x000a4060 /* Clear Interrupt Status Register 2 */
#define BCHP_DS_IRQMSK2                          0x000a4064 /* Interrupt Mask Register 2 */
#define BCHP_DS_IRQMSET2                         0x000a4068 /* Set Interrupt Mask Register 2 */
#define BCHP_DS_IRQMCLR2                         0x000a406c /* Clear Interrupt Mask Register 2 */
#define BCHP_DS_STAT                             0x000a40fc /* Receiver Status Register */
#define BCHP_DS_RST                              0x000a4100 /* Global Reset Register */
#define BCHP_DS_FRZ                              0x000a4104 /* Global Freeze Register */
#define BCHP_DS_BURST_FRZ                        0x000a410c /* Global Burst noise detector Freeze  Register */
#define BCHP_DS_CLK                              0x000a4184 /* Clock Generation Control Register */
#define BCHP_DS_NCOU                             0x000a4190 /* NCO Instantaneous Value (Upper) */
#define BCHP_DS_NCOL                             0x000a4194 /* NCO Instantaneous Value (Lower) */
#define BCHP_DS_FECIN_NCON                       0x000a4198 /* FEC Clock Counter Numerator Value */
#define BCHP_DS_FECIN_NCODL                      0x000a419c /* FEC Clock Counter Delta Value */
#define BCHP_DS_FECOUT_NCON                      0x000a41a0 /* OI PLL Clock Rate Numerator */
#define BCHP_DS_FECOUT_NCODL                     0x000a41a4 /* OI PLL Clock Rate Delta */
#define BCHP_DS_US_FCW_DWELL                     0x000a41a8 /* Upstream Frequency Control Word Dwell-count register */
#define BCHP_DS_SGCG                             0x000a41ac /* Clockgen Signature Analyzer */
#define BCHP_DS_ICB_CTL                          0x000a4200 /* Internal Configuration Bus Control and Status */
#define BCHP_DS_MBOX_CSR_P                       0x000a4204 /* Mail Box Command and Status for processor */
#define BCHP_DS_MBOX_DATA_P                      0x000a4208 /* Mail Box Data for processor */
#define BCHP_DS_HI_TST                           0x000a4214 /* Test configuration for down steam core's bus interface */
#define BCHP_DS_MBOX_CSR_S                       0x000a4218 /* Mail Box Command and Status for serial test interface. */
#define BCHP_DS_MBOX_DATA_S                      0x000a421c /* Mail Box Data for serial test interface */
#define BCHP_DS_BR                               0x000a4300 /* Baud Receiver Control Register */
#define BCHP_DS_AGCB                             0x000a434c /* Digital AGCB Control Register */
#define BCHP_DS_AGCBI                            0x000a4350 /* Digital AGCB Integrator Value */
#define BCHP_DS_AGCBLI                           0x000a4354 /* Digital AGCB Leaky Integrator Value */
#define BCHP_DS_SGBR                             0x000a4358 /* Baud Receiver Signature Analyzer */
#define BCHP_DS_QMLPS                            0x000a4400 /* QAM Loop Control */
#define BCHP_DS_CFL                              0x000a4410 /* Carrier Frequency Loop Control Register */
#define BCHP_DS_CFLC                             0x000a4414 /* Carrier Frequency Loop Coefficient Control Register */
#define BCHP_DS_CFLI                             0x000a4418 /* Carrier Frequency Loop Integrator Value */
#define BCHP_DS_CFLSP                            0x000a441c /* Carrier Frequency Loop Sweep Control Register */
#define BCHP_DS_CFLFOS                           0x000a4480 /* Carrier Frequency Loop Frequency Offset Control Register */
#define BCHP_DS_CFLFO                            0x000a4488 /* Carrier Frequency Loop Filter Output Value */
#define BCHP_DS_TL                               0x000a4494 /* Timing Loop Control Register */
#define BCHP_DS_TLC                              0x000a4498 /* Timing Loop Coefficient Control Register */
#define BCHP_DS_TLI                              0x000a449c /* Timing Loop Integrator Value */
#define BCHP_DS_TLSWP                            0x000a44a0 /* Timing Loop Sweep Control Value */
#define BCHP_DS_TLTHRS                           0x000a44a4 /* Timing Loop Integrator Threshold Register */
#define BCHP_DS_TLFOS                            0x000a44a8 /* Timing Loop Phase Offset Control Register */
#define BCHP_DS_TLFO                             0x000a44ac /* Timing Loop Filter Output Value */
#define BCHP_DS_TLAGC                            0x000a4504 /* Timing Loop AGC Control Register */
#define BCHP_DS_TLAGCI                           0x000a4508 /* Timing Loop AGC Integrator Value */
#define BCHP_DS_TLAGCL                           0x000a450c /* Timing Loop AGC Leaky Integrator Value */
#define BCHP_DS_PERF                             0x000a4510 /* Performance Monitoring Control/Status Register */
#define BCHP_DS_TLDHT                            0x000a4514 /* Timing Lock Detector High Threshold Control Register */
#define BCHP_DS_TLDLT                            0x000a4518 /* Timing Lock Detector Low Threshold Control Register */
#define BCHP_DS_TLDA                             0x000a451c /* Timing Lock Detector Accumulator Value */
#define BCHP_DS_TLDC                             0x000a4520 /* Timing Lock Detector Maximum Count Control Register */
#define BCHP_DS_TLDCI                            0x000a4524 /* Timing Lock Detector Counter Value */
#define BCHP_DS_US_IFC                           0x000a4530 /* Upstream/Downstream interface control register */
#define BCHP_DS_US_FCW_HI                        0x000a4534 /* Upper-part of the Upstream Frequency Control Word register */
#define BCHP_DS_US_FCW_LO                        0x000a4538 /* Lower-part of the Upstream Frequency Control Word register */
#define BCHP_DS_US_TL_OFFSET                     0x000a453c /* Upstream Timing Offset register */
#define BCHP_DS_US_DSBCLK                        0x000a4540 /* Upstream baud clock register */
#define BCHP_DS_FEC                              0x000a4600 /* FEC Control / Status Register */
#define BCHP_DS_FECU                             0x000a4610 /* FEC Initialization Register (Upper) */
#define BCHP_DS_FECM                             0x000a4614 /* FEC Initialization Register (Middle) */
#define BCHP_DS_FECL                             0x000a4618 /* FEC Initialization Register (Lower) */
#define BCHP_DS_SGFEC                            0x000a4620 /* FEC Signature Analyzer */
#define BCHP_DS_OI_VCO                           0x000a4640 /* OI VCO Control */
#define BCHP_DS_OI_CTL                           0x000a4680 /* OI Control */
#define BCHP_DS_OI_OUT                           0x000a4684 /* OI PS Output Control */
#define BCHP_DS_OI_ERR                           0x000a469c /* OI Frame Error Count */
#define BCHP_DS_OI_SG                            0x000a46a0 /* Output Interface Signature Analyzer (Test) */
#define BCHP_DS_OI_BER_CTL                       0x000a46a4 /* OI BER Estimation Control Register */
#define BCHP_DS_OI_BER                           0x000a46a8 /* OI BER Estimation Error Counter Value */
#define BCHP_DS_BER                              0x000a4700 /* Pre-FEC BER Estimation Control Register */
#define BCHP_DS_BERI                             0x000a4704 /* Pre-FEC BER Estimation Error Counter Value */
#define BCHP_DS_CERC1                            0x000a4710 /* FEC RS Corrected Bit Counter */
#define BCHP_DS_UERC1                            0x000a4714 /* FEC Uncorrectable RS-Block Counter */
#define BCHP_DS_NBERC1                           0x000a4718 /* FEC Clean RS-Block Counter */
#define BCHP_DS_CBERC1                           0x000a471c /* FEC Corrected RS-Block Counter */
#define BCHP_DS_BMPG1                            0x000a4720 /* FEC Bad MPEG-Packet Counter */
#define BCHP_DS_CERC2                            0x000a4724 /* FEC RS Corrected Bit Counter */
#define BCHP_DS_UERC2                            0x000a4728 /* FEC Uncorrectable RS-Block Counter */
#define BCHP_DS_NBERC2                           0x000a472c /* FEC Clean RS-Block Counter */
#define BCHP_DS_CBERC2                           0x000a4730 /* FEC Corrected RS-Block Counter */
#define BCHP_DS_BMPG2                            0x000a4734 /* FEC Bad MPEG-Packet Counter */
#define BCHP_DS_TPFEC                            0x000a4738 /* Testport Control Register for FEC */
#define BCHP_DS_EUSEDC1                          0x000a473c /* FEC Erasure used RS-Block Counter */
#define BCHP_DS_EDISCARDC1                       0x000a4740 /* FEC Erasure discarded RS-Block Counter */
#define BCHP_DS_EUSEDC2                          0x000a4744 /* FEC Erasure used RS-Block Counter */
#define BCHP_DS_EDISCARDC2                       0x000a4748 /* FEC Erasure discarded RS-Block Counter */
#define BCHP_DS_FBCNT1                           0x000a47c0 /* Baud Rate Counter 1 */
#define BCHP_DS_FBCNT2                           0x000a47c4 /* Baud Rate Counter 2 */
#define BCHP_DS_SPARE                            0x000a47fc /* Reserved for Future Expansion */
#define BCHP_DS_BND                              0x000a4b00 /* BND Control Register */
#define BCHP_DS_BND_THR                          0x000a4b04 /* BND threshold value Register */
#define BCHP_DS_BND_FRZ                          0x000a4b08 /* BND Freeze Control Register */
#define BCHP_DS_BND_THRFRZ                       0x000a4b0c /* BND threshold value Register */
#define BCHP_DS_EQ_CTL                           0x000a4c00 /* Equalizer Control Register */
#define BCHP_DS_EQ_CWC                           0x000a4c04 /* CWC Control Register */
#define BCHP_DS_EQ_CWC_FSBAUD                    0x000a4c08 /* CWC BAUD SAMPLE RATE */
#define BCHP_DS_EQ_CWC_FSCARR                    0x000a4c0c /* CWC CARRIER SAMPLE RATE */
#define BCHP_DS_EQ_FFE                           0x000a4c10 /* FFE Control Register */
#define BCHP_DS_EQ_DFE                           0x000a4c14 /* DFE Control Register */
#define BCHP_DS_EQ_CMA                           0x000a4c18 /* Equalizer CMA Modulus Control Register */
#define BCHP_DS_EQ_RCA                           0x000a4c1c /* Equalizer RCA Gain Control Register */
#define BCHP_DS_EQ_FMTHR                         0x000a4c20 /* Equalizer Main Tap Threshold Control Register */
#define BCHP_DS_EQ_LEAK                          0x000a4c24 /* Equalizer Leakage Control Register */
#define BCHP_DS_EQ_SOFT                          0x000a4c28 /* Equalizer Soft Decision Value */
#define BCHP_DS_EQ_SGEQ                          0x000a4c2c /* Equalizer Signature Analyzer */
#define BCHP_DS_EQ_CPL                           0x000a4c30 /* Carrier Phase Loop Control */
#define BCHP_DS_EQ_CPLC                          0x000a4c34 /* Carrier Phase Loop Coefficients */
#define BCHP_DS_EQ_CPLSWP                        0x000a4c38 /* Carrier Phase Loop Sweep */
#define BCHP_DS_EQ_CPLI                          0x000a4c3c /* Carrier Phase Loop Integrator */
#define BCHP_DS_EQ_CPLPA                         0x000a4c40 /* Carrier Phase Loop Phase Accumulator */
#define BCHP_DS_EQ_CPLFO                         0x000a4c44 /* Carrier Phase Loop Filter Output */
#define BCHP_DS_EQ_SNR                           0x000a4c48 /* Slicer SNR */
#define BCHP_DS_EQ_SNRHT                         0x000a4c4c /* Slicer SNR High Threshold */
#define BCHP_DS_EQ_SNRLT                         0x000a4c50 /* Slicer SNR Low Threshold */
#define BCHP_DS_EQ_CLD                           0x000a4c54 /* Carrier Lock Detector */
#define BCHP_DS_EQ_CLDHT                         0x000a4c58 /* Carrier Lock Detector High Threshold */
#define BCHP_DS_EQ_CLDLT                         0x000a4c5c /* Carrier Lock Detector Low Threshold */
#define BCHP_DS_EQ_CLDA                          0x000a4c60 /* Carrier Lock Detector Accumulator */
#define BCHP_DS_EQ_CLDC                          0x000a4c64 /* Carrier Lock Detector Maximum Count Control */
#define BCHP_DS_EQ_CLDCI                         0x000a4c68 /* Carrier Lock Detector Counter */
#define BCHP_DS_EQ_CWC_LEAK                      0x000a4c6c /* CWC LEAK Control Register */
#define BCHP_DS_EQ_CWC_FIN1                      0x000a4c70 /* CWC 1st tap non-baud-related frequency in MHz */
#define BCHP_DS_EQ_CWC_FIN2                      0x000a4c74 /* CWC 2nd tap non-baud-related frequency in MHz */
#define BCHP_DS_EQ_CWC_FIN3                      0x000a4c78 /* CWC 3rd tap non-baud-related frequency in MHz */
#define BCHP_DS_EQ_CWC_FIN4                      0x000a4c7c /* CWC 4th tap non-baud-related frequency in MHz */
#define BCHP_DS_EQ_CWC_FOFS1                     0x000a4c80 /* CWC 1st tap baud-related frequency offset control word */
#define BCHP_DS_EQ_CWC_FOFS2                     0x000a4c84 /* CWC 2nd tap baud-related frequency offset control word */
#define BCHP_DS_EQ_CWC_FOFS3                     0x000a4c88 /* CWC 3rd tap non-baud-related frequency offset */
#define BCHP_DS_EQ_CWC_FOFS4                     0x000a4c8c /* CWC 4th tap non-baud-related frequency offset */
#define BCHP_DS_EQ_CWC_LFC1                      0x000a4c90 /* CWC 1st tap phase/freq loop filter control */
#define BCHP_DS_EQ_CWC_LFC2                      0x000a4c94 /* CWC 2nd tap phase/freq loop filter control */
#define BCHP_DS_EQ_CWC_LFC3                      0x000a4c98 /* CWC 3rd tap phase/freq loop filter control */
#define BCHP_DS_EQ_CWC_LFC4                      0x000a4c9c /* CWC 4th tap phase/freq loop filter control */
#define BCHP_DS_EQ_AGC                           0x000a4ca4 /* Equalizer HUM-AGC Loop Control */
#define BCHP_DS_EQ_AGCC                          0x000a4ca8 /* Equalizer HUM-AGC Loop Coefficients */
#define BCHP_DS_EQ_AGCI                          0x000a4cac /* Equalizer HUM-AGC Loop Integrator */
#define BCHP_DS_EQ_AGCPA                         0x000a4cb0 /* Equalizer HUM-AGC Loop Gain Accumulator */
#define BCHP_DS_EQ_AGCFO                         0x000a4cb4 /* Equalizer HUM-AGC Loop Filter Output */
#define BCHP_DS_EQ_FN                            0x000a4cb8 /* Equalizer HUM-AGC FN Modulus Control Register */
#define BCHP_DS_EQ_POWER                         0x000a4cbc /* Equalizer Input Power Estimator Register */
#define BCHP_DS_EQ_FFEU0                         0x000a4d00 /* FFE Coefficient Register 0 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL0                         0x000a4d04 /* FFE Coefficient Register 0 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU1                         0x000a4d08 /* FFE Coefficient Register 1 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL1                         0x000a4d0c /* FFE Coefficient Register 1 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU2                         0x000a4d10 /* FFE Coefficient Register 2 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL2                         0x000a4d14 /* FFE Coefficient Register 2 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU3                         0x000a4d18 /* FFE Coefficient Register 3 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL3                         0x000a4d1c /* FFE Coefficient Register 3 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU4                         0x000a4d20 /* FFE Coefficient Register 4 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL4                         0x000a4d24 /* FFE Coefficient Register 4 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU5                         0x000a4d28 /* FFE Coefficient Register 5 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL5                         0x000a4d2c /* FFE Coefficient Register 5 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU6                         0x000a4d30 /* FFE Coefficient Register 6 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL6                         0x000a4d34 /* FFE Coefficient Register 6 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU7                         0x000a4d38 /* FFE Coefficient Register 7 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL7                         0x000a4d3c /* FFE Coefficient Register 7 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU8                         0x000a4d40 /* FFE Coefficient Register 8 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL8                         0x000a4d44 /* FFE Coefficient Register 8 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU9                         0x000a4d48 /* FFE Coefficient Register 9 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL9                         0x000a4d4c /* FFE Coefficient Register 9 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU10                        0x000a4d50 /* FFE Coefficient Register 10 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL10                        0x000a4d54 /* FFE Coefficient Register 10 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU11                        0x000a4d58 /* FFE Coefficient Register 11 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL11                        0x000a4d5c /* FFE Coefficient Register 11 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU12                        0x000a4d60 /* FFE Coefficient Register 12 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL12                        0x000a4d64 /* FFE Coefficient Register 12 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU13                        0x000a4d68 /* FFE Coefficient Register 13 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL13                        0x000a4d6c /* FFE Coefficient Register 13 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU14                        0x000a4d70 /* FFE Coefficient Register 14 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL14                        0x000a4d74 /* FFE Coefficient Register 14 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU15                        0x000a4d78 /* FFE Coefficient Register 15 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL15                        0x000a4d7c /* FFE Coefficient Register 15 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU16                        0x000a4d80 /* FFE Coefficient Register 16 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL16                        0x000a4d84 /* FFE Coefficient Register 16 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU17                        0x000a4d88 /* FFE Coefficient Register 17 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL17                        0x000a4d8c /* FFE Coefficient Register 17 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU18                        0x000a4d90 /* FFE Coefficient Register 18 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL18                        0x000a4d94 /* FFE Coefficient Register 18 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU19                        0x000a4d98 /* FFE Coefficient Register 19 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL19                        0x000a4d9c /* FFE Coefficient Register 19 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU20                        0x000a4da0 /* FFE Coefficient Register 20 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL20                        0x000a4da4 /* FFE Coefficient Register 20 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU21                        0x000a4da8 /* FFE Coefficient Register 21 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL21                        0x000a4dac /* FFE Coefficient Register 21 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU22                        0x000a4db0 /* FFE Coefficient Register 22 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL22                        0x000a4db4 /* FFE Coefficient Register 22 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU23                        0x000a4db8 /* FFE Coefficient Register 23 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL23                        0x000a4dbc /* FFE Coefficient Register 23 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU24                        0x000a4dc0 /* FFE Coefficient Register 24 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL24                        0x000a4dc4 /* FFE Coefficient Register 24 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU25                        0x000a4dc8 /* FFE Coefficient Register 25 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL25                        0x000a4dcc /* FFE Coefficient Register 25 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU26                        0x000a4dd0 /* FFE Coefficient Register 26 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL26                        0x000a4dd4 /* FFE Coefficient Register 26 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU27                        0x000a4dd8 /* FFE Coefficient Register 27 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL27                        0x000a4ddc /* FFE Coefficient Register 27 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU28                        0x000a4de0 /* FFE Coefficient Register 28 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL28                        0x000a4de4 /* FFE Coefficient Register 28 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU29                        0x000a4de8 /* FFE Coefficient Register 29 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL29                        0x000a4dec /* FFE Coefficient Register 29 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU30                        0x000a4df0 /* FFE Coefficient Register 30 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL30                        0x000a4df4 /* FFE Coefficient Register 30 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU31                        0x000a4df8 /* FFE Coefficient Register 31 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL31                        0x000a4dfc /* FFE Coefficient Register 31 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU32                        0x000a4e00 /* FFE Coefficient Register 32 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL32                        0x000a4e04 /* FFE Coefficient Register 32 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU33                        0x000a4e08 /* FFE Coefficient Register 33 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL33                        0x000a4e0c /* FFE Coefficient Register 33 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU34                        0x000a4e10 /* FFE Coefficient Register 34 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL34                        0x000a4e14 /* FFE Coefficient Register 34 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_FFEU35                        0x000a4e18 /* FFE Coefficient Register 35 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_FFEL35                        0x000a4e1c /* FFE Coefficient Register 35 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU0                         0x000a4e20 /* DFE Coefficient Register 0 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL0                         0x000a4e24 /* DFE Coefficient Register 0 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU1                         0x000a4e28 /* DFE Coefficient Register 1 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL1                         0x000a4e2c /* DFE Coefficient Register 1 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU2                         0x000a4e30 /* DFE Coefficient Register 2 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL2                         0x000a4e34 /* DFE Coefficient Register 2 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU3                         0x000a4e38 /* DFE Coefficient Register 3 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL3                         0x000a4e3c /* DFE Coefficient Register 3 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU4                         0x000a4e40 /* DFE Coefficient Register 4 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL4                         0x000a4e44 /* DFE Coefficient Register 4 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU5                         0x000a4e48 /* DFE Coefficient Register 5 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL5                         0x000a4e4c /* DFE Coefficient Register 5 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU6                         0x000a4e50 /* DFE Coefficient Register 6 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL6                         0x000a4e54 /* DFE Coefficient Register 6 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU7                         0x000a4e58 /* DFE Coefficient Register 7 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL7                         0x000a4e5c /* DFE Coefficient Register 7 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU8                         0x000a4e60 /* DFE Coefficient Register 8 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL8                         0x000a4e64 /* DFE Coefficient Register 8 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU9                         0x000a4e68 /* DFE Coefficient Register 9 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL9                         0x000a4e6c /* DFE Coefficient Register 9 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU10                        0x000a4e70 /* DFE Coefficient Register 10 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL10                        0x000a4e74 /* DFE Coefficient Register 10 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU11                        0x000a4e78 /* DFE Coefficient Register 11 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL11                        0x000a4e7c /* DFE Coefficient Register 11 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU12                        0x000a4e80 /* DFE Coefficient Register 12 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL12                        0x000a4e84 /* DFE Coefficient Register 12 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU13                        0x000a4e88 /* DFE Coefficient Register 13 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL13                        0x000a4e8c /* DFE Coefficient Register 13 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU14                        0x000a4e90 /* DFE Coefficient Register 14 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL14                        0x000a4e94 /* DFE Coefficient Register 14 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU15                        0x000a4e98 /* DFE Coefficient Register 15 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL15                        0x000a4e9c /* DFE Coefficient Register 15 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU16                        0x000a4ea0 /* DFE Coefficient Register 16 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL16                        0x000a4ea4 /* DFE Coefficient Register 16 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU17                        0x000a4ea8 /* DFE Coefficient Register 17 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL17                        0x000a4eac /* DFE Coefficient Register 17 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU18                        0x000a4eb0 /* DFE Coefficient Register 18 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL18                        0x000a4eb4 /* DFE Coefficient Register 18 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU19                        0x000a4eb8 /* DFE Coefficient Register 19 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL19                        0x000a4ebc /* DFE Coefficient Register 19 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU20                        0x000a4ec0 /* DFE Coefficient Register 20 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL20                        0x000a4ec4 /* DFE Coefficient Register 20 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU21                        0x000a4ec8 /* DFE Coefficient Register 21 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL21                        0x000a4ecc /* DFE Coefficient Register 21 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU22                        0x000a4ed0 /* DFE Coefficient Register 22 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL22                        0x000a4ed4 /* DFE Coefficient Register 22 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU23                        0x000a4ed8 /* DFE Coefficient Register 23 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL23                        0x000a4edc /* DFE Coefficient Register 23 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU24                        0x000a4ee0 /* DFE Coefficient Register 24 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL24                        0x000a4ee4 /* DFE Coefficient Register 24 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU25                        0x000a4ee8 /* DFE Coefficient Register 25 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL25                        0x000a4eec /* DFE Coefficient Register 25 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU26                        0x000a4ef0 /* DFE Coefficient Register 26 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL26                        0x000a4ef4 /* DFE Coefficient Register 26 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU27                        0x000a4ef8 /* DFE Coefficient Register 27 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL27                        0x000a4efc /* DFE Coefficient Register 27 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU28                        0x000a4f00 /* DFE Coefficient Register 28 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL28                        0x000a4f04 /* DFE Coefficient Register 28 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU29                        0x000a4f08 /* DFE Coefficient Register 29 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL29                        0x000a4f0c /* DFE Coefficient Register 29 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU30                        0x000a4f10 /* DFE Coefficient Register 30 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL30                        0x000a4f14 /* DFE Coefficient Register 30 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU31                        0x000a4f18 /* DFE Coefficient Register 31 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL31                        0x000a4f1c /* DFE Coefficient Register 31 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU32                        0x000a4f20 /* DFE Coefficient Register 32 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL32                        0x000a4f24 /* DFE Coefficient Register 32 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU33                        0x000a4f28 /* DFE Coefficient Register 33 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL33                        0x000a4f2c /* DFE Coefficient Register 33 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU34                        0x000a4f30 /* DFE Coefficient Register 34 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL34                        0x000a4f34 /* DFE Coefficient Register 34 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_DFEU35                        0x000a4f38 /* DFE Coefficient Register 35 (Upper 16 bits I/Q) */
#define BCHP_DS_EQ_DFEL35                        0x000a4f3c /* DFE Coefficient Register 35 (Lower 8 bits I/Q) */
#define BCHP_DS_EQ_CWC_INT1                      0x000a5060 /* CWC Tap 1 Phase/Frequency Loop Integrator Register */
#define BCHP_DS_EQ_CWC_INT2                      0x000a5064 /* CWC Tap 2 Phase/Frequency Loop Integrator Register */
#define BCHP_DS_EQ_CWC_INT3                      0x000a5068 /* CWC Tap 3 Phase/Frequency Loop Integrator Register */
#define BCHP_DS_EQ_CWC_INT4                      0x000a506c /* CWC Tap 4 Phase/Frequency Loop Integrator Register */
#define BCHP_DS_EQ_FCA_CTL                       0x000a5070 /* Fast Carrier Acquisition Control Register */
#define BCHP_DS_EQ_CHSCN_CTL                     0x000a5074 /* CHSCN Control Register */
#define BCHP_DS_EQ_FFT_VAL                       0x000a5078 /* FCA Frequency Offset for Derotator Integrator Register */

/***************************************************************************
 *GBL - Global Core Control Register
 ***************************************************************************/
/* DS :: GBL :: reserved0 [31:27] */
#define BCHP_DS_GBL_reserved0_MASK                                 0xf8000000
#define BCHP_DS_GBL_reserved0_SHIFT                                27

/* DS :: GBL :: MAX_CLK_PLL_OI [26:26] */
#define BCHP_DS_GBL_MAX_CLK_PLL_OI_MASK                            0x04000000
#define BCHP_DS_GBL_MAX_CLK_PLL_OI_SHIFT                           26

/* DS :: GBL :: MAX_CLK_FEC [25:25] */
#define BCHP_DS_GBL_MAX_CLK_FEC_MASK                               0x02000000
#define BCHP_DS_GBL_MAX_CLK_FEC_SHIFT                              25

/* DS :: GBL :: MAX_CLK_FB_FEQ [24:24] */
#define BCHP_DS_GBL_MAX_CLK_FB_FEQ_MASK                            0x01000000
#define BCHP_DS_GBL_MAX_CLK_FB_FEQ_SHIFT                           24

/* DS :: GBL :: reserved_for_eco1 [23:18] */
#define BCHP_DS_GBL_reserved_for_eco1_MASK                         0x00fc0000
#define BCHP_DS_GBL_reserved_for_eco1_SHIFT                        18

/* DS :: GBL :: SEL_RAM_EXT_FECB [17:17] */
#define BCHP_DS_GBL_SEL_RAM_EXT_FECB_MASK                          0x00020000
#define BCHP_DS_GBL_SEL_RAM_EXT_FECB_SHIFT                         17

/* DS :: GBL :: reserved_for_eco2 [16:00] */
#define BCHP_DS_GBL_reserved_for_eco2_MASK                         0x0001ffff
#define BCHP_DS_GBL_reserved_for_eco2_SHIFT                        0

/***************************************************************************
 *PD - Global Power Down Register
 ***************************************************************************/
/* DS :: PD :: reserved0 [31:29] */
#define BCHP_DS_PD_reserved0_MASK                                  0xe0000000
#define BCHP_DS_PD_reserved0_SHIFT                                 29

/* DS :: PD :: PD_CLK_FEC_IN_BIT [28:28] */
#define BCHP_DS_PD_PD_CLK_FEC_IN_BIT_MASK                          0x10000000
#define BCHP_DS_PD_PD_CLK_FEC_IN_BIT_SHIFT                         28

/* DS :: PD :: PD_CLK_F8B [27:27] */
#define BCHP_DS_PD_PD_CLK_F8B_MASK                                 0x08000000
#define BCHP_DS_PD_PD_CLK_F8B_SHIFT                                27

/* DS :: PD :: PD_CLK_F4B [26:26] */
#define BCHP_DS_PD_PD_CLK_F4B_MASK                                 0x04000000
#define BCHP_DS_PD_PD_CLK_F4B_SHIFT                                26

/* DS :: PD :: PD_CLK_F2B [25:25] */
#define BCHP_DS_PD_PD_CLK_F2B_MASK                                 0x02000000
#define BCHP_DS_PD_PD_CLK_F2B_SHIFT                                25

/* DS :: PD :: PD_CLK_F1B [24:24] */
#define BCHP_DS_PD_PD_CLK_F1B_MASK                                 0x01000000
#define BCHP_DS_PD_PD_CLK_F1B_SHIFT                                24

/* DS :: PD :: reserved_for_eco1 [23:22] */
#define BCHP_DS_PD_reserved_for_eco1_MASK                          0x00c00000
#define BCHP_DS_PD_reserved_for_eco1_SHIFT                         22

/* DS :: PD :: removed_clk_f2agf_power_down [21:21] */
#define BCHP_DS_PD_removed_clk_f2agf_power_down_MASK               0x00200000
#define BCHP_DS_PD_removed_clk_f2agf_power_down_SHIFT              21

/* DS :: PD :: PD_CLK_F1S [20:20] */
#define BCHP_DS_PD_PD_CLK_F1S_MASK                                 0x00100000
#define BCHP_DS_PD_PD_CLK_F1S_SHIFT                                20

/* DS :: PD :: reserved2 [19:06] */
#define BCHP_DS_PD_reserved2_MASK                                  0x000fffc0
#define BCHP_DS_PD_reserved2_SHIFT                                 6

/* DS :: PD :: PD_FEC [05:05] */
#define BCHP_DS_PD_PD_FEC_MASK                                     0x00000020
#define BCHP_DS_PD_PD_FEC_SHIFT                                    5

/* DS :: PD :: reserved3 [04:02] */
#define BCHP_DS_PD_reserved3_MASK                                  0x0000001c
#define BCHP_DS_PD_reserved3_SHIFT                                 2

/* DS :: PD :: PD_BCLK [01:01] */
#define BCHP_DS_PD_PD_BCLK_MASK                                    0x00000002
#define BCHP_DS_PD_PD_BCLK_SHIFT                                   1

/* DS :: PD :: PD_SCLK [00:00] */
#define BCHP_DS_PD_PD_SCLK_MASK                                    0x00000001
#define BCHP_DS_PD_PD_SCLK_SHIFT                                   0

/***************************************************************************
 *IRQSTS1 - Interrupt Status Register 1
 ***************************************************************************/
/* DS :: IRQSTS1 :: P_MBOX_IS [31:31] */
#define BCHP_DS_IRQSTS1_P_MBOX_IS_MASK                             0x80000000
#define BCHP_DS_IRQSTS1_P_MBOX_IS_SHIFT                            31

/* DS :: IRQSTS1 :: XFR_ABORT_IS [30:30] */
#define BCHP_DS_IRQSTS1_XFR_ABORT_IS_MASK                          0x40000000
#define BCHP_DS_IRQSTS1_XFR_ABORT_IS_SHIFT                         30

/* DS :: IRQSTS1 :: XFR_ERR_IS [29:29] */
#define BCHP_DS_IRQSTS1_XFR_ERR_IS_MASK                            0x20000000
#define BCHP_DS_IRQSTS1_XFR_ERR_IS_SHIFT                           29

/* DS :: IRQSTS1 :: XFR_TO_IS [28:28] */
#define BCHP_DS_IRQSTS1_XFR_TO_IS_MASK                             0x10000000
#define BCHP_DS_IRQSTS1_XFR_TO_IS_SHIFT                            28

/* DS :: IRQSTS1 :: EUSED_IS [27:27] */
#define BCHP_DS_IRQSTS1_EUSED_IS_MASK                              0x08000000
#define BCHP_DS_IRQSTS1_EUSED_IS_SHIFT                             27

/* DS :: IRQSTS1 :: OIFUN_IS [26:26] */
#define BCHP_DS_IRQSTS1_OIFUN_IS_MASK                              0x04000000
#define BCHP_DS_IRQSTS1_OIFUN_IS_SHIFT                             26

/* DS :: IRQSTS1 :: OIFOV_IS [25:25] */
#define BCHP_DS_IRQSTS1_OIFOV_IS_MASK                              0x02000000
#define BCHP_DS_IRQSTS1_OIFOV_IS_SHIFT                             25

/* DS :: IRQSTS1 :: BMPG_IS [24:24] */
#define BCHP_DS_IRQSTS1_BMPG_IS_MASK                               0x01000000
#define BCHP_DS_IRQSTS1_BMPG_IS_SHIFT                              24

/* DS :: IRQSTS1 :: ERC_IS [23:23] */
#define BCHP_DS_IRQSTS1_ERC_IS_MASK                                0x00800000
#define BCHP_DS_IRQSTS1_ERC_IS_SHIFT                               23

/* DS :: IRQSTS1 :: ERN_IS [22:22] */
#define BCHP_DS_IRQSTS1_ERN_IS_MASK                                0x00400000
#define BCHP_DS_IRQSTS1_ERN_IS_SHIFT                               22

/* DS :: IRQSTS1 :: UOV_IS [21:21] */
#define BCHP_DS_IRQSTS1_UOV_IS_MASK                                0x00200000
#define BCHP_DS_IRQSTS1_UOV_IS_SHIFT                               21

/* DS :: IRQSTS1 :: COV_IS [20:20] */
#define BCHP_DS_IRQSTS1_COV_IS_MASK                                0x00100000
#define BCHP_DS_IRQSTS1_COV_IS_SHIFT                               20

/* DS :: IRQSTS1 :: FFOV_IS [19:19] */
#define BCHP_DS_IRQSTS1_FFOV_IS_MASK                               0x00080000
#define BCHP_DS_IRQSTS1_FFOV_IS_SHIFT                              19

/* DS :: IRQSTS1 :: FFE_IS [18:18] */
#define BCHP_DS_IRQSTS1_FFE_IS_MASK                                0x00040000
#define BCHP_DS_IRQSTS1_FFE_IS_SHIFT                               18

/* DS :: IRQSTS1 :: reserved0 [17:17] */
#define BCHP_DS_IRQSTS1_reserved0_MASK                             0x00020000
#define BCHP_DS_IRQSTS1_reserved0_SHIFT                            17

/* DS :: IRQSTS1 :: AGCB_IS [16:16] */
#define BCHP_DS_IRQSTS1_AGCB_IS_MASK                               0x00010000
#define BCHP_DS_IRQSTS1_AGCB_IS_SHIFT                              16

/* DS :: IRQSTS1 :: reserved1 [15:13] */
#define BCHP_DS_IRQSTS1_reserved1_MASK                             0x0000e000
#define BCHP_DS_IRQSTS1_reserved1_SHIFT                            13

/* DS :: IRQSTS1 :: AGF_IS [12:12] */
#define BCHP_DS_IRQSTS1_AGF_IS_MASK                                0x00001000
#define BCHP_DS_IRQSTS1_AGF_IS_SHIFT                               12

/* DS :: IRQSTS1 :: EDISCARD_IS [11:11] */
#define BCHP_DS_IRQSTS1_EDISCARD_IS_MASK                           0x00000800
#define BCHP_DS_IRQSTS1_EDISCARD_IS_SHIFT                          11

/* DS :: IRQSTS1 :: TLAGC_IS [10:10] */
#define BCHP_DS_IRQSTS1_TLAGC_IS_MASK                              0x00000400
#define BCHP_DS_IRQSTS1_TLAGC_IS_SHIFT                             10

/* DS :: IRQSTS1 :: TL_THRS2_IS [09:09] */
#define BCHP_DS_IRQSTS1_TL_THRS2_IS_MASK                           0x00000200
#define BCHP_DS_IRQSTS1_TL_THRS2_IS_SHIFT                          9

/* DS :: IRQSTS1 :: TL_THRS1_IS [08:08] */
#define BCHP_DS_IRQSTS1_TL_THRS1_IS_MASK                           0x00000100
#define BCHP_DS_IRQSTS1_TL_THRS1_IS_SHIFT                          8

/* DS :: IRQSTS1 :: TL_LOCK_LOS_IS [07:07] */
#define BCHP_DS_IRQSTS1_TL_LOCK_LOS_IS_MASK                        0x00000080
#define BCHP_DS_IRQSTS1_TL_LOCK_LOS_IS_SHIFT                       7

/* DS :: IRQSTS1 :: TL_LOCK_DET_IS [06:06] */
#define BCHP_DS_IRQSTS1_TL_LOCK_DET_IS_MASK                        0x00000040
#define BCHP_DS_IRQSTS1_TL_LOCK_DET_IS_SHIFT                       6

/* DS :: IRQSTS1 :: CPL_LOCK_LOS_IS [05:05] */
#define BCHP_DS_IRQSTS1_CPL_LOCK_LOS_IS_MASK                       0x00000020
#define BCHP_DS_IRQSTS1_CPL_LOCK_LOS_IS_SHIFT                      5

/* DS :: IRQSTS1 :: CPL_LOCK_DET_IS [04:04] */
#define BCHP_DS_IRQSTS1_CPL_LOCK_DET_IS_MASK                       0x00000010
#define BCHP_DS_IRQSTS1_CPL_LOCK_DET_IS_SHIFT                      4

/* DS :: IRQSTS1 :: FEC_LOCK_LOS_IS [03:03] */
#define BCHP_DS_IRQSTS1_FEC_LOCK_LOS_IS_MASK                       0x00000008
#define BCHP_DS_IRQSTS1_FEC_LOCK_LOS_IS_SHIFT                      3

/* DS :: IRQSTS1 :: FEC_LOCK_DET_IS [02:02] */
#define BCHP_DS_IRQSTS1_FEC_LOCK_DET_IS_MASK                       0x00000004
#define BCHP_DS_IRQSTS1_FEC_LOCK_DET_IS_SHIFT                      2

/* DS :: IRQSTS1 :: SNR_LOCK_LOS_IS [01:01] */
#define BCHP_DS_IRQSTS1_SNR_LOCK_LOS_IS_MASK                       0x00000002
#define BCHP_DS_IRQSTS1_SNR_LOCK_LOS_IS_SHIFT                      1

/* DS :: IRQSTS1 :: SNR_LOCK_DET_IS [00:00] */
#define BCHP_DS_IRQSTS1_SNR_LOCK_DET_IS_MASK                       0x00000001
#define BCHP_DS_IRQSTS1_SNR_LOCK_DET_IS_SHIFT                      0

/***************************************************************************
 *IRQSET1 - Set Interrupt Status Register 1
 ***************************************************************************/
/* DS :: IRQSET1 :: P_MBOX_ISET [31:31] */
#define BCHP_DS_IRQSET1_P_MBOX_ISET_MASK                           0x80000000
#define BCHP_DS_IRQSET1_P_MBOX_ISET_SHIFT                          31

/* DS :: IRQSET1 :: XFR_ABORT_ISET [30:30] */
#define BCHP_DS_IRQSET1_XFR_ABORT_ISET_MASK                        0x40000000
#define BCHP_DS_IRQSET1_XFR_ABORT_ISET_SHIFT                       30

/* DS :: IRQSET1 :: XFR_ERR_ISET [29:29] */
#define BCHP_DS_IRQSET1_XFR_ERR_ISET_MASK                          0x20000000
#define BCHP_DS_IRQSET1_XFR_ERR_ISET_SHIFT                         29

/* DS :: IRQSET1 :: XFR_TO_ISET [28:28] */
#define BCHP_DS_IRQSET1_XFR_TO_ISET_MASK                           0x10000000
#define BCHP_DS_IRQSET1_XFR_TO_ISET_SHIFT                          28

/* DS :: IRQSET1 :: EUSED_ISET [27:27] */
#define BCHP_DS_IRQSET1_EUSED_ISET_MASK                            0x08000000
#define BCHP_DS_IRQSET1_EUSED_ISET_SHIFT                           27

/* DS :: IRQSET1 :: OIFUN_ISET [26:26] */
#define BCHP_DS_IRQSET1_OIFUN_ISET_MASK                            0x04000000
#define BCHP_DS_IRQSET1_OIFUN_ISET_SHIFT                           26

/* DS :: IRQSET1 :: OIFOV_ISET [25:25] */
#define BCHP_DS_IRQSET1_OIFOV_ISET_MASK                            0x02000000
#define BCHP_DS_IRQSET1_OIFOV_ISET_SHIFT                           25

/* DS :: IRQSET1 :: BMPG_ISET [24:24] */
#define BCHP_DS_IRQSET1_BMPG_ISET_MASK                             0x01000000
#define BCHP_DS_IRQSET1_BMPG_ISET_SHIFT                            24

/* DS :: IRQSET1 :: ERC_ISET [23:23] */
#define BCHP_DS_IRQSET1_ERC_ISET_MASK                              0x00800000
#define BCHP_DS_IRQSET1_ERC_ISET_SHIFT                             23

/* DS :: IRQSET1 :: ERN_ISET [22:22] */
#define BCHP_DS_IRQSET1_ERN_ISET_MASK                              0x00400000
#define BCHP_DS_IRQSET1_ERN_ISET_SHIFT                             22

/* DS :: IRQSET1 :: UOV_ISET [21:21] */
#define BCHP_DS_IRQSET1_UOV_ISET_MASK                              0x00200000
#define BCHP_DS_IRQSET1_UOV_ISET_SHIFT                             21

/* DS :: IRQSET1 :: COV_ISET [20:20] */
#define BCHP_DS_IRQSET1_COV_ISET_MASK                              0x00100000
#define BCHP_DS_IRQSET1_COV_ISET_SHIFT                             20

/* DS :: IRQSET1 :: FFOV_ISET [19:19] */
#define BCHP_DS_IRQSET1_FFOV_ISET_MASK                             0x00080000
#define BCHP_DS_IRQSET1_FFOV_ISET_SHIFT                            19

/* DS :: IRQSET1 :: FFE_ISET [18:18] */
#define BCHP_DS_IRQSET1_FFE_ISET_MASK                              0x00040000
#define BCHP_DS_IRQSET1_FFE_ISET_SHIFT                             18

/* DS :: IRQSET1 :: reserved0 [17:17] */
#define BCHP_DS_IRQSET1_reserved0_MASK                             0x00020000
#define BCHP_DS_IRQSET1_reserved0_SHIFT                            17

/* DS :: IRQSET1 :: AGCB_ISET [16:16] */
#define BCHP_DS_IRQSET1_AGCB_ISET_MASK                             0x00010000
#define BCHP_DS_IRQSET1_AGCB_ISET_SHIFT                            16

/* DS :: IRQSET1 :: reserved1 [15:13] */
#define BCHP_DS_IRQSET1_reserved1_MASK                             0x0000e000
#define BCHP_DS_IRQSET1_reserved1_SHIFT                            13

/* DS :: IRQSET1 :: AGF_ISET [12:12] */
#define BCHP_DS_IRQSET1_AGF_ISET_MASK                              0x00001000
#define BCHP_DS_IRQSET1_AGF_ISET_SHIFT                             12

/* DS :: IRQSET1 :: EDISCARD_ISET [11:11] */
#define BCHP_DS_IRQSET1_EDISCARD_ISET_MASK                         0x00000800
#define BCHP_DS_IRQSET1_EDISCARD_ISET_SHIFT                        11

/* DS :: IRQSET1 :: TLAGC_ISET [10:10] */
#define BCHP_DS_IRQSET1_TLAGC_ISET_MASK                            0x00000400
#define BCHP_DS_IRQSET1_TLAGC_ISET_SHIFT                           10

/* DS :: IRQSET1 :: TL_THRS2_ISET [09:09] */
#define BCHP_DS_IRQSET1_TL_THRS2_ISET_MASK                         0x00000200
#define BCHP_DS_IRQSET1_TL_THRS2_ISET_SHIFT                        9

/* DS :: IRQSET1 :: TL_THRS1_ISET [08:08] */
#define BCHP_DS_IRQSET1_TL_THRS1_ISET_MASK                         0x00000100
#define BCHP_DS_IRQSET1_TL_THRS1_ISET_SHIFT                        8

/* DS :: IRQSET1 :: TL_LOCK_LOS_ISET [07:07] */
#define BCHP_DS_IRQSET1_TL_LOCK_LOS_ISET_MASK                      0x00000080
#define BCHP_DS_IRQSET1_TL_LOCK_LOS_ISET_SHIFT                     7

/* DS :: IRQSET1 :: TL_LOCK_DET_ISET [06:06] */
#define BCHP_DS_IRQSET1_TL_LOCK_DET_ISET_MASK                      0x00000040
#define BCHP_DS_IRQSET1_TL_LOCK_DET_ISET_SHIFT                     6

/* DS :: IRQSET1 :: CPL_LOCK_LOS_ISET [05:05] */
#define BCHP_DS_IRQSET1_CPL_LOCK_LOS_ISET_MASK                     0x00000020
#define BCHP_DS_IRQSET1_CPL_LOCK_LOS_ISET_SHIFT                    5

/* DS :: IRQSET1 :: CPL_LOCK_DET_ISET [04:04] */
#define BCHP_DS_IRQSET1_CPL_LOCK_DET_ISET_MASK                     0x00000010
#define BCHP_DS_IRQSET1_CPL_LOCK_DET_ISET_SHIFT                    4

/* DS :: IRQSET1 :: FEC_LOCK_LOS_ISET [03:03] */
#define BCHP_DS_IRQSET1_FEC_LOCK_LOS_ISET_MASK                     0x00000008
#define BCHP_DS_IRQSET1_FEC_LOCK_LOS_ISET_SHIFT                    3

/* DS :: IRQSET1 :: FEC_LOCK_DET_ISET [02:02] */
#define BCHP_DS_IRQSET1_FEC_LOCK_DET_ISET_MASK                     0x00000004
#define BCHP_DS_IRQSET1_FEC_LOCK_DET_ISET_SHIFT                    2

/* DS :: IRQSET1 :: SNR_LOCK_LOS_ISET [01:01] */
#define BCHP_DS_IRQSET1_SNR_LOCK_LOS_ISET_MASK                     0x00000002
#define BCHP_DS_IRQSET1_SNR_LOCK_LOS_ISET_SHIFT                    1

/* DS :: IRQSET1 :: SNR_LOCK_DET_ISET [00:00] */
#define BCHP_DS_IRQSET1_SNR_LOCK_DET_ISET_MASK                     0x00000001
#define BCHP_DS_IRQSET1_SNR_LOCK_DET_ISET_SHIFT                    0

/***************************************************************************
 *IRQCLR1 - Clear Interrupt Status Register 1
 ***************************************************************************/
/* DS :: IRQCLR1 :: P_MBOX_ICLR [31:31] */
#define BCHP_DS_IRQCLR1_P_MBOX_ICLR_MASK                           0x80000000
#define BCHP_DS_IRQCLR1_P_MBOX_ICLR_SHIFT                          31

/* DS :: IRQCLR1 :: XFR_ABORT_ICLR [30:30] */
#define BCHP_DS_IRQCLR1_XFR_ABORT_ICLR_MASK                        0x40000000
#define BCHP_DS_IRQCLR1_XFR_ABORT_ICLR_SHIFT                       30

/* DS :: IRQCLR1 :: XFR_ERR_ICLR [29:29] */
#define BCHP_DS_IRQCLR1_XFR_ERR_ICLR_MASK                          0x20000000
#define BCHP_DS_IRQCLR1_XFR_ERR_ICLR_SHIFT                         29

/* DS :: IRQCLR1 :: XFR_TO_ICLR [28:28] */
#define BCHP_DS_IRQCLR1_XFR_TO_ICLR_MASK                           0x10000000
#define BCHP_DS_IRQCLR1_XFR_TO_ICLR_SHIFT                          28

/* DS :: IRQCLR1 :: EUSED_ICLR [27:27] */
#define BCHP_DS_IRQCLR1_EUSED_ICLR_MASK                            0x08000000
#define BCHP_DS_IRQCLR1_EUSED_ICLR_SHIFT                           27

/* DS :: IRQCLR1 :: OIFUN_ICLR [26:26] */
#define BCHP_DS_IRQCLR1_OIFUN_ICLR_MASK                            0x04000000
#define BCHP_DS_IRQCLR1_OIFUN_ICLR_SHIFT                           26

/* DS :: IRQCLR1 :: OIFOV_ICLR [25:25] */
#define BCHP_DS_IRQCLR1_OIFOV_ICLR_MASK                            0x02000000
#define BCHP_DS_IRQCLR1_OIFOV_ICLR_SHIFT                           25

/* DS :: IRQCLR1 :: BMPG_ICLR [24:24] */
#define BCHP_DS_IRQCLR1_BMPG_ICLR_MASK                             0x01000000
#define BCHP_DS_IRQCLR1_BMPG_ICLR_SHIFT                            24

/* DS :: IRQCLR1 :: ERC_ICLR [23:23] */
#define BCHP_DS_IRQCLR1_ERC_ICLR_MASK                              0x00800000
#define BCHP_DS_IRQCLR1_ERC_ICLR_SHIFT                             23

/* DS :: IRQCLR1 :: ERN_ICLR [22:22] */
#define BCHP_DS_IRQCLR1_ERN_ICLR_MASK                              0x00400000
#define BCHP_DS_IRQCLR1_ERN_ICLR_SHIFT                             22

/* DS :: IRQCLR1 :: UOV_ICLR [21:21] */
#define BCHP_DS_IRQCLR1_UOV_ICLR_MASK                              0x00200000
#define BCHP_DS_IRQCLR1_UOV_ICLR_SHIFT                             21

/* DS :: IRQCLR1 :: COV_ICLR [20:20] */
#define BCHP_DS_IRQCLR1_COV_ICLR_MASK                              0x00100000
#define BCHP_DS_IRQCLR1_COV_ICLR_SHIFT                             20

/* DS :: IRQCLR1 :: FFOV_ICLR [19:19] */
#define BCHP_DS_IRQCLR1_FFOV_ICLR_MASK                             0x00080000
#define BCHP_DS_IRQCLR1_FFOV_ICLR_SHIFT                            19

/* DS :: IRQCLR1 :: FFE_ICLR [18:18] */
#define BCHP_DS_IRQCLR1_FFE_ICLR_MASK                              0x00040000
#define BCHP_DS_IRQCLR1_FFE_ICLR_SHIFT                             18

/* DS :: IRQCLR1 :: reserved0 [17:17] */
#define BCHP_DS_IRQCLR1_reserved0_MASK                             0x00020000
#define BCHP_DS_IRQCLR1_reserved0_SHIFT                            17

/* DS :: IRQCLR1 :: AGCB_ICLR [16:16] */
#define BCHP_DS_IRQCLR1_AGCB_ICLR_MASK                             0x00010000
#define BCHP_DS_IRQCLR1_AGCB_ICLR_SHIFT                            16

/* DS :: IRQCLR1 :: reserved1 [15:13] */
#define BCHP_DS_IRQCLR1_reserved1_MASK                             0x0000e000
#define BCHP_DS_IRQCLR1_reserved1_SHIFT                            13

/* DS :: IRQCLR1 :: AGF_ICLR [12:12] */
#define BCHP_DS_IRQCLR1_AGF_ICLR_MASK                              0x00001000
#define BCHP_DS_IRQCLR1_AGF_ICLR_SHIFT                             12

/* DS :: IRQCLR1 :: EDISCARD_ICLR [11:11] */
#define BCHP_DS_IRQCLR1_EDISCARD_ICLR_MASK                         0x00000800
#define BCHP_DS_IRQCLR1_EDISCARD_ICLR_SHIFT                        11

/* DS :: IRQCLR1 :: TLAGC_ICLR [10:10] */
#define BCHP_DS_IRQCLR1_TLAGC_ICLR_MASK                            0x00000400
#define BCHP_DS_IRQCLR1_TLAGC_ICLR_SHIFT                           10

/* DS :: IRQCLR1 :: TL_THRS2_ICLR [09:09] */
#define BCHP_DS_IRQCLR1_TL_THRS2_ICLR_MASK                         0x00000200
#define BCHP_DS_IRQCLR1_TL_THRS2_ICLR_SHIFT                        9

/* DS :: IRQCLR1 :: TL_THRS1_ICLR [08:08] */
#define BCHP_DS_IRQCLR1_TL_THRS1_ICLR_MASK                         0x00000100
#define BCHP_DS_IRQCLR1_TL_THRS1_ICLR_SHIFT                        8

/* DS :: IRQCLR1 :: TL_LOCK_LOS_ICLR [07:07] */
#define BCHP_DS_IRQCLR1_TL_LOCK_LOS_ICLR_MASK                      0x00000080
#define BCHP_DS_IRQCLR1_TL_LOCK_LOS_ICLR_SHIFT                     7

/* DS :: IRQCLR1 :: TL_LOCK_DET_ICLR [06:06] */
#define BCHP_DS_IRQCLR1_TL_LOCK_DET_ICLR_MASK                      0x00000040
#define BCHP_DS_IRQCLR1_TL_LOCK_DET_ICLR_SHIFT                     6

/* DS :: IRQCLR1 :: CPL_LOCK_LOS_ICLR [05:05] */
#define BCHP_DS_IRQCLR1_CPL_LOCK_LOS_ICLR_MASK                     0x00000020
#define BCHP_DS_IRQCLR1_CPL_LOCK_LOS_ICLR_SHIFT                    5

/* DS :: IRQCLR1 :: CPL_LOCK_DET_ICLR [04:04] */
#define BCHP_DS_IRQCLR1_CPL_LOCK_DET_ICLR_MASK                     0x00000010
#define BCHP_DS_IRQCLR1_CPL_LOCK_DET_ICLR_SHIFT                    4

/* DS :: IRQCLR1 :: FEC_LOCK_LOS_ICLR [03:03] */
#define BCHP_DS_IRQCLR1_FEC_LOCK_LOS_ICLR_MASK                     0x00000008
#define BCHP_DS_IRQCLR1_FEC_LOCK_LOS_ICLR_SHIFT                    3

/* DS :: IRQCLR1 :: FEC_LOCK_DET_ICLR [02:02] */
#define BCHP_DS_IRQCLR1_FEC_LOCK_DET_ICLR_MASK                     0x00000004
#define BCHP_DS_IRQCLR1_FEC_LOCK_DET_ICLR_SHIFT                    2

/* DS :: IRQCLR1 :: SNR_LOCK_LOS_ICLR [01:01] */
#define BCHP_DS_IRQCLR1_SNR_LOCK_LOS_ICLR_MASK                     0x00000002
#define BCHP_DS_IRQCLR1_SNR_LOCK_LOS_ICLR_SHIFT                    1

/* DS :: IRQCLR1 :: SNR_LOCK_DET_ICLR [00:00] */
#define BCHP_DS_IRQCLR1_SNR_LOCK_DET_ICLR_MASK                     0x00000001
#define BCHP_DS_IRQCLR1_SNR_LOCK_DET_ICLR_SHIFT                    0

/***************************************************************************
 *IRQMSK1 - Interrupt Mask Register 1
 ***************************************************************************/
/* DS :: IRQMSK1 :: P_MBOX_IMSK [31:31] */
#define BCHP_DS_IRQMSK1_P_MBOX_IMSK_MASK                           0x80000000
#define BCHP_DS_IRQMSK1_P_MBOX_IMSK_SHIFT                          31

/* DS :: IRQMSK1 :: XFR_ABORT_IMSK [30:30] */
#define BCHP_DS_IRQMSK1_XFR_ABORT_IMSK_MASK                        0x40000000
#define BCHP_DS_IRQMSK1_XFR_ABORT_IMSK_SHIFT                       30

/* DS :: IRQMSK1 :: XFR_ERR_IMSK [29:29] */
#define BCHP_DS_IRQMSK1_XFR_ERR_IMSK_MASK                          0x20000000
#define BCHP_DS_IRQMSK1_XFR_ERR_IMSK_SHIFT                         29

/* DS :: IRQMSK1 :: XFR_TO_IMSK [28:28] */
#define BCHP_DS_IRQMSK1_XFR_TO_IMSK_MASK                           0x10000000
#define BCHP_DS_IRQMSK1_XFR_TO_IMSK_SHIFT                          28

/* DS :: IRQMSK1 :: EUSED_IMSK [27:27] */
#define BCHP_DS_IRQMSK1_EUSED_IMSK_MASK                            0x08000000
#define BCHP_DS_IRQMSK1_EUSED_IMSK_SHIFT                           27

/* DS :: IRQMSK1 :: OIFUN_IMSK [26:26] */
#define BCHP_DS_IRQMSK1_OIFUN_IMSK_MASK                            0x04000000
#define BCHP_DS_IRQMSK1_OIFUN_IMSK_SHIFT                           26

/* DS :: IRQMSK1 :: OIFOV_IMSK [25:25] */
#define BCHP_DS_IRQMSK1_OIFOV_IMSK_MASK                            0x02000000
#define BCHP_DS_IRQMSK1_OIFOV_IMSK_SHIFT                           25

/* DS :: IRQMSK1 :: BMPG_IMSK [24:24] */
#define BCHP_DS_IRQMSK1_BMPG_IMSK_MASK                             0x01000000
#define BCHP_DS_IRQMSK1_BMPG_IMSK_SHIFT                            24

/* DS :: IRQMSK1 :: ERC_IMSK [23:23] */
#define BCHP_DS_IRQMSK1_ERC_IMSK_MASK                              0x00800000
#define BCHP_DS_IRQMSK1_ERC_IMSK_SHIFT                             23

/* DS :: IRQMSK1 :: ERN_IMSK [22:22] */
#define BCHP_DS_IRQMSK1_ERN_IMSK_MASK                              0x00400000
#define BCHP_DS_IRQMSK1_ERN_IMSK_SHIFT                             22

/* DS :: IRQMSK1 :: UOV_IMSK [21:21] */
#define BCHP_DS_IRQMSK1_UOV_IMSK_MASK                              0x00200000
#define BCHP_DS_IRQMSK1_UOV_IMSK_SHIFT                             21

/* DS :: IRQMSK1 :: COV_IMSK [20:20] */
#define BCHP_DS_IRQMSK1_COV_IMSK_MASK                              0x00100000
#define BCHP_DS_IRQMSK1_COV_IMSK_SHIFT                             20

/* DS :: IRQMSK1 :: FFOV_IMSK [19:19] */
#define BCHP_DS_IRQMSK1_FFOV_IMSK_MASK                             0x00080000
#define BCHP_DS_IRQMSK1_FFOV_IMSK_SHIFT                            19

/* DS :: IRQMSK1 :: FFE_IMSK [18:18] */
#define BCHP_DS_IRQMSK1_FFE_IMSK_MASK                              0x00040000
#define BCHP_DS_IRQMSK1_FFE_IMSK_SHIFT                             18

/* DS :: IRQMSK1 :: reserved0 [17:17] */
#define BCHP_DS_IRQMSK1_reserved0_MASK                             0x00020000
#define BCHP_DS_IRQMSK1_reserved0_SHIFT                            17

/* DS :: IRQMSK1 :: AGCB_IMSK [16:16] */
#define BCHP_DS_IRQMSK1_AGCB_IMSK_MASK                             0x00010000
#define BCHP_DS_IRQMSK1_AGCB_IMSK_SHIFT                            16

/* DS :: IRQMSK1 :: reserved1 [15:13] */
#define BCHP_DS_IRQMSK1_reserved1_MASK                             0x0000e000
#define BCHP_DS_IRQMSK1_reserved1_SHIFT                            13

/* DS :: IRQMSK1 :: AGF_IMSK [12:12] */
#define BCHP_DS_IRQMSK1_AGF_IMSK_MASK                              0x00001000
#define BCHP_DS_IRQMSK1_AGF_IMSK_SHIFT                             12

/* DS :: IRQMSK1 :: EDISCARD_IMSK [11:11] */
#define BCHP_DS_IRQMSK1_EDISCARD_IMSK_MASK                         0x00000800
#define BCHP_DS_IRQMSK1_EDISCARD_IMSK_SHIFT                        11

/* DS :: IRQMSK1 :: TLAGC_IMSK [10:10] */
#define BCHP_DS_IRQMSK1_TLAGC_IMSK_MASK                            0x00000400
#define BCHP_DS_IRQMSK1_TLAGC_IMSK_SHIFT                           10

/* DS :: IRQMSK1 :: TL_THRS2_IMSK [09:09] */
#define BCHP_DS_IRQMSK1_TL_THRS2_IMSK_MASK                         0x00000200
#define BCHP_DS_IRQMSK1_TL_THRS2_IMSK_SHIFT                        9

/* DS :: IRQMSK1 :: TL_THRS1_IMSK [08:08] */
#define BCHP_DS_IRQMSK1_TL_THRS1_IMSK_MASK                         0x00000100
#define BCHP_DS_IRQMSK1_TL_THRS1_IMSK_SHIFT                        8

/* DS :: IRQMSK1 :: TL_LOCK_LOS_IMSK [07:07] */
#define BCHP_DS_IRQMSK1_TL_LOCK_LOS_IMSK_MASK                      0x00000080
#define BCHP_DS_IRQMSK1_TL_LOCK_LOS_IMSK_SHIFT                     7

/* DS :: IRQMSK1 :: TL_LOCK_DET_IMSK [06:06] */
#define BCHP_DS_IRQMSK1_TL_LOCK_DET_IMSK_MASK                      0x00000040
#define BCHP_DS_IRQMSK1_TL_LOCK_DET_IMSK_SHIFT                     6

/* DS :: IRQMSK1 :: CPL_LOCK_LOS_IMSK [05:05] */
#define BCHP_DS_IRQMSK1_CPL_LOCK_LOS_IMSK_MASK                     0x00000020
#define BCHP_DS_IRQMSK1_CPL_LOCK_LOS_IMSK_SHIFT                    5

/* DS :: IRQMSK1 :: CPL_LOCK_DET_IMSK [04:04] */
#define BCHP_DS_IRQMSK1_CPL_LOCK_DET_IMSK_MASK                     0x00000010
#define BCHP_DS_IRQMSK1_CPL_LOCK_DET_IMSK_SHIFT                    4

/* DS :: IRQMSK1 :: FEC_LOCK_LOS_IMSK [03:03] */
#define BCHP_DS_IRQMSK1_FEC_LOCK_LOS_IMSK_MASK                     0x00000008
#define BCHP_DS_IRQMSK1_FEC_LOCK_LOS_IMSK_SHIFT                    3

/* DS :: IRQMSK1 :: FEC_LOCK_DET_IMSK [02:02] */
#define BCHP_DS_IRQMSK1_FEC_LOCK_DET_IMSK_MASK                     0x00000004
#define BCHP_DS_IRQMSK1_FEC_LOCK_DET_IMSK_SHIFT                    2

/* DS :: IRQMSK1 :: SNR_LOCK_LOS_IMSK [01:01] */
#define BCHP_DS_IRQMSK1_SNR_LOCK_LOS_IMSK_MASK                     0x00000002
#define BCHP_DS_IRQMSK1_SNR_LOCK_LOS_IMSK_SHIFT                    1

/* DS :: IRQMSK1 :: SNR_LOCK_DET_IMSK [00:00] */
#define BCHP_DS_IRQMSK1_SNR_LOCK_DET_IMSK_MASK                     0x00000001
#define BCHP_DS_IRQMSK1_SNR_LOCK_DET_IMSK_SHIFT                    0

/***************************************************************************
 *IRQMSET1 - Set Interrupt Mask Register 1
 ***************************************************************************/
/* DS :: IRQMSET1 :: P_MBOX_IMSET [31:31] */
#define BCHP_DS_IRQMSET1_P_MBOX_IMSET_MASK                         0x80000000
#define BCHP_DS_IRQMSET1_P_MBOX_IMSET_SHIFT                        31

/* DS :: IRQMSET1 :: XFR_ABORT_IMSET [30:30] */
#define BCHP_DS_IRQMSET1_XFR_ABORT_IMSET_MASK                      0x40000000
#define BCHP_DS_IRQMSET1_XFR_ABORT_IMSET_SHIFT                     30

/* DS :: IRQMSET1 :: XFR_ERR_IMSET [29:29] */
#define BCHP_DS_IRQMSET1_XFR_ERR_IMSET_MASK                        0x20000000
#define BCHP_DS_IRQMSET1_XFR_ERR_IMSET_SHIFT                       29

/* DS :: IRQMSET1 :: XFR_TO_IMSET [28:28] */
#define BCHP_DS_IRQMSET1_XFR_TO_IMSET_MASK                         0x10000000
#define BCHP_DS_IRQMSET1_XFR_TO_IMSET_SHIFT                        28

/* DS :: IRQMSET1 :: EUSED_IMSET [27:27] */
#define BCHP_DS_IRQMSET1_EUSED_IMSET_MASK                          0x08000000
#define BCHP_DS_IRQMSET1_EUSED_IMSET_SHIFT                         27

/* DS :: IRQMSET1 :: OIFUN_IMSET [26:26] */
#define BCHP_DS_IRQMSET1_OIFUN_IMSET_MASK                          0x04000000
#define BCHP_DS_IRQMSET1_OIFUN_IMSET_SHIFT                         26

/* DS :: IRQMSET1 :: OIFOV_IMSET [25:25] */
#define BCHP_DS_IRQMSET1_OIFOV_IMSET_MASK                          0x02000000
#define BCHP_DS_IRQMSET1_OIFOV_IMSET_SHIFT                         25

/* DS :: IRQMSET1 :: BMPG_IMSET [24:24] */
#define BCHP_DS_IRQMSET1_BMPG_IMSET_MASK                           0x01000000
#define BCHP_DS_IRQMSET1_BMPG_IMSET_SHIFT                          24

/* DS :: IRQMSET1 :: ERC_IMSET [23:23] */
#define BCHP_DS_IRQMSET1_ERC_IMSET_MASK                            0x00800000
#define BCHP_DS_IRQMSET1_ERC_IMSET_SHIFT                           23

/* DS :: IRQMSET1 :: ERN_IMSET [22:22] */
#define BCHP_DS_IRQMSET1_ERN_IMSET_MASK                            0x00400000
#define BCHP_DS_IRQMSET1_ERN_IMSET_SHIFT                           22

/* DS :: IRQMSET1 :: UOV_IMSET [21:21] */
#define BCHP_DS_IRQMSET1_UOV_IMSET_MASK                            0x00200000
#define BCHP_DS_IRQMSET1_UOV_IMSET_SHIFT                           21

/* DS :: IRQMSET1 :: COV_IMSET [20:20] */
#define BCHP_DS_IRQMSET1_COV_IMSET_MASK                            0x00100000
#define BCHP_DS_IRQMSET1_COV_IMSET_SHIFT                           20

/* DS :: IRQMSET1 :: FFOV_IMSET [19:19] */
#define BCHP_DS_IRQMSET1_FFOV_IMSET_MASK                           0x00080000
#define BCHP_DS_IRQMSET1_FFOV_IMSET_SHIFT                          19

/* DS :: IRQMSET1 :: FFE_IMSET [18:18] */
#define BCHP_DS_IRQMSET1_FFE_IMSET_MASK                            0x00040000
#define BCHP_DS_IRQMSET1_FFE_IMSET_SHIFT                           18

/* DS :: IRQMSET1 :: reserved0 [17:17] */
#define BCHP_DS_IRQMSET1_reserved0_MASK                            0x00020000
#define BCHP_DS_IRQMSET1_reserved0_SHIFT                           17

/* DS :: IRQMSET1 :: AGCB_IMSET [16:16] */
#define BCHP_DS_IRQMSET1_AGCB_IMSET_MASK                           0x00010000
#define BCHP_DS_IRQMSET1_AGCB_IMSET_SHIFT                          16

/* DS :: IRQMSET1 :: reserved1 [15:13] */
#define BCHP_DS_IRQMSET1_reserved1_MASK                            0x0000e000
#define BCHP_DS_IRQMSET1_reserved1_SHIFT                           13

/* DS :: IRQMSET1 :: AGF_IMSET [12:12] */
#define BCHP_DS_IRQMSET1_AGF_IMSET_MASK                            0x00001000
#define BCHP_DS_IRQMSET1_AGF_IMSET_SHIFT                           12

/* DS :: IRQMSET1 :: EDISCARD_IMSET [11:11] */
#define BCHP_DS_IRQMSET1_EDISCARD_IMSET_MASK                       0x00000800
#define BCHP_DS_IRQMSET1_EDISCARD_IMSET_SHIFT                      11

/* DS :: IRQMSET1 :: TLAGC_IMSET [10:10] */
#define BCHP_DS_IRQMSET1_TLAGC_IMSET_MASK                          0x00000400
#define BCHP_DS_IRQMSET1_TLAGC_IMSET_SHIFT                         10

/* DS :: IRQMSET1 :: TL_THRS2_IMSET [09:09] */
#define BCHP_DS_IRQMSET1_TL_THRS2_IMSET_MASK                       0x00000200
#define BCHP_DS_IRQMSET1_TL_THRS2_IMSET_SHIFT                      9

/* DS :: IRQMSET1 :: TL_THRS1_IMSET [08:08] */
#define BCHP_DS_IRQMSET1_TL_THRS1_IMSET_MASK                       0x00000100
#define BCHP_DS_IRQMSET1_TL_THRS1_IMSET_SHIFT                      8

/* DS :: IRQMSET1 :: TL_LOCK_LOS_IMSET [07:07] */
#define BCHP_DS_IRQMSET1_TL_LOCK_LOS_IMSET_MASK                    0x00000080
#define BCHP_DS_IRQMSET1_TL_LOCK_LOS_IMSET_SHIFT                   7

/* DS :: IRQMSET1 :: TL_LOCK_DET_IMSET [06:06] */
#define BCHP_DS_IRQMSET1_TL_LOCK_DET_IMSET_MASK                    0x00000040
#define BCHP_DS_IRQMSET1_TL_LOCK_DET_IMSET_SHIFT                   6

/* DS :: IRQMSET1 :: CPL_LOCK_LOS_IMSET [05:05] */
#define BCHP_DS_IRQMSET1_CPL_LOCK_LOS_IMSET_MASK                   0x00000020
#define BCHP_DS_IRQMSET1_CPL_LOCK_LOS_IMSET_SHIFT                  5

/* DS :: IRQMSET1 :: CPL_LOCK_DET_IMSET [04:04] */
#define BCHP_DS_IRQMSET1_CPL_LOCK_DET_IMSET_MASK                   0x00000010
#define BCHP_DS_IRQMSET1_CPL_LOCK_DET_IMSET_SHIFT                  4

/* DS :: IRQMSET1 :: FEC_LOCK_LOS_IMSET [03:03] */
#define BCHP_DS_IRQMSET1_FEC_LOCK_LOS_IMSET_MASK                   0x00000008
#define BCHP_DS_IRQMSET1_FEC_LOCK_LOS_IMSET_SHIFT                  3

/* DS :: IRQMSET1 :: FEC_LOCK_DET_IMSET [02:02] */
#define BCHP_DS_IRQMSET1_FEC_LOCK_DET_IMSET_MASK                   0x00000004
#define BCHP_DS_IRQMSET1_FEC_LOCK_DET_IMSET_SHIFT                  2

/* DS :: IRQMSET1 :: SNR_LOCK_LOS_IMSET [01:01] */
#define BCHP_DS_IRQMSET1_SNR_LOCK_LOS_IMSET_MASK                   0x00000002
#define BCHP_DS_IRQMSET1_SNR_LOCK_LOS_IMSET_SHIFT                  1

/* DS :: IRQMSET1 :: SNR_LOCK_DET_IMSET [00:00] */
#define BCHP_DS_IRQMSET1_SNR_LOCK_DET_IMSET_MASK                   0x00000001
#define BCHP_DS_IRQMSET1_SNR_LOCK_DET_IMSET_SHIFT                  0

/***************************************************************************
 *IRQMCLR1 - Clear Interrupt Mask Register 1
 ***************************************************************************/
/* DS :: IRQMCLR1 :: P_MBOX_IMCLR [31:31] */
#define BCHP_DS_IRQMCLR1_P_MBOX_IMCLR_MASK                         0x80000000
#define BCHP_DS_IRQMCLR1_P_MBOX_IMCLR_SHIFT                        31

/* DS :: IRQMCLR1 :: XFR_ABORT_IMCLR [30:30] */
#define BCHP_DS_IRQMCLR1_XFR_ABORT_IMCLR_MASK                      0x40000000
#define BCHP_DS_IRQMCLR1_XFR_ABORT_IMCLR_SHIFT                     30

/* DS :: IRQMCLR1 :: XFR_ERR_IMCLR [29:29] */
#define BCHP_DS_IRQMCLR1_XFR_ERR_IMCLR_MASK                        0x20000000
#define BCHP_DS_IRQMCLR1_XFR_ERR_IMCLR_SHIFT                       29

/* DS :: IRQMCLR1 :: XFR_TO_IMCLR [28:28] */
#define BCHP_DS_IRQMCLR1_XFR_TO_IMCLR_MASK                         0x10000000
#define BCHP_DS_IRQMCLR1_XFR_TO_IMCLR_SHIFT                        28

/* DS :: IRQMCLR1 :: EUSED_IMCLR [27:27] */
#define BCHP_DS_IRQMCLR1_EUSED_IMCLR_MASK                          0x08000000
#define BCHP_DS_IRQMCLR1_EUSED_IMCLR_SHIFT                         27

/* DS :: IRQMCLR1 :: OIFUN_IMCLR [26:26] */
#define BCHP_DS_IRQMCLR1_OIFUN_IMCLR_MASK                          0x04000000
#define BCHP_DS_IRQMCLR1_OIFUN_IMCLR_SHIFT                         26

/* DS :: IRQMCLR1 :: OIFOV_IMCLR [25:25] */
#define BCHP_DS_IRQMCLR1_OIFOV_IMCLR_MASK                          0x02000000
#define BCHP_DS_IRQMCLR1_OIFOV_IMCLR_SHIFT                         25

/* DS :: IRQMCLR1 :: BMPG_IMCLR [24:24] */
#define BCHP_DS_IRQMCLR1_BMPG_IMCLR_MASK                           0x01000000
#define BCHP_DS_IRQMCLR1_BMPG_IMCLR_SHIFT                          24

/* DS :: IRQMCLR1 :: ERC_IMCLR [23:23] */
#define BCHP_DS_IRQMCLR1_ERC_IMCLR_MASK                            0x00800000
#define BCHP_DS_IRQMCLR1_ERC_IMCLR_SHIFT                           23

/* DS :: IRQMCLR1 :: ERN_IMCLR [22:22] */
#define BCHP_DS_IRQMCLR1_ERN_IMCLR_MASK                            0x00400000
#define BCHP_DS_IRQMCLR1_ERN_IMCLR_SHIFT                           22

/* DS :: IRQMCLR1 :: UOV_IMCLR [21:21] */
#define BCHP_DS_IRQMCLR1_UOV_IMCLR_MASK                            0x00200000
#define BCHP_DS_IRQMCLR1_UOV_IMCLR_SHIFT                           21

/* DS :: IRQMCLR1 :: COV_IMCLR [20:20] */
#define BCHP_DS_IRQMCLR1_COV_IMCLR_MASK                            0x00100000
#define BCHP_DS_IRQMCLR1_COV_IMCLR_SHIFT                           20

/* DS :: IRQMCLR1 :: FFOV_IMCLR [19:19] */
#define BCHP_DS_IRQMCLR1_FFOV_IMCLR_MASK                           0x00080000
#define BCHP_DS_IRQMCLR1_FFOV_IMCLR_SHIFT                          19

/* DS :: IRQMCLR1 :: FFE_IMCLR [18:18] */
#define BCHP_DS_IRQMCLR1_FFE_IMCLR_MASK                            0x00040000
#define BCHP_DS_IRQMCLR1_FFE_IMCLR_SHIFT                           18

/* DS :: IRQMCLR1 :: reserved0 [17:17] */
#define BCHP_DS_IRQMCLR1_reserved0_MASK                            0x00020000
#define BCHP_DS_IRQMCLR1_reserved0_SHIFT                           17

/* DS :: IRQMCLR1 :: AGCB_IMCLR [16:16] */
#define BCHP_DS_IRQMCLR1_AGCB_IMCLR_MASK                           0x00010000
#define BCHP_DS_IRQMCLR1_AGCB_IMCLR_SHIFT                          16

/* DS :: IRQMCLR1 :: reserved1 [15:13] */
#define BCHP_DS_IRQMCLR1_reserved1_MASK                            0x0000e000
#define BCHP_DS_IRQMCLR1_reserved1_SHIFT                           13

/* DS :: IRQMCLR1 :: AGF_IMCLR [12:12] */
#define BCHP_DS_IRQMCLR1_AGF_IMCLR_MASK                            0x00001000
#define BCHP_DS_IRQMCLR1_AGF_IMCLR_SHIFT                           12

/* DS :: IRQMCLR1 :: EDISCARD_IMCLR [11:11] */
#define BCHP_DS_IRQMCLR1_EDISCARD_IMCLR_MASK                       0x00000800
#define BCHP_DS_IRQMCLR1_EDISCARD_IMCLR_SHIFT                      11

/* DS :: IRQMCLR1 :: TLAGC_IMCLR [10:10] */
#define BCHP_DS_IRQMCLR1_TLAGC_IMCLR_MASK                          0x00000400
#define BCHP_DS_IRQMCLR1_TLAGC_IMCLR_SHIFT                         10

/* DS :: IRQMCLR1 :: TL_THRS2_IMCLR [09:09] */
#define BCHP_DS_IRQMCLR1_TL_THRS2_IMCLR_MASK                       0x00000200
#define BCHP_DS_IRQMCLR1_TL_THRS2_IMCLR_SHIFT                      9

/* DS :: IRQMCLR1 :: TL_THRS1_IMCLR [08:08] */
#define BCHP_DS_IRQMCLR1_TL_THRS1_IMCLR_MASK                       0x00000100
#define BCHP_DS_IRQMCLR1_TL_THRS1_IMCLR_SHIFT                      8

/* DS :: IRQMCLR1 :: TL_LOCK_LOS_IMCLR [07:07] */
#define BCHP_DS_IRQMCLR1_TL_LOCK_LOS_IMCLR_MASK                    0x00000080
#define BCHP_DS_IRQMCLR1_TL_LOCK_LOS_IMCLR_SHIFT                   7

/* DS :: IRQMCLR1 :: TL_LOCK_DET_IMCLR [06:06] */
#define BCHP_DS_IRQMCLR1_TL_LOCK_DET_IMCLR_MASK                    0x00000040
#define BCHP_DS_IRQMCLR1_TL_LOCK_DET_IMCLR_SHIFT                   6

/* DS :: IRQMCLR1 :: CPL_LOCK_LOS_IMCLR [05:05] */
#define BCHP_DS_IRQMCLR1_CPL_LOCK_LOS_IMCLR_MASK                   0x00000020
#define BCHP_DS_IRQMCLR1_CPL_LOCK_LOS_IMCLR_SHIFT                  5

/* DS :: IRQMCLR1 :: CPL_LOCK_DET_IMCLR [04:04] */
#define BCHP_DS_IRQMCLR1_CPL_LOCK_DET_IMCLR_MASK                   0x00000010
#define BCHP_DS_IRQMCLR1_CPL_LOCK_DET_IMCLR_SHIFT                  4

/* DS :: IRQMCLR1 :: FEC_LOCK_LOS_IMCLR [03:03] */
#define BCHP_DS_IRQMCLR1_FEC_LOCK_LOS_IMCLR_MASK                   0x00000008
#define BCHP_DS_IRQMCLR1_FEC_LOCK_LOS_IMCLR_SHIFT                  3

/* DS :: IRQMCLR1 :: FEC_LOCK_DET_IMCLR [02:02] */
#define BCHP_DS_IRQMCLR1_FEC_LOCK_DET_IMCLR_MASK                   0x00000004
#define BCHP_DS_IRQMCLR1_FEC_LOCK_DET_IMCLR_SHIFT                  2

/* DS :: IRQMCLR1 :: SNR_LOCK_LOS_IMCLR [01:01] */
#define BCHP_DS_IRQMCLR1_SNR_LOCK_LOS_IMCLR_MASK                   0x00000002
#define BCHP_DS_IRQMCLR1_SNR_LOCK_LOS_IMCLR_SHIFT                  1

/* DS :: IRQMCLR1 :: SNR_LOCK_DET_IMCLR [00:00] */
#define BCHP_DS_IRQMCLR1_SNR_LOCK_DET_IMCLR_MASK                   0x00000001
#define BCHP_DS_IRQMCLR1_SNR_LOCK_DET_IMCLR_SHIFT                  0

/***************************************************************************
 *IRQSTS2 - Interrupt Status Register 2
 ***************************************************************************/
/* DS :: IRQSTS2 :: FSCNT1_IS [31:31] */
#define BCHP_DS_IRQSTS2_FSCNT1_IS_MASK                             0x80000000
#define BCHP_DS_IRQSTS2_FSCNT1_IS_SHIFT                            31

/* DS :: IRQSTS2 :: FSCNT2_IS [30:30] */
#define BCHP_DS_IRQSTS2_FSCNT2_IS_MASK                             0x40000000
#define BCHP_DS_IRQSTS2_FSCNT2_IS_SHIFT                            30

/* DS :: IRQSTS2 :: FBCNT1_IS [29:29] */
#define BCHP_DS_IRQSTS2_FBCNT1_IS_MASK                             0x20000000
#define BCHP_DS_IRQSTS2_FBCNT1_IS_SHIFT                            29

/* DS :: IRQSTS2 :: FBCNT2_IS [28:28] */
#define BCHP_DS_IRQSTS2_FBCNT2_IS_MASK                             0x10000000
#define BCHP_DS_IRQSTS2_FBCNT2_IS_SHIFT                            28

/* DS :: IRQSTS2 :: reserved0 [27:08] */
#define BCHP_DS_IRQSTS2_reserved0_MASK                             0x0fffff00
#define BCHP_DS_IRQSTS2_reserved0_SHIFT                            8

/* DS :: IRQSTS2 :: CHSCN_IRQ [07:07] */
#define BCHP_DS_IRQSTS2_CHSCN_IRQ_MASK                             0x00000080
#define BCHP_DS_IRQSTS2_CHSCN_IRQ_SHIFT                            7

/* DS :: IRQSTS2 :: FCA_IRQ [06:06] */
#define BCHP_DS_IRQSTS2_FCA_IRQ_MASK                               0x00000040
#define BCHP_DS_IRQSTS2_FCA_IRQ_SHIFT                              6

/* DS :: IRQSTS2 :: FEC_NODE_LOCK_IS [05:05] */
#define BCHP_DS_IRQSTS2_FEC_NODE_LOCK_IS_MASK                      0x00000020
#define BCHP_DS_IRQSTS2_FEC_NODE_LOCK_IS_SHIFT                     5

/* DS :: IRQSTS2 :: FEC_FRAME_LOCK_IS [04:04] */
#define BCHP_DS_IRQSTS2_FEC_FRAME_LOCK_IS_MASK                     0x00000010
#define BCHP_DS_IRQSTS2_FEC_FRAME_LOCK_IS_SHIFT                    4

/* DS :: IRQSTS2 :: FEC_MPEG_LOCK_IS [03:03] */
#define BCHP_DS_IRQSTS2_FEC_MPEG_LOCK_IS_MASK                      0x00000008
#define BCHP_DS_IRQSTS2_FEC_MPEG_LOCK_IS_SHIFT                     3

/* DS :: IRQSTS2 :: reserved1 [02:01] */
#define BCHP_DS_IRQSTS2_reserved1_MASK                             0x00000006
#define BCHP_DS_IRQSTS2_reserved1_SHIFT                            1

/* DS :: IRQSTS2 :: CLPDTR_IRQ [00:00] */
#define BCHP_DS_IRQSTS2_CLPDTR_IRQ_MASK                            0x00000001
#define BCHP_DS_IRQSTS2_CLPDTR_IRQ_SHIFT                           0

/***************************************************************************
 *IRQSET2 - Set Interrupt Status Register 2
 ***************************************************************************/
/* DS :: IRQSET2 :: FSCNT1_ISET [31:31] */
#define BCHP_DS_IRQSET2_FSCNT1_ISET_MASK                           0x80000000
#define BCHP_DS_IRQSET2_FSCNT1_ISET_SHIFT                          31

/* DS :: IRQSET2 :: FSCNT2_ISET [30:30] */
#define BCHP_DS_IRQSET2_FSCNT2_ISET_MASK                           0x40000000
#define BCHP_DS_IRQSET2_FSCNT2_ISET_SHIFT                          30

/* DS :: IRQSET2 :: FBCNT1_ISET [29:29] */
#define BCHP_DS_IRQSET2_FBCNT1_ISET_MASK                           0x20000000
#define BCHP_DS_IRQSET2_FBCNT1_ISET_SHIFT                          29

/* DS :: IRQSET2 :: FBCNT2_ISET [28:28] */
#define BCHP_DS_IRQSET2_FBCNT2_ISET_MASK                           0x10000000
#define BCHP_DS_IRQSET2_FBCNT2_ISET_SHIFT                          28

/* DS :: IRQSET2 :: reserved0 [27:10] */
#define BCHP_DS_IRQSET2_reserved0_MASK                             0x0ffffc00
#define BCHP_DS_IRQSET2_reserved0_SHIFT                            10

/* DS :: IRQSET2 :: ALIGN_XTAL_ISET [09:09] */
#define BCHP_DS_IRQSET2_ALIGN_XTAL_ISET_MASK                       0x00000200
#define BCHP_DS_IRQSET2_ALIGN_XTAL_ISET_SHIFT                      9

/* DS :: IRQSET2 :: ALIGN_AFE_ISET [08:08] */
#define BCHP_DS_IRQSET2_ALIGN_AFE_ISET_MASK                        0x00000100
#define BCHP_DS_IRQSET2_ALIGN_AFE_ISET_SHIFT                       8

/* DS :: IRQSET2 :: CHSCN_ISET [07:07] */
#define BCHP_DS_IRQSET2_CHSCN_ISET_MASK                            0x00000080
#define BCHP_DS_IRQSET2_CHSCN_ISET_SHIFT                           7

/* DS :: IRQSET2 :: FCA_ISET [06:06] */
#define BCHP_DS_IRQSET2_FCA_ISET_MASK                              0x00000040
#define BCHP_DS_IRQSET2_FCA_ISET_SHIFT                             6

/* DS :: IRQSET2 :: FEC_NODE_LOCK_ISET [05:05] */
#define BCHP_DS_IRQSET2_FEC_NODE_LOCK_ISET_MASK                    0x00000020
#define BCHP_DS_IRQSET2_FEC_NODE_LOCK_ISET_SHIFT                   5

/* DS :: IRQSET2 :: FEC_FRAME_LOCK_ISET [04:04] */
#define BCHP_DS_IRQSET2_FEC_FRAME_LOCK_ISET_MASK                   0x00000010
#define BCHP_DS_IRQSET2_FEC_FRAME_LOCK_ISET_SHIFT                  4

/* DS :: IRQSET2 :: FEC_MPEG_LOCK_ISET [03:03] */
#define BCHP_DS_IRQSET2_FEC_MPEG_LOCK_ISET_MASK                    0x00000008
#define BCHP_DS_IRQSET2_FEC_MPEG_LOCK_ISET_SHIFT                   3

/* DS :: IRQSET2 :: reserved1 [02:01] */
#define BCHP_DS_IRQSET2_reserved1_MASK                             0x00000006
#define BCHP_DS_IRQSET2_reserved1_SHIFT                            1

/* DS :: IRQSET2 :: CLPDTR_ISET [00:00] */
#define BCHP_DS_IRQSET2_CLPDTR_ISET_MASK                           0x00000001
#define BCHP_DS_IRQSET2_CLPDTR_ISET_SHIFT                          0

/***************************************************************************
 *IRQCLR2 - Clear Interrupt Status Register 2
 ***************************************************************************/
/* DS :: IRQCLR2 :: FSCNT1_ICLR [31:31] */
#define BCHP_DS_IRQCLR2_FSCNT1_ICLR_MASK                           0x80000000
#define BCHP_DS_IRQCLR2_FSCNT1_ICLR_SHIFT                          31

/* DS :: IRQCLR2 :: FSCNT2_ICLR [30:30] */
#define BCHP_DS_IRQCLR2_FSCNT2_ICLR_MASK                           0x40000000
#define BCHP_DS_IRQCLR2_FSCNT2_ICLR_SHIFT                          30

/* DS :: IRQCLR2 :: FBCNT1_ICLR [29:29] */
#define BCHP_DS_IRQCLR2_FBCNT1_ICLR_MASK                           0x20000000
#define BCHP_DS_IRQCLR2_FBCNT1_ICLR_SHIFT                          29

/* DS :: IRQCLR2 :: FBCNT2_ICLR [28:28] */
#define BCHP_DS_IRQCLR2_FBCNT2_ICLR_MASK                           0x10000000
#define BCHP_DS_IRQCLR2_FBCNT2_ICLR_SHIFT                          28

/* DS :: IRQCLR2 :: reserved0 [27:10] */
#define BCHP_DS_IRQCLR2_reserved0_MASK                             0x0ffffc00
#define BCHP_DS_IRQCLR2_reserved0_SHIFT                            10

/* DS :: IRQCLR2 :: ALIGN_XTAL_ICLR [09:09] */
#define BCHP_DS_IRQCLR2_ALIGN_XTAL_ICLR_MASK                       0x00000200
#define BCHP_DS_IRQCLR2_ALIGN_XTAL_ICLR_SHIFT                      9

/* DS :: IRQCLR2 :: ALIGN_AFE_ICLR [08:08] */
#define BCHP_DS_IRQCLR2_ALIGN_AFE_ICLR_MASK                        0x00000100
#define BCHP_DS_IRQCLR2_ALIGN_AFE_ICLR_SHIFT                       8

/* DS :: IRQCLR2 :: CHSCN_ICLR [07:07] */
#define BCHP_DS_IRQCLR2_CHSCN_ICLR_MASK                            0x00000080
#define BCHP_DS_IRQCLR2_CHSCN_ICLR_SHIFT                           7

/* DS :: IRQCLR2 :: FCA_ICLR [06:06] */
#define BCHP_DS_IRQCLR2_FCA_ICLR_MASK                              0x00000040
#define BCHP_DS_IRQCLR2_FCA_ICLR_SHIFT                             6

/* DS :: IRQCLR2 :: FEC_NODE_LOCK_ICLR [05:05] */
#define BCHP_DS_IRQCLR2_FEC_NODE_LOCK_ICLR_MASK                    0x00000020
#define BCHP_DS_IRQCLR2_FEC_NODE_LOCK_ICLR_SHIFT                   5

/* DS :: IRQCLR2 :: FEC_FRAME_LOCK_ICLR [04:04] */
#define BCHP_DS_IRQCLR2_FEC_FRAME_LOCK_ICLR_MASK                   0x00000010
#define BCHP_DS_IRQCLR2_FEC_FRAME_LOCK_ICLR_SHIFT                  4

/* DS :: IRQCLR2 :: FEC_MPEG_LOCK_ICLR [03:03] */
#define BCHP_DS_IRQCLR2_FEC_MPEG_LOCK_ICLR_MASK                    0x00000008
#define BCHP_DS_IRQCLR2_FEC_MPEG_LOCK_ICLR_SHIFT                   3

/* DS :: IRQCLR2 :: reserved1 [02:01] */
#define BCHP_DS_IRQCLR2_reserved1_MASK                             0x00000006
#define BCHP_DS_IRQCLR2_reserved1_SHIFT                            1

/* DS :: IRQCLR2 :: CLPDTR_ICLR [00:00] */
#define BCHP_DS_IRQCLR2_CLPDTR_ICLR_MASK                           0x00000001
#define BCHP_DS_IRQCLR2_CLPDTR_ICLR_SHIFT                          0

/***************************************************************************
 *IRQMSK2 - Interrupt Mask Register 2
 ***************************************************************************/
/* DS :: IRQMSK2 :: FSCNT1_IMSK [31:31] */
#define BCHP_DS_IRQMSK2_FSCNT1_IMSK_MASK                           0x80000000
#define BCHP_DS_IRQMSK2_FSCNT1_IMSK_SHIFT                          31

/* DS :: IRQMSK2 :: FSCNT2_IMSK [30:30] */
#define BCHP_DS_IRQMSK2_FSCNT2_IMSK_MASK                           0x40000000
#define BCHP_DS_IRQMSK2_FSCNT2_IMSK_SHIFT                          30

/* DS :: IRQMSK2 :: FBCNT1_IMSK [29:29] */
#define BCHP_DS_IRQMSK2_FBCNT1_IMSK_MASK                           0x20000000
#define BCHP_DS_IRQMSK2_FBCNT1_IMSK_SHIFT                          29

/* DS :: IRQMSK2 :: FBCNT2_IMSK [28:28] */
#define BCHP_DS_IRQMSK2_FBCNT2_IMSK_MASK                           0x10000000
#define BCHP_DS_IRQMSK2_FBCNT2_IMSK_SHIFT                          28

/* DS :: IRQMSK2 :: reserved0 [27:10] */
#define BCHP_DS_IRQMSK2_reserved0_MASK                             0x0ffffc00
#define BCHP_DS_IRQMSK2_reserved0_SHIFT                            10

/* DS :: IRQMSK2 :: ALIGN_XTAL_IMSK [09:09] */
#define BCHP_DS_IRQMSK2_ALIGN_XTAL_IMSK_MASK                       0x00000200
#define BCHP_DS_IRQMSK2_ALIGN_XTAL_IMSK_SHIFT                      9

/* DS :: IRQMSK2 :: ALIGN_AFE_IMSK [08:08] */
#define BCHP_DS_IRQMSK2_ALIGN_AFE_IMSK_MASK                        0x00000100
#define BCHP_DS_IRQMSK2_ALIGN_AFE_IMSK_SHIFT                       8

/* DS :: IRQMSK2 :: CHSCN_IMSK [07:07] */
#define BCHP_DS_IRQMSK2_CHSCN_IMSK_MASK                            0x00000080
#define BCHP_DS_IRQMSK2_CHSCN_IMSK_SHIFT                           7

/* DS :: IRQMSK2 :: FCA_IMSK [06:06] */
#define BCHP_DS_IRQMSK2_FCA_IMSK_MASK                              0x00000040
#define BCHP_DS_IRQMSK2_FCA_IMSK_SHIFT                             6

/* DS :: IRQMSK2 :: FEC_NODE_LOCK_IMSK [05:05] */
#define BCHP_DS_IRQMSK2_FEC_NODE_LOCK_IMSK_MASK                    0x00000020
#define BCHP_DS_IRQMSK2_FEC_NODE_LOCK_IMSK_SHIFT                   5

/* DS :: IRQMSK2 :: FEC_FRAME_LOCK_IMSK [04:04] */
#define BCHP_DS_IRQMSK2_FEC_FRAME_LOCK_IMSK_MASK                   0x00000010
#define BCHP_DS_IRQMSK2_FEC_FRAME_LOCK_IMSK_SHIFT                  4

/* DS :: IRQMSK2 :: FEC_MPEG_LOCK_IMSK [03:03] */
#define BCHP_DS_IRQMSK2_FEC_MPEG_LOCK_IMSK_MASK                    0x00000008
#define BCHP_DS_IRQMSK2_FEC_MPEG_LOCK_IMSK_SHIFT                   3

/* DS :: IRQMSK2 :: reserved1 [02:01] */
#define BCHP_DS_IRQMSK2_reserved1_MASK                             0x00000006
#define BCHP_DS_IRQMSK2_reserved1_SHIFT                            1

/* DS :: IRQMSK2 :: CLPDTR_IMSK [00:00] */
#define BCHP_DS_IRQMSK2_CLPDTR_IMSK_MASK                           0x00000001
#define BCHP_DS_IRQMSK2_CLPDTR_IMSK_SHIFT                          0

/***************************************************************************
 *IRQMSET2 - Set Interrupt Mask Register 2
 ***************************************************************************/
/* DS :: IRQMSET2 :: FSCNT1_IMSET [31:31] */
#define BCHP_DS_IRQMSET2_FSCNT1_IMSET_MASK                         0x80000000
#define BCHP_DS_IRQMSET2_FSCNT1_IMSET_SHIFT                        31

/* DS :: IRQMSET2 :: FSCNT2_IMSET [30:30] */
#define BCHP_DS_IRQMSET2_FSCNT2_IMSET_MASK                         0x40000000
#define BCHP_DS_IRQMSET2_FSCNT2_IMSET_SHIFT                        30

/* DS :: IRQMSET2 :: FBCNT1_IMSET [29:29] */
#define BCHP_DS_IRQMSET2_FBCNT1_IMSET_MASK                         0x20000000
#define BCHP_DS_IRQMSET2_FBCNT1_IMSET_SHIFT                        29

/* DS :: IRQMSET2 :: FBCNT2_IMSET [28:28] */
#define BCHP_DS_IRQMSET2_FBCNT2_IMSET_MASK                         0x10000000
#define BCHP_DS_IRQMSET2_FBCNT2_IMSET_SHIFT                        28

/* DS :: IRQMSET2 :: reserved0 [27:10] */
#define BCHP_DS_IRQMSET2_reserved0_MASK                            0x0ffffc00
#define BCHP_DS_IRQMSET2_reserved0_SHIFT                           10

/* DS :: IRQMSET2 :: ALIGN_XTAL_IMSET [09:09] */
#define BCHP_DS_IRQMSET2_ALIGN_XTAL_IMSET_MASK                     0x00000200
#define BCHP_DS_IRQMSET2_ALIGN_XTAL_IMSET_SHIFT                    9

/* DS :: IRQMSET2 :: ALIGN_AFE_IMSET [08:08] */
#define BCHP_DS_IRQMSET2_ALIGN_AFE_IMSET_MASK                      0x00000100
#define BCHP_DS_IRQMSET2_ALIGN_AFE_IMSET_SHIFT                     8

/* DS :: IRQMSET2 :: CHSCN_IMSET [07:07] */
#define BCHP_DS_IRQMSET2_CHSCN_IMSET_MASK                          0x00000080
#define BCHP_DS_IRQMSET2_CHSCN_IMSET_SHIFT                         7

/* DS :: IRQMSET2 :: FCA_IMSET [06:06] */
#define BCHP_DS_IRQMSET2_FCA_IMSET_MASK                            0x00000040
#define BCHP_DS_IRQMSET2_FCA_IMSET_SHIFT                           6

/* DS :: IRQMSET2 :: FEC_NODE_LOCK_IMSET [05:05] */
#define BCHP_DS_IRQMSET2_FEC_NODE_LOCK_IMSET_MASK                  0x00000020
#define BCHP_DS_IRQMSET2_FEC_NODE_LOCK_IMSET_SHIFT                 5

/* DS :: IRQMSET2 :: FEC_FRAME_LOCK_IMSET [04:04] */
#define BCHP_DS_IRQMSET2_FEC_FRAME_LOCK_IMSET_MASK                 0x00000010
#define BCHP_DS_IRQMSET2_FEC_FRAME_LOCK_IMSET_SHIFT                4

/* DS :: IRQMSET2 :: FEC_MPEG_LOCK_IMSET [03:03] */
#define BCHP_DS_IRQMSET2_FEC_MPEG_LOCK_IMSET_MASK                  0x00000008
#define BCHP_DS_IRQMSET2_FEC_MPEG_LOCK_IMSET_SHIFT                 3

/* DS :: IRQMSET2 :: reserved1 [02:01] */
#define BCHP_DS_IRQMSET2_reserved1_MASK                            0x00000006
#define BCHP_DS_IRQMSET2_reserved1_SHIFT                           1

/* DS :: IRQMSET2 :: CLPDTR_IMSET [00:00] */
#define BCHP_DS_IRQMSET2_CLPDTR_IMSET_MASK                         0x00000001
#define BCHP_DS_IRQMSET2_CLPDTR_IMSET_SHIFT                        0

/***************************************************************************
 *IRQMCLR2 - Clear Interrupt Mask Register 2
 ***************************************************************************/
/* DS :: IRQMCLR2 :: FSCNT1_IMCLR [31:31] */
#define BCHP_DS_IRQMCLR2_FSCNT1_IMCLR_MASK                         0x80000000
#define BCHP_DS_IRQMCLR2_FSCNT1_IMCLR_SHIFT                        31

/* DS :: IRQMCLR2 :: FSCNT2_IMCLR [30:30] */
#define BCHP_DS_IRQMCLR2_FSCNT2_IMCLR_MASK                         0x40000000
#define BCHP_DS_IRQMCLR2_FSCNT2_IMCLR_SHIFT                        30

/* DS :: IRQMCLR2 :: FBCNT1_IMCLR [29:29] */
#define BCHP_DS_IRQMCLR2_FBCNT1_IMCLR_MASK                         0x20000000
#define BCHP_DS_IRQMCLR2_FBCNT1_IMCLR_SHIFT                        29

/* DS :: IRQMCLR2 :: FBCNT2_IMCLR [28:28] */
#define BCHP_DS_IRQMCLR2_FBCNT2_IMCLR_MASK                         0x10000000
#define BCHP_DS_IRQMCLR2_FBCNT2_IMCLR_SHIFT                        28

/* DS :: IRQMCLR2 :: reserved0 [27:10] */
#define BCHP_DS_IRQMCLR2_reserved0_MASK                            0x0ffffc00
#define BCHP_DS_IRQMCLR2_reserved0_SHIFT                           10

/* DS :: IRQMCLR2 :: ALIGN_XTAL_IMCLR [09:09] */
#define BCHP_DS_IRQMCLR2_ALIGN_XTAL_IMCLR_MASK                     0x00000200
#define BCHP_DS_IRQMCLR2_ALIGN_XTAL_IMCLR_SHIFT                    9

/* DS :: IRQMCLR2 :: ALIGN_AFE_IMCLR [08:08] */
#define BCHP_DS_IRQMCLR2_ALIGN_AFE_IMCLR_MASK                      0x00000100
#define BCHP_DS_IRQMCLR2_ALIGN_AFE_IMCLR_SHIFT                     8

/* DS :: IRQMCLR2 :: CHSCN_IMCLR [07:07] */
#define BCHP_DS_IRQMCLR2_CHSCN_IMCLR_MASK                          0x00000080
#define BCHP_DS_IRQMCLR2_CHSCN_IMCLR_SHIFT                         7

/* DS :: IRQMCLR2 :: FCA_IMCLR [06:06] */
#define BCHP_DS_IRQMCLR2_FCA_IMCLR_MASK                            0x00000040
#define BCHP_DS_IRQMCLR2_FCA_IMCLR_SHIFT                           6

/* DS :: IRQMCLR2 :: FEC_NODE_LOCK_IMCLR [05:05] */
#define BCHP_DS_IRQMCLR2_FEC_NODE_LOCK_IMCLR_MASK                  0x00000020
#define BCHP_DS_IRQMCLR2_FEC_NODE_LOCK_IMCLR_SHIFT                 5

/* DS :: IRQMCLR2 :: FEC_FRAME_LOCK_IMCLR [04:04] */
#define BCHP_DS_IRQMCLR2_FEC_FRAME_LOCK_IMCLR_MASK                 0x00000010
#define BCHP_DS_IRQMCLR2_FEC_FRAME_LOCK_IMCLR_SHIFT                4

/* DS :: IRQMCLR2 :: FEC_MPEG_LOCK_IMCLR [03:03] */
#define BCHP_DS_IRQMCLR2_FEC_MPEG_LOCK_IMCLR_MASK                  0x00000008
#define BCHP_DS_IRQMCLR2_FEC_MPEG_LOCK_IMCLR_SHIFT                 3

/* DS :: IRQMCLR2 :: reserved1 [02:01] */
#define BCHP_DS_IRQMCLR2_reserved1_MASK                            0x00000006
#define BCHP_DS_IRQMCLR2_reserved1_SHIFT                           1

/* DS :: IRQMCLR2 :: CLPDTR_IMCLR [00:00] */
#define BCHP_DS_IRQMCLR2_CLPDTR_IMCLR_MASK                         0x00000001
#define BCHP_DS_IRQMCLR2_CLPDTR_IMCLR_SHIFT                        0

/***************************************************************************
 *STAT - Receiver Status Register
 ***************************************************************************/
/* DS :: STAT :: reserved0 [31:15] */
#define BCHP_DS_STAT_reserved0_MASK                                0xffff8000
#define BCHP_DS_STAT_reserved0_SHIFT                               15

/* DS :: STAT :: FEC_Node_LOCK [14:14] */
#define BCHP_DS_STAT_FEC_Node_LOCK_MASK                            0x00004000
#define BCHP_DS_STAT_FEC_Node_LOCK_SHIFT                           14

/* DS :: STAT :: FEC_FRAME_LOCK [13:13] */
#define BCHP_DS_STAT_FEC_FRAME_LOCK_MASK                           0x00002000
#define BCHP_DS_STAT_FEC_FRAME_LOCK_SHIFT                          13

/* DS :: STAT :: FEC_MPEGLOCK [12:12] */
#define BCHP_DS_STAT_FEC_MPEGLOCK_MASK                             0x00001000
#define BCHP_DS_STAT_FEC_MPEGLOCK_SHIFT                            12

/* DS :: STAT :: RST_FEC_N [11:11] */
#define BCHP_DS_STAT_RST_FEC_N_MASK                                0x00000800
#define BCHP_DS_STAT_RST_FEC_N_SHIFT                               11

/* DS :: STAT :: RST_DATA_N [10:10] */
#define BCHP_DS_STAT_RST_DATA_N_MASK                               0x00000400
#define BCHP_DS_STAT_RST_DATA_N_SHIFT                              10

/* DS :: STAT :: RST_CNTL_N [09:09] */
#define BCHP_DS_STAT_RST_CNTL_N_MASK                               0x00000200
#define BCHP_DS_STAT_RST_CNTL_N_SHIFT                              9

/* DS :: STAT :: PLL_LOCK [08:08] */
#define BCHP_DS_STAT_PLL_LOCK_MASK                                 0x00000100
#define BCHP_DS_STAT_PLL_LOCK_SHIFT                                8

/* DS :: STAT :: PSVALID [07:07] */
#define BCHP_DS_STAT_PSVALID_MASK                                  0x00000080
#define BCHP_DS_STAT_PSVALID_SHIFT                                 7

/* DS :: STAT :: PSERR [06:06] */
#define BCHP_DS_STAT_PSERR_MASK                                    0x00000040
#define BCHP_DS_STAT_PSERR_SHIFT                                   6

/* DS :: STAT :: reserved_for_eco1 [05:04] */
#define BCHP_DS_STAT_reserved_for_eco1_MASK                        0x00000030
#define BCHP_DS_STAT_reserved_for_eco1_SHIFT                       4

/* DS :: STAT :: TIMING_LOOP_LOCK [03:03] */
#define BCHP_DS_STAT_TIMING_LOOP_LOCK_MASK                         0x00000008
#define BCHP_DS_STAT_TIMING_LOOP_LOCK_SHIFT                        3

/* DS :: STAT :: CARRIER_PHASE_LOCK [02:02] */
#define BCHP_DS_STAT_CARRIER_PHASE_LOCK_MASK                       0x00000004
#define BCHP_DS_STAT_CARRIER_PHASE_LOCK_SHIFT                      2

/* DS :: STAT :: FEC_LOCK [01:01] */
#define BCHP_DS_STAT_FEC_LOCK_MASK                                 0x00000002
#define BCHP_DS_STAT_FEC_LOCK_SHIFT                                1

/* DS :: STAT :: SNR_LOCK [00:00] */
#define BCHP_DS_STAT_SNR_LOCK_MASK                                 0x00000001
#define BCHP_DS_STAT_SNR_LOCK_SHIFT                                0

/***************************************************************************
 *RST - Global Reset Register
 ***************************************************************************/
/* DS :: RST :: CS_SRAM [31:31] */
#define BCHP_DS_RST_CS_SRAM_MASK                                   0x80000000
#define BCHP_DS_RST_CS_SRAM_SHIFT                                  31

/* DS :: RST :: reserved0 [30:19] */
#define BCHP_DS_RST_reserved0_MASK                                 0x7ff80000
#define BCHP_DS_RST_reserved0_SHIFT                                19

/* DS :: RST :: AGBRST [18:18] */
#define BCHP_DS_RST_AGBRST_MASK                                    0x00040000
#define BCHP_DS_RST_AGBRST_SHIFT                                   18

/* DS :: RST :: HUMAGCRST [17:17] */
#define BCHP_DS_RST_HUMAGCRST_MASK                                 0x00020000
#define BCHP_DS_RST_HUMAGCRST_SHIFT                                17

/* DS :: RST :: reserved_for_eco1 [16:16] */
#define BCHP_DS_RST_reserved_for_eco1_MASK                         0x00010000
#define BCHP_DS_RST_reserved_for_eco1_SHIFT                        16

/* DS :: RST :: FECRST [15:15] */
#define BCHP_DS_RST_FECRST_MASK                                    0x00008000
#define BCHP_DS_RST_FECRST_SHIFT                                   15

/* DS :: RST :: reserved_for_eco2 [14:14] */
#define BCHP_DS_RST_reserved_for_eco2_MASK                         0x00004000
#define BCHP_DS_RST_reserved_for_eco2_SHIFT                        14

/* DS :: RST :: FFERST [13:13] */
#define BCHP_DS_RST_FFERST_MASK                                    0x00002000
#define BCHP_DS_RST_FFERST_SHIFT                                   13

/* DS :: RST :: FBERST [12:12] */
#define BCHP_DS_RST_FBERST_MASK                                    0x00001000
#define BCHP_DS_RST_FBERST_SHIFT                                   12

/* DS :: RST :: reserved3 [11:11] */
#define BCHP_DS_RST_reserved3_MASK                                 0x00000800
#define BCHP_DS_RST_reserved3_SHIFT                                11

/* DS :: RST :: SNRRST [10:10] */
#define BCHP_DS_RST_SNRRST_MASK                                    0x00000400
#define BCHP_DS_RST_SNRRST_SHIFT                                   10

/* DS :: RST :: LDRRST [09:09] */
#define BCHP_DS_RST_LDRRST_MASK                                    0x00000200
#define BCHP_DS_RST_LDRRST_SHIFT                                   9

/* DS :: RST :: reserved4 [08:08] */
#define BCHP_DS_RST_reserved4_MASK                                 0x00000100
#define BCHP_DS_RST_reserved4_SHIFT                                8

/* DS :: RST :: IDCRST [07:07] */
#define BCHP_DS_RST_IDCRST_MASK                                    0x00000080
#define BCHP_DS_RST_IDCRST_SHIFT                                   7

/* DS :: RST :: CFLRST [06:06] */
#define BCHP_DS_RST_CFLRST_MASK                                    0x00000040
#define BCHP_DS_RST_CFLRST_SHIFT                                   6

/* DS :: RST :: CPLRST [05:05] */
#define BCHP_DS_RST_CPLRST_MASK                                    0x00000020
#define BCHP_DS_RST_CPLRST_SHIFT                                   5

/* DS :: RST :: TLRST [04:04] */
#define BCHP_DS_RST_TLRST_MASK                                     0x00000010
#define BCHP_DS_RST_TLRST_SHIFT                                    4

/* DS :: RST :: TLAGCRST [03:03] */
#define BCHP_DS_RST_TLAGCRST_MASK                                  0x00000008
#define BCHP_DS_RST_TLAGCRST_SHIFT                                 3

/* DS :: RST :: reserved_for_eco5 [02:01] */
#define BCHP_DS_RST_reserved_for_eco5_MASK                         0x00000006
#define BCHP_DS_RST_reserved_for_eco5_SHIFT                        1

/* DS :: RST :: AGFRST [00:00] */
#define BCHP_DS_RST_AGFRST_MASK                                    0x00000001
#define BCHP_DS_RST_AGFRST_SHIFT                                   0

/***************************************************************************
 *FRZ - Global Freeze Register
 ***************************************************************************/
/* DS :: FRZ :: reserved0 [31:26] */
#define BCHP_DS_FRZ_reserved0_MASK                                 0xfc000000
#define BCHP_DS_FRZ_reserved0_SHIFT                                26

/* DS :: FRZ :: HUMAGCFRZ [25:25] */
#define BCHP_DS_FRZ_HUMAGCFRZ_MASK                                 0x02000000
#define BCHP_DS_FRZ_HUMAGCFRZ_SHIFT                                25

/* DS :: FRZ :: reserved1 [24:23] */
#define BCHP_DS_FRZ_reserved1_MASK                                 0x01800000
#define BCHP_DS_FRZ_reserved1_SHIFT                                23

/* DS :: FRZ :: AGCBFRZ [22:22] */
#define BCHP_DS_FRZ_AGCBFRZ_MASK                                   0x00400000
#define BCHP_DS_FRZ_AGCBFRZ_SHIFT                                  22

/* DS :: FRZ :: DFEFRZ31_36 [21:21] */
#define BCHP_DS_FRZ_DFEFRZ31_36_MASK                               0x00200000
#define BCHP_DS_FRZ_DFEFRZ31_36_SHIFT                              21

/* DS :: FRZ :: DFEFRZ25_30 [20:20] */
#define BCHP_DS_FRZ_DFEFRZ25_30_MASK                               0x00100000
#define BCHP_DS_FRZ_DFEFRZ25_30_SHIFT                              20

/* DS :: FRZ :: DFEFRZ19_24 [19:19] */
#define BCHP_DS_FRZ_DFEFRZ19_24_MASK                               0x00080000
#define BCHP_DS_FRZ_DFEFRZ19_24_SHIFT                              19

/* DS :: FRZ :: DFEFRZ13_18 [18:18] */
#define BCHP_DS_FRZ_DFEFRZ13_18_MASK                               0x00040000
#define BCHP_DS_FRZ_DFEFRZ13_18_SHIFT                              18

/* DS :: FRZ :: DFEFRZ7_12 [17:17] */
#define BCHP_DS_FRZ_DFEFRZ7_12_MASK                                0x00020000
#define BCHP_DS_FRZ_DFEFRZ7_12_SHIFT                               17

/* DS :: FRZ :: DFEFRZ1_6 [16:16] */
#define BCHP_DS_FRZ_DFEFRZ1_6_MASK                                 0x00010000
#define BCHP_DS_FRZ_DFEFRZ1_6_SHIFT                                16

/* DS :: FRZ :: FFEFRZ [15:15] */
#define BCHP_DS_FRZ_FFEFRZ_MASK                                    0x00008000
#define BCHP_DS_FRZ_FFEFRZ_SHIFT                                   15

/* DS :: FRZ :: FFRZMI [14:14] */
#define BCHP_DS_FRZ_FFRZMI_MASK                                    0x00004000
#define BCHP_DS_FRZ_FFRZMI_SHIFT                                   14

/* DS :: FRZ :: FFRZMR [13:13] */
#define BCHP_DS_FRZ_FFRZMR_MASK                                    0x00002000
#define BCHP_DS_FRZ_FFRZMR_SHIFT                                   13

/* DS :: FRZ :: reserved2 [12:11] */
#define BCHP_DS_FRZ_reserved2_MASK                                 0x00001800
#define BCHP_DS_FRZ_reserved2_SHIFT                                11

/* DS :: FRZ :: CFLFRZ [10:10] */
#define BCHP_DS_FRZ_CFLFRZ_MASK                                    0x00000400
#define BCHP_DS_FRZ_CFLFRZ_SHIFT                                   10

/* DS :: FRZ :: CPLFRZ [09:09] */
#define BCHP_DS_FRZ_CPLFRZ_MASK                                    0x00000200
#define BCHP_DS_FRZ_CPLFRZ_SHIFT                                   9

/* DS :: FRZ :: TLFRZ [08:08] */
#define BCHP_DS_FRZ_TLFRZ_MASK                                     0x00000100
#define BCHP_DS_FRZ_TLFRZ_SHIFT                                    8

/* DS :: FRZ :: TLAGCFRZ [07:07] */
#define BCHP_DS_FRZ_TLAGCFRZ_MASK                                  0x00000080
#define BCHP_DS_FRZ_TLAGCFRZ_SHIFT                                 7

/* DS :: FRZ :: reserved_for_eco3 [06:04] */
#define BCHP_DS_FRZ_reserved_for_eco3_MASK                         0x00000070
#define BCHP_DS_FRZ_reserved_for_eco3_SHIFT                        4

/* DS :: FRZ :: DDFSFRZ [03:03] */
#define BCHP_DS_FRZ_DDFSFRZ_MASK                                   0x00000008
#define BCHP_DS_FRZ_DDFSFRZ_SHIFT                                  3

/* DS :: FRZ :: reserved4 [02:02] */
#define BCHP_DS_FRZ_reserved4_MASK                                 0x00000004
#define BCHP_DS_FRZ_reserved4_SHIFT                                2

/* DS :: FRZ :: AGFFRZ [01:01] */
#define BCHP_DS_FRZ_AGFFRZ_MASK                                    0x00000002
#define BCHP_DS_FRZ_AGFFRZ_SHIFT                                   1

/* DS :: FRZ :: IFDCFRZ [00:00] */
#define BCHP_DS_FRZ_IFDCFRZ_MASK                                   0x00000001
#define BCHP_DS_FRZ_IFDCFRZ_SHIFT                                  0

/***************************************************************************
 *BURST_FRZ - Global Burst noise detector Freeze  Register
 ***************************************************************************/
/* DS :: BURST_FRZ :: reserved0 [31:26] */
#define BCHP_DS_BURST_FRZ_reserved0_MASK                           0xfc000000
#define BCHP_DS_BURST_FRZ_reserved0_SHIFT                          26

/* DS :: BURST_FRZ :: BURST_HUMAGCFRZ [25:25] */
#define BCHP_DS_BURST_FRZ_BURST_HUMAGCFRZ_MASK                     0x02000000
#define BCHP_DS_BURST_FRZ_BURST_HUMAGCFRZ_SHIFT                    25

/* DS :: BURST_FRZ :: reserved1 [24:23] */
#define BCHP_DS_BURST_FRZ_reserved1_MASK                           0x01800000
#define BCHP_DS_BURST_FRZ_reserved1_SHIFT                          23

/* DS :: BURST_FRZ :: BURST_AGCBFRZ [22:22] */
#define BCHP_DS_BURST_FRZ_BURST_AGCBFRZ_MASK                       0x00400000
#define BCHP_DS_BURST_FRZ_BURST_AGCBFRZ_SHIFT                      22

/* DS :: BURST_FRZ :: BURST_DFEFRZ31_36 [21:21] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ31_36_MASK                   0x00200000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ31_36_SHIFT                  21

/* DS :: BURST_FRZ :: BURST_DFEFRZ25_30 [20:20] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ25_30_MASK                   0x00100000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ25_30_SHIFT                  20

/* DS :: BURST_FRZ :: BURST_DFEFRZ19_24 [19:19] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ19_24_MASK                   0x00080000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ19_24_SHIFT                  19

/* DS :: BURST_FRZ :: BURST_DFEFRZ13_18 [18:18] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ13_18_MASK                   0x00040000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ13_18_SHIFT                  18

/* DS :: BURST_FRZ :: BURST_DFEFRZ7_12 [17:17] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ7_12_MASK                    0x00020000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ7_12_SHIFT                   17

/* DS :: BURST_FRZ :: BURST_DFEFRZ1_6 [16:16] */
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ1_6_MASK                     0x00010000
#define BCHP_DS_BURST_FRZ_BURST_DFEFRZ1_6_SHIFT                    16

/* DS :: BURST_FRZ :: BURST_FFEFRZ [15:15] */
#define BCHP_DS_BURST_FRZ_BURST_FFEFRZ_MASK                        0x00008000
#define BCHP_DS_BURST_FRZ_BURST_FFEFRZ_SHIFT                       15

/* DS :: BURST_FRZ :: BURST_FFRZMI [14:14] */
#define BCHP_DS_BURST_FRZ_BURST_FFRZMI_MASK                        0x00004000
#define BCHP_DS_BURST_FRZ_BURST_FFRZMI_SHIFT                       14

/* DS :: BURST_FRZ :: BURST_FFRZMR [13:13] */
#define BCHP_DS_BURST_FRZ_BURST_FFRZMR_MASK                        0x00002000
#define BCHP_DS_BURST_FRZ_BURST_FFRZMR_SHIFT                       13

/* DS :: BURST_FRZ :: reserved2 [12:11] */
#define BCHP_DS_BURST_FRZ_reserved2_MASK                           0x00001800
#define BCHP_DS_BURST_FRZ_reserved2_SHIFT                          11

/* DS :: BURST_FRZ :: BURST_CFLFRZ [10:10] */
#define BCHP_DS_BURST_FRZ_BURST_CFLFRZ_MASK                        0x00000400
#define BCHP_DS_BURST_FRZ_BURST_CFLFRZ_SHIFT                       10

/* DS :: BURST_FRZ :: BURST_CPLFRZ [09:09] */
#define BCHP_DS_BURST_FRZ_BURST_CPLFRZ_MASK                        0x00000200
#define BCHP_DS_BURST_FRZ_BURST_CPLFRZ_SHIFT                       9

/* DS :: BURST_FRZ :: BURST_TLFRZ [08:08] */
#define BCHP_DS_BURST_FRZ_BURST_TLFRZ_MASK                         0x00000100
#define BCHP_DS_BURST_FRZ_BURST_TLFRZ_SHIFT                        8

/* DS :: BURST_FRZ :: BURST_TLAGCFRZ [07:07] */
#define BCHP_DS_BURST_FRZ_BURST_TLAGCFRZ_MASK                      0x00000080
#define BCHP_DS_BURST_FRZ_BURST_TLAGCFRZ_SHIFT                     7

/* DS :: BURST_FRZ :: reserved3 [06:04] */
#define BCHP_DS_BURST_FRZ_reserved3_MASK                           0x00000070
#define BCHP_DS_BURST_FRZ_reserved3_SHIFT                          4

/* DS :: BURST_FRZ :: BURST_DDFSFRZ [03:03] */
#define BCHP_DS_BURST_FRZ_BURST_DDFSFRZ_MASK                       0x00000008
#define BCHP_DS_BURST_FRZ_BURST_DDFSFRZ_SHIFT                      3

/* DS :: BURST_FRZ :: reserved_for_eco4 [02:02] */
#define BCHP_DS_BURST_FRZ_reserved_for_eco4_MASK                   0x00000004
#define BCHP_DS_BURST_FRZ_reserved_for_eco4_SHIFT                  2

/* DS :: BURST_FRZ :: BURST_AGFFRZ [01:01] */
#define BCHP_DS_BURST_FRZ_BURST_AGFFRZ_MASK                        0x00000002
#define BCHP_DS_BURST_FRZ_BURST_AGFFRZ_SHIFT                       1

/* DS :: BURST_FRZ :: BURST_IFDCFRZ [00:00] */
#define BCHP_DS_BURST_FRZ_BURST_IFDCFRZ_MASK                       0x00000001
#define BCHP_DS_BURST_FRZ_BURST_IFDCFRZ_SHIFT                      0

/***************************************************************************
 *CLK - Clock Generation Control Register
 ***************************************************************************/
/* DS :: CLK :: reserved0 [31:28] */
#define BCHP_DS_CLK_reserved0_MASK                                 0xf0000000
#define BCHP_DS_CLK_reserved0_SHIFT                                28

/* DS :: CLK :: SIGRST [27:27] */
#define BCHP_DS_CLK_SIGRST_MASK                                    0x08000000
#define BCHP_DS_CLK_SIGRST_SHIFT                                   27

/* DS :: CLK :: SIGEN [26:26] */
#define BCHP_DS_CLK_SIGEN_MASK                                     0x04000000
#define BCHP_DS_CLK_SIGEN_SHIFT                                    26

/* DS :: CLK :: PNRST [25:25] */
#define BCHP_DS_CLK_PNRST_MASK                                     0x02000000
#define BCHP_DS_CLK_PNRST_SHIFT                                    25

/* DS :: CLK :: PNEN [24:24] */
#define BCHP_DS_CLK_PNEN_MASK                                      0x01000000
#define BCHP_DS_CLK_PNEN_SHIFT                                     24

/* DS :: CLK :: reserved1 [23:23] */
#define BCHP_DS_CLK_reserved1_MASK                                 0x00800000
#define BCHP_DS_CLK_reserved1_SHIFT                                23

/* DS :: CLK :: TP_DECIM [22:21] */
#define BCHP_DS_CLK_TP_DECIM_MASK                                  0x00600000
#define BCHP_DS_CLK_TP_DECIM_SHIFT                                 21

/* DS :: CLK :: reserved2 [20:20] */
#define BCHP_DS_CLK_reserved2_MASK                                 0x00100000
#define BCHP_DS_CLK_reserved2_SHIFT                                20

/* DS :: CLK :: TP_PHASE [19:17] */
#define BCHP_DS_CLK_TP_PHASE_MASK                                  0x000e0000
#define BCHP_DS_CLK_TP_PHASE_SHIFT                                 17

/* DS :: CLK :: TP_FINE_PHASE [16:16] */
#define BCHP_DS_CLK_TP_FINE_PHASE_MASK                             0x00010000
#define BCHP_DS_CLK_TP_FINE_PHASE_SHIFT                            16

/* DS :: CLK :: reserved_for_eco3 [15:11] */
#define BCHP_DS_CLK_reserved_for_eco3_MASK                         0x0000f800
#define BCHP_DS_CLK_reserved_for_eco3_SHIFT                        11

/* DS :: CLK :: PSCKEN [10:10] */
#define BCHP_DS_CLK_PSCKEN_MASK                                    0x00000400
#define BCHP_DS_CLK_PSCKEN_SHIFT                                   10

/* DS :: CLK :: reserved4 [09:03] */
#define BCHP_DS_CLK_reserved4_MASK                                 0x000003f8
#define BCHP_DS_CLK_reserved4_SHIFT                                3

/* DS :: CLK :: MU_PHASE [02:00] */
#define BCHP_DS_CLK_MU_PHASE_MASK                                  0x00000007
#define BCHP_DS_CLK_MU_PHASE_SHIFT                                 0

/***************************************************************************
 *NCOU - NCO Instantaneous Value (Upper)
 ***************************************************************************/
/* DS :: NCOU :: reserved0 [31:30] */
#define BCHP_DS_NCOU_reserved0_MASK                                0xc0000000
#define BCHP_DS_NCOU_reserved0_SHIFT                               30

/* DS :: NCOU :: NCOVALU [29:00] */
#define BCHP_DS_NCOU_NCOVALU_MASK                                  0x3fffffff
#define BCHP_DS_NCOU_NCOVALU_SHIFT                                 0

/***************************************************************************
 *NCOL - NCO Instantaneous Value (Lower)
 ***************************************************************************/
/* DS :: NCOL :: NCOVALL [31:24] */
#define BCHP_DS_NCOL_NCOVALL_MASK                                  0xff000000
#define BCHP_DS_NCOL_NCOVALL_SHIFT                                 24

/* DS :: NCOL :: reserved0 [23:00] */
#define BCHP_DS_NCOL_reserved0_MASK                                0x00ffffff
#define BCHP_DS_NCOL_reserved0_SHIFT                               0

/***************************************************************************
 *FECIN_NCON - FEC Clock Counter Numerator Value
 ***************************************************************************/
/* DS :: FECIN_NCON :: reserved0 [31:25] */
#define BCHP_DS_FECIN_NCON_reserved0_MASK                          0xfe000000
#define BCHP_DS_FECIN_NCON_reserved0_SHIFT                         25

/* DS :: FECIN_NCON :: FECCLKCNTN [24:08] */
#define BCHP_DS_FECIN_NCON_FECCLKCNTN_MASK                         0x01ffff00
#define BCHP_DS_FECIN_NCON_FECCLKCNTN_SHIFT                        8

/* DS :: FECIN_NCON :: reserved1 [07:00] */
#define BCHP_DS_FECIN_NCON_reserved1_MASK                          0x000000ff
#define BCHP_DS_FECIN_NCON_reserved1_SHIFT                         0

/***************************************************************************
 *FECIN_NCODL - FEC Clock Counter Delta Value
 ***************************************************************************/
/* DS :: FECIN_NCODL :: reserved0 [31:25] */
#define BCHP_DS_FECIN_NCODL_reserved0_MASK                         0xfe000000
#define BCHP_DS_FECIN_NCODL_reserved0_SHIFT                        25

/* DS :: FECIN_NCODL :: FECCLKCNTD [24:08] */
#define BCHP_DS_FECIN_NCODL_FECCLKCNTD_MASK                        0x01ffff00
#define BCHP_DS_FECIN_NCODL_FECCLKCNTD_SHIFT                       8

/* DS :: FECIN_NCODL :: reserved1 [07:00] */
#define BCHP_DS_FECIN_NCODL_reserved1_MASK                         0x000000ff
#define BCHP_DS_FECIN_NCODL_reserved1_SHIFT                        0

/***************************************************************************
 *FECOUT_NCON - OI PLL Clock Rate Numerator
 ***************************************************************************/
/* DS :: FECOUT_NCON :: reserved0 [31:24] */
#define BCHP_DS_FECOUT_NCON_reserved0_MASK                         0xff000000
#define BCHP_DS_FECOUT_NCON_reserved0_SHIFT                        24

/* DS :: FECOUT_NCON :: FECOUT_NCON [23:00] */
#define BCHP_DS_FECOUT_NCON_FECOUT_NCON_MASK                       0x00ffffff
#define BCHP_DS_FECOUT_NCON_FECOUT_NCON_SHIFT                      0

/***************************************************************************
 *FECOUT_NCODL - OI PLL Clock Rate Delta
 ***************************************************************************/
/* DS :: FECOUT_NCODL :: reserved0 [31:24] */
#define BCHP_DS_FECOUT_NCODL_reserved0_MASK                        0xff000000
#define BCHP_DS_FECOUT_NCODL_reserved0_SHIFT                       24

/* DS :: FECOUT_NCODL :: FECOUT_NCODL [23:00] */
#define BCHP_DS_FECOUT_NCODL_FECOUT_NCODL_MASK                     0x00ffffff
#define BCHP_DS_FECOUT_NCODL_FECOUT_NCODL_SHIFT                    0

/***************************************************************************
 *US_FCW_DWELL - Upstream Frequency Control Word Dwell-count register
 ***************************************************************************/
/* DS :: US_FCW_DWELL :: reserved0 [31:12] */
#define BCHP_DS_US_FCW_DWELL_reserved0_MASK                        0xfffff000
#define BCHP_DS_US_FCW_DWELL_reserved0_SHIFT                       12

/* DS :: US_FCW_DWELL :: US_FCW_DWELL_VAL [11:00] */
#define BCHP_DS_US_FCW_DWELL_US_FCW_DWELL_VAL_MASK                 0x00000fff
#define BCHP_DS_US_FCW_DWELL_US_FCW_DWELL_VAL_SHIFT                0

/***************************************************************************
 *SGCG - Clockgen Signature Analyzer
 ***************************************************************************/
/* DS :: SGCG :: SIGAVAL [31:00] */
#define BCHP_DS_SGCG_SIGAVAL_MASK                                  0xffffffff
#define BCHP_DS_SGCG_SIGAVAL_SHIFT                                 0

/***************************************************************************
 *ICB_CTL - Internal Configuration Bus Control and Status
 ***************************************************************************/
/* DS :: ICB_CTL :: reserved_for_eco0 [31:04] */
#define BCHP_DS_ICB_CTL_reserved_for_eco0_MASK                     0xfffffff0
#define BCHP_DS_ICB_CTL_reserved_for_eco0_SHIFT                    4

/* DS :: ICB_CTL :: ICB_TIMEOUT [03:01] */
#define BCHP_DS_ICB_CTL_ICB_TIMEOUT_MASK                           0x0000000e
#define BCHP_DS_ICB_CTL_ICB_TIMEOUT_SHIFT                          1

/* DS :: ICB_CTL :: BUS_ERR_EN [00:00] */
#define BCHP_DS_ICB_CTL_BUS_ERR_EN_MASK                            0x00000001
#define BCHP_DS_ICB_CTL_BUS_ERR_EN_SHIFT                           0

/***************************************************************************
 *MBOX_CSR_P - Mail Box Command and Status for processor
 ***************************************************************************/
/* DS :: MBOX_CSR_P :: DONE [31:31] */
#define BCHP_DS_MBOX_CSR_P_DONE_MASK                               0x80000000
#define BCHP_DS_MBOX_CSR_P_DONE_SHIFT                              31

/* DS :: MBOX_CSR_P :: A_ERR [30:30] */
#define BCHP_DS_MBOX_CSR_P_A_ERR_MASK                              0x40000000
#define BCHP_DS_MBOX_CSR_P_A_ERR_SHIFT                             30

/* DS :: MBOX_CSR_P :: T_ERR [29:29] */
#define BCHP_DS_MBOX_CSR_P_T_ERR_MASK                              0x20000000
#define BCHP_DS_MBOX_CSR_P_T_ERR_SHIFT                             29

/* DS :: MBOX_CSR_P :: BUSY [28:28] */
#define BCHP_DS_MBOX_CSR_P_BUSY_MASK                               0x10000000
#define BCHP_DS_MBOX_CSR_P_BUSY_SHIFT                              28

/* DS :: MBOX_CSR_P :: reserved0 [27:16] */
#define BCHP_DS_MBOX_CSR_P_reserved0_MASK                          0x0fff0000
#define BCHP_DS_MBOX_CSR_P_reserved0_SHIFT                         16

/* DS :: MBOX_CSR_P :: MBOX_A_15_2 [15:02] */
#define BCHP_DS_MBOX_CSR_P_MBOX_A_15_2_MASK                        0x0000fffc
#define BCHP_DS_MBOX_CSR_P_MBOX_A_15_2_SHIFT                       2

/* DS :: MBOX_CSR_P :: reserved1 [01:01] */
#define BCHP_DS_MBOX_CSR_P_reserved1_MASK                          0x00000002
#define BCHP_DS_MBOX_CSR_P_reserved1_SHIFT                         1

/* DS :: MBOX_CSR_P :: MBOX_W [00:00] */
#define BCHP_DS_MBOX_CSR_P_MBOX_W_MASK                             0x00000001
#define BCHP_DS_MBOX_CSR_P_MBOX_W_SHIFT                            0

/***************************************************************************
 *MBOX_DATA_P - Mail Box Data for processor
 ***************************************************************************/
/* DS :: MBOX_DATA_P :: MBOX_DATA [31:00] */
#define BCHP_DS_MBOX_DATA_P_MBOX_DATA_MASK                         0xffffffff
#define BCHP_DS_MBOX_DATA_P_MBOX_DATA_SHIFT                        0

/***************************************************************************
 *HI_TST - Test configuration for down steam core's bus interface
 ***************************************************************************/
/* DS :: HI_TST :: reserved0 [31:27] */
#define BCHP_DS_HI_TST_reserved0_MASK                              0xf8000000
#define BCHP_DS_HI_TST_reserved0_SHIFT                             27

/* DS :: HI_TST :: reserved_for_eco1 [26:02] */
#define BCHP_DS_HI_TST_reserved_for_eco1_MASK                      0x07fffffc
#define BCHP_DS_HI_TST_reserved_for_eco1_SHIFT                     2

/* DS :: HI_TST :: HOLDOFF_MBOX_XFRS [01:01] */
#define BCHP_DS_HI_TST_HOLDOFF_MBOX_XFRS_MASK                      0x00000002
#define BCHP_DS_HI_TST_HOLDOFF_MBOX_XFRS_SHIFT                     1

/* DS :: HI_TST :: reserved_for_eco2 [00:00] */
#define BCHP_DS_HI_TST_reserved_for_eco2_MASK                      0x00000001
#define BCHP_DS_HI_TST_reserved_for_eco2_SHIFT                     0

/***************************************************************************
 *MBOX_CSR_S - Mail Box Command and Status for serial test interface.
 ***************************************************************************/
/* DS :: MBOX_CSR_S :: DONE [31:31] */
#define BCHP_DS_MBOX_CSR_S_DONE_MASK                               0x80000000
#define BCHP_DS_MBOX_CSR_S_DONE_SHIFT                              31

/* DS :: MBOX_CSR_S :: A_ERR [30:30] */
#define BCHP_DS_MBOX_CSR_S_A_ERR_MASK                              0x40000000
#define BCHP_DS_MBOX_CSR_S_A_ERR_SHIFT                             30

/* DS :: MBOX_CSR_S :: T_ERR [29:29] */
#define BCHP_DS_MBOX_CSR_S_T_ERR_MASK                              0x20000000
#define BCHP_DS_MBOX_CSR_S_T_ERR_SHIFT                             29

/* DS :: MBOX_CSR_S :: BUSY [28:28] */
#define BCHP_DS_MBOX_CSR_S_BUSY_MASK                               0x10000000
#define BCHP_DS_MBOX_CSR_S_BUSY_SHIFT                              28

/* DS :: MBOX_CSR_S :: reserved0 [27:16] */
#define BCHP_DS_MBOX_CSR_S_reserved0_MASK                          0x0fff0000
#define BCHP_DS_MBOX_CSR_S_reserved0_SHIFT                         16

/* DS :: MBOX_CSR_S :: MBOX_A_15_2 [15:02] */
#define BCHP_DS_MBOX_CSR_S_MBOX_A_15_2_MASK                        0x0000fffc
#define BCHP_DS_MBOX_CSR_S_MBOX_A_15_2_SHIFT                       2

/* DS :: MBOX_CSR_S :: reserved1 [01:01] */
#define BCHP_DS_MBOX_CSR_S_reserved1_MASK                          0x00000002
#define BCHP_DS_MBOX_CSR_S_reserved1_SHIFT                         1

/* DS :: MBOX_CSR_S :: MBOX_W [00:00] */
#define BCHP_DS_MBOX_CSR_S_MBOX_W_MASK                             0x00000001
#define BCHP_DS_MBOX_CSR_S_MBOX_W_SHIFT                            0

/***************************************************************************
 *MBOX_DATA_S - Mail Box Data for serial test interface
 ***************************************************************************/
/* DS :: MBOX_DATA_S :: MBOX_DATA [31:00] */
#define BCHP_DS_MBOX_DATA_S_MBOX_DATA_MASK                         0xffffffff
#define BCHP_DS_MBOX_DATA_S_MBOX_DATA_SHIFT                        0

/***************************************************************************
 *BR - Baud Receiver Control Register
 ***************************************************************************/
/* DS :: BR :: reserved0 [31:28] */
#define BCHP_DS_BR_reserved0_MASK                                  0xf0000000
#define BCHP_DS_BR_reserved0_SHIFT                                 28

/* DS :: BR :: SIGRST [27:27] */
#define BCHP_DS_BR_SIGRST_MASK                                     0x08000000
#define BCHP_DS_BR_SIGRST_SHIFT                                    27

/* DS :: BR :: SIGEN [26:26] */
#define BCHP_DS_BR_SIGEN_MASK                                      0x04000000
#define BCHP_DS_BR_SIGEN_SHIFT                                     26

/* DS :: BR :: PNRST [25:25] */
#define BCHP_DS_BR_PNRST_MASK                                      0x02000000
#define BCHP_DS_BR_PNRST_SHIFT                                     25

/* DS :: BR :: PNEN [24:24] */
#define BCHP_DS_BR_PNEN_MASK                                       0x01000000
#define BCHP_DS_BR_PNEN_SHIFT                                      24

/* DS :: BR :: reserved1 [23:20] */
#define BCHP_DS_BR_reserved1_MASK                                  0x00f00000
#define BCHP_DS_BR_reserved1_SHIFT                                 20

/* DS :: BR :: BETA [19:16] */
#define BCHP_DS_BR_BETA_MASK                                       0x000f0000
#define BCHP_DS_BR_BETA_SHIFT                                      16

/* DS :: BR :: reserved2 [15:12] */
#define BCHP_DS_BR_reserved2_MASK                                  0x0000f000
#define BCHP_DS_BR_reserved2_SHIFT                                 12

/* DS :: BR :: PFBYP [11:11] */
#define BCHP_DS_BR_PFBYP_MASK                                      0x00000800
#define BCHP_DS_BR_PFBYP_SHIFT                                     11

/* DS :: BR :: NYQBYP [10:10] */
#define BCHP_DS_BR_NYQBYP_MASK                                     0x00000400
#define BCHP_DS_BR_NYQBYP_SHIFT                                    10

/* DS :: BR :: ALPHA [09:08] */
#define BCHP_DS_BR_ALPHA_MASK                                      0x00000300
#define BCHP_DS_BR_ALPHA_SHIFT                                     8

/* DS :: BR :: reserved3 [07:00] */
#define BCHP_DS_BR_reserved3_MASK                                  0x000000ff
#define BCHP_DS_BR_reserved3_SHIFT                                 0

/***************************************************************************
 *AGCB - Digital AGCB Control Register
 ***************************************************************************/
/* DS :: AGCB :: AGCBTHRESH [31:16] */
#define BCHP_DS_AGCB_AGCBTHRESH_MASK                               0xffff0000
#define BCHP_DS_AGCB_AGCBTHRESH_SHIFT                              16

/* DS :: AGCB :: reserved0 [15:13] */
#define BCHP_DS_AGCB_reserved0_MASK                                0x0000e000
#define BCHP_DS_AGCB_reserved0_SHIFT                               13

/* DS :: AGCB :: AGCBBW [12:08] */
#define BCHP_DS_AGCB_AGCBBW_MASK                                   0x00001f00
#define BCHP_DS_AGCB_AGCBBW_SHIFT                                  8

/* DS :: AGCB :: reserved1 [07:01] */
#define BCHP_DS_AGCB_reserved1_MASK                                0x000000fe
#define BCHP_DS_AGCB_reserved1_SHIFT                               1

/* DS :: AGCB :: AGCBRST [00:00] */
#define BCHP_DS_AGCB_AGCBRST_MASK                                  0x00000001
#define BCHP_DS_AGCB_AGCBRST_SHIFT                                 0

/***************************************************************************
 *AGCBI - Digital AGCB Integrator Value
 ***************************************************************************/
/* DS :: AGCBI :: AGCBVAL [31:00] */
#define BCHP_DS_AGCBI_AGCBVAL_MASK                                 0xffffffff
#define BCHP_DS_AGCBI_AGCBVAL_SHIFT                                0

/***************************************************************************
 *AGCBLI - Digital AGCB Leaky Integrator Value
 ***************************************************************************/
/* DS :: AGCBLI :: reserved0 [31:16] */
#define BCHP_DS_AGCBLI_reserved0_MASK                              0xffff0000
#define BCHP_DS_AGCBLI_reserved0_SHIFT                             16

/* DS :: AGCBLI :: AGCBLVAL [15:00] */
#define BCHP_DS_AGCBLI_AGCBLVAL_MASK                               0x0000ffff
#define BCHP_DS_AGCBLI_AGCBLVAL_SHIFT                              0

/***************************************************************************
 *SGBR - Baud Receiver Signature Analyzer
 ***************************************************************************/
/* DS :: SGBR :: SIGAVAL [31:00] */
#define BCHP_DS_SGBR_SIGAVAL_MASK                                  0xffffffff
#define BCHP_DS_SGBR_SIGAVAL_SHIFT                                 0

/***************************************************************************
 *QMLPS - QAM Loop Control
 ***************************************************************************/
/* DS :: QMLPS :: reserved0 [31:26] */
#define BCHP_DS_QMLPS_reserved0_MASK                               0xfc000000
#define BCHP_DS_QMLPS_reserved0_SHIFT                              26

/* DS :: QMLPS :: PNRST [25:25] */
#define BCHP_DS_QMLPS_PNRST_MASK                                   0x02000000
#define BCHP_DS_QMLPS_PNRST_SHIFT                                  25

/* DS :: QMLPS :: PNEN [24:24] */
#define BCHP_DS_QMLPS_PNEN_MASK                                    0x01000000
#define BCHP_DS_QMLPS_PNEN_SHIFT                                   24

/* DS :: QMLPS :: TPINTLB [23:23] */
#define BCHP_DS_QMLPS_TPINTLB_MASK                                 0x00800000
#define BCHP_DS_QMLPS_TPINTLB_SHIFT                                23

/* DS :: QMLPS :: reserved_for_eco1 [22:00] */
#define BCHP_DS_QMLPS_reserved_for_eco1_MASK                       0x007fffff
#define BCHP_DS_QMLPS_reserved_for_eco1_SHIFT                      0

/***************************************************************************
 *CFL - Carrier Frequency Loop Control Register
 ***************************************************************************/
/* DS :: CFL :: reserved0 [31:02] */
#define BCHP_DS_CFL_reserved0_MASK                                 0xfffffffc
#define BCHP_DS_CFL_reserved0_SHIFT                                2

/* DS :: CFL :: DDFSFRZ [01:01] */
#define BCHP_DS_CFL_DDFSFRZ_MASK                                   0x00000002
#define BCHP_DS_CFL_DDFSFRZ_SHIFT                                  1

/* DS :: CFL :: CFLRST [00:00] */
#define BCHP_DS_CFL_CFLRST_MASK                                    0x00000001
#define BCHP_DS_CFL_CFLRST_SHIFT                                   0

/***************************************************************************
 *CFLC - Carrier Frequency Loop Coefficient Control Register
 ***************************************************************************/
/* DS :: CFLC :: reserved0 [31:18] */
#define BCHP_DS_CFLC_reserved0_MASK                                0xfffc0000
#define BCHP_DS_CFLC_reserved0_SHIFT                               18

/* DS :: CFLC :: CFLPDSEL [17:16] */
#define BCHP_DS_CFLC_CFLPDSEL_MASK                                 0x00030000
#define BCHP_DS_CFLC_CFLPDSEL_SHIFT                                16

/* DS :: CFLC :: reserved1 [15:14] */
#define BCHP_DS_CFLC_reserved1_MASK                                0x0000c000
#define BCHP_DS_CFLC_reserved1_SHIFT                               14

/* DS :: CFLC :: CFLLCOEFF_SIGN [13:13] */
#define BCHP_DS_CFLC_CFLLCOEFF_SIGN_MASK                           0x00002000
#define BCHP_DS_CFLC_CFLLCOEFF_SIGN_SHIFT                          13

/* DS :: CFLC :: CFLLCOEFF [12:08] */
#define BCHP_DS_CFLC_CFLLCOEFF_MASK                                0x00001f00
#define BCHP_DS_CFLC_CFLLCOEFF_SHIFT                               8

/* DS :: CFLC :: reserved2 [07:06] */
#define BCHP_DS_CFLC_reserved2_MASK                                0x000000c0
#define BCHP_DS_CFLC_reserved2_SHIFT                               6

/* DS :: CFLC :: CFLICOEFF_SIGN [05:05] */
#define BCHP_DS_CFLC_CFLICOEFF_SIGN_MASK                           0x00000020
#define BCHP_DS_CFLC_CFLICOEFF_SIGN_SHIFT                          5

/* DS :: CFLC :: CFLICOEFF [04:00] */
#define BCHP_DS_CFLC_CFLICOEFF_MASK                                0x0000001f
#define BCHP_DS_CFLC_CFLICOEFF_SHIFT                               0

/***************************************************************************
 *CFLI - Carrier Frequency Loop Integrator Value
 ***************************************************************************/
/* DS :: CFLI :: CFLVAL [31:00] */
#define BCHP_DS_CFLI_CFLVAL_MASK                                   0xffffffff
#define BCHP_DS_CFLI_CFLVAL_SHIFT                                  0

/***************************************************************************
 *CFLSP - Carrier Frequency Loop Sweep Control Register
 ***************************************************************************/
/* DS :: CFLSP :: reserved0 [31:12] */
#define BCHP_DS_CFLSP_reserved0_MASK                               0xfffff000
#define BCHP_DS_CFLSP_reserved0_SHIFT                              12

/* DS :: CFLSP :: CFLSWPCTL [11:00] */
#define BCHP_DS_CFLSP_CFLSWPCTL_MASK                               0x00000fff
#define BCHP_DS_CFLSP_CFLSWPCTL_SHIFT                              0

/***************************************************************************
 *CFLFOS - Carrier Frequency Loop Frequency Offset Control Register
 ***************************************************************************/
/* DS :: CFLFOS :: reserved0 [31:16] */
#define BCHP_DS_CFLFOS_reserved0_MASK                              0xffff0000
#define BCHP_DS_CFLFOS_reserved0_SHIFT                             16

/* DS :: CFLFOS :: CFLOFFSET [15:00] */
#define BCHP_DS_CFLFOS_CFLOFFSET_MASK                              0x0000ffff
#define BCHP_DS_CFLFOS_CFLOFFSET_SHIFT                             0

/***************************************************************************
 *CFLFO - Carrier Frequency Loop Filter Output Value
 ***************************************************************************/
/* DS :: CFLFO :: reserved0 [31:29] */
#define BCHP_DS_CFLFO_reserved0_MASK                               0xe0000000
#define BCHP_DS_CFLFO_reserved0_SHIFT                              29

/* DS :: CFLFO :: CFLOVAL [28:00] */
#define BCHP_DS_CFLFO_CFLOVAL_MASK                                 0x1fffffff
#define BCHP_DS_CFLFO_CFLOVAL_SHIFT                                0

/***************************************************************************
 *TL - Timing Loop Control Register
 ***************************************************************************/
/* DS :: TL :: reserved0 [31:15] */
#define BCHP_DS_TL_reserved0_MASK                                  0xffff8000
#define BCHP_DS_TL_reserved0_SHIFT                                 15

/* DS :: TL :: TLBBPDSEL [14:12] */
#define BCHP_DS_TL_TLBBPDSEL_MASK                                  0x00007000
#define BCHP_DS_TL_TLBBPDSEL_SHIFT                                 12

/* DS :: TL :: TT_IQ_DLY [11:11] */
#define BCHP_DS_TL_TT_IQ_DLY_MASK                                  0x00000800
#define BCHP_DS_TL_TT_IQ_DLY_SHIFT                                 11

/* DS :: TL :: TT_I_DLY [10:10] */
#define BCHP_DS_TL_TT_I_DLY_MASK                                   0x00000400
#define BCHP_DS_TL_TT_I_DLY_SHIFT                                  10

/* DS :: TL :: LFPLT [09:09] */
#define BCHP_DS_TL_LFPLT_MASK                                      0x00000200
#define BCHP_DS_TL_LFPLT_SHIFT                                     9

/* DS :: TL :: CFILT_BYP [08:08] */
#define BCHP_DS_TL_CFILT_BYP_MASK                                  0x00000100
#define BCHP_DS_TL_CFILT_BYP_SHIFT                                 8

/* DS :: TL :: FOI_BYP [07:07] */
#define BCHP_DS_TL_FOI_BYP_MASK                                    0x00000080
#define BCHP_DS_TL_FOI_BYP_SHIFT                                   7

/* DS :: TL :: reserved1 [06:06] */
#define BCHP_DS_TL_reserved1_MASK                                  0x00000040
#define BCHP_DS_TL_reserved1_SHIFT                                 6

/* DS :: TL :: TLTTPDSEL [05:04] */
#define BCHP_DS_TL_TLTTPDSEL_MASK                                  0x00000030
#define BCHP_DS_TL_TLTTPDSEL_SHIFT                                 4

/* DS :: TL :: TLBAUDEN [03:03] */
#define BCHP_DS_TL_TLBAUDEN_MASK                                   0x00000008
#define BCHP_DS_TL_TLBAUDEN_SHIFT                                  3

/* DS :: TL :: reserved2 [02:02] */
#define BCHP_DS_TL_reserved2_MASK                                  0x00000004
#define BCHP_DS_TL_reserved2_SHIFT                                 2

/* DS :: TL :: TLBYP [01:01] */
#define BCHP_DS_TL_TLBYP_MASK                                      0x00000002
#define BCHP_DS_TL_TLBYP_SHIFT                                     1

/* DS :: TL :: TLRST [00:00] */
#define BCHP_DS_TL_TLRST_MASK                                      0x00000001
#define BCHP_DS_TL_TLRST_SHIFT                                     0

/***************************************************************************
 *TLC - Timing Loop Coefficient Control Register
 ***************************************************************************/
/* DS :: TLC :: reserved0 [31:23] */
#define BCHP_DS_TLC_reserved0_MASK                                 0xff800000
#define BCHP_DS_TLC_reserved0_SHIFT                                23

/* DS :: TLC :: FOI_SEL [22:22] */
#define BCHP_DS_TLC_FOI_SEL_MASK                                   0x00400000
#define BCHP_DS_TLC_FOI_SEL_SHIFT                                  22

/* DS :: TLC :: TLBBPDGAIN [21:19] */
#define BCHP_DS_TLC_TLBBPDGAIN_MASK                                0x00380000
#define BCHP_DS_TLC_TLBBPDGAIN_SHIFT                               19

/* DS :: TLC :: TLPDSEL [18:17] */
#define BCHP_DS_TLC_TLPDSEL_MASK                                   0x00060000
#define BCHP_DS_TLC_TLPDSEL_SHIFT                                  17

/* DS :: TLC :: TLLFOUTGAIN [16:16] */
#define BCHP_DS_TLC_TLLFOUTGAIN_MASK                               0x00010000
#define BCHP_DS_TLC_TLLFOUTGAIN_SHIFT                              16

/* DS :: TLC :: reserved1 [15:14] */
#define BCHP_DS_TLC_reserved1_MASK                                 0x0000c000
#define BCHP_DS_TLC_reserved1_SHIFT                                14

/* DS :: TLC :: TLLCOEFF_SIGN [13:13] */
#define BCHP_DS_TLC_TLLCOEFF_SIGN_MASK                             0x00002000
#define BCHP_DS_TLC_TLLCOEFF_SIGN_SHIFT                            13

/* DS :: TLC :: TLLCOEFF [12:08] */
#define BCHP_DS_TLC_TLLCOEFF_MASK                                  0x00001f00
#define BCHP_DS_TLC_TLLCOEFF_SHIFT                                 8

/* DS :: TLC :: reserved2 [07:06] */
#define BCHP_DS_TLC_reserved2_MASK                                 0x000000c0
#define BCHP_DS_TLC_reserved2_SHIFT                                6

/* DS :: TLC :: TLICOEFF_SIGN [05:05] */
#define BCHP_DS_TLC_TLICOEFF_SIGN_MASK                             0x00000020
#define BCHP_DS_TLC_TLICOEFF_SIGN_SHIFT                            5

/* DS :: TLC :: TLICOEFF [04:00] */
#define BCHP_DS_TLC_TLICOEFF_MASK                                  0x0000001f
#define BCHP_DS_TLC_TLICOEFF_SHIFT                                 0

/***************************************************************************
 *TLI - Timing Loop Integrator Value
 ***************************************************************************/
/* DS :: TLI :: TLVAL [31:00] */
#define BCHP_DS_TLI_TLVAL_MASK                                     0xffffffff
#define BCHP_DS_TLI_TLVAL_SHIFT                                    0

/***************************************************************************
 *TLSWP - Timing Loop Sweep Control Value
 ***************************************************************************/
/* DS :: TLSWP :: TLSWP [31:00] */
#define BCHP_DS_TLSWP_TLSWP_MASK                                   0xffffffff
#define BCHP_DS_TLSWP_TLSWP_SHIFT                                  0

/***************************************************************************
 *TLTHRS - Timing Loop Integrator Threshold Register
 ***************************************************************************/
/* DS :: TLTHRS :: reserved0 [31:31] */
#define BCHP_DS_TLTHRS_reserved0_MASK                              0x80000000
#define BCHP_DS_TLTHRS_reserved0_SHIFT                             31

/* DS :: TLTHRS :: INTTHRS2 [30:16] */
#define BCHP_DS_TLTHRS_INTTHRS2_MASK                               0x7fff0000
#define BCHP_DS_TLTHRS_INTTHRS2_SHIFT                              16

/* DS :: TLTHRS :: reserved1 [15:15] */
#define BCHP_DS_TLTHRS_reserved1_MASK                              0x00008000
#define BCHP_DS_TLTHRS_reserved1_SHIFT                             15

/* DS :: TLTHRS :: INTTHRS1 [14:00] */
#define BCHP_DS_TLTHRS_INTTHRS1_MASK                               0x00007fff
#define BCHP_DS_TLTHRS_INTTHRS1_SHIFT                              0

/***************************************************************************
 *TLFOS - Timing Loop Phase Offset Control Register
 ***************************************************************************/
/* DS :: TLFOS :: reserved0 [31:24] */
#define BCHP_DS_TLFOS_reserved0_MASK                               0xff000000
#define BCHP_DS_TLFOS_reserved0_SHIFT                              24

/* DS :: TLFOS :: TLOFFSET [23:00] */
#define BCHP_DS_TLFOS_TLOFFSET_MASK                                0x00ffffff
#define BCHP_DS_TLFOS_TLOFFSET_SHIFT                               0

/***************************************************************************
 *TLFO - Timing Loop Filter Output Value
 ***************************************************************************/
/* DS :: TLFO :: reserved0 [31:31] */
#define BCHP_DS_TLFO_reserved0_MASK                                0x80000000
#define BCHP_DS_TLFO_reserved0_SHIFT                               31

/* DS :: TLFO :: TLOVAL [30:00] */
#define BCHP_DS_TLFO_TLOVAL_MASK                                   0x7fffffff
#define BCHP_DS_TLFO_TLOVAL_SHIFT                                  0

/***************************************************************************
 *TLAGC - Timing Loop AGC Control Register
 ***************************************************************************/
/* DS :: TLAGC :: TLAGCTHRES [31:16] */
#define BCHP_DS_TLAGC_TLAGCTHRES_MASK                              0xffff0000
#define BCHP_DS_TLAGC_TLAGCTHRES_SHIFT                             16

/* DS :: TLAGC :: reserved0 [15:13] */
#define BCHP_DS_TLAGC_reserved0_MASK                               0x0000e000
#define BCHP_DS_TLAGC_reserved0_SHIFT                              13

/* DS :: TLAGC :: TLAGCBW [12:08] */
#define BCHP_DS_TLAGC_TLAGCBW_MASK                                 0x00001f00
#define BCHP_DS_TLAGC_TLAGCBW_SHIFT                                8

/* DS :: TLAGC :: reserved1 [07:01] */
#define BCHP_DS_TLAGC_reserved1_MASK                               0x000000fe
#define BCHP_DS_TLAGC_reserved1_SHIFT                              1

/* DS :: TLAGC :: TLAGCRST [00:00] */
#define BCHP_DS_TLAGC_TLAGCRST_MASK                                0x00000001
#define BCHP_DS_TLAGC_TLAGCRST_SHIFT                               0

/***************************************************************************
 *TLAGCI - Timing Loop AGC Integrator Value
 ***************************************************************************/
/* DS :: TLAGCI :: reserved0 [31:27] */
#define BCHP_DS_TLAGCI_reserved0_MASK                              0xf8000000
#define BCHP_DS_TLAGCI_reserved0_SHIFT                             27

/* DS :: TLAGCI :: AGFVAL [26:00] */
#define BCHP_DS_TLAGCI_AGFVAL_MASK                                 0x07ffffff
#define BCHP_DS_TLAGCI_AGFVAL_SHIFT                                0

/***************************************************************************
 *TLAGCL - Timing Loop AGC Leaky Integrator Value
 ***************************************************************************/
/* DS :: TLAGCL :: reserved0 [31:20] */
#define BCHP_DS_TLAGCL_reserved0_MASK                              0xfff00000
#define BCHP_DS_TLAGCL_reserved0_SHIFT                             20

/* DS :: TLAGCL :: AGFLVAL [19:00] */
#define BCHP_DS_TLAGCL_AGFLVAL_MASK                                0x000fffff
#define BCHP_DS_TLAGCL_AGFLVAL_SHIFT                               0

/***************************************************************************
 *PERF - Performance Monitoring Control/Status Register
 ***************************************************************************/
/* DS :: PERF :: QAMSTS [31:31] */
#define BCHP_DS_PERF_QAMSTS_MASK                                   0x80000000
#define BCHP_DS_PERF_QAMSTS_SHIFT                                  31

/* DS :: PERF :: reserved_for_eco0 [30:30] */
#define BCHP_DS_PERF_reserved_for_eco0_MASK                        0x40000000
#define BCHP_DS_PERF_reserved_for_eco0_SHIFT                       30

/* DS :: PERF :: reserved1 [29:29] */
#define BCHP_DS_PERF_reserved1_MASK                                0x20000000
#define BCHP_DS_PERF_reserved1_SHIFT                               29

/* DS :: PERF :: CPL_M [28:28] */
#define BCHP_DS_PERF_CPL_M_MASK                                    0x10000000
#define BCHP_DS_PERF_CPL_M_SHIFT                                   28

/* DS :: PERF :: FL_M [27:27] */
#define BCHP_DS_PERF_FL_M_MASK                                     0x08000000
#define BCHP_DS_PERF_FL_M_SHIFT                                    27

/* DS :: PERF :: SL_M [26:26] */
#define BCHP_DS_PERF_SL_M_MASK                                     0x04000000
#define BCHP_DS_PERF_SL_M_SHIFT                                    26

/* DS :: PERF :: TL_M [25:25] */
#define BCHP_DS_PERF_TL_M_MASK                                     0x02000000
#define BCHP_DS_PERF_TL_M_SHIFT                                    25

/* DS :: PERF :: reserved2 [24:24] */
#define BCHP_DS_PERF_reserved2_MASK                                0x01000000
#define BCHP_DS_PERF_reserved2_SHIFT                               24

/* DS :: PERF :: TLDSTS [23:23] */
#define BCHP_DS_PERF_TLDSTS_MASK                                   0x00800000
#define BCHP_DS_PERF_TLDSTS_SHIFT                                  23

/* DS :: PERF :: reserved3 [22:22] */
#define BCHP_DS_PERF_reserved3_MASK                                0x00400000
#define BCHP_DS_PERF_reserved3_SHIFT                               22

/* DS :: PERF :: TLDTC [21:20] */
#define BCHP_DS_PERF_TLDTC_MASK                                    0x00300000
#define BCHP_DS_PERF_TLDTC_SHIFT                                   20

/* DS :: PERF :: TLDEN [19:19] */
#define BCHP_DS_PERF_TLDEN_MASK                                    0x00080000
#define BCHP_DS_PERF_TLDEN_SHIFT                                   19

/* DS :: PERF :: reserved4 [18:17] */
#define BCHP_DS_PERF_reserved4_MASK                                0x00060000
#define BCHP_DS_PERF_reserved4_SHIFT                               17

/* DS :: PERF :: TLDRST [16:16] */
#define BCHP_DS_PERF_TLDRST_MASK                                   0x00010000
#define BCHP_DS_PERF_TLDRST_SHIFT                                  16

/* DS :: PERF :: reserved5 [15:00] */
#define BCHP_DS_PERF_reserved5_MASK                                0x0000ffff
#define BCHP_DS_PERF_reserved5_SHIFT                               0

/***************************************************************************
 *TLDHT - Timing Lock Detector High Threshold Control Register
 ***************************************************************************/
/* DS :: TLDHT :: reserved0 [31:24] */
#define BCHP_DS_TLDHT_reserved0_MASK                               0xff000000
#define BCHP_DS_TLDHT_reserved0_SHIFT                              24

/* DS :: TLDHT :: TLDHTHRESH [23:00] */
#define BCHP_DS_TLDHT_TLDHTHRESH_MASK                              0x00ffffff
#define BCHP_DS_TLDHT_TLDHTHRESH_SHIFT                             0

/***************************************************************************
 *TLDLT - Timing Lock Detector Low Threshold Control Register
 ***************************************************************************/
/* DS :: TLDLT :: reserved0 [31:24] */
#define BCHP_DS_TLDLT_reserved0_MASK                               0xff000000
#define BCHP_DS_TLDLT_reserved0_SHIFT                              24

/* DS :: TLDLT :: TLDLTHRESH [23:00] */
#define BCHP_DS_TLDLT_TLDLTHRESH_MASK                              0x00ffffff
#define BCHP_DS_TLDLT_TLDLTHRESH_SHIFT                             0

/***************************************************************************
 *TLDA - Timing Lock Detector Accumulator Value
 ***************************************************************************/
/* DS :: TLDA :: reserved0 [31:24] */
#define BCHP_DS_TLDA_reserved0_MASK                                0xff000000
#define BCHP_DS_TLDA_reserved0_SHIFT                               24

/* DS :: TLDA :: TLDVAL [23:00] */
#define BCHP_DS_TLDA_TLDVAL_MASK                                   0x00ffffff
#define BCHP_DS_TLDA_TLDVAL_SHIFT                                  0

/***************************************************************************
 *TLDC - Timing Lock Detector Maximum Count Control Register
 ***************************************************************************/
/* DS :: TLDC :: reserved0 [31:16] */
#define BCHP_DS_TLDC_reserved0_MASK                                0xffff0000
#define BCHP_DS_TLDC_reserved0_SHIFT                               16

/* DS :: TLDC :: TLDCMAX [15:00] */
#define BCHP_DS_TLDC_TLDCMAX_MASK                                  0x0000ffff
#define BCHP_DS_TLDC_TLDCMAX_SHIFT                                 0

/***************************************************************************
 *TLDCI - Timing Lock Detector Counter Value
 ***************************************************************************/
/* DS :: TLDCI :: reserved0 [31:16] */
#define BCHP_DS_TLDCI_reserved0_MASK                               0xffff0000
#define BCHP_DS_TLDCI_reserved0_SHIFT                              16

/* DS :: TLDCI :: TLDCNTVAL [15:00] */
#define BCHP_DS_TLDCI_TLDCNTVAL_MASK                               0x0000ffff
#define BCHP_DS_TLDCI_TLDCNTVAL_SHIFT                              0

/***************************************************************************
 *US_IFC - Upstream/Downstream interface control register
 ***************************************************************************/
/* DS :: US_IFC :: reserved0 [31:05] */
#define BCHP_DS_US_IFC_reserved0_MASK                              0xffffffe0
#define BCHP_DS_US_IFC_reserved0_SHIFT                             5

/* DS :: US_IFC :: DONT_STOP_US_DSBCLK [04:04] */
#define BCHP_DS_US_IFC_DONT_STOP_US_DSBCLK_MASK                    0x00000010
#define BCHP_DS_US_IFC_DONT_STOP_US_DSBCLK_SHIFT                   4

/* DS :: US_IFC :: reserved1 [03:02] */
#define BCHP_DS_US_IFC_reserved1_MASK                              0x0000000c
#define BCHP_DS_US_IFC_reserved1_SHIFT                             2

/* DS :: US_IFC :: MODE_US_IFC [01:00] */
#define BCHP_DS_US_IFC_MODE_US_IFC_MASK                            0x00000003
#define BCHP_DS_US_IFC_MODE_US_IFC_SHIFT                           0

/***************************************************************************
 *US_FCW_HI - Upper-part of the Upstream Frequency Control Word register
 ***************************************************************************/
/* DS :: US_FCW_HI :: US_FCW_HI_VAL [31:00] */
#define BCHP_DS_US_FCW_HI_US_FCW_HI_VAL_MASK                       0xffffffff
#define BCHP_DS_US_FCW_HI_US_FCW_HI_VAL_SHIFT                      0

/***************************************************************************
 *US_FCW_LO - Lower-part of the Upstream Frequency Control Word register
 ***************************************************************************/
/* DS :: US_FCW_LO :: US_FCW_LO_VAL [31:26] */
#define BCHP_DS_US_FCW_LO_US_FCW_LO_VAL_MASK                       0xfc000000
#define BCHP_DS_US_FCW_LO_US_FCW_LO_VAL_SHIFT                      26

/* DS :: US_FCW_LO :: reserved0 [25:00] */
#define BCHP_DS_US_FCW_LO_reserved0_MASK                           0x03ffffff
#define BCHP_DS_US_FCW_LO_reserved0_SHIFT                          0

/***************************************************************************
 *US_TL_OFFSET - Upstream Timing Offset register
 ***************************************************************************/
/* DS :: US_TL_OFFSET :: reserved0 [31:31] */
#define BCHP_DS_US_TL_OFFSET_reserved0_MASK                        0x80000000
#define BCHP_DS_US_TL_OFFSET_reserved0_SHIFT                       31

/* DS :: US_TL_OFFSET :: US_TL_OFFSET_VAL [30:00] */
#define BCHP_DS_US_TL_OFFSET_US_TL_OFFSET_VAL_MASK                 0x7fffffff
#define BCHP_DS_US_TL_OFFSET_US_TL_OFFSET_VAL_SHIFT                0

/***************************************************************************
 *US_DSBCLK - Upstream baud clock register
 ***************************************************************************/
/* DS :: US_DSBCLK :: reserved0 [31:01] */
#define BCHP_DS_US_DSBCLK_reserved0_MASK                           0xfffffffe
#define BCHP_DS_US_DSBCLK_reserved0_SHIFT                          1

/* DS :: US_DSBCLK :: US_DSBCLK_VAL [00:00] */
#define BCHP_DS_US_DSBCLK_US_DSBCLK_VAL_MASK                       0x00000001
#define BCHP_DS_US_DSBCLK_US_DSBCLK_VAL_SHIFT                      0

/***************************************************************************
 *FEC - FEC Control / Status Register
 ***************************************************************************/
/* DS :: FEC :: TIMER_RESET [31:29] */
#define BCHP_DS_FEC_TIMER_RESET_MASK                               0xe0000000
#define BCHP_DS_FEC_TIMER_RESET_SHIFT                              29

/* DS :: FEC :: reserved0 [28:28] */
#define BCHP_DS_FEC_reserved0_MASK                                 0x10000000
#define BCHP_DS_FEC_reserved0_SHIFT                                28

/* DS :: FEC :: SIGRST [27:27] */
#define BCHP_DS_FEC_SIGRST_MASK                                    0x08000000
#define BCHP_DS_FEC_SIGRST_SHIFT                                   27

/* DS :: FEC :: SIGEN [26:26] */
#define BCHP_DS_FEC_SIGEN_MASK                                     0x04000000
#define BCHP_DS_FEC_SIGEN_SHIFT                                    26

/* DS :: FEC :: reserved1 [25:11] */
#define BCHP_DS_FEC_reserved1_MASK                                 0x03fff800
#define BCHP_DS_FEC_reserved1_SHIFT                                11

/* DS :: FEC :: TRBYP [10:10] */
#define BCHP_DS_FEC_TRBYP_MASK                                     0x00000400
#define BCHP_DS_FEC_TRBYP_SHIFT                                    10

/* DS :: FEC :: reserved2 [09:08] */
#define BCHP_DS_FEC_reserved2_MASK                                 0x00000300
#define BCHP_DS_FEC_reserved2_SHIFT                                8

/* DS :: FEC :: IDS [07:04] */
#define BCHP_DS_FEC_IDS_MASK                                       0x000000f0
#define BCHP_DS_FEC_IDS_SHIFT                                      4

/* DS :: FEC :: ID [03:00] */
#define BCHP_DS_FEC_ID_MASK                                        0x0000000f
#define BCHP_DS_FEC_ID_SHIFT                                       0

/***************************************************************************
 *FECU - FEC Initialization Register (Upper)
 ***************************************************************************/
/* DS :: FECU :: C_95_64 [31:00] */
#define BCHP_DS_FECU_C_95_64_MASK                                  0xffffffff
#define BCHP_DS_FECU_C_95_64_SHIFT                                 0

/***************************************************************************
 *FECM - FEC Initialization Register (Middle)
 ***************************************************************************/
/* DS :: FECM :: C_63_32 [31:00] */
#define BCHP_DS_FECM_C_63_32_MASK                                  0xffffffff
#define BCHP_DS_FECM_C_63_32_SHIFT                                 0

/***************************************************************************
 *FECL - FEC Initialization Register (Lower)
 ***************************************************************************/
/* DS :: FECL :: C_31_0 [31:00] */
#define BCHP_DS_FECL_C_31_0_MASK                                   0xffffffff
#define BCHP_DS_FECL_C_31_0_SHIFT                                  0

/***************************************************************************
 *SGFEC - FEC Signature Analyzer
 ***************************************************************************/
/* DS :: SGFEC :: SIGAVAL [31:00] */
#define BCHP_DS_SGFEC_SIGAVAL_MASK                                 0xffffffff
#define BCHP_DS_SGFEC_SIGAVAL_SHIFT                                0

/***************************************************************************
 *OI_VCO - OI VCO Control
 ***************************************************************************/
/* DS :: OI_VCO :: reserved_for_eco0 [31:30] */
#define BCHP_DS_OI_VCO_reserved_for_eco0_MASK                      0xc0000000
#define BCHP_DS_OI_VCO_reserved_for_eco0_SHIFT                     30

/* DS :: OI_VCO :: reserved1 [29:08] */
#define BCHP_DS_OI_VCO_reserved1_MASK                              0x3fffff00
#define BCHP_DS_OI_VCO_reserved1_SHIFT                             8

/* DS :: OI_VCO :: reserved_for_eco2 [07:05] */
#define BCHP_DS_OI_VCO_reserved_for_eco2_MASK                      0x000000e0
#define BCHP_DS_OI_VCO_reserved_for_eco2_SHIFT                     5

/* DS :: OI_VCO :: reserved3 [04:04] */
#define BCHP_DS_OI_VCO_reserved3_MASK                              0x00000010
#define BCHP_DS_OI_VCO_reserved3_SHIFT                             4

/* DS :: OI_VCO :: RESET_DATA [03:03] */
#define BCHP_DS_OI_VCO_RESET_DATA_MASK                             0x00000008
#define BCHP_DS_OI_VCO_RESET_DATA_SHIFT                            3

/* DS :: OI_VCO :: RESET [02:02] */
#define BCHP_DS_OI_VCO_RESET_MASK                                  0x00000004
#define BCHP_DS_OI_VCO_RESET_SHIFT                                 2

/* DS :: OI_VCO :: reserved4 [01:00] */
#define BCHP_DS_OI_VCO_reserved4_MASK                              0x00000003
#define BCHP_DS_OI_VCO_reserved4_SHIFT                             0

/***************************************************************************
 *OI_CTL - OI Control
 ***************************************************************************/
/* DS :: OI_CTL :: reserved0 [31:28] */
#define BCHP_DS_OI_CTL_reserved0_MASK                              0xf0000000
#define BCHP_DS_OI_CTL_reserved0_SHIFT                             28

/* DS :: OI_CTL :: SIGRST [27:27] */
#define BCHP_DS_OI_CTL_SIGRST_MASK                                 0x08000000
#define BCHP_DS_OI_CTL_SIGRST_SHIFT                                27

/* DS :: OI_CTL :: SIGEN [26:26] */
#define BCHP_DS_OI_CTL_SIGEN_MASK                                  0x04000000
#define BCHP_DS_OI_CTL_SIGEN_SHIFT                                 26

/* DS :: OI_CTL :: PNRST [25:25] */
#define BCHP_DS_OI_CTL_PNRST_MASK                                  0x02000000
#define BCHP_DS_OI_CTL_PNRST_SHIFT                                 25

/* DS :: OI_CTL :: PNEN [24:24] */
#define BCHP_DS_OI_CTL_PNEN_MASK                                   0x01000000
#define BCHP_DS_OI_CTL_PNEN_SHIFT                                  24

/* DS :: OI_CTL :: reserved1 [23:22] */
#define BCHP_DS_OI_CTL_reserved1_MASK                              0x00c00000
#define BCHP_DS_OI_CTL_reserved1_SHIFT                             22

/* DS :: OI_CTL :: reserved_for_eco2 [21:20] */
#define BCHP_DS_OI_CTL_reserved_for_eco2_MASK                      0x00300000
#define BCHP_DS_OI_CTL_reserved_for_eco2_SHIFT                     20

/* DS :: OI_CTL :: DELH [19:19] */
#define BCHP_DS_OI_CTL_DELH_MASK                                   0x00080000
#define BCHP_DS_OI_CTL_DELH_SHIFT                                  19

/* DS :: OI_CTL :: HEADER4 [18:18] */
#define BCHP_DS_OI_CTL_HEADER4_MASK                                0x00040000
#define BCHP_DS_OI_CTL_HEADER4_SHIFT                               18

/* DS :: OI_CTL :: SYNC1 [17:17] */
#define BCHP_DS_OI_CTL_SYNC1_MASK                                  0x00020000
#define BCHP_DS_OI_CTL_SYNC1_SHIFT                                 17

/* DS :: OI_CTL :: reserved_for_eco3 [16:16] */
#define BCHP_DS_OI_CTL_reserved_for_eco3_MASK                      0x00010000
#define BCHP_DS_OI_CTL_reserved_for_eco3_SHIFT                     16

/* DS :: OI_CTL :: IVD_DA_SUP [15:15] */
#define BCHP_DS_OI_CTL_IVD_DA_SUP_MASK                             0x00008000
#define BCHP_DS_OI_CTL_IVD_DA_SUP_SHIFT                            15

/* DS :: OI_CTL :: IVD_CK_SUP [14:14] */
#define BCHP_DS_OI_CTL_IVD_CK_SUP_MASK                             0x00004000
#define BCHP_DS_OI_CTL_IVD_CK_SUP_SHIFT                            14

/* DS :: OI_CTL :: ERR_CK_SUP [13:13] */
#define BCHP_DS_OI_CTL_ERR_CK_SUP_MASK                             0x00002000
#define BCHP_DS_OI_CTL_ERR_CK_SUP_SHIFT                            13

/* DS :: OI_CTL :: SY_CK_SUP [12:12] */
#define BCHP_DS_OI_CTL_SY_CK_SUP_MASK                              0x00001000
#define BCHP_DS_OI_CTL_SY_CK_SUP_SHIFT                             12

/* DS :: OI_CTL :: ERR_SY_SUP [11:11] */
#define BCHP_DS_OI_CTL_ERR_SY_SUP_MASK                             0x00000800
#define BCHP_DS_OI_CTL_ERR_SY_SUP_SHIFT                            11

/* DS :: OI_CTL :: OUT_DELAY [10:08] */
#define BCHP_DS_OI_CTL_OUT_DELAY_MASK                              0x00000700
#define BCHP_DS_OI_CTL_OUT_DELAY_SHIFT                             8

/* DS :: OI_CTL :: INV_ERR [07:07] */
#define BCHP_DS_OI_CTL_INV_ERR_MASK                                0x00000080
#define BCHP_DS_OI_CTL_INV_ERR_SHIFT                               7

/* DS :: OI_CTL :: INV_SYN [06:06] */
#define BCHP_DS_OI_CTL_INV_SYN_MASK                                0x00000040
#define BCHP_DS_OI_CTL_INV_SYN_SHIFT                               6

/* DS :: OI_CTL :: INV_VAL [05:05] */
#define BCHP_DS_OI_CTL_INV_VAL_MASK                                0x00000020
#define BCHP_DS_OI_CTL_INV_VAL_SHIFT                               5

/* DS :: OI_CTL :: INV_CLK [04:04] */
#define BCHP_DS_OI_CTL_INV_CLK_MASK                                0x00000010
#define BCHP_DS_OI_CTL_INV_CLK_SHIFT                               4

/* DS :: OI_CTL :: reserved_for_eco4 [03:03] */
#define BCHP_DS_OI_CTL_reserved_for_eco4_MASK                      0x00000008
#define BCHP_DS_OI_CTL_reserved_for_eco4_SHIFT                     3

/* DS :: OI_CTL :: TOGGLE_EN [02:02] */
#define BCHP_DS_OI_CTL_TOGGLE_EN_MASK                              0x00000004
#define BCHP_DS_OI_CTL_TOGGLE_EN_SHIFT                             2

/* DS :: OI_CTL :: STD_P_CLK [01:01] */
#define BCHP_DS_OI_CTL_STD_P_CLK_MASK                              0x00000002
#define BCHP_DS_OI_CTL_STD_P_CLK_SHIFT                             1

/* DS :: OI_CTL :: SERIAL [00:00] */
#define BCHP_DS_OI_CTL_SERIAL_MASK                                 0x00000001
#define BCHP_DS_OI_CTL_SERIAL_SHIFT                                0

/***************************************************************************
 *OI_OUT - OI PS Output Control
 ***************************************************************************/
/* DS :: OI_OUT :: reserved0 [31:28] */
#define BCHP_DS_OI_OUT_reserved0_MASK                              0xf0000000
#define BCHP_DS_OI_OUT_reserved0_SHIFT                             28

/* DS :: OI_OUT :: CTL_ERR [27:27] */
#define BCHP_DS_OI_OUT_CTL_ERR_MASK                                0x08000000
#define BCHP_DS_OI_OUT_CTL_ERR_SHIFT                               27

/* DS :: OI_OUT :: CTL_SYN [26:26] */
#define BCHP_DS_OI_OUT_CTL_SYN_MASK                                0x04000000
#define BCHP_DS_OI_OUT_CTL_SYN_SHIFT                               26

/* DS :: OI_OUT :: CTL_VAL [25:25] */
#define BCHP_DS_OI_OUT_CTL_VAL_MASK                                0x02000000
#define BCHP_DS_OI_OUT_CTL_VAL_SHIFT                               25

/* DS :: OI_OUT :: CTL_CLK [24:24] */
#define BCHP_DS_OI_OUT_CTL_CLK_MASK                                0x01000000
#define BCHP_DS_OI_OUT_CTL_CLK_SHIFT                               24

/* DS :: OI_OUT :: CTL_DATA [23:16] */
#define BCHP_DS_OI_OUT_CTL_DATA_MASK                               0x00ff0000
#define BCHP_DS_OI_OUT_CTL_DATA_SHIFT                              16

/* DS :: OI_OUT :: reserved1 [15:12] */
#define BCHP_DS_OI_OUT_reserved1_MASK                              0x0000f000
#define BCHP_DS_OI_OUT_reserved1_SHIFT                             12

/* DS :: OI_OUT :: ERR_STATE [11:11] */
#define BCHP_DS_OI_OUT_ERR_STATE_MASK                              0x00000800
#define BCHP_DS_OI_OUT_ERR_STATE_SHIFT                             11

/* DS :: OI_OUT :: SYN_STATE [10:10] */
#define BCHP_DS_OI_OUT_SYN_STATE_MASK                              0x00000400
#define BCHP_DS_OI_OUT_SYN_STATE_SHIFT                             10

/* DS :: OI_OUT :: VAL_STATE [09:09] */
#define BCHP_DS_OI_OUT_VAL_STATE_MASK                              0x00000200
#define BCHP_DS_OI_OUT_VAL_STATE_SHIFT                             9

/* DS :: OI_OUT :: CLK_STATE [08:08] */
#define BCHP_DS_OI_OUT_CLK_STATE_MASK                              0x00000100
#define BCHP_DS_OI_OUT_CLK_STATE_SHIFT                             8

/* DS :: OI_OUT :: DATA_STATE [07:00] */
#define BCHP_DS_OI_OUT_DATA_STATE_MASK                             0x000000ff
#define BCHP_DS_OI_OUT_DATA_STATE_SHIFT                            0

/***************************************************************************
 *OI_ERR - OI Frame Error Count
 ***************************************************************************/
/* DS :: OI_ERR :: frame_errcnt [31:16] */
#define BCHP_DS_OI_ERR_frame_errcnt_MASK                           0xffff0000
#define BCHP_DS_OI_ERR_frame_errcnt_SHIFT                          16

/* DS :: OI_ERR :: frame_cnt [15:00] */
#define BCHP_DS_OI_ERR_frame_cnt_MASK                              0x0000ffff
#define BCHP_DS_OI_ERR_frame_cnt_SHIFT                             0

/***************************************************************************
 *OI_SG - Output Interface Signature Analyzer (Test)
 ***************************************************************************/
/* DS :: OI_SG :: SIGAVAL [31:00] */
#define BCHP_DS_OI_SG_SIGAVAL_MASK                                 0xffffffff
#define BCHP_DS_OI_SG_SIGAVAL_SHIFT                                0

/***************************************************************************
 *OI_BER_CTL - OI BER Estimation Control Register
 ***************************************************************************/
/* DS :: OI_BER_CTL :: reserved0 [31:14] */
#define BCHP_DS_OI_BER_CTL_reserved0_MASK                          0xffffc000
#define BCHP_DS_OI_BER_CTL_reserved0_SHIFT                         14

/* DS :: OI_BER_CTL :: CLR_BERI [13:13] */
#define BCHP_DS_OI_BER_CTL_CLR_BERI_MASK                           0x00002000
#define BCHP_DS_OI_BER_CTL_CLR_BERI_SHIFT                          13

/* DS :: OI_BER_CTL :: reserved1 [12:11] */
#define BCHP_DS_OI_BER_CTL_reserved1_MASK                          0x00001800
#define BCHP_DS_OI_BER_CTL_reserved1_SHIFT                         11

/* DS :: OI_BER_CTL :: RESET [10:10] */
#define BCHP_DS_OI_BER_CTL_RESET_MASK                              0x00000400
#define BCHP_DS_OI_BER_CTL_RESET_SHIFT                             10

/* DS :: OI_BER_CTL :: reserved2 [09:07] */
#define BCHP_DS_OI_BER_CTL_reserved2_MASK                          0x00000380
#define BCHP_DS_OI_BER_CTL_reserved2_SHIFT                         7

/* DS :: OI_BER_CTL :: RESYNC [06:06] */
#define BCHP_DS_OI_BER_CTL_RESYNC_MASK                             0x00000040
#define BCHP_DS_OI_BER_CTL_RESYNC_SHIFT                            6

/* DS :: OI_BER_CTL :: OVVLD [05:05] */
#define BCHP_DS_OI_BER_CTL_OVVLD_MASK                              0x00000020
#define BCHP_DS_OI_BER_CTL_OVVLD_SHIFT                             5

/* DS :: OI_BER_CTL :: CMODE [04:04] */
#define BCHP_DS_OI_BER_CTL_CMODE_MASK                              0x00000010
#define BCHP_DS_OI_BER_CTL_CMODE_SHIFT                             4

/* DS :: OI_BER_CTL :: CNTEN [03:03] */
#define BCHP_DS_OI_BER_CTL_CNTEN_MASK                              0x00000008
#define BCHP_DS_OI_BER_CTL_CNTEN_SHIFT                             3

/* DS :: OI_BER_CTL :: PRBSEL [02:00] */
#define BCHP_DS_OI_BER_CTL_PRBSEL_MASK                             0x00000007
#define BCHP_DS_OI_BER_CTL_PRBSEL_SHIFT                            0

/***************************************************************************
 *OI_BER - OI BER Estimation Error Counter Value
 ***************************************************************************/
/* DS :: OI_BER :: BERCNTVAL [31:00] */
#define BCHP_DS_OI_BER_BERCNTVAL_MASK                              0xffffffff
#define BCHP_DS_OI_BER_BERCNTVAL_SHIFT                             0

/***************************************************************************
 *BER - Pre-FEC BER Estimation Control Register
 ***************************************************************************/
/* DS :: BER :: reserved0 [31:14] */
#define BCHP_DS_BER_reserved0_MASK                                 0xffffc000
#define BCHP_DS_BER_reserved0_SHIFT                                14

/* DS :: BER :: CLR_BERI [13:13] */
#define BCHP_DS_BER_CLR_BERI_MASK                                  0x00002000
#define BCHP_DS_BER_CLR_BERI_SHIFT                                 13

/* DS :: BER :: reserved_for_eco1 [12:11] */
#define BCHP_DS_BER_reserved_for_eco1_MASK                         0x00001800
#define BCHP_DS_BER_reserved_for_eco1_SHIFT                        11

/* DS :: BER :: RESET [10:10] */
#define BCHP_DS_BER_RESET_MASK                                     0x00000400
#define BCHP_DS_BER_RESET_SHIFT                                    10

/* DS :: BER :: CLKINV [09:09] */
#define BCHP_DS_BER_CLKINV_MASK                                    0x00000200
#define BCHP_DS_BER_CLKINV_SHIFT                                   9

/* DS :: BER :: OUTSEL [08:08] */
#define BCHP_DS_BER_OUTSEL_MASK                                    0x00000100
#define BCHP_DS_BER_OUTSEL_SHIFT                                   8

/* DS :: BER :: DIFFEN [07:07] */
#define BCHP_DS_BER_DIFFEN_MASK                                    0x00000080
#define BCHP_DS_BER_DIFFEN_SHIFT                                   7

/* DS :: BER :: RESYNC [06:06] */
#define BCHP_DS_BER_RESYNC_MASK                                    0x00000040
#define BCHP_DS_BER_RESYNC_SHIFT                                   6

/* DS :: BER :: OVVLD [05:05] */
#define BCHP_DS_BER_OVVLD_MASK                                     0x00000020
#define BCHP_DS_BER_OVVLD_SHIFT                                    5

/* DS :: BER :: CMODE [04:04] */
#define BCHP_DS_BER_CMODE_MASK                                     0x00000010
#define BCHP_DS_BER_CMODE_SHIFT                                    4

/* DS :: BER :: CNTEN [03:03] */
#define BCHP_DS_BER_CNTEN_MASK                                     0x00000008
#define BCHP_DS_BER_CNTEN_SHIFT                                    3

/* DS :: BER :: PRBSEL [02:00] */
#define BCHP_DS_BER_PRBSEL_MASK                                    0x00000007
#define BCHP_DS_BER_PRBSEL_SHIFT                                   0

/***************************************************************************
 *BERI - Pre-FEC BER Estimation Error Counter Value
 ***************************************************************************/
/* DS :: BERI :: BERCNTVAL [31:00] */
#define BCHP_DS_BERI_BERCNTVAL_MASK                                0xffffffff
#define BCHP_DS_BERI_BERCNTVAL_SHIFT                               0

/***************************************************************************
 *CERC1 - FEC RS Corrected Bit Counter
 ***************************************************************************/
/* DS :: CERC1 :: CERCCNTVAL [31:00] */
#define BCHP_DS_CERC1_CERCCNTVAL_MASK                              0xffffffff
#define BCHP_DS_CERC1_CERCCNTVAL_SHIFT                             0

/***************************************************************************
 *UERC1 - FEC Uncorrectable RS-Block Counter
 ***************************************************************************/
/* DS :: UERC1 :: UERCCNTVAL [31:00] */
#define BCHP_DS_UERC1_UERCCNTVAL_MASK                              0xffffffff
#define BCHP_DS_UERC1_UERCCNTVAL_SHIFT                             0

/***************************************************************************
 *NBERC1 - FEC Clean RS-Block Counter
 ***************************************************************************/
/* DS :: NBERC1 :: NBERCCNTVAL [31:00] */
#define BCHP_DS_NBERC1_NBERCCNTVAL_MASK                            0xffffffff
#define BCHP_DS_NBERC1_NBERCCNTVAL_SHIFT                           0

/***************************************************************************
 *CBERC1 - FEC Corrected RS-Block Counter
 ***************************************************************************/
/* DS :: CBERC1 :: CBERCCNTVAL [31:00] */
#define BCHP_DS_CBERC1_CBERCCNTVAL_MASK                            0xffffffff
#define BCHP_DS_CBERC1_CBERCCNTVAL_SHIFT                           0

/***************************************************************************
 *BMPG1 - FEC Bad MPEG-Packet Counter
 ***************************************************************************/
/* DS :: BMPG1 :: BMPGCNTVAL [31:00] */
#define BCHP_DS_BMPG1_BMPGCNTVAL_MASK                              0xffffffff
#define BCHP_DS_BMPG1_BMPGCNTVAL_SHIFT                             0

/***************************************************************************
 *CERC2 - FEC RS Corrected Bit Counter
 ***************************************************************************/
/* DS :: CERC2 :: CERCCNTVAL [31:00] */
#define BCHP_DS_CERC2_CERCCNTVAL_MASK                              0xffffffff
#define BCHP_DS_CERC2_CERCCNTVAL_SHIFT                             0

/***************************************************************************
 *UERC2 - FEC Uncorrectable RS-Block Counter
 ***************************************************************************/
/* DS :: UERC2 :: UERCCNTVAL [31:00] */
#define BCHP_DS_UERC2_UERCCNTVAL_MASK                              0xffffffff
#define BCHP_DS_UERC2_UERCCNTVAL_SHIFT                             0

/***************************************************************************
 *NBERC2 - FEC Clean RS-Block Counter
 ***************************************************************************/
/* DS :: NBERC2 :: NBERCCNTVAL [31:00] */
#define BCHP_DS_NBERC2_NBERCCNTVAL_MASK                            0xffffffff
#define BCHP_DS_NBERC2_NBERCCNTVAL_SHIFT                           0

/***************************************************************************
 *CBERC2 - FEC Corrected RS-Block Counter
 ***************************************************************************/
/* DS :: CBERC2 :: CBERCCNTVAL [31:00] */
#define BCHP_DS_CBERC2_CBERCCNTVAL_MASK                            0xffffffff
#define BCHP_DS_CBERC2_CBERCCNTVAL_SHIFT                           0

/***************************************************************************
 *BMPG2 - FEC Bad MPEG-Packet Counter
 ***************************************************************************/
/* DS :: BMPG2 :: BMPGCNTVAL [31:00] */
#define BCHP_DS_BMPG2_BMPGCNTVAL_MASK                              0xffffffff
#define BCHP_DS_BMPG2_BMPGCNTVAL_SHIFT                             0

/***************************************************************************
 *TPFEC - Testport Control Register for FEC
 ***************************************************************************/
/* DS :: TPFEC :: reserved0 [31:22] */
#define BCHP_DS_TPFEC_reserved0_MASK                               0xffc00000
#define BCHP_DS_TPFEC_reserved0_SHIFT                              22

/* DS :: TPFEC :: CLR_EUSEDC1 [21:21] */
#define BCHP_DS_TPFEC_CLR_EUSEDC1_MASK                             0x00200000
#define BCHP_DS_TPFEC_CLR_EUSEDC1_SHIFT                            21

/* DS :: TPFEC :: CLR_EDISCARDC1 [20:20] */
#define BCHP_DS_TPFEC_CLR_EDISCARDC1_MASK                          0x00100000
#define BCHP_DS_TPFEC_CLR_EDISCARDC1_SHIFT                         20

/* DS :: TPFEC :: CLR_CERC1 [19:19] */
#define BCHP_DS_TPFEC_CLR_CERC1_MASK                               0x00080000
#define BCHP_DS_TPFEC_CLR_CERC1_SHIFT                              19

/* DS :: TPFEC :: CLR_UERC1 [18:18] */
#define BCHP_DS_TPFEC_CLR_UERC1_MASK                               0x00040000
#define BCHP_DS_TPFEC_CLR_UERC1_SHIFT                              18

/* DS :: TPFEC :: CLR_NBERC1 [17:17] */
#define BCHP_DS_TPFEC_CLR_NBERC1_MASK                              0x00020000
#define BCHP_DS_TPFEC_CLR_NBERC1_SHIFT                             17

/* DS :: TPFEC :: CLR_CBERC1 [16:16] */
#define BCHP_DS_TPFEC_CLR_CBERC1_MASK                              0x00010000
#define BCHP_DS_TPFEC_CLR_CBERC1_SHIFT                             16

/* DS :: TPFEC :: CLR_BMPG1 [15:15] */
#define BCHP_DS_TPFEC_CLR_BMPG1_MASK                               0x00008000
#define BCHP_DS_TPFEC_CLR_BMPG1_SHIFT                              15

/* DS :: TPFEC :: CLR_EUSEDC2 [14:14] */
#define BCHP_DS_TPFEC_CLR_EUSEDC2_MASK                             0x00004000
#define BCHP_DS_TPFEC_CLR_EUSEDC2_SHIFT                            14

/* DS :: TPFEC :: CLR_EDISCARDC2 [13:13] */
#define BCHP_DS_TPFEC_CLR_EDISCARDC2_MASK                          0x00002000
#define BCHP_DS_TPFEC_CLR_EDISCARDC2_SHIFT                         13

/* DS :: TPFEC :: CLR_CERC2 [12:12] */
#define BCHP_DS_TPFEC_CLR_CERC2_MASK                               0x00001000
#define BCHP_DS_TPFEC_CLR_CERC2_SHIFT                              12

/* DS :: TPFEC :: CLR_UERC2 [11:11] */
#define BCHP_DS_TPFEC_CLR_UERC2_MASK                               0x00000800
#define BCHP_DS_TPFEC_CLR_UERC2_SHIFT                              11

/* DS :: TPFEC :: CLR_NBERC2 [10:10] */
#define BCHP_DS_TPFEC_CLR_NBERC2_MASK                              0x00000400
#define BCHP_DS_TPFEC_CLR_NBERC2_SHIFT                             10

/* DS :: TPFEC :: CLR_CBERC2 [09:09] */
#define BCHP_DS_TPFEC_CLR_CBERC2_MASK                              0x00000200
#define BCHP_DS_TPFEC_CLR_CBERC2_SHIFT                             9

/* DS :: TPFEC :: CLR_BMPG2 [08:08] */
#define BCHP_DS_TPFEC_CLR_BMPG2_MASK                               0x00000100
#define BCHP_DS_TPFEC_CLR_BMPG2_SHIFT                              8

/* DS :: TPFEC :: reserved1 [07:01] */
#define BCHP_DS_TPFEC_reserved1_MASK                               0x000000fe
#define BCHP_DS_TPFEC_reserved1_SHIFT                              1

/* DS :: TPFEC :: reserved_for_eco2 [00:00] */
#define BCHP_DS_TPFEC_reserved_for_eco2_MASK                       0x00000001
#define BCHP_DS_TPFEC_reserved_for_eco2_SHIFT                      0

/***************************************************************************
 *EUSEDC1 - FEC Erasure used RS-Block Counter
 ***************************************************************************/
/* DS :: EUSEDC1 :: EUSEDCNTVAL [31:00] */
#define BCHP_DS_EUSEDC1_EUSEDCNTVAL_MASK                           0xffffffff
#define BCHP_DS_EUSEDC1_EUSEDCNTVAL_SHIFT                          0

/***************************************************************************
 *EDISCARDC1 - FEC Erasure discarded RS-Block Counter
 ***************************************************************************/
/* DS :: EDISCARDC1 :: EDISCARDCNTVAL [31:00] */
#define BCHP_DS_EDISCARDC1_EDISCARDCNTVAL_MASK                     0xffffffff
#define BCHP_DS_EDISCARDC1_EDISCARDCNTVAL_SHIFT                    0

/***************************************************************************
 *EUSEDC2 - FEC Erasure used RS-Block Counter
 ***************************************************************************/
/* DS :: EUSEDC2 :: EUSEDCNTVAL [31:00] */
#define BCHP_DS_EUSEDC2_EUSEDCNTVAL_MASK                           0xffffffff
#define BCHP_DS_EUSEDC2_EUSEDCNTVAL_SHIFT                          0

/***************************************************************************
 *EDISCARDC2 - FEC Erasure discarded RS-Block Counter
 ***************************************************************************/
/* DS :: EDISCARDC2 :: EDISCARDCNTVAL [31:00] */
#define BCHP_DS_EDISCARDC2_EDISCARDCNTVAL_MASK                     0xffffffff
#define BCHP_DS_EDISCARDC2_EDISCARDCNTVAL_SHIFT                    0

/***************************************************************************
 *FBCNT1 - Baud Rate Counter 1
 ***************************************************************************/
/* DS :: FBCNT1 :: reserved0 [31:24] */
#define BCHP_DS_FBCNT1_reserved0_MASK                              0xff000000
#define BCHP_DS_FBCNT1_reserved0_SHIFT                             24

/* DS :: FBCNT1 :: COUNTVAL [23:00] */
#define BCHP_DS_FBCNT1_COUNTVAL_MASK                               0x00ffffff
#define BCHP_DS_FBCNT1_COUNTVAL_SHIFT                              0

/***************************************************************************
 *FBCNT2 - Baud Rate Counter 2
 ***************************************************************************/
/* DS :: FBCNT2 :: reserved0 [31:24] */
#define BCHP_DS_FBCNT2_reserved0_MASK                              0xff000000
#define BCHP_DS_FBCNT2_reserved0_SHIFT                             24

/* DS :: FBCNT2 :: COUNTVAL [23:00] */
#define BCHP_DS_FBCNT2_COUNTVAL_MASK                               0x00ffffff
#define BCHP_DS_FBCNT2_COUNTVAL_SHIFT                              0

/***************************************************************************
 *SPARE - Reserved for Future Expansion
 ***************************************************************************/
/* DS :: SPARE :: SPARE [31:00] */
#define BCHP_DS_SPARE_SPARE_MASK                                   0xffffffff
#define BCHP_DS_SPARE_SPARE_SHIFT                                  0

/***************************************************************************
 *BND - BND Control Register
 ***************************************************************************/
/* DS :: BND :: reserved0 [31:28] */
#define BCHP_DS_BND_reserved0_MASK                                 0xf0000000
#define BCHP_DS_BND_reserved0_SHIFT                                28

/* DS :: BND :: BND_EN [27:27] */
#define BCHP_DS_BND_BND_EN_MASK                                    0x08000000
#define BCHP_DS_BND_BND_EN_SHIFT                                   27

/* DS :: BND :: BND_BYP [26:26] */
#define BCHP_DS_BND_BND_BYP_MASK                                   0x04000000
#define BCHP_DS_BND_BND_BYP_SHIFT                                  26

/* DS :: BND :: BND_END_PAD [25:20] */
#define BCHP_DS_BND_BND_END_PAD_MASK                               0x03f00000
#define BCHP_DS_BND_BND_END_PAD_SHIFT                              20

/* DS :: BND :: BND_FRONT_PAD [19:14] */
#define BCHP_DS_BND_BND_FRONT_PAD_MASK                             0x000fc000
#define BCHP_DS_BND_BND_FRONT_PAD_SHIFT                            14

/* DS :: BND :: BND_DURATION_WINDOW [13:07] */
#define BCHP_DS_BND_BND_DURATION_WINDOW_MASK                       0x00003f80
#define BCHP_DS_BND_BND_DURATION_WINDOW_SHIFT                      7

/* DS :: BND :: BND_GAP_WINDOW [06:00] */
#define BCHP_DS_BND_BND_GAP_WINDOW_MASK                            0x0000007f
#define BCHP_DS_BND_BND_GAP_WINDOW_SHIFT                           0

/***************************************************************************
 *BND_THR - BND threshold value Register
 ***************************************************************************/
/* DS :: BND_THR :: reserved0 [31:29] */
#define BCHP_DS_BND_THR_reserved0_MASK                             0xe0000000
#define BCHP_DS_BND_THR_reserved0_SHIFT                            29

/* DS :: BND_THR :: BND_THRESHOLD [28:00] */
#define BCHP_DS_BND_THR_BND_THRESHOLD_MASK                         0x1fffffff
#define BCHP_DS_BND_THR_BND_THRESHOLD_SHIFT                        0

/***************************************************************************
 *BND_FRZ - BND Freeze Control Register
 ***************************************************************************/
/* DS :: BND_FRZ :: reserved0 [31:15] */
#define BCHP_DS_BND_FRZ_reserved0_MASK                             0xffff8000
#define BCHP_DS_BND_FRZ_reserved0_SHIFT                            15

/* DS :: BND_FRZ :: BND_FRZ_EN [14:14] */
#define BCHP_DS_BND_FRZ_BND_FRZ_EN_MASK                            0x00004000
#define BCHP_DS_BND_FRZ_BND_FRZ_EN_SHIFT                           14

/* DS :: BND_FRZ :: BND_FRZ_DURATION_WINDOW [13:07] */
#define BCHP_DS_BND_FRZ_BND_FRZ_DURATION_WINDOW_MASK               0x00003f80
#define BCHP_DS_BND_FRZ_BND_FRZ_DURATION_WINDOW_SHIFT              7

/* DS :: BND_FRZ :: BND_FRZ_GAP_WINDOW [06:00] */
#define BCHP_DS_BND_FRZ_BND_FRZ_GAP_WINDOW_MASK                    0x0000007f
#define BCHP_DS_BND_FRZ_BND_FRZ_GAP_WINDOW_SHIFT                   0

/***************************************************************************
 *BND_THRFRZ - BND threshold value Register
 ***************************************************************************/
/* DS :: BND_THRFRZ :: reserved0 [31:29] */
#define BCHP_DS_BND_THRFRZ_reserved0_MASK                          0xe0000000
#define BCHP_DS_BND_THRFRZ_reserved0_SHIFT                         29

/* DS :: BND_THRFRZ :: BND_THRESHOLD_FRZ [28:00] */
#define BCHP_DS_BND_THRFRZ_BND_THRESHOLD_FRZ_MASK                  0x1fffffff
#define BCHP_DS_BND_THRFRZ_BND_THRESHOLD_FRZ_SHIFT                 0

/***************************************************************************
 *EQ_CTL - Equalizer Control Register
 ***************************************************************************/
/* DS :: EQ_CTL :: reserved0 [31:31] */
#define BCHP_DS_EQ_CTL_reserved0_MASK                              0x80000000
#define BCHP_DS_EQ_CTL_reserved0_SHIFT                             31

/* DS :: EQ_CTL :: IMC1_EN [30:30] */
#define BCHP_DS_EQ_CTL_IMC1_EN_MASK                                0x40000000
#define BCHP_DS_EQ_CTL_IMC1_EN_SHIFT                               30

/* DS :: EQ_CTL :: IMC_EN [29:29] */
#define BCHP_DS_EQ_CTL_IMC_EN_MASK                                 0x20000000
#define BCHP_DS_EQ_CTL_IMC_EN_SHIFT                                29

/* DS :: EQ_CTL :: HUM_EN [28:28] */
#define BCHP_DS_EQ_CTL_HUM_EN_MASK                                 0x10000000
#define BCHP_DS_EQ_CTL_HUM_EN_SHIFT                                28

/* DS :: EQ_CTL :: SIGRST [27:27] */
#define BCHP_DS_EQ_CTL_SIGRST_MASK                                 0x08000000
#define BCHP_DS_EQ_CTL_SIGRST_SHIFT                                27

/* DS :: EQ_CTL :: SIGEN [26:26] */
#define BCHP_DS_EQ_CTL_SIGEN_MASK                                  0x04000000
#define BCHP_DS_EQ_CTL_SIGEN_SHIFT                                 26

/* DS :: EQ_CTL :: reserved1 [25:25] */
#define BCHP_DS_EQ_CTL_reserved1_MASK                              0x02000000
#define BCHP_DS_EQ_CTL_reserved1_SHIFT                             25

/* DS :: EQ_CTL :: PNEN [24:24] */
#define BCHP_DS_EQ_CTL_PNEN_MASK                                   0x01000000
#define BCHP_DS_EQ_CTL_PNEN_SHIFT                                  24

/* DS :: EQ_CTL :: reserved2 [23:20] */
#define BCHP_DS_EQ_CTL_reserved2_MASK                              0x00f00000
#define BCHP_DS_EQ_CTL_reserved2_SHIFT                             20

/* DS :: EQ_CTL :: FNDO [19:19] */
#define BCHP_DS_EQ_CTL_FNDO_MASK                                   0x00080000
#define BCHP_DS_EQ_CTL_FNDO_SHIFT                                  19

/* DS :: EQ_CTL :: FNEN [18:18] */
#define BCHP_DS_EQ_CTL_FNEN_MASK                                   0x00040000
#define BCHP_DS_EQ_CTL_FNEN_SHIFT                                  18

/* DS :: EQ_CTL :: DBYP [17:17] */
#define BCHP_DS_EQ_CTL_DBYP_MASK                                   0x00020000
#define BCHP_DS_EQ_CTL_DBYP_SHIFT                                  17

/* DS :: EQ_CTL :: SPINV [16:16] */
#define BCHP_DS_EQ_CTL_SPINV_MASK                                  0x00010000
#define BCHP_DS_EQ_CTL_SPINV_SHIFT                                 16

/* DS :: EQ_CTL :: DFESOFT [15:15] */
#define BCHP_DS_EQ_CTL_DFESOFT_MASK                                0x00008000
#define BCHP_DS_EQ_CTL_DFESOFT_SHIFT                               15

/* DS :: EQ_CTL :: RCADO [14:14] */
#define BCHP_DS_EQ_CTL_RCADO_MASK                                  0x00004000
#define BCHP_DS_EQ_CTL_RCADO_SHIFT                                 14

/* DS :: EQ_CTL :: RCAEN [13:13] */
#define BCHP_DS_EQ_CTL_RCAEN_MASK                                  0x00002000
#define BCHP_DS_EQ_CTL_RCAEN_SHIFT                                 13

/* DS :: EQ_CTL :: CMADO [12:12] */
#define BCHP_DS_EQ_CTL_CMADO_MASK                                  0x00001000
#define BCHP_DS_EQ_CTL_CMADO_SHIFT                                 12

/* DS :: EQ_CTL :: CMAEN [11:11] */
#define BCHP_DS_EQ_CTL_CMAEN_MASK                                  0x00000800
#define BCHP_DS_EQ_CTL_CMAEN_SHIFT                                 11

/* DS :: EQ_CTL :: CMAFB [10:08] */
#define BCHP_DS_EQ_CTL_CMAFB_MASK                                  0x00000700
#define BCHP_DS_EQ_CTL_CMAFB_SHIFT                                 8

/* DS :: EQ_CTL :: reserved3 [07:06] */
#define BCHP_DS_EQ_CTL_reserved3_MASK                              0x000000c0
#define BCHP_DS_EQ_CTL_reserved3_SHIFT                             6

/* DS :: EQ_CTL :: ERRM [05:03] */
#define BCHP_DS_EQ_CTL_ERRM_MASK                                   0x00000038
#define BCHP_DS_EQ_CTL_ERRM_SHIFT                                  3

/* DS :: EQ_CTL :: SYMM [02:00] */
#define BCHP_DS_EQ_CTL_SYMM_MASK                                   0x00000007
#define BCHP_DS_EQ_CTL_SYMM_SHIFT                                  0

/***************************************************************************
 *EQ_CWC - CWC Control Register
 ***************************************************************************/
/* DS :: EQ_CWC :: LF_RESET [31:28] */
#define BCHP_DS_EQ_CWC_LF_RESET_MASK                               0xf0000000
#define BCHP_DS_EQ_CWC_LF_RESET_SHIFT                              28

/* DS :: EQ_CWC :: LF_FRZ [27:24] */
#define BCHP_DS_EQ_CWC_LF_FRZ_MASK                                 0x0f000000
#define BCHP_DS_EQ_CWC_LF_FRZ_SHIFT                                24

/* DS :: EQ_CWC :: PLL_MODE [23:20] */
#define BCHP_DS_EQ_CWC_PLL_MODE_MASK                               0x00f00000
#define BCHP_DS_EQ_CWC_PLL_MODE_SHIFT                              20

/* DS :: EQ_CWC :: STEPSIZE4 [19:17] */
#define BCHP_DS_EQ_CWC_STEPSIZE4_MASK                              0x000e0000
#define BCHP_DS_EQ_CWC_STEPSIZE4_SHIFT                             17

/* DS :: EQ_CWC :: STEPSIZE3 [16:14] */
#define BCHP_DS_EQ_CWC_STEPSIZE3_MASK                              0x0001c000
#define BCHP_DS_EQ_CWC_STEPSIZE3_SHIFT                             14

/* DS :: EQ_CWC :: STEPSIZE2 [13:11] */
#define BCHP_DS_EQ_CWC_STEPSIZE2_MASK                              0x00003800
#define BCHP_DS_EQ_CWC_STEPSIZE2_SHIFT                             11

/* DS :: EQ_CWC :: STEPSIZE1 [10:08] */
#define BCHP_DS_EQ_CWC_STEPSIZE1_MASK                              0x00000700
#define BCHP_DS_EQ_CWC_STEPSIZE1_SHIFT                             8

/* DS :: EQ_CWC :: FREEZE [07:04] */
#define BCHP_DS_EQ_CWC_FREEZE_MASK                                 0x000000f0
#define BCHP_DS_EQ_CWC_FREEZE_SHIFT                                4

/* DS :: EQ_CWC :: reserved0 [03:03] */
#define BCHP_DS_EQ_CWC_reserved0_MASK                              0x00000008
#define BCHP_DS_EQ_CWC_reserved0_SHIFT                             3

/* DS :: EQ_CWC :: LENGTH [02:00] */
#define BCHP_DS_EQ_CWC_LENGTH_MASK                                 0x00000007
#define BCHP_DS_EQ_CWC_LENGTH_SHIFT                                0

/***************************************************************************
 *EQ_CWC_FSBAUD - CWC BAUD SAMPLE RATE
 ***************************************************************************/
/* DS :: EQ_CWC_FSBAUD :: reserved0 [31:30] */
#define BCHP_DS_EQ_CWC_FSBAUD_reserved0_MASK                       0xc0000000
#define BCHP_DS_EQ_CWC_FSBAUD_reserved0_SHIFT                      30

/* DS :: EQ_CWC_FSBAUD :: FCW_BAUD_SEL [29:29] */
#define BCHP_DS_EQ_CWC_FSBAUD_FCW_BAUD_SEL_MASK                    0x20000000
#define BCHP_DS_EQ_CWC_FSBAUD_FCW_BAUD_SEL_SHIFT                   29

/* DS :: EQ_CWC_FSBAUD :: FSBAUD_Hz [28:00] */
#define BCHP_DS_EQ_CWC_FSBAUD_FSBAUD_Hz_MASK                       0x1fffffff
#define BCHP_DS_EQ_CWC_FSBAUD_FSBAUD_Hz_SHIFT                      0

/***************************************************************************
 *EQ_CWC_FSCARR - CWC CARRIER SAMPLE RATE
 ***************************************************************************/
/* DS :: EQ_CWC_FSCARR :: reserved0 [31:30] */
#define BCHP_DS_EQ_CWC_FSCARR_reserved0_MASK                       0xc0000000
#define BCHP_DS_EQ_CWC_FSCARR_reserved0_SHIFT                      30

/* DS :: EQ_CWC_FSCARR :: FCW_CARR_SEL [29:29] */
#define BCHP_DS_EQ_CWC_FSCARR_FCW_CARR_SEL_MASK                    0x20000000
#define BCHP_DS_EQ_CWC_FSCARR_FCW_CARR_SEL_SHIFT                   29

/* DS :: EQ_CWC_FSCARR :: FSCARR_Hz [28:00] */
#define BCHP_DS_EQ_CWC_FSCARR_FSCARR_Hz_MASK                       0x1fffffff
#define BCHP_DS_EQ_CWC_FSCARR_FSCARR_Hz_SHIFT                      0

/***************************************************************************
 *EQ_FFE - FFE Control Register
 ***************************************************************************/
/* DS :: EQ_FFE :: reserved0 [31:30] */
#define BCHP_DS_EQ_FFE_reserved0_MASK                              0xc0000000
#define BCHP_DS_EQ_FFE_reserved0_SHIFT                             30

/* DS :: EQ_FFE :: MAIN [29:24] */
#define BCHP_DS_EQ_FFE_MAIN_MASK                                   0x3f000000
#define BCHP_DS_EQ_FFE_MAIN_SHIFT                                  24

/* DS :: EQ_FFE :: reserved1 [23:23] */
#define BCHP_DS_EQ_FFE_reserved1_MASK                              0x00800000
#define BCHP_DS_EQ_FFE_reserved1_SHIFT                             23

/* DS :: EQ_FFE :: MAINSTEP [22:20] */
#define BCHP_DS_EQ_FFE_MAINSTEP_MASK                               0x00700000
#define BCHP_DS_EQ_FFE_MAINSTEP_SHIFT                              20

/* DS :: EQ_FFE :: reserved2 [19:16] */
#define BCHP_DS_EQ_FFE_reserved2_MASK                              0x000f0000
#define BCHP_DS_EQ_FFE_reserved2_SHIFT                             16

/* DS :: EQ_FFE :: URATE [15:14] */
#define BCHP_DS_EQ_FFE_URATE_MASK                                  0x0000c000
#define BCHP_DS_EQ_FFE_URATE_SHIFT                                 14

/* DS :: EQ_FFE :: STEP [13:11] */
#define BCHP_DS_EQ_FFE_STEP_MASK                                   0x00003800
#define BCHP_DS_EQ_FFE_STEP_SHIFT                                  11

/* DS :: EQ_FFE :: reserved3 [10:09] */
#define BCHP_DS_EQ_FFE_reserved3_MASK                              0x00000600
#define BCHP_DS_EQ_FFE_reserved3_SHIFT                             9

/* DS :: EQ_FFE :: LENGTH [08:03] */
#define BCHP_DS_EQ_FFE_LENGTH_MASK                                 0x000001f8
#define BCHP_DS_EQ_FFE_LENGTH_SHIFT                                3

/* DS :: EQ_FFE :: SLMS [02:02] */
#define BCHP_DS_EQ_FFE_SLMS_MASK                                   0x00000004
#define BCHP_DS_EQ_FFE_SLMS_SHIFT                                  2

/* DS :: EQ_FFE :: BYPASS [01:01] */
#define BCHP_DS_EQ_FFE_BYPASS_MASK                                 0x00000002
#define BCHP_DS_EQ_FFE_BYPASS_SHIFT                                1

/* DS :: EQ_FFE :: RESET [00:00] */
#define BCHP_DS_EQ_FFE_RESET_MASK                                  0x00000001
#define BCHP_DS_EQ_FFE_RESET_SHIFT                                 0

/***************************************************************************
 *EQ_DFE - DFE Control Register
 ***************************************************************************/
/* DS :: EQ_DFE :: reserved0 [31:16] */
#define BCHP_DS_EQ_DFE_reserved0_MASK                              0xffff0000
#define BCHP_DS_EQ_DFE_reserved0_SHIFT                             16

/* DS :: EQ_DFE :: URATE [15:14] */
#define BCHP_DS_EQ_DFE_URATE_MASK                                  0x0000c000
#define BCHP_DS_EQ_DFE_URATE_SHIFT                                 14

/* DS :: EQ_DFE :: STEP [13:11] */
#define BCHP_DS_EQ_DFE_STEP_MASK                                   0x00003800
#define BCHP_DS_EQ_DFE_STEP_SHIFT                                  11

/* DS :: EQ_DFE :: reserved1 [10:06] */
#define BCHP_DS_EQ_DFE_reserved1_MASK                              0x000007c0
#define BCHP_DS_EQ_DFE_reserved1_SHIFT                             6

/* DS :: EQ_DFE :: LENGTH [05:03] */
#define BCHP_DS_EQ_DFE_LENGTH_MASK                                 0x00000038
#define BCHP_DS_EQ_DFE_LENGTH_SHIFT                                3

/* DS :: EQ_DFE :: SLMS [02:02] */
#define BCHP_DS_EQ_DFE_SLMS_MASK                                   0x00000004
#define BCHP_DS_EQ_DFE_SLMS_SHIFT                                  2

/* DS :: EQ_DFE :: BYPASS [01:01] */
#define BCHP_DS_EQ_DFE_BYPASS_MASK                                 0x00000002
#define BCHP_DS_EQ_DFE_BYPASS_SHIFT                                1

/* DS :: EQ_DFE :: RESET [00:00] */
#define BCHP_DS_EQ_DFE_RESET_MASK                                  0x00000001
#define BCHP_DS_EQ_DFE_RESET_SHIFT                                 0

/***************************************************************************
 *EQ_CMA - Equalizer CMA Modulus Control Register
 ***************************************************************************/
/* DS :: EQ_CMA :: reserved0 [31:16] */
#define BCHP_DS_EQ_CMA_reserved0_MASK                              0xffff0000
#define BCHP_DS_EQ_CMA_reserved0_SHIFT                             16

/* DS :: EQ_CMA :: CMAMOD [15:00] */
#define BCHP_DS_EQ_CMA_CMAMOD_MASK                                 0x0000ffff
#define BCHP_DS_EQ_CMA_CMAMOD_SHIFT                                0

/***************************************************************************
 *EQ_RCA - Equalizer RCA Gain Control Register
 ***************************************************************************/
/* DS :: EQ_RCA :: reserved0 [31:12] */
#define BCHP_DS_EQ_RCA_reserved0_MASK                              0xfffff000
#define BCHP_DS_EQ_RCA_reserved0_SHIFT                             12

/* DS :: EQ_RCA :: RCAGAIN [11:00] */
#define BCHP_DS_EQ_RCA_RCAGAIN_MASK                                0x00000fff
#define BCHP_DS_EQ_RCA_RCAGAIN_SHIFT                               0

/***************************************************************************
 *EQ_FMTHR - Equalizer Main Tap Threshold Control Register
 ***************************************************************************/
/* DS :: EQ_FMTHR :: reserved0 [31:08] */
#define BCHP_DS_EQ_FMTHR_reserved0_MASK                            0xffffff00
#define BCHP_DS_EQ_FMTHR_reserved0_SHIFT                           8

/* DS :: EQ_FMTHR :: THRESH [07:00] */
#define BCHP_DS_EQ_FMTHR_THRESH_MASK                               0x000000ff
#define BCHP_DS_EQ_FMTHR_THRESH_SHIFT                              0

/***************************************************************************
 *EQ_LEAK - Equalizer Leakage Control Register
 ***************************************************************************/
/* DS :: EQ_LEAK :: FFE_LEAK_PRE [31:28] */
#define BCHP_DS_EQ_LEAK_FFE_LEAK_PRE_MASK                          0xf0000000
#define BCHP_DS_EQ_LEAK_FFE_LEAK_PRE_SHIFT                         28

/* DS :: EQ_LEAK :: FFE_LEAK_POST [27:24] */
#define BCHP_DS_EQ_LEAK_FFE_LEAK_POST_MASK                         0x0f000000
#define BCHP_DS_EQ_LEAK_FFE_LEAK_POST_SHIFT                        24

/* DS :: EQ_LEAK :: reserved0 [23:20] */
#define BCHP_DS_EQ_LEAK_reserved0_MASK                             0x00f00000
#define BCHP_DS_EQ_LEAK_reserved0_SHIFT                            20

/* DS :: EQ_LEAK :: FFE_LEAK_MAIN [19:16] */
#define BCHP_DS_EQ_LEAK_FFE_LEAK_MAIN_MASK                         0x000f0000
#define BCHP_DS_EQ_LEAK_FFE_LEAK_MAIN_SHIFT                        16

/* DS :: EQ_LEAK :: DFE_LEAK_NONOVERLAP [15:12] */
#define BCHP_DS_EQ_LEAK_DFE_LEAK_NONOVERLAP_MASK                   0x0000f000
#define BCHP_DS_EQ_LEAK_DFE_LEAK_NONOVERLAP_SHIFT                  12

/* DS :: EQ_LEAK :: DFE_LEAK_OVERLAP [11:08] */
#define BCHP_DS_EQ_LEAK_DFE_LEAK_OVERLAP_MASK                      0x00000f00
#define BCHP_DS_EQ_LEAK_DFE_LEAK_OVERLAP_SHIFT                     8

/* DS :: EQ_LEAK :: reserved1 [07:04] */
#define BCHP_DS_EQ_LEAK_reserved1_MASK                             0x000000f0
#define BCHP_DS_EQ_LEAK_reserved1_SHIFT                            4

/* DS :: EQ_LEAK :: DFE_LEAK_MAIN [03:00] */
#define BCHP_DS_EQ_LEAK_DFE_LEAK_MAIN_MASK                         0x0000000f
#define BCHP_DS_EQ_LEAK_DFE_LEAK_MAIN_SHIFT                        0

/***************************************************************************
 *EQ_SOFT - Equalizer Soft Decision Value
 ***************************************************************************/
/* DS :: EQ_SOFT :: ISOFT [31:16] */
#define BCHP_DS_EQ_SOFT_ISOFT_MASK                                 0xffff0000
#define BCHP_DS_EQ_SOFT_ISOFT_SHIFT                                16

/* DS :: EQ_SOFT :: QSOFT [15:00] */
#define BCHP_DS_EQ_SOFT_QSOFT_MASK                                 0x0000ffff
#define BCHP_DS_EQ_SOFT_QSOFT_SHIFT                                0

/***************************************************************************
 *EQ_SGEQ - Equalizer Signature Analyzer
 ***************************************************************************/
/* DS :: EQ_SGEQ :: SIGAVAL [31:00] */
#define BCHP_DS_EQ_SGEQ_SIGAVAL_MASK                               0xffffffff
#define BCHP_DS_EQ_SGEQ_SIGAVAL_SHIFT                              0

/***************************************************************************
 *EQ_CPL - Carrier Phase Loop Control
 ***************************************************************************/
/* DS :: EQ_CPL :: CPLFREQEN [31:31] */
#define BCHP_DS_EQ_CPL_CPLFREQEN_MASK                              0x80000000
#define BCHP_DS_EQ_CPL_CPLFREQEN_SHIFT                             31

/* DS :: EQ_CPL :: CPLFTYPE [30:30] */
#define BCHP_DS_EQ_CPL_CPLFTYPE_MASK                               0x40000000
#define BCHP_DS_EQ_CPL_CPLFTYPE_SHIFT                              30

/* DS :: EQ_CPL :: CPLPALK [29:26] */
#define BCHP_DS_EQ_CPL_CPLPALK_MASK                                0x3c000000
#define BCHP_DS_EQ_CPL_CPLPALK_SHIFT                               26

/* DS :: EQ_CPL :: CPLFTHRESH [25:16] */
#define BCHP_DS_EQ_CPL_CPLFTHRESH_MASK                             0x03ff0000
#define BCHP_DS_EQ_CPL_CPLFTHRESH_SHIFT                            16

/* DS :: EQ_CPL :: CPLBURSTFRZ [15:15] */
#define BCHP_DS_EQ_CPL_CPLBURSTFRZ_MASK                            0x00008000
#define BCHP_DS_EQ_CPL_CPLBURSTFRZ_SHIFT                           15

/* DS :: EQ_CPL :: CPLBURSTRST [14:14] */
#define BCHP_DS_EQ_CPL_CPLBURSTRST_MASK                            0x00004000
#define BCHP_DS_EQ_CPL_CPLBURSTRST_SHIFT                           14

/* DS :: EQ_CPL :: reserved0 [13:13] */
#define BCHP_DS_EQ_CPL_reserved0_MASK                              0x00002000
#define BCHP_DS_EQ_CPL_reserved0_SHIFT                             13

/* DS :: EQ_CPL :: CPLLKTYPE [12:12] */
#define BCHP_DS_EQ_CPL_CPLLKTYPE_MASK                              0x00001000
#define BCHP_DS_EQ_CPL_CPLLKTYPE_SHIFT                             12

/* DS :: EQ_CPL :: CPLLK [11:08] */
#define BCHP_DS_EQ_CPL_CPLLK_MASK                                  0x00000f00
#define BCHP_DS_EQ_CPL_CPLLK_SHIFT                                 8

/* DS :: EQ_CPL :: reserved1 [07:04] */
#define BCHP_DS_EQ_CPL_reserved1_MASK                              0x000000f0
#define BCHP_DS_EQ_CPL_reserved1_SHIFT                             4

/* DS :: EQ_CPL :: CPLPNRST [03:03] */
#define BCHP_DS_EQ_CPL_CPLPNRST_MASK                               0x00000008
#define BCHP_DS_EQ_CPL_CPLPNRST_SHIFT                              3

/* DS :: EQ_CPL :: CPLPNEN [02:02] */
#define BCHP_DS_EQ_CPL_CPLPNEN_MASK                                0x00000004
#define BCHP_DS_EQ_CPL_CPLPNEN_SHIFT                               2

/* DS :: EQ_CPL :: CPLBYP [01:01] */
#define BCHP_DS_EQ_CPL_CPLBYP_MASK                                 0x00000002
#define BCHP_DS_EQ_CPL_CPLBYP_SHIFT                                1

/* DS :: EQ_CPL :: CPLRST [00:00] */
#define BCHP_DS_EQ_CPL_CPLRST_MASK                                 0x00000001
#define BCHP_DS_EQ_CPL_CPLRST_SHIFT                                0

/***************************************************************************
 *EQ_CPLC - Carrier Phase Loop Coefficients
 ***************************************************************************/
/* DS :: EQ_CPLC :: CPLLCOEFF [31:16] */
#define BCHP_DS_EQ_CPLC_CPLLCOEFF_MASK                             0xffff0000
#define BCHP_DS_EQ_CPLC_CPLLCOEFF_SHIFT                            16

/* DS :: EQ_CPLC :: CPLICOEFF [15:00] */
#define BCHP_DS_EQ_CPLC_CPLICOEFF_MASK                             0x0000ffff
#define BCHP_DS_EQ_CPLC_CPLICOEFF_SHIFT                            0

/***************************************************************************
 *EQ_CPLSWP - Carrier Phase Loop Sweep
 ***************************************************************************/
/* DS :: EQ_CPLSWP :: reserved0 [31:12] */
#define BCHP_DS_EQ_CPLSWP_reserved0_MASK                           0xfffff000
#define BCHP_DS_EQ_CPLSWP_reserved0_SHIFT                          12

/* DS :: EQ_CPLSWP :: SWEEP [11:00] */
#define BCHP_DS_EQ_CPLSWP_SWEEP_MASK                               0x00000fff
#define BCHP_DS_EQ_CPLSWP_SWEEP_SHIFT                              0

/***************************************************************************
 *EQ_CPLI - Carrier Phase Loop Integrator
 ***************************************************************************/
/* DS :: EQ_CPLI :: reserved0 [31:30] */
#define BCHP_DS_EQ_CPLI_reserved0_MASK                             0xc0000000
#define BCHP_DS_EQ_CPLI_reserved0_SHIFT                            30

/* DS :: EQ_CPLI :: CPLI [29:00] */
#define BCHP_DS_EQ_CPLI_CPLI_MASK                                  0x3fffffff
#define BCHP_DS_EQ_CPLI_CPLI_SHIFT                                 0

/***************************************************************************
 *EQ_CPLPA - Carrier Phase Loop Phase Accumulator
 ***************************************************************************/
/* DS :: EQ_CPLPA :: reserved0 [31:26] */
#define BCHP_DS_EQ_CPLPA_reserved0_MASK                            0xfc000000
#define BCHP_DS_EQ_CPLPA_reserved0_SHIFT                           26

/* DS :: EQ_CPLPA :: CPLPA [25:00] */
#define BCHP_DS_EQ_CPLPA_CPLPA_MASK                                0x03ffffff
#define BCHP_DS_EQ_CPLPA_CPLPA_SHIFT                               0

/***************************************************************************
 *EQ_CPLFO - Carrier Phase Loop Filter Output
 ***************************************************************************/
/* DS :: EQ_CPLFO :: reserved0 [31:26] */
#define BCHP_DS_EQ_CPLFO_reserved0_MASK                            0xfc000000
#define BCHP_DS_EQ_CPLFO_reserved0_SHIFT                           26

/* DS :: EQ_CPLFO :: CPLFO [25:00] */
#define BCHP_DS_EQ_CPLFO_CPLFO_MASK                                0x03ffffff
#define BCHP_DS_EQ_CPLFO_CPLFO_SHIFT                               0

/***************************************************************************
 *EQ_SNR - Slicer SNR
 ***************************************************************************/
/* DS :: EQ_SNR :: ERRVAL [31:08] */
#define BCHP_DS_EQ_SNR_ERRVAL_MASK                                 0xffffff00
#define BCHP_DS_EQ_SNR_ERRVAL_SHIFT                                8

/* DS :: EQ_SNR :: reserved0 [07:04] */
#define BCHP_DS_EQ_SNR_reserved0_MASK                              0x000000f0
#define BCHP_DS_EQ_SNR_reserved0_SHIFT                             4

/* DS :: EQ_SNR :: FORCE [03:03] */
#define BCHP_DS_EQ_SNR_FORCE_MASK                                  0x00000008
#define BCHP_DS_EQ_SNR_FORCE_SHIFT                                 3

/* DS :: EQ_SNR :: BW [02:01] */
#define BCHP_DS_EQ_SNR_BW_MASK                                     0x00000006
#define BCHP_DS_EQ_SNR_BW_SHIFT                                    1

/* DS :: EQ_SNR :: RESET [00:00] */
#define BCHP_DS_EQ_SNR_RESET_MASK                                  0x00000001
#define BCHP_DS_EQ_SNR_RESET_SHIFT                                 0

/***************************************************************************
 *EQ_SNRHT - Slicer SNR High Threshold
 ***************************************************************************/
/* DS :: EQ_SNRHT :: reserved0 [31:24] */
#define BCHP_DS_EQ_SNRHT_reserved0_MASK                            0xff000000
#define BCHP_DS_EQ_SNRHT_reserved0_SHIFT                           24

/* DS :: EQ_SNRHT :: SNRHTHRESH [23:00] */
#define BCHP_DS_EQ_SNRHT_SNRHTHRESH_MASK                           0x00ffffff
#define BCHP_DS_EQ_SNRHT_SNRHTHRESH_SHIFT                          0

/***************************************************************************
 *EQ_SNRLT - Slicer SNR Low Threshold
 ***************************************************************************/
/* DS :: EQ_SNRLT :: reserved0 [31:24] */
#define BCHP_DS_EQ_SNRLT_reserved0_MASK                            0xff000000
#define BCHP_DS_EQ_SNRLT_reserved0_SHIFT                           24

/* DS :: EQ_SNRLT :: SNRLTHRESH [23:00] */
#define BCHP_DS_EQ_SNRLT_SNRLTHRESH_MASK                           0x00ffffff
#define BCHP_DS_EQ_SNRLT_SNRLTHRESH_SHIFT                          0

/***************************************************************************
 *EQ_CLD - Carrier Lock Detector
 ***************************************************************************/
/* DS :: EQ_CLD :: reserved0 [31:09] */
#define BCHP_DS_EQ_CLD_reserved0_MASK                              0xfffffe00
#define BCHP_DS_EQ_CLD_reserved0_SHIFT                             9

/* DS :: EQ_CLD :: CLDSTS [08:08] */
#define BCHP_DS_EQ_CLD_CLDSTS_MASK                                 0x00000100
#define BCHP_DS_EQ_CLD_CLDSTS_SHIFT                                8

/* DS :: EQ_CLD :: reserved1 [07:04] */
#define BCHP_DS_EQ_CLD_reserved1_MASK                              0x000000f0
#define BCHP_DS_EQ_CLD_reserved1_SHIFT                             4

/* DS :: EQ_CLD :: CLDEN [03:03] */
#define BCHP_DS_EQ_CLD_CLDEN_MASK                                  0x00000008
#define BCHP_DS_EQ_CLD_CLDEN_SHIFT                                 3

/* DS :: EQ_CLD :: CLDTC [02:01] */
#define BCHP_DS_EQ_CLD_CLDTC_MASK                                  0x00000006
#define BCHP_DS_EQ_CLD_CLDTC_SHIFT                                 1

/* DS :: EQ_CLD :: CLDRST [00:00] */
#define BCHP_DS_EQ_CLD_CLDRST_MASK                                 0x00000001
#define BCHP_DS_EQ_CLD_CLDRST_SHIFT                                0

/***************************************************************************
 *EQ_CLDHT - Carrier Lock Detector High Threshold
 ***************************************************************************/
/* DS :: EQ_CLDHT :: reserved0 [31:24] */
#define BCHP_DS_EQ_CLDHT_reserved0_MASK                            0xff000000
#define BCHP_DS_EQ_CLDHT_reserved0_SHIFT                           24

/* DS :: EQ_CLDHT :: CLDHTHRESH [23:00] */
#define BCHP_DS_EQ_CLDHT_CLDHTHRESH_MASK                           0x00ffffff
#define BCHP_DS_EQ_CLDHT_CLDHTHRESH_SHIFT                          0

/***************************************************************************
 *EQ_CLDLT - Carrier Lock Detector Low Threshold
 ***************************************************************************/
/* DS :: EQ_CLDLT :: reserved0 [31:24] */
#define BCHP_DS_EQ_CLDLT_reserved0_MASK                            0xff000000
#define BCHP_DS_EQ_CLDLT_reserved0_SHIFT                           24

/* DS :: EQ_CLDLT :: CLDLTHRESH [23:00] */
#define BCHP_DS_EQ_CLDLT_CLDLTHRESH_MASK                           0x00ffffff
#define BCHP_DS_EQ_CLDLT_CLDLTHRESH_SHIFT                          0

/***************************************************************************
 *EQ_CLDA - Carrier Lock Detector Accumulator
 ***************************************************************************/
/* DS :: EQ_CLDA :: reserved0 [31:24] */
#define BCHP_DS_EQ_CLDA_reserved0_MASK                             0xff000000
#define BCHP_DS_EQ_CLDA_reserved0_SHIFT                            24

/* DS :: EQ_CLDA :: CLDA [23:00] */
#define BCHP_DS_EQ_CLDA_CLDA_MASK                                  0x00ffffff
#define BCHP_DS_EQ_CLDA_CLDA_SHIFT                                 0

/***************************************************************************
 *EQ_CLDC - Carrier Lock Detector Maximum Count Control
 ***************************************************************************/
/* DS :: EQ_CLDC :: reserved0 [31:16] */
#define BCHP_DS_EQ_CLDC_reserved0_MASK                             0xffff0000
#define BCHP_DS_EQ_CLDC_reserved0_SHIFT                            16

/* DS :: EQ_CLDC :: CLDCMAX [15:00] */
#define BCHP_DS_EQ_CLDC_CLDCMAX_MASK                               0x0000ffff
#define BCHP_DS_EQ_CLDC_CLDCMAX_SHIFT                              0

/***************************************************************************
 *EQ_CLDCI - Carrier Lock Detector Counter
 ***************************************************************************/
/* DS :: EQ_CLDCI :: reserved0 [31:16] */
#define BCHP_DS_EQ_CLDCI_reserved0_MASK                            0xffff0000
#define BCHP_DS_EQ_CLDCI_reserved0_SHIFT                           16

/* DS :: EQ_CLDCI :: CLDCNTVAL [15:00] */
#define BCHP_DS_EQ_CLDCI_CLDCNTVAL_MASK                            0x0000ffff
#define BCHP_DS_EQ_CLDCI_CLDCNTVAL_SHIFT                           0

/***************************************************************************
 *EQ_CWC_LEAK - CWC LEAK Control Register
 ***************************************************************************/
/* DS :: EQ_CWC_LEAK :: reserved0 [31:16] */
#define BCHP_DS_EQ_CWC_LEAK_reserved0_MASK                         0xffff0000
#define BCHP_DS_EQ_CWC_LEAK_reserved0_SHIFT                        16

/* DS :: EQ_CWC_LEAK :: CWC_LEAK4 [15:12] */
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK4_MASK                         0x0000f000
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK4_SHIFT                        12

/* DS :: EQ_CWC_LEAK :: CWC_LEAK3 [11:08] */
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK3_MASK                         0x00000f00
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK3_SHIFT                        8

/* DS :: EQ_CWC_LEAK :: CWC_LEAK2 [07:04] */
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK2_MASK                         0x000000f0
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK2_SHIFT                        4

/* DS :: EQ_CWC_LEAK :: CWC_LEAK1 [03:00] */
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK1_MASK                         0x0000000f
#define BCHP_DS_EQ_CWC_LEAK_CWC_LEAK1_SHIFT                        0

/***************************************************************************
 *EQ_CWC_FIN1 - CWC 1st tap non-baud-related frequency in MHz
 ***************************************************************************/
/* DS :: EQ_CWC_FIN1 :: reserved0 [31:24] */
#define BCHP_DS_EQ_CWC_FIN1_reserved0_MASK                         0xff000000
#define BCHP_DS_EQ_CWC_FIN1_reserved0_SHIFT                        24

/* DS :: EQ_CWC_FIN1 :: FIN1_HZ [23:00] */
#define BCHP_DS_EQ_CWC_FIN1_FIN1_HZ_MASK                           0x00ffffff
#define BCHP_DS_EQ_CWC_FIN1_FIN1_HZ_SHIFT                          0

/***************************************************************************
 *EQ_CWC_FIN2 - CWC 2nd tap non-baud-related frequency in MHz
 ***************************************************************************/
/* DS :: EQ_CWC_FIN2 :: reserved0 [31:24] */
#define BCHP_DS_EQ_CWC_FIN2_reserved0_MASK                         0xff000000
#define BCHP_DS_EQ_CWC_FIN2_reserved0_SHIFT                        24

/* DS :: EQ_CWC_FIN2 :: FIN2_HZ [23:00] */
#define BCHP_DS_EQ_CWC_FIN2_FIN2_HZ_MASK                           0x00ffffff
#define BCHP_DS_EQ_CWC_FIN2_FIN2_HZ_SHIFT                          0

/***************************************************************************
 *EQ_CWC_FIN3 - CWC 3rd tap non-baud-related frequency in MHz
 ***************************************************************************/
/* DS :: EQ_CWC_FIN3 :: reserved0 [31:24] */
#define BCHP_DS_EQ_CWC_FIN3_reserved0_MASK                         0xff000000
#define BCHP_DS_EQ_CWC_FIN3_reserved0_SHIFT                        24

/* DS :: EQ_CWC_FIN3 :: FIN3_HZ [23:00] */
#define BCHP_DS_EQ_CWC_FIN3_FIN3_HZ_MASK                           0x00ffffff
#define BCHP_DS_EQ_CWC_FIN3_FIN3_HZ_SHIFT                          0

/***************************************************************************
 *EQ_CWC_FIN4 - CWC 4th tap non-baud-related frequency in MHz
 ***************************************************************************/
/* DS :: EQ_CWC_FIN4 :: reserved0 [31:24] */
#define BCHP_DS_EQ_CWC_FIN4_reserved0_MASK                         0xff000000
#define BCHP_DS_EQ_CWC_FIN4_reserved0_SHIFT                        24

/* DS :: EQ_CWC_FIN4 :: FIN4_HZ [23:00] */
#define BCHP_DS_EQ_CWC_FIN4_FIN4_HZ_MASK                           0x00ffffff
#define BCHP_DS_EQ_CWC_FIN4_FIN4_HZ_SHIFT                          0

/***************************************************************************
 *EQ_CWC_FOFS1 - CWC 1st tap baud-related frequency offset control word
 ***************************************************************************/
/* DS :: EQ_CWC_FOFS1 :: reserved0 [31:29] */
#define BCHP_DS_EQ_CWC_FOFS1_reserved0_MASK                        0xe0000000
#define BCHP_DS_EQ_CWC_FOFS1_reserved0_SHIFT                       29

/* DS :: EQ_CWC_FOFS1 :: FOFFSET1 [28:00] */
#define BCHP_DS_EQ_CWC_FOFS1_FOFFSET1_MASK                         0x1fffffff
#define BCHP_DS_EQ_CWC_FOFS1_FOFFSET1_SHIFT                        0

/***************************************************************************
 *EQ_CWC_FOFS2 - CWC 2nd tap baud-related frequency offset control word
 ***************************************************************************/
/* DS :: EQ_CWC_FOFS2 :: reserved0 [31:29] */
#define BCHP_DS_EQ_CWC_FOFS2_reserved0_MASK                        0xe0000000
#define BCHP_DS_EQ_CWC_FOFS2_reserved0_SHIFT                       29

/* DS :: EQ_CWC_FOFS2 :: FOFFSET2 [28:00] */
#define BCHP_DS_EQ_CWC_FOFS2_FOFFSET2_MASK                         0x1fffffff
#define BCHP_DS_EQ_CWC_FOFS2_FOFFSET2_SHIFT                        0

/***************************************************************************
 *EQ_CWC_FOFS3 - CWC 3rd tap non-baud-related frequency offset
 ***************************************************************************/
/* DS :: EQ_CWC_FOFS3 :: reserved0 [31:29] */
#define BCHP_DS_EQ_CWC_FOFS3_reserved0_MASK                        0xe0000000
#define BCHP_DS_EQ_CWC_FOFS3_reserved0_SHIFT                       29

/* DS :: EQ_CWC_FOFS3 :: FOFFSET3 [28:00] */
#define BCHP_DS_EQ_CWC_FOFS3_FOFFSET3_MASK                         0x1fffffff
#define BCHP_DS_EQ_CWC_FOFS3_FOFFSET3_SHIFT                        0

/***************************************************************************
 *EQ_CWC_FOFS4 - CWC 4th tap non-baud-related frequency offset
 ***************************************************************************/
/* DS :: EQ_CWC_FOFS4 :: reserved0 [31:29] */
#define BCHP_DS_EQ_CWC_FOFS4_reserved0_MASK                        0xe0000000
#define BCHP_DS_EQ_CWC_FOFS4_reserved0_SHIFT                       29

/* DS :: EQ_CWC_FOFS4 :: FOFFSET4 [28:00] */
#define BCHP_DS_EQ_CWC_FOFS4_FOFFSET4_MASK                         0x1fffffff
#define BCHP_DS_EQ_CWC_FOFS4_FOFFSET4_SHIFT                        0

/***************************************************************************
 *EQ_CWC_LFC1 - CWC 1st tap phase/freq loop filter control
 ***************************************************************************/
/* DS :: EQ_CWC_LFC1 :: LF_CINT [31:16] */
#define BCHP_DS_EQ_CWC_LFC1_LF_CINT_MASK                           0xffff0000
#define BCHP_DS_EQ_CWC_LFC1_LF_CINT_SHIFT                          16

/* DS :: EQ_CWC_LFC1 :: LF_CLIN [15:00] */
#define BCHP_DS_EQ_CWC_LFC1_LF_CLIN_MASK                           0x0000ffff
#define BCHP_DS_EQ_CWC_LFC1_LF_CLIN_SHIFT                          0

/***************************************************************************
 *EQ_CWC_LFC2 - CWC 2nd tap phase/freq loop filter control
 ***************************************************************************/
/* DS :: EQ_CWC_LFC2 :: LF_CINT [31:16] */
#define BCHP_DS_EQ_CWC_LFC2_LF_CINT_MASK                           0xffff0000
#define BCHP_DS_EQ_CWC_LFC2_LF_CINT_SHIFT                          16

/* DS :: EQ_CWC_LFC2 :: LF_CLIN [15:00] */
#define BCHP_DS_EQ_CWC_LFC2_LF_CLIN_MASK                           0x0000ffff
#define BCHP_DS_EQ_CWC_LFC2_LF_CLIN_SHIFT                          0

/***************************************************************************
 *EQ_CWC_LFC3 - CWC 3rd tap phase/freq loop filter control
 ***************************************************************************/
/* DS :: EQ_CWC_LFC3 :: LF_CINT [31:16] */
#define BCHP_DS_EQ_CWC_LFC3_LF_CINT_MASK                           0xffff0000
#define BCHP_DS_EQ_CWC_LFC3_LF_CINT_SHIFT                          16

/* DS :: EQ_CWC_LFC3 :: LF_CLIN [15:00] */
#define BCHP_DS_EQ_CWC_LFC3_LF_CLIN_MASK                           0x0000ffff
#define BCHP_DS_EQ_CWC_LFC3_LF_CLIN_SHIFT                          0

/***************************************************************************
 *EQ_CWC_LFC4 - CWC 4th tap phase/freq loop filter control
 ***************************************************************************/
/* DS :: EQ_CWC_LFC4 :: LF_CINT [31:16] */
#define BCHP_DS_EQ_CWC_LFC4_LF_CINT_MASK                           0xffff0000
#define BCHP_DS_EQ_CWC_LFC4_LF_CINT_SHIFT                          16

/* DS :: EQ_CWC_LFC4 :: LF_CLIN [15:00] */
#define BCHP_DS_EQ_CWC_LFC4_LF_CLIN_MASK                           0x0000ffff
#define BCHP_DS_EQ_CWC_LFC4_LF_CLIN_SHIFT                          0

/***************************************************************************
 *EQ_AGC - Equalizer HUM-AGC Loop Control
 ***************************************************************************/
/* DS :: EQ_AGC :: reserved0 [31:24] */
#define BCHP_DS_EQ_AGC_reserved0_MASK                              0xff000000
#define BCHP_DS_EQ_AGC_reserved0_SHIFT                             24

/* DS :: EQ_AGC :: AGCOFFSET [23:16] */
#define BCHP_DS_EQ_AGC_AGCOFFSET_MASK                              0x00ff0000
#define BCHP_DS_EQ_AGC_AGCOFFSET_SHIFT                             16

/* DS :: EQ_AGC :: reserved1 [15:13] */
#define BCHP_DS_EQ_AGC_reserved1_MASK                              0x0000e000
#define BCHP_DS_EQ_AGC_reserved1_SHIFT                             13

/* DS :: EQ_AGC :: AGCKTYPE [12:12] */
#define BCHP_DS_EQ_AGC_AGCKTYPE_MASK                               0x00001000
#define BCHP_DS_EQ_AGC_AGCKTYPE_SHIFT                              12

/* DS :: EQ_AGC :: AGCILK [11:08] */
#define BCHP_DS_EQ_AGC_AGCILK_MASK                                 0x00000f00
#define BCHP_DS_EQ_AGC_AGCILK_SHIFT                                8

/* DS :: EQ_AGC :: AGCALK [07:04] */
#define BCHP_DS_EQ_AGC_AGCALK_MASK                                 0x000000f0
#define BCHP_DS_EQ_AGC_AGCALK_SHIFT                                4

/* DS :: EQ_AGC :: AGCPNRST [03:03] */
#define BCHP_DS_EQ_AGC_AGCPNRST_MASK                               0x00000008
#define BCHP_DS_EQ_AGC_AGCPNRST_SHIFT                              3

/* DS :: EQ_AGC :: AGCPNEN [02:02] */
#define BCHP_DS_EQ_AGC_AGCPNEN_MASK                                0x00000004
#define BCHP_DS_EQ_AGC_AGCPNEN_SHIFT                               2

/* DS :: EQ_AGC :: reserved2 [01:01] */
#define BCHP_DS_EQ_AGC_reserved2_MASK                              0x00000002
#define BCHP_DS_EQ_AGC_reserved2_SHIFT                             1

/* DS :: EQ_AGC :: AGCRST [00:00] */
#define BCHP_DS_EQ_AGC_AGCRST_MASK                                 0x00000001
#define BCHP_DS_EQ_AGC_AGCRST_SHIFT                                0

/***************************************************************************
 *EQ_AGCC - Equalizer HUM-AGC Loop Coefficients
 ***************************************************************************/
/* DS :: EQ_AGCC :: AGCLCOEFF [31:16] */
#define BCHP_DS_EQ_AGCC_AGCLCOEFF_MASK                             0xffff0000
#define BCHP_DS_EQ_AGCC_AGCLCOEFF_SHIFT                            16

/* DS :: EQ_AGCC :: AGCICOEFF [15:00] */
#define BCHP_DS_EQ_AGCC_AGCICOEFF_MASK                             0x0000ffff
#define BCHP_DS_EQ_AGCC_AGCICOEFF_SHIFT                            0

/***************************************************************************
 *EQ_AGCI - Equalizer HUM-AGC Loop Integrator
 ***************************************************************************/
/* DS :: EQ_AGCI :: reserved0 [31:30] */
#define BCHP_DS_EQ_AGCI_reserved0_MASK                             0xc0000000
#define BCHP_DS_EQ_AGCI_reserved0_SHIFT                            30

/* DS :: EQ_AGCI :: AGCI [29:00] */
#define BCHP_DS_EQ_AGCI_AGCI_MASK                                  0x3fffffff
#define BCHP_DS_EQ_AGCI_AGCI_SHIFT                                 0

/***************************************************************************
 *EQ_AGCPA - Equalizer HUM-AGC Loop Gain Accumulator
 ***************************************************************************/
/* DS :: EQ_AGCPA :: reserved0 [31:26] */
#define BCHP_DS_EQ_AGCPA_reserved0_MASK                            0xfc000000
#define BCHP_DS_EQ_AGCPA_reserved0_SHIFT                           26

/* DS :: EQ_AGCPA :: AGCPA [25:00] */
#define BCHP_DS_EQ_AGCPA_AGCPA_MASK                                0x03ffffff
#define BCHP_DS_EQ_AGCPA_AGCPA_SHIFT                               0

/***************************************************************************
 *EQ_AGCFO - Equalizer HUM-AGC Loop Filter Output
 ***************************************************************************/
/* DS :: EQ_AGCFO :: reserved0 [31:26] */
#define BCHP_DS_EQ_AGCFO_reserved0_MASK                            0xfc000000
#define BCHP_DS_EQ_AGCFO_reserved0_SHIFT                           26

/* DS :: EQ_AGCFO :: AGCFO [25:00] */
#define BCHP_DS_EQ_AGCFO_AGCFO_MASK                                0x03ffffff
#define BCHP_DS_EQ_AGCFO_AGCFO_SHIFT                               0

/***************************************************************************
 *EQ_FN - Equalizer HUM-AGC FN Modulus Control Register
 ***************************************************************************/
/* DS :: EQ_FN :: reserved0 [31:31] */
#define BCHP_DS_EQ_FN_reserved0_MASK                               0x80000000
#define BCHP_DS_EQ_FN_reserved0_SHIFT                              31

/* DS :: EQ_FN :: FNSCALER [30:28] */
#define BCHP_DS_EQ_FN_FNSCALER_MASK                                0x70000000
#define BCHP_DS_EQ_FN_FNSCALER_SHIFT                               28

/* DS :: EQ_FN :: reserved1 [27:16] */
#define BCHP_DS_EQ_FN_reserved1_MASK                               0x0fff0000
#define BCHP_DS_EQ_FN_reserved1_SHIFT                              16

/* DS :: EQ_FN :: FNMOD [15:00] */
#define BCHP_DS_EQ_FN_FNMOD_MASK                                   0x0000ffff
#define BCHP_DS_EQ_FN_FNMOD_SHIFT                                  0

/***************************************************************************
 *EQ_POWER - Equalizer Input Power Estimator Register
 ***************************************************************************/
/* DS :: EQ_POWER :: EQPOW [31:08] */
#define BCHP_DS_EQ_POWER_EQPOW_MASK                                0xffffff00
#define BCHP_DS_EQ_POWER_EQPOW_SHIFT                               8

/* DS :: EQ_POWER :: reserved0 [07:04] */
#define BCHP_DS_EQ_POWER_reserved0_MASK                            0x000000f0
#define BCHP_DS_EQ_POWER_reserved0_SHIFT                           4

/* DS :: EQ_POWER :: EQPOWCOEF [03:01] */
#define BCHP_DS_EQ_POWER_EQPOWCOEF_MASK                            0x0000000e
#define BCHP_DS_EQ_POWER_EQPOWCOEF_SHIFT                           1

/* DS :: EQ_POWER :: RESET [00:00] */
#define BCHP_DS_EQ_POWER_RESET_MASK                                0x00000001
#define BCHP_DS_EQ_POWER_RESET_SHIFT                               0

/***************************************************************************
 *EQ_FFEU0 - FFE Coefficient Register 0 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU0 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU0_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU0_IMSB_SHIFT                                16

/* DS :: EQ_FFEU0 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU0_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU0_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL0 - FFE Coefficient Register 0 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL0 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL0_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL0_ILSB_SHIFT                                24

/* DS :: EQ_FFEL0 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL0_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL0_QLSB_SHIFT                                16

/* DS :: EQ_FFEL0 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL0_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL0_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU1 - FFE Coefficient Register 1 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU1 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU1_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU1_IMSB_SHIFT                                16

/* DS :: EQ_FFEU1 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU1_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU1_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL1 - FFE Coefficient Register 1 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL1 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL1_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL1_ILSB_SHIFT                                24

/* DS :: EQ_FFEL1 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL1_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL1_QLSB_SHIFT                                16

/* DS :: EQ_FFEL1 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL1_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL1_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU2 - FFE Coefficient Register 2 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU2 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU2_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU2_IMSB_SHIFT                                16

/* DS :: EQ_FFEU2 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU2_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU2_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL2 - FFE Coefficient Register 2 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL2 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL2_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL2_ILSB_SHIFT                                24

/* DS :: EQ_FFEL2 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL2_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL2_QLSB_SHIFT                                16

/* DS :: EQ_FFEL2 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL2_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL2_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU3 - FFE Coefficient Register 3 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU3 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU3_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU3_IMSB_SHIFT                                16

/* DS :: EQ_FFEU3 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU3_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU3_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL3 - FFE Coefficient Register 3 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL3 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL3_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL3_ILSB_SHIFT                                24

/* DS :: EQ_FFEL3 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL3_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL3_QLSB_SHIFT                                16

/* DS :: EQ_FFEL3 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL3_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL3_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU4 - FFE Coefficient Register 4 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU4 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU4_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU4_IMSB_SHIFT                                16

/* DS :: EQ_FFEU4 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU4_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU4_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL4 - FFE Coefficient Register 4 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL4 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL4_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL4_ILSB_SHIFT                                24

/* DS :: EQ_FFEL4 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL4_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL4_QLSB_SHIFT                                16

/* DS :: EQ_FFEL4 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL4_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL4_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU5 - FFE Coefficient Register 5 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU5 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU5_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU5_IMSB_SHIFT                                16

/* DS :: EQ_FFEU5 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU5_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU5_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL5 - FFE Coefficient Register 5 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL5 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL5_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL5_ILSB_SHIFT                                24

/* DS :: EQ_FFEL5 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL5_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL5_QLSB_SHIFT                                16

/* DS :: EQ_FFEL5 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL5_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL5_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU6 - FFE Coefficient Register 6 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU6 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU6_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU6_IMSB_SHIFT                                16

/* DS :: EQ_FFEU6 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU6_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU6_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL6 - FFE Coefficient Register 6 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL6 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL6_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL6_ILSB_SHIFT                                24

/* DS :: EQ_FFEL6 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL6_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL6_QLSB_SHIFT                                16

/* DS :: EQ_FFEL6 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL6_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL6_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU7 - FFE Coefficient Register 7 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU7 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU7_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU7_IMSB_SHIFT                                16

/* DS :: EQ_FFEU7 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU7_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU7_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL7 - FFE Coefficient Register 7 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL7 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL7_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL7_ILSB_SHIFT                                24

/* DS :: EQ_FFEL7 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL7_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL7_QLSB_SHIFT                                16

/* DS :: EQ_FFEL7 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL7_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL7_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU8 - FFE Coefficient Register 8 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU8 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU8_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU8_IMSB_SHIFT                                16

/* DS :: EQ_FFEU8 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU8_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU8_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL8 - FFE Coefficient Register 8 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL8 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL8_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL8_ILSB_SHIFT                                24

/* DS :: EQ_FFEL8 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL8_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL8_QLSB_SHIFT                                16

/* DS :: EQ_FFEL8 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL8_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL8_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU9 - FFE Coefficient Register 9 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU9 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU9_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_FFEU9_IMSB_SHIFT                                16

/* DS :: EQ_FFEU9 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU9_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_FFEU9_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_FFEL9 - FFE Coefficient Register 9 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL9 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL9_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_FFEL9_ILSB_SHIFT                                24

/* DS :: EQ_FFEL9 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL9_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_FFEL9_QLSB_SHIFT                                16

/* DS :: EQ_FFEL9 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL9_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_FFEL9_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_FFEU10 - FFE Coefficient Register 10 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU10 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU10_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU10_IMSB_SHIFT                               16

/* DS :: EQ_FFEU10 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU10_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU10_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL10 - FFE Coefficient Register 10 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL10 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL10_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL10_ILSB_SHIFT                               24

/* DS :: EQ_FFEL10 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL10_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL10_QLSB_SHIFT                               16

/* DS :: EQ_FFEL10 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL10_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL10_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU11 - FFE Coefficient Register 11 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU11 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU11_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU11_IMSB_SHIFT                               16

/* DS :: EQ_FFEU11 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU11_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU11_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL11 - FFE Coefficient Register 11 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL11 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL11_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL11_ILSB_SHIFT                               24

/* DS :: EQ_FFEL11 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL11_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL11_QLSB_SHIFT                               16

/* DS :: EQ_FFEL11 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL11_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL11_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU12 - FFE Coefficient Register 12 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU12 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU12_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU12_IMSB_SHIFT                               16

/* DS :: EQ_FFEU12 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU12_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU12_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL12 - FFE Coefficient Register 12 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL12 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL12_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL12_ILSB_SHIFT                               24

/* DS :: EQ_FFEL12 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL12_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL12_QLSB_SHIFT                               16

/* DS :: EQ_FFEL12 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL12_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL12_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU13 - FFE Coefficient Register 13 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU13 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU13_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU13_IMSB_SHIFT                               16

/* DS :: EQ_FFEU13 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU13_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU13_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL13 - FFE Coefficient Register 13 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL13 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL13_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL13_ILSB_SHIFT                               24

/* DS :: EQ_FFEL13 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL13_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL13_QLSB_SHIFT                               16

/* DS :: EQ_FFEL13 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL13_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL13_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU14 - FFE Coefficient Register 14 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU14 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU14_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU14_IMSB_SHIFT                               16

/* DS :: EQ_FFEU14 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU14_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU14_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL14 - FFE Coefficient Register 14 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL14 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL14_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL14_ILSB_SHIFT                               24

/* DS :: EQ_FFEL14 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL14_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL14_QLSB_SHIFT                               16

/* DS :: EQ_FFEL14 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL14_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL14_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU15 - FFE Coefficient Register 15 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU15 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU15_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU15_IMSB_SHIFT                               16

/* DS :: EQ_FFEU15 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU15_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU15_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL15 - FFE Coefficient Register 15 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL15 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL15_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL15_ILSB_SHIFT                               24

/* DS :: EQ_FFEL15 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL15_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL15_QLSB_SHIFT                               16

/* DS :: EQ_FFEL15 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL15_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL15_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU16 - FFE Coefficient Register 16 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU16 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU16_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU16_IMSB_SHIFT                               16

/* DS :: EQ_FFEU16 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU16_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU16_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL16 - FFE Coefficient Register 16 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL16 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL16_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL16_ILSB_SHIFT                               24

/* DS :: EQ_FFEL16 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL16_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL16_QLSB_SHIFT                               16

/* DS :: EQ_FFEL16 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL16_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL16_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU17 - FFE Coefficient Register 17 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU17 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU17_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU17_IMSB_SHIFT                               16

/* DS :: EQ_FFEU17 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU17_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU17_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL17 - FFE Coefficient Register 17 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL17 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL17_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL17_ILSB_SHIFT                               24

/* DS :: EQ_FFEL17 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL17_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL17_QLSB_SHIFT                               16

/* DS :: EQ_FFEL17 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL17_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL17_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU18 - FFE Coefficient Register 18 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU18 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU18_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU18_IMSB_SHIFT                               16

/* DS :: EQ_FFEU18 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU18_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU18_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL18 - FFE Coefficient Register 18 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL18 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL18_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL18_ILSB_SHIFT                               24

/* DS :: EQ_FFEL18 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL18_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL18_QLSB_SHIFT                               16

/* DS :: EQ_FFEL18 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL18_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL18_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU19 - FFE Coefficient Register 19 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU19 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU19_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU19_IMSB_SHIFT                               16

/* DS :: EQ_FFEU19 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU19_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU19_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL19 - FFE Coefficient Register 19 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL19 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL19_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL19_ILSB_SHIFT                               24

/* DS :: EQ_FFEL19 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL19_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL19_QLSB_SHIFT                               16

/* DS :: EQ_FFEL19 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL19_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL19_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU20 - FFE Coefficient Register 20 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU20 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU20_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU20_IMSB_SHIFT                               16

/* DS :: EQ_FFEU20 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU20_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU20_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL20 - FFE Coefficient Register 20 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL20 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL20_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL20_ILSB_SHIFT                               24

/* DS :: EQ_FFEL20 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL20_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL20_QLSB_SHIFT                               16

/* DS :: EQ_FFEL20 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL20_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL20_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU21 - FFE Coefficient Register 21 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU21 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU21_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU21_IMSB_SHIFT                               16

/* DS :: EQ_FFEU21 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU21_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU21_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL21 - FFE Coefficient Register 21 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL21 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL21_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL21_ILSB_SHIFT                               24

/* DS :: EQ_FFEL21 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL21_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL21_QLSB_SHIFT                               16

/* DS :: EQ_FFEL21 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL21_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL21_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU22 - FFE Coefficient Register 22 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU22 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU22_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU22_IMSB_SHIFT                               16

/* DS :: EQ_FFEU22 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU22_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU22_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL22 - FFE Coefficient Register 22 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL22 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL22_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL22_ILSB_SHIFT                               24

/* DS :: EQ_FFEL22 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL22_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL22_QLSB_SHIFT                               16

/* DS :: EQ_FFEL22 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL22_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL22_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU23 - FFE Coefficient Register 23 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU23 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU23_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU23_IMSB_SHIFT                               16

/* DS :: EQ_FFEU23 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU23_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU23_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL23 - FFE Coefficient Register 23 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL23 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL23_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL23_ILSB_SHIFT                               24

/* DS :: EQ_FFEL23 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL23_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL23_QLSB_SHIFT                               16

/* DS :: EQ_FFEL23 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL23_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL23_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU24 - FFE Coefficient Register 24 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU24 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU24_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU24_IMSB_SHIFT                               16

/* DS :: EQ_FFEU24 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU24_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU24_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL24 - FFE Coefficient Register 24 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL24 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL24_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL24_ILSB_SHIFT                               24

/* DS :: EQ_FFEL24 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL24_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL24_QLSB_SHIFT                               16

/* DS :: EQ_FFEL24 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL24_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL24_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU25 - FFE Coefficient Register 25 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU25 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU25_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU25_IMSB_SHIFT                               16

/* DS :: EQ_FFEU25 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU25_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU25_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL25 - FFE Coefficient Register 25 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL25 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL25_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL25_ILSB_SHIFT                               24

/* DS :: EQ_FFEL25 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL25_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL25_QLSB_SHIFT                               16

/* DS :: EQ_FFEL25 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL25_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL25_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU26 - FFE Coefficient Register 26 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU26 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU26_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU26_IMSB_SHIFT                               16

/* DS :: EQ_FFEU26 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU26_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU26_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL26 - FFE Coefficient Register 26 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL26 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL26_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL26_ILSB_SHIFT                               24

/* DS :: EQ_FFEL26 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL26_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL26_QLSB_SHIFT                               16

/* DS :: EQ_FFEL26 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL26_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL26_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU27 - FFE Coefficient Register 27 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU27 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU27_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU27_IMSB_SHIFT                               16

/* DS :: EQ_FFEU27 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU27_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU27_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL27 - FFE Coefficient Register 27 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL27 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL27_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL27_ILSB_SHIFT                               24

/* DS :: EQ_FFEL27 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL27_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL27_QLSB_SHIFT                               16

/* DS :: EQ_FFEL27 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL27_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL27_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU28 - FFE Coefficient Register 28 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU28 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU28_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU28_IMSB_SHIFT                               16

/* DS :: EQ_FFEU28 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU28_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU28_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL28 - FFE Coefficient Register 28 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL28 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL28_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL28_ILSB_SHIFT                               24

/* DS :: EQ_FFEL28 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL28_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL28_QLSB_SHIFT                               16

/* DS :: EQ_FFEL28 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL28_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL28_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU29 - FFE Coefficient Register 29 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU29 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU29_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU29_IMSB_SHIFT                               16

/* DS :: EQ_FFEU29 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU29_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU29_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL29 - FFE Coefficient Register 29 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL29 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL29_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL29_ILSB_SHIFT                               24

/* DS :: EQ_FFEL29 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL29_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL29_QLSB_SHIFT                               16

/* DS :: EQ_FFEL29 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL29_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL29_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU30 - FFE Coefficient Register 30 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU30 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU30_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU30_IMSB_SHIFT                               16

/* DS :: EQ_FFEU30 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU30_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU30_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL30 - FFE Coefficient Register 30 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL30 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL30_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL30_ILSB_SHIFT                               24

/* DS :: EQ_FFEL30 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL30_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL30_QLSB_SHIFT                               16

/* DS :: EQ_FFEL30 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL30_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL30_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU31 - FFE Coefficient Register 31 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU31 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU31_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU31_IMSB_SHIFT                               16

/* DS :: EQ_FFEU31 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU31_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU31_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL31 - FFE Coefficient Register 31 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL31 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL31_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL31_ILSB_SHIFT                               24

/* DS :: EQ_FFEL31 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL31_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL31_QLSB_SHIFT                               16

/* DS :: EQ_FFEL31 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL31_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL31_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU32 - FFE Coefficient Register 32 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU32 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU32_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU32_IMSB_SHIFT                               16

/* DS :: EQ_FFEU32 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU32_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU32_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL32 - FFE Coefficient Register 32 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL32 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL32_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL32_ILSB_SHIFT                               24

/* DS :: EQ_FFEL32 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL32_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL32_QLSB_SHIFT                               16

/* DS :: EQ_FFEL32 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL32_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL32_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU33 - FFE Coefficient Register 33 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU33 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU33_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU33_IMSB_SHIFT                               16

/* DS :: EQ_FFEU33 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU33_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU33_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL33 - FFE Coefficient Register 33 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL33 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL33_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL33_ILSB_SHIFT                               24

/* DS :: EQ_FFEL33 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL33_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL33_QLSB_SHIFT                               16

/* DS :: EQ_FFEL33 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL33_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL33_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU34 - FFE Coefficient Register 34 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU34 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU34_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU34_IMSB_SHIFT                               16

/* DS :: EQ_FFEU34 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU34_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU34_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL34 - FFE Coefficient Register 34 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL34 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL34_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL34_ILSB_SHIFT                               24

/* DS :: EQ_FFEL34 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL34_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL34_QLSB_SHIFT                               16

/* DS :: EQ_FFEL34 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL34_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL34_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_FFEU35 - FFE Coefficient Register 35 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEU35 :: IMSB [31:16] */
#define BCHP_DS_EQ_FFEU35_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_FFEU35_IMSB_SHIFT                               16

/* DS :: EQ_FFEU35 :: QMSB [15:00] */
#define BCHP_DS_EQ_FFEU35_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_FFEU35_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_FFEL35 - FFE Coefficient Register 35 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_FFEL35 :: ILSB [31:24] */
#define BCHP_DS_EQ_FFEL35_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_FFEL35_ILSB_SHIFT                               24

/* DS :: EQ_FFEL35 :: QLSB [23:16] */
#define BCHP_DS_EQ_FFEL35_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_FFEL35_QLSB_SHIFT                               16

/* DS :: EQ_FFEL35 :: reserved0 [15:00] */
#define BCHP_DS_EQ_FFEL35_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_FFEL35_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU0 - DFE Coefficient Register 0 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU0 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU0_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU0_IMSB_SHIFT                                16

/* DS :: EQ_DFEU0 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU0_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU0_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL0 - DFE Coefficient Register 0 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL0 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL0_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL0_ILSB_SHIFT                                24

/* DS :: EQ_DFEL0 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL0_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL0_QLSB_SHIFT                                16

/* DS :: EQ_DFEL0 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL0_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL0_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU1 - DFE Coefficient Register 1 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU1 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU1_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU1_IMSB_SHIFT                                16

/* DS :: EQ_DFEU1 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU1_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU1_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL1 - DFE Coefficient Register 1 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL1 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL1_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL1_ILSB_SHIFT                                24

/* DS :: EQ_DFEL1 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL1_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL1_QLSB_SHIFT                                16

/* DS :: EQ_DFEL1 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL1_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL1_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU2 - DFE Coefficient Register 2 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU2 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU2_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU2_IMSB_SHIFT                                16

/* DS :: EQ_DFEU2 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU2_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU2_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL2 - DFE Coefficient Register 2 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL2 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL2_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL2_ILSB_SHIFT                                24

/* DS :: EQ_DFEL2 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL2_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL2_QLSB_SHIFT                                16

/* DS :: EQ_DFEL2 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL2_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL2_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU3 - DFE Coefficient Register 3 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU3 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU3_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU3_IMSB_SHIFT                                16

/* DS :: EQ_DFEU3 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU3_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU3_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL3 - DFE Coefficient Register 3 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL3 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL3_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL3_ILSB_SHIFT                                24

/* DS :: EQ_DFEL3 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL3_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL3_QLSB_SHIFT                                16

/* DS :: EQ_DFEL3 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL3_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL3_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU4 - DFE Coefficient Register 4 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU4 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU4_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU4_IMSB_SHIFT                                16

/* DS :: EQ_DFEU4 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU4_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU4_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL4 - DFE Coefficient Register 4 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL4 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL4_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL4_ILSB_SHIFT                                24

/* DS :: EQ_DFEL4 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL4_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL4_QLSB_SHIFT                                16

/* DS :: EQ_DFEL4 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL4_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL4_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU5 - DFE Coefficient Register 5 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU5 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU5_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU5_IMSB_SHIFT                                16

/* DS :: EQ_DFEU5 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU5_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU5_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL5 - DFE Coefficient Register 5 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL5 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL5_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL5_ILSB_SHIFT                                24

/* DS :: EQ_DFEL5 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL5_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL5_QLSB_SHIFT                                16

/* DS :: EQ_DFEL5 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL5_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL5_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU6 - DFE Coefficient Register 6 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU6 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU6_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU6_IMSB_SHIFT                                16

/* DS :: EQ_DFEU6 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU6_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU6_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL6 - DFE Coefficient Register 6 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL6 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL6_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL6_ILSB_SHIFT                                24

/* DS :: EQ_DFEL6 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL6_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL6_QLSB_SHIFT                                16

/* DS :: EQ_DFEL6 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL6_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL6_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU7 - DFE Coefficient Register 7 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU7 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU7_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU7_IMSB_SHIFT                                16

/* DS :: EQ_DFEU7 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU7_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU7_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL7 - DFE Coefficient Register 7 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL7 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL7_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL7_ILSB_SHIFT                                24

/* DS :: EQ_DFEL7 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL7_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL7_QLSB_SHIFT                                16

/* DS :: EQ_DFEL7 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL7_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL7_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU8 - DFE Coefficient Register 8 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU8 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU8_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU8_IMSB_SHIFT                                16

/* DS :: EQ_DFEU8 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU8_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU8_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL8 - DFE Coefficient Register 8 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL8 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL8_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL8_ILSB_SHIFT                                24

/* DS :: EQ_DFEL8 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL8_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL8_QLSB_SHIFT                                16

/* DS :: EQ_DFEL8 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL8_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL8_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU9 - DFE Coefficient Register 9 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU9 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU9_IMSB_MASK                                 0xffff0000
#define BCHP_DS_EQ_DFEU9_IMSB_SHIFT                                16

/* DS :: EQ_DFEU9 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU9_QMSB_MASK                                 0x0000ffff
#define BCHP_DS_EQ_DFEU9_QMSB_SHIFT                                0

/***************************************************************************
 *EQ_DFEL9 - DFE Coefficient Register 9 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL9 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL9_ILSB_MASK                                 0xff000000
#define BCHP_DS_EQ_DFEL9_ILSB_SHIFT                                24

/* DS :: EQ_DFEL9 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL9_QLSB_MASK                                 0x00ff0000
#define BCHP_DS_EQ_DFEL9_QLSB_SHIFT                                16

/* DS :: EQ_DFEL9 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL9_reserved0_MASK                            0x0000ffff
#define BCHP_DS_EQ_DFEL9_reserved0_SHIFT                           0

/***************************************************************************
 *EQ_DFEU10 - DFE Coefficient Register 10 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU10 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU10_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU10_IMSB_SHIFT                               16

/* DS :: EQ_DFEU10 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU10_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU10_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL10 - DFE Coefficient Register 10 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL10 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL10_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL10_ILSB_SHIFT                               24

/* DS :: EQ_DFEL10 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL10_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL10_QLSB_SHIFT                               16

/* DS :: EQ_DFEL10 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL10_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL10_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU11 - DFE Coefficient Register 11 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU11 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU11_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU11_IMSB_SHIFT                               16

/* DS :: EQ_DFEU11 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU11_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU11_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL11 - DFE Coefficient Register 11 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL11 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL11_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL11_ILSB_SHIFT                               24

/* DS :: EQ_DFEL11 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL11_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL11_QLSB_SHIFT                               16

/* DS :: EQ_DFEL11 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL11_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL11_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU12 - DFE Coefficient Register 12 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU12 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU12_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU12_IMSB_SHIFT                               16

/* DS :: EQ_DFEU12 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU12_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU12_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL12 - DFE Coefficient Register 12 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL12 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL12_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL12_ILSB_SHIFT                               24

/* DS :: EQ_DFEL12 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL12_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL12_QLSB_SHIFT                               16

/* DS :: EQ_DFEL12 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL12_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL12_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU13 - DFE Coefficient Register 13 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU13 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU13_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU13_IMSB_SHIFT                               16

/* DS :: EQ_DFEU13 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU13_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU13_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL13 - DFE Coefficient Register 13 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL13 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL13_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL13_ILSB_SHIFT                               24

/* DS :: EQ_DFEL13 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL13_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL13_QLSB_SHIFT                               16

/* DS :: EQ_DFEL13 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL13_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL13_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU14 - DFE Coefficient Register 14 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU14 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU14_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU14_IMSB_SHIFT                               16

/* DS :: EQ_DFEU14 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU14_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU14_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL14 - DFE Coefficient Register 14 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL14 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL14_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL14_ILSB_SHIFT                               24

/* DS :: EQ_DFEL14 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL14_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL14_QLSB_SHIFT                               16

/* DS :: EQ_DFEL14 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL14_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL14_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU15 - DFE Coefficient Register 15 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU15 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU15_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU15_IMSB_SHIFT                               16

/* DS :: EQ_DFEU15 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU15_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU15_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL15 - DFE Coefficient Register 15 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL15 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL15_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL15_ILSB_SHIFT                               24

/* DS :: EQ_DFEL15 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL15_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL15_QLSB_SHIFT                               16

/* DS :: EQ_DFEL15 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL15_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL15_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU16 - DFE Coefficient Register 16 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU16 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU16_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU16_IMSB_SHIFT                               16

/* DS :: EQ_DFEU16 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU16_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU16_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL16 - DFE Coefficient Register 16 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL16 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL16_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL16_ILSB_SHIFT                               24

/* DS :: EQ_DFEL16 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL16_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL16_QLSB_SHIFT                               16

/* DS :: EQ_DFEL16 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL16_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL16_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU17 - DFE Coefficient Register 17 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU17 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU17_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU17_IMSB_SHIFT                               16

/* DS :: EQ_DFEU17 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU17_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU17_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL17 - DFE Coefficient Register 17 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL17 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL17_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL17_ILSB_SHIFT                               24

/* DS :: EQ_DFEL17 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL17_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL17_QLSB_SHIFT                               16

/* DS :: EQ_DFEL17 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL17_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL17_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU18 - DFE Coefficient Register 18 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU18 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU18_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU18_IMSB_SHIFT                               16

/* DS :: EQ_DFEU18 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU18_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU18_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL18 - DFE Coefficient Register 18 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL18 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL18_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL18_ILSB_SHIFT                               24

/* DS :: EQ_DFEL18 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL18_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL18_QLSB_SHIFT                               16

/* DS :: EQ_DFEL18 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL18_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL18_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU19 - DFE Coefficient Register 19 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU19 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU19_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU19_IMSB_SHIFT                               16

/* DS :: EQ_DFEU19 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU19_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU19_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL19 - DFE Coefficient Register 19 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL19 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL19_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL19_ILSB_SHIFT                               24

/* DS :: EQ_DFEL19 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL19_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL19_QLSB_SHIFT                               16

/* DS :: EQ_DFEL19 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL19_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL19_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU20 - DFE Coefficient Register 20 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU20 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU20_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU20_IMSB_SHIFT                               16

/* DS :: EQ_DFEU20 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU20_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU20_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL20 - DFE Coefficient Register 20 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL20 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL20_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL20_ILSB_SHIFT                               24

/* DS :: EQ_DFEL20 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL20_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL20_QLSB_SHIFT                               16

/* DS :: EQ_DFEL20 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL20_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL20_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU21 - DFE Coefficient Register 21 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU21 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU21_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU21_IMSB_SHIFT                               16

/* DS :: EQ_DFEU21 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU21_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU21_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL21 - DFE Coefficient Register 21 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL21 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL21_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL21_ILSB_SHIFT                               24

/* DS :: EQ_DFEL21 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL21_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL21_QLSB_SHIFT                               16

/* DS :: EQ_DFEL21 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL21_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL21_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU22 - DFE Coefficient Register 22 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU22 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU22_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU22_IMSB_SHIFT                               16

/* DS :: EQ_DFEU22 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU22_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU22_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL22 - DFE Coefficient Register 22 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL22 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL22_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL22_ILSB_SHIFT                               24

/* DS :: EQ_DFEL22 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL22_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL22_QLSB_SHIFT                               16

/* DS :: EQ_DFEL22 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL22_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL22_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU23 - DFE Coefficient Register 23 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU23 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU23_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU23_IMSB_SHIFT                               16

/* DS :: EQ_DFEU23 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU23_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU23_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL23 - DFE Coefficient Register 23 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL23 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL23_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL23_ILSB_SHIFT                               24

/* DS :: EQ_DFEL23 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL23_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL23_QLSB_SHIFT                               16

/* DS :: EQ_DFEL23 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL23_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL23_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU24 - DFE Coefficient Register 24 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU24 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU24_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU24_IMSB_SHIFT                               16

/* DS :: EQ_DFEU24 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU24_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU24_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL24 - DFE Coefficient Register 24 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL24 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL24_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL24_ILSB_SHIFT                               24

/* DS :: EQ_DFEL24 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL24_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL24_QLSB_SHIFT                               16

/* DS :: EQ_DFEL24 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL24_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL24_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU25 - DFE Coefficient Register 25 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU25 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU25_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU25_IMSB_SHIFT                               16

/* DS :: EQ_DFEU25 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU25_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU25_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL25 - DFE Coefficient Register 25 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL25 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL25_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL25_ILSB_SHIFT                               24

/* DS :: EQ_DFEL25 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL25_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL25_QLSB_SHIFT                               16

/* DS :: EQ_DFEL25 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL25_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL25_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU26 - DFE Coefficient Register 26 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU26 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU26_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU26_IMSB_SHIFT                               16

/* DS :: EQ_DFEU26 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU26_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU26_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL26 - DFE Coefficient Register 26 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL26 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL26_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL26_ILSB_SHIFT                               24

/* DS :: EQ_DFEL26 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL26_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL26_QLSB_SHIFT                               16

/* DS :: EQ_DFEL26 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL26_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL26_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU27 - DFE Coefficient Register 27 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU27 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU27_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU27_IMSB_SHIFT                               16

/* DS :: EQ_DFEU27 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU27_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU27_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL27 - DFE Coefficient Register 27 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL27 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL27_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL27_ILSB_SHIFT                               24

/* DS :: EQ_DFEL27 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL27_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL27_QLSB_SHIFT                               16

/* DS :: EQ_DFEL27 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL27_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL27_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU28 - DFE Coefficient Register 28 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU28 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU28_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU28_IMSB_SHIFT                               16

/* DS :: EQ_DFEU28 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU28_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU28_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL28 - DFE Coefficient Register 28 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL28 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL28_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL28_ILSB_SHIFT                               24

/* DS :: EQ_DFEL28 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL28_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL28_QLSB_SHIFT                               16

/* DS :: EQ_DFEL28 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL28_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL28_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU29 - DFE Coefficient Register 29 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU29 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU29_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU29_IMSB_SHIFT                               16

/* DS :: EQ_DFEU29 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU29_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU29_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL29 - DFE Coefficient Register 29 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL29 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL29_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL29_ILSB_SHIFT                               24

/* DS :: EQ_DFEL29 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL29_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL29_QLSB_SHIFT                               16

/* DS :: EQ_DFEL29 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL29_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL29_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU30 - DFE Coefficient Register 30 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU30 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU30_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU30_IMSB_SHIFT                               16

/* DS :: EQ_DFEU30 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU30_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU30_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL30 - DFE Coefficient Register 30 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL30 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL30_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL30_ILSB_SHIFT                               24

/* DS :: EQ_DFEL30 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL30_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL30_QLSB_SHIFT                               16

/* DS :: EQ_DFEL30 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL30_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL30_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU31 - DFE Coefficient Register 31 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU31 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU31_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU31_IMSB_SHIFT                               16

/* DS :: EQ_DFEU31 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU31_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU31_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL31 - DFE Coefficient Register 31 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL31 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL31_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL31_ILSB_SHIFT                               24

/* DS :: EQ_DFEL31 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL31_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL31_QLSB_SHIFT                               16

/* DS :: EQ_DFEL31 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL31_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL31_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU32 - DFE Coefficient Register 32 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU32 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU32_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU32_IMSB_SHIFT                               16

/* DS :: EQ_DFEU32 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU32_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU32_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL32 - DFE Coefficient Register 32 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL32 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL32_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL32_ILSB_SHIFT                               24

/* DS :: EQ_DFEL32 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL32_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL32_QLSB_SHIFT                               16

/* DS :: EQ_DFEL32 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL32_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL32_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU33 - DFE Coefficient Register 33 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU33 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU33_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU33_IMSB_SHIFT                               16

/* DS :: EQ_DFEU33 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU33_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU33_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL33 - DFE Coefficient Register 33 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL33 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL33_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL33_ILSB_SHIFT                               24

/* DS :: EQ_DFEL33 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL33_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL33_QLSB_SHIFT                               16

/* DS :: EQ_DFEL33 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL33_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL33_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU34 - DFE Coefficient Register 34 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU34 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU34_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU34_IMSB_SHIFT                               16

/* DS :: EQ_DFEU34 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU34_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU34_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL34 - DFE Coefficient Register 34 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL34 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL34_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL34_ILSB_SHIFT                               24

/* DS :: EQ_DFEL34 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL34_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL34_QLSB_SHIFT                               16

/* DS :: EQ_DFEL34 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL34_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL34_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_DFEU35 - DFE Coefficient Register 35 (Upper 16 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEU35 :: IMSB [31:16] */
#define BCHP_DS_EQ_DFEU35_IMSB_MASK                                0xffff0000
#define BCHP_DS_EQ_DFEU35_IMSB_SHIFT                               16

/* DS :: EQ_DFEU35 :: QMSB [15:00] */
#define BCHP_DS_EQ_DFEU35_QMSB_MASK                                0x0000ffff
#define BCHP_DS_EQ_DFEU35_QMSB_SHIFT                               0

/***************************************************************************
 *EQ_DFEL35 - DFE Coefficient Register 35 (Lower 8 bits I/Q)
 ***************************************************************************/
/* DS :: EQ_DFEL35 :: ILSB [31:24] */
#define BCHP_DS_EQ_DFEL35_ILSB_MASK                                0xff000000
#define BCHP_DS_EQ_DFEL35_ILSB_SHIFT                               24

/* DS :: EQ_DFEL35 :: QLSB [23:16] */
#define BCHP_DS_EQ_DFEL35_QLSB_MASK                                0x00ff0000
#define BCHP_DS_EQ_DFEL35_QLSB_SHIFT                               16

/* DS :: EQ_DFEL35 :: reserved0 [15:00] */
#define BCHP_DS_EQ_DFEL35_reserved0_MASK                           0x0000ffff
#define BCHP_DS_EQ_DFEL35_reserved0_SHIFT                          0

/***************************************************************************
 *EQ_CWC_INT1 - CWC Tap 1 Phase/Frequency Loop Integrator Register
 ***************************************************************************/
/* DS :: EQ_CWC_INT1 :: CWC_INT [31:00] */
#define BCHP_DS_EQ_CWC_INT1_CWC_INT_MASK                           0xffffffff
#define BCHP_DS_EQ_CWC_INT1_CWC_INT_SHIFT                          0

/***************************************************************************
 *EQ_CWC_INT2 - CWC Tap 2 Phase/Frequency Loop Integrator Register
 ***************************************************************************/
/* DS :: EQ_CWC_INT2 :: CWC_INT [31:00] */
#define BCHP_DS_EQ_CWC_INT2_CWC_INT_MASK                           0xffffffff
#define BCHP_DS_EQ_CWC_INT2_CWC_INT_SHIFT                          0

/***************************************************************************
 *EQ_CWC_INT3 - CWC Tap 3 Phase/Frequency Loop Integrator Register
 ***************************************************************************/
/* DS :: EQ_CWC_INT3 :: CWC_INT [31:00] */
#define BCHP_DS_EQ_CWC_INT3_CWC_INT_MASK                           0xffffffff
#define BCHP_DS_EQ_CWC_INT3_CWC_INT_SHIFT                          0

/***************************************************************************
 *EQ_CWC_INT4 - CWC Tap 4 Phase/Frequency Loop Integrator Register
 ***************************************************************************/
/* DS :: EQ_CWC_INT4 :: CWC_INT [31:00] */
#define BCHP_DS_EQ_CWC_INT4_CWC_INT_MASK                           0xffffffff
#define BCHP_DS_EQ_CWC_INT4_CWC_INT_SHIFT                          0

/***************************************************************************
 *EQ_FCA_CTL - Fast Carrier Acquisition Control Register
 ***************************************************************************/
/* DS :: EQ_FCA_CTL :: reserved0 [31:16] */
#define BCHP_DS_EQ_FCA_CTL_reserved0_MASK                          0xffff0000
#define BCHP_DS_EQ_FCA_CTL_reserved0_SHIFT                         16

/* DS :: EQ_FCA_CTL :: reserved_for_eco1 [15:05] */
#define BCHP_DS_EQ_FCA_CTL_reserved_for_eco1_MASK                  0x0000ffe0
#define BCHP_DS_EQ_FCA_CTL_reserved_for_eco1_SHIFT                 5

/* DS :: EQ_FCA_CTL :: DEROT_FCW_INV [04:04] */
#define BCHP_DS_EQ_FCA_CTL_DEROT_FCW_INV_MASK                      0x00000010
#define BCHP_DS_EQ_FCA_CTL_DEROT_FCW_INV_SHIFT                     4

/* DS :: EQ_FCA_CTL :: DEROT_FCW_DIS [03:03] */
#define BCHP_DS_EQ_FCA_CTL_DEROT_FCW_DIS_MASK                      0x00000008
#define BCHP_DS_EQ_FCA_CTL_DEROT_FCW_DIS_SHIFT                     3

/* DS :: EQ_FCA_CTL :: POST_EQ_DATA_SEL [02:02] */
#define BCHP_DS_EQ_FCA_CTL_POST_EQ_DATA_SEL_MASK                   0x00000004
#define BCHP_DS_EQ_FCA_CTL_POST_EQ_DATA_SEL_SHIFT                  2

/* DS :: EQ_FCA_CTL :: FCA_START [01:01] */
#define BCHP_DS_EQ_FCA_CTL_FCA_START_MASK                          0x00000002
#define BCHP_DS_EQ_FCA_CTL_FCA_START_SHIFT                         1

/* DS :: EQ_FCA_CTL :: FCA_MODE [00:00] */
#define BCHP_DS_EQ_FCA_CTL_FCA_MODE_MASK                           0x00000001
#define BCHP_DS_EQ_FCA_CTL_FCA_MODE_SHIFT                          0

/***************************************************************************
 *EQ_CHSCN_CTL - CHSCN Control Register
 ***************************************************************************/
/* DS :: EQ_CHSCN_CTL :: reserved_for_eco0 [31:15] */
#define BCHP_DS_EQ_CHSCN_CTL_reserved_for_eco0_MASK                0xffff8000
#define BCHP_DS_EQ_CHSCN_CTL_reserved_for_eco0_SHIFT               15

/* DS :: EQ_CHSCN_CTL :: PKDET_DELAY [14:04] */
#define BCHP_DS_EQ_CHSCN_CTL_PKDET_DELAY_MASK                      0x00007ff0
#define BCHP_DS_EQ_CHSCN_CTL_PKDET_DELAY_SHIFT                     4

/* DS :: EQ_CHSCN_CTL :: reserved_for_eco1 [03:02] */
#define BCHP_DS_EQ_CHSCN_CTL_reserved_for_eco1_MASK                0x0000000c
#define BCHP_DS_EQ_CHSCN_CTL_reserved_for_eco1_SHIFT               2

/* DS :: EQ_CHSCN_CTL :: CHSCN_START [01:01] */
#define BCHP_DS_EQ_CHSCN_CTL_CHSCN_START_MASK                      0x00000002
#define BCHP_DS_EQ_CHSCN_CTL_CHSCN_START_SHIFT                     1

/* DS :: EQ_CHSCN_CTL :: CHSCN_MODE [00:00] */
#define BCHP_DS_EQ_CHSCN_CTL_CHSCN_MODE_MASK                       0x00000001
#define BCHP_DS_EQ_CHSCN_CTL_CHSCN_MODE_SHIFT                      0

/***************************************************************************
 *EQ_FFT_VAL - FCA Frequency Offset for Derotator Integrator Register
 ***************************************************************************/
/* DS :: EQ_FFT_VAL :: reserved0 [31:30] */
#define BCHP_DS_EQ_FFT_VAL_reserved0_MASK                          0xc0000000
#define BCHP_DS_EQ_FFT_VAL_reserved0_SHIFT                         30

/* DS :: EQ_FFT_VAL :: FFT_PK_VALUE [29:12] */
#define BCHP_DS_EQ_FFT_VAL_FFT_PK_VALUE_MASK                       0x3ffff000
#define BCHP_DS_EQ_FFT_VAL_FFT_PK_VALUE_SHIFT                      12

/* DS :: EQ_FFT_VAL :: FFT_INDEX [11:00] */
#define BCHP_DS_EQ_FFT_VAL_FFT_INDEX_MASK                          0x00000fff
#define BCHP_DS_EQ_FFT_VAL_FFT_INDEX_SHIFT                         0

#endif /* #ifndef BCHP_DS_H__ */

/* End of File */
