# Esercitazioni di Reti Logiche

Tenute da Raffaele Zippo, PhD
* raffaele.zippo@ing.unipi.it
* Ricevimento: lunedì 16.00-18.00 (orario valido per la durata del semestre)
* Necessario prenotarsi via email (evitare attese, impegni concomitanti). Se possibile, esporre il problema prima per email.
* Non li so compilare gli screenshot, allegare _sempre_ il file sorgente.

## Programma delle esercitazioni
Linguaggio Assembler
* Ambiente di sviluppo usato all'esame
* Scrivere e assemblare programmi
* Esecuzione e debugging
* Esercizi d'esame

Linguaggio Verilog
* Ambiente di sviluppo usato all'esame
* Descrivere e sintetizzare reti
* Simulazione e verifica tramite testbench
* Esercizi d'esame

# Ambiente Assembler

Vedere <b>Note Assembler.pdf</b>

* Architettura: x86, 32 bit
* Assemblatore: gcc
* Debugger: gdb
* Editor: VS Code

L'ambiente mostrato ed usato all'esame è basato su Windows 11 con una macchina virtuale Linux (WSL 2).
Per assemblare e debuggare si usano script PowerShell (pwsh).
Il relativo pacchetto di installazione si trova nella pagina del corso.

# Ambiente Verilog

Vedere <b>Note Verilog.pdf</b>

* Simulazioni tramite Icarus Verilog
* Verifica di waveform tramite GTK Wave o WaveTrace

L'ambiente mostrato ed usato all'esame è basato su Windows 10.
Il relativo pacchetto di installazione si trova nella pagina del corso (stesso per l'assembler).
