# 🧠 SRAM（Static Random Access Memory）

---

## 📘 概要

SRAM（Static RAM）は、**高速で揮発性のメモリ**として、SoC内部に組み込まれる主要なメモリ構成です。  
DRAMのようにリフレッシュを必要とせず、6T構成セルで安定した保持が可能です。

主な用途には、**キャッシュメモリ、レジスタファイル、ルックアップテーブル（LUT）**などがあり、論理プロセス内に直接レイアウト可能な「**組込みメモリ（embedded memory）**」として広く使われています。

---

## 🔧 セル構造：6T SRAMセル
 Q ——|      |—— Q_bar
     |      |
    P1     P2     ← PMOS
     |      |
      ——+——
         |
        N1
         |
        GND

※実際は2つのインバータが交差接続され、2つのアクセストランジスタが加わった**6T構成**

- **P1/P2**：ラッチ構成（正負論理ペア）  
- **N1/N2**：強制駆動、データ安定化  
- **アクセスFET**：読み書き時にワード線（WL）がHighになると選択  

---

## 📊 特性と設計観点

| 項目 | 内容 |
|------|------|
| 保持性 | 電源ON中はデータ保持（リフレッシュ不要） |
| 面積 | DRAMより大きい（6T構成＋アイソレーション） |
| 消費電力 | 書き込み時は比較的大きい、待機時は低消費 |
| レイアウト | シンメトリ、対称性重視（ばらつき対策） |
| スピード | 非常に高速（キャッシュレベル） |

---

## 🏭 組込みメモリとしての使い方

- SRAMマクロをPDKベースで呼び出し（例：sky130 → `sky130_sram_1kbyte_1rw1r_8x8`）
- OpenLaneなどで `black-box` の形で接続
- キャッシュ構成やアーキテクチャに応じて**階層的に配置**

---

## 🔁 他メモリとの比較（簡易）

| メモリ種別 | 高速性 | 容量 | 面積効率 | 不揮発性 | 組込み性 |
|------------|--------|------|----------|----------|-----------|
| SRAM       | ◎      | △    | △        | ×        | ◎         |
| DRAM       | ○      | ◎    | ◎        | ×        | △（外部） |
| Flash      | ×      | ◎    | ○        | ◎        | △         |

---

## 📚 関連知識・補足

- 6T以外にも**8T, 10T, 双ポートSRAM**などの変種がある  
- ノイズマージン、書き込みマージン、読み出し安定性（Read Stability）など、設計時に重要な電気特性あり  
- 過去のプロセスでは「1ビットに数μm²」、先端プロセスでは「0.04μm²以下」まで縮小  

---

## 🔗 関連章（参照）

- [基礎編 第2章](../chapter2_comb_logic/)：レジスタや記憶素子の論理構造  
- [基礎編 第4章](../chapter4_mos_characteristics/)：トランジスタ特性とばらつき  
- [応用編 第4章](../d_chapter4_layout_optimization/)：SRAMマクロ配置とDFM対応  

---

© 2025 Shinichi Samizo / MIT License
