行政院國家科學委員會專題研究計畫成果報告 
整合 FPGA 與系統晶片於電力系統狀態估測之應用及研製 
 
計劃編號:：NSC95-2221-E-006-452 
執行期間：95/08/01~96/07/31 
主持人：黃世杰  國立成功大學電機工程學系 
計劃參與人員：莊昇翰、王仁宏、郭建志  國立成功大學電機工程學系 
 
一、中文摘要 
在經濟持續成長與科技產業蓬勃發展下，整體社會之電
力需求與日俱增，而為確保生產事業單位製造研發具有科技
領先指標之相關產品，高可靠度與高品質之供電系統，更有
其高度迫切需要性。因此本計畫即建立一套電力網路之狀態
估測系統，期能有效監控匯流排系統，進而達成快速精確掌
握系統之各節點運轉狀態。然因狀態估測系統中需涵括若干
繁複矩陣運算，一般處理器實無法有效滿足高度運算性能之
即時環境，因此本計畫研發一套適用於高速電力系統狀態估
測工具，期能兼具研究及實務採行之參考價值。而拜賜於國
內積體電路產業之發展漸臻成熟完備，本研究應用場規劃邏
輯閘陣列(Field programmable gate array, FPGA)晶片協助演
算法效能之提升，同時導入可編程單晶片系統(System on a 
Programmable Chip, SoPC)之概念，完成 PCI 橋接電路與嵌
入式處理器之整合，以建構適用於 PCI 匯流排之狀態估測系
統。本計畫之研製架構並已經由電力系統運轉資料之模擬與
測試，審慎評估韌體架構計算效能，且由模擬數據及其執行
結果，應可證實本計畫所提方法之可行性與未來發展潛力。 
Abstract 
  With the fast economy growth and rapid development 
of high-tech industry, electricity demands are increased 
significantly. Meanwhile, in order to meet the 
requirements of mass-productions while the quality of 
product should be strictly ensured, the provision of 
high-quality electric power has become crucially 
important. In view of such critical needs, this project was 
hence motivated, by which a fast and reliable state 
estimation of electric power network has been developed 
in anticipation of reaching the goal of a more efficient 
power system operation and control.  
  Thanks to the advent of very large-scaled integrated 
circuits, the application of this technology to several 
industry fields was commonly recognized highly 
effective. Therefore, this project has utilized the field 
programmable gate array (FPGA) to facilitate the 
computation of power system state estimation. In the 
mean time, the concept of System on a Programmable 
Chip (SoPC) was also implemented to accomplish the 
integration of Peripheral Component Interface (PCI) 
bridges with the embedded processor such that the state 
estimation system can be compatible with PCI-bus and 
ensure a better performance. This project has completed 
the construction of an overall firmware circuit, which 
was validated through power system operation data. The 
test outcome has helped confirm the feasibility and 
potential of the proposed approach for state estimation 
applications.  
二、計劃緣由與目的 
由於涵括再生能源之加入，未來電力系統所應用
的設備及匯流排規模勢將日益複雜，因此如何確保電
力系統的運轉品質及對於系統運轉狀態之掌握，應將
成為一項極具高度重要之工作[1-2]。其中，狀態估測
(State Estimation)可有效解決量測誤差，協助掌握系統
之運轉狀態，且有助於電力監控人員施行最佳之系統
調度及決策，向為電力應用中之重要基礎功能之ㄧ。
狀態估測係將系統所擷取之值，經由數值統計原理之
助，進而計算系統狀態變數之過程[3-5]，其主要目的
在於減少人工、儀表或訊號傳遞時所產生之量測誤
差，並進而協助掌握系統之運轉狀態。而就複雜度日
益提高之電力匯流排而言，為求有效監控與管理匯流
排系統，確需精確掌握系統中各節點之運轉狀態，基
於此，經由狀態估測所提供之解決方案，即在系統分
析前，加入狀態估測之演算步驟，期能不僅有助於推
算各節點之狀態值，且可有效提高研判匯流排系統中
各狀態變數之精確度，進而協助相關控管人員擬定較
佳操作決策，裨於確保運轉效能及維持系統之安全運
轉。換言之，狀態估測不僅擔任電力匯流排潮流分析
之前置步驟[6-7]，其與電力系統應用更具有高度關連
性，然因其估測效能之優劣攸關電力系統監控之良
窳，且一旦估測時間過於冗長，不僅無法反應系統之
即時狀態，更可能因而無法適切執行系統調度，致使
系統運轉品質大幅降低，確為整體供電系統之潛在危
機。是故，如何協助提昇狀態估測之計算能力，確有
其高度需要性與迫切性。 
近年來，隨著科技產業蓬勃發展，超大型積體電
路(Very Large Scale Integrated Circuit, VLSI)之設計與
製程技術漸臻成熟，其相關邏輯應用元件，亦隨之應
運而生，諸如場規劃邏輯閘陣列(Field Programmable 
Gate Array, FPGA)、特殊應用積體電路(Application 
Specific Integrated Circuit, ASIC)與半制訂積體電路
(Cell-Base Integrated Circuit)等，均為近幾年較熱門之
系統設計導向，其中由於 FPGA 晶片架構具有高邏輯
閘密度、高執行速度與低耗能等特點，不僅可大幅縮
減電路所需體積，亦可提高運算其效率與保密性，且
其可程式化之特性，並將有助於系統建置人員快速有
效地建構系統雛型及進行驗證，頗適合應用於發展規
格多變且生命週期汰換迅速之產品，並藉此滿足日新
月異的市場需求，以符合半導體產品快速雛型化(Fast 
Prototyping)之趨勢[8-12]。 
 
圖 1 狀態估測之演算法流程圖 
  圖 1 為本計畫所規劃之狀態估測演算法，輔以綜
觀上述之演算流程，即可協助如何快速與有效應用
VLSI 架構求解線性方程式，此亦為實現電力狀態估測
晶片之主要關鍵技術。 
(2) 系統架構 
圖 2 為本計畫之電力狀態估測演算架構圖。其中
可分為數個模組，首先於資料擷取界面中，為使其適
用於複頻系統，故在演算架構兩端設計以嵌入式記憶
體作為緩衝，以使得外部取樣資料的寫入與狀態變數
的取出，均以此為橋接介面。另由於非線性量測函數
(Nonlinear Measerement Function)與 Jacobian 矩陣生成
器(Jacobian Matrix Generator)的相依性較低，故在架構
設計上，係以平行處理方式實現之，其中 Sinusoid 
Module 為弦波函數之實作模組，係 Jacobian 矩陣生成
器與非線性量測函數之相依部分，故設計一仲裁器
(Arbiter)，負責分配其權限。至於目標函數(Objective 
Function)與 K Matrix，因其相依性較高，所以經由管
線程序研製，以提升運算效能。另於 K Matrix 計算完
畢後，本計畫採行 LU 分解模組，以將估測函數重組
為 L、U 矩陣後，再配合目標函數區塊之運算結果及
利用線性方程式求解模組，俟獲得狀態變數後，即可
經由變數仲裁器，將結果輸出，同時狀態估測控制器
則再對於此結果之收斂與否，予以評估決定是否繼續
協調各模組，以執行疊代步驟。以下並針對系統內部
的各個模組，予以詳細說明之[18-20]。 
 
圖 2 狀態估測之 VLSI 演算架構 
2.1 弦波函數模組 
由於狀態估測演算法中涵括弦波函數之運算，本
計畫針對此模組予以設計，並考量弦波函數係為連續
性的週期函數，故取其四分之一週波建置 Lookup 
Table，如圖 3 所示，首先將代表振幅大小之弦波予以
切割為 y 等分，再依序寫入 Lookup Table 內，其中
magnitude 代表振幅大小之弦波結果，而 addr 則為該
弦波結果之對應位址。當硬體電路欲求解函數時，僅
需以查表方式，即可快速求得函數結果，如以 sin(x)
為例，將 x 代入(12)式，可得 Lookup Table 內的位址
addr，再由此位址以查表方式即可找出對應的
magnitude 值，且該值即為正弦函數 sin(x)結果： 
 
90
= × xaddr y  (12) 
此處必須說明的是，考量上述 Lookup Table 僅包
含四分之一之弦波結果，故此模組於運算時，尚須加
入角度分析與輸出結果之正負數判別，方能提供正確
之函數結果，故本計劃於此弦波函數內，已加入檢查
區塊(Examine Block)，以對輸入的角度訊號分析。圖
4 即為弦波函數之設計架構，當正緣觸發時，由模組
外部取入之角度訊號 theta，將被直接送入 Examine 
Block 作區間判斷，並依判斷結果將位址訊號送入
Quarter Sine 作查表動作，最後再將函數結果分別送往
Sine 與 Cosine 區塊，此時這兩區塊即可依據正弦及餘
弦函數的不同，執行適當的分析運算，並送出求得之
函數解。 
90
= × xaddr y
 
圖 3  弦波函數之 Lookup Table 設計 
 
圖 4  弦波函數之模組架構 
2.2 非線性量測函數模組 
於本計畫之非線性量測函數模組中，係利用匯流
排之狀態變數中之匯流排電壓與相角，經電力潮流運
算式求出各取樣器之理想值，其數學形式如下所示： 
 
1
cos( )
N
m mn m n mn m n
n
P Y V V δ θ θ
=
= − +∑  (13) 
 
1
sin( )
N
m mn m n mn m n
n
Q Y V V δ θ θ
=
= − +∑  (14) 
其中 Ymn 與 δmn 分別表示匯流排間之導納與其阻抗
角，Vm與 θm為第 m 個匯流排上之電壓及對應之相角；
而 Vn 與 θn 則為第 n 個匯流排上之電壓及相角。 
 
圖 8  仲裁器之控制資料流程圖 
圖 8 所示為仲裁器之控制資料流向流程圖，當重
置訊號 rst_n 為 High 時，模組開始動作，而因 Jacobian
矩陣生成器之優先權較高，故先判斷其對弦波函數是
否有存取要求及 hold_J 是否為 High。當 hold_J 為 High
時，仲裁器將 set 設為低電位，此時 Sinusoid Module
的輸入即為 Jacobian 矩陣生成器之相角參數 theta_J；
反之，若訊號 hold_J 為 Low，則判斷為非線性量測函
數模組之要求訊號 req，且當其值為 High 時，則將
permit 設為 1，允諾其存取要求，並將 set 設為高電位，
再將非線性量測函數模組之角度訊號 theta_N 送入
Sinusoid Module，同時將 assert 設為 1，以觸發該模組。
待運算結束後，再將 assert 與 permit 設為 0，裨於重
新判斷之。 
2.5  K 矩陣與目標函數運算模組 
由圖 2 之演算架構，可知 K Matrix 與 Objective 
Function 兩模組之相依性較高，故本計畫以管線方式
設計，以提升其處理速度，此即如圖 9 所示，圖中雙
邊框的部份係為存放大量矩陣元素之記憶體，虛線
A、B 分別表示 K Matrix 與 Objective Function 兩記憶
體之映射區塊，即用於將運算結果正確無誤寫入適當
的位址。如以映射區塊 A 為例，該區塊即根據來源端
之位址 addr_H，及依據規則性的計算過程，推導求得
的目標位址，最後再將運算結果寫入該位址。此外，
為了協調各元件以管線程序運作，本計畫並在內部設
計一個有限狀態機(Finite State Machine, FSM)，以負責
產生對應的控制訊號與數值輸出。 
K
 m
at
ri
x
O
bj
ec
tiv
e 
Fu
nc
tio
n
 
圖 9  K Matrix 與 Objective Function 之運算架構 
2.6  LU 分解模組 
  LU 分解是整個系統架構中較複雜的部分，由於
其應用層面廣，至今已發展許多頗具參考價值之方
法，而由於 Doolittle 演算法具有較佳之正規性
(Regularity)，且較適於硬體實現，因此本計畫以此演
算法為核心，執行 LU 分解，其運算規則如下所示
[21,22]： 
 
1 1   1,2,...j ju a j n= =  (24) 
 1
1
11
  2,3,...ii
al i n
u
= =  (25) 
 1
1
i
ij ij ik kj
k
u a l u
−
=
= −∑  , 1,...
2
j i i n
i
= +
≥
 (26) 
 1
1
1 j
ij ij ik kj
kjj
l a l u
u
−
=
⎛ ⎞= −⎜ ⎟⎝ ⎠∑
 1, 2,...
2
i j j n
j
= + +
≥
 (27) 
其中 lij為對角線為 1 之下三角矩陣 L 之矩陣元素，
uij為上三角矩陣 U 之矩陣元素，而 aij則為欲分解的矩
陣之矩陣元素。 
由於上述較複雜的(26)及(27)式中，僅除法器較具
差異性，其餘資料運算規則大致相同，因此本計畫將
演算步驟合併為單一模組實現，並繪製如圖 10 所示之
架構，其中雙邊框的部份為存放分解結果之 L、U 矩
陣記憶體，而陰影區塊則為本計畫所選用之非回復型
除法器 (Nonres tor ing  Div ider )，其可在固定時 
脈數後，取得除法結果[23,24]。 
 
圖 10  LU Decomposition 模組架構 
2.7  線性求解模組 
本計畫應用 LU 分解方式，求解線性方程式，而
俟分解為 LU 矩陣後，即可直接利用疊代方式依序求
解。茲以三元一次線性聯立方程組為例，其可表示如
(28)式之矩陣形式，其中 k1、k2、k3為已知數，而 x1、
x2、x3則為欲求得之變數： 
 11 12 13 1 1
21 22 23 2 2
31 32 33 3 3
1 0 0
1 0 0
1 0 0
u u u x k
l u u x k
l l u x k
⎡ ⎤ ⎡ ⎤ ⎡ ⎤ ⎡ ⎤⎢ ⎥ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎢ ⎥ ⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎣ ⎦ ⎣ ⎦
 (28) 
在求解未知數 x1、x2、x3的過程中，可先將(28)式表
示為(29)式之形式： 
 1 1
21 2 2
31 32 3 3
1 0 0
1 0
1
Ux k
l Ux k
l l Ux k
⎡ ⎤ ⎡ ⎤ ⎡ ⎤⎢ ⎥ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎣ ⎦
 (29) 
其中 
 1 11 12 13 1
2 22 23 2
3 33 3
0
0 0
Ux u u u x
Ux u u x
Ux u x
⎡ ⎤ ⎡ ⎤ ⎡ ⎤⎢ ⎥ ⎢ ⎥ ⎢ ⎥=⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎢ ⎥ ⎢ ⎥ ⎢ ⎥⎣ ⎦ ⎣ ⎦ ⎣ ⎦
 (30) 
經由(29)式，以疊代方式求得 Ux1、Ux2與 Ux3如下： 
 
1 1Ux k=  (31) 
 
2 2 21 1( )Ux k l Ux= −  (32) 
 
3 3 31 1 32 2( )Ux k l Ux l Ux= − +  (33) 
最後再將上述結果代入(30)式，即可經由下列(34)
至(36)式之運算步驟，疊代求得未知數 x1、x2與 x3： 
 
圖 15 平行處理模組之模擬波形 
3.1 平行處理 
此平行處理之模擬波形如圖 15 所示，圖中虛線框
A代表 Jacobian矩陣生成器(Jacobian Matrix Generator)
與非線性量測函數(Nonlinear Measurement Function)
兩模組之系統參數輸入，虛線框 B 則為此兩模組的運
算結果輸出。另就其運作方式作說明，首先兩模組同
時輸入運算所需之系統參數，並執行運算步驟，當
Jacobian 矩陣有弦波函數之運算要求時，即將訊號線
hold_J 設為 High，並同時觸發使用該弦波模組，如圖
中標示 C 處。至於標示 D 的部分，係屬非線性量測函
數之運算過程，當其有弦波之運算要求時，即對仲裁
器送出要求訊號 req，並等待其回應，此時仲裁器將選
擇非線性量測函數對弦波函數之適用時機模組，並在
標示 E 處，觸動 Jacobian 矩陣生成器，以執行寫入動
作，並重新載入系統參數，同時回傳 permit 訊號，以
釋出弦波模組之使用權限，並促使非線性量測函數模
組，繼續執行運算。 
3.2 管線程序 
整個估測運算架構中相依性較高的部分為K矩陣
與目標函數的運算，故本計畫係以四級管線程序設計
之，如圖 16 所示即為此四級管線架構，分別為參數取
值(Fetch)、運算執行(Execute)、位址映射(Mapping)與
結果存置(Write)，其中參數取值區塊之主要目的，係
依據運算所需之系統參數作連續性取樣，並將該參數
送入運算執行區塊，裨進行選擇適當的協方差矩陣元
素值作運算，而位址映射區塊則為此管線程序中較為
複雜的部分，除一般乘法運算外，尚須根據取樣位址
換算目標位址，再將運算結果一併送至結果存置區
塊，續依目標位址，依序寫入運算結果。 
圖 17 為此管線程序之模擬波形，由該圖可明顯看
出管線程序之運作情形，且在虛線框的部分，可發現
其為連續性的結果存置，即每兩個時脈週期便有一次
寫入動作，相較於一般非管線架構之運算設計，需數
個工作時脈才有一次結果輸出，就運算速度而言，本
計畫所設計之管線程序，應有其貢獻之處。 
 
 
       圖 16 四級管線架構 
3.3 線性求解 
  本估測模組中之線性求解部份係以 Doolittle 之
LU 分解方式，將待分解之矩陣分解為對角線元素為 1
之下三角矩陣 L 與對角線元素為 0 之上三角矩陣 U，
再利用此 LU 矩陣，以疊代方式依序求得線性解。 
圖 18 所示為 LU 分解之模擬輸出，圖中訊號線 i、
j 分別代表待分解矩陣之第 i 行與第 j 列，當 i=0 時，
該模組將待分解之矩陣元素之第一行複製到U矩陣的
第一行，即如圖標示 A 處。至於當 i=1 且 j=0 時，則
執行(25)式之除法運算，俟運算結束，再將結果寫入 L
矩陣的第 1 行第 1 列，如圖中標示 B 處所示。又在標
示 C 處之矩形框，其係屬(26)式之模擬結果，該式雖
較為複雜，但因僅包含乘法與加減法之運算，故仍可
快速求解。另在標示 D 之矩形框中，i=2 且 j=1，亦即
滿足(27)式之運算條件，則其除需執行疊加運算外，
還包含除法運算，故較耗時，此部分考量 LU 分解並
非連續性的運算，且在單次疊代中僅使用一次，因此
需耗 32 個工作時脈，但在系統時脈 33MHz 的工作環
境下，仍在容許範圍內。 
圖 19 為線性函數求解器(Linear Function Solver)
之模擬結果，虛線框中 SV_data 為利用 LU 矩陣疊代
後所求之線性解，由該圖驗證可知，此部分之線性求
解運算在系統時脈下，確可準確計算結果。 
 
 
 
 
 
 
 
AThreads
A
Threads
A
Threads
B
C
B
C
B
C
D
E
D
E
D
F
 
圖 20  估測模組之模擬結果 
3.5 驗證結果 
圖 21 為合成結果，共耗費了 19,730 個邏輯元件
(LogicElements; LEs)，佔總硬體資源的 76％，而其嵌
入式記憶體的部份，則共耗費 75%，其中作為 Nios II
之快取記憶體的部份，佔比約為 54%，即 128Kbytes，
而數位訊號處理區塊(DSP block)的部份，則係用於組
成高速之有號數乘法器，期能提昇乘法運算之效能。 
圖 22 為估算之系統工作時脈，其中系統狀態估測
模組之工作時脈可達 34.61MHz，且該估測模組完成
一次疊代運算，僅需 14,285 個時脈，以 PCI 匯流排之
工作頻率換算，即耗時約 0.429ms，相較於 P4 2.4GHz
之個人電腦計算時間之 76.83ms，本計畫確已大幅增
快運算速度，有助於提昇估測效能。 
 
  
圖 21  系統合成結果 
 
圖 22  系統工作時脈 
 
圖 23  匯流排電壓均為 1.0 p.u.且相角均為 0 p.u. 
