# Verilog
El presente repostorio contiene dise帽os y verificaciones de m贸dulos desarrollados en verilog, donde estos mismos han sido
puestos a prueba tanto en simulaci贸n como en f铆sico.

##  Estructura del repositorio 
La organizaci贸n del repositorio es la siguiente:

- **Basico:** Aqu铆 partemos con ejercicios b谩sicos con la teoria fundamental de los sitemas digiatales.
- **Medio:** Los ejercicios en este nivel aplican la teoria vista en el nivel b谩sico y empiezan a tener mas complejidad los    ejercicios como fsm, divisor de frecuencia, fsm.
- **Avanzado:** Desarrollo de protocolos de comunicaci贸n.
- **Miniproyectos:** Aplicaciones pr谩cticas de los niveles antes mencionados.

## И Pruebas de simulaci贸n
Para el dise帽o y verificaci贸n de los m贸dulos desarrollados se utilizar贸n los softwares iverilog y gtkwave.
- **Iverilog:** Compilar.
- **Gtkwave:** Visualizar se帽ales en forma de onda.

## 锔 Pruebas en hardware
Los m贸dulos presentados han sido puestos a prueba en f铆sico en un FPGA DE10-Lite.

##  Conceptos b谩sicos de verilog

- **module:** Es la unidad donde se implementa el funcionamiento del circuito "Es como el circuito integrado ".
- **puertos:** Entradas y salidas del m贸dulo.
- **endmodule:** Especifica fin del m贸dulo.

##  elementos del testbench
- **Instanciaci贸n:** Manda llamar a m贸dulos externos al que se esta implementando.
- **Mapeo:** Conectar se帽ales