## 진행 기간
2025.01.03 ~ 2025.01.07

## 설명
Tera Term 환경에서 ALU 연산을 할 수 있는 HW를 구현하고자 하였습니다.
Block 순서별로 구현 이유와 기능을 다음과 같이 순서대로 설명드리겠습니다.

1. BAUD_GENERATOR.v : PC와 FPGA 보드가 같은 속도로 데이터를 주고받기 위해서 UART module의 baudrate를 맞추고자 하였습니다.
2. UART_RX.v : Tera Term 환경에서 입력하는 ASCII 값을 수신할 수 있습니다.
3. ASC2B.v : ALU 연산을 하기 위해서는 ASCII 값을 우리가 알고 있는 값으로 변환해주어야 수월하게 연산할 수 있을 것입니다. 그리하여, case 문을 사용하여, 입력되는 숫자 (0~9), 수식(+, -, *, /, %, =) 등을 ASCII값에서 이진수의 값으로 변환하는 작업을 해당 block에서 수행합니다.
4. PRE_PROCESSOR.v : ALU 연산을 하기 직전에 입력되는 값의 전처리 과정을 수행합니다. 최대 3자리 숫자 -> 연산자 -> 최대 3자리 숫자 -> = 순서대로 다음 Stage의 ALU의 입력을 준비하는 역할을 담당합니다.
5. ALU.v : 입력된 연산자에 따라 덧셈, 뺄셈, 곱셈, 나눗셈(몫 or 나머지) 총 5가지의 연산을 수행할 수 있도록 구현하였습니다. 계산 결과를 출력하려면 = 을 입력하면 계산된 값을 출력하도록 구현하였습니다.
6. POST_PROCESSOR.v : 앞서 말씀드린 ALU를 통한 값을 Catch하여 값을 전달하도록 구현되었습니다.
7. SKID_BUFF.v : 데이터의 송신 과정에서 어떠한 충돌을 막으며 안전하게 데이터를 보내기 위해서 삽입되었습니다.
8. B2ASC.v : 지금까지 보드 내부에서는 저희가 다루기 편한 값을 다뤄왔습니다. 하지만 PC에서는 ASCII 값으로 전달해 주어야 합니다. 그리하여 값을 다시 ASCII 값으로 변환하는 역할을 수행하며, 조합 논리 회로로 구현하였습니다.
9. UART_TX.v : Tera Term 환경에 값을 출력합니다.

## SYNTHSIS
![image](https://github.com/user-attachments/assets/97b6b2d1-bd3f-41ee-a390-10a4af73ef15)

## Generate Bitstream - Results in Tera Term
[1] Good Case
![image](https://github.com/user-attachments/assets/22482b12-0c63-4a02-818a-b51576b7206c)
[2] Bad Case
![image](https://github.com/user-attachments/assets/b2e338a2-36e8-4f26-b34e-2aa540e33949)

## 이번 과제의 한계점
1. 연산이 완료되거나 값을 잘 못 입력하게 되면 반드시 리셋을 해주어야한다.
  -> 값을 연속해서 계산하는 계산기를 구현하는 것이 아닌 단순한 PC->HW->연산->HW->PC 과정을 보여드리고 싶었습니다. 만일 위와 같은 한계점을 해소하기 위해서는 연산한 값을 별도의 레지스터에 저장하고, 그 값을 불러오는 CMD를 별도로 구현할 수 있었을 것입니다. 하지만 이러한 기능을 구현하지 않은 이유는 8bit의 Data를 다루는 HW를 구현한 것으로, 주의를 기울이지 않으면 쉽게 Overflow/Underflow가 발생하게 됩니다. 따라서 Data의 Spec을 협의하여 본다면 기능적으로 더 우수한 HW를 설계할 수 있을 것입니다.
2. 예외 처리가 구현되어 있지 않습니다.
   -> 앞서 말씀드린 Overflow/Underflow 뿐만 아니라 0을 나눌때 혹은 수식을 2번 이상 연속으로 입력하는 등의 예외처리가 반드시 구현되어야 안정적인 HW로써의 동작을 할 것입니다. 이 부분을 추후에 APB 구현을 마치고 시간적 여유가 생기면 해결해보고자 합니다.
3. 3자리 연산을 구현하였지만 의도한 기능으로써 동작을 하지 않았습니다. + 연산 결과가 틀리는 경우도 종종 발생하였습니다.
   -> 이 부분을 제가 뒤 늦게 확인하여 수정을 못 하였으나, UART 통신중에 Baudrate가 조금이라도 엇나가게 된다면 의도치 않은 값을 발생시킬 수 있단것을 깨달았습니다. 또한 3자리 연산이 거의 무시되고 있어, 2. 예외 처리를 다룰 때, 코드 검토를 다시 해볼 필요가 있다고 판단하였습니다.
