proc_riscv_ver1

My implementation of RISC-V processor ver. 1 
Моя реализация простейшей версии процессора архитектуры RISC-V. 
За основу была взята спецификация ISA RV32I ver. 2.1. 
Команды, которые выполняет данный процессор: add, sub, xor, or, and, addi, xori, ori, andi, beq, bne, blt, bge, bltu.

