# üìö Proyecto Arquitectura de Computadores I.

# üíª RVfpgaSoC

Algunos de los grandes contribuyentes actuales en el √°rea de tecnolog√≠a, se unieron para crear e impartir un curso para el aprendizaje y estudio de SoCs, _System-on-Chips_, entre ellas resaltan Diligent, RISC-V, Xilinx, Imagination entre otros. 

En este curso se muestra como construir un subconjunto de SweRVolfX SoC desde cero utilizando bloques de construcci√≥n como el n√∫cleo SweRV, las memorias y los perif√©ricos, mediante el software de Vivado.
El proyecto se lleva a cabo en dos partes esenciales, la creaci√≥n de un bloque mediante Vivado, y luego la ejecuci√≥n de este mediante simulaci√≥n con Verilator.

## üìå  Primera parte -Creaci√≥n del diagrama de bloques-
Inicialmente se busca crear un diagrama de bloques en el cu√°l se incluyen los siguientes bloques de vivado:

| **No.** 	| **M√≥dulo**           	| **Vivado bloque**     	|
|---------	|----------------------	|-----------------------	|
| **1**   	| SweRV Core           	| swerv_wrapper_verilog 	|
| **1**   	| Interconnect Wrapper 	| intcon_wrapper_bd     	|
| **1**   	| Boot-ROM             	| bootrom_wrapper       	|
| **1**   	| GPIO Top Module      	| gpio_wrapper          	|
| **1**   	| System Controller    	| syscon_wrapper        	|
| **32**  	| Bidirec Gpio Module  	| bidirec               	|


Estos m√≥dulos se interconectan mediante un instructivo proporcionado por _Imagination_, donde se especifican las conexiones.

Inicialmente se conectan los bloques `swerv_wrapper_verilog` y `intcon_wrapper_bd`, en estos bloques hay tres tipos de sets de pines, los cuales son,  IFU (_Instruction Fetch Unit_), LSU (_Load Store Unit_) y SB (_Store Byte_). La conexi√≥n se realiza en el orden mencionado anteriormente, se contin√∫a con el paso a paso de los otros bloques, al terminar las conexiones internas se inician las conexiones externas, estas son el reloj `clk`, el reset, `rst`, las memorias y finalmente los pines `bidir` de lso bloques bidirec, terminando con estos todas las conexiones del diagrama.

Luego de tener el diagrama de bloques completo se procede a generar el archivo de m√≥dulo Verilog configurando en el archivo de Vivado, al obtener el archivo `BD.v` se procede a generar el _bitstream_, donde se muestra si el proceso fue realizado correctamente o genera alg√∫n error.


![Alt text](https://i.imgur.com/ETXEuHu.png)

Al realizar la generaci√≥n del _Bitstream_ se obtienen que la s√≠ntesis, implementaci√≥n y generaci√≥n han sido realizadas completamente. 

## üìå  Segunda parte -Simulaci√≥n del SweRVolfX SoC-


Esta secci√≥n se puede realizar en simulaci√≥n e implementandola en la fpga, sin embargo para la realizaci√≥n de est√© se llevar√° a cabo s√≥lo la parte de simulaci√≥n, adem√°s ser√° realizada mediante las herramientas instaladas en Windows.
* VSCode
* PlatformIO
* GTKWave
* Cygwin


Esta parte se desarrolla mediante una serie de pasos.

### ‚úîÔ∏è1. Copiar el archivo `BD.v`

En la simulaci√≥n se emplear√° una estructura c√≥mo la que se muestra a continuaci√≥n, teniendo como _top module_ el archivo `rvfpgasim`.

![Alt text](https://i.imgur.com/j6OcABD.png)

La simulaci√≥n se trabajar√° mediante Verilator, Primero se debe buscar el archivo generado en la primera parte (Lab1), llamado `BD.v`, para anexarlo a la ruta `RVfpgaSoC/Labs/LabResources/Lab2/src/SweRVolfSoC` como se muestra en la siguiente figura.


![Alt text](https://i.imgur.com/RD0lpok.png)

### ‚úîÔ∏è2. Verificaci√≥n de los modulos.

Ahora teniendo este archivo se verifica que existan y esten exactamente los nombres de los siguientes modulos: 

* BD_bootrom_wrapper_0_0
* BD_gpio_wrapper_0_0
* BD_intcon_wrapper_bd_0_0
* BD_swerv_wrapper_verilog_0_0
* BD_syscon_wrapper_0_0

![Alt text](https://i.imgur.com/U6Dm4sa.png)


### ‚úîÔ∏è 3. Generar la simulaci√≥n Binaria.

Para ello se ingresa a la direcci√≥n `RVfpgaSoC/Labs/LabResources/Lab2/verilatorSIM` donde se encuentran los archivos `Makefile` y `swervolf_0.7.vc` los cuales brindan a Verilator informaci√≥n sobre donde encontrar las fuentes SoC. 

![Alt text](https://i.imgur.com/thVUUrt.png)

Luego se genera el archivo binario mediante estos comandos.

```sh
/cygdrive/c/Users/Lenovo/Downloads/RVfpgaSoC/RVfpgaSoC/Labs/LabResources/Lab2/verilatorSIM
```
```sh
make clean
```
```sh
clean
```
Con esto se genera un archivo RVfpgaSim, que posteriormente se utilizar√° para crear la traza de simulaci√≥n del programa AL-Operations.

### ‚úîÔ∏è 4. Generar la traza de simulaci√≥n desde PlatformIO.

Se abre desde _PlatformIO_ la carpeta `AL_Operations` en ella se encuentra el archivo `platformio.ini`, se abre para editar una l√≠nea donde se encuentra al ruta del archivo al cu√°l se le va a generar la traza, en este caso al final de la ruta establecida se agrega el archivo, `Vrvfpgasim.exe.` debido a que se est√° trabajando en Windows.

Luego de editar esta l√≠nea se procede correr la simulaci√≥n y generar la traza en la opci√≥n `Generate Trace`, luego de ello si se obtiene un `SUCCESS` como resultado indica que est√° correcto.

![Alt text](https://i.imgur.com/1tkhRWw.png)

### ‚úîÔ∏è 5. An√°lisis de la simulaci√≥n con GTKWave.


![Alt text]()

## ‚ùå Problemas presentados

* ### üö© Error en Vivado al generar el Bitstream.

Al terminar de crear el diagrama de bloques en vivado y realizar las debidas configuraciones, se procede a fenerar el bitstream sin embargo se generan una serie de errores plasmados a continuaci√≥n.

![Alt text](https://i.imgur.com/gHgeoUj.png)

Para resolver estos errores se procede a revisar cada bloque empleado en el diagrama,  sin embargo no se encuentra ninguna falla en esto. Otro aspecto que se tuvo en cuenta es que la versi√≥n de Vivado empleada inicialmente era la 2018.3, se actualiz√≥ a la versi√≥n solicitada en el curso, la 2019.2 y se realiz√≥ nuevamente el proceso, logrando as√≠ la correcta generaci√≥n del birstream.


* ### üö©Error al generar la simulaci√≥n Binaria.

Luego de correr los comandos mencionado en esta secci√≥n, se muestran estos errores, en el archivo `verilater.cpp`.

![Alt text](https://i.imgur.com/cptHnjR.png)

Se soluciona a√±adiendo algunas librer√≠as faltantes en el mismo archivo, como se muestra en la imagen.

`#include<limits>`
`#include<cstddef>`
`#include<iostream>`

![Alt text](https://i.imgur.com/jYX7GSe.png)


![Alt text]()

## üîñ Conclusiones

* El enfoque del curso ofrecido por Imagination, genera que el estudiante sienta curiosidad por investigar y abarcar m√°s sobre estos temas, debido a que aunque no se tenga una fpga f√≠sica, la herramienta de simulaci√≥n es muy √≥ptima para entender del tema.


## üìö Referencias

* [Imagination University Programme](https://university.imgtec.com/) 
* [RVfpga ‚Äì Introduction to RVfpgaSoC  V1.0](https://university.imgtec.com/resources/download/rvfpgasoc-v1-0/)
* [EH1 RISC-V SweRV CoreTM 1.9 from Western Digital](https://github.com/chipsalliance/Cores-SweRV.git) 
* [SweRVolf](https://github.com/chipsalliance/Cores-SweRVolf.git) 



#### Universidad Industrial de Santander
* üë© Francy Jessenia Calder√≥n Osorio - 2162491
* üë© Andrea Paola Reyes Carre√±o - 2164095

