---
audio: false
generated: true
lang: hant
layout: post
title: 數位邏輯設計
translated: true
type: note
---

數位邏輯設計是現代計算系統的基礎。本指南將引導您掌握從基本邏輯閘到複雜時序電路的關鍵概念，同時提供理論理解與實務設計方法。

## 1. 數位邏輯基礎

### 1.1 數字系統與轉換
- **二進制（基數2）**：僅使用0和1
- **十進制（基數10）**：標準數字系統（0-9）
- **十六進制（基數16）**：使用0-9和A-F
- **八進制（基數8）**：使用0-7

**轉換技術**：
- 十進制轉二進制：連續除以2
- 二進制轉十進制：位權法
- 二進制轉十六進制：每4位二進制數一組
- 二進制轉八進制：每3位二進制數一組

### 1.2 二進制算術
- 加法、減法、乘法、除法
- 用二補數表示負數
- 有符號數與無符號數
- 溢位檢測

### 1.3 布林代數
- **基本運算**：AND、OR、NOT
- **布林定律**：
  - 交換律：A + B = B + A；A · B = B · A
  - 結合律：(A + B) + C = A + (B + C)；(A · B) · C = A · (B · C)
  - 分配律：A · (B + C) = A · B + A · C
  - 恆等律：A + 0 = A；A · 1 = A
  - 互補律：A + A' = 1；A · A' = 0
  - 迪摩根定理：(A + B)' = A' · B'；(A · B)' = A' + B'

## 2. 組合邏輯電路

### 2.1 分析與設計流程
1. 定義問題需求
2. 建立真值表
3. 推導布林表達式
4. 簡化表達式
5. 實現電路

### 2.2 基本邏輯閘
- **AND**：僅當所有輸入為1時輸出為1
- **OR**：當任一輸入為1時輸出為1
- **NOT**：反相輸入（1→0，0→1）
- **NAND**：通用邏輯閘（AND後接NOT）
- **NOR**：通用邏輯閘（OR後接NOT）
- **XOR**：輸入不同時輸出為1
- **XNOR**：輸入相同時輸出為1

### 2.3 表達式簡化
- **代數方法**：使用布林定律
- **卡諾圖（K-Map）**：視覺化簡化法
  - 2變數、3變數、4變數卡諾圖
  - 識別質蘊涵項
  - 必要質蘊涵項
- **奎因-麥克拉斯基方法**：適用於大型表達式的表格法

### 2.4 常見組合邏輯模組

#### 2.4.1 編碼器
- **功能**：將2ⁿ條輸入線轉換為n位元輸出
- **類型**：
  - 優先編碼器：處理多個有效輸入
  - 十進制至BCD編碼器（10對4）
  - 八進制至二進制編碼器（8對3）
- **應用**：鍵盤編碼、優先權系統

#### 2.4.2 解碼器
- **功能**：將n位元輸入轉換為2ⁿ條輸出線
- **類型**：
  - 3對8解碼器
  - BCD至十進制解碼器
  - BCD至七段顯示解碼器
- **應用**：記憶體位址解碼、顯示驅動器

#### 2.4.3 多工器（MUX）
- **功能**：根據選擇線從多個輸入中選擇一個
- **類型**：
  - 2選1多工器：1條選擇線，2個輸入
  - 4選1多工器：2條選擇線，4個輸入
  - 8選1多工器：3條選擇線，8個輸入
- **應用**：數據選擇、並行至串行轉換
- **設計實現**：使用基本邏輯閘、真值表

#### 2.4.4 解多工器（DEMUX）
- **功能**：將單一輸入導向多個輸出中的一個
- **類型**：
  - 1對2解多工器
  - 1對4解多工器
  - 1對8解多工器
- **應用**：串行至並行轉換、數據分配

### 2.5 算術電路
- **半加器**：2個輸入，2個輸出（和、進位）
- **全加器**：3個輸入，2個輸出（包含進位輸入）
- **漣波進位加法器**：級聯全加器
- **前瞻進位加法器**：高速加法器
- **減法器**：使用反相輸入的加法器
- **比較器**：比較二進制數的大小

### 2.6 組合電路中的險態
- **靜態險態**：
  - 定義：非預期的瞬時輸出變化
  - 類型：靜態-0與靜態-1險態
  - 檢測：使用卡諾圖
  - 預防：添加冗餘項
- **動態險態**：
  - 定義：多次輸出轉換
  - 成因：多個邏輯閘延遲
  - 預防：正確時序分析
- **險態消除技術**：
  - 電路重構
  - 添加延遲元件
  - 使用同步設計

## 3. 時序邏輯電路

### 3.1 正反器
- **SR正反器**：置位-重鎖存器
- **D正反器**：數據鎖存器
- **JK正反器**：具切換功能的改進型SR正反器
- **T正反器**：切換正反器
- **主從正反器**：防止競爭條件
- **邊緣觸發 vs 電位觸發**：時序特性

### 3.2 暫存器
- **用途**：儲存多位元數據
- **類型**：
  - 並行輸入/並行輸出（PIPO）
  - 串行輸入/串行輸出（SISO）
  - 串行輸入/並行輸出（SIPO）
  - 並行輸入/串行輸出（PISO）
- **應用**：數據儲存、移位操作

### 3.3 計數器
- **非同步計數器**：
  - 漣波計數器
  - 上數/下數計數器
- **同步計數器**：
  - 單一時脈脈衝
  - 強生計數器
  - 環形計數器
- **模數N計數器**：計數至N-1後重置
- **設計方法**：狀態圖、激勵表

### 3.4 狀態機
- **米利型狀態機**：輸出取決於當前狀態與輸入
- **摩爾型狀態機**：輸出僅取決於當前狀態
- **狀態圖**：狀態與轉換的視覺化表示
- **狀態表**：狀態機的表格化表示
- **狀態分配**：用二進制值編碼狀態
- **設計流程**：
  1. 定義狀態與轉換
  2. 建立狀態圖
  3. 開發狀態表
  4. 狀態分配
  5. 推導次狀態與輸出邏輯
  6. 實現電路

## 4. 記憶體與可程式邏輯裝置

### 4.1 記憶體類型
- **RAM（隨機存取記憶體）**：
  - SRAM（靜態RAM）：速度更快，價格更高
  - DRAM（動態RAM）：需要刷新，密度更高
- **ROM（唯讀記憶體）**：
  - PROM：可程式化一次
  - EPROM：可用紫外線擦除
  - EEPROM：電氣可擦除
  - 快閃記憶體：區塊擦除
- **時序圖**：讀取/寫入週期

### 4.2 可程式邏輯裝置
- **PLA（可程式邏輯陣列）**：
  - 可程式AND平面與OR平面
- **PAL（可程式陣列邏輯）**：
  - 可程式AND，固定OR
- **CPLD（複雜可程式邏輯裝置）**：
  - 多個PLD與互連結構
- **FPGA（現場可程式閘陣列）**：
  - 可配置邏輯區塊
  - 查找表
  - 程式設計方法

## 5. 數位系統設計

### 5.1 設計方法論
- **自上而下**：從高層規範開始
- **自下而上**：從基礎元件開始
- **模組化設計**：劃分為功能區塊
- **硬體描述語言（HDL）**：
  - VHDL
  - Verilog
  - SystemVerilog

### 5.2 時序分析
- **傳播延遲**：訊號通過邏輯閘的時間
- **建立與保持時間**：時序電路的時序約束
- **時脈偏移**：時脈到達時間的變化
- **關鍵路徑**：最長延遲路徑
- **時序約束**：滿足性能要求

### 5.3 測試與驗證
- **故障模型**：固定型故障、橋接故障
- **測試圖樣生成**：建立檢測故障的輸入模式
- **可測試性設計（DFT）**：
  - 掃描鏈
  - 內建自測試（BIST）
- **驗證方法**：
  - 模擬
  - 形式驗證
  - 硬體模擬

## 6. 進階主題

### 6.1 非同步電路設計
- **基本模式**：輸入每次僅改變一個
- **脈衝模式**：輸入可能同時改變
- **亞穩態**：時序違規導致的不可預測行為
- **握手協定**：確保正確通訊

### 6.2 低功耗設計
- **動態功耗**：開關活動
- **靜態功耗**：漏電流
- **功耗降低技術**：
  - 時脈門控
  - 電源門控
  - 多電壓供應
  - 動態電壓調節

### 6.3 高速設計
- **管線化**：將操作分解為多個階段
- **平行處理**：同時執行多個操作
- **重定時**：優化暫存器佈局
- **波管線化**：利用自然延遲

## 7. 實務設計範例

### 7.1 交通燈控制器
- 狀態圖表示
- 使用狀態機實現
- 時序考量

### 7.2 算術邏輯單元（ALU）
- 功能選擇
- 算術運算
- 邏輯運算
- 實現策略

### 7.3 記憶體控制器
- 位址解碼
- 讀取/寫入時序
- DRAM刷新控制

## 8. 設計工具與資源

### 8.1 軟體工具
- **模擬工具**：ModelSim、Icarus Verilog
- **合成工具**：Quartus、Vivado、ISE
- **驗證工具**：形式驗證、覆蓋率分析

### 8.2 硬體資源
- **開發板**：Arduino、Raspberry Pi、FPGA板
- **邏輯分析儀**：除錯工具
- **示波器**：訊號分析

## 9. 未來趨勢

- **量子計算**：量子位元、量子邏輯閘
- **神經形態計算**：類腦架構
- **近似計算**：以精度換取效率
- **3D整合**：邏輯與記憶體堆疊
- **後CMOS時代**：新型元件技術

## 參考文獻與進階閱讀

- 《Digital Design》 by M. Morris Mano
- 《Digital Logic and Computer Design》 by M. Morris Mano
- 《Fundamentals of Digital Logic with Verilog Design》 by Brown and Vranesic
- 《Contemporary Logic Design》 by Katz and Borriello
- 《FPGA Prototyping by VHDL Examples》 by Pong P. Chu

本全面指南為數位邏輯設計原理與實務奠定了堅實基礎，適合學生、專業人士及愛好者學習與實現數位系統。