# Format: clock  timeReq  slackR/slackF  holdR/holdF  instName/pinName   # cycle(s)
DFTCLK(R)->DFTCLK(R)	0.761    0.065/*         0.064/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.772    0.080/*         0.054/*         UART_TX/U1_MUX_4x1/OUT_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.089/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.092/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.092/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.094/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.741    0.095/*         0.056/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.095/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.095/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.095/*         0.052/*         REF_RST_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.095/*         0.061/*         UART_RX/U7/Data_Valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.777    0.096/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.096/*         0.052/*         Data_SYNC/\en_sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.097/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.098/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.098/*         0.053/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.099/*         0.059/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.756    0.100/*         0.056/*         UART_RST_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.101/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.102/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.102/*         0.059/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.102/*         0.059/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.103/*         0.060/*         REF_RST_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.103/*         0.059/*         Data_SYNC/\en_sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.103/*         0.059/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.104/*         0.060/*         U0_ALU/OUT_Valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.105/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.105/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.105/*         0.060/*         U0_ALU/\ALU_OUT_reg[13] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.149    0.105/*         0.060/*         U0_ALU/\ALU_OUT_reg[11] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.105/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.105/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.106/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.106/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.743    0.106/*         0.067/*         UART_RX/U2/\P_out_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.776    0.106/*         0.054/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.107/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.772    0.107/*         0.055/*         Data_SYNC/\en_sync_reg_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.107/*         0.063/*         UART_RST_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.108/*         0.063/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[2] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.149    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.109/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.147    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[15] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[14] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.149    0.110/*         0.060/*         U0_ALU/\ALU_OUT_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.773    0.110/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.110/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.111/*         0.060/*         U0_ALU/\ALU_OUT_reg[10] /SI    1
DFTCLK(R)->DFTCLK(R)	0.773    0.111/*         0.054/*         Data_SYNC/Pulse_FF_Out_reg/D    1
ALU_CLK(R)->ALU_CLK(R)	0.149    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[5] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.148    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[12] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.146    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.743    0.112/*         0.068/*         UART_RX/U2/\P_out_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.112/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.113/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.743    0.113/*         0.068/*         UART_RX/U2/\P_out_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.743    0.113/*         0.068/*         UART_RX/U2/\P_out_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.114/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.114/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.114/*         0.060/*         RegFile/\memory_reg[10][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.114/*         0.060/*         U0_PULSE_GEN/rcv_flop_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.114/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.146    0.114/*         0.060/*         U0_ALU/\ALU_OUT_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.115/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.742    0.115/*         0.068/*         UART_RX/U2/\P_out_reg[3] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.146    0.115/*         0.060/*         U0_ALU/\ALU_OUT_reg[9] /SI    1
DFTCLK(R)->DFTCLK(R)	0.742    0.115/*         0.068/*         UART_RX/U2/\P_out_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.116/*         0.060/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.146    0.116/*         0.060/*         U0_ALU/\ALU_OUT_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.116/*         0.061/*         RegFile/\memory_reg[14][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.117/*         0.061/*         RegFile/\memory_reg[10][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.117/*         0.061/*         RegFile/\memory_reg[12][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.117/*         0.061/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.117/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.117/*         0.061/*         RegFile/\memory_reg[9][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.117/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.117/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.118/*         0.061/*         Data_SYNC/\en_sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.118/*         0.061/*         RegFile/\memory_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.118/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.118/*         0.061/*         RegFile/\memory_reg[14][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.118/*         0.061/*         RegFile/\memory_reg[10][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.118/*         0.061/*         RegFile/\memory_reg[15][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.118/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.742    0.118/*         0.055/*         U0_PULSE_GEN/rcv_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.118/*         0.061/*         RegFile/\memory_reg[10][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.118/*         0.061/*         RegFile/\memory_reg[12][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.118/*         0.061/*         RegFile/\memory_reg[13][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.118/*         0.061/*         RegFile/\memory_reg[10][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.119/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.119/*         0.061/*         RegFile/\memory_reg[13][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.119/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.119/*         0.061/*         RegFile/\memory_reg[10][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.119/*         0.061/*         RegFile/\memory_reg[11][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.119/*         0.061/*         RegFile/\memory_reg[15][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.119/*         0.061/*         Data_SYNC/enable_pulse_d_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.119/*         0.061/*         RegFile/\memory_reg[9][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.119/*         0.061/*         RegFile/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.119/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.119/*         0.061/*         RegFile/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.119/*         0.061/*         RegFile/\memory_reg[14][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.119/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.120/*         0.059/*         UART_RX/U2/\P_out_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.120/*         0.061/*         RegFile/\memory_reg[15][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.120/*         0.061/*         RegFile/\memory_reg[9][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.120/*         0.059/*         SYS_Cntroller/\Stored_Frame1_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.120/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.120/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.120/*         0.061/*         RegFile/\memory_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.120/*         0.061/*         RegFile/\memory_reg[8][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.120/*         0.061/*         RegFile/\memory_reg[11][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.120/*         0.061/*         RegFile/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.120/*         0.061/*         RegFile/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.120/*         0.061/*         RegFile/\memory_reg[12][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.121/*         0.061/*         RegFile/\RdData_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.121/*         0.061/*         RegFile/\memory_reg[10][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.121/*         0.061/*         RegFile/\memory_reg[11][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.121/*         0.061/*         RegFile/\memory_reg[13][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.121/*         0.061/*         RegFile/\memory_reg[12][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.121/*         0.061/*         RegFile/\memory_reg[15][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.121/*         0.061/*         RegFile/\memory_reg[9][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.121/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.121/*         0.061/*         RegFile/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.121/*         0.061/*         RegFile/\memory_reg[13][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.121/*         0.061/*         RegFile/\memory_reg[9][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.121/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.122/*         0.061/*         RegFile/\memory_reg[8][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.122/*         0.061/*         RegFile/\memory_reg[12][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.122/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.122/*         0.061/*         RegFile/\memory_reg[14][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.122/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.122/*         0.061/*         RegFile/\memory_reg[15][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.061/*         RegFile/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.122/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.122/*         0.061/*         RegFile/\memory_reg[8][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         RegFile/\memory_reg[14][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.123/*         0.061/*         RegFile/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         RegFile/\memory_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.123/*         0.061/*         RegFile/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         RegFile/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.123/*         0.061/*         RegFile/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.123/*         0.061/*         RegFile/\RdData_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.123/*         0.061/*         RegFile/\memory_reg[14][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.123/*         0.061/*         RegFile/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.123/*         0.061/*         RegFile/\memory_reg[8][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.123/*         0.061/*         RegFile/\memory_reg[10][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.124/*         0.061/*         RegFile/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.124/*         0.060/*         SYS_Cntroller/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.124/*         0.061/*         RegFile/\memory_reg[8][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.124/*         0.061/*         Data_SYNC/\sync_bus_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.124/*         0.061/*         RegFile/\memory_reg[9][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.124/*         0.061/*         RegFile/\memory_reg[15][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.124/*         0.061/*         RegFile/\memory_reg[14][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.124/*         0.061/*         RegFile/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.124/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.124/*         0.061/*         RegFile/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.125/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.125/*         0.061/*         RegFile/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.125/*         0.061/*         RegFile/\memory_reg[11][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.125/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.125/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.126/*         0.061/*         RegFile/\memory_reg[13][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         RegFile/\memory_reg[14][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.126/*         0.061/*         RegFile/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.126/*         0.061/*         RegFile/\RdData_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.126/*         0.061/*         RegFile/\memory_reg[12][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.126/*         0.064/*         UART_RX/U3/\Bit_Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         RegFile/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.126/*         0.061/*         RegFile/\memory_reg[11][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.126/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         RegFile/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.126/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.126/*         0.061/*         RegFile/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.126/*         0.061/*         RegFile/\RdData_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.127/*         0.061/*         RegFile/\RdData_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         RegFile/\memory_reg[8][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         RegFile/\memory_reg[15][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         RegFile/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.127/*         0.061/*         RegFile/\RdData_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         RegFile/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         UART_TX/U2_Parity_Calc/par_bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.127/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.127/*         0.061/*         RegFile/\memory_reg[15][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         RegFile/\memory_reg[6][0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.735    0.127/*         0.059/*         UART_RX/U2/\P_out_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.127/*         0.061/*         UART_TX/U3_Serializer/ser_done_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.127/*         0.061/*         UART_TX_ClkDiv/\Count_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.127/*         0.061/*         RegFile/\memory_reg[13][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.128/*         0.061/*         UART_RX/U4/par_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.128/*         0.061/*         RegFile/\memory_reg[8][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         RegFile/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.128/*         0.061/*         RegFile/\memory_reg[12][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         RegFile/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         RegFile/\memory_reg[13][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.128/*         0.061/*         RegFile/\memory_reg[12][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.128/*         0.061/*         RegFile/\memory_reg[11][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.128/*         0.061/*         RegFile/\memory_reg[11][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.129/*         0.061/*         UART_RX/U7/Parity_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.129/*         0.061/*         RegFile/\memory_reg[11][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.129/*         0.061/*         RegFile/\memory_reg[9][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.129/*         0.061/*         UART_RX/U2/\N_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.130/*         0.066/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.130/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.130/*         0.061/*         RegFile/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.130/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.130/*         0.061/*         RegFile/\memory_reg[13][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.130/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.131/*         0.062/*         UART_RX_ClkDiv/\Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.131/*         0.062/*         Data_SYNC/\sync_bus_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.131/*         0.061/*         RegFile/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.746    0.131/*         0.066/*         UART_RX/U6/Stp_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.131/*         0.062/*         RegFile/RdData_VLD_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.131/*         0.062/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.132/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[1] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.741    0.132/*         0.057/*         U0_PULSE_GEN/pls_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.132/*         0.062/*         RegFile/\RdData_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.132/*         0.061/*         RegFile/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.132/*         0.062/*         RegFile/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.132/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.132/*         0.062/*         UART_RX/U5/Str_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.132/*         0.062/*         UART_RX/U1/\Samples_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.132/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.132/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.132/*         0.062/*         RegFile/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.132/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.133/*         0.062/*         RegFile/\memory_reg[9][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.133/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.743    0.133/*         0.066/*         UART_RX/U2/\P_out_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.761    0.133/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.134/*         0.065/*         SYS_Cntroller/\Stored_Frame2_reg[7] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.741    0.134/*         0.053/*         UART_RX/U2/\P_out_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.135/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.135/*         0.062/*         RegFile/\RdData_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.136/*         0.061/*         UART_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.136/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.136/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.741    0.137/*         0.057/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.139/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.139/*         0.062/*         UART_RX/U1/\Samples_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.752    0.139/*         0.062/*         UART_TX_ClkDiv/\Count_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.141/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.141/*         0.062/*         Data_SYNC/\sync_bus_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.764    0.141/*         0.062/*         Data_SYNC/\sync_bus_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.141/*         0.062/*         UART_TX_ClkDiv/\Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.142/*         0.066/*         SYS_Cntroller/\Stored_Frame2_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.146/*         0.063/*         UART_TX/U4_FSM/Basy_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.771    0.146/*         0.058/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.749    0.147/*         0.062/*         UART_RX/U1/Sampeld_Bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.750    0.147/*         0.063/*         UART_RX/U7/\current_state_reg[1] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.733    0.147/*         0.061/*         UART_RX/U2/\P_out_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.147/*         0.063/*         UART_TX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.148/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.148/*         0.068/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.149/*         0.063/*         Data_SYNC/\sync_bus_reg[2] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.733    0.149/*         0.061/*         UART_RX/U2/\P_out_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.149/*         0.063/*         Data_SYNC/\sync_bus_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.151/*         0.063/*         Data_SYNC/\sync_bus_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.152/*         0.063/*         UART_RX/U1/\Samples_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.152/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.152/*         0.063/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.700    */0.152         */0.096         UART_RX/U6/Stp_err_reg/D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.732    0.153/*         0.061/*         UART_RX/U2/\P_out_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.153/*         0.063/*         UART_TX_ClkDiv/\Count_reg[3] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.154/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.156/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.741    0.157/*         0.057/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.157/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /D    1
@(R)->DFTCLK(R)	0.754    0.158/*         0.074/*         REF_RST_SYNC/\sync_reg_reg[1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.766    0.158/*         0.064/*         RegFile/\memory_reg[3][7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.158/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.158/*         0.064/*         Data_SYNC/\sync_bus_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.732    0.159/*         0.062/*         UART_RX/U2/\P_out_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.749    0.160/*         0.064/*         UART_RX/U7/\current_state_reg[2] /SI    1
@(R)->DFTCLK(R)	0.752    0.160/*         0.074/*         REF_RST_SYNC/\sync_reg_reg[0] /RN    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.160/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.160/*         0.064/*         RegFile/\memory_reg[3][1] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.161/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.161/*         0.064/*         REF_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.162/*         0.052/*         Data_SYNC/\sync_bus_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.163/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.163/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.163/*         0.058/*         SYS_Cntroller/\Stored_Frame3_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.164/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.737    0.164/*         0.057/*         UART_RX/U2/\P_out_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.164/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.164/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.164/*         0.052/*         UART_TX/U2_Parity_Calc/par_bit_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.733    */0.165         */0.096         SYS_Cntroller/\Stored_Frame3_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.165/*         0.053/*         RegFile/\memory_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.728    */0.166         */0.097         SYS_Cntroller/\Stored_Frame2_reg[7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.166/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.711    */0.166         */0.086         UART_TX/U4_FSM/Basy_reg/D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.167/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.167/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.168/*         0.059/*         SYS_Cntroller/\Stored_Frame1_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.168/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.168/*         0.052/*         RegFile/\memory_reg[10][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.168/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.168/*         0.052/*         RegFile/\memory_reg[9][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.168/*         0.052/*         RegFile/\memory_reg[10][2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.709    */0.168         */0.087         UART_RX/U7/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.168/*         0.052/*         RegFile/\memory_reg[5][3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.168/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.168/*         0.052/*         Data_SYNC/\sync_bus_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.169/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.169/*         0.053/*         UART_RX/U7/Parity_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.169/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.169/*         0.052/*         RegFile/\memory_reg[11][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.169/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.169/*         0.052/*         RegFile/\memory_reg[12][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.169/*         0.052/*         RegFile/\memory_reg[10][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.169/*         0.052/*         RegFile/\memory_reg[10][1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.737    0.169/*         0.056/*         UART_RX/U2/\N_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.169/*         0.052/*         RegFile/\memory_reg[9][5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.741    0.169/*         0.056/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.170/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.170/*         0.052/*         RegFile/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.170/*         0.065/*         RegFile/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.772    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.170/*         0.058/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.214    0.170/*         0.053/*         UART_TX_ClkDiv/New_clk_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.170/*         0.052/*         RegFile/\memory_reg[12][6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.170/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.170/*         0.052/*         RegFile/\memory_reg[14][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.731    0.170/*         0.063/*         UART_RX/U2/\P_out_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.170/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.171/*         0.052/*         RegFile/\memory_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.171/*         0.052/*         RegFile/\memory_reg[15][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.710    */0.171         */0.087         UART_TX/U4_FSM/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.171/*         0.052/*         RegFile/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.171/*         0.052/*         RegFile/\memory_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.729    */0.171         */0.097         SYS_Cntroller/\Stored_Frame3_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.171/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.171/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.171/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.171/*         0.065/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.171/*         0.052/*         RegFile/\memory_reg[15][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.171/*         0.052/*         RegFile/\memory_reg[15][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.172/*         0.052/*         RegFile/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.172/*         0.052/*         RegFile/\memory_reg[8][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.172/*         0.053/*         UART_RX/U4/Calc_parity_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.172/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.172/*         0.052/*         RegFile/\memory_reg[11][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.172/*         0.052/*         RegFile/\memory_reg[15][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.727    */0.172         */0.097         SYS_Cntroller/\Stored_Frame1_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.779    0.172/*         0.052/*         RegFile/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.172/*         0.064/*         RegFile/\memory_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.172/*         0.065/*         RegFile/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.772    0.172/*         0.053/*         RegFile/\memory_reg[10][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.172/*         0.053/*         RegFile/\memory_reg[14][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.172/*         0.052/*         RegFile/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.173/*         0.053/*         RegFile/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.173/*         0.052/*         RegFile/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.173/*         0.052/*         RegFile/\memory_reg[9][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.173/*         0.052/*         RegFile/\memory_reg[9][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.173/*         0.052/*         RegFile/\memory_reg[7][0] /D    1
@(R)->DFTCLK(R)	0.738    0.173/*         0.074/*         UART_RST_SYNC/\sync_reg_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.771    0.173/*         0.053/*         RegFile/\memory_reg[10][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.173/*         0.052/*         RegFile/\memory_reg[13][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.173/*         0.052/*         RegFile/\memory_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.174/*         0.052/*         RegFile/\RdData_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.174/*         0.053/*         RegFile/\memory_reg[8][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.174/*         0.052/*         Data_SYNC/\sync_bus_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.053/*         RegFile/\memory_reg[15][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.052/*         RegFile/\memory_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.174/*         0.053/*         RegFile/\memory_reg[10][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.174/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.052/*         RegFile/\memory_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.174/*         0.053/*         RegFile/\memory_reg[13][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.174/*         0.053/*         RegFile/\memory_reg[12][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.052/*         RegFile/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.174/*         0.053/*         RegFile/\memory_reg[12][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.717    */0.175         */0.096         UART_RX_ClkDiv/Flag_reg/D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.175/*         0.053/*         UART_RX/U4/par_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.175/*         0.053/*         RegFile/\memory_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.175/*         0.064/*         RegFile/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.771    0.175/*         0.052/*         RegFile/\memory_reg[13][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.175/*         0.053/*         RegFile/\memory_reg[9][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.175/*         0.052/*         RegFile/\memory_reg[11][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.175/*         0.052/*         RegFile/\memory_reg[13][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.175/*         0.052/*         RegFile/\memory_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.175/*         0.052/*         RegFile/\memory_reg[14][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.727    */0.176         */0.086         UART_RX_ClkDiv/\Count_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.743    0.176/*         0.052/*         UART_RX/U7/Stop_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.176/*         0.052/*         RegFile/\memory_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.176/*         0.052/*         RegFile/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.176/*         0.052/*         RegFile/\memory_reg[8][5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.708    */0.176         */0.088         UART_RX/U7/Data_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.176/*         0.052/*         RegFile/\memory_reg[11][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.177/*         0.052/*         RegFile/\memory_reg[10][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.177/*         0.052/*         RegFile/\memory_reg[15][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.177/*         0.053/*         RegFile/\memory_reg[13][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.177/*         0.053/*         RegFile/\memory_reg[13][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         RegFile/\memory_reg[11][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.177/*         0.065/*         RegFile/\memory_reg[3][4] /SI    1
@(R)->DFTCLK(R)	0.734    0.177/*         0.078/*         UART_RST_SYNC/\sync_reg_reg[1] /RN    1
DFTCLK(R)->DFTCLK(R)	0.773    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.053/*         RegFile/\memory_reg[14][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.177/*         0.053/*         RegFile/\memory_reg[9][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.053/*         RegFile/\memory_reg[8][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.177/*         0.052/*         RegFile/\memory_reg[12][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.729    */0.178         */0.097         SYS_Cntroller/\Stored_Frame3_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.178/*         0.052/*         RegFile/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.178/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.178/*         0.052/*         RegFile/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.178/*         0.052/*         RegFile/\memory_reg[12][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.178/*         0.053/*         RegFile/\memory_reg[14][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.178/*         0.053/*         RegFile/\memory_reg[9][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.178/*         0.052/*         RegFile/\memory_reg[13][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.178/*         0.052/*         RegFile/\memory_reg[14][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.178/*         0.052/*         RegFile/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.178/*         0.052/*         RegFile/\memory_reg[15][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.179/*         0.052/*         RegFile/\memory_reg[11][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.179/*         0.052/*         RegFile/\RdData_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.179/*         0.052/*         RegFile/\memory_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.179/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.179/*         0.052/*         RegFile/\memory_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.179/*         0.056/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.179/*         0.053/*         RegFile/\memory_reg[12][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.179/*         0.052/*         RegFile/\memory_reg[11][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.179/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.179/*         0.052/*         UART_RX/U5/Str_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.180/*         0.053/*         RegFile/\memory_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.180/*         0.052/*         RegFile/\memory_reg[13][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.180/*         0.052/*         RegFile/\RdData_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.180/*         0.052/*         RegFile/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.180/*         0.053/*         RegFile/\memory_reg[8][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.180/*         0.052/*         RegFile/RdData_VLD_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.180/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.181/*         0.066/*         RegFile/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.181/*         0.053/*         RegFile/\memory_reg[14][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.181/*         0.052/*         RegFile/\memory_reg[9][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.181/*         0.053/*         RegFile/\memory_reg[14][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.181/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.250    0.181/*         0.052/*         UART_RX_ClkDiv/New_clk_reg/D    1
REF_CLK(R)->REF_CLK(R)	0.416    0.181/*         0.052/*         Data_SYNC/\sync_bus_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.182/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.182/*         0.052/*         Data_SYNC/\sync_bus_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.182/*         0.053/*         RegFile/\memory_reg[11][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.182/*         0.052/*         RegFile/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.182/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.182/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.182/*         0.053/*         RegFile/\memory_reg[7][3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.744    0.182/*         0.053/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.183/*         0.052/*         RegFile/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.183/*         0.052/*         RegFile/\RdData_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.183/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.183/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.183/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.184/*         0.053/*         RegFile/\memory_reg[8][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.184/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.184/*         0.052/*         RegFile/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.184/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.185/*         0.053/*         RegFile/\memory_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.185/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.186/*         0.053/*         RegFile/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.186/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.186/*         0.053/*         RegFile/\memory_reg[12][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.186/*         0.052/*         Data_SYNC/\sync_bus_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.187/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.187/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.187/*         0.066/*         RegFile/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.773    0.188/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.188/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.188/*         0.052/*         Data_SYNC/\sync_bus_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.189/*         0.052/*         RegFile/\RdData_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.189/*         0.052/*         RegFile/\RdData_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.776    0.189/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.189/*         0.052/*         UART_RX/U2/\N_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.710    */0.190         */0.086         UART_RX/U3/\Bit_Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.190/*         0.053/*         RegFile/\memory_reg[8][7] /D    1
UART_CLK(R)->UART_CLK(R)	0.751    0.190/*         0.054/*         UART_RX_ClkDiv/\Count_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.190/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.190/*         0.066/*         RegFile/\memory_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.191/*         0.060/*         SYS_Cntroller/\Stored_Frame2_reg[6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.740    0.191/*         0.055/*         UART_RX/U1/\Samples_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.708    */0.192         */0.088         UART_RX/U3/\Bit_Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.192/*         0.052/*         RegFile/\RdData_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.194/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.747    0.197/*         0.066/*         UART_TX_ClkDiv/\Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.754    0.197/*         0.060/*         UART_TX_ClkDiv/\Count_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.776    0.198/*         0.053/*         RegFile/\RdData_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.198/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.199/*         0.052/*         Data_SYNC/\sync_bus_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.747    0.200/*         0.066/*         UART_RX_ClkDiv/Flag_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.200/*         0.052/*         UART_TX/U3_Serializer/ser_done_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.201/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.768    0.202/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.726    */0.203         */0.100         SYS_Cntroller/\Stored_Frame3_reg[6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.739    0.203/*         0.055/*         UART_RX/U1/\Samples_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.203/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[1] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.746    0.203/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[1] /D    1
ALU_CLK(R)->REF_CLK(R)	0.383    */0.203         */0.087         SYS_Cntroller/\current_state_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.747    0.204/*         0.066/*         UART_RX/U3/\Edge_Count_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.753    0.205/*         0.060/*         UART_RX_ClkDiv/\Count_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.207/*         0.053/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.208/*         0.058/*         SYS_Cntroller/\Stored_Frame2_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.744    0.209/*         0.054/*         UART_TX/U1_MUX_4x1/OUT_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.209/*         0.052/*         RegFile/\memory_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.209/*         0.053/*         RegFile/\memory_reg[15][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.752    0.209/*         0.061/*         UART_RX/U3/\Bit_Count_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.713    */0.210         */0.113         UART_TX/U4_FSM/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.777    0.210/*         0.052/*         RegFile/\memory_reg[3][6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.704    */0.210         */0.091         UART_RX/U2/\N_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.212/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /D    1
UART_CLK(R)->UART_CLK(R)	0.751    0.212/*         0.054/*         UART_TX_ClkDiv/Flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.213/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[5] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.738    0.214/*         0.057/*         UART_RX/U1/\Samples_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.761    0.215/*         0.066/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.773    0.216/*         0.052/*         SYS_Cntroller/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.712    */0.216         */0.114         UART_TX/U4_FSM/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.216/*         0.065/*         UART_RX/U3/\Edge_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.776    0.217/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.707    */0.218         */0.088         UART_RX/U7/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.218/*         0.054/*         SYS_Cntroller/\Stored_Frame1_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.777    0.220/*         0.052/*         RegFile/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.220/*         0.065/*         UART_RX/U3/\Edge_Count_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.222/*         0.064/*         UART_RX/U3/\Edge_Count_reg[4] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.708    */0.222         */0.088         UART_RX/U3/\Bit_Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.222/*         0.062/*         UART_RX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.746    0.222/*         0.065/*         UART_RX/U4/Calc_parity_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.223/*         0.064/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.223/*         0.061/*         UART_RX/U3/\Bit_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.751    0.223/*         0.063/*         UART_TX_ClkDiv/Flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.223/*         0.052/*         RegFile/\memory_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.224/*         0.052/*         RegFile/\memory_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.225/*         0.061/*         UART_RX/U3/\Edge_Count_reg[0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.744    0.225/*         0.053/*         UART_TX/U4_FSM/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.225/*         0.060/*         SYS_Cntroller/\Stored_Frame2_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.226/*         0.053/*         RegFile/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.750    0.226/*         0.061/*         UART_RX/U2/\N_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.778    0.227/*         0.052/*         RegFile/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.762    0.227/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.227/*         0.052/*         RegFile/\memory_reg[2][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.228/*         0.053/*         UART_RX/U1/Sampeld_Bit_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.228/*         0.064/*         RegFile/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.778    0.228/*         0.052/*         RegFile/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.744    0.229/*         0.066/*         UART_RX/U2/\N_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.231/*         0.063/*         SYS_Cntroller/\current_state_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.748    0.231/*         0.062/*         UART_RX/U2/\N_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.763    0.232/*         0.064/*         RegFile/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.232/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.233/*         0.052/*         RegFile/\memory_reg[3][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.742    0.234/*         0.056/*         UART_TX/U4_FSM/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.234/*         0.064/*         RegFile/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.709    */0.234         */0.117         SYS_Cntroller/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.770    0.235/*         0.055/*         SYS_Cntroller/\Stored_Frame1_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.745    0.236/*         0.052/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.240/*         0.061/*         UART_RX/U3/\Bit_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.776    0.241/*         0.052/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.743    0.241/*         0.054/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.241/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[2] /D    1
ALU_CLK(R)->REF_CLK(R)	0.414    0.243/*         0.053/*         SYS_Cntroller/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.763    0.246/*         0.063/*         SYS_Cntroller/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.247/*         0.053/*         RegFile/\memory_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.247/*         0.063/*         RegFile/\memory_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.769    0.247/*         0.057/*         SYS_Cntroller/\Stored_Frame1_reg[5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.742    0.248/*         0.052/*         UART_RX/U2/\N_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.249/*         0.063/*         RegFile/\memory_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.249/*         0.054/*         UART_TX_ClkDiv/\Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.764    0.251/*         0.063/*         RegFile/\memory_reg[1][2] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.739    0.251/*         0.058/*         UART_RX/U3/\Bit_Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.748    0.252/*         0.062/*         UART_RX/U7/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.749    0.252/*         0.062/*         UART_RX/U7/Stop_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.762    0.256/*         0.063/*         RegFile/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.759    0.258/*         0.055/*         UART_TX_ClkDiv/\Count_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.769    0.261/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.760    0.262/*         0.054/*         UART_TX_ClkDiv/\Count_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.758    0.263/*         0.055/*         UART_TX_ClkDiv/\Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.268/*         0.062/*         RegFile/\memory_reg[1][1] /SI    1
@(R)->DFTCLK(R)	0.886    0.268/*         -0.060/*        UART_TX/U1_MUX_4x1/OUT_reg/SN    1
DFTCLK(R)->DFTCLK(R)	0.776    0.270/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.707    */0.272         */0.089         UART_RX/U7/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.726    */0.272         */0.088         UART_TX_ClkDiv/\Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.273/*         0.061/*         RegFile/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.760    0.273/*         0.054/*         UART_TX_ClkDiv/\Count_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.274/*         0.059/*         Data_SYNC/enable_pulse_d_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.751    0.274/*         0.062/*         UART_RX/U3/\Edge_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.274/*         0.052/*         RegFile/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.765    0.276/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.772    0.278/*         0.054/*         SYS_Cntroller/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.770    0.279/*         0.061/*         RegFile/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.766    0.279/*         0.061/*         RegFile/\memory_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.279/*         0.052/*         RegFile/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.759    0.280/*         0.054/*         UART_TX_ClkDiv/\Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.280/*         0.052/*         RegFile/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.288/*         0.060/*         RegFile/\memory_reg[0][5] /SI    1
ALU_CLK(R)->REF_CLK(R)	0.415    0.288/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.728    */0.289         */0.086         UART_RX_ClkDiv/\Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.787    0.290/*         0.043/*         RegFile/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.292/*         0.052/*         RegFile/\memory_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.295/*         0.060/*         RegFile/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.296/*         0.060/*         RegFile/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.296/*         0.052/*         RegFile/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.767    0.298/*         0.060/*         RegFile/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.767    0.298/*         0.060/*         RegFile/\memory_reg[0][3] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.298/*         0.051/*         UART_RX/U3/\Edge_Count_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.299/*         0.051/*         UART_RX/U3/\Edge_Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.300/*         0.052/*         RegFile/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.771    0.301/*         0.060/*         RegFile/\memory_reg[2][6] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.744    0.303/*         0.052/*         UART_RX/U3/\Edge_Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.306/*         0.053/*         RegFile/\memory_reg[1][1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.307/*         0.051/*         UART_RX/U3/\Edge_Count_reg[3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.308/*         0.052/*         UART_RX/U3/\Edge_Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.766    0.308/*         0.059/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    0.310/*         0.060/*         RegFile/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.775    0.313/*         0.052/*         RegFile/\memory_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.323/*         0.058/*         RegFile/\memory_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.773    0.324/*         0.058/*         RegFile/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.774    0.327/*         0.053/*         RegFile/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.772    0.327/*         0.052/*         RegFile/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.332/*         0.053/*         RegFile/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.773    0.337/*         0.053/*         RegFile/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.343/*         0.052/*         RegFile/\memory_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.775    0.343/*         0.052/*         RegFile/\memory_reg[0][2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.745    0.345/*         0.052/*         UART_RX/U3/\Edge_Count_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.347/*         0.053/*         RegFile/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.774    0.347/*         0.053/*         RegFile/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.779    0.351/*         0.052/*         RegFile/\memory_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.353/*         0.053/*         RegFile/\memory_reg[2][5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.744    0.353/*         0.054/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.779    0.357/*         0.052/*         RegFile/\memory_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.367/*         0.052/*         RegFile/\memory_reg[2][3] /D    1
REF_CLK(R)->ALU_CLK(R)	0.395    0.370/*         0.062/*         U0_ALU/OUT_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.778    0.371/*         0.053/*         RegFile/\memory_reg[2][4] /D    1
@(R)->DFTCLK(R)	0.766    0.384/*         0.060/*         U0_PULSE_GEN/pls_flop_reg/RN    1
@(R)->DFTCLK(R)	0.765    0.385/*         0.062/*         Data_SYNC/Pulse_FF_Out_reg/RN    1
@(R)->DFTCLK(R)	0.765    0.385/*         0.062/*         Data_SYNC/\en_sync_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.765    0.385/*         0.062/*         Data_SYNC/\en_sync_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.385/*         0.060/*         UART_TX/U2_Parity_Calc/par_bit_reg/RN    1
@(R)->DFTCLK(R)	0.765    0.386/*         0.060/*         U0_PULSE_GEN/rcv_flop_reg/RN    1
@(R)->DFTCLK(R)	0.765    0.386/*         0.060/*         UART_TX/U4_FSM/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.387/*         0.060/*         UART_TX/U4_FSM/Basy_reg/RN    1
@(R)->DFTCLK(R)	0.765    0.387/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /RN    1
@(R)->DFTCLK(R)	0.766    0.387/*         0.060/*         UART_TX/U4_FSM/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.765    0.387/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.387/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.388/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /RN    1
@(R)->DFTCLK(R)	0.766    0.388/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /RN    1
@(R)->DFTCLK(R)	0.766    0.388/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /RN    1
@(R)->DFTCLK(R)	0.765    0.389/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /RN    1
@(R)->DFTCLK(R)	0.765    0.390/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /RN    1
@(R)->DFTCLK(R)	0.765    0.390/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /RN    1
@(R)->DFTCLK(R)	0.768    0.390/*         0.062/*         Data_SYNC/\sync_bus_reg[6] /RN    1
@(R)->DFTCLK(R)	0.765    0.391/*         0.060/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /RN    1
@(R)->DFTCLK(R)	0.768    0.391/*         0.062/*         Data_SYNC/\sync_bus_reg[5] /RN    1
@(R)->DFTCLK(R)	0.765    0.391/*         0.062/*         Data_SYNC/enable_pulse_d_reg/RN    1
@(R)->DFTCLK(R)	0.766    0.391/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.766    0.391/*         0.060/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /RN    1
@(R)->DFTCLK(R)	0.765    0.392/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.765    0.392/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.765    0.392/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.765    0.392/*         0.062/*         Data_SYNC/\sync_bus_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.392/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.402    0.392/*         0.054/*         U0_ALU/\ALU_OUT_reg[7] /D    1
@(R)->DFTCLK(R)	0.764    0.392/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[2] /RN    1
@(R)->DFTCLK(R)	0.764    0.393/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[5] /RN    1
@(R)->DFTCLK(R)	0.765    0.393/*         0.062/*         Data_SYNC/\sync_bus_reg[1] /RN    1
@(R)->DFTCLK(R)	0.765    0.393/*         0.062/*         Data_SYNC/\sync_bus_reg[2] /RN    1
@(R)->DFTCLK(R)	0.764    0.393/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[6] /RN    1
@(R)->DFTCLK(R)	0.765    0.393/*         0.062/*         Data_SYNC/\sync_bus_reg[7] /RN    1
@(R)->DFTCLK(R)	0.765    0.394/*         0.062/*         Data_SYNC/\sync_bus_reg[3] /RN    1
@(R)->DFTCLK(R)	0.765    0.394/*         0.062/*         Data_SYNC/\sync_bus_reg[4] /RN    1
@(R)->DFTCLK(R)	0.763    0.395/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[1] /RN    1
@(R)->DFTCLK(R)	0.757    0.399/*         0.068/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.368    */0.399         */0.089         U0_ALU/\ALU_OUT_reg[8] /D    1
@(R)->DFTCLK(R)	0.756    0.402/*         0.070/*         SYS_Cntroller/\Stored_Frame1_reg[3] /RN    1
@(R)->DFTCLK(R)	0.750    0.405/*         0.060/*         UART_RX/U2/\N_reg[2] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.401    0.405/*         0.055/*         U0_ALU/\ALU_OUT_reg[1] /D    1
@(R)->DFTCLK(R)	0.764    0.406/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.766    0.406/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /RN    1
@(R)->DFTCLK(R)	0.764    0.406/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.764    0.406/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.766    0.407/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.765    0.407/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.765    0.407/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.764    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.765    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.765    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.765    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /RN    1
@(R)->DFTCLK(R)	0.765    0.408/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.750    0.408/*         0.060/*         UART_RX/U2/\P_out_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.409/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /RN    1
@(R)->DFTCLK(R)	0.764    0.410/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.765    0.411/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /RN    1
@(R)->DFTCLK(R)	0.767    0.411/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /RN    1
@(R)->DFTCLK(R)	0.765    0.411/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /RN    1
@(R)->DFTCLK(R)	0.767    0.411/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.767    0.412/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.765    0.412/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.765    0.412/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.767    0.412/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /RN    1
@(R)->DFTCLK(R)	0.742    0.413/*         0.068/*         UART_RX/U2/\N_reg[3] /RN    1
@(R)->DFTCLK(R)	0.768    0.413/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /RN    1
@(R)->DFTCLK(R)	0.768    0.413/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.767    0.413/*         0.062/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /RN    1
@(R)->DFTCLK(R)	0.768    0.413/*         0.062/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /RN    1
@(R)->DFTCLK(R)	0.768    0.413/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.768    0.414/*         0.062/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.753    0.415/*         0.060/*         UART_TX_ClkDiv/\Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.753    0.415/*         0.060/*         UART_TX_ClkDiv/\Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.753    0.415/*         0.060/*         UART_TX_ClkDiv/Flag_reg/RN    1
@(R)->DFTCLK(R)	0.750    0.416/*         0.060/*         UART_RX/U2/\N_reg[0] /RN    1
@(R)->DFTCLK(R)	0.754    0.416/*         0.060/*         UART_TX_ClkDiv/\Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.754    0.416/*         0.060/*         UART_TX_ClkDiv/\Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.754    0.416/*         0.060/*         UART_TX_ClkDiv/\Count_reg[6] /RN    1
@(R)->DFTCLK(R)	0.754    0.416/*         0.060/*         UART_TX_ClkDiv/\Count_reg[4] /RN    1
@(R)->DFTCLK(R)	0.754    0.416/*         0.060/*         UART_TX_ClkDiv/\Count_reg[5] /RN    1
@(R)->DFTCLK(R)	0.751    0.416/*         0.060/*         UART_RX/U4/Calc_parity_reg/RN    1
@(R)->DFTCLK(R)	0.750    0.417/*         0.060/*         UART_RX/U2/\N_reg[1] /RN    1
@(R)->DFTCLK(R)	0.752    0.417/*         0.060/*         UART_RX/U7/Data_Valid_reg/RN    1
@(R)->DFTCLK(R)	0.751    0.417/*         0.060/*         UART_RX/U1/Sampeld_Bit_reg/RN    1
@(R)->DFTCLK(R)	0.751    0.418/*         0.060/*         UART_RX/U1/\Samples_reg[2] /RN    1
@(R)->DFTCLK(R)	0.758    0.418/*         0.069/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /RN    1
@(R)->DFTCLK(R)	0.742    0.418/*         0.068/*         UART_RX/U2/\P_out_reg[1] /RN    1
@(R)->DFTCLK(R)	0.751    0.418/*         0.060/*         UART_RX/U4/par_err_reg/RN    1
@(R)->DFTCLK(R)	0.751    0.418/*         0.061/*         UART_RX/U7/Parity_Error_reg/RN    1
@(R)->DFTCLK(R)	0.751    0.419/*         0.061/*         UART_RX/U7/Stop_Error_reg/RN    1
@(R)->DFTCLK(R)	0.751    0.419/*         0.060/*         UART_RX/U1/\Samples_reg[0] /RN    1
@(R)->DFTCLK(R)	0.751    0.419/*         0.060/*         UART_RX/U7/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.742    0.420/*         0.068/*         UART_RX/U2/\P_out_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    0.420/*         0.060/*         UART_RX/U1/\Samples_reg[1] /RN    1
@(R)->DFTCLK(R)	0.742    0.421/*         0.068/*         UART_RX/U2/\P_out_reg[3] /RN    1
@(R)->DFTCLK(R)	0.742    0.422/*         0.068/*         UART_RX/U2/\P_out_reg[4] /RN    1
@(R)->DFTCLK(R)	0.742    0.422/*         0.068/*         UART_RX/U2/\P_out_reg[5] /RN    1
@(R)->DFTCLK(R)	0.742    0.423/*         0.068/*         UART_RX/U2/\P_out_reg[6] /RN    1
@(R)->DFTCLK(R)	0.742    0.423/*         0.068/*         UART_RX/U2/\P_out_reg[7] /RN    1
DFTCLK(R)->DFTCLK(R)	0.772    0.431/*         0.053/*         RegFile/\memory_reg[8][6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.401    0.432/*         0.055/*         U0_ALU/\ALU_OUT_reg[0] /D    1
REF_CLK(R)->REF_CLK(R)	0.321    */0.434         */-0.035        U_CLK_GATE/U0_TLATNCAX12M/E    1
REF_CLK(R)->ALU_CLK(R)	0.404    0.438/*         0.054/*         U0_ALU/\ALU_OUT_reg[3] /D    1
REF_CLK(R)->ALU_CLK(R)	0.405    0.449/*         0.054/*         U0_ALU/\ALU_OUT_reg[5] /D    1
REF_CLK(R)->ALU_CLK(R)	0.405    0.450/*         0.054/*         U0_ALU/\ALU_OUT_reg[4] /D    1
REF_CLK(R)->ALU_CLK(R)	0.403    0.451/*         0.053/*         U0_ALU/\ALU_OUT_reg[6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.403    0.458/*         0.055/*         U0_ALU/\ALU_OUT_reg[2] /D    1
REF_CLK(R)->ALU_CLK(R)	0.407    0.489/*         0.052/*         U0_ALU/\ALU_OUT_reg[11] /D    1
REF_CLK(R)->ALU_CLK(R)	0.407    0.489/*         0.052/*         U0_ALU/\ALU_OUT_reg[12] /D    1
REF_CLK(R)->ALU_CLK(R)	0.407    0.490/*         0.052/*         U0_ALU/\ALU_OUT_reg[10] /D    1
REF_CLK(R)->ALU_CLK(R)	0.406    0.493/*         0.052/*         U0_ALU/\ALU_OUT_reg[14] /D    1
REF_CLK(R)->ALU_CLK(R)	0.406    0.494/*         0.052/*         U0_ALU/\ALU_OUT_reg[13] /D    1
REF_CLK(R)->ALU_CLK(R)	0.405    0.498/*         0.052/*         U0_ALU/\ALU_OUT_reg[15] /D    1
REF_CLK(R)->ALU_CLK(R)	0.404    0.500/*         0.053/*         U0_ALU/\ALU_OUT_reg[9] /D    1
DFTCLK(R)->DFTCLK(R)	0.254    0.626/*         0.048/*         UART_RX_ClkDiv/New_clk_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.217    0.671/*         0.050/*         UART_TX_ClkDiv/New_clk_reg/SI    1
@(R)->DFTCLK(R)	0.762    0.700/*         0.063/*         UART_TX/U3_Serializer/ser_done_reg/RN    1
@(R)->DFTCLK(R)	0.762    0.700/*         0.063/*         UART_TX/U4_FSM/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.763    0.705/*         0.063/*         UART_TX/U3_Serializer/\counter_reg[3] /RN    1
@(R)->DFTCLK(R)	0.763    0.705/*         0.063/*         UART_TX/U3_Serializer/\counter_reg[2] /RN    1
@(R)->DFTCLK(R)	0.762    0.707/*         0.063/*         UART_TX/U3_Serializer/\counter_reg[1] /RN    1
@(R)->DFTCLK(R)	0.762    0.708/*         0.063/*         UART_TX/U3_Serializer/\counter_reg[0] /RN    1
@(R)->DFTCLK(R)	0.762    0.708/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /RN    1
@(R)->DFTCLK(R)	0.762    0.708/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /RN    1
@(R)->DFTCLK(R)	0.762    0.709/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /RN    1
@(R)->DFTCLK(R)	0.762    0.710/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /RN    1
@(R)->DFTCLK(R)	0.762    0.710/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /RN    1
@(R)->DFTCLK(R)	0.762    0.711/*         0.063/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.762    0.711/*         0.063/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /RN    1
@(R)->DFTCLK(R)	0.763    0.711/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /RN    1
@(R)->DFTCLK(R)	0.759    0.715/*         0.067/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.750    0.718/*         0.063/*         UART_RX_ClkDiv/\Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.750    0.720/*         0.063/*         UART_RX_ClkDiv/\Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.750    0.720/*         0.063/*         UART_RX_ClkDiv/\Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    0.723/*         0.063/*         UART_RX/U5/Str_err_reg/RN    1
@(R)->DFTCLK(R)	0.749    0.723/*         0.063/*         UART_RX/U7/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.749    0.726/*         0.063/*         UART_RX/U7/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.742    0.726/*         0.071/*         UART_RX_ClkDiv/Flag_reg/RN    1
@(R)->DFTCLK(R)	0.749    0.726/*         0.063/*         UART_RX/U3/\Bit_Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    0.726/*         0.063/*         UART_RX/U3/\Bit_Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.749    0.727/*         0.063/*         UART_RX/U3/\Bit_Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    0.727/*         0.063/*         UART_RX/U3/\Bit_Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.749    0.728/*         0.063/*         UART_RX/U3/\Edge_Count_reg[0] /RN    1
@(R)->DFTCLK(R)	0.749    0.728/*         0.063/*         UART_RX/U3/\Edge_Count_reg[1] /RN    1
@(R)->DFTCLK(R)	0.749    0.728/*         0.063/*         UART_RX/U3/\Edge_Count_reg[2] /RN    1
@(R)->DFTCLK(R)	0.749    0.728/*         0.063/*         UART_RX/U3/\Edge_Count_reg[5] /RN    1
@(R)->DFTCLK(R)	0.749    0.729/*         0.063/*         UART_RX/U3/\Edge_Count_reg[3] /RN    1
@(R)->DFTCLK(R)	0.749    0.729/*         0.063/*         UART_RX/U3/\Edge_Count_reg[4] /RN    1
@(R)->DFTCLK(R)	0.742    0.729/*         0.071/*         UART_RX/U6/Stp_err_reg/RN    1
@(R)->DFTCLK(R)	0.322    0.845/*         -0.055/*        UART_TX_ClkDiv/New_clk_reg/SN    1
@(R)->DFTCLK(R)	0.884    0.894/*         -0.055/*        RegFile/\memory_reg[3][5] /SN    1
@(R)->DFTCLK(R)	0.887    0.909/*         -0.056/*        RegFile/\memory_reg[2][7] /SN    1
@(R)->DFTCLK(R)	0.755    1.011/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[3] /RN    1
@(R)->DFTCLK(R)	0.763    1.012/*         0.063/*         SYS_Cntroller/\current_state_reg[0] /RN    1
@(R)->DFTCLK(R)	0.768    1.014/*         0.062/*         RegFile/\memory_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.759    1.015/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[5] /RN    1
@(R)->DFTCLK(R)	0.759    1.015/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[4] /RN    1
@(R)->DFTCLK(R)	0.768    1.016/*         0.062/*         RegFile/\memory_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.768    1.017/*         0.062/*         RegFile/\memory_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.763    1.017/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[0] /RN    1
@(R)->DFTCLK(R)	0.763    1.018/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /RN    1
@(R)->DFTCLK(R)	0.759    1.021/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[5] /RN    1
@(R)->DFTCLK(R)	0.755    1.023/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[7] /RN    1
@(R)->DFTCLK(R)	0.763    1.023/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[4] /RN    1
@(R)->DFTCLK(R)	0.769    1.024/*         0.061/*         RegFile/\memory_reg[3][3] /RN    1
@(R)->DFTCLK(R)	0.755    1.025/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[7] /RN    1
@(R)->DFTCLK(R)	0.764    1.025/*         0.063/*         RegFile/\memory_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.025/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.025/*         0.063/*         RegFile/\memory_reg[2][2] /RN    1
@(R)->DFTCLK(R)	0.755    1.025/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[6] /RN    1
@(R)->DFTCLK(R)	0.766    1.025/*         0.062/*         RegFile/\memory_reg[1][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.025/*         0.062/*         RegFile/\memory_reg[1][5] /RN    1
@(R)->DFTCLK(R)	0.755    1.025/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[4] /RN    1
@(R)->DFTCLK(R)	0.755    1.025/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[6] /RN    1
@(R)->DFTCLK(R)	0.765    1.025/*         0.062/*         RegFile/\memory_reg[1][2] /RN    1
@(R)->DFTCLK(R)	0.754    1.027/*         0.070/*         SYS_Cntroller/\Stored_Frame1_reg[7] /RN    1
@(R)->DFTCLK(R)	0.765    1.027/*         0.062/*         RegFile/\memory_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.755    1.028/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[1] /RN    1
@(R)->DFTCLK(R)	0.770    1.028/*         0.061/*         RegFile/\memory_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.766    1.029/*         0.062/*         RegFile/\memory_reg[8][2] /RN    1
@(R)->DFTCLK(R)	0.755    1.029/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[3] /RN    1
@(R)->DFTCLK(R)	0.763    1.029/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.770    1.030/*         0.061/*         RegFile/\memory_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.770    1.030/*         0.061/*         RegFile/\memory_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.770    1.030/*         0.061/*         RegFile/\memory_reg[2][3] /RN    1
@(R)->DFTCLK(R)	0.766    1.031/*         0.063/*         RegFile/RdData_VLD_reg/RN    1
@(R)->DFTCLK(R)	0.763    1.031/*         0.062/*         RegFile/\memory_reg[9][1] /RN    1
@(R)->DFTCLK(R)	0.766    1.031/*         0.063/*         RegFile/\RdData_reg[0] /RN    1
@(R)->DFTCLK(R)	0.763    1.032/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /RN    1
@(R)->DFTCLK(R)	0.755    1.032/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[0] /RN    1
@(R)->DFTCLK(R)	0.755    1.032/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[2] /RN    1
@(R)->DFTCLK(R)	0.763    1.033/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /RN    1
@(R)->DFTCLK(R)	0.756    1.033/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[2] /RN    1
@(R)->DFTCLK(R)	0.766    1.033/*         0.063/*         RegFile/\RdData_reg[1] /RN    1
@(R)->DFTCLK(R)	0.763    1.034/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.757    1.034/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[1] /RN    1
@(R)->DFTCLK(R)	0.766    1.035/*         0.061/*         RegFile/\memory_reg[9][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.035/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /RN    1
@(R)->DFTCLK(R)	0.757    1.035/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[0] /RN    1
@(R)->DFTCLK(R)	0.763    1.035/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.035/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /RN    1
@(R)->DFTCLK(R)	0.766    1.036/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.036/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /RN    1
@(R)->DFTCLK(R)	0.766    1.037/*         0.063/*         SYS_Cntroller/\current_state_reg[3] /RN    1
@(R)->DFTCLK(R)	0.764    1.037/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.037/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /RN    1
@(R)->DFTCLK(R)	0.763    1.038/*         0.062/*         RegFile/\memory_reg[8][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.038/*         0.062/*         RegFile/\memory_reg[0][1] /RN    1
@(R)->DFTCLK(R)	0.763    1.038/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.038/*         0.062/*         RegFile/\memory_reg[9][2] /RN    1
@(R)->DFTCLK(R)	0.766    1.038/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.766    1.038/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.766    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.762    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /RN    1
@(R)->DFTCLK(R)	0.764    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.762    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /RN    1
@(R)->DFTCLK(R)	0.765    1.039/*         0.061/*         RegFile/\memory_reg[6][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /RN    1
@(R)->DFTCLK(R)	0.764    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.764    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.766    1.039/*         0.063/*         RegFile/\RdData_reg[2] /RN    1
@(R)->DFTCLK(R)	0.764    1.039/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /RN    1
@(R)->DFTCLK(R)	0.762    1.040/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /RN    1
@(R)->DFTCLK(R)	0.764    1.040/*         0.061/*         RegFile/\memory_reg[11][2] /RN    1
@(R)->DFTCLK(R)	0.764    1.040/*         0.061/*         RegFile/\memory_reg[10][2] /RN    1
@(R)->DFTCLK(R)	0.765    1.040/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.040/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.765    1.040/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.770    1.040/*         0.061/*         RegFile/\memory_reg[6][2] /RN    1
@(R)->DFTCLK(R)	0.763    1.041/*         0.063/*         SYS_Cntroller/\current_state_reg[2] /RN    1
@(R)->DFTCLK(R)	0.765    1.041/*         0.061/*         RegFile/\memory_reg[7][2] /RN    1
@(R)->DFTCLK(R)	0.763    1.041/*         0.063/*         SYS_Cntroller/\current_state_reg[1] /RN    1
@(R)->DFTCLK(R)	0.764    1.041/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /RN    1
@(R)->DFTCLK(R)	0.762    1.041/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.765    1.041/*         0.063/*         RegFile/\RdData_reg[4] /RN    1
@(R)->DFTCLK(R)	0.763    1.042/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.765    1.043/*         0.063/*         RegFile/\RdData_reg[3] /RN    1
@(R)->DFTCLK(R)	0.764    1.043/*         0.063/*         RegFile/\RdData_reg[6] /RN    1
@(R)->DFTCLK(R)	0.763    1.043/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.763    1.043/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.043/*         0.061/*         RegFile/\memory_reg[10][3] /RN    1
@(R)->DFTCLK(R)	0.765    1.043/*         0.063/*         RegFile/\RdData_reg[5] /RN    1
@(R)->DFTCLK(R)	0.765    1.044/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.044/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.766    1.044/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.044/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.764    1.044/*         0.063/*         RegFile/\RdData_reg[7] /RN    1
@(R)->DFTCLK(R)	0.764    1.044/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.045/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.045/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.045/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.763    1.045/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.764    1.045/*         0.063/*         RegFile/\memory_reg[0][0] /RN    1
@(R)->DFTCLK(R)	0.765    1.046/*         0.061/*         RegFile/\memory_reg[8][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.046/*         0.063/*         RegFile/\memory_reg[8][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.046/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.763    1.046/*         0.061/*         RegFile/\memory_reg[10][4] /RN    1
@(R)->DFTCLK(R)	0.763    1.046/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.764    1.046/*         0.063/*         RegFile/\memory_reg[1][7] /RN    1
@(R)->DFTCLK(R)	0.764    1.047/*         0.063/*         RegFile/\memory_reg[1][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.047/*         0.063/*         RegFile/\memory_reg[1][3] /RN    1
@(R)->DFTCLK(R)	0.764    1.047/*         0.063/*         RegFile/\memory_reg[9][0] /RN    1
@(R)->DFTCLK(R)	0.765    1.047/*         0.061/*         RegFile/\memory_reg[5][1] /RN    1
@(R)->DFTCLK(R)	0.765    1.047/*         0.061/*         RegFile/\memory_reg[4][1] /RN    1
@(R)->DFTCLK(R)	0.763    1.047/*         0.061/*         RegFile/\memory_reg[9][4] /RN    1
@(R)->DFTCLK(R)	0.765    1.047/*         0.061/*         RegFile/\memory_reg[0][3] /RN    1
@(R)->DFTCLK(R)	0.765    1.048/*         0.061/*         RegFile/\memory_reg[4][0] /RN    1
@(R)->DFTCLK(R)	0.765    1.048/*         0.061/*         RegFile/\memory_reg[0][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.048/*         0.061/*         RegFile/\memory_reg[1][1] /RN    1
@(R)->DFTCLK(R)	0.766    1.048/*         0.061/*         RegFile/\memory_reg[0][2] /RN    1
@(R)->DFTCLK(R)	0.763    1.048/*         0.063/*         RegFile/\memory_reg[8][1] /RN    1
@(R)->DFTCLK(R)	0.766    1.048/*         0.061/*         RegFile/\memory_reg[0][7] /RN    1
@(R)->DFTCLK(R)	0.766    1.048/*         0.061/*         RegFile/\memory_reg[0][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.048/*         0.061/*         RegFile/\memory_reg[0][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.048/*         0.061/*         RegFile/\memory_reg[4][3] /RN    1
@(R)->DFTCLK(R)	0.762    1.048/*         0.061/*         RegFile/\memory_reg[9][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.048/*         0.063/*         RegFile/\memory_reg[8][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.049/*         0.061/*         RegFile/\memory_reg[10][7] /RN    1
@(R)->DFTCLK(R)	0.766    1.049/*         0.061/*         RegFile/\memory_reg[3][1] /RN    1
@(R)->DFTCLK(R)	0.765    1.049/*         0.061/*         RegFile/\memory_reg[3][2] /RN    1
@(R)->DFTCLK(R)	0.766    1.049/*         0.061/*         RegFile/\memory_reg[2][1] /RN    1
@(R)->DFTCLK(R)	0.763    1.050/*         0.061/*         RegFile/\memory_reg[11][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.050/*         0.061/*         RegFile/\memory_reg[8][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.050/*         0.061/*         RegFile/\memory_reg[6][0] /RN    1
@(R)->DFTCLK(R)	0.764    1.050/*         0.061/*         RegFile/\memory_reg[8][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.051/*         0.061/*         RegFile/\memory_reg[5][0] /RN    1
@(R)->DFTCLK(R)	0.765    1.051/*         0.061/*         RegFile/\memory_reg[14][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.051/*         0.061/*         RegFile/\memory_reg[5][3] /RN    1
@(R)->DFTCLK(R)	0.765    1.051/*         0.061/*         RegFile/\memory_reg[7][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.051/*         0.061/*         RegFile/\memory_reg[11][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.051/*         0.061/*         RegFile/\memory_reg[9][5] /RN    1
@(R)->DFTCLK(R)	0.764    1.052/*         0.061/*         RegFile/\memory_reg[7][1] /RN    1
@(R)->DFTCLK(R)	0.764    1.052/*         0.061/*         RegFile/\memory_reg[3][0] /RN    1
@(R)->DFTCLK(R)	0.764    1.052/*         0.061/*         RegFile/\memory_reg[6][1] /RN    1
@(R)->DFTCLK(R)	0.764    1.052/*         0.061/*         RegFile/\memory_reg[5][2] /RN    1
@(R)->DFTCLK(R)	0.764    1.052/*         0.061/*         RegFile/\memory_reg[7][0] /RN    1
@(R)->DFTCLK(R)	0.763    1.052/*         0.061/*         RegFile/\memory_reg[9][6] /RN    1
@(R)->DFTCLK(R)	0.763    1.053/*         0.061/*         RegFile/\memory_reg[10][5] /RN    1
@(R)->DFTCLK(R)	0.765    1.053/*         0.061/*         RegFile/\memory_reg[11][1] /RN    1
@(R)->DFTCLK(R)	0.763    1.053/*         0.061/*         RegFile/\memory_reg[10][6] /RN    1
@(R)->DFTCLK(R)	0.764    1.053/*         0.061/*         RegFile/\memory_reg[10][0] /RN    1
@(R)->DFTCLK(R)	0.764    1.053/*         0.061/*         RegFile/\memory_reg[10][1] /RN    1
@(R)->DFTCLK(R)	0.762    1.053/*         0.061/*         RegFile/\memory_reg[11][7] /RN    1
@(R)->DFTCLK(R)	0.762    1.054/*         0.061/*         RegFile/\memory_reg[14][7] /RN    1
@(R)->DFTCLK(R)	0.762    1.054/*         0.061/*         RegFile/\memory_reg[13][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.054/*         0.061/*         RegFile/\memory_reg[11][0] /RN    1
@(R)->DFTCLK(R)	0.762    1.054/*         0.061/*         RegFile/\memory_reg[14][0] /RN    1
@(R)->DFTCLK(R)	0.762    1.054/*         0.061/*         RegFile/\memory_reg[4][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.054/*         0.061/*         RegFile/\memory_reg[13][1] /RN    1
@(R)->DFTCLK(R)	0.763    1.054/*         0.061/*         RegFile/\memory_reg[11][5] /RN    1
@(R)->DFTCLK(R)	0.763    1.054/*         0.061/*         RegFile/\memory_reg[11][6] /RN    1
@(R)->DFTCLK(R)	0.761    1.054/*         0.061/*         RegFile/\memory_reg[15][7] /RN    1
@(R)->DFTCLK(R)	0.765    1.054/*         0.061/*         RegFile/\memory_reg[4][2] /RN    1
@(R)->DFTCLK(R)	0.763    1.055/*         0.061/*         RegFile/\memory_reg[12][0] /RN    1
@(R)->DFTCLK(R)	0.761    1.055/*         0.061/*         RegFile/\memory_reg[12][7] /RN    1
@(R)->DFTCLK(R)	0.763    1.055/*         0.061/*         RegFile/\memory_reg[13][0] /RN    1
@(R)->DFTCLK(R)	0.766    1.055/*         0.061/*         RegFile/\memory_reg[4][5] /RN    1
@(R)->DFTCLK(R)	0.761    1.056/*         0.061/*         RegFile/\memory_reg[12][6] /RN    1
@(R)->DFTCLK(R)	0.761    1.056/*         0.061/*         RegFile/\memory_reg[15][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.057/*         0.061/*         RegFile/\memory_reg[6][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.057/*         0.061/*         RegFile/\memory_reg[5][6] /RN    1
@(R)->DFTCLK(R)	0.766    1.057/*         0.061/*         RegFile/\memory_reg[5][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.057/*         0.061/*         RegFile/\memory_reg[6][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.057/*         0.061/*         RegFile/\memory_reg[4][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.058/*         0.061/*         RegFile/\memory_reg[5][4] /RN    1
@(R)->DFTCLK(R)	0.764    1.058/*         0.061/*         RegFile/\memory_reg[4][6] /RN    1
@(R)->DFTCLK(R)	0.766    1.058/*         0.061/*         RegFile/\memory_reg[6][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.060/*         0.061/*         RegFile/\memory_reg[7][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.060/*         0.061/*         RegFile/\memory_reg[12][2] /RN    1
@(R)->DFTCLK(R)	0.766    1.061/*         0.061/*         RegFile/\memory_reg[7][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.061/*         0.061/*         RegFile/\memory_reg[12][1] /RN    1
@(R)->DFTCLK(R)	0.766    1.061/*         0.061/*         RegFile/\memory_reg[13][2] /RN    1
@(R)->DFTCLK(R)	0.765    1.061/*         0.061/*         RegFile/\memory_reg[7][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.062/*         0.061/*         RegFile/\memory_reg[6][7] /RN    1
@(R)->DFTCLK(R)	0.766    1.063/*         0.061/*         RegFile/\memory_reg[14][2] /RN    1
@(R)->DFTCLK(R)	0.764    1.063/*         0.061/*         RegFile/\memory_reg[7][7] /RN    1
@(R)->DFTCLK(R)	0.764    1.063/*         0.061/*         RegFile/\memory_reg[5][7] /RN    1
@(R)->DFTCLK(R)	0.766    1.063/*         0.061/*         RegFile/\memory_reg[13][3] /RN    1
@(R)->DFTCLK(R)	0.765    1.063/*         0.061/*         RegFile/\memory_reg[14][1] /RN    1
@(R)->DFTCLK(R)	0.765    1.065/*         0.061/*         RegFile/\memory_reg[12][3] /RN    1
@(R)->DFTCLK(R)	0.763    1.065/*         0.061/*         RegFile/\memory_reg[15][0] /RN    1
@(R)->DFTCLK(R)	0.765    1.066/*         0.061/*         RegFile/\memory_reg[14][3] /RN    1
@(R)->DFTCLK(R)	0.765    1.066/*         0.061/*         RegFile/\memory_reg[15][3] /RN    1
@(R)->DFTCLK(R)	0.766    1.066/*         0.061/*         RegFile/\memory_reg[13][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[12][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[15][4] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[13][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[15][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[12][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[14][5] /RN    1
@(R)->DFTCLK(R)	0.766    1.067/*         0.061/*         RegFile/\memory_reg[13][6] /RN    1
@(R)->DFTCLK(R)	0.765    1.067/*         0.061/*         RegFile/\memory_reg[14][4] /RN    1
@(R)->DFTCLK(R)	0.765    1.068/*         0.061/*         RegFile/\memory_reg[15][2] /RN    1
@(R)->DFTCLK(R)	0.764    1.069/*         0.061/*         RegFile/\memory_reg[15][1] /RN    1
@(R)->DFTCLK(R)	0.350    1.114/*         -0.049/*        UART_RX_ClkDiv/New_clk_reg/SN    1
REF_CLK(R)->ALU_CLK(R)	0.395    1.157/*         0.063/*         U0_ALU/\ALU_OUT_reg[8] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.157/*         0.063/*         U0_ALU/\ALU_OUT_reg[12] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.395    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[13] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.395    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[14] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.395    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[15] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[10] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[2] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[3] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[5] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.158/*         0.063/*         U0_ALU/\ALU_OUT_reg[4] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.396    1.159/*         0.063/*         U0_ALU/\ALU_OUT_reg[11] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.394    1.159/*         0.063/*         U0_ALU/\ALU_OUT_reg[9] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.395    1.159/*         0.063/*         U0_ALU/OUT_Valid_reg/RN    1
REF_CLK(R)->ALU_CLK(R)	0.393    1.160/*         0.063/*         U0_ALU/\ALU_OUT_reg[1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.393    1.160/*         0.063/*         U0_ALU/\ALU_OUT_reg[0] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.393    1.160/*         0.063/*         U0_ALU/\ALU_OUT_reg[6] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.393    1.161/*         0.063/*         U0_ALU/\ALU_OUT_reg[7] /RN    1
DFTCLK(R)->DFTCLK(R)	0.766    1.258/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.765    1.281/*         0.062/*         Data_SYNC/Pulse_FF_Out_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.762    1.310/*         0.065/*         RegFile/\memory_reg[8][7] /SI    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.921         */2.000         SO[1]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.922         */2.000         SO[0]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.951         */2.000         SO[3]    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-53.665  */54.640        */54.259        parity_error    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-53.665  */54.641        */54.259        framing_error    1
UART_TX_CLK(R)->UART_TX_CLK(R)	-1735.714 */1736.920      */1736.290      UART_TX_O    1
