# Proyecto1_Micros
Sería bueno igual que la vez pasada que programamos en verilog definir nombres comunes para las I/Os.
Les mandé un pdf con la arquitectura en la que me estoy basando para hacer los registros del pipeline.
