module full_adder (
    input a,
    input b,
    input c,
    output s,
    output carry
) {
    sig i1
    sig i2
    sig i3
    always {
        i1 = a^b
        i2 = a&b
        s = c^i1
        i3 = c&i1
        carry = i2|i3
    }
}