Fitter report for ad7606_vga_test
Tue Mar 20 16:50:17 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 20 16:50:17 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; ad7606_vga_test                             ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 513 / 6,272 ( 8 % )                         ;
;     Total combinational functions  ; 444 / 6,272 ( 7 % )                         ;
;     Dedicated logic registers      ; 326 / 6,272 ( 5 % )                         ;
; Total registers                    ; 326                                         ;
; Total pins                         ; 45 / 180 ( 25 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 16,420 / 276,480 ( 6 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6F17C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL         ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   1.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 902 ) ; 0.00 % ( 0 / 902 )         ; 0.00 % ( 0 / 902 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 902 ) ; 0.00 % ( 0 / 902 )         ; 0.00 % ( 0 / 902 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 890 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/intel_project/AX301/demo/22_ad7606_vga_test/output_files/ad7606_vga_test.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 513 / 6,272 ( 8 % )       ;
;     -- Combinational with no register       ; 187                       ;
;     -- Register only                        ; 69                        ;
;     -- Combinational with a register        ; 257                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 151                       ;
;     -- 3 input functions                    ; 33                        ;
;     -- <=2 input functions                  ; 260                       ;
;     -- Register only                        ; 69                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 248                       ;
;     -- arithmetic mode                      ; 196                       ;
;                                             ;                           ;
; Total registers*                            ; 326 / 7,124 ( 5 % )       ;
;     -- Dedicated logic registers            ; 326 / 6,272 ( 5 % )       ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 46 / 392 ( 12 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 45 / 180 ( 25 % )         ;
;     -- Clock pins                           ; 1 / 3 ( 33 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 3 / 30 ( 10 % )           ;
; Total block memory bits                     ; 16,420 / 276,480 ( 6 % )  ;
; Total block memory implementation bits      ; 27,648 / 276,480 ( 10 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global signals                              ; 2                         ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1.4% / 1.5% / 1.2%        ;
; Peak interconnect usage (total/H/V)         ; 3.9% / 4.3% / 3.4%        ;
; Maximum fan-out                             ; 212                       ;
; Highest non-global fan-out                  ; 212                       ;
; Total fan-out                               ; 2556                      ;
; Average fan-out                             ; 2.74                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 513 / 6272 ( 8 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 187                ; 0                              ;
;     -- Register only                        ; 69                 ; 0                              ;
;     -- Combinational with a register        ; 257                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 151                ; 0                              ;
;     -- 3 input functions                    ; 33                 ; 0                              ;
;     -- <=2 input functions                  ; 260                ; 0                              ;
;     -- Register only                        ; 69                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 248                ; 0                              ;
;     -- arithmetic mode                      ; 196                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 326                ; 0                              ;
;     -- Dedicated logic registers            ; 326 / 6272 ( 5 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 46 / 392 ( 12 % )  ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 45                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 16420              ; 0                              ;
; Total RAM block bits                        ; 27648              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 3 / 30 ( 10 % )    ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )     ; 1 / 12 ( 8 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 197                ; 1                              ;
;     -- Registered Input Connections         ; 195                ; 0                              ;
;     -- Output Connections                   ; 1                  ; 197                            ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 2559               ; 205                            ;
;     -- Registered Connections               ; 1138               ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 198                            ;
;     -- hard_block:auto_generated_inst       ; 198                ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 20                 ; 1                              ;
;     -- Output Ports                         ; 25                 ; 1                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ad7606_busy       ; T11   ; 4        ; 23           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[0]    ; T8    ; 3        ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[10]   ; T3    ; 3        ; 1            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[11]   ; P3    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[12]   ; T2    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[13]   ; M9    ; 4        ; 21           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[14]   ; L10   ; 4        ; 25           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[15]   ; L9    ; 4        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[1]    ; R7    ; 3        ; 11           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[2]    ; T7    ; 3        ; 13           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[3]    ; R6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[4]    ; T6    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[5]    ; R5    ; 3        ; 9            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[6]    ; T5    ; 3        ; 9            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[7]    ; R4    ; 3        ; 5            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[8]    ; T4    ; 3        ; 5            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_data[9]    ; R3    ; 3        ; 1            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; ad7606_first_data ; R9    ; 4        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; clk               ; E1    ; 1        ; 0            ; 11           ; 7            ; 135                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; rst_n             ; N13   ; 5        ; 34           ; 2            ; 21           ; 212                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ad7606_convstab ; T13   ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_cs       ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_os[0]    ; R13   ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_os[1]    ; T14   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_os[2]    ; R12   ; 4        ; 23           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_rd       ; T12   ; 4        ; 25           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ad7606_reset    ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[0]    ; C3    ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[1]    ; D4    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[2]    ; D3    ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[3]    ; E5    ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_b[4]    ; F6    ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[0]    ; F5    ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[1]    ; G5    ; 1        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[2]    ; F7    ; 8        ; 11           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[3]    ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[4]    ; L8    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_g[5]    ; J6    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_hs      ; L6    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[0]    ; K6    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[1]    ; K5    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[2]    ; L7    ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[3]    ; L3    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_r[4]    ; L4    ; 2        ; 0            ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vga_out_vs      ; N3    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 2        ; 6 / 19 ( 32 % )  ; 3.3V          ; --           ;
; 3        ; 17 / 26 ( 65 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 27 ( 44 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 25 ( 4 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 14 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 4 / 26 ( 15 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 200        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 196        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 192        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 188        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 183        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 168        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 161        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 159        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ; 153        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 167        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 197        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 189        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 184        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 176        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 169        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 162        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 160        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 202        ; 8        ; vga_out_b[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 147        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; vga_out_b[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 0          ; 1        ; vga_out_b[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 198        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 199        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 144        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 143        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 24         ; 1        ; clk                                                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; vga_out_b[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 158        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 157        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; vga_out_g[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 185        ; 8        ; vga_out_b[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 186        ; 8        ; vga_out_g[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 166        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F14      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; vga_out_g[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 27         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; vga_out_g[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J13      ; 124        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 122        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J15      ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 32         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; vga_out_r[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 30         ; 2        ; vga_out_r[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; vga_out_g[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ; 87         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K11      ; 110        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K12      ; 105        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 36         ; 2        ; vga_out_r[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 40         ; 2        ; vga_out_r[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; vga_out_hs                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 65         ; 3        ; vga_out_r[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 68         ; 3        ; vga_out_g[4]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 77         ; 4        ; ad7606_data[15]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 88         ; 4        ; ad7606_data[14]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; L12      ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 114        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 113        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 115        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 59         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 78         ; 4        ; ad7606_data[13]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 37         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 45         ; 3        ; vga_out_vs                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 56         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 79         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 101        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 102        ; 5        ; rst_n                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N14      ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N15      ; 112        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 111        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 43         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 46         ; 3        ; ad7606_data[11]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P15      ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ; 108        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; ad7606_data[9]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; ad7606_data[7]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; ad7606_data[5]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; ad7606_data[3]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; ad7606_data[1]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 74         ; 4        ; ad7606_first_data                                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; ad7606_cs                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; ad7606_reset                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; ad7606_os[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 91         ; 4        ; ad7606_os[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; ad7606_data[12]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; ad7606_data[10]                                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; ad7606_data[8]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; ad7606_data[6]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; ad7606_data[4]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; ad7606_data[2]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; ad7606_data[0]                                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ; 81         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 84         ; 4        ; ad7606_busy                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; ad7606_rd                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 92         ; 4        ; ad7606_convstab                                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 95         ; 4        ; ad7606_os[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                         ;
+-------------------------------+-------------------------------------------------------------------------------------+
; Name                          ; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------+
; SDC pin name                  ; video_pll_m0|altpll_component|auto_generated|pll1                                   ;
; PLL mode                      ; Normal                                                                              ;
; Compensate clock              ; clock0                                                                              ;
; Compensated input/output pins ; --                                                                                  ;
; Switchover type               ; --                                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                            ;
; Input frequency 1             ; --                                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ;
; Nominal VCO frequency         ; 650.0 MHz                                                                           ;
; VCO post scale K counter      ; 2                                                                                   ;
; VCO frequency control         ; Auto                                                                                ;
; VCO phase shift step          ; 192 ps                                                                              ;
; VCO multiply                  ; --                                                                                  ;
; VCO divide                    ; --                                                                                  ;
; Freq min lock                 ; 23.08 MHz                                                                           ;
; Freq max lock                 ; 50.02 MHz                                                                           ;
; M VCO Tap                     ; 0                                                                                   ;
; M Initial                     ; 1                                                                                   ;
; M value                       ; 13                                                                                  ;
; N value                       ; 1                                                                                   ;
; Charge pump current           ; setting 1                                                                           ;
; Loop filter resistance        ; setting 27                                                                          ;
; Loop filter capacitance       ; setting 0                                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                  ;
; Bandwidth type                ; Medium                                                                              ;
; Real time reconfigurable      ; Off                                                                                 ;
; Scan chain MIF file           ; --                                                                                  ;
; Preserve PLL counter order    ; Off                                                                                 ;
; PLL location                  ; PLL_1                                                                               ;
; Inclk0 signal                 ; clk                                                                                 ;
; Inclk1 signal                 ; --                                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ;
; Inclk1 signal type            ; --                                                                                  ;
+-------------------------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 13   ; 10  ; 65.0 MHz         ; 0 (0 ps)    ; 4.50 (192 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+-----------------+------------------------+
; Pin Name        ; Reason                 ;
+-----------------+------------------------+
; ad7606_os[0]    ; Missing drive strength ;
; ad7606_os[1]    ; Missing drive strength ;
; ad7606_os[2]    ; Missing drive strength ;
; ad7606_cs       ; Missing drive strength ;
; ad7606_rd       ; Missing drive strength ;
; ad7606_reset    ; Missing drive strength ;
; ad7606_convstab ; Missing drive strength ;
; vga_out_hs      ; Missing drive strength ;
; vga_out_vs      ; Missing drive strength ;
; vga_out_r[0]    ; Missing drive strength ;
; vga_out_r[1]    ; Missing drive strength ;
; vga_out_r[2]    ; Missing drive strength ;
; vga_out_r[3]    ; Missing drive strength ;
; vga_out_r[4]    ; Missing drive strength ;
; vga_out_g[0]    ; Missing drive strength ;
; vga_out_g[1]    ; Missing drive strength ;
; vga_out_g[2]    ; Missing drive strength ;
; vga_out_g[3]    ; Missing drive strength ;
; vga_out_g[4]    ; Missing drive strength ;
; vga_out_g[5]    ; Missing drive strength ;
; vga_out_b[0]    ; Missing drive strength ;
; vga_out_b[1]    ; Missing drive strength ;
; vga_out_b[2]    ; Missing drive strength ;
; vga_out_b[3]    ; Missing drive strength ;
; vga_out_b[4]    ; Missing drive strength ;
+-----------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                  ; Entity Name      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |top                                         ; 513 (0)     ; 326 (0)                   ; 0 (0)         ; 16420       ; 3    ; 0            ; 0       ; 0         ; 45   ; 0            ; 187 (0)      ; 69 (0)            ; 257 (0)          ; |top                                                                                                                 ; top              ; work         ;
;    |ad7606_if:ad7606_if_m0|                  ; 81 (81)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 9 (9)             ; 46 (46)          ; |top|ad7606_if:ad7606_if_m0                                                                                          ; ad7606_if        ; work         ;
;    |ad7606_sample:ad7606_sample_m0|          ; 91 (91)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 15 (15)           ; 46 (46)          ; |top|ad7606_sample:ad7606_sample_m0                                                                                  ; ad7606_sample    ; work         ;
;    |ad7606_sample:ad7606_sample_m1|          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |top|ad7606_sample:ad7606_sample_m1                                                                                  ; ad7606_sample    ; work         ;
;    |color_bar:color_bar_m0|                  ; 76 (76)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 45 (45)          ; |top|color_bar:color_bar_m0                                                                                          ; color_bar        ; work         ;
;    |grid_display:grid_display_m0|            ; 77 (40)     ; 46 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (30)      ; 8 (0)             ; 38 (13)          ; |top|grid_display:grid_display_m0                                                                                    ; grid_display     ; work         ;
;       |timing_gen_xy:timing_gen_xy_m0|       ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 8 (8)             ; 28 (28)          ; |top|grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0                                                     ; timing_gen_xy    ; work         ;
;    |video_pll:video_pll_m0|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0                                                                                          ; video_pll        ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0|altpll:altpll_component                                                                  ; altpll           ; work         ;
;          |video_pll_altpll:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated                                  ; video_pll_altpll ; work         ;
;    |wav_display:wav_display_m0|              ; 85 (46)     ; 45 (11)                   ; 0 (0)         ; 8228        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (35)      ; 6 (0)             ; 39 (11)          ; |top|wav_display:wav_display_m0                                                                                      ; wav_display      ; work         ;
;       |altshift_taps:v_data_rtl_0|           ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |top|wav_display:wav_display_m0|altshift_taps:v_data_rtl_0                                                           ; altshift_taps    ; work         ;
;          |shift_taps_86m:auto_generated|     ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |top|wav_display:wav_display_m0|altshift_taps:v_data_rtl_0|shift_taps_86m:auto_generated                             ; shift_taps_86m   ; work         ;
;             |altsyncram_rk31:altsyncram4|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|altshift_taps:v_data_rtl_0|shift_taps_86m:auto_generated|altsyncram_rk31:altsyncram4 ; altsyncram_rk31  ; work         ;
;             |cntr_6pf:cntr1|                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |top|wav_display:wav_display_m0|altshift_taps:v_data_rtl_0|shift_taps_86m:auto_generated|cntr_6pf:cntr1              ; cntr_6pf         ; work         ;
;       |dpram1024x8:buffer|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer                                                                   ; dpram1024x8      ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component                                   ; altsyncram       ; work         ;
;             |altsyncram_8bk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated    ; altsyncram_8bk1  ; work         ;
;       |timing_gen_xy:timing_gen_xy_m0|       ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 25 (25)          ; |top|wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0                                                       ; timing_gen_xy    ; work         ;
;    |wav_display:wav_display_m1|              ; 87 (56)     ; 57 (27)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (29)      ; 15 (10)           ; 42 (17)          ; |top|wav_display:wav_display_m1                                                                                      ; wav_display      ; work         ;
;       |dpram1024x8:buffer|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m1|dpram1024x8:buffer                                                                   ; dpram1024x8      ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component                                   ; altsyncram       ; work         ;
;             |altsyncram_8bk1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated    ; altsyncram_8bk1  ; work         ;
;       |timing_gen_xy:timing_gen_xy_m0|       ; 31 (31)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 25 (25)          ; |top|wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0                                                       ; timing_gen_xy    ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; ad7606_data[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[2]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[3]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[4]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[5]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[6]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_data[7]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_first_data ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_os[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_os[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_os[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_cs         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_rd         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_reset      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ad7606_convstab   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_hs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_vs        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_r[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_g[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vga_out_b[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk               ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n             ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ad7606_busy       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[9]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[11]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[13]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[12]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[14]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ad7606_data[15]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; ad7606_data[0]                                                               ;                   ;         ;
; ad7606_data[1]                                                               ;                   ;         ;
; ad7606_data[2]                                                               ;                   ;         ;
; ad7606_data[3]                                                               ;                   ;         ;
; ad7606_data[4]                                                               ;                   ;         ;
; ad7606_data[5]                                                               ;                   ;         ;
; ad7606_data[6]                                                               ;                   ;         ;
; ad7606_data[7]                                                               ;                   ;         ;
; ad7606_first_data                                                            ;                   ;         ;
; clk                                                                          ;                   ;         ;
; rst_n                                                                        ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_reset                                       ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[0]                                     ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[0]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[2]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[3]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[4]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]    ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[0]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[2]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[3]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[4]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[6]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[9]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[10] ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[11] ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[1]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[2]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[3]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[4]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[5]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[6]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[7]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[8]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[9]                                     ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[10]                                    ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[11]                                    ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[12]                                    ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[13]                                    ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[14]                                    ; 1                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|rst_cnt[15]                                    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[0]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[2]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[3]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[4]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[6]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[0]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[1]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[2]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[3]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[4]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[5]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[6]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[7]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[8]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[9]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[9]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[10]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[11]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[10]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[11]   ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[0]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[1]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[2]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[3]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[4]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[5]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[6]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[7]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[8]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[9]  ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[10] ; 1                 ; 6       ;
;      - grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|x_cnt[11] ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[6]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[7]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[8]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[0]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[1]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[2]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[3]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[4]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[5]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[6]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[7]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[8]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[9]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[9]    ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[10]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[11]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[10]   ; 1                 ; 6       ;
;      - wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|x_cnt[11]   ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[1]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[2]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[3]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[4]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[5]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[6]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[7]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[8]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[9]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[10]                                   ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[11]                                   ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|state.S_SAMPLE                         ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[0]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[0]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[1]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[2]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[3]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[4]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[5]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[6]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[7]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[8]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[9]                          ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[1]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[2]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[3]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[5]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[4]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[6]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_narrow[7]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[0]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[1]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[2]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[3]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[5]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[4]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[6]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_narrow[7]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[31]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[30]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[29]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[28]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[24]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[27]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[26]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[25]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[22]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[21]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[20]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[23]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[19]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[18]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[16]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[17]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[14]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[13]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[12]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[15]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[11]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[10]                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[9]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[8]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[6]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[7]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[5]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[4]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[3]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[2]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[1]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|wait_cnt[0]                            ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|state.S_WAIT                           ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|sample_cnt[10]                         ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[8]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[9]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[10]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[11]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[13]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[12]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[14]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m1|adc_data_offset[15]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[8]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[9]                     ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[10]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[11]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[13]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[12]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[14]                    ; 1                 ; 6       ;
;      - ad7606_sample:ad7606_sample_m0|adc_data_offset[15]                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_r_reg[7]                                   ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|vs_reg_d0                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|video_active_d0                                ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_g_reg[7]                                   ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|rgb_b_reg[7]                                   ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|hs_reg_d0                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|active_x[0]                                    ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_active                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_active                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|vs_reg                                         ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|hs_reg                                         ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[10]                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[8]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[7]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[4]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[2]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[1]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[0]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[5]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[3]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[11]                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[9]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|h_cnt[6]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[9]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[8]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[11]                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[10]                                      ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[7]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[6]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[0]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[5]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[2]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[3]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[1]                                       ; 1                 ; 6       ;
;      - color_bar:color_bar_m0|v_cnt[4]                                       ; 1                 ; 6       ;
; ad7606_busy                                                                  ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|state~33                                       ; 0                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|state~34                                       ; 0                 ; 6       ;
;      - ad7606_if:ad7606_if_m0|i[2]~11                                        ; 0                 ; 6       ;
; ad7606_data[8]                                                               ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~0                                       ; 0                 ; 6       ;
; ad7606_data[9]                                                               ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~1                                       ; 0                 ; 6       ;
; ad7606_data[10]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~2                                       ; 0                 ; 6       ;
; ad7606_data[11]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~3                                       ; 0                 ; 6       ;
; ad7606_data[13]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~4                                       ; 0                 ; 6       ;
; ad7606_data[12]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~5                                       ; 0                 ; 6       ;
; ad7606_data[14]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~6                                       ; 0                 ; 6       ;
; ad7606_data[15]                                                              ;                   ;         ;
;      - ad7606_if:ad7606_if_m0|ad_ch1~7                                       ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ad7606_if:ad7606_if_m0|LessThan0~4                                                              ; LCCOMB_X14_Y9_N20  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|ad_ch1[13]~8                                                             ; LCCOMB_X21_Y5_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|ad_ch2[15]~0                                                             ; LCCOMB_X21_Y5_N28  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|ad_reset                                                                 ; FF_X14_Y9_N21      ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|i[2]~10                                                                  ; LCCOMB_X14_Y9_N12  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|i[2]~11                                                                  ; LCCOMB_X14_Y9_N22  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|state.READ_DONE                                                          ; FF_X21_Y5_N3       ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_if:ad7606_if_m0|state~47                                                                 ; LCCOMB_X21_Y5_N26  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606_sample:ad7606_sample_m0|sample_cnt[0]~2                                                  ; LCCOMB_X29_Y8_N10  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; ad7606_sample:ad7606_sample_m0|state.S_WAIT                                                     ; FF_X29_Y8_N5       ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                             ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                             ; PIN_E1             ; 134     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; color_bar:color_bar_m0|Equal1~2                                                                 ; LCCOMB_X16_Y8_N24  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; color_bar:color_bar_m0|LessThan0~3                                                              ; LCCOMB_X18_Y9_N6   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; color_bar:color_bar_m0|rgb_b_reg[7]~2                                                           ; LCCOMB_X17_Y9_N16  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|grid_x[1]~13                                                       ; LCCOMB_X13_Y13_N6  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|de_d1                               ; FF_X16_Y13_N7      ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|vs_edge                             ; LCCOMB_X16_Y13_N10 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; grid_display:grid_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[5]~32                         ; LCCOMB_X16_Y13_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                           ; PIN_N13            ; 212     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 197     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; wav_display:wav_display_m0|always1~0                                                            ; LCCOMB_X25_Y11_N8  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|de_d1                                 ; FF_X19_Y11_N3      ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|vs_edge                               ; LCCOMB_X19_Y11_N30 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m0|timing_gen_xy:timing_gen_xy_m0|y_cnt[10]~14                          ; LCCOMB_X19_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m1|always1~0                                                            ; LCCOMB_X17_Y11_N2  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|de_d1                                 ; FF_X16_Y12_N7      ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|vs_edge                               ; LCCOMB_X16_Y12_N26 ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wav_display:wav_display_m1|timing_gen_xy:timing_gen_xy_m0|y_cnt[1]~36                           ; LCCOMB_X16_Y12_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                                             ; PIN_E1   ; 134     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 197     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
+-------------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; wav_display:wav_display_m0|altshift_taps:v_data_rtl_0|shift_taps_86m:auto_generated|altsyncram_rk31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 12           ; 3            ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 36   ; 3                           ; 12                          ; 3                           ; 12                          ; 36                  ; 1    ; None ; M9K_X15_Y12_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X27_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None ; M9K_X15_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 489 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 14 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 263 / 21,816 ( 1 % )   ;
; Direct links          ; 109 / 32,401 ( < 1 % ) ;
; Global clocks         ; 2 / 10 ( 20 % )        ;
; Local interconnects   ; 344 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 12 / 1,289 ( < 1 % )   ;
; R4 interconnects      ; 386 / 28,186 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.15) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 3                            ;
; 5                                           ; 0                            ;
; 6                                           ; 4                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 2                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.74) ; Number of LABs  (Total = 46) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 20                           ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 9                            ;
; 1 Sync. clear                      ; 9                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.96) ; Number of LABs  (Total = 46) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 4                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 7                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.50) ; Number of LABs  (Total = 46) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 4                            ;
; 5                                               ; 1                            ;
; 6                                               ; 3                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 3                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 6                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 8.65) ; Number of LABs  (Total = 46) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 7                            ;
; 3                                           ; 8                            ;
; 4                                           ; 4                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 3                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
; 21                                          ; 2                            ;
; 22                                          ; 2                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 45        ; 0            ; 45        ; 0            ; 0            ; 45        ; 45        ; 0            ; 45        ; 45        ; 0            ; 0            ; 0            ; 0            ; 20           ; 0            ; 0            ; 20           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 45           ; 0         ; 45           ; 45           ; 0         ; 0         ; 45           ; 0         ; 0         ; 45           ; 45           ; 45           ; 45           ; 25           ; 45           ; 45           ; 25           ; 45           ; 45           ; 45           ; 45           ; 45           ; 45           ; 45           ; 45           ; 45           ; 0         ; 45           ; 45           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ad7606_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_first_data  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_os[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_os[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_os[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_cs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_rd          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_reset       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_convstab    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_hs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_vs         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_r[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_g[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vga_out_b[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_busy        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad7606_data[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                           ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)                                     ; Delay Added in ns ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; video_pll_m0|altpll_component|auto_generated|pll1|clk[0] ; 3.7               ;
+----------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                   ;
+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                              ; Destination Register                                                                                                                         ; Delay Added in ns ;
+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; ad7606_sample:ad7606_sample_m0|sample_cnt[1] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.321             ;
; ad7606_sample:ad7606_sample_m0|sample_cnt[0] ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.321             ;
; wav_display:wav_display_m1|rdaddress[4]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.234             ;
; wav_display:wav_display_m1|rdaddress[3]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.234             ;
; wav_display:wav_display_m0|rdaddress[5]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.234             ;
; wav_display:wav_display_m0|rdaddress[4]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.234             ;
; wav_display:wav_display_m1|rdaddress[8]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m1|rdaddress[7]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m1|rdaddress[6]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m1|rdaddress[5]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m1|rdaddress[2]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m1|rdaddress[9]      ; wav_display:wav_display_m1|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[8]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[7]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[6]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[3]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[2]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
; wav_display:wav_display_m0|rdaddress[9]      ; wav_display:wav_display_m0|dpram1024x8:buffer|altsyncram:altsyncram_component|altsyncram_8bk1:auto_generated|ram_block1a7~portb_address_reg0 ; 0.233             ;
+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 18 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6F17C8 for design "ad7606_vga_test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: D:/intel_project/AX301/demo/22_ad7606_vga_test/db/video_pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 13, clock division of 10, and phase shift of 0 degrees (0 ps) for video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] port File: D:/intel_project/AX301/demo/22_ad7606_vga_test/db/video_pll_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'ad7606_vga_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {video_pll_m0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]} {video_pll_m0|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111):   15.384 video_pll_m0|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 30
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node video_pll:video_pll_m0|altpll:altpll_component|video_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: D:/intel_project/AX301/demo/22_ad7606_vga_test/db/video_pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 20 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ad7606_data[0] uses I/O standard 3.3-V LVTTL at T8 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[1] uses I/O standard 3.3-V LVTTL at R7 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[2] uses I/O standard 3.3-V LVTTL at T7 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[3] uses I/O standard 3.3-V LVTTL at R6 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[4] uses I/O standard 3.3-V LVTTL at T6 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[5] uses I/O standard 3.3-V LVTTL at R5 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[6] uses I/O standard 3.3-V LVTTL at T5 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[7] uses I/O standard 3.3-V LVTTL at R4 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_first_data uses I/O standard 3.3-V LVTTL at R9 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 35
    Info (169178): Pin clk uses I/O standard 3.3-V LVTTL at E1 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 30
    Info (169178): Pin rst_n uses I/O standard 3.3-V LVTTL at N13 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 31
    Info (169178): Pin ad7606_busy uses I/O standard 3.3-V LVTTL at T11 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 34
    Info (169178): Pin ad7606_data[8] uses I/O standard 3.3-V LVTTL at T4 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[9] uses I/O standard 3.3-V LVTTL at R3 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[10] uses I/O standard 3.3-V LVTTL at T3 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[11] uses I/O standard 3.3-V LVTTL at P3 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[13] uses I/O standard 3.3-V LVTTL at M9 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[12] uses I/O standard 3.3-V LVTTL at T2 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[14] uses I/O standard 3.3-V LVTTL at L10 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
    Info (169178): Pin ad7606_data[15] uses I/O standard 3.3-V LVTTL at L9 File: D:/intel_project/AX301/demo/22_ad7606_vga_test/src/top.v Line: 33
Info (144001): Generated suppressed messages file D:/intel_project/AX301/demo/22_ad7606_vga_test/output_files/ad7606_vga_test.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1380 megabytes
    Info: Processing ended: Tue Mar 20 16:50:18 2018
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/intel_project/AX301/demo/22_ad7606_vga_test/output_files/ad7606_vga_test.fit.smsg.


