Fitter report for Pong
Tue Jun 01 12:09:27 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jun 01 12:09:27 2021      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Pong                                       ;
; Top-level Entity Name              ; Project10_Pong_Top                         ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,044 / 15,408 ( 7 % )                     ;
;     Total combinational functions  ; 1,029 / 15,408 ( 7 % )                     ;
;     Dedicated logic registers      ; 356 / 15,408 ( 2 % )                       ;
; Total registers                    ; 356                                        ;
; Total pins                         ; 36 / 347 ( 10 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.2%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; o_VGA_HSync ; Missing drive strength and slew rate ;
; o_VGA_VSync ; Missing drive strength and slew rate ;
; o_VGA_Red_0 ; Missing drive strength and slew rate ;
; o_VGA_Red_1 ; Missing drive strength and slew rate ;
; o_VGA_Red_2 ; Missing drive strength and slew rate ;
; o_VGA_Red_3 ; Missing drive strength and slew rate ;
; o_VGA_Grn_0 ; Missing drive strength and slew rate ;
; o_VGA_Grn_1 ; Missing drive strength and slew rate ;
; o_VGA_Grn_2 ; Missing drive strength and slew rate ;
; o_VGA_Grn_3 ; Missing drive strength and slew rate ;
; o_VGA_Blu_0 ; Missing drive strength and slew rate ;
; o_VGA_Blu_1 ; Missing drive strength and slew rate ;
; o_VGA_Blu_2 ; Missing drive strength and slew rate ;
; o_VGA_Blu_3 ; Missing drive strength and slew rate ;
; SSeg1[0]    ; Missing drive strength and slew rate ;
; SSeg1[1]    ; Missing drive strength and slew rate ;
; SSeg1[2]    ; Missing drive strength and slew rate ;
; SSeg1[3]    ; Missing drive strength and slew rate ;
; SSeg1[4]    ; Missing drive strength and slew rate ;
; SSeg1[5]    ; Missing drive strength and slew rate ;
; SSeg1[6]    ; Missing drive strength and slew rate ;
; SSeg2[0]    ; Missing drive strength and slew rate ;
; SSeg2[1]    ; Missing drive strength and slew rate ;
; SSeg2[2]    ; Missing drive strength and slew rate ;
; SSeg2[3]    ; Missing drive strength and slew rate ;
; SSeg2[4]    ; Missing drive strength and slew rate ;
; SSeg2[5]    ; Missing drive strength and slew rate ;
; SSeg2[6]    ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1466 ) ; 0.00 % ( 0 / 1466 )        ; 0.00 % ( 0 / 1466 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1466 ) ; 0.00 % ( 0 / 1466 )        ; 0.00 % ( 0 / 1466 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1458 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 8 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Windows 10/Desktop/pong_top/Pong.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,044 / 15,408 ( 7 % ) ;
;     -- Combinational with no register       ; 688                    ;
;     -- Register only                        ; 15                     ;
;     -- Combinational with a register        ; 341                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 421                    ;
;     -- 3 input functions                    ; 212                    ;
;     -- <=2 input functions                  ; 396                    ;
;     -- Register only                        ; 15                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 663                    ;
;     -- arithmetic mode                      ; 366                    ;
;                                             ;                        ;
; Total registers*                            ; 356 / 17,068 ( 2 % )   ;
;     -- Dedicated logic registers            ; 356 / 15,408 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 36 / 347 ( 10 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%           ;
; Maximum fan-out                             ; 355                    ;
; Highest non-global fan-out                  ; 36                     ;
; Total fan-out                               ; 4254                   ;
; Average fan-out                             ; 2.87                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1044 / 15408 ( 7 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 688                  ; 0                              ;
;     -- Register only                        ; 15                   ; 0                              ;
;     -- Combinational with a register        ; 341                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 421                  ; 0                              ;
;     -- 3 input functions                    ; 212                  ; 0                              ;
;     -- <=2 input functions                  ; 396                  ; 0                              ;
;     -- Register only                        ; 15                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 663                  ; 0                              ;
;     -- arithmetic mode                      ; 366                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 356                  ; 0                              ;
;     -- Dedicated logic registers            ; 356 / 15408 ( 2 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 82 / 963 ( 9 % )     ; 0 / 963 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 36                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4250                 ; 4                              ;
;     -- Registered Connections               ; 1397                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 8                    ; 0                              ;
;     -- Output Ports                         ; 28                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Rst        ; J6    ; 1        ; 0            ; 24           ; 0            ; 36                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock      ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_Switch_1 ; Y17   ; 4        ; 35           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_Switch_2 ; W17   ; 4        ; 35           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_Switch_3 ; AA17  ; 4        ; 28           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_Switch_4 ; AB17  ; 4        ; 28           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; i_start    ; H5    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; st         ; H6    ; 1        ; 0            ; 25           ; 21           ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; SSeg1[0]    ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[1]    ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[2]    ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[3]    ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[4]    ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[5]    ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg1[6]    ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[0]    ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[1]    ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[2]    ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[3]    ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[4]    ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[5]    ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SSeg2[6]    ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Blu_0 ; K22   ; 6        ; 41           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Blu_1 ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Blu_2 ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Blu_3 ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Grn_0 ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Grn_1 ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Grn_2 ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Grn_3 ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_HSync ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Red_0 ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Red_1 ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Red_2 ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_Red_3 ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_VGA_VSync ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                   ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                              ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO               ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                               ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                  ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                 ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                               ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                             ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                ; Use as regular IO        ; o_VGA_VSync             ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                ; Use as regular IO        ; o_VGA_HSync             ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                     ; Use as programming pin   ; o_VGA_Blu_0             ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                   ; Use as regular IO        ; o_VGA_Blu_1             ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                    ; Use as regular IO        ; SSeg1[4]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                    ; Use as regular IO        ; SSeg1[5]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8 ; Use as regular IO        ; SSeg2[6]                ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                   ; Use as regular IO        ; SSeg2[0]                ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                   ; Use as regular IO        ; SSeg2[1]                ; Dual Purpose Pin          ;
+----------+---------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 33 ( 21 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 4 / 41 ( 10 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 15 / 43 ( 35 % ) ; 2.5V          ; --           ;
; 7        ; 14 / 47 ( 30 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; SSeg1[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; SSeg1[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; i_Switch_3                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; i_Switch_4                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; SSeg1[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; SSeg1[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; SSeg1[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; SSeg2[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; SSeg1[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; SSeg2[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; SSeg2[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; SSeg2[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; SSeg1[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; SSeg2[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; i_start                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; st                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; SSeg2[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; SSeg2[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; o_VGA_Red_1                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; o_VGA_Red_0                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; o_VGA_Red_2                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; o_VGA_Red_3                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; o_VGA_Grn_0                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; Rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; o_VGA_Grn_1                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; o_VGA_Grn_3                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; o_VGA_Blu_2                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; o_VGA_Grn_2                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; o_VGA_Blu_3                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; o_VGA_Blu_1                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; o_VGA_Blu_0                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; o_VGA_HSync                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; o_VGA_VSync                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; i_Switch_2                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; i_Switch_1                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                           ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
; |Project10_Pong_Top                            ; 1044 (1)    ; 356 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 36   ; 0            ; 688 (1)      ; 15 (0)            ; 341 (0)          ; |Project10_Pong_Top                                                                           ; work         ;
;    |Debounce_Switch:Debounce_Switch_1|         ; 46 (46)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 19 (19)          ; |Project10_Pong_Top|Debounce_Switch:Debounce_Switch_1                                         ; work         ;
;    |Debounce_Switch:Debounce_Switch_2|         ; 46 (46)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 19 (19)          ; |Project10_Pong_Top|Debounce_Switch:Debounce_Switch_2                                         ; work         ;
;    |Debounce_Switch:Debounce_Switch_3|         ; 46 (46)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 19 (19)          ; |Project10_Pong_Top|Debounce_Switch:Debounce_Switch_3                                         ; work         ;
;    |Debounce_Switch:Debounce_Switch_4|         ; 46 (46)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 19 (19)          ; |Project10_Pong_Top|Debounce_Switch:Debounce_Switch_4                                         ; work         ;
;    |Pong_Top:Pong_Top_1|                       ; 774 (3)     ; 222 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 551 (0)      ; 1 (1)             ; 222 (2)          ; |Project10_Pong_Top|Pong_Top:Pong_Top_1                                                       ; work         ;
;       |Convertidor:Puntos1|                    ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Convertidor:Puntos1                                   ; work         ;
;       |Convertidor:Puntos2|                    ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Convertidor:Puntos2                                   ; work         ;
;       |Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|     ; 529 (529)   ; 143 (143)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 386 (386)    ; 0 (0)             ; 143 (143)        ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst                    ; work         ;
;       |Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|   ; 68 (68)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 27 (27)          ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst                  ; work         ;
;       |Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|   ; 68 (68)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 28 (28)          ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst                  ; work         ;
;       |Sync_To_Count:Sync_To_Count_inst|       ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 22 (22)          ; |Project10_Pong_Top|Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst                      ; work         ;
;    |VGA_Sync_Porch:VGA_Sync_Porch_Inst|        ; 50 (20)     ; 37 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 13 (12)           ; 24 (4)           ; |Project10_Pong_Top|VGA_Sync_Porch:VGA_Sync_Porch_Inst                                        ; work         ;
;       |Sync_To_Count:Sync_To_Count_Porch_inst| ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 21 (21)          ; |Project10_Pong_Top|VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst ; work         ;
;    |VGA_Sync_Pulses:VGA_Sync_Pulses_inst|      ; 36 (36)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 22 (22)          ; |Project10_Pong_Top|VGA_Sync_Pulses:VGA_Sync_Pulses_inst                                      ; work         ;
;    |clkdiv:clk|                                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |Project10_Pong_Top|clkdiv:clk                                                                ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; o_VGA_HSync ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_VSync ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Red_0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Red_1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Red_2 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Red_3 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Grn_0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Grn_1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Grn_2 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Grn_3 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Blu_0 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Blu_1 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Blu_2 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_VGA_Blu_3 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SSeg2[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rst         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; st          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; clock       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_start     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Switch_1  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Switch_2  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_Switch_3  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_Switch_4  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; Rst                                                                          ;                   ;         ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~0  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~1  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~2  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~6  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~8  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~55    ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~12 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~18 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~46   ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~50   ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~0     ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~0      ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~7  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~4        ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add7~0         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~8  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]~19 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~28 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~12     ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~12       ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~7          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~10         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~112   ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~7     ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~13      ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~13        ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~9           ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~13          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~15          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~16          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~13         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~14         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~107  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add9~3         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~17          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~123 ; 1                 ; 6       ;
; st                                                                           ;                   ;         ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~1  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~2  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~6  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~8  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~12 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~18 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~46   ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~0     ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~4        ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add7~0         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]~19 ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~10         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~112   ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~9           ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~13          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~16          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~13         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~14         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~107  ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add9~3         ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~17          ; 1                 ; 6       ;
;      - Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~15         ; 1                 ; 6       ;
; clock                                                                        ;                   ;         ;
; i_start                                                                      ;                   ;         ;
;      - Pong_Top:Pong_Top_1|r_SM_Main~0                                       ; 0                 ; 6       ;
; i_Switch_1                                                                   ;                   ;         ;
;      - Debounce_Switch:Debounce_Switch_1|r_Switch_State~5                    ; 0                 ; 6       ;
;      - Debounce_Switch:Debounce_Switch_1|p_Debounce~3                        ; 0                 ; 6       ;
; i_Switch_2                                                                   ;                   ;         ;
;      - Debounce_Switch:Debounce_Switch_2|r_Switch_State~5                    ; 0                 ; 6       ;
;      - Debounce_Switch:Debounce_Switch_2|p_Debounce~3                        ; 0                 ; 6       ;
; i_Switch_3                                                                   ;                   ;         ;
;      - Debounce_Switch:Debounce_Switch_3|r_Switch_State~5                    ; 1                 ; 6       ;
;      - Debounce_Switch:Debounce_Switch_3|p_Debounce~3                        ; 1                 ; 6       ;
; i_Switch_4                                                                   ;                   ;         ;
;      - Debounce_Switch:Debounce_Switch_4|r_Switch_State~5                    ; 1                 ; 6       ;
;      - Debounce_Switch:Debounce_Switch_4|p_Debounce~3                        ; 1                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~50                         ; LCCOMB_X17_Y15_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[4]~42                         ; LCCOMB_X16_Y19_N28 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~55                          ; LCCOMB_X21_Y17_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[27]~44                         ; LCCOMB_X23_Y22_N2  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[9]~54                          ; LCCOMB_X17_Y15_N30 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~122                       ; LCCOMB_X20_Y17_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~0                        ; LCCOMB_X20_Y16_N6  ; 7       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[12]~70                  ; LCCOMB_X17_Y18_N30 ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~17                       ; LCCOMB_X19_Y15_N28 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~8                        ; LCCOMB_X19_Y15_N10 ; 14      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]~20                       ; LCCOMB_X17_Y15_N26 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[5]~63               ; LCCOMB_X21_Y11_N22 ; 21      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~4                    ; LCCOMB_X22_Y13_N26 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[13]~63              ; LCCOMB_X26_Y17_N30 ; 21      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~4                    ; LCCOMB_X23_Y17_N10 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[5]~32                      ; LCCOMB_X24_Y16_N2  ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[9]~32                      ; LCCOMB_X24_Y16_N8  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Pong_Top:Pong_Top_1|r_SM_Main                                                               ; FF_X17_Y15_N5      ; 30      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[1]~22 ; LCCOMB_X31_Y17_N14 ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[2]~20 ; LCCOMB_X31_Y17_N16 ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal0~2                                               ; LCCOMB_X15_Y16_N22 ; 13      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clkdiv:clk|q[0]                                                                             ; FF_X40_Y15_N7      ; 355     ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clock                                                                                       ; PIN_G21            ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                            ;
+-----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name            ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clkdiv:clk|q[0] ; FF_X40_Y15_N7 ; 355     ; 104                                  ; Global Clock         ; GCLK7            ; --                        ;
+-----------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                       ;
+---------------------------------------------------------------------------------------------+---------+
; Name                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------+---------+
; Rst~input                                                                                   ; 36      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~122                       ; 32      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~50                         ; 32      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[4]~42                         ; 32      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~55                          ; 32      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[27]~44                         ; 32      ;
; Pong_Top:Pong_Top_1|r_SM_Main                                                               ; 30      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[2]                          ; 24      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[4]                          ; 24      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[5]                          ; 24      ;
; st~input                                                                                    ; 22      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[12]~70                  ; 22      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[3]                          ; 22      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[6]                          ; 22      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[5]~63               ; 21      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[13]~63              ; 21      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[4]                      ; 21      ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[5]~32                      ; 20      ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[1]~22 ; 20      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]                      ; 20      ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~4                                          ; 19      ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~4                                          ; 19      ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~4                                          ; 19      ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~4                                          ; 19      ;
; Debounce_Switch:Debounce_Switch_4|p_Debounce~3                                              ; 18      ;
; Debounce_Switch:Debounce_Switch_3|p_Debounce~3                                              ; 18      ;
; Debounce_Switch:Debounce_Switch_2|p_Debounce~3                                              ; 18      ;
; Debounce_Switch:Debounce_Switch_1|p_Debounce~3                                              ; 18      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[2]                      ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[0]                      ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[2]                      ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[0]                      ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[1]                            ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[1]                             ; 17      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal19~1                            ; 15      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[3]                      ; 15      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[3]                      ; 15      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~8                        ; 14      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]                            ; 14      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]                             ; 14      ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal0~2                                               ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|ini                                  ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add1~0                               ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[9]~54                          ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal11~2                            ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add0~0                               ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz                                 ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer                                ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer                              ; 13      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]                      ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[1]                      ; 12      ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_Blu_Video[0]                                           ; 12      ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[8]                         ; 12      ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[9]                         ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz                               ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[1]                          ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]                          ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[3]                            ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[3]                             ; 12      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~2                        ; 11      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart                              ; 11      ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[7]                         ; 11      ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[9]~32                      ; 10      ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[2]~20 ; 10      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart                             ; 10      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~8                        ; 10      ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~18                       ; 9       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal21~4                            ; 9       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~6                        ; 9       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal5~1                             ; 9       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal8~1                             ; 9       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[6]                         ; 9       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[5]                         ; 9       ;
; ~GND                                                                                        ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal22~2                            ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~1                        ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add3~0                             ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add3~0                             ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[2]                            ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[2]                             ; 8       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~17                       ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]~20                       ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add7~0                               ; 7       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State                                            ; 7       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State                                            ; 7       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State                                            ; 7       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State                                            ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~0                           ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz                                   ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~4                            ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal14~2                            ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~0                        ; 7       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[4]                         ; 7       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add9~3                               ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Move_Paddles~0                   ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Move_Paddles~0                   ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal20~0                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~0                    ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add1~1                               ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal12~0                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der                                  ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal15~2                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~6                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~4                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~0                    ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal13~4                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add0~1                               ; 6       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~8                                            ; 6       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~8                                            ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[1]                          ; 6       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[0]                          ; 6       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[9]                                         ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~4                    ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~4                    ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~4                              ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~40                        ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~7                        ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~21                       ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal10~3                            ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal26~0                            ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag                                 ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~3                              ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal18~3                            ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[1]~13                                          ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal6~0                                            ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~9                                            ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[1]~13                                          ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal6~0                                            ; 5       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~9                                            ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[9]                         ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[8]                         ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[7]                         ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[6]                         ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[5]                         ; 5       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[4]                         ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[30]                           ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[29]                           ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]                           ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[8]                      ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[10]                     ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[7]                      ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[21]                     ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[15]                     ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[17]                     ; 5       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~17                                ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~10                           ; 4       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal1~2                                               ; 4       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[7]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[4]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[12]                                      ; 4       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[7]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[4]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[12]                                      ; 4       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[7]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[4]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[12]                                      ; 4       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[7]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[4]                                       ; 4       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[12]                                      ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~29                       ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~10                         ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~28                       ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~26                       ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~20                       ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~3                               ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~2                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal26~2                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal26~1                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~12                       ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~6                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal23~2                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~4                                 ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~4                        ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal11~1                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal9~3                             ; 4       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal11~0                                           ; 4       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal11~0                                           ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[3]                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[2]                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[1]                            ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[16]                     ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[20]                     ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[11]                     ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]                          ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[2]                          ; 4       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[6]    ; 4       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan1~3                          ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~13                             ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~16                                ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~10                           ; 3       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~25                                             ; 3       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~25                                             ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[9]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[7]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[8]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|LessThan1~0                                            ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[8]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[7]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[6]                                         ; 3       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[5]                                         ; 3       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[13]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[6]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[5]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[15]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[14]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[13]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[6]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[5]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[15]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[14]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[13]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[6]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[5]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[15]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[14]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[13]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[6]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[5]                                       ; 3       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[15]                                      ; 3       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[14]                                      ; 3       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_VSync                                ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~4                               ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~31                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~5                             ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~30                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~2                               ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~8                                 ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~25                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~9                        ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~5                              ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~22                       ; 3       ;
; Pong_Top:Pong_Top_1|o_VSync                                                                 ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~16                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~11                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~10                       ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~0                            ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~9                        ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~5                        ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~45                          ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal18~0                            ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~1                            ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_VSync           ; 3       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~16                                             ; 3       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~16                                             ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[20]                 ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[4]                            ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[0]                            ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[14]                     ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[9]                      ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[6]                      ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[13]                     ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[5]                      ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[19]                     ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[20]                 ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[6]                          ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[4]                          ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[3]                          ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[8]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[7]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[9]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[6]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[5]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[2]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[3]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[1]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[0]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Row_Count[4]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[2]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[1]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[3]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[4]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[9]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[7]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[8]    ; 3       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[5]    ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[31]                           ; 3       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[31]                            ; 3       ;
; i_Switch_4~input                                                                            ; 2       ;
; i_Switch_3~input                                                                            ; 2       ;
; i_Switch_2~input                                                                            ; 2       ;
; i_Switch_1~input                                                                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~11                         ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~14                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~13                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~113                         ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[3]~27                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[1]~26                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[3]~27                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[1]~26                                          ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[5]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[2]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[3]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[4]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[6]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[0]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count[1]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[0]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[1]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[2]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[3]                                         ; 2       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count[4]                                         ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~117                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~115                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~109                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[3]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[2]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[1]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[0]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|p_Debounce~0                                              ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[11]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[10]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[9]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[8]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~0                                          ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[17]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[16]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[3]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[2]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[1]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[0]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|p_Debounce~0                                              ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[11]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[10]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[9]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[8]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~0                                          ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[17]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[16]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[3]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[2]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[1]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[0]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|p_Debounce~0                                              ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[11]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[10]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[9]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[8]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~0                                          ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[17]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[16]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[3]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[2]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[1]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[0]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|p_Debounce~0                                              ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[11]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[10]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[9]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[8]                                       ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~0                                          ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[17]                                      ; 2       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[16]                                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~11                                ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~6                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~5                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~4                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~41                        ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~8                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~9                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan1~2                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~6                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal4~1                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal4~0                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan7~3                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal3~4                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~3                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~4                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~9                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~8                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~7                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan7~0                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~2                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~2                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~1                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal3~1                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~112                         ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~2                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~27                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~24                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~5                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~6                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~5                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~4                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~23                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~3                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal26~3                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add9~2                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~7                                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~19                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~17                       ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add8~0                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~9                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~8                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~7                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~43                         ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal19~0                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal21~3                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal21~1                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~7                        ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~49                          ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal11~0                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add6~0                               ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal18~2                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal18~1                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal13~3                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal13~1                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[3]~20                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal4~0                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[2]~15                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~12                                             ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~10                                           ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~10                                             ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal10~0                                           ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~7                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~5                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~4                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[3]~20                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal4~0                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[2]~15                                          ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~12                                             ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~10                                           ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~10                                             ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal10~0                                           ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~7                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~5                                            ; 2       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~4                                            ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[3]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[2]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[1]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Col_Count[0]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[0]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[1]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[2]                         ; 2       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_Row_Count[3]                         ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[17]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[16]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[19]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[18]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[12]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[15]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[14]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[13]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[9]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[11]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[10]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[8]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[7]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[6]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[4]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[5]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[3]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[2]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[1]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Count[0]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[28]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[27]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[26]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[25]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[24]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[23]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[22]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[21]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[20]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[19]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[18]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[17]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[16]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[15]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[14]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[13]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[12]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[11]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[10]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[9]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[8]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[7]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[6]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[5]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[12]                     ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[4]                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[18]                     ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[3]                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[2]                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[1]                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[0]                      ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[17]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[16]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[19]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[18]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[12]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[15]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[14]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[13]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[9]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[11]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[10]                 ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[8]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[7]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[6]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[4]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[5]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[3]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[2]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[1]                  ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Count[0]                  ; 2       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_Col_Count[0]    ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~12                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~10                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~8                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~6                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~4                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add21~2                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~14                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~12                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~10                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~8                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~6                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add20~4                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~12                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~10                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~8                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~6                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~4                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add13~2                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~14                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~12                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~10                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~8                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~6                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Add12~4                              ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[30]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[29]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[28]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[27]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[26]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[25]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[24]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[23]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[22]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[21]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[20]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[19]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[18]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[17]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[16]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[15]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[14]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[13]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[12]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[11]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[10]                           ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[9]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[8]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[7]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[6]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[5]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[4]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[30]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[29]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[28]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[27]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[26]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[25]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[24]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[23]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[22]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[21]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[20]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[19]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[18]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[17]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[16]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[15]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[14]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[13]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[12]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[11]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[10]                            ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[9]                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[8]                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[7]                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[6]                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[5]                             ; 2       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[4]                             ; 2       ;
; i_start~input                                                                               ; 1       ;
; clock~input                                                                                 ; 1       ;
; clkdiv:clk|q[0]~0                                                                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~126                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~125                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~124                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~123                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~14                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~14                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~13                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~15                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~107                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~114                         ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[6]~29                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[3]~28                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[6]~29                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[3]~28                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count~2                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count~3                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count~2                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count~1                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count~1                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Col_Count~0                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|r_Row_Count~0                                          ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal1~1                                               ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal1~0                                               ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal0~1                                               ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|Equal0~0                                               ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[13]~15                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[3]~14                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[2]~13                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[7]~12                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[4]~11                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[1]~10                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[0]~9                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[6]~8                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[5]~7                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[11]~6                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[10]~5                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[9]~4                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[8]~3                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_4|Add0~37                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_4|Add0~34                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[15]~2                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[14]~1                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Debounce_Count[12]~0                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_4|p_Debounce~2                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_4|p_Debounce~1                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[13]~15                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[3]~14                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[2]~13                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[7]~12                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[4]~11                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[1]~10                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[0]~9                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[6]~8                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[5]~7                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[11]~6                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[10]~5                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[9]~4                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[8]~3                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_3|Add0~37                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_3|Add0~34                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[15]~2                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[14]~1                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Debounce_Count[12]~0                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_3|p_Debounce~2                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_3|p_Debounce~1                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[13]~15                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[3]~14                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[2]~13                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[7]~12                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[4]~11                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[1]~10                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[0]~9                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[6]~8                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[5]~7                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[11]~6                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[10]~5                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[9]~4                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[8]~3                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_2|Add0~37                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_2|Add0~34                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[15]~2                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[14]~1                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Debounce_Count[12]~0                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_2|p_Debounce~2                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_2|p_Debounce~1                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[13]~15                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[3]~14                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[2]~13                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[7]~12                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[4]~11                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[1]~10                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[0]~9                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[6]~8                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[5]~7                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[11]~6                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[10]~5                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[9]~4                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[8]~3                                     ; 1       ;
; Debounce_Switch:Debounce_Switch_1|Add0~37                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_1|Add0~34                                                   ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[15]~2                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[14]~1                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Debounce_Count[12]~0                                    ; 1       ;
; Debounce_Switch:Debounce_Switch_1|p_Debounce~2                                              ; 1       ;
; Debounce_Switch:Debounce_Switch_1|p_Debounce~1                                              ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal0~2                               ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal0~1                               ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal0~0                               ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal1~2                               ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal1~1                               ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|Equal1~0                               ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|LessThan0~0                                            ; 1       ;
; VGA_Sync_Pulses:VGA_Sync_Pulses_inst|LessThan1~1                                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~121                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~120                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~119                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~118                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~116                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~114                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~113                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~112                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~111                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~110                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~108                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~107                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Toques[31]~106                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[12]~61                  ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Count[12]~60                  ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~5                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~3                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~2                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_4|r_Switch_State~1                                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|ini~0                                ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~5                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~3                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~2                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_3|r_Switch_State~1                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~5                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~3                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~2                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_2|r_Switch_State~1                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~5                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~3                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~2                                          ; 1       ;
; Debounce_Switch:Debounce_Switch_1|r_Switch_State~1                                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~8                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~7                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~6                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~5                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~4                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~3                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~2                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~1                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Draw_Ball~0                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~6                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|LessThan0~4                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|LessThan0~3                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~5                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~4                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~3                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~2                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~1                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|p_Draw_Paddles~0                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|LessThan0~2                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|LessThan0~1                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|LessThan0~0                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Draw_Paddles~4                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~6                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~5                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Draw_Paddles~3                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~4                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~3                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Draw_Paddles~2                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Draw_Paddles~1                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|p_Draw_Paddles~0                   ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~2                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~1                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|LessThan0~0                        ; 1       ;
; Pong_Top:Pong_Top_1|Sync_To_Count:Sync_To_Count_inst|r_HSync                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~15                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~14                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~13                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~12                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~10                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~9                                 ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add1~14                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add1~13                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add1~12                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add1~11                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~3                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~2                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Paddle_Y[1]~1                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Add1~10                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~3                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~2                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~1                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|Equal1~0                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~13                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~12                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~11                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~10                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~9                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~33                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~32                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~9                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~8                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~7                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~7                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~6                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~5                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~6                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpIz~5                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~13                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~12                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~11                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~10                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~9                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~8                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~7                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~6                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~5                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~4                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownIz~3                             ; 1       ;
; Pong_Top:Pong_Top_1|r_SM_Main~0                                                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~12                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~11                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~10                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~8                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~7                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~7                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~6                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~4                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~5                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan7~2                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan7~1                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal3~3                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal3~2                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~6                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~5                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~4                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan3~3                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Flag~3                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal1~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal3~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~7                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~6                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~5                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~4                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~3                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DerStart~1                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~12                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~11                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~10                               ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~9                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~8                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~7                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Der~6                                ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~12                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~11                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~10                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~9                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~8                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~7                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|UpDer~6                              ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~12                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~11                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~10                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~9                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~8                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~7                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~6                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~4                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_X[5]~16                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Ball_Y[0]~19                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add1~14                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add1~13                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add1~12                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add1~11                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~3                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~2                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Paddle_Y[4]~1                    ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Add1~10                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~3                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~2                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~1                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|Equal1~0                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~7                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~6                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~5                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~4                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~3                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|IzStart~0                            ; 1       ;
; Pong_Top:Pong_Top_1|o_Blu_Video[0]~0                                                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|r_Draw_Ball                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P2_inst|r_Draw_Paddle                      ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Paddle_Ctrl:Paddle_Ctrl_P1_inst|r_Draw_Paddle                      ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal1~2          ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal1~1          ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal1~0          ; 1       ;
; Pong_Top:Pong_Top_1|o_HSync                                                                 ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal0~2          ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal0~1          ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|Equal0~0          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~49                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~48                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~47                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~46                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~6                                 ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~45                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolDer[0]~44                         ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Iz~5                                 ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|DownDer~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal10~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal10~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal10~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~15                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~14                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~13                       ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~7                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~6                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~5                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~5                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~4                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~3                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~3                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal24~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal7~2                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal7~1                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal7~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal23~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal23~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal22~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal22~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal21~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal25~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal21~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan9~0                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~11                                           ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~53                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~52                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~51                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~50                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal6~2                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal6~1                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal6~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal15~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal15~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal5~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~48                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|p_Move_Ball~3                        ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~47                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal8~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|GolIz[0]~46                          ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal9~2                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal9~1                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal9~0                             ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal14~1                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal14~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~5                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~4                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~3                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~3                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal16~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal13~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal17~2                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|Equal13~0                            ; 1       ;
; Pong_Top:Pong_Top_1|Pong_Ball_Ctrl:Pong_Ball_Ctrl_inst|LessThan8~0                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~11                                           ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_VSync~3                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_VSync~2                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_VSync~1                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_VSync~0                                                ; 1       ;
; clkdiv:clk|q[0]                                                                             ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_HSync~3                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_HSync~2                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_HSync~1                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|r_HSync~0                                                ; 1       ;
; VGA_Sync_Porch:VGA_Sync_Porch_Inst|Sync_To_Count:Sync_To_Count_Porch_inst|r_HSync           ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[6]~24                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[5]~23                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~22                                             ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal6~1                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[3]~21                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[2]~19                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[2]~18                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[1]~17                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg[1]~14                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal1~0                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Sseg~11                                             ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~6                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~3                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~2                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~1                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos2|Equal0~0                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[6]~24                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[5]~23                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~22                                             ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal6~1                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[3]~21                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[2]~19                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[2]~18                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[1]~17                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg[1]~14                                          ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal1~0                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Sseg~11                                             ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~6                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~3                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~2                                            ; 1       ;
; Pong_Top:Pong_Top_1|Convertidor:Puntos1|Equal0~1                                            ; 1       ;
+---------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,051 / 47,787 ( 2 % ) ;
; C16 interconnects     ; 13 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 447 / 31,272 ( 1 % )   ;
; Direct links          ; 278 / 47,787 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 717 / 15,408 ( 5 % )   ;
; R24 interconnects     ; 9 / 1,775 ( < 1 % )    ;
; R4 interconnects      ; 420 / 41,310 ( 1 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.73) ; Number of LABs  (Total = 82) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 3                            ;
; 3                                           ; 5                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 4                            ;
; 13                                          ; 2                            ;
; 14                                          ; 8                            ;
; 15                                          ; 3                            ;
; 16                                          ; 47                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.09) ; Number of LABs  (Total = 82) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 53                           ;
; 1 Clock enable                     ; 21                           ;
; 1 Sync. clear                      ; 11                           ;
; 1 Sync. load                       ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.76) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 5                            ;
; 4                                            ; 4                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 4                            ;
; 14                                           ; 3                            ;
; 15                                           ; 6                            ;
; 16                                           ; 7                            ;
; 17                                           ; 5                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 5                            ;
; 22                                           ; 7                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 4                            ;
; 27                                           ; 5                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.07) ; Number of LABs  (Total = 82) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 4                            ;
; 3                                               ; 7                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 13                           ;
; 7                                               ; 10                           ;
; 8                                               ; 3                            ;
; 9                                               ; 5                            ;
; 10                                              ; 6                            ;
; 11                                              ; 1                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 8                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.04) ; Number of LABs  (Total = 82) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 4                            ;
; 4                                            ; 8                            ;
; 5                                            ; 8                            ;
; 6                                            ; 1                            ;
; 7                                            ; 8                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 2                            ;
; 11                                           ; 6                            ;
; 12                                           ; 1                            ;
; 13                                           ; 6                            ;
; 14                                           ; 0                            ;
; 15                                           ; 7                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 2                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 36        ; 0            ; 36        ; 0            ; 0            ; 36        ; 36        ; 0            ; 36        ; 36        ; 0            ; 28           ; 0            ; 0            ; 8            ; 0            ; 28           ; 8            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 36           ; 0         ; 36           ; 36           ; 0         ; 0         ; 36           ; 0         ; 0         ; 36           ; 8            ; 36           ; 36           ; 28           ; 36           ; 8            ; 28           ; 36           ; 36           ; 36           ; 8            ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_VGA_HSync        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_VSync        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Red_0        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Red_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Red_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Red_3        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Grn_0        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Grn_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Grn_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Grn_3        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Blu_0        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Blu_1        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Blu_2        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_VGA_Blu_3        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg1[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SSeg2[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; st                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_start            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Switch_1         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Switch_2         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Switch_3         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_Switch_4         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock                ; 1.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clkdiv:clk|q[0] ; clkdiv:clk|q[0]      ; 1.236             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP3C16F484C6 for design "Pong"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pong.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clkdiv:clk|q[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:clk|q[0]~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file C:/Users/Windows 10/Desktop/pong_top/Pong.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5171 megabytes
    Info: Processing ended: Tue Jun 01 12:09:28 2021
    Info: Elapsed time: 00:00:28
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Windows 10/Desktop/pong_top/Pong.fit.smsg.


