Timing Analyzer report for top
Wed May 03 14:35:43 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'state.WAIT'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'state.WAIT'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'state.WAIT'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'state.WAIT'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'state.WAIT'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'state.WAIT'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Output Ports
 51. Unconstrained Output Ports
 52. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-10        ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
; state.WAIT ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { state.WAIT } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 178.19 MHz ; 178.19 MHz      ; clk        ;                                                ;
; 436.68 MHz ; 402.09 MHz      ; state.WAIT ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -8.381 ; -218.329      ;
; state.WAIT ; -1.290 ; -5.344        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.452 ; 0.000         ;
; state.WAIT ; 0.464 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -114.525                    ;
; state.WAIT ; -1.487 ; -8.922                      ;
+------------+--------+-----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -8.381 ; count[3]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.293      ;
; -8.379 ; count[3]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.291      ;
; -8.379 ; count[3]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.291      ;
; -8.283 ; count[4]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.195      ;
; -8.281 ; count[4]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.193      ;
; -8.281 ; count[4]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.193      ;
; -8.237 ; count[5]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.149      ;
; -8.235 ; count[5]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.147      ;
; -8.235 ; count[5]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 8.147      ;
; -7.895 ; count[5]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.082     ; 7.804      ;
; -7.859 ; count[3]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.082     ; 7.768      ;
; -7.814 ; count[4]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.082     ; 7.723      ;
; -7.160 ; count[2]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 7.072      ;
; -7.158 ; count[2]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 7.070      ;
; -7.158 ; count[2]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 7.070      ;
; -6.364 ; count[2]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.082     ; 6.273      ;
; -4.612 ; wait_cnt[1]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.525      ;
; -4.573 ; count[1]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 4.485      ;
; -4.571 ; count[1]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 4.483      ;
; -4.570 ; count[1]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.079     ; 4.482      ;
; -4.532 ; wait_cnt[5]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.445      ;
; -4.502 ; wait_cnt[4]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.415      ;
; -4.468 ; wait_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.381      ;
; -4.455 ; wait_cnt[19] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.374      ;
; -4.451 ; wait_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.364      ;
; -4.383 ; count[1]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.082     ; 4.292      ;
; -4.374 ; wait_cnt[23] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.293      ;
; -4.363 ; wait_cnt[21] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.282      ;
; -4.339 ; wait_cnt[17] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.258      ;
; -4.309 ; wait_cnt[6]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 5.223      ;
; -4.249 ; wait_cnt[3]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.162      ;
; -4.210 ; wait_cnt[16] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.129      ;
; -4.189 ; wait_cnt[9]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 5.103      ;
; -4.186 ; wait_cnt[8]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 5.100      ;
; -4.184 ; wait_cnt[13] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.097      ;
; -4.166 ; wait_cnt[11] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 5.080      ;
; -4.157 ; wait_cnt[20] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 5.076      ;
; -4.130 ; wait_cnt[15] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 5.043      ;
; -4.086 ; wait_cnt[18] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 5.000      ;
; -4.013 ; send_cnt[2]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.944      ;
; -4.013 ; send_cnt[2]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.944      ;
; -4.013 ; send_cnt[2]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.944      ;
; -4.006 ; wait_cnt[10] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 4.919      ;
; -3.964 ; send_cnt[2]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.884      ;
; -3.963 ; send_cnt[2]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.883      ;
; -3.949 ; send_cnt[2]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.870      ;
; -3.928 ; send_cnt[2]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.849      ;
; -3.928 ; send_cnt[2]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.849      ;
; -3.928 ; send_cnt[2]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.849      ;
; -3.920 ; send_cnt[2]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.848      ;
; -3.895 ; wait_cnt[30] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.814      ;
; -3.890 ; send_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.811      ;
; -3.887 ; wait_cnt[26] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.806      ;
; -3.882 ; wait_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.796      ;
; -3.870 ; wait_cnt[22] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.784      ;
; -3.830 ; send_cnt[7]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.750      ;
; -3.829 ; send_cnt[7]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.749      ;
; -3.824 ; wait_cnt[14] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.087     ; 4.738      ;
; -3.822 ; wait_cnt[12] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.088     ; 4.735      ;
; -3.818 ; send_cnt[4]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.748      ;
; -3.818 ; send_cnt[4]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.748      ;
; -3.818 ; send_cnt[4]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.748      ;
; -3.815 ; send_cnt[7]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.736      ;
; -3.806 ; send_cnt[0]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.737      ;
; -3.806 ; send_cnt[0]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.737      ;
; -3.806 ; send_cnt[0]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.737      ;
; -3.782 ; send_cnt[7]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.713      ;
; -3.782 ; send_cnt[7]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.713      ;
; -3.782 ; send_cnt[7]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.713      ;
; -3.756 ; send_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.677      ;
; -3.742 ; send_cnt[2]  ; send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.742 ; send_cnt[2]  ; send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.742 ; send_cnt[2]  ; send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.742 ; send_cnt[2]  ; send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.742 ; send_cnt[2]  ; send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.735 ; send_cnt[0]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.655      ;
; -3.734 ; send_cnt[0]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.654      ;
; -3.733 ; send_cnt[4]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.653      ;
; -3.733 ; send_cnt[4]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.653      ;
; -3.733 ; send_cnt[4]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.653      ;
; -3.725 ; send_cnt[4]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.652      ;
; -3.721 ; send_cnt[0]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.642      ;
; -3.721 ; send_cnt[0]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.642      ;
; -3.721 ; send_cnt[0]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.642      ;
; -3.720 ; send_cnt[0]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.641      ;
; -3.713 ; send_cnt[0]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.641      ;
; -3.697 ; send_cnt[7]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.618      ;
; -3.697 ; send_cnt[7]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.618      ;
; -3.697 ; send_cnt[7]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.618      ;
; -3.689 ; send_cnt[7]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.617      ;
; -3.661 ; send_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.582      ;
; -3.649 ; send_cnt[3]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.580      ;
; -3.649 ; send_cnt[3]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.580      ;
; -3.649 ; send_cnt[3]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 4.580      ;
; -3.637 ; send_cnt[4]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.556      ;
; -3.636 ; send_cnt[4]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.555      ;
; -3.622 ; send_cnt[4]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.542      ;
; -3.615 ; wait_cnt[28] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.534      ;
; -3.610 ; wait_cnt[0]  ; wait_cnt[22] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.529      ;
; -3.608 ; send_cnt[7]  ; send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.528      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'state.WAIT'                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.290 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.209      ;
; -1.262 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.181      ;
; -1.217 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.136      ;
; -1.144 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.063      ;
; -1.116 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.035      ;
; -1.097 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.016      ;
; -1.085 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 2.004      ;
; -1.080 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.999      ;
; -1.071 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.990      ;
; -1.041 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.960      ;
; -1.003 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.922      ;
; -0.975 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.894      ;
; -0.951 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.870      ;
; -0.934 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.853      ;
; -0.573 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.492      ;
; -0.532 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.451      ;
; -0.418 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.337      ;
; -0.387 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.306      ;
; -0.373 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.292      ;
; -0.366 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 1.285      ;
; 0.061  ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.082     ; 0.858      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_en                        ; send_en                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_cnt[0]                    ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_cnt[1]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; send_cnt[4]                    ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.518 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.812      ;
; 0.672 ; send_cnt[4]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.965      ;
; 0.718 ; state.WAIT                     ; send_cnt[4]                       ; state.WAIT   ; clk         ; 0.000        ; 2.610      ; 3.831      ;
; 0.730 ; state.WAIT                     ; send_cnt[0]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.842      ;
; 0.731 ; state.WAIT                     ; send_cnt[1]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.843      ;
; 0.741 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.035      ;
; 0.744 ; send_cnt[5]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; send_cnt[7]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; uart_tx:uart_tx_m0|clk_cnt[9]  ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; send_cnt[6]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; state.WAIT                     ; send_cnt[6]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.860      ;
; 0.748 ; state.WAIT                     ; send_cnt[2]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.860      ;
; 0.748 ; state.WAIT                     ; send_cnt[3]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.860      ;
; 0.748 ; state.WAIT                     ; send_cnt[5]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.860      ;
; 0.748 ; state.WAIT                     ; send_cnt[7]                       ; state.WAIT   ; clk         ; 0.000        ; 2.609      ; 3.860      ;
; 0.759 ; wait_cnt[15]                   ; wait_cnt[15]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; wait_cnt[13]                   ; wait_cnt[13]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; wait_cnt[3]                    ; wait_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; wait_cnt[21]                   ; wait_cnt[21]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; wait_cnt[5]                    ; wait_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; wait_cnt[1]                    ; wait_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; wait_cnt[29]                   ; wait_cnt[29]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; wait_cnt[27]                   ; wait_cnt[27]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; wait_cnt[17]                   ; wait_cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; wait_cnt[31]                   ; wait_cnt[31]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; wait_cnt[16]                   ; wait_cnt[16]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; wait_cnt[7]                    ; wait_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; wait_cnt[2]                    ; wait_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; wait_cnt[25]                   ; wait_cnt[25]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; wait_cnt[23]                   ; wait_cnt[23]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; wait_cnt[10]                   ; wait_cnt[10]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; wait_cnt[4]                    ; wait_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; wait_cnt[12]                   ; wait_cnt[12]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; wait_cnt[30]                   ; wait_cnt[30]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; wait_cnt[20]                   ; wait_cnt[20]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; wait_cnt[28]                   ; wait_cnt[28]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; wait_cnt[26]                   ; wait_cnt[26]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; wait_cnt[24]                   ; wait_cnt[24]                      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.060      ;
; 0.768 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.062      ;
; 0.769 ; state.WAIT                     ; send_data[5]                      ; state.WAIT   ; clk         ; 0.000        ; 2.610      ; 3.882      ;
; 0.769 ; state.WAIT                     ; send_data[6]                      ; state.WAIT   ; clk         ; 0.000        ; 2.610      ; 3.882      ;
; 0.769 ; state.WAIT                     ; send_data[4]                      ; state.WAIT   ; clk         ; 0.000        ; 2.610      ; 3.882      ;
; 0.774 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.068      ;
; 0.777 ; state.WAIT                     ; send_data[0]                      ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 3.897      ;
; 0.797 ; send_cnt[2]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.798 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.091      ;
; 0.799 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.800 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.807 ; send_cnt[4]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.810 ; send_cnt[4]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.103      ;
; 0.812 ; send_cnt[3]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.105      ;
; 0.881 ; state.WAIT                     ; send_data[3]                      ; state.WAIT   ; clk         ; 0.000        ; 2.621      ; 4.005      ;
; 0.881 ; state.WAIT                     ; send_data[2]                      ; state.WAIT   ; clk         ; 0.000        ; 2.621      ; 4.005      ;
; 0.881 ; state.WAIT                     ; send_data[1]                      ; state.WAIT   ; clk         ; 0.000        ; 2.621      ; 4.005      ;
; 0.921 ; state.WAIT                     ; state.WAIT                        ; state.WAIT   ; clk         ; 0.000        ; 2.610      ; 4.034      ;
; 1.011 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.305      ;
; 1.021 ; state.WAIT                     ; wait_cnt[15]                      ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[13]                      ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[10]                      ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[7]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[5]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[4]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[3]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[2]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[1]                       ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.021 ; state.WAIT                     ; wait_cnt[12]                      ; state.WAIT   ; clk         ; 0.000        ; 2.617      ; 4.141      ;
; 1.036 ; send_data[2]                   ; uart_tx:uart_tx_m0|send_data_r[2] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.324      ;
; 1.039 ; state.WAIT                     ; wait_cnt[30]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[29]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[28]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[31]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[26]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[27]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[24]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[25]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[23]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[20]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[17]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[16]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.039 ; state.WAIT                     ; wait_cnt[21]                      ; state.WAIT   ; clk         ; 0.000        ; 2.611      ; 4.153      ;
; 1.042 ; send_data[1]                   ; uart_tx:uart_tx_m0|send_data_r[1] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.330      ;
; 1.070 ; uart_tx:uart_tx_m0|clk_cnt[5]  ; uart_tx:uart_tx_m0|clk_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.363      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'state.WAIT'                                                           ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.464 ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 0.758      ;
; 0.782 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.076      ;
; 0.785 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.079      ;
; 0.792 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.086      ;
; 0.803 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.097      ;
; 0.977 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.271      ;
; 0.992 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.286      ;
; 1.125 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.419      ;
; 1.134 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.428      ;
; 1.140 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.434      ;
; 1.147 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.441      ;
; 1.164 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.458      ;
; 1.173 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.467      ;
; 1.265 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.559      ;
; 1.271 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.565      ;
; 1.274 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.568      ;
; 1.280 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.574      ;
; 1.310 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.604      ;
; 1.337 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.631      ;
; 1.450 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.744      ;
; 1.477 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.082      ; 1.771      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 190.91 MHz ; 190.91 MHz      ; clk        ;                                                ;
; 476.19 MHz ; 402.09 MHz      ; state.WAIT ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -7.616 ; -195.197      ;
; state.WAIT ; -1.100 ; -4.446        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.401 ; 0.000         ;
; state.WAIT ; 0.416 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -114.525                   ;
; state.WAIT ; -1.487 ; -8.922                     ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -7.616 ; count[3]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.590      ;
; -7.614 ; count[3]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.588      ;
; -7.614 ; count[3]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.588      ;
; -7.496 ; count[5]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.470      ;
; -7.494 ; count[5]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.468      ;
; -7.494 ; count[5]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.468      ;
; -7.453 ; count[4]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.427      ;
; -7.451 ; count[4]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.425      ;
; -7.451 ; count[4]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 7.425      ;
; -7.183 ; count[3]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.023     ; 7.152      ;
; -7.157 ; count[5]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.023     ; 7.126      ;
; -7.066 ; count[4]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.023     ; 7.035      ;
; -6.543 ; count[2]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 6.517      ;
; -6.541 ; count[2]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 6.515      ;
; -6.541 ; count[2]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 6.515      ;
; -5.793 ; count[2]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.023     ; 5.762      ;
; -4.238 ; wait_cnt[1]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 5.163      ;
; -4.164 ; count[1]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 4.138      ;
; -4.162 ; count[1]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 4.136      ;
; -4.162 ; count[1]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -1.018     ; 4.136      ;
; -4.156 ; wait_cnt[5]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 5.081      ;
; -4.138 ; wait_cnt[4]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 5.063      ;
; -4.093 ; wait_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 5.018      ;
; -4.083 ; wait_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 5.008      ;
; -4.047 ; wait_cnt[19] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.075     ; 4.974      ;
; -4.037 ; wait_cnt[23] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.965      ;
; -4.037 ; wait_cnt[21] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.965      ;
; -4.007 ; wait_cnt[17] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.935      ;
; -3.986 ; count[1]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -1.023     ; 3.955      ;
; -3.902 ; wait_cnt[6]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.828      ;
; -3.886 ; wait_cnt[3]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.811      ;
; -3.885 ; wait_cnt[16] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.813      ;
; -3.851 ; wait_cnt[13] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.776      ;
; -3.836 ; wait_cnt[20] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.764      ;
; -3.797 ; wait_cnt[9]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.723      ;
; -3.795 ; wait_cnt[15] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.720      ;
; -3.790 ; wait_cnt[8]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.716      ;
; -3.779 ; wait_cnt[11] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.705      ;
; -3.715 ; wait_cnt[18] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.641      ;
; -3.698 ; send_cnt[2]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.638      ;
; -3.698 ; send_cnt[2]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.638      ;
; -3.698 ; send_cnt[2]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.638      ;
; -3.676 ; wait_cnt[10] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.601      ;
; -3.658 ; send_cnt[2]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.587      ;
; -3.657 ; send_cnt[2]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.586      ;
; -3.646 ; send_cnt[2]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.575      ;
; -3.618 ; send_cnt[2]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.553      ;
; -3.613 ; send_cnt[2]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.542      ;
; -3.613 ; send_cnt[2]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.542      ;
; -3.613 ; send_cnt[2]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.542      ;
; -3.611 ; wait_cnt[30] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.539      ;
; -3.606 ; wait_cnt[26] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.074     ; 4.534      ;
; -3.576 ; send_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.505      ;
; -3.575 ; send_cnt[7]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.504      ;
; -3.574 ; send_cnt[7]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.503      ;
; -3.563 ; send_cnt[7]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.492      ;
; -3.530 ; wait_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.456      ;
; -3.516 ; wait_cnt[22] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.442      ;
; -3.505 ; wait_cnt[12] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.077     ; 4.430      ;
; -3.503 ; send_cnt[0]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.443      ;
; -3.503 ; send_cnt[0]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.443      ;
; -3.503 ; send_cnt[0]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.443      ;
; -3.493 ; send_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.422      ;
; -3.469 ; send_cnt[4]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.409      ;
; -3.469 ; send_cnt[4]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.409      ;
; -3.469 ; send_cnt[4]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.409      ;
; -3.467 ; wait_cnt[14] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.076     ; 4.393      ;
; -3.467 ; send_cnt[0]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.396      ;
; -3.466 ; send_cnt[0]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.395      ;
; -3.455 ; send_cnt[7]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.395      ;
; -3.455 ; send_cnt[7]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.395      ;
; -3.455 ; send_cnt[7]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.395      ;
; -3.455 ; send_cnt[0]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.384      ;
; -3.443 ; send_cnt[2]  ; send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.443 ; send_cnt[2]  ; send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.443 ; send_cnt[2]  ; send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.443 ; send_cnt[2]  ; send_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.443 ; send_cnt[2]  ; send_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.423 ; send_cnt[0]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.358      ;
; -3.418 ; send_cnt[0]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.347      ;
; -3.418 ; send_cnt[0]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.347      ;
; -3.418 ; send_cnt[0]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.347      ;
; -3.406 ; send_cnt[4]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.335      ;
; -3.405 ; send_cnt[4]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.334      ;
; -3.394 ; send_cnt[4]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.323      ;
; -3.389 ; send_cnt[4]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.324      ;
; -3.385 ; send_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.314      ;
; -3.384 ; send_cnt[4]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; send_cnt[4]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.313      ;
; -3.384 ; send_cnt[4]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.313      ;
; -3.376 ; send_cnt[5]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.305      ;
; -3.375 ; send_cnt[7]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.067     ; 4.310      ;
; -3.375 ; send_cnt[5]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.304      ;
; -3.370 ; send_cnt[7]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.299      ;
; -3.370 ; send_cnt[7]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.299      ;
; -3.370 ; send_cnt[7]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.299      ;
; -3.364 ; send_cnt[5]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.293      ;
; -3.360 ; send_cnt[3]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.300      ;
; -3.360 ; send_cnt[3]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.300      ;
; -3.360 ; send_cnt[3]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 4.300      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'state.WAIT'                                                            ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.100 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 2.029      ;
; -1.061 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.990      ;
; -0.987 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.916      ;
; -0.974 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.903      ;
; -0.935 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.864      ;
; -0.888 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.817      ;
; -0.877 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.806      ;
; -0.874 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.803      ;
; -0.861 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.790      ;
; -0.822 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.751      ;
; -0.802 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.731      ;
; -0.796 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.725      ;
; -0.762 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.691      ;
; -0.751 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.680      ;
; -0.442 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.371      ;
; -0.376 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.305      ;
; -0.276 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.205      ;
; -0.253 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.182      ;
; -0.240 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.169      ;
; -0.231 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 1.160      ;
; 0.159  ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.073     ; 0.770      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_en                        ; send_en                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_cnt[0]                    ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_cnt[1]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_cnt[4]                    ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.477 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.625 ; send_cnt[4]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.893      ;
; 0.682 ; state.WAIT                     ; send_cnt[4]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.547      ;
; 0.683 ; state.WAIT                     ; send_cnt[0]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.548      ;
; 0.683 ; state.WAIT                     ; send_cnt[1]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.548      ;
; 0.691 ; send_cnt[5]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.693 ; send_cnt[7]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; uart_tx:uart_tx_m0|clk_cnt[9]  ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; send_cnt[6]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.703 ; wait_cnt[15]                   ; wait_cnt[15]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; wait_cnt[13]                   ; wait_cnt[13]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; wait_cnt[5]                    ; wait_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; wait_cnt[3]                    ; wait_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; wait_cnt[29]                   ; wait_cnt[29]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; wait_cnt[21]                   ; wait_cnt[21]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; wait_cnt[27]                   ; wait_cnt[27]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; wait_cnt[17]                   ; wait_cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; wait_cnt[1]                    ; wait_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; wait_cnt[31]                   ; wait_cnt[31]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; wait_cnt[7]                    ; wait_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; wait_cnt[25]                   ; wait_cnt[25]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; wait_cnt[23]                   ; wait_cnt[23]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; wait_cnt[16]                   ; wait_cnt[16]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; wait_cnt[2]                    ; wait_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; wait_cnt[20]                   ; wait_cnt[20]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; wait_cnt[10]                   ; wait_cnt[10]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; wait_cnt[4]                    ; wait_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; wait_cnt[12]                   ; wait_cnt[12]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; wait_cnt[30]                   ; wait_cnt[30]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; wait_cnt[28]                   ; wait_cnt[28]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; wait_cnt[26]                   ; wait_cnt[26]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; wait_cnt[24]                   ; wait_cnt[24]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.715 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 0.716 ; state.WAIT                     ; send_data[5]                      ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.581      ;
; 0.716 ; state.WAIT                     ; send_data[6]                      ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.581      ;
; 0.716 ; state.WAIT                     ; send_data[4]                      ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.581      ;
; 0.720 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.724 ; state.WAIT                     ; send_cnt[6]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.589      ;
; 0.724 ; state.WAIT                     ; send_cnt[2]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.589      ;
; 0.724 ; state.WAIT                     ; send_cnt[3]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.589      ;
; 0.724 ; state.WAIT                     ; send_cnt[5]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.589      ;
; 0.724 ; state.WAIT                     ; send_cnt[7]                       ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.589      ;
; 0.726 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.994      ;
; 0.729 ; state.WAIT                     ; send_data[0]                      ; state.WAIT   ; clk         ; 0.000        ; 2.406      ; 3.600      ;
; 0.739 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.007      ;
; 0.741 ; send_cnt[2]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.009      ;
; 0.747 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.015      ;
; 0.748 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.016      ;
; 0.753 ; send_cnt[3]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.021      ;
; 0.757 ; send_cnt[4]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.025      ;
; 0.759 ; send_cnt[4]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.027      ;
; 0.821 ; state.WAIT                     ; send_data[3]                      ; state.WAIT   ; clk         ; 0.000        ; 2.411      ; 3.697      ;
; 0.821 ; state.WAIT                     ; send_data[2]                      ; state.WAIT   ; clk         ; 0.000        ; 2.411      ; 3.697      ;
; 0.821 ; state.WAIT                     ; send_data[1]                      ; state.WAIT   ; clk         ; 0.000        ; 2.411      ; 3.697      ;
; 0.888 ; state.WAIT                     ; state.WAIT                        ; state.WAIT   ; clk         ; 0.000        ; 2.400      ; 3.753      ;
; 0.926 ; send_data[2]                   ; uart_tx:uart_tx_m0|send_data_r[2] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.185      ;
; 0.934 ; send_data[1]                   ; uart_tx:uart_tx_m0|send_data_r[1] ; clk          ; clk         ; 0.000        ; 0.064      ; 1.193      ;
; 0.936 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.204      ;
; 0.956 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.230      ;
; 0.961 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.235      ;
; 0.963 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.237      ;
; 0.999 ; uart_tx:uart_tx_m0|clk_cnt[5]  ; uart_tx:uart_tx_m0|clk_cnt[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.267      ;
; 1.005 ; uart_tx:uart_tx_m0|clk_cnt[5]  ; uart_tx:uart_tx_m0|clk_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; uart_tx:uart_tx_m0|clk_cnt[5]  ; uart_tx:uart_tx_m0|clk_cnt[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.274      ;
; 1.008 ; uart_tx:uart_tx_m0|clk_cnt[1]  ; uart_tx:uart_tx_m0|clk_cnt[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.011 ; uart_tx:uart_tx_m0|clk_cnt[1]  ; uart_tx:uart_tx_m0|clk_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.279      ;
; 1.013 ; uart_tx:uart_tx_m0|clk_cnt[1]  ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; send_cnt[5]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.015 ; uart_tx:uart_tx_m0|clk_cnt[8]  ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; send_cnt[6]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.018 ; uart_tx:uart_tx_m0|clk_cnt[9]  ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; uart_tx:uart_tx_m0|clk_cnt[5]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.021 ; send_cnt[6]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.289      ;
; 1.024 ; send_cnt[6]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.292      ;
; 1.026 ; wait_cnt[16]                   ; wait_cnt[17]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; wait_cnt[3]                    ; wait_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; wait_cnt[4]                    ; wait_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; wait_cnt[2]                    ; wait_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; wait_cnt[29]                   ; wait_cnt[30]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; wait_cnt[12]                   ; wait_cnt[13]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; wait_cnt[20]                   ; wait_cnt[21]                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'state.WAIT'                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.416 ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 0.684      ;
; 0.727 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 0.995      ;
; 0.730 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 0.998      ;
; 0.736 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.004      ;
; 0.749 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.017      ;
; 0.871 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.139      ;
; 0.901 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.169      ;
; 1.029 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.297      ;
; 1.045 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.313      ;
; 1.049 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.317      ;
; 1.058 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.326      ;
; 1.068 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.336      ;
; 1.083 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.351      ;
; 1.143 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.411      ;
; 1.151 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.419      ;
; 1.167 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.435      ;
; 1.171 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.439      ;
; 1.175 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.443      ;
; 1.249 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.517      ;
; 1.297 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.565      ;
; 1.371 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.073      ; 1.639      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -3.003 ; -52.796       ;
; state.WAIT ; 0.018  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.186 ; 0.000         ;
; state.WAIT ; 0.194 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -82.789                    ;
; state.WAIT ; -1.000 ; -6.000                     ;
+------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -3.003 ; count[4]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.531      ;
; -3.001 ; count[4]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.529      ;
; -3.000 ; count[4]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.528      ;
; -2.962 ; count[3]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.490      ;
; -2.960 ; count[3]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.488      ;
; -2.959 ; count[3]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.487      ;
; -2.890 ; count[5]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.418      ;
; -2.888 ; count[5]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.416      ;
; -2.887 ; count[5]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.415      ;
; -2.755 ; count[3]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -0.453     ; 3.279      ;
; -2.750 ; count[5]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -0.453     ; 3.274      ;
; -2.749 ; count[4]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -0.453     ; 3.273      ;
; -2.481 ; count[2]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.009      ;
; -2.479 ; count[2]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.007      ;
; -2.478 ; count[2]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 3.006      ;
; -2.135 ; count[2]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -0.453     ; 2.659      ;
; -1.397 ; count[1]     ; send_data[2] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 1.925      ;
; -1.395 ; count[1]     ; send_data[3] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 1.923      ;
; -1.394 ; count[1]     ; send_data[1] ; state.WAIT   ; clk         ; 1.000        ; -0.449     ; 1.922      ;
; -1.387 ; wait_cnt[1]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.335      ;
; -1.363 ; wait_cnt[5]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.311      ;
; -1.348 ; wait_cnt[4]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.296      ;
; -1.338 ; wait_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.286      ;
; -1.330 ; wait_cnt[23] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.280      ;
; -1.329 ; wait_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.277      ;
; -1.319 ; wait_cnt[19] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.268      ;
; -1.310 ; wait_cnt[21] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.260      ;
; -1.289 ; count[1]     ; send_data[0] ; state.WAIT   ; clk         ; 1.000        ; -0.453     ; 1.813      ;
; -1.275 ; wait_cnt[17] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.225      ;
; -1.258 ; wait_cnt[6]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.207      ;
; -1.238 ; wait_cnt[13] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.186      ;
; -1.231 ; wait_cnt[3]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.179      ;
; -1.218 ; wait_cnt[16] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.168      ;
; -1.217 ; wait_cnt[15] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.165      ;
; -1.214 ; wait_cnt[20] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.164      ;
; -1.206 ; wait_cnt[8]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.155      ;
; -1.201 ; wait_cnt[9]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.150      ;
; -1.196 ; wait_cnt[11] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.145      ;
; -1.182 ; send_cnt[2]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.141      ;
; -1.182 ; send_cnt[2]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.141      ;
; -1.182 ; send_cnt[2]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.141      ;
; -1.151 ; wait_cnt[10] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.099      ;
; -1.134 ; send_cnt[2]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.085      ;
; -1.131 ; wait_cnt[18] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.080      ;
; -1.124 ; send_cnt[2]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 2.079      ;
; -1.121 ; send_cnt[2]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.121 ; send_cnt[2]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.108 ; wait_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 2.057      ;
; -1.101 ; send_cnt[2]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; send_cnt[2]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; send_cnt[2]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.052      ;
; -1.101 ; send_cnt[2]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.052      ;
; -1.095 ; send_cnt[7]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.054      ;
; -1.095 ; send_cnt[7]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.054      ;
; -1.095 ; send_cnt[7]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.054      ;
; -1.090 ; wait_cnt[26] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.040      ;
; -1.089 ; wait_cnt[12] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.039     ; 2.037      ;
; -1.087 ; wait_cnt[30] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.037      ;
; -1.085 ; send_cnt[4]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.035      ;
; -1.077 ; send_cnt[0]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.036      ;
; -1.077 ; send_cnt[0]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.036      ;
; -1.077 ; send_cnt[0]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 2.036      ;
; -1.074 ; send_cnt[7]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.025      ;
; -1.072 ; send_cnt[4]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 2.021      ;
; -1.072 ; send_cnt[4]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 2.021      ;
; -1.061 ; send_cnt[7]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.011      ;
; -1.061 ; send_cnt[7]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.011      ;
; -1.052 ; send_cnt[4]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.002      ;
; -1.044 ; send_cnt[0]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.995      ;
; -1.042 ; wait_cnt[14] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.991      ;
; -1.041 ; send_cnt[7]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.992      ;
; -1.038 ; wait_cnt[22] ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.987      ;
; -1.037 ; send_cnt[7]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.992      ;
; -1.033 ; wait_cnt[0]  ; wait_cnt[22] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.984      ;
; -1.031 ; send_cnt[0]  ; send_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.981      ;
; -1.031 ; send_cnt[0]  ; send_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.981      ;
; -1.020 ; send_cnt[4]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.029     ; 1.978      ;
; -1.020 ; send_cnt[4]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.029     ; 1.978      ;
; -1.020 ; send_cnt[4]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.029     ; 1.978      ;
; -1.019 ; send_cnt[0]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.032     ; 1.974      ;
; -1.014 ; send_cnt[7]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.965      ;
; -1.014 ; send_cnt[7]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.965      ;
; -1.014 ; send_cnt[7]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.965      ;
; -1.011 ; send_cnt[0]  ; state.WAIT   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.962      ;
; -1.010 ; send_cnt[3]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.969      ;
; -1.010 ; send_cnt[3]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.969      ;
; -1.010 ; send_cnt[3]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.969      ;
; -0.999 ; wait_cnt[1]  ; wait_cnt[22] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.949      ;
; -0.996 ; send_cnt[0]  ; send_data[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.947      ;
; -0.996 ; send_cnt[0]  ; send_data[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.947      ;
; -0.996 ; send_cnt[0]  ; send_data[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.947      ;
; -0.982 ; send_cnt[4]  ; send_data[0] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.936      ;
; -0.978 ; send_cnt[3]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.929      ;
; -0.976 ; send_cnt[5]  ; send_data[3] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.935      ;
; -0.976 ; send_cnt[5]  ; send_data[2] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.935      ;
; -0.976 ; send_cnt[5]  ; send_data[1] ; clk          ; clk         ; 1.000        ; -0.028     ; 1.935      ;
; -0.976 ; send_cnt[5]  ; send_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.927      ;
; -0.970 ; send_cnt[2]  ; send_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; send_cnt[2]  ; send_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.920      ;
; -0.970 ; send_cnt[2]  ; send_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.920      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'state.WAIT'                                                           ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.018 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.933      ;
; 0.038 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.913      ;
; 0.053 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.898      ;
; 0.086 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.865      ;
; 0.095 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.856      ;
; 0.100 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.851      ;
; 0.102 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.849      ;
; 0.106 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.845      ;
; 0.121 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.830      ;
; 0.125 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.826      ;
; 0.138 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.813      ;
; 0.163 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.788      ;
; 0.171 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.780      ;
; 0.193 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.758      ;
; 0.300 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.651      ;
; 0.321 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.630      ;
; 0.374 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.577      ;
; 0.392 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.559      ;
; 0.398 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.553      ;
; 0.399 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.552      ;
; 0.592 ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; send_cnt[0]                    ; send_cnt[0]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; send_cnt[1]                    ; send_cnt[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; send_cnt[4]                    ; send_cnt[4]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; send_en                        ; send_en                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.214 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|tx_pin      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.334      ;
; 0.237 ; state.WAIT                     ; send_cnt[6]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.639      ;
; 0.237 ; state.WAIT                     ; send_cnt[2]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.639      ;
; 0.237 ; state.WAIT                     ; send_cnt[3]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.639      ;
; 0.237 ; state.WAIT                     ; send_cnt[5]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.639      ;
; 0.237 ; state.WAIT                     ; send_cnt[7]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.639      ;
; 0.250 ; state.WAIT                     ; send_data[5]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.653      ;
; 0.250 ; state.WAIT                     ; send_data[6]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.653      ;
; 0.250 ; state.WAIT                     ; send_data[4]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.653      ;
; 0.263 ; state.WAIT                     ; state.WAIT                     ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.666      ;
; 0.272 ; state.WAIT                     ; send_data[0]                   ; state.WAIT   ; clk         ; 0.000        ; 1.188      ; 1.679      ;
; 0.276 ; send_cnt[4]                    ; send_data[6]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.397      ;
; 0.276 ; state.WAIT                     ; send_cnt[0]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.678      ;
; 0.277 ; state.WAIT                     ; send_cnt[1]                    ; state.WAIT   ; clk         ; 0.000        ; 1.183      ; 1.679      ;
; 0.283 ; state.WAIT                     ; send_cnt[4]                    ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.686      ;
; 0.287 ; state.WAIT                     ; wait_cnt[30]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[29]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[28]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[31]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[26]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[27]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[24]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[25]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[23]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[20]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[17]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[16]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.287 ; state.WAIT                     ; wait_cnt[21]                   ; state.WAIT   ; clk         ; 0.000        ; 1.184      ; 1.690      ;
; 0.292 ; state.WAIT                     ; wait_cnt[15]                   ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[13]                   ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[10]                   ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[7]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[5]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[4]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[3]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[2]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[1]                    ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.292 ; state.WAIT                     ; wait_cnt[12]                   ; state.WAIT   ; clk         ; 0.000        ; 1.186      ; 1.697      ;
; 0.297 ; send_cnt[5]                    ; send_cnt[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; send_cnt[7]                    ; send_cnt[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; send_cnt[6]                    ; send_cnt[6]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:uart_tx_m0|clk_cnt[9]  ; uart_tx:uart_tx_m0|clk_cnt[9]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; wait_cnt[15]                   ; wait_cnt[15]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; wait_cnt[13]                   ; wait_cnt[13]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; wait_cnt[5]                    ; wait_cnt[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; wait_cnt[3]                    ; wait_cnt[3]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; wait_cnt[1]                    ; wait_cnt[1]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; wait_cnt[31]                   ; wait_cnt[31]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; wait_cnt[7]                    ; wait_cnt[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[29]                   ; wait_cnt[29]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[27]                   ; wait_cnt[27]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[17]                   ; wait_cnt[17]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[21]                   ; wait_cnt[21]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wait_cnt[2]                    ; wait_cnt[2]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[25]                   ; wait_cnt[25]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[23]                   ; wait_cnt[23]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[16]                   ; wait_cnt[16]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; wait_cnt[10]                   ; wait_cnt[10]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[4]                    ; wait_cnt[4]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; wait_cnt[12]                   ; wait_cnt[12]                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; wait_cnt[30]                   ; wait_cnt[30]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[24]                   ; wait_cnt[24]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; wait_cnt[20]                   ; wait_cnt[20]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; wait_cnt[28]                   ; wait_cnt[28]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; wait_cnt[26]                   ; wait_cnt[26]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.313 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.WAIT  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.319 ; state.WAIT                     ; wait_cnt[22]                   ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[18]                   ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[14]                   ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[11]                   ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[9]                    ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[8]                    ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[6]                    ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.319 ; state.WAIT                     ; wait_cnt[0]                    ; state.WAIT   ; clk         ; 0.000        ; 1.185      ; 1.723      ;
; 0.322 ; send_cnt[2]                    ; send_cnt[2]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.443      ;
; 0.327 ; state.WAIT                     ; send_data[3]                   ; state.WAIT   ; clk         ; 0.000        ; 1.192      ; 1.738      ;
; 0.327 ; state.WAIT                     ; send_data[2]                   ; state.WAIT   ; clk         ; 0.000        ; 1.192      ; 1.738      ;
; 0.327 ; state.WAIT                     ; send_data[1]                   ; state.WAIT   ; clk         ; 0.000        ; 1.192      ; 1.738      ;
; 0.329 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'state.WAIT'                                                            ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.194 ; count[0]  ; count[0] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.314      ;
; 0.312 ; count[1]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; count[2]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.437      ;
; 0.322 ; count[4]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.442      ;
; 0.329 ; count[3]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.449      ;
; 0.382 ; count[0]  ; count[1] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.502      ;
; 0.389 ; count[5]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.509      ;
; 0.465 ; count[1]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; count[2]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; count[1]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; count[4]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.591      ;
; 0.487 ; count[3]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.607      ;
; 0.490 ; count[3]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.610      ;
; 0.529 ; count[2]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.649      ;
; 0.531 ; count[1]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; count[2]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; count[0]  ; count[2] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; count[1]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; count[0]  ; count[3] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.657      ;
; 0.600 ; count[0]  ; count[4] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; count[0]  ; count[5] ; state.WAIT   ; state.WAIT  ; 0.000        ; 0.036      ; 0.723      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.381   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -8.381   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  state.WAIT      ; -1.290   ; 0.194 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -223.673 ; 0.0   ; 0.0      ; 0.0     ; -123.447            ;
;  clk             ; -218.329 ; 0.000 ; N/A      ; N/A     ; -114.525            ;
;  state.WAIT      ; -5.344   ; 0.000 ; N/A      ; N/A     ; -8.922              ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 1532     ; 0        ; 0        ; 0        ;
; state.WAIT ; clk        ; 2032     ; 49       ; 0        ; 0        ;
; state.WAIT ; state.WAIT ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk        ; clk        ; 1532     ; 0        ; 0        ; 0        ;
; state.WAIT ; clk        ; 2032     ; 49       ; 0        ; 0        ;
; state.WAIT ; state.WAIT ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; clk        ; clk        ; Base ; Constrained ;
; state.WAIT ; state.WAIT ; Base ; Constrained ;
+------------+------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed May 03 14:35:41 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name state.WAIT state.WAIT
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.381
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.381            -218.329 clk 
    Info (332119):    -1.290              -5.344 state.WAIT 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
    Info (332119):     0.464               0.000 state.WAIT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -114.525 clk 
    Info (332119):    -1.487              -8.922 state.WAIT 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.616
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.616            -195.197 clk 
    Info (332119):    -1.100              -4.446 state.WAIT 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
    Info (332119):     0.416               0.000 state.WAIT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -114.525 clk 
    Info (332119):    -1.487              -8.922 state.WAIT 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.003             -52.796 clk 
    Info (332119):     0.018               0.000 state.WAIT 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.194               0.000 state.WAIT 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.789 clk 
    Info (332119):    -1.000              -6.000 state.WAIT 
Info (332114): Report Metastability: Found 7 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4832 megabytes
    Info: Processing ended: Wed May 03 14:35:43 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


