{
   ExpandedHierarchyInLayout: "",
   guistr: "# # String gsaved with Nlview 6.6.11  2017-06-12 bk=1.3860 VDI=40 GEI=35 GUI=JA:1.6
#  -string -flagsOSRD
preplace port sout_9 -pg 1 -y 1480 -defaultsOSRD
preplace port sin_1 -pg 1 -y 260 -defaultsOSRD -right
preplace port DDR -pg 1 -y -460 -defaultsOSRD
preplace port sin_2 -pg 1 -y 410 -defaultsOSRD -right
preplace port sin_3 -pg 1 -y 560 -defaultsOSRD -right
preplace port sin_4 -pg 1 -y 710 -defaultsOSRD -right
preplace port GPIO_0_0 -pg 1 -y -480 -defaultsOSRD
preplace port sin_5 -pg 1 -y 860 -defaultsOSRD -right
preplace port sout_0 -pg 1 -y 130 -defaultsOSRD
preplace port sin_6 -pg 1 -y 1010 -defaultsOSRD -right
preplace port sout_1 -pg 1 -y 280 -defaultsOSRD
preplace port sin_7 -pg 1 -y 1160 -defaultsOSRD -right
preplace port sout_2 -pg 1 -y 430 -defaultsOSRD
preplace port sin_8 -pg 1 -y 1310 -defaultsOSRD -right
preplace port sout_3 -pg 1 -y 580 -defaultsOSRD
preplace port capPWM_0 -pg 1 -y -800 -defaultsOSRD
preplace port sin_9 -pg 1 -y 1460 -defaultsOSRD -right
preplace port sout_4 -pg 1 -y 730 -defaultsOSRD
preplace port IIC_0 -pg 1 -y -400 -defaultsOSRD
preplace port FIXED_IO -pg 1 -y -440 -defaultsOSRD
preplace port pwm_0 -pg 1 -y -630 -defaultsOSRD
preplace port sout_5 -pg 1 -y 880 -defaultsOSRD
preplace port IIC_1 -pg 1 -y -380 -defaultsOSRD
preplace port sout_6 -pg 1 -y 1030 -defaultsOSRD
preplace port UART_0_0 -pg 1 -y -420 -defaultsOSRD
preplace port sout_7 -pg 1 -y 1180 -defaultsOSRD
preplace port sout_8 -pg 1 -y 1330 -defaultsOSRD
preplace port sin_0 -pg 1 -y 110 -defaultsOSRD -right
preplace inst axi_uart16550_3 -pg 1 -lvl 4 -y 570 -defaultsOSRD
preplace inst axi_uart16550_4 -pg 1 -lvl 4 -y 720 -defaultsOSRD
preplace inst rst_ps7_0_250M -pg 1 -lvl 2 -y -40 -defaultsOSRD
preplace inst axi_uart16550_5 -pg 1 -lvl 4 -y 870 -defaultsOSRD
preplace inst axi_uart16550_6 -pg 1 -lvl 4 -y 1020 -defaultsOSRD
preplace inst axi_uart16550_7 -pg 1 -lvl 4 -y 1170 -defaultsOSRD
preplace inst CapturePWM_0 -pg 1 -lvl 4 -y -790 -defaultsOSRD
preplace inst axi_uart16550_8 -pg 1 -lvl 4 -y 1320 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 5 -y -170 -defaultsOSRD
preplace inst axi_uart16550_9 -pg 1 -lvl 4 -y 1470 -defaultsOSRD
preplace inst PWM_0 -pg 1 -lvl 4 -y -630 -defaultsOSRD
preplace inst ps7_0_axi_periph -pg 1 -lvl 3 -y 180 -defaultsOSRD
preplace inst axi_uart16550_0 -pg 1 -lvl 4 -y 120 -defaultsOSRD
preplace inst axi_uart16550_1 -pg 1 -lvl 4 -y 270 -defaultsOSRD
preplace inst axi_uart16550_2 -pg 1 -lvl 4 -y 420 -defaultsOSRD
preplace inst processing_system7_0 -pg 1 -lvl 2 -y -350 -defaultsOSRD
preplace netloc processing_system7_0_DDR 1 2 4 N -460 N -460 N -460 N
preplace netloc ps7_0_axi_periph_M02_AXI 1 3 1 970
preplace netloc axi_uart16550_6_ip2intc_irpt 1 4 1 1650
preplace netloc axi_uart16550_3_ip2intc_irpt 1 4 1 1620
preplace netloc processing_system7_0_UART_0 1 2 4 N -420 N -420 N -420 N
preplace netloc ps7_0_axi_periph_M09_AXI 1 3 1 940
preplace netloc axi_uart16550_7_ip2intc_irpt 1 4 1 1660
preplace netloc sin_0_1 1 4 2 N 110 N
preplace netloc axi_uart16550_4_ip2intc_irpt 1 4 1 1630
preplace netloc axi_uart16550_4_sout 1 4 2 N 730 N
preplace netloc axi_uart16550_1_sout 1 4 2 N 280 N
preplace netloc sin_2_1 1 4 2 N 410 N
preplace netloc processing_system7_0_M_AXI_GP0 1 2 1 480J
preplace netloc capPWM_0_1 1 0 4 NJ -800 NJ -800 NJ -800 NJ
preplace netloc axi_uart16550_7_sout 1 4 2 NJ 1180 NJ
preplace netloc sin_6_1 1 4 2 N 1010 N
preplace netloc ps7_0_axi_periph_M07_AXI 1 3 1 980
preplace netloc sin_5_1 1 4 2 N 860 N
preplace netloc axi_uart16550_0_sout 1 4 2 N 130 N
preplace netloc axi_uart16550_0_ip2intc_irpt 1 4 1 1600
preplace netloc rst_ps7_0_250M_interconnect_aresetn 1 2 1 460
preplace netloc processing_system7_0_FCLK_RESET0_N 1 1 2 -60 -170 470
preplace netloc processing_system7_0_IIC_0 1 2 4 NJ -400 NJ -400 NJ -400 NJ
preplace netloc ps7_0_axi_periph_M03_AXI 1 3 1 950
preplace netloc axi_uart16550_9_ip2intc_irpt 1 4 1 1680
preplace netloc axi_uart16550_9_sout 1 4 2 NJ 1480 NJ
preplace netloc sin_3_1 1 4 2 N 560 N
preplace netloc axi_uart16550_2_sout 1 4 2 N 430 N
preplace netloc processing_system7_0_IIC_1 1 2 4 NJ -380 NJ -380 NJ -380 NJ
preplace netloc ps7_0_axi_periph_M01_AXI 1 3 1 1060
preplace netloc PWM_0_PWM 1 4 2 NJ -630 N
preplace netloc axi_uart16550_3_sout 1 4 2 N 580 N
preplace netloc xlconcat_0_dout 1 1 5 -80J -540 NJ -540 NJ -540 NJ -540 2220J
preplace netloc processing_system7_0_FIXED_IO 1 2 4 N -440 N -440 N -440 N
preplace netloc ps7_0_axi_periph_M11_AXI 1 3 1 1000
preplace netloc ps7_0_axi_periph_M08_AXI 1 3 1 960
preplace netloc ps7_0_axi_periph_M06_AXI 1 3 1 990
preplace netloc axi_uart16550_8_sout 1 4 2 NJ 1330 NJ
preplace netloc axi_uart16550_5_sout 1 4 2 NJ 880 NJ
preplace netloc sin_4_1 1 4 2 N 710 N
preplace netloc axi_uart16550_0_ip2intc_irpt1 1 4 1 1590
preplace netloc axi_uart16550_8_ip2intc_irpt 1 4 1 1670
preplace netloc sin_7_1 1 4 2 N 1160 N
preplace netloc rst_ps7_0_250M_peripheral_aresetn 1 2 2 470 -160 1050
preplace netloc processing_system7_0_GPIO_0 1 2 4 N -480 N -480 N -480 N
preplace netloc ps7_0_axi_periph_M05_AXI 1 3 1 1010
preplace netloc ps7_0_axi_periph_M04_AXI 1 3 1 1030
preplace netloc axi_uart16550_5_ip2intc_irpt 1 4 1 1640
preplace netloc processing_system7_0_FCLK_CLK0 1 1 3 -70 -530 490 -530 1040
preplace netloc ps7_0_axi_periph_M10_AXI 1 3 1 1020
preplace netloc ps7_0_axi_periph_M00_AXI 1 3 1 1070
preplace netloc axi_uart16550_6_sout 1 4 2 NJ 1030 NJ
preplace netloc sin_1_1 1 4 2 N 260 N
preplace netloc axi_uart16550_2_ip2intc_irpt 1 4 1 1610
preplace netloc sin_9_1 1 4 2 N 1460 N
preplace netloc sin_8_1 1 4 2 N 1310 N
levelinfo -pg 1 -250 -100 250 810 1470 2130 2270 -top -970 -bot 1980
",
}
{
   da_axi4_cnt: "14",
   da_board_cnt: "2",
   da_ps7_cnt: "1",
}
