Classic Timing Analyzer report for compteur
Mon Sep 11 20:21:20 2023
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                              ;
+------------------------------+-------+---------------+----------------------------------+---------+-----------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From    ; To        ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------+-----------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.838 ns                         ; freq[5] ; cmt[1]    ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.946 ns                         ; cmt[6]  ; sortie[6] ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.242 ns                         ; freq[7] ; cmt[1]    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 400.00 MHz ( period = 2.500 ns ) ; cmt[0]  ; cmt[1]    ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;         ;           ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------+-----------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                   ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From   ; To     ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 400.00 MHz ( period = 2.500 ns )               ; cmt[0] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 2.286 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; cmt[1] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[2] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[3] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 2.121 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[4] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[5] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 1.978 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[6] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[0] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[7] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[6] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[5] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[4] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[3] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[2] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; cmt[7] ; cmt[1] ; clk        ; clk      ; None                        ; None                      ; 1.487 ns                ;
+-------+------------------------------------------------+--------+--------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------+
; tsu                                                             ;
+-------+--------------+------------+---------+--------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To     ; To Clock ;
+-------+--------------+------------+---------+--------+----------+
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[0] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[7] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[6] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[5] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[4] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[3] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[2] ; clk      ;
; N/A   ; None         ; 5.838 ns   ; freq[5] ; cmt[1] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[0] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[7] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[6] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[5] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[4] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[3] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[2] ; clk      ;
; N/A   ; None         ; 5.435 ns   ; freq[4] ; cmt[1] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[0] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[7] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[6] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[5] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[4] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[3] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[2] ; clk      ;
; N/A   ; None         ; 4.901 ns   ; freq[0] ; cmt[1] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[0] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[7] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[6] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[5] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[4] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[3] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[2] ; clk      ;
; N/A   ; None         ; 4.875 ns   ; freq[1] ; cmt[1] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[0] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[7] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[6] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[5] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[4] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[3] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[2] ; clk      ;
; N/A   ; None         ; 4.800 ns   ; freq[2] ; cmt[1] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[0] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[7] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[6] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[5] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[4] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[3] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[2] ; clk      ;
; N/A   ; None         ; 4.683 ns   ; freq[3] ; cmt[1] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[0] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[7] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[6] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[5] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[4] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[3] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[2] ; clk      ;
; N/A   ; None         ; 0.632 ns   ; freq[6] ; cmt[1] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[0] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[7] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[6] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[5] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[4] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[3] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[2] ; clk      ;
; N/A   ; None         ; -0.012 ns  ; freq[7] ; cmt[1] ; clk      ;
+-------+--------------+------------+---------+--------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+--------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From   ; To        ; From Clock ;
+-------+--------------+------------+--------+-----------+------------+
; N/A   ; None         ; 8.946 ns   ; cmt[6] ; sortie[6] ; clk        ;
; N/A   ; None         ; 8.849 ns   ; cmt[4] ; sortie[4] ; clk        ;
; N/A   ; None         ; 8.116 ns   ; cmt[5] ; sortie[5] ; clk        ;
; N/A   ; None         ; 6.831 ns   ; cmt[1] ; sortie[1] ; clk        ;
; N/A   ; None         ; 6.406 ns   ; cmt[0] ; sortie[0] ; clk        ;
; N/A   ; None         ; 6.383 ns   ; cmt[3] ; sortie[3] ; clk        ;
; N/A   ; None         ; 6.353 ns   ; cmt[7] ; sortie[7] ; clk        ;
; N/A   ; None         ; 6.349 ns   ; cmt[2] ; sortie[2] ; clk        ;
+-------+--------------+------------+--------+-----------+------------+


+-----------------------------------------------------------------------+
; th                                                                    ;
+---------------+-------------+-----------+---------+--------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To     ; To Clock ;
+---------------+-------------+-----------+---------+--------+----------+
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[0] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[7] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[6] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[5] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[4] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[3] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[2] ; clk      ;
; N/A           ; None        ; 0.242 ns  ; freq[7] ; cmt[1] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[0] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[7] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[6] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[5] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[4] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[3] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[2] ; clk      ;
; N/A           ; None        ; -0.402 ns ; freq[6] ; cmt[1] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[0] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[7] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[6] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[5] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[4] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[3] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[2] ; clk      ;
; N/A           ; None        ; -4.453 ns ; freq[3] ; cmt[1] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[0] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[7] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[6] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[5] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[4] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[3] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[2] ; clk      ;
; N/A           ; None        ; -4.570 ns ; freq[2] ; cmt[1] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[0] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[7] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[6] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[5] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[4] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[3] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[2] ; clk      ;
; N/A           ; None        ; -4.645 ns ; freq[1] ; cmt[1] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[0] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[7] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[6] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[5] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[4] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[3] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[2] ; clk      ;
; N/A           ; None        ; -4.671 ns ; freq[0] ; cmt[1] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[0] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[7] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[6] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[5] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[4] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[3] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[2] ; clk      ;
; N/A           ; None        ; -5.205 ns ; freq[4] ; cmt[1] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[0] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[7] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[6] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[5] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[4] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[3] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[2] ; clk      ;
; N/A           ; None        ; -5.608 ns ; freq[5] ; cmt[1] ; clk      ;
+---------------+-------------+-----------+---------+--------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Sep 11 20:21:19 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off compteur -c compteur --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 400.0 MHz between source register "cmt[0]" and destination register "cmt[0]" (period= 2.5 ns)
    Info: + Longest register to register delay is 2.286 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: 2: + IC(0.325 ns) + CELL(0.393 ns) = 0.718 ns; Loc. = LCCOMB_X28_Y35_N16; Fanout = 1; COMB Node = 'LessThan0~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.789 ns; Loc. = LCCOMB_X28_Y35_N18; Fanout = 1; COMB Node = 'LessThan0~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 0.860 ns; Loc. = LCCOMB_X28_Y35_N20; Fanout = 1; COMB Node = 'LessThan0~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 0.931 ns; Loc. = LCCOMB_X28_Y35_N22; Fanout = 1; COMB Node = 'LessThan0~7'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.002 ns; Loc. = LCCOMB_X28_Y35_N24; Fanout = 1; COMB Node = 'LessThan0~9'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.073 ns; Loc. = LCCOMB_X28_Y35_N26; Fanout = 1; COMB Node = 'LessThan0~11'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.144 ns; Loc. = LCCOMB_X28_Y35_N28; Fanout = 1; COMB Node = 'LessThan0~13'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 1.554 ns; Loc. = LCCOMB_X28_Y35_N30; Fanout = 8; COMB Node = 'LessThan0~14'
        Info: 10: + IC(0.222 ns) + CELL(0.510 ns) = 2.286 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: Total cell delay = 1.739 ns ( 76.07 % )
        Info: Total interconnect delay = 0.547 ns ( 23.93 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.698 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
            Info: Total cell delay = 1.536 ns ( 56.93 % )
            Info: Total interconnect delay = 1.162 ns ( 43.07 % )
        Info: - Longest clock path from clock "clk" to source register is 2.698 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
            Info: Total cell delay = 1.536 ns ( 56.93 % )
            Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "cmt[0]" (data pin = "freq[5]", clock pin = "clk") is 5.838 ns
    Info: + Longest pin to register delay is 8.572 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_V11; Fanout = 1; PIN Node = 'freq[5]'
        Info: 2: + IC(6.126 ns) + CELL(0.393 ns) = 7.359 ns; Loc. = LCCOMB_X28_Y35_N26; Fanout = 1; COMB Node = 'LessThan0~11'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.430 ns; Loc. = LCCOMB_X28_Y35_N28; Fanout = 1; COMB Node = 'LessThan0~13'
        Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 7.840 ns; Loc. = LCCOMB_X28_Y35_N30; Fanout = 8; COMB Node = 'LessThan0~14'
        Info: 5: + IC(0.222 ns) + CELL(0.510 ns) = 8.572 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: Total cell delay = 2.224 ns ( 25.94 % )
        Info: Total interconnect delay = 6.348 ns ( 74.06 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
Info: tco from clock "clk" to destination pin "sortie[6]" through register "cmt[6]" is 8.946 ns
    Info: + Longest clock path from clock "clk" to source register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N13; Fanout = 4; REG Node = 'cmt[6]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 5.998 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X28_Y35_N13; Fanout = 4; REG Node = 'cmt[6]'
        Info: 2: + IC(3.200 ns) + CELL(2.798 ns) = 5.998 ns; Loc. = PIN_AE11; Fanout = 0; PIN Node = 'sortie[6]'
        Info: Total cell delay = 2.798 ns ( 46.65 % )
        Info: Total interconnect delay = 3.200 ns ( 53.35 % )
Info: th for register "cmt[0]" (data pin = "freq[7]", clock pin = "clk") is 0.242 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.698 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 8; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.044 ns) + CELL(0.537 ns) = 2.698 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: Total cell delay = 1.536 ns ( 56.93 % )
        Info: Total interconnect delay = 1.162 ns ( 43.07 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.722 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 1; PIN Node = 'freq[7]'
        Info: 2: + IC(0.861 ns) + CELL(0.150 ns) = 1.990 ns; Loc. = LCCOMB_X28_Y35_N30; Fanout = 8; COMB Node = 'LessThan0~14'
        Info: 3: + IC(0.222 ns) + CELL(0.510 ns) = 2.722 ns; Loc. = LCFF_X28_Y35_N1; Fanout = 4; REG Node = 'cmt[0]'
        Info: Total cell delay = 1.639 ns ( 60.21 % )
        Info: Total interconnect delay = 1.083 ns ( 39.79 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 193 megabytes
    Info: Processing ended: Mon Sep 11 20:21:20 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


