TimeQuest Timing Analyzer report for sonic
Thu Jun 06 18:14:05 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 13. Slow 1200mV 85C Model Setup: 'clk_in'
 14. Slow 1200mV 85C Model Hold: 'clk_in'
 15. Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 28. Slow 1200mV 0C Model Setup: 'clk_in'
 29. Slow 1200mV 0C Model Hold: 'clk_in'
 30. Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'
 42. Fast 1200mV 0C Model Setup: 'clk_in'
 43. Fast 1200mV 0C Model Hold: 'clk_in'
 44. Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; sonic                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                     ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; Clock Name                           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                  ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+
; clk_in                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                               ;
; Clock_Divider:inst2|clk_out_internal ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:inst2|clk_out_internal } ;
+--------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                  ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 244.44 MHz ; 244.44 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
; 638.98 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                           ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -3.091 ; -82.844       ;
; clk_in                               ; -0.565 ; -0.710        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                           ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk_in                               ; 0.051 ; 0.000         ;
; Clock_Divider:inst2|clk_out_internal ; 0.452 ; 0.000         ;
+--------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -7.461        ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -59.480       ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -3.091 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 4.011      ;
; -3.085 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 4.005      ;
; -3.075 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.995      ;
; -3.074 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.994      ;
; -3.074 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.994      ;
; -3.074 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.994      ;
; -3.069 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.989      ;
; -3.068 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.988      ;
; -3.068 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.988      ;
; -3.068 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.988      ;
; -2.943 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.850      ;
; -2.937 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.857      ;
; -2.927 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.834      ;
; -2.926 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.833      ;
; -2.926 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.833      ;
; -2.926 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.833      ;
; -2.921 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.841      ;
; -2.920 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.840      ;
; -2.920 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.840      ;
; -2.920 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.840      ;
; -2.878 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.101     ; 3.778      ;
; -2.863 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.101     ; 3.763      ;
; -2.861 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.101     ; 3.761      ;
; -2.861 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.101     ; 3.761      ;
; -2.861 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.101     ; 3.761      ;
; -2.840 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.396      ; 4.237      ;
; -2.831 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.396      ; 4.228      ;
; -2.786 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.706      ;
; -2.759 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.679      ;
; -2.756 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.676      ;
; -2.756 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.676      ;
; -2.755 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.675      ;
; -2.755 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.675      ;
; -2.752 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.672      ;
; -2.750 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.670      ;
; -2.749 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.668      ;
; -2.748 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.668      ;
; -2.747 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.666      ;
; -2.747 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.666      ;
; -2.746 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.665      ;
; -2.738 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.658      ;
; -2.736 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.655      ;
; -2.729 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.648      ;
; -2.727 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.646      ;
; -2.727 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.646      ;
; -2.726 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.645      ;
; -2.722 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.642      ;
; -2.721 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.641      ;
; -2.721 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.641      ;
; -2.721 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.641      ;
; -2.716 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.635      ;
; -2.714 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.634      ;
; -2.714 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.634      ;
; -2.712 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.632      ;
; -2.710 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.630      ;
; -2.683 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.603      ;
; -2.649 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.569      ;
; -2.648 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.568      ;
; -2.647 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.567      ;
; -2.632 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.552      ;
; -2.631 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.551      ;
; -2.631 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.551      ;
; -2.631 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.551      ;
; -2.624 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.396      ; 4.021      ;
; -2.617 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.524      ;
; -2.617 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.524      ;
; -2.613 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.533      ;
; -2.613 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.533      ;
; -2.613 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.520      ;
; -2.611 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.531      ;
; -2.609 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.529      ;
; -2.605 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.524      ;
; -2.601 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.508      ;
; -2.598 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.505      ;
; -2.592 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.511      ;
; -2.591 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.510      ;
; -2.587 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.507      ;
; -2.586 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.493      ;
; -2.586 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.094     ; 3.493      ;
; -2.582 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.502      ;
; -2.568 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.488      ;
; -2.567 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.487      ;
; -2.567 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.487      ;
; -2.566 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.486      ;
; -2.562 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.482      ;
; -2.561 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.481      ;
; -2.561 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.481      ;
; -2.561 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.481      ;
; -2.560 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.480      ;
; -2.559 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.479      ;
; -2.545 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.465      ;
; -2.532 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.451      ;
; -2.525 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.445      ;
; -2.525 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.445      ;
; -2.522 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.442      ;
; -2.522 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.442      ;
; -2.521 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.441      ;
; -2.515 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.435      ;
; -2.504 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.391      ; 3.896      ;
; -2.495 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.081     ; 3.415      ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                                                              ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.565 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.485      ;
; -0.399 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.319      ;
; -0.145 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 1.065      ;
; -0.035 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 2.507      ; 3.294      ;
; 0.015  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.905      ;
; 0.062  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.081     ; 0.858      ;
; 0.378  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 2.507      ; 3.381      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                                                              ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.051 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.603      ; 3.157      ;
; 0.434 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.603      ; 3.040      ;
; 0.465 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.758      ;
; 0.492 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 0.785      ;
; 0.712 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.005      ;
; 0.869 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.162      ;
; 1.030 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.081      ; 1.323      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.452 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[1]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[2]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[3]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[5]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.081      ; 0.758      ;
; 0.499 ; sonic:inst|i[6]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.793      ;
; 0.639 ; sonic:inst|i[4]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 0.933      ;
; 0.718 ; sonic:inst|j[0]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.013      ;
; 0.724 ; sonic:inst|clock             ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.019      ;
; 0.744 ; sonic:inst|j[5]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.039      ;
; 0.756 ; sonic:inst|i[4]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.050      ;
; 0.762 ; sonic:inst|j[2]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.057      ;
; 0.763 ; sonic:inst|i[2]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.057      ;
; 0.770 ; sonic:inst|i[3]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.064      ;
; 0.771 ; sonic:inst|i[5]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; sonic:inst|i[1]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.065      ;
; 0.780 ; sonic:inst|i[0]              ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.074      ;
; 0.784 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.573      ; 1.569      ;
; 0.856 ; sonic:inst|j[2]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.151      ;
; 0.889 ; sonic:inst|i[2]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.183      ;
; 0.901 ; sonic:inst|latch             ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.196      ;
; 0.948 ; sonic:inst|j[6]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.243      ;
; 1.012 ; sonic:inst|j[1]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.307      ;
; 1.099 ; sonic:inst|j[5]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.394      ;
; 1.107 ; sonic:inst|j[4]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.402      ;
; 1.116 ; sonic:inst|j[4]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.411      ;
; 1.117 ; sonic:inst|j[1]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.412      ;
; 1.117 ; sonic:inst|i[4]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.411      ;
; 1.124 ; sonic:inst|i[2]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.418      ;
; 1.124 ; sonic:inst|i[0]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; sonic:inst|i[5]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; sonic:inst|i[3]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.419      ;
; 1.125 ; sonic:inst|i[1]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.419      ;
; 1.126 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.579      ; 1.917      ;
; 1.126 ; sonic:inst|i[4]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.420      ;
; 1.133 ; sonic:inst|i[2]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; sonic:inst|i[0]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.427      ;
; 1.135 ; sonic:inst|j[0]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.430      ;
; 1.147 ; sonic:inst|j[5]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.442      ;
; 1.164 ; sonic:inst|j[1]              ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.459      ;
; 1.164 ; sonic:inst|j[3]              ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.459      ;
; 1.168 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.573      ; 1.953      ;
; 1.194 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.579      ; 1.985      ;
; 1.202 ; sonic:inst|i[6]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.496      ;
; 1.212 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.579      ; 2.003      ;
; 1.248 ; sonic:inst|j[3]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.543      ;
; 1.255 ; sonic:inst|i[0]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; sonic:inst|i[3]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.550      ;
; 1.256 ; sonic:inst|i[1]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.550      ;
; 1.257 ; sonic:inst|j[3]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.552      ;
; 1.263 ; sonic:inst|j[2]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.558      ;
; 1.264 ; sonic:inst|i[2]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.558      ;
; 1.264 ; sonic:inst|i[0]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.558      ;
; 1.265 ; sonic:inst|i[3]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.559      ;
; 1.265 ; sonic:inst|i[1]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.559      ;
; 1.272 ; sonic:inst|j[2]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.567      ;
; 1.273 ; sonic:inst|i[2]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.567      ;
; 1.273 ; sonic:inst|i[0]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.567      ;
; 1.280 ; sonic:inst|j[2]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.575      ;
; 1.280 ; sonic:inst|j[2]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.575      ;
; 1.289 ; sonic:inst|j[4]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.584      ;
; 1.314 ; sonic:inst|j[4]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.609      ;
; 1.324 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.573      ; 2.109      ;
; 1.329 ; sonic:inst|j[5]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.624      ;
; 1.329 ; sonic:inst|j[5]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.624      ;
; 1.356 ; sonic:inst|i[1]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.650      ;
; 1.356 ; sonic:inst|i[3]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.650      ;
; 1.360 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.088      ; 1.660      ;
; 1.363 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.579      ; 2.154      ;
; 1.381 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.579      ; 2.172      ;
; 1.388 ; sonic:inst|j[1]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.683      ;
; 1.396 ; sonic:inst|i[1]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.690      ;
; 1.397 ; sonic:inst|j[1]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.692      ;
; 1.401 ; sonic:inst|j[1]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.696      ;
; 1.401 ; sonic:inst|j[1]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.696      ;
; 1.404 ; sonic:inst|i[0]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.698      ;
; 1.405 ; sonic:inst|i[1]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.699      ;
; 1.406 ; sonic:inst|j[0]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.701      ;
; 1.413 ; sonic:inst|i[0]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.707      ;
; 1.415 ; sonic:inst|j[0]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.710      ;
; 1.438 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.724      ;
; 1.453 ; sonic:inst|j[0]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.748      ;
; 1.453 ; sonic:inst|j[0]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.083      ; 1.748      ;
; 1.460 ; sonic:inst|i[4]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.754      ;
; 1.460 ; sonic:inst|i[4]              ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.082      ; 1.754      ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.278  ; 0.498        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.313  ; 0.501        ; 0.188          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.772 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.302 ; 6.276 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 9.957 ; 9.864 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 7.667 ; 7.530 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.305 ; 6.274 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.684 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.558 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.055 ; 6.028 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 9.564 ; 9.473 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 7.366 ; 7.233 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.057 ; 6.026 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.471 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.539 ; 4.657 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.539 ; 4.657 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                   ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note                                                          ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
; 259.61 MHz ; 259.61 MHz      ; Clock_Divider:inst2|clk_out_internal ;                                                               ;
; 702.74 MHz ; 250.0 MHz       ; clk_in                               ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -2.852 ; -73.682       ;
; clk_in                               ; -0.423 ; -0.499        ;
+--------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                            ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; clk_in                               ; 0.134 ; 0.000         ;
; Clock_Divider:inst2|clk_out_internal ; 0.401 ; 0.000         ;
+--------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -7.461        ;
; Clock_Divider:inst2|clk_out_internal ; -1.487 ; -59.480       ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                 ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -2.852 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.781      ;
; -2.846 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.775      ;
; -2.834 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.763      ;
; -2.833 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.762      ;
; -2.832 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.761      ;
; -2.832 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.761      ;
; -2.828 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.757      ;
; -2.827 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.756      ;
; -2.826 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.755      ;
; -2.826 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.755      ;
; -2.766 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.086     ; 3.682      ;
; -2.748 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.086     ; 3.664      ;
; -2.747 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.086     ; 3.663      ;
; -2.746 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.086     ; 3.662      ;
; -2.746 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.086     ; 3.662      ;
; -2.724 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.653      ;
; -2.706 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.635      ;
; -2.705 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.634      ;
; -2.704 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.633      ;
; -2.624 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.537      ;
; -2.623 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.536      ;
; -2.622 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.535      ;
; -2.621 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.534      ;
; -2.609 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.522      ;
; -2.557 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.486      ;
; -2.539 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.468      ;
; -2.538 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.467      ;
; -2.537 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.466      ;
; -2.537 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.466      ;
; -2.532 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.379      ; 3.913      ;
; -2.528 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.379      ; 3.909      ;
; -2.507 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.436      ;
; -2.504 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.433      ;
; -2.502 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.431      ;
; -2.499 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.428      ;
; -2.479 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.408      ;
; -2.466 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.395      ;
; -2.466 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.395      ;
; -2.465 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.394      ;
; -2.454 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.383      ;
; -2.452 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.381      ;
; -2.450 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.379      ;
; -2.450 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.379      ;
; -2.448 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.377      ;
; -2.447 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.376      ;
; -2.447 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.376      ;
; -2.447 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.376      ;
; -2.446 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.375      ;
; -2.446 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.375      ;
; -2.446 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.375      ;
; -2.445 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.374      ;
; -2.445 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.374      ;
; -2.439 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.368      ;
; -2.437 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.366      ;
; -2.437 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.366      ;
; -2.436 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.365      ;
; -2.435 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.364      ;
; -2.434 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.363      ;
; -2.434 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.363      ;
; -2.434 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.363      ;
; -2.410 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.339      ;
; -2.407 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.336      ;
; -2.392 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.321      ;
; -2.378 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.379      ; 3.759      ;
; -2.365 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.285      ;
; -2.365 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.285      ;
; -2.361 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.281      ;
; -2.343 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.263      ;
; -2.340 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.260      ;
; -2.339 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.268      ;
; -2.336 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.256      ;
; -2.332 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.082     ; 3.252      ;
; -2.327 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.256      ;
; -2.320 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.249      ;
; -2.320 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.249      ;
; -2.319 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.248      ;
; -2.316 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.245      ;
; -2.316 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.245      ;
; -2.312 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.241      ;
; -2.301 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.230      ;
; -2.300 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.229      ;
; -2.300 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.229      ;
; -2.299 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.228      ;
; -2.295 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.224      ;
; -2.294 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.223      ;
; -2.294 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.223      ;
; -2.293 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.222      ;
; -2.292 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.221      ;
; -2.289 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.218      ;
; -2.289 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.218      ;
; -2.287 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.216      ;
; -2.287 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.216      ;
; -2.284 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.213      ;
; -2.269 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.079     ; 3.192      ;
; -2.265 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.194      ;
; -2.261 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.073     ; 3.190      ;
; -2.257 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.170      ;
; -2.256 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.370      ; 3.628      ;
; -2.256 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.089     ; 3.169      ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                                                               ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.423 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.353      ;
; -0.286 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.216      ;
; -0.076 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 1.006      ;
; 0.076  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 2.306      ; 2.962      ;
; 0.106  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.824      ;
; 0.160  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.072     ; 0.770      ;
; 0.321  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 2.306      ; 3.217      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                                                               ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.134 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 2.391      ; 2.990      ;
; 0.373 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 2.391      ; 2.729      ;
; 0.417 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.684      ;
; 0.455 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.722      ;
; 0.634 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 0.901      ;
; 0.795 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 1.062      ;
; 0.943 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.072      ; 1.210      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                 ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.401 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[1]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[2]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[3]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[5]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.073      ; 0.684      ;
; 0.462 ; sonic:inst|i[6]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.731      ;
; 0.592 ; sonic:inst|i[4]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.861      ;
; 0.645 ; sonic:inst|clock             ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.914      ;
; 0.672 ; sonic:inst|j[0]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.941      ;
; 0.674 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.535      ; 1.404      ;
; 0.691 ; sonic:inst|j[5]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.960      ;
; 0.706 ; sonic:inst|i[4]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.975      ;
; 0.707 ; sonic:inst|i[2]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.976      ;
; 0.709 ; sonic:inst|j[2]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.978      ;
; 0.714 ; sonic:inst|i[3]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.983      ;
; 0.716 ; sonic:inst|i[1]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.985      ;
; 0.717 ; sonic:inst|i[5]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.986      ;
; 0.727 ; sonic:inst|i[0]              ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 0.996      ;
; 0.789 ; sonic:inst|j[2]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.058      ;
; 0.813 ; sonic:inst|i[2]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.082      ;
; 0.834 ; sonic:inst|latch             ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.103      ;
; 0.857 ; sonic:inst|j[6]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.126      ;
; 0.929 ; sonic:inst|j[1]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.198      ;
; 0.971 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 1.710      ;
; 1.013 ; sonic:inst|j[5]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.282      ;
; 1.014 ; sonic:inst|j[4]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.283      ;
; 1.025 ; sonic:inst|i[0]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.294      ;
; 1.025 ; sonic:inst|i[4]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.294      ;
; 1.026 ; sonic:inst|i[2]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.295      ;
; 1.027 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.535      ; 1.757      ;
; 1.029 ; sonic:inst|j[4]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.298      ;
; 1.033 ; sonic:inst|j[1]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.302      ;
; 1.036 ; sonic:inst|i[3]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.305      ;
; 1.040 ; sonic:inst|i[4]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.309      ;
; 1.040 ; sonic:inst|i[1]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.309      ;
; 1.040 ; sonic:inst|i[0]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.309      ;
; 1.041 ; sonic:inst|i[2]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.310      ;
; 1.041 ; sonic:inst|i[5]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.310      ;
; 1.042 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 1.781      ;
; 1.043 ; sonic:inst|j[0]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.312      ;
; 1.047 ; sonic:inst|j[5]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.316      ;
; 1.067 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 1.806      ;
; 1.080 ; sonic:inst|j[1]              ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.349      ;
; 1.080 ; sonic:inst|j[3]              ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.349      ;
; 1.125 ; sonic:inst|i[6]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.394      ;
; 1.128 ; sonic:inst|j[3]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.397      ;
; 1.134 ; sonic:inst|i[3]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.403      ;
; 1.137 ; sonic:inst|i[1]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.406      ;
; 1.147 ; sonic:inst|i[0]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.416      ;
; 1.148 ; sonic:inst|i[2]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.417      ;
; 1.149 ; sonic:inst|j[2]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.418      ;
; 1.155 ; sonic:inst|j[3]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.424      ;
; 1.158 ; sonic:inst|i[0]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.427      ;
; 1.158 ; sonic:inst|i[3]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.427      ;
; 1.159 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.535      ; 1.889      ;
; 1.162 ; sonic:inst|i[1]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.431      ;
; 1.162 ; sonic:inst|i[0]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.431      ;
; 1.163 ; sonic:inst|i[2]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.432      ;
; 1.165 ; sonic:inst|j[2]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.434      ;
; 1.170 ; sonic:inst|j[2]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.439      ;
; 1.170 ; sonic:inst|j[2]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.439      ;
; 1.205 ; sonic:inst|j[4]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.474      ;
; 1.211 ; sonic:inst|j[5]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.480      ;
; 1.211 ; sonic:inst|j[5]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.480      ;
; 1.212 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 1.951      ;
; 1.216 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.076      ; 1.487      ;
; 1.229 ; sonic:inst|i[3]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.498      ;
; 1.233 ; sonic:inst|j[4]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.502      ;
; 1.250 ; sonic:inst|j[1]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.519      ;
; 1.254 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 1.993      ;
; 1.256 ; sonic:inst|i[1]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.525      ;
; 1.259 ; sonic:inst|i[1]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.528      ;
; 1.269 ; sonic:inst|i[0]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.538      ;
; 1.272 ; sonic:inst|j[0]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.541      ;
; 1.277 ; sonic:inst|j[1]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.546      ;
; 1.284 ; sonic:inst|i[1]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.553      ;
; 1.284 ; sonic:inst|i[0]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.553      ;
; 1.287 ; sonic:inst|j[0]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.556      ;
; 1.289 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.070      ; 1.554      ;
; 1.291 ; sonic:inst|j[1]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.560      ;
; 1.291 ; sonic:inst|j[1]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.560      ;
; 1.315 ; sonic:inst|j[0]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.584      ;
; 1.315 ; sonic:inst|j[0]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.074      ; 1.584      ;
; 1.321 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 2.060      ;
; 1.334 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.544      ; 2.073      ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.270  ; 0.486        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.271  ; 0.487        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.327  ; 0.511        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.335 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 5.683 ; 5.641 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 9.196 ; 8.873 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 7.010 ; 6.784 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 5.685 ; 5.639 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.066 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.235 ; 4.380 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.235 ; 4.380 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.117 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 5.441 ; 5.399 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 8.813 ; 8.502 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 6.714 ; 6.496 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 5.442 ; 5.397 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 4.857 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.094 ; 4.233 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.094 ; 4.233 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                            ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; Clock_Divider:inst2|clk_out_internal ; -0.772 ; -14.367       ;
; clk_in                               ; 0.156  ; 0.000         ;
+--------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                             ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -0.102 ; -0.102        ;
; Clock_Divider:inst2|clk_out_internal ; 0.186  ; 0.000         ;
+--------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary              ;
+--------------------------------------+--------+---------------+
; Clock                                ; Slack  ; End Point TNS ;
+--------------------------------------+--------+---------------+
; clk_in                               ; -3.000 ; -6.195        ;
; Clock_Divider:inst2|clk_out_internal ; -1.000 ; -40.000       ;
+--------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                 ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; -0.772 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.714      ;
; -0.770 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.712      ;
; -0.770 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.712      ;
; -0.769 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.711      ;
; -0.762 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.704      ;
; -0.743 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.685      ;
; -0.741 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.683      ;
; -0.741 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.683      ;
; -0.740 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.682      ;
; -0.737 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.045     ; 1.679      ;
; -0.702 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.653      ;
; -0.700 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.651      ;
; -0.700 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.651      ;
; -0.699 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.650      ;
; -0.695 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.646      ;
; -0.693 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.644      ;
; -0.693 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.644      ;
; -0.692 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.643      ;
; -0.692 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.643      ;
; -0.685 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.636      ;
; -0.664 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.158      ; 1.809      ;
; -0.659 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.158      ; 1.804      ;
; -0.658 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.608      ;
; -0.655 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.605      ;
; -0.652 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.602      ;
; -0.650 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.600      ;
; -0.649 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.599      ;
; -0.647 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.597      ;
; -0.645 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.595      ;
; -0.645 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.595      ;
; -0.644 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.594      ;
; -0.642 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.592      ;
; -0.639 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.590      ;
; -0.637 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.588      ;
; -0.637 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.588      ;
; -0.637 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.587      ;
; -0.636 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.587      ;
; -0.629 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.580      ;
; -0.618 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.569      ;
; -0.616 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.567      ;
; -0.616 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.567      ;
; -0.615 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.566      ;
; -0.608 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.559      ;
; -0.599 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.549      ;
; -0.597 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.548      ;
; -0.596 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.546      ;
; -0.595 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.546      ;
; -0.595 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.545      ;
; -0.595 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.545      ;
; -0.594 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.545      ;
; -0.592 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.542      ;
; -0.591 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.541      ;
; -0.589 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.539      ;
; -0.587 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.538      ;
; -0.581 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.531      ;
; -0.578 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.528      ;
; -0.577 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.527      ;
; -0.577 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.527      ;
; -0.576 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.527      ;
; -0.575 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.518      ;
; -0.574 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.517      ;
; -0.574 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.524      ;
; -0.573 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.516      ;
; -0.573 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.524      ;
; -0.571 ; data_out_module:inst1|i[0]   ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.514      ;
; -0.567 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.518      ;
; -0.567 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.518      ;
; -0.564 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; 0.158      ; 1.709      ;
; -0.563 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.514      ;
; -0.562 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.512      ;
; -0.562 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.512      ;
; -0.562 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.512      ;
; -0.558 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.508      ;
; -0.558 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.508      ;
; -0.554 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.505      ;
; -0.552 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.502      ;
; -0.551 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.502      ;
; -0.549 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.499      ;
; -0.549 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.499      ;
; -0.546 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.496      ;
; -0.545 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.495      ;
; -0.541 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.491      ;
; -0.539 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.490      ;
; -0.539 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.482      ;
; -0.538 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.481      ;
; -0.538 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.481      ;
; -0.537 ; data_out_module:inst1|i[1]   ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.044     ; 1.480      ;
; -0.536 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.487      ;
; -0.532 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.483      ;
; -0.528 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.479      ;
; -0.528 ; data_out_module:inst1|j[1]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.479      ;
; -0.522 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.472      ;
; -0.522 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.472      ;
; -0.519 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.470      ;
; -0.518 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.468      ;
; -0.516 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.036     ; 1.467      ;
; -0.513 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 1.000        ; -0.037     ; 1.463      ;
+--------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                                                              ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; 0.156 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.500        ; 1.136      ; 1.562      ;
; 0.323 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.627      ;
; 0.402 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.548      ;
; 0.490 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.460      ;
; 0.575 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.375      ;
; 0.591 ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 1.000        ; -0.037     ; 0.359      ;
; 0.825 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 1.000        ; 1.136      ; 1.393      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                                                                ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+
; -0.102 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; 0.000        ; 1.181      ; 1.298      ;
; 0.193  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.314      ;
; 0.201  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|counter[0]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.322      ;
; 0.271  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|counter[1]       ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.392      ;
; 0.348  ; Clock_Divider:inst2|counter[1]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.469      ;
; 0.415  ; Clock_Divider:inst2|counter[0]       ; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; clk_in      ; 0.000        ; 0.037      ; 0.536      ;
; 0.543  ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; clk_in      ; -0.500       ; 1.181      ; 1.443      ;
+--------+--------------------------------------+--------------------------------------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock_Divider:inst2|clk_out_internal'                                                                                                                                 ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                             ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.186 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|j[4]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_out_module:inst1|j[5]   ; data_out_module:inst1|j[5]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|j[8]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|j[0]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|j[8]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[1] ; data_out_module_2:inst3|j[1]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[2] ; data_out_module_2:inst3|j[2]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[3] ; data_out_module_2:inst3|j[3]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|j[4]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|j[5]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|j[6]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module_2:inst3|j[7] ; data_out_module_2:inst3|j[7]        ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[0]   ; data_out_module:inst1|j[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[1]   ; data_out_module:inst1|j[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[2]   ; data_out_module:inst1|j[2]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[3]   ; data_out_module:inst1|j[3]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|j[6]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_out_module:inst1|j[7]   ; data_out_module:inst1|j[7]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; sonic:inst|i[6]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.322      ;
; 0.260 ; sonic:inst|i[4]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.381      ;
; 0.274 ; sonic:inst|clock             ; sonic:inst|clockpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.395      ;
; 0.279 ; sonic:inst|j[0]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.400      ;
; 0.297 ; sonic:inst|j[5]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.418      ;
; 0.304 ; sonic:inst|i[4]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.425      ;
; 0.306 ; sonic:inst|j[2]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sonic:inst|i[2]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; sonic:inst|i[3]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; sonic:inst|i[5]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; sonic:inst|i[1]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; data_out_module:inst1|j[8]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.235      ; 0.633      ;
; 0.314 ; sonic:inst|i[0]              ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.435      ;
; 0.335 ; sonic:inst|latch             ; sonic:inst|latchpin                 ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.456      ;
; 0.336 ; sonic:inst|j[2]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.457      ;
; 0.360 ; sonic:inst|i[2]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.481      ;
; 0.367 ; sonic:inst|j[6]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.488      ;
; 0.399 ; sonic:inst|j[1]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.520      ;
; 0.437 ; data_out_module_2:inst3|j[8] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.240      ; 0.761      ;
; 0.446 ; sonic:inst|j[5]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.567      ;
; 0.457 ; sonic:inst|j[1]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; sonic:inst|j[4]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; sonic:inst|i[3]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; sonic:inst|i[5]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; sonic:inst|i[1]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; sonic:inst|j[4]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; sonic:inst|j[1]              ; sonic:inst|j[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; sonic:inst|j[3]              ; sonic:inst|j[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; sonic:inst|i[4]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; sonic:inst|i[0]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; sonic:inst|i[2]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; data_out_module:inst1|j[6]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.235      ; 0.784      ;
; 0.465 ; sonic:inst|i[4]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; sonic:inst|i[0]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; sonic:inst|i[2]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; sonic:inst|j[0]              ; sonic:inst|j[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.590      ;
; 0.476 ; data_out_module_2:inst3|j[6] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.240      ; 0.800      ;
; 0.483 ; sonic:inst|i[6]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.604      ;
; 0.486 ; sonic:inst|j[5]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.607      ;
; 0.497 ; sonic:inst|i[0]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.618      ;
; 0.513 ; sonic:inst|j[4]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.634      ;
; 0.520 ; data_out_module:inst1|j[4]   ; data_out_module:inst1|data_outpin   ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.235      ; 0.839      ;
; 0.520 ; sonic:inst|j[3]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; sonic:inst|i[3]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; sonic:inst|j[4]              ; sonic:inst|latch                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; sonic:inst|j[3]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; sonic:inst|i[1]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; sonic:inst|i[3]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.645      ;
; 0.524 ; sonic:inst|j[2]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; sonic:inst|j[2]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; sonic:inst|i[1]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.647      ;
; 0.527 ; data_out_module_2:inst3|j[5] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.240      ; 0.851      ;
; 0.529 ; sonic:inst|i[0]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; sonic:inst|j[2]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; sonic:inst|i[2]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.651      ;
; 0.532 ; sonic:inst|i[0]              ; sonic:inst|i[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; sonic:inst|i[1]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; sonic:inst|i[3]              ; sonic:inst|clock                    ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; sonic:inst|j[2]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; sonic:inst|i[2]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.654      ;
; 0.553 ; data_out_module_2:inst3|j[4] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.240      ; 0.877      ;
; 0.554 ; sonic:inst|j[1]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.675      ;
; 0.555 ; sonic:inst|j[1]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.676      ;
; 0.560 ; sonic:inst|j[5]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.681      ;
; 0.561 ; sonic:inst|j[5]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.682      ;
; 0.574 ; sonic:inst|i[4]              ; sonic:inst|i[2]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; sonic:inst|i[4]              ; sonic:inst|i[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; sonic:inst|i[4]              ; sonic:inst|i[1]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; sonic:inst|i[4]              ; sonic:inst|i[3]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.695      ;
; 0.583 ; sonic:inst|j[4]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; data_out_module:inst1|i[0]   ; data_out_module:inst1|i[1]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; sonic:inst|j[0]              ; sonic:inst|j[4]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; sonic:inst|j[0]              ; sonic:inst|j[0]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.707      ;
; 0.586 ; sonic:inst|j[1]              ; sonic:inst|j[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; sonic:inst|i[1]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.710      ;
; 0.589 ; sonic:inst|j[1]              ; sonic:inst|j[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.710      ;
; 0.590 ; data_out_module_2:inst3|j[0] ; data_out_module_2:inst3|data_outpin ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.239      ; 0.913      ;
; 0.592 ; sonic:inst|i[1]              ; sonic:inst|i[6]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.713      ;
; 0.595 ; sonic:inst|i[0]              ; sonic:inst|i[5]                     ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; data_out_module:inst1|i[1]   ; data_out_module:inst1|i[0]          ; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 0.000        ; 0.037      ; 0.717      ;
+-------+------------------------------+-------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i                       ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[0]       ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; Clock_Divider:inst2|counter[1]       ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|inclk[0]         ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~inputclkctrl|outclk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o                       ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|clk_out_internal|clk           ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[0]|clk                 ;
; 0.885  ; 0.885        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; inst2|counter[1]|clk                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock_Divider:inst2|clk_out_internal'                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|data_outpin ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|data_outpin   ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clock                    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|clockpin                 ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[0]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[1]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[2]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[3]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[4]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[5]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|i[6]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[0]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[1]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[2]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[3]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[4]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[5]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|j[6]                     ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latch                    ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; sonic:inst|latchpin                 ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; 0.269  ; 0.453        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width  ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.325  ; 0.541        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[0]          ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[0]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[1]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[2]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[3]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[4]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[5]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[6]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[7]        ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module_2:inst3|j[8]        ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|i[1]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[0]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[1]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[2]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[3]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[4]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[5]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[6]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[7]          ;
; 0.327  ; 0.543        ; 0.216          ; High Pulse Width ; Clock_Divider:inst2|clk_out_internal ; Rise       ; data_out_module:inst1|j[8]          ;
+--------+--------------+----------------+------------------+--------------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.703 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.971 ; 3.016 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 4.561 ; 4.819 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 3.520 ; 3.605 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 2.970 ; 3.015 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.879 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.308 ; 2.682 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.308 ; 2.682 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.615 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.868 ; 2.911 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 4.393 ; 4.641 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 3.394 ; 3.476 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 2.867 ; 2.910 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.785 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.091  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
;  Clock_Divider:inst2|clk_out_internal ; -3.091  ; 0.186  ; N/A      ; N/A     ; -1.487              ;
;  clk_in                               ; -0.565  ; -0.102 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                       ; -83.554 ; -0.102 ; 0.0      ; 0.0     ; -66.941             ;
;  Clock_Divider:inst2|clk_out_internal ; -82.844 ; 0.000  ; N/A      ; N/A     ; -59.480             ;
;  clk_in                               ; -0.710  ; -0.102 ; N/A      ; N/A     ; -7.461              ;
+---------------------------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 5.772 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 6.302 ; 6.276 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 9.957 ; 9.864 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 7.667 ; 7.530 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 6.305 ; 6.274 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 5.684 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 4.675 ; 4.797 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; Data Port     ; Clock Port                           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ; 2.615 ;       ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clockpin      ; Clock_Divider:inst2|clk_out_internal ; 2.868 ; 2.911 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin   ; Clock_Divider:inst2|clk_out_internal ; 4.393 ; 4.641 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; data_outpin_2 ; Clock_Divider:inst2|clk_out_internal ; 3.394 ; 3.476 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; latchpin      ; Clock_Divider:inst2|clk_out_internal ; 2.867 ; 2.910 ; Rise       ; Clock_Divider:inst2|clk_out_internal ;
; clk_origin    ; Clock_Divider:inst2|clk_out_internal ;       ; 2.785 ; Fall       ; Clock_Divider:inst2|clk_out_internal ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Rise       ; clk_in                               ;
; pin_name1     ; clk_in                               ; 2.251 ; 2.627 ; Fall       ; clk_in                               ;
+---------------+--------------------------------------+-------+-------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; latchpin      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clk_origin    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name1     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clockpin      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_outpin   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_outpin_2 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; latchpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; clk_origin    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pin_name1     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; clockpin      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_outpin_2 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 6        ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 824      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; clk_in                               ; clk_in                               ; 6        ; 0        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; clk_in                               ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:inst2|clk_out_internal ; Clock_Divider:inst2|clk_out_internal ; 824      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 06 18:14:03 2024
Info: Command: quartus_sta sonic -c sonic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sonic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:inst2|clk_out_internal Clock_Divider:inst2|clk_out_internal
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.091
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.091             -82.844 Clock_Divider:inst2|clk_out_internal 
    Info (332119):    -0.565              -0.710 clk_in 
Info (332146): Worst-case hold slack is 0.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.051               0.000 clk_in 
    Info (332119):     0.452               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.461 clk_in 
    Info (332119):    -1.487             -59.480 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.852
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.852             -73.682 Clock_Divider:inst2|clk_out_internal 
    Info (332119):    -0.423              -0.499 clk_in 
Info (332146): Worst-case hold slack is 0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.134               0.000 clk_in 
    Info (332119):     0.401               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.461 clk_in 
    Info (332119):    -1.487             -59.480 Clock_Divider:inst2|clk_out_internal 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.772             -14.367 Clock_Divider:inst2|clk_out_internal 
    Info (332119):     0.156               0.000 clk_in 
Info (332146): Worst-case hold slack is -0.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.102              -0.102 clk_in 
    Info (332119):     0.186               0.000 Clock_Divider:inst2|clk_out_internal 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -6.195 clk_in 
    Info (332119):    -1.000             -40.000 Clock_Divider:inst2|clk_out_internal 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4629 megabytes
    Info: Processing ended: Thu Jun 06 18:14:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


