TimeQuest Timing Analyzer report for vga_with_hw_test_image
Mon Nov 22 20:12:49 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Mon Nov 22 20:12:48 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 105.26 MHz ; 105.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 10.500 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.702 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 10.500 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.081     ; 9.417      ;
; 10.500 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.081     ; 9.417      ;
; 10.500 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.081     ; 9.417      ;
; 10.502 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.080     ; 9.416      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.133 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.094     ; 8.771      ;
; 11.172 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.080     ; 8.746      ;
; 11.398 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.080     ; 8.520      ;
; 11.543 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 8.374      ;
; 11.544 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.372      ;
; 11.544 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.372      ;
; 11.544 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.372      ;
; 11.554 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 8.363      ;
; 11.555 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.361      ;
; 11.555 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.361      ;
; 11.555 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.361      ;
; 11.748 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.168      ;
; 11.748 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.168      ;
; 11.748 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.168      ;
; 11.750 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 8.167      ;
; 11.798 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.118      ;
; 11.798 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.118      ;
; 11.798 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.118      ;
; 11.800 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 8.117      ;
; 11.806 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.110      ;
; 11.806 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.110      ;
; 11.806 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 8.110      ;
; 11.808 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 8.109      ;
; 11.936 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.980      ;
; 11.936 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.980      ;
; 11.936 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.980      ;
; 11.938 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 7.979      ;
; 11.981 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 20.000       ; -0.081     ; 7.936      ;
; 12.125 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 20.000       ; -0.098     ; 7.775      ;
; 12.149 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.767      ;
; 12.149 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.767      ;
; 12.149 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.767      ;
; 12.151 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 7.766      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.166 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.737      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.177 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.726      ;
; 12.230 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.686      ;
; 12.230 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.686      ;
; 12.230 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.686      ;
; 12.232 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 7.685      ;
; 12.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.678      ;
; 12.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.678      ;
; 12.238 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.678      ;
; 12.240 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 7.677      ;
; 12.258 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.081     ; 7.659      ;
; 12.269 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.081     ; 7.648      ;
; 12.283 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.063     ; 7.652      ;
; 12.283 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.063     ; 7.652      ;
; 12.283 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.063     ; 7.652      ;
; 12.285 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.062     ; 7.651      ;
; 12.302 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.081     ; 7.615      ;
; 12.303 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.613      ;
; 12.303 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.613      ;
; 12.303 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.082     ; 7.613      ;
; 12.358 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.559      ;
; 12.369 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.081     ; 7.548      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.381 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.522      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.431 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.472      ;
; 12.439 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.095     ; 7.464      ;
; 12.439 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.464      ;
; 12.439 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.464      ;
; 12.439 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.095     ; 7.464      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.448 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.715      ;
; 0.649 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.915      ;
; 0.652 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.812 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.864 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.864 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.130      ;
; 0.967 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.232      ;
; 0.985 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.249      ;
; 0.986 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.250      ;
; 0.987 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.251      ;
; 1.040 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.305      ;
; 1.056 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.321      ;
; 1.060 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.325      ;
; 1.159 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.207 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.474      ;
; 1.275 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.540      ;
; 1.343 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.609      ;
; 1.363 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.629      ;
; 1.367 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.638      ;
; 1.385 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.651      ;
; 1.409 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.673      ;
; 1.411 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.675      ;
; 1.426 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.691      ;
; 1.440 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.724      ;
; 1.463 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.734      ;
; 1.487 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.753      ;
; 1.487 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.752      ;
; 1.499 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.764      ;
; 1.500 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.765      ;
; 1.504 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.769      ;
; 1.548 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.814      ;
; 1.554 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.821      ;
; 1.554 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.818      ;
; 1.568 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.833      ;
; 1.580 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.846      ;
; 1.610 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.876      ;
; 1.611 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.877      ;
; 1.616 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.881      ;
; 1.643 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.908      ;
; 1.644 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.909      ;
; 1.648 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.914      ;
; 1.649 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.914      ;
; 1.662 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.929      ;
; 1.675 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.085      ; 1.946      ;
; 1.701 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 1.965      ;
; 1.736 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.001      ;
; 1.798 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.063      ;
; 1.800 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.065      ;
; 1.804 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.069      ;
; 1.812 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.083      ;
; 1.820 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.086      ;
; 1.820 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.086      ;
; 1.836 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.101      ;
; 1.837 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.102      ;
; 1.841 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.106      ;
; 1.850 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.115      ;
; 1.856 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.122      ;
; 1.870 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.136      ;
; 1.887 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.151      ;
; 1.888 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.152      ;
; 1.888 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.154      ;
; 1.891 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.156      ;
; 1.891 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.156      ;
; 1.895 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.160      ;
; 1.918 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.189      ;
; 1.930 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.196      ;
; 1.934 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.205      ;
; 1.943 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.214      ;
; 1.948 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.213      ;
; 1.949 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.215      ;
; 1.963 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.229      ;
; 1.978 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.244      ;
; 1.983 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.249      ;
; 1.983 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.254      ;
; 1.986 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.250      ;
; 1.986 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.257      ;
; 1.989 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.254      ;
; 2.010 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.277      ;
; 2.014 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.278      ;
; 2.029 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.300      ;
; 2.038 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.302      ;
; 2.050 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.321      ;
; 2.051 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.079      ; 2.316      ;
; 2.052 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.318      ;
; 2.071 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.338      ;
; 2.094 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.365      ;
; 2.099 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.365      ;
; 2.103 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.369      ;
; 2.103 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.369      ;
; 2.105 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.078      ; 2.369      ;
; 2.106 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.372      ;
; 2.113 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.379      ;
; 2.119 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.085      ; 2.390      ;
; 2.137 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.067      ; 2.390      ;
; 2.140 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.406      ;
; 2.142 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 2.408      ;
; 2.143 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.409      ;
; 2.147 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.082      ; 2.415      ;
; 2.161 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.428      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 115.25 MHz ; 115.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 11.323 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.683 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 11.323 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 8.604      ;
; 11.323 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 8.604      ;
; 11.323 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 8.604      ;
; 11.331 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 8.595      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.922 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.991      ;
; 11.941 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.071     ; 7.987      ;
; 12.117 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.071     ; 7.811      ;
; 12.243 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.684      ;
; 12.243 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.684      ;
; 12.243 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.684      ;
; 12.246 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.681      ;
; 12.246 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.681      ;
; 12.246 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.681      ;
; 12.251 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.675      ;
; 12.254 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.672      ;
; 12.393 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.534      ;
; 12.393 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.534      ;
; 12.393 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.534      ;
; 12.401 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.525      ;
; 12.441 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.486      ;
; 12.441 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.486      ;
; 12.441 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.486      ;
; 12.449 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.477      ;
; 12.460 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.467      ;
; 12.460 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.467      ;
; 12.460 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.467      ;
; 12.468 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.458      ;
; 12.576 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.351      ;
; 12.576 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.351      ;
; 12.576 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.351      ;
; 12.584 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.342      ;
; 12.625 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 20.000       ; -0.072     ; 7.302      ;
; 12.775 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 20.000       ; -0.092     ; 7.132      ;
; 12.833 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.073     ; 7.093      ;
; 12.833 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.073     ; 7.093      ;
; 12.833 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.073     ; 7.093      ;
; 12.841 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.074     ; 7.084      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.842 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.071      ;
; 12.843 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.084      ;
; 12.843 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.084      ;
; 12.843 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.084      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.845 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.086     ; 7.068      ;
; 12.851 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.075      ;
; 12.861 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.066      ;
; 12.861 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.066      ;
; 12.861 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 7.066      ;
; 12.869 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 7.057      ;
; 12.936 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.072     ; 6.991      ;
; 12.936 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.072     ; 6.991      ;
; 12.936 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.072     ; 6.991      ;
; 12.944 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.053     ; 7.002      ;
; 12.944 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.982      ;
; 12.950 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.052     ; 6.997      ;
; 12.950 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.052     ; 6.997      ;
; 12.950 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.052     ; 6.997      ;
; 12.974 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.954      ;
; 12.977 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.071     ; 6.951      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 12.992 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.921      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.040 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.873      ;
; 13.048 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.071     ; 6.880      ;
; 13.059 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.086     ; 6.854      ;
; 13.059 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.854      ;
; 13.059 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.854      ;
; 13.059 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.854      ;
; 13.059 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.086     ; 6.854      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.404 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.648      ;
; 0.597 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.840      ;
; 0.601 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.752 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.793 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.035      ;
; 0.793 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.035      ;
; 0.894 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.134      ;
; 0.906 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.147      ;
; 0.907 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.148      ;
; 0.908 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.149      ;
; 0.964 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.205      ;
; 0.979 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.219      ;
; 0.982 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.222      ;
; 1.058 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.106 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.150 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.392      ;
; 1.238 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.479      ;
; 1.250 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.493      ;
; 1.255 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.504      ;
; 1.257 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.500      ;
; 1.288 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.530      ;
; 1.290 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.092      ; 1.553      ;
; 1.296 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.535      ;
; 1.298 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.537      ;
; 1.324 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.573      ;
; 1.334 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.576      ;
; 1.335 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.577      ;
; 1.338 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.580      ;
; 1.339 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.581      ;
; 1.368 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.609      ;
; 1.378 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.621      ;
; 1.404 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.647      ;
; 1.424 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.068      ; 1.663      ;
; 1.428 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.671      ;
; 1.450 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.693      ;
; 1.479 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.721      ;
; 1.485 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.728      ;
; 1.489 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.733      ;
; 1.489 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.733      ;
; 1.502 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.744      ;
; 1.517 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.758      ;
; 1.518 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.760      ;
; 1.519 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.768      ;
; 1.519 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.761      ;
; 1.525 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.767      ;
; 1.560 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.802      ;
; 1.615 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.857      ;
; 1.624 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.873      ;
; 1.631 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.874      ;
; 1.634 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.876      ;
; 1.635 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.878      ;
; 1.636 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.878      ;
; 1.637 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.879      ;
; 1.641 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.883      ;
; 1.644 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.887      ;
; 1.664 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.906      ;
; 1.673 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.916      ;
; 1.677 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.920      ;
; 1.679 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.920      ;
; 1.680 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.070      ; 1.921      ;
; 1.716 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.958      ;
; 1.717 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.959      ;
; 1.718 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.967      ;
; 1.721 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.963      ;
; 1.722 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.965      ;
; 1.728 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.971      ;
; 1.738 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.987      ;
; 1.745 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.988      ;
; 1.750 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.999      ;
; 1.751 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.993      ;
; 1.767 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.016      ;
; 1.767 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.010      ;
; 1.784 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.025      ;
; 1.791 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.040      ;
; 1.797 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.040      ;
; 1.802 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.045      ;
; 1.804 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.046      ;
; 1.814 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.063      ;
; 1.819 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.060      ;
; 1.824 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.068      ;
; 1.837 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.080      ;
; 1.843 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.085      ;
; 1.847 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.088      ;
; 1.863 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.112      ;
; 1.874 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.123      ;
; 1.881 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.124      ;
; 1.886 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.129      ;
; 1.890 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.133      ;
; 1.894 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.143      ;
; 1.896 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.071      ; 2.138      ;
; 1.899 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.070      ; 2.140      ;
; 1.904 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.147      ;
; 1.918 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.161      ;
; 1.919 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.057      ; 2.147      ;
; 1.924 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.167      ;
; 1.940 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 2.183      ;
; 1.943 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 2.187      ;
; 1.943 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.071      ; 2.185      ;
; 1.946 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 2.189      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.378 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.216 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 15.378 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.567      ;
; 15.393 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.552      ;
; 15.393 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.552      ;
; 15.393 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.552      ;
; 15.625 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 4.322      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.684 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 4.248      ;
; 15.695 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.040     ; 4.252      ;
; 15.761 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.184      ;
; 15.764 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.181      ;
; 15.771 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.174      ;
; 15.771 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.174      ;
; 15.771 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.174      ;
; 15.774 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.171      ;
; 15.774 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.171      ;
; 15.774 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.171      ;
; 15.899 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.046      ;
; 15.902 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.043      ;
; 15.909 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.036      ;
; 15.909 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.036      ;
; 15.909 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.036      ;
; 15.912 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.033      ;
; 15.912 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.033      ;
; 15.912 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.033      ;
; 15.929 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 4.016      ;
; 15.939 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.006      ;
; 15.939 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.006      ;
; 15.939 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 4.006      ;
; 15.959 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 20.000       ; -0.042     ; 3.986      ;
; 15.984 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 3.961      ;
; 15.994 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.951      ;
; 15.994 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.951      ;
; 15.994 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.951      ;
; 16.013 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 20.000       ; -0.061     ; 3.913      ;
; 16.073 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 3.874      ;
; 16.076 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 3.871      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.081 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.851      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.084 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.848      ;
; 16.092 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.855      ;
; 16.095 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.852      ;
; 16.137 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 3.808      ;
; 16.143 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 3.802      ;
; 16.147 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.798      ;
; 16.147 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.798      ;
; 16.147 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.798      ;
; 16.153 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.792      ;
; 16.153 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.792      ;
; 16.153 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.792      ;
; 16.166 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.044     ; 3.777      ;
; 16.167 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.042     ; 3.778      ;
; 16.177 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.768      ;
; 16.177 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.768      ;
; 16.177 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.042     ; 3.768      ;
; 16.181 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 20.000       ; -0.044     ; 3.762      ;
; 16.181 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 20.000       ; -0.044     ; 3.762      ;
; 16.181 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 20.000       ; -0.044     ; 3.762      ;
; 16.211 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 3.736      ;
; 16.214 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 3.733      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.219 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.713      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.222 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.710      ;
; 16.230 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.717      ;
; 16.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 20.000       ; -0.040     ; 3.714      ;
; 16.237 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31]    ; clk          ; clk         ; 20.000       ; -0.022     ; 3.728      ;
; 16.241 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 20.000       ; -0.040     ; 3.706      ;
; 16.249 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 20.000       ; -0.055     ; 3.683      ;
; 16.249 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 20.000       ; -0.055     ; 3.683      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.207 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.333      ;
; 0.294 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.418      ;
; 0.298 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.422      ;
; 0.368 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.494      ;
; 0.396 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.521      ;
; 0.396 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.521      ;
; 0.451 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.458 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.581      ;
; 0.473 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.596      ;
; 0.492 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.613      ;
; 0.496 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.617      ;
; 0.531 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.657      ;
; 0.545 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.671      ;
; 0.618 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.741      ;
; 0.619 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.743      ;
; 0.622 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.744      ;
; 0.624 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.756      ;
; 0.625 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.750      ;
; 0.652 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.772      ;
; 0.652 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.775      ;
; 0.654 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.774      ;
; 0.659 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 0.804      ;
; 0.668 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.800      ;
; 0.680 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.803      ;
; 0.689 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.811      ;
; 0.697 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.820      ;
; 0.697 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.820      ;
; 0.701 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.824      ;
; 0.716 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.840      ;
; 0.722 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.842      ;
; 0.724 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.849      ;
; 0.741 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.864      ;
; 0.743 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.875      ;
; 0.748 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.874      ;
; 0.751 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.876      ;
; 0.752 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.876      ;
; 0.758 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.882      ;
; 0.768 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.895      ;
; 0.768 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.895      ;
; 0.773 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.896      ;
; 0.774 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.897      ;
; 0.778 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.901      ;
; 0.783 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.905      ;
; 0.816 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.939      ;
; 0.826 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.949      ;
; 0.834 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.957      ;
; 0.838 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.961      ;
; 0.839 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.963      ;
; 0.842 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.967      ;
; 0.843 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.967      ;
; 0.844 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.976      ;
; 0.844 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.968      ;
; 0.847 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.847 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.970      ;
; 0.851 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.974      ;
; 0.853 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.977      ;
; 0.859 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.984      ;
; 0.859 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.982      ;
; 0.859 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.982      ;
; 0.863 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.986      ;
; 0.866 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.048      ; 0.998      ;
; 0.879 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.001      ;
; 0.880 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.002      ;
; 0.895 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.027      ;
; 0.897 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.021      ;
; 0.899 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.023      ;
; 0.901 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.024      ;
; 0.902 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.027      ;
; 0.907 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.032      ;
; 0.909 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.031      ;
; 0.910 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.042      ;
; 0.911 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.043      ;
; 0.911 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.035      ;
; 0.913 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.045      ;
; 0.918 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.050      ;
; 0.920 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.043      ;
; 0.920 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.042      ;
; 0.933 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.055      ;
; 0.945 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.038      ; 1.067      ;
; 0.947 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.072      ;
; 0.952 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.075      ;
; 0.954 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.086      ;
; 0.959 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.091      ;
; 0.961 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.086      ;
; 0.962 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.086      ;
; 0.973 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.097      ;
; 0.974 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.102      ;
; 0.974 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.048      ; 1.106      ;
; 0.977 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.101      ;
; 0.978 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.102      ;
; 0.981 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.107      ;
; 0.989 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.113      ;
; 0.991 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.040      ; 1.115      ;
; 0.994 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[7]      ; clk          ; clk         ; 0.000        ; 0.027      ; 1.105      ;
; 0.995 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.118      ;
; 0.995 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 1.118      ;
; 0.996 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.121      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.500 ; 0.182 ; N/A      ; N/A     ; 9.216               ;
;  clk             ; 10.500 ; 0.182 ; N/A      ; N/A     ; 9.216               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r2            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; moveBackward            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; moveFoward              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; confirmButton           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; r2            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 122   ; 122  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------+
; Clock Status Summary                                         ;
+-------------------------------+-------+------+---------------+
; Target                        ; Clock ; Type ; Status        ;
+-------------------------------+-------+------+---------------+
; clk                           ; clk   ; Base ; Constrained   ;
; clock                         ;       ; Base ; Unconstrained ;
; hw_image_generator:inst6|A[0] ;       ; Base ; Unconstrained ;
+-------------------------------+-------+------+---------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; Reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; confirmButton ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveFoward    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; Reset         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; confirmButton ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; moveFoward    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r2          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Mon Nov 22 20:12:47 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.500               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.702
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.702               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 11.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.323               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.683
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.683               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst6|buttonConfirmCounter[0] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst6|A[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst6|blue[6] is being clocked by hw_image_generator:inst6|A[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 15.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.378               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.216
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.216               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4848 megabytes
    Info: Processing ended: Mon Nov 22 20:12:49 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


