verilog,,layout
user_proj_example/and2_1,3
user_proj_example/and2_2,1
user_proj_example/and3_1,1
user_proj_example/and4_2,1
user_proj_example/antenna,450
user_proj_example/aoi21_1,26
user_proj_example/aoi21_2,2
user_proj_example/aoi22_1,4
user_proj_example/aoi222_1,12
user_proj_example/aoi222_2,1
user_proj_example/buf_1,13
user_proj_example/buf_12,2
user_proj_example/buf_2,49
user_proj_example/buf_3,3
user_proj_example/buf_4,29
user_proj_example/buf_8,77
user_proj_example/clkbuf_12,1
user_proj_example/clkbuf_16,1
user_proj_example/clkbuf_1,73
user_proj_example/clkbuf_2,23
user_proj_example/clkbuf_3,4
user_proj_example/clkbuf_8,8
user_proj_example/clkinv_1,1
user_proj_example/clkinv_2,2
user_proj_example/clkinv_3,1
user_proj_example/dffq_1,16
user_proj_example/dffq_2,13
user_proj_example/dffq_4,4
user_proj_example/dlyb_1,67
user_proj_example/dlyc_1,13
user_proj_example/endcap,880
user_proj_example/fill_1,879
user_proj_example/fill_2,860
user_proj_example/fillcap_16,150
user_proj_example/fillcap_32,634
user_proj_example/fillcap_4,31174
user_proj_example/fillcap_64,30691
user_proj_example/fillcap_8,202
user_proj_example/filltie,31390
user_proj_example/inv_2,3
user_proj_example/mux2_2,11
user_proj_example/nand2_1,5
user_proj_example/nand2_2,2
user_proj_example/nand2_4,1
user_proj_example/nand3_1,2
user_proj_example/nand4_1,1
user_proj_example/nand4_2,1
user_proj_example/nand4_4,1
user_proj_example/nor2_1,28
user_proj_example/nor2_4,1
user_proj_example/nor4_1,3
user_proj_example/nor4_2,1
user_proj_example/oai21_1,2
user_proj_example/oai21_4,1
user_proj_example/oai221_1,1
user_proj_example/or2_4,1
user_proj_example/tiel,131
user_proj_example/xnor2_1,4
user_proj_example/xor2_1,6
