module Mux_4(
     input wire a,
     input wire b,
     input wire c,
     input wire d,
     input wire [1:0] sel,
     output reg out
);

always@(*)
  begin
    case(sel)
      
        2'b00  :out=a;
        2'b01  :out=b;
        2'b10  :out=c;
        2'b11  :out=d;
        default: out = 1'b0;
      
    endcase
  end


endmodule
