// port0_tod_stack_0.v

// Generated using ACDS version 24.1 115

`timescale 1 ps / 1 ps
module port0_tod_stack_0 #(
		parameter MASTER_PPS_CYCLE = 125000000
	) (
		input  wire        i_csr_write,          //                csr.write
		input  wire [31:0] i_csr_writedata,      //                   .writedata
		input  wire        i_csr_read,           //                   .read
		output wire [31:0] o_csr_readdata,       //                   .readdata
		output wire        o_csr_waitrequest,    //                   .waitrequest
		input  wire [3:0]  i_csr_addr,           //                   .address
		input  wire        i_clk_reconfig,       //     i_clk_reconfig.clk
		input  wire        i_clk_tod,            //          i_clk_tod.clk
		input  wire        i_reconfig_rst_n,     //   i_reconfig_rst_n.reset_n
		input  wire        i_tod_rst_n,          //        i_tod_rst_n.reset_n
		input  wire        i_tod_96b_load_valid, // avst_tod_load_data.valid
		input  wire [95:0] i_tod_96b_load_data,  //                   .data
		output wire        o_pps,                //   pulse_per_second.writeresponsevalid_n
		output wire        o_tod_96b_valid,      //      avst_tod_data.valid
		output wire [95:0] o_tod_96b_data,       //                   .data
		input  wire        i_upstr_pll_lock      //        i_upstr_pll.lock
	);

	eth_f_ptp_mtod_top #(
		.MASTER_PPS_CYCLE (MASTER_PPS_CYCLE)
	) port0_tod_stack_0 (
		.i_csr_write          (i_csr_write),          //   input,   width = 1,                csr.write
		.i_csr_writedata      (i_csr_writedata),      //   input,  width = 32,                   .writedata
		.i_csr_read           (i_csr_read),           //   input,   width = 1,                   .read
		.o_csr_readdata       (o_csr_readdata),       //  output,  width = 32,                   .readdata
		.o_csr_waitrequest    (o_csr_waitrequest),    //  output,   width = 1,                   .waitrequest
		.i_csr_addr           (i_csr_addr),           //   input,   width = 4,                   .address
		.i_clk_reconfig       (i_clk_reconfig),       //   input,   width = 1,     i_clk_reconfig.clk
		.i_clk_tod            (i_clk_tod),            //   input,   width = 1,          i_clk_tod.clk
		.i_reconfig_rst_n     (i_reconfig_rst_n),     //   input,   width = 1,   i_reconfig_rst_n.reset_n
		.i_tod_rst_n          (i_tod_rst_n),          //   input,   width = 1,        i_tod_rst_n.reset_n
		.i_tod_96b_load_valid (i_tod_96b_load_valid), //   input,   width = 1, avst_tod_load_data.valid
		.i_tod_96b_load_data  (i_tod_96b_load_data),  //   input,  width = 96,                   .data
		.o_pps                (o_pps),                //  output,   width = 1,   pulse_per_second.writeresponsevalid_n
		.o_tod_96b_valid      (o_tod_96b_valid),      //  output,   width = 1,      avst_tod_data.valid
		.o_tod_96b_data       (o_tod_96b_data),       //  output,  width = 96,                   .data
		.i_upstr_pll_lock     (i_upstr_pll_lock)      //   input,   width = 1,        i_upstr_pll.lock
	);

endmodule
