Fitter report for datapath
Sun Jul 09 18:05:09 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jul 09 18:05:09 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; datapath                                        ;
; Top-level Entity Name              ; Datapath                                        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 348 / 33,216 ( 1 % )                            ;
;     Total combinational functions  ; 270 / 33,216 ( < 1 % )                          ;
;     Dedicated logic registers      ; 235 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 235                                             ;
; Total pins                         ; 165 / 475 ( 35 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 5 / 70 ( 7 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                              ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Equacao:Equacao_Te|mult1[0]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_out2    ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[1]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[2]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[3]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[4]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[5]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[6]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[7]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[8]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[9]    ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[10]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[11]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[12]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[13]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[14]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[15]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|mult1[16]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|mult1[0]                                           ; DATAOUT          ;                       ;
; Equacao:Equacao_Te|sub1[0]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[1]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[2]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[3]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[4]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[5]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[6]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[7]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao:Equacao_Te|sub1[8]     ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|mult1[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult1[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult1[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult2[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult2[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult3[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult3[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[0]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_out2  ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[1]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[2]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[3]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[4]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[5]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[6]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[7]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[8]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[9]  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[10] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[11] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[12] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[13] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|mult4[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|mult4[0]                                         ; DATAOUT          ;                       ;
; Equacao_2:Equacao_Ti|sub1[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub1[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub2[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub3[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[0]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[1]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[2]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[3]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[4]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[5]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[6]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[7]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; Equacao_2:Equacao_Ti|sub4[8]   ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ; DATAB            ;                       ;
+--------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 691 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 691 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 688     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/TrabalhoFinalSD/Datapath/output_files/datapath.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 348 / 33,216 ( 1 % )   ;
;     -- Combinational with no register       ; 113                    ;
;     -- Register only                        ; 78                     ;
;     -- Combinational with a register        ; 157                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 0                      ;
;     -- 3 input functions                    ; 209                    ;
;     -- <=2 input functions                  ; 61                     ;
;     -- Register only                        ; 78                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 55                     ;
;     -- arithmetic mode                      ; 215                    ;
;                                             ;                        ;
; Total registers*                            ; 235 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 235 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 30 / 2,076 ( 1 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 165 / 475 ( 35 % )     ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )         ;
;                                             ;                        ;
; Global signals                              ; 7                      ;
; M4Ks                                        ; 0 / 105 ( 0 % )        ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 5 / 70 ( 7 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 7 / 16 ( 44 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 6% / 5% / 7%           ;
; Maximum fan-out                             ; 194                    ;
; Highest non-global fan-out                  ; 112                    ;
; Total fan-out                               ; 1630                   ;
; Average fan-out                             ; 2.18                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 348 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 113                   ; 0                              ;
;     -- Register only                        ; 78                    ; 0                              ;
;     -- Combinational with a register        ; 157                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 0                     ; 0                              ;
;     -- 3 input functions                    ; 209                   ; 0                              ;
;     -- <=2 input functions                  ; 61                    ; 0                              ;
;     -- Register only                        ; 78                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 55                    ; 0                              ;
;     -- arithmetic mode                      ; 215                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 235                   ; 0                              ;
;     -- Dedicated logic registers            ; 235 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 30 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 165                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 5 / 70 ( 7 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 7 / 20 ( 35 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1715                  ; 0                              ;
;     -- Registered Connections               ; 427                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 162                   ; 0                              ;
;     -- Output Ports                         ; 3                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Auto     ; G15   ; 4        ; 44           ; 36           ; 3           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CLOCK    ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CountCTa ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CountCTe ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; CountCTi ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[0]    ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[1]    ; C15   ; 4        ; 37           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[2]    ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[3]    ; M25   ; 5        ; 65           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[4]    ; V24   ; 6        ; 65           ; 10           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[5]    ; Y13   ; 7        ; 37           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[6]    ; T17   ; 6        ; 65           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kn[7]    ; AC15  ; 7        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[0]   ; L24   ; 5        ; 65           ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[1]   ; B17   ; 4        ; 42           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[2]   ; K26   ; 5        ; 65           ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[3]   ; C16   ; 4        ; 37           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[4]   ; F16   ; 4        ; 44           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[5]   ; F13   ; 4        ; 35           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[6]   ; G14   ; 4        ; 35           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kph[7]   ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[0]    ; AE16  ; 7        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[1]    ; AA14  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[2]    ; AB15  ; 7        ; 40           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[3]    ; R5    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[4]    ; E15   ; 4        ; 40           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[5]    ; T20   ; 6        ; 65           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[6]    ; J17   ; 4        ; 48           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kr[7]    ; R19   ; 6        ; 65           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[0]    ; D15   ; 4        ; 40           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[1]    ; Y15   ; 7        ; 37           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[2]    ; AD16  ; 7        ; 42           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[3]    ; Y14   ; 7        ; 37           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[4]    ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[5]    ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[6]    ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Kt[7]    ; L19   ; 5        ; 65           ; 23           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[0]    ; AA15  ; 7        ; 40           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[1]    ; U23   ; 6        ; 65           ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[2]    ; U24   ; 6        ; 65           ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[3]    ; U25   ; 6        ; 65           ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[4]    ; B12   ; 3        ; 29           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[5]    ; U26   ; 6        ; 65           ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[6]    ; T19   ; 6        ; 65           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ku[7]    ; U20   ; 6        ; 65           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ResetCTa ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ResetCTe ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; ResetCTi ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[0]    ; AB12  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[1]    ; J10   ; 3        ; 27           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[2]    ; G13   ; 4        ; 35           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[3]    ; J11   ; 3        ; 27           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[4]    ; AE10  ; 8        ; 24           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[5]    ; F12   ; 3        ; 27           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[6]    ; G12   ; 3        ; 27           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sn[7]    ; J14   ; 3        ; 24           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[0]   ; L21   ; 5        ; 65           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[1]   ; H15   ; 4        ; 42           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[2]   ; C11   ; 3        ; 29           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[3]   ; M19   ; 5        ; 65           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[4]   ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[5]   ; C12   ; 3        ; 29           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[6]   ; B14   ; 4        ; 33           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sph[7]   ; B11   ; 3        ; 29           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[0]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[1]    ; AE17  ; 7        ; 44           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[2]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[3]    ; AC16  ; 7        ; 42           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[4]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[5]    ; W17   ; 7        ; 50           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[6]    ; W16   ; 7        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Sr[7]    ; AA18  ; 7        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[0]    ; AA13  ; 7        ; 35           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[1]    ; V14   ; 8        ; 27           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[2]    ; AE12  ; 8        ; 31           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[3]    ; AA12  ; 8        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[4]    ; V11   ; 8        ; 29           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[5]    ; AD12  ; 8        ; 31           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[6]    ; V13   ; 8        ; 27           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; St[7]    ; AD15  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[0]    ; F18   ; 4        ; 50           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[1]    ; T23   ; 6        ; 65           ; 16           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[2]    ; T25   ; 6        ; 65           ; 15           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[3]    ; T22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[4]    ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[5]    ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[6]    ; M24   ; 5        ; 65           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Su[7]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[0]   ; D16   ; 4        ; 40           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[10]  ; A18   ; 4        ; 46           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[11]  ; C17   ; 4        ; 46           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[12]  ; G17   ; 4        ; 48           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[13]  ; D18   ; 4        ; 50           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[14]  ; D17   ; 4        ; 46           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[15]  ; D19   ; 4        ; 53           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[1]   ; K23   ; 5        ; 65           ; 25           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[2]   ; H25   ; 5        ; 65           ; 26           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[3]   ; H26   ; 5        ; 65           ; 26           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[4]   ; B18   ; 4        ; 46           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[5]   ; E18   ; 4        ; 50           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[6]   ; H17   ; 4        ; 48           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[7]   ; K18   ; 5        ; 65           ; 25           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[8]   ; J23   ; 5        ; 65           ; 26           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ter[9]   ; F17   ; 4        ; 48           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[0]   ; R24   ; 6        ; 65           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[10]  ; T18   ; 6        ; 65           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[11]  ; A17   ; 4        ; 42           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[12]  ; H16   ; 4        ; 42           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[13]  ; T24   ; 6        ; 65           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[14]  ; V26   ; 6        ; 65           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[15]  ; P17   ; 6        ; 65           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[1]   ; G16   ; 4        ; 44           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[2]   ; R25   ; 6        ; 65           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[3]   ; M22   ; 5        ; 65           ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[4]   ; F15   ; 4        ; 44           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[5]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[6]   ; T21   ; 6        ; 65           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[7]   ; P24   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[8]   ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Tir[9]   ; U21   ; 6        ; 65           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[0]    ; AF9   ; 8        ; 22           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[1]    ; AD10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[2]    ; E12   ; 3        ; 24           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[3]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[4]    ; J13   ; 3        ; 24           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[5]    ; AE15  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[6]    ; AF10  ; 8        ; 24           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vn[7]    ; D12   ; 3        ; 24           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[0]   ; L23   ; 5        ; 65           ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[1]   ; F14   ; 4        ; 35           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[2]   ; J25   ; 5        ; 65           ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[3]   ; L20   ; 5        ; 65           ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[4]   ; L25   ; 5        ; 65           ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[5]   ; J26   ; 5        ; 65           ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[6]   ; A14   ; 4        ; 33           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vph[7]   ; D14   ; 4        ; 33           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[0]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[1]    ; AF17  ; 7        ; 44           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[2]    ; V17   ; 7        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[3]    ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[4]    ; W15   ; 7        ; 42           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[5]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[6]    ; AA17  ; 7        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vr[7]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[0]    ; Y12   ; 8        ; 29           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[1]    ; AD11  ; 8        ; 27           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[2]    ; U12   ; 8        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[3]    ; AC12  ; 8        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[4]    ; AF13  ; 8        ; 31           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[5]    ; AE13  ; 8        ; 31           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[6]    ; AE11  ; 8        ; 27           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vt[7]    ; AC11  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[0]    ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[2]    ; V23   ; 6        ; 65           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[3]    ; R20   ; 6        ; 65           ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[4]    ; R17   ; 6        ; 65           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[5]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[6]    ; V25   ; 6        ; 65           ; 11           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Vu[7]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; loadAll  ; AA16  ; 7        ; 46           ; 0            ; 3           ; 112                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; loadS    ; AC18  ; 7        ; 48           ; 0            ; 0           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                        ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Ta   ; G18   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Te   ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Ti   ; K25   ; 5        ; 65           ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 64 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 14 / 56 ( 25 % ) ; 3.3V          ; --           ;
; 4        ; 37 / 58 ( 64 % ) ; 3.3V          ; --           ;
; 5        ; 26 / 65 ( 40 % ) ; 3.3V          ; --           ;
; 6        ; 29 / 59 ( 49 % ) ; 3.3V          ; --           ;
; 7        ; 37 / 58 ( 64 % ) ; 3.3V          ; --           ;
; 8        ; 19 / 56 ( 34 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; Vr[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 427        ; 4        ; Vph[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; Tir[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; Ter[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; St[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; St[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; Kr[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; Ku[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; loadAll                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; Vr[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; Sr[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Sn[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; Kr[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; Vu[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; Vt[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; Vt[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; Vn[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; Kn[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; Sr[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; Vr[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; loadS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; Su[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; Vn[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Vt[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; St[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; St[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; Kt[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; Sr[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; Vr[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; Sn[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Vt[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; St[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; Vt[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; Vn[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; Kr[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; Sr[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; Sr[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; Vu[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; Vu[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; Vn[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Vn[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; Vt[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; Vr[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; Sr[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; Su[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; Su[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; Vu[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; Sph[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; Ku[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; ResetCTe                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 428        ; 4        ; Sph[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; Kt[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; Kt[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; Kph[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; Ter[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; Sph[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; Sph[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; CountCTi                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; Kn[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; Kph[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; Ter[11]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; Vn[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; ResetCTa                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; Vph[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; Kt[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; Ter[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; Ter[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; Ter[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; Ter[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; Vn[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; Kr[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; Ter[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; Sn[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; Kph[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; Vph[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; Tir[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; Kph[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; Ter[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; Su[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; Sn[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; Sn[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; Kph[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; Auto                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; Tir[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; Ter[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; Ta                                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; Sph[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; Tir[12]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; Ter[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; Ter[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H26      ; 336        ; 5        ; Ter[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; Sn[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; Sn[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; Vn[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; Sn[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; Kr[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; Ter[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; Vph[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J26      ; 326        ; 5        ; Vph[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; Ter[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; Ter[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; Ti                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K26      ; 320        ; 5        ; Kph[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; Kt[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ; 328        ; 5        ; Vph[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L21      ; 329        ; 5        ; Sph[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; Vph[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L24      ; 324        ; 5        ; Kph[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L25      ; 323        ; 5        ; Vph[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; Sph[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; Sph[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; Te                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; Tir[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; Tir[8]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; Su[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; Kn[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CountCTe                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; Kph[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; Kt[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; Kn[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; ResetCTi                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; CountCTa                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; CLOCK                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; Tir[15]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; Tir[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; Tir[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; Kr[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; Vu[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; Kr[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 297        ; 6        ; Vu[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; Tir[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; Tir[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; Kn[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T18      ; 290        ; 6        ; Tir[10]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ; 281        ; 6        ; Ku[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ; 287        ; 6        ; Kr[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T21      ; 288        ; 6        ; Tir[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 296        ; 6        ; Su[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ; 295        ; 6        ; Su[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; Tir[13]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T25      ; 291        ; 6        ; Su[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; Vt[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; Ku[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U21      ; 279        ; 6        ; Tir[9]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; Ku[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 283        ; 6        ; Ku[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 285        ; 6        ; Ku[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 286        ; 6        ; Ku[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; St[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; St[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; St[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; Vr[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; Vu[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V24      ; 276        ; 6        ; Kn[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ; 277        ; 6        ; Vu[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V26      ; 278        ; 6        ; Tir[14]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; Vr[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; Sr[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; Sr[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; Kn[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; Vt[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; Kn[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; Kt[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; Kt[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; Vr[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                   ; Library Name ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------+--------------+
; |Datapath                          ; 348 (0)     ; 235 (0)                   ; 0 (0)         ; 0           ; 0    ; 5            ; 5       ; 0         ; 165  ; 0            ; 113 (0)      ; 78 (0)            ; 157 (0)          ; |Datapath                                                             ; work         ;
;    |Contador:CTa|                  ; 33 (33)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 17 (17)          ; |Datapath|Contador:CTa                                                ; work         ;
;    |Contador:CTe|                  ; 33 (33)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 17 (17)          ; |Datapath|Contador:CTe                                                ; work         ;
;    |Contador:CTi|                  ; 33 (33)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 17 (17)          ; |Datapath|Contador:CTi                                                ; work         ;
;    |Equacao:Equacao_Te|            ; 28 (28)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 26 (26)          ; |Datapath|Equacao:Equacao_Te                                          ; work         ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao:Equacao_Te|lpm_mult:Mult0                           ; work         ;
;          |mult_nus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated   ; work         ;
;    |Equacao_2:Equacao_Ti|          ; 114 (114)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 54 (54)      ; 1 (1)             ; 59 (59)          ; |Datapath|Equacao_2:Equacao_Ti                                        ; work         ;
;       |lpm_mult:Mult0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult0                         ; work         ;
;          |mult_nus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated ; work         ;
;       |lpm_mult:Mult5|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult5                         ; work         ;
;          |mult_nus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated ; work         ;
;       |lpm_mult:Mult6|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult6                         ; work         ;
;          |mult_nus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated ; work         ;
;       |lpm_mult:Mult7|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult7                         ; work         ;
;          |mult_nus:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Datapath|Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated ; work         ;
;    |Mux:MuxE|                      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; |Datapath|Mux:MuxE                                                    ; work         ;
;    |Mux:MuxI|                      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; |Datapath|Mux:MuxI                                                    ; work         ;
;    |Reg_W:Reg_Kn|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Datapath|Reg_W:Reg_Kn                                                ; work         ;
;    |Reg_W:Reg_Kph|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Datapath|Reg_W:Reg_Kph                                               ; work         ;
;    |Reg_W:Reg_Kr|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Datapath|Reg_W:Reg_Kr                                                ; work         ;
;    |Reg_W:Reg_Kt|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |Datapath|Reg_W:Reg_Kt                                                ; work         ;
;    |Reg_W:Reg_Ku|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |Datapath|Reg_W:Reg_Ku                                                ; work         ;
;    |Reg_W:Reg_Sn|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Datapath|Reg_W:Reg_Sn                                                ; work         ;
;    |Reg_W:Reg_Sph|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Datapath|Reg_W:Reg_Sph                                               ; work         ;
;    |Reg_W:Reg_Sr|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Datapath|Reg_W:Reg_Sr                                                ; work         ;
;    |Reg_W:Reg_St|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |Datapath|Reg_W:Reg_St                                                ; work         ;
;    |Reg_W:Reg_Su|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |Datapath|Reg_W:Reg_Su                                                ; work         ;
;    |Reg_W:Reg_TeR|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |Datapath|Reg_W:Reg_TeR                                               ; work         ;
;    |Reg_W:Reg_TiR|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |Datapath|Reg_W:Reg_TiR                                               ; work         ;
;    |Reg_W:Reg_Vn|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Datapath|Reg_W:Reg_Vn                                                ; work         ;
;    |Reg_W:Reg_Vph|                 ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Datapath|Reg_W:Reg_Vph                                               ; work         ;
;    |Reg_W:Reg_Vr|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Datapath|Reg_W:Reg_Vr                                                ; work         ;
;    |Reg_W:Reg_Vt|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |Datapath|Reg_W:Reg_Vt                                                ; work         ;
;    |Reg_W:Reg_Vu|                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |Datapath|Reg_W:Reg_Vu                                                ; work         ;
+------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Te       ; Output   ; --            ; --            ; --                    ; --  ;
; Ti       ; Output   ; --            ; --            ; --                    ; --  ;
; Ta       ; Output   ; --            ; --            ; --                    ; --  ;
; Auto     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; CountCTe ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ResetCTe ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CountCTi ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; ResetCTi ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Ter[15]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[14]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[13]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[12]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[11]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[10]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[9]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ter[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ter[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ter[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ter[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CountCTa ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; ResetCTa ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; loadAll  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ter[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Tir[15]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[14]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[13]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[12]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Tir[11]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Tir[10]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[9]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[8]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[6]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Tir[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Tir[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Tir[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kph[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kph[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kph[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kph[3]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kph[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kph[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kph[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kph[7]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kr[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kr[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kr[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kr[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kr[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kr[5]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kr[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kr[7]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kn[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[4]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kn[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kn[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ku[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ku[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ku[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ku[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ku[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Ku[5]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ku[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Ku[7]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kt[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Kt[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Kt[7]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vph[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Sph[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; loadS    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vph[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sph[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vph[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Sph[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vph[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Sph[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vph[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Sph[4]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vph[5]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Sph[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vph[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sph[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vph[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sph[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sr[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vr[7]    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Sr[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vn[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Sn[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vu[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Su[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vu[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Su[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vu[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Su[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vu[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Su[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vu[4]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Su[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vu[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Su[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vu[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Su[6]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Vu[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Su[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Vt[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; St[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; Auto                             ;                   ;         ;
;      - Mux:MuxE|SAIDA[15]~0      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[14]~1      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[13]~2      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[12]~3      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[11]~4      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[10]~5      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[9]~6       ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[8]~7       ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[7]~8       ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[6]~9       ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[5]~10      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[4]~11      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[3]~12      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[2]~13      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[1]~14      ; 0                 ; 6       ;
;      - Mux:MuxE|SAIDA[0]~15      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[15]~0      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[14]~1      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[13]~2      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[12]~3      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[11]~4      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[10]~5      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[9]~6       ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[8]~7       ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[7]~8       ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[6]~9       ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[5]~10      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[4]~11      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[3]~12      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[2]~13      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[1]~14      ; 0                 ; 6       ;
;      - Mux:MuxI|SAIDA[0]~15      ; 0                 ; 6       ;
; CountCTe                         ;                   ;         ;
; ResetCTe                         ;                   ;         ;
; CountCTi                         ;                   ;         ;
; ResetCTi                         ;                   ;         ;
; Ter[15]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[15]       ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~28 ; 1                 ; 6       ;
; Ter[14]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[14]       ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~27 ; 0                 ; 6       ;
; Ter[13]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[13]       ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~25 ; 1                 ; 6       ;
; Ter[12]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[12]       ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~23 ; 0                 ; 6       ;
; Ter[11]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[11]       ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~21 ; 1                 ; 6       ;
; Ter[10]                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[10]       ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~19 ; 1                 ; 6       ;
; Ter[9]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[9]        ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~17 ; 0                 ; 6       ;
; Ter[8]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[8]        ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~15 ; 0                 ; 6       ;
; Ter[7]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[7]        ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~13 ; 0                 ; 6       ;
; Ter[6]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[6]        ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~11 ; 1                 ; 6       ;
; Ter[5]                           ;                   ;         ;
;      - Contador:CTa|LessThan0~9  ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[5]~feeder ; 0                 ; 6       ;
; Ter[4]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[4]        ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~7  ; 0                 ; 6       ;
; Ter[3]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[3]        ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~5  ; 1                 ; 6       ;
; Ter[2]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[2]        ; 1                 ; 6       ;
;      - Contador:CTa|LessThan0~3  ; 1                 ; 6       ;
; Ter[1]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[1]        ; 0                 ; 6       ;
;      - Contador:CTa|LessThan0~1  ; 0                 ; 6       ;
; CountCTa                         ;                   ;         ;
; ResetCTa                         ;                   ;         ;
; CLOCK                            ;                   ;         ;
; loadAll                          ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[0]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[1]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[2]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[3]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[4]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[5]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[6]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[7]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[8]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[9]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[10]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[11]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[12]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[13]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[14]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TeR|Q[15]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[0]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[1]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[2]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[3]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[4]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[5]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[6]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[7]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[8]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[9]        ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[10]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[11]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[12]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[13]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[14]       ; 0                 ; 6       ;
;      - Reg_W:Reg_TiR|Q[15]       ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[0]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[1]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[2]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[3]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[4]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[5]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[6]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kph|Q[7]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kr|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kn|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Ku|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Kt|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[0]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[1]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[2]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[3]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[4]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[5]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[6]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vph|Q[7]        ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vr|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vn|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vu|Q[7]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[0]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[1]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[2]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[3]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[4]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[5]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[6]         ; 0                 ; 6       ;
;      - Reg_W:Reg_Vt|Q[7]         ; 0                 ; 6       ;
; Ter[0]                           ;                   ;         ;
;      - Reg_W:Reg_TeR|Q[0]        ; 0                 ; 6       ;
; Tir[15]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[15]       ; 0                 ; 6       ;
; Tir[14]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[14]       ; 1                 ; 6       ;
; Tir[13]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[13]       ; 0                 ; 6       ;
; Tir[12]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[12]       ; 0                 ; 6       ;
; Tir[11]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[11]       ; 1                 ; 6       ;
; Tir[10]                          ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[10]       ; 0                 ; 6       ;
; Tir[9]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[9]        ; 0                 ; 6       ;
; Tir[8]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[8]        ; 1                 ; 6       ;
; Tir[7]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[7]~feeder ; 1                 ; 6       ;
; Tir[6]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[6]        ; 0                 ; 6       ;
; Tir[5]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[5]        ; 0                 ; 6       ;
; Tir[4]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[4]        ; 0                 ; 6       ;
; Tir[3]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[3]~feeder ; 0                 ; 6       ;
; Tir[2]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[2]~feeder ; 0                 ; 6       ;
; Tir[1]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[1]~feeder ; 1                 ; 6       ;
; Tir[0]                           ;                   ;         ;
;      - Reg_W:Reg_TiR|Q[0]~feeder ; 1                 ; 6       ;
; Kph[0]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[0]        ; 1                 ; 6       ;
; Kph[1]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[1]~feeder ; 1                 ; 6       ;
; Kph[2]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[2]~feeder ; 1                 ; 6       ;
; Kph[3]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[3]~feeder ; 1                 ; 6       ;
; Kph[4]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[4]        ; 1                 ; 6       ;
; Kph[5]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[5]~feeder ; 0                 ; 6       ;
; Kph[6]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[6]~feeder ; 0                 ; 6       ;
; Kph[7]                           ;                   ;         ;
;      - Reg_W:Reg_Kph|Q[7]~feeder ; 0                 ; 6       ;
; Kr[0]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[0]~feeder  ; 0                 ; 6       ;
; Kr[1]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[1]~feeder  ; 1                 ; 6       ;
; Kr[2]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[2]~feeder  ; 1                 ; 6       ;
; Kr[3]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[3]~feeder  ; 1                 ; 6       ;
; Kr[4]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[4]~feeder  ; 1                 ; 6       ;
; Kr[5]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[5]         ; 1                 ; 6       ;
; Kr[6]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[6]         ; 0                 ; 6       ;
; Kr[7]                            ;                   ;         ;
;      - Reg_W:Reg_Kr|Q[7]         ; 0                 ; 6       ;
; Kn[0]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[0]         ; 0                 ; 6       ;
; Kn[1]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[1]         ; 0                 ; 6       ;
; Kn[2]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[2]~feeder  ; 0                 ; 6       ;
; Kn[3]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[3]~feeder  ; 1                 ; 6       ;
; Kn[4]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[4]         ; 0                 ; 6       ;
; Kn[5]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[5]         ; 0                 ; 6       ;
; Kn[6]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[6]~feeder  ; 1                 ; 6       ;
; Kn[7]                            ;                   ;         ;
;      - Reg_W:Reg_Kn|Q[7]         ; 1                 ; 6       ;
; Ku[0]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[0]~feeder  ; 1                 ; 6       ;
; Ku[1]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[1]         ; 0                 ; 6       ;
; Ku[2]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[2]         ; 0                 ; 6       ;
; Ku[3]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[3]         ; 1                 ; 6       ;
; Ku[4]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[4]~feeder  ; 0                 ; 6       ;
; Ku[5]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[5]~feeder  ; 0                 ; 6       ;
; Ku[6]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[6]         ; 0                 ; 6       ;
; Ku[7]                            ;                   ;         ;
;      - Reg_W:Reg_Ku|Q[7]         ; 0                 ; 6       ;
; Kt[0]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[0]         ; 0                 ; 6       ;
; Kt[1]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[1]~feeder  ; 0                 ; 6       ;
; Kt[2]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[2]         ; 0                 ; 6       ;
; Kt[3]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[3]~feeder  ; 1                 ; 6       ;
; Kt[4]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[4]~feeder  ; 1                 ; 6       ;
; Kt[5]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[5]~feeder  ; 1                 ; 6       ;
; Kt[6]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[6]         ; 0                 ; 6       ;
; Kt[7]                            ;                   ;         ;
;      - Reg_W:Reg_Kt|Q[7]~feeder  ; 1                 ; 6       ;
; Vph[0]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[0]        ; 0                 ; 6       ;
; Sph[0]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[0]        ; 0                 ; 6       ;
; loadS                            ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[0]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[1]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[2]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[3]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[4]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[5]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[6]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Sph|Q[7]        ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[0]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[1]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[2]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[3]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[4]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[5]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[6]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Su|Q[7]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[0]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[1]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[2]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[3]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[4]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[5]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[6]         ; 1                 ; 6       ;
;      - Reg_W:Reg_St|Q[7]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[0]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[1]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[2]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[3]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[4]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[5]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[6]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sr|Q[7]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[0]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[1]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[2]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[3]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[4]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[5]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[6]         ; 1                 ; 6       ;
;      - Reg_W:Reg_Sn|Q[7]         ; 1                 ; 6       ;
; Vph[1]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[1]        ; 1                 ; 6       ;
; Sph[1]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[1]        ; 0                 ; 6       ;
; Vph[2]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[2]        ; 0                 ; 6       ;
; Sph[2]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[2]        ; 0                 ; 6       ;
; Vph[3]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[3]        ; 0                 ; 6       ;
; Sph[3]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[3]~feeder ; 0                 ; 6       ;
; Vph[4]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[4]        ; 0                 ; 6       ;
; Sph[4]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[4]~feeder ; 0                 ; 6       ;
; Vph[5]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[5]        ; 0                 ; 6       ;
; Sph[5]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[5]~feeder ; 0                 ; 6       ;
; Vph[6]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[6]        ; 1                 ; 6       ;
; Sph[6]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[6]~feeder ; 0                 ; 6       ;
; Vph[7]                           ;                   ;         ;
;      - Reg_W:Reg_Vph|Q[7]~feeder ; 0                 ; 6       ;
; Sph[7]                           ;                   ;         ;
;      - Reg_W:Reg_Sph|Q[7]~feeder ; 0                 ; 6       ;
; Vr[0]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[0]         ; 0                 ; 6       ;
; Sr[0]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[0]~feeder  ; 0                 ; 6       ;
; Vr[1]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[1]         ; 0                 ; 6       ;
; Sr[1]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[1]~feeder  ; 1                 ; 6       ;
; Vr[2]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[2]         ; 0                 ; 6       ;
; Sr[2]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[2]~feeder  ; 0                 ; 6       ;
; Vr[3]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[3]         ; 0                 ; 6       ;
; Sr[3]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[3]~feeder  ; 0                 ; 6       ;
; Vr[4]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[4]         ; 0                 ; 6       ;
; Sr[4]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[4]~feeder  ; 0                 ; 6       ;
; Vr[5]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[5]         ; 0                 ; 6       ;
; Sr[5]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[5]~feeder  ; 0                 ; 6       ;
; Vr[6]                            ;                   ;         ;
;      - Reg_W:Reg_Vr|Q[6]         ; 0                 ; 6       ;
; Sr[6]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[6]~feeder  ; 0                 ; 6       ;
; Vr[7]                            ;                   ;         ;
; Sr[7]                            ;                   ;         ;
;      - Reg_W:Reg_Sr|Q[7]         ; 0                 ; 6       ;
; Vn[0]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[0]         ; 1                 ; 6       ;
; Sn[0]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[0]~feeder  ; 1                 ; 6       ;
; Vn[1]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[1]         ; 1                 ; 6       ;
; Sn[1]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[1]~feeder  ; 1                 ; 6       ;
; Vn[2]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[2]         ; 0                 ; 6       ;
; Sn[2]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[2]~feeder  ; 0                 ; 6       ;
; Vn[3]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[3]         ; 1                 ; 6       ;
; Sn[3]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[3]~feeder  ; 0                 ; 6       ;
; Vn[4]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[4]         ; 1                 ; 6       ;
; Sn[4]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[4]         ; 0                 ; 6       ;
; Vn[5]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[5]         ; 0                 ; 6       ;
; Sn[5]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[5]~feeder  ; 0                 ; 6       ;
; Vn[6]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[6]         ; 0                 ; 6       ;
; Sn[6]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[6]         ; 0                 ; 6       ;
; Vn[7]                            ;                   ;         ;
;      - Reg_W:Reg_Vn|Q[7]         ; 0                 ; 6       ;
; Sn[7]                            ;                   ;         ;
;      - Reg_W:Reg_Sn|Q[7]~feeder  ; 1                 ; 6       ;
; Vu[0]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[0]         ; 0                 ; 6       ;
; Su[0]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[0]~feeder  ; 0                 ; 6       ;
; Vu[1]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[1]         ; 1                 ; 6       ;
; Su[1]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[1]~feeder  ; 0                 ; 6       ;
; Vu[2]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[2]         ; 1                 ; 6       ;
; Su[2]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[2]~feeder  ; 1                 ; 6       ;
; Vu[3]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[3]         ; 1                 ; 6       ;
; Su[3]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[3]~feeder  ; 0                 ; 6       ;
; Vu[4]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[4]         ; 0                 ; 6       ;
; Su[4]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[4]         ; 0                 ; 6       ;
; Vu[5]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[5]         ; 1                 ; 6       ;
; Su[5]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[5]~feeder  ; 1                 ; 6       ;
; Vu[6]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[6]         ; 1                 ; 6       ;
; Su[6]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[6]         ; 0                 ; 6       ;
; Vu[7]                            ;                   ;         ;
;      - Reg_W:Reg_Vu|Q[7]         ; 1                 ; 6       ;
; Su[7]                            ;                   ;         ;
;      - Reg_W:Reg_Su|Q[7]~feeder  ; 0                 ; 6       ;
; Vt[0]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[0]         ; 0                 ; 6       ;
; St[0]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[0]~feeder  ; 0                 ; 6       ;
; Vt[1]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[1]         ; 0                 ; 6       ;
; St[1]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[1]~feeder  ; 0                 ; 6       ;
; Vt[2]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[2]         ; 0                 ; 6       ;
; St[2]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[2]~feeder  ; 0                 ; 6       ;
; Vt[3]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[3]         ; 1                 ; 6       ;
; St[3]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[3]         ; 0                 ; 6       ;
; Vt[4]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[4]         ; 0                 ; 6       ;
; St[4]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[4]         ; 0                 ; 6       ;
; Vt[5]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[5]         ; 0                 ; 6       ;
; St[5]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[5]~feeder  ; 0                 ; 6       ;
; Vt[6]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[6]         ; 0                 ; 6       ;
; St[6]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[6]~feeder  ; 0                 ; 6       ;
; Vt[7]                            ;                   ;         ;
;      - Reg_W:Reg_Vt|Q[7]         ; 0                 ; 6       ;
; St[7]                            ;                   ;         ;
;      - Reg_W:Reg_St|Q[7]         ; 0                 ; 6       ;
+----------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK                     ; PIN_P2             ; 194     ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Contador:CTa|LessThan0~30 ; LCCOMB_X48_Y26_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Contador:CTe|LessThan0~30 ; LCCOMB_X41_Y21_N30 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Contador:CTi|LessThan0~30 ; LCCOMB_X42_Y18_N30 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; CountCTa                  ; PIN_P1             ; 17      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; CountCTe                  ; PIN_N2             ; 17      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CountCTi                  ; PIN_C13            ; 17      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ResetCTa                  ; PIN_D13            ; 17      ; Async. clear ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ResetCTe                  ; PIN_B13            ; 17      ; Async. clear ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; ResetCTi                  ; PIN_N25            ; 17      ; Async. clear ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; loadAll                   ; PIN_AA16           ; 112     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; loadS                     ; PIN_AC18           ; 40      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK    ; PIN_P2   ; 194     ; Global Clock         ; GCLK3            ; --                        ;
; CountCTa ; PIN_P1   ; 17      ; Global Clock         ; GCLK1            ; --                        ;
; CountCTe ; PIN_N2   ; 17      ; Global Clock         ; GCLK2            ; --                        ;
; CountCTi ; PIN_C13  ; 17      ; Global Clock         ; GCLK11           ; --                        ;
; ResetCTa ; PIN_D13  ; 17      ; Global Clock         ; GCLK9            ; --                        ;
; ResetCTe ; PIN_B13  ; 17      ; Global Clock         ; GCLK10           ; --                        ;
; ResetCTi ; PIN_N25  ; 17      ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; loadAll                                                                         ; 112     ;
; loadS                                                                           ; 40      ;
; Auto                                                                            ; 32      ;
; Contador:CTi|LessThan0~30                                                       ; 17      ;
; Contador:CTe|LessThan0~30                                                       ; 17      ;
; Contador:CTa|LessThan0~30                                                       ; 16      ;
; Reg_W:Reg_TiR|Q[15]                                                             ; 6       ;
; Reg_W:Reg_TeR|Q[15]                                                             ; 4       ;
; Contador:CTa|COUNT[0]                                                           ; 3       ;
; Contador:CTi|COUNT[0]                                                           ; 3       ;
; Contador:CTe|COUNT[0]                                                           ; 3       ;
; Equacao_2:Equacao_Ti|mult4[16]                                                  ; 3       ;
; Equacao_2:Equacao_Ti|mult3[16]                                                  ; 3       ;
; Contador:CTa|COUNT[15]                                                          ; 3       ;
; Ter[1]                                                                          ; 2       ;
; Ter[2]                                                                          ; 2       ;
; Ter[3]                                                                          ; 2       ;
; Ter[4]                                                                          ; 2       ;
; Ter[5]                                                                          ; 2       ;
; Ter[6]                                                                          ; 2       ;
; Ter[7]                                                                          ; 2       ;
; Ter[8]                                                                          ; 2       ;
; Ter[9]                                                                          ; 2       ;
; Ter[10]                                                                         ; 2       ;
; Ter[11]                                                                         ; 2       ;
; Ter[12]                                                                         ; 2       ;
; Ter[13]                                                                         ; 2       ;
; Ter[14]                                                                         ; 2       ;
; Ter[15]                                                                         ; 2       ;
; Reg_W:Reg_St|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Vt|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Su|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Vu|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Sn|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Vn|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Sr|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Vr|Q[7]                                                               ; 2       ;
; Reg_W:Reg_Sph|Q[7]                                                              ; 2       ;
; Reg_W:Reg_Vph|Q[7]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[0]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[1]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[2]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[3]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[4]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[5]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[6]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[7]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[8]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[9]                                                              ; 2       ;
; Reg_W:Reg_TiR|Q[10]                                                             ; 2       ;
; Reg_W:Reg_TiR|Q[11]                                                             ; 2       ;
; Reg_W:Reg_TiR|Q[12]                                                             ; 2       ;
; Reg_W:Reg_TiR|Q[13]                                                             ; 2       ;
; Reg_W:Reg_TiR|Q[14]                                                             ; 2       ;
; Reg_W:Reg_TeR|Q[0]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[1]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[2]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[3]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[4]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[5]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[6]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[7]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[8]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[9]                                                              ; 2       ;
; Reg_W:Reg_TeR|Q[10]                                                             ; 2       ;
; Reg_W:Reg_TeR|Q[11]                                                             ; 2       ;
; Reg_W:Reg_TeR|Q[12]                                                             ; 2       ;
; Reg_W:Reg_TeR|Q[13]                                                             ; 2       ;
; Reg_W:Reg_TeR|Q[14]                                                             ; 2       ;
; Equacao_2:Equacao_Ti|mult2[16]                                                  ; 2       ;
; Equacao_2:Equacao_Ti|mult1[16]                                                  ; 2       ;
; Equacao:Equacao_Te|mult1[16]                                                    ; 2       ;
; Equacao_2:Equacao_Ti|Add6~36                                                    ; 2       ;
; Equacao_2:Equacao_Ti|Add4~34                                                    ; 2       ;
; Contador:CTa|LessThan0~28                                                       ; 2       ;
; Contador:CTa|COUNT[1]                                                           ; 2       ;
; Contador:CTa|COUNT[2]                                                           ; 2       ;
; Contador:CTa|COUNT[3]                                                           ; 2       ;
; Contador:CTa|COUNT[4]                                                           ; 2       ;
; Contador:CTa|COUNT[5]                                                           ; 2       ;
; Contador:CTa|COUNT[6]                                                           ; 2       ;
; Contador:CTa|COUNT[7]                                                           ; 2       ;
; Contador:CTa|COUNT[8]                                                           ; 2       ;
; Contador:CTa|COUNT[9]                                                           ; 2       ;
; Contador:CTa|COUNT[10]                                                          ; 2       ;
; Contador:CTa|COUNT[11]                                                          ; 2       ;
; Contador:CTa|COUNT[12]                                                          ; 2       ;
; Contador:CTa|COUNT[13]                                                          ; 2       ;
; Contador:CTa|COUNT[14]                                                          ; 2       ;
; Contador:CTi|COUNT[1]                                                           ; 2       ;
; Contador:CTi|COUNT[2]                                                           ; 2       ;
; Contador:CTi|COUNT[3]                                                           ; 2       ;
; Contador:CTi|COUNT[4]                                                           ; 2       ;
; Contador:CTi|COUNT[5]                                                           ; 2       ;
; Contador:CTi|COUNT[6]                                                           ; 2       ;
; Contador:CTi|COUNT[7]                                                           ; 2       ;
; Contador:CTi|COUNT[8]                                                           ; 2       ;
; Contador:CTi|COUNT[9]                                                           ; 2       ;
; Contador:CTi|COUNT[10]                                                          ; 2       ;
; Contador:CTi|COUNT[11]                                                          ; 2       ;
; Contador:CTi|COUNT[12]                                                          ; 2       ;
; Contador:CTi|COUNT[13]                                                          ; 2       ;
; Contador:CTi|COUNT[14]                                                          ; 2       ;
; Contador:CTi|COUNT[15]                                                          ; 2       ;
; Contador:CTe|COUNT[1]                                                           ; 2       ;
; Contador:CTe|COUNT[2]                                                           ; 2       ;
; Contador:CTe|COUNT[3]                                                           ; 2       ;
; Contador:CTe|COUNT[4]                                                           ; 2       ;
; Contador:CTe|COUNT[5]                                                           ; 2       ;
; Contador:CTe|COUNT[6]                                                           ; 2       ;
; Contador:CTe|COUNT[7]                                                           ; 2       ;
; Contador:CTe|COUNT[8]                                                           ; 2       ;
; Contador:CTe|COUNT[9]                                                           ; 2       ;
; Contador:CTe|COUNT[10]                                                          ; 2       ;
; Contador:CTe|COUNT[11]                                                          ; 2       ;
; Contador:CTe|COUNT[12]                                                          ; 2       ;
; Contador:CTe|COUNT[13]                                                          ; 2       ;
; Contador:CTe|COUNT[14]                                                          ; 2       ;
; Contador:CTe|COUNT[15]                                                          ; 2       ;
; St[7]                                                                           ; 1       ;
; Vt[7]                                                                           ; 1       ;
; St[6]                                                                           ; 1       ;
; Vt[6]                                                                           ; 1       ;
; St[5]                                                                           ; 1       ;
; Vt[5]                                                                           ; 1       ;
; St[4]                                                                           ; 1       ;
; Vt[4]                                                                           ; 1       ;
; St[3]                                                                           ; 1       ;
; Vt[3]                                                                           ; 1       ;
; St[2]                                                                           ; 1       ;
; Vt[2]                                                                           ; 1       ;
; St[1]                                                                           ; 1       ;
; Vt[1]                                                                           ; 1       ;
; St[0]                                                                           ; 1       ;
; Vt[0]                                                                           ; 1       ;
; Su[7]                                                                           ; 1       ;
; Vu[7]                                                                           ; 1       ;
; Su[6]                                                                           ; 1       ;
; Vu[6]                                                                           ; 1       ;
; Su[5]                                                                           ; 1       ;
; Vu[5]                                                                           ; 1       ;
; Su[4]                                                                           ; 1       ;
; Vu[4]                                                                           ; 1       ;
; Su[3]                                                                           ; 1       ;
; Vu[3]                                                                           ; 1       ;
; Su[2]                                                                           ; 1       ;
; Vu[2]                                                                           ; 1       ;
; Su[1]                                                                           ; 1       ;
; Vu[1]                                                                           ; 1       ;
; Su[0]                                                                           ; 1       ;
; Vu[0]                                                                           ; 1       ;
; Sn[7]                                                                           ; 1       ;
; Vn[7]                                                                           ; 1       ;
; Sn[6]                                                                           ; 1       ;
; Vn[6]                                                                           ; 1       ;
; Sn[5]                                                                           ; 1       ;
; Vn[5]                                                                           ; 1       ;
; Sn[4]                                                                           ; 1       ;
; Vn[4]                                                                           ; 1       ;
; Sn[3]                                                                           ; 1       ;
; Vn[3]                                                                           ; 1       ;
; Sn[2]                                                                           ; 1       ;
; Vn[2]                                                                           ; 1       ;
; Sn[1]                                                                           ; 1       ;
; Vn[1]                                                                           ; 1       ;
; Sn[0]                                                                           ; 1       ;
; Vn[0]                                                                           ; 1       ;
; Sr[7]                                                                           ; 1       ;
; Vr[7]                                                                           ; 1       ;
; Sr[6]                                                                           ; 1       ;
; Vr[6]                                                                           ; 1       ;
; Sr[5]                                                                           ; 1       ;
; Vr[5]                                                                           ; 1       ;
; Sr[4]                                                                           ; 1       ;
; Vr[4]                                                                           ; 1       ;
; Sr[3]                                                                           ; 1       ;
; Vr[3]                                                                           ; 1       ;
; Sr[2]                                                                           ; 1       ;
; Vr[2]                                                                           ; 1       ;
; Sr[1]                                                                           ; 1       ;
; Vr[1]                                                                           ; 1       ;
; Sr[0]                                                                           ; 1       ;
; Vr[0]                                                                           ; 1       ;
; Sph[7]                                                                          ; 1       ;
; Vph[7]                                                                          ; 1       ;
; Sph[6]                                                                          ; 1       ;
; Vph[6]                                                                          ; 1       ;
; Sph[5]                                                                          ; 1       ;
; Vph[5]                                                                          ; 1       ;
; Sph[4]                                                                          ; 1       ;
; Vph[4]                                                                          ; 1       ;
; Sph[3]                                                                          ; 1       ;
; Vph[3]                                                                          ; 1       ;
; Sph[2]                                                                          ; 1       ;
; Vph[2]                                                                          ; 1       ;
; Sph[1]                                                                          ; 1       ;
; Vph[1]                                                                          ; 1       ;
; Sph[0]                                                                          ; 1       ;
; Vph[0]                                                                          ; 1       ;
; Kt[7]                                                                           ; 1       ;
; Kt[6]                                                                           ; 1       ;
; Kt[5]                                                                           ; 1       ;
; Kt[4]                                                                           ; 1       ;
; Kt[3]                                                                           ; 1       ;
; Kt[2]                                                                           ; 1       ;
; Kt[1]                                                                           ; 1       ;
; Kt[0]                                                                           ; 1       ;
; Ku[7]                                                                           ; 1       ;
; Ku[6]                                                                           ; 1       ;
; Ku[5]                                                                           ; 1       ;
; Ku[4]                                                                           ; 1       ;
; Ku[3]                                                                           ; 1       ;
; Ku[2]                                                                           ; 1       ;
; Ku[1]                                                                           ; 1       ;
; Ku[0]                                                                           ; 1       ;
; Kn[7]                                                                           ; 1       ;
; Kn[6]                                                                           ; 1       ;
; Kn[5]                                                                           ; 1       ;
; Kn[4]                                                                           ; 1       ;
; Kn[3]                                                                           ; 1       ;
; Kn[2]                                                                           ; 1       ;
; Kn[1]                                                                           ; 1       ;
; Kn[0]                                                                           ; 1       ;
; Kr[7]                                                                           ; 1       ;
; Kr[6]                                                                           ; 1       ;
; Kr[5]                                                                           ; 1       ;
; Kr[4]                                                                           ; 1       ;
; Kr[3]                                                                           ; 1       ;
; Kr[2]                                                                           ; 1       ;
; Kr[1]                                                                           ; 1       ;
; Kr[0]                                                                           ; 1       ;
; Kph[7]                                                                          ; 1       ;
; Kph[6]                                                                          ; 1       ;
; Kph[5]                                                                          ; 1       ;
; Kph[4]                                                                          ; 1       ;
; Kph[3]                                                                          ; 1       ;
; Kph[2]                                                                          ; 1       ;
; Kph[1]                                                                          ; 1       ;
; Kph[0]                                                                          ; 1       ;
; Tir[0]                                                                          ; 1       ;
; Tir[1]                                                                          ; 1       ;
; Tir[2]                                                                          ; 1       ;
; Tir[3]                                                                          ; 1       ;
; Tir[4]                                                                          ; 1       ;
; Tir[5]                                                                          ; 1       ;
; Tir[6]                                                                          ; 1       ;
; Tir[7]                                                                          ; 1       ;
; Tir[8]                                                                          ; 1       ;
; Tir[9]                                                                          ; 1       ;
; Tir[10]                                                                         ; 1       ;
; Tir[11]                                                                         ; 1       ;
; Tir[12]                                                                         ; 1       ;
; Tir[13]                                                                         ; 1       ;
; Tir[14]                                                                         ; 1       ;
; Tir[15]                                                                         ; 1       ;
; Ter[0]                                                                          ; 1       ;
; Contador:CTa|DONE~0                                                             ; 1       ;
; Contador:CTi|DONE~0                                                             ; 1       ;
; Contador:CTe|DONE~0                                                             ; 1       ;
; Reg_W:Reg_St|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[6]                                                               ; 1       ;
; Reg_W:Reg_St|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[5]                                                               ; 1       ;
; Reg_W:Reg_St|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[4]                                                               ; 1       ;
; Reg_W:Reg_St|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[3]                                                               ; 1       ;
; Reg_W:Reg_St|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[2]                                                               ; 1       ;
; Reg_W:Reg_St|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[1]                                                               ; 1       ;
; Reg_W:Reg_St|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Vt|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Su|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Vu|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Sn|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Vn|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Sr|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Vr|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Sph|Q[6]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[6]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[5]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[5]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[4]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[4]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[3]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[3]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[2]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[2]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[1]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[1]                                                              ; 1       ;
; Reg_W:Reg_Sph|Q[0]                                                              ; 1       ;
; Reg_W:Reg_Vph|Q[0]                                                              ; 1       ;
; Reg_W:Reg_Kt|Q[7]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Kt|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[7]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Ku|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[7]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Kn|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[7]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[6]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[5]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[4]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[3]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[2]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[1]                                                               ; 1       ;
; Reg_W:Reg_Kr|Q[0]                                                               ; 1       ;
; Reg_W:Reg_Kph|Q[7]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[6]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[5]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[4]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[3]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[2]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[1]                                                              ; 1       ;
; Reg_W:Reg_Kph|Q[0]                                                              ; 1       ;
; Contador:CTa|COUNT[0]~43                                                        ; 1       ;
; Contador:CTi|COUNT[0]~45                                                        ; 1       ;
; Contador:CTe|COUNT[0]~45                                                        ; 1       ;
; Mux:MuxI|SAIDA[0]~15                                                            ; 1       ;
; Mux:MuxI|SAIDA[1]~14                                                            ; 1       ;
; Mux:MuxI|SAIDA[2]~13                                                            ; 1       ;
; Mux:MuxI|SAIDA[3]~12                                                            ; 1       ;
; Mux:MuxI|SAIDA[4]~11                                                            ; 1       ;
; Mux:MuxI|SAIDA[5]~10                                                            ; 1       ;
; Mux:MuxI|SAIDA[6]~9                                                             ; 1       ;
; Mux:MuxI|SAIDA[7]~8                                                             ; 1       ;
; Mux:MuxI|SAIDA[8]~7                                                             ; 1       ;
; Mux:MuxI|SAIDA[9]~6                                                             ; 1       ;
; Mux:MuxI|SAIDA[10]~5                                                            ; 1       ;
; Mux:MuxI|SAIDA[11]~4                                                            ; 1       ;
; Mux:MuxI|SAIDA[12]~3                                                            ; 1       ;
; Mux:MuxI|SAIDA[13]~2                                                            ; 1       ;
; Mux:MuxI|SAIDA[14]~1                                                            ; 1       ;
; Mux:MuxI|SAIDA[15]~0                                                            ; 1       ;
; Mux:MuxE|SAIDA[0]~15                                                            ; 1       ;
; Mux:MuxE|SAIDA[1]~14                                                            ; 1       ;
; Mux:MuxE|SAIDA[2]~13                                                            ; 1       ;
; Mux:MuxE|SAIDA[3]~12                                                            ; 1       ;
; Mux:MuxE|SAIDA[4]~11                                                            ; 1       ;
; Mux:MuxE|SAIDA[5]~10                                                            ; 1       ;
; Mux:MuxE|SAIDA[6]~9                                                             ; 1       ;
; Mux:MuxE|SAIDA[7]~8                                                             ; 1       ;
; Mux:MuxE|SAIDA[8]~7                                                             ; 1       ;
; Mux:MuxE|SAIDA[9]~6                                                             ; 1       ;
; Mux:MuxE|SAIDA[10]~5                                                            ; 1       ;
; Mux:MuxE|SAIDA[11]~4                                                            ; 1       ;
; Mux:MuxE|SAIDA[12]~3                                                            ; 1       ;
; Mux:MuxE|SAIDA[13]~2                                                            ; 1       ;
; Mux:MuxE|SAIDA[14]~1                                                            ; 1       ;
; Mux:MuxE|SAIDA[15]~0                                                            ; 1       ;
; Contador:CTa|DONE                                                               ; 1       ;
; Contador:CTi|DONE                                                               ; 1       ;
; Contador:CTe|DONE                                                               ; 1       ;
; Equacao_2:Equacao_Ti|sub2[8]~25                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[7]~24                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[7]~23                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[6]~22                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[6]~21                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[5]~20                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[5]~19                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[4]~18                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[4]~17                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[3]~16                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[3]~15                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[2]~14                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[2]~13                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[1]~12                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[1]~11                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[0]~10                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub2[0]~9                                                  ; 1       ;
; Equacao_2:Equacao_Ti|sub1[8]~25                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[7]~24                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[7]~23                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[6]~22                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[6]~21                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[5]~20                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[5]~19                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[4]~18                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[4]~17                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[3]~16                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[3]~15                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[2]~14                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[2]~13                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[1]~12                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[1]~11                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[0]~10                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub1[0]~9                                                  ; 1       ;
; Equacao_2:Equacao_Ti|sub4[8]~25                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[7]~24                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[7]~23                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[6]~22                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[6]~21                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[5]~20                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[5]~19                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[4]~18                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[4]~17                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[3]~16                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[3]~15                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[2]~14                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[2]~13                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[1]~12                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[1]~11                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[0]~10                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub4[0]~9                                                  ; 1       ;
; Equacao_2:Equacao_Ti|sub3[8]~25                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[7]~24                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[7]~23                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[6]~22                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[6]~21                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[5]~20                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[5]~19                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[4]~18                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[4]~17                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[3]~16                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[3]~15                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[2]~14                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[2]~13                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[1]~12                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[1]~11                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[0]~10                                                 ; 1       ;
; Equacao_2:Equacao_Ti|sub3[0]~9                                                  ; 1       ;
; Equacao:Equacao_Te|sub1[8]~25                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[7]~24                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[7]~23                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[6]~22                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[6]~21                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[5]~20                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[5]~19                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[4]~18                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[4]~17                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[3]~16                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[3]~15                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[2]~14                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[2]~13                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[1]~12                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[1]~11                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[0]~10                                                   ; 1       ;
; Equacao:Equacao_Te|sub1[0]~9                                                    ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~0         ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1           ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~0         ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1           ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~0         ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1           ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~0         ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT16 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT15 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT14 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT13 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT12 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT11 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT10 ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT9  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT8  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT7  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT6  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT5  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT4  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT3  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT2  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1~DATAOUT1  ; 1       ;
; Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1           ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~0           ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT16   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT15   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT14   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT13   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT12   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT11   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT10   ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT9    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT8    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT7    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT6    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT5    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT4    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT3    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT2    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1~DATAOUT1    ; 1       ;
; Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1             ; 1       ;
; Equacao_2:Equacao_Ti|mult2[15]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[14]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[13]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[12]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[11]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[10]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult2[9]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[8]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[7]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[6]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[5]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[4]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[3]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[2]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[1]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult2[0]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[15]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[14]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[13]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[12]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[11]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[10]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult1[9]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[8]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[7]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[6]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[5]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[4]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[3]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[2]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[1]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult1[0]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[15]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[14]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[13]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[12]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[11]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[10]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult4[9]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[8]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[7]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[6]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[5]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[4]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[3]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[2]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[1]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult4[0]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[15]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[14]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[13]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[12]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[11]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[10]                                                  ; 1       ;
; Equacao_2:Equacao_Ti|mult3[9]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[8]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[7]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[6]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[5]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[4]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[3]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[2]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[1]                                                   ; 1       ;
; Equacao_2:Equacao_Ti|mult3[0]                                                   ; 1       ;
; Equacao:Equacao_Te|mult1[15]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[14]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[13]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[12]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[11]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[10]                                                    ; 1       ;
; Equacao:Equacao_Te|mult1[9]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[8]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[7]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[6]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[5]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[4]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[3]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[2]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[1]                                                     ; 1       ;
; Equacao:Equacao_Te|mult1[0]                                                     ; 1       ;
; Contador:CTa|COUNT[15]~44                                                       ; 1       ;
; Contador:CTa|COUNT[14]~42                                                       ; 1       ;
; Contador:CTa|COUNT[14]~41                                                       ; 1       ;
; Contador:CTa|COUNT[13]~40                                                       ; 1       ;
; Contador:CTa|COUNT[13]~39                                                       ; 1       ;
; Contador:CTa|COUNT[12]~38                                                       ; 1       ;
; Contador:CTa|COUNT[12]~37                                                       ; 1       ;
; Contador:CTa|COUNT[11]~36                                                       ; 1       ;
; Contador:CTa|COUNT[11]~35                                                       ; 1       ;
; Contador:CTa|COUNT[10]~34                                                       ; 1       ;
; Contador:CTa|COUNT[10]~33                                                       ; 1       ;
; Contador:CTa|COUNT[9]~32                                                        ; 1       ;
; Contador:CTa|COUNT[9]~31                                                        ; 1       ;
; Contador:CTa|COUNT[8]~30                                                        ; 1       ;
; Contador:CTa|COUNT[8]~29                                                        ; 1       ;
; Contador:CTa|COUNT[7]~28                                                        ; 1       ;
; Contador:CTa|COUNT[7]~27                                                        ; 1       ;
; Contador:CTa|COUNT[6]~26                                                        ; 1       ;
; Contador:CTa|COUNT[6]~25                                                        ; 1       ;
; Contador:CTa|COUNT[5]~24                                                        ; 1       ;
; Contador:CTa|COUNT[5]~23                                                        ; 1       ;
; Contador:CTa|COUNT[4]~22                                                        ; 1       ;
; Contador:CTa|COUNT[4]~21                                                        ; 1       ;
; Contador:CTa|COUNT[3]~20                                                        ; 1       ;
; Contador:CTa|COUNT[3]~19                                                        ; 1       ;
; Contador:CTa|COUNT[2]~18                                                        ; 1       ;
; Contador:CTa|COUNT[2]~17                                                        ; 1       ;
; Contador:CTa|COUNT[1]~16                                                        ; 1       ;
; Contador:CTa|COUNT[1]~15                                                        ; 1       ;
; Equacao_2:Equacao_Ti|Ti[15]~54                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~53                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~51                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~49                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~47                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[14]~45                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[14]~44                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[13]~43                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[13]~42                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[12]~41                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[12]~40                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[11]~39                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[11]~38                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[10]~37                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[10]~36                                                  ; 1       ;
; Equacao_2:Equacao_Ti|Ti[9]~35                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[9]~34                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[8]~33                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[8]~32                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[7]~31                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[7]~30                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[6]~29                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[6]~28                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[5]~27                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[5]~26                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[4]~25                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[4]~24                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[3]~23                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[3]~22                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[2]~21                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[2]~20                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[1]~19                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[1]~18                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~17                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]~16                                                   ; 1       ;
; Equacao_2:Equacao_Ti|Add6~35                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~34                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~33                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~32                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~31                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~30                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~29                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~28                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~27                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~26                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~25                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~24                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~23                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~22                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~21                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~20                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~19                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~18                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~17                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~16                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~15                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~14                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~13                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~12                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~11                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~10                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add6~9                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~8                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~7                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~6                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~5                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~4                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~3                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~2                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~1                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add6~0                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~33                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~32                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~31                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~30                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~29                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~28                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~27                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~26                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~25                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~24                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~23                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~22                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~21                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~20                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~19                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~18                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~17                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~16                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~15                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~14                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~13                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~12                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~11                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~10                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add4~9                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~8                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~7                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~6                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~5                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~4                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~3                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~2                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~1                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add4~0                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~36                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~35                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~34                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~33                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~32                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~31                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~30                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~29                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~28                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~27                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~26                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~25                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~24                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~23                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~22                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~21                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~20                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~19                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~18                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~17                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~16                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~15                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~14                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~13                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~12                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~11                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~10                                                    ; 1       ;
; Equacao_2:Equacao_Ti|Add5~9                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~8                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~7                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~6                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~5                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~4                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~3                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~2                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~1                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Add5~0                                                     ; 1       ;
; Contador:CTi|COUNT[15]~43                                                       ; 1       ;
; Contador:CTi|COUNT[14]~42                                                       ; 1       ;
; Contador:CTi|COUNT[14]~41                                                       ; 1       ;
; Contador:CTi|COUNT[13]~40                                                       ; 1       ;
; Contador:CTi|COUNT[13]~39                                                       ; 1       ;
; Contador:CTi|COUNT[12]~38                                                       ; 1       ;
; Contador:CTi|COUNT[12]~37                                                       ; 1       ;
; Contador:CTi|COUNT[11]~36                                                       ; 1       ;
; Contador:CTi|COUNT[11]~35                                                       ; 1       ;
; Contador:CTi|COUNT[10]~34                                                       ; 1       ;
; Contador:CTi|COUNT[10]~33                                                       ; 1       ;
; Contador:CTi|COUNT[9]~32                                                        ; 1       ;
; Contador:CTi|COUNT[9]~31                                                        ; 1       ;
; Contador:CTi|COUNT[8]~30                                                        ; 1       ;
; Contador:CTi|COUNT[8]~29                                                        ; 1       ;
; Contador:CTi|COUNT[7]~28                                                        ; 1       ;
; Contador:CTi|COUNT[7]~27                                                        ; 1       ;
; Contador:CTi|COUNT[6]~26                                                        ; 1       ;
; Contador:CTi|COUNT[6]~25                                                        ; 1       ;
; Contador:CTi|COUNT[5]~24                                                        ; 1       ;
; Contador:CTi|COUNT[5]~23                                                        ; 1       ;
; Contador:CTi|COUNT[4]~22                                                        ; 1       ;
; Contador:CTi|COUNT[4]~21                                                        ; 1       ;
; Contador:CTi|COUNT[3]~20                                                        ; 1       ;
; Contador:CTi|COUNT[3]~19                                                        ; 1       ;
; Contador:CTi|COUNT[2]~18                                                        ; 1       ;
; Contador:CTi|COUNT[2]~17                                                        ; 1       ;
; Contador:CTi|COUNT[1]~16                                                        ; 1       ;
; Contador:CTi|COUNT[1]~15                                                        ; 1       ;
; Equacao:Equacao_Te|Te[15]~50                                                    ; 1       ;
; Equacao:Equacao_Te|Te[0]~49                                                     ; 1       ;
; Equacao:Equacao_Te|Te[0]~47                                                     ; 1       ;
; Equacao:Equacao_Te|Te[14]~45                                                    ; 1       ;
; Equacao:Equacao_Te|Te[14]~44                                                    ; 1       ;
; Equacao:Equacao_Te|Te[13]~43                                                    ; 1       ;
; Equacao:Equacao_Te|Te[13]~42                                                    ; 1       ;
; Equacao:Equacao_Te|Te[12]~41                                                    ; 1       ;
; Equacao:Equacao_Te|Te[12]~40                                                    ; 1       ;
; Equacao:Equacao_Te|Te[11]~39                                                    ; 1       ;
; Equacao:Equacao_Te|Te[11]~38                                                    ; 1       ;
; Equacao:Equacao_Te|Te[10]~37                                                    ; 1       ;
; Equacao:Equacao_Te|Te[10]~36                                                    ; 1       ;
; Equacao:Equacao_Te|Te[9]~35                                                     ; 1       ;
; Equacao:Equacao_Te|Te[9]~34                                                     ; 1       ;
; Equacao:Equacao_Te|Te[8]~33                                                     ; 1       ;
; Equacao:Equacao_Te|Te[8]~32                                                     ; 1       ;
; Equacao:Equacao_Te|Te[7]~31                                                     ; 1       ;
; Equacao:Equacao_Te|Te[7]~30                                                     ; 1       ;
; Equacao:Equacao_Te|Te[6]~29                                                     ; 1       ;
; Equacao:Equacao_Te|Te[6]~28                                                     ; 1       ;
; Equacao:Equacao_Te|Te[5]~27                                                     ; 1       ;
; Equacao:Equacao_Te|Te[5]~26                                                     ; 1       ;
; Equacao:Equacao_Te|Te[4]~25                                                     ; 1       ;
; Equacao:Equacao_Te|Te[4]~24                                                     ; 1       ;
; Equacao:Equacao_Te|Te[3]~23                                                     ; 1       ;
; Equacao:Equacao_Te|Te[3]~22                                                     ; 1       ;
; Equacao:Equacao_Te|Te[2]~21                                                     ; 1       ;
; Equacao:Equacao_Te|Te[2]~20                                                     ; 1       ;
; Equacao:Equacao_Te|Te[1]~19                                                     ; 1       ;
; Equacao:Equacao_Te|Te[1]~18                                                     ; 1       ;
; Equacao:Equacao_Te|Te[0]~17                                                     ; 1       ;
; Equacao:Equacao_Te|Te[0]~16                                                     ; 1       ;
; Contador:CTe|COUNT[15]~43                                                       ; 1       ;
; Contador:CTe|COUNT[14]~42                                                       ; 1       ;
; Contador:CTe|COUNT[14]~41                                                       ; 1       ;
; Contador:CTe|COUNT[13]~40                                                       ; 1       ;
; Contador:CTe|COUNT[13]~39                                                       ; 1       ;
; Contador:CTe|COUNT[12]~38                                                       ; 1       ;
; Contador:CTe|COUNT[12]~37                                                       ; 1       ;
; Contador:CTe|COUNT[11]~36                                                       ; 1       ;
; Contador:CTe|COUNT[11]~35                                                       ; 1       ;
; Contador:CTe|COUNT[10]~34                                                       ; 1       ;
; Contador:CTe|COUNT[10]~33                                                       ; 1       ;
; Contador:CTe|COUNT[9]~32                                                        ; 1       ;
; Contador:CTe|COUNT[9]~31                                                        ; 1       ;
; Contador:CTe|COUNT[8]~30                                                        ; 1       ;
; Contador:CTe|COUNT[8]~29                                                        ; 1       ;
; Contador:CTe|COUNT[7]~28                                                        ; 1       ;
; Contador:CTe|COUNT[7]~27                                                        ; 1       ;
; Contador:CTe|COUNT[6]~26                                                        ; 1       ;
; Contador:CTe|COUNT[6]~25                                                        ; 1       ;
; Contador:CTe|COUNT[5]~24                                                        ; 1       ;
; Contador:CTe|COUNT[5]~23                                                        ; 1       ;
; Contador:CTe|COUNT[4]~22                                                        ; 1       ;
; Contador:CTe|COUNT[4]~21                                                        ; 1       ;
; Contador:CTe|COUNT[3]~20                                                        ; 1       ;
; Contador:CTe|COUNT[3]~19                                                        ; 1       ;
; Contador:CTe|COUNT[2]~18                                                        ; 1       ;
; Contador:CTe|COUNT[2]~17                                                        ; 1       ;
; Contador:CTe|COUNT[1]~16                                                        ; 1       ;
; Contador:CTe|COUNT[1]~15                                                        ; 1       ;
; Contador:CTa|LessThan0~27                                                       ; 1       ;
; Contador:CTa|LessThan0~25                                                       ; 1       ;
; Contador:CTa|LessThan0~23                                                       ; 1       ;
; Contador:CTa|LessThan0~21                                                       ; 1       ;
; Contador:CTa|LessThan0~19                                                       ; 1       ;
; Contador:CTa|LessThan0~17                                                       ; 1       ;
; Contador:CTa|LessThan0~15                                                       ; 1       ;
; Contador:CTa|LessThan0~13                                                       ; 1       ;
; Contador:CTa|LessThan0~11                                                       ; 1       ;
; Contador:CTa|LessThan0~9                                                        ; 1       ;
; Contador:CTa|LessThan0~7                                                        ; 1       ;
; Contador:CTa|LessThan0~5                                                        ; 1       ;
; Contador:CTa|LessThan0~3                                                        ; 1       ;
; Contador:CTa|LessThan0~1                                                        ; 1       ;
; Contador:CTi|LessThan0~29                                                       ; 1       ;
; Contador:CTi|LessThan0~27                                                       ; 1       ;
; Contador:CTi|LessThan0~25                                                       ; 1       ;
; Contador:CTi|LessThan0~23                                                       ; 1       ;
; Contador:CTi|LessThan0~21                                                       ; 1       ;
; Contador:CTi|LessThan0~19                                                       ; 1       ;
; Contador:CTi|LessThan0~17                                                       ; 1       ;
; Contador:CTi|LessThan0~15                                                       ; 1       ;
; Contador:CTi|LessThan0~13                                                       ; 1       ;
; Contador:CTi|LessThan0~11                                                       ; 1       ;
; Contador:CTi|LessThan0~9                                                        ; 1       ;
; Contador:CTi|LessThan0~7                                                        ; 1       ;
; Contador:CTi|LessThan0~5                                                        ; 1       ;
; Contador:CTi|LessThan0~3                                                        ; 1       ;
; Contador:CTi|LessThan0~1                                                        ; 1       ;
; Equacao_2:Equacao_Ti|Ti[0]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[1]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[2]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[3]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[4]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[5]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[6]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[7]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[8]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[9]                                                      ; 1       ;
; Equacao_2:Equacao_Ti|Ti[10]                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Ti[11]                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Ti[12]                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Ti[13]                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Ti[14]                                                     ; 1       ;
; Equacao_2:Equacao_Ti|Ti[15]                                                     ; 1       ;
; Contador:CTe|LessThan0~29                                                       ; 1       ;
; Contador:CTe|LessThan0~27                                                       ; 1       ;
; Contador:CTe|LessThan0~25                                                       ; 1       ;
; Contador:CTe|LessThan0~23                                                       ; 1       ;
; Contador:CTe|LessThan0~21                                                       ; 1       ;
; Contador:CTe|LessThan0~19                                                       ; 1       ;
; Contador:CTe|LessThan0~17                                                       ; 1       ;
; Contador:CTe|LessThan0~15                                                       ; 1       ;
; Contador:CTe|LessThan0~13                                                       ; 1       ;
; Contador:CTe|LessThan0~11                                                       ; 1       ;
; Contador:CTe|LessThan0~9                                                        ; 1       ;
; Contador:CTe|LessThan0~7                                                        ; 1       ;
; Contador:CTe|LessThan0~5                                                        ; 1       ;
; Contador:CTe|LessThan0~3                                                        ; 1       ;
; Contador:CTe|LessThan0~1                                                        ; 1       ;
; Equacao:Equacao_Te|Te[0]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[1]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[2]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[3]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[4]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[5]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[6]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[7]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[8]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[9]                                                        ; 1       ;
; Equacao:Equacao_Te|Te[10]                                                       ; 1       ;
; Equacao:Equacao_Te|Te[11]                                                       ; 1       ;
; Equacao:Equacao_Te|Te[12]                                                       ; 1       ;
; Equacao:Equacao_Te|Te[13]                                                       ; 1       ;
; Equacao:Equacao_Te|Te[14]                                                       ; 1       ;
; Equacao:Equacao_Te|Te[15]                                                       ; 1       ;
+---------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 5           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 5           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 5           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                     ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Equacao:Equacao_Te|mult1[0]                                              ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Equacao:Equacao_Te|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1   ;                           ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Equacao_2:Equacao_Ti|mult3[0]                                            ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Equacao_2:Equacao_Ti|lpm_mult:Mult6|mult_nus:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y17_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Equacao_2:Equacao_Ti|mult4[0]                                            ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y17_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Equacao_2:Equacao_Ti|lpm_mult:Mult7|mult_nus:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y17_N1 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Equacao_2:Equacao_Ti|mult1[0]                                            ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Equacao_2:Equacao_Ti|lpm_mult:Mult0|mult_nus:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; Equacao_2:Equacao_Ti|mult2[0]                                            ; Simple Multiplier (9-bit) ; DSPOUT_X39_Y16_N3  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    Equacao_2:Equacao_Ti|lpm_mult:Mult5|mult_nus:auto_generated|mac_mult1 ;                           ; DSPMULT_X39_Y16_N1 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 599 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 97 / 3,315 ( 3 % )     ;
; C4 interconnects            ; 339 / 60,840 ( < 1 % ) ;
; Direct links                ; 153 / 94,460 ( < 1 % ) ;
; Global clocks               ; 7 / 16 ( 44 % )        ;
; Local interconnects         ; 149 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 96 / 3,091 ( 3 % )     ;
; R4 interconnects            ; 378 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.60) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.90) ; Number of LABs  (Total = 30) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 9                            ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 14                           ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.13) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 4                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.23) ; Number of LABs  (Total = 30) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 3                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 0                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 6                            ;
; 10                                              ; 3                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.30) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 0                            ;
; 34                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "datapath"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 165 pins of 165 total pins
    Info (169086): Pin Te not assigned to an exact location on the device
    Info (169086): Pin Ti not assigned to an exact location on the device
    Info (169086): Pin Ta not assigned to an exact location on the device
    Info (169086): Pin Auto not assigned to an exact location on the device
    Info (169086): Pin CountCTe not assigned to an exact location on the device
    Info (169086): Pin ResetCTe not assigned to an exact location on the device
    Info (169086): Pin CountCTi not assigned to an exact location on the device
    Info (169086): Pin ResetCTi not assigned to an exact location on the device
    Info (169086): Pin Ter[15] not assigned to an exact location on the device
    Info (169086): Pin Ter[14] not assigned to an exact location on the device
    Info (169086): Pin Ter[13] not assigned to an exact location on the device
    Info (169086): Pin Ter[12] not assigned to an exact location on the device
    Info (169086): Pin Ter[11] not assigned to an exact location on the device
    Info (169086): Pin Ter[10] not assigned to an exact location on the device
    Info (169086): Pin Ter[9] not assigned to an exact location on the device
    Info (169086): Pin Ter[8] not assigned to an exact location on the device
    Info (169086): Pin Ter[7] not assigned to an exact location on the device
    Info (169086): Pin Ter[6] not assigned to an exact location on the device
    Info (169086): Pin Ter[5] not assigned to an exact location on the device
    Info (169086): Pin Ter[4] not assigned to an exact location on the device
    Info (169086): Pin Ter[3] not assigned to an exact location on the device
    Info (169086): Pin Ter[2] not assigned to an exact location on the device
    Info (169086): Pin Ter[1] not assigned to an exact location on the device
    Info (169086): Pin CountCTa not assigned to an exact location on the device
    Info (169086): Pin ResetCTa not assigned to an exact location on the device
    Info (169086): Pin CLOCK not assigned to an exact location on the device
    Info (169086): Pin loadAll not assigned to an exact location on the device
    Info (169086): Pin Ter[0] not assigned to an exact location on the device
    Info (169086): Pin Tir[15] not assigned to an exact location on the device
    Info (169086): Pin Tir[14] not assigned to an exact location on the device
    Info (169086): Pin Tir[13] not assigned to an exact location on the device
    Info (169086): Pin Tir[12] not assigned to an exact location on the device
    Info (169086): Pin Tir[11] not assigned to an exact location on the device
    Info (169086): Pin Tir[10] not assigned to an exact location on the device
    Info (169086): Pin Tir[9] not assigned to an exact location on the device
    Info (169086): Pin Tir[8] not assigned to an exact location on the device
    Info (169086): Pin Tir[7] not assigned to an exact location on the device
    Info (169086): Pin Tir[6] not assigned to an exact location on the device
    Info (169086): Pin Tir[5] not assigned to an exact location on the device
    Info (169086): Pin Tir[4] not assigned to an exact location on the device
    Info (169086): Pin Tir[3] not assigned to an exact location on the device
    Info (169086): Pin Tir[2] not assigned to an exact location on the device
    Info (169086): Pin Tir[1] not assigned to an exact location on the device
    Info (169086): Pin Tir[0] not assigned to an exact location on the device
    Info (169086): Pin Kph[0] not assigned to an exact location on the device
    Info (169086): Pin Kph[1] not assigned to an exact location on the device
    Info (169086): Pin Kph[2] not assigned to an exact location on the device
    Info (169086): Pin Kph[3] not assigned to an exact location on the device
    Info (169086): Pin Kph[4] not assigned to an exact location on the device
    Info (169086): Pin Kph[5] not assigned to an exact location on the device
    Info (169086): Pin Kph[6] not assigned to an exact location on the device
    Info (169086): Pin Kph[7] not assigned to an exact location on the device
    Info (169086): Pin Kr[0] not assigned to an exact location on the device
    Info (169086): Pin Kr[1] not assigned to an exact location on the device
    Info (169086): Pin Kr[2] not assigned to an exact location on the device
    Info (169086): Pin Kr[3] not assigned to an exact location on the device
    Info (169086): Pin Kr[4] not assigned to an exact location on the device
    Info (169086): Pin Kr[5] not assigned to an exact location on the device
    Info (169086): Pin Kr[6] not assigned to an exact location on the device
    Info (169086): Pin Kr[7] not assigned to an exact location on the device
    Info (169086): Pin Kn[0] not assigned to an exact location on the device
    Info (169086): Pin Kn[1] not assigned to an exact location on the device
    Info (169086): Pin Kn[2] not assigned to an exact location on the device
    Info (169086): Pin Kn[3] not assigned to an exact location on the device
    Info (169086): Pin Kn[4] not assigned to an exact location on the device
    Info (169086): Pin Kn[5] not assigned to an exact location on the device
    Info (169086): Pin Kn[6] not assigned to an exact location on the device
    Info (169086): Pin Kn[7] not assigned to an exact location on the device
    Info (169086): Pin Ku[0] not assigned to an exact location on the device
    Info (169086): Pin Ku[1] not assigned to an exact location on the device
    Info (169086): Pin Ku[2] not assigned to an exact location on the device
    Info (169086): Pin Ku[3] not assigned to an exact location on the device
    Info (169086): Pin Ku[4] not assigned to an exact location on the device
    Info (169086): Pin Ku[5] not assigned to an exact location on the device
    Info (169086): Pin Ku[6] not assigned to an exact location on the device
    Info (169086): Pin Ku[7] not assigned to an exact location on the device
    Info (169086): Pin Kt[0] not assigned to an exact location on the device
    Info (169086): Pin Kt[1] not assigned to an exact location on the device
    Info (169086): Pin Kt[2] not assigned to an exact location on the device
    Info (169086): Pin Kt[3] not assigned to an exact location on the device
    Info (169086): Pin Kt[4] not assigned to an exact location on the device
    Info (169086): Pin Kt[5] not assigned to an exact location on the device
    Info (169086): Pin Kt[6] not assigned to an exact location on the device
    Info (169086): Pin Kt[7] not assigned to an exact location on the device
    Info (169086): Pin Vph[0] not assigned to an exact location on the device
    Info (169086): Pin Sph[0] not assigned to an exact location on the device
    Info (169086): Pin loadS not assigned to an exact location on the device
    Info (169086): Pin Vph[1] not assigned to an exact location on the device
    Info (169086): Pin Sph[1] not assigned to an exact location on the device
    Info (169086): Pin Vph[2] not assigned to an exact location on the device
    Info (169086): Pin Sph[2] not assigned to an exact location on the device
    Info (169086): Pin Vph[3] not assigned to an exact location on the device
    Info (169086): Pin Sph[3] not assigned to an exact location on the device
    Info (169086): Pin Vph[4] not assigned to an exact location on the device
    Info (169086): Pin Sph[4] not assigned to an exact location on the device
    Info (169086): Pin Vph[5] not assigned to an exact location on the device
    Info (169086): Pin Sph[5] not assigned to an exact location on the device
    Info (169086): Pin Vph[6] not assigned to an exact location on the device
    Info (169086): Pin Sph[6] not assigned to an exact location on the device
    Info (169086): Pin Vph[7] not assigned to an exact location on the device
    Info (169086): Pin Sph[7] not assigned to an exact location on the device
    Info (169086): Pin Vr[0] not assigned to an exact location on the device
    Info (169086): Pin Sr[0] not assigned to an exact location on the device
    Info (169086): Pin Vr[1] not assigned to an exact location on the device
    Info (169086): Pin Sr[1] not assigned to an exact location on the device
    Info (169086): Pin Vr[2] not assigned to an exact location on the device
    Info (169086): Pin Sr[2] not assigned to an exact location on the device
    Info (169086): Pin Vr[3] not assigned to an exact location on the device
    Info (169086): Pin Sr[3] not assigned to an exact location on the device
    Info (169086): Pin Vr[4] not assigned to an exact location on the device
    Info (169086): Pin Sr[4] not assigned to an exact location on the device
    Info (169086): Pin Vr[5] not assigned to an exact location on the device
    Info (169086): Pin Sr[5] not assigned to an exact location on the device
    Info (169086): Pin Vr[6] not assigned to an exact location on the device
    Info (169086): Pin Sr[6] not assigned to an exact location on the device
    Info (169086): Pin Vr[7] not assigned to an exact location on the device
    Info (169086): Pin Sr[7] not assigned to an exact location on the device
    Info (169086): Pin Vn[0] not assigned to an exact location on the device
    Info (169086): Pin Sn[0] not assigned to an exact location on the device
    Info (169086): Pin Vn[1] not assigned to an exact location on the device
    Info (169086): Pin Sn[1] not assigned to an exact location on the device
    Info (169086): Pin Vn[2] not assigned to an exact location on the device
    Info (169086): Pin Sn[2] not assigned to an exact location on the device
    Info (169086): Pin Vn[3] not assigned to an exact location on the device
    Info (169086): Pin Sn[3] not assigned to an exact location on the device
    Info (169086): Pin Vn[4] not assigned to an exact location on the device
    Info (169086): Pin Sn[4] not assigned to an exact location on the device
    Info (169086): Pin Vn[5] not assigned to an exact location on the device
    Info (169086): Pin Sn[5] not assigned to an exact location on the device
    Info (169086): Pin Vn[6] not assigned to an exact location on the device
    Info (169086): Pin Sn[6] not assigned to an exact location on the device
    Info (169086): Pin Vn[7] not assigned to an exact location on the device
    Info (169086): Pin Sn[7] not assigned to an exact location on the device
    Info (169086): Pin Vu[0] not assigned to an exact location on the device
    Info (169086): Pin Su[0] not assigned to an exact location on the device
    Info (169086): Pin Vu[1] not assigned to an exact location on the device
    Info (169086): Pin Su[1] not assigned to an exact location on the device
    Info (169086): Pin Vu[2] not assigned to an exact location on the device
    Info (169086): Pin Su[2] not assigned to an exact location on the device
    Info (169086): Pin Vu[3] not assigned to an exact location on the device
    Info (169086): Pin Su[3] not assigned to an exact location on the device
    Info (169086): Pin Vu[4] not assigned to an exact location on the device
    Info (169086): Pin Su[4] not assigned to an exact location on the device
    Info (169086): Pin Vu[5] not assigned to an exact location on the device
    Info (169086): Pin Su[5] not assigned to an exact location on the device
    Info (169086): Pin Vu[6] not assigned to an exact location on the device
    Info (169086): Pin Su[6] not assigned to an exact location on the device
    Info (169086): Pin Vu[7] not assigned to an exact location on the device
    Info (169086): Pin Su[7] not assigned to an exact location on the device
    Info (169086): Pin Vt[0] not assigned to an exact location on the device
    Info (169086): Pin St[0] not assigned to an exact location on the device
    Info (169086): Pin Vt[1] not assigned to an exact location on the device
    Info (169086): Pin St[1] not assigned to an exact location on the device
    Info (169086): Pin Vt[2] not assigned to an exact location on the device
    Info (169086): Pin St[2] not assigned to an exact location on the device
    Info (169086): Pin Vt[3] not assigned to an exact location on the device
    Info (169086): Pin St[3] not assigned to an exact location on the device
    Info (169086): Pin Vt[4] not assigned to an exact location on the device
    Info (169086): Pin St[4] not assigned to an exact location on the device
    Info (169086): Pin Vt[5] not assigned to an exact location on the device
    Info (169086): Pin St[5] not assigned to an exact location on the device
    Info (169086): Pin Vt[6] not assigned to an exact location on the device
    Info (169086): Pin St[6] not assigned to an exact location on the device
    Info (169086): Pin Vt[7] not assigned to an exact location on the device
    Info (169086): Pin St[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node CountCTa (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node CountCTe (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node CountCTi (placed in PIN C13 (CLK10, LVDSCLK5n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node ResetCTa (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node ResetCTe (placed in PIN B13 (CLK8, LVDSCLK4n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G10
Info (176353): Automatically promoted node ResetCTi (placed in PIN N25 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 45 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 85 registers into blocks of type Embedded multiplier output
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 158 (unused VREF, 3.3V VCCIO, 155 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  54 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.16 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 3 output pins without output pin load capacitance assignment
    Info (306007): Pin "Te" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ti" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ta" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/TrabalhoFinalSD/Datapath/output_files/datapath.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4887 megabytes
    Info: Processing ended: Sun Jul 09 18:05:09 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/TrabalhoFinalSD/Datapath/output_files/datapath.fit.smsg.


