---
title: 数电简要总结
author: JoyDee
categories: [其他知识技术分享, 计算机电路基础]
tags: [电路, 数电]
math: true
---



## 数制和码制

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210526221408.png" style="zoom: 67%;" />

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210526223541.png" style="zoom: 67%;" />

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527000847.png" style="zoom: 50%;" />

>  ASCII是一组七位二进制代码，共127个

## 逻辑代数

### 常用公式

+ $A+B=A+C$  或者 $AB=AC$，均不能推出 $B=C$

+ $A+BC=(A+B)(A+C)$

  > 证明：$右式=AA+AC+AB+BC=A(1+C+B)+BC=A+BC$

+ $A(A+B)=A+AB=A$

+ $A+\overline{A}B=A+B$

  > <img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527093141.png" style="zoom:50%;" />

+ $AB+\overline{A}C+BCD...=AB+\overline{A}C$

  > 应用：$Y=A\overline{B}+\overline{C}B（与-或式）=A\overline{B}+\overline{C}B+A\overline{C}+B\overline{B}=(A+B)(\overline{B}+\overline{C})(或-与式)$
  >
  > <img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527104306.png" style="zoom: 50%;" />
  >
  > <img src="https://gitee.com/j__strawhat/MyImages/raw/master/image-20210527104901439.png" alt="image-20210527104901439" style="zoom:50%;" />
  >
  > <img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527105743.png" style="zoom:50%;" />

### 三个基本定理

+ 代入定理：将逻辑等式两边的某一变量均用同一逻辑函数替代，等式仍然成立。

+ 反演定理：任意逻辑函数式$Y$，将 "$\cdot$"换成 "+"，"+"换成"$\cdot$"，"0"换成"1"，"1"换成"0"，**原变量换成反变量，反变量换成原变量**，得到反函数 $\overline{Y}$

  > 不改变原运算次序，不属于单变量的反号要保留。
  >
  > <img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527094529.png" style="zoom:67%;" />

+ 对偶定理：若两逻辑式相等，则它们的对偶式也相等。

  其中，对偶式：任意逻辑函数式$Y$，将 "$\cdot$"换成 "+"，"+"换成"$\cdot$"，"0"换成"1"，"1"换成"0"，得到对偶式 $Y^D$

  <img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527094804.png" style="zoom: 50%;" />

### 最小项

对于 $n$ 个变量的逻辑函数共有 $2^n$ 个最小项

### 卡诺图

五变量卡诺图：

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210527110845.png" style="zoom: 67%;" />



## FPGA

可编程逻辑器件（PLD）及专用集成电路（ASIC）的出现，设计方式转变为“电子设计自动化”（Electronic Design Automation，EDA）。

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210526212707.png"/>

> CPLD — Complex Programmable Logic Device 
>
> FPGA — Field Programmable Gate Array 现场可编程门阵列，一种集成电路芯片

其中，硬件描述语言（HDL）是EDA技术的重要组成部分，常见的硬件描述语言包括Verilog、VHDL等。 

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210526212737.png"/>

模块(module)是Verilog HDL 语言中描述电路的基本单元，而模块的两种描述方式：行为描述方式、结构描述方式。

## 门电路

三态门的输出有三个状态：高电平、低电平、高阻态。

**集电极开路**与非门（OC）门：

<img src="https://gitee.com/j__strawhat/MyImages/raw/master/20210526213859.png"/>

在TTL电路中，OC门是可直接相连完成**线与逻辑**功能的门电路。

| 集成门电路               | 输出结构门电路 | 缺点         | 优点                                                         |
| ------------------------ | -------------- | ------------ | ------------------------------------------------------------ |
| TTL（三极管-三极管逻辑） | OC门           | 功耗大       | 开关速度高，抗干扰能力强，带负载的能力强                     |
| CMOS                     | OD门           | 工作速度稍低 | 制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等 |

对于TTL门电路，输入电压小于0.4V，或者阻值小于0.7K欧，相当于接**低电平**；输入电压大于2.4V，相当于接高电平。

> 门电路若出现“倒三角”符号，则属于三态门。若使能端无效，输出**高阻态**；若使能端有效，正常输出高低电平。

对于CMOS门电路，高电平接近电源电压，低电平接近0V。

针对于**悬空**，TTL门电路的悬空相当于接入高电平，CMOS门电路**不允许悬空**。

【附】

存储器容量=字数*位数，其中 $n$ 条地址线，即有 $2^n$个存储空间；$m$条数据线，则有 $m$ 位。

