+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U_RISCV_TOP|U_SPI|U_SPI_CORE|wfifo                                                                  ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_SPI|U_SPI_CORE|rfifo                                                                  ; 13    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_SPI|U_SPI_CORE                                                                        ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_SPI                                                                                   ; 83    ; 25             ; 65           ; 25             ; 41     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C1|U_I2C_CORE|byte_controller|bit_controller                                        ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C1|U_I2C_CORE|byte_controller                                                       ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C1|U_I2C_CORE                                                                       ; 19    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C1                                                                                  ; 84    ; 25             ; 65           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C0|U_I2C_CORE|byte_controller|bit_controller                                        ; 27    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C0|U_I2C_CORE|byte_controller                                                       ; 35    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C0|U_I2C_CORE                                                                       ; 19    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_I2C0                                                                                  ; 84    ; 25             ; 65           ; 25             ; 39     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_INT_GEN                                                                               ; 82    ; 2              ; 36           ; 2              ; 99     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_UART|BRG                                                                              ; 18    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_UART|TOP|rx_fifo                                                                      ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_UART|TOP|tx_fifo                                                                      ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_UART|TOP                                                                              ; 16    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_UART                                                                                  ; 84    ; 7              ; 45           ; 7              ; 37     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_PORT                                                                                  ; 274   ; 2              ; 40           ; 2              ; 418    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_RAMI                                                                                  ; 82    ; 1              ; 10           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_RAMD                                                                                  ; 82    ; 1              ; 10           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_SDRAM                                                                             ; 83    ; 3              ; 14           ; 3              ; 56     ; 3               ; 3             ; 3               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_CSR_MTIME                                                                             ; 84    ; 2              ; 36           ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_SLAVE_PORT                                                           ; 1142  ; 0              ; 0            ; 0              ; 1150   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[9].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[8].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[7].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[6].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[5].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[4].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[3].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[2].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[1].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[2].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[1].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB|U_AHB_ARB_RB[0].U_AHB_ARB_RB ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT|AHB_ARB_SLAVE[0].U_AHB_ARB                              ; 15    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_INTERCONNECT                                                         ; 1238  ; 0              ; 0            ; 0              ; 905    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX|U_AHB_MASTER_PORT                                                          ; 347   ; 0              ; 0            ; 0              ; 342    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_AHB_MATRIX                                                                            ; 1228  ; 646            ; 0            ; 646            ; 902    ; 646             ; 646           ; 646             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_BUS_M_AHB_DBGD                                                               ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_BUS_M_AHB_CPUD[0].U_BUS_M_AHB_CPUD                                           ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_BUS_M_AHB_CPUI[0].U_BUS_M_AHB_CPUI                                           ; 114   ; 2              ; 0            ; 2              ; 154    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FPU32                                             ; 355   ; 163            ; 355          ; 163            ; 163    ; 163             ; 163           ; 163             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_DEBUG                                             ; 792   ; 10             ; 41           ; 10             ; 261    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR_DBG                                           ; 142   ; 1              ; 1            ; 1              ; 482    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR_INT                                           ; 159   ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_CSR                                               ; 497   ; 4              ; 0            ; 4              ; 439    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_PIPELINE                                          ; 381   ; 109            ; 65           ; 109            ; 564    ; 109             ; 109           ; 109             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_DATAPATH                                          ; 492   ; 9              ; 55           ; 9              ; 358    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP|U_CPU_FETCH                                             ; 111   ; 41             ; 40           ; 41             ; 146    ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_CPU_TOP[0].U_CPU_TOP                                                         ; 454   ; 32             ; 0            ; 32             ; 199    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_DEBUG_TOP|U_DEBUG_DM                                                         ; 224   ; 11             ; 38           ; 11             ; 188    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG|U_DEBUG_CDC_DMI_RD                                ; 47    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG|U_DEBUG_CDC_DMI_WR                                ; 47    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_DEBUG_TOP|U_DEBUG_DTM_JTAG                                                   ; 72    ; 0              ; 0            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC|U_DEBUG_TOP                                                                    ; 220   ; 0              ; 1            ; 0              ; 190    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP|U_MMRISC                                                                                ; 409   ; 101            ; 1            ; 101            ; 280    ; 101             ; 101           ; 101             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_RISCV_TOP                                                                                         ; 207   ; 2              ; 0            ; 2              ; 427    ; 2               ; 2             ; 2               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|KEY_PRINTER|SHIFTER_PRT1                                                                 ; 5     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|KEY_PRINTER|SHIFTER_PRT0                                                                 ; 5     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|KEY_PRINTER|SHIFTER_KEY                                                                  ; 5     ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|KEY_PRINTER                                                                              ; 227   ; 62             ; 199          ; 62             ; 97     ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[7].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[7].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[7].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[7].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[6].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[6].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[6].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[6].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[5].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[5].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[5].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[5].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[4].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[4].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[4].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[4].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[3].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[3].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[3].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[3].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[2].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[2].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[2].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[2].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[1].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[1].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[1].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[1].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[0].RAM_CHIP[3].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[0].RAM_CHIP[2].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[0].RAM_CHIP[1].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM|RAM_BANK[0].RAM_CHIP[0].U_MCS4_RAM_CHIP                                       ; 10    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_RAM                                                                               ; 15    ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS|U_MCS4_ROM                                                                               ; 111   ; 0              ; 32           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_SYS                                                                                          ; 67    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MCS4_CPU                                                                                          ; 7     ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL|altpll_component|auto_generated                                                               ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_PLL                                                                                               ; 2     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
