Classic Timing Analyzer report for Test1
Mon Mar 30 21:08:06 2009
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'DDS_OUT'
  6. Clock Setup: 'CBCLK'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                    ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From         ; To           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 0.889 ns                                       ; CC           ; CCdata[16]   ; --         ; CBCLK    ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.369 ns                                      ; PTT_out      ; LED2         ; CLRCLK     ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 2.006 ns                                       ; CLRCLK       ; CC_state.10  ; --         ; CBCLK    ; 0            ;
; Clock Setup: 'CBCLK'         ; N/A   ; None          ; 89.61 MHz ( period = 11.159 ns )               ; bit_count[0] ; SDIO~reg0    ; CBCLK      ; CBCLK    ; 0            ;
; Clock Setup: 'DDS_OUT'       ; N/A   ; None          ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11     ; Q_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;              ;              ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------------+--------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM240T100C5       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; DDS_OUT         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CBCLK           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; CLRCLK          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'DDS_OUT'                                                                                                                                                                       ;
+-------+------------------------------------------------+----------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From     ; To           ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11 ; Q_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 2.000 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01 ; I_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.776 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00 ; I_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.532 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.11 ; state.00     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.529 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00 ; state.01     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.528 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.00 ; Q_CLKTX~reg0 ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.524 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.01 ; state.10     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.253 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; state.10 ; state.11     ; DDS_OUT    ; DDS_OUT  ; None                        ; None                      ; 1.226 ns                ;
+-------+------------------------------------------------+----------+--------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CBCLK'                                                                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+--------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From         ; To                  ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 89.61 MHz ( period = 11.159 ns )                    ; bit_count[0] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 10.450 ns               ;
; N/A                                     ; 90.75 MHz ( period = 11.019 ns )                    ; DDS_data[20] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 10.310 ns               ;
; N/A                                     ; 94.52 MHz ( period = 10.580 ns )                    ; bit_count[1] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.871 ns                ;
; N/A                                     ; 96.26 MHz ( period = 10.389 ns )                    ; bit_count[0] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 96.26 MHz ( period = 10.389 ns )                    ; bit_count[0] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 96.26 MHz ( period = 10.389 ns )                    ; bit_count[0] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 96.26 MHz ( period = 10.389 ns )                    ; bit_count[0] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.680 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.374 ns )                    ; bit_count[0] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.665 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.374 ns )                    ; bit_count[4] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.665 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.374 ns )                    ; bit_count[4] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.665 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.374 ns )                    ; bit_count[4] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.665 ns                ;
; N/A                                     ; 96.39 MHz ( period = 10.374 ns )                    ; bit_count[4] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.665 ns                ;
; N/A                                     ; 96.53 MHz ( period = 10.359 ns )                    ; bit_count[4] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.650 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; bit_count[0] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.622 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 96.94 MHz ( period = 10.316 ns )                    ; bit_count[4] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.607 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; bit_count[3] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.479 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; bit_count[3] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.479 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; bit_count[3] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.479 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; bit_count[3] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.479 ns                ;
; N/A                                     ; 98.30 MHz ( period = 10.173 ns )                    ; bit_count[3] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.464 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; bit_count[3] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.421 ns                ;
; N/A                                     ; 100.70 MHz ( period = 9.930 ns )                    ; bit_count[5] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 100.70 MHz ( period = 9.930 ns )                    ; bit_count[5] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 100.70 MHz ( period = 9.930 ns )                    ; bit_count[5] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 100.70 MHz ( period = 9.930 ns )                    ; bit_count[5] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.221 ns                ;
; N/A                                     ; 100.86 MHz ( period = 9.915 ns )                    ; bit_count[5] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.206 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 101.30 MHz ( period = 9.872 ns )                    ; bit_count[5] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.163 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[16] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[0] ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[2] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[2] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[2] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.01 MHz ( period = 9.803 ns )                    ; bit_count[2] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.094 ns                ;
; N/A                                     ; 102.02 MHz ( period = 9.802 ns )                    ; bit_count[0] ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.093 ns                ;
; N/A                                     ; 102.02 MHz ( period = 9.802 ns )                    ; bit_count[0] ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.093 ns                ;
; N/A                                     ; 102.02 MHz ( period = 9.802 ns )                    ; bit_count[0] ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.093 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[16] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[4] ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.17 MHz ( period = 9.788 ns )                    ; bit_count[2] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.079 ns                ;
; N/A                                     ; 102.18 MHz ( period = 9.787 ns )                    ; bit_count[4] ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.078 ns                ;
; N/A                                     ; 102.18 MHz ( period = 9.787 ns )                    ; bit_count[4] ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.078 ns                ;
; N/A                                     ; 102.18 MHz ( period = 9.787 ns )                    ; bit_count[4] ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.078 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.47 MHz ( period = 9.759 ns )                    ; bit_count[0] ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.050 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[33]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[37]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[41]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[32]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[40]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.56 MHz ( period = 9.750 ns )                    ; bit_count[0] ; DDS_data[19]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.041 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.62 MHz ( period = 9.745 ns )                    ; bit_count[2] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.036 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.63 MHz ( period = 9.744 ns )                    ; bit_count[4] ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[33]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[37]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[41]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[32]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[40]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 102.72 MHz ( period = 9.735 ns )                    ; bit_count[4] ; DDS_data[19]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 9.026 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[16] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.14 MHz ( period = 9.602 ns )                    ; bit_count[3] ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.893 ns                ;
; N/A                                     ; 104.16 MHz ( period = 9.601 ns )                    ; bit_count[3] ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.892 ns                ;
; N/A                                     ; 104.16 MHz ( period = 9.601 ns )                    ; bit_count[3] ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.892 ns                ;
; N/A                                     ; 104.16 MHz ( period = 9.601 ns )                    ; bit_count[3] ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.892 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.62 MHz ( period = 9.558 ns )                    ; bit_count[3] ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.849 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[33]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[37]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[41]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[32]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[40]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.72 MHz ( period = 9.549 ns )                    ; bit_count[3] ; DDS_data[19]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.840 ns                ;
; N/A                                     ; 104.99 MHz ( period = 9.525 ns )                    ; bit_count[1] ; DDS_data[28]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.816 ns                ;
; N/A                                     ; 104.99 MHz ( period = 9.525 ns )                    ; bit_count[1] ; DDS_data[29]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.816 ns                ;
; N/A                                     ; 104.99 MHz ( period = 9.525 ns )                    ; bit_count[1] ; DDS_data[31]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.816 ns                ;
; N/A                                     ; 104.99 MHz ( period = 9.525 ns )                    ; bit_count[1] ; DDS_data[30]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.816 ns                ;
; N/A                                     ; 105.15 MHz ( period = 9.510 ns )                    ; bit_count[1] ; DDS_data[16]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.801 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[24]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[26]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[25]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[21]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[23]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[22]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[18]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.63 MHz ( period = 9.467 ns )                    ; bit_count[1] ; DDS_data[17]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.758 ns                ;
; N/A                                     ; 105.70 MHz ( period = 9.461 ns )                    ; bit_count[4] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.752 ns                ;
; N/A                                     ; 106.39 MHz ( period = 9.399 ns )                    ; bits[3]      ; CCdata[5]           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.690 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[16] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.02 MHz ( period = 9.344 ns )                    ; bit_count[5] ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.635 ns                ;
; N/A                                     ; 107.03 MHz ( period = 9.343 ns )                    ; bit_count[5] ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 107.03 MHz ( period = 9.343 ns )                    ; bit_count[5] ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 107.03 MHz ( period = 9.343 ns )                    ; bit_count[5] ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.634 ns                ;
; N/A                                     ; 107.35 MHz ( period = 9.315 ns )                    ; DDS_data[27] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.606 ns                ;
; N/A                                     ; 107.39 MHz ( period = 9.312 ns )                    ; bit_count[2] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.603 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[5]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[2]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[1]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[0]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[3]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; bit_count[5] ; bit_count[4]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[33]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[37]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[45]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[41]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[32]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[40]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.63 MHz ( period = 9.291 ns )                    ; bit_count[5] ; DDS_data[19]        ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.582 ns                ;
; N/A                                     ; 107.83 MHz ( period = 9.274 ns )                    ; DDS_data[19] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.565 ns                ;
; N/A                                     ; 107.86 MHz ( period = 9.271 ns )                    ; bit_count[3] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.562 ns                ;
; N/A                                     ; 108.41 MHz ( period = 9.224 ns )                    ; DDS_data[16] ; SDIO~reg0           ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.515 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[23] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[47] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[22] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[18] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[16] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[45] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[46] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.50 MHz ( period = 9.217 ns )                    ; bit_count[2] ; prev_phase_word[30] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.508 ns                ;
; N/A                                     ; 108.51 MHz ( period = 9.216 ns )                    ; bit_count[2] ; prev_phase_word[29] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.507 ns                ;
; N/A                                     ; 108.51 MHz ( period = 9.216 ns )                    ; bit_count[2] ; prev_phase_word[42] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.507 ns                ;
; N/A                                     ; 108.51 MHz ( period = 9.216 ns )                    ; bit_count[2] ; prev_phase_word[28] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.507 ns                ;
; N/A                                     ; 108.93 MHz ( period = 9.180 ns )                    ; bit_count[0] ; prev_phase_word[17] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 108.93 MHz ( period = 9.180 ns )                    ; bit_count[0] ; prev_phase_word[37] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 108.93 MHz ( period = 9.180 ns )                    ; bit_count[0] ; prev_phase_word[36] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 108.93 MHz ( period = 9.180 ns )                    ; bit_count[0] ; prev_phase_word[25] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.471 ns                ;
; N/A                                     ; 108.93 MHz ( period = 9.180 ns )                    ; bit_count[0] ; prev_phase_word[26] ; CBCLK      ; CBCLK    ; None                        ; None                      ; 8.471 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;              ;                     ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+--------------+---------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------+
; tsu                                                                 ;
+-------+--------------+------------+--------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From   ; To          ; To Clock ;
+-------+--------------+------------+--------+-------------+----------+
; N/A   ; None         ; 0.889 ns   ; CC     ; CCdata[16]  ; CBCLK    ;
; N/A   ; None         ; 0.888 ns   ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A   ; None         ; 0.886 ns   ; CC     ; CCdata[22]  ; CBCLK    ;
; N/A   ; None         ; 0.885 ns   ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A   ; None         ; 0.884 ns   ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A   ; None         ; 0.799 ns   ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A   ; None         ; 0.797 ns   ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A   ; None         ; 0.796 ns   ; CC     ; CCdata[30]  ; CBCLK    ;
; N/A   ; None         ; 0.795 ns   ; CC     ; CCdata[31]  ; CBCLK    ;
; N/A   ; None         ; 0.794 ns   ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A   ; None         ; 0.792 ns   ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A   ; None         ; 0.744 ns   ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A   ; None         ; 0.695 ns   ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A   ; None         ; 0.695 ns   ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A   ; None         ; 0.694 ns   ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A   ; None         ; 0.688 ns   ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A   ; None         ; 0.684 ns   ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A   ; None         ; 0.634 ns   ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A   ; None         ; 0.634 ns   ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A   ; None         ; 0.633 ns   ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A   ; None         ; 0.631 ns   ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A   ; None         ; 0.619 ns   ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A   ; None         ; 0.618 ns   ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A   ; None         ; 0.604 ns   ; CC     ; CCdata[9]   ; CBCLK    ;
; N/A   ; None         ; 0.604 ns   ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A   ; None         ; 0.603 ns   ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A   ; None         ; 0.602 ns   ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A   ; None         ; 0.600 ns   ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A   ; None         ; 0.597 ns   ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A   ; None         ; 0.594 ns   ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A   ; None         ; 0.593 ns   ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A   ; None         ; 0.397 ns   ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A   ; None         ; 0.394 ns   ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A   ; None         ; 0.284 ns   ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A   ; None         ; -1.449 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
; N/A   ; None         ; -1.452 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
+-------+--------------+------------+--------+-------------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 11.369 ns  ; PTT_out      ; LED2    ; CLRCLK     ;
; N/A   ; None         ; 11.351 ns  ; SCLK~reg0    ; SCLK    ; CBCLK      ;
; N/A   ; None         ; 11.260 ns  ; SDIO~reg0    ; SDIO    ; CBCLK      ;
; N/A   ; None         ; 11.187 ns  ; DLD~reg0     ; DLD     ; CBCLK      ;
; N/A   ; None         ; 11.144 ns  ; DCLK~reg0    ; DCLK    ; CBCLK      ;
; N/A   ; None         ; 11.134 ns  ; DIN~reg0     ; DIN     ; CBCLK      ;
; N/A   ; None         ; 10.026 ns  ; CSB~reg0     ; CSB     ; CBCLK      ;
; N/A   ; None         ; 10.026 ns  ; IO_UPD~reg0  ; IO_UPD  ; CBCLK      ;
; N/A   ; None         ; 9.506 ns   ; Q_CLKTX~reg0 ; Q_CLKTX ; DDS_OUT    ;
; N/A   ; None         ; 9.477 ns   ; I_CLKTX~reg0 ; I_CLKTX ; DDS_OUT    ;
+-------+--------------+------------+--------------+---------+------------+


+---------------------------------------------------------------------------+
; th                                                                        ;
+---------------+-------------+-----------+--------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From   ; To          ; To Clock ;
+---------------+-------------+-----------+--------+-------------+----------+
; N/A           ; None        ; 2.006 ns  ; CLRCLK ; CC_state.10 ; CBCLK    ;
; N/A           ; None        ; 2.003 ns  ; CLRCLK ; CC_state.01 ; CBCLK    ;
; N/A           ; None        ; 0.270 ns  ; CC     ; CCdata[28]  ; CBCLK    ;
; N/A           ; None        ; 0.160 ns  ; CC     ; CCdata[27]  ; CBCLK    ;
; N/A           ; None        ; 0.157 ns  ; CC     ; CCdata[8]   ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[5]     ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[4]     ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[3]     ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[0]     ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[1]     ; CBCLK    ;
; N/A           ; None        ; -0.039 ns ; CLRCLK ; bits[2]     ; CBCLK    ;
; N/A           ; None        ; -0.040 ns ; CC     ; CCdata[29]  ; CBCLK    ;
; N/A           ; None        ; -0.043 ns ; CC     ; CCdata[11]  ; CBCLK    ;
; N/A           ; None        ; -0.046 ns ; CC     ; CCdata[25]  ; CBCLK    ;
; N/A           ; None        ; -0.048 ns ; CC     ; CCdata[4]   ; CBCLK    ;
; N/A           ; None        ; -0.049 ns ; CC     ; CCdata[12]  ; CBCLK    ;
; N/A           ; None        ; -0.050 ns ; CC     ; CCdata[9]   ; CBCLK    ;
; N/A           ; None        ; -0.050 ns ; CC     ; CCdata[5]   ; CBCLK    ;
; N/A           ; None        ; -0.064 ns ; CC     ; CCdata[13]  ; CBCLK    ;
; N/A           ; None        ; -0.065 ns ; CC     ; CCdata[24]  ; CBCLK    ;
; N/A           ; None        ; -0.077 ns ; CC     ; CCdata[3]   ; CBCLK    ;
; N/A           ; None        ; -0.079 ns ; CC     ; CCdata[7]   ; CBCLK    ;
; N/A           ; None        ; -0.080 ns ; CC     ; CCdata[6]   ; CBCLK    ;
; N/A           ; None        ; -0.080 ns ; CC     ; CCdata[2]   ; CBCLK    ;
; N/A           ; None        ; -0.130 ns ; CC     ; CCdata[14]  ; CBCLK    ;
; N/A           ; None        ; -0.134 ns ; CC     ; CCdata[21]  ; CBCLK    ;
; N/A           ; None        ; -0.140 ns ; CC     ; CCdata[20]  ; CBCLK    ;
; N/A           ; None        ; -0.141 ns ; CC     ; CCdata[15]  ; CBCLK    ;
; N/A           ; None        ; -0.141 ns ; CC     ; CCdata[23]  ; CBCLK    ;
; N/A           ; None        ; -0.190 ns ; CC     ; CCdata[32]  ; CBCLK    ;
; N/A           ; None        ; -0.238 ns ; CC     ; CCdata[10]  ; CBCLK    ;
; N/A           ; None        ; -0.240 ns ; CC     ; CCdata[0]   ; CBCLK    ;
; N/A           ; None        ; -0.241 ns ; CC     ; CCdata[31]  ; CBCLK    ;
; N/A           ; None        ; -0.242 ns ; CC     ; CCdata[30]  ; CBCLK    ;
; N/A           ; None        ; -0.243 ns ; CC     ; CCdata[26]  ; CBCLK    ;
; N/A           ; None        ; -0.245 ns ; CC     ; CCdata[1]   ; CBCLK    ;
; N/A           ; None        ; -0.330 ns ; CC     ; CCdata[17]  ; CBCLK    ;
; N/A           ; None        ; -0.331 ns ; CC     ; CCdata[19]  ; CBCLK    ;
; N/A           ; None        ; -0.332 ns ; CC     ; CCdata[22]  ; CBCLK    ;
; N/A           ; None        ; -0.334 ns ; CC     ; CCdata[18]  ; CBCLK    ;
; N/A           ; None        ; -0.335 ns ; CC     ; CCdata[16]  ; CBCLK    ;
+---------------+-------------+-----------+--------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Mon Mar 30 21:08:05 2009
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Phoenix -c Test1
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "DDS_OUT" is an undefined clock
    Info: Assuming node "CBCLK" is an undefined clock
    Info: Assuming node "CLRCLK" is an undefined clock
Info: Clock "DDS_OUT" Internal fmax is restricted to 304.04 MHz between source register "state.11" and destination register "Q_CLKTX~reg0"
    Info: fmax restricted to clock pin edge rate 3.289 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.000 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y3_N1; Fanout = 2; REG Node = 'state.11'
            Info: 2: + IC(0.939 ns) + CELL(1.061 ns) = 2.000 ns; Loc. = LC_X4_Y3_N6; Fanout = 1; REG Node = 'Q_CLKTX~reg0'
            Info: Total cell delay = 1.061 ns ( 53.05 % )
            Info: Total interconnect delay = 0.939 ns ( 46.95 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "DDS_OUT" to destination register is 4.728 ns
                Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 6; CLK Node = 'DDS_OUT'
                Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X4_Y3_N6; Fanout = 1; REG Node = 'Q_CLKTX~reg0'
                Info: Total cell delay = 2.050 ns ( 43.36 % )
                Info: Total interconnect delay = 2.678 ns ( 56.64 % )
            Info: - Longest clock path from clock "DDS_OUT" to source register is 4.728 ns
                Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_8; Fanout = 6; CLK Node = 'DDS_OUT'
                Info: 2: + IC(2.678 ns) + CELL(0.918 ns) = 4.728 ns; Loc. = LC_X4_Y3_N1; Fanout = 2; REG Node = 'state.11'
                Info: Total cell delay = 2.050 ns ( 43.36 % )
                Info: Total interconnect delay = 2.678 ns ( 56.64 % )
        Info: + Micro clock to output delay of source is 0.376 ns
        Info: + Micro setup delay of destination is 0.333 ns
Info: Clock "CBCLK" has Internal fmax of 89.61 MHz between source register "bit_count[0]" and destination register "SDIO~reg0" (period= 11.159 ns)
    Info: + Longest register to register delay is 10.450 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y2_N1; Fanout = 14; REG Node = 'bit_count[0]'
        Info: 2: + IC(2.623 ns) + CELL(0.914 ns) = 3.537 ns; Loc. = LC_X2_Y3_N9; Fanout = 1; COMB Node = 'Mux2~195'
        Info: 3: + IC(0.720 ns) + CELL(0.200 ns) = 4.457 ns; Loc. = LC_X2_Y3_N7; Fanout = 1; COMB Node = 'Mux2~196'
        Info: 4: + IC(0.771 ns) + CELL(0.511 ns) = 5.739 ns; Loc. = LC_X2_Y3_N2; Fanout = 1; COMB Node = 'Mux2~199'
        Info: 5: + IC(0.725 ns) + CELL(0.200 ns) = 6.664 ns; Loc. = LC_X2_Y3_N5; Fanout = 1; COMB Node = 'Mux2~202'
        Info: 6: + IC(2.379 ns) + CELL(0.511 ns) = 9.554 ns; Loc. = LC_X6_Y4_N6; Fanout = 1; COMB Node = 'Selector28~359'
        Info: 7: + IC(0.305 ns) + CELL(0.591 ns) = 10.450 ns; Loc. = LC_X6_Y4_N7; Fanout = 2; REG Node = 'SDIO~reg0'
        Info: Total cell delay = 2.927 ns ( 28.01 % )
        Info: Total interconnect delay = 7.523 ns ( 71.99 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "CBCLK" to destination register is 6.520 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 140; CLK Node = 'CBCLK'
            Info: 2: + IC(4.470 ns) + CELL(0.918 ns) = 6.520 ns; Loc. = LC_X6_Y4_N7; Fanout = 2; REG Node = 'SDIO~reg0'
            Info: Total cell delay = 2.050 ns ( 31.44 % )
            Info: Total interconnect delay = 4.470 ns ( 68.56 % )
        Info: - Longest clock path from clock "CBCLK" to source register is 6.520 ns
            Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 140; CLK Node = 'CBCLK'
            Info: 2: + IC(4.470 ns) + CELL(0.918 ns) = 6.520 ns; Loc. = LC_X4_Y2_N1; Fanout = 14; REG Node = 'bit_count[0]'
            Info: Total cell delay = 2.050 ns ( 31.44 % )
            Info: Total interconnect delay = 4.470 ns ( 68.56 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: No valid register-to-register data paths exist for clock "CLRCLK"
Info: tsu for register "CCdata[16]" (data pin = "CC", clock pin = "CBCLK") is 0.889 ns
    Info: + Longest pin to register delay is 7.076 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_33; Fanout = 33; PIN Node = 'CC'
        Info: 2: + IC(5.140 ns) + CELL(0.804 ns) = 7.076 ns; Loc. = LC_X7_Y2_N8; Fanout = 2; REG Node = 'CCdata[16]'
        Info: Total cell delay = 1.936 ns ( 27.36 % )
        Info: Total interconnect delay = 5.140 ns ( 72.64 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "CBCLK" to destination register is 6.520 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 140; CLK Node = 'CBCLK'
        Info: 2: + IC(4.470 ns) + CELL(0.918 ns) = 6.520 ns; Loc. = LC_X7_Y2_N8; Fanout = 2; REG Node = 'CCdata[16]'
        Info: Total cell delay = 2.050 ns ( 31.44 % )
        Info: Total interconnect delay = 4.470 ns ( 68.56 % )
Info: tco from clock "CLRCLK" to destination pin "LED2" through register "PTT_out" is 11.369 ns
    Info: + Longest clock path from clock "CLRCLK" to source register is 5.878 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_68; Fanout = 36; CLK Node = 'CLRCLK'
        Info: 2: + IC(3.828 ns) + CELL(0.918 ns) = 5.878 ns; Loc. = LC_X3_Y1_N9; Fanout = 1; REG Node = 'PTT_out'
        Info: Total cell delay = 2.050 ns ( 34.88 % )
        Info: Total interconnect delay = 3.828 ns ( 65.12 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 5.115 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y1_N9; Fanout = 1; REG Node = 'PTT_out'
        Info: 2: + IC(2.793 ns) + CELL(2.322 ns) = 5.115 ns; Loc. = PIN_86; Fanout = 0; PIN Node = 'LED2'
        Info: Total cell delay = 2.322 ns ( 45.40 % )
        Info: Total interconnect delay = 2.793 ns ( 54.60 % )
Info: th for register "CC_state.10" (data pin = "CLRCLK", clock pin = "CBCLK") is 2.006 ns
    Info: + Longest clock path from clock "CBCLK" to destination register is 6.520 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_70; Fanout = 140; CLK Node = 'CBCLK'
        Info: 2: + IC(4.470 ns) + CELL(0.918 ns) = 6.520 ns; Loc. = LC_X7_Y1_N6; Fanout = 16; REG Node = 'CC_state.10'
        Info: Total cell delay = 2.050 ns ( 31.44 % )
        Info: Total interconnect delay = 4.470 ns ( 68.56 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 4.735 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_68; Fanout = 36; CLK Node = 'CLRCLK'
        Info: 2: + IC(2.542 ns) + CELL(1.061 ns) = 4.735 ns; Loc. = LC_X7_Y1_N6; Fanout = 16; REG Node = 'CC_state.10'
        Info: Total cell delay = 2.193 ns ( 46.31 % )
        Info: Total interconnect delay = 2.542 ns ( 53.69 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 127 megabytes
    Info: Processing ended: Mon Mar 30 21:08:06 2009
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


