Fitter report for CANDY_AVB
Tue Jul 23 16:32:10 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 23 16:32:10 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; CANDY_AVB                                   ;
; Top-level Entity Name              ; CANDY_AVB                                   ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 12,180 / 15,840 ( 77 % )                    ;
;     Total combinational functions  ; 9,427 / 15,840 ( 60 % )                     ;
;     Dedicated logic registers      ; 8,274 / 15,840 ( 52 % )                     ;
; Total registers                    ; 8342                                        ;
; Total pins                         ; 86 / 130 ( 66 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 232,144 / 562,176 ( 41 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 90 ( 7 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 1 / 1 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  18.1%      ;
;     Processor 3            ;  12.1%      ;
;     Processor 4            ;  11.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|q_b[0]                                                                          ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|q_b[1]                                                                          ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                                                               ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE~output                                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS~output                                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS~output                                                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS~output                                                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                                  ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                                                                   ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                                                                  ; O                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                     ;
+-----------------------------+--------------------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                             ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------------------------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                                            ;              ; ADC_IN[0]        ; PIN_H1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[1]        ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[2]        ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[3]        ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[4]        ; PIN_C1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[5]        ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[6]        ; PIN_B1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[7]        ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                                            ;              ; ADC_IN[8]        ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                                            ;              ; GPIO_L3          ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                                            ;              ; GPIO_M1          ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                                            ;              ; GPIO_M2          ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                                            ;              ; GPIO_N2          ; PIN_N2        ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[0]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[1]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[2]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[3]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[4]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[5]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[6]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[7]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; ADC_IN[8]        ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; GPIO_L3          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; GPIO_M1          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; GPIO_M2          ; 3.3-V LVTTL   ; QSF Assignment             ;
; I/O Standard                ; CANDY_AVB                                  ;              ; GPIO_N2          ; 3.3-V LVTTL   ; QSF Assignment             ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_avb_test_qsys_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18973 ) ; 0.00 % ( 0 / 18973 )       ; 0.00 % ( 0 / 18973 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18973 ) ; 0.00 % ( 0 / 18973 )       ; 0.00 % ( 0 / 18973 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 18704 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 238 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 31 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/output_files/CANDY_AVB.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 12,180 / 15,840 ( 77 % )   ;
;     -- Combinational with no register       ; 3906                       ;
;     -- Register only                        ; 2753                       ;
;     -- Combinational with a register        ; 5521                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 4684                       ;
;     -- 3 input functions                    ; 2520                       ;
;     -- <=2 input functions                  ; 2223                       ;
;     -- Register only                        ; 2753                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 8118                       ;
;     -- arithmetic mode                      ; 1309                       ;
;                                             ;                            ;
; Total registers*                            ; 8,342 / 16,445 ( 51 % )    ;
;     -- Dedicated logic registers            ; 8,274 / 15,840 ( 52 % )    ;
;     -- I/O registers                        ; 68 / 605 ( 11 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 896 / 990 ( 91 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 86 / 130 ( 66 % )          ;
;     -- Clock pins                           ; 5 / 7 ( 71 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 52 / 61 ( 85 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 1 / 1 ( 100 % )            ;
; Total block memory bits                     ; 232,144 / 562,176 ( 41 % ) ;
; Total block memory implementation bits      ; 479,232 / 562,176 ( 85 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 90 ( 7 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 18                         ;
;     -- Global clocks                        ; 18 / 20 ( 90 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 23.9% / 24.1% / 23.8%      ;
; Peak interconnect usage (total/H/V)         ; 45.3% / 45.1% / 45.8%      ;
; Maximum fan-out                             ; 5935                       ;
; Highest non-global fan-out                  ; 873                        ;
; Total fan-out                               ; 66294                      ;
; Average fan-out                             ; 3.32                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                   ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                  ; Low                            ;
;                                              ;                        ;                      ;                                ;
; Total logic elements                         ; 12011 / 15840 ( 76 % ) ; 169 / 15840 ( 1 % )  ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register        ; 3822                   ; 84                   ; 0                              ;
;     -- Register only                         ; 2737                   ; 16                   ; 0                              ;
;     -- Combinational with a register         ; 5452                   ; 69                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                      ;                                ;
;     -- 4 input functions                     ; 4614                   ; 70                   ; 0                              ;
;     -- 3 input functions                     ; 2486                   ; 34                   ; 0                              ;
;     -- <=2 input functions                   ; 2174                   ; 49                   ; 0                              ;
;     -- Register only                         ; 2737                   ; 16                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Logic elements by mode                       ;                        ;                      ;                                ;
;     -- normal mode                           ; 7973                   ; 145                  ; 0                              ;
;     -- arithmetic mode                       ; 1301                   ; 8                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Total registers                              ; 8257                   ; 85                   ; 0                              ;
;     -- Dedicated logic registers             ; 8189 / 15840 ( 52 % )  ; 85 / 15840 ( < 1 % ) ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                         ; 136                    ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Total LABs:  partially or completely used    ; 884 / 990 ( 89 % )     ; 15 / 990 ( 2 % )     ; 0 / 990 ( 0 % )                ;
;                                              ;                        ;                      ;                                ;
; Virtual pins                                 ; 0                      ; 0                    ; 0                              ;
; I/O pins                                     ; 86                     ; 0                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 90 ( 7 % )         ; 0 / 90 ( 0 % )       ; 0 / 90 ( 0 % )                 ;
; Total memory bits                            ; 232144                 ; 0                    ; 0                              ;
; Total RAM block bits                         ; 479232                 ; 0                    ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M9K                                          ; 52 / 61 ( 85 % )       ; 0 / 61 ( 0 % )       ; 0 / 61 ( 0 % )                 ;
; Clock control block                          ; 14 / 24 ( 58 % )       ; 0 / 24 ( 0 % )       ; 4 / 24 ( 16 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 16 / 80 ( 20 % )       ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Double Data Rate I/O output circuitry        ; 36 / 320 ( 11 % )      ; 0 / 320 ( 0 % )      ; 0 / 320 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 320 ( 5 % )       ; 0 / 320 ( 0 % )      ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ;
;                                              ;                        ;                      ;                                ;
; Connections                                  ;                        ;                      ;                                ;
;     -- Input Connections                     ; 6231                   ; 125                  ; 2                              ;
;     -- Registered Input Connections          ; 6043                   ; 93                   ; 0                              ;
;     -- Output Connections                    ; 255                    ; 159                  ; 5944                           ;
;     -- Registered Output Connections         ; 6                      ; 159                  ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Internal Connections                         ;                        ;                      ;                                ;
;     -- Total Connections                     ; 66090                  ; 930                  ; 5964                           ;
;     -- Registered Connections                ; 31398                  ; 637                  ; 0                              ;
;                                              ;                        ;                      ;                                ;
; External Connections                         ;                        ;                      ;                                ;
;     -- Top                                   ; 258                    ; 282                  ; 5946                           ;
;     -- sld_hub:auto_hub                      ; 282                    ; 2                    ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5946                   ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Partition Interface                          ;                        ;                      ;                                ;
;     -- Input Ports                           ; 53                     ; 62                   ; 2                              ;
;     -- Output Ports                          ; 44                     ; 79                   ; 6                              ;
;     -- Bidir Ports                           ; 32                     ; 0                    ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Registered Ports                             ;                        ;                      ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                    ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 40                   ; 0                              ;
;                                              ;                        ;                      ;                                ;
; Port Connectivity                            ;                        ;                      ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                    ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 47                   ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 59                   ; 0                              ;
+----------------------------------------------+------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK               ; G5    ; 2        ; 0            ; 9            ; 14           ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; CODEC_DATA_OUT[0] ; K6    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; CODEC_DATA_OUT[1] ; L5    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_COL       ; N11   ; 3        ; 16           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_CRS       ; N12   ; 3        ; 16           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RXD[0]    ; L10   ; 3        ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RXD[1]    ; N10   ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RXD[2]    ; M10   ; 3        ; 24           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RXD[3]    ; N9    ; 3        ; 19           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RX_DV     ; M12   ; 3        ; 19           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_MII_RX_ER     ; M11   ; 3        ; 21           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_RX_CLK        ; L11   ; 3        ; 21           ; 0            ; 21           ; 1266                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ETH_TX_CLK        ; M9    ; 3        ; 14           ; 0            ; 14           ; 818                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; RST               ; A8    ; 8        ; 19           ; 17           ; 7            ; 200                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; UART_CTS          ; A10   ; 8        ; 16           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; UART_RX           ; A11   ; 8        ; 16           ; 17           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CODEC_CLKOUT     ; K5    ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CODEC_DATA_IN[0] ; N5    ; 3        ; 6            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CODEC_DATA_IN[1] ; M4    ; 3        ; 3            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CODEC_RESET      ; L1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]     ; F9    ; 6        ; 50           ; 21           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]    ; B11   ; 6        ; 50           ; 22           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]    ; K10   ; 5        ; 50           ; 2            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]     ; D9    ; 6        ; 50           ; 25           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]     ; E10   ; 6        ; 50           ; 25           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]     ; F10   ; 6        ; 50           ; 21           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]     ; G10   ; 6        ; 50           ; 14           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]     ; H9    ; 5        ; 50           ; 11           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]     ; G9    ; 6        ; 50           ; 14           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]     ; H10   ; 5        ; 50           ; 10           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]     ; H8    ; 5        ; 50           ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]     ; J10   ; 5        ; 50           ; 2            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]       ; F8    ; 6        ; 50           ; 22           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]       ; E9    ; 6        ; 50           ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS         ; B13   ; 6        ; 50           ; 24           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE         ; L13   ; 5        ; 50           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK         ; K11   ; 5        ; 50           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS          ; A12   ; 6        ; 50           ; 24           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM        ; C13   ; 6        ; 50           ; 21           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS         ; B12   ; 6        ; 50           ; 22           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM        ; J9    ; 5        ; 50           ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE          ; C11   ; 6        ; 50           ; 24           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_CLKOUT       ; M13   ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MDC          ; J8    ; 3        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MII_TXD[0]   ; M8    ; 3        ; 14           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MII_TXD[1]   ; N7    ; 3        ; 8            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MII_TXD[2]   ; M7    ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MII_TXD[3]   ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ETH_MII_TX_EN    ; N8    ; 3        ; 8            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]           ; A6    ; 8        ; 14           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]           ; A7    ; 8        ; 14           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LS_OE            ; B4    ; 8        ; 10           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RTS         ; A9    ; 8        ; 19           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TX          ; B10   ; 8        ; 19           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+
; CODEC_BITCLOCK[0] ; M5    ; 3        ; 3            ; 0            ; 7            ; 201                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; CODEC_BITCLOCK[1] ; J7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; CODEC_LRCLOCK[0]  ; N4    ; 3        ; 6            ; 0            ; 21           ; 25                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; CODEC_LRCLOCK[1]  ; L4    ; 3        ; 6            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; CODEC_SCL         ; J6    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|iscl_oen                                                     ;
; CODEC_SDA         ; J5    ; 3        ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen                                                     ;
; DRAM_DQ[0]        ; D12   ; 6        ; 50           ; 26           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                ;
; DRAM_DQ[10]       ; G12   ; 5        ; 50           ; 11           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                  ;
; DRAM_DQ[11]       ; H13   ; 5        ; 50           ; 10           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                  ;
; DRAM_DQ[12]       ; K12   ; 5        ; 50           ; 8            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                  ;
; DRAM_DQ[13]       ; J12   ; 5        ; 50           ; 8            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                  ;
; DRAM_DQ[14]       ; K13   ; 5        ; 50           ; 8            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                  ;
; DRAM_DQ[15]       ; J13   ; 5        ; 50           ; 10           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                  ;
; DRAM_DQ[1]        ; D11   ; 6        ; 50           ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                   ;
; DRAM_DQ[2]        ; E13   ; 6        ; 50           ; 15           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                   ;
; DRAM_DQ[3]        ; D13   ; 6        ; 50           ; 21           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                   ;
; DRAM_DQ[4]        ; E12   ; 6        ; 50           ; 16           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                   ;
; DRAM_DQ[5]        ; F13   ; 6        ; 50           ; 15           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                   ;
; DRAM_DQ[6]        ; F12   ; 6        ; 50           ; 16           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                   ;
; DRAM_DQ[7]        ; C12   ; 6        ; 50           ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                   ;
; DRAM_DQ[8]        ; L12   ; 5        ; 50           ; 2            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                   ;
; DRAM_DQ[9]        ; G13   ; 5        ; 50           ; 11           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                   ;
; ETH_INTERRUPT     ; K7    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_1:pio_1|data_dir (inverted)                                                                 ;
; ETH_MDIO          ; K8    ; 3        ; 24           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted) ;
; LS_A[0]           ; B2    ; 8        ; 8            ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[1]           ; A2    ; 8        ; 8            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[2]           ; B3    ; 8        ; 10           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[3]           ; A4    ; 8        ; 12           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[4]           ; A3    ; 8        ; 12           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[5]           ; A5    ; 8        ; 8            ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[6]           ; B5    ; 8        ; 12           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
; LS_A[7]           ; B6    ; 8        ; 12           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; E5       ; JTAGEN                                             ; Reserved as secondary function ; ~ALTERA_JTAGEN~     ; Dual Purpose Pin ;
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Use as regular IO              ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Use as regular IO              ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Use as regular IO              ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Use as regular IO              ; altera_reserved_tdo ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 2.5V          ; --           ;
; 1B       ; 5 / 10 ( 50 % )   ; 2.5V          ; --           ;
; 2        ; 2 / 16 ( 13 % )   ; 3.3V          ; --           ;
; 3        ; 30 / 30 ( 100 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 22 / 22 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 20 / 28 ( 71 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                              ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; LS_A[1]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 307        ; 8        ; LS_A[4]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 305        ; 8        ; LS_A[3]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; LS_A[5]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; LED[0]                               ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; LED[1]                               ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; RST                                  ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; UART_RTS                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; UART_CTS                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; UART_RX                              ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; DRAM_CS                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; ~ALTERA_ADC1IN6~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; B2       ; 318        ; 8        ; LS_A[0]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B3       ; 309        ; 8        ; LS_A[2]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 311        ; 8        ; LS_OE                                ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; LS_A[6]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; LS_A[7]                              ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 8        ; UART_TX                              ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; DRAM_ADDR[10]                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; DRAM_RAS                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; DRAM_CAS                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; ~ALTERA_ADC1IN5~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; ~ALTERA_ADC1IN2~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; C3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 314        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C10      ; 288        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; C11      ; 226        ; 6        ; DRAM_WE                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; DRAM_DQ[7]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; DRAM_LDQM                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; ~ALTERA_ADC1IN1~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; D2       ;            ;          ; ANAIN1                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 300        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 296        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D9       ; 230        ; 6        ; DRAM_ADDR[1]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; DRAM_DQ[1]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; DRAM_DQ[0]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 217        ; 6        ; DRAM_DQ[3]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; ~ALTERA_ADC1IN8~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; REFGND                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; ~ALTERA_ADC1IN3~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; E4       ; 6          ; 1A       ; ~ALTERA_ADC1IN4~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; E5       ; 18         ; 1B       ; ~ALTERA_JTAGEN~ / RESERVED_INPUT     ; input  ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E6       ; 308        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E7       ; 302        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 298        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 222        ; 6        ; DRAM_BA[1]                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E10      ; 228        ; 6        ; DRAM_ADDR[2]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; DRAM_DQ[4]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; DRAM_DQ[2]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; ~ALTERA_ADC1IN7~                     ; input  ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; DRAM_BA[0]                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F9       ; 216        ; 6        ; DRAM_ADDR[0]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F10      ; 218        ; 6        ; DRAM_ADDR[3]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; DRAM_DQ[6]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 196        ; 6        ; DRAM_DQ[5]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 40         ; 2        ; CLK                                  ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; DRAM_ADDR[6]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G10      ; 194        ; 6        ; DRAM_ADDR[4]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; DRAM_DQ[10]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; DRAM_DQ[9]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; DRAM_ADDR[8]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; DRAM_ADDR[5]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H10      ; 182        ; 5        ; DRAM_ADDR[7]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; DRAM_DQ[11]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; CODEC_SDA                            ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; On           ;
; J6       ; 92         ; 3        ; CODEC_SCL                            ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; On           ;
; J7       ; 96         ; 3        ; CODEC_BITCLOCK[1]                    ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J8       ; 108        ; 3        ; ETH_MDC                              ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J9       ; 180        ; 5        ; DRAM_UDQM                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 158        ; 5        ; DRAM_ADDR[9]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; DRAM_DQ[13]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; DRAM_DQ[15]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; CODEC_CLKOUT                         ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; CODEC_DATA_OUT[0]                    ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K7       ; 98         ; 3        ; ETH_INTERRUPT                        ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K8       ; 110        ; 3        ; ETH_MDIO                             ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; DRAM_ADDR[11]                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; DRAM_CLK                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; DRAM_DQ[12]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; DRAM_DQ[14]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; CODEC_RESET                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 70         ; 3        ; CODEC_LRCLOCK[1]                     ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L5       ; 68         ; 3        ; CODEC_DATA_OUT[1]                    ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; ETH_MII_RXD[0]                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; ETH_RX_CLK                           ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 177        ; 5        ; DRAM_CKE                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 69         ; 3        ; CODEC_DATA_IN[1]                     ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M5       ; 71         ; 3        ; CODEC_BITCLOCK[0]                    ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M6       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; ETH_MII_TXD[2]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; ETH_MII_TXD[0]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; ETH_TX_CLK                           ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; ETH_MII_RXD[2]                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; ETH_MII_RX_ER                        ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; ETH_MII_RX_DV                        ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; ETH_CLKOUT                           ; output ; 3.3-V LVCMOS          ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 73         ; 3        ; CODEC_LRCLOCK[0]                     ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; CODEC_DATA_IN[0]                     ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 76         ; 3        ; ETH_MII_TXD[3]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; ETH_MII_TXD[1]                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; ETH_MII_TX_EN                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; ETH_MII_RXD[3]                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; ETH_MII_RXD[1]                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; ETH_MII_COL                          ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; ETH_MII_CRS                          ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                    ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Name                          ; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                                                                           ;
; PLL mode                      ; Normal                                                                                                         ;
; Compensate clock              ; clock0                                                                                                         ;
; Compensated input/output pins ; --                                                                                                             ;
; Switchover type               ; --                                                                                                             ;
; Input frequency 0             ; 48.0 MHz                                                                                                       ;
; Input frequency 1             ; --                                                                                                             ;
; Nominal PFD frequency         ; 24.0 MHz                                                                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                      ;
; VCO post scale K counter      ; 2                                                                                                              ;
; VCO frequency control         ; Auto                                                                                                           ;
; VCO phase shift step          ; 208 ps                                                                                                         ;
; VCO multiply                  ; --                                                                                                             ;
; VCO divide                    ; --                                                                                                             ;
; Freq min lock                 ; 24.0 MHz                                                                                                       ;
; Freq max lock                 ; 52.02 MHz                                                                                                      ;
; M VCO Tap                     ; 0                                                                                                              ;
; M Initial                     ; 51                                                                                                             ;
; M value                       ; 25                                                                                                             ;
; N value                       ; 2                                                                                                              ;
; Charge pump current           ; setting 1                                                                                                      ;
; Loop filter resistance        ; setting 24                                                                                                     ;
; Loop filter capacitance       ; setting 0                                                                                                      ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                                                             ;
; Bandwidth type                ; Medium                                                                                                         ;
; Real time reconfigurable      ; Off                                                                                                            ;
; Scan chain MIF file           ; --                                                                                                             ;
; Preserve PLL counter order    ; Off                                                                                                            ;
; PLL location                  ; PLL_1                                                                                                          ;
; Inclk0 signal                 ; CLK                                                                                                            ;
; Inclk1 signal                 ; --                                                                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                  ;
; Inclk1 signal type            ; --                                                                                                             ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift       ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[0] ; clock0       ; 5    ; 24  ; 10.0 MHz         ; 0 (0 ps)          ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[0] ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[1] ; clock1       ; 25   ; 12  ; 100.0 MHz        ; 0 (0 ps)          ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[1] ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[2] ; clock2       ; 25   ; 12  ; 100.0 MHz        ; -3000 (-83332 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[2] ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 2   ; 24.0 MHz         ; 0 (0 ps)          ; 1.80 (208 ps)    ; 50/50      ; C3      ; 25            ; 13/12 Odd  ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[3] ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[4] ; clock4       ; 25   ; 48  ; 25.0 MHz         ; 0 (0 ps)          ; 1.88 (208 ps)    ; 50/50      ; C4      ; 24            ; 12/12 Even ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[4] ;
+----------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+-------------------+------------------------+
; Pin Name          ; Reason                 ;
+-------------------+------------------------+
; CODEC_CLKOUT      ; Missing drive strength ;
; ETH_CLKOUT        ; Missing drive strength ;
; LED[0]            ; Missing drive strength ;
; LED[1]            ; Missing drive strength ;
; UART_TX           ; Missing drive strength ;
; UART_RTS          ; Missing drive strength ;
; LS_OE             ; Missing drive strength ;
; CODEC_RESET       ; Missing drive strength ;
; CODEC_DATA_IN[0]  ; Missing drive strength ;
; CODEC_DATA_IN[1]  ; Missing drive strength ;
; ETH_MDC           ; Missing drive strength ;
; ETH_MII_TX_EN     ; Missing drive strength ;
; ETH_MII_TXD[0]    ; Missing drive strength ;
; ETH_MII_TXD[1]    ; Missing drive strength ;
; ETH_MII_TXD[2]    ; Missing drive strength ;
; ETH_MII_TXD[3]    ; Missing drive strength ;
; DRAM_CLK          ; Missing drive strength ;
; DRAM_CKE          ; Missing drive strength ;
; DRAM_ADDR[0]      ; Missing drive strength ;
; DRAM_ADDR[1]      ; Missing drive strength ;
; DRAM_ADDR[2]      ; Missing drive strength ;
; DRAM_ADDR[3]      ; Missing drive strength ;
; DRAM_ADDR[4]      ; Missing drive strength ;
; DRAM_ADDR[5]      ; Missing drive strength ;
; DRAM_ADDR[6]      ; Missing drive strength ;
; DRAM_ADDR[7]      ; Missing drive strength ;
; DRAM_ADDR[8]      ; Missing drive strength ;
; DRAM_ADDR[9]      ; Missing drive strength ;
; DRAM_ADDR[10]     ; Missing drive strength ;
; DRAM_ADDR[11]     ; Missing drive strength ;
; DRAM_BA[0]        ; Missing drive strength ;
; DRAM_BA[1]        ; Missing drive strength ;
; DRAM_CAS          ; Missing drive strength ;
; DRAM_RAS          ; Missing drive strength ;
; DRAM_CS           ; Missing drive strength ;
; DRAM_WE           ; Missing drive strength ;
; DRAM_UDQM         ; Missing drive strength ;
; DRAM_LDQM         ; Missing drive strength ;
; LS_A[0]           ; Missing drive strength ;
; LS_A[1]           ; Missing drive strength ;
; LS_A[2]           ; Missing drive strength ;
; LS_A[3]           ; Missing drive strength ;
; LS_A[4]           ; Missing drive strength ;
; LS_A[5]           ; Missing drive strength ;
; LS_A[6]           ; Missing drive strength ;
; LS_A[7]           ; Missing drive strength ;
; CODEC_SCL         ; Missing drive strength ;
; CODEC_SDA         ; Missing drive strength ;
; CODEC_BITCLOCK[0] ; Missing drive strength ;
; CODEC_BITCLOCK[1] ; Missing drive strength ;
; CODEC_LRCLOCK[0]  ; Missing drive strength ;
; CODEC_LRCLOCK[1]  ; Missing drive strength ;
; ETH_INTERRUPT     ; Missing drive strength ;
; ETH_MDIO          ; Missing drive strength ;
; DRAM_DQ[0]        ; Missing drive strength ;
; DRAM_DQ[1]        ; Missing drive strength ;
; DRAM_DQ[2]        ; Missing drive strength ;
; DRAM_DQ[3]        ; Missing drive strength ;
; DRAM_DQ[4]        ; Missing drive strength ;
; DRAM_DQ[5]        ; Missing drive strength ;
; DRAM_DQ[6]        ; Missing drive strength ;
; DRAM_DQ[7]        ; Missing drive strength ;
; DRAM_DQ[8]        ; Missing drive strength ;
; DRAM_DQ[9]        ; Missing drive strength ;
; DRAM_DQ[10]       ; Missing drive strength ;
; DRAM_DQ[11]       ; Missing drive strength ;
; DRAM_DQ[12]       ; Missing drive strength ;
; DRAM_DQ[13]       ; Missing drive strength ;
; DRAM_DQ[14]       ; Missing drive strength ;
; DRAM_DQ[15]       ; Missing drive strength ;
+-------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------+
; Compilation Hierarchy Node                                                                                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Entity Name                                                   ; Library Name        ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------+
; |CANDY_AVB                                                                                                                                 ; 12180 (4)   ; 8274 (1)                  ; 68 (68)       ; 232144      ; 52   ; 1          ; 6            ; 0       ; 3         ; 86   ; 0            ; 3906 (3)     ; 2753 (0)          ; 5521 (6)         ; 0          ; |CANDY_AVB                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; CANDY_AVB                                                     ; work                ;
;    |candy_avb_test_qsys:u0|                                                                                                                ; 11514 (0)   ; 7834 (0)                  ; 0 (0)         ; 232144      ; 52   ; 1          ; 6            ; 0       ; 3         ; 0    ; 0            ; 3680 (0)     ; 2596 (0)          ; 5238 (0)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys                                           ; candy_avb_test_qsys ;
;       |AVALON2WB:avalon_wb|                                                                                                                ; 50 (50)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 27 (27)           ; 19 (19)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|AVALON2WB:avalon_wb                                                                                                                                                                                                                                                                                                                                                                                                                        ; AVALON2WB                                                     ; candy_avb_test_qsys ;
;       |altera_onchip_flash:onchip_flash_0|                                                                                                 ; 584 (0)     ; 282 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 271 (0)      ; 9 (0)             ; 304 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_onchip_flash                                           ; candy_avb_test_qsys ;
;          |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                                     ; 77 (77)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 62 (62)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                                                                                                             ; altera_onchip_flash_avmm_csr_controller                       ; candy_avb_test_qsys ;
;          |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                                   ; 507 (443)   ; 249 (213)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (229)    ; 8 (4)             ; 242 (207)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                                                                                                           ; altera_onchip_flash_avmm_data_controller                      ; candy_avb_test_qsys ;
;             |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                                 ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                                                                                              ; altera_onchip_flash_a_address_write_protection_check          ; candy_avb_test_qsys ;
;             |altera_onchip_flash_convert_address:address_convertor|                                                                        ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                                                                                                     ; altera_onchip_flash_convert_address                           ; candy_avb_test_qsys ;
;             |altera_onchip_flash_convert_sector:sector_convertor|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                                                                                                       ; altera_onchip_flash_convert_sector                            ; candy_avb_test_qsys ;
;             |altera_std_synchronizer:stdsync_busy_clear|                                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                                                                                                ; altera_std_synchronizer                                       ; work                ;
;             |altera_std_synchronizer:stdsync_busy|                                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                                                                                                      ; altera_std_synchronizer                                       ; work                ;
;             |lpm_shiftreg:ufm_data_shiftreg|                                                                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                                                                                                            ; lpm_shiftreg                                                  ; work                ;
;          |altera_onchip_flash_block:altera_onchip_flash_block|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                                                                                                     ; altera_onchip_flash_block                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_altpll_0:altpll_0|                                                                                              ; 12 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (0)             ; 7 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_altpll_0                                  ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|                                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1                                                                                                                                                                                                                                                                                                                                                         ; candy_avb_test_qsys_altpll_0_altpll_3jt2                      ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_altpll_0_stdsync_sv6:stdsync2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_altpll_0_stdsync_sv6                      ; candy_avb_test_qsys ;
;             |candy_avb_test_qsys_altpll_0_dffpipe_l2c:dffpipe3|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_stdsync_sv6:stdsync2|candy_avb_test_qsys_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_altpll_0_dffpipe_l2c                      ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|                                                                            ; 27 (0)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 12 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_avalon_st_adapter                         ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                         ; 27 (2)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (1)       ; 0 (0)             ; 12 (1)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0        ; candy_avb_test_qsys ;
;             |candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|      ; 25 (25)     ; 11 (11)                   ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 11 (11)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                                                                    ; candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo   ; candy_avb_test_qsys ;
;                |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                                                                               ; altsyncram                                                    ; work                ;
;                   |altsyncram_87g1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated                                                                                                                                ; altsyncram_87g1                                               ; work                ;
;       |candy_avb_test_qsys_descriptor_memory:descriptor_memory|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_descriptor_memory:descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_descriptor_memory                         ; candy_avb_test_qsys ;
;          |altsyncram:the_altsyncram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                          ; altsyncram                                                    ; work                ;
;             |altsyncram_blc1:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_blc1:auto_generated                                                                                                                                                                                                                                                                                                                           ; altsyncram_blc1                                               ; work                ;
;       |candy_avb_test_qsys_eth_tse_0:eth_tse_0|                                                                                            ; 4218 (0)    ; 3293 (0)                  ; 0 (0)         ; 21808       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 924 (0)      ; 1522 (0)          ; 1772 (0)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0                                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_eth_tse_0                                 ; candy_avb_test_qsys ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                    ; 4218 (1)    ; 3293 (1)                  ; 0 (0)         ; 21808       ; 10   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 924 (0)      ; 1522 (0)          ; 1772 (1)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_mac                                            ; candy_avb_test_qsys ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                         ; 1722 (0)    ; 1309 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 403 (0)      ; 648 (0)           ; 671 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                                  ; altera_tse_mac_control                                        ; candy_avb_test_qsys ;
;                |altera_tse_host_control:U_CTRL|                                                                                            ; 41 (35)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 6 (1)             ; 23 (23)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                                   ; altera_tse_host_control                                       ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_tse_register_map:U_REG|                                                                                             ; 1683 (910)  ; 1282 (627)                ; 0 (0)         ; 1536        ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 391 (271)    ; 642 (164)         ; 650 (479)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                                    ; altera_tse_register_map                                       ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                         ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                                  ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                                                                                                              ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                    ; 9 (3)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (2)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                                                                                                                ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                     ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (63)           ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                     ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                     ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (64)           ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                                                                                                                 ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                      ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                                                                                                                  ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                      ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (63)           ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                                                                                                                  ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                      ; 41 (35)     ; 40 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (34)           ; 2 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                                                                                                                  ; altera_tse_clock_crosser                                      ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                             ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                     ; 224 (176)   ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 49 (9)            ; 93 (85)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                                                                                                                 ; altera_tse_rx_counter_cntl                                    ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                     ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (0)            ; 8 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                                                                                                              ; altera_tse_dpram_16x32                                        ; candy_avb_test_qsys ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                              ; altsyncram                                                    ; work                ;
;                            |altsyncram_a5l1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                                                                                                                               ; altsyncram_a5l1                                               ; work                ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                                                                                                              ; altera_tse_dpram_16x32                                        ; candy_avb_test_qsys ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                              ; altsyncram                                                    ; work                ;
;                            |altsyncram_a5l1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated                                                                                                                                                               ; altsyncram_a5l1                                               ; work                ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                     ; 106 (106)   ; 70 (70)                   ; 0 (0)         ; 512         ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 12 (12)           ; 59 (59)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                                                                                                                 ; altera_tse_tx_counter_cntl                                    ; candy_avb_test_qsys ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                                                                                                                 ; altera_tse_dpram_8x32                                         ; candy_avb_test_qsys ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                 ; altsyncram                                                    ; work                ;
;                            |altsyncram_a2l1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                                                                                                                                  ; altsyncram_a2l1                                               ; work                ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                                                                                                                 ; altera_tse_dpram_8x32                                         ; candy_avb_test_qsys ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                 ; altsyncram                                                    ; work                ;
;                            |altsyncram_a2l1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated                                                                                                                                                                  ; altsyncram_a2l1                                               ; work                ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                            ; altera_tse_reset_synchronizer                                 ; candy_avb_test_qsys ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                            ; altera_tse_reset_synchronizer                                 ; candy_avb_test_qsys ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                            ; altera_tse_reset_synchronizer                                 ; candy_avb_test_qsys ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                            ; altera_tse_reset_synchronizer                                 ; candy_avb_test_qsys ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                            ; altera_tse_reset_synchronizer                                 ; candy_avb_test_qsys ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                   ; 176 (36)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 51 (24)           ; 102 (11)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                            ; altera_tse_top_mdio                                           ; candy_avb_test_qsys ;
;                |altera_tse_mdio:U_MDIO|                                                                                                    ; 90 (90)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 23 (23)           ; 50 (50)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                     ; altera_tse_mdio                                               ; candy_avb_test_qsys ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                          ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 9 (9)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                                           ; altera_tse_mdio_clk_gen                                       ; candy_avb_test_qsys ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                               ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 32 (32)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                                ; altera_tse_mdio_cntl                                          ; candy_avb_test_qsys ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                  ; 2319 (9)    ; 1816 (0)                  ; 0 (0)         ; 20272       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 498 (2)      ; 813 (0)           ; 1008 (7)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                                           ; altera_tse_top_w_fifo_10_100_1000                             ; candy_avb_test_qsys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                               ; 9 (3)       ; 9 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                               ; altera_tse_clk_cntl                                           ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                                 ; 4 (1)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                                 ; altera_tse_gmii_io                                            ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                                ; 34 (34)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (11)           ; 20 (20)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                                ; altera_tse_mii_rx_if                                          ; candy_avb_test_qsys ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                                ; 9 (6)       ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                                ; altera_tse_mii_tx_if                                          ; candy_avb_test_qsys ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                               ; 2256 (0)    ; 1757 (0)                  ; 0 (0)         ; 20272       ; 6    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 493 (0)      ; 785 (0)           ; 978 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                               ; altera_tse_top_w_fifo                                         ; candy_avb_test_qsys ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                            ; 416 (123)   ; 343 (73)                  ; 0 (0)         ; 9536        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (50)      ; 172 (18)          ; 171 (55)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                                   ; altera_tse_rx_min_ff                                          ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                     ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 8 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                      ; 60 (19)     ; 55 (13)                   ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (1)        ; 24 (6)            ; 31 (12)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                                    ; altera_tse_a_fifo_34                                          ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                           ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                                                                                                             ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                               ; altera_tse_altsyncram_dpm_fifo                                ; candy_avb_test_qsys ;
;                            |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                               ; altsyncram                                                    ; work                ;
;                               |altsyncram_15h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 320         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_15h1:auto_generated                                                                                                                                ; altsyncram_15h1                                               ; work                ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                          ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                                            ; altera_tse_bin_cnt                                            ; candy_avb_test_qsys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                        ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 12 (12)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                          ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                  ; 205 (66)    ; 179 (35)                  ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (12)      ; 104 (4)           ; 83 (51)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                                ; altera_tse_a_fifo_opt_1246                                    ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 7 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                           ; altera_tse_altsyncram_dpm_fifo                                ; candy_avb_test_qsys ;
;                            |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                           ; altsyncram                                                    ; work                ;
;                               |altsyncram_98h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated                                                                                                                            ; altsyncram_98h1                                               ; work                ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                         ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                       ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                        ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                      ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                            ; 1218 (0)    ; 956 (0)                   ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 251 (0)      ; 420 (0)           ; 547 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                                   ; altera_tse_top_1geth                                          ; candy_avb_test_qsys ;
;                      |altera_tse_mac_rx:U_RX|                                                                                              ; 513 (414)   ; 436 (369)                 ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (43)      ; 227 (192)         ; 211 (180)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                                            ; altera_tse_mac_rx                                             ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                               ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                              ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                                        ; altera_tse_altshifttaps                                       ; candy_avb_test_qsys ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                                 ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                                                                                                          ; altshift_taps                                                 ; work                ;
;                               |shift_taps_k1m:auto_generated|                                                                              ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated                                                                                                                                            ; shift_taps_k1m                                                ; work                ;
;                                  |altsyncram_2o71:altsyncram2|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2                                                                                                                ; altsyncram_2o71                                               ; work                ;
;                                  |cntr_g4f:cntr1|                                                                                          ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1                                                                                                                             ; cntr_g4f                                                      ; work                ;
;                                     |cmpr_gqb:cmpr4|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|cntr_g4f:cntr1|cmpr_gqb:cmpr4                                                                                                              ; cmpr_gqb                                                      ; work                ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                   ; 64 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (10)      ; 10 (2)            ; 28 (2)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                                             ; altera_tse_crc328checker                                      ; candy_avb_test_qsys ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                ; 50 (50)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 8 (8)             ; 26 (26)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                              ; altera_tse_crc32galois8                                       ; candy_avb_test_qsys ;
;                      |altera_tse_mac_tx:U_TX|                                                                                              ; 396 (316)   ; 284 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (89)     ; 97 (59)           ; 195 (168)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                                            ; altera_tse_mac_tx                                             ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                  ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                  ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                    ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_crc328generator:U_CRC|                                                                                 ; 57 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 14 (0)            ; 28 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                                           ; altera_tse_crc328generator                                    ; candy_avb_test_qsys ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                                ; altera_tse_crc32ctl8                                          ; candy_avb_test_qsys ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 9 (9)             ; 27 (27)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                            ; altera_tse_crc32galois8                                       ; candy_avb_test_qsys ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                                 ; 145 (142)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 42 (40)           ; 81 (81)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                                                                                                               ; altera_tse_rx_stat_extract                                    ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                                 ; 164 (164)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 54 (54)           ; 60 (60)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                                                                                                               ; altera_tse_tx_stat_extract                                    ; candy_avb_test_qsys ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                            ; 631 (106)   ; 458 (79)                  ; 0 (0)         ; 10624       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 169 (25)     ; 193 (9)           ; 269 (72)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                                   ; altera_tse_tx_min_ff                                          ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                              ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                   ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                   ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                     ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 3 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                        ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                           ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                      ; 65 (17)     ; 56 (8)                    ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 28 (3)            ; 28 (9)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                                    ; altera_tse_a_fifo_13                                          ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                          ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                               ; altera_tse_altsyncram_dpm_fifo                                ; candy_avb_test_qsys ;
;                            |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                               ; altsyncram                                                    ; work                ;
;                               |altsyncram_r1h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated                                                                                                                                ; altsyncram_r1h1                                               ; work                ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                         ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 11 (11)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                           ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                        ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 12 (12)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                          ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                  ; 220 (74)    ; 182 (38)                  ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (32)      ; 113 (5)           ; 69 (37)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                                ; altera_tse_a_fifo_opt_1246                                    ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 4 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                  ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                ; altera_eth_tse_std_synchronizer_bundle                        ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                      ; altera_eth_tse_std_synchronizer                               ; candy_avb_test_qsys ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                           ; altera_tse_altsyncram_dpm_fifo                                ; candy_avb_test_qsys ;
;                            |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                           ; altsyncram                                                    ; work                ;
;                               |altsyncram_j8h1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9216        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j8h1:auto_generated                                                                                                                            ; altsyncram_j8h1                                               ; work                ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                         ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                       ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                        ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                      ; altera_tse_gray_cnt                                           ; candy_avb_test_qsys ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                                             ; altera_tse_altsyncram_dpm_fifo                                ; candy_avb_test_qsys ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                                             ; altsyncram                                                    ; work                ;
;                            |altsyncram_t7h1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated                                                                                                                                                              ; altsyncram_t7h1                                               ; work                ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                   ; 211 (170)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (90)      ; 17 (14)           ; 97 (66)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                                 ; altera_tse_retransmit_cntl                                    ; candy_avb_test_qsys ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                        ; 42 (42)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 32 (32)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                                       ; altera_tse_lfsr_10                                            ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_jtaguart_0:jtaguart_0|                                                                                          ; 158 (37)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (14)      ; 32 (2)            ; 84 (21)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0                                                                                                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_jtaguart_0                                ; candy_avb_test_qsys ;
;          |alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|                                                              ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 30 (30)           ; 24 (24)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                               ; alt_jtag_atlantic                                             ; work                ;
;          |candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r                                                                                                                                                                                                                                                                                                              ; candy_avb_test_qsys_jtaguart_0_scfifo_r                       ; candy_avb_test_qsys ;
;             |scfifo:rfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                 ; scfifo                                                        ; work                ;
;                |scfifo_9621:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                      ; scfifo_9621                                                   ; work                ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                 ; a_dpfifo_bb01                                                 ; work                ;
;                      |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; a_fefifo_7cf                                                  ; work                ;
;                         |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                    ; cntr_337                                                      ; work                ;
;                      |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                         ; altsyncram_dtn1                                               ; work                ;
;                      |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                           ; cntr_n2b                                                      ; work                ;
;                      |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                 ; cntr_n2b                                                      ; work                ;
;          |candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w                                                                                                                                                                                                                                                                                                              ; candy_avb_test_qsys_jtaguart_0_scfifo_w                       ; candy_avb_test_qsys ;
;             |scfifo:wfifo|                                                                                                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                 ; scfifo                                                        ; work                ;
;                |scfifo_9621:auto_generated|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                                      ; scfifo_9621                                                   ; work                ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                                 ; a_dpfifo_bb01                                                 ; work                ;
;                      |a_fefifo_7cf:fifo_state|                                                                                             ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                         ; a_fefifo_7cf                                                  ; work                ;
;                         |cntr_337:count_usedw|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                                    ; cntr_337                                                      ; work                ;
;                      |altsyncram_dtn1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                         ; altsyncram_dtn1                                               ; work                ;
;                      |cntr_n2b:rd_ptr_count|                                                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                           ; cntr_n2b                                                      ; work                ;
;                      |cntr_n2b:wr_ptr|                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                                 ; cntr_n2b                                                      ; work                ;
;       |candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|                                                                            ; 1639 (0)    ; 725 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 716 (0)      ; 122 (0)           ; 801 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_mm_interconnect_0                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|                                                                       ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:avalon_wb_s1_agent_rsp_fifo|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:avalon_wb_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|                                                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:eth_tse_0_control_port_agent_rsp_fifo|                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:eth_tse_0_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:jtaguart_0_avalon_jtag_slave_agent_rsp_fifo|                                                               ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtaguart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:modular_adc_0_sample_store_csr_agent_rsp_fifo|                                                             ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:modular_adc_0_sample_store_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:modular_adc_0_sequencer_csr_agent_rsp_fifo|                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:modular_adc_0_sequencer_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:msgdma_rx_csr_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:msgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:msgdma_rx_prefetcher_csr_agent_rsp_fifo|                                                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:msgdma_rx_prefetcher_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:msgdma_tx_csr_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:msgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:msgdma_tx_prefetcher_csr_agent_rsp_fifo|                                                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:msgdma_tx_prefetcher_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                                ; 185 (185)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 70 (70)           ; 101 (101)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                                  ; 98 (98)     ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 10 (10)           ; 78 (78)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo|                                                                    ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                        ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo|                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo|                                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:pio_4_s1_agent_rsp_fifo|                                                                                   ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pio_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                                                           ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo|                                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:uart_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                         ; candy_avb_test_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                            ; 14 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 6 (0)             ; 6 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser                      ; candy_avb_test_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 14 (10)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (2)             ; 6 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                                ; candy_avb_test_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                                ; 23 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 13 (0)            ; 9 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_st_handshake_clock_crosser                      ; candy_avb_test_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                     ; 23 (19)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (11)           ; 9 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                                          ; altera_avalon_st_clock_crosser                                ; candy_avb_test_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                 ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_rx_descriptor_read_master_agent|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_rx_descriptor_read_master_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_rx_descriptor_write_master_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_rx_descriptor_write_master_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_rx_mm_write_agent|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_rx_mm_write_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_tx_descriptor_read_master_agent|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_tx_descriptor_read_master_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_tx_descriptor_write_master_agent|                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_tx_descriptor_write_master_agent                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:msgdma_tx_mm_read_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_tx_mm_read_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_master_agent:nios2_0_data_master_agent|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_0_data_master_agent                                                                                                                                                                                                                                                                                                                               ; altera_merlin_master_agent                                    ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:altpll_0_pll_slave_agent|                                                                              ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:altpll_0_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                                   ; altera_merlin_burst_uncompressor                              ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:descriptor_memory_s1_agent|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:descriptor_memory_s1_agent                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:eth_tse_0_control_port_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:eth_tse_0_control_port_agent                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:msgdma_rx_csr_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:msgdma_rx_csr_agent                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:msgdma_tx_csr_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:msgdma_tx_csr_agent                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:msgdma_tx_prefetcher_csr_agent|                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:msgdma_tx_prefetcher_csr_agent                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                       ; 18 (10)     ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (10)      ; 0 (0)             ; 3 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                                ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor                              ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:nios2_0_debug_mem_slave_agent|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:pio_0_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_0_s1_agent                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:pio_1_s1_agent|                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:pio_1_s1_agent                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                     ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:descriptor_memory_s1_translator|                                                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator                                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:eth_tse_0_control_port_translator|                                                                ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 30 (30)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:eth_tse_0_control_port_translator                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:jtaguart_0_avalon_jtag_slave_translator|                                                          ; 27 (27)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 22 (22)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtaguart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:modular_adc_0_sample_store_csr_translator|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:modular_adc_0_sample_store_csr_translator                                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:modular_adc_0_sequencer_csr_translator|                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:modular_adc_0_sequencer_csr_translator                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:msgdma_rx_csr_translator|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:msgdma_rx_csr_translator                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:msgdma_rx_prefetcher_csr_translator|                                                              ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:msgdma_rx_prefetcher_csr_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:msgdma_tx_csr_translator|                                                                         ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:msgdma_tx_csr_translator                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:msgdma_tx_prefetcher_csr_translator|                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:msgdma_tx_prefetcher_csr_translator                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:nios2_0_debug_mem_slave_translator|                                                               ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                                    ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:pio_0_s1_translator|                                                                              ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_0_s1_translator                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:pio_1_s1_translator|                                                                              ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_1_s1_translator                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:pio_4_s1_translator|                                                                              ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pio_4_s1_translator                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                      ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                            ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_slave_translator:uart_s1_translator|                                                                               ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:uart_s1_translator                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                                ; candy_avb_test_qsys ;
;          |altera_merlin_traffic_limiter:nios2_0_data_master_limiter|                                                                       ; 50 (50)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 5 (5)             ; 27 (27)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_data_master_limiter                                                                                                                                                                                                                                                                                                                          ; altera_merlin_traffic_limiter                                 ; candy_avb_test_qsys ;
;          |altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|                                                                ; 21 (21)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (13)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter                                                                                                                                                                                                                                                                                                                   ; altera_merlin_traffic_limiter                                 ; candy_avb_test_qsys ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|                                                         ; 104 (104)   ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 1 (1)             ; 77 (77)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                                   ; candy_avb_test_qsys ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|                                                         ; 49 (49)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 26 (26)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                            ; altera_merlin_width_adapter                                   ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                       ; 44 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                          ; candy_avb_test_qsys_mm_interconnect_0_cmd_demux               ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_demux_005:cmd_demux_005|                                                               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_demux_005:cmd_demux_005                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_mm_interconnect_0_cmd_demux_005           ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006|                                                                   ; 18 (14)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (11)      ; 0 (0)             ; 5 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006             ; candy_avb_test_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                 ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                         ; altera_merlin_arbitrator                                      ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_007|                                                                   ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 48 (45)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_007                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006             ; candy_avb_test_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                 ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                         ; altera_merlin_arbitrator                                      ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013|                                                                   ; 110 (99)    ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (50)      ; 0 (0)             ; 53 (46)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013             ; candy_avb_test_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                 ; 14 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 7 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                         ; altera_merlin_arbitrator                                      ; candy_avb_test_qsys ;
;                |altera_merlin_arb_adder:adder|                                                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                           ; altera_merlin_arb_adder                                       ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018|                                                                   ; 136 (122)   ; 11 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 124 (115)    ; 0 (0)             ; 12 (3)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018             ; candy_avb_test_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                                 ; 18 (8)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 9 (6)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                         ; altera_merlin_arbitrator                                      ; candy_avb_test_qsys ;
;                |altera_merlin_arb_adder:adder|                                                                                             ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                           ; altera_merlin_arb_adder                                       ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_router:router|                                                                             ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 18 (18)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                ; candy_avb_test_qsys_mm_interconnect_0_router                  ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_router_005:router_005|                                                                     ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_router_005:router_005                                                                                                                                                                                                                                                                                                                        ; candy_avb_test_qsys_mm_interconnect_0_router_005              ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_router_021:router_021|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_router_021:router_021                                                                                                                                                                                                                                                                                                                        ; candy_avb_test_qsys_mm_interconnect_0_router_021              ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_router_026:router_026|                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_router_026:router_026                                                                                                                                                                                                                                                                                                                        ; candy_avb_test_qsys_mm_interconnect_0_router_026              ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006:rsp_demux_006|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006:rsp_demux_006                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006           ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006:rsp_demux_007|                                                               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006:rsp_demux_007                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_mm_interconnect_0_rsp_demux_006           ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_demux_013:rsp_demux_013|                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_demux_013:rsp_demux_013                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_mm_interconnect_0_rsp_demux_013           ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_demux_018:rsp_demux_018|                                                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_demux_018:rsp_demux_018                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_mm_interconnect_0_rsp_demux_018           ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                           ; 314 (314)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (145)    ; 0 (0)             ; 169 (169)        ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                              ; candy_avb_test_qsys_mm_interconnect_0_rsp_mux                 ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_mm_interconnect_0_rsp_mux_005:rsp_mux_005|                                                                   ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 34 (34)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_mux_005:rsp_mux_005                                                                                                                                                                                                                                                                                                                      ; candy_avb_test_qsys_mm_interconnect_0_rsp_mux_005             ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_modular_adc_0:modular_adc_0|                                                                                    ; 155 (0)     ; 112 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 39 (0)            ; 73 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_modular_adc_0                             ; candy_avb_test_qsys ;
;          |altera_modular_adc_control:control_internal|                                                                                     ; 99 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 28 (0)            ; 42 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal                                                                                                                                                                                                                                                                                                                                                ; altera_modular_adc_control                                    ; candy_avb_test_qsys ;
;             |altera_modular_adc_control_fsm:u_control_fsm|                                                                                 ; 88 (84)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 28 (27)           ; 42 (42)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm                                                                                                                                                                                                                                                                                                   ; altera_modular_adc_control_fsm                                ; candy_avb_test_qsys ;
;                |altera_std_synchronizer:u_clk_dft_synchronizer|                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_clk_dft_synchronizer                                                                                                                                                                                                                                                    ; altera_std_synchronizer                                       ; work                ;
;                |altera_std_synchronizer:u_eoc_synchronizer|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|altera_std_synchronizer:u_eoc_synchronizer                                                                                                                                                                                                                                                        ; altera_std_synchronizer                                       ; work                ;
;             |fiftyfivenm_adcblock_top_wrapper:adc_inst|                                                                                    ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst                                                                                                                                                                                                                                                                                                      ; fiftyfivenm_adcblock_top_wrapper                              ; candy_avb_test_qsys ;
;                |chsel_code_converter_sw_to_hw:decoder|                                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|chsel_code_converter_sw_to_hw:decoder                                                                                                                                                                                                                                                                ; chsel_code_converter_sw_to_hw                                 ; candy_avb_test_qsys ;
;                |fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance                                                                                                                                                                                                                                             ; fiftyfivenm_adcblock_primitive_wrapper                        ; candy_avb_test_qsys ;
;          |altera_modular_adc_sample_store:sample_store_internal|                                                                           ; 32 (32)     ; 27 (27)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 20 (20)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal                                                                                                                                                                                                                                                                                                                                      ; altera_modular_adc_sample_store                               ; candy_avb_test_qsys ;
;             |altera_modular_adc_sample_store_ram:u_ss_ram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram                                                                                                                                                                                                                                                                                         ; altera_modular_adc_sample_store_ram                           ; candy_avb_test_qsys ;
;                |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component                                                                                                                                                                                                                                                         ; altsyncram                                                    ; work                ;
;                   |altsyncram_v5s1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated                                                                                                                                                                                                                          ; altsyncram_v5s1                                               ; work                ;
;          |altera_modular_adc_sequencer:sequencer_internal|                                                                                 ; 25 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 3 (0)             ; 12 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal                                                                                                                                                                                                                                                                                                                                            ; altera_modular_adc_sequencer                                  ; candy_avb_test_qsys ;
;             |altera_modular_adc_sequencer_csr:u_seq_csr|                                                                                   ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_csr:u_seq_csr                                                                                                                                                                                                                                                                                                 ; altera_modular_adc_sequencer_csr                              ; candy_avb_test_qsys ;
;             |altera_modular_adc_sequencer_ctrl:u_seq_ctrl|                                                                                 ; 13 (13)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 5 (5)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl                                                                                                                                                                                                                                                                                               ; altera_modular_adc_sequencer_ctrl                             ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_msgdma_rx:msgdma_rx|                                                                                            ; 830 (0)     ; 605 (0)                   ; 0 (0)         ; 39936       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 224 (0)      ; 177 (0)           ; 429 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_msgdma_rx                                 ; candy_avb_test_qsys ;
;          |altera_msgdma_prefetcher:prefetcher_internal|                                                                                    ; 453 (1)     ; 362 (0)                   ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 142 (0)           ; 221 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal                                                                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher                                      ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_csr:u_prefetcher_csr|                                                                                ; 131 (131)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 41 (41)           ; 76 (76)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr                                                                                                                                                                                                                                                                                                         ; altera_msgdma_prefetcher_csr                                  ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|                                                                              ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (25)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher_fifo                                 ; candy_avb_test_qsys ;
;                |altsyncram:the_dp_ram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                 ; altsyncram                                                    ; work                ;
;                   |altsyncram_qab1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated                                                                                                                                                                                                                                                  ; altsyncram_qab1                                               ; work                ;
;             |altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt|                                                                    ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt                                                                                                                                                                                                                                                                                             ; altera_msgdma_prefetcher_interrupt                            ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_read:u_prefetcher_read|                                                                              ; 184 (184)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 101 (101)         ; 59 (59)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher_read                                 ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|                                                                  ; 97 (97)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 60 (60)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back                                                                                                                                                                                                                                                                                           ; altera_msgdma_prefetcher_write_back                           ; candy_avb_test_qsys ;
;          |dispatcher:dispatcher_internal|                                                                                                  ; 194 (1)     ; 142 (1)                   ; 0 (0)         ; 18688       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 34 (0)            ; 110 (1)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal                                                                                                                                                                                                                                                                                                                                                                     ; dispatcher                                                    ; candy_avb_test_qsys ;
;             |csr_block:the_csr_block|                                                                                                      ; 95 (95)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 28 (28)           ; 45 (45)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block                                                                                                                                                                                                                                                                                                                                             ; csr_block                                                     ; candy_avb_test_qsys ;
;             |descriptor_buffers:the_descriptor_buffers|                                                                                    ; 51 (16)     ; 34 (12)                   ; 0 (0)         ; 5632        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (3)       ; 6 (6)             ; 29 (7)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers                                                                                                                                                                                                                                                                                                                           ; descriptor_buffers                                            ; candy_avb_test_qsys ;
;                |fifo_with_byteenables:the_write_command_FIFO|                                                                              ; 35 (35)     ; 22 (22)                   ; 0 (0)         ; 5632        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 22 (22)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO                                                                                                                                                                                                                                                                              ; fifo_with_byteenables                                         ; candy_avb_test_qsys ;
;                   |altsyncram:the_dp_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                                                                                                        ; altsyncram                                                    ; work                ;
;                      |altsyncram_ddc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5632        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_ddc1:auto_generated                                                                                                                                                                                                                         ; altsyncram_ddc1                                               ; work                ;
;             |response_block:the_response_block|                                                                                            ; 52 (2)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (1)       ; 0 (0)             ; 40 (1)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block                                                                                                                                                                                                                                                                                                                                   ; response_block                                                ; candy_avb_test_qsys ;
;                |scfifo:the_response_FIFO|                                                                                                  ; 50 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO                                                                                                                                                                                                                                                                                                          ; scfifo                                                        ; work                ;
;                   |scfifo_6001:auto_generated|                                                                                             ; 50 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated                                                                                                                                                                                                                                                                               ; scfifo_6001                                                   ; work                ;
;                      |a_dpfifo_e601:dpfifo|                                                                                                ; 50 (27)     ; 39 (16)                   ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 39 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo                                                                                                                                                                                                                                                          ; a_dpfifo_e601                                                 ; work                ;
;                         |altsyncram_qog1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram                                                                                                                                                                                                                                  ; altsyncram_qog1                                               ; work                ;
;                         |cntr_537:usedw_counter|                                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_537:usedw_counter                                                                                                                                                                                                                                   ; cntr_537                                                      ; work                ;
;                         |cntr_o2b:rd_ptr_msb|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_o2b:rd_ptr_msb                                                                                                                                                                                                                                      ; cntr_o2b                                                      ; work                ;
;                         |cntr_p2b:wr_ptr|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_p2b:wr_ptr                                                                                                                                                                                                                                          ; cntr_p2b                                                      ; work                ;
;          |write_master:write_mstr_internal|                                                                                                ; 185 (113)   ; 101 (61)                  ; 0 (0)         ; 10496       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (52)      ; 1 (1)             ; 100 (60)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal                                                                                                                                                                                                                                                                                                                                                                   ; write_master                                                  ; candy_avb_test_qsys ;
;             |ST_to_MM_Adapter:the_ST_to_MM_Adapter|                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|ST_to_MM_Adapter:the_ST_to_MM_Adapter                                                                                                                                                                                                                                                                                                                             ; ST_to_MM_Adapter                                              ; candy_avb_test_qsys ;
;             |byte_enable_generator:the_byte_enable_generator|                                                                              ; 7 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|byte_enable_generator:the_byte_enable_generator                                                                                                                                                                                                                                                                                                                   ; byte_enable_generator                                         ; candy_avb_test_qsys ;
;                |thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM|                                                           ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|byte_enable_generator:the_byte_enable_generator|thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                                                                   ; thirty_two_bit_byteenable_FSM                                 ; candy_avb_test_qsys ;
;             |scfifo:the_st_to_master_fifo|                                                                                                 ; 63 (0)      ; 39 (0)                    ; 0 (0)         ; 10496       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                        ; work                ;
;                |scfifo_qe01:auto_generated|                                                                                                ; 63 (0)      ; 39 (0)                    ; 0 (0)         ; 10496       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated                                                                                                                                                                                                                                                                                                           ; scfifo_qe01                                                   ; work                ;
;                   |a_dpfifo_d601:dpfifo|                                                                                                   ; 63 (37)     ; 39 (16)                   ; 0 (0)         ; 10496       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (21)      ; 0 (0)             ; 39 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo                                                                                                                                                                                                                                                                                      ; a_dpfifo_d601                                                 ; work                ;
;                      |altsyncram_pog1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10496       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|altsyncram_pog1:FIFOram                                                                                                                                                                                                                                                              ; altsyncram_pog1                                               ; work                ;
;                      |cntr_537:usedw_counter|                                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_537:usedw_counter                                                                                                                                                                                                                                                               ; cntr_537                                                      ; work                ;
;                      |cntr_o2b:rd_ptr_msb|                                                                                                 ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_o2b:rd_ptr_msb                                                                                                                                                                                                                                                                  ; cntr_o2b                                                      ; work                ;
;                      |cntr_p2b:wr_ptr|                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_p2b:wr_ptr                                                                                                                                                                                                                                                                      ; cntr_p2b                                                      ; work                ;
;       |candy_avb_test_qsys_msgdma_tx:msgdma_tx|                                                                                            ; 790 (0)     ; 585 (0)                   ; 0 (0)         ; 38016       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (0)      ; 170 (0)           ; 417 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_msgdma_tx                                 ; candy_avb_test_qsys ;
;          |altera_msgdma_prefetcher:prefetcher_internal|                                                                                    ; 452 (1)     ; 362 (0)                   ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 141 (0)           ; 222 (0)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal                                                                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher                                      ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_csr:u_prefetcher_csr|                                                                                ; 130 (130)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 39 (39)           ; 78 (78)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr                                                                                                                                                                                                                                                                                                         ; altera_msgdma_prefetcher_csr                                  ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|                                                                              ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 25 (25)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher_fifo                                 ; candy_avb_test_qsys ;
;                |altsyncram:the_dp_ram|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram                                                                                                                                                                                                                                                                                 ; altsyncram                                                    ; work                ;
;                   |altsyncram_qab1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated                                                                                                                                                                                                                                                  ; altsyncram_qab1                                               ; work                ;
;             |altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt|                                                                    ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt                                                                                                                                                                                                                                                                                             ; altera_msgdma_prefetcher_interrupt                            ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_read:u_prefetcher_read|                                                                              ; 186 (186)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 99 (99)           ; 61 (61)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read                                                                                                                                                                                                                                                                                                       ; altera_msgdma_prefetcher_read                                 ; candy_avb_test_qsys ;
;             |altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|                                                                  ; 99 (99)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 3 (3)             ; 60 (60)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back                                                                                                                                                                                                                                                                                           ; altera_msgdma_prefetcher_write_back                           ; candy_avb_test_qsys ;
;          |dispatcher:dispatcher_internal|                                                                                                  ; 178 (2)     ; 131 (1)                   ; 0 (0)         ; 17792       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (1)       ; 28 (0)            ; 104 (1)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal                                                                                                                                                                                                                                                                                                                                                                     ; dispatcher                                                    ; candy_avb_test_qsys ;
;             |csr_block:the_csr_block|                                                                                                      ; 82 (82)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 26 (26)           ; 42 (42)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block                                                                                                                                                                                                                                                                                                                                             ; csr_block                                                     ; candy_avb_test_qsys ;
;             |descriptor_buffers:the_descriptor_buffers|                                                                                    ; 43 (7)      ; 25 (3)                    ; 0 (0)         ; 4736        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 1 (0)             ; 24 (3)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers                                                                                                                                                                                                                                                                                                                           ; descriptor_buffers                                            ; candy_avb_test_qsys ;
;                |fifo_with_byteenables:the_read_command_FIFO|                                                                               ; 36 (36)     ; 22 (22)                   ; 0 (0)         ; 4736        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 21 (21)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO                                                                                                                                                                                                                                                                               ; fifo_with_byteenables                                         ; candy_avb_test_qsys ;
;                   |altsyncram:the_dp_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                                                                                                         ; altsyncram                                                    ; work                ;
;                      |altsyncram_ddc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_ddc1:auto_generated                                                                                                                                                                                                                          ; altsyncram_ddc1                                               ; work                ;
;             |response_block:the_response_block|                                                                                            ; 53 (2)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 1 (0)             ; 39 (1)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block                                                                                                                                                                                                                                                                                                                                   ; response_block                                                ; candy_avb_test_qsys ;
;                |scfifo:the_response_FIFO|                                                                                                  ; 51 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 1 (0)             ; 38 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO                                                                                                                                                                                                                                                                                                          ; scfifo                                                        ; work                ;
;                   |scfifo_6001:auto_generated|                                                                                             ; 51 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 1 (0)             ; 38 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated                                                                                                                                                                                                                                                                               ; scfifo_6001                                                   ; work                ;
;                      |a_dpfifo_e601:dpfifo|                                                                                                ; 51 (28)     ; 39 (16)                   ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 38 (15)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo                                                                                                                                                                                                                                                          ; a_dpfifo_e601                                                 ; work                ;
;                         |altsyncram_qog1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13056       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram                                                                                                                                                                                                                                  ; altsyncram_qog1                                               ; work                ;
;                         |cntr_537:usedw_counter|                                                                                           ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_537:usedw_counter                                                                                                                                                                                                                                   ; cntr_537                                                      ; work                ;
;                         |cntr_o2b:rd_ptr_msb|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_o2b:rd_ptr_msb                                                                                                                                                                                                                                      ; cntr_o2b                                                      ; work                ;
;                         |cntr_p2b:wr_ptr|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|cntr_p2b:wr_ptr                                                                                                                                                                                                                                          ; cntr_p2b                                                      ; work                ;
;          |read_master:read_mstr_internal|                                                                                                  ; 160 (94)    ; 92 (50)                   ; 0 (0)         ; 9472        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (44)      ; 1 (1)             ; 91 (50)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal                                                                                                                                                                                                                                                                                                                                                                     ; read_master                                                   ; candy_avb_test_qsys ;
;             |MM_to_ST_Adapter:the_MM_to_ST_adapter|                                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|MM_to_ST_Adapter:the_MM_to_ST_adapter                                                                                                                                                                                                                                                                                                                               ; MM_to_ST_Adapter                                              ; candy_avb_test_qsys ;
;             |scfifo:the_master_to_st_fifo|                                                                                                 ; 63 (0)      ; 39 (0)                    ; 0 (0)         ; 9472        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo                                                                                                                                                                                                                                                                                                                                        ; scfifo                                                        ; work                ;
;                |scfifo_te01:auto_generated|                                                                                                ; 63 (0)      ; 39 (0)                    ; 0 (0)         ; 9472        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 39 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated                                                                                                                                                                                                                                                                                                             ; scfifo_te01                                                   ; work                ;
;                   |a_dpfifo_g601:dpfifo|                                                                                                   ; 63 (37)     ; 39 (16)                   ; 0 (0)         ; 9472        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (21)      ; 0 (0)             ; 39 (16)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo                                                                                                                                                                                                                                                                                        ; a_dpfifo_g601                                                 ; work                ;
;                      |altsyncram_vog1:FIFOram|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9472        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram                                                                                                                                                                                                                                                                ; altsyncram_vog1                                               ; work                ;
;                      |cntr_537:usedw_counter|                                                                                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_537:usedw_counter                                                                                                                                                                                                                                                                 ; cntr_537                                                      ; work                ;
;                      |cntr_o2b:rd_ptr_msb|                                                                                                 ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_o2b:rd_ptr_msb                                                                                                                                                                                                                                                                    ; cntr_o2b                                                      ; work                ;
;                      |cntr_p2b:wr_ptr|                                                                                                     ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr                                                                                                                                                                                                                                                                        ; cntr_p2b                                                      ; work                ;
;       |candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|                                                                  ; 355 (239)   ; 207 (121)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (139)    ; 46 (3)            ; 162 (84)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                                                                                                                                          ; candy_avb_test_qsys_new_sdram_controller_0                    ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module:the_candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module| ; 132 (132)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 43 (43)           ; 81 (81)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module:the_candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                                          ; candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_nios2_0:nios2_0|                                                                                                ; 2695 (0)    ; 1671 (0)                  ; 0 (0)         ; 64128       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1024 (0)     ; 411 (0)           ; 1260 (0)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0                                                                                                                                                                                                                                                                                                                                                                                                        ; candy_avb_test_qsys_nios2_0                                   ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_nios2_0_cpu:cpu|                                                                                             ; 2695 (2323) ; 1671 (1396)               ; 0 (0)         ; 64128       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1024 (928)   ; 411 (351)         ; 1260 (1042)      ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                    ; candy_avb_test_qsys_nios2_0_cpu                               ; candy_avb_test_qsys ;
;             |candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht                                                                                                                                                                                                                                                                                     ; candy_avb_test_qsys_nios2_0_cpu_bht_module                    ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                           ; altsyncram                                                    ; work                ;
;                   |altsyncram_vhc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                                            ; altsyncram_vhc1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_dc_data_module:candy_avb_test_qsys_nios2_0_cpu_dc_data|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_data_module:candy_avb_test_qsys_nios2_0_cpu_dc_data                                                                                                                                                                                                                                                                             ; candy_avb_test_qsys_nios2_0_cpu_dc_data_module                ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_data_module:candy_avb_test_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                                    ; work                ;
;                   |altsyncram_aoe1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_data_module:candy_avb_test_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                                    ; altsyncram_aoe1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_dc_tag_module:candy_avb_test_qsys_nios2_0_cpu_dc_tag|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_tag_module:candy_avb_test_qsys_nios2_0_cpu_dc_tag                                                                                                                                                                                                                                                                               ; candy_avb_test_qsys_nios2_0_cpu_dc_tag_module                 ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_tag_module:candy_avb_test_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                     ; altsyncram                                                    ; work                ;
;                   |altsyncram_ftb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1408        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_tag_module:candy_avb_test_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated                                                                                                                                                                                                                      ; altsyncram_ftb1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_dc_victim_module:candy_avb_test_qsys_nios2_0_cpu_dc_victim|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_victim_module:candy_avb_test_qsys_nios2_0_cpu_dc_victim                                                                                                                                                                                                                                                                         ; candy_avb_test_qsys_nios2_0_cpu_dc_victim_module              ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_victim_module:candy_avb_test_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; altsyncram                                                    ; work                ;
;                   |altsyncram_hec1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_victim_module:candy_avb_test_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                                                ; altsyncram_hec1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data|                                       ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data                                                                                                                                                                                                                                                                             ; candy_avb_test_qsys_nios2_0_cpu_ic_data_module                ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                   ; altsyncram                                                    ; work                ;
;                   |altsyncram_2uc1:auto_generated|                                                                                         ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                                    ; altsyncram_2uc1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_ic_tag_module:candy_avb_test_qsys_nios2_0_cpu_ic_tag|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_tag_module:candy_avb_test_qsys_nios2_0_cpu_ic_tag                                                                                                                                                                                                                                                                               ; candy_avb_test_qsys_nios2_0_cpu_ic_tag_module                 ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_tag_module:candy_avb_test_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                     ; altsyncram                                                    ; work                ;
;                   |altsyncram_pkc1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_tag_module:candy_avb_test_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_pkc1:auto_generated                                                                                                                                                                                                                      ; altsyncram_pkc1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_nios2_0_cpu_mult_cell                     ; candy_avb_test_qsys ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                         ; altera_mult_add                                               ; work                ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                     ; altera_mult_add_bbo2                                          ; work                ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                            ; altera_mult_add_rtl                                           ; work                ;
;                         |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                   ; ama_multiplier_function                                       ; work                ;
;                            |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                    ; lpm_mult                                                      ; work                ;
;                               |mult_9401:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                                           ; mult_9401                                                     ; work                ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                         ; altera_mult_add                                               ; work                ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                     ; altera_mult_add_bbo2                                          ; work                ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                            ; altera_mult_add_rtl                                           ; work                ;
;                         |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                   ; ama_multiplier_function                                       ; work                ;
;                            |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                    ; lpm_mult                                                      ; work                ;
;                               |mult_8b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated                                                                           ; mult_8b01                                                     ; work                ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                         ; altera_mult_add                                               ; work                ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                                     ; altera_mult_add_bbo2                                          ; work                ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                            ; altera_mult_add_rtl                                           ; work                ;
;                         |ama_multiplier_function:multiplier_block|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                   ; ama_multiplier_function                                       ; work                ;
;                            |lpm_mult:Mult0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                    ; lpm_mult                                                      ; work                ;
;                               |mult_8b01:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated                                                                           ; mult_8b01                                                     ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|                                      ; 372 (85)    ; 274 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (5)       ; 60 (4)            ; 217 (73)         ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_nios2_0_cpu_nios2_oci                     ; candy_avb_test_qsys ;
;                |candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|               ; 148 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 54 (0)            ; 74 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper                                                                                                                                                                ; candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper           ; candy_avb_test_qsys ;
;                   |candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|              ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 45 (42)           ; 4 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk                                                      ; candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk            ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                                       ; work                ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                                       ; work                ;
;                   |candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|                    ; 92 (88)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (5)             ; 70 (70)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck                                                            ; candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck               ; candy_avb_test_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                                       ; work                ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                                       ; work                ;
;                   |sld_virtual_jtag_basic:candy_avb_test_qsys_nios2_0_cpu_debug_slave_phy|                                                 ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_avb_test_qsys_nios2_0_cpu_debug_slave_phy                                                                                         ; sld_virtual_jtag_basic                                        ; work                ;
;                |candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg|                     ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg                                                                                                                                                                      ; candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg              ; candy_avb_test_qsys ;
;                |candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break|                       ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break                                                                                                                                                                        ; candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break               ; candy_avb_test_qsys ;
;                |candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug|                       ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug                                                                                                                                                                        ; candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug               ; candy_avb_test_qsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                    ; altera_std_synchronizer                                       ; work                ;
;                |candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|                             ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 55 (55)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem                                                                                                                                                                              ; candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem                  ; candy_avb_test_qsys ;
;                   |candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram                                                                           ; candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module          ; candy_avb_test_qsys ;
;                      |altsyncram:the_altsyncram|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                                    ; work                ;
;                         |altsyncram_0n61:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                  ; altsyncram_0n61                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_a|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_a                                                                                                                                                                                                                                                             ; candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module        ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                                    ; work                ;
;                   |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                    ; altsyncram_5tb1                                               ; work                ;
;             |candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_b|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_b                                                                                                                                                                                                                                                             ; candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module        ; candy_avb_test_qsys ;
;                |altsyncram:the_altsyncram|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                                    ; work                ;
;                   |altsyncram_5tb1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated                                                                                                                                                                                                    ; altsyncram_5tb1                                               ; work                ;
;       |candy_avb_test_qsys_pio_0:pio_0|                                                                                                    ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_0:pio_0                                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_pio_0                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_pio_1:pio_1|                                                                                                    ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_1:pio_1                                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_pio_1                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_pio_4:pio_4|                                                                                                    ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_4:pio_4                                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_pio_4                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_rst_controller:rst_controller|                                                                                  ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                          ; candy_avb_test_qsys_rst_controller                            ; candy_avb_test_qsys ;
;          |altera_reset_controller:rst_controller|                                                                                          ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                   ; altera_reset_controller                                       ; candy_avb_test_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_rst_controller_001:rst_controller_001|                                                                          ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 7 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_rst_controller_001                        ; candy_avb_test_qsys ;
;          |altera_reset_controller:rst_controller_001|                                                                                      ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                       ; candy_avb_test_qsys ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                     ; candy_avb_test_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                     ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_sys_clk_timer:sys_clk_timer|                                                                                    ; 75 (75)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 8 (8)             ; 51 (51)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                                                                                                                                            ; candy_avb_test_qsys_sys_clk_timer                             ; candy_avb_test_qsys ;
;       |candy_avb_test_qsys_uart:uart|                                                                                                      ; 145 (0)     ; 103 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 18 (0)            ; 85 (0)           ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart                                                                                                                                                                                                                                                                                                                                                                                                              ; candy_avb_test_qsys_uart                                      ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_uart_regs:the_candy_avb_test_qsys_uart_regs|                                                                 ; 59 (59)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 15 (15)           ; 30 (30)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_regs:the_candy_avb_test_qsys_uart_regs                                                                                                                                                                                                                                                                                                                                              ; candy_avb_test_qsys_uart_regs                                 ; candy_avb_test_qsys ;
;          |candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx|                                                                     ; 58 (56)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 3 (1)             ; 35 (35)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx                                                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_uart_rx                                   ; candy_avb_test_qsys ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                              ; altera_std_synchronizer                                       ; work                ;
;          |candy_avb_test_qsys_uart_tx:the_candy_avb_test_qsys_uart_tx|                                                                     ; 36 (36)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 28 (28)          ; 0          ; |CANDY_AVB|candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_tx:the_candy_avb_test_qsys_uart_tx                                                                                                                                                                                                                                                                                                                                                  ; candy_avb_test_qsys_uart_tx                                   ; candy_avb_test_qsys ;
;    |i2c_master_top:u1|                                                                                                                     ; 272 (80)    ; 154 (53)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (24)     ; 13 (8)            ; 145 (43)         ; 0          ; |CANDY_AVB|i2c_master_top:u1                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; i2c_master_top                                                ; work                ;
;       |i2c_master_byte_ctrl:byte_ctrl|                                                                                                     ; 197 (57)    ; 101 (26)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (28)      ; 5 (0)             ; 102 (29)         ; 0          ; |CANDY_AVB|i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                  ; i2c_master_byte_ctrl                                          ; work                ;
;          |i2c_master_bit_ctrl:bit_ctrl|                                                                                                    ; 140 (140)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 5 (5)             ; 73 (73)          ; 0          ; |CANDY_AVB|i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl                                                                                                                                                                                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                           ; work                ;
;    |i2s_to_codec:u2|                                                                                                                       ; 225 (225)   ; 200 (200)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 128 (128)         ; 72 (72)          ; 0          ; |CANDY_AVB|i2s_to_codec:u2                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; i2s_to_codec                                                  ; work                ;
;    |sld_hub:auto_hub|                                                                                                                      ; 169 (1)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (1)       ; 16 (0)            ; 69 (0)           ; 0          ; |CANDY_AVB|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub                                                       ; altera_sld          ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|    ; 168 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 16 (0)            ; 69 (0)           ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                  ; alt_sld_fab_with_jtag_input                                   ; altera_sld          ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                              ; 168 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 16 (0)            ; 69 (0)           ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                               ; alt_sld_fab                                                   ; alt_sld_fab         ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                          ; 168 (7)     ; 85 (6)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (1)       ; 16 (3)            ; 69 (0)           ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                           ; alt_sld_fab_alt_sld_fab                                       ; alt_sld_fab         ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                               ; 164 (0)     ; 79 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 13 (0)            ; 69 (0)           ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                               ; alt_sld_fab_alt_sld_fab_sldfabric                             ; alt_sld_fab         ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                           ; 164 (119)   ; 79 (51)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (65)      ; 13 (12)           ; 69 (44)          ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                  ; sld_jtag_hub                                                  ; work                ;
;                      |sld_rom_sr:hub_info_reg|                                                                                             ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                          ; sld_rom_sr                                                    ; work                ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                           ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |CANDY_AVB|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                        ; sld_shadow_jsm                                                ; altera_sld          ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------+---------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+
; CODEC_CLKOUT      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_CLKOUT        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_TX           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RTS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LS_OE             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_RESET       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_DATA_IN[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_DATA_IN[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MDC           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MII_TX_EN     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MII_TXD[0]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MII_TXD[1]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MII_TXD[2]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ETH_MII_TXD[3]    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS          ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE           ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; LS_A[0]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[1]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[2]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[3]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[4]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[5]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[6]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; LS_A[7]           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_SCL         ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; CODEC_SDA         ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; CODEC_BITCLOCK[0] ; Bidir    ; (0) 0 ps      ; (6) 868 ps    ; --                    ; --       ; --       ;
; CODEC_BITCLOCK[1] ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_LRCLOCK[0]  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; CODEC_LRCLOCK[1]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ETH_INTERRUPT     ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ETH_MDIO          ; Bidir    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; CLK               ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ETH_TX_CLK        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --       ;
; RST               ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; CODEC_DATA_OUT[1] ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; CODEC_DATA_OUT[0] ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; ETH_RX_CLK        ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; UART_CTS          ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ETH_MII_COL       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; UART_RX           ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ETH_MII_CRS       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ETH_MII_RX_DV     ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; ETH_MII_RXD[3]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; ETH_MII_RXD[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ETH_MII_RXD[0]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; ETH_MII_RXD[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ETH_MII_RX_ER     ; Input    ; (1) 178 ps    ; --            ; --                    ; --       ; --       ;
+-------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LS_A[0]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[1]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[2]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[3]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[4]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[5]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[6]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; LS_A[7]                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; CODEC_SCL                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSCL[0]                                                                                                                                                                                                                                                                             ; 1                 ; 6       ;
; CODEC_SDA                                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSDA[0]                                                                                                                                                                                                                                                                             ; 0                 ; 6       ;
; CODEC_BITCLOCK[0]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - CODEC_BITCLOCK[1]~output                                                                                                                                                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_MST                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|DATA_O_SLV                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|counter[2]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|counter[3]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|counter[0]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|counter[1]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|counter[4]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_slv[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_slv[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_r_mst[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|data_l_mst[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[5]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|current_lr                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[9]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[1]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[13]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[10]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[6]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[2]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[14]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[8]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[4]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[0]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[12]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[7]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[11]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[3]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[15]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[25]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[26]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[24]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[27]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[22]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[21]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[20]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[23]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[17]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[18]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[16]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[19]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[30]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[29]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[28]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_slv[31]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[6]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[22]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[26]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[10]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[18]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[2]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[14]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[30]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[25]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[9]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[5]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[21]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[17]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[1]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[13]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[29]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[4]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[20]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[24]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[8]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[16]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[0]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[12]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[28]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[15]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[27]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[11]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[31]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[7]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[19]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[3]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - i2s_to_codec:u2|shift_reg_mst[23]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
; CODEC_BITCLOCK[1]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; CODEC_LRCLOCK[0]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - CODEC_LRCLOCK[1]~output                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_MST~30                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_MST~41                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~0                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~1                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~2                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~4                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~7                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~8                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~10                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~12                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~13                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~14                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~17                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~18                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~20                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~21                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~22                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~24                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~27                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~28                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|DATA_O_SLV~37                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[31]~0                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[31]~0                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|current_lr~0                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
; CODEC_LRCLOCK[1]                                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; ETH_INTERRUPT                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_1:pio_1|read_mux_out~0                                                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; ETH_MDIO                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                                                                                                                                                                ; 0                 ; 0       ;
; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; CLK                                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
; ETH_TX_CLK                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a0                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ram_block1a0                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_txdv_int                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_txd_int[0]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_txd_int[1]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_txd_int[2]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_txd_int[3]                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[1]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated|ram_block1a0                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated|ram_block1a0                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j8h1:auto_generated|ram_block1a0                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ram_block1a0                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[24]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[21]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[1]                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[2]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[17]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[20]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[19]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[18]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[16]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[15]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[14]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[13]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[12]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[11]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[10]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[9]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[8]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[6]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[5]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[25]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[23]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[22]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[7]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[0]                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[4]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[3]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[27]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[30]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[26]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[29]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[11]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[9]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[24]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[16]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[4]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[0]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[2]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[23]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[7]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[19]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[22]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[20]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[0]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[4]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[2]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[6]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[1]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_1[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[0]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[2]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[3]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[1]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[4]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[6]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[5]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[13]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[8]                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[9]                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[10]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[11]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[12]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[14]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[1]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[3]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[7]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[5]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[6]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[4]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[0]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_13[2]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[30]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[14]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[0]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[16]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[8]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[24]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[1]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[27]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[22]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[6]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[11]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[29]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[19]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[17]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[9]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[25]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[3]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[26]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[2]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[18]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[13]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[21]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[10]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[4]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[5]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[31]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[28]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[15]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[12]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[20]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[23]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[7]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[10]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[11]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[12]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[13]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[14]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[4]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[3]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[9]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[5]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[8]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[7]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[6]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[2]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[0]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[0]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[1]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[5]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[6]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[8]                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[12]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[13]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[10]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[14]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[15]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[17]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[21]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[18]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                         ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[28]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[25]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS|reg_out[31]                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[0]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|late_excess_col_reg                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[0]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[2]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[3]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[4]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[5]                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[6]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[0]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[1]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[2]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[3]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[4]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[5]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[6]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[7]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[8]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[9]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[10]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[11]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[12]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[13]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[14]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt[15]                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[0]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[1]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[2]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[3]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[4]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[5]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[6]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[0]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[1]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[2]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[3]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[4]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[5]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[6]                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[0]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[1]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[2]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[3]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[4]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[0]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[1]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[2]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[3]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[4]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[7]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[0]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[1]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[2]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[3]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[4]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[5]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[6]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_int[7]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[6]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[0]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[1]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[2]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[3]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[4]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|ptr_rck_diff[5]                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[4]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[0]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|mii_pos                                                                                                                                                                                                         ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[5]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[1]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[6]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[2]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[7]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_14[3]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[1]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[0]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[0]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_wait                                                                                                                                                 ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[2]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|crc_fwd                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[17]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[13]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg2                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena_i                                                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain[1]                                                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[4]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[0]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_run[1]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[0]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[5]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[1]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[6]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[2]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[2]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[1]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|preamb_cnt[0]                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[7]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_12[3]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_wait                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|empty_flag                                                                                                                                          ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[16]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[12]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[3]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[4]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[0]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[5]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[1]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[6]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[2]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[7]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_11[3]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_wait                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[4]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_12_b                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_wait                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_sav_int_reg                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[0]                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_empty                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden_d1                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[0]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_ena                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[2]                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|rden_reg                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[0]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[0]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[1]                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[1]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[2]                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[2]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[3]                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[3]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[4]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[4]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|b_out[5]                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|wr_b_rptr[5]                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[15]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[11]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[2]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[4]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[0]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[5]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[1]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[6]                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[2]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[7]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_10[3]                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_12                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[5]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[4]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[3]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[2]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[1]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_run[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[1]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[2]                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[0]                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[1]                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[4]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[4]                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_ipg_len_int[3]                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gap_cnt[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_crs_reg4                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_rd[1]                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|mac_ena                                                                                                                                          ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|sav_flag                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|aempty_flag                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[0]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[1]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[2]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[3]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[4]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[5]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wraddr[6]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden_mii                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|short_frm                                                                                                                                        ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|col_reg                                                                                                                                          ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|excess_col_int                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_IDLE                                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_FLUSH                                                                                                                              ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_END                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_RETRANSMIT_SHORT                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_COL_1                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_RETRANSMIT                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[1]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[0]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[3]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[2]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[5]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[4]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg[6]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty[1]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|byte_empty[0]                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[1]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|stat_rden                                                                                                                                        ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[14]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[10]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[1]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[4]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[5]                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[0]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_9[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[0]                                                                                                                                                  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|sop_reg                                                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]             ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]             ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[3]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_crs_reg3                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                              ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|crs_d                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_late                                                                                                                                        ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_WAIT_COL                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_BACK_OFF                                                                                                                           ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|state.STM_TYP_COPY                                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|mac_ff_rden_reg                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[0]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[1]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[2]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[3]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[4]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[5]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[6]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|b_out[7]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[2]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_stat_rden                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[9]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_en_s[2]                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[4]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[4]                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[0]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[1]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[6]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_8[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|empty_flag                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]             ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]             ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                              ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[0]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[1]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[2]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[3]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[4]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[5]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[6]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[7]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[8]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[9]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[7]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[6]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[5]                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[4]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[3]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[2]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[1]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|wr_b_rptr[0]                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|clk_ena_reg                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_sft[3]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_stat_rden_i                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[8]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[4]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[3]                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[2]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_7[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[0]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[1]                                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_waddr[2]                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|rden_reg                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1              ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1              ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[12]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[0]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[1]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[13]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[2]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[14]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[10]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[15]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|z_reg[11]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[3]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[4]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[5]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[6]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[7]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[8]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[9]                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[7]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[2]                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[0]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[2]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[7]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_6[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_INC_CNT                                                                                                                                                           ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[0]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_err_reg                                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[1]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_rdaddr[2]                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[15]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[14]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[13]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[12]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[11]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[10]                                                                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[9]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[8]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[7]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[6]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[5]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[4]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[3]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[2]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[1]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_length_reg[0]                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[12]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[15]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[14]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[13]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[10]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR|lfsr_o[11]                                                                                                             ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0] ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[6]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[1]                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[5]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[7]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_5[3]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[7]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[6]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[5]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[4]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[3]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[2]                                                                                                               ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[1]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[0]                                                                                                               ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RD_CNT                                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]                                                                                                                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_IDLE                                                                                                                                                              ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[2]                                                                                                                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]                                                                                                                                                                       ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_unicast_reg                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_broadcast_reg                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|frm_mltcast_reg                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_err                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[5]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL|eof_dly[0]                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[5]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[1]                                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[7]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_4[3]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_WR_CNT                                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_WR_CNT_DONE                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_DONE                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_unicast                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_mltcast                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_err_reg                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|col_reg                                                                                                                                        ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|sw_reset_done                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|tx_done_reg                                                                                                                                                                                                                                                                            ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|in_data_toggle                                                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|in_data_toggle                                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[4]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[5]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[7]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_3[3]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                                                                       ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                                                                      ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[46]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[45]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[44]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[43]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[42]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[41]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[40]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[38]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[37]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[36]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[35]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[34]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[33]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[32]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[30]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[29]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[28]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[27]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[26]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[25]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[24]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[22]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[21]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[20]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[19]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[18]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[17]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[16]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[14]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[13]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[12]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[11]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[10]                                                                                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[9]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[8]                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[7]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[6]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[5]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[4]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[3]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[2]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[1]                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|late_col                                                                                                                                         ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|excess_col                                                                                                                                       ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|gm_tx_en_reg                                                                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[3]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[4]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[0]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[5]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[1]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[6]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[2]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[7]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|rd_2[3]                                                                                                                                                     ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[18]                                                                                                                                                ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[19]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|late_col_int                                                                                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                  ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[2]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[17]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[0]                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                     ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|eop[1]                                                                                                                                                      ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[28]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[24]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[29]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[25]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[30]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[26]                                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[31]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[27]                                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[16]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[20]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[16]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[21]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[17]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[22]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[18]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[23]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[19]                                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[15]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[12]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[8]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[13]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[9]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[14]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[10]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[15]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[11]                                                                                                                                                                   ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[14]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[4]                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[0]                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[5]                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[1]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[6]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[2]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[7]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[3]                                                                                                                                                                    ; 1                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[13]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[12]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[11]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[10]                                                                                                                                                ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[9]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[8]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[7]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[6]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[5]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[4]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[3]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[2]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[1]                                                                                                                                                 ; 0                 ; 0       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_err_s[0]                                                                                                                                                 ; 0                 ; 0       ;
; RST                                                                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - i2s_to_codec:u2|data_r_slv[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_slv[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_slv[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_r_mst[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[0]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[1]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[2]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[3]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[4]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[5]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[6]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[7]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[8]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[9]                                                                                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[10]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[11]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[12]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[13]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[14]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[15]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[16]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[17]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[18]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[19]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[20]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[21]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[22]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[23]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[24]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[25]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[26]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[27]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[28]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[29]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[30]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|data_l_mst[31]                                                                                                                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[5]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|counter[0]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - i2s_to_codec:u2|counter[1]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - i2s_to_codec:u2|counter[2]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - i2s_to_codec:u2|counter[3]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - i2s_to_codec:u2|counter[4]                                                                                                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[9]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[1]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[13]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[10]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[6]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[2]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[14]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[8]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[4]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[0]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[12]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[7]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[11]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[3]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[15]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[25]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[26]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[24]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[27]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[22]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[21]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[20]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[23]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[17]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[18]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[16]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[19]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[30]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[29]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[28]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_slv[31]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[6]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[22]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[26]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[10]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[18]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[2]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[14]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[30]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[25]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[9]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[5]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[21]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[17]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[1]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[13]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[29]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[4]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[20]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[24]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[8]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[16]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[0]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[12]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[28]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[15]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[27]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[11]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[31]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[7]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[19]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[3]                                                                                                                                                                                                                                                                                                                                                   ; 0                 ; 6       ;
;      - i2s_to_codec:u2|shift_reg_mst[23]                                                                                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                     ; 0                 ; 6       ;
;      - i2s_to_codec:u2|current_lr~0                                                                                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - rstn                                                                                                                                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
; CODEC_DATA_OUT[1]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - i2s_to_codec:u2|shift_reg_slv[0]~feeder                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
; CODEC_DATA_OUT[0]                                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
;      - i2s_to_codec:u2|shift_reg_mst[0]~feeder                                                                                                                                                                                                                                                                                                                                            ; 1                 ; 6       ;
; ETH_RX_CLK                                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; UART_CTS                                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_regs:the_candy_avb_test_qsys_uart_regs|cts_status_bit                                                                                                                                                                                                                                                ; 0                 ; 6       ;
; ETH_MII_COL                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|gm_rx_col_reg~0                                                                                                                                             ; 0                 ; 6       ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1                                                              ; 0                 ; 6       ;
; UART_RX                                                                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~feeder                                                                                                                                                                                                 ; 0                 ; 6       ;
; ETH_MII_CRS                                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1~feeder                                                        ; 0                 ; 6       ;
; ETH_MII_RX_DV                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxdv_reg_0                                                                                                                                                                                                  ; 1                 ; 0       ;
; ETH_MII_RXD[3]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_0[3]                                                                                                                                                                                                ; 1                 ; 0       ;
; ETH_MII_RXD[2]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_0[2]~feeder                                                                                                                                                                                         ; 0                 ; 0       ;
; ETH_MII_RXD[0]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_0[0]                                                                                                                                                                                                ; 1                 ; 0       ;
; ETH_MII_RXD[1]                                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_reg_0[1]                                                                                                                                                                                                ; 0                 ; 0       ;
; ETH_MII_RX_ER                                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxerr_reg_0~feeder                                                                                                                                                                                          ; 0                 ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_G5                 ; 41      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLK                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_G5                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CODEC_BITCLOCK[0]                                                                                                                                                                                                                                                                                                                                                                                                                   ; PIN_M5                 ; 201     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; ETH_RX_CLK                                                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_L11                ; 1266    ; Clock                                              ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ETH_TX_CLK                                                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_M9                 ; 817     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                                                                                                                                                                                                                                                                                                                                                 ; PIN_A8                 ; 200     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X25_Y18_N0        ; 171     ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                        ; JTAG_X25_Y18_N0        ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|AVALON2WB:avalon_wb|CYC_O~3                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y15_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|AVALON2WB:avalon_wb|process_0~0                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y15_N30     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|AVALON2WB:avalon_wb|process_5~2                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y15_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[6]~25                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y17_N30     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[0]~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y17_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                                                                                                  ; FF_X32_Y18_N1          ; 213     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y19_N2      ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[0]~5                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y22_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~4                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y18_N16     ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~32                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y22_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[1]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X26_Y22_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[12]~5                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y20_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[14]~4                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y20_N22     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                                                                                                  ; FF_X32_Y19_N23         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                                                                                                 ; FF_X32_Y19_N29         ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~7                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y21_N4      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                                                                                                ; FF_X30_Y19_N31         ; 47      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                                                                                               ; FF_X28_Y19_N21         ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~26                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                                                                                                   ; UNVM_X0_Y18_N40        ; 2       ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 5911    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                                          ; PLL_1                  ; 5       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                                                                             ; FF_X28_Y11_N31         ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|always1~1                                                                                                                                            ; LCCOMB_X46_Y3_N20      ; 22      ; Clock enable, Sync. clear, Write enable            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|always1~2                                                                                                                                            ; LCCOMB_X42_Y2_N16      ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_descriptor_memory:descriptor_memory|wren~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X24_Y8_N4       ; 8       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y13_N0      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[28]~2                                                                                                                                                                                                                                          ; LCCOMB_X8_Y14_N20      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                                                                                                        ; LCCOMB_X21_Y15_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                                                                                                         ; LCCOMB_X21_Y12_N12     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                                                                                                        ; LCCOMB_X11_Y13_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                                                                                                         ; LCCOMB_X17_Y11_N8      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                                                                                                        ; LCCOMB_X20_Y7_N26      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                                                                                                         ; LCCOMB_X19_Y9_N10      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                                                                                                         ; LCCOMB_X20_Y15_N28     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                                                                                                          ; LCCOMB_X20_Y15_N16     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                                                                                                         ; LCCOMB_X10_Y11_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                                                                                                          ; LCCOMB_X11_Y11_N12     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                                                                          ; FF_X6_Y14_N17          ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[4]~14                                                                                                                                                                                                                     ; LCCOMB_X4_Y14_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~13                                                                                                                                                                                                                        ; LCCOMB_X4_Y14_N30      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                            ; FF_X7_Y14_N7           ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal11~0                                                                                                                                                                                                                         ; LCCOMB_X24_Y11_N24     ; 58      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                                                                          ; FF_X22_Y3_N1           ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[0]~1                                                                                                                                                                                                                      ; LCCOMB_X21_Y3_N8       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[30]~1                                                                                                                                                                                                                    ; LCCOMB_X21_Y3_N28      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                            ; FF_X20_Y3_N15          ; 36      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~2                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y13_N22     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~2                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y13_N28     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~0                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y13_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y13_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~1                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y9_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y9_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y11_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~0                                                                                                                                                                                                                                                           ; LCCOMB_X22_Y8_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~4                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y11_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y13_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                                                                            ; LCCOMB_X22_Y13_N20     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y11_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y8_N6       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~3                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y10_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~2                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y10_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always55~0                                                                                                                                                                                                                                                           ; LCCOMB_X21_Y14_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~0                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y15_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[1]~7                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y7_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[0]~0                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N20     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[23]~136                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y12_N8      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|reg_data_out[9]~119                                                                                                                                                                                                                                                  ; LCCOMB_X16_Y13_N2      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire                                                                                                                                                                                                                                                     ; LCCOMB_X13_Y7_N26      ; 165     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y10_N4      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                      ; FF_X49_Y18_N21         ; 1255    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                      ; FF_X1_Y8_N17           ; 811     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                      ; FF_X49_Y21_N1          ; 193     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                      ; FF_X49_Y16_N17         ; 153     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                      ; FF_X26_Y29_N25         ; 867     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X26_Y10_N10     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_out~0                                                                                                                                                                                                                                                                        ; LCCOMB_X25_Y12_N18     ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~0                                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y9_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y10_N2      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                                                                                                          ; LCCOMB_X25_Y6_N28      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|Equal0~2                                                                                                                                                                                                                                                                    ; LCCOMB_X21_Y6_N12      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                     ; FF_X21_Y6_N15          ; 81      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|mdio_data_out[0]~18                                                                                                                                                                                                                                                              ; LCCOMB_X22_Y10_N30     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                                                                                                                     ; FF_X25_Y3_N13          ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                       ; FF_X4_Y5_N3            ; 430     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                       ; FF_X17_Y2_N15          ; 272     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                                                                                                      ; FF_X6_Y5_N15           ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_rxd_o[0]~3                                                                                                                                                                                                                                                   ; LCCOMB_X7_Y5_N0        ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Equal1~0                                                                                                                                                                                                                            ; LCCOMB_X44_Y1_N4       ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Equal4~0                                                                                                                                                                                                                            ; LCCOMB_X44_Y1_N18      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                         ; LCCOMB_X34_Y2_N8       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~1                                                                                                                                                                  ; LCCOMB_X28_Y2_N12      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                                                                                ; LCCOMB_X25_Y2_N26      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                             ; LCCOMB_X37_Y3_N4       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                            ; LCCOMB_X38_Y2_N6       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always12~0                                                                                                                                                                                                                          ; LCCOMB_X33_Y2_N14      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[1]~1                                                                                                                                                                                                                     ; LCCOMB_X43_Y1_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                          ; LCCOMB_X35_Y2_N26      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[13]~0                                                                                                                                                                                                                ; LCCOMB_X34_Y2_N18      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data~18                                                                                                                                                                                                                       ; LCCOMB_X34_Y2_N20      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[16]~1                                                                                                                                                                                                                     ; LCCOMB_X44_Y1_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                     ; LCCOMB_X44_Y1_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]~2                                                                                                                                                                                                                      ; LCCOMB_X44_Y1_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                           ; FF_X43_Y1_N1           ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter[4]~17                                                                                                                                                                                                     ; LCCOMB_X42_Y2_N14      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush~2                                                                                                                                                                                                                 ; LCCOMB_X43_Y2_N12      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~5                                                                                                                                                                                                   ; LCCOMB_X9_Y8_N6        ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                               ; FF_X8_Y11_N3           ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|enable_rx_reg3                                                                                                                                                                                               ; FF_X7_Y7_N15           ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                                             ; FF_X12_Y7_N15          ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                 ; FF_X13_Y7_N13          ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                  ; FF_X11_Y7_N31          ; 16      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                                                                            ; LCCOMB_X8_Y11_N2       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always19~2                                                                                                                                                                                                   ; LCCOMB_X14_Y4_N28      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~1                                                                                                                                                                                                    ; LCCOMB_X16_Y4_N24      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                      ; FF_X13_Y2_N21          ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                                                 ; LCCOMB_X14_Y3_N24      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~9                                                                                                                                                                                                 ; LCCOMB_X16_Y4_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                       ; FF_X14_Y4_N1           ; 37      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                      ; FF_X12_Y3_N31          ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                                                                                                        ; LCCOMB_X3_Y10_N26      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                                                                                                     ; LCCOMB_X9_Y13_N8       ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                     ; LCCOMB_X6_Y8_N30       ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|always3~0                                                                                                                                                                                       ; LCCOMB_X3_Y10_N16      ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                                                                                                                                                                                 ; LCCOMB_X3_Y10_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                                                                                                                                                                                 ; LCCOMB_X3_Y10_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                                                                                                                                                                                 ; LCCOMB_X3_Y10_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                                                                                                                                                                 ; LCCOMB_X3_Y10_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                                                                                                                                                                 ; LCCOMB_X3_Y10_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[7]~4                                                                                                                                                                                  ; LCCOMB_X3_Y10_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_stat_val~0                                                                                                                                                                                  ; LCCOMB_X7_Y14_N22      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                                                                                                                                                                                   ; LCCOMB_X2_Y12_N18      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~0                                                                                                                                                                             ; LCCOMB_X6_Y8_N8        ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal7~2                                                                                                                                                                                        ; LCCOMB_X19_Y1_N12      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|Equal8~0                                                                                                                                                                                        ; LCCOMB_X19_Y1_N20      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|always11~0                                                                                                                                                                                      ; LCCOMB_X19_Y1_N26      ; 29      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~8                                                                                                                                                                                 ; LCCOMB_X17_Y1_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~7                                                                                                                                                                                 ; LCCOMB_X17_Y1_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~6                                                                                                                                                                                 ; LCCOMB_X17_Y1_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~5                                                                                                                                                                                 ; LCCOMB_X14_Y1_N14      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~4                                                                                                                                                                                 ; LCCOMB_X14_Y1_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[6]~3                                                                                                                                                                                  ; LCCOMB_X17_Y1_N24      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                                                                                                                 ; LCCOMB_X16_Y1_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~1                                                                                                                                                                                    ; LCCOMB_X17_Y1_N20      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                    ; FF_X17_Y2_N19          ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                      ; FF_X17_Y1_N21          ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[13]~1                                                                                                                                                                               ; LCCOMB_X16_Y1_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~0                                                                                                                                                                                ; LCCOMB_X16_Y1_N12      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                             ; FF_X4_Y7_N25           ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                                                                                                                                                                 ; LCCOMB_X9_Y3_N28       ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                                                                                ; LCCOMB_X6_Y3_N18       ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                             ; LCCOMB_X11_Y5_N2       ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                            ; LCCOMB_X7_Y6_N4        ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                                                        ; FF_X9_Y6_N1            ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                                                                                                       ; LCCOMB_X12_Y2_N26      ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~6                                                                                                                                                                                       ; LCCOMB_X9_Y2_N12       ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector4~1                                                                                                                                                                                       ; LCCOMB_X10_Y2_N0       ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                        ; LCCOMB_X11_Y2_N4       ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~24                                                                                                                                                                                       ; LCCOMB_X11_Y2_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                                          ; FF_X11_Y1_N5           ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                          ; LCCOMB_X12_Y4_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[2]~12                                                                                                                                                                                    ; LCCOMB_X8_Y1_N4        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                    ; LCCOMB_X9_Y2_N30       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[2]~17                                                                                                                                                                                 ; LCCOMB_X10_Y1_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                                                                                                    ; LCCOMB_X10_Y2_N30      ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[0]~10                                                                                                                                                                                ; LCCOMB_X6_Y2_N0        ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[4]~10                                                                                                                                                                                ; LCCOMB_X9_Y2_N26       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~0                                                                                                                                                                                                                           ; LCCOMB_X13_Y6_N0       ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0                                                                                                                                                                                                                           ; LCCOMB_X13_Y6_N2       ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                              ; LCCOMB_X3_Y7_N10       ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                                                                              ; LCCOMB_X8_Y3_N12       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                              ; LCCOMB_X3_Y7_N30       ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[24]~0                                                                                                                                                                                                                      ; LCCOMB_X3_Y7_N8        ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[9]~0                                                                                                                                                                                                                   ; LCCOMB_X8_Y4_N10       ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~0                                                                                                                                                                                                                        ; LCCOMB_X3_Y7_N16       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y15_N4      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                                            ; FF_X31_Y16_N21         ; 81      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y17_N10     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X25_Y16_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_avb_test_qsys_jtaguart_0_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y16_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~1                                                                                                                                                                                       ; LCCOMB_X27_Y15_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                       ; LCCOMB_X25_Y15_N10     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y16_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                                            ; FF_X29_Y16_N25         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y16_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|r_val~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X25_Y15_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|read_0                                                                                                                                                                                                                                                                                                                                                             ; FF_X31_Y16_N17         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y16_N24     ; 12      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y11_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y11_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y8_N26      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:modular_adc_0_sample_store_csr_agent_rsp_fifo|mem_used[0]~4                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y14_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y12_N28     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N6      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                                             ; LCCOMB_X46_Y12_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N16     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N8      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y13_N14     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                               ; LCCOMB_X46_Y12_N2      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y12_N4      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y12_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N26     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N24     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N2      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N20     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~10                                                                                                                                                                                                                                                                        ; LCCOMB_X42_Y12_N14     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y15_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y18_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                                           ; LCCOMB_X30_Y11_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                                             ; LCCOMB_X34_Y16_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:msgdma_rx_csr_agent|m0_read~1                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y15_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:msgdma_tx_csr_agent|m0_read~3                                                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y15_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|comb~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y12_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|rp_valid                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y12_N12     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_data_master_limiter|pending_response_count[3]~9                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y16_N0      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y17_N2      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|pending_response_count[3]~11                                                                                                                                                                                                                                                        ; LCCOMB_X36_Y18_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y19_N30     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|data_reg[4]~0                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y7_N4       ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                                                      ; FF_X41_Y6_N13          ; 73      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|always10~0                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y12_N14     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                                     ; LCCOMB_X35_Y18_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y18_N26     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                     ; LCCOMB_X38_Y16_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y16_N20     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                     ; LCCOMB_X41_Y9_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_013:cmd_mux_013|update_grant~0                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y9_N30      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[4]~1                                                                                                                                                                                                                                     ; LCCOMB_X30_Y5_N30      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_018:cmd_mux_018|update_grant~0                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y8_N22      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_rsp_demux_013:rsp_demux_013|src2_valid~0                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y12_N18     ; 22      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|WideOr12                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y28_N4      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|int_timer[5]~0                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y25_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_dout~0                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y27_N24     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_int_timer~0                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y27_N18     ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|load_rsp                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y27_N24     ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|altera_modular_adc_control_fsm:u_control_fsm|rsp_valid                                                                                                                                                                                                                                                           ; FF_X27_Y20_N21         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|ram_rd_en_flp                                                                                                                                                                                                                                                                                          ; FF_X41_Y15_N11         ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|ram_rd_en~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y15_N10     ; 2       ; Read enable                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|set_eop                                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y23_N4      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_csr:u_seq_csr|always0~0                                                                                                                                                                                                                                                         ; LCCOMB_X28_Y15_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sequencer:sequencer_internal|altera_modular_adc_sequencer_ctrl:u_seq_ctrl|cmd_channel[0]~2                                                                                                                                                                                                                                                ; LCCOMB_X27_Y23_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always5~0                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N30      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always6~2                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N6       ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always7~0                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_high[3]~0                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y5_N28      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_low[9]~1                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y5_N24      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|run_nxt~0                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N4       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|internal_used[2]~0                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y7_N28      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X46_Y7_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|write_address[6]~0                                                                                                                                                                                                                                                      ; LCCOMB_X47_Y7_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always15~2                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y11_N2      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always16~0                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y11_N24     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always17~0                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y11_N16     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.POLL_LOAD                                                                                                                                                                                                                                                    ; FF_X37_Y5_N31          ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.RD_REQ                                                                                                                                                                                                                                                       ; FF_X35_Y4_N13          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.WR_DONE                                                                                                                                                                                                                                                      ; FF_X42_Y9_N15          ; 32      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|mm_read_address[4]~37                                                                                                                                                                                                                                                   ; LCCOMB_X33_Y7_N6       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|poll_cnt[4]~18                                                                                                                                                                                                                                                          ; LCCOMB_X35_Y4_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|rd_pend_done                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y11_N6      ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|mm_write_writedata[11]~9                                                                                                                                                                                                                                    ; LCCOMB_X29_Y6_N20      ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|wr_req_cnt_nxt[1]~0                                                                                                                                                                                                                                         ; LCCOMB_X29_Y6_N0       ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|reset_complete                                                                                                                                                                                                                                                                                                          ; LCCOMB_X48_Y7_N12      ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[19]~6                                                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y11_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[1]                                                                                                                                                                                                                                                                                                    ; FF_X38_Y6_N11          ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[27]~8                                                                                                                                                                                                                                                                                                 ; LCCOMB_X33_Y11_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[5]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y8_N18      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[8]~5                                                                                                                                                                                                                                                                                                  ; LCCOMB_X34_Y11_N26     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|readdata_d1[18]~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X36_Y11_N30     ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|sw_reset                                                                                                                                                                                                                                                                                                      ; FF_X38_Y6_N27          ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|internal_used[6]~0                                                                                                                                                                                                                             ; LCCOMB_X46_Y9_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|read_address[2]~11                                                                                                                                                                                                                             ; LCCOMB_X39_Y9_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|write_address[3]~9                                                                                                                                                                                                                             ; LCCOMB_X42_Y9_N4       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|issue_write_descriptor                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y6_N0       ; 39      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|push_write_fifo~0                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y9_N14      ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|comb~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y7_N26      ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|_~12                                                                                                                                                                                                                       ; LCCOMB_X41_Y4_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|_~3                                                                                                                                                                                                                        ; LCCOMB_X38_Y8_N4       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|pulse_ram_output~1                                                                                                                                                                                                         ; LCCOMB_X39_Y6_N12      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[7]~0                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y7_N28      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|always16~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y5_N0       ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|length_counter[10]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y7_N8       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|length_counter[10]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X43_Y7_N4       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|length_sync_reset~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y6_N2       ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|reset_taken                                                                                                                                                                                                                                                                                                                         ; FF_X43_Y7_N17          ; 49      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_537:usedw_counter|_~0                                                                                                                                                                                                                             ; LCCOMB_X46_Y4_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_o2b:rd_ptr_msb|_~0                                                                                                                                                                                                                                ; LCCOMB_X47_Y6_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|cntr_p2b:wr_ptr|_~0                                                                                                                                                                                                                                    ; LCCOMB_X46_Y3_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|pulse_ram_output~1                                                                                                                                                                                                                                     ; LCCOMB_X46_Y6_N12      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                           ; LCCOMB_X46_Y6_N2       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|src_response_valid                                                                                                                                                                                                                                                                                                                  ; FF_X44_Y6_N5           ; 31      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always5~0                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y7_N4       ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always6~0                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y7_N12      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always7~0                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y7_N2       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_high[17]~0                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y7_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_low[5]~1                                                                                                                                                                                                                                                     ; LCCOMB_X32_Y10_N4      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|run_nxt~0                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y7_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|internal_used[6]~0                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y5_N2       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[6]~0                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y5_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|write_address[5]~0                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y5_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always15~0                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y9_N14      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always16~0                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y9_N18      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always18~0                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y9_N0       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.POLL_LOAD                                                                                                                                                                                                                                                    ; FF_X32_Y12_N25         ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.RD_REQ                                                                                                                                                                                                                                                       ; FF_X32_Y6_N29          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.WR_DONE                                                                                                                                                                                                                                                      ; FF_X38_Y9_N5           ; 32      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|mm_read_address[11]~13                                                                                                                                                                                                                                                  ; LCCOMB_X28_Y7_N4       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|poll_cnt[8]~18                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y6_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|rd_pend_done~0                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y9_N8       ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|mm_write_writedata[10]~9                                                                                                                                                                                                                                    ; LCCOMB_X29_Y5_N8       ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|wr_req_cnt_nxt[1]~0                                                                                                                                                                                                                                         ; LCCOMB_X29_Y5_N6       ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|reset_complete                                                                                                                                                                                                                                                                                                          ; LCCOMB_X27_Y5_N18      ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[1]                                                                                                                                                                                                                                                                                                    ; FF_X36_Y9_N25          ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[22]~4                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y9_N24      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[25]~6                                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y9_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[2]~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y9_N20      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[8]~3                                                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y9_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|sw_reset                                                                                                                                                                                                                                                                                                      ; FF_X36_Y9_N7           ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|internal_used[0]~0                                                                                                                                                                                                                              ; LCCOMB_X35_Y9_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|read_address[6]~11                                                                                                                                                                                                                              ; LCCOMB_X37_Y9_N28      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[6]~9                                                                                                                                                                                                                              ; LCCOMB_X38_Y9_N6       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|issue_read_descriptor                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y7_N0       ; 29      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|push_read_fifo~0                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y9_N16      ; 3       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|comb~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y4_N12      ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|_~12                                                                                                                                                                                                                       ; LCCOMB_X22_Y5_N30      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|_~3                                                                                                                                                                                                                        ; LCCOMB_X28_Y5_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|pulse_ram_output~1                                                                                                                                                                                                         ; LCCOMB_X28_Y5_N18      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|flush                                                                                                                                                                                                                                                                                                                                 ; FF_X36_Y9_N1           ; 47      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|length_counter[2]~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y7_N22      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|length_counter[2]~1                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X38_Y7_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|length_sync_reset                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y5_N2       ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|pending_reads_counter[6]~27                                                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y5_N0       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_537:usedw_counter|_~0                                                                                                                                                                                                                               ; LCCOMB_X32_Y5_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_o2b:rd_ptr_msb|_~0                                                                                                                                                                                                                                  ; LCCOMB_X6_Y10_N2       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|_~0                                                                                                                                                                                                                                      ; LCCOMB_X6_Y9_N30       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|pulse_ram_output~1                                                                                                                                                                                                                                       ; LCCOMB_X4_Y9_N30       ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                                                             ; LCCOMB_X4_Y9_N6        ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|src_response_valid                                                                                                                                                                                                                                                                                                                    ; FF_X36_Y9_N21          ; 28      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector27~6                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y10_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector34~2                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X49_Y10_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y11_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X48_Y10_N14     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module:the_candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module|entry_0[40]~2                                                                                                                                                                                              ; LCCOMB_X43_Y9_N30      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module:the_candy_avb_test_qsys_new_sdram_controller_0_input_efifo_module|entry_1[40]~2                                                                                                                                                                                              ; LCCOMB_X43_Y9_N8       ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y10_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                                                                                          ; FF_X49_Y10_N21         ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                                                                          ; FF_X48_Y10_N27         ; 60      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                                                                          ; FF_X49_Y9_N5           ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X50_Y26_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y11_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y10_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y8_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                           ; DDIOOECELL_X50_Y10_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y15_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y21_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y16_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y15_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y16_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y2_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X50_Y11_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_rd_addr_cnt[2]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y20_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y22_N24     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y20_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y19_N16     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y19_N20     ; 26      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_wr_data_cnt[2]~2                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y19_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                           ; FF_X35_Y22_N5          ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                  ; FF_X43_Y21_N19         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y22_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_inst_result[10]~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y22_N6      ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_inst_result[26]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y22_N12     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                ; FF_X42_Y22_N31         ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                       ; FF_X35_Y23_N11         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                          ; FF_X34_Y22_N13         ; 873     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_pipe_flush_waddr[5]~18                                                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y22_N20     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y21_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X43_Y22_N0      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X32_Y27_N14     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                               ; FF_X41_Y29_N23         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X44_Y19_N22     ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                              ; FF_X34_Y27_N5          ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_src2[0]~4                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y29_N4      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_src2[16]~2                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X41_Y29_N14     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|D_src2[5]~3                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y29_N6      ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                          ; FF_X33_Y27_N9          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y26_N28     ; 165     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y22_N14     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y23_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                                                                                                             ; FF_X34_Y22_N5          ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|M_dc_raw_hazard~20                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y20_N2      ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                                                                             ; LCCOMB_X43_Y23_N6      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                                                       ; LCCOMB_X46_Y23_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                   ; FF_X39_Y17_N19         ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X48_Y19_N13         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X47_Y18_N2      ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X47_Y19_N30     ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~1 ; LCCOMB_X47_Y19_N24     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X47_Y19_N2      ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X48_Y19_N11         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|sr[29]~21                    ; LCCOMB_X48_Y20_N20     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|sr[29]~22                    ; LCCOMB_X48_Y20_N18     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|sr[37]~31                    ; LCCOMB_X48_Y20_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|sr[9]~13                     ; LCCOMB_X48_Y20_N14     ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_tck|sr[9]~14                     ; LCCOMB_X48_Y20_N28     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_avb_test_qsys_nios2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                       ; LCCOMB_X48_Y20_N24     ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_avb_test_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_avb_test_qsys_nios2_0_cpu_debug_slave_phy|virtual_state_uir~0                                       ; LCCOMB_X48_Y19_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_avb_test_qsys_nios2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                        ; LCCOMB_X41_Y14_N2      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break|break_readreg[26]~0                                                                                                                      ; LCCOMB_X47_Y19_N20     ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci_break|break_readreg[26]~1                                                                                                                      ; LCCOMB_X47_Y19_N6      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|MonDReg[0]~16                                                                                                                                  ; LCCOMB_X48_Y19_N20     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|MonDReg[28]~15                                                                                                                                 ; LCCOMB_X44_Y16_N6      ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                               ; LCCOMB_X46_Y19_N6      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                 ; LCCOMB_X46_Y18_N4      ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X34_Y18_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                            ; FF_X34_Y18_N15         ; 181     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                                                            ; FF_X34_Y18_N5          ; 151     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|d_writedata[22]~33                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X36_Y19_N10     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y21_N0      ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y21_N30     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y19_N26     ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                   ; FF_X35_Y14_N1          ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|ic_fill_ap_cnt[3]~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y19_N20     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X44_Y19_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y21_N0      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y18_N26     ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y26_N8      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_0:pio_0|always0~1                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y15_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_pio_1:pio_1|data_dir                                                                                                                                                                                                                                                                                                                                                                     ; FF_X33_Y16_N3          ; 3       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                  ; FF_X29_Y11_N27         ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y18_N14     ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                             ; FF_X33_Y19_N9          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X33_Y19_N17         ; 96      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X33_Y19_N17         ; 3642    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N12     ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y14_N28     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y16_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y16_N8      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_regs:the_candy_avb_test_qsys_uart_regs|control_wr_strobe                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y16_N26     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_regs:the_candy_avb_test_qsys_uart_regs|tx_wr_strobe~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X29_Y16_N6      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx|got_new_char                                                                                                                                                                                                                                                                                                       ; LCCOMB_X29_Y13_N28     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_rx:the_candy_avb_test_qsys_uart_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[8]~0                                                                                                                                                                                                                                                           ; LCCOMB_X27_Y13_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_tx:the_candy_avb_test_qsys_uart_tx|always4~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y6_N30      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_uart:uart|candy_avb_test_qsys_uart_tx:the_candy_avb_test_qsys_uart_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[9]~1                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y12_N16     ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|cr[1]~8                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y2_N18      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|cr[5]~3                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y3_N8       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|ctr[7]~0                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y4_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|core_cmd[2]~8                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y3_N4       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|dcnt[1]~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y4_N18      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:fSDA[0]~0                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y2_N16      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[15]~19                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X30_Y1_N20      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|filter_divider~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y4_N6       ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~0                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X29_Y4_N20      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|prer[11]~9                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y2_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|prer[1]~1                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y4_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|txr[2]~0                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y3_N10      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|wb_wacc~1                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y20_N26     ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; i2s_to_codec:u2|data_l_slv[31]~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X3_Y3_N10       ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2s_to_codec:u2|data_r_slv[31]~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X3_Y3_N24       ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X2_Y16_N12      ; 146     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                            ; FF_X29_Y25_N17         ; 59      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                 ; LCCOMB_X30_Y23_N22     ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                   ; LCCOMB_X30_Y23_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                 ; LCCOMB_X30_Y22_N12     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                    ; LCCOMB_X30_Y23_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                                                    ; LCCOMB_X30_Y24_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~7                                                                                                      ; LCCOMB_X29_Y24_N8      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~7                                                                                       ; LCCOMB_X28_Y23_N16     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~8                                                                                       ; LCCOMB_X30_Y23_N2      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                                                         ; LCCOMB_X31_Y22_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                               ; LCCOMB_X29_Y25_N20     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~8                                                                                             ; LCCOMB_X30_Y24_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                              ; LCCOMB_X30_Y23_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~18                                                                         ; LCCOMB_X31_Y23_N26     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~21                                                                         ; LCCOMB_X30_Y23_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                 ; FF_X31_Y22_N25         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                ; FF_X31_Y22_N3          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                 ; FF_X31_Y22_N1          ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                 ; FF_X29_Y25_N5          ; 46      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                          ; LCCOMB_X31_Y22_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                ; FF_X32_Y22_N29         ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                              ; LCCOMB_X30_Y23_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                            ; PIN_G5             ; 41      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; ETH_RX_CLK                                                                                                                                                                     ; PIN_L11            ; 1266    ; 114                                  ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                   ; JTAG_X25_Y18_N0    ; 171     ; 6                                    ; Global Clock         ; GCLK13           ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                              ; LCCOMB_X27_Y19_N2  ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                              ; UNVM_X0_Y18_N40    ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[1]                                                     ; PLL_1              ; 5911    ; 303                                  ; Global Clock         ; GCLK19           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[2]                                                     ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[3]                                                     ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[4]                                                     ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|prev_reset                                                                                                        ; FF_X28_Y11_N31     ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; FF_X49_Y18_N21     ; 1255    ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; FF_X1_Y8_N17       ; 811     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out ; FF_X49_Y21_N1      ; 193     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out ; FF_X49_Y16_N17     ; 153     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; FF_X26_Y29_N25     ; 867     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0                                                 ; LCCOMB_X26_Y18_N14 ; 6       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                         ; FF_X33_Y19_N17     ; 3642    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; rstn                                                                                                                                                                           ; LCCOMB_X2_Y16_N12  ; 146     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                      ;
+------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------+---------+
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|A_mem_stall ; 873     ;
; ETH_TX_CLK~input                                                                                           ; 818     ;
+------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 42           ; 16           ; 42           ; yes                    ; no                      ; yes                    ; no                      ; 672   ; 16                          ; 42                          ; 16                          ; 42                          ; 672                 ; 2    ; None ; M9K_X45_Y2_N0, M9K_X45_Y3_N0                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_blc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; None ; M9K_X23_Y10_N0, M9K_X23_Y13_N0, M9K_X23_Y14_N0, M9K_X23_Y9_N0, M9K_X23_Y11_N0, M9K_X23_Y8_N0, M9K_X23_Y12_N0, M9K_X23_Y15_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X5_Y11_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ALTSYNCRAM                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None ; M9K_X5_Y12_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X23_Y1_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a2l1:auto_generated|ALTSYNCRAM                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X23_Y5_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_15h1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 23           ; 64           ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 1472  ; 64                          ; 5                           ; 64                          ; 5                           ; 320                 ; 1    ; None ; M9K_X23_Y2_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 40           ; 256          ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 10240 ; 256                         ; 36                          ; 256                         ; 36                          ; 9216                ; 1    ; None ; M9K_X45_Y1_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_k1m:auto_generated|altsyncram_2o71:altsyncram2|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112   ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None ; M9K_X5_Y8_N0                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None ; M9K_X5_Y3_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j8h1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 36           ; 256          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 9216  ; 256                         ; 36                          ; 256                         ; 36                          ; 9216                ; 1    ; None ; M9K_X5_Y6_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_t7h1:auto_generated|ALTSYNCRAM                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None ; M9K_X5_Y4_N0                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X23_Y16_N0                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X5_Y16_N0                                                                                                                ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_sample_store:sample_store_internal|altera_modular_adc_sample_store_ram:u_ss_ram|altsyncram:altsyncram_component|altsyncram_v5s1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; M9K  ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None ; M9K_X45_Y15_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 256                         ; 42                          ; 256                         ; 42                          ; 10752               ; 2    ; None ; M9K_X45_Y7_N0, M9K_X45_Y9_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_ddc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 128          ; 128          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 128                         ; 44                          ; 128                         ; 44                          ; 5632                ; 2    ; None ; M9K_X45_Y11_N0, M9K_X45_Y12_N0                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 51           ; 256          ; 51           ; yes                    ; no                      ; yes                    ; yes                     ; 13056 ; 256                         ; 51                          ; 256                         ; 51                          ; 13056               ; 2    ; None ; M9K_X45_Y5_N0, M9K_X45_Y8_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|altsyncram_pog1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 42           ; 256          ; 42           ; yes                    ; no                      ; yes                    ; yes                     ; 10752 ; 256                         ; 41                          ; 256                         ; 41                          ; 10496               ; 2    ; None ; M9K_X45_Y6_N0, M9K_X45_Y4_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 256                         ; 42                          ; 256                         ; 42                          ; 10752               ; 2    ; None ; M9K_X23_Y7_N0, M9K_X23_Y3_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_ddc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 128          ; 128          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 2    ; None ; M9K_X45_Y10_N0, M9K_X45_Y13_N0                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 51           ; 256          ; 51           ; yes                    ; no                      ; yes                    ; yes                     ; 13056 ; 256                         ; 51                          ; 256                         ; 51                          ; 13056               ; 2    ; None ; M9K_X23_Y6_N0, M9K_X23_Y4_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 45           ; 256          ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 11520 ; 256                         ; 37                          ; 256                         ; 37                          ; 9472                ; 2    ; None ; M9K_X5_Y10_N0, M9K_X5_Y9_N0                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_bht_module:candy_avb_test_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X45_Y26_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_data_module:candy_avb_test_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X45_Y22_N0, M9K_X45_Y21_N0                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_tag_module:candy_avb_test_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ftb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 22           ; 64           ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 1408  ; 64                          ; 22                          ; 64                          ; 22                          ; 1408                ; 1    ; None ; M9K_X45_Y20_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_dc_victim_module:candy_avb_test_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X45_Y19_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_data_module:candy_avb_test_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y25_N0, M9K_X45_Y24_N0, M9K_X45_Y18_N0, M9K_X45_Y17_N0                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_ic_tag_module:candy_avb_test_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_pkc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; no                      ; 2560  ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1    ; None ; M9K_X45_Y23_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_nios2_oci:the_candy_avb_test_qsys_nios2_0_cpu_nios2_oci|candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem:the_candy_avb_test_qsys_nios2_0_cpu_nios2_ocimem|candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_avb_test_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X45_Y16_N0                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_a_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y28_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_register_bank_b_module:candy_avb_test_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_5tb1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X45_Y27_N0                                                                                                               ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 90                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 45                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 45                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 90                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y25_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_avb_test_qsys:u0|candy_avb_test_qsys_nios2_0:nios2_0|candy_avb_test_qsys_nios2_0_cpu:cpu|candy_avb_test_qsys_nios2_0_cpu_mult_cell:the_candy_avb_test_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_8b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 17,578 / 49,625 ( 35 % ) ;
; C16 interconnects     ; 177 / 2,250 ( 8 % )      ;
; C4 interconnects      ; 9,514 / 39,600 ( 24 % )  ;
; Direct links          ; 2,767 / 49,625 ( 6 % )   ;
; Global clocks         ; 18 / 20 ( 90 % )         ;
; Local interconnects   ; 6,591 / 15,840 ( 42 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 340 / 2,146 ( 16 % )     ;
; R4 interconnects      ; 12,438 / 53,244 ( 23 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.59) ; Number of LABs  (Total = 896) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 14                            ;
; 3                                           ; 15                            ;
; 4                                           ; 11                            ;
; 5                                           ; 13                            ;
; 6                                           ; 7                             ;
; 7                                           ; 16                            ;
; 8                                           ; 19                            ;
; 9                                           ; 15                            ;
; 10                                          ; 19                            ;
; 11                                          ; 28                            ;
; 12                                          ; 37                            ;
; 13                                          ; 41                            ;
; 14                                          ; 77                            ;
; 15                                          ; 115                           ;
; 16                                          ; 454                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.76) ; Number of LABs  (Total = 896) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 737                           ;
; 1 Clock                            ; 809                           ;
; 1 Clock enable                     ; 433                           ;
; 1 Sync. clear                      ; 161                           ;
; 1 Sync. load                       ; 74                            ;
; 2 Async. clears                    ; 61                            ;
; 2 Clock enables                    ; 140                           ;
; 2 Clocks                           ; 58                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.80) ; Number of LABs  (Total = 896) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 12                            ;
; 3                                            ; 6                             ;
; 4                                            ; 9                             ;
; 5                                            ; 9                             ;
; 6                                            ; 10                            ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 6                             ;
; 11                                           ; 13                            ;
; 12                                           ; 11                            ;
; 13                                           ; 14                            ;
; 14                                           ; 11                            ;
; 15                                           ; 16                            ;
; 16                                           ; 32                            ;
; 17                                           ; 31                            ;
; 18                                           ; 28                            ;
; 19                                           ; 38                            ;
; 20                                           ; 41                            ;
; 21                                           ; 52                            ;
; 22                                           ; 53                            ;
; 23                                           ; 51                            ;
; 24                                           ; 71                            ;
; 25                                           ; 62                            ;
; 26                                           ; 42                            ;
; 27                                           ; 50                            ;
; 28                                           ; 44                            ;
; 29                                           ; 44                            ;
; 30                                           ; 26                            ;
; 31                                           ; 30                            ;
; 32                                           ; 58                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.18) ; Number of LABs  (Total = 896) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 36                            ;
; 2                                               ; 38                            ;
; 3                                               ; 31                            ;
; 4                                               ; 42                            ;
; 5                                               ; 38                            ;
; 6                                               ; 62                            ;
; 7                                               ; 72                            ;
; 8                                               ; 96                            ;
; 9                                               ; 84                            ;
; 10                                              ; 69                            ;
; 11                                              ; 76                            ;
; 12                                              ; 43                            ;
; 13                                              ; 46                            ;
; 14                                              ; 35                            ;
; 15                                              ; 31                            ;
; 16                                              ; 69                            ;
; 17                                              ; 9                             ;
; 18                                              ; 3                             ;
; 19                                              ; 5                             ;
; 20                                              ; 4                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.51) ; Number of LABs  (Total = 896) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 14                            ;
; 4                                            ; 29                            ;
; 5                                            ; 26                            ;
; 6                                            ; 25                            ;
; 7                                            ; 26                            ;
; 8                                            ; 26                            ;
; 9                                            ; 30                            ;
; 10                                           ; 29                            ;
; 11                                           ; 29                            ;
; 12                                           ; 22                            ;
; 13                                           ; 50                            ;
; 14                                           ; 41                            ;
; 15                                           ; 42                            ;
; 16                                           ; 41                            ;
; 17                                           ; 28                            ;
; 18                                           ; 47                            ;
; 19                                           ; 27                            ;
; 20                                           ; 53                            ;
; 21                                           ; 34                            ;
; 22                                           ; 24                            ;
; 23                                           ; 35                            ;
; 24                                           ; 23                            ;
; 25                                           ; 14                            ;
; 26                                           ; 22                            ;
; 27                                           ; 22                            ;
; 28                                           ; 19                            ;
; 29                                           ; 16                            ;
; 30                                           ; 18                            ;
; 31                                           ; 16                            ;
; 32                                           ; 12                            ;
; 33                                           ; 7                             ;
; 34                                           ; 10                            ;
; 35                                           ; 8                             ;
; 36                                           ; 10                            ;
; 37                                           ; 7                             ;
; 38                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 90        ; 36           ; 90        ; 0            ; 0            ; 90        ; 90        ; 0            ; 90        ; 90        ; 0            ; 0            ; 0            ; 2            ; 48           ; 0            ; 0            ; 48           ; 2            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 90        ; 0            ; 0            ;
; Total Unchecked     ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 0         ; 54           ; 0         ; 90           ; 90           ; 0         ; 0         ; 90           ; 0         ; 0         ; 90           ; 90           ; 90           ; 88           ; 42           ; 90           ; 90           ; 42           ; 88           ; 90           ; 78           ; 90           ; 90           ; 90           ; 90           ; 90           ; 90           ; 0         ; 90           ; 90           ;
; Total Fail          ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CODEC_CLKOUT        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_CLKOUT          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_OE               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_RESET         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_IN[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_IN[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MDC             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_TX_EN       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_TXD[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_TXD[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_TXD[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_TXD[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS            ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE             ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LS_A[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_SCL           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_SDA           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_BITCLOCK[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_BITCLOCK[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_LRCLOCK[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_LRCLOCK[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_INTERRUPT       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MDIO            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_TX_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_OUT[1]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_OUT[0]   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_RX_CLK          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_COL         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_CRS         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RX_DV       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RXD[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RXD[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RXD[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RXD[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ETH_MII_RX_ER       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; On                     ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+-----------------------------+-----------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 96.1              ;
; I/O                         ; ETH_TX_CLK                  ; 38.0              ;
; ETH_RX_CLK                  ; ETH_RX_CLK                  ; 26.7              ;
+-----------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                                                                                                                                                   ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                                 ; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                                   ; 1.514             ;
; ETH_TX_CLK                                                                                                                                                                                                                                                                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1  ; 1.302             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                                   ; 1.038             ;
; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                               ; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                                   ; 0.518             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[7]                                                                                                                                                                                                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a49~porta_datain_reg0                                                                                                       ; 0.462             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][9]                                                                                                                                                                              ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a41~porta_datain_reg0                                                                                                                       ; 0.462             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[6]                                                                                                                                                                                                 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a48~porta_datain_reg0                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][22]                                                                                                                                                                             ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[11]                                                                                                                                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a11~porta_datain_reg0                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[10]                                                                                                                                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a10~porta_datain_reg0                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[9]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a9~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[8]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a8~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[6]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a6~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[7]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a7~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[5]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a5~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[3]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a3~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[2]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a2~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[4]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a4~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][0]                                                                                                                                                                              ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a32~porta_datain_reg0                                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][13]                                                                                                                                                                             ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a45~porta_datain_reg0                                                                                                                       ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[1]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a1~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|actual_bytes_transferred_counter[0]                                                                                                                                                                                                                                ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_6001:auto_generated|a_dpfifo_e601:dpfifo|altsyncram_qog1:FIFOram|ram_block1a0~porta_datain_reg0                                                                                                        ; 0.461             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_mm_interconnect_0:mm_interconnect_0|candy_avb_test_qsys_mm_interconnect_0_cmd_mux_006:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                        ; candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                                   ; 0.458             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.456             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[0]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.456             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.455             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.455             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.455             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                               ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_r:the_candy_avb_test_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a5~porta_address_reg0                                                                                              ; 0.455             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[0]                                                                                                  ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[1]                                                                                                  ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[2]                                                                                                  ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|b_out[3]                                                                                                  ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_r1h1:auto_generated|ram_block1a1~porta_address_reg0     ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.448             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[6]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[0]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|cntr_p2b:wr_ptr|counter_reg_bit[7]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_te01:auto_generated|a_dpfifo_g601:dpfifo|altsyncram_vog1:FIFOram|ram_block1a44~porta_address_reg0                                                                                                                                    ; 0.447             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2]                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                              ; 0.419             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1]                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                              ; 0.419             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[2]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.419             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[1]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.419             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3]                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                              ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4]                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a0~portb_address_reg0                                                                                              ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5]                                                                                                         ; candy_avb_test_qsys:u0|candy_avb_test_qsys_jtaguart_0:jtaguart_0|candy_avb_test_qsys_jtaguart_0_scfifo_w:the_candy_avb_test_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                                                                                              ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[4]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[3]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[0]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[5]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a10~portb_address_reg0                                                                                                                      ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[6]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a11~portb_address_reg0                                                                                                                      ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|read_address[7]                                                                                                                                                                                        ; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_qab1:auto_generated|ram_block1a4~portb_address_reg0                                                                                                                       ; 0.418             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[3]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[1]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[11]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a11~porta_datain_reg0 ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[9]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[19]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a19~porta_datain_reg0                                    ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[3]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a3~porta_datain_reg0                                     ; 0.407             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[7]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[6]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[5]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[4]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[2]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[0]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[15]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a15~porta_datain_reg0 ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[14]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[13]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[12]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[10]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]                                                                                                                                                       ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_98h1:auto_generated|ram_block1a8~porta_datain_reg0  ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[30]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a30~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[29]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a29~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[27]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a27~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[26]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a26~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[25]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a25~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[24]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a24~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[28]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a28~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[22]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a22~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[21]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a21~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[20]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a20~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[17]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a17~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[14]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a14~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[13]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a13~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[12]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a12~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[11]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a11~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[10]                                                                                                                                                     ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a10~porta_datain_reg0                                    ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[9]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a9~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[7]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a7~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[6]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a6~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[5]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a5~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[1]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a1~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|stat_cnt[8]                                                                                                                                                      ; candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_a5l1:auto_generated|ram_block1a8~porta_datain_reg0                                     ; 0.404             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|empty_dff                                                                                                                                                                             ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a9~portb_address_reg0 ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|rd_addr[0]                                                                          ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|out_valid                                                                           ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_qe01:auto_generated|a_dpfifo_d601:dpfifo|full_dff                                                                                                                                                                              ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
; candy_avb_test_qsys:u0|candy_avb_test_qsys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|descriptor_end_on_eop_enable_d1                                                                                                                                                                                                                                    ; candy_avb_test_qsys:u0|candy_avb_test_qsys_avalon_st_adapter:avalon_st_adapter|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo:candy_avb_test_qsys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_87g1:auto_generated|ram_block1a12~portb_address_reg0    ; 0.359             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "CANDY_AVB"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7" as MAX 10 PLL type File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 5, clock division of 24, and phase shift of 0 degrees (0 ps) for candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[0] port File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 25, clock division of 12, and phase shift of 0 degrees (0 ps) for candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[1] port File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 25, clock division of 12, and phase shift of -3000 degrees (-83332 ps) for candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[2] port File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[3] port File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 25, clock division of 48, and phase shift of 0 degrees (0 ps) for candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[4] port File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_JTAGEN~ is reserved at location E5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E7
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location C4
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location C5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ADC1IN1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_ADC1IN2~ is reserved at location C2
    Info (169125): Pin ~ALTERA_ADC1IN3~ is reserved at location E3
    Info (169125): Pin ~ALTERA_ADC1IN4~ is reserved at location E4
    Info (169125): Pin ~ALTERA_ADC1IN5~ is reserved at location C1
    Info (169125): Pin ~ALTERA_ADC1IN6~ is reserved at location B1
    Info (169125): Pin ~ALTERA_ADC1IN7~ is reserved at location F1
    Info (169125): Pin ~ALTERA_ADC1IN8~ is reserved at location E1
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_nios2_0_cpu.sdc'
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/altera_modular_adc_control.sdc'
Info (332104): Reading SDC File: 'candy_avb_test_qsys/synthesis/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'candy_avb_test.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 181.818 -name {u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc} {u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 24 -multiply_by 5 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[0]} {u0|altpll_0|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 12 -multiply_by 25 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 12 -multiply_by 25 -phase -3000.00 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[2]} {u0|altpll_0|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[3]} {u0|altpll_0|sd1|pll7|clk[3]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 48 -multiply_by 25 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[4]} {u0|altpll_0|sd1|pll7|clk[4]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: CODEC_BITCLOCK[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register i2s_to_codec:u2|counter[0] is being clocked by CODEC_BITCLOCK[0]
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
    Info (332098): From: u0|modular_adc_0|control_internal|adc_inst|adcblock_instance|primitive_instance|clkin_from_pll_c0  to: candy_avb_test_qsys:u0|candy_avb_test_qsys_modular_adc_0:modular_adc_0|altera_modular_adc_control:control_internal|fiftyfivenm_adcblock_top_wrapper:adc_inst|fiftyfivenm_adcblock_primitive_wrapper:adcblock_instance|eoc
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 10 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.833          CLK
    Info (332111):   40.000   ETH_RX_CLK
    Info (332111):   40.000   ETH_TX_CLK
    Info (332111):   99.998 u0|altpll_0|sd1|pll7|clk[0]
    Info (332111):    9.999 u0|altpll_0|sd1|pll7|clk[1]
    Info (332111):    9.999 u0|altpll_0|sd1|pll7|clk[2]
    Info (332111):   41.666 u0|altpll_0|sd1|pll7|clk[3]
    Info (332111):   39.999 u0|altpll_0|sd1|pll7|clk[4]
    Info (332111):  181.818 u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[2] (placed in counter C2 of PLL_1) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[3] (placed in counter C3 of PLL_1) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|wire_pll7_clk[4] (placed in counter C4 of PLL_1) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node CLK~input (placed in PIN G5 (CLK0n, DIFFIO_RX_L20n, DIFFOUT_L20n, High_Speed)) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ETH_RX_CLK~input (placed in PIN L11 (CLK6p, DIFFIO_TX_RX_B18p, DIFFOUT_B18p, High_Speed)) File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSDA[1]
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSCL[1]
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cSDA[0]
        Info (176357): Destination node i2c_master_top:u1|irq_flag File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/i2c_master_top.vhd Line: 312
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:sta_condition
        Info (176357): Destination node i2c_master_top:u1|rxack File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/i2c_master_top.vhd Line: 312
        Info (176357): Destination node i2c_master_top:u1|al File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/i2c_master_top.vhd Line: 312
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|busy File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/i2c_master_bit_ctrl.vhd Line: 158
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/i2c_master_bit_ctrl.vhd Line: 374
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:sto_condition
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_eth_tse_0:eth_tse_0|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rstn  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 298
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_rst_controller:rst_controller|altera_reset_controller:rst_controller|merged_reset~0  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|prev_reset  File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 286
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|readdata[0]~2 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 270
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 12 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 52 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Warning (15058): PLL "candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
Warning (15064): PLL "candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7" output port clk[2] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
Warning (15064): PLL "candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7" output port clk[3] feeds output pin "CODEC_CLKOUT~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
Warning (15064): PLL "candy_avb_test_qsys:u0|candy_avb_test_qsys_altpll_0:altpll_0|candy_avb_test_qsys_altpll_0_altpll_3jt2:sd1|pll7" output port clk[4] feeds output pin "ETH_CLKOUT~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test_qsys/synthesis/submodules/candy_avb_test_qsys_altpll_0.v Line: 150
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_IN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ADC_IN[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_L3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_M1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_M2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_N2" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:20
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:50
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 38% of the available device resources in the region that extends from location X38_Y20 to location X50_Y30
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:47
Info (11888): Total time spent on timing analysis during the Fitter is 43.73 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:23
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 48 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin LS_A[0] uses I/O standard 3.3-V LVTTL at B2 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[1] uses I/O standard 3.3-V LVTTL at A2 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[2] uses I/O standard 3.3-V LVTTL at B3 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[3] uses I/O standard 3.3-V LVTTL at A4 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[4] uses I/O standard 3.3-V LVTTL at A3 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[5] uses I/O standard 3.3-V LVTTL at A5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[6] uses I/O standard 3.3-V LVTTL at B5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin LS_A[7] uses I/O standard 3.3-V LVTTL at B6 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169178): Pin CODEC_SCL uses I/O standard 3.3-V LVTTL at J6 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 33
    Info (169178): Pin CODEC_SDA uses I/O standard 3.3-V LVTTL at J5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 34
    Info (169178): Pin CODEC_BITCLOCK[0] uses I/O standard 3.3-V LVTTL at M5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 36
    Info (169178): Pin CODEC_BITCLOCK[1] uses I/O standard 3.3-V LVTTL at J7 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 36
    Info (169178): Pin CODEC_LRCLOCK[0] uses I/O standard 3.3-V LVTTL at N4 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 37
    Info (169178): Pin CODEC_LRCLOCK[1] uses I/O standard 3.3-V LVTTL at L4 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 37
    Info (169178): Pin ETH_INTERRUPT uses I/O standard 3.3-V LVTTL at K7 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 42
    Info (169178): Pin ETH_MDIO uses I/O standard 3.3-V LVTTL at K8 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 44
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at D11 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at E13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at D13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at E12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at F13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at F12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at L12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at G13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at G12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at H13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at K12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at J12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at K13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at J13 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 66
    Info (169178): Pin CLK uses I/O standard 3.3-V LVCMOS at G5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 9
    Info (169178): Pin ETH_TX_CLK uses I/O standard 3.3-V LVTTL at M9 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 48
    Info (169178): Pin RST uses I/O standard 3.3-V LVTTL at A8 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 10
    Info (169178): Pin CODEC_DATA_OUT[1] uses I/O standard 3.3-V LVTTL at L5 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 38
    Info (169178): Pin CODEC_DATA_OUT[0] uses I/O standard 3.3-V LVTTL at K6 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 38
    Info (169178): Pin ETH_RX_CLK uses I/O standard 3.3-V LVTTL at L11 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 47
    Info (169178): Pin UART_CTS uses I/O standard 3.3-V LVTTL at A10 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 23
    Info (169178): Pin ETH_MII_COL uses I/O standard 3.3-V LVTTL at N11 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 46
    Info (169178): Pin UART_RX uses I/O standard 3.3-V LVTTL at A11 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 21
    Info (169178): Pin ETH_MII_CRS uses I/O standard 3.3-V LVTTL at N12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 45
    Info (169178): Pin ETH_MII_RX_DV uses I/O standard 3.3-V LVTTL at M12 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 49
    Info (169178): Pin ETH_MII_RXD[3] uses I/O standard 3.3-V LVTTL at N9 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 53
    Info (169178): Pin ETH_MII_RXD[2] uses I/O standard 3.3-V LVTTL at M10 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 53
    Info (169178): Pin ETH_MII_RXD[0] uses I/O standard 3.3-V LVTTL at L10 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 53
    Info (169178): Pin ETH_MII_RXD[1] uses I/O standard 3.3-V LVTTL at N10 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 53
    Info (169178): Pin ETH_MII_RX_ER uses I/O standard 3.3-V LVTTL at M11 File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 50
Critical Warning (16248): Pin CODEC_RESET is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 35
Critical Warning (16248): Pin LS_A[0] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[1] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[2] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[3] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[4] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[5] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[6] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Critical Warning (16248): Pin LS_A[7] is placed too close with ADC pins. I/O pins place too near to ADC pins will cause performance degradation on ADC sampling. Please reassign the pin assignment further away from ADC pins and re-run the compilation again. File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
Warning (169064): Following 12 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin LS_A[0] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[1] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[2] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[3] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[4] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[5] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[6] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin LS_A[7] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 30
    Info (169065): Pin CODEC_BITCLOCK[0] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 36
    Info (169065): Pin CODEC_BITCLOCK[1] has a permanently enabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 36
    Info (169065): Pin CODEC_LRCLOCK[0] has a permanently disabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 37
    Info (169065): Pin CODEC_LRCLOCK[1] has a permanently enabled output enable File: C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/candy_avb_test.vhd Line: 37
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/output_files/CANDY_AVB.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 38 warnings
    Info: Peak virtual memory: 5798 megabytes
    Info: Processing ended: Tue Jul 23 16:32:17 2019
    Info: Elapsed time: 00:02:53
    Info: Total CPU time (on all processors): 00:04:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/shun/Desktop/CurrentProjects/CANDY/CANDY_AVB/fpga/output_files/CANDY_AVB.fit.smsg.


