<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html xmlns="http://www.w3.org/1999/xhtml">
<head>
<meta http-equiv="Content-Type" content="text/html; charset=UTF-8" />
<title>並列処理アーキテクチャII</title>
<link href="syllabus.css" rel="stylesheet" type="text/css" />
</head>

<body>
<div class="top">

<table width=100%>
<tr>
<td colspan="4"><H2><b>並列処理アーキテクチャII</H2>
&nbsp;&nbsp;[ GB31121 ]<br>Parallel Processing Architecture II</b></td></tr>
<tr>
<td>対象：3・4学年</td>
<td nowrap>開設学期：秋AB</td>
<td>曜日・時限：火2 </td>
<td nowrap>単位数：1単位</td>
</tr>
<tr>
<td colspan="4">担当教員：冨安洋史</td>
</tr>
</table>

<br>
<H3>概要</H3>基礎的な計算機アーキテクチャから更に進んで、今日一般的になっている高速計算機向けのアーキテクチャについて学ぶ。<H3>学習・教育目標</H3>・命令レベル並列性とスーパースカラの特性を理解する。<BR>・並列計算機とメモリシステム、キャッシュメモリの構成を理解する。<BR>・GPU等最近の例に触れる。<BR><H3>キーワード</H3>命令レベル並列性(スーパースカラ)、SMP とキャッシュ、超並列機、 PCクラスタ、ベクトル型並列計算機、大規模メモリシステム、GPU<H3>Keywords</H3>Instruction level parallelism (Superscalar),SMP and cache memory,Massively Parallel Processor, High band memory system,GPU<H3>時間割</H3><table><tr><th>週</th><th>講義内容/理解すべき項目</th></tr><tr><td nowrap>1〜2</td><td>基本的な計算機アーキテクチャ<br>・パイプライン<br>・キャッシュメモリ<br>・主記憶</td></tr><tr><td nowrap>3〜5</td><td>命令レベル並列性<br>・深いパイプライン<br>・Out of order 実行<br>・投機的実行<br>・分岐予測</td></tr><tr><td nowrap>6〜7</td><td>ベクトルプロセッサ</td></tr><tr><td nowrap>8〜9</td><td>並列計算機の構成とメモリシステム<br>・対称型マルチプロセッサ<br>・並列計算機とキャッシュメモリ<br>・広帯域メモリシステム<br></td></tr><tr><td nowrap>10</td><td>GPU</td></tr></table><H3>教材</H3>manaba にて講義資料を配布<br>講義毎にプリントしたものも配布<br><H3>予備知識・前提条件</H3>並列処理アーキテクチャIよりも計算機アーキテクチャに関連の深い科目です。<H3>成績評価</H3>レポートで評価します。<br>試験実施の予定はありません。<br><H3>教員メールアドレス</H3>冨安 洋史：tomiyasu＠cｓ.tsukuba. ac.ｊｐ<H3>オフィスアワー</H3>月曜 四五限 理修棟D306<br>火曜 六限 理修棟D306<H3>備考</H3>平成24年度までに開設された「並列処理アーキテクチャ」(GB31101)の単位を修得した者の履修は認めない。
</body>
</html>

