//***************************************************************************//
//
// <name of company working for>
//
// Project                    :
// Module                     :
// Designer                   : Digitek Engg./<initials>
// Date of creation           :
// Date of last modifaction   :
//
// Description                :
//
//
// Revision                   :
//
// Revision History
//
// Date       Version       Designer      Change         Description
//
//
//***************************************************************************//


////////////////////////////  Includes & Defines //////////////////////////////



////////////////////////// end of Includes & Defines //////////////////////////



//////////////////////////////////  Module ////////////////////////////////////

module (
          /* Verilog 2001 standard module definition style

          input       clk,
          input       rst_n,

          // module inputs

          input  ........
          input  [31:0]

          // module outputs

          output  reg [31:0] ...........
          output  reg        ...........
          output             ...........

          */

        );





endmodule