---
title: "Recusos de HDL"
description: "Recursos para aprender HDL"
---

# Verilog

* [Explorador de Verilog en el navegador](https://8bitworkshop.com/v3.9.0/?platform=verilog&file=clock_divider.v)
* [Taller de WTFpga](https://github.com/esden/WTFpga)
* [Tutorial de Verilog de Obijuan](https://github.com/Obijuan/open-fpga-verilog-tutorial/wiki/Home_EN)
* [Hoja de datos de Verilog](https://marceluda.github.io/rp_dummy/EEOF2018/Verilog_Cheat_Sheet.pdf)

# Herramientas

* [Todas las herramientas de código abierto en un paquete](https://github.com/YosysHQ/oss-cad-suite-build)
* [Sitio web de Cocotb](https://www.cocotb.org/)

# Comunidad
* Para obtener ayuda y soporte, [únete al canal de Verilog y HDL de nuestro servidor de Discord](https://discord.gg/wfxruMmTm9).
