Fitter report for jdcpu
Sun Aug 18 19:43:18 2013
Quartus II Version 7.2 Build 151 09/26/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Summary
 11. PLL Usage
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Sun Aug 18 19:43:18 2013   ;
; Quartus II Version    ; 7.2 Build 151 09/26/2007 SJ Web Edition ;
; Revision Name         ; jdcpu                                   ;
; Top-level Entity Name ; mycputop                                ;
; Family                ; Cyclone                                 ;
; Device                ; EP1C6T144C8                             ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 3,539 / 5,980 ( 59 % )                  ;
; Total pins            ; 62 / 98 ( 63 % )                        ;
; Total virtual pins    ; 0                                       ;
; Total memory bits     ; 76,800 / 92,160 ( 83 % )                ;
; Total PLLs            ; 1 / 2 ( 50 % )                          ;
+-----------------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C6T144C8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device Migration List                                              ; EP1C6T144C8                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                              ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                                        ; Off                            ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                           ; Care                           ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/cpu_2013/jdcpu.pin.


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+---------------------------------------------+---------------------------------------------+
; Resource                                    ; Usage                                       ;
+---------------------------------------------+---------------------------------------------+
; Total logic elements                        ; 3,539 / 5,980 ( 59 % )                      ;
;     -- Combinational with no register       ; 2054                                        ;
;     -- Register only                        ; 189                                         ;
;     -- Combinational with a register        ; 1296                                        ;
;                                             ;                                             ;
; Logic element usage by number of LUT inputs ;                                             ;
;     -- 4 input functions                    ; 2355                                        ;
;     -- 3 input functions                    ; 570                                         ;
;     -- 2 input functions                    ; 396                                         ;
;     -- 1 input functions                    ; 103                                         ;
;     -- 0 input functions                    ; 115                                         ;
;                                             ;                                             ;
; Logic elements by mode                      ;                                             ;
;     -- normal mode                          ; 3064                                        ;
;     -- arithmetic mode                      ; 475                                         ;
;     -- qfbk mode                            ; 988                                         ;
;     -- register cascade mode                ; 0                                           ;
;     -- synchronous clear/load mode          ; 1305                                        ;
;     -- asynchronous clear/load mode         ; 83                                          ;
;                                             ;                                             ;
; Total registers                             ; 1,485 / 6,262 ( 24 % )                      ;
; Total LABs                                  ; 454 / 598 ( 76 % )                          ;
; Logic elements in carry chains              ; 515                                         ;
; User inserted logic elements                ; 0                                           ;
; Virtual pins                                ; 0                                           ;
; I/O pins                                    ; 62 / 98 ( 63 % )                            ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                             ;
; Global signals                              ; 2                                           ;
; M4Ks                                        ; 19 / 20 ( 95 % )                            ;
; Total memory bits                           ; 76,800 / 92,160 ( 83 % )                    ;
; Total RAM block bits                        ; 87,552 / 92,160 ( 95 % )                    ;
; PLLs                                        ; 1 / 2 ( 50 % )                              ;
; Global clocks                               ; 2 / 8 ( 25 % )                              ;
; Average interconnect usage                  ; 27%                                         ;
; Peak interconnect usage                     ; 46%                                         ;
; Maximum fan-out node                        ; altpll0:altp0|altpll:altpll_component|_clk0 ;
; Maximum fan-out                             ; 1504                                        ;
; Highest non-global fan-out signal           ; bufuucpu:cpu0|buffin:buff0|ptro[5]          ;
; Highest non-global fan-out                  ; 174                                         ;
; Total fan-out                               ; 15858                                       ;
; Average fan-out                             ; 4.38                                        ;
+---------------------------------------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; KEY[0] ; 82    ; 3        ; 35           ; 4            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1] ; 79    ; 3        ; 35           ; 3            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2] ; 78    ; 3        ; 35           ; 3            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3] ; 77    ; 3        ; 35           ; 2            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RE_N   ; 16    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]  ; 47    ; 4        ; 6            ; 0            ; 0           ; 44                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]  ; 42    ; 4        ; 6            ; 0            ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]  ; 41    ; 4        ; 6            ; 0            ; 2           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]  ; 40    ; 4        ; 4            ; 0            ; 0           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]  ; 39    ; 4        ; 4            ; 0            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]  ; 38    ; 4        ; 2            ; 0            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]  ; 37    ; 4        ; 2            ; 0            ; 2           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]  ; 36    ; 1        ; 0            ; 1            ; 1           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]  ; 35    ; 1        ; 0            ; 1            ; 0           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]  ; 34    ; 1        ; 0            ; 2            ; 2           ; 130                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk27  ; 93    ; 3        ; 35           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; HEX0[0] ; 110   ; 2        ; 34           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[1] ; 109   ; 2        ; 34           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[2] ; 108   ; 3        ; 35           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[3] ; 107   ; 3        ; 35           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[4] ; 106   ; 3        ; 35           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[5] ; 105   ; 3        ; 35           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX0[6] ; 104   ; 3        ; 35           ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[0] ; 100   ; 3        ; 35           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[1] ; 99    ; 3        ; 35           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[2] ; 98    ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[3] ; 97    ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[4] ; 96    ; 3        ; 35           ; 13           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[5] ; 85    ; 3        ; 35           ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX1[6] ; 84    ; 3        ; 35           ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[0] ; 26    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[1] ; 11    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[2] ; 10    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[3] ; 7     ; 1        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[4] ; 6     ; 1        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[5] ; 5     ; 1        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX2[6] ; 4     ; 1        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[0] ; 142   ; 2        ; 4            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[1] ; 141   ; 2        ; 4            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[2] ; 140   ; 2        ; 6            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[3] ; 139   ; 2        ; 6            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[4] ; 134   ; 2        ; 6            ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[5] ; 133   ; 2        ; 8            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; HEX3[6] ; 132   ; 2        ; 8            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[0] ; 73    ; 3        ; 35           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[1] ; 74    ; 3        ; 35           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[2] ; 75    ; 3        ; 35           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[3] ; 76    ; 3        ; 35           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[4] ; 72    ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[5] ; 71    ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[6] ; 70    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDG[7] ; 69    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[0] ; 68    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[1] ; 67    ; 4        ; 30           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[2] ; 62    ; 4        ; 30           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[3] ; 61    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[4] ; 60    ; 4        ; 28           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[5] ; 59    ; 4        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[6] ; 58    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[7] ; 57    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[8] ; 56    ; 4        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; LEDR[9] ; 53    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 22 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 9 / 26 ( 35 % )  ; 3.3V          ; --           ;
; 3        ; 21 / 24 ( 88 % ) ; 3.3V          ; --           ;
; 4        ; 21 / 26 ( 81 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 8          ; 1        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 19         ; 1        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 23         ; 1        ; RE_N                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 31         ; 1        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 48         ; 1        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 49         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 50         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 37       ; 51         ; 4        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 52         ; 4        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 55         ; 4        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 56         ; 4        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 57         ; 4        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 58         ; 4        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 59         ; 4        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 61         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 4        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 56       ; 75         ; 4        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 76         ; 4        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 81         ; 4        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 88         ; 4        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 89         ; 4        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 90         ; 4        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 91         ; 4        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 92         ; 4        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 93         ; 4        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 94         ; 4        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 97         ; 4        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 98         ; 4        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 99         ; 3        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 100        ; 3        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 101        ; 3        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 102        ; 3        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 103        ; 3        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 104        ; 3        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 105        ; 3        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 107        ; 3        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 83       ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 109        ; 3        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 110        ; 3        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 126        ; 3        ; clk27                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 95       ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 128        ; 3        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 138        ; 3        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 139        ; 3        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 140        ; 3        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 141        ; 3        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 145        ; 3        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 146        ; 3        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 147        ; 3        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 148        ; 3        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 149        ; 3        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 150        ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 151        ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 160        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 127      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 128      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 187        ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 188        ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 189        ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 190        ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 191        ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 192        ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 193        ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+-----------------------------+-------------------------------------------+
; Name                        ; altpll0:altp0|altpll:altpll_component|pll ;
+-----------------------------+-------------------------------------------+
; PLL type                    ; -                                         ;
; Scan chain                  ; None                                      ;
; PLL mode                    ; Normal                                    ;
; Feedback source             ; --                                        ;
; Compensate clock            ; clock0                                    ;
; Switchover on loss of clock ; --                                        ;
; Switchover counter          ; --                                        ;
; Primary clock               ; --                                        ;
; Input frequency 0           ; 27.0 MHz                                  ;
; Input frequency 1           ; --                                        ;
; Nominal PFD frequency       ; 27.0 MHz                                  ;
; Nominal VCO frequency       ; 540.0 MHz                                 ;
; Freq min lock               ; 24.55 MHz                                 ;
; Freq max lock               ; 50.0 MHz                                  ;
; Clock Offset                ; 0 ps                                      ;
; M VCO Tap                   ; 0                                         ;
; M Initial                   ; 1                                         ;
; M value                     ; 20                                        ;
; N value                     ; 1                                         ;
; M counter delay             ; --                                        ;
; N counter delay             ; --                                        ;
; M2 value                    ; --                                        ;
; N2 value                    ; --                                        ;
; SS counter                  ; --                                        ;
; Downspread                  ; --                                        ;
; Spread frequency            ; --                                        ;
; enable0 counter             ; --                                        ;
; enable1 counter             ; --                                        ;
; Real time reconfigurable    ; --                                        ;
; Scan chain MIF file         ; --                                        ;
; Preserve counter order      ; Off                                       ;
; PLL location                ; PLL_2                                     ;
; Inclk0 signal               ; clk27                                     ;
; Inclk1 signal               ; --                                        ;
; Inclk0 signal type          ; Dedicated Pin                             ;
; Inclk1 signal type          ; --                                        ;
+-----------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; Name                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+
; altpll0:altp0|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 30            ; 15/15 Even ; 1       ; 0       ;
+---------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                        ; Library Name ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mycputop                                          ; 3539 (307)  ; 1485         ; 76800       ; 19   ; 62   ; 0            ; 2054 (90)    ; 189 (22)          ; 1296 (195)       ; 515 (207)       ; 988 (16)   ; |mycputop                                                                                                                                                  ; work         ;
;    |SEG7_LUT_4:u0|                                 ; 55 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (0)      ; |mycputop|SEG7_LUT_4:u0                                                                                                                                    ; work         ;
;       |SEG7_LUT:u0|                                ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |mycputop|SEG7_LUT_4:u0|SEG7_LUT:u0                                                                                                                        ; work         ;
;       |SEG7_LUT:u1|                                ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|SEG7_LUT_4:u0|SEG7_LUT:u1                                                                                                                        ; work         ;
;       |SEG7_LUT:u2|                                ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|SEG7_LUT_4:u0|SEG7_LUT:u2                                                                                                                        ; work         ;
;       |SEG7_LUT:u3|                                ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|SEG7_LUT_4:u0|SEG7_LUT:u3                                                                                                                        ; work         ;
;    |altpll0:altp0|                                 ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|altpll0:altp0                                                                                                                                    ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|altpll0:altp0|altpll:altpll_component                                                                                                            ; work         ;
;    |bufuucpu:cpu0|                                 ; 3177 (2)    ; 1268         ; 76800       ; 19   ; 0    ; 0            ; 1909 (1)     ; 167 (1)           ; 1101 (0)         ; 308 (0)         ; 971 (0)    ; |mycputop|bufuucpu:cpu0                                                                                                                                    ; work         ;
;       |buffin:buff0|                               ; 2345 (2345) ; 1087         ; 0           ; 0    ; 0    ; 0            ; 1258 (1258)  ; 123 (123)         ; 964 (964)        ; 26 (26)         ; 923 (923)  ; |mycputop|bufuucpu:cpu0|buffin:buff0                                                                                                                       ; work         ;
;       |jb_cpu:cpu0|                                ; 830 (410)   ; 180          ; 76800       ; 19   ; 0    ; 0            ; 650 (230)    ; 43 (43)           ; 137 (137)        ; 282 (51)        ; 48 (22)    ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0                                                                                                                        ; work         ;
;          |lpm_divide:Div0|                         ; 264 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 0 (0)            ; 147 (0)         ; 24 (0)     ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0                                                                                                        ; work         ;
;             |lpm_divide_h8m:auto_generated|        ; 264 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 0 (0)            ; 147 (0)         ; 24 (0)     ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated                                                                          ; work         ;
;                |sign_div_unsign_dnh:divider|       ; 264 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 264 (0)      ; 0 (0)             ; 0 (0)            ; 147 (0)         ; 24 (0)     ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider                                              ; work         ;
;                   |alt_u_div_aue:divider|          ; 264 (117)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 264 (117)    ; 0 (0)             ; 0 (0)            ; 147 (0)         ; 24 (23)    ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider                        ; work         ;
;                      |add_sub_4dc:add_sub_1|       ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_4dc:add_sub_1  ; work         ;
;                      |add_sub_5dc:add_sub_2|       ; 4 (4)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_5dc:add_sub_2  ; work         ;
;                      |add_sub_6dc:add_sub_3|       ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_6dc:add_sub_3  ; work         ;
;                      |add_sub_7dc:add_sub_4|       ; 6 (6)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_7dc:add_sub_4  ; work         ;
;                      |add_sub_8dc:add_sub_5|       ; 7 (7)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_8dc:add_sub_5  ; work         ;
;                      |add_sub_9dc:add_sub_6|       ; 8 (8)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_9dc:add_sub_6  ; work         ;
;                      |add_sub_adc:add_sub_7|       ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7  ; work         ;
;                      |add_sub_bdc:add_sub_8|       ; 10 (10)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_bdc:add_sub_8  ; work         ;
;                      |add_sub_jec:add_sub_9|       ; 11 (11)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 11 (11)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9  ; work         ;
;                      |add_sub_kec:add_sub_10|      ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10 ; work         ;
;                      |add_sub_lec:add_sub_11|      ; 13 (13)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; 13 (13)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11 ; work         ;
;                      |add_sub_mec:add_sub_12|      ; 14 (14)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_mec:add_sub_12 ; work         ;
;                      |add_sub_nec:add_sub_13|      ; 15 (15)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; 15 (15)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13 ; work         ;
;                      |add_sub_oec:add_sub_14|      ; 16 (16)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_oec:add_sub_14 ; work         ;
;                      |add_sub_pec:add_sub_15|      ; 17 (17)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 17 (17)         ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15 ; work         ;
;          |lpm_mult:Mult0|                          ; 156 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 0 (0)            ; 84 (0)          ; 2 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_mult:Mult0                                                                                                         ; work         ;
;             |mult_nn01:auto_generated|             ; 156 (156)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 0 (0)            ; 84 (84)         ; 2 (2)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_mult:Mult0|mult_nn01:auto_generated                                                                                ; work         ;
;          |lpm_ram_dq:dram|                         ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:dram                                                                                                        ; work         ;
;             |altram:sram|                          ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:dram|altram:sram                                                                                            ; work         ;
;                |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:dram|altram:sram|altsyncram:ram_block                                                                       ; work         ;
;                   |altsyncram_gh71:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:dram|altram:sram|altsyncram:ram_block|altsyncram_gh71:auto_generated                                        ; work         ;
;          |lpm_ram_dq:iram|                         ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:iram                                                                                                        ; work         ;
;             |altram:sram|                          ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:iram|altram:sram                                                                                            ; work         ;
;                |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:iram|altram:sram|altsyncram:ram_block                                                                       ; work         ;
;                   |altsyncram_ek91:auto_generated| ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:iram|altram:sram|altsyncram:ram_block|altsyncram_ek91:auto_generated                                        ; work         ;
;          |lpm_ram_dq:sram|                         ; 0 (0)       ; 0            ; 11264       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:sram                                                                                                        ; work         ;
;             |altram:sram|                          ; 0 (0)       ; 0            ; 11264       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:sram|altram:sram                                                                                            ; work         ;
;                |altsyncram:ram_block|              ; 0 (0)       ; 0            ; 11264       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:sram|altram:sram|altsyncram:ram_block                                                                       ; work         ;
;                   |altsyncram_3h71:auto_generated| ; 0 (0)       ; 0            ; 11264       ; 3    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |mycputop|bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:sram|altram:sram|altsyncram:ram_block|altsyncram_3h71:auto_generated                                        ; work         ;
+----------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; HEX0[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9] ; Output   ; --            ; --            ; --                    ; --  ;
; SW[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[8]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[9]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; SW[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[0]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; KEY[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk27   ; Input    ; --            ; --            ; --                    ; --  ;
; RE_N    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                ;
+-------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------+-------------------+---------+
; SW[2]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[0]          ; 0                 ; ON      ;
;      - LEDR~80                                  ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][0]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][0]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][0]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][0]    ; 0                 ; ON      ;
; SW[0]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[0]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[1]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[2]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[3]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[4]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[5]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[6]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[7]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[8]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[9]          ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[10]         ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[11]         ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[12]         ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[13]         ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[14]         ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[15]         ; 0                 ; ON      ;
;      - LEDG~249                                 ; 0                 ; ON      ;
;      - LEDG~250                                 ; 0                 ; ON      ;
;      - LEDG~251                                 ; 0                 ; ON      ;
;      - LEDG~252                                 ; 0                 ; ON      ;
;      - LEDG~253                                 ; 0                 ; ON      ;
;      - LEDG~254                                 ; 0                 ; ON      ;
;      - LEDG~255                                 ; 0                 ; ON      ;
;      - LEDG~256                                 ; 0                 ; ON      ;
;      - LEDR~80                                  ; 0                 ; ON      ;
;      - LEDR~81                                  ; 0                 ; ON      ;
;      - LEDR~82                                  ; 0                 ; ON      ;
;      - LEDR~83                                  ; 0                 ; ON      ;
;      - LEDR~84                                  ; 0                 ; ON      ;
;      - LEDR~85                                  ; 0                 ; ON      ;
;      - LEDR~86                                  ; 0                 ; ON      ;
;      - LEDR~87                                  ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|jp.001         ; 0                 ; ON      ;
;      - always1~8                                ; 0                 ; ON      ;
;      - writ~245                                 ; 0                 ; ON      ;
;      - fw~222                                   ; 0                 ; ON      ;
;      - bak~224                                  ; 0                 ; ON      ;
;      - always1~101                              ; 0                 ; ON      ;
;      - always1~102                              ; 0                 ; ON      ;
;      - always1~103                              ; 0                 ; ON      ;
;      - bufuucpu:cpu0|w2~0                       ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|Selector69~435 ; 0                 ; ON      ;
;      - always1~6                                ; 0                 ; ON      ;
;      - LEDR[0]                                  ; 0                 ; ON      ;
; SW[3]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[1]          ; 1                 ; ON      ;
;      - LEDR~81                                  ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][1]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][1]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][1]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][1]    ; 1                 ; ON      ;
; SW[4]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[2]          ; 1                 ; ON      ;
;      - LEDR~82                                  ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][2]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][2]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][2]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][2]    ; 1                 ; ON      ;
; SW[5]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[3]          ; 1                 ; ON      ;
;      - LEDR~83                                  ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][3]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][3]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][3]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][3]    ; 1                 ; ON      ;
; SW[6]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[4]          ; 1                 ; ON      ;
;      - LEDR~84                                  ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][4]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][4]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][4]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][4]    ; 1                 ; ON      ;
; SW[7]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[5]          ; 1                 ; ON      ;
;      - LEDR~85                                  ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][5]   ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][5]     ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][5]    ; 1                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][5]    ; 1                 ; ON      ;
; SW[8]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[6]          ; 0                 ; ON      ;
;      - LEDR~86                                  ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][6]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][6]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][6]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][6]     ; 0                 ; ON      ;
; SW[9]                                           ;                   ;         ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[7]          ; 0                 ; ON      ;
;      - LEDR~87                                  ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[111][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[112][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[127][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[103][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[8][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[27][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[124][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[59][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[35][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[29][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[46][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[30][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[101][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[25][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[5][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[57][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[33][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[83][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[48][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[11][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[81][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[108][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[9][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[110][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[99][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[75][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[43][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[45][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[31][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[105][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[19][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[13][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[73][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[41][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[50][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[47][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[115][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[97][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[55][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[107][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[64][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[17][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[60][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[68][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[109][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[39][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[113][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[100][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[51][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[85][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[53][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[16][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[32][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[106][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[61][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[40][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[21][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[49][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[122][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[44][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[84][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[82][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[79][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[87][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[117][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[54][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[37][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[98][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[120][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[52][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[80][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[12][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[7][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[36][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[34][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[71][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[86][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[95][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[123][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[104][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[77][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[0][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[118][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[88][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[28][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[70][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[126][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[121][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[76][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[116][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[42][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[74][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[78][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[102][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[96][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[10][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[66][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[58][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[92][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[90][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[63][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[119][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[125][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[114][7]   ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[56][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[38][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[94][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[62][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[67][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[69][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[15][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[65][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[72][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[24][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[91][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[93][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[3][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[22][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[89][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[20][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[1][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[6][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[14][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[4][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[18][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[2][7]     ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[23][7]    ; 0                 ; ON      ;
;      - bufuucpu:cpu0|buffin:buff0|ram[26][7]    ; 0                 ; ON      ;
; SW[1]                                           ;                   ;         ;
;      - mSEG7_DIG[8]~1183                        ; 0                 ; ON      ;
;      - mSEG7_DIG[9]~1185                        ; 0                 ; ON      ;
;      - mSEG7_DIG[10]~1187                       ; 0                 ; ON      ;
;      - mSEG7_DIG[11]~1189                       ; 0                 ; ON      ;
;      - mSEG7_DIG[12]~1191                       ; 0                 ; ON      ;
;      - mSEG7_DIG[13]~1193                       ; 0                 ; ON      ;
;      - mSEG7_DIG[14]~1195                       ; 0                 ; ON      ;
;      - bufuucpu:cpu0|jb_cpu:cpu0|oo[15]         ; 0                 ; ON      ;
;      - LEDG~250                                 ; 0                 ; ON      ;
;      - LEDG~252                                 ; 0                 ; ON      ;
;      - LEDG~254                                 ; 0                 ; ON      ;
;      - LEDG~256                                 ; 0                 ; ON      ;
;      - LEDR[1]                                  ; 0                 ; ON      ;
; KEY[0]                                          ;                   ;         ;
;      - LEDG~250                                 ; 0                 ; ON      ;
;      - writ~245                                 ; 0                 ; ON      ;
;      - always1~101                              ; 0                 ; ON      ;
; KEY[1]                                          ;                   ;         ;
;      - LEDG~252                                 ; 1                 ; ON      ;
;      - fw~222                                   ; 1                 ; ON      ;
;      - always1~102                              ; 1                 ; ON      ;
; KEY[2]                                          ;                   ;         ;
;      - LEDG~254                                 ; 0                 ; ON      ;
;      - bak~224                                  ; 0                 ; ON      ;
;      - always1~103                              ; 0                 ; ON      ;
; KEY[3]                                          ;                   ;         ;
;      - LEDG~256                                 ; 0                 ; ON      ;
;      - always1~6                                ; 0                 ; ON      ;
; clk27                                           ;                   ;         ;
; RE_N                                            ;                   ;         ;
+-------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                        ;
+----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                         ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; altpll0:altp0|altpll:altpll_component|_clk0  ; PLL_2         ; 1504    ; Clock                      ; yes    ; Global Clock         ; GCLK7            ;
; always1~101                                  ; LC_X31_Y2_N8  ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~102                                  ; LC_X8_Y13_N9  ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~103                                  ; LC_X32_Y1_N7  ; 47      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~6                                    ; LC_X16_Y2_N2  ; 24      ; Sync. clear                ; no     ; --                   ; --               ;
; always1~8                                    ; LC_X6_Y3_N8   ; 24      ; Sync. clear                ; no     ; --                   ; --               ;
; bak~224                                      ; LC_X32_Y1_N9  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|befw[6]~548       ; LC_X29_Y14_N2 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|count[5]~559      ; LC_X16_Y3_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|fll               ; LC_X29_Y13_N9 ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|out[0]~720        ; LC_X16_Y3_N5  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|out[0]~721        ; LC_X16_Y3_N2  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ptri[6]~1567      ; LC_X27_Y17_N2 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|q[0]~51129        ; LC_X29_Y13_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|q[1]~51127        ; LC_X29_Y8_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|q[1]~51718        ; LC_X30_Y15_N8 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[0][0]~28781   ; LC_X27_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[100][0]~28853 ; LC_X23_Y14_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[101][0]~28939 ; LC_X26_Y13_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[102][0]~28935 ; LC_X27_Y15_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[103][0]~28809 ; LC_X26_Y18_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[104][0]~28805 ; LC_X25_Y17_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[105][0]~28953 ; LC_X25_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[106][0]~28951 ; LC_X23_Y16_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[107][0]~28823 ; LC_X23_Y15_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[108][0]~28821 ; LC_X24_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[109][0]~28891 ; LC_X26_Y15_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[10][0]~28945  ; LC_X23_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[110][0]~28889 ; LC_X26_Y16_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[111][0]~28762 ; LC_X25_Y18_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[112][0]~28765 ; LC_X24_Y19_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[113][0]~29005 ; LC_X26_Y14_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[114][0]~29001 ; LC_X28_Y14_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[115][0]~28875 ; LC_X22_Y15_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[116][0]~28871 ; LC_X25_Y16_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[117][0]~28925 ; LC_X27_Y14_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[118][0]~28921 ; LC_X28_Y17_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[119][0]~28795 ; LC_X27_Y19_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[11][0]~28817  ; LC_X25_Y15_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[120][0]~28791 ; LC_X25_Y19_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[121][0]~28967 ; LC_X26_Y14_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[122][0]~28965 ; LC_X22_Y14_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[123][0]~28839 ; LC_X23_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[124][0]~28841 ; LC_X22_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[125][0]~28911 ; LC_X26_Y19_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[126][0]~28907 ; LC_X25_Y16_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[127][0]~28779 ; LC_X25_Y19_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[12][0]~28815  ; LC_X23_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[13][0]~28885  ; LC_X26_Y15_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[14][0]~28883  ; LC_X27_Y16_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[15][0]~28750  ; LC_X25_Y18_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[16][0]~28746  ; LC_X24_Y19_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[17][0]~28987  ; LC_X26_Y14_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[18][0]~29007  ; LC_X28_Y14_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[19][0]~28857  ; LC_X22_Y15_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[1][0]~28979   ; LC_X25_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[20][0]~28877  ; LC_X23_Y14_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[21][0]~28943  ; LC_X27_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[22][0]~28927  ; LC_X28_Y17_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[23][0]~28813  ; LC_X26_Y18_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[24][0]~28797  ; LC_X25_Y19_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[25][0]~28955  ; LC_X24_Y14_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[26][0]~29009  ; LC_X22_Y14_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[27][0]~28825  ; LC_X22_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[28][0]~28879  ; LC_X22_Y16_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[29][0]~28893  ; LC_X26_Y16_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[2][0]~28977   ; LC_X28_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[30][0]~28913  ; LC_X26_Y16_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[31][0]~28759  ; LC_X25_Y19_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[32][0]~28881  ; LC_X27_Y16_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[33][0]~28993  ; LC_X25_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[34][0]~28989  ; LC_X26_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[35][0]~28863  ; LC_X24_Y15_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[36][0]~28859  ; LC_X23_Y14_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[37][0]~28933  ; LC_X26_Y13_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[38][0]~28937  ; LC_X27_Y16_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[39][0]~28803  ; LC_X26_Y18_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[3][0]~28849   ; LC_X24_Y15_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[40][0]~28807  ; LC_X25_Y17_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[41][0]~28961  ; LC_X25_Y14_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[42][0]~28957  ; LC_X22_Y14_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[43][0]~28831  ; LC_X25_Y15_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[44][0]~28827  ; LC_X22_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[45][0]~28899  ; LC_X26_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[46][0]~28895  ; LC_X25_Y17_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[47][0]~28771  ; LC_X25_Y18_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[48][0]~28757  ; LC_X24_Y19_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[49][0]~28999  ; LC_X26_Y14_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[4][0]~28847   ; LC_X23_Y14_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[50][0]~29003  ; LC_X28_Y14_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[51][0]~28869  ; LC_X22_Y15_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[52][0]~28873  ; LC_X25_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[53][0]~28919  ; LC_X27_Y14_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[54][0]~28923  ; LC_X28_Y17_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[55][0]~28789  ; LC_X27_Y19_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[56][0]~28793  ; LC_X25_Y19_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[57][0]~28975  ; LC_X24_Y14_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[58][0]~28971  ; LC_X22_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[59][0]~28845  ; LC_X23_Y15_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[5][0]~28969   ; LC_X26_Y13_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[60][0]~28835  ; LC_X22_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[61][0]~28905  ; LC_X26_Y19_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[62][0]~28909  ; LC_X25_Y16_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[63][0]~28773  ; LC_X26_Y19_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[64][0]~28777  ; LC_X24_Y16_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[65][0]~28981  ; LC_X25_Y14_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[66][0]~28991  ; LC_X27_Y15_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[67][0]~28851  ; LC_X24_Y15_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[68][0]~28861  ; LC_X23_Y14_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[69][0]~28931  ; LC_X26_Y13_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[6][0]~28941   ; LC_X27_Y16_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[70][0]~28929  ; LC_X27_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[71][0]~28801  ; LC_X26_Y18_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[72][0]~28799  ; LC_X25_Y17_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[73][0]~28949  ; LC_X25_Y14_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[74][0]~28959  ; LC_X23_Y16_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[75][0]~28819  ; LC_X23_Y15_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[76][0]~28829  ; LC_X24_Y16_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[77][0]~28887  ; LC_X26_Y15_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[78][0]~28897  ; LC_X26_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[79][0]~28754  ; LC_X25_Y18_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[7][0]~28837   ; LC_X26_Y18_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[80][0]~28768  ; LC_X24_Y19_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[81][0]~28997  ; LC_X26_Y14_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[82][0]~28995  ; LC_X28_Y14_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[83][0]~28867  ; LC_X24_Y15_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[84][0]~28865  ; LC_X24_Y14_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[85][0]~28917  ; LC_X27_Y14_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[86][0]~28915  ; LC_X28_Y17_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[87][0]~28787  ; LC_X27_Y19_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[88][0]~28785  ; LC_X28_Y17_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[89][0]~28963  ; LC_X24_Y14_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[8][0]~28811   ; LC_X25_Y17_N0 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[90][0]~28973  ; LC_X22_Y14_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[91][0]~28833  ; LC_X22_Y15_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[92][0]~28843  ; LC_X22_Y16_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[93][0]~28903  ; LC_X26_Y19_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[94][0]~28901  ; LC_X26_Y16_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[95][0]~28783  ; LC_X26_Y19_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[96][0]~28775  ; LC_X24_Y16_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[97][0]~28985  ; LC_X25_Y14_N6 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[98][0]~28983  ; LC_X27_Y15_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[99][0]~28855  ; LC_X24_Y15_N4 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|buffin:buff0|ram[9][0]~28947   ; LC_X25_Y14_N1 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|WideOr21~2         ; LC_X13_Y5_N6  ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|b[0]~1686          ; LC_X11_Y3_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|da[0]~1418         ; LC_X11_Y3_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|da[8]~1426         ; LC_X11_Y3_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|ddata[0]~611       ; LC_X12_Y4_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|dwren              ; LC_X12_Y4_N7  ; 9       ; Write enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|idata[11]~867      ; LC_X14_Y7_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[11]~736         ; LC_X13_Y7_N7  ; 17      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|iwren              ; LC_X14_Y7_N4  ; 9       ; Write enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|mar[0]~446         ; LC_X14_Y4_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|oo[0]~118          ; LC_X12_Y4_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|pc[9]~5576         ; LC_X13_Y3_N2  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|pc_back[0]~112     ; LC_X13_Y7_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|ptr[0]~478         ; LC_X11_Y7_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|ptr[8]~477         ; LC_X12_Y7_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|sp[4]~803          ; LC_X10_Y2_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|jb_cpu:cpu0|swren              ; LC_X14_Y7_N0  ; 4       ; Write enable               ; no     ; --                   ; --               ;
; bufuucpu:cpu0|w2~0                           ; LC_X12_Y2_N6  ; 1       ; Async. clear               ; no     ; --                   ; --               ;
; clar                                         ; LC_X4_Y3_N1   ; 98      ; Async. clear, Clock enable ; yes    ; Global Clock         ; GCLK3            ;
; clk27                                        ; PIN_93        ; 1       ; Clock                      ; no     ; --                   ; --               ;
; fw~222                                       ; LC_X8_Y13_N7  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; rest                                         ; LC_X15_Y3_N0  ; 1       ; Async. load                ; no     ; --                   ; --               ;
; writ                                         ; LC_X30_Y4_N1  ; 24      ; Sync. clear                ; no     ; --                   ; --               ;
; writ~245                                     ; LC_X31_Y2_N7  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
+----------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+---------------------------------------------+-------------+---------+----------------------+------------------+
; Name                                        ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------+-------------+---------+----------------------+------------------+
; altpll0:altp0|altpll:altpll_component|_clk0 ; PLL_2       ; 1504    ; Global Clock         ; GCLK7            ;
; clar                                        ; LC_X4_Y3_N1 ; 98      ; Global Clock         ; GCLK3            ;
+---------------------------------------------+-------------+---------+----------------------+------------------+


+--------------------------------------------------------+
; Non-Global High Fan-Out Signals                        ;
+----------------------------------------------+---------+
; Name                                         ; Fan-Out ;
+----------------------------------------------+---------+
; bufuucpu:cpu0|buffin:buff0|ptro[5]           ; 174     ;
; bufuucpu:cpu0|buffin:buff0|ptro[6]           ; 173     ;
; bufuucpu:cpu0|buffin:buff0|ptro[3]           ; 169     ;
; bufuucpu:cpu0|buffin:buff0|ptro[4]           ; 169     ;
; bufuucpu:cpu0|buffin:buff0|ptro[1]           ; 165     ;
; bufuucpu:cpu0|buffin:buff0|ptro[2]           ; 164     ;
; SW[9]                                        ; 131     ;
; SW[8]                                        ; 131     ;
; SW[7]                                        ; 131     ;
; SW[6]                                        ; 131     ;
; SW[5]                                        ; 131     ;
; SW[4]                                        ; 131     ;
; SW[3]                                        ; 131     ;
; SW[2]                                        ; 131     ;
; bufuucpu:cpu0|buffin:buff0|ram[112][5]~28742 ; 128     ;
; bufuucpu:cpu0|buffin:buff0|ptr[5]            ; 113     ;
; bufuucpu:cpu0|buffin:buff0|q[1]~50888        ; 82      ;
; bufuucpu:cpu0|buffin:buff0|ptri[6]           ; 70      ;
; bufuucpu:cpu0|buffin:buff0|ptri[5]           ; 70      ;
; bufuucpu:cpu0|buffin:buff0|ram[16][0]~28743  ; 64      ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[13]             ; 62      ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[12]             ; 58      ;
; bufuucpu:cpu0|buffin:buff0|ptr[0]            ; 54      ;
; bufuucpu:cpu0|buffin:buff0|ptr[6]            ; 52      ;
; bufuucpu:cpu0|buffin:buff0|ptr[3]            ; 51      ;
; bufuucpu:cpu0|buffin:buff0|befw[6]           ; 50      ;
; bufuucpu:cpu0|buffin:buff0|befw[5]           ; 48      ;
; always1~103                                  ; 47      ;
; always1~102                                  ; 47      ;
; always1~101                                  ; 47      ;
; SW[0]                                        ; 44      ;
; bufuucpu:cpu0|buffin:buff0|ptr[4]            ; 44      ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[14]             ; 43      ;
; bufuucpu:cpu0|buffin:buff0|q[1]~50756        ; 43      ;
; bufuucpu:cpu0|buffin:buff0|q[1]~50824        ; 39      ;
; bufuucpu:cpu0|buffin:buff0|ptr[2]            ; 39      ;
; bufuucpu:cpu0|jb_cpu:cpu0|b[1]               ; 38      ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[15]             ; 36      ;
; bufuucpu:cpu0|jb_cpu:cpu0|ir[11]             ; 36      ;
; bufuucpu:cpu0|jb_cpu:cpu0|b[0]               ; 35      ;
; bufuucpu:cpu0|buffin:buff0|befw[4]           ; 35      ;
; bufuucpu:cpu0|jb_cpu:cpu0|jp.011             ; 34      ;
; bufuucpu:cpu0|jb_cpu:cpu0|b[0]~1686          ; 32      ;
; bufuucpu:cpu0|buffin:buff0|ram[79][0]~28751  ; 32      ;
; bufuucpu:cpu0|buffin:buff0|ram[15][0]~28747  ; 32      ;
; bufuucpu:cpu0|buffin:buff0|befw[3]           ; 32      ;
; bufuucpu:cpu0|jb_cpu:cpu0|jp.101             ; 31      ;
; bufuucpu:cpu0|buffin:buff0|q[1]~50894        ; 30      ;
; flge                                         ; 27      ;
; always1~6                                    ; 24      ;
+----------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF          ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------------------------------------------------------------+
; bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:dram|altram:sram|altsyncram:ram_block|altsyncram_gh71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 8    ; None         ; M4K_X17_Y1, M4K_X17_Y8, M4K_X17_Y7, M4K_X17_Y3, M4K_X17_Y5, M4K_X17_Y2, M4K_X17_Y6, M4K_X17_Y4         ;
; bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:iram|altram:sram|altsyncram:ram_block|altsyncram_ek91:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 8    ; imem16_2.mif ; M4K_X17_Y13, M4K_X17_Y12, M4K_X17_Y14, M4K_X17_Y15, M4K_X17_Y17, M4K_X17_Y16, M4K_X17_Y19, M4K_X17_Y18 ;
; bufuucpu:cpu0|jb_cpu:cpu0|lpm_ram_dq:sram|altram:sram|altsyncram:ram_block|altsyncram_3h71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 11           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 11264 ; 1024                        ; 11                          ; --                          ; --                          ; 11264               ; 3    ; None         ; M4K_X17_Y10, M4K_X17_Y9, M4K_X17_Y11                                                                   ;
+----------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 4,441 / 16,320 ( 27 % ) ;
; Direct links               ; 510 / 21,944 ( 2 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )          ;
; LAB clocks                 ; 55 / 240 ( 23 % )       ;
; LUT chains                 ; 243 / 5,382 ( 5 % )     ;
; Local interconnects        ; 6,687 / 21,944 ( 30 % ) ;
; M4K buffers                ; 43 / 720 ( 6 % )        ;
; R4s                        ; 4,067 / 14,640 ( 28 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 7.80) ; Number of LABs  (Total = 454) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 15                            ;
; 2                                          ; 10                            ;
; 3                                          ; 15                            ;
; 4                                          ; 20                            ;
; 5                                          ; 17                            ;
; 6                                          ; 53                            ;
; 7                                          ; 39                            ;
; 8                                          ; 49                            ;
; 9                                          ; 49                            ;
; 10                                         ; 187                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.38) ; Number of LABs  (Total = 454) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 25                            ;
; 1 Async. load                      ; 1                             ;
; 1 Clock                            ; 309                           ;
; 1 Clock enable                     ; 75                            ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 4                             ;
; 2 Clock enables                    ; 191                           ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.97) ; Number of LABs  (Total = 454) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 12                            ;
; 2                                           ; 10                            ;
; 3                                           ; 2                             ;
; 4                                           ; 13                            ;
; 5                                           ; 18                            ;
; 6                                           ; 30                            ;
; 7                                           ; 14                            ;
; 8                                           ; 35                            ;
; 9                                           ; 34                            ;
; 10                                          ; 140                           ;
; 11                                          ; 27                            ;
; 12                                          ; 19                            ;
; 13                                          ; 24                            ;
; 14                                          ; 15                            ;
; 15                                          ; 16                            ;
; 16                                          ; 14                            ;
; 17                                          ; 11                            ;
; 18                                          ; 6                             ;
; 19                                          ; 5                             ;
; 20                                          ; 9                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.98) ; Number of LABs  (Total = 454) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 7                             ;
; 1                                               ; 20                            ;
; 2                                               ; 20                            ;
; 3                                               ; 22                            ;
; 4                                               ; 42                            ;
; 5                                               ; 62                            ;
; 6                                               ; 47                            ;
; 7                                               ; 41                            ;
; 8                                               ; 40                            ;
; 9                                               ; 33                            ;
; 10                                              ; 52                            ;
; 11                                              ; 22                            ;
; 12                                              ; 17                            ;
; 13                                              ; 7                             ;
; 14                                              ; 9                             ;
; 15                                              ; 11                            ;
; 16                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.22) ; Number of LABs  (Total = 454) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 11                            ;
; 4                                            ; 15                            ;
; 5                                            ; 16                            ;
; 6                                            ; 9                             ;
; 7                                            ; 10                            ;
; 8                                            ; 15                            ;
; 9                                            ; 12                            ;
; 10                                           ; 17                            ;
; 11                                           ; 25                            ;
; 12                                           ; 29                            ;
; 13                                           ; 23                            ;
; 14                                           ; 21                            ;
; 15                                           ; 29                            ;
; 16                                           ; 22                            ;
; 17                                           ; 35                            ;
; 18                                           ; 20                            ;
; 19                                           ; 41                            ;
; 20                                           ; 48                            ;
; 21                                           ; 49                            ;
; 22                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                 ;
+--------------------------------------------------------------------------------+----------------------+
; Name                                                                           ; Value                ;
+--------------------------------------------------------------------------------+----------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 45                   ;
; Mid Slack - Fit Attempt 1                                                      ; -15724               ;
; Internal Atom Count - Fit Attempt 1                                            ; 3540                 ;
; LE/ALM Count - Fit Attempt 1                                                   ; 3540                 ;
; LAB Count - Fit Attempt 1                                                      ; 483                  ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.205                ;
; Inputs per LAB - Fit Attempt 1                                                 ; 12.600               ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.776                ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:482;1:1            ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:175;1:81;2:227     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:158;1:88;2:237     ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:158;1:88;2:237     ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:154;1:77;2:246;3:6 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:154;1:77;2:246;3:6 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:457;1:26           ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:483                ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:174;1:304;2:5      ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:133;1:325;2:25     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:133;1:122;2:228    ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:482;1:1            ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:133;1:344;2:6      ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:181;1:302          ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:28;1:455           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:430;1:53           ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:483                ;
; LEs in Chains - Fit Attempt 1                                                  ; 515                  ;
; LEs in Long Chains - Fit Attempt 1                                             ; 386                  ;
; LABs with Chains - Fit Attempt 1                                               ; 70                   ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 1                    ;
; Time - Fit Attempt 1                                                           ; 19                   ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.234                ;
+--------------------------------------------------------------------------------+----------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 24     ;
; Early Slack - Fit Attempt 1         ; -14976 ;
; Mid Wire Use - Fit Attempt 1        ; 30     ;
; Mid Slack - Fit Attempt 1           ; -13733 ;
; Late Wire Use - Fit Attempt 1       ; 33     ;
; Late Slack - Fit Attempt 1          ; -13733 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 23     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.672  ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -4628 ;
; Early Wire Use - Fit Attempt 1      ; 30    ;
; Peak Regional Wire - Fit Attempt 1  ; 46    ;
; Mid Slack - Fit Attempt 1           ; -7473 ;
; Late Slack - Fit Attempt 1          ; -7263 ;
; Late Slack - Fit Attempt 1          ; -7263 ;
; Late Wire Use - Fit Attempt 1       ; 30    ;
; Time - Fit Attempt 1                ; 10    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 3.813 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 151 09/26/2007 SJ Web Edition
    Info: Processing started: Sun Aug 18 19:42:16 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off jdcpu -c jdcpu
Info: Selected device EP1C6T144C8 for design "jdcpu"
Info: Implementing parameter values for PLL "altpll0:altp0|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for altpll0:altp0|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 4652 of 4652 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T144C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 12
    Info: Pin ~ASDO~ is reserved at location 25
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Promoted PLL clock signals
    Info: Promoted signal "altpll0:altp0|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal "clar" to use Global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|oo[0]~118" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|buffin:buff0|q[0]~51129" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|ir[11]~736" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|ddata[0]~610" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|buffin:buff0|ram[112][5]~28742" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|buffin:buff0|befw[6]~548" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|ddata[0]~611" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|da[15]" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|da[0]~1418" may be non-global or may not use global clock
    Info: Destination "bufuucpu:cpu0|jb_cpu:cpu0|iwren~133" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:19
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:23
Info: Estimated most critical path is register to register delay of 67.778 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X8_Y4; Fanout = 11; REG Node = 'bufuucpu:cpu0|jb_cpu:cpu0|b[14]'
    Info: 2: + IC(1.702 ns) + CELL(0.114 ns) = 1.816 ns; Loc. = LAB_X12_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[221]~492'
    Info: 3: + IC(0.116 ns) + CELL(0.590 ns) = 2.522 ns; Loc. = LAB_X12_Y6; Fanout = 15; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[170]~493'
    Info: 4: + IC(0.592 ns) + CELL(0.114 ns) = 3.228 ns; Loc. = LAB_X12_Y6; Fanout = 12; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|sel[119]~142'
    Info: 5: + IC(0.116 ns) + CELL(0.590 ns) = 3.934 ns; Loc. = LAB_X12_Y6; Fanout = 9; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[68]~494'
    Info: 6: + IC(0.116 ns) + CELL(0.590 ns) = 4.640 ns; Loc. = LAB_X12_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[0]~495'
    Info: 7: + IC(0.592 ns) + CELL(0.114 ns) = 5.346 ns; Loc. = LAB_X12_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[0]~11389'
    Info: 8: + IC(0.361 ns) + CELL(0.292 ns) = 5.999 ns; Loc. = LAB_X12_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[17]~496'
    Info: 9: + IC(0.211 ns) + CELL(0.442 ns) = 6.652 ns; Loc. = LAB_X12_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[16]~11400'
    Info: 10: + IC(0.622 ns) + CELL(0.575 ns) = 7.849 ns; Loc. = LAB_X11_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]~48COUT1_58'
    Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 7.929 ns; Loc. = LAB_X11_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]~46COUT1_60'
    Info: 12: + IC(0.000 ns) + CELL(0.608 ns) = 8.537 ns; Loc. = LAB_X11_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_5dc:add_sub_2|add_sub_cella[0]~43'
    Info: 13: + IC(0.264 ns) + CELL(0.442 ns) = 9.243 ns; Loc. = LAB_X11_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[34]'
    Info: 14: + IC(0.592 ns) + CELL(0.114 ns) = 9.949 ns; Loc. = LAB_X11_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[32]~11410'
    Info: 15: + IC(1.336 ns) + CELL(0.575 ns) = 11.860 ns; Loc. = LAB_X4_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~60COUT1_71'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 11.940 ns; Loc. = LAB_X4_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~58COUT1_73'
    Info: 17: + IC(0.000 ns) + CELL(0.080 ns) = 12.020 ns; Loc. = LAB_X4_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~56COUT1_75'
    Info: 18: + IC(0.000 ns) + CELL(0.608 ns) = 12.628 ns; Loc. = LAB_X4_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_6dc:add_sub_3|add_sub_cella[0]~53'
    Info: 19: + IC(0.361 ns) + CELL(0.292 ns) = 13.281 ns; Loc. = LAB_X4_Y6; Fanout = 5; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[51]'
    Info: 20: + IC(0.831 ns) + CELL(0.114 ns) = 14.226 ns; Loc. = LAB_X5_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[48]~11419'
    Info: 21: + IC(0.384 ns) + CELL(0.575 ns) = 15.185 ns; Loc. = LAB_X5_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_7dc:add_sub_4|add_sub_cella[0]~72COUT1_83'
    Info: 22: + IC(0.000 ns) + CELL(0.080 ns) = 15.265 ns; Loc. = LAB_X5_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_7dc:add_sub_4|add_sub_cella[0]~70COUT1_85'
    Info: 23: + IC(0.000 ns) + CELL(0.258 ns) = 15.523 ns; Loc. = LAB_X5_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_7dc:add_sub_4|add_sub_cella[0]~68'
    Info: 24: + IC(0.000 ns) + CELL(0.679 ns) = 16.202 ns; Loc. = LAB_X5_Y6; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_7dc:add_sub_4|add_sub_cella[0]~63'
    Info: 25: + IC(0.976 ns) + CELL(0.442 ns) = 17.620 ns; Loc. = LAB_X5_Y9; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[64]~11427'
    Info: 26: + IC(0.384 ns) + CELL(0.575 ns) = 18.579 ns; Loc. = LAB_X5_Y9; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_8dc:add_sub_5|add_sub_cella[0]~84COUT1_96'
    Info: 27: + IC(0.000 ns) + CELL(0.080 ns) = 18.659 ns; Loc. = LAB_X5_Y9; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_8dc:add_sub_5|add_sub_cella[0]~82COUT1_98'
    Info: 28: + IC(0.000 ns) + CELL(0.258 ns) = 18.917 ns; Loc. = LAB_X5_Y9; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_8dc:add_sub_5|add_sub_cella[0]~80'
    Info: 29: + IC(0.000 ns) + CELL(0.679 ns) = 19.596 ns; Loc. = LAB_X5_Y9; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_8dc:add_sub_5|add_sub_cella[0]~73'
    Info: 30: + IC(0.830 ns) + CELL(0.114 ns) = 20.540 ns; Loc. = LAB_X6_Y9; Fanout = 7; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[85]'
    Info: 31: + IC(1.149 ns) + CELL(0.114 ns) = 21.803 ns; Loc. = LAB_X8_Y9; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[82]~11420'
    Info: 32: + IC(1.065 ns) + CELL(0.564 ns) = 23.432 ns; Loc. = LAB_X7_Y8; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_9dc:add_sub_6|add_sub_cella[0]~92'
    Info: 33: + IC(0.000 ns) + CELL(0.271 ns) = 23.703 ns; Loc. = LAB_X7_Y8; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_9dc:add_sub_6|add_sub_cella[0]~90'
    Info: 34: + IC(0.000 ns) + CELL(0.679 ns) = 24.382 ns; Loc. = LAB_X7_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_9dc:add_sub_6|add_sub_cella[0]~83'
    Info: 35: + IC(0.539 ns) + CELL(0.114 ns) = 25.035 ns; Loc. = LAB_X7_Y8; Fanout = 8; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[102]'
    Info: 36: + IC(1.274 ns) + CELL(0.114 ns) = 26.423 ns; Loc. = LAB_X6_Y9; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[96]~11442'
    Info: 37: + IC(0.621 ns) + CELL(0.575 ns) = 27.619 ns; Loc. = LAB_X7_Y9; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~108COUT1_122'
    Info: 38: + IC(0.000 ns) + CELL(0.080 ns) = 27.699 ns; Loc. = LAB_X7_Y9; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~106COUT1_124'
    Info: 39: + IC(0.000 ns) + CELL(0.080 ns) = 27.779 ns; Loc. = LAB_X7_Y9; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~104COUT1_126'
    Info: 40: + IC(0.000 ns) + CELL(0.258 ns) = 28.037 ns; Loc. = LAB_X7_Y9; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~102'
    Info: 41: + IC(0.000 ns) + CELL(0.679 ns) = 28.716 ns; Loc. = LAB_X7_Y9; Fanout = 9; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_adc:add_sub_7|add_sub_cella[0]~93'
    Info: 42: + IC(0.449 ns) + CELL(0.442 ns) = 29.607 ns; Loc. = LAB_X6_Y9; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[113]~11496'
    Info: 43: + IC(1.395 ns) + CELL(0.575 ns) = 31.577 ns; Loc. = LAB_X9_Y10; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~118COUT1_137'
    Info: 44: + IC(0.000 ns) + CELL(0.080 ns) = 31.657 ns; Loc. = LAB_X9_Y10; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~116COUT1_139'
    Info: 45: + IC(0.000 ns) + CELL(0.258 ns) = 31.915 ns; Loc. = LAB_X9_Y10; Fanout = 5; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~114'
    Info: 46: + IC(0.000 ns) + CELL(0.679 ns) = 32.594 ns; Loc. = LAB_X9_Y10; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_bdc:add_sub_8|add_sub_cella[0]~103'
    Info: 47: + IC(0.946 ns) + CELL(0.442 ns) = 33.982 ns; Loc. = LAB_X9_Y9; Fanout = 10; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[136]'
    Info: 48: + IC(1.221 ns) + CELL(0.114 ns) = 35.317 ns; Loc. = LAB_X8_Y10; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[132]~11430'
    Info: 49: + IC(1.082 ns) + CELL(0.575 ns) = 36.974 ns; Loc. = LAB_X9_Y8; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~124COUT1_153'
    Info: 50: + IC(0.000 ns) + CELL(0.080 ns) = 37.054 ns; Loc. = LAB_X9_Y8; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~122COUT1_155'
    Info: 51: + IC(0.000 ns) + CELL(0.080 ns) = 37.134 ns; Loc. = LAB_X9_Y8; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~120COUT1_157'
    Info: 52: + IC(0.000 ns) + CELL(0.080 ns) = 37.214 ns; Loc. = LAB_X9_Y8; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~118COUT1_159'
    Info: 53: + IC(0.000 ns) + CELL(0.258 ns) = 37.472 ns; Loc. = LAB_X9_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~116'
    Info: 54: + IC(0.000 ns) + CELL(0.679 ns) = 38.151 ns; Loc. = LAB_X9_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_jec:add_sub_9|add_sub_cella[0]~113'
    Info: 55: + IC(0.361 ns) + CELL(0.292 ns) = 38.804 ns; Loc. = LAB_X9_Y8; Fanout = 11; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[153]'
    Info: 56: + IC(1.274 ns) + CELL(0.114 ns) = 40.192 ns; Loc. = LAB_X10_Y7; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[144]~11459'
    Info: 57: + IC(0.384 ns) + CELL(0.575 ns) = 41.151 ns; Loc. = LAB_X10_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~144COUT1_157'
    Info: 58: + IC(0.000 ns) + CELL(0.080 ns) = 41.231 ns; Loc. = LAB_X10_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~142COUT1_159'
    Info: 59: + IC(0.000 ns) + CELL(0.080 ns) = 41.311 ns; Loc. = LAB_X10_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~140COUT1_161'
    Info: 60: + IC(0.000 ns) + CELL(0.080 ns) = 41.391 ns; Loc. = LAB_X10_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~138COUT1_163'
    Info: 61: + IC(0.000 ns) + CELL(0.258 ns) = 41.649 ns; Loc. = LAB_X10_Y7; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~136'
    Info: 62: + IC(0.000 ns) + CELL(0.136 ns) = 41.785 ns; Loc. = LAB_X10_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~126'
    Info: 63: + IC(0.000 ns) + CELL(0.679 ns) = 42.464 ns; Loc. = LAB_X10_Y6; Fanout = 12; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_kec:add_sub_10|add_sub_cella[0]~123'
    Info: 64: + IC(0.875 ns) + CELL(0.442 ns) = 43.781 ns; Loc. = LAB_X8_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[160]~11463'
    Info: 65: + IC(1.065 ns) + CELL(0.575 ns) = 45.421 ns; Loc. = LAB_X9_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~156COUT1_170'
    Info: 66: + IC(0.000 ns) + CELL(0.080 ns) = 45.501 ns; Loc. = LAB_X9_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~154COUT1_172'
    Info: 67: + IC(0.000 ns) + CELL(0.080 ns) = 45.581 ns; Loc. = LAB_X9_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~152COUT1_174'
    Info: 68: + IC(0.000 ns) + CELL(0.080 ns) = 45.661 ns; Loc. = LAB_X9_Y7; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~150COUT1_176'
    Info: 69: + IC(0.000 ns) + CELL(0.258 ns) = 45.919 ns; Loc. = LAB_X9_Y7; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~148'
    Info: 70: + IC(0.000 ns) + CELL(0.136 ns) = 46.055 ns; Loc. = LAB_X9_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~138'
    Info: 71: + IC(0.000 ns) + CELL(0.679 ns) = 46.734 ns; Loc. = LAB_X9_Y6; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_lec:add_sub_11|add_sub_cella[0]~133'
    Info: 72: + IC(0.264 ns) + CELL(0.442 ns) = 47.440 ns; Loc. = LAB_X9_Y6; Fanout = 13; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[187]'
    Info: 73: + IC(1.221 ns) + CELL(0.114 ns) = 48.775 ns; Loc. = LAB_X8_Y7; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[181]~11445'
    Info: 74: + IC(1.083 ns) + CELL(0.838 ns) = 50.696 ns; Loc. = LAB_X8_Y5; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_mec:add_sub_12|add_sub_cella[0]~158'
    Info: 75: + IC(0.000 ns) + CELL(0.136 ns) = 50.832 ns; Loc. = LAB_X8_Y4; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_mec:add_sub_12|add_sub_cella[0]~148'
    Info: 76: + IC(0.000 ns) + CELL(0.679 ns) = 51.511 ns; Loc. = LAB_X8_Y4; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_mec:add_sub_12|add_sub_cella[0]~143'
    Info: 77: + IC(0.592 ns) + CELL(0.114 ns) = 52.217 ns; Loc. = LAB_X8_Y4; Fanout = 14; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[204]'
    Info: 78: + IC(1.563 ns) + CELL(0.114 ns) = 53.894 ns; Loc. = LAB_X6_Y6; Fanout = 4; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[199]~11440'
    Info: 79: + IC(1.065 ns) + CELL(0.575 ns) = 55.534 ns; Loc. = LAB_X7_Y5; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13|add_sub_cella[0]~166COUT1_208'
    Info: 80: + IC(0.000 ns) + CELL(0.080 ns) = 55.614 ns; Loc. = LAB_X7_Y5; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13|add_sub_cella[0]~164COUT1_210'
    Info: 81: + IC(0.000 ns) + CELL(0.080 ns) = 55.694 ns; Loc. = LAB_X7_Y5; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13|add_sub_cella[0]~162COUT1_212'
    Info: 82: + IC(0.000 ns) + CELL(0.258 ns) = 55.952 ns; Loc. = LAB_X7_Y5; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13|add_sub_cella[0]~160'
    Info: 83: + IC(0.000 ns) + CELL(0.679 ns) = 56.631 ns; Loc. = LAB_X7_Y5; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_nec:add_sub_13|add_sub_cella[0]~153'
    Info: 84: + IC(0.539 ns) + CELL(0.114 ns) = 57.284 ns; Loc. = LAB_X7_Y5; Fanout = 15; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|selnose[221]'
    Info: 85: + IC(1.221 ns) + CELL(0.114 ns) = 58.619 ns; Loc. = LAB_X6_Y6; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[209]~11471'
    Info: 86: + IC(1.083 ns) + CELL(0.838 ns) = 60.540 ns; Loc. = LAB_X6_Y8; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_oec:add_sub_14|add_sub_cella[0]~190'
    Info: 87: + IC(0.000 ns) + CELL(0.136 ns) = 60.676 ns; Loc. = LAB_X6_Y8; Fanout = 6; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_oec:add_sub_14|add_sub_cella[0]~180'
    Info: 88: + IC(0.000 ns) + CELL(0.136 ns) = 60.812 ns; Loc. = LAB_X6_Y7; Fanout = 3; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_oec:add_sub_14|add_sub_cella[0]~170'
    Info: 89: + IC(0.000 ns) + CELL(0.679 ns) = 61.491 ns; Loc. = LAB_X6_Y7; Fanout = 16; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_oec:add_sub_14|add_sub_cella[0]~163'
    Info: 90: + IC(0.893 ns) + CELL(0.442 ns) = 62.826 ns; Loc. = LAB_X6_Y6; Fanout = 2; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|StageOut[226]~11507'
    Info: 91: + IC(1.083 ns) + CELL(0.575 ns) = 64.484 ns; Loc. = LAB_X5_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~193COUT1_219'
    Info: 92: + IC(0.000 ns) + CELL(0.080 ns) = 64.564 ns; Loc. = LAB_X5_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~191COUT1_221'
    Info: 93: + IC(0.000 ns) + CELL(0.080 ns) = 64.644 ns; Loc. = LAB_X5_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~189COUT1_223'
    Info: 94: + IC(0.000 ns) + CELL(0.080 ns) = 64.724 ns; Loc. = LAB_X5_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~187COUT1_225'
    Info: 95: + IC(0.000 ns) + CELL(0.258 ns) = 64.982 ns; Loc. = LAB_X5_Y8; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~185'
    Info: 96: + IC(0.000 ns) + CELL(0.136 ns) = 65.118 ns; Loc. = LAB_X5_Y7; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~175'
    Info: 97: + IC(0.000 ns) + CELL(0.679 ns) = 65.797 ns; Loc. = LAB_X5_Y7; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|lpm_divide:Div0|lpm_divide_h8m:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_aue:divider|add_sub_pec:add_sub_15|add_sub_cella[0]~166'
    Info: 98: + IC(1.153 ns) + CELL(0.114 ns) = 67.064 ns; Loc. = LAB_X8_Y7; Fanout = 1; COMB Node = 'bufuucpu:cpu0|jb_cpu:cpu0|Selector106~57'
    Info: 99: + IC(0.599 ns) + CELL(0.115 ns) = 67.778 ns; Loc. = LAB_X8_Y7; Fanout = 5; REG Node = 'bufuucpu:cpu0|jb_cpu:cpu0|da[0]'
    Info: Total cell delay = 31.333 ns ( 46.23 % )
    Info: Total interconnect delay = 36.445 ns ( 53.77 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 27% of the available device resources
    Info: Peak interconnect usage is 46% of the available device resources in the region that extends from location X12_Y11 to location X23_Y21
Info: Fitter routing operations ending: elapsed time is 00:00:10
Info: The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Generated suppressed messages file D:/cpu_2013/jdcpu.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Allocated 188 megabytes of memory during processing
    Info: Processing ended: Sun Aug 18 19:43:19 2013
    Info: Elapsed time: 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/cpu_2013/jdcpu.fit.smsg.


