<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:48.2248</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.10.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0133237</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로기판 및 이를 포함하는 패키지 기판</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2023.04.14</openDate><openNumber>10-2023-0050025</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.10.07</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/38</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/42</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/18</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 절연층; 및 상기 절연층 상에 배치되는 회로 패턴층을 포함하고, 상기 절연층은 플루오르(F)를 포함하는 표면층을 포함하고, 상기 회로 패턴층은 상기 절연층의 표면층 상에 배치된다. 또한, 다른 실시 예에 따른 회로 기판은 관통 홀을 포함하는 절연층; 및 상기 절연층의 상기 관통 홀 내에 배치되는 관통 전극을 포함하고, 상기 절연층은, 상기 관통 홀의 내벽에 대응하고, 플루오르(F)를 포함하는 표면층을 포함하고, 상기 관통 전극은, 상기 표면층 상에 배치되는 제1 금속층; 및 상기 제1 금속층 상에 배치되고, 상기 관통 홀을 채우는 제2 금속층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층 상에 배치되는 회로 패턴층을 포함하고,상기 절연층은 플루오르(F)를 포함하는 표면층을 포함하고,상기 회로 패턴층은 상기 절연층의 표면층 상에 배치되는,회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 표면층은,상기 절연층의 표면으로부터 10nm 내지 100nm의 깊이 범위의 영역인,회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서,상기 표면층에서의 상기 플루오르(F)의 원소 비율(atomic ratio)은 10% 내지 50%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항 또는 제2항에 있어서,상기 표면층은,상기 절연층의 상면에 인접한 제1 부분과,상기 절연층의 하면에 인접한 제2 부분을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 회로 패턴층은,상기 절연층의 표면층 상에 배치되는 제1 금속층과,상기 제1 금속층 상에 배치되는 제2 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 금속층은 무전해 도금층이고,상기 제2 금속층은 상기 제1 금속층을 시드층으로 형성된 전해 도금층인,회로 기판.</claim></claimInfo><claimInfo><claim>7. 제5항 또는 제6항에 있어서,상기 제1 금속층은,1㎛ 내지 2.5㎛ 사이의 범위의 두께를 가지는,회로 기판.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제1 금속층 및 상기 절연층의 표면층 중 적어도 하나의 중심선 평균 거칠기 값(Ra)은, 200nm 내지 600nm 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 금속층 및 상기 절연층의 표면층 중 적어도 하나의 최대 단면 높이 값(Rt)은 2㎛ 내지 6㎛ 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,상기 절연층을 관통하는 관통 홀 내에 배치된 관통 전극을 포함하고,상기 절연층의 표면층은, 상기 관통 홀의 내벽에 형성되는 제3 부분을 포함하고,상기 관통 전극은,상기 표면층의 제3 부분 상에 배치되는 제3 금속층; 및,상기 제3 금속층 상에 배치되고, 상기 관통 홀을 채우는 제4 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>11. 관통 홀을 포함하는 절연층; 및상기 절연층의 상기 관통 홀 내에 배치되는 관통 전극을 포함하고,상기 절연층은,상기 관통 홀의 내벽에 대응하고, 플루오르(F)를 포함하는 표면층을 포함하고,상기 관통 전극은,상기 표면층 상에 배치되는 제1 금속층; 및상기 제1 금속층 상에 배치되고, 상기 관통 홀을 채우는 제2 금속층을 포함하는,회로 기판.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 표면층은,상기 절연층의 관통홀의 내벽으로부터 10nm 내지 100nm의 수평방향으로의 깊이 범위의 영역인,회로 기판.</claim></claimInfo><claimInfo><claim>13. 제11항 또는 제12항에 있어서,상기 표면층에서의 상기 플루오르(F)의 원소 비율(atomic ratio)은 10% 내지 50%의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>14. 제11항 또는 제12항에 있어서,상기 제1 금속층은,1㎛ 내지 2.5㎛ 사이의 범위의 두께를 가지고,상기 제1 금속층 및 상기 표면층 중 적어도 하나의 중심선 평균 거칠기 값(Ra)은 200nm 내지 600nm 사이의 범위를 만족하고,상기 제1 금속층 및 상기 표면층 중 적어도 하나의 표면의 최대 단면 높이 값(Rt)은 2㎛ 내지 6㎛ 사이의 범위를 만족하는,회로 기판.</claim></claimInfo><claimInfo><claim>15. 관통 홀을 포함하는 절연층;상기 절연층 상에 배치되는 회로 패턴층;상기 절연층의 관통 홀 내에 배치되는 관통 전극; 및상기 회로 패턴층 상에 실장되는 칩을 포함하고,상기 절연층은,상기 회로 패턴층과 인접한 제1 부분 및 상기 관통 전극과 인접한 제2 부분을 포함하고, 플루오르(F)를 포함하는 표면층을 포함하고,상기 회로 패턴층은,상기 표면층의 제1 부분 상에 배치되는 제1 금속층과,상기 제1 금속층 상에 배치되는 제2 금속층을 포함하고,상기 관통 전극은,상기 표면층의 제2 부분 상에 배치되는 제3 금속층; 및상기 제3 금속층 상에 상기 관통 홀을 채우며 배치되는 제4 금속층을 포함하고,상기 표면층은 상기 절연층의 표면으로부터 10nm 내지 100nm의 깊이 범위의 영역이며,상기 표면층에서의 상기 플루오르(F)의 원소 비율(atomic ratio)은 10% 내지 50%의 범위를 만족하는,패키지 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, HAN SANG</engName><name>김한상</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KANG, BO RA</engName><name>강보라</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, JEONG HAN</engName><name>김정한</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.10.07</receiptDate><receiptNumber>1-1-2021-1151966-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.10.07</receiptDate><receiptNumber>1-1-2024-1087162-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.05</receiptDate><receiptNumber>9-5-2025-0861165-33</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210133237.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b11c29f80e7c673903f13524e926d03c139fb2b9334eb1a1b77c94ccf64fc34029fb79c062fa02c0840ac1c94d90abe58c791a19dee937b6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfd340a1ad0256c28dc3909d92bf489a4679d3d133d82f49a1fa1af4e7d1d5f3599a16936116e9cdd72dc21eecaf0c5e2e061fb3ab1747a38c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>