////////////////////////////////////////////////////////////////////////////////
// Copyright (c) 1995-2007 Xilinx, Inc.  All rights reserved.
////////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: J.32
//  \   \         Application: netgen
//  /   /         Filename: pcie_blk_plus_v1_2.v
// /___/   /\     Timestamp: Fri Feb 23 13:22:06 2007
// \   \  /  \ 
//  \___\/\___\
//             
// Command	: -intstyle ise -w -sim -ofmt verilog /group/LogiCORE_Endpoint_Block_Plus_v1.2/pcie_endpoint_plus_8lane_pio/tmp/_cg/pcie_blk_plus_v1_2.ngc /group/LogiCORE_Endpoint_Block_Plus_v1.2/pcie_endpoint_plus_8lane_pio/tmp/_cg/pcie_blk_plus_v1_2.v 
// Device	: 5vlx50tff1136-1
// Input file	: /group/LogiCORE_Endpoint_Block_Plus_v1.2/pcie_endpoint_plus_8lane_pio/tmp/_cg/pcie_blk_plus_v1_2.ngc
// Output file	: /group/LogiCORE_Endpoint_Block_Plus_v1.2/pcie_endpoint_plus_8lane_pio/tmp/_cg/pcie_blk_plus_v1_2.v
// # of Modules	: 1
// Design Name	: pcie_blk_plus_v1_2
// Xilinx        : /build/xfndry/IP1_J.12/rtf
//             
// Purpose:    
//     This verilog netlist is a verification model and uses simulation 
//     primitives which may not represent the true implementation of the 
//     device, however the netlist is functionally correct and should not 
//     be modified. This file cannot be synthesized and should only be used 
//     with supported simulation tools.
//             
// Reference:  
//     Development System Reference Guide, Chapter 23
//     Synthesis and Simulation Design Guide, Chapter 6
//             
////////////////////////////////////////////////////////////////////////////////

`timescale 1 ns/1 ps

module pcie_blk_plus_v1_2 (
  trn_rcpl_streaming_n, cfg_to_turnoff_n, trn_tdst_dsc_n, trn_rdst_rdy_n, cfg_err_posted_n, trn_tdst_rdy_n, cfg_trn_pending_n, cfg_err_cpl_timeout_n, 
trn_reof_n, trn_rnp_ok_n, trn_terrfwd_n, cfg_interrupt_n, cfg_interrupt_rdy_n, cfg_err_ur_n, cfg_rd_en_n, trn_reset_n, cfg_err_ecrc_n, trn_rsrc_dsc_n
, trn_clk, cfg_err_cpl_abort_n, trn_rerrfwd_n, cfg_wr_en_n, trn_lnk_up_n, trn_rsof_n, trn_teof_n, cfg_rd_wr_done_n, trn_rsrc_rdy_n, trn_tsrc_dsc_n, 
fast_train_simulation_only, cfg_err_cor_n, sys_reset_n, trn_tsrc_rdy_n, sys_clk, cfg_err_cpl_unexpect_n, trn_tsof_n, cfg_pm_wake_n, cfg_byte_en_n, 
trn_rfc_ph_av, trn_rd, trn_td, cfg_err_tlp_cpl_header, two_plm_auto_config, trn_rbar_hit_n, cfg_lcommand, cfg_dstatus, cfg_dsn, trn_rrem_n, cfg_status
, cfg_command, pci_exp_txn, pci_exp_txp, trn_trem_n, cfg_di, cfg_do, cfg_bus_number, cfg_device_number, cfg_dwaddr, trn_rfc_npd_av, cfg_dcommand, 
trn_rfc_nph_av, cfg_pcie_link_state_n, cfg_function_number, cfg_lstatus, pci_exp_rxn, pci_exp_rxp, trn_rfc_pd_av, trn_tbuf_av
);
  input trn_rcpl_streaming_n;
  output cfg_to_turnoff_n;
  output trn_tdst_dsc_n;
  input trn_rdst_rdy_n;
  input cfg_err_posted_n;
  output trn_tdst_rdy_n;
  input cfg_trn_pending_n;
  input cfg_err_cpl_timeout_n;
  output trn_reof_n;
  input trn_rnp_ok_n;
  input trn_terrfwd_n;
  input cfg_interrupt_n;
  output cfg_interrupt_rdy_n;
  input cfg_err_ur_n;
  input cfg_rd_en_n;
  output trn_reset_n;
  input cfg_err_ecrc_n;
  output trn_rsrc_dsc_n;
  output trn_clk;
  input cfg_err_cpl_abort_n;
  output trn_rerrfwd_n;
  input cfg_wr_en_n;
  output trn_lnk_up_n;
  output trn_rsof_n;
  input trn_teof_n;
  output cfg_rd_wr_done_n;
  output trn_rsrc_rdy_n;
  input trn_tsrc_dsc_n;
  input fast_train_simulation_only;
  input cfg_err_cor_n;
  input sys_reset_n;
  input trn_tsrc_rdy_n;
  input sys_clk;
  input cfg_err_cpl_unexpect_n;
  input trn_tsof_n;
  input cfg_pm_wake_n;
  input [3 : 0] cfg_byte_en_n;
  output [7 : 0] trn_rfc_ph_av;
  output [63 : 0] trn_rd;
  input [63 : 0] trn_td;
  input [47 : 0] cfg_err_tlp_cpl_header;
  input [1 : 0] two_plm_auto_config;
  output [6 : 0] trn_rbar_hit_n;
  output [15 : 0] cfg_lcommand;
  output [15 : 0] cfg_dstatus;
  input [63 : 0] cfg_dsn;
  output [7 : 0] trn_rrem_n;
  output [15 : 0] cfg_status;
  output [15 : 0] cfg_command;
  output [7 : 0] pci_exp_txn;
  output [7 : 0] pci_exp_txp;
  input [7 : 0] trn_trem_n;
  input [31 : 0] cfg_di;
  output [31 : 0] cfg_do;
  output [7 : 0] cfg_bus_number;
  output [4 : 0] cfg_device_number;
  input [9 : 0] cfg_dwaddr;
  output [11 : 0] trn_rfc_npd_av;
  output [15 : 0] cfg_dcommand;
  output [7 : 0] trn_rfc_nph_av;
  output [2 : 0] cfg_pcie_link_state_n;
  output [2 : 0] cfg_function_number;
  output [15 : 0] cfg_lstatus;
  input [7 : 0] pci_exp_rxn;
  input [7 : 0] pci_exp_rxp;
  output [11 : 0] trn_rfc_pd_av;
  output [2 : 0] trn_tbuf_av;
  
  // synopsys translate_off
  
  wire NlwRenamedSig_OI_trn_lnk_up_n;
  wire NlwRenamedSig_OI_trn_tdst_rdy_n;
  wire \NlwRenamedSignal_trn_rrem_n[4] ;
  wire \NlwRenamedSignal_trn_rrem_n[0] ;
  wire NlwRenamedSig_OI_cfg_rd_wr_done_n;
  wire NlwRenamedSig_OI_cfg_interrupt_rdy_n;
  wire \NlwRenamedSig_OI_cfg_command[8] ;
  wire \NlwRenamedSig_OI_cfg_command[6] ;
  wire \NlwRenamedSig_OI_cfg_command[1] ;
  wire \NlwRenamedSig_OI_cfg_command[0] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[3] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[2] ;
  wire \NlwRenamedSig_OI_cfg_dcommand[0] ;
  wire \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ;
  wire \BU2/U0/pcie_ep0/app_reset_n_2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0_and0000 ;
  wire \BU2/U0/pcie_ep0/fe_serr_enable ;
  wire \BU2/U0/pcie_ep0/fe_parity_error_response ;
  wire \BU2/U0/pcie_ep0/fe_bus_master_enable ;
  wire \BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ;
  wire \BU2/U0/pcie_ep0/fe_l0_pme_ack ;
  wire \BU2/U0/pcie_ep0/fe_l0_pme_req_in ;
  wire \BU2/U0/pcie_ep0/fe_mem_space_enable ;
  wire \BU2/U0/pcie_ep0/fe_io_space_enable ;
  wire \BU2/U0/pcie_ep0/fe_l0_stats_tlp_received ;
  wire \BU2/U0/pcie_ep0/fe_l0_msi_enable0 ;
  wire \BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_system_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error ;
  wire \BU2/U0/pcie_ep0/fe_l0_transactions_pending ;
  wire \BU2/U0/pcie_ep0/fe_l0_mac_link_up ;
  wire \BU2/U0/pcie_ep0/mgmt_rden ;
  wire \BU2/U0/pcie_ep0/mgmt_wren ;
  wire \BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_eof_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_sof_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_src_last_req_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_dst_req_n ;
  wire \BU2/U0/pcie_ep0/llk_rx_src_rdy_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_eof_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_sof_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_src_dsc_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ;
  wire \BU2/U0/pcie_ep0/llk_tx_src_rdy_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ;
  wire \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ;
  wire \NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ;
  wire \BU2/U0/pcie_ep0/clock_lock ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbin ;
  wire \BU2/U0/pcie_ep0/pcie_blk/REFCLKOUT_bufg ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_linkdown_hot_reset_reg_n_4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_linkdown_hot_reset_n_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_dl_down_last_state_5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_dl_down_last_state_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.crmpwrsoftresetn_capture_6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_3_7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_2_8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_1_9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_0_10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk/core_clk ;
  wire \BU2/U0/pcie_ep0/trn_lnk_up_n_reg_11 ;
  wire \BU2/N1 ;
  wire \BU2/N0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3_12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0_13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1_14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2_15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3_16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4_17 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5_18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6_19 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7_20 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8_21 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9_22 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10_23 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11_24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12_25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13_26 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14_27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15_28 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16_29 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17_30 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18_31 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19_32 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20_33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21_34 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22_35 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23_36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24_37 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25_38 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26_39 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27_40 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28_41 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29_42 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30_43 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31_44 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32_45 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33_46 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34_47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35_48 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36_49 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37_50 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38_51 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39_52 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40_53 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41_54 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42_55 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43_56 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44_57 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45_58 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46_59 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47_60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48_61 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49_62 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50_63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51_64 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55_65 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56_66 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57_67 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58_68 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59_69 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60_70 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61_71 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62_72 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63_73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_74 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_75 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3_76 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_77 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_78 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_79 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_80 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_81 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_82 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_83 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_84 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_85 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_86 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_87 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_88 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_89 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_90 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_91 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_92 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_93 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_94 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_95 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_96 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_97 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_98 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_99 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_100 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_101 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_102 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_103 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_105 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_106 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_107 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_108 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_109 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_110 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_111 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_112 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_113 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_114 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_115 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_116 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_117 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_118 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_119 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_120 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_121 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_122 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_123 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_124 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_125 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_126 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_127 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_128 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_129 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_130 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_131 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_132 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_133 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_134 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_135 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_136 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_137 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_138 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_139 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_140 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_141 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_142 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4647 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4645 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4644 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4643 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4642 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4641 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4640 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4639 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4638 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4637 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4636 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4635 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4634 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4633 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4632 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4631 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4630 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4629 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4628 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4627 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4626 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4625 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4624 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4617 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4616 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4615 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4614 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4613 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4612 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4610 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4609 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4607 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4604 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4602 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4601 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4600 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4598 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4597 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4596 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4593 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4592 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4591 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4590 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4589 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4588 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4587 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4586 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4585 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4584 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4583 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4582 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4581 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4580 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_143 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_144 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4579 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4578 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4577 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4576 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4575 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4574 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4573 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4572 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4571 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4570 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4569 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4568 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4567 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4566 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4565 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4564 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4563 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4562 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4561 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4560 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4559 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4558 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4557 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4556 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4555 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4554 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4553 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4552 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4551 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4550 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4549 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4548 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4547 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4546 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4545 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4544 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4543 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4542 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4541 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4540 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4539 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4538 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4537 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4536 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4535 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4534 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4533 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4532 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4531 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4530 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4529 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4528 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4527 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4526 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4525 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4524 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4523 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4522 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4521 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4520 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4519 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4518 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4517 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4516 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4515 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4514 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4513 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4512 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4511 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4510 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4509 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4508 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4507 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4506 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4505 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4504 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4503 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4502 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4501 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4500 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4499 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4498 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4497 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4496 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4495 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4494 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4493 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4492 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4491 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4490 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4489 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4488 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4487 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4486 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4485 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4484 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4483 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4482 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4481 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4480 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4479 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4478 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4477 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4476 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4475 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4474 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4473 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4472 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4471 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4470 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4469 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4468 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4467 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4466 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4465 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4464 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4463 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4462 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4461 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4460 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4459 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4458 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4457 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4456 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4455 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4454 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4453 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4452 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4451 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4450 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4449 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4448 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4447 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4446 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4445 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4444 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4443 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4442 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4441 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4440 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4439 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4438 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4437 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4436 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4434 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4432 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4430 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000_map35 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4422 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4414 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4412 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4407 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4406 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4404 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4402 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4400 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4398 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_96 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_97 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_100 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_98 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_99 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_101 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4386 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4384 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4370 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4368 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4364 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4130 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4362 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4358 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4357 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4356 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4354 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4353 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4351 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4349 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4147 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4143 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_145 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4141 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4137 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4129 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4128 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4127 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4126 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4125 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4124 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4120 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4114 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4110 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4103 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4102 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4101 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4100 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4099 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4098 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4097 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4096 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4095 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4094 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4093 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4092 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4091 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2222 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4090 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2224 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4089 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4088 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4087 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4086 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4085 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4084 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4083 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4082 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4081 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4080 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4079 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4078 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4077 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4076 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4075 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4074 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4073 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4072 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4071 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4070 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4069 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4068 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4067 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4066 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4065 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2226 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4064 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1427 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4063 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2228 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4062 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4061 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4060 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>_map9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4059 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4058 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4057 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4056 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4055 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4054 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4052 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4050 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4049 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4048 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4047 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4046 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4045 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4044 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4043 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_147 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4042 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4041 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_148 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4023 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4022 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4021 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4008 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4007 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3933 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3639 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3638 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3632 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3629 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N3626 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map65 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2572 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2570 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2288 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2286 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2284 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2282 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2280 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2278 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2276 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2274 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2272 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2270 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2268 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2266 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2264 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2262 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2260 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2258 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2256 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2254 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2252 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2250 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2248 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2246 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2244 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2242 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2240 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2238 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2236 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2234 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2232 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2220 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N2218 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N32 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In_map9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map19 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1429 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1425 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000_map4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In_map11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1147 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1143 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1141 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1140 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1138 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N1137 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N341 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N43 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N942 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map22 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_104 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_102 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_103 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv_bdd4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000_bdd0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub00006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub00006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N432 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N431 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N429 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N427 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N423 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N421 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N419 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N413 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_160 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_162 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_163 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_165 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_166 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_167 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_168 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_169 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_170 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_171 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_173 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_175 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_177 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_180 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_183 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_184 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_185 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_186 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_187 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_188 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_191 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_193 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_194 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_196 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000_197 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000_198 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000_199 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_201 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_206 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_207 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_208 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_209 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_211 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_215 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_216 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_217 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_218 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_219 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_220 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_221 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_222 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_223 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_224 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_225 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_226 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_227 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q3_229 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N17 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_230 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_231 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_233 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_234 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_235 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_236 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_237 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_238 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_240 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_241 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_242 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_243 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_244 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_245 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_246 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_247 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_248 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_249 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_250 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_252 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_253 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_254 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_255 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_256 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_257 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_258 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_259 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_260 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_261 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_262 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_264 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_265 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_266 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_267 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_268 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_269 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_270 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_271 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_272 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_273 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_274 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_276 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_277 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_278 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_280 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_281 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_282 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_283 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_289 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_290 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_293 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000_294 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_295 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000_296 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p1_297 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000_298 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000_299 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_300 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_301 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_302 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_q_303 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_304 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_305 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_cmp_eq0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_306 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_pre_309 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np_310 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_pre_311 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_pcpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen_316 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_317 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_321 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18_323 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N17 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N19 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N22 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N23 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N26 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N28 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N29 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N31 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N30 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N32 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N34 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N35 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N37 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N38 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N40 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N41 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N42 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N43 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N44 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N45 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N46 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N48 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N49 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N50 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N51 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N52 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4108 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/N4109 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_324 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/preeof_o_325 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_327 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_328 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_330 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d_331 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_335 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q1_337 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_339 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_340 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_94 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N31 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N21 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N32 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N22 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N23 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N34 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N35 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N26 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N37 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N38 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N28 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N39 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N29 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N310 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N210 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N211 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_341 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_342 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt_343 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt_344 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt_345 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt_346 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>_rt_347 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_348 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_349 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt_350 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt_351 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt_352 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt_353 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>_rt_354 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_355 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_356 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt_357 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt_358 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt_359 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt_360 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>1 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>_rt_361 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_362 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_363 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_364 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_365 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_366 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_367 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_368 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_369 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_370 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_371 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_372 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_373 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rfun_id_o_374 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_375 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_376 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_377 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_378 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_379 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_380 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_381 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N2 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N3 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N4 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N6 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N7 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N8 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N9 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N10 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N11 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N12 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N13 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N14 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N15 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N16 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N17 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N18 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N19 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N20 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N21 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N22 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N23 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N24 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N25 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N26 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N27 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N28 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N29 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N30 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N31 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N32 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N33 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N34 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N35 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N36 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N37 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N38 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N39 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N40 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N41 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N42 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N43 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N44 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N45 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N46 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N47 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N48 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N49 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N50 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N51 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N52 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N53 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N54 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N55 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N56 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N57 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N58 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N59 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N60 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N61 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N62 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N63 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N64 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N65 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N66 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N67 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N68 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N69 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N70 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N71 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N72 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N73 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N74 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N75 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N76 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N77 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N78 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N79 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N80 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N81 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N82 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N83 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N84 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N85 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N86 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N87 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N88 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N89 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N90 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N91 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N92 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N93 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N94 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N95 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N96 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_383 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_385 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<63>1_390 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<62>1_391 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<61>1_392 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<60>1_393 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<59>1_394 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<58>1_395 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<57>1_396 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<56>1_397 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<55>1_398 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<54>1_399 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<53>1_400 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<52>1_401 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<51>1_402 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<50>1_403 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<49>1_404 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<48>1_405 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<47>1_406 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<46>1_407 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<45>1_408 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<44>1_409 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<43>1_410 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<42>1_411 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<41>1_412 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<40>1_413 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<39>1_414 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<38>1_415 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<37>1_416 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<36>1_417 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<35>1_418 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<34>1_419 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<33>1_420 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<32>1_421 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<31>1_422 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<30>1_423 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<29>1_424 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<28>1_425 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<27>1_426 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<26>1_427 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<25>1_428 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<24>1_429 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<23>1_430 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<22>1_431 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<21>1_432 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<20>1_433 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<19>1_434 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<18>1_435 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<17>1_436 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<16>1_437 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<15>1_438 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<14>1_439 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<13>1_440 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<12>1_441 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<11>1_442 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<10>1_443 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<9>1_444 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<8>1_445 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<7>1_446 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<6>1_447 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<5>1_448 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<4>1_449 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<3>1_450 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<2>1_451 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<1>1_452 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<0>1_453 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_454 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In_456 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_459 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_460 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_461 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_462 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0004 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_463 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_465 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0005 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_468 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_469 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_470 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N0 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_479 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0003_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom00003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom00003 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_107_addsub00006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub00006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub00006 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_n ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_ur ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_503 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_504 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_505 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_506 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 ;
  wire \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv ;
  wire NLW_VCC_P_UNCONNECTED;
  wire NLW_GND_G_UNCONNECTED;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/bufg1_O_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRECCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRECCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXOUTCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCOMMADET0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCOMMADET1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXPRBSERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXPRBSERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISK0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISK1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_REFCLKOUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRECCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXOUTCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRECCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXOUTCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCOMMADET0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCOMMADET1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_PLLLKDET_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXPRBSERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXPRBSERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISK0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISK1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_REFCLKOUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRECCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXOUTCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRECCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXOUTCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCOMMADET0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCOMMADET1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_PLLLKDET_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXPRBSERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXPRBSERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISK0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISK1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_REFCLKOUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRECCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXOUTCLK0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRECCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXOUTCLK1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCOMMADET0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANREALIGN0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCOMMADET1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANREALIGN1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_PLLLKDET_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXPRBSERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXPRBSERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISK0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISK1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMRXHOTRESETN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMDOHOTRESETN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSRCDSCN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSOPN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXEOPN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRX4DWHEADERN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXECRCBADN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACLINKTRAINING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASTXSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDCORRERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDFATALERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXBEACON_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEREQOUT_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL1STATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACNEWSTATEACK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACRXL0SSTATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACENTEREDL0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_INTERRUPTDISABLE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_URREPORTINGENABLE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_SBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKIN2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DWE_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DEN_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DCLK_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_REL_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM0_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM1_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM2_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM3_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM4_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM5_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKFBDCM_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DRDY_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<14>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<13>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<12>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<11>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<10>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<9>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<8>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_Q31_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_SBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_DBITERR_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<15>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<7>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<6>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<5>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<4>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<3>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<2>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<1>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<0>_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem1_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem2_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem3_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem6_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem4_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem5_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem9_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem7_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem8_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem12_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem10_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem11_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem15_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem13_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem14_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem18_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem16_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem17_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem21_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem19_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem20_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem24_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem22_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem23_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem25_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem26_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem27_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem28_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem31_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem29_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem30_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem34_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem32_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem33_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem37_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem35_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem36_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem40_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem38_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem39_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem43_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem41_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem42_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem46_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem44_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem45_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem49_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem47_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem48_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem1_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem2_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem3_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem6_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem4_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem5_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem9_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem7_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem8_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem12_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem10_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem11_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem15_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem13_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem14_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem18_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem16_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem17_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem21_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem19_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem20_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem24_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem22_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem23_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem25_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem26_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem27_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem28_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem31_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem29_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem30_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem34_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem32_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem33_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem37_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem35_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem36_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem40_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem38_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem39_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem43_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem41_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem42_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem46_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem44_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem45_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem49_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem47_SPO_UNCONNECTED ;
  wire \NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem48_SPO_UNCONNECTED ;
  wire [7 : 0] pci_exp_txp_507;
  wire [7 : 0] pci_exp_txn_508;
  wire [7 : 0] pci_exp_rxp_509;
  wire [7 : 0] pci_exp_rxn_510;
  wire [63 : 0] trn_td_511;
  wire [7 : 0] trn_trem_n_512;
  wire [2 : 0] trn_tbuf_av_513;
  wire [63 : 0] trn_rd_514;
  wire [6 : 0] trn_rbar_hit_n_515;
  wire [7 : 0] trn_rfc_nph_av_516;
  wire [7 : 0] trn_rfc_ph_av_517;
  wire [11 : 0] trn_rfc_pd_av_518;
  wire [31 : 0] cfg_do_519;
  wire [31 : 0] cfg_di_520;
  wire [3 : 0] cfg_byte_en_n_521;
  wire [9 : 0] cfg_dwaddr_522;
  wire [47 : 0] cfg_err_tlp_cpl_header_523;
  wire [2 : 0] cfg_pcie_link_state_n_524;
  wire [7 : 0] NlwRenamedSig_OI_cfg_bus_number;
  wire [4 : 0] NlwRenamedSig_OI_cfg_device_number;
  wire [63 : 0] cfg_dsn_525;
  wire [15 : 0] cfg_status_526;
  wire [15 : 0] cfg_dstatus_527;
  wire [15 : 0] cfg_lstatus_528;
  wire [15 : 0] cfg_lcommand_529;
  wire [1 : 0] two_plm_auto_config_530;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset ;
  wire [23 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 ;
  wire [15 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/PLLLKDET_OUT ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE ;
  wire [0 : 0] \BU2/U0/pcie_ep0/RESETDONE ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_clk ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_refclk_out ;
  wire [2 : 0] \BU2/U0/pcie_ep0/fe_max_read_request_size ;
  wire [2 : 0] \BU2/U0/pcie_ep0/fe_max_payload_size ;
  wire [0 : 0] \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 ;
  wire [12 : 0] \BU2/U0/pcie_ep0/fe_l0_completer_id ;
  wire [6 : 0] \BU2/U0/pcie_ep0/fe_l0_dll_error_vector ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width ;
  wire [1 : 0] \BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error ;
  wire [3 : 3] \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel ;
  wire [11 : 0] \BU2/U0/pcie_ep0/mgmt_stats_credit ;
  wire [6 : 0] \BU2/U0/pcie_ep0/mgmt_addr ;
  wire [31 : 0] \BU2/U0/pcie_ep0/mgmt_wdata ;
  wire [31 : 0] \BU2/U0/pcie_ep0/mgmt_rdata ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_fifo ;
  wire [2 : 0] \BU2/U0/pcie_ep0/llk_rx_ch_tc ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_rx_valid_n ;
  wire [63 : 0] \BU2/U0/pcie_ep0/llk_rx_data ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n ;
  wire [1 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_fifo ;
  wire [2 : 0] \BU2/U0/pcie_ep0/llk_tx_ch_tc ;
  wire [0 : 0] \BU2/U0/pcie_ep0/llk_tx_enable_n ;
  wire [9 : 0] \BU2/U0/pcie_ep0/llk_tx_chan_space ;
  wire [63 : 0] \BU2/U0/pcie_ep0/llk_tx_data ;
  wire [7 : 0] \BU2/U0/pcie_ep0/llk_tc_status ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l7 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg ;
  wire [23 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l6 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l5 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l4 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l3 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l2 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l1 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset ;
  wire [3 : 0] \BU2/Result ;
  wire [3 : 0] \BU2/U0/pcie_ep0/fe_l0_ltssm_state ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy ;
  wire [7 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 ;
  wire [7 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length ;
  wire [4 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd__add0001_cy ;
  wire [4 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy ;
  wire [2 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy ;
  wire [2 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last ;
  wire [54 : 52] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q ;
  wire [6 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 ;
  wire [28 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag ;
  wire [15 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 ;
  wire [4 : 3] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q ;
  wire [5 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q ;
  wire [5 : 5] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in ;
  wire [63 : 16] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit ;
  wire [6 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np ;
  wire [4 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 ;
  wire [8 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc ;
  wire [7 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy ;
  wire [7 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc ;
  wire [11 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail ;
  wire [10 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy ;
  wire [8 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy ;
  wire [5 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy ;
  wire [63 : 16] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o ;
  wire [9 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 ;
  wire [63 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td ;
  wire [31 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 ;
  wire [29 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 ;
  wire [7 : 7] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 ;
  wire [36 : 35] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 ;
  wire [5 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 ;
  wire [5 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 ;
  wire [6 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 ;
  wire [6 : 4] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 ;
  wire [49 : 48] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 ;
  wire [15 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr ;
  wire [31 : 2] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 ;
  wire [4 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 ;
  wire [2 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte ;
  wire [1 : 1] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000 ;
  wire [31 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 ;
  wire [6 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 ;
  wire [3 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count ;
  wire [2 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num ;
  wire [0 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp ;
  wire [1 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr ;
  wire [47 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o ;
  wire [49 : 0] \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr ;
  assign
    cfg_byte_en_n_521[3] = cfg_byte_en_n[3],
    cfg_byte_en_n_521[2] = cfg_byte_en_n[2],
    cfg_byte_en_n_521[1] = cfg_byte_en_n[1],
    cfg_byte_en_n_521[0] = cfg_byte_en_n[0],
    trn_rfc_ph_av[7] = trn_rfc_ph_av_517[7],
    trn_rfc_ph_av[6] = trn_rfc_ph_av_517[6],
    trn_rfc_ph_av[5] = trn_rfc_ph_av_517[5],
    trn_rfc_ph_av[4] = trn_rfc_ph_av_517[4],
    trn_rfc_ph_av[3] = trn_rfc_ph_av_517[3],
    trn_rfc_ph_av[2] = trn_rfc_ph_av_517[2],
    trn_rfc_ph_av[1] = trn_rfc_ph_av_517[1],
    trn_rfc_ph_av[0] = trn_rfc_ph_av_517[0],
    trn_rd[63] = trn_rd_514[63],
    trn_rd[62] = trn_rd_514[62],
    trn_rd[61] = trn_rd_514[61],
    trn_rd[60] = trn_rd_514[60],
    trn_rd[59] = trn_rd_514[59],
    trn_rd[58] = trn_rd_514[58],
    trn_rd[57] = trn_rd_514[57],
    trn_rd[56] = trn_rd_514[56],
    trn_rd[55] = trn_rd_514[55],
    trn_rd[54] = trn_rd_514[54],
    trn_rd[53] = trn_rd_514[53],
    trn_rd[52] = trn_rd_514[52],
    trn_rd[51] = trn_rd_514[51],
    trn_rd[50] = trn_rd_514[50],
    trn_rd[49] = trn_rd_514[49],
    trn_rd[48] = trn_rd_514[48],
    trn_rd[47] = trn_rd_514[47],
    trn_rd[46] = trn_rd_514[46],
    trn_rd[45] = trn_rd_514[45],
    trn_rd[44] = trn_rd_514[44],
    trn_rd[43] = trn_rd_514[43],
    trn_rd[42] = trn_rd_514[42],
    trn_rd[41] = trn_rd_514[41],
    trn_rd[40] = trn_rd_514[40],
    trn_rd[39] = trn_rd_514[39],
    trn_rd[38] = trn_rd_514[38],
    trn_rd[37] = trn_rd_514[37],
    trn_rd[36] = trn_rd_514[36],
    trn_rd[35] = trn_rd_514[35],
    trn_rd[34] = trn_rd_514[34],
    trn_rd[33] = trn_rd_514[33],
    trn_rd[32] = trn_rd_514[32],
    trn_rd[31] = trn_rd_514[31],
    trn_rd[30] = trn_rd_514[30],
    trn_rd[29] = trn_rd_514[29],
    trn_rd[28] = trn_rd_514[28],
    trn_rd[27] = trn_rd_514[27],
    trn_rd[26] = trn_rd_514[26],
    trn_rd[25] = trn_rd_514[25],
    trn_rd[24] = trn_rd_514[24],
    trn_rd[23] = trn_rd_514[23],
    trn_rd[22] = trn_rd_514[22],
    trn_rd[21] = trn_rd_514[21],
    trn_rd[20] = trn_rd_514[20],
    trn_rd[19] = trn_rd_514[19],
    trn_rd[18] = trn_rd_514[18],
    trn_rd[17] = trn_rd_514[17],
    trn_rd[16] = trn_rd_514[16],
    trn_rd[15] = trn_rd_514[15],
    trn_rd[14] = trn_rd_514[14],
    trn_rd[13] = trn_rd_514[13],
    trn_rd[12] = trn_rd_514[12],
    trn_rd[11] = trn_rd_514[11],
    trn_rd[10] = trn_rd_514[10],
    trn_rd[9] = trn_rd_514[9],
    trn_rd[8] = trn_rd_514[8],
    trn_rd[7] = trn_rd_514[7],
    trn_rd[6] = trn_rd_514[6],
    trn_rd[5] = trn_rd_514[5],
    trn_rd[4] = trn_rd_514[4],
    trn_rd[3] = trn_rd_514[3],
    trn_rd[2] = trn_rd_514[2],
    trn_rd[1] = trn_rd_514[1],
    trn_rd[0] = trn_rd_514[0],
    trn_tdst_dsc_n = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3],
    trn_td_511[63] = trn_td[63],
    trn_td_511[62] = trn_td[62],
    trn_td_511[61] = trn_td[61],
    trn_td_511[60] = trn_td[60],
    trn_td_511[59] = trn_td[59],
    trn_td_511[58] = trn_td[58],
    trn_td_511[57] = trn_td[57],
    trn_td_511[56] = trn_td[56],
    trn_td_511[55] = trn_td[55],
    trn_td_511[54] = trn_td[54],
    trn_td_511[53] = trn_td[53],
    trn_td_511[52] = trn_td[52],
    trn_td_511[51] = trn_td[51],
    trn_td_511[50] = trn_td[50],
    trn_td_511[49] = trn_td[49],
    trn_td_511[48] = trn_td[48],
    trn_td_511[47] = trn_td[47],
    trn_td_511[46] = trn_td[46],
    trn_td_511[45] = trn_td[45],
    trn_td_511[44] = trn_td[44],
    trn_td_511[43] = trn_td[43],
    trn_td_511[42] = trn_td[42],
    trn_td_511[41] = trn_td[41],
    trn_td_511[40] = trn_td[40],
    trn_td_511[39] = trn_td[39],
    trn_td_511[38] = trn_td[38],
    trn_td_511[37] = trn_td[37],
    trn_td_511[36] = trn_td[36],
    trn_td_511[35] = trn_td[35],
    trn_td_511[34] = trn_td[34],
    trn_td_511[33] = trn_td[33],
    trn_td_511[32] = trn_td[32],
    trn_td_511[31] = trn_td[31],
    trn_td_511[30] = trn_td[30],
    trn_td_511[29] = trn_td[29],
    trn_td_511[28] = trn_td[28],
    trn_td_511[27] = trn_td[27],
    trn_td_511[26] = trn_td[26],
    trn_td_511[25] = trn_td[25],
    trn_td_511[24] = trn_td[24],
    trn_td_511[23] = trn_td[23],
    trn_td_511[22] = trn_td[22],
    trn_td_511[21] = trn_td[21],
    trn_td_511[20] = trn_td[20],
    trn_td_511[19] = trn_td[19],
    trn_td_511[18] = trn_td[18],
    trn_td_511[17] = trn_td[17],
    trn_td_511[16] = trn_td[16],
    trn_td_511[15] = trn_td[15],
    trn_td_511[14] = trn_td[14],
    trn_td_511[13] = trn_td[13],
    trn_td_511[12] = trn_td[12],
    trn_td_511[11] = trn_td[11],
    trn_td_511[10] = trn_td[10],
    trn_td_511[9] = trn_td[9],
    trn_td_511[8] = trn_td[8],
    trn_td_511[7] = trn_td[7],
    trn_td_511[6] = trn_td[6],
    trn_td_511[5] = trn_td[5],
    trn_td_511[4] = trn_td[4],
    trn_td_511[3] = trn_td[3],
    trn_td_511[2] = trn_td[2],
    trn_td_511[1] = trn_td[1],
    trn_td_511[0] = trn_td[0],
    cfg_err_tlp_cpl_header_523[47] = cfg_err_tlp_cpl_header[47],
    cfg_err_tlp_cpl_header_523[46] = cfg_err_tlp_cpl_header[46],
    cfg_err_tlp_cpl_header_523[45] = cfg_err_tlp_cpl_header[45],
    cfg_err_tlp_cpl_header_523[44] = cfg_err_tlp_cpl_header[44],
    cfg_err_tlp_cpl_header_523[43] = cfg_err_tlp_cpl_header[43],
    cfg_err_tlp_cpl_header_523[42] = cfg_err_tlp_cpl_header[42],
    cfg_err_tlp_cpl_header_523[41] = cfg_err_tlp_cpl_header[41],
    cfg_err_tlp_cpl_header_523[40] = cfg_err_tlp_cpl_header[40],
    cfg_err_tlp_cpl_header_523[39] = cfg_err_tlp_cpl_header[39],
    cfg_err_tlp_cpl_header_523[38] = cfg_err_tlp_cpl_header[38],
    cfg_err_tlp_cpl_header_523[37] = cfg_err_tlp_cpl_header[37],
    cfg_err_tlp_cpl_header_523[36] = cfg_err_tlp_cpl_header[36],
    cfg_err_tlp_cpl_header_523[35] = cfg_err_tlp_cpl_header[35],
    cfg_err_tlp_cpl_header_523[34] = cfg_err_tlp_cpl_header[34],
    cfg_err_tlp_cpl_header_523[33] = cfg_err_tlp_cpl_header[33],
    cfg_err_tlp_cpl_header_523[32] = cfg_err_tlp_cpl_header[32],
    cfg_err_tlp_cpl_header_523[31] = cfg_err_tlp_cpl_header[31],
    cfg_err_tlp_cpl_header_523[30] = cfg_err_tlp_cpl_header[30],
    cfg_err_tlp_cpl_header_523[29] = cfg_err_tlp_cpl_header[29],
    cfg_err_tlp_cpl_header_523[28] = cfg_err_tlp_cpl_header[28],
    cfg_err_tlp_cpl_header_523[27] = cfg_err_tlp_cpl_header[27],
    cfg_err_tlp_cpl_header_523[26] = cfg_err_tlp_cpl_header[26],
    cfg_err_tlp_cpl_header_523[25] = cfg_err_tlp_cpl_header[25],
    cfg_err_tlp_cpl_header_523[24] = cfg_err_tlp_cpl_header[24],
    cfg_err_tlp_cpl_header_523[23] = cfg_err_tlp_cpl_header[23],
    cfg_err_tlp_cpl_header_523[22] = cfg_err_tlp_cpl_header[22],
    cfg_err_tlp_cpl_header_523[21] = cfg_err_tlp_cpl_header[21],
    cfg_err_tlp_cpl_header_523[20] = cfg_err_tlp_cpl_header[20],
    cfg_err_tlp_cpl_header_523[19] = cfg_err_tlp_cpl_header[19],
    cfg_err_tlp_cpl_header_523[18] = cfg_err_tlp_cpl_header[18],
    cfg_err_tlp_cpl_header_523[17] = cfg_err_tlp_cpl_header[17],
    cfg_err_tlp_cpl_header_523[16] = cfg_err_tlp_cpl_header[16],
    cfg_err_tlp_cpl_header_523[15] = cfg_err_tlp_cpl_header[15],
    cfg_err_tlp_cpl_header_523[14] = cfg_err_tlp_cpl_header[14],
    cfg_err_tlp_cpl_header_523[13] = cfg_err_tlp_cpl_header[13],
    cfg_err_tlp_cpl_header_523[12] = cfg_err_tlp_cpl_header[12],
    cfg_err_tlp_cpl_header_523[11] = cfg_err_tlp_cpl_header[11],
    cfg_err_tlp_cpl_header_523[10] = cfg_err_tlp_cpl_header[10],
    cfg_err_tlp_cpl_header_523[9] = cfg_err_tlp_cpl_header[9],
    cfg_err_tlp_cpl_header_523[8] = cfg_err_tlp_cpl_header[8],
    cfg_err_tlp_cpl_header_523[7] = cfg_err_tlp_cpl_header[7],
    cfg_err_tlp_cpl_header_523[6] = cfg_err_tlp_cpl_header[6],
    cfg_err_tlp_cpl_header_523[5] = cfg_err_tlp_cpl_header[5],
    cfg_err_tlp_cpl_header_523[4] = cfg_err_tlp_cpl_header[4],
    cfg_err_tlp_cpl_header_523[3] = cfg_err_tlp_cpl_header[3],
    cfg_err_tlp_cpl_header_523[2] = cfg_err_tlp_cpl_header[2],
    cfg_err_tlp_cpl_header_523[1] = cfg_err_tlp_cpl_header[1],
    cfg_err_tlp_cpl_header_523[0] = cfg_err_tlp_cpl_header[0],
    two_plm_auto_config_530[1] = two_plm_auto_config[1],
    two_plm_auto_config_530[0] = two_plm_auto_config[0],
    trn_rbar_hit_n[6] = trn_rbar_hit_n_515[6],
    trn_rbar_hit_n[5] = trn_rbar_hit_n_515[5],
    trn_rbar_hit_n[4] = trn_rbar_hit_n_515[4],
    trn_rbar_hit_n[3] = trn_rbar_hit_n_515[3],
    trn_rbar_hit_n[2] = trn_rbar_hit_n_515[2],
    trn_rbar_hit_n[1] = trn_rbar_hit_n_515[1],
    trn_rbar_hit_n[0] = trn_rbar_hit_n_515[0],
    cfg_lcommand[15] = cfg_lcommand_529[15],
    cfg_lcommand[14] = cfg_lcommand_529[14],
    cfg_lcommand[13] = cfg_lcommand_529[13],
    cfg_lcommand[12] = cfg_lcommand_529[12],
    cfg_lcommand[11] = cfg_lcommand_529[11],
    cfg_lcommand[10] = cfg_lcommand_529[10],
    cfg_lcommand[9] = cfg_lcommand_529[9],
    cfg_lcommand[8] = cfg_lcommand_529[8],
    cfg_lcommand[7] = cfg_lcommand_529[7],
    cfg_lcommand[6] = cfg_lcommand_529[6],
    cfg_lcommand[5] = cfg_lcommand_529[5],
    cfg_lcommand[4] = cfg_lcommand_529[4],
    cfg_lcommand[3] = cfg_lcommand_529[3],
    cfg_lcommand[2] = cfg_lcommand_529[2],
    cfg_lcommand[1] = cfg_lcommand_529[1],
    cfg_lcommand[0] = cfg_lcommand_529[0],
    cfg_dstatus[15] = cfg_dstatus_527[15],
    cfg_dstatus[14] = cfg_dstatus_527[14],
    cfg_dstatus[13] = cfg_dstatus_527[13],
    cfg_dstatus[12] = cfg_dstatus_527[12],
    cfg_dstatus[11] = cfg_dstatus_527[11],
    cfg_dstatus[10] = cfg_dstatus_527[10],
    cfg_dstatus[9] = cfg_dstatus_527[9],
    cfg_dstatus[8] = cfg_dstatus_527[8],
    cfg_dstatus[7] = cfg_dstatus_527[7],
    cfg_dstatus[6] = cfg_dstatus_527[6],
    cfg_dstatus[5] = cfg_dstatus_527[5],
    cfg_dstatus[4] = cfg_dstatus_527[4],
    cfg_dstatus[3] = cfg_dstatus_527[3],
    cfg_dstatus[2] = cfg_dstatus_527[2],
    cfg_dstatus[1] = cfg_dstatus_527[1],
    cfg_dstatus[0] = cfg_dstatus_527[0],
    cfg_dsn_525[63] = cfg_dsn[63],
    cfg_dsn_525[62] = cfg_dsn[62],
    cfg_dsn_525[61] = cfg_dsn[61],
    cfg_dsn_525[60] = cfg_dsn[60],
    cfg_dsn_525[59] = cfg_dsn[59],
    cfg_dsn_525[58] = cfg_dsn[58],
    cfg_dsn_525[57] = cfg_dsn[57],
    cfg_dsn_525[56] = cfg_dsn[56],
    cfg_dsn_525[55] = cfg_dsn[55],
    cfg_dsn_525[54] = cfg_dsn[54],
    cfg_dsn_525[53] = cfg_dsn[53],
    cfg_dsn_525[52] = cfg_dsn[52],
    cfg_dsn_525[51] = cfg_dsn[51],
    cfg_dsn_525[50] = cfg_dsn[50],
    cfg_dsn_525[49] = cfg_dsn[49],
    cfg_dsn_525[48] = cfg_dsn[48],
    cfg_dsn_525[47] = cfg_dsn[47],
    cfg_dsn_525[46] = cfg_dsn[46],
    cfg_dsn_525[45] = cfg_dsn[45],
    cfg_dsn_525[44] = cfg_dsn[44],
    cfg_dsn_525[43] = cfg_dsn[43],
    cfg_dsn_525[42] = cfg_dsn[42],
    cfg_dsn_525[41] = cfg_dsn[41],
    cfg_dsn_525[40] = cfg_dsn[40],
    cfg_dsn_525[39] = cfg_dsn[39],
    cfg_dsn_525[38] = cfg_dsn[38],
    cfg_dsn_525[37] = cfg_dsn[37],
    cfg_dsn_525[36] = cfg_dsn[36],
    cfg_dsn_525[35] = cfg_dsn[35],
    cfg_dsn_525[34] = cfg_dsn[34],
    cfg_dsn_525[33] = cfg_dsn[33],
    cfg_dsn_525[32] = cfg_dsn[32],
    cfg_dsn_525[31] = cfg_dsn[31],
    cfg_dsn_525[30] = cfg_dsn[30],
    cfg_dsn_525[29] = cfg_dsn[29],
    cfg_dsn_525[28] = cfg_dsn[28],
    cfg_dsn_525[27] = cfg_dsn[27],
    cfg_dsn_525[26] = cfg_dsn[26],
    cfg_dsn_525[25] = cfg_dsn[25],
    cfg_dsn_525[24] = cfg_dsn[24],
    cfg_dsn_525[23] = cfg_dsn[23],
    cfg_dsn_525[22] = cfg_dsn[22],
    cfg_dsn_525[21] = cfg_dsn[21],
    cfg_dsn_525[20] = cfg_dsn[20],
    cfg_dsn_525[19] = cfg_dsn[19],
    cfg_dsn_525[18] = cfg_dsn[18],
    cfg_dsn_525[17] = cfg_dsn[17],
    cfg_dsn_525[16] = cfg_dsn[16],
    cfg_dsn_525[15] = cfg_dsn[15],
    cfg_dsn_525[14] = cfg_dsn[14],
    cfg_dsn_525[13] = cfg_dsn[13],
    cfg_dsn_525[12] = cfg_dsn[12],
    cfg_dsn_525[11] = cfg_dsn[11],
    cfg_dsn_525[10] = cfg_dsn[10],
    cfg_dsn_525[9] = cfg_dsn[9],
    cfg_dsn_525[8] = cfg_dsn[8],
    cfg_dsn_525[7] = cfg_dsn[7],
    cfg_dsn_525[6] = cfg_dsn[6],
    cfg_dsn_525[5] = cfg_dsn[5],
    cfg_dsn_525[4] = cfg_dsn[4],
    cfg_dsn_525[3] = cfg_dsn[3],
    cfg_dsn_525[2] = cfg_dsn[2],
    cfg_dsn_525[1] = cfg_dsn[1],
    cfg_dsn_525[0] = cfg_dsn[0],
    trn_tdst_rdy_n = NlwRenamedSig_OI_trn_tdst_rdy_n,
    trn_rrem_n[7] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[6] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[5] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[4] = \NlwRenamedSignal_trn_rrem_n[4] ,
    trn_rrem_n[3] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[2] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[1] = \NlwRenamedSignal_trn_rrem_n[0] ,
    trn_rrem_n[0] = \NlwRenamedSignal_trn_rrem_n[0] ,
    cfg_status[15] = cfg_status_526[15],
    cfg_status[14] = cfg_status_526[14],
    cfg_status[13] = cfg_status_526[13],
    cfg_status[12] = cfg_status_526[12],
    cfg_status[11] = cfg_status_526[11],
    cfg_status[10] = cfg_status_526[10],
    cfg_status[9] = cfg_status_526[9],
    cfg_status[8] = cfg_status_526[8],
    cfg_status[7] = cfg_status_526[7],
    cfg_status[6] = cfg_status_526[6],
    cfg_status[5] = cfg_status_526[5],
    cfg_status[4] = cfg_status_526[4],
    cfg_status[3] = cfg_status_526[3],
    cfg_status[2] = cfg_status_526[2],
    cfg_status[1] = cfg_status_526[1],
    cfg_status[0] = cfg_status_526[0],
    cfg_command[8] = \NlwRenamedSig_OI_cfg_command[8] ,
    cfg_command[6] = \NlwRenamedSig_OI_cfg_command[6] ,
    cfg_command[1] = \NlwRenamedSig_OI_cfg_command[1] ,
    cfg_command[0] = \NlwRenamedSig_OI_cfg_command[0] ,
    pci_exp_txn[7] = pci_exp_txn_508[7],
    pci_exp_txn[6] = pci_exp_txn_508[6],
    pci_exp_txn[5] = pci_exp_txn_508[5],
    pci_exp_txn[4] = pci_exp_txn_508[4],
    pci_exp_txn[3] = pci_exp_txn_508[3],
    pci_exp_txn[2] = pci_exp_txn_508[2],
    pci_exp_txn[1] = pci_exp_txn_508[1],
    pci_exp_txn[0] = pci_exp_txn_508[0],
    pci_exp_txp[7] = pci_exp_txp_507[7],
    pci_exp_txp[6] = pci_exp_txp_507[6],
    pci_exp_txp[5] = pci_exp_txp_507[5],
    pci_exp_txp[4] = pci_exp_txp_507[4],
    pci_exp_txp[3] = pci_exp_txp_507[3],
    pci_exp_txp[2] = pci_exp_txp_507[2],
    pci_exp_txp[1] = pci_exp_txp_507[1],
    pci_exp_txp[0] = pci_exp_txp_507[0],
    trn_trem_n_512[7] = trn_trem_n[7],
    trn_trem_n_512[6] = trn_trem_n[6],
    trn_trem_n_512[5] = trn_trem_n[5],
    trn_trem_n_512[4] = trn_trem_n[4],
    trn_trem_n_512[3] = trn_trem_n[3],
    trn_trem_n_512[2] = trn_trem_n[2],
    trn_trem_n_512[1] = trn_trem_n[1],
    trn_trem_n_512[0] = trn_trem_n[0],
    cfg_di_520[31] = cfg_di[31],
    cfg_di_520[30] = cfg_di[30],
    cfg_di_520[29] = cfg_di[29],
    cfg_di_520[28] = cfg_di[28],
    cfg_di_520[27] = cfg_di[27],
    cfg_di_520[26] = cfg_di[26],
    cfg_di_520[25] = cfg_di[25],
    cfg_di_520[24] = cfg_di[24],
    cfg_di_520[23] = cfg_di[23],
    cfg_di_520[22] = cfg_di[22],
    cfg_di_520[21] = cfg_di[21],
    cfg_di_520[20] = cfg_di[20],
    cfg_di_520[19] = cfg_di[19],
    cfg_di_520[18] = cfg_di[18],
    cfg_di_520[17] = cfg_di[17],
    cfg_di_520[16] = cfg_di[16],
    cfg_di_520[15] = cfg_di[15],
    cfg_di_520[14] = cfg_di[14],
    cfg_di_520[13] = cfg_di[13],
    cfg_di_520[12] = cfg_di[12],
    cfg_di_520[11] = cfg_di[11],
    cfg_di_520[10] = cfg_di[10],
    cfg_di_520[9] = cfg_di[9],
    cfg_di_520[8] = cfg_di[8],
    cfg_di_520[7] = cfg_di[7],
    cfg_di_520[6] = cfg_di[6],
    cfg_di_520[5] = cfg_di[5],
    cfg_di_520[4] = cfg_di[4],
    cfg_di_520[3] = cfg_di[3],
    cfg_di_520[2] = cfg_di[2],
    cfg_di_520[1] = cfg_di[1],
    cfg_di_520[0] = cfg_di[0],
    cfg_do[31] = cfg_do_519[31],
    cfg_do[30] = cfg_do_519[30],
    cfg_do[29] = cfg_do_519[29],
    cfg_do[28] = cfg_do_519[28],
    cfg_do[27] = cfg_do_519[27],
    cfg_do[26] = cfg_do_519[26],
    cfg_do[25] = cfg_do_519[25],
    cfg_do[24] = cfg_do_519[24],
    cfg_do[23] = cfg_do_519[23],
    cfg_do[22] = cfg_do_519[22],
    cfg_do[21] = cfg_do_519[21],
    cfg_do[20] = cfg_do_519[20],
    cfg_do[19] = cfg_do_519[19],
    cfg_do[18] = cfg_do_519[18],
    cfg_do[17] = cfg_do_519[17],
    cfg_do[16] = cfg_do_519[16],
    cfg_do[15] = cfg_do_519[15],
    cfg_do[14] = cfg_do_519[14],
    cfg_do[13] = cfg_do_519[13],
    cfg_do[12] = cfg_do_519[12],
    cfg_do[11] = cfg_do_519[11],
    cfg_do[10] = cfg_do_519[10],
    cfg_do[9] = cfg_do_519[9],
    cfg_do[8] = cfg_do_519[8],
    cfg_do[7] = cfg_do_519[7],
    cfg_do[6] = cfg_do_519[6],
    cfg_do[5] = cfg_do_519[5],
    cfg_do[4] = cfg_do_519[4],
    cfg_do[3] = cfg_do_519[3],
    cfg_do[2] = cfg_do_519[2],
    cfg_do[1] = cfg_do_519[1],
    cfg_do[0] = cfg_do_519[0],
    cfg_interrupt_rdy_n = NlwRenamedSig_OI_cfg_interrupt_rdy_n,
    trn_reset_n = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ,
    cfg_bus_number[7] = NlwRenamedSig_OI_cfg_bus_number[7],
    cfg_bus_number[6] = NlwRenamedSig_OI_cfg_bus_number[6],
    cfg_bus_number[5] = NlwRenamedSig_OI_cfg_bus_number[5],
    cfg_bus_number[4] = NlwRenamedSig_OI_cfg_bus_number[4],
    cfg_bus_number[3] = NlwRenamedSig_OI_cfg_bus_number[3],
    cfg_bus_number[2] = NlwRenamedSig_OI_cfg_bus_number[2],
    cfg_bus_number[1] = NlwRenamedSig_OI_cfg_bus_number[1],
    cfg_bus_number[0] = NlwRenamedSig_OI_cfg_bus_number[0],
    cfg_device_number[4] = NlwRenamedSig_OI_cfg_device_number[4],
    cfg_device_number[3] = NlwRenamedSig_OI_cfg_device_number[3],
    cfg_device_number[2] = NlwRenamedSig_OI_cfg_device_number[2],
    cfg_device_number[1] = NlwRenamedSig_OI_cfg_device_number[1],
    cfg_device_number[0] = NlwRenamedSig_OI_cfg_device_number[0],
    trn_rsrc_dsc_n = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3],
    trn_clk = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ,
    cfg_dwaddr_522[9] = cfg_dwaddr[9],
    cfg_dwaddr_522[8] = cfg_dwaddr[8],
    cfg_dwaddr_522[7] = cfg_dwaddr[7],
    cfg_dwaddr_522[6] = cfg_dwaddr[6],
    cfg_dwaddr_522[5] = cfg_dwaddr[5],
    cfg_dwaddr_522[4] = cfg_dwaddr[4],
    cfg_dwaddr_522[3] = cfg_dwaddr[3],
    cfg_dwaddr_522[2] = cfg_dwaddr[2],
    cfg_dwaddr_522[1] = cfg_dwaddr[1],
    cfg_dwaddr_522[0] = cfg_dwaddr[0],
    trn_lnk_up_n = NlwRenamedSig_OI_trn_lnk_up_n,
    trn_rfc_npd_av[11] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[10] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[9] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[8] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[7] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[6] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[5] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[4] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[3] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[2] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[1] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    trn_rfc_npd_av[0] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    cfg_dcommand[3] = \NlwRenamedSig_OI_cfg_dcommand[3] ,
    cfg_dcommand[2] = \NlwRenamedSig_OI_cfg_dcommand[2] ,
    cfg_dcommand[0] = \NlwRenamedSig_OI_cfg_dcommand[0] ,
    cfg_rd_wr_done_n = NlwRenamedSig_OI_cfg_rd_wr_done_n,
    trn_rfc_nph_av[7] = trn_rfc_nph_av_516[7],
    trn_rfc_nph_av[6] = trn_rfc_nph_av_516[6],
    trn_rfc_nph_av[5] = trn_rfc_nph_av_516[5],
    trn_rfc_nph_av[4] = trn_rfc_nph_av_516[4],
    trn_rfc_nph_av[3] = trn_rfc_nph_av_516[3],
    trn_rfc_nph_av[2] = trn_rfc_nph_av_516[2],
    trn_rfc_nph_av[1] = trn_rfc_nph_av_516[1],
    trn_rfc_nph_av[0] = trn_rfc_nph_av_516[0],
    cfg_pcie_link_state_n[2] = cfg_pcie_link_state_n_524[2],
    cfg_pcie_link_state_n[1] = cfg_pcie_link_state_n_524[1],
    cfg_pcie_link_state_n[0] = cfg_pcie_link_state_n_524[0],
    cfg_function_number[2] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    cfg_function_number[1] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    cfg_function_number[0] = \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0],
    cfg_lstatus[15] = cfg_lstatus_528[15],
    cfg_lstatus[14] = cfg_lstatus_528[14],
    cfg_lstatus[13] = cfg_lstatus_528[13],
    cfg_lstatus[12] = cfg_lstatus_528[12],
    cfg_lstatus[11] = cfg_lstatus_528[11],
    cfg_lstatus[10] = cfg_lstatus_528[10],
    cfg_lstatus[9] = cfg_lstatus_528[9],
    cfg_lstatus[8] = cfg_lstatus_528[8],
    cfg_lstatus[7] = cfg_lstatus_528[7],
    cfg_lstatus[6] = cfg_lstatus_528[6],
    cfg_lstatus[5] = cfg_lstatus_528[5],
    cfg_lstatus[4] = cfg_lstatus_528[4],
    cfg_lstatus[3] = cfg_lstatus_528[3],
    cfg_lstatus[2] = cfg_lstatus_528[2],
    cfg_lstatus[1] = cfg_lstatus_528[1],
    cfg_lstatus[0] = cfg_lstatus_528[0],
    pci_exp_rxn_510[7] = pci_exp_rxn[7],
    pci_exp_rxn_510[6] = pci_exp_rxn[6],
    pci_exp_rxn_510[5] = pci_exp_rxn[5],
    pci_exp_rxn_510[4] = pci_exp_rxn[4],
    pci_exp_rxn_510[3] = pci_exp_rxn[3],
    pci_exp_rxn_510[2] = pci_exp_rxn[2],
    pci_exp_rxn_510[1] = pci_exp_rxn[1],
    pci_exp_rxn_510[0] = pci_exp_rxn[0],
    pci_exp_rxp_509[7] = pci_exp_rxp[7],
    pci_exp_rxp_509[6] = pci_exp_rxp[6],
    pci_exp_rxp_509[5] = pci_exp_rxp[5],
    pci_exp_rxp_509[4] = pci_exp_rxp[4],
    pci_exp_rxp_509[3] = pci_exp_rxp[3],
    pci_exp_rxp_509[2] = pci_exp_rxp[2],
    pci_exp_rxp_509[1] = pci_exp_rxp[1],
    pci_exp_rxp_509[0] = pci_exp_rxp[0],
    trn_rfc_pd_av[11] = trn_rfc_pd_av_518[11],
    trn_rfc_pd_av[10] = trn_rfc_pd_av_518[10],
    trn_rfc_pd_av[9] = trn_rfc_pd_av_518[9],
    trn_rfc_pd_av[8] = trn_rfc_pd_av_518[8],
    trn_rfc_pd_av[7] = trn_rfc_pd_av_518[7],
    trn_rfc_pd_av[6] = trn_rfc_pd_av_518[6],
    trn_rfc_pd_av[5] = trn_rfc_pd_av_518[5],
    trn_rfc_pd_av[4] = trn_rfc_pd_av_518[4],
    trn_rfc_pd_av[3] = trn_rfc_pd_av_518[3],
    trn_rfc_pd_av[2] = trn_rfc_pd_av_518[2],
    trn_rfc_pd_av[1] = trn_rfc_pd_av_518[1],
    trn_rfc_pd_av[0] = trn_rfc_pd_av_518[0],
    trn_tbuf_av[2] = trn_tbuf_av_513[2],
    trn_tbuf_av[1] = trn_tbuf_av_513[1],
    trn_tbuf_av[0] = trn_tbuf_av_513[0];
  VCC VCC_0 (
    .P(NLW_VCC_P_UNCONNECTED)
  );
  GND GND_1 (
    .G(NLW_GND_G_UNCONNECTED)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .O(\BU2/Result [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk/clocking_i_not00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/PLLLKDET_OUT [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv1_INV_0  (
    .I(sys_reset_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/CRMMGMTRSTN1 .INIT = 32'hC0C080C0;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/CRMMGMTRSTN1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I1(sys_reset_n),
    .I2(\BU2/U0/pcie_ep0/clock_lock ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_3 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0_and00001  (
    .I0(\BU2/U0/pcie_ep0/RESETDONE [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv1 .INIT = 16'h555D;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv1  (
    .I0(sys_reset_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_3 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv )
  );
  defparam \BU2/U0/pcie_ep0/app_reset_n .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/app_reset_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n ),
    .R(\BU2/U0/pcie_ep0/trn_lnk_up_n_reg_11 ),
    .Q(\BU2/U0/pcie_ep0/app_reset_n_2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not00011 .INIT = 64'hAAAAAAAAAAAAAEAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .I4(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I5(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_linkdown_hot_reset_n_and00001 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_linkdown_hot_reset_n_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_dl_down_last_state_5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_1_9 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_2_8 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_3_7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_linkdown_hot_reset_n_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and00001 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_3 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_dl_down_last_state_or00001 .INIT = 16'h1E08;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_dl_down_last_state_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_0_10 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_1_9 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_2_8 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_3_7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_dl_down_last_state_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<3>11 .INIT = 16'h6CCC;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2]),
    .O(\BU2/Result [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<2>11 .INIT = 8'h6C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .O(\BU2/Result [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/Mcount_reg_ltssm_reset_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0]),
    .O(\BU2/Result [1])
  );
  defparam \BU2/U0/pcie_ep0/mgt_reset_n1 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/mgt_reset_n1  (
    .I0(\BU2/U0/pcie_ep0/RESETDONE [0]),
    .I1(\BU2/U0/pcie_ep0/clock_lock ),
    .I2(sys_reset_n),
    .O(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgt_reset_n )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_0_not00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_0_not00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_1_not00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_1_not00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_2_not00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_2_not00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_3_not00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb_3_not00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_0_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_0_and00001  (
    .I0(\BU2/U0/pcie_ep0/RESETDONE [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_1_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_2_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_2_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_3_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_3_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_4_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_4_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_5_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_5_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_6_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_6_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_7_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset_7_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_8  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_9  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_10  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [10])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_11  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [11])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_12  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [12])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_13  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [13])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_14  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [14])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_15  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [15])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_16  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [16])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_17  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [17])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_18  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [18])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_19  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [19])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_20  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [20])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_21  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [21])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_22  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [22])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_23  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [23])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_24  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [24])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_25  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [25])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_26  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [26])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_27  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [27])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_28  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [28])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_29  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [29])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_30  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [30])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_31  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [31])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_32  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [32])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_33  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [33])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_34  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [34])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_35  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [35])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_36  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [36])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_37  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [37])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_38  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [38])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_39  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [39])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_40  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [40])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_41  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [41])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_42  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [42])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_43  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [43])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_44  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [44])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_45  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [45])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_46  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [46])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_47  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [47])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_48  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [48])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_49  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [49])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_50  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [50])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_51  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [51])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_52  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [52])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_53  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [53])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_54  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [54])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_55  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [55])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_56  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [56])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_57  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [57])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_58  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [58])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_59  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [59])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_60  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [60])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_61  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [61])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_62  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [62])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg_63  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [63])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l1 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l1 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l2 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l2 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l3 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l3 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_8  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l4 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_9  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l4 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_10  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l5 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [10])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_11  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l5 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [11])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_12  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l6 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [12])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_13  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l6 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [13])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_14  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l7 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [14])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg_15  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l7 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [15])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l1 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l2 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l4 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l5 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l7 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_8  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_9  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_10  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [10])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_11  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [11])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_12  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [12])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_13  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [13])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_14  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [14])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_15  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [15])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_16  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [16])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_17  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [17])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_18  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [18])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_19  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [19])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_20  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [20])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_21  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [21])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_22  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [22])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_23  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [23])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_24  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [24])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_25  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [25])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_26  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [26])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_27  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [27])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_28  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [28])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_29  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [29])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_30  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [30])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_31  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [31])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_32  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [32])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_33  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [33])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_34  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [34])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_35  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [35])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_36  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [36])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_37  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [37])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_38  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [38])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_39  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [39])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_40  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [40])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_41  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [41])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_42  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [42])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_43  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [43])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_44  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [44])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_45  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [45])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_46  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [46])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_47  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [47])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_48  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [48])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_49  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [49])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_50  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [50])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_51  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [51])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_52  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [52])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_53  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [53])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_54  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [54])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_55  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [55])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_56  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [56])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_57  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [57])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_58  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [58])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_59  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [59])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_60  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [60])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_61  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [61])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_62  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [62])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg_63  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [63])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_8  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_9  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_10  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [10])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_11  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [11])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_12  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [12])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_13  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [13])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_14  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [14])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_15  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [15])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_16  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [16])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_17  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [17])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_18  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [18])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_19  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [19])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_20  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [20])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_21  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [21])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_22  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [22])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg_23  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [23])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_4  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_5  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_6  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg_7  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [7]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_7_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [6]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_6_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [5]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_5_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [4]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_4_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [3]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_3_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [2]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_2_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [1]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_1_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0 .INIT = 1'b0;
  LDP_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0  (
    .D(\BU2/N0 ),
    .G(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/icdrreset [0]),
    .PRE(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset_0_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [0])
  );
  BUFG \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/bufg1  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_clk [0]),
    .O(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/bufg1_O_UNCONNECTED )
  );
  BUFG \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/bufg2  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_refclk_out [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk/REFCLKOUT_bufg )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_INIT_0 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_MIN_LAT_0 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_MAX_LAT_0 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_LEVEL_1 = 6;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_BURST_VAL_0 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_WAKE_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .OOB_CLK_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_STATUS_FMT_1 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOS_INVALID_INCR_1 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_MAX_LAT_1 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_WAKE_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_INIT_1 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SIM_RECEIVER_DETECT_PASS0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_SLIDE_MODE_0 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCI_EXPRESS_MODE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOS_THRESHOLD_0 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOS_INVALID_INCR_0 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_WAKE_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_DIVSEL_REF = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_XCLK_SEL_1 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_DET_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TERMINATION_OVRD = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_ADJ_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_XCLK_SEL_0 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_MODE_0 = "MASTER";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_GND_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_MIN_LAT_1 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .OVERSAMPLE_MODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_VTTRX_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_RXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TERMINATION_CTRL = 5'b10100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_STATUS_FMT_0 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COMMA_DOUBLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_INIT_0 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_MID_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_REPEAT_WAIT_0 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_WAKE_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .ALIGN_COMMA_WORD_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_DET_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK25_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_BURST_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_VTTRX_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TERMINATION_IMP_0 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_MID_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COMMA_DOUBLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOS_THRESHOLD_1 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SIM_PLL_PERDIV2 = 12'h190;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCI_EXPRESS_MODE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_BURST_VAL_1 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TERMINATION_IMP_1 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_DIFF_BOOST_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_IDLE_VAL_1 = 3'b011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COM_BURST_VAL_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_XCLK_SEL_1 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_ADJ_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_LEVEL_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SIM_RECEIVER_DETECT_PASS1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .AC_CAP_DIS_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_BURST_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_LEN_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .ALIGN_COMMA_WORD_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_DIFF_BOOST_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_TXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_INIT_1 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_REPEAT_WAIT_1 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLKINDC_B = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .AC_CAP_DIS_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_LEN_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TXRX_INVERT_0 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_CORRECT_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RCV_TERM_GND_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_DIVSEL_FB = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PMA_RX_CFG_1 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_MODE_1 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COM_BURST_VAL_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_SLIDE_MODE_1 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_SYNC_FILTERB = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .RX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_SATA_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_TXDIVSEL_COMM_OUT = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_RXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_TXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PLL_SATA_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MAX_BURST_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SIM_GTPRESET_SPEEDUP = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_CORRECT_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TX_XCLK_SEL_0 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TXRX_INVERT_1 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_MIN_BURST_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PMA_RX_CFG_0 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i .SATA_IDLE_VAL_0 = 3'b011;
  GTP_DUAL \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i  (
    .CLKIN(sys_clk),
    .REFCLKOUT(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_refclk_out [0]),
    .RXRECCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRECCLK0_UNCONNECTED ),
    .TXOUTCLK0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_clk [0]),
    .TXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXRECCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRECCLK1_UNCONNECTED ),
    .TXOUTCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXOUTCLK1_UNCONNECTED ),
    .TXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXP0(pci_exp_txp_507[0]),
    .TXN0(pci_exp_txn_508[0]),
    .RXP0(pci_exp_rxp_509[0]),
    .RXN0(pci_exp_rxn_510[0]),
    .TXP1(pci_exp_txp_507[1]),
    .TXN1(pci_exp_txn_508[1]),
    .RXP1(pci_exp_rxp_509[1]),
    .RXN1(pci_exp_rxn_510[1]),
    .RXVALID0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [0]),
    .RXVALID1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [1]),
    .GTPRESET(\BU2/N0 ),
    .RXCDRRESET0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ),
    .TXRESET0(\BU2/N0 ),
    .RXRESET0(\BU2/N0 ),
    .RXBUFRESET0(\BU2/N0 ),
    .RESETDONE0(\BU2/U0/pcie_ep0/RESETDONE [0]),
    .RXCDRRESET1(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l1 ),
    .TXRESET1(\BU2/N0 ),
    .RXRESET1(\BU2/N0 ),
    .RXBUFRESET1(\BU2/N0 ),
    .RESETDONE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [1]),
    .PLLPOWERDOWN(\BU2/N0 ),
    .REFCLKPWRDNB(\BU2/N1 ),
    .RXENEQB0(\BU2/N1 ),
    .RXENEQB1(\BU2/N1 ),
    .INTDATAWIDTH(\BU2/N1 ),
    .TXDATAWIDTH0(\BU2/N0 ),
    .TXDATAWIDTH1(\BU2/N0 ),
    .TXENPMAPHASEALIGN(\BU2/N0 ),
    .TXPMASETPHASE(\BU2/N0 ),
    .RXPMASETPHASE0(\BU2/N0 ),
    .RXPMASETPHASE1(\BU2/N0 ),
    .TXENC8B10BUSE0(\BU2/N1 ),
    .TXPOLARITY0(\BU2/N0 ),
    .TXINHIBIT0(\BU2/N0 ),
    .TXENC8B10BUSE1(\BU2/N1 ),
    .TXPOLARITY1(\BU2/N0 ),
    .TXINHIBIT1(\BU2/N0 ),
    .RXPOLARITY0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [0]),
    .RXENPCOMMAALIGN0(\BU2/N1 ),
    .RXENMCOMMAALIGN0(\BU2/N1 ),
    .RXSLIDE0(\BU2/N0 ),
    .RXCOMMADETUSE0(\BU2/N1 ),
    .RXCOMMADET0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCOMMADET0_UNCONNECTED ),
    .RXBYTEREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEREALIGN0_UNCONNECTED ),
    .RXBYTEISALIGNED0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ),
    .RXDEC8B10BUSE0(\BU2/N1 ),
    .RXENCHANSYNC0(\BU2/N1 ),
    .RXCHANBONDSEQ0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ),
    .RXCHANREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANREALIGN0_UNCONNECTED ),
    .RXCHANISALIGNED0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [0]),
    .RXDATAWIDTH0(\BU2/N0 ),
    .RXPOLARITY1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [1]),
    .RXENPCOMMAALIGN1(\BU2/N1 ),
    .RXENMCOMMAALIGN1(\BU2/N1 ),
    .RXSLIDE1(\BU2/N0 ),
    .RXCOMMADETUSE1(\BU2/N1 ),
    .RXCOMMADET1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCOMMADET1_UNCONNECTED ),
    .RXBYTEREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEREALIGN1_UNCONNECTED ),
    .RXBYTEISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ),
    .RXDEC8B10BUSE1(\BU2/N1 ),
    .RXENCHANSYNC1(\BU2/N0 ),
    .RXCHANBONDSEQ1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ),
    .RXCHANREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHANREALIGN1_UNCONNECTED ),
    .RXCHANISALIGNED1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [1]),
    .RXDATAWIDTH1(\BU2/N0 ),
    .TXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [0]),
    .TXDETECTRX0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [0]),
    .TXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [1]),
    .TXDETECTRX1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [1]),
    .PHYSTATUS0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [0]),
    .PHYSTATUS1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [1]),
    .RXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [0]),
    .RXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [1]),
    .TXCOMSTART0(\BU2/N0 ),
    .TXCOMTYPE0(\BU2/N0 ),
    .TXCOMSTART1(\BU2/N0 ),
    .TXCOMTYPE1(\BU2/N0 ),
    .PLLLKDET(\BU2/U0/pcie_ep0/pcie_blk/PLLLKDET_OUT [0]),
    .PLLLKDETEN(\BU2/N1 ),
    .PRBSCNTRESET0(\BU2/N0 ),
    .RXPRBSERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXPRBSERR0_UNCONNECTED ),
    .PRBSCNTRESET1(\BU2/N0 ),
    .RXPRBSERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXPRBSERR1_UNCONNECTED ),
    .DCLK(\BU2/N0 ),
    .DEN(\BU2/N0 ),
    .DWE(\BU2/N0 ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DRDY_UNCONNECTED ),
    .RXENSAMPLEALIGN0(\BU2/N0 ),
    .RXOVERSAMPLEERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ),
    .RXENSAMPLEALIGN1(\BU2/N0 ),
    .RXOVERSAMPLEERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ),
    .RXELECIDLERESET0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [0]),
    .RXELECIDLERESET1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [1]),
    .RXENELECIDLERESETB(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [0]),
    .TXDATA0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [7], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [6], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [5], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [4], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [3], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [1], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [0]}),
    .TXBYPASS8B10B0({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [0]}),
    .TXCHARDISPMODE0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [0]}),
    .TXCHARDISPVAL0({\BU2/N0 , \BU2/N0 }),
    .TXDATA1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [15], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [14], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [13], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [12], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [11], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [10], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [9], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [8]}),
    .TXBYPASS8B10B1({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [1]}),
    .TXCHARDISPMODE1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [1]}),
    .TXCHARDISPVAL1({\BU2/N0 , \BU2/N0 }),
    .RXDATA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA0<8>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [7]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [6], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [4], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [3], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [2], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [0]}),
    .RXNOTINTABLE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED }),
    .RXDISPERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR0<0>_UNCONNECTED }),
    .RXCHARISK0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISK0<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [0]}),
    .RXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP0<0>_UNCONNECTED }),
    .RXCHARISCOMMA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED }),
    .RXDATA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDATA1<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [15], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [14], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [13], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [12], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [11], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [10], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [9], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [8]}),
    .RXNOTINTABLE1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED }),
    .RXDISPERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXDISPERR1<0>_UNCONNECTED }),
    .RXCHARISK1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISK1<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [1]}),
    .RXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXRUNDISP1<0>_UNCONNECTED }),
    .RXCHARISCOMMA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED }),
    .TXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [0]}),
    .RXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [0]}),
    .TXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [3], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [2]}),
    .RXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [3], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [2]}),
    .LOOPBACK0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .LOOPBACK1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS0({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .TXDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS1({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .RXEQMIX0({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RXEQMIX1({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXKERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR0<0>_UNCONNECTED }),
    .TXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP0<0>_UNCONNECTED }),
    .TXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED }),
    .TXKERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXKERR1<0>_UNCONNECTED }),
    .TXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXRUNDISP1<0>_UNCONNECTED }),
    .TXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED }),
    .RXLOSSOFSYNC0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED }),
    .RXCHBONDI0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RXCHBONDO0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [1], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [1]}),
    .RXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED }),
    .RXLOSSOFSYNC1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED }),
    .RXCHBONDI1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [1], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [1]}),
    .RXCHBONDO1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [2], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [2], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [2]}),
    .RXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED }),
    .RXSTATUS0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [2], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [1], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [0]}),
    .RXCLKCORCNT0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED }),
    .RXSTATUS1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [5], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [4], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [3]}),
    .RXCLKCORCNT1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED }),
    .TXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .TXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .DADDR({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DI({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[0].GTP_i_DO<0>_UNCONNECTED }),
    .GTPTEST({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOS_INVALID_INCR_1 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_WAKE_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_BURST_VAL_0 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_DIVSEL_FB = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .OOB_CLK_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SIM_GTPRESET_SPEEDUP = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_MAX_LAT_0 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_BURST_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_INIT_1 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_INIT_1 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COM_BURST_VAL_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_DIFF_BOOST_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCI_EXPRESS_MODE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TERMINATION_IMP_1 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_STATUS_FMT_0 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SIM_RECEIVER_DETECT_PASS0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COM_BURST_VAL_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_XCLK_SEL_1 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_ADJ_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SIM_RECEIVER_DETECT_PASS1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOS_INVALID_INCR_0 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_WAKE_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_MID_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_TXDIVSEL_COMM_OUT = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_SLIDE_MODE_1 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COMMA_DOUBLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_SLIDE_MODE_0 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_BURST_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCI_EXPRESS_MODE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_DIFF_BOOST_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TERMINATION_OVRD = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_XCLK_SEL_1 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_DET_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_RXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_XCLK_SEL_0 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK25_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .OVERSAMPLE_MODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_LEN_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_CORRECT_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TXRX_INVERT_0 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_TXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_MAX_LAT_1 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_MODE_1 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TERMINATION_CTRL = 5'b10100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_MID_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_SATA_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_LEVEL_0 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SIM_PLL_PERDIV2 = 12'h190;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLKINDC_B = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .ALIGN_COMMA_WORD_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TX_SYNC_FILTERB = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_WAKE_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_IDLE_VAL_1 = 3'b011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_LEN_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_REPEAT_WAIT_1 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_RXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_VTTRX_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_CORRECT_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_LEVEL_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_SATA_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_XCLK_SEL_0 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_BURST_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_DET_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_REPEAT_WAIT_0 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_MODE_0 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_DIVSEL_REF = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PMA_RX_CFG_1 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_ADJ_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_INIT_0 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TERMINATION_IMP_0 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_BURST_VAL_1 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .AC_CAP_DIS_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MIN_WAKE_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOS_THRESHOLD_0 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_MIN_LAT_1 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .ALIGN_COMMA_WORD_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .AC_CAP_DIS_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_INIT_0 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_LOS_THRESHOLD_1 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_MAX_BURST_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_STATUS_FMT_1 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_GND_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .COMMA_DOUBLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TXRX_INVERT_1 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_GND_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PLL_TXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RCV_TERM_VTTRX_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .CLK_COR_MIN_LAT_0 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .RX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PMA_RX_CFG_0 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i .SATA_IDLE_VAL_0 = 3'b011;
  GTP_DUAL \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i  (
    .CLKIN(sys_clk),
    .REFCLKOUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_REFCLKOUT_UNCONNECTED ),
    .RXRECCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRECCLK0_UNCONNECTED ),
    .TXOUTCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXOUTCLK0_UNCONNECTED ),
    .TXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXRECCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRECCLK1_UNCONNECTED ),
    .TXOUTCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXOUTCLK1_UNCONNECTED ),
    .TXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXP0(pci_exp_txp_507[2]),
    .TXN0(pci_exp_txn_508[2]),
    .RXP0(pci_exp_rxp_509[2]),
    .RXN0(pci_exp_rxn_510[2]),
    .TXP1(pci_exp_txp_507[3]),
    .TXN1(pci_exp_txn_508[3]),
    .RXP1(pci_exp_rxp_509[3]),
    .RXN1(pci_exp_rxn_510[3]),
    .RXVALID0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [2]),
    .RXVALID1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [3]),
    .GTPRESET(\BU2/N0 ),
    .RXCDRRESET0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l2 ),
    .TXRESET0(\BU2/N0 ),
    .RXRESET0(\BU2/N0 ),
    .RXBUFRESET0(\BU2/N0 ),
    .RESETDONE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [2]),
    .RXCDRRESET1(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l3 ),
    .TXRESET1(\BU2/N0 ),
    .RXRESET1(\BU2/N0 ),
    .RXBUFRESET1(\BU2/N0 ),
    .RESETDONE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [3]),
    .PLLPOWERDOWN(\BU2/N0 ),
    .REFCLKPWRDNB(\BU2/N1 ),
    .RXENEQB0(\BU2/N1 ),
    .RXENEQB1(\BU2/N1 ),
    .INTDATAWIDTH(\BU2/N1 ),
    .TXDATAWIDTH0(\BU2/N0 ),
    .TXDATAWIDTH1(\BU2/N0 ),
    .TXENPMAPHASEALIGN(\BU2/N0 ),
    .TXPMASETPHASE(\BU2/N0 ),
    .RXPMASETPHASE0(\BU2/N0 ),
    .RXPMASETPHASE1(\BU2/N0 ),
    .TXENC8B10BUSE0(\BU2/N1 ),
    .TXPOLARITY0(\BU2/N0 ),
    .TXINHIBIT0(\BU2/N0 ),
    .TXENC8B10BUSE1(\BU2/N1 ),
    .TXPOLARITY1(\BU2/N0 ),
    .TXINHIBIT1(\BU2/N0 ),
    .RXPOLARITY0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [2]),
    .RXENPCOMMAALIGN0(\BU2/N1 ),
    .RXENMCOMMAALIGN0(\BU2/N1 ),
    .RXSLIDE0(\BU2/N0 ),
    .RXCOMMADETUSE0(\BU2/N1 ),
    .RXCOMMADET0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCOMMADET0_UNCONNECTED ),
    .RXBYTEREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEREALIGN0_UNCONNECTED ),
    .RXBYTEISALIGNED0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ),
    .RXDEC8B10BUSE0(\BU2/N1 ),
    .RXENCHANSYNC0(\BU2/N0 ),
    .RXCHANBONDSEQ0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ),
    .RXCHANREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANREALIGN0_UNCONNECTED ),
    .RXCHANISALIGNED0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [2]),
    .RXDATAWIDTH0(\BU2/N0 ),
    .RXPOLARITY1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [3]),
    .RXENPCOMMAALIGN1(\BU2/N1 ),
    .RXENMCOMMAALIGN1(\BU2/N1 ),
    .RXSLIDE1(\BU2/N0 ),
    .RXCOMMADETUSE1(\BU2/N1 ),
    .RXCOMMADET1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCOMMADET1_UNCONNECTED ),
    .RXBYTEREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEREALIGN1_UNCONNECTED ),
    .RXBYTEISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ),
    .RXDEC8B10BUSE1(\BU2/N1 ),
    .RXENCHANSYNC1(\BU2/N0 ),
    .RXCHANBONDSEQ1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ),
    .RXCHANREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHANREALIGN1_UNCONNECTED ),
    .RXCHANISALIGNED1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [3]),
    .RXDATAWIDTH1(\BU2/N0 ),
    .TXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [2]),
    .TXDETECTRX0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [2]),
    .TXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [3]),
    .TXDETECTRX1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [3]),
    .PHYSTATUS0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [2]),
    .PHYSTATUS1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [3]),
    .RXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [2]),
    .RXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [3]),
    .TXCOMSTART0(\BU2/N0 ),
    .TXCOMTYPE0(\BU2/N0 ),
    .TXCOMSTART1(\BU2/N0 ),
    .TXCOMTYPE1(\BU2/N0 ),
    .PLLLKDET(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_PLLLKDET_UNCONNECTED ),
    .PLLLKDETEN(\BU2/N1 ),
    .PRBSCNTRESET0(\BU2/N0 ),
    .RXPRBSERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXPRBSERR0_UNCONNECTED ),
    .PRBSCNTRESET1(\BU2/N0 ),
    .RXPRBSERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXPRBSERR1_UNCONNECTED ),
    .DCLK(\BU2/N0 ),
    .DEN(\BU2/N0 ),
    .DWE(\BU2/N0 ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DRDY_UNCONNECTED ),
    .RXENSAMPLEALIGN0(\BU2/N0 ),
    .RXOVERSAMPLEERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ),
    .RXENSAMPLEALIGN1(\BU2/N0 ),
    .RXOVERSAMPLEERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ),
    .RXELECIDLERESET0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [2]),
    .RXELECIDLERESET1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [3]),
    .RXENELECIDLERESETB(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [1]),
    .TXDATA0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [23], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [22], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [21], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [20], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [19], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [18], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [17], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [16]}),
    .TXBYPASS8B10B0({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [2]}),
    .TXCHARDISPMODE0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [2]}),
    .TXCHARDISPVAL0({\BU2/N0 , \BU2/N0 }),
    .TXDATA1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [31], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [30], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [29], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [28], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [27], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [26], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [25], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [24]}),
    .TXBYPASS8B10B1({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [3]}),
    .TXCHARDISPMODE1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [3]}),
    .TXCHARDISPVAL1({\BU2/N0 , \BU2/N0 }),
    .RXDATA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA0<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [23], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [22], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [21], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [20], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [19], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [18], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [17], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [16]}),
    .RXNOTINTABLE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED }),
    .RXDISPERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR0<0>_UNCONNECTED }),
    .RXCHARISK0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISK0<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [2]}),
    .RXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP0<0>_UNCONNECTED }),
    .RXCHARISCOMMA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED }),
    .RXDATA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDATA1<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [31], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [30], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [29], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [28], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [27], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [26], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [25], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [24]}),
    .RXNOTINTABLE1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED }),
    .RXDISPERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXDISPERR1<0>_UNCONNECTED }),
    .RXCHARISK1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISK1<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [3]}),
    .RXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXRUNDISP1<0>_UNCONNECTED }),
    .RXCHARISCOMMA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED }),
    .TXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [4]}),
    .RXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [4]}),
    .TXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [7], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [6]}),
    .RXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [7], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [6]}),
    .LOOPBACK0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .LOOPBACK1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS0({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .TXDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS1({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .RXEQMIX0({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RXEQMIX1({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXKERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR0<0>_UNCONNECTED }),
    .TXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP0<0>_UNCONNECTED }),
    .TXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED }),
    .TXKERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXKERR1<0>_UNCONNECTED }),
    .TXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXRUNDISP1<0>_UNCONNECTED }),
    .TXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED }),
    .RXLOSSOFSYNC0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED }),
    .RXCHBONDI0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [2], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [2], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [2]}),
    .RXCHBONDO0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [3], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [3]}),
    .RXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED }),
    .RXLOSSOFSYNC1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED }),
    .RXCHBONDI1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [3], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [3]}),
    .RXCHBONDO1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [4], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [4], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [4]}),
    .RXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED }),
    .RXSTATUS0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [8], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [7], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [6]}),
    .RXCLKCORCNT0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED }),
    .RXSTATUS1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [11], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [10]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [9]}),
    .RXCLKCORCNT1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED }),
    .TXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .TXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .DADDR({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DI({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[2].GTP_i_DO<0>_UNCONNECTED }),
    .GTPTEST({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_WAKE_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_INIT_0 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_TXDIVSEL_COMM_OUT = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCI_EXPRESS_MODE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOS_THRESHOLD_0 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TERMINATION_OVRD = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_XCLK_SEL_1 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_BURST_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_BURST_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_TXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COMMA_DOUBLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COM_BURST_VAL_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_VTTRX_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_GND_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_CORRECT_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_ADJ_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_DET_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_REPEAT_WAIT_0 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_STATUS_FMT_1 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SIM_GTPRESET_SPEEDUP = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_WAKE_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_DIFF_BOOST_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_LEVEL_1 = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_DET_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_INIT_1 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_SATA_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .AC_CAP_DIS_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOS_INVALID_INCR_1 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_SYNC_FILTERB = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_MIN_LAT_1 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_MIN_LAT_0 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_VTTRX_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .OOB_CLK_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_XCLK_SEL_0 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_CORRECT_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .OVERSAMPLE_MODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_LEN_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SIM_PLL_PERDIV2 = 12'h190;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SIM_RECEIVER_DETECT_PASS1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLKINDC_B = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_XCLK_SEL_1 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_MAX_LAT_1 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COM_BURST_VAL_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .ALIGN_COMMA_WORD_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_IDLE_VAL_1 = 3'b011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PMA_RX_CFG_1 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCI_EXPRESS_MODE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_INIT_1 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .ALIGN_COMMA_WORD_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_SLIDE_MODE_1 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOS_THRESHOLD_1 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_DIVSEL_REF = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_WAKE_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_WAKE_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_BURST_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_TXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_GND_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_MAX_LAT_0 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MAX_BURST_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_MODE_0 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_MIN_INIT_0 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TERMINATION_IMP_1 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_REPEAT_WAIT_1 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_SLIDE_MODE_0 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_STATUS_FMT_0 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK25_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_BURST_VAL_1 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TERMINATION_IMP_0 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_RXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TXRX_INVERT_1 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_SATA_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_MID_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TERMINATION_CTRL = 5'b10100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_LEN_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_ADJ_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SIM_RECEIVER_DETECT_PASS0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .COMMA_DOUBLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_XCLK_SEL_0 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_MODE_1 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TX_DIFF_BOOST_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_DIVSEL_FB = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_BURST_VAL_0 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .TXRX_INVERT_0 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RCV_TERM_MID_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOS_INVALID_INCR_0 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .AC_CAP_DIS_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CHAN_BOND_LEVEL_0 = 3;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PLL_RXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PMA_RX_CFG_0 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i .SATA_IDLE_VAL_0 = 3'b011;
  GTP_DUAL \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i  (
    .CLKIN(sys_clk),
    .REFCLKOUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_REFCLKOUT_UNCONNECTED ),
    .RXRECCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRECCLK0_UNCONNECTED ),
    .TXOUTCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXOUTCLK0_UNCONNECTED ),
    .TXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXRECCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRECCLK1_UNCONNECTED ),
    .TXOUTCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXOUTCLK1_UNCONNECTED ),
    .TXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXP0(pci_exp_txp_507[4]),
    .TXN0(pci_exp_txn_508[4]),
    .RXP0(pci_exp_rxp_509[4]),
    .RXN0(pci_exp_rxn_510[4]),
    .TXP1(pci_exp_txp_507[5]),
    .TXN1(pci_exp_txn_508[5]),
    .RXP1(pci_exp_rxp_509[5]),
    .RXN1(pci_exp_rxn_510[5]),
    .RXVALID0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [4]),
    .RXVALID1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [5]),
    .GTPRESET(\BU2/N0 ),
    .RXCDRRESET0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l4 ),
    .TXRESET0(\BU2/N0 ),
    .RXRESET0(\BU2/N0 ),
    .RXBUFRESET0(\BU2/N0 ),
    .RESETDONE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [4]),
    .RXCDRRESET1(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l5 ),
    .TXRESET1(\BU2/N0 ),
    .RXRESET1(\BU2/N0 ),
    .RXBUFRESET1(\BU2/N0 ),
    .RESETDONE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [5]),
    .PLLPOWERDOWN(\BU2/N0 ),
    .REFCLKPWRDNB(\BU2/N1 ),
    .RXENEQB0(\BU2/N1 ),
    .RXENEQB1(\BU2/N1 ),
    .INTDATAWIDTH(\BU2/N1 ),
    .TXDATAWIDTH0(\BU2/N0 ),
    .TXDATAWIDTH1(\BU2/N0 ),
    .TXENPMAPHASEALIGN(\BU2/N0 ),
    .TXPMASETPHASE(\BU2/N0 ),
    .RXPMASETPHASE0(\BU2/N0 ),
    .RXPMASETPHASE1(\BU2/N0 ),
    .TXENC8B10BUSE0(\BU2/N1 ),
    .TXPOLARITY0(\BU2/N0 ),
    .TXINHIBIT0(\BU2/N0 ),
    .TXENC8B10BUSE1(\BU2/N1 ),
    .TXPOLARITY1(\BU2/N0 ),
    .TXINHIBIT1(\BU2/N0 ),
    .RXPOLARITY0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [4]),
    .RXENPCOMMAALIGN0(\BU2/N1 ),
    .RXENMCOMMAALIGN0(\BU2/N1 ),
    .RXSLIDE0(\BU2/N0 ),
    .RXCOMMADETUSE0(\BU2/N1 ),
    .RXCOMMADET0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCOMMADET0_UNCONNECTED ),
    .RXBYTEREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEREALIGN0_UNCONNECTED ),
    .RXBYTEISALIGNED0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ),
    .RXDEC8B10BUSE0(\BU2/N1 ),
    .RXENCHANSYNC0(\BU2/N0 ),
    .RXCHANBONDSEQ0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ),
    .RXCHANREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANREALIGN0_UNCONNECTED ),
    .RXCHANISALIGNED0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [4]),
    .RXDATAWIDTH0(\BU2/N0 ),
    .RXPOLARITY1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [5]),
    .RXENPCOMMAALIGN1(\BU2/N1 ),
    .RXENMCOMMAALIGN1(\BU2/N1 ),
    .RXSLIDE1(\BU2/N0 ),
    .RXCOMMADETUSE1(\BU2/N1 ),
    .RXCOMMADET1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCOMMADET1_UNCONNECTED ),
    .RXBYTEREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEREALIGN1_UNCONNECTED ),
    .RXBYTEISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ),
    .RXDEC8B10BUSE1(\BU2/N1 ),
    .RXENCHANSYNC1(\BU2/N0 ),
    .RXCHANBONDSEQ1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ),
    .RXCHANREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHANREALIGN1_UNCONNECTED ),
    .RXCHANISALIGNED1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [5]),
    .RXDATAWIDTH1(\BU2/N0 ),
    .TXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [4]),
    .TXDETECTRX0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [4]),
    .TXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [5]),
    .TXDETECTRX1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [5]),
    .PHYSTATUS0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [4]),
    .PHYSTATUS1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [5]),
    .RXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [4]),
    .RXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [5]),
    .TXCOMSTART0(\BU2/N0 ),
    .TXCOMTYPE0(\BU2/N0 ),
    .TXCOMSTART1(\BU2/N0 ),
    .TXCOMTYPE1(\BU2/N0 ),
    .PLLLKDET(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_PLLLKDET_UNCONNECTED ),
    .PLLLKDETEN(\BU2/N1 ),
    .PRBSCNTRESET0(\BU2/N0 ),
    .RXPRBSERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXPRBSERR0_UNCONNECTED ),
    .PRBSCNTRESET1(\BU2/N0 ),
    .RXPRBSERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXPRBSERR1_UNCONNECTED ),
    .DCLK(\BU2/N0 ),
    .DEN(\BU2/N0 ),
    .DWE(\BU2/N0 ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DRDY_UNCONNECTED ),
    .RXENSAMPLEALIGN0(\BU2/N0 ),
    .RXOVERSAMPLEERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ),
    .RXENSAMPLEALIGN1(\BU2/N0 ),
    .RXOVERSAMPLEERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ),
    .RXELECIDLERESET0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [4]),
    .RXELECIDLERESET1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [5]),
    .RXENELECIDLERESETB(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [2]),
    .TXDATA0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [39], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [38], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [37], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [36], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [35], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [34], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [33], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [32]}),
    .TXBYPASS8B10B0({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [4]}),
    .TXCHARDISPMODE0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [4]}),
    .TXCHARDISPVAL0({\BU2/N0 , \BU2/N0 }),
    .TXDATA1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [47], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [46], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [45], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [44], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [43], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [42], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [41], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [40]}),
    .TXBYPASS8B10B1({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [5]}),
    .TXCHARDISPMODE1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [5]}),
    .TXCHARDISPVAL1({\BU2/N0 , \BU2/N0 }),
    .RXDATA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA0<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [39], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [38], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [37], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [36], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [35], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [34], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [33], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [32]}),
    .RXNOTINTABLE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED }),
    .RXDISPERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR0<0>_UNCONNECTED }),
    .RXCHARISK0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISK0<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [4]}),
    .RXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP0<0>_UNCONNECTED }),
    .RXCHARISCOMMA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED }),
    .RXDATA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDATA1<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [47], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [46], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [45], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [44], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [43], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [42], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [41], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [40]}),
    .RXNOTINTABLE1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED }),
    .RXDISPERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXDISPERR1<0>_UNCONNECTED }),
    .RXCHARISK1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISK1<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [5]}),
    .RXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXRUNDISP1<0>_UNCONNECTED }),
    .RXCHARISCOMMA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED }),
    .TXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [9], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [8]}),
    .RXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [9], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [8]}),
    .TXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [11], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [10]}),
    .RXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [11], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [10]}),
    .LOOPBACK0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .LOOPBACK1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS0({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .TXDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS1({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .RXEQMIX0({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RXEQMIX1({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXKERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR0<0>_UNCONNECTED }),
    .TXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP0<0>_UNCONNECTED }),
    .TXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED }),
    .TXKERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXKERR1<0>_UNCONNECTED }),
    .TXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXRUNDISP1<0>_UNCONNECTED }),
    .TXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED }),
    .RXLOSSOFSYNC0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED }),
    .RXCHBONDI0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [4], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [4], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [4]}),
    .RXCHBONDO0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [5], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [5]}),
    .RXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED }),
    .RXLOSSOFSYNC1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED }),
    .RXCHBONDI1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [5], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [5]}),
    .RXCHBONDO1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [6], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [6]}),
    .RXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED }),
    .RXSTATUS0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [14], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [13]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [12]}),
    .RXCLKCORCNT0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED }),
    .RXSTATUS1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [17], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [16]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [15]}),
    .RXCLKCORCNT1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED }),
    .TXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .TXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .DADDR({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DI({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[4].GTP_i_DO<0>_UNCONNECTED }),
    .GTPTEST({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCI_EXPRESS_MODE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_MIN_LAT_0 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_USE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SIM_PLL_PERDIV2 = 12'h190;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PMA_CDR_SCAN_1 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_INIT_1 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TERMINATION_CTRL = 5'b10100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCOMMA_10B_VALUE_0 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_PCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PRBS_ERR_THRESHOLD_1 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOSS_OF_SYNC_FSM_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_2_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_1_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_XCLK_SEL_1 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_VALID_COMMA_ONLY_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COM_BURST_VAL_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_RXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_GND_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_PRECEDENCE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_ADJ_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TXRX_INVERT_1 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK25_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_1_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCI_EXPRESS_MODE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOSS_OF_SYNC_FSM_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SIM_RECEIVER_DETECT_PASS0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCOMMA_10B_VALUE_1 = 10'b0101111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COMMA_DOUBLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TERMINATION_OVRD = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_2_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_2_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_1_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SIM_GTPRESET_SPEEDUP = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_INSERT_IDLE_FLAG_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_4_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_2_MAX_SKEW_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TERMINATION_IMP_1 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_BURST_VAL_0 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_MCOMMA_DETECT_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_DET_LEN_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_KEEP_IDLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_VALID_COMMA_ONLY_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PMA_CDR_SCAN_0 = 28'h6C08040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_KEEP_IDLE_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .ALIGN_COMMA_WORD_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .OOB_CLK_DIVIDER = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_DIFF_BOOST_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_DECODE_SEQ_MATCH_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_MID_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_TO_P2_0 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_NON_P2_0 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_INIT_0 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TERMINATION_IMP_0 = 50;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_SYNC_FILTERB = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_SATA_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_4_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_WAKE_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_INIT_1 = 12;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .AC_CAP_DIS_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_WAKE_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .MCOMMA_10B_VALUE_0 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_1_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .OOBDETECT_THRESHOLD_0 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_3_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_4_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_BURST_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_DIVSEL_FB = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_LEN_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_NON_P2_1 = 16'h0019;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_BUFFER_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_TO_P2_1 = 16'h0064;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .OVERSAMPLE_MODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_FROM_P2_1 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_INIT_0 = 22;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_TXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_XCLK_SEL_1 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .MCOMMA_10B_VALUE_1 = 10'b1010000011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_PRECEDENCE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOS_THRESHOLD_0 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_STATUS_FMT_1 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MIN_BURST_0 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_4_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TRANS_TIME_FROM_P2_0 = 16'h003C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_4_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_1_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_BUFFER_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_SATA_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_MAX_LAT_1 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_PCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_3_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COMMA_DOUBLE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_1_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_MID_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_LEVEL_1 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_DET_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_VTTRX_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_GND_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_4_0 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_2_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_3_0 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_BURST_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_LEVEL_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_WAKE_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLKINDC_B = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_TXDIVSEL_COMM_OUT = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_3_1 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_MAX_LAT_0 = 18;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SIM_RECEIVER_DETECT_PASS1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOS_INVALID_INCR_1 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_1_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COMMA_10B_ENABLE_1 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_TXDIVSEL_OUT_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_XCLK_SEL_0 = "RXREC";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_MODE_1 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_2_0 = 10'b0001001010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_USE_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TXRX_INVERT_0 = 5'b00000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PMA_RX_CFG_1 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_1_0 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_3_1 = 10'b0000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_MIN_LAT_1 = 16;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_STATUS_FMT_0 = "PCIE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_DIFF_BOOST_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_LEN_1 = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_DECODE_SEQ_MATCH_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_1_1 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_BURST_VAL_1 = 3'b100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_BURST_0 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_ADJ_LEN_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_2_1 = 10'b0100111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_SEQ_2_3_1 = 10'b0110111100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .TX_XCLK_SEL_0 = "TXOUT";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_INSERT_IDLE_FLAG_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .ALIGN_COMMA_WORD_0 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_DIVSEL_REF = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .DEC_MCOMMA_DETECT_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_2_ENABLE_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_MODE_0 = "SLAVE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOS_THRESHOLD_1 = 128;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CHAN_BOND_2_MAX_SKEW_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_SLIDE_MODE_1 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_IDLE_VAL_1 = 3'b011;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_MAX_WAKE_1 = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_REPEAT_WAIT_1 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PLL_RXDIVSEL_OUT_1 = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COM_BURST_VAL_0 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_SLIDE_MODE_0 = "PCS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_CORRECT_USE_0 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_ENABLE_1 = 4'b1111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RX_LOS_INVALID_INCR_0 = 8;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_REPEAT_WAIT_0 = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .COMMA_10B_ENABLE_0 = 10'b1111111111;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_CORRECT_USE_1 = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .CLK_COR_SEQ_1_1_0 = 10'b0100011100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .AC_CAP_DIS_0 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .OOBDETECT_THRESHOLD_1 = 3'b010;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .RCV_TERM_VTTRX_1 = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PMA_RX_CFG_0 = 28'h0DCE089;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .PRBS_ERR_THRESHOLD_0 = 32'h00000001;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i .SATA_IDLE_VAL_0 = 3'b011;
  GTP_DUAL \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i  (
    .CLKIN(sys_clk),
    .REFCLKOUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_REFCLKOUT_UNCONNECTED ),
    .RXRECCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRECCLK0_UNCONNECTED ),
    .TXOUTCLK0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXOUTCLK0_UNCONNECTED ),
    .TXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK0(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK20(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXRECCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRECCLK1_UNCONNECTED ),
    .TXOUTCLK1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXOUTCLK1_UNCONNECTED ),
    .TXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK1(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RXUSRCLK21(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .TXP0(pci_exp_txp_507[6]),
    .TXN0(pci_exp_txn_508[6]),
    .RXP0(pci_exp_rxp_509[6]),
    .RXN0(pci_exp_rxn_510[6]),
    .TXP1(pci_exp_txp_507[7]),
    .TXN1(pci_exp_txn_508[7]),
    .RXP1(pci_exp_rxp_509[7]),
    .RXN1(pci_exp_rxn_510[7]),
    .RXVALID0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [6]),
    .RXVALID1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_wire [7]),
    .GTPRESET(\BU2/N0 ),
    .RXCDRRESET0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l6 ),
    .TXRESET0(\BU2/N0 ),
    .RXRESET0(\BU2/N0 ),
    .RXBUFRESET0(\BU2/N0 ),
    .RESETDONE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [6]),
    .RXCDRRESET1(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l7 ),
    .TXRESET1(\BU2/N0 ),
    .RXRESET1(\BU2/N0 ),
    .RXBUFRESET1(\BU2/N0 ),
    .RESETDONE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/RESETDONE [7]),
    .PLLPOWERDOWN(\BU2/N0 ),
    .REFCLKPWRDNB(\BU2/N1 ),
    .RXENEQB0(\BU2/N1 ),
    .RXENEQB1(\BU2/N1 ),
    .INTDATAWIDTH(\BU2/N1 ),
    .TXDATAWIDTH0(\BU2/N0 ),
    .TXDATAWIDTH1(\BU2/N0 ),
    .TXENPMAPHASEALIGN(\BU2/N0 ),
    .TXPMASETPHASE(\BU2/N0 ),
    .RXPMASETPHASE0(\BU2/N0 ),
    .RXPMASETPHASE1(\BU2/N0 ),
    .TXENC8B10BUSE0(\BU2/N1 ),
    .TXPOLARITY0(\BU2/N0 ),
    .TXINHIBIT0(\BU2/N0 ),
    .TXENC8B10BUSE1(\BU2/N1 ),
    .TXPOLARITY1(\BU2/N0 ),
    .TXINHIBIT1(\BU2/N0 ),
    .RXPOLARITY0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [6]),
    .RXENPCOMMAALIGN0(\BU2/N1 ),
    .RXENMCOMMAALIGN0(\BU2/N1 ),
    .RXSLIDE0(\BU2/N0 ),
    .RXCOMMADETUSE0(\BU2/N1 ),
    .RXCOMMADET0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCOMMADET0_UNCONNECTED ),
    .RXBYTEREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEREALIGN0_UNCONNECTED ),
    .RXBYTEISALIGNED0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEISALIGNED0_UNCONNECTED ),
    .RXDEC8B10BUSE0(\BU2/N1 ),
    .RXENCHANSYNC0(\BU2/N0 ),
    .RXCHANBONDSEQ0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANBONDSEQ0_UNCONNECTED ),
    .RXCHANREALIGN0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANREALIGN0_UNCONNECTED ),
    .RXCHANISALIGNED0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [6]),
    .RXDATAWIDTH0(\BU2/N0 ),
    .RXPOLARITY1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_polarity_reg [7]),
    .RXENPCOMMAALIGN1(\BU2/N1 ),
    .RXENMCOMMAALIGN1(\BU2/N1 ),
    .RXSLIDE1(\BU2/N0 ),
    .RXCOMMADETUSE1(\BU2/N1 ),
    .RXCOMMADET1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCOMMADET1_UNCONNECTED ),
    .RXBYTEREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEREALIGN1_UNCONNECTED ),
    .RXBYTEISALIGNED1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBYTEISALIGNED1_UNCONNECTED ),
    .RXDEC8B10BUSE1(\BU2/N1 ),
    .RXENCHANSYNC1(\BU2/N0 ),
    .RXCHANBONDSEQ1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANBONDSEQ1_UNCONNECTED ),
    .RXCHANREALIGN1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHANREALIGN1_UNCONNECTED ),
    .RXCHANISALIGNED1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_wire [7]),
    .RXDATAWIDTH1(\BU2/N0 ),
    .TXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [6]),
    .TXDETECTRX0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [6]),
    .TXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_elec_idle_reg [7]),
    .TXDETECTRX1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_detect_rx_loopback_reg [7]),
    .PHYSTATUS0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [6]),
    .PHYSTATUS1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_wire [7]),
    .RXELECIDLE0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [6]),
    .RXELECIDLE1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_wire [7]),
    .TXCOMSTART0(\BU2/N0 ),
    .TXCOMTYPE0(\BU2/N0 ),
    .TXCOMSTART1(\BU2/N0 ),
    .TXCOMTYPE1(\BU2/N0 ),
    .PLLLKDET(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_PLLLKDET_UNCONNECTED ),
    .PLLLKDETEN(\BU2/N1 ),
    .PRBSCNTRESET0(\BU2/N0 ),
    .RXPRBSERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXPRBSERR0_UNCONNECTED ),
    .PRBSCNTRESET1(\BU2/N0 ),
    .RXPRBSERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXPRBSERR1_UNCONNECTED ),
    .DCLK(\BU2/N0 ),
    .DEN(\BU2/N0 ),
    .DWE(\BU2/N0 ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DRDY_UNCONNECTED ),
    .RXENSAMPLEALIGN0(\BU2/N0 ),
    .RXOVERSAMPLEERR0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXOVERSAMPLEERR0_UNCONNECTED ),
    .RXENSAMPLEALIGN1(\BU2/N0 ),
    .RXOVERSAMPLEERR1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXOVERSAMPLEERR1_UNCONNECTED ),
    .RXELECIDLERESET0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [6]),
    .RXELECIDLERESET1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/cdrreset [7]),
    .RXENELECIDLERESETB(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_en_elec_idle_resetb [3]),
    .TXDATA0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [55], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [54], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [53], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [52], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [51], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [50], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [49], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [48]}),
    .TXBYPASS8B10B0({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [6]}),
    .TXCHARDISPMODE0({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [6]}),
    .TXCHARDISPVAL0({\BU2/N0 , \BU2/N0 }),
    .TXDATA1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [63], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [62], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [61], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [60], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [59], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [58], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [57], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_reg [56]}),
    .TXBYPASS8B10B1({\BU2/N0 , \BU2/N0 }),
    .TXCHARISK1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_data_k_reg [7]}),
    .TXCHARDISPMODE1({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_tx_compliance_reg [7]}),
    .TXCHARDISPVAL1({\BU2/N0 , \BU2/N0 }),
    .RXDATA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA0<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [55], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [54], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [53], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [52], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [51], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [50], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [49], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [48]}),
    .RXNOTINTABLE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE0<0>_UNCONNECTED }),
    .RXDISPERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR0<0>_UNCONNECTED }),
    .RXCHARISK0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISK0<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [6]}),
    .RXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP0<0>_UNCONNECTED }),
    .RXCHARISCOMMA0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA0<0>_UNCONNECTED }),
    .RXDATA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDATA1<8>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [63], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [62], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [61], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [60], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [59], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [58], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [57], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_wire [56]}),
    .RXNOTINTABLE1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXNOTINTABLE1<0>_UNCONNECTED }),
    .RXDISPERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXDISPERR1<0>_UNCONNECTED }),
    .RXCHARISK1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISK1<1>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_wire [7]}),
    .RXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXRUNDISP1<0>_UNCONNECTED }),
    .RXCHARISCOMMA1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHARISCOMMA1<0>_UNCONNECTED }),
    .TXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [13], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [12]}),
    .RXPOWERDOWN0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [13], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [12]}),
    .TXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [15], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [14]}),
    .RXPOWERDOWN1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [15], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_power_down_reg [14]}),
    .LOOPBACK0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .LOOPBACK1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL0({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS0({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .TXDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXBUFDIFFCTRL1({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXPREEMPHASIS1({\BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .RXEQMIX0({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE0({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RXEQMIX1({\BU2/N0 , \BU2/N1 }),
    .RXEQPOLE1({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .TXKERR0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR0<0>_UNCONNECTED }),
    .TXRUNDISP0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP0<0>_UNCONNECTED }),
    .TXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS0<0>_UNCONNECTED }),
    .TXKERR1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXKERR1<0>_UNCONNECTED }),
    .TXRUNDISP1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXRUNDISP1<0>_UNCONNECTED }),
    .TXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_TXBUFSTATUS1<0>_UNCONNECTED }),
    .RXLOSSOFSYNC0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC0<0>_UNCONNECTED }),
    .RXCHBONDI0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [6], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [6]}),
    .RXCHBONDO0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [7], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [7], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [7]}),
    .RXBUFSTATUS0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS0<0>_UNCONNECTED }),
    .RXLOSSOFSYNC1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXLOSSOFSYNC1<0>_UNCONNECTED }),
    .RXCHBONDI1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond2 [7], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond1 [7], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_chbond0 [7]}),
    .RXCHBONDO1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCHBONDO1<0>_UNCONNECTED }),
    .RXBUFSTATUS1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXBUFSTATUS1<0>_UNCONNECTED }),
    .RXSTATUS0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [20], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [19]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [18]}),
    .RXCLKCORCNT0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT0<0>_UNCONNECTED }),
    .RXSTATUS1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [23], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [22]
, \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_wire [21]}),
    .RXCLKCORCNT1({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_RXCLKCORCNT1<0>_UNCONNECTED }),
    .TXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST0({\BU2/N0 , \BU2/N0 }),
    .TXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .RXENPRBSTST1({\BU2/N0 , \BU2/N0 }),
    .DADDR({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DI({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/GTPD[6].GTP_i_DO<0>_UNCONNECTED }),
    .GTPTEST({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RESETMODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2PMSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3POWERRAIL = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DSNCAPABILITYNEXTPTR = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR0IOMEMN = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR1MASKWIDTH = 8'h10;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR5MASKWIDTH = 8'h20;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYRAMWRITELATENCY = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR2IOMEMN = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR0MASKWIDTH = 8'h10;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VENDORID = 16'h10EE;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR1IOMEMN = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE7 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VCCAPABILITYNEXTPTR = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR0ADDRWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .XPDEVICEPORTTYPE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOBASEC = 16'h0118;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOLIMITP = 16'h0217;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA4 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3BASEPOWER = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR4ADDRWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA2 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYPMESUPPORT = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOLIMITNP = 16'h03FF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR0PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYSLOTPOWERLIMITSCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .L0SEXITLATENCY = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE5 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR3IOMEMN = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PCIECAPABILITYNEXTPTR = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0POWERRAIL = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DEVICECAPABILITYENDPOINTL0SLATENCY = 4'h7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .LOWPRIORITYVCCOUNT = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOBASEP = 16'h0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOBASENP = 16'h0218;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .CLKDIVIDED = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOLIMITP = 16'h0117;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2PMSUBSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0BASEPOWER = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0PMSUBSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYSYSTEMALLOCATED = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR2PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .LINKSTATUSSLOTCLOCKCONFIG = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR4PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOBASEC = 16'h0130;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA8 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TOTALCREDITSPD = 12'h080;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .CARDBUSCISPOINTER = 32'h00000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOLIMITC = 16'h0217;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOLIMITNP = 16'h0217;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA1 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBBASEPTR = 12'h144;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYNEXTPTR = 8'h48;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR2MASKWIDTH = 8'h14;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOBASEP = 16'h0400;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR5EXIST = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .CLASSCODE = 24'h000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR4IOMEMN = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DSNBASEPTR = 12'h100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TOTALCREDITSPH = 8'h08;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SUBSYSTEMVENDORID = 16'h10EE;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .L1EXITLATENCYCOMCLK = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1TYPE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOBASENP = 16'h0100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYDSI = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE0 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA7 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE2 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DEVICEID = 16'h0007;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TOTALCREDITSCH = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .INFINITECOMPLETIONS = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1BASEPOWER = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3PMSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2POWERRAIL = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOBASEC = 16'h0400;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .EXTCFGCAPPTR = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TLRAMREADLATENCY = 3;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA0 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .REVISIONID = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TOTALCREDITSPD = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR1PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE3 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA5 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE4 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PCIECAPABILITYINTMSGNUM = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TOTALCREDITSNPH = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR5IOMEMN = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR0EXIST = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2DATASCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1PMSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA3 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0DATASCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOLIMITNP = 16'h0117;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .L1EXITLATENCY = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TXTSNFTSCOMCLK = 255;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .AERCAPABILITYECRCCHECKCAPABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR3ADDRWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .MSICAPABILITYNEXTPTR = 8'h60;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYD2SUPPORT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1PMSUBSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR3EXIST = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TOTALCREDITSCD = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PORTVCCAPABILITYEXTENDEDVCCOUNT = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR2EXIST = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PORTVCCAPABILITYVCARBTABLEOFFSET = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOLIMITC = 16'h03FF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR2ADDRWIDTH = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYD1SUPPORT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE6 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR4EXIST = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .AERCAPABILITYNEXTPTR = 12'h144;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DEVICECAPABILITYENDPOINTL1LATENCY = 4'h7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOLIMITNP = 16'h012F;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TOTALCREDITSCH = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR5PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMBASEPTR = 12'h040;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYNEXTPTR = 12'h100;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3DATASCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3TYPE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR1ADDRWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYPHYSICALSLOTNUM = 16'h0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PORTVCCAPABILITYVCARBCAP = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOBASENP = 16'h0118;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOLIMITP = 16'h03FF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .CAPABILITIESPOINTER = 8'h40;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOLIMITC = 16'h0217;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TOTALCREDITSNPH = 8'h08;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TXTSNFTS = 255;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1POWERRAIL = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .HEADERTYPE = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0PMSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .INTERRUPTPIN = 8'h01;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR3MASKWIDTH = 8'h06;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2TYPE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW1DATASCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DEVICESERIALNUMBER = 64'h0000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TOTALCREDITSCD = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOBASEP = 16'h0218;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VCBASEPTR = 12'h154;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR1EXIST = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SUBSYSTEMID = 16'h0007;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .XPMAXPAYLOAD = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .AERBASEPTR = 12'h10C;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW2BASEPOWER = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOBASENP = 16'h0400;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW0TYPE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TOTALCREDITSPH = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .EXTCFGXPCAPPTR = 12'h000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE1 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0RXFIFOBASEP = 16'h0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC0TXFIFOLIMITP = 16'h00FF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYRAMREADLATENCY = 3;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .L0SEXITLATENCYCOMCLK = 7;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR3PREFETCHABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PBCAPABILITYDW3PMSUBSTATE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .MSIBASEPTR = 12'h048;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TLRAMWRITELATENCY = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1TXFIFOBASEC = 16'h0218;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .VC1RXFIFOLIMITC = 16'h03FF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMSTATUSCONTROLDATASCALE = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYRAMWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TLRAMWIDTH = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DUALROLECFGCNTRLROOTEPN = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PCIEREVISION = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .XPRCBCONTROL = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATASCALE8 = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYWRITEPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYREADADDRPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYREADDATAPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .XLINKSUPPORTED = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RAMSHARETXRX = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DUALCORESLAVE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .DUALCOREENABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RXREADADDRPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RXREADDATAPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TXWRITEPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TXREADADDRPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .TXREADDATAPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RXWRITEPIPE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .LLKBYPASS = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SELECTDLLIF = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SELECTASMODE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .ISSWITCH = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .UPSTREAMFACING = "TRUE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTIMPLEMENTED = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .ACTIVELANESIN = 8'hFF;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .RETRYRAMSIZE = 12'h009;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .BAR4MASKWIDTH = 8'h20;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .CONFIGROUTING = 4'h1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMCAPABILITYAUXCURRENT = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PMDATA6 = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .PCIECAPABILITYSLOTIMPL = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .MSICAPABILITYMULTIMSGCAP = 4'h0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYATTBUTTONPRESENT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYPOWERCONTROLLERPRESENT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYMSLSENSORPRESENT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYATTINDICATORPRESENT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYPOWERINDICATORPRESENT = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYHOTPLUGSURPRISE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYHOTPLUGCAPABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .LINKCAPABILITYMAXLINKWIDTH = 8'h08;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .LINKCAPABILITYASPMSUPPORT = 4'h3;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .SLOTCAPABILITYSLOTPOWERLIMITVALUE = 8'h00;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .AERCAPABILITYECRCGENCAPABLE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_ep .XPBASEPTR = 8'h60;
  PCIE_INTERNAL_1_1 \BU2/U0/pcie_ep0/pcie_blk/pcie_ep  (
    .PIPERXELECIDLEL0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [0]),
    .PIPEPHYSTATUSL0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [0]),
    .PIPERXDATAKL0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [0]),
    .PIPERXVALIDL0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [0]),
    .PIPERXCHANISALIGNEDL0(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [0]),
    .PIPETXDATAKL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l0 ),
    .PIPETXELECIDLEL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l0 ),
    .PIPETXDETECTRXLOOPBACKL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l0 ),
    .PIPETXCOMPLIANCEL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l0 ),
    .PIPERXPOLARITYL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l0 ),
    .PIPEDESKEWLANESL0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED ),
    .PIPERESETL0(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l0 ),
    .PIPERXELECIDLEL1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [1]),
    .PIPEPHYSTATUSL1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [1]),
    .PIPERXDATAKL1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [1]),
    .PIPERXVALIDL1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [1]),
    .PIPERXCHANISALIGNEDL1(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [1]),
    .PIPETXDATAKL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l1 ),
    .PIPETXELECIDLEL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l1 ),
    .PIPETXDETECTRXLOOPBACKL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l1 ),
    .PIPETXCOMPLIANCEL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l1 ),
    .PIPERXPOLARITYL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l1 ),
    .PIPEDESKEWLANESL1(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED ),
    .PIPERESETL1(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l1 ),
    .PIPERXELECIDLEL2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [2]),
    .PIPEPHYSTATUSL2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [2]),
    .PIPERXDATAKL2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [2]),
    .PIPERXVALIDL2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [2]),
    .PIPERXCHANISALIGNEDL2(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [2]),
    .PIPETXDATAKL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l2 ),
    .PIPETXELECIDLEL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l2 ),
    .PIPETXDETECTRXLOOPBACKL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l2 ),
    .PIPETXCOMPLIANCEL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l2 ),
    .PIPERXPOLARITYL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l2 ),
    .PIPEDESKEWLANESL2(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED ),
    .PIPERESETL2(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l2 ),
    .PIPERXELECIDLEL3(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [3]),
    .PIPEPHYSTATUSL3(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [3]),
    .PIPERXDATAKL3(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [3]),
    .PIPERXVALIDL3(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [3]),
    .PIPERXCHANISALIGNEDL3(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [3]),
    .PIPETXDATAKL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l3 ),
    .PIPETXELECIDLEL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l3 ),
    .PIPETXDETECTRXLOOPBACKL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l3 ),
    .PIPETXCOMPLIANCEL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l3 ),
    .PIPERXPOLARITYL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l3 ),
    .PIPEDESKEWLANESL3(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED ),
    .PIPERESETL3(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l3 ),
    .PIPERXELECIDLEL4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [4]),
    .PIPEPHYSTATUSL4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [4]),
    .PIPERXDATAKL4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [4]),
    .PIPERXVALIDL4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [4]),
    .PIPERXCHANISALIGNEDL4(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [4]),
    .PIPETXDATAKL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l4 ),
    .PIPETXELECIDLEL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l4 ),
    .PIPETXDETECTRXLOOPBACKL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l4 ),
    .PIPETXCOMPLIANCEL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l4 ),
    .PIPERXPOLARITYL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l4 ),
    .PIPEDESKEWLANESL4(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED ),
    .PIPERESETL4(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l4 ),
    .PIPERXELECIDLEL5(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [5]),
    .PIPEPHYSTATUSL5(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [5]),
    .PIPERXDATAKL5(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [5]),
    .PIPERXVALIDL5(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [5]),
    .PIPERXCHANISALIGNEDL5(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [5]),
    .PIPETXDATAKL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l5 ),
    .PIPETXELECIDLEL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l5 ),
    .PIPETXDETECTRXLOOPBACKL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l5 ),
    .PIPETXCOMPLIANCEL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l5 ),
    .PIPERXPOLARITYL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l5 ),
    .PIPEDESKEWLANESL5(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED ),
    .PIPERESETL5(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l5 ),
    .PIPERXELECIDLEL6(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [6]),
    .PIPEPHYSTATUSL6(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [6]),
    .PIPERXDATAKL6(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [6]),
    .PIPERXVALIDL6(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [6]),
    .PIPERXCHANISALIGNEDL6(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [6]),
    .PIPETXDATAKL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l6 ),
    .PIPETXELECIDLEL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l6 ),
    .PIPETXDETECTRXLOOPBACKL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l6 ),
    .PIPETXCOMPLIANCEL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l6 ),
    .PIPERXPOLARITYL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l6 ),
    .PIPEDESKEWLANESL6(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED ),
    .PIPERESETL6(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l6 ),
    .PIPERXELECIDLEL7(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_elec_idle_reg [7]),
    .PIPEPHYSTATUSL7(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_phy_status_reg [7]),
    .PIPERXDATAKL7(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_k_reg [7]),
    .PIPERXVALIDL7(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_valid_reg [7]),
    .PIPERXCHANISALIGNEDL7(\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rxchanisaligned_reg [7]),
    .PIPETXDATAKL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_k_l7 ),
    .PIPETXELECIDLEL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_elec_idle_l7 ),
    .PIPETXDETECTRXLOOPBACKL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_detect_rx_loopback_l7 ),
    .PIPETXCOMPLIANCEL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_compliance_l7 ),
    .PIPERXPOLARITYL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_rx_polarity_l7 ),
    .PIPEDESKEWLANESL7(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED ),
    .PIPERESETL7(\BU2/U0/pcie_ep0/pcie_blk/pipe_reset_l7 ),
    .MIMRXBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .MIMRXBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .CRMCORECLKRXO(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CRMUSERCLKRXO(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .MIMTXBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .MIMTXBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .CRMCORECLKTXO(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CRMUSERCLKTXO(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .MIMDLLBWEN(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .MIMDLLBREN(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .CRMCORECLKDLO(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CRMCORECLK(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CRMUSERCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CRMURSTN(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_linkdown_hot_reset_reg_n_4 ),
    .CRMNVRSTN(\BU2/N1 ),
    .CRMMGMTRSTN(\BU2/U0/pcie_ep0/pcie_blk/rb_crm_mgmt_rst_n ),
    .CRMUSERCFGRSTN(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.crmpwrsoftresetn_capture_6 ),
    .CRMMACRSTN(\BU2/N1 ),
    .CRMLINKRSTN(\BU2/N1 ),
    .CRMTXHOTRESETN(\BU2/N1 ),
    .CRMRXHOTRESETN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMRXHOTRESETN_UNCONNECTED ),
    .CRMDOHOTRESETN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_CRMDOHOTRESETN_UNCONNECTED ),
    .CRMCFGBRIDGEHOTRESET(\BU2/N0 ),
    .CRMPWRSOFTRESETN(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .LLKTXSRCRDYN(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .LLKTXDSTRDYN(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .LLKTXSRCDSCN(\BU2/U0/pcie_ep0/llk_tx_src_dsc_n ),
    .LLKTXCOMPLETEN(\BU2/N1 ),
    .LLKTXSOFN(\BU2/U0/pcie_ep0/llk_tx_sof_n ),
    .LLKTXEOFN(\BU2/U0/pcie_ep0/llk_tx_eof_n ),
    .LLKTXSOPN(\BU2/N1 ),
    .LLKTXEOPN(\BU2/N1 ),
    .LLKTXCONFIGREADYN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED ),
    .LLKTXCREATEECRCN(\BU2/N1 ),
    .LLKTX4DWHEADERN(\BU2/N1 ),
    .LLKRXSRCRDYN(\BU2/U0/pcie_ep0/llk_rx_src_rdy_n ),
    .LLKRXDSTREQN(\BU2/U0/pcie_ep0/llk_rx_dst_req_n ),
    .LLKRXSRCLASTREQN(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .LLKRXSRCDSCN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSRCDSCN_UNCONNECTED ),
    .LLKRXSOFN(\BU2/U0/pcie_ep0/llk_rx_sof_n ),
    .LLKRXEOFN(\BU2/U0/pcie_ep0/llk_rx_eof_n ),
    .LLKRXSOPN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXSOPN_UNCONNECTED ),
    .LLKRXEOPN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXEOPN_UNCONNECTED ),
    .LLKRXCHCONFIGAVAILABLEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED ),
    .LLKRXCHCONFIGPARTIALN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED ),
    .LLKRX4DWHEADERN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRX4DWHEADERN_UNCONNECTED ),
    .LLKRXECRCBADN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXECRCBADN_UNCONNECTED ),
    .LLKRXDSTCONTREQN(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ),
    .MGMTWREN(\BU2/U0/pcie_ep0/mgmt_wren ),
    .MGMTRDEN(\BU2/U0/pcie_ep0/mgmt_rden ),
    .MAINPOWER(\BU2/N1 ),
    .AUXPOWER(\BU2/N0 ),
    .L0TLLINKRETRAIN(\BU2/N0 ),
    .L0RXDLLTLPECRCOK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED ),
    .DLLTXPMDLLPOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED ),
    .CROSSLINKSEED(\BU2/N1 ),
    .COMPLIANCEAVOID(\BU2/N0 ),
    .L0VC0PREVIEWEXPAND(\BU2/N0 ),
    .L0FIRSTCFGWRITEOCCURRED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED ),
    .L0CFGLOOPBACKMASTER(\BU2/N0 ),
    .L0CFGLOOPBACKACK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED ),
    .L0MACUPSTREAMDOWNSTREAM(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED ),
    .L0MACLINKUP(\BU2/U0/pcie_ep0/fe_l0_mac_link_up ),
    .L0MACLINKTRAINING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACLINKTRAINING_UNCONNECTED ),
    .L0DLLHOLDLINKUP(\BU2/N0 ),
    .L0CFGASSPANTREEOWNEDSTATE(\BU2/N0 ),
    .L0ASE(\BU2/N0 ),
    .L0CFGDISABLESCRAMBLE(\BU2/N0 ),
    .L0CFGEXTENDEDSYNC(\BU2/N0 ),
    .L0CFGLINKDISABLE(\BU2/N0 ),
    .L0DLLASTXSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASTXSTATE_UNCONNECTED ),
    .L0ASAUTONOMOUSINITCOMPLETED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED ),
    .L0SENDUNLOCKMESSAGE(\BU2/N0 ),
    .L0UNLOCKRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED ),
    .L0ALLDOWNRXPORTSINL0S(\BU2/N0 ),
    .L0UPSTREAMRXPORTINL0S(\BU2/N0 ),
    .L0TRANSACTIONSPENDING(\BU2/U0/pcie_ep0/fe_l0_transactions_pending ),
    .L0ALLDOWNPORTSINL1(\BU2/N0 ),
    .L0CORRERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED ),
    .L0FATALERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED ),
    .L0NONFATALERRMSGRCVD(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED ),
    .L0FWDCORRERRIN(\BU2/N0 ),
    .L0FWDFATALERRIN(\BU2/N0 ),
    .L0FWDNONFATALERRIN(\BU2/N0 ),
    .L0FWDCORRERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDCORRERROUT_UNCONNECTED ),
    .L0FWDFATALERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDFATALERROUT_UNCONNECTED ),
    .L0FWDNONFATALERROUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED ),
    .L0SETCOMPLETERABORTERROR(\BU2/N0 ),
    .L0SETDETECTEDCORRERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error ),
    .L0SETDETECTEDFATALERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error ),
    .L0SETDETECTEDNONFATALERROR(\BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error ),
    .L0SETLINKDETECTEDPARITYERROR(\BU2/N0 ),
    .L0SETLINKMASTERDATAPARITY(\BU2/N0 ),
    .L0SETLINKRECEIVEDMASTERABORT(\BU2/N0 ),
    .L0SETLINKRECEIVEDTARGETABORT(\BU2/N0 ),
    .L0SETLINKSYSTEMERROR(\BU2/N0 ),
    .L0SETLINKSIGNALLEDTARGETABORT(\BU2/N0 ),
    .L0SETUSERDETECTEDPARITYERROR(\BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error ),
    .L0SETUSERMASTERDATAPARITY(\BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity ),
    .L0SETUSERRECEIVEDMASTERABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort ),
    .L0SETUSERRECEIVEDTARGETABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort ),
    .L0SETUSERSYSTEMERROR(\BU2/U0/pcie_ep0/fe_l0_set_user_system_error ),
    .L0SETUSERSIGNALLEDTARGETABORT(\BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort ),
    .L0SETCOMPLETIONTIMEOUTUNCORRERROR(\BU2/N0 ),
    .L0SETCOMPLETIONTIMEOUTCORRERROR(\BU2/N0 ),
    .L0SETUNEXPECTEDCOMPLETIONUNCORRERROR(\BU2/N0 ),
    .L0SETUNEXPECTEDCOMPLETIONCORRERROR(\BU2/N0 ),
    .L0SETUNSUPPORTEDREQUESTNONPOSTEDERROR(\BU2/N0 ),
    .L0SETUNSUPPORTEDREQUESTOTHERERROR(\BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error ),
    .L0LEGACYINTFUNCT0(\BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 ),
    .L0FWDASSERTINTALEGACYINT(\BU2/N0 ),
    .L0FWDASSERTINTBLEGACYINT(\BU2/N0 ),
    .L0FWDASSERTINTCLEGACYINT(\BU2/N0 ),
    .L0FWDASSERTINTDLEGACYINT(\BU2/N0 ),
    .L0FWDDEASSERTINTALEGACYINT(\BU2/N0 ),
    .L0FWDDEASSERTINTBLEGACYINT(\BU2/N0 ),
    .L0FWDDEASSERTINTCLEGACYINT(\BU2/N0 ),
    .L0FWDDEASSERTINTDLEGACYINT(\BU2/N0 ),
    .L0RECEIVEDASSERTINTALEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTBLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTCLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDASSERTINTDLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTALEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTBLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTCLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED ),
    .L0RECEIVEDDEASSERTINTDLEGACYINT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED ),
    .L0MSIENABLE0(\BU2/U0/pcie_ep0/fe_l0_msi_enable0 ),
    .L0STATSDLLPRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED ),
    .L0STATSDLLPTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED ),
    .L0STATSOSRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSRECEIVED_UNCONNECTED ),
    .L0STATSOSTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED ),
    .L0STATSTLPRECEIVED(\BU2/U0/pcie_ep0/fe_l0_stats_tlp_received ),
    .L0STATSTLPTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED ),
    .L0STATSCFGRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGRECEIVED_UNCONNECTED ),
    .L0STATSCFGTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGTRANSMITTED_UNCONNECTED ),
    .L0STATSCFGOTHERRECEIVED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED ),
    .L0STATSCFGOTHERTRANSMITTED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED ),
    .IOSPACEENABLE(\BU2/U0/pcie_ep0/fe_io_space_enable ),
    .MEMSPACEENABLE(\BU2/U0/pcie_ep0/fe_mem_space_enable ),
    .L0ELECTROMECHANICALINTERLOCKENGAGED(\BU2/N0 ),
    .L0MRLSENSORCLOSEDN(\BU2/N0 ),
    .L0POWERFAULTDETECTED(\BU2/N0 ),
    .L0PRESENCEDETECTSLOTEMPTYN(\BU2/N0 ),
    .L0ATTENTIONBUTTONPRESSED(\BU2/N0 ),
    .L0POWERCONTROLLERCONTROL(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED ),
    .L0TOGGLEELECTROMECHANICALINTERLOCK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED ),
    .L0TXBEACON(\BU2/N0 ),
    .L0WAKEN(\BU2/N1 ),
    .L0RXBEACON(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXBEACON_UNCONNECTED ),
    .L0PMEREQIN(\BU2/U0/pcie_ep0/fe_l0_pme_req_in ),
    .L0PMEACK(\BU2/U0/pcie_ep0/fe_l0_pme_ack ),
    .L0PMEREQOUT(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEREQOUT_UNCONNECTED ),
    .L0PMEEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PMEEN_UNCONNECTED ),
    .L0PWRINHIBITTRANSFERS(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED ),
    .L0PWRL1STATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL1STATE_UNCONNECTED ),
    .L0PWRL23READYDEVICE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED ),
    .L0PWRL23READYSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRL23READYSTATE_UNCONNECTED ),
    .L0PWRTXL0SSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED ),
    .L0ROOTTURNOFFREQ(\BU2/N0 ),
    .L0PWRTURNOFFREQ(\BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ),
    .L0RXDLLPM(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPM_UNCONNECTED ),
    .L0TXCFGPM(\BU2/N0 ),
    .L0TXDLLPMUPDATED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED ),
    .L0PWRNEWSTATEREQ(\BU2/N0 ),
    .L0CFGL0SENTRYSUP(\BU2/N0 ),
    .L0CFGL0SENTRYENABLE(\BU2/N0 ),
    .L0MACNEWSTATEACK(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACNEWSTATEACK_UNCONNECTED ),
    .L0MACRXL0SSTATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACRXL0SSTATE_UNCONNECTED ),
    .L0MACENTEREDL0(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MACENTEREDL0_UNCONNECTED ),
    .L0DLLRXACKOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED ),
    .L0DLLTXOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED ),
    .L0DLLTXNONFCOUTSTANDING(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED ),
    .L0TXTLTLPEDB(\BU2/N0 ),
    .L0TXTLTLPREQ(\BU2/N0 ),
    .L0TXTLTLPREQEND(\BU2/N0 ),
    .L0TXTLTLPWIDTH(\BU2/N0 ),
    .L0TLASFCCREDSTARVATION(\BU2/N0 ),
    .L0TXTLSBFCUPDATE(\BU2/N0 ),
    .L0TXDLLSBFCUPDATED(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED ),
    .L0RXDLLSBFCUPDATE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED ),
    .BUSMASTERENABLE(\BU2/U0/pcie_ep0/fe_bus_master_enable ),
    .PARITYERRORRESPONSE(\BU2/U0/pcie_ep0/fe_parity_error_response ),
    .SERRENABLE(\BU2/U0/pcie_ep0/fe_serr_enable ),
    .INTERRUPTDISABLE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_INTERRUPTDISABLE_UNCONNECTED ),
    .URREPORTINGENABLE(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_URREPORTINGENABLE_UNCONNECTED ),
    .PIPERXSTATUSL0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [1], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [0]}),
    .PIPERXDATAL0({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [7], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [6], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [5], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [4], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [3], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [2], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [1], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [0]}),
    .PIPETXDATAL0({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l0 [0]}),
    .PIPEPOWERDOWNL0({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l0 [0]}),
    .PIPERXSTATUSL1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [5], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [4], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [3]}),
    .PIPERXDATAL1({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [15], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [14], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [13], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [12], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [11], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [10], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [9], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [8]}),
    .PIPETXDATAL1({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l1 [0]}),
    .PIPEPOWERDOWNL1({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l1 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l1 [0]}),
    .PIPERXSTATUSL2({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [8], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [7], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [6]}),
    .PIPERXDATAL2({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [23], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [22], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [21], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [20], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [19], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [18], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [17], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [16]}),
    .PIPETXDATAL2({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l2 [0]}),
    .PIPEPOWERDOWNL2({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l2 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l2 [0]}),
    .PIPERXSTATUSL3({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [11], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [10], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [9]}),
    .PIPERXDATAL3({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [31], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [30], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [29], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [28], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [27], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [26], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [25], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [24]}),
    .PIPETXDATAL3({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l3 [0]}),
    .PIPEPOWERDOWNL3({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l3 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l3 [0]}),
    .PIPERXSTATUSL4({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [14], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [13], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [12]}),
    .PIPERXDATAL4({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [39], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [38], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [37], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [36], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [35], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [34], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [33], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [32]}),
    .PIPETXDATAL4({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l4 [0]}),
    .PIPEPOWERDOWNL4({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l4 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l4 [0]}),
    .PIPERXSTATUSL5({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [17], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [16], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [15]}),
    .PIPERXDATAL5({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [47], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [46], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [45], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [44], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [43], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [42], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [41], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [40]}),
    .PIPETXDATAL5({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l5 [0]}),
    .PIPEPOWERDOWNL5({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l5 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l5 [0]}),
    .PIPERXSTATUSL6({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [20], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [19], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [18]}),
    .PIPERXDATAL6({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [55], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [54], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [53], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [52], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [51], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [50], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [49], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [48]}),
    .PIPETXDATAL6({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l6 [0]}),
    .PIPEPOWERDOWNL6({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l6 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l6 [0]}),
    .PIPERXSTATUSL7({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [23], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [22], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_status_reg [21]}),
    .PIPERXDATAL7({\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [63], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [62], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [61], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [60], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [59], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [58], 
\BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [57], \BU2/U0/pcie_ep0/pcie_blk/pcie_gt_wrapper_i/gt_rx_data_reg [56]}),
    .PIPETXDATAL7({\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [7], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [6], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [5], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [4], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [3], 
\BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [2], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_tx_data_l7 [0]}),
    .PIPEPOWERDOWNL7({\BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l7 [1], \BU2/U0/pcie_ep0/pcie_blk/pipe_power_down_l7 [0]}),
    .MIMRXBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [0]}),
    .MIMRXBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBWADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0]}),
    .MIMRXBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMRXBRADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0]}),
    .MIMRXBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [0]}),
    .MIMTXBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [0]}),
    .MIMTXBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBWADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0]}),
    .MIMTXBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<11>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMTXBRADD<10>_UNCONNECTED , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0]}),
    .MIMTXBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [0]}),
    .MIMDLLBWDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [0]}),
    .MIMDLLBWADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBWADD<9>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0]}),
    .MIMDLLBRADD({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MIMDLLBRADD<9>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0]}),
    .MIMDLLBRDATA({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [62], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [61], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [59], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [58], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [56], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [55], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [53], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [52], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [50], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [49], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [47], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [46], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [44], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [43], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [41], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [40], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [38], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [37], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [35], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [34], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [32], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [0]}),
    .LLKTCSTATUS({\BU2/U0/pcie_ep0/llk_tc_status [7], \BU2/U0/pcie_ep0/llk_tc_status [6], \BU2/U0/pcie_ep0/llk_tc_status [5], 
\BU2/U0/pcie_ep0/llk_tc_status [4], \BU2/U0/pcie_ep0/llk_tc_status [3], \BU2/U0/pcie_ep0/llk_tc_status [2], \BU2/U0/pcie_ep0/llk_tc_status [1], 
\BU2/U0/pcie_ep0/llk_tc_status [0]}),
    .LLKTXDATA({\BU2/U0/pcie_ep0/llk_tx_data [63], \BU2/U0/pcie_ep0/llk_tx_data [62], \BU2/U0/pcie_ep0/llk_tx_data [61], 
\BU2/U0/pcie_ep0/llk_tx_data [60], \BU2/U0/pcie_ep0/llk_tx_data [59], \BU2/U0/pcie_ep0/llk_tx_data [58], \BU2/U0/pcie_ep0/llk_tx_data [57], 
\BU2/U0/pcie_ep0/llk_tx_data [56], \BU2/U0/pcie_ep0/llk_tx_data [55], \BU2/U0/pcie_ep0/llk_tx_data [54], \BU2/U0/pcie_ep0/llk_tx_data [53], 
\BU2/U0/pcie_ep0/llk_tx_data [52], \BU2/U0/pcie_ep0/llk_tx_data [51], \BU2/U0/pcie_ep0/llk_tx_data [50], \BU2/U0/pcie_ep0/llk_tx_data [49], 
\BU2/U0/pcie_ep0/llk_tx_data [48], \BU2/U0/pcie_ep0/llk_tx_data [47], \BU2/U0/pcie_ep0/llk_tx_data [46], \BU2/U0/pcie_ep0/llk_tx_data [45], 
\BU2/U0/pcie_ep0/llk_tx_data [44], \BU2/U0/pcie_ep0/llk_tx_data [43], \BU2/U0/pcie_ep0/llk_tx_data [42], \BU2/U0/pcie_ep0/llk_tx_data [41], 
\BU2/U0/pcie_ep0/llk_tx_data [40], \BU2/U0/pcie_ep0/llk_tx_data [39], \BU2/U0/pcie_ep0/llk_tx_data [38], \BU2/U0/pcie_ep0/llk_tx_data [37], 
\BU2/U0/pcie_ep0/llk_tx_data [36], \BU2/U0/pcie_ep0/llk_tx_data [35], \BU2/U0/pcie_ep0/llk_tx_data [34], \BU2/U0/pcie_ep0/llk_tx_data [33], 
\BU2/U0/pcie_ep0/llk_tx_data [32], \BU2/U0/pcie_ep0/llk_tx_data [31], \BU2/U0/pcie_ep0/llk_tx_data [30], \BU2/U0/pcie_ep0/llk_tx_data [29], 
\BU2/U0/pcie_ep0/llk_tx_data [28], \BU2/U0/pcie_ep0/llk_tx_data [27], \BU2/U0/pcie_ep0/llk_tx_data [26], \BU2/U0/pcie_ep0/llk_tx_data [25], 
\BU2/U0/pcie_ep0/llk_tx_data [24], \BU2/U0/pcie_ep0/llk_tx_data [23], \BU2/U0/pcie_ep0/llk_tx_data [22], \BU2/U0/pcie_ep0/llk_tx_data [21], 
\BU2/U0/pcie_ep0/llk_tx_data [20], \BU2/U0/pcie_ep0/llk_tx_data [19], \BU2/U0/pcie_ep0/llk_tx_data [18], \BU2/U0/pcie_ep0/llk_tx_data [17], 
\BU2/U0/pcie_ep0/llk_tx_data [16], \BU2/U0/pcie_ep0/llk_tx_data [15], \BU2/U0/pcie_ep0/llk_tx_data [14], \BU2/U0/pcie_ep0/llk_tx_data [13], 
\BU2/U0/pcie_ep0/llk_tx_data [12], \BU2/U0/pcie_ep0/llk_tx_data [11], \BU2/U0/pcie_ep0/llk_tx_data [10], \BU2/U0/pcie_ep0/llk_tx_data [9], 
\BU2/U0/pcie_ep0/llk_tx_data [8], \BU2/U0/pcie_ep0/llk_tx_data [7], \BU2/U0/pcie_ep0/llk_tx_data [6], \BU2/U0/pcie_ep0/llk_tx_data [5], 
\BU2/U0/pcie_ep0/llk_tx_data [4], \BU2/U0/pcie_ep0/llk_tx_data [3], \BU2/U0/pcie_ep0/llk_tx_data [2], \BU2/U0/pcie_ep0/llk_tx_data [1], 
\BU2/U0/pcie_ep0/llk_tx_data [0]}),
    .LLKTXCHANSPACE({\BU2/U0/pcie_ep0/llk_tx_chan_space [9], \BU2/U0/pcie_ep0/llk_tx_chan_space [8], \BU2/U0/pcie_ep0/llk_tx_chan_space [7], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [6], \BU2/U0/pcie_ep0/llk_tx_chan_space [5], \BU2/U0/pcie_ep0/llk_tx_chan_space [4], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [3], \BU2/U0/pcie_ep0/llk_tx_chan_space [2], \BU2/U0/pcie_ep0/llk_tx_chan_space [1], 
\BU2/U0/pcie_ep0/llk_tx_chan_space [0]}),
    .LLKTXENABLEN({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \BU2/U0/pcie_ep0/llk_tx_enable_n [0]}),
    .LLKTXCHTC({\BU2/U0/pcie_ep0/llk_tx_ch_tc [2], \BU2/U0/pcie_ep0/llk_tx_ch_tc [1], \BU2/U0/pcie_ep0/llk_tx_ch_tc [0]}),
    .LLKTXCHFIFO({\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1], \BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]}),
    .LLKTXCHPOSTEDREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [4], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [3], 
\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [2], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [0]}),
    .LLKTXCHNONPOSTEDREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [4], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [3], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [2], 
\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [0]}),
    .LLKTXCHCOMPLETIONREADYN({\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [7], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [6], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [5], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [4], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [3], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [2], 
\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [1], \BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [0]}),
    .LLKRXDATA({\BU2/U0/pcie_ep0/llk_rx_data [63], \BU2/U0/pcie_ep0/llk_rx_data [62], \BU2/U0/pcie_ep0/llk_rx_data [61], 
\BU2/U0/pcie_ep0/llk_rx_data [60], \BU2/U0/pcie_ep0/llk_rx_data [59], \BU2/U0/pcie_ep0/llk_rx_data [58], \BU2/U0/pcie_ep0/llk_rx_data [57], 
\BU2/U0/pcie_ep0/llk_rx_data [56], \BU2/U0/pcie_ep0/llk_rx_data [55], \BU2/U0/pcie_ep0/llk_rx_data [54], \BU2/U0/pcie_ep0/llk_rx_data [53], 
\BU2/U0/pcie_ep0/llk_rx_data [52], \BU2/U0/pcie_ep0/llk_rx_data [51], \BU2/U0/pcie_ep0/llk_rx_data [50], \BU2/U0/pcie_ep0/llk_rx_data [49], 
\BU2/U0/pcie_ep0/llk_rx_data [48], \BU2/U0/pcie_ep0/llk_rx_data [47], \BU2/U0/pcie_ep0/llk_rx_data [46], \BU2/U0/pcie_ep0/llk_rx_data [45], 
\BU2/U0/pcie_ep0/llk_rx_data [44], \BU2/U0/pcie_ep0/llk_rx_data [43], \BU2/U0/pcie_ep0/llk_rx_data [42], \BU2/U0/pcie_ep0/llk_rx_data [41], 
\BU2/U0/pcie_ep0/llk_rx_data [40], \BU2/U0/pcie_ep0/llk_rx_data [39], \BU2/U0/pcie_ep0/llk_rx_data [38], \BU2/U0/pcie_ep0/llk_rx_data [37], 
\BU2/U0/pcie_ep0/llk_rx_data [36], \BU2/U0/pcie_ep0/llk_rx_data [35], \BU2/U0/pcie_ep0/llk_rx_data [34], \BU2/U0/pcie_ep0/llk_rx_data [33], 
\BU2/U0/pcie_ep0/llk_rx_data [32], \BU2/U0/pcie_ep0/llk_rx_data [31], \BU2/U0/pcie_ep0/llk_rx_data [30], \BU2/U0/pcie_ep0/llk_rx_data [29], 
\BU2/U0/pcie_ep0/llk_rx_data [28], \BU2/U0/pcie_ep0/llk_rx_data [27], \BU2/U0/pcie_ep0/llk_rx_data [26], \BU2/U0/pcie_ep0/llk_rx_data [25], 
\BU2/U0/pcie_ep0/llk_rx_data [24], \BU2/U0/pcie_ep0/llk_rx_data [23], \BU2/U0/pcie_ep0/llk_rx_data [22], \BU2/U0/pcie_ep0/llk_rx_data [21], 
\BU2/U0/pcie_ep0/llk_rx_data [20], \BU2/U0/pcie_ep0/llk_rx_data [19], \BU2/U0/pcie_ep0/llk_rx_data [18], \BU2/U0/pcie_ep0/llk_rx_data [17], 
\BU2/U0/pcie_ep0/llk_rx_data [16], \BU2/U0/pcie_ep0/llk_rx_data [15], \BU2/U0/pcie_ep0/llk_rx_data [14], \BU2/U0/pcie_ep0/llk_rx_data [13], 
\BU2/U0/pcie_ep0/llk_rx_data [12], \BU2/U0/pcie_ep0/llk_rx_data [11], \BU2/U0/pcie_ep0/llk_rx_data [10], \BU2/U0/pcie_ep0/llk_rx_data [9], 
\BU2/U0/pcie_ep0/llk_rx_data [8], \BU2/U0/pcie_ep0/llk_rx_data [7], \BU2/U0/pcie_ep0/llk_rx_data [6], \BU2/U0/pcie_ep0/llk_rx_data [5], 
\BU2/U0/pcie_ep0/llk_rx_data [4], \BU2/U0/pcie_ep0/llk_rx_data [3], \BU2/U0/pcie_ep0/llk_rx_data [2], \BU2/U0/pcie_ep0/llk_rx_data [1], 
\BU2/U0/pcie_ep0/llk_rx_data [0]}),
    .LLKRXVALIDN({\BU2/U0/pcie_ep0/llk_rx_valid_n [1], \BU2/U0/pcie_ep0/llk_rx_valid_n [0]}),
    .LLKRXPREFERREDTYPE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<14>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXPREFERREDTYPE<0>_UNCONNECTED }),
    .LLKRXCHTC({\BU2/U0/pcie_ep0/llk_rx_ch_tc [2], \BU2/U0/pcie_ep0/llk_rx_ch_tc [1], \BU2/U0/pcie_ep0/llk_rx_ch_tc [0]}),
    .LLKRXCHFIFO({\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1], \BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]}),
    .LLKRXCHPOSTEDAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]}),
    .LLKRXCHNONPOSTEDAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]}),
    .LLKRXCHCOMPLETIONAVAILABLEN({\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2], 
\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1], \BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]}),
    .LLKRXCHPOSTEDPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHPOSTEDPARTIALN<0>_UNCONNECTED }),
    .LLKRXCHNONPOSTEDPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHNONPOSTEDPARTIALN<0>_UNCONNECTED }),
    .LLKRXCHCOMPLETIONPARTIALN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_LLKRXCHCOMPLETIONPARTIALN<0>_UNCONNECTED }),
    .MGMTRDATA({\BU2/U0/pcie_ep0/mgmt_rdata [31], \BU2/U0/pcie_ep0/mgmt_rdata [30], \BU2/U0/pcie_ep0/mgmt_rdata [29], \BU2/U0/pcie_ep0/mgmt_rdata [28]
, \BU2/U0/pcie_ep0/mgmt_rdata [27], \BU2/U0/pcie_ep0/mgmt_rdata [26], \BU2/U0/pcie_ep0/mgmt_rdata [25], \BU2/U0/pcie_ep0/mgmt_rdata [24], 
\BU2/U0/pcie_ep0/mgmt_rdata [23], \BU2/U0/pcie_ep0/mgmt_rdata [22], \BU2/U0/pcie_ep0/mgmt_rdata [21], \BU2/U0/pcie_ep0/mgmt_rdata [20], 
\BU2/U0/pcie_ep0/mgmt_rdata [19], \BU2/U0/pcie_ep0/mgmt_rdata [18], \BU2/U0/pcie_ep0/mgmt_rdata [17], \BU2/U0/pcie_ep0/mgmt_rdata [16], 
\BU2/U0/pcie_ep0/mgmt_rdata [15], \BU2/U0/pcie_ep0/mgmt_rdata [14], \BU2/U0/pcie_ep0/mgmt_rdata [13], \BU2/U0/pcie_ep0/mgmt_rdata [12], 
\BU2/U0/pcie_ep0/mgmt_rdata [11], \BU2/U0/pcie_ep0/mgmt_rdata [10], \BU2/U0/pcie_ep0/mgmt_rdata [9], \BU2/U0/pcie_ep0/mgmt_rdata [8], 
\BU2/U0/pcie_ep0/mgmt_rdata [7], \BU2/U0/pcie_ep0/mgmt_rdata [6], \BU2/U0/pcie_ep0/mgmt_rdata [5], \BU2/U0/pcie_ep0/mgmt_rdata [4], 
\BU2/U0/pcie_ep0/mgmt_rdata [3], \BU2/U0/pcie_ep0/mgmt_rdata [2], \BU2/U0/pcie_ep0/mgmt_rdata [1], \BU2/U0/pcie_ep0/mgmt_rdata [0]}),
    .MGMTWDATA({\BU2/U0/pcie_ep0/mgmt_wdata [31], \BU2/U0/pcie_ep0/mgmt_wdata [30], \BU2/U0/pcie_ep0/mgmt_wdata [29], \BU2/U0/pcie_ep0/mgmt_wdata [28]
, \BU2/U0/pcie_ep0/mgmt_wdata [27], \BU2/U0/pcie_ep0/mgmt_wdata [26], \BU2/U0/pcie_ep0/mgmt_wdata [25], \BU2/U0/pcie_ep0/mgmt_wdata [24], 
\BU2/U0/pcie_ep0/mgmt_wdata [23], \BU2/U0/pcie_ep0/mgmt_wdata [22], \BU2/U0/pcie_ep0/mgmt_wdata [21], \BU2/U0/pcie_ep0/mgmt_wdata [20], 
\BU2/U0/pcie_ep0/mgmt_wdata [19], \BU2/U0/pcie_ep0/mgmt_wdata [18], \BU2/U0/pcie_ep0/mgmt_wdata [17], \BU2/U0/pcie_ep0/mgmt_wdata [16], 
\BU2/U0/pcie_ep0/mgmt_wdata [15], \BU2/U0/pcie_ep0/mgmt_wdata [14], \BU2/U0/pcie_ep0/mgmt_wdata [13], \BU2/U0/pcie_ep0/mgmt_wdata [12], 
\BU2/U0/pcie_ep0/mgmt_wdata [11], \BU2/U0/pcie_ep0/mgmt_wdata [10], \BU2/U0/pcie_ep0/mgmt_wdata [9], \BU2/U0/pcie_ep0/mgmt_wdata [8], 
\BU2/U0/pcie_ep0/mgmt_wdata [7], \BU2/U0/pcie_ep0/mgmt_wdata [6], \BU2/U0/pcie_ep0/mgmt_wdata [5], \BU2/U0/pcie_ep0/mgmt_wdata [4], 
\BU2/U0/pcie_ep0/mgmt_wdata [3], \BU2/U0/pcie_ep0/mgmt_wdata [2], \BU2/U0/pcie_ep0/mgmt_wdata [1], \BU2/U0/pcie_ep0/mgmt_wdata [0]}),
    .MGMTBWREN({\BU2/N1 , \BU2/N1 , \BU2/N1 , \BU2/N1 }),
    .MGMTADDR({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \BU2/U0/pcie_ep0/mgmt_addr [6], 
\BU2/U0/pcie_ep0/mgmt_addr [5], \BU2/U0/pcie_ep0/mgmt_addr [4], \BU2/U0/pcie_ep0/mgmt_addr [3], \BU2/U0/pcie_ep0/mgmt_addr [2], 
\BU2/U0/pcie_ep0/mgmt_addr [1], \BU2/U0/pcie_ep0/mgmt_addr [0]}),
    .MGMTPSO({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<16>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<14>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_MGMTPSO<0>_UNCONNECTED }),
    .MGMTSTATSCREDIT({\BU2/U0/pcie_ep0/mgmt_stats_credit [11], \BU2/U0/pcie_ep0/mgmt_stats_credit [10], \BU2/U0/pcie_ep0/mgmt_stats_credit [9], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [8], \BU2/U0/pcie_ep0/mgmt_stats_credit [7], \BU2/U0/pcie_ep0/mgmt_stats_credit [6], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [5], \BU2/U0/pcie_ep0/mgmt_stats_credit [4], \BU2/U0/pcie_ep0/mgmt_stats_credit [3], 
\BU2/U0/pcie_ep0/mgmt_stats_credit [2], \BU2/U0/pcie_ep0/mgmt_stats_credit [1], \BU2/U0/pcie_ep0/mgmt_stats_credit [0]}),
    .MGMTSTATSCREDITSEL({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]}),
    .CFGNEGOTIATEDLINKWIDTH({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0CFGVCID({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0RXMACLINKERROR({\BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error [1], \BU2/U0/pcie_ep0/fe_l0_rx_mac_link_error [0]}),
    .L0MACNEGOTIATEDLINKWIDTH({\BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [3], \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [2], 
\BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [1], \BU2/U0/pcie_ep0/fe_l0_mac_negotiated_link_width [0]}),
    .L0LTSSMSTATE({\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3], \BU2/U0/pcie_ep0/fe_l0_ltssm_state [2], \BU2/U0/pcie_ep0/fe_l0_ltssm_state [1], 
\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]}),
    .L0REPLAYTIMERADJUSTMENT({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
,
    .L0ACKNAKTIMERADJUSTMENT({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
,
    .L0CFGASSTATECHANGECMD({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0ASTURNPOOLBITSCONSUMED({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0ASPORTCOUNT({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0CFGVCENABLE({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0DLLVCSTATUS({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLVCSTATUS<0>_UNCONNECTED }),
    .L0DLUPDOWN({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<7>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<5>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLUPDOWN<0>_UNCONNECTED }),
    .L0CFGNEGOTIATEDMAXP({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0DLLERRORVECTOR({\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [6], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [5], 
\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [4], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [3], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [2], 
\BU2/U0/pcie_ep0/fe_l0_dll_error_vector [1], \BU2/U0/pcie_ep0/fe_l0_dll_error_vector [0]}),
    .L0DLLASRXSTATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0DLLASRXSTATE<0>_UNCONNECTED }),
    .L0COMPLETERID({\BU2/U0/pcie_ep0/fe_l0_completer_id [12], \BU2/U0/pcie_ep0/fe_l0_completer_id [11], \BU2/U0/pcie_ep0/fe_l0_completer_id [10], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [9], \BU2/U0/pcie_ep0/fe_l0_completer_id [8], \BU2/U0/pcie_ep0/fe_l0_completer_id [7], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [6], \BU2/U0/pcie_ep0/fe_l0_completer_id [5], \BU2/U0/pcie_ep0/fe_l0_completer_id [4], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [3], \BU2/U0/pcie_ep0/fe_l0_completer_id [2], \BU2/U0/pcie_ep0/fe_l0_completer_id [1], 
\BU2/U0/pcie_ep0/fe_l0_completer_id [0]}),
    .L0PORTNUMBER({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0ERRMSGREQID({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<14>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<12>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ERRMSGREQID<0>_UNCONNECTED }),
    .L0PACKETHEADERFROMUSER({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0MSIREQUEST0({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]}),
    .L0MULTIMSGEN0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MULTIMSGEN0<0>_UNCONNECTED }),
    .MAXPAYLOADSIZE({\BU2/U0/pcie_ep0/fe_max_payload_size [2], \BU2/U0/pcie_ep0/fe_max_payload_size [1], \BU2/U0/pcie_ep0/fe_max_payload_size [0]}),
    .MAXREADREQUESTSIZE({\BU2/U0/pcie_ep0/fe_max_read_request_size [2], \BU2/U0/pcie_ep0/fe_max_read_request_size [1], 
\BU2/U0/pcie_ep0/fe_max_read_request_size [0]}),
    .L0ATTENTIONINDICATORCONTROL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0ATTENTIONINDICATORCONTROL<0>_UNCONNECTED }),
    .L0POWERINDICATORCONTROL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0POWERINDICATORCONTROL<0>_UNCONNECTED }),
    .L0PWRSTATE0({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0PWRSTATE0<0>_UNCONNECTED 
}),
    .L0RXDLLPMTYPE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLPMTYPE<0>_UNCONNECTED }),
    .L0TXCFGPMTYPE({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0PWRNEXTLINKSTATE({\BU2/N0 , \BU2/N0 }),
    .L0CFGL0SEXITLAT({\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXTLTLPDATA({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXTLTLPEND({\BU2/N0 , \BU2/N0 }),
    .L0TXTLTLPENABLE({\BU2/N0 , \BU2/N0 }),
    .L0TXTLTLPLATENCY({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0RXDLLTLPEND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLTLPEND<0>_UNCONNECTED }),
    .L0TXTLSBFCDATA({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 
, \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0RXDLLSBFCDATA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<17>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<15>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<13>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<11>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<9>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<7>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<5>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLSBFCDATA<0>_UNCONNECTED }),
    .L0TXTLFCNPOSTBYPCRED({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 })
,
    .L0TXTLFCNPOSTBYPUPDATE({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXDLLFCNPOSTBYPUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCNPOSTBYPUPDATED<0>_UNCONNECTED }),
    .L0TXTLFCPOSTORDCRED({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXTLFCPOSTORDUPDATE({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXDLLFCPOSTORDUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCPOSTORDUPDATED<0>_UNCONNECTED }),
    .L0TXTLFCCMPLMCCRED({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXTLFCCMPLMCUPDATE({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0TXDLLFCCMPLMCUPDATED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TXDLLFCCMPLMCUPDATED<0>_UNCONNECTED }),
    .L0RXDLLFCNPOSTBYPCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPCRED<0>_UNCONNECTED }),
    .L0RXDLLFCNPOSTBYPUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCNPOSTBYPUPDATE<0>_UNCONNECTED }),
    .L0RXDLLFCPOSTORDCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<9>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<8>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<5>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<3>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<2>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDCRED<0>_UNCONNECTED }),
    .L0RXDLLFCPOSTORDUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCPOSTORDUPDATE<0>_UNCONNECTED }),
    .L0RXDLLFCCMPLMCCRED({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<22>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<21>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<19>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<18>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<16>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<15>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<13>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<12>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<10>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<9>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<8>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<7>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<6>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<5>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<4>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<3>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<1>_UNCONNECTED 
, \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCCRED<0>_UNCONNECTED }),
    .L0RXDLLFCCMPLMCUPDATE({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0RXDLLFCCMPLMCUPDATE<0>_UNCONNECTED }),
    .L0RXTLTLPNONINITIALIZEDVC({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .L0UCBYPFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCBYPFOUND<0>_UNCONNECTED }),
    .L0UCORDFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0UCORDFOUND<0>_UNCONNECTED }),
    .L0MCFOUND({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<2>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0MCFOUND<0>_UNCONNECTED }),
    .L0TRANSFORMEDVC({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<1>_UNCONNECTED , \NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_ep_L0TRANSFORMEDVC<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .SIM_COLLISION_CHECK = "ALL";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .READ_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .SRVAL_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .DOB_REG = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .WRITE_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .RAM_EXTENSION_A = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .WRITE_MODE_A = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .READ_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .WRITE_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .RAM_EXTENSION_B = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .WRITE_MODE_B = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .SRVAL_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .DOA_REG = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36_EXP \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .SSRAU(\BU2/N0 ),
    .SSRAL(\BU2/N0 ),
    .SSRBU(\BU2/N0 ),
    .SSRBL(\BU2/N0 ),
    .CLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKBL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKBL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [0]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEBU({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBU<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .WEBL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_WEBL<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [0]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .SIM_COLLISION_CHECK = "ALL";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .READ_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .SRVAL_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .DOB_REG = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .WRITE_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .RAM_EXTENSION_A = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .WRITE_MODE_A = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .READ_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .WRITE_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .RAM_EXTENSION_B = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .WRITE_MODE_B = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .SRVAL_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .DOA_REG = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36_EXP \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bren ),
    .SSRAU(\BU2/N0 ),
    .SSRAL(\BU2/N0 ),
    .SSRBU(\BU2/N0 ),
    .SSRBL(\BU2/N0 ),
    .CLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKBL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKAU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKBL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwdata [32]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_bwen }),
    .WEBU({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBU<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .WEBL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_WEBL<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_tx_brdata [32]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_tx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .SIM_COLLISION_CHECK = "ALL";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .READ_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .SRVAL_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .DOB_REG = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .WRITE_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .RAM_EXTENSION_A = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .WRITE_MODE_A = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .READ_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .WRITE_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .RAM_EXTENSION_B = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .WRITE_MODE_B = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .SRVAL_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .DOA_REG = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36_EXP \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .SSRAU(\BU2/N0 ),
    .SSRAL(\BU2/N0 ),
    .SSRBU(\BU2/N0 ),
    .SSRBL(\BU2/N0 ),
    .CLKAU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKAL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKAL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [0]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEBU({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBU<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .WEBL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_WEBL<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [31], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [29], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [28], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [26], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [25], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [23], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [22], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [20], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [19], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [17], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [16], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [14], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [13], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [11], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [10], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [0]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[0].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .SIM_COLLISION_CHECK = "ALL";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .READ_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .SRVAL_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .DOB_REG = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .WRITE_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .RAM_EXTENSION_A = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_B = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .WRITE_MODE_A = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .READ_WIDTH_A = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .WRITE_WIDTH_B = 36;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .RAM_EXTENSION_B = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .WRITE_MODE_B = "READ_FIRST";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .SRVAL_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .DOA_REG = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_A = 36'h000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36_EXP \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst  (
    .ENAU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENAL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen ),
    .ENBU(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .ENBL(\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bren ),
    .SSRAU(\BU2/N0 ),
    .SSRAL(\BU2/N0 ),
    .SSRBU(\BU2/N0 ),
    .SSRBL(\BU2/N0 ),
    .CLKAU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKAL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKAU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKAL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCLKBU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCLKBL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEAU(\BU2/N1 ),
    .REGCEAL(\BU2/N1 ),
    .REGCEBU(\BU2/N1 ),
    .REGCEBL(\BU2/N1 ),
    .CASCADEINLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATA_UNCONNECTED ),
    .CASCADEINLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINLATB_UNCONNECTED ),
    .CASCADEINREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGA_UNCONNECTED ),
    .CASCADEINREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEINREGB_UNCONNECTED ),
    .CASCADEOUTLATA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED ),
    .CASCADEOUTLATB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED ),
    .CASCADEOUTREGA(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED ),
    .CASCADEOUTREGB(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED ),
    .DIA({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwdata [32]}),
    .DIPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPA<0>_UNCONNECTED }),
    .DIB({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .DIPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DIPB<0>_UNCONNECTED }),
    .ADDRAL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwadd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBL({\BU2/N0 , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .ADDRBU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [9], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [6], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [3], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bradd [0], \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .WEAU({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEAL({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_bwen }),
    .WEBU({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBU<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .WEBL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_WEBL<4>_UNCONNECTED , \BU2/N0 , \BU2/N0 , \BU2/N0 , 
\BU2/N0 }),
    .DOA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<31>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<30>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<29>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<28>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<27>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<26>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<25>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<24>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<23>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<22>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<21>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<20>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<19>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<18>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<17>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<16>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOA<0>_UNCONNECTED }),
    .DOPA({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPA<0>_UNCONNECTED }),
    .DOB({\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_rx_brdata [32]}),
    .DOPB({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_tl_rx/generate_tdp2[1].ram_tdp2_inst_DOPB<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .DO_REG = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT = 72'h000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .SIM_COLLISION_CHECK = "ALL";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .EN_ECC_READ = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .SRVAL = 72'h000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .EN_ECC_WRITE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .EN_ECC_SCRUB = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36SDP_EXP \BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst  (
    .RDENU(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .RDENL(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bren ),
    .WRENU(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .WRENL(\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen ),
    .SSRU(\BU2/N0 ),
    .SSRL(\BU2/N0 ),
    .RDCLKU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RDCLKL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .WRCLKU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .WRCLKL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RDRCLKU(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .RDRCLKL(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .REGCEU(\BU2/N1 ),
    .REGCEL(\BU2/N1 ),
    .SBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_SBITERR_UNCONNECTED ),
    .DBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DBITERR_UNCONNECTED ),
    .DI({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [32], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [31], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [29], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [28], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [26], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [25], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [23], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [22], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [20], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [19], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [17], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [16], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [14], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [13], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [11], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [10], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwdata [0]}),
    .DIP({\BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 , \BU2/N0 }),
    .RDADDRL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<15>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRL<0>_UNCONNECTED }),
    .RDADDRU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bradd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_RDADDRU<0>_UNCONNECTED }),
    .WRADDRL({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<15>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRL<0>_UNCONNECTED }),
    .WRADDRU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [7], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [6], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [4], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [3], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [1], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwadd [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_WRADDRU<0>_UNCONNECTED }),
    .WEU({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen }),
    .WEL({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen , \BU2/U0/pcie_ep0/pcie_blk/mim_dll_bwen }),
    .DO({\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [63], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [62], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [61], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [60], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [59], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [58], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [57], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [56], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [55], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [54], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [53], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [52], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [51], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [50], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [49], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [48], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [47], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [46], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [45], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [44], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [43], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [42], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [41], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [40], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [39], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [38], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [37], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [36], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [35], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [34], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [33], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [32], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [31], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [30], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [29], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [28], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [27], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [26], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [25], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [24], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [23], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [22], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [21], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [20], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [19], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [18], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [17], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [16], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [15], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [14], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [13], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [12], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [11], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [10], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [9], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [8], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [7], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [6], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [5], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [4], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [3], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [2], \BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [1], 
\BU2/U0/pcie_ep0/pcie_blk/mim_dll_brdata [0]}),
    .DOP({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_DOP<0>_UNCONNECTED }),
    .ECCPARITY({\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_ECCPARITY<0>_UNCONNECTED })
  );
  BUFG \BU2/U0/pcie_ep0/pcie_blk/clocking_i/notsame.usrclk_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ),
    .O(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk )
  );
  BUFG \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.coreclk_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/core_clk )
  );
  BUFG \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.clkfbin_pll_bufg  (
    .I(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ),
    .O(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbin )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT1_DIVIDE = 4;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .EN_REL = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT5_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT1_DUTY_CYCLE = 0.5000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT2_DIVIDE = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKIN2_PERIOD = 10.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT2_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT1_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .COMPENSATION = "SYSTEM_SYNCHRONOUS";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT3_DIVIDE = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT4_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT5_DIVIDE = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .RESET_ON_LOSS_OF_LOCK = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT2_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT0_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT1_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT0_DIVIDE = 2;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT3_DUTY_CYCLE = 0.5000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKIN1_PERIOD = 10.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT3_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT3_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKFBOUT_PHASE = 0.0000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT5_DUTY_CYCLE = 0.5000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .REF_JITTER = 0.1000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT0_DUTY_CYCLE = 0.5000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .RST_DEASSERT_CLK = "CLKIN1";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .DIVCLK_DIVIDE = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKFBOUT_MULT = 5;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .BANDWIDTH = "OPTIMIZED";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT4_DIVIDE = 1;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT0_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT4_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT5_DESKEW_ADJUST = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .CLKOUT4_DUTY_CYCLE = 0.5000;
  defparam \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i .PLL_PMCD_MODE = "FALSE";
  PLL_ADV \BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i  (
    .CLKIN1(\BU2/U0/pcie_ep0/pcie_blk/REFCLKOUT_bufg ),
    .CLKIN2(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKIN2_UNCONNECTED ),
    .CLKFBIN(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbin ),
    .RST(\BU2/U0/pcie_ep0/pcie_blk/clocking_i_not0000 ),
    .CLKINSEL(\BU2/N1 ),
    .DWE(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DWE_UNCONNECTED ),
    .DEN(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DEN_UNCONNECTED ),
    .DCLK(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DCLK_UNCONNECTED ),
    .REL(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_REL_UNCONNECTED ),
    .CLKOUT0(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout0 ),
    .CLKOUT1(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkout1 ),
    .CLKOUT2(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT2_UNCONNECTED ),
    .CLKOUT3(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT3_UNCONNECTED ),
    .CLKOUT4(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT4_UNCONNECTED ),
    .CLKOUT5(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUT5_UNCONNECTED ),
    .CLKFBOUT(\BU2/U0/pcie_ep0/pcie_blk/clocking_i/clkfbout ),
    .CLKOUTDCM0(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM0_UNCONNECTED ),
    .CLKOUTDCM1(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM1_UNCONNECTED ),
    .CLKOUTDCM2(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM2_UNCONNECTED ),
    .CLKOUTDCM3(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM3_UNCONNECTED ),
    .CLKOUTDCM4(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM4_UNCONNECTED ),
    .CLKOUTDCM5(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKOUTDCM5_UNCONNECTED ),
    .CLKFBDCM(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_CLKFBDCM_UNCONNECTED ),
    .LOCKED(\BU2/U0/pcie_ep0/clock_lock ),
    .DRDY(\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DRDY_UNCONNECTED ),
    .DADDR({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DADDR<0>_UNCONNECTED }),
    .DI({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DI<0>_UNCONNECTED }),
    .DO({\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<15>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<14>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<13>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<12>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<11>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<10>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<9>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<8>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk/clocking_i/use_pll.pll_adv_i_DO<0>_UNCONNECTED })
  );
  FDCE \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ),
    .D(\BU2/Result [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [3])
  );
  FDCE \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ),
    .D(\BU2/Result [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [2])
  );
  FDCE \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ),
    .D(\BU2/Result [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [1])
  );
  FDCE \BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_and0000 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ),
    .D(\BU2/Result [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset [0])
  );
  FDCE \BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_not0001 ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/user_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset_3 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_linkdown_hot_reset_reg_n  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/N1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_linkdown_hot_reset_n_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_linkdown_hot_reset_reg_n_4 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_dl_down_last_state  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/user_master_reset_n_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false_ltssm_dl_down_last_state_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_dl_down_last_state_5 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.crmpwrsoftresetn_capture  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk/crm_pwr_soft_reset_n ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.crmpwrsoftresetn_capture_6 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_3  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_3_7 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_2  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_2_8 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_1  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_1_9 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_0  (
    .C(\BU2/U0/pcie_ep0/pcie_blk/core_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/resetmode_false.ltssm_capture_0_10 )
  );
  defparam \BU2/U0/pcie_ep0/trn_lnk_up_n_reg .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/trn_lnk_up_n_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(NlwRenamedSig_OI_trn_lnk_up_n),
    .Q(\BU2/U0/pcie_ep0/trn_lnk_up_n_reg_11 )
  );
  VCC \BU2/XST_VCC  (
    .P(\BU2/N1 )
  );
  GND \BU2/XST_GND  (
    .G(\BU2/N0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3_12 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_143 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3_12 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_rem_q3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0_13 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0_13 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_0_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1_14 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1_14 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_1_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2_15 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2_15 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_2_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3_16 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3_16 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_4 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4_17 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4_17 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_4_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_5 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5_18 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5_18 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_5_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_6 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6_19 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6_19 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_6_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_7 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7_20 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7_20 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_7_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_8 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8_21 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8_21 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_8_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_9 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9_22 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9_22 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_9_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_10 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10_23 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10_23 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_10_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_11 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11_24 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11_24 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_11_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_12 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12_25 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12_25 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_12_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_13 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13_26 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13_26 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_13_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_14 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14_27 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14_27 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_14_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_15 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15_28 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15_28 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_15_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_16 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16_29 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16_29 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_16_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_17 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17_30 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17_30 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_17_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_18 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18_31 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18_31 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_18_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_19 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19_32 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19_32 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_19_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_20 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20_33 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20_33 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_20_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_21 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21_34 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21_34 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_21_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_22 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22_35 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22_35 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_22_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_23 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23_36 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23_36 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_23_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_24 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24_37 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24_37 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_24_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_25 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25_38 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25_38 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_25_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_26 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26_39 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26_39 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_26_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_27 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27_40 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27_40 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_27_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_28 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28_41 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28_41 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_28_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_29 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29_42 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29_42 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_29_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_30 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30_43 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30_43 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_30_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_31 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31_44 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31_44 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_31_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_32 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32_45 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32_45 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_32_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_33 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33_46 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33_46 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_33_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_34 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34_47 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34_47 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_34_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_35 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35_48 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35_48 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_35_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_36 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36_49 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36_49 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_36_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_37 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37_50 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37_50 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_37_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_38 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38_51 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38_51 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_38_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_39 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39_52 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39_52 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_39_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_40 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40_53 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40_53 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_40_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_41 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41_54 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41_54 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_41_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_42 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42_55 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42_55 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_42_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_43 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43_56 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43_56 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_43_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_44 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44_57 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44_57 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_44_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_45 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45_58 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45_58 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_45_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_46 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46_59 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46_59 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_46_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_47 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47_60 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47_60 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_47_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_48 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48_61 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48_61 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_48_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_49 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49_62 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49_62 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_49_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_50 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50_63 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50_63 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_50_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_51 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51_64 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51_64 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_51_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_55 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55_65 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55_65 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_55_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_56 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56_66 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56_66 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_56_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_57 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57_67 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57_67 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_57_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_58 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58_68 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58_68 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_58_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_59 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59_69 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59_69 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_59_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_60 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60_70 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60_70 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_60_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_61 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61_71 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61_71 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_61_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_62 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62_72 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62_72 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_62_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_63 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/llk_tx_data_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63_73 ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63]),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63_73 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/Mshreg_llk_tx_data_63_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_74 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_74 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_0_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_75 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_75 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_1_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3_76 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_144 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_167 ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3_76 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/Mshreg_dsc_q3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_77 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_77 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_2_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_78 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_78 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_79 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_79 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_4_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_80 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_80 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_5_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_81 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_81 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_6_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_82 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_82 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_7_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_83 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_83 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_8_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_84 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_84 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_9_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_85 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_85 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_10_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_86 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_86 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_11_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_87 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_87 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_12_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_88 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_88 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_13_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_89 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_89 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_14_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_90 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_90 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_15_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_91 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_91 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_16_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_92 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_92 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_17_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_93 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_93 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_18_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_94 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_94 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_19_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_95 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_95 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_20_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_96 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_96 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_21_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_97 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_97 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_22_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_98 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_98 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_23_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_99 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_99 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_24_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_100 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_100 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_25_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_101 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_101 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_26_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_102 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_102 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_27_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_103 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_103 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_28_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_104 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_104 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_29_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_105 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_105 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_30_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_106 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_106 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_31_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_107 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_107 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_33_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_108 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_108 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_34_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_109 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_109 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_32_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_110 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_110 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_35_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_111 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_111 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_36_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_112 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_112 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_37_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_113 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_113 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_38_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_114 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_114 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_39_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_115 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_115 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_40_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_116 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_116 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_41_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_117 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_117 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_42_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_118 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_118 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_43_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_119 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_119 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_44_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_120 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_120 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_45_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_121 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_121 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_46_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_122 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_122 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_47_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_123 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_123 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_48_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_124 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_124 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_49_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_125 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_125 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_50_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_126 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_126 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_51_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_127 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_127 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_52_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_128 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_128 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_53_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_129 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_129 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_54_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_130 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_130 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_55_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_131 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_131 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_56_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_132 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_132 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_57_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_133 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_133 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_58_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_134 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_134 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_59_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_135 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_135 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_60_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_136 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_136 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_61_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_137 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_137 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_62_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_138 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63]),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_138 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_d_o_63_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_139 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_237 ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_139 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_eof_nd_q_3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_140 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_140 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_rem_q_5_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_141 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_282 ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_141 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/Mshreg_eval_check_q3_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_142 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5 .INIT = 32'h00000000;
  SRLC32E \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5  (
    .CLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] ),
    .CE(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_142 ),
    .Q31(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Mshreg_src_rdy_q_5_Q31_UNCONNECTED ),
    .A({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]})
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or00001_f7  (
    .I0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4647 ),
    .S(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or000011 .INIT = 64'hFEFEFEFFFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_or000011  (
    .I0(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I4(cfg_rd_en_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4647 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>1_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4645 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4644 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>12 .INIT = 64'h208AA00A2288AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>12  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4645 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>11 .INIT = 64'h8282888222228822;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<3>11  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4644 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4643 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4642 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4643 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4642 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4641 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4640 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4641 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4640 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4639 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4638 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4639 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4638 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4637 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4636 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4637 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4636 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4635 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4634 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[1] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4635 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[1] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4634 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4633 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4632 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4633 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4632 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4631 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4630 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[3] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4631 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4630 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4629 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4628 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[4] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4629 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[4] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4628 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4627 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4626 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4627 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4626 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4625 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4624 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux00002 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4625 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux00001 .INIT = 32'hFDA87520;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4624 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and00001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4617 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4616 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and000012 .INIT = 64'hAA8AAA8AAA8AAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and000012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4617 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and000011 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .I1(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I2(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4616 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert1_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4615 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4614 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert12 .INIT = 64'h0008000800080000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert12  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4615 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert11 .INIT = 8'hA8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ),
    .I1(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .I2(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4614 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4613 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4612 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux00002 .INIT = 64'hBEEEEEEE14444444;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4613 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4612 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4610 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4609 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux00002 .INIT = 64'hCDDCDCDC01101010;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4610 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux00001 .INIT = 64'hFFFF5555BEEE1444;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4609 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or00001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4607 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4100 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or000011 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4607 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or00001_f7  (
    .I0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4604 ),
    .S(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or000011 .INIT = 64'hFFFFFFFF82000082;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv_bdd4 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_175 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4604 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00004_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4602 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N25 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000041 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000041  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4602 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4601 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4600 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>2 .INIT = 16'hA9AA;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4601 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>1 .INIT = 32'hAA9AFFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4600 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4598 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4597 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In2 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_459 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4598 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In1 .INIT = 16'hFF08;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4597 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np15_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4596 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np15 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np151 .INIT = 64'h6AAAAAAAAAAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np151  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4596 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<4>1_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4593 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np12 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<4>11 .INIT = 32'h6CCCCCCC;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4593 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4592 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux00001 .INIT = 32'h6CCCCCCC;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4592 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4591 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4590 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or00012 .INIT = 64'h0000000100070007;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or00012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4591 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or00011 .INIT = 64'h0000001100000100;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4590 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4589 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4588 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or00002 .INIT = 64'h0000000400000084;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4589 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or00001 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4588 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq0000_f7  (
    .I0(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4587 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq00001 .INIT = 64'h0000000080000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4587 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4586 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or00001 .INIT = 64'h8000000000000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4586 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>1_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4585 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4584 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>12 .INIT = 8'hA9;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>12  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4585 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>11 .INIT = 16'hA9FF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4584 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt00001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4583 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt000011 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4583 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt00001_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4582 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt000011 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4582 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4581 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4580 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_270 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or00002 .INIT = 32'hFFFFFEEE;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_273 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_258 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_245 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_259 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4581 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or00001 .INIT = 64'hFFFFFFFFFFFFF8FF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_245 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_258 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_273 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_259 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4580 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl_Mrom_COND_110_rom000041_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_or000011_INV_0  (
    .I(NlwRenamedSig_OI_cfg_rd_wr_done_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4049 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or000011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_147 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4043 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_eof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_eof_n )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_enable_n_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q3_143 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_enable_n [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_dsc_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q3_144 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_src_dsc_n )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_sof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_177 ),
    .O(\BU2/U0/pcie_ep0/llk_tx_sof_n )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_282 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rst_n_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result<0>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not00041_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_rp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_wp_add0000_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<0>11_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/trn_lnk_up_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_454 ),
    .O(NlwRenamedSig_OI_trn_lnk_up_n)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_385 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not00031_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux00001_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_170 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_194 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not00011_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not00031_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_n )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not00011_INV_0  (
    .I(cfg_err_cor_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_not00011_INV_0  (
    .I(cfg_interrupt_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv1_INV_0  (
    .I(cfg_pm_wake_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/transactions_pending1_INV_0  (
    .I(cfg_trn_pending_n),
    .O(\BU2/U0/pcie_ep0/fe_l0_transactions_pending )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not00011_INV_0  (
    .I(trn_rnp_ok_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<0>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [0]),
    .O(trn_rbar_hit_n_515[0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<1>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [1]),
    .O(trn_rbar_hit_n_515[1])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<2>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [2]),
    .O(trn_rbar_hit_n_515[2])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<3>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [3]),
    .O(trn_rbar_hit_n_515[3])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<4>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [4]),
    .O(trn_rbar_hit_n_515[4])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<5>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [5]),
    .O(trn_rbar_hit_n_515[5])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rbar_hit_n<6>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [6]),
    .O(trn_rbar_hit_n_515[6])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_reof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_305 ),
    .O(trn_reof_n)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rerrfwd_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_306 ),
    .O(trn_rerrfwd_n)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rrem_n<3>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] ),
    .O(\NlwRenamedSignal_trn_rrem_n[0] )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rrem_n<7>1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] ),
    .O(\NlwRenamedSignal_trn_rrem_n[4] )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rsof_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_304 ),
    .O(trn_rsof_n)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/trn_rsrc_rdy_n1_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .O(trn_rsrc_rdy_n)
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N6 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<1>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N7 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<3>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N9 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<4>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N10 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<5>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N11 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<6>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N12 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<7>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N13 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<8>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N14 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<9>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N15 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<10>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N16 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<11>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N17 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 )
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [0])
  );
  INV \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_lut<0>_INV_0  (
    .I(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_G .INIT = 64'h0000000004100110;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4579 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_F .INIT = 64'h0100000000150110;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4578 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4578 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4579 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_261 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_G .INIT = 64'hDDDDFEFEDDDCBFAE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4577 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_F .INIT = 64'hDDDDFEFEDCDCBEAE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4576 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4576 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4577 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>11_G .INIT = 32'hA0202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>11_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_97 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_96 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_98 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4575 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>11_F .INIT = 32'hA0202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>11_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_100 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_99 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_101 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4574 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4574 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4575 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4099 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_G .INIT = 64'h4040004055555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_96 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_97 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_98 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4573 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_F .INIT = 64'h4040004055555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_100 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_99 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_101 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4572 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4572 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4573 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_327 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_468 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_186 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4571 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_F .INIT = 64'hFBBBEAAA51114000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I2(trn_tsrc_dsc_n),
    .I3(trn_teof_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_186 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4570 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4570 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4571 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_193 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_188 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4569 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_trem_n_512[0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_188 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4568 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4568 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4569 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_196 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_469 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_185 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4567 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_tsof_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_185 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4566 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4566 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4567 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_191 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4565 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4564 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4564 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4565 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4563 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4562 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4562 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4563 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4561 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4560 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4560 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4561 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4559 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4558 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<12>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4558 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4559 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4557 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4556 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<13>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4556 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4557 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4555 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4554 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<14>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4554 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4555 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4553 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4552 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<15>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4552 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4553 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4551 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4550 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<16>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4550 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4551 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4549 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4548 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<17>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4548 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4549 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4547 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4546 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<18>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4546 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4547 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4545 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4544 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<19>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4544 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4545 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4543 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4542 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4542 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4543 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4541 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4540 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<20>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4540 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4541 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4539 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4538 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<21>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4538 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4539 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4537 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4536 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<22>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4536 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4537 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4535 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4534 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<23>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4534 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4535 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4533 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4532 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<24>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4532 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4533 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4531 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4530 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<25>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4530 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4531 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4529 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4528 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<26>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4528 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4529 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4527 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4526 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<27>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4526 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4527 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4525 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4524 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<28>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4524 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4525 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4523 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4522 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<29>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4522 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4523 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4521 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4520 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4520 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4521 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4519 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4518 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<30>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4518 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4519 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4517 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4516 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<31>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4516 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4517 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4515 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4514 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<32>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4514 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4515 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4513 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4512 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<33>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4512 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4513 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4511 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4510 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<34>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4510 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4511 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4509 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4508 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<35>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4508 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4509 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4507 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4506 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<36>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4506 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4507 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4505 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4504 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<37>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4504 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4505 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4503 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4502 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<38>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4502 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4503 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4501 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4500 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<39>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4500 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4501 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4499 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4498 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4498 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4499 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4497 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4496 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<40>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4496 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4497 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4495 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4494 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<41>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4494 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4495 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4493 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4492 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<42>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4492 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4493 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4491 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4490 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<43>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4490 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4491 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4489 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4488 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<44>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4488 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4489 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4487 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4486 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<45>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4486 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4487 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4485 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4484 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<46>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4484 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4485 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4483 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[47]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4482 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<47>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4482 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4483 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4481 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4480 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<48>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4480 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4481 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4479 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4478 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<49>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4479 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4477 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4476 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4476 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4477 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4475 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4474 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<50>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4474 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4475 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4473 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4472 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<51>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4472 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4473 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4471 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4470 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<52>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4470 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4471 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4469 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4468 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<53>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4468 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4469 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4467 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4466 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<54>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4466 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4467 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4465 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4464 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<55>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4464 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4465 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4463 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4462 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<56>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4462 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4463 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4461 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4460 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<57>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4460 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4461 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4459 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4458 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<58>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4459 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4457 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4456 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<59>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4456 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4457 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4455 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4454 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4454 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4455 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4453 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4452 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<60>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4452 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4453 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4451 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4450 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<61>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4450 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4451 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4449 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4448 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<62>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4448 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4449 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4447 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4446 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<63>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4446 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4447 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4445 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4444 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4444 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4445 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4443 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4442 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4442 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4443 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4441 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4440 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4440 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4441 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>_G .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4439 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>_F .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I2(trn_td_511[9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4438 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4438 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4439 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1_G .INIT = 32'hAAA9FFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1_G  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4437 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1_F .INIT = 16'hAAA9;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1_F  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4436 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N4436 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4437 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<0>1 .INIT = 64'hAAAAAAA96666666A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_107_addsub00006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux00001 .INIT = 64'h0808080808080810;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_107_addsub00006 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<1>1 .INIT = 64'h8888888888888448;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .I1(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not00021 .INIT = 64'h0003000200000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not00021  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I3(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<7>1 .INIT = 64'hFFFAFFFAF8FAFAFA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<8>1 .INIT = 64'hFFFAFFFAF8FAFAFA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and00002 .INIT = 32'h7FFF0000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and00002 .INIT = 32'h7FFF0000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<7> .INIT = 64'h65A5A5A5A5A5A5A5;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<7> .INIT = 64'h65A5A5A5A5A5A5A5;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N38 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<0>1 .INIT = 64'hFF222222F0202020;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<1>1 .INIT = 64'hFF222222F0202020;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<2>1 .INIT = 64'hFF222222F0202020;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<3>1 .INIT = 64'hFF222222F0202020;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I2(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<3>1 .INIT = 64'hF00F2DD22DD22DD2;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>11 .INIT = 32'h202020BA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_mux0000<7>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4058 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>11 .INIT = 32'h202020BA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4057 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4095 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4094 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4093 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4092 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4091 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4090 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4089 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4088 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4087 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4086 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4085 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4084 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4083 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4082 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4081 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4080 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4079 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4078 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4077 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4076 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4075 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4074 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4073 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4072 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4071 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4070 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4069 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4068 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4067 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4066 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4065 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<16>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<17>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<18>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<19>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<20>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<21>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<22>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<23>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<24>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<25>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<26>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<27>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<28>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<29>1 .INIT = 64'h0A002B220A000900;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>11 .INIT = 32'h008800B2;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[3] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4054 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>11 .INIT = 32'h008800B2;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<6>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4052 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not00011 .INIT = 64'h8880808080808080;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and00011 .INIT = 64'h2000000022222222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>_SW0 .INIT = 32'h02460242;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2226 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000113 .INIT = 64'hFDFDFDF500000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000113  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4434 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000_map35 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000113_SW0 .INIT = 32'hFFFF8FCF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000113_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4434 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<1>1 .INIT = 32'hAAA9A9AA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>621 .INIT = 32'h8A8A9A8A;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>621  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4059 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1 .INIT = 32'h3333F918;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4056 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>25 .INIT = 64'h3232020273715250;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>25  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>_map9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000 .INIT = 64'h0302020203020303;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_208 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_207 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_209 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_222 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_206 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4432 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_383 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_SW0 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4432 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<0>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<0>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[0]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<10>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<10>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[10]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<11>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<11>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[11]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<12>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<12>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[12]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<13>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<13>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[13]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<14>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<14>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[14]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<15>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<15>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[15]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<16>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<16>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[16]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<17>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<17>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[17]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<18>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<18>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[18]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<19>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<19>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[19]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<1>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<1>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[1]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<20>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<20>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[20]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<21>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<21>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[21]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<22>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<22>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[22]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<23>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<23>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[23]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<24>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<24>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[24]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<25>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<25>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[25]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<26>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<26>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[26]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<27>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<27>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[27]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<28>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<28>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[28]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<29>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<29>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[29]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<2>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<2>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[2]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<30>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<30>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[30]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<31>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<31>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[31]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<32>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<32>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[32]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<33>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<33>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[33]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<34>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<34>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[34]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<35>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<35>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[35]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<36>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<36>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[36]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<37>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<37>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[37]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<38>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<38>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[38]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<39>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<39>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[39]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<3>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<3>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[3]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<40>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<40>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[40]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<41>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<41>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[41]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<42>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<42>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[42]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<43>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<43>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[43]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<44>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<44>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[44]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<45>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<45>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[45]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<46>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<46>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[46]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<47>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<47>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[47]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<4>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<4>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[4]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<5>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<5>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[5]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<6>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<6>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[6]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<7>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<7>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[7]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<8>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<8>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[8]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<9>1 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<9>1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_tlp_cpl_header_523[9]),
    .I2(cfg_err_cpl_abort_n),
    .I3(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In771 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In771  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map18 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4096 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000044 .INIT = 32'hFFFFFEEE;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000044  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map8 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_367 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_380 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux00001 .INIT = 64'h1111111111110100;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ),
    .I3(trn_tsof_n),
    .I4(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I5(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or00011 .INIT = 8'h1F;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or00011  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0003_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<0>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<1>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<2>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<3>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<4>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<5>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<6>1 .INIT = 64'hDDCDCDCD88C8C8C8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and00001 .INIT = 64'h0000004400000004;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and00001  (
    .I0(trn_rnp_ok_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_321 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not00011 .INIT = 64'hFFFFFFFFFF0AFF02;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_not00011 .INIT = 64'h00000000FF0AFF02;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<1>1 .INIT = 64'h33C32282CCC38882;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<1>1  (
    .I0(\NlwRenamedSig_OI_cfg_command[8] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .I4(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<2>1 .INIT = 64'h3CC32882CCCC8888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<2>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0]),
    .I4(\NlwRenamedSig_OI_cfg_command[8] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<3>1 .INIT = 16'h3C28;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<3>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I3(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<0>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<1>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<2>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<2>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<3>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<3>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<4>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<4>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<5>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<5>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<6>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000<6>1  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux00001 .INIT = 8'h32;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw ),
    .I2(cfg_rd_en_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In .INIT = 64'h00000001AAAAAAAB;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N1147 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In_456 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not00011 .INIT = 32'h7FFF8000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not00011 .INIT = 32'h7FFF8000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<6>11 .INIT = 64'h066666660AAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<6>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt18 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<5>11 .INIT = 32'hD5552AAA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<5>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt15 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<6> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N19 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<6> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N37 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<5> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N18 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<5> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<4> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N17 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<4> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N35 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<3> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N16 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<3> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N34 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<2> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N15 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<2> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N33 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<1> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N14 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<1> .INIT = 64'h6AAAAAAA55555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N32 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<0> .INIT = 64'h95555555AAAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<0> .INIT = 64'h95555555AAAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N31 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<2>1 .INIT = 16'hF096;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy<2>11 .INIT = 32'h62222220;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy<2>11 .INIT = 32'hFBBBBBB9;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000083 .INIT = 32'hCDC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000083  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map8 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add00001 .INIT = 32'h956A3FC0;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<2>1 .INIT = 32'hAA008228;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<2>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<1>11 .INIT = 64'hA028D7A0D7A0D7A0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not00011 .INIT = 64'hFF10FF10FF10FF32;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_184 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N413 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_272 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_and00001 .INIT = 32'h00008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_and00001 .INIT = 32'h00008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not00011 .INIT = 64'hFFFF1011FFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not00011  (
    .I0(trn_tsrc_rdy_n),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ),
    .I3(trn_tsof_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and000011 .INIT = 32'h8000FFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N12 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and000011 .INIT = 32'h8000FFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N30 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre12 .INIT = 64'hFFFFF888F888F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre12  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4101 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<2>11 .INIT = 64'h143C3C3C50F0F0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt6 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<1>11 .INIT = 32'hF6666666;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux00001 .INIT = 32'h00008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_mux00001 .INIT = 32'h00008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_mux00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<0>11 .INIT = 16'h1555;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux00001 .INIT = 64'hFFFF5455FFFFFEFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_459 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux00001 .INIT = 64'h1515150415151515;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_459 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux00001 .INIT = 64'hC8C8C8C8C8C8C8CD;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_211 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<0>2 .INIT = 32'hFFFEFEC9;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<0>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux00001 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_215 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<2>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<3>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<4>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<6>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<2>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<3>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<4>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<5>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<6>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<7>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<8>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<9>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<2>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux00001 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux00001 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_trem_n_512[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux00001 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_469 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_tsof_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<0>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<10>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<11>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<12>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<13>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<14>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<15>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<16>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<17>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<18>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<19>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<1>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<20>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<21>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<22>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<23>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<24>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<25>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<26>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<27>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<28>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<29>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<2>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<30>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<31>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<32>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<33>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<34>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<35>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<36>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<37>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<38>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<39>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<3>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<40>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<41>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<42>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<43>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<44>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<45>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<46>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<47>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<48>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<49>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<4>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<50>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<51>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<52>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<53>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<54>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<55>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<56>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<57>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<58>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<59>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<5>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<60>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<61>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<62>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<63>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<6>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<7>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<8>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<9>1 .INIT = 64'hCCCCCCCECCCCCCC4;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(trn_td_511[9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<0>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<10>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<11>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<12>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<13>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<14>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<15>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<16>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<17>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<18>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<19>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<1>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<20>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<21>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<22>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<23>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<24>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<25>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<26>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<27>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<28>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<29>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<2>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<30>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<31>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<32>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<33>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<34>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<35>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<36>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<37>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<38>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<39>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<3>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<40>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<41>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<42>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<43>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<44>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<45>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<46>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<47>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<48>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<49>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<4>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<50>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<51>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<52>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<53>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<54>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<55>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<56>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<57>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<58>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<59>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<5>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<60>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<61>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<62>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<63>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<6>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<7>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<8>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<9>1 .INIT = 16'hCDC8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<3>1 .INIT = 32'h0FD2D2D2;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<3>1 .INIT = 32'h0FD2D2D2;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux00001 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<0>1 .INIT = 32'hAA202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<0>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<1>1 .INIT = 32'hAA202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<1>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<2>1 .INIT = 32'hAA202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<2>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<3>1 .INIT = 32'hAA202020;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000<3>1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux00001 .INIT = 32'hFFFFFFFD;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(trn_tsrc_dsc_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<3>1 .INIT = 32'h00100414;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_or00001 .INIT = 64'hFFAA2AAA2AAA2AAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(trn_rdst_rdy_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>11 .INIT = 32'h7E2A2B2A;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_mux0000<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[4] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4055 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned1 .INIT = 16'hFF80;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_289 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not00012 .INIT = 16'h8000;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not00012  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_and00002 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_and00002  (
    .I0(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .I3(cfg_rd_en_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not00011 .INIT = 16'hC888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done1 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_468 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val1 .INIT = 8'h5D;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst1 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or00001 .INIT = 16'hFFEF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I1(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I2(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start1 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_469 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>34 .INIT = 32'hCECE4642;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>34  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map10 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>41 .INIT = 64'h0000000200020000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>41  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<5>_SW0 .INIT = 64'hFFFFFFFDFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2220 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<7>_SW0 .INIT = 64'hFFFFFFFDFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<7>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2218 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and00051 .INIT = 32'hFF008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and00051  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000_SW4 .INIT = 64'h7FFFFFFFFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000_SW4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4110 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>31 .INIT = 64'h0000000200020000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>25 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>25  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>11 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5>_SW0 .INIT = 64'hCCCCCCCCCCCCCCC9;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N942 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1_SW0 .INIT = 32'h202020BA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4349 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_cy<1>11 .INIT = 64'h0A0B0A0802020200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00001 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .I1(cfg_rd_en_n),
    .I2(cfg_dwaddr_522[9]),
    .I3(cfg_dwaddr_522[8]),
    .I4(cfg_dwaddr_522[7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4430 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00001_SW1 .INIT = 16'hFF7F;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00001_SW1  (
    .I0(cfg_dwaddr_522[5]),
    .I1(cfg_dwaddr_522[4]),
    .I2(cfg_dwaddr_522[2]),
    .I3(cfg_dwaddr_522[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4430 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom000011 .INIT = 32'h88787878;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I2(cfg_err_posted_n),
    .I3(cfg_err_cpl_abort_n),
    .I4(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom000041 .INIT = 32'h5DDDFFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom000041  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 ),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_ur_n),
    .I3(cfg_err_cpl_abort_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom00003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux00001 .INIT = 32'h72325010;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux00001 .INIT = 32'hC6448200;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux00001 .INIT = 32'h72325010;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux00001 .INIT = 64'hD9FA40FAD9504050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom000011 .INIT = 16'h8878;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_463 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom000041 .INIT = 16'h5DFF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom000041  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_463 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom00003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not00001 .INIT = 32'h00030002;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not00001  (
    .I0(cfg_rd_en_n),
    .I1(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>_SW0 .INIT = 32'h4C4E4C4C;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1427 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>_SW0 .INIT = 32'h88889888;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [32]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2228 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux00001 .INIT = 64'hAAAAA8AAAAAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux00001  (
    .I0(trn_rcpl_streaming_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not00011 .INIT = 32'hFF0AFF02;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_xor<1>11 .INIT = 64'hC3D2C3D2E1E1E1F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV1 .INIT = 64'hFFFFFFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4384 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4386 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000107 .INIT = 32'h00008421;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000107  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4422 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000_map35 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000107_SW0 .INIT = 64'h6FF6FFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000107_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4422 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In1011 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In1011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_470 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4414 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4098 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In1011_SW0 .INIT = 32'hFFFFFFFE;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In1011_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4414 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In861 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In861  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4412 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4097 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In861_SW0 .INIT = 32'h03020303;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In861_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4412 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>38 .INIT = 8'h70;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>38  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000308 .INIT = 64'h0008000800080000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000308  (
    .I0(\NlwRenamedSig_OI_cfg_command[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_283 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map2 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map65 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_inc_dec_b_not00011 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_inc_dec_b_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_465 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_inc_dec_b_not00011 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_inc_dec_b_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_462 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671 .INIT = 32'h0105EFAF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map8 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N4406 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4407 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4102 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671_SW1 .INIT = 64'hFFFF088808880888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4407 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671_SW0 .INIT = 16'hF777;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>671_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4406 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<2> .INIT = 32'h00010118;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>571 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>571  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4060 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085 .INIT = 64'h31313333B9313333;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4404 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000_map4 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085_SW0 .INIT = 16'hFFBF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000085_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4404 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000326 .INIT = 64'h0A0A0A020A0A0A0A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000326  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map73 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4402 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000326_SW0 .INIT = 64'h7FFFFFFFFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000326_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map63 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map60 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map47 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map36 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map24 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4402 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000326 .INIT = 64'h0A0A0A020A0A0A0A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000326  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map73 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4400 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000326_SW0 .INIT = 64'h7FFFFFFFFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000326_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map63 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map60 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map47 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map36 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map24 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4400 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000326 .INIT = 64'h0A0A0A020A0A0A0A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000326  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map73 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4398 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000326_SW0 .INIT = 64'h7FFFFFFFFFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000326_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map63 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map60 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map47 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map36 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map24 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4398 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_94_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N31 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N21 ),
    .S(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_94 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_96_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N23 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_96 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_97_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N34 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N24 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_97 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_100_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N35 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_100 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_98_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N36 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N26 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_98 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_99_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N37 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N27 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_99 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_101_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N38 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N28 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_101 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_102_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N39 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N29 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_102 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_103_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N310 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N210 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_103 )
  );
  MUXF7 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_104_2_f7  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N211 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_104 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>21 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147 .INIT = 64'h0000000000008421;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4386 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4384 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147_SW1 .INIT = 64'h6FF6FFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4386 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>_SW0 .INIT = 64'hAEAAAAAA0C000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [41]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N32 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2224 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>_SW0 .INIT = 64'hAEAAAAAA0C000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [42]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N32 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2222 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147_SW0 .INIT = 64'h6FF6FFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00018147_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4384 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_rstpot .INIT = 64'hFF3FAAAAF333AAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4370 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4357 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_rstpot_SW0 .INIT = 64'hFFDFDFDFAA000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_rstpot_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map47 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4130 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4370 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147 .INIT = 64'h0000000000008421;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4368 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4364 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147_SW1 .INIT = 64'h6FF6FFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4368 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and00001 .INIT = 64'h000700070007000F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147_SW0 .INIT = 64'h6FF6FFFFFFFF6FF6;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq00008147_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4364 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000171_SW0 .INIT = 64'h0000000090090000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000171_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map12 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4362 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4130 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000171_SW0_SW0 .INIT = 16'h6FF6;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000171_SW0_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4362 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_rstpot .INIT = 32'h3F00AAAA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_148 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N4358 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N2572 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4356 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000_SW1 .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4358 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n1 .INIT = 64'h33333333FFFFFBFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/llk_rx_dst_req_n )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<4>11 .INIT = 64'h000000020000000A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux00001 .INIT = 64'h03000000AB00AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4357 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4356 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_148 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<3>11 .INIT = 64'h0800001000000030;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_rstpot .INIT = 64'hFFFFFFFFF4F4F4FC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .I3(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/buf_divert ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4124 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<2>11 .INIT = 64'hF0F0E1C378F0F0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011 .INIT = 64'h02020202F7FF020A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4354 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4353 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011_SW1 .INIT = 32'hFF3FAF2F;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4354 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011_SW0 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_not00011_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4353 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not00011 .INIT = 64'h0E0E0EEE000000EE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_180 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .I3(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4351 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe1_SW2 .INIT = 8'hFD;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe1_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4351 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1 .INIT = 32'hFFF8F8F8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N4349 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4061 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out41 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out41  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0004 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out61 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out61  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out71 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out71  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not000111 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and00001 .INIT = 16'h1101;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<0>1 .INIT = 64'h2888888828828882;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub00006 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux00001 .INIT = 64'h8000800200000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub00006 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<0>1 .INIT = 32'h6AAA6A99;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub00006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<0>1 .INIT = 32'h6AAA6A99;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub00006 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux00001 .INIT = 32'h80810001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub00006 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux00001 .INIT = 32'h80810001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub00006 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np1 .INIT = 16'h4CCC;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_pre_309 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>12 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>12  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out31 .INIT = 16'h0008;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy<1>11 .INIT = 64'hAAAA080008000800;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy<1>11 .INIT = 64'hFFFF54FF54FF54FF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy<1>11 .INIT = 64'hAAAA080008000800;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy<1>11 .INIT = 64'hFFFF54FF54FF54FF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy<1>11 .INIT = 64'hAAAA080008000800;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy<1>11 .INIT = 64'hFFFF54FF54FF54FF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Msub__AUX_108_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<0> .INIT = 64'h8778787877888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N46 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<6> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N52 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<5> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N51 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<4> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N50 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<3> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N49 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<2> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N48 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<1> .INIT = 64'h8878787888888888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux00001 .INIT = 16'hF7B3;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N22 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N32 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_rstpot1 .INIT = 16'hFECE;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_rstpot1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_145 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4147 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4147 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000011 .INIT = 64'h000A000A000A002A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4137 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not00011 .INIT = 8'hAE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and00001 .INIT = 16'h0008;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not00011 .INIT = 32'hF0F0F4FC;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N4143 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000111_SW0 .INIT = 32'hF4F44454;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000111_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_330 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d_331 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4143 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000 .INIT = 64'h0F0F03470F0F8BCF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N4023 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4021 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4141 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_145 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW3 .INIT = 32'hFFFB0400;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4022 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4023 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4141 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or00002 .INIT = 64'h0F0F3F3F0F0F3F7F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or00002  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I2(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4137 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4120 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl11 .INIT = 64'h0000303000003070;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I2(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4137 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N4120 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl11_SW0 .INIT = 16'hF575;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl11_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4137 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld1 .INIT = 64'h2AAAAAAAAAAAAAAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_295 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or00001 .INIT = 32'hFF3BF733;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_or00001 .INIT = 64'hFFFF005F33330033;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_293 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N3933 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000111 .INIT = 16'h004C;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl1 .INIT = 32'h8888A888;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl1 .INIT = 16'h2AAA;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_pre_311 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden1 .INIT = 64'h00CC4CCC4CCC4CCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden1  (
    .I0(trn_rdst_rdy_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or00012 .INIT = 64'h00AA00AA30BAF0FA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or00012  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_0 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4129 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_0_rstpot .INIT = 16'h0A0C;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_0_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4129 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4128 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_1_rstpot .INIT = 16'h0A0C;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_1_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4128 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_2 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4127 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_2_rstpot .INIT = 16'h0A0C;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_2_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4127 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_0 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4126 ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_0_rstpot .INIT = 16'h0A0C;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_0_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0000 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4126 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4125 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_1_rstpot .INIT = 16'hFAFC;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_fifo_1_rstpot  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_init_cpl1 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4125 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4124 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000011_SW0 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_tc_or000011_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4120 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_pcpl1 .INIT = 32'h44CC0C0C;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_pcpl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_295 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_pcpl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000 .INIT = 64'hAAAAAAAACCCCF00F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4114 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000_299 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000_SW2 .INIT = 16'h7FFF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4114 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000 .INIT = 64'hAAAAAAAACCCCF00F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4110 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000_298 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>12 .INIT = 16'h0888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>12  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4109 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>_rt_347 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>_rt_354 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>_rt_361 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>11 .INIT = 16'h2A00;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4108 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_341 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_342 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt_343 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt_344 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt_345 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt_346 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_348 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_349 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt_350 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt_351 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt_352 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt_353 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_355 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_356 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt_357 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt_358 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt_359 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt .INIT = 4'h2;
  LUT1 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt_360 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<0>1 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N25 )
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[0] )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_device_number[4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [7])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_device_number[3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [6])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_device_number[2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [5])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_device_number[1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [4])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_device_number[0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_05 [3])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [7])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [6])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [5])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [4])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [3])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [2])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .D(NlwRenamedSig_OI_cfg_bus_number[0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_04 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rfun_id_o_374 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4104 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4104 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_283 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_281 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d11 .INIT = 16'h0008;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rbus_id_d11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4103 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rfun_id_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4103 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rfun_id_o_374 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_0 .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4102 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4101 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N341 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4100 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_335 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_0 .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4099 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4098 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In_map9 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4097 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In_map11 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4096 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map11 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4095 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2232 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [6])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4094 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2234 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [5])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4093 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2236 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [4])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4092 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2238 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [3])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4091 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2240 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [2])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4090 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2222 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [1])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4089 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2224 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4088 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2262 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4087 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2264 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [6])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4086 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2266 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [5])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4085 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2268 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [4])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4084 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2270 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4083 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2272 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4082 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2258 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4081 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2260 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4080 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2274 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4079 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2276 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [6])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4078 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2278 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [5])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4077 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2280 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [4])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4076 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2282 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [3])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4075 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2284 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [2])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4074 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2286 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [1])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4073 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2288 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4072 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2242 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [7])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4071 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2244 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [6])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4070 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2246 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [5])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4069 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2248 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [4])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4068 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2250 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [3])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4067 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2252 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [2])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4066 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2254 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [1])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4065 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N2256 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1 .INIT = 32'hF8F8FFF8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N2226 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4064 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4064 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0005 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1 .INIT = 32'hF8F8FFF8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0003 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4063 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4063 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N1427 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1 .INIT = 32'hF8F8FFF8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N2228 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4062 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4062 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [3])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4061 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [2])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4060 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map10 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [1])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4059 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<29>_map9 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4058 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_03 [0])
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4057 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4056 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4055 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[4] )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4054 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[3] )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4052 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not00001001 .INIT = 32'hFFFFFFFE;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not00001001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map11 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map16 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map22 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map27 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4050 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4050 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_160 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4049 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(cfg_rd_en_n),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_en_n_d_146 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4048 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4048 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4047 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4047 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4046 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4046 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4045 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4045 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or000011 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4044 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4044 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4043 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_224 ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_master_data_parity )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not000111 .INIT = 8'hFD;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_not000111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4042 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4042 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_err_wr_ep_n_147 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq0001111 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq0001111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4041 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/N4041 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and000061 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and000061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n1 .INIT = 64'h8F8F8F8F8FFF8F8F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_src_rdy_n1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_169 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_148 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ),
    .O(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe1 .INIT = 64'h554555455545FFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof ),
    .I4(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I5(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof1 .INIT = 32'hFFFF4454;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_171 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_173 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/only_eof )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW2 .INIT = 32'hFFFF8FCF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d_331 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_330 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4023 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW1 .INIT = 64'hFFFF8FCFCFCF8FCF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d_331 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_330 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4022 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW0 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_first_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4021 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000 .INIT = 64'hCCDC001000100010;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N4008 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N4007 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_301 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_SW1 .INIT = 32'h7FFFFFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4008 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_SW0 .INIT = 64'h8000000000000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N4007 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux00001 .INIT = 64'h0F0FAACC0F0FCCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_166 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_167 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_194 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux00001 .INIT = 64'h3333AAF03333F0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_163 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux00001 .INIT = 64'h0F0FAACC0F0FCCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_165 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_168 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<0>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<10>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<11>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<12>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<13>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<14>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<15>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<16>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<17>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<18>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<19>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<1>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<20>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<21>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<22>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<23>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<24>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<25>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<26>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<27>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<28>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<29>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<2>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<30>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<31>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<32>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<33>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<34>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<35>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<36>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<37>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<38>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<39>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<3>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<40>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<41>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<42>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<43>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<44>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<45>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<46>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<47>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<48>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<49>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<4>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<50>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<51>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<52>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<53>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<54>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<55>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<56>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<57>1 .INIT = 64'hCCCCAAF0CCCCF0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<58>1 .INIT = 64'hCCCCAAF0CCCCF0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<59>1 .INIT = 64'hCCCCAAF0CCCCF0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<5>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<60>1 .INIT = 64'hCCCCAAF0CCCCF0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<61>1 .INIT = 64'hCCCCAAF0CCCCF0F0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<62>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<63>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<6>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<7>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<8>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<9>1 .INIT = 64'hF0F0AACCF0F0CCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux00001 .INIT = 64'h0F0FAA000F0FCCCC;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_162 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_171 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and0000 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/clr_buf_np11 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/clr_buf_np11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np .INIT = 64'h0000005F00000033;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_293 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N3933 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np_310 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np_SW0 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np_SW0  (
    .I0(trn_rnp_ok_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_321 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3933 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000139 .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000139  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000027 .INIT = 16'h0090;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux000027  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_mux0000_map12 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1_mux00001 .INIT = 64'hAAAAAAAACCCC0FF0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5_mux00001 .INIT = 64'hAAAAAAAACCCC0FF0;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd__add0001_cy [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0_mux00001 .INIT = 32'hAAAACC0F;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Msub_pcpl_addto_sub0000_xor<0>11 .INIT = 16'h6AC0;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Msub_pcpl_addto_sub0000_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>1 .INIT = 16'h2A00;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001 .INIT = 64'hAAAAAAAAAA8AA888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000_bdd10 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/N3639 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N3638 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW1 .INIT = 64'h7300FF73100FFF1F;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3639 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW0 .INIT = 64'hD540FD54DD44FF55;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and00001_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3638 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7_mux00001 .INIT = 32'hEBEE4144;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_300 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_mux00001 .INIT = 32'hFDEC3120;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_300 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [5]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [1]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [2]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N3632 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000_198 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [7]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [4]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_completion_ready_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3632 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [7]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [5]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [4]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [0]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N3629 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000_197 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [2]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_posted_ready_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3629 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv31 .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv31  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_tc [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2]),
    .I5(\BU2/U0/pcie_ep0/llk_tx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv_bdd4 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [5]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [7]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [6]),
    .I3(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [4]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N3626 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000_199 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [1]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [3]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_non_posted_ready_n [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N3626 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000314 .INIT = 64'h2200220020002200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000314  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .I3(\NlwRenamedSig_OI_cfg_command[1] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map73 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000249 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000249  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map63 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000245 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000245  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map60 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000169 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000169  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000133 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000133  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000076 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map24 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000040 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000_map13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000314 .INIT = 64'h2200220020002200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000314  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I3(\NlwRenamedSig_OI_cfg_command[1] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map73 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000249 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000249  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map63 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000245 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000245  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map60 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000169 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000169  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000133 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000133  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000076 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map24 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000040 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000_map13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000314 .INIT = 64'h2200220020002200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000314  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_283 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I3(\NlwRenamedSig_OI_cfg_command[0] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map73 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000249 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000249  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map63 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000245 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000245  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map60 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000169 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000169  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000133 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000133  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000076 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map24 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000040 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000_map13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000267 .INIT = 64'h8000000000000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000267  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map13 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map24 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map36 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map47 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map60 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map63 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map65 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000249 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000249  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map63 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000245 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000245  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map60 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000169 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000169  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map47 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000133 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000133  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000076  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map24 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040 .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004 .INIT = 8'hFD;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000_map2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000_SW0 .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_gap_q3_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2572 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022 .INIT = 64'h0000000023002700;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N2570 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000022_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2570 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00001 .INIT = 64'hFFFFFFFF57550300;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N25 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000021 .INIT = 32'hFFFF6400;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N14 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd__add0001_cy<4>11 .INIT = 32'h80000000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd__add0001_cy<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd__add0001_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>11 .INIT = 16'h0001;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>21 .INIT = 16'h0001;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>21  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<0>1 .INIT = 8'hF8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N25 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<16>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2288 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<17>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2286 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<18>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2284 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<19>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2282 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<20>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2280 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<21>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2278 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<22>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2276 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08_mux0000<23>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2274 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<10>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2272 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<11>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2270 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<12>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2268 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<13>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [13]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2266 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<14>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [14]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2264 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<15>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [15]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2262 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<8>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2260 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09_mux0000<9>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2258 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2256 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2254 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2252 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<3>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2250 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<4>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2248 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2246 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2244 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_10_mux0000<7>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2242 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [43]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [43]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2240 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<3>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [44]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2238 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<4>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [45]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2236 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<5>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [46]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [46]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2234 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>_SW0 .INIT = 64'hFEFCEECCFAF0AA00;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<6>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [47]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N2232 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<5> .INIT = 64'h22F22222FFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N2220 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<7> .INIT = 64'h22F22222FFFFFFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N2218 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [26]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<5>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [27]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<6>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [28]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<4>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<5>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N27 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [25]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy<4>11 .INIT = 64'h0000000080000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<0>1 .INIT = 32'h480CC084;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I1(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub00006 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux00001 .INIT = 32'h80820002;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux00001  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub00006 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Msub__AUX_108_cy [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub0000_cy [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not00011 .INIT = 16'h00CE;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or00001 .INIT = 16'hFF56;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<0>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<1>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<0>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<1>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<0>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<1>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<0>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<1>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<0>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<1>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and00011 .INIT = 16'h1011;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and00011  (
    .I0(trn_tsrc_rdy_n),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>121 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>121  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/N32 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_or000011 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np1 .INIT = 64'h0000D0C000000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen_316 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_317 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_np )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl1 .INIT = 64'h0000DC0000000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen_316 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_317 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/set_buf_pcpl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_and00001 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 ),
    .I1(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I2(\BU2/U0/pcie_ep0/llk_tx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and000011 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>14 .INIT = 32'h3222FAAA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>14  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map8 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In29 .INIT = 32'hBAFA3AF8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In29  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1-In_map9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000060 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000060  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map19 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000018 .INIT = 16'h0001;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux000018  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000_map8 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>28 .INIT = 64'hFFFFFFFFFF88F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>28  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map9 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N43 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map11 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>16 .INIT = 16'h135F;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>16  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<1>_map9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000 .INIT = 64'h4554EFFE5555FFFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_242 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N1429 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_247 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_248 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_246 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_SW0 .INIT = 32'h6FF6FFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_238 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1429 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18 .INIT = 64'hBEEEEEEE14444444;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N1425 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18_323 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18_SW0 .INIT = 16'h8000;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1425 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<2> .INIT = 64'h0003000F0002000A;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<2>  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map0 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N341 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<2>_SW0 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre<0>_map0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<2>1 .INIT = 32'hFFFF0100;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N25 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out51 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out51  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0005 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<10>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<10>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<10>1_443 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<11>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<11>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<11>1_442 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<9>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<9>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<9>1_444 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<17>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<17>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<17>1_436 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<23>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<23>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<23>1_430 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<26>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<26>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<26>1_427 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<16>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<16>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<16>1_437 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<6>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<6>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<6>1_447 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<24>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<24>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<24>1_429 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<5>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<5>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<5>1_448 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_cont_req_n1 .INIT = 32'hFFFFFDFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_cont_req_n1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/last_completion_150 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/transaction_149 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .O(\BU2/U0/pcie_ep0/llk_rx_dst_cont_req_n )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_or00001 .INIT = 64'hAAAAEFAFAAAAAFAF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_or00001  (
    .I0(trn_rnp_ok_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_293 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_321 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<7>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<7>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<7>1_446 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<12>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<12>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<12>1_441 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<22>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<22>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<22>1_431 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<15>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<15>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<15>1_438 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<8>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<8>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<8>1_445 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<21>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<21>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<21>1_432 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<27>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<27>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<27>1_426 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<19>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<19>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<19>1_434 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<25>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<25>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<25>1_428 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<28>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<28>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<28>1_425 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<18>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<18>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<18>1_435 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<1>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<1>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<1>1_452 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<13>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<13>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<13>1_440 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<14>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<14>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<14>1_439 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<20>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<20>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<20>1_433 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<34>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<34>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<34>1_419 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<4>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<4>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<4>1_449 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<2>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<2>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<2>1_451 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<29>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<29>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<29>1_424 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<0>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<0>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<0>1_453 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<3>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<3>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<3>1_450 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<35>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<35>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<35>1_418 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<39>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<39>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<39>1_414 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<30>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<30>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<30>1_423 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<31>1 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<31>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<31>1_422 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<11>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<32>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<32>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<32>1_421 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<33>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<33>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<33>1_420 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<10>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000<1>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_valid_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<38>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<38>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<38>1_415 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<41>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<41>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<41>1_412 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<36>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<36>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<36>1_417 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<62>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<62>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<62>1_391 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<9>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<60>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<60>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [60]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<60>1_393 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1]),
    .I1(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<42>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<42>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<42>1_411 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<59>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<59>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<59>1_394 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<8>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<37>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<37>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<37>1_416 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<56>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<56>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<56>1_397 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<40>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<40>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<40>1_413 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<58>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<58>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<58>1_395 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<7>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux00001 .INIT = 8'hFD;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I2(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<57>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<57>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<57>1_396 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<6>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030 .INIT = 64'hFFFFF888F888F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000030  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_369 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_372 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_363 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_377 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_370 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_371 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map13 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019 .INIT = 64'hFFFFF888F888F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or000019  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_364 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_376 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_365 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_379 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_362 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_378 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map8 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or00004  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_381 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_373 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_368 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_366 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000_map2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000010  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000_map4 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In40 .INIT = 32'h2828EC6C;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In40  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3-In_map11 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In_SW0 .INIT = 64'hFFFFFFFFEEEEEEEF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1147 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000 .INIT = 64'h00FF00FF00800000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/N1143 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_266 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_267 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_SW0 .INIT = 32'h00008000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1143 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000 .INIT = 64'h1133332333333323;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N1140 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N1141 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_269 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW1 .INIT = 32'h80000000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1141 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW0 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1140 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0> .INIT = 64'h03030001CFCFFFEF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/N1137 ),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N1138 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>_SW1 .INIT = 32'hFFFF4454;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1138 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>_SW0 .INIT = 16'hFF23;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<0>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N1137 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<4>11 .INIT = 64'h1450505050505050;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt12 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux00001 .INIT = 64'hFBFEFBBA51545110;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0001 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_194 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/_and0000 ),
    .I4(trn_tsrc_dsc_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_187 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>3 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<0>3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [37]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<1>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [38]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [38]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<2>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [39]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<3>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [40]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<35>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [35]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<36>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [36]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<7>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<0>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<10>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<11>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<12>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<13>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<14>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<15>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<1>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<2>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<3>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<4>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<5>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<6>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<7>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<8>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<9>1 .INIT = 64'hFFFFF222F222F222;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0007 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000<30>_map9 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<3>11 .INIT = 32'h14505050;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre11 .INIT = 32'hFFFFECA0;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N43 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N341 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or00001 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000031 .INIT = 32'h00000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux000031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<1>1 .INIT = 16'h6A59;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Msub__AUX_108_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<1>1 .INIT = 16'h6A59;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub0000_cy [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Msub__AUX_108_cy [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000<0>1 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000<1>1 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<2>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<2>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<2>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<2>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<2>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre111 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N43 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<0>1 .INIT = 16'h5510;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or00001 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<3>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<4>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<5>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N5 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<61>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<61>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [61]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<61>1_392 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux00001 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_sof_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux00001 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_src_rdy_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<50>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<50>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [50]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<50>1_403 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<43>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<43>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<43>1_410 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<63>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<63>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<63>1_390 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<45>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<45>1  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_data [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<45>1_408 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux00001 .INIT = 4'hD;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_eof_n ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<44>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<44>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [44]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<44>1_409 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<49>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<49>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [49]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<49>1_404 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<2>1 .INIT = 16'hB8FF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<55>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<55>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [55]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<55>1_398 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<47>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<47>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [47]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<47>1_406 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<52>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<52>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [52]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<52>1_401 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<48>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<48>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [48]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<48>1_405 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<51>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<51>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [51]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<51>1_402 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<53>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<53>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [53]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<53>1_400 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<1>1 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<54>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<54>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [54]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<54>1_399 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<46>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<46>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_data [46]),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<46>1_407 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/llk_tx_dst_rdy_n ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 ),
    .I1(\NlwRenamedSig_OI_cfg_command[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop11 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_264 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_230 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_249 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_250 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_233 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_274 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or00001 .INIT = 64'h50FF50FF55FF54FF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_183 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I3(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or00001 .INIT = 64'hAFFFAFFFAAFFABFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_183 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 ),
    .I3(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done1 .INIT = 16'h0007;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done1  (
    .I0(trn_tsrc_dsc_n),
    .I1(trn_teof_n),
    .I2(trn_tsrc_rdy_n),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_and000011 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_and000011  (
    .I0(\BU2/U0/pcie_ep0/mgmt_rden ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and00001 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_q_1_and000011 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_q_1_and000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or00001 .INIT = 8'hF7;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start1 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start1  (
    .I0(trn_tsof_n),
    .I1(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I2(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<0>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 ),
    .I1(\NlwRenamedSig_OI_cfg_command[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 ),
    .I1(\NlwRenamedSig_OI_cfg_command[1] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and00001 .INIT = 16'h1000;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and00001 .INIT = 16'h1000;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<1>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<2>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<5>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<6>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<0>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<3>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<4>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7_mux00001 .INIT = 64'h2A222A22FFFF2A22;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<3>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<7>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<4>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and00001 .INIT = 16'h1000;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<5>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<6>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<1>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<1>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<2>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<4>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<3>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<5>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<0>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<6>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<7>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_posted_available_n [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<7>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<2>1 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5> .INIT = 64'hF9FAF9FA090AF9FA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N942 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>111 .INIT = 8'hEF;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<1>111  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_328 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and00011 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_pre_and0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword1 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000073 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000073  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map27 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000062 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000062  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map22 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000040 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000040  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map16 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000029 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000029  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map11 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000011 .INIT = 64'hFFFFFFFFFFFFFFFE;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map5 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not00000 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not00000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_not0000_map0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In60 .INIT = 64'hFFFFFFFF22332232;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In60  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_ftl_155 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplt_154 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cor_153 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_nfl_152 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/send_cplu_151 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map18 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In37 .INIT = 32'hAFFCACF8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In37  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4-In_map11 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00002 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux00002  (
    .I0(cfg_dwaddr_522[3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N0 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000<1>1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N0 ),
    .I1(cfg_dwaddr_522[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_mux00001 .INIT = 32'h1015BABF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_103 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_102 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_104 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv1 .INIT = 64'h1455551455555555;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_175 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .I2(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .I4(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv_bdd4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not00011 .INIT = 64'h0808080800000008;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I3(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I4(trn_tsrc_rdy_n),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and00001 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I2(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I3(trn_tsrc_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd1 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_184 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rd )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>2 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000<0>2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_or0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<0>1 .INIT = 64'hFFEF00E0FF4F0040;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<1>1 .INIT = 64'hFFEF00E0FF4F0040;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<2>1 .INIT = 64'hFFEF00E0FF4F0040;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_avail_high_156 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N3 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 ),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or00011 .INIT = 64'hFFF000F0FFF00010;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or00011  (
    .I0(NlwRenamedSig_OI_trn_tdst_rdy_n),
    .I1(trn_tsrc_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_184 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>3 .INIT = 64'h287D7D28AAFFFFAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd0 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000<4>_bdd1 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux00001 .INIT = 64'hA8A8A8A8FDA8A8A8;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and0000 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/N6 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00031 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub00001 .INIT = 32'h9999CC9C;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6_mux000011 .INIT = 32'hEBEE4144;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000_bdd0 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or000021 .INIT = 64'h0000000100010001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux000021 .INIT = 32'h7FFFFFFF;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000_bdd0 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux00001 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux000011 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux00001 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/N01 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<2>1 .INIT = 16'h69AA;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<2>1 .INIT = 16'h69AA;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux000011 .INIT = 16'hEB41;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000_bdd0 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001 .INIT = 16'hD580;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_and0000 ),
    .I1(trn_teof_n),
    .I2(trn_tsrc_dsc_n),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_468 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<3>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/Madd_AUX_107_addsub00006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<3>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub00006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<3>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub00006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<3>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/Madd_AUX_107_addsub00006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<3>1 .INIT = 16'h88F8;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_107_addsub00006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and00001 .INIT = 16'h0100;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_340 ),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_fifo [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<1>1 .INIT = 16'h0302;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq00001 .INIT = 16'h0002;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/N21 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_463 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_461 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en1 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en1  (
    .I0(\NlwRenamedSig_OI_cfg_dcommand[2] ),
    .I1(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/err_ftl_en )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_367 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_380 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<0>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<1>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<2>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000<1>1 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop2 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1> .INIT = 64'h333300013333FFFB;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/N431 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N432 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>_SW1 .INIT = 32'hFFFFAAAE;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>_SW1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N432 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>_SW0 .INIT = 16'hFFAB;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N431 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2> .INIT = 64'h5555555555555554;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N429 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2>_SW0 .INIT = 16'hFFFE;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre<2>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N429 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1> .INIT = 64'h0000000000400001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N427 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1>_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000<1>_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N427 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N423 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000_294 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N423 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [5]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/N421 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000_296 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000_SW0 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N421 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000 .INIT = 64'h0000000080000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/N419 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_218 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_SW0 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N419 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_SW0 .INIT = 32'hFEFEE8EA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_SW0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/N413 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00001 .INIT = 64'hFFFFFFFFFFFFAEAA;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_461 ),
    .I1(\NlwRenamedSig_OI_cfg_dcommand[3] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [49]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_462 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_or00001 .INIT = 8'hF7;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00011 .INIT = 8'h7F;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I2(\NlwRenamedSig_OI_cfg_command[8] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00011 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_or00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\NlwRenamedSig_OI_cfg_command[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_masterdataparityerror_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_or00001 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(NlwRenamedSig_OI_cfg_rd_wr_done_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or00011 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_and00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_and00001  (
    .I0(trn_rnp_ok_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_q_303 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(trn_rcpl_streaming_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or00001  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or00001 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 ),
    .I1(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not00011 .INIT = 64'h0000000000800000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not00011 .INIT = 64'h0000000000800000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not00011 .INIT = 64'h0000000000800000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not00011 .INIT = 64'h0000000000000008;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not00011 .INIT = 64'h0000000000800000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not00011 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not00011 .INIT = 64'h0000000000000008;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_not00011 .INIT = 32'hF7777777;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_not00011  (
    .I0(cfg_interrupt_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I3(NlwRenamedSig_OI_cfg_interrupt_rdy_n),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_460 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not00031 .INIT = 16'h80FF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 ),
    .I1(NlwRenamedSig_OI_cfg_interrupt_rdy_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_460 ),
    .I3(cfg_interrupt_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and00001 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and00001 .INIT = 8'h4C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not00011 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not00011 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not00031 .INIT = 8'h02;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not00031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .I1(trn_rdst_rdy_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not00011 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not00011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not00011 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_170 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or000011 .INIT = 64'h0000001100000100;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_09 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux00001 .INIT = 64'hB2F0B20082F08200;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_08 [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<3>11 .INIT = 64'hBEEEEEEE14444444;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np9 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3_mux00001 .INIT = 64'hBEEEEEEE14444444;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<1>11 .INIT = 64'hD78282D7FFAAAAFF;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or00001 .INIT = 64'hFFFFF888F888F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_370 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_371 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_368 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_366 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_362 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_378 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or00001 .INIT = 64'hFFFFF888F888F888;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_369 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_372 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_370 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_371 ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_364 ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_376 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00011 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or000021 .INIT = 64'h0000000800000000;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or000021  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or00001 .INIT = 64'h0000000000000002;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and00001 .INIT = 64'h0000000000000008;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mxor_malformed_rem_xor0000_xo<2>1 .INIT = 32'h96695AA5;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mxor_malformed_rem_xor0000_xo<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<5>1 .INIT = 32'h08000028;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<1>1 .INIT = 32'hFFFFEEC9;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<4>11 .INIT = 32'h6CCCCCCC;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<4>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<3>1 .INIT = 32'h04404000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<2>11 .INIT = 32'hBEEE1444;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np6 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2_mux00001 .INIT = 32'hBEEE1444;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux00001 .INIT = 32'h9F9B9B9B;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<1>1 .INIT = 32'h00800800;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<2>1 .INIT = 32'h08000820;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<6>1 .INIT = 32'h40000004;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7_mux00001 .INIT = 32'hBABE1014;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_290 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8_mux00001 .INIT = 32'hBEBA1410;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_290 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<4>1 .INIT = 32'h04000440;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000<7>1 .INIT = 32'hA8A8A8F8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[5] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00[6] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<48>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<48>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<49>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<49>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<50>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<50>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<51>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<51>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<52>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<52>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<53>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<53>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<54>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<54>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<55>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<55>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<56>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<56>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<57>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<57>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<58>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<58>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<59>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<59>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<60>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<60>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<61>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<61>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<62>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<62>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<63>1 .INIT = 32'hFFC8C8C8;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d<63>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and00001 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and00001  (
    .I0(\NlwRenamedSig_OI_cfg_command[1] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_and00001 .INIT = 32'h0F0F0C08;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_302 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_cmp_eq00061 .INIT = 32'h00080000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_cmp_eq00061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_cmp_eq0006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00061 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or00061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or00001 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and00061 .INIT = 32'h00020000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and00061  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<1>1 .INIT = 16'h7660;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<3>11 .INIT = 16'h6CCC;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<3>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<0>1 .INIT = 16'h4B57;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<1>11 .INIT = 16'hBE14;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1_mux00001 .INIT = 16'hBE14;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out121 .INIT = 16'h9810;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Out121  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd3_159 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd4_158 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd1_157 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0006 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux000011 .INIT = 16'hEA80;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux000011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux00001 .INIT = 16'h5410;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux00001 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux00001 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux00001 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux00001 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux00001 .INIT = 16'hA820;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<0>11 .INIT = 16'h2A7F;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Msub_word_ct_sub0000_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or00001 .INIT = 16'hF111;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or00001  (
    .I0(cfg_err_ur_n),
    .I1(cfg_err_posted_n),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or00001 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_368 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_366 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_363 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_377 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or00001 .INIT = 16'hF888;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_369 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_372 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_365 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_379 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux00001 .INIT = 16'h0008;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux00001 .INIT = 16'h0008;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or00001 .INIT = 16'hFFFE;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_231 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_271 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_268 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_266 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux00001 .INIT = 16'h0F08;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_248 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_211 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_260 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000011 .INIT = 16'h5557;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq000011  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux00001 .INIT = 16'hFF08;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_257 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_280 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_375 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_252 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux00001 .INIT = 16'hFF04;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_257 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_280 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_375 ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_253 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<2>11 .INIT = 8'h6C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Mcount_credit_addr_cntr_xor<2>11 .INIT = 8'h6C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Mcount_credit_addr_cntr_xor<2>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or00001 .INIT = 8'h26;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1-In1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1-In1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1-In )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux00001 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<0>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<0>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[32]),
    .I2(cfg_dsn_525[0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<10>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<10>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[42]),
    .I2(cfg_dsn_525[10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<11>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<11>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[43]),
    .I2(cfg_dsn_525[11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<12>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<12>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[44]),
    .I2(cfg_dsn_525[12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<13>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<13>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[45]),
    .I2(cfg_dsn_525[13]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<14>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<14>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[46]),
    .I2(cfg_dsn_525[14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<15>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<15>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[47]),
    .I2(cfg_dsn_525[15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<16>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[48]),
    .I2(cfg_dsn_525[16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<17>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[49]),
    .I2(cfg_dsn_525[17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<18>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[50]),
    .I2(cfg_dsn_525[18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<19>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[51]),
    .I2(cfg_dsn_525[19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<1>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<1>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[33]),
    .I2(cfg_dsn_525[1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<20>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[52]),
    .I2(cfg_dsn_525[20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<21>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[53]),
    .I2(cfg_dsn_525[21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<22>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[54]),
    .I2(cfg_dsn_525[22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<23>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[55]),
    .I2(cfg_dsn_525[23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<24>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[56]),
    .I2(cfg_dsn_525[24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<25>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[57]),
    .I2(cfg_dsn_525[25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<26>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[58]),
    .I2(cfg_dsn_525[26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<27>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[59]),
    .I2(cfg_dsn_525[27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<28>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[60]),
    .I2(cfg_dsn_525[28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<29>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[61]),
    .I2(cfg_dsn_525[29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<2>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<2>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[34]),
    .I2(cfg_dsn_525[2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<30>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[62]),
    .I2(cfg_dsn_525[30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<31>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[63]),
    .I2(cfg_dsn_525[31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<3>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<3>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[35]),
    .I2(cfg_dsn_525[3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<4>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<4>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[36]),
    .I2(cfg_dsn_525[4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<5>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<5>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[37]),
    .I2(cfg_dsn_525[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<6>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<6>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[38]),
    .I2(cfg_dsn_525[6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<7>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<7>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[39]),
    .I2(cfg_dsn_525[7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<8>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<8>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[40]),
    .I2(cfg_dsn_525[8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<9>1 .INIT = 8'hD8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000<9>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(cfg_dsn_525[41]),
    .I2(cfg_dsn_525[9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<0>11 .INIT = 8'hB1;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np_xor<0>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0_mux00001 .INIT = 8'hB1;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt00001 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt00001 .INIT = 8'h15;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt00001 .INIT = 8'h57;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt00001 .INIT = 8'h7F;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and00001 .INIT = 8'h32;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_302 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_and00001 .INIT = 8'h4C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p1_297 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_and00001 .INIT = 8'h80;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and00001 .INIT = 8'h01;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and00001 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_250 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_264 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or000111 .INIT = 8'hA8;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or000111  (
    .I0(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000031 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux000031  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or00001 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_254 ),
    .I1(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_256 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and00001 .INIT = 8'hC4;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or00001 .INIT = 8'hFE;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_278 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_277 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_276 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and00011 .INIT = 8'hC4;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and00001 .INIT = 8'h51;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_xor<1>11 .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_rp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cfg_wp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_rp_add0000_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_rp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_wp_add0000_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/Madd_reg_cmt_wp_add0000_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mcount_poll_dwaddr_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Mcount_credit_addr_cntr_xor<1>11 .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Mcount_credit_addr_cntr_xor<1>11  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 ),
    .I1(cfg_interrupt_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_mux00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_mux00001  (
    .I0(cfg_interrupt_n),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_160 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi64_enabled_160 ),
    .I1(cfg_interrupt_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_479 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux00001 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_479 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt00001 .INIT = 4'h1;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt00001  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<16>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<16>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<17>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<17>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<18>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<18>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<19>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<19>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<20>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<20>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<21>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<21>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<22>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<22>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<23>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<23>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<24>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<24>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<25>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<25>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<26>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<26>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<27>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<27>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<28>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<28>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<29>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<29>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<30>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<30>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<31>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<31>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<32>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<32>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<33>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<33>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<34>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<34>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<35>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<35>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<36>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<36>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<37>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<37>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<38>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<38>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<39>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<39>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<40>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<40>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<41>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<41>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<42>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<42>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<43>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<43>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<44>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<44>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<45>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<45>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<46>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<46>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<47>1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d_mux0002<47>1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d1 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_215 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or00011 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or00011  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_201 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_264 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or00001 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_254 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_240 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_244 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_243 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or00001 .INIT = 4'hE;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_236 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_262 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and00001 .INIT = 4'h8;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_173 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_180 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or00001 .INIT = 4'hB;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or00001  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_168 ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q2_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00031 .INIT = 16'hFFBF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00031  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .O(cfg_pcie_link_state_n_524[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00041 .INIT = 16'hFFBF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00041  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .O(cfg_pcie_link_state_n_524[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00051 .INIT = 16'hFFEF;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_pcie_link_state_n_not00051  (
    .I0(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [0]),
    .I1(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [3]),
    .I2(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [2]),
    .I3(\BU2/U0/pcie_ep0/fe_l0_ltssm_state [1]),
    .O(cfg_pcie_link_state_n_524[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<0>1 .INIT = 8'hC6;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<0>1  (
    .I0(cfg_dwaddr_522[6]),
    .I1(cfg_dwaddr_522[0]),
    .I2(cfg_dwaddr_522[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<1>1 .INIT = 8'hC6;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<1>1  (
    .I0(cfg_dwaddr_522[6]),
    .I1(cfg_dwaddr_522[1]),
    .I2(cfg_dwaddr_522[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<2>1 .INIT = 8'hC6;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<2>1  (
    .I0(cfg_dwaddr_522[6]),
    .I1(cfg_dwaddr_522[2]),
    .I2(cfg_dwaddr_522[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<3>1 .INIT = 8'hC6;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<3>1  (
    .I0(cfg_dwaddr_522[6]),
    .I1(cfg_dwaddr_522[3]),
    .I2(cfg_dwaddr_522[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<4>1 .INIT = 8'hC6;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Mxor_cfg_dwaddr_int_Result<4>1  (
    .I0(cfg_dwaddr_522[6]),
    .I1(cfg_dwaddr_522[4]),
    .I2(cfg_dwaddr_522[5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<0>21 .INIT = 8'h4C;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<0>21  (
    .I0(cfg_err_cpl_abort_n),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<49>1 .INIT = 8'h08;
  LUT3 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000<49>1  (
    .I0(cfg_err_ur_n),
    .I1(cfg_err_posted_n),
    .I2(cfg_err_cpl_abort_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_cpl_abort_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_ur1 .INIT = 4'h2;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_ur1  (
    .I0(cfg_err_posted_n),
    .I1(cfg_err_ur_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_ur )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or00001 .INIT = 4'h7;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or00001  (
    .I0(cfg_err_ecrc_n),
    .I1(cfg_err_cpl_timeout_n),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_buf_161 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [10])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [11])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [12])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [13])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [14])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [15])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [16])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [17])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [18])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [19])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [20])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [21])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [22])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [23])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [24])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [25])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [26])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [27])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [28])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [29])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [30])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [31])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [32])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [33])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [34])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [35])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [36])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [37])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [38])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [39])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [40])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [41])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [42])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [43])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [44])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [45])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [46])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [47])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [48])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [49])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [50])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [51])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [52])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [53])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [54])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [55])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [56])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [57])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [58])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [59])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [60])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [61])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [62])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_buf [63])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_162 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_buf_163 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n .INIT = 1'b1;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/trn_tdst_rdy_n_164 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_buf_165 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_buf_not0002_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_not0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_buf_166 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_0 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_2 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_3 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_4 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_5 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_6 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_7 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_8 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_9 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_10 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_11 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_12 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_13 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_14 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_15 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_16 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_17 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_18 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_19 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_20 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_21 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_22 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_23 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_24 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_25 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_26 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_27 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_28 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_29 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_30 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_31 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_32 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_33 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_34 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_35 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_36 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_37 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_38 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_39 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_40 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_41 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_42 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_43 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_44 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_45 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_46 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_47 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_48 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_49 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_50 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_51 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_52 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_53 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_54 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_55 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_56 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_57 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_58 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_59 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_60 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_61 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_62 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_63 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_171 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/dsc_q1_167 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/rem_q1_168 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_or0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2_and0006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_sof_169 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0 .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt_0_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_fifo_change_170 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q1_171 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q1_172 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_180 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_52 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_53 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_54 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q1 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q1_174 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q2_173 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q2 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo .INIT = 1'b1;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/eof_q3_176 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/block_fifo_175 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q2_178 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/sof_q3_177 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q2_180 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/vld_q3_179 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_52 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52]),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_53 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53]),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_54 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q3_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/shift_pipe ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54]),
    .Q(\BU2/U0/pcie_ep0/llk_tx_data [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [52]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [53]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_last_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/td_q2 [54]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_last [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_0 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_1 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_fifo_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/fifo_q3 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_fifo [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/llk_tx_ch_tc_not0001_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_bridge/tc_q3 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/llk_tx_ch_tc [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0000 ),
    .Q(NlwRenamedSig_OI_trn_tdst_rdy_n)
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/trn_tdst_rdy_n_or0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_tx_dst_rdy_n_181 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_done ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_start ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/usr_in_pkt_182 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_done ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_start ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/cfg_in_pkt_183 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_vld_184 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [12])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [13])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [14])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [15])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [16])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [17])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [18])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [19])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [20])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [21])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [22])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [23])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [24])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [25])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [26])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [27])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [28])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [29])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [30])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [31])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [32])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [33])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [34])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [35])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [36])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [37])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [38])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [39])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [40])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [41])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [42])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [43])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [44])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [45])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [46])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [47])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [48])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [49])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [50])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [51])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [52])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [53])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [54])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [55])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [56])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [57])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [58])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [59])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [60])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [61])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [62])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td [63])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_sof_n_185 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_eof_n_186 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_dsc_n_187 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_td_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/buf_rem_n_188 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_rdy_n_189 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [12])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [13])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [14])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [15])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [16])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [17])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [18])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [19])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [20])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [21])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [22])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [23])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [24])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [25])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [26])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [27])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [28])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [29])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [30])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [31])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [32])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [33])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [34])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [35])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [36])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [37])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [38])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [39])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [40])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [41])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [42])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [43])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [44])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [45])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [46])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [47])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [48])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [49])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [50])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [51])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [52])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [53])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [54])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [55])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [56])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [57])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [58])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [59])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [60])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [61])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [62])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td_mux0000 [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_td [63])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_mux0000_191 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_sof_n_190 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_mux0000_193 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_eof_n_192 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_src_dsc_n_194 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_mux0000_196 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/tx_arb/tx_rem_n_bit_195 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_1_and0000_197 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_tbuf_av_513[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_2_and0000_198 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_tbuf_av_513[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/tx_bridge/trn_tbuf_av_0_and0000_199 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_tbuf_av_513[0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_503 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_p_o_200 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [12])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [13])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [14])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [15])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [16])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [17])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [18])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [19])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [20])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [21])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [22])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [23])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [24])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [25])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [26])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [27])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [28])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [29])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [30])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [31])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [32])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [33])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [34])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [35])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [36])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [37])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [38])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [39])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [40])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [41])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [42])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [43])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [44])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [45])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [46])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [47])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/next_cur_drop ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_drop_201 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/byte_ct_1dw [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1dw [2])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/first_be_missing [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_first_be_adj [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_6_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_5_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_4_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_3_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_2_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr64_in_q [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/lower_addr32_in_q [6])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0004 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/packet_ip_202 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q_1_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_q[1] )
  );
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst_not0003 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q_1_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[1] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_o_203 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_and0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_or0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/dsc_o_204 )
  );
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_q[5] ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_324 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_o_205 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/preeof_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/preeof_o_325 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_216 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cpl_o_206 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_219 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/locked_o_207 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_217 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/vend_msg_o_208 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_221 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_385 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_234 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cfg_o_209 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_td_210 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [3])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [4])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [6])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [8])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [9])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc0_211 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_215 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length1_212 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[0] )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[1] )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[2] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[2] )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[3] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[3] )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[4] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[4] )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mux0000[6] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype[6] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_mem_213 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_64_214 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[5] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[7] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_220 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_msgcode [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_addsub0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_addsub0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Madd_cur_bytes_missing_index0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [2])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_225 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_226 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_227 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tag [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [12])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [13])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [14])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [15])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [16])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [17])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [18])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [19])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [20])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [21])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [22])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_req_id [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [23])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [24])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_attr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [25])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [26])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [27])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_tc [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_header_fmt [28])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [7])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [8])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [9])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [10])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_mux0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct [11])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_1_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr_0_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_lower_addr [0])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_215 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_223 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_216 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_and0000_218 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_vend_msg_217 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_220 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_locked_q_219 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_np_221 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[0] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[1] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[2] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[3] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_o[6] )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_375 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rid_o_222 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q3_229 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_ep_q_223 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_504 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ep_225 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ep_o_224 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_abort_226 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_506 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_cpl_ur_227 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_505 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q3_229 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q4_228 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/sof_q [5])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_nd_q [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/eof_q [5])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<2> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_bytes_missing [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N8 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_length [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N8 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N8 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [2])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [3])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [4])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [5])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [6])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [7])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [8])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [9])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [10])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [10])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/Msub_cur_byte_ct_addsub0000_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/N17 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_byte_ct_addsub0000 [11])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [6])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [5])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [4])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [3])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [2])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct_sub0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/word_ct [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_235 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_filt_o_230 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_xor0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_rem_231 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/Mrom_delay_ct_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/delay_ct_232 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_237 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_265 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/hp_msg_detect_o_233 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg_o_234 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_241 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_q_235 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_237 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_len_236 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_routing [0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q1_237 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_dmatch_238 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/load_aperture_q_239 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cfg0_ip_240 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/filter_msgcode_241 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_vendef_242 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_hotplug_243 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_legacy_244 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_mux0000_246 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_message_245 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/routing_vendef_247 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/msgcode_sigdef_248 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_uc_o_249 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q3_251 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/tlp_ur_o_250 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_255 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_format_252 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_format_253 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_pwr_mgmt_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_type1_cfg_254 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/uc_cpl_lk_255 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ur_mem_lk_256 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/cpl_ip_257 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fulltype_258 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_tc_259 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_or0000_261 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_tc0_260 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [6])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [5])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [4])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/fulltype_in [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_fmt_262 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh_or0005 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/ismsgany_263 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/eof_q2_265 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_o_264 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_and0000_267 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_over_266 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_and0000_269 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_eof_268 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/type_1dw_270 )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_mux0000_272 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_min_271 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/malformed_maxsize_273 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_or00011 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [7])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length_cmp_eq00001 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/max_length [5])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/pm_msg_detect_o_274 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/eval_pwr_mgmt_q1_275 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_turn_off_276 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_as_nak_l1_277 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/latch_1st_dword_q1_279 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/pwr_mgmt/cur_pm_set_slot_pwr_278 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q2_281 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/sent_check_q3_280 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/eval_check_q1_282 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/cur_fulltype_oh[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rio_o_283 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_d ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem64_o_284 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_d ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rmem32_o_285 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [63]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [62]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [61]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [60]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [59]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [58]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [57]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [56]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [55]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [54]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [53]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [52]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [51]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [50]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [35])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [33])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [32])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [22])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [21])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [20])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [19])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [18])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [17])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/malformed_checks/sof_q1_286 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_d [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl_aftersof_287 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_288 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_np_aftersof_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned_reg_289 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_pcpl [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_cmp_eq0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_rollover_pcpl_290 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/_and0005 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_291 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wrtrans_pcpl ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_pcpl_292 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_4 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_5 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_6 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_7 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_8 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_rewind [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_cmp_eq0000_294 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_eq1_293 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_cmp_eq0000_296 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_eq1_295 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p1_297 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_317 )
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8])
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_8_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_mux0000_298 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_4_mux0000_299 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_6_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_mux0000_301 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_rollover_pcpl_300 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_not0001_inv ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rnp_block_wr_302 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_q .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst_not0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rnp_ok_q_303 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rsof_304 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_reof_305 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit_cmp_eq0006 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rbar_hit [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_and0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rerrfwd_306 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden_d_307 )
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_308 )
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_pre  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_np_310 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_pre_309 )
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_pre  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rd_in_pkt_pre_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdstart_pcpl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_pre_311 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_and0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_np_ok_312 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_np_d_313 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdtrans_pcpl_d_314 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_and0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_pcpl_ok_315 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_1 .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_4 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_5 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_6 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_en_np_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rewind_cnt [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_pcpl [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_and0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_317 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/fifo_sof_p2_seen_316 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rdbuf_np [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_319 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_vld_d_318 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_cmp_gt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_pre_320 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_cmp_gt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_pre_321 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_32 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_33 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_34 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_35 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_36 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_37 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_38 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_39 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_40 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_41 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_42 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_43 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_44 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_45 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_46 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_47 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_48 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [48]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_49 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [49]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_50 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [50]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_51 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [51]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_52 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [52]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_53 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [53]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_54 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [54]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_55 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [55]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_56 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [56]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_57 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [57]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_58 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [58]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_59 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [59]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_60 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [60]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_61 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [61]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_62 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [62]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_63 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [63]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(trn_rd_514[63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0 .INIT = 1'b0;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4 .INIT = 1'b0;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rrem[4] )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/trn_rd_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_preeofout_d_322 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_np_addto_add0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto_add0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N46 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_8 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_1 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np9 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_4 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np12 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_5 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np15 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_6 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wraddr_np18_323 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wraddr_np [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_0 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_1 .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt3 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_2 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt6 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_3 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt9 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_4 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt12 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_5 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt15 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_6 .INIT = 1'b0;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_wr_word_cnt18 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/wr_word_cnt [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>3 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_7 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_0 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_1 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_2 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_3 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_4 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_5 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_6 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_8 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [8])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N12 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [0])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N12 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [1])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [2])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [3])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N17 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N17 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [4])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N18 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N18 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [5])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_vld_cntr [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_pcpl_vld_cntr_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<0> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>3 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<1> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N22 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N22 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N22 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<2> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N23 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N23 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N23 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<3> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N24 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N24 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N24 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<4> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N25 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N25 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N25 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<5> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N26 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N26 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N26 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<6> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N27 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N27 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N27 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>3 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<7> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N28 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N28 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [7])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N28 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<8> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_pcpl_words [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N29 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_pcpl_words_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N29 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result [8])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N30 ),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [0])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<0>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N30 ),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N32 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N32 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N33 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N33 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N34 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N34 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N35 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N35 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N36 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N36 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_vld_cntr [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N37 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N37 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>1 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Mcount_np_vld_cntr_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N38 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<7>1 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<0> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<0>2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<1> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N40 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N40 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N40 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<1>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<2> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N41 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N41 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N41 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<2>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<3> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N42 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N42 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N42 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<3>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<4> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N43 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N43 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N43 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<4>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<5> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N44 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N44 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N44 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<5>2 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<6> .INIT = 4'h6;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/remain_np_words [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/np_addto [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N45 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Maccum_remain_np_words_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N45 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Result<6>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N46 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N47 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N47 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [1])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N48 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N48 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [2])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N49 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N49 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [3])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N50 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N50 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [4])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N51 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N51 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [5])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_sub0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N52 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/N52 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [6])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/N4108 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [7])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/N4108 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [7])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/Madd_pcpl_addto_add0000_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/N4109 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/pcpl_addto_add0000 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_28 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_72 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_56 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_23 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .EN_ECC_READ = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_13 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_21 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_10 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_42 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_22 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_58 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_30 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_78 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_43 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_71 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_45 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_64 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT = 72'h000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_26 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_62 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_17 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_77 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_61 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_40 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_51 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_48 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_33 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_66 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_36 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_32 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_09 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_55 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_75 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_59 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_34 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_46 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_02 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_35 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .EN_ECC_SCRUB = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_27 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_01 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_19 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .DO_REG = 0;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_74 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_38 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_69 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_39 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_18 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_11 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .SIM_COLLISION_CHECK = "NONE";
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_37 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_54 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_24 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6E = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_65 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_67 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_04 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_79 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_50 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_15 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_41 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_44 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_12 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1B = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_63 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_6F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_73 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_3C = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_20 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_53 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_29 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_52 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_57 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_47 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_08 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .SRVAL = 72'h000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_1A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_05 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_00 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_70 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_16 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .EN_ECC_WRITE = "FALSE";
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_2D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_03 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_06 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_5D = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_07 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_49 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_7F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_76 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_25 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_60 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_31 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_68 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_4A = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INIT_14 = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo .INITP_0F = 256'h0000000000000000000000000000000000000000000000000000000000000000;
  RAMB36SDP_EXP \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo  (
    .RDENU(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .RDENL(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_rden ),
    .WRENU(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .WRENL(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/src_rdy_o_326 ),
    .SSRU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .SSRL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .RDCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WRCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WRCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDRCLKU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .RDRCLKL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .REGCEU(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .REGCEL(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .SBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_SBITERR_UNCONNECTED ),
    .DBITERR(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_DBITERR_UNCONNECTED ),
    .DI({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [63], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [62], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [61], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [60], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [59], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [58], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [57], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [56], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [55], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [54], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [53], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [52], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [51], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [50], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [49], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [48], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [47], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [46], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [45], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [44], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [43], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [42], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [41], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [40], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [39], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [38], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [37], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [36], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [35], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [34], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [33], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [32], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [31], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [30], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [29], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [28], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [27], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [26], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [25], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [24], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [23], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [22], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [21], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [20], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [19], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [18], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [17], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [16], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [15], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [14], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [13], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [12], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [11], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [10], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [9], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [7], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [5], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [3], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [1], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/d_o [0]}),
    .DIP({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/_and0000 , \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/preeof_o_325 , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/rem_o_324 , \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/poisoned , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [3], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [1], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [0]}),
    .RDADDRL({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<15>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRL<0>_UNCONNECTED }),
    .RDADDRU({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [7], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [5], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [3], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [1], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_raddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_RDADDRU<0>_UNCONNECTED }),
    .WRADDRL({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<15>_UNCONNECTED , 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [8], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [6], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [4], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [2], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRL<0>_UNCONNECTED }),
    .WRADDRU({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [8], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [7], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [6], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [5], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [4], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [3], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [2], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [1], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_waddr [0], 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_WRADDRU<0>_UNCONNECTED }),
    .WEU({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]}),
    .WEL({\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], 
\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3], \NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]}),
    .DO({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [63], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [62], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [61], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [60], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [59], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [58], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [57], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [56], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [55], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [54], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [53], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [52], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [51], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [50], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [49], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [48], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [47], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [46], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [45], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [44], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [43], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [42], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [41], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [40], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [39], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [38], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [37], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [36], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [35], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [34], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [33], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [32], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [31], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [30], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [29], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [28], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [27], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [26], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [25], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [24], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [23], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [22], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [21], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [20], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [19], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [18], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [17], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [16], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [15], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [14], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [13], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [12], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [11], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [10], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [9], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [8], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [6], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [4], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [2], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_dout [0]}),
    .DOP({\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [7], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [6], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [5], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [4], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [3], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [2], \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [1], 
\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/bram_pout [0]}),
    .ECCPARITY({\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<7>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<6>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<5>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<4>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<3>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<2>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<1>_UNCONNECTED , 
\NLW_BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/fifo_inst/rx_fifo_ECCPARITY<0>_UNCONNECTED })
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_0 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_1 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_2 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_3 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_4 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_5 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_6 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_7 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d_or0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_0 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_1 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_2 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_3 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_4 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_5 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_6 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_7 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d_or0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_0 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_1 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_2 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_3 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_4 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_5 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_6 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_7 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_or0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high_pre [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low_pre [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_queue_available [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo_mux0000<0>1_327 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_fifo [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_completion_available_n_d_328 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_is_same_lock_329 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/is_same_queueavail_330 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q1 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_dst_req_n ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q1_337 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/final_xfer_d_331 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_rx_src_last_req_n ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_src_last_req_n_q_332 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_339 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/trn_rcpl_streaming_n_reg_333 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_335 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/any_available_d_334 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q1_337 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_dst_req_n_q2_336 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_cmp_eq0001_INV ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/fifo_pcpl_ok_final_339 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/completion_available_338 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d .INIT = 1'b1;
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/app_reset_n_2 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/_COND_94 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/current_non_posted_available_n_d_340 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_7_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_6_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_5_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_4_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_3_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_2_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask_1_cmp_lt0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/high_mask [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_0 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_1 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>1 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p1 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_and0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>2 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/cpl_tlp_rcntr_p2 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_94_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_94_4  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [2]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [1]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [0]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N31 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_94_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_94_3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [6]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [4]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_non_posted_available_n [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N21 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_95_4 .INIT = 64'hFBEA7362D9C85140;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_95_4  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [2]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [0]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [3]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N32 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_95_3 .INIT = 64'hF7D5B391E6C4A280;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_95_3  (
    .I0(\BU2/U0/pcie_ep0/llk_rx_ch_tc [0]),
    .I1(\BU2/U0/pcie_ep0/llk_rx_ch_tc [1]),
    .I2(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [7]),
    .I3(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [5]),
    .I4(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [6]),
    .I5(\BU2/U0/pcie_ep0/llk_rx_ch_completion_available_n [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N22 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_96_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_96_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N33 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_96_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_96_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N23 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_97_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_97_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N34 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_97_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_97_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N24 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_100_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_100_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N35 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_100_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_100_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N25 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_98_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_98_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N36 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_98_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_98_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_high [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N26 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_99_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_99_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N37 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_99_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_99_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N27 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_101_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_101_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N38 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_101_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_101_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc_low [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N28 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_102_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_102_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N39 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_102_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_102_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N29 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_103_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_103_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N310 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_103_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_103_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_non_posted_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N210 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_104_4 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_104_4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [2]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N311 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_104_3 .INIT = 64'hEFE5EAE04F454A40;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mmux__COND_104_3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/next_tc [1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/llk_rx_ch_completion_available_n_d [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/N211 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_341 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<1>_rt_341 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_342 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<2>_rt_342 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt_343 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<3>_rt_343 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt_344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<4>_rt_344 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt_345 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<5>_rt_345 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt_346 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy<6>_rt_346 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>2 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p2_xor<7>_rt_347 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_348 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<1>_rt_348 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [1])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_349 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<2>_rt_349 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [2])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt_350 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<3>_rt_350 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [3])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt_351 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<4>_rt_351 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [4])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt_352 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<5>_rt_352 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [5])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt_353 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy<6>_rt_353 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_xor<7>_rt_354 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result [7])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<0>1 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0])
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_355 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<1>_rt_355 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<1>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_356 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<2>_rt_356 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<2>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt_357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<3>_rt_357 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<3>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt_358 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<4>_rt_358 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<4>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt_359 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<5>_rt_359 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<5>1 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt_360 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy<6>_rt_360 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<6>1 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Mcount_cpl_tlp_rcntr_p1_xor<7>_rt_361 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/arb_inst/Result<7>1 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/cpl_tlp_cntr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0]),
    .D(\BU2/U0/pcie_ep0/mgmt_stats_credit [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_nph_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_nph_av_516[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_ph_av_517[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_pd_av_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/trn_rfc_ph_av_not0002_inv ),
    .Q(trn_rfc_pd_av_518[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/credit_addr_cntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<0> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [0]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N4 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [0])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<1> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [1]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N5 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [0]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [1])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [0]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<2> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [2]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N6 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [1]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [2])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [1]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<3> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [3]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N7 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [2]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [3]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [3])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [2]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<4> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N8 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [3]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [4]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N8 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [4])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [3]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N8 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<5> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N9 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [4]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [5]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [5])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [4]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<6> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N10 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [5]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [6])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [5]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<7> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [7]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N11 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [6]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [7])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [6]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<8> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [8]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N12 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [7]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [8]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [8])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [7]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<9> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [9]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N13 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [8]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [9]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [9])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [8]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<10> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N14 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [9]),
    .DI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [10]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [10])
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [9]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<11> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_lut<11>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_alloc [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_recvd [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N15 )
  );
  XORCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_xor<11>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/Msub_reg_avail_cy [10]),
    .LI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/rx_credit/reg_avail [11])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_32_hit_nc_362 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_32_hit_nc_363 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_32_hit_nc_364 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_32_hit_nc_365 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_366 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit_nc_367 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_368 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_369 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_370 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_371 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_372 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_rfun_id_o_374 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_check_373 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/rhit_375 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_32_hit ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[6] )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_2_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[2] )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_3_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[3] )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_1_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[1] )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit_0_or0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar_hit[0] )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_376 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_377 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_378 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_379 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_380 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_381 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N2 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N2 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N3 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N3 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<2> .INIT = 64'h0001000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N4 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N4 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N5 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N6 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N6 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N7 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N7 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<6> .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N8 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar2_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N8 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar2_eq_raddr_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N9 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N9 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N10 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N10 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N11 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N11 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N12 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N12 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N13 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N13 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N14 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N14 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N15 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N15 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<7> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N16 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar0_eq_raddr_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N16 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar0_eq_raddr_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N17 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N17 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N18 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N18 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N19 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N19 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N20 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N20 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N21 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N21 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N22 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N22 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N23 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N23 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<7> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N24 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar1_eq_raddr_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N24 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar1_eq_raddr_cmp_eq0000 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N25 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<1> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<1>  (
    .I0(NlwRenamedSig_OI_cfg_device_number[0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I2(NlwRenamedSig_OI_cfg_device_number[1]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I4(NlwRenamedSig_OI_cfg_device_number[2]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N26 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N26 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<2>  (
    .I0(NlwRenamedSig_OI_cfg_device_number[3]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I2(NlwRenamedSig_OI_cfg_device_number[4]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[0]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N27 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N27 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<3>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[1]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I2(NlwRenamedSig_OI_cfg_bus_number[2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[3]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N28 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N28 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<4>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I2(NlwRenamedSig_OI_cfg_bus_number[5]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I4(NlwRenamedSig_OI_cfg_bus_number[6]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N29 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N29 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<5> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_lut<5>  (
    .I0(NlwRenamedSig_OI_cfg_bus_number[7]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N30 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bdf_hit_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N30 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bdf_hit_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<0> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N31 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N31 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<1> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N32 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N32 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N33 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N33 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N34 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N34 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N35 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N35 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N36 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N36 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N37 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N37 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<7> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N38 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N38 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<8> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N39 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N39 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<9> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N40 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar3_eq_raddr_cmp_eq0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N40 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar3_eq_raddr_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N41 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N41 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<1> .INIT = 32'h01000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N42 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N42 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N43 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N43 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N44 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N44 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N45 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N45 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<5> .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N46 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar6_eq_raddr_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N46 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar6_eq_raddr_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<0> .INIT = 64'h0001000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N47 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N47 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N48 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N48 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<2> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N49 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N49 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<3> .INIT = 32'h01000001;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N50 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N50 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N51 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N51 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N52 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N52 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N53 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N53 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<7> .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N54 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_low_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N54 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_low_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N55 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N55 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N56 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N56 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<2> .INIT = 64'h0001000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N57 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N57 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N58 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N58 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N59 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N59 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N60 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N60 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N61 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N61 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<7> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N62 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_low_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N62 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_low_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N63 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N63 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] ),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] ),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] ),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N64 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N64 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [18]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N65 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N65 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [21]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N66 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N66 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N67 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N67 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N68 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N68 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] ),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] ),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N69 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N69 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<7> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N70 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar01_64_hit_high_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N70 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar01_64_hit_high_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N71 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N71 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N72 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N72 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<2> .INIT = 64'h0001000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [20]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N73 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N73 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [21]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [22]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N74 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N74 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N75 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N75 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N76 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N76 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<6> .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N77 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_high_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N77 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_high_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<0> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N78 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N78 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<1> .INIT = 64'h0000000000000001;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N79 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N79 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [16]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [17]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [18]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N80 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N80 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [19]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [20]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [21]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N81 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N81 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [22]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [23]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [24]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N82 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N82 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [25]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [26]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [27]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N83 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N83 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [28]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [29]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [30]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N84 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N84 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<7> .INIT = 4'h9;
  LUT2 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [31]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N85 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar12_64_hit_high_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N85 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar12_64_hit_high_cmp_eq0000 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<0> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<0>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [32]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [33]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [34]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N86 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<0>  (
    .CI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N86 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<1> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<1>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [35]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [36]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [37]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N87 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<1>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [0]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N87 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<2> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<2>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [38]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [39]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [40]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N88 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<2>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [1]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N88 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<3> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<3>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [41]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [42]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [43]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N89 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<3>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [2]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N89 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<4> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<4>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [44]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [45]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [46]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N90 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<4>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [3]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N90 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<5> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<5>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [47]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [48]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [49]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N91 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<5>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [4]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N91 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<6> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<6>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [50]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [51]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [52]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N92 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<6>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [5]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N92 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<7> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<7>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [53]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [54]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [55]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N93 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<7>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [6]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N93 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<8> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<8>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [56]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [57]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [58]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N94 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<8>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [7]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N94 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<9> .INIT = 64'h9009000000009009;
  LUT6 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<9>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [59]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [60]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [61]),
    .I5(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N95 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<9>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [8]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N95 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<10> .INIT = 16'h9009;
  LUT4 \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_lut<10>  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [62]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_hit/check_raddr_o [63]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N96 )
  );
  MUXCY \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy<10>  (
    .CI(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/Mcompar_bar23_64_hit_low_cmp_eq0000_cy [9]),
    .DI(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/N96 ),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/bar_decoder/bar23_64_hit_low_cmp_eq0000 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_and0000_383 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_bar_ok_382 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/np_o_385 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_np_reg_384 )
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [3])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [2])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [1])
  );
  FDE \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/bar_src_rdy_o_386 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_barenc [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_src_rdy_n_d_387 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_0 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_valid_n_d [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_eof_n_d_388 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_sof_n_d_389 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_63 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<63>1_390 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_62 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<62>1_391 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_61 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<61>1_392 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_60 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<60>1_393 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_59 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<59>1_394 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_58 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<58>1_395 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_57 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<57>1_396 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_56 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<56>1_397 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_55 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<55>1_398 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_54 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<54>1_399 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_53 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<53>1_400 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_52 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<52>1_401 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_51 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<51>1_402 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_50 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<50>1_403 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_49 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<49>1_404 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_48 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<48>1_405 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_47 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<47>1_406 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_46 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<46>1_407 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_45 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<45>1_408 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_44 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<44>1_409 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_43 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<43>1_410 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_42 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<42>1_411 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_41 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<41>1_412 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_40 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<40>1_413 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_39 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<39>1_414 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_38 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<38>1_415 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_37 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<37>1_416 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_36 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<36>1_417 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_35 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<35>1_418 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_34 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<34>1_419 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_33 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<33>1_420 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_32 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<32>1_421 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_31 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<31>1_422 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_30 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<30>1_423 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_29 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<29>1_424 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_28 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<28>1_425 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_27 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<27>1_426 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_26 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<26>1_427 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_25 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<25>1_428 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_24 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<24>1_429 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_23 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<23>1_430 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_22 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<22>1_431 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_21 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<21>1_432 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_20 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<20>1_433 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_19 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<19>1_434 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_18 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<18>1_435 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_17 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<17>1_436 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_16 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<16>1_437 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_15 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<15>1_438 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_14 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<14>1_439 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_13 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<13>1_440 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_12 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<12>1_441 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_11 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<11>1_442 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_10 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<10>1_443 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_9 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<9>1_444 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_8 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<8>1_445 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_7 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<7>1_446 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_6 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<6>1_447 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_5 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<5>1_448 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_4 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<4>1_449 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_3 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<3>1_450 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_2 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<2>1_451 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_1 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<1>1_452 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_0 .INIT = 1'b1;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data<0>1_453 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/llk_rx_data_d [0])
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/llk_tc_status [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/llk_tc_status_reg_454 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_0 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [0]),
    .Q(NlwRenamedSig_OI_cfg_device_number[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_1 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [1]),
    .Q(NlwRenamedSig_OI_cfg_device_number[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_2 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [2]),
    .Q(NlwRenamedSig_OI_cfg_device_number[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_3 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [3]),
    .Q(NlwRenamedSig_OI_cfg_device_number[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_4 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [4]),
    .Q(NlwRenamedSig_OI_cfg_device_number[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_5 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [5]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_6 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [6]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_7 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [7]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_8 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [8]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_9 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [9]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_10 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [10]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_11 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [11]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_12 .INIT = 1'b0;
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/completer_id_reg_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_completer_id [12]),
    .Q(NlwRenamedSig_OI_cfg_bus_number[7])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2-In_456 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_FFd2_455 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd1_457 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2-In ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/state_FFd2_458 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_1 .INIT = 1'b0;
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_cst ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr_or0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/Mcount_wait_cntr_val ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/wait_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_00_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/reg_req_pkt_tx_459 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/_mux0006 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_intr_460 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0003 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_ftl_461 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0004 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_nfl_462 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0002 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplt_463 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cplu_464 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_cmp_eq0005 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_is_cor_465 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/grant_466 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_0 .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n_mux0000 [7]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_trem_n [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsrc_rdy_n_467 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_9_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_11_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_12_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_10_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_14_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_15_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_13_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_17_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_18_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_16_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_20_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_21_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_19_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_23_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_24_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_22_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_26_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_27_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_25_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_29_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_30_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_28_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_32_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [32])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_33_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [33])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_31_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_35_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [35])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_36_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [36])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_34_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [34])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_38_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [38])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_39_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [39])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_37_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [37])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_41_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [41])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_42_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [42])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_40_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [40])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_43_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [43])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_44_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [44])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_46_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [46])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_47_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [47])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_45_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [45])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_49_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_50_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [50])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_48_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [48])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_52_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [52])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_53_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [53])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_51_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [51])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_55_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [55])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_56_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [56])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_54_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [54])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_58_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [58])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_59_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [59])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_57_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [57])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_61_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [61])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_62_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [62])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_60_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [60])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_teof_n_468 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_tsof_n_469 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td_63_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cfg_arb_td [63])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_31 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_30 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_29 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_28 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_27 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_26 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_25 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_24 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_23 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_22 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_21 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_20 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_19 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_18 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_17 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_16 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_15 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_14 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_13 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_12 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_11 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_10 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_9 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_8 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_7 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15_mux0000 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/bytes_12_to_15 [2])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_11 [7])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[7] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[7] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[5] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[5] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[3] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[2] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[2] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[1] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[1] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06_mux0000[0] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_06[0] )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [7])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07_mux0000 [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_07 [6])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [5])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_02 [4])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [6])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [5])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/byte_01 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_49 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [49])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_48 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/request_data [48])
  );
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_to_turnoff_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/fe_l0_pwr_turn_off_req ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_to_turnoff_n)
  );
  FDRSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/l0_pme_req_in  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/fe_l0_pme_ack ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/pwr_interface/cfg_pm_wake_n_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_pme_req_in )
  );
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/cfg_interrupt_rdy_n_mux0000 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(NlwRenamedSig_OI_cfg_interrupt_rdy_n)
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr64_470 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/legacy_int_request_or0000 ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_legacy_int_funct0 )
  );
  FD \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/fe_l0_msi_enable0 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/msi_enable_reg_471 )
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0003 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/send_intr32_472 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom0 .INIT = 32'h4AA9EAAA;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom1 .INIT = 32'hCCCE0CCC;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom2 .INIT = 32'hD0F3F0F0;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom3 .INIT = 32'h3F03FF00;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom4 .INIT = 32'h00030000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom5 .INIT = 32'h1FFC0000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom6 .INIT = 32'hE0000000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_cfgdw_rom6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_int [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwrw_rom .INIT = 32'h0000C000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwrw_rom  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwrw )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom0 .INIT = 32'h000A6155;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom0  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom1 .INIT = 32'h00035461;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom1  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom2 .INIT = 32'h000C5A79;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom2  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom3 .INIT = 32'h0000BF82;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom3  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom4 .INIT = 32'h00001000;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom4  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom5 .INIT = 32'h000F2C00;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom5  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom6 .INIT = 32'h0000C003;
  LUT5 \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lut_dwaddr_rom6  (
    .I0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .I1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .I2(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .I3(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .I4(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .O(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddrx [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/Result [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d2 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_6 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_5 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_4 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_3 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_2 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_0 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dwaddr_trans_reg [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[31] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[30] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[29] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[28] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[27] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[26] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[25] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[24] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[23] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[22] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[21] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[20] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[19] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[18] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[17] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[16] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[15] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[14] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[13] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[12] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[11] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_xrom[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar4 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar3 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar2 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar1 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgdata [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msguaddr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[31] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[30] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[29] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[28] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[27] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[26] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[25] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[24] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[23] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[22] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[21] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[20] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[19] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[18] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[17] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[16] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[15] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[14] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[13] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[12] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[11] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[10] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[9] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[8] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[7] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[6] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[5] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[4] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[2] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rx_bar0[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_msgladdr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_pmcsr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lcommand_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lcommand_529[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcap [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[3] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[2] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dcommand[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dcommand_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_dcommand[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_dstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_dstatus_527[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_lstatus_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_lstatus_528[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_status_526[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[8] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[6] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_command[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[1] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_command_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_status_not0001 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\NlwRenamedSig_OI_cfg_command[0] )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_0_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_1_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_3_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_4_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_2_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_6_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_7_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_5_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_9_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_10_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_8_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_11_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_12_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_14_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_15_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_13_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_17_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_18_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_16_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_20_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_21_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_19_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_22_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_23_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_25_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_26_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_24_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_27_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_28_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_30_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_31_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_do_29_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(cfg_do_519[29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1 .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/mgmt_rden ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg1_473 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_not0000 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_dwaddr_cntr_d1 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n .INIT = 1'b1;
  FDS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_rd_wr_done_n_not0001 ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(NlwRenamedSig_OI_cfg_rd_wr_done_n)
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/wait_stg2_474 ),
    .D(\BU2/U0/pcie_ep0/mgmt_rdata [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rdata_d1 [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/cfg_data_en_d_475 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_data_en_d_476 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0003_inv ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/lock_useraccess_477 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/shift_word_478 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/N0 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/zero_out_byte [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/poll_en_479 )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren .INIT = 1'b0;
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wren_not0001_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wren )
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_31 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [31])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_30 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [30])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_29 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [29])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_28 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [28])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_27 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [27])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_26 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [26])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_25 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [25])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_24 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [24])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_23 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [23])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_22 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [22])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_21 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [21])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_20 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [20])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_19 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [19])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_18 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [18])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_17 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [17])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_16 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [16])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_15 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [15])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_14 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [14])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_13 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [13])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_12 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [12])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_11 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [11])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_10 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [10])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_9 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [9])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_8 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [8])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_7 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [7])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_6 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_2 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_1 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_0 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_not0002 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_wdata_mux0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_wdata [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_6 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [6]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [6])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_5 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [5])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_4 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [4])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_3 .INIT = 1'b0;
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [3])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_2 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [2]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [2])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_1 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [1]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [1])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_0 .INIT = 1'b1;
  FDSE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/enable_mgmt_op ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_addr_mux0000 [0]),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_addr [0])
  );
  defparam \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden .INIT = 1'b0;
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0002_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/management_interface/mgmt_rden_not0003_inv ),
    .Q(\BU2/U0/pcie_ep0/mgmt_rden )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [4])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [5])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [6])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [7])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [8])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [9])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [10])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [11])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [12])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [13])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [14])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [15])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [16])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [17])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [18])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [19])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [20])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [21])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [22])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [23])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [24])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [25])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [26])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [27])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [28])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [29])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [30])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [31])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [32])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [33])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [34])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [35])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [36])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [37])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [38])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [39])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [40])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [41])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [42])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [43])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [44])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [45])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [46])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [47])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [48])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/reg_rdata [49])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [0]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [0])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem1  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [1]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem1_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [1])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem2  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [2]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem2_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [2])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem3  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [3]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem3_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [3])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem6  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [6]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem6_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [6])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem4  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [4]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem4_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [4])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem5  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [5]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem5_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [5])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem9  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [9]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem9_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [9])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem7  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [7]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem7_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [7])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem8  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [8]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem8_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [8])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem12  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [12]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem12_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [12])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem10  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [10]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem10_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [10])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem11  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [11]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem11_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [11])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem15  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [15]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem15_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [15])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem13  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [13]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem13_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [13])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem14  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [14]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem14_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [14])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem18  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [18]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem18_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [18])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem16  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [16]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem16_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [16])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem17  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [17]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem17_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [17])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem21  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [21]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem21_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [21])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem19  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [19]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem19_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [19])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem20  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [20]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem20_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [20])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem24  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [24]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem24_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [24])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem22  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [22]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem22_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [22])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem23  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [23]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem23_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [23])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem25  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [25]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem25_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [25])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem26  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [26]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem26_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [26])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem27  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [27]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem27_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [27])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem28  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [28]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem28_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [28])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem31  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [31]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem31_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [31])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem29  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [29]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem29_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [29])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem30  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [30]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem30_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [30])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem34  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [34]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem34_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [34])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem32  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [32]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem32_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [32])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem33  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [33]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem33_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [33])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem37  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [37]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem37_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [37])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem35  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [35]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem35_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [35])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem36  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [36]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem36_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [36])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem40  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [40]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem40_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [40])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem38  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [38]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem38_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [38])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem39  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [39]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem39_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [39])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem43  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [43]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem43_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [43])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem41  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [41]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem41_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [41])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem42  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [42]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem42_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [42])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem46  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [46]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem46_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [46])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem44  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [44]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem44_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [44])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem45  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [45]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem45_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [45])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem49  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [49]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem49_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [49])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem47  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [47]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem47_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [47])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem48  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [48]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/inst_Mram_mem48_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cmt_hdr_buf/_varindex0000 [48])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [4]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [4])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [5]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [5])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [6]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [6])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [7]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [7])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [8]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [8])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [9]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [9])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [10]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [10])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [11]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [11])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [12]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [12])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [13]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [13])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [14]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [14])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [15]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [15])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [16]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [16])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [17]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [17])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [18]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [18])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [19]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [19])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [20]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [20])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [21]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [21])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [22]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [22])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [23]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [23])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [24]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [24])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [25]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [25])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [26]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [26])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [27]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [27])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [28]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [28])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [29]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [29])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [30]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [30])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [31]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [31])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [32]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [32])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [33]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [33])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [34]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [34])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [35]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [35])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [36]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [36])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [37]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [37])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [38]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [38])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [39]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [39])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [40]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [40])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [41]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [41])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [42]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [42])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [43]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [43])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [44]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [44])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [45]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [45])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [46]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [46])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [47]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [47])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [48]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [48])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [49]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/reg_rdata [49])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [0]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [0])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem1  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [1]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem1_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [1])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem2  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [2]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem2_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [2])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem3  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [3]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem3_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [3])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem6  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [6]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem6_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [6])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem4  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [4]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem4_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [4])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem5  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [5]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem5_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [5])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem9  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [9]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem9_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [9])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem7  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [7]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem7_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [7])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem8  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [8]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem8_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [8])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem12  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [12]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem12_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [12])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem10  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [10]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem10_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [10])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem11  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [11]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem11_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [11])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem15  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [15]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem15_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [15])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem13  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [13]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem13_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [13])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem14  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [14]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem14_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [14])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem18  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [18]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem18_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [18])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem16  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [16]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem16_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [16])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem17  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [17]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem17_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [17])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem21  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [21]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem21_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [21])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem19  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [19]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem19_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [19])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem20  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [20]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem20_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [20])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem24  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [24]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem24_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [24])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem22  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [22]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem22_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [22])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem23  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [23]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem23_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [23])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem25  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [25]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem25_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [25])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem26  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [26]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem26_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [26])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem27  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [27]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem27_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [27])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem28  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [28]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem28_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [28])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem31  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [31]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem31_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [31])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem29  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [29]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem29_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [29])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem30  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [30]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem30_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [30])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem34  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [34]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem34_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [34])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem32  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [32]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem32_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [32])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem33  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [33]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem33_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [33])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem37  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [37]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem37_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [37])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem35  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [35]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem35_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [35])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem36  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [36]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem36_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [36])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem40  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [40]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem40_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [40])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem38  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [38]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem38_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [38])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem39  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [39]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem39_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [39])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem43  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [43]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem43_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [43])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem41  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [41]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem41_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [41])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem42  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [42]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem42_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [42])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem46  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [46]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem46_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [46])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem44  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [44]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem44_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [44])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem45  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [45]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem45_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [45])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem49  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [49]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem49_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [49])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem47  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [47]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem47_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [47])
  );
  RAM32X1D \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem48  (
    .A0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0]),
    .A1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1]),
    .A2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .A4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [48]),
    .DPRA0(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0]),
    .DPRA1(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1]),
    .DPRA2(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA3(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .DPRA4(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .WCLK(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .WE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .SPO(\NLW_BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/inst_Mram_mem48_SPO_UNCONNECTED ),
    .DPO(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_hdr_buf/_varindex0000 [48])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_cpl_num [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/Mrom_COND_111_rom00003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_cpl_num [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/Mrom_COND_111_rom00003 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_ftl ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_ftl_num [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/add_sub_b ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_cnt [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_extra_480 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_inc_dec_b_481 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_uflow_482 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cor_cntr/reg_count [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_cnt [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_extra_483 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_inc_dec_b_484 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_uflow_485 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/cnt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/Madd_AUX_107_addsub00006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/nfl_cntr/reg_count [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_cnt [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_extra_486 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_ftl/reg_inc_dec_b_488 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_inc_dec_b_487 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_uflow_489 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/ftl_cntr/reg_count [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_cnt [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_extra_490 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplt/reg_inc_dec_b_492 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_inc_dec_b_491 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_uflow_493 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/cnt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/Madd_AUX_107_addsub00006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplt_cntr/reg_count [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [3]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt_mux0000 [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_cnt [3])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_mux0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_extra_494 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cplu/reg_inc_dec_b_496 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_inc_dec_b_495 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_and0000 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_uflow_497 )
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [0]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [0])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [1]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [1])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/cnt [2]),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [2])
  );
  FDC \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CLR(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/Madd_AUX_107_addsub00006 ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cplu_cntr/reg_count [3])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_decr_cor_498 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_cor/reg_cor_num [0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_mux0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_decr_cor_499 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/wtd_nfl/reg_cor_num [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplu ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_rp [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wp [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wp [0])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [1])
  );
  FDRE \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .CE(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/decr_cplt ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp_add0000 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_rp [0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/tlp_is_np_and_ur ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplt_500 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_posted ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_incr_cplu_501 )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/rx_err_tlp_ur_n ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [49])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_ur_o_502 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [48])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [47]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [47])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [46]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [46])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [45]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [45])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [44]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [44])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [43]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [43])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [42]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [42])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [41]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [41])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [40]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [40])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [39]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [39])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [38]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [38])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [37]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [37])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [36]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [36])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [35]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [35])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [34]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [34])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [33]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [33])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [32]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [32])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [31]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [31])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [30]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [30])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [29]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [29])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [28]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [28])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [27]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [27])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [26]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [26])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [25]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [25])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [24]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [24])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [23]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [23])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [22]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [22])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [21]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [21])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [20]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [20])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [19]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [19])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [18]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [18])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [17]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [17])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [16]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [16])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [15]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [15])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [14]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [14])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [13]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [13])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [12]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [12])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [11]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [11])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [10]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [10])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [9]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [9])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [8]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [8])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [7]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [7])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [6]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [6])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [5]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [5])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [4]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [4])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [3]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [3])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [2]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [2])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [1]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [1])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_cpl_header_o [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_not0002_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr [0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_49  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[49] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [49])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_48  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_ur ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [48])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_47  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[47] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [47])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_46  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[46] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [46])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_45  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[45] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [45])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_44  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[44] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [44])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_43  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[43] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [43])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_42  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[42] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [42])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_41  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[41] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [41])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_40  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[40] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [40])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_39  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[39] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [39])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_38  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[38] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [38])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_37  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[37] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [37])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_36  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[36] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [36])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_35  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[35] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [35])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_34  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[34] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [34])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_33  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[33] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [33])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_32  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[32] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [32])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_31  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[31] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [31])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_30  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[30] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [30])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_29  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[29] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [29])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_28  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[28] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [28])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_27  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[27] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [27])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_26  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[26] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [26])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_25  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[25] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [25])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_24  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[24] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [24])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_23  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[23] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [23])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_22  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[22] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [22])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_21  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[21] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [21])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_20  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[20] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [20])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_19  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[19] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [19])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_18  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[18] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [18])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_17  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[17] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [17])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_16  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[16] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [16])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_15  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[15] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [15])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_14  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[14] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [14])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_13  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[13] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [13])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_12  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[12] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [12])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_11  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[11] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [11])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_10  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[10] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [10])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_9  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[9] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [9])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_8  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[8] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [8])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_7  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[7] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [7])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_6  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[6] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [6])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_5  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[5] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [5])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_4  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[4] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [4])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_3  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[3] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [3])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_2  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[2] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [2])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_1  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[1] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [1])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_0  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr_mux0000[0] ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cfg_wr_hdr [0])
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_unsupported_request_other_error )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectednonfatal_or0000 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_nonfatal_error )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedfatal  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/err_tlp_malformed_o_503 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_fatal_error )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedparityerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_ep_o_504 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_detected_parity_error )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedmasterabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_ur_o_505 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_received_master_abort )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedcorrectable_not0001 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_detected_corr_error )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedtargetabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/ll_bridge/rx_bridge/snk_inst/stat_tlp_cpl_abort_o_506 ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_received_target_abort )
  );
  FDR \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledtargetabort  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/cfg_is_np_and_cpl_abort ),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/cfg_arb/cs_fsm_Rst_inv ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_signalled_target_abort )
  );
  FDRS \BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror  (
    .C(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/user_clk ),
    .D(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0]),
    .R(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_not0001_inv ),
    .S(\BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror_or0000 ),
    .Q(\BU2/U0/pcie_ep0/fe_l0_set_user_system_error )
  );
  GND \BU2/U0/pcie_ep0/pcie_blk_if/XST_GND  (
    .G(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/fe_l0_msi_request0 [0])
  );
  VCC \BU2/U0/pcie_ep0/pcie_blk_if/XST_VCC  (
    .P(\NlwRenamedSig_OI_BU2/U0/pcie_ep0/mgmt_stats_credit_sel [3])
  );

// synopsys translate_on

endmodule

// synopsys translate_off

`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;

    wire GSR;
    wire GTS;
    wire PRLD;

    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (weak1, weak0) GSR = GSR_int;
    assign (weak1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

endmodule

// synopsys translate_on
