TimeQuest Timing Analyzer report for RP2A03
Wed Oct 01 14:51:49 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Clk'
 31. Fast Model Hold: 'Clk'
 32. Fast Model Minimum Pulse Width: 'Clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages
 56. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2A03                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2A03.sdc    ; OK     ; Wed Oct 01 14:51:49 2025 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.87 MHz ; 62.87 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 4.095 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 7.223 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.095 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 15.951     ;
; 4.095 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 15.951     ;
; 4.577 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.468     ;
; 4.577 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.468     ;
; 4.808 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.232     ;
; 4.808 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.232     ;
; 4.830 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.012      ; 15.222     ;
; 4.830 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.210     ;
; 4.830 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.210     ;
; 4.834 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 15.207     ;
; 4.862 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.183     ;
; 4.862 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 15.183     ;
; 4.901 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.139     ;
; 4.901 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.139     ;
; 5.034 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 15.012     ;
; 5.034 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 15.012     ;
; 5.083 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.012      ; 14.969     ;
; 5.099 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.947     ;
; 5.099 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.947     ;
; 5.101 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.940     ;
; 5.105 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.936     ;
; 5.116 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.930     ;
; 5.116 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.930     ;
; 5.122 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.924     ;
; 5.122 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.924     ;
; 5.236 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.804     ;
; 5.254 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.789     ;
; 5.262 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.775     ;
; 5.262 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.775     ;
; 5.269 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.771     ;
; 5.271 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.769     ;
; 5.312 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.011      ; 14.739     ;
; 5.316 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.724     ;
; 5.340 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 14.705     ;
; 5.340 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 14.705     ;
; 5.342 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.701     ;
; 5.351 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.685     ;
; 5.356 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.681     ;
; 5.356 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.681     ;
; 5.514 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.520     ;
; 5.514 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.520     ;
; 5.543 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.503     ;
; 5.547 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.488     ;
; 5.554 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.489     ;
; 5.554 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.489     ;
; 5.565 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.011      ; 14.486     ;
; 5.565 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.481     ;
; 5.569 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.466     ;
; 5.583 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.457     ;
; 5.587 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.453     ;
; 5.597 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.011      ; 14.454     ;
; 5.601 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.439     ;
; 5.615 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.425     ;
; 5.623 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.413     ;
; 5.661 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.379     ;
; 5.703 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.337     ;
; 5.704 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.337     ;
; 5.704 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.337     ;
; 5.709 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.331     ;
; 5.712 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.007     ; 14.321     ;
; 5.718 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.321     ;
; 5.723 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.314     ;
; 5.723 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.314     ;
; 5.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.288     ;
; 5.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.286     ;
; 5.769 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.012      ; 14.283     ;
; 5.773 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.268     ;
; 5.795 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.242     ;
; 5.795 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.242     ;
; 5.796 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.250     ;
; 5.797 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.243     ;
; 5.806 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.007     ; 14.227     ;
; 5.814 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.221     ;
; 5.818 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.217     ;
; 5.818 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.228     ;
; 5.833 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.213     ;
; 5.833 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.213     ;
; 5.834 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.012      ; 14.218     ;
; 5.836 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.199     ;
; 5.838 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.203     ;
; 5.840 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 14.195     ;
; 5.850 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.011      ; 14.201     ;
; 5.851 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.012      ; 14.201     ;
; 5.855 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.186     ;
; 5.857 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.012      ; 14.195     ;
; 5.860 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.186     ;
; 5.860 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 14.186     ;
; 5.861 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.180     ;
; 5.868 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.172     ;
; 5.872 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.168     ;
; 5.915 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.125     ;
; 5.915 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.125     ;
; 5.949 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.085     ;
; 5.962 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.077     ;
; 5.966 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 14.078     ;
; 5.966 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 14.078     ;
; 5.971 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.063     ;
; 5.982 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 14.052     ;
; 5.982 ; CDIV:MOD_CDIV|DIV0                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; -0.008     ; 4.050      ;
; 5.984 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.007     ; 14.049     ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; LFO:MOD_LFO|INT_FLAG_FF                                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STEP_FF                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STEP_FF                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|CARRY_LATCH                                                                  ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[6]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[10]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[6]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DELAYLATCH2 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT2[2]                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.735 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[4]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NLFSR1[3]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|SOUT[3]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SUMR[1]                                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.736 ; CDIV:MOD_CDIV|DIV2                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[4]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[8]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TFCNT2[3]                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TFCNT[3]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.742 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A1[6]                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[6]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A1[9]                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[9]                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[3]                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[3]                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT2[2]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[6]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[6]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[1]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[5]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT1[11]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[11]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH3                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; CDIV:MOD_CDIV|DIV5                                                                                             ; CDIV:MOD_CDIV|DIV4                                                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; SPRITE_DMA:MOD_SPRITE_DMA|SPRA[7]                                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|SPRA1[7]                                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[10]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[10]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2                    ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[5]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[6]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; OUTR1[2]                                                                                                       ; OUTR[2]                                                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT2[4]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[4]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[5]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[2]                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[2]                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; OUTR1[1]                                                                                                       ; OUTR[1]                                                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[1]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[2]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[9]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[9]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[12]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|DUCNT[2]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|DUCNT2[2]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[4]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[3]                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[3]                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_OUT1[1]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_OUT[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[10]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[11]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[11]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[12]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV2[3]                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[10]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[10]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[5]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[5]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|STEP_LATCH                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH1                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|EN_LATCH2                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[2]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[3]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[11]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[11]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT2[3]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT1[0]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[0]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T71                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T7                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                       ; MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[6]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[6]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[7]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWCNT[1]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SCO                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[5]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[6]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[8]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[8]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[9]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[9]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[6]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[7]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[6]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT2[7]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[3]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[3]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[4]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.759 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[2]                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.065      ;
+-------+----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 9.349  ; 9.349  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.414  ; 8.414  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 8.456  ; 8.456  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 8.088  ; 8.088  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.349  ; 9.349  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 6.861  ; 6.861  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 6.411  ; 6.411  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.526  ; 7.526  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 6.511  ; 6.511  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.285 ; 16.285 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; 4.961  ; 4.961  ; Rise       ; Clk             ;
; nNMI      ; Clk        ; 5.313  ; 5.313  ; Rise       ; Clk             ;
; nRES      ; Clk        ; 12.447 ; 12.447 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -4.460 ; -4.460 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -4.582 ; -4.582 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -4.536 ; -4.536 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -4.525 ; -4.525 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -4.493 ; -4.493 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -4.465 ; -4.465 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -4.476 ; -4.476 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -4.460 ; -4.460 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -4.555 ; -4.555 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -4.469 ; -4.469 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; -4.695 ; -4.695 ; Rise       ; Clk             ;
; nNMI      ; Clk        ; -5.047 ; -5.047 ; Rise       ; Clk             ;
; nRES      ; Clk        ; -4.557 ; -4.557 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 14.935 ; 14.935 ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 13.623 ; 13.623 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 14.935 ; 14.935 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 14.577 ; 14.577 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 12.557 ; 12.557 ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 11.906 ; 11.906 ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 11.888 ; 11.888 ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 11.945 ; 11.945 ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 12.841 ; 12.841 ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 14.564 ; 14.564 ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 13.399 ; 13.399 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 13.467 ; 13.467 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 13.948 ; 13.948 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 13.231 ; 13.231 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 13.201 ; 13.201 ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 13.273 ; 13.273 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 14.646 ; 14.646 ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 14.617 ; 14.617 ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 14.628 ; 14.628 ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 14.336 ; 14.336 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 14.646 ; 14.646 ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 14.615 ; 14.615 ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 13.360 ; 13.360 ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 13.774 ; 13.774 ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 12.575 ; 12.575 ; Rise       ; Clk             ;
; DIR           ; Clk        ; 11.713 ; 11.713 ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 7.784  ; 7.784  ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 7.793  ; 7.793  ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 7.790  ; 7.790  ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 10.268 ; 10.268 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 8.172  ; 8.172  ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 8.150  ; 8.150  ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 8.172  ; 8.172  ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 7.777  ; 7.777  ; Rise       ; Clk             ;
; RnW           ; Clk        ; 11.130 ; 11.130 ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 16.252 ; 16.252 ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 14.282 ; 14.282 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 14.330 ; 14.330 ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 15.148 ; 15.148 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 15.727 ; 15.727 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 16.146 ; 16.146 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 16.252 ; 16.252 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 15.712 ; 15.712 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 15.668 ; 15.668 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 15.712 ; 15.712 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 8.350  ; 8.350  ; Fall       ; Clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 9.174  ; 9.174  ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 10.405 ; 10.405 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 10.693 ; 10.693 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 11.004 ; 11.004 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 9.578  ; 9.578  ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 9.174  ; 9.174  ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 9.269  ; 9.269  ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 9.285  ; 9.285  ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 9.209  ; 9.209  ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 9.598  ; 9.598  ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 9.928  ; 9.928  ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 10.122 ; 10.122 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 10.035 ; 10.035 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 10.037 ; 10.037 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 10.002 ; 10.002 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 9.955  ; 9.955  ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 10.123 ; 10.123 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 8.296  ; 8.296  ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 9.941  ; 9.941  ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 9.958  ; 9.958  ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 10.050 ; 10.050 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 9.973  ; 9.973  ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 9.947  ; 9.947  ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 9.740  ; 9.740  ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 9.103  ; 9.103  ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 8.296  ; 8.296  ; Rise       ; Clk             ;
; DIR           ; Clk        ; 9.165  ; 9.165  ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 7.784  ; 7.784  ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 7.793  ; 7.793  ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 7.790  ; 7.790  ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 10.268 ; 10.268 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 7.777  ; 7.777  ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 8.150  ; 8.150  ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 8.172  ; 8.172  ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 7.777  ; 7.777  ; Rise       ; Clk             ;
; RnW           ; Clk        ; 8.582  ; 8.582  ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 9.959  ; 9.959  ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 10.503 ; 10.503 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 9.959  ; 9.959  ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 10.062 ; 10.062 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 10.382 ; 10.382 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 10.958 ; 10.958 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 11.163 ; 11.163 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 10.585 ; 10.585 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 10.585 ; 10.585 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 10.634 ; 10.634 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 8.350  ; 8.350  ; Fall       ; Clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; nRES       ; ADDR_BUS[0]  ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; nRES       ; ADDR_BUS[1]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[2]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[3]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[4]  ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; nRES       ; ADDR_BUS[5]  ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; nRES       ; ADDR_BUS[6]  ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; nRES       ; ADDR_BUS[7]  ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; ADDR_BUS[8]  ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; ADDR_BUS[9]  ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[10] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[11] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[12] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[13] ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; nRES       ; ADDR_BUS[14] ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; nRES       ; ADDR_BUS[15] ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
; nRES       ; M2_out       ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; nRES       ; OUT[0]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[1]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[2]       ; 10.504 ; 10.504 ; 10.504 ; 10.504 ;
; nRES       ; nIN[0]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; nIN[1]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; nRES       ; ADDR_BUS[0]  ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; nRES       ; ADDR_BUS[1]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[2]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[3]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[4]  ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; nRES       ; ADDR_BUS[5]  ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; nRES       ; ADDR_BUS[6]  ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; nRES       ; ADDR_BUS[7]  ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; ADDR_BUS[8]  ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; ADDR_BUS[9]  ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[10] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[11] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[12] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[13] ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; nRES       ; ADDR_BUS[14] ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; nRES       ; ADDR_BUS[15] ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
; nRES       ; M2_out       ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; nRES       ; OUT[0]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[1]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[2]       ; 10.504 ; 10.504 ; 10.504 ; 10.504 ;
; nRES       ; nIN[0]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; nIN[1]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 12.425 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 13.381 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.371 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.768 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 13.768 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.768 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.425 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.425 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 12.435 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 10.888 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 11.844 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 11.834 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 12.231 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.231 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 12.231 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 10.888 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 10.888 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 10.898 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 12.425    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 13.381    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.371    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.768    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 13.768    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.768    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 12.425    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 12.425    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 12.435    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 10.888    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 11.844    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 11.834    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 12.231    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.231    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 12.231    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 10.888    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 10.888    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 10.898    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 8.687 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 8.077 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.687  ; CDIV:MOD_CDIV|DIV0                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; -0.007     ; 1.338      ;
; 9.210  ; CDIV:MOD_CDIV|DIV2                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.822      ;
; 9.233  ; CDIV:MOD_CDIV|DIV1                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.799      ;
; 15.105 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.934      ;
; 15.105 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.934      ;
; 15.269 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.768      ;
; 15.269 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.768      ;
; 15.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.708      ;
; 15.324 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.708      ;
; 15.326 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.706      ;
; 15.326 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.706      ;
; 15.366 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.671      ;
; 15.366 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.671      ;
; 15.376 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.663      ;
; 15.376 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.663      ;
; 15.384 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.648      ;
; 15.384 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.648      ;
; 15.397 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.642      ;
; 15.397 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.642      ;
; 15.408 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.631      ;
; 15.408 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.631      ;
; 15.436 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.603      ;
; 15.436 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.603      ;
; 15.455 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.579      ;
; 15.466 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.013      ; 4.579      ;
; 15.470 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.567      ;
; 15.470 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.005      ; 4.567      ;
; 15.511 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.518      ;
; 15.511 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.518      ;
; 15.528 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.498      ;
; 15.528 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.498      ;
; 15.530 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.509      ;
; 15.530 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.509      ;
; 15.533 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.496      ;
; 15.533 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.496      ;
; 15.534 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.013      ; 4.511      ;
; 15.535 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.499      ;
; 15.535 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.499      ;
; 15.592 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.440      ;
; 15.593 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.439      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.438      ;
; 15.600 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.429      ;
; 15.600 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.429      ;
; 15.606 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.433      ;
; 15.606 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.433      ;
; 15.607 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.428      ;
; 15.619 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.413      ;
; 15.630 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.011      ; 4.413      ;
; 15.632 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.403      ;
; 15.638 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.391      ;
; 15.640 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.393      ;
; 15.640 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.393      ;
; 15.659 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.370      ;
; 15.659 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.370      ;
; 15.674 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.353      ;
; 15.676 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.351      ;
; 15.684 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.351      ;
; 15.684 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.351      ;
; 15.685 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 4.353      ;
; 15.687 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.006      ; 4.351      ;
; 15.698 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.011      ; 4.345      ;
; 15.699 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.327      ;
; 15.699 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.327      ;
; 15.699 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.333      ;
; 15.699 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.333      ;
; 15.703 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.332      ;
; 15.703 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.332      ;
; 15.711 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.321      ;
; 15.716 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.316      ;
; 15.721 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.308      ;
; 15.726 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.308      ;
; 15.727 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.011      ; 4.316      ;
; 15.732 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.300      ;
; 15.732 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.300      ;
; 15.734 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.298      ;
; 15.737 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.013      ; 4.308      ;
; 15.747 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.287      ;
; 15.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.006      ; 4.285      ;
; 15.754 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.273      ;
; 15.754 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.273      ;
; 15.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.006      ; 4.283      ;
; 15.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.274      ;
; 15.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.276      ;
; 15.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.271      ;
; 15.756 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.005     ; 4.271      ;
; 15.757 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.273      ;
; 15.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.272      ;
; 15.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.276      ;
; 15.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.013      ; 4.287      ;
; 15.759 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.273      ;
; 15.764 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.268      ;
; 15.764 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.268      ;
; 15.765 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.006     ; 4.261      ;
; 15.769 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.013      ; 4.276      ;
; 15.781 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.251      ;
; 15.783 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.249      ;
; 15.783 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.249      ;
; 15.786 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|DEC   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.253      ;
; 15.786 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|DEC   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.007      ; 4.253      ;
; 15.786 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.248      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STOP_FF                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_PCM_FF                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_INT_FF                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_RND|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_EN                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STEP_FF                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_STEP_FF                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|CARRY_LATCH                                                                  ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[6]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[6]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[6]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[10]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT2[2]                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[4]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[4]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TFCNT2[3]                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TFCNT[3]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NLFSR1[3]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|SOUT[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SUMR[1]                                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; CDIV:MOD_CDIV|DIV2                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[4]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[8]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A1[6]                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[6]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A1[9]                                                                        ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_A[9]                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SPRITE_DMA:MOD_SPRITE_DMA|SPRA[7]                                                                              ; SPRITE_DMA:MOD_SPRITE_DMA|SPRA1[7]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[3]                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[3]                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; CDIV:MOD_CDIV|DIV5                                                                                             ; CDIV:MOD_CDIV|DIV4                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[6]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[6]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT2[2]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT1[11]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[11]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[5]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[6]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T1XLATCH                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[10]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[10]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT2[4]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[4]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_LEN[1]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSLCNT[5]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[1]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV2[3]                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[9]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[9]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|DUCNT[2]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|DUCNT2[2]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; OUTR1[2]                                                                                                       ; OUTR[2]                                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[2]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[2]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|RDYDELAY2                    ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|BRLATCH2                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[1]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[5]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[5]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[10]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[11]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[12]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[12]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[2]                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[2]                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[4]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[4]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; OUTR1[1]                                                                                                       ; OUTR[1]                                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|SUMS                       ; MOS6502_WBCD:MOD_MOS6502_WBCD|ALU:MOD_ALU|ADD[1]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[0]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[0]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|nN_OUT                             ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[2]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[3]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[11]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[12]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT[3]                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|DDCNT2[3]                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT[10]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|FQCNT2[10]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[5]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[5]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[5]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[6]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT1[6]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|LCNT2[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT1[0]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_RND|LCNT2[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT1[0]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_OUT1[1]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_OUT[1]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[11]                                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[11]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[8]                                                                  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[8]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT1[1]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|LCNT2[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|NMIPLATCH  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|nNMIP                                                                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|DONMILATCH ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|STEPLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[6]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[6]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSROUT[3]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DLFSR1[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[3]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[4]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[7]                                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[7]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RSOUT[7]                                                                       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|RLFSR1[8]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV[3]                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[1]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[1]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT[9]                                                                   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|FQCNT2[9]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[2]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT2[3]                                                                     ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|LCNT1[3]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMCSBCNT[1]                                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|NOUT_LATCH                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT2[0]                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|TTCNT[0]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; Clk        ; 3.692 ; 3.692 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 3.374 ; 3.374 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 3.415 ; 3.415 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 3.291 ; 3.291 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.692 ; 3.692 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 2.952 ; 2.952 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 2.789 ; 2.789 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 2.996 ; 2.996 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 2.770 ; 2.770 ; Rise       ; Clk             ;
; PAL       ; Clk        ; 5.903 ; 5.903 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; 2.239 ; 2.239 ; Rise       ; Clk             ;
; nNMI      ; Clk        ; 2.427 ; 2.427 ; Rise       ; Clk             ;
; nRES      ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.040 ; -2.040 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.144 ; -2.144 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.119 ; -2.119 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.097 ; -2.097 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.075 ; -2.075 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.067 ; -2.067 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.046 ; -2.046 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.040 ; -2.040 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.111 ; -2.111 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.053 ; -2.053 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; -2.119 ; -2.119 ; Rise       ; Clk             ;
; nNMI      ; Clk        ; -2.307 ; -2.307 ; Rise       ; Clk             ;
; nRES      ; Clk        ; -2.110 ; -2.110 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 5.897 ; 5.897 ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 5.497 ; 5.497 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 5.897 ; 5.897 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 5.865 ; 5.865 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 5.186 ; 5.186 ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 4.989 ; 4.989 ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 4.917 ; 4.917 ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 4.961 ; 4.961 ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 5.218 ; 5.218 ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 5.275 ; 5.275 ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 5.752 ; 5.752 ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 5.428 ; 5.428 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 5.431 ; 5.431 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 5.618 ; 5.618 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 5.379 ; 5.379 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 5.424 ; 5.424 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 5.838 ; 5.838 ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 5.838 ; 5.838 ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 5.763 ; 5.763 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 5.836 ; 5.836 ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 5.822 ; 5.822 ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 5.406 ; 5.406 ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 5.532 ; 5.532 ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 5.225 ; 5.225 ; Rise       ; Clk             ;
; DIR           ; Clk        ; 4.969 ; 4.969 ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 4.201 ; 4.201 ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 4.201 ; 4.201 ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 3.719 ; 3.719 ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 3.723 ; 3.723 ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 3.718 ; 3.718 ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 3.720 ; 3.720 ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 3.717 ; 3.717 ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.557 ; 4.557 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 3.834 ; 3.834 ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 3.826 ; 3.826 ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 3.834 ; 3.834 ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; RnW           ; Clk        ; 4.746 ; 4.746 ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 5.662 ; 5.662 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 5.647 ; 5.647 ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 5.896 ; 5.896 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 6.084 ; 6.084 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 6.211 ; 6.211 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 6.112 ; 6.112 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.001 ; 4.001 ; Fall       ; Clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 4.135 ; 4.135 ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 4.489 ; 4.489 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 4.143 ; 4.143 ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 4.135 ; 4.135 ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 4.325 ; 4.325 ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 4.490 ; 4.490 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 4.414 ; 4.414 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 4.395 ; 4.395 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 4.437 ; 4.437 ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 4.508 ; 4.508 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 3.898 ; 3.898 ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 4.391 ; 4.391 ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 4.428 ; 4.428 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 4.388 ; 4.388 ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 4.379 ; 4.379 ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 4.084 ; 4.084 ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 3.898 ; 3.898 ; Rise       ; Clk             ;
; DIR           ; Clk        ; 4.236 ; 4.236 ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 4.201 ; 4.201 ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 3.719 ; 3.719 ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 3.723 ; 3.723 ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 3.718 ; 3.718 ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 3.720 ; 3.720 ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 3.717 ; 3.717 ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.557 ; 4.557 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 3.826 ; 3.826 ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 3.834 ; 3.834 ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; RnW           ; Clk        ; 4.013 ; 4.013 ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 4.415 ; 4.415 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 4.601 ; 4.601 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.001 ; 4.001 ; Fall       ; Clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; nRES       ; ADDR_BUS[0]  ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; nRES       ; ADDR_BUS[1]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[2]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[3]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[4]  ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; nRES       ; ADDR_BUS[5]  ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; nRES       ; ADDR_BUS[6]  ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; nRES       ; ADDR_BUS[7]  ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; ADDR_BUS[8]  ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; ADDR_BUS[9]  ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[10] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[11] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[12] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[13] ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; nRES       ; ADDR_BUS[14] ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; nRES       ; ADDR_BUS[15] ; 5.427 ; 5.427 ; 5.427 ; 5.427 ;
; nRES       ; M2_out       ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; nRES       ; OUT[0]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[1]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[2]       ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; nRES       ; nIN[0]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; nIN[1]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; nRES       ; ADDR_BUS[0]  ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; nRES       ; ADDR_BUS[1]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[2]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[3]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[4]  ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; nRES       ; ADDR_BUS[5]  ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; nRES       ; ADDR_BUS[6]  ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; nRES       ; ADDR_BUS[7]  ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; ADDR_BUS[8]  ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; ADDR_BUS[9]  ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[10] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[11] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[12] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[13] ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; nRES       ; ADDR_BUS[14] ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; nRES       ; ADDR_BUS[15] ; 5.427 ; 5.427 ; 5.427 ; 5.427 ;
; nRES       ; M2_out       ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; nRES       ; OUT[0]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[1]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[2]       ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; nRES       ; nIN[0]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; nIN[1]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
+------------+--------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 5.071 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.426 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.416 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.539 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.539 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.539 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.071 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.071 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.081 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.569 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.924 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.914 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.037 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.037 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.037 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.569 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.569 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.579 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 5.071     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.426     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.416     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.539     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.539     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.539     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.071     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.071     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.081     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.569     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.924     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.914     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.037     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.037     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.037     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.569     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.569     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.579     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.095 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
;  Clk             ; 4.095 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 9.349  ; 9.349  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.414  ; 8.414  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 8.456  ; 8.456  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 8.088  ; 8.088  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.349  ; 9.349  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 6.861  ; 6.861  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 6.411  ; 6.411  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.526  ; 7.526  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 6.511  ; 6.511  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.285 ; 16.285 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; 4.961  ; 4.961  ; Rise       ; Clk             ;
; nNMI      ; Clk        ; 5.313  ; 5.313  ; Rise       ; Clk             ;
; nRES      ; Clk        ; 12.447 ; 12.447 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.040 ; -2.040 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.144 ; -2.144 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.119 ; -2.119 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.097 ; -2.097 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.075 ; -2.075 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.067 ; -2.067 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.046 ; -2.046 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.040 ; -2.040 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.111 ; -2.111 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.053 ; -2.053 ; Rise       ; Clk             ;
; nIRQ_EXT  ; Clk        ; -2.119 ; -2.119 ; Rise       ; Clk             ;
; nNMI      ; Clk        ; -2.307 ; -2.307 ; Rise       ; Clk             ;
; nRES      ; Clk        ; -2.110 ; -2.110 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 14.935 ; 14.935 ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 13.623 ; 13.623 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 14.935 ; 14.935 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 14.577 ; 14.577 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 12.557 ; 12.557 ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 11.906 ; 11.906 ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 11.888 ; 11.888 ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 11.945 ; 11.945 ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 12.895 ; 12.895 ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 12.841 ; 12.841 ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 14.564 ; 14.564 ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 13.399 ; 13.399 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 13.467 ; 13.467 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 13.948 ; 13.948 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 13.231 ; 13.231 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 13.201 ; 13.201 ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 13.273 ; 13.273 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 14.646 ; 14.646 ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 14.617 ; 14.617 ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 14.628 ; 14.628 ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 14.336 ; 14.336 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 14.646 ; 14.646 ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 14.615 ; 14.615 ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 13.360 ; 13.360 ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 13.774 ; 13.774 ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 12.575 ; 12.575 ; Rise       ; Clk             ;
; DIR           ; Clk        ; 11.713 ; 11.713 ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 9.320  ; 9.320  ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 7.784  ; 7.784  ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 7.793  ; 7.793  ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 7.789  ; 7.789  ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 7.790  ; 7.790  ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 7.440  ; 7.440  ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 10.268 ; 10.268 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 8.172  ; 8.172  ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 8.150  ; 8.150  ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 8.172  ; 8.172  ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 7.777  ; 7.777  ; Rise       ; Clk             ;
; RnW           ; Clk        ; 11.130 ; 11.130 ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 16.252 ; 16.252 ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 14.282 ; 14.282 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 14.330 ; 14.330 ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 15.148 ; 15.148 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 15.727 ; 15.727 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 16.146 ; 16.146 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 16.252 ; 16.252 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 15.712 ; 15.712 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 15.668 ; 15.668 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 15.712 ; 15.712 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 8.350  ; 8.350  ; Fall       ; Clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADDR_BUS[*]   ; Clk        ; 4.135 ; 4.135 ; Rise       ; Clk             ;
;  ADDR_BUS[0]  ; Clk        ; 4.489 ; 4.489 ; Rise       ; Clk             ;
;  ADDR_BUS[1]  ; Clk        ; 4.586 ; 4.586 ; Rise       ; Clk             ;
;  ADDR_BUS[2]  ; Clk        ; 4.772 ; 4.772 ; Rise       ; Clk             ;
;  ADDR_BUS[3]  ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  ADDR_BUS[4]  ; Clk        ; 4.143 ; 4.143 ; Rise       ; Clk             ;
;  ADDR_BUS[5]  ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  ADDR_BUS[6]  ; Clk        ; 4.169 ; 4.169 ; Rise       ; Clk             ;
;  ADDR_BUS[7]  ; Clk        ; 4.135 ; 4.135 ; Rise       ; Clk             ;
;  ADDR_BUS[8]  ; Clk        ; 4.325 ; 4.325 ; Rise       ; Clk             ;
;  ADDR_BUS[9]  ; Clk        ; 4.381 ; 4.381 ; Rise       ; Clk             ;
;  ADDR_BUS[10] ; Clk        ; 4.490 ; 4.490 ; Rise       ; Clk             ;
;  ADDR_BUS[11] ; Clk        ; 4.414 ; 4.414 ; Rise       ; Clk             ;
;  ADDR_BUS[12] ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  ADDR_BUS[13] ; Clk        ; 4.395 ; 4.395 ; Rise       ; Clk             ;
;  ADDR_BUS[14] ; Clk        ; 4.437 ; 4.437 ; Rise       ; Clk             ;
;  ADDR_BUS[15] ; Clk        ; 4.508 ; 4.508 ; Rise       ; Clk             ;
; DB[*]         ; Clk        ; 3.898 ; 3.898 ; Rise       ; Clk             ;
;  DB[0]        ; Clk        ; 4.386 ; 4.386 ; Rise       ; Clk             ;
;  DB[1]        ; Clk        ; 4.391 ; 4.391 ; Rise       ; Clk             ;
;  DB[2]        ; Clk        ; 4.428 ; 4.428 ; Rise       ; Clk             ;
;  DB[3]        ; Clk        ; 4.388 ; 4.388 ; Rise       ; Clk             ;
;  DB[4]        ; Clk        ; 4.379 ; 4.379 ; Rise       ; Clk             ;
;  DB[5]        ; Clk        ; 4.218 ; 4.218 ; Rise       ; Clk             ;
;  DB[6]        ; Clk        ; 4.084 ; 4.084 ; Rise       ; Clk             ;
;  DB[7]        ; Clk        ; 3.898 ; 3.898 ; Rise       ; Clk             ;
; DIR           ; Clk        ; 4.236 ; 4.236 ; Rise       ; Clk             ;
; DMC[*]        ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
;  DMC[0]       ; Clk        ; 4.201 ; 4.201 ; Rise       ; Clk             ;
;  DMC[1]       ; Clk        ; 3.719 ; 3.719 ; Rise       ; Clk             ;
;  DMC[2]       ; Clk        ; 3.723 ; 3.723 ; Rise       ; Clk             ;
;  DMC[3]       ; Clk        ; 3.718 ; 3.718 ; Rise       ; Clk             ;
;  DMC[4]       ; Clk        ; 3.720 ; 3.720 ; Rise       ; Clk             ;
;  DMC[5]       ; Clk        ; 3.717 ; 3.717 ; Rise       ; Clk             ;
;  DMC[6]       ; Clk        ; 3.618 ; 3.618 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.557 ; 4.557 ; Rise       ; Clk             ;
; OUT[*]        ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
;  OUT[0]       ; Clk        ; 3.826 ; 3.826 ; Rise       ; Clk             ;
;  OUT[1]       ; Clk        ; 3.834 ; 3.834 ; Rise       ; Clk             ;
;  OUT[2]       ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; RnW           ; Clk        ; 4.013 ; 4.013 ; Rise       ; Clk             ;
; SOUT[*]       ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  SOUT[0]      ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  SOUT[1]      ; Clk        ; 4.387 ; 4.387 ; Rise       ; Clk             ;
;  SOUT[2]      ; Clk        ; 4.415 ; 4.415 ; Rise       ; Clk             ;
;  SOUT[3]      ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  SOUT[4]      ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  SOUT[5]      ; Clk        ; 4.745 ; 4.745 ; Rise       ; Clk             ;
; nIN[*]        ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  nIN[0]       ; Clk        ; 4.551 ; 4.551 ; Rise       ; Clk             ;
;  nIN[1]       ; Clk        ; 4.601 ; 4.601 ; Rise       ; Clk             ;
; M2_out        ; Clk        ; 4.001 ; 4.001 ; Fall       ; Clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; nRES       ; ADDR_BUS[0]  ; 9.383  ; 9.383  ; 9.383  ; 9.383  ;
; nRES       ; ADDR_BUS[1]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[2]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[3]  ; 10.223 ; 10.223 ; 10.223 ; 10.223 ;
; nRES       ; ADDR_BUS[4]  ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; nRES       ; ADDR_BUS[5]  ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; nRES       ; ADDR_BUS[6]  ; 10.486 ; 10.486 ; 10.486 ; 10.486 ;
; nRES       ; ADDR_BUS[7]  ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; ADDR_BUS[8]  ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; ADDR_BUS[9]  ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[10] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[11] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[12] ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; nRES       ; ADDR_BUS[13] ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; nRES       ; ADDR_BUS[14] ; 10.986 ; 10.986 ; 10.986 ; 10.986 ;
; nRES       ; ADDR_BUS[15] ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
; nRES       ; M2_out       ; 10.719 ; 10.719 ; 10.719 ; 10.719 ;
; nRES       ; OUT[0]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[1]       ; 10.505 ; 10.505 ; 10.505 ; 10.505 ;
; nRES       ; OUT[2]       ; 10.504 ; 10.504 ; 10.504 ; 10.504 ;
; nRES       ; nIN[0]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; nRES       ; nIN[1]       ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; nRES       ; ADDR_BUS[0]  ; 4.774 ; 4.774 ; 4.774 ; 4.774 ;
; nRES       ; ADDR_BUS[1]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[2]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[3]  ; 5.103 ; 5.103 ; 5.103 ; 5.103 ;
; nRES       ; ADDR_BUS[4]  ; 5.096 ; 5.096 ; 5.096 ; 5.096 ;
; nRES       ; ADDR_BUS[5]  ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; nRES       ; ADDR_BUS[6]  ; 5.229 ; 5.229 ; 5.229 ; 5.229 ;
; nRES       ; ADDR_BUS[7]  ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; ADDR_BUS[8]  ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; ADDR_BUS[9]  ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[10] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[11] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[12] ; 5.405 ; 5.405 ; 5.405 ; 5.405 ;
; nRES       ; ADDR_BUS[13] ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; nRES       ; ADDR_BUS[14] ; 5.417 ; 5.417 ; 5.417 ; 5.417 ;
; nRES       ; ADDR_BUS[15] ; 5.427 ; 5.427 ; 5.427 ; 5.427 ;
; nRES       ; M2_out       ; 5.382 ; 5.382 ; 5.382 ; 5.382 ;
; nRES       ; OUT[0]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[1]       ; 5.243 ; 5.243 ; 5.243 ; 5.243 ;
; nRES       ; OUT[2]       ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; nRES       ; nIN[0]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
; nRES       ; nIN[1]       ; 5.295 ; 5.295 ; 5.295 ; 5.295 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 51660    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 51660    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 579   ; 579  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 445   ; 445  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 01 14:51:48 2025
Info: Command: quartus_sta RP2A03 -c RP2A03
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2A03.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.095
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.095         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.223         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.687
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.687         0.000 Clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/SRC/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Wed Oct 01 14:51:49 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/SRC/RP2A03-7--main/RP2A03-7--main/Quartus/output_files/RP2A03.sta.smsg.


