-- Catapult Ultra Synthesis: Report                                              
-- ------------------------- ---------------------------------------------------
-- Version:                  10.5c/896140 Production Release                     
-- Build Date:               Sun Sep  6 22:45:38 PDT 2020                        
                                                                                 
-- Generated by:             yl7897@newnano.poly.edu                             
-- Generated date:           Sun Jan 02 12:34:22 EST 2022                        

Solution Settings: axi_add.v1
  Current state: extract
  Project: Catapult_1
  
  Design Input Files Specified
    $PROJECT_HOME/src/axI_test_tb.cpp
    $PROJECT_HOME/src/axi_test.cpp
      $PROJECT_HOME/include/axi_test.h
        $MGC_HOME/shared/include/ac_int.h
  
  Processes/Blocks in Design
    Process       Real Operation(s) count Latency Throughput Reset Length II Comments 
    ------------- ----------------------- ------- ---------- ------------ -- --------
    /axi_add/core                       6      31         34            0  0          
    Design Total:                       6      31         34            0  0          
    
  Bill Of Materials (Datapath)
    Component Name                                              Area Score Area(LUTs) Area(MUX_CARRYs) Delay Post Alloc Post Assign 
    ----------------------------------------------------------- ---------- ---------- ---------------- ----- ---------- -----------
    [Lib: amba]                                                                                                                     
    ccs_axi4_master(1,0,16,32,32,4,0,0,0,0,32,32,1,1,1,0,0,0,0)   9600.000      0.000            0.000 0.635          1           1 
    ccs_axi4_master(2,0,16,32,32,4,0,0,0,0,32,32,1,1,1,0,0,0,0)   9600.000      0.000            0.000 0.635          1           1 
    [Lib: mgc_Xilinx-KINTEX-u-2_beh]                                                                                                
    mgc_add(30,0,6,1,30)                                            30.000     30.000           29.000 0.859          1           1 
    mgc_add(4,0,2,1,5)                                               4.000      4.000            3.000 0.250          1           1 
    mgc_and(1,2)                                                     1.000      1.000            0.000 0.266          0          10 
    mgc_and(32,2)                                                   32.000     32.000            0.000 0.266          0           1 
    mgc_and(4,2)                                                     4.000      4.000            0.000 0.266          0           3 
    mgc_mux(32,1,2)                                                 32.000     32.000            0.000 0.266          0           1 
    mgc_nor(1,2)                                                     1.000      1.000            0.000 0.266          0           4 
    mgc_nor(1,3)                                                     1.000      1.000            0.000 0.266          0           1 
    mgc_not(1)                                                       0.000      0.000            0.000 0.000          0           7 
    mgc_or(1,3)                                                      1.000      1.000            0.000 0.266          0           2 
    mgc_reg_pos(1,0,0,1,1,0,0)                                       0.000      0.000            0.000 0.103          0           3 
    mgc_reg_pos(1,0,0,1,1,1,1)                                       0.000      0.000            0.000 0.103          0           3 
    mgc_reg_pos(2,0,0,0,0,1,1)                                       0.000      0.000            0.000 0.103          0           1 
    mgc_reg_pos(30,0,0,0,0,1,1)                                      0.000      0.000            0.000 0.103          0           1 
    mgc_reg_pos(32,0,0,0,0,1,1)                                      0.000      0.000            0.000 0.103          0           1 
    mgc_reg_pos(4,0,0,0,0,1,1)                                       0.000      0.000            0.000 0.103          0           2 
    mgc_reg_pos(5,0,0,1,1,1,1)                                       0.000      0.000            0.000 0.103          0           1 
    [Lib: mgc_ioport]                                                                                                               
    mgc_io_sync(0)                                                   0.000      0.000            0.000 0.000          2           2 
                                                                                                                                    
    TOTAL AREA (After Assignment):                               19327.000    127.000           32.000                              
    
  Area Scores
                       Post-Scheduling    Post-DP & FSM  Post-Assignment 
    ----------------- ---------------- ---------------- ----------------
    Total Area Score:   19234.0          19331.7          19329.0        
    Total Reg:              0.0              0.0              0.0        
                                                                         
    DataPath:           19234.0 (100%)   19329.7 (100%)   19327.0 (100%) 
      MUX:                  0.0             34.7   (0%)      32.0   (0%) 
      FUNC:                34.0   (0%)      34.0   (0%)      34.0   (0%) 
      LOGIC:                0.0             61.0   (0%)      61.0   (0%) 
      BUFFER:               0.0              0.0              0.0        
      MEM:              19200.0 (100%)   19200.0  (99%)   19200.0  (99%) 
      ROM:                  0.0              0.0              0.0        
      REG:                  0.0              0.0              0.0        
                                                                         
    
    FSM:                    0.0              2.0   (0%)       2.0   (0%) 
      FSM-REG:              0.0              0.0              0.0        
      FSM-COMB:             0.0              2.0 (100%)       2.0 (100%) 
                                                                         
    
  Register-to-Variable Mappings
    Register                        Size(bits) Gated Register CG Opt Done Variables                                             
    ------------------------------- ---------- -------------- ----------- -----------------------------------------------------
    a:rsci.m_din.bfwt                       32         Y           Y      a:rsci.m_din.bfwt                                     
    b:rsci.m_dout.core(31:2)                30         Y                  b:rsci.m_dout.core(31:2)                              
    ADD_LOOP:i(4:0).sva#1                    5         Y                  ADD_LOOP:i(4:0).sva#1                                 
    a:rsci.m_raddr.core                      4         Y                  a:rsci.m_raddr.core                                   
    b:rsci.m_waddr.core                      4         Y                  b:rsci.m_waddr.core                                   
    b:rsci.m_dout.core(1:0)                  2         Y                  b:rsci.m_dout.core(1:0)                               
    a:rsci.bcwt                              1                            a:rsci.bcwt                                           
    b:rsci.bcwt                              1                            b:rsci.bcwt                                           
    core.wten                                1                            core.wten                                             
    reg(a:rsc.triosy:obj.iswt0).cse          1         Y                  reg(a:rsc.triosy:obj.iswt0).cse                       
    reg(a:rsci.oswt).cse                     1         Y                  reg(a:rsci.oswt).cse                                  
    reg(b:rsci.oswt).cse                     1         Y                  reg(b:rsci.oswt).cse                                  
                                                                                                                                
    Total:                                  83             80          32 (Total Gating Ratio: 0.96, CG Opt Gating Ratio: 0.39) 
    
  Timing Report
    Critical Path
      Max Delay:  1.760064
      Slack:      8.239936
      
      Path                                                                  Startpoint                                                 Endpoint                                             Delay  Slack  
      --------------------------------------------------------------------- ---------------------------------------------------------- ---------------------------------------------------- ------ ------
      1                                                                     axi_add:core:a:rsci/a:rsci                                 axi_add:core/reg(b:rsci.m_dout.core(31:2))           1.7601 8.2399 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:a:rsci/a:rsci                                          ccs_axi4_master_1_0_16_32_32_4_0_0_0_0_32_32_1_1_1_0_0_0_0                                                      0.6346 0.6346 
        axi_add:core:a:rsci/a:rsci.m_din                                                                                                                                                    0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.m_din                                                                                                                                    0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:mux#1       mgc_mux_32_1_2                                                                                                  0.2660 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.m_din.mxwt                                                                                                                               0.0000 0.9006 
        axi_add:core:a:rsci/a:rsci.m_din.mxwt                                                                                                                                               0.0000 0.9006 
        axi_add:core/a:rsci.m_din.mxwt                                                                                                                                                      0.0000 0.9006 
        axi_add:core/operator+<32,false>:slc(a:rsci.m_din.mxwt)(31-2)                                                                                                                       0.0000 0.9006 
        axi_add:core/operator+<32,false>:slc(a:rsci.m_din.mxwt)(31-2).itm                                                                                                                   0.0000 0.9006 
        axi_add:core/operator+<32,false>:acc                                mgc_addc_30_0_6_1_30                                                                                            0.8594 1.7601 
        axi_add:core/operator+<32,false>:acc.itm                                                                                                                                            0.0000 1.7601 
        axi_add:core/reg(b:rsci.m_dout.core(31:2))                          mgc_reg_pos_30_0_0_0_0_1_1                                                                                      0.0000 1.7601 
                                                                                                                                                                                                          
      2                                                                     axi_add:core:a:rsci/a:rsci                                 axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt) 1.6987 8.3013 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:a:rsci/a:rsci                                          ccs_axi4_master_1_0_16_32_32_4_0_0_0_0_32_32_1_1_1_0_0_0_0                                                      0.6346 0.6346 
        axi_add:core:a:rsci/a:rsci.m_rrdy                                                                                                                                                   0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.m_rrdy                                                                                                                                 0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#1     mgc_and_1_2                                                                                                     0.2660 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.biwt                                                                                                                                   0.0000 0.9006 
        axi_add:core:a:rsci/a:rsci.biwt                                                                                                                                                     0.0000 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.biwt                                                                                                                                     0.0000 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:or#1        mgc_or_1_3                                                                                                      0.2660 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.wen_comp                                                                                                                                 0.0000 1.1667 
        axi_add:core:a:rsci/a:rsci.wen_comp                                                                                                                                                 0.0000 1.1667 
        axi_add:core/a:rsci.wen_comp                                                                                                                                                        0.0000 1.1667 
        axi_add:core:staller/a:rsci.wen_comp                                                                                                                                                0.0000 1.1667 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 1.1667 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 1.1667 
        axi_add:core/core.wen                                                                                                                                                               0.0000 1.1667 
        axi_add:core:a:rsci/core.wen                                                                                                                                                        0.0000 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and       mgc_and_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.bdwt                                                                                                                                   0.0000 1.4327 
        axi_add:core:a:rsci/a:rsci.bdwt                                                                                                                                                     0.0000 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.bdwt                                                                                                                                     0.0000 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:nor         mgc_nor_1_2                                                                                                     0.2660 1.6987 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:nor.itm                                                                                                                     0.0000 1.6987 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.6987 
                                                                                                                                                                                                          
      3                                                                     axi_add:core:b:rsci/b:rsci                                 axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt) 1.6987 8.3013 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:b:rsci/b:rsci                                          ccs_axi4_master_2_0_16_32_32_4_0_0_0_0_32_32_1_1_1_0_0_0_0                                                      0.6346 0.6346 
        axi_add:core:b:rsci/b:rsci.m_wrdy                                                                                                                                                   0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.m_wrdy                                                                                                                                 0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#1                mgc_and_1_2                                                                                                     0.2660 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.biwt                                                                                                                                   0.0000 0.9006 
        axi_add:core:b:rsci/b:rsci.biwt                                                                                                                                                     0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.biwt                                                                                                                                     0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:or#1                   mgc_or_1_3                                                                                                      0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.wen_comp                                                                                                                                 0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.wen_comp                                                                                                                                                 0.0000 1.1667 
        axi_add:core/b:rsci.wen_comp                                                                                                                                                        0.0000 1.1667 
        axi_add:core:staller/b:rsci.wen_comp                                                                                                                                                0.0000 1.1667 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 1.1667 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 1.1667 
        axi_add:core/core.wen                                                                                                                                                               0.0000 1.1667 
        axi_add:core:a:rsci/core.wen                                                                                                                                                        0.0000 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and       mgc_and_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.bdwt                                                                                                                                   0.0000 1.4327 
        axi_add:core:a:rsci/a:rsci.bdwt                                                                                                                                                     0.0000 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.bdwt                                                                                                                                     0.0000 1.4327 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:nor         mgc_nor_1_2                                                                                                     0.2660 1.6987 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:nor.itm                                                                                                                     0.0000 1.6987 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.6987 
                                                                                                                                                                                                          
      4                                                                     axi_add:core:a:rsci/a:rsci                                 axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.6987 8.3013 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:a:rsci/a:rsci                                          ccs_axi4_master_1_0_16_32_32_4_0_0_0_0_32_32_1_1_1_0_0_0_0                                                      0.6346 0.6346 
        axi_add:core:a:rsci/a:rsci.m_rrdy                                                                                                                                                   0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.m_rrdy                                                                                                                                 0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#1     mgc_and_1_2                                                                                                     0.2660 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.biwt                                                                                                                                   0.0000 0.9006 
        axi_add:core:a:rsci/a:rsci.biwt                                                                                                                                                     0.0000 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.biwt                                                                                                                                     0.0000 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:or#1        mgc_or_1_3                                                                                                      0.2660 1.1667 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.wen_comp                                                                                                                                 0.0000 1.1667 
        axi_add:core:a:rsci/a:rsci.wen_comp                                                                                                                                                 0.0000 1.1667 
        axi_add:core/a:rsci.wen_comp                                                                                                                                                        0.0000 1.1667 
        axi_add:core:staller/a:rsci.wen_comp                                                                                                                                                0.0000 1.1667 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 1.1667 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 1.1667 
        axi_add:core/core.wen                                                                                                                                                               0.0000 1.1667 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.4327 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.6987 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.6987 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.6987 
                                                                                                                                                                                                          
      5                                                                     axi_add:core:b:rsci/b:rsci                                 axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.6987 8.3013 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:b:rsci/b:rsci                                          ccs_axi4_master_2_0_16_32_32_4_0_0_0_0_32_32_1_1_1_0_0_0_0                                                      0.6346 0.6346 
        axi_add:core:b:rsci/b:rsci.m_wrdy                                                                                                                                                   0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.m_wrdy                                                                                                                                 0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#1                mgc_and_1_2                                                                                                     0.2660 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.biwt                                                                                                                                   0.0000 0.9006 
        axi_add:core:b:rsci/b:rsci.biwt                                                                                                                                                     0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.biwt                                                                                                                                     0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:or#1                   mgc_or_1_3                                                                                                      0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.wen_comp                                                                                                                                 0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.wen_comp                                                                                                                                                 0.0000 1.1667 
        axi_add:core/b:rsci.wen_comp                                                                                                                                                        0.0000 1.1667 
        axi_add:core:staller/b:rsci.wen_comp                                                                                                                                                0.0000 1.1667 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 1.1667 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 1.1667 
        axi_add:core/core.wen                                                                                                                                                               0.0000 1.1667 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.4327 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.6987 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.6987 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.6987 
                                                                                                                                                                                                          
      6                                                                     axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)       axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.4327 8.5673 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.1026 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bcwt                                                                                                                                     0.0000 0.1026 
        axi_add:core:b:rsci/b:rsci.bcwt                                                                                                                                                     0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bcwt                                                                                                                                   0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:not#1                mgc_not_1                                                                                                       0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:not#1.itm                                                                                                                            0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#3                mgc_and_1_2                                                                                                     0.2660 0.3686 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.ogwt                                                                                                                                   0.0000 0.3686 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#1                mgc_and_1_2                                                                                                     0.2660 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.biwt                                                                                                                                   0.0000 0.6346 
        axi_add:core:b:rsci/b:rsci.biwt                                                                                                                                                     0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.biwt                                                                                                                                     0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:or#1                   mgc_or_1_3                                                                                                      0.2660 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.wen_comp                                                                                                                                 0.0000 0.9006 
        axi_add:core:b:rsci/b:rsci.wen_comp                                                                                                                                                 0.0000 0.9006 
        axi_add:core/b:rsci.wen_comp                                                                                                                                                        0.0000 0.9006 
        axi_add:core:staller/b:rsci.wen_comp                                                                                                                                                0.0000 0.9006 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 0.9006 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 0.9006 
        axi_add:core/core.wen                                                                                                                                                               0.0000 0.9006 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.4327 
                                                                                                                                                                                                          
      7                                                                     axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt)       axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.4327 8.5673 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.1026 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.bcwt                                                                                                                                     0.0000 0.1026 
        axi_add:core:a:rsci/a:rsci.bcwt                                                                                                                                                     0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.bcwt                                                                                                                                   0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:not#1     mgc_not_1                                                                                                       0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:not#1.itm                                                                                                                 0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#3     mgc_and_1_2                                                                                                     0.2660 0.3686 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.ogwt                                                                                                                                   0.0000 0.3686 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#1     mgc_and_1_2                                                                                                     0.2660 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.biwt                                                                                                                                   0.0000 0.6346 
        axi_add:core:a:rsci/a:rsci.biwt                                                                                                                                                     0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.biwt                                                                                                                                     0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:or#1        mgc_or_1_3                                                                                                      0.2660 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.wen_comp                                                                                                                                 0.0000 0.9006 
        axi_add:core:a:rsci/a:rsci.wen_comp                                                                                                                                                 0.0000 0.9006 
        axi_add:core/a:rsci.wen_comp                                                                                                                                                        0.0000 0.9006 
        axi_add:core:staller/a:rsci.wen_comp                                                                                                                                                0.0000 0.9006 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 0.9006 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 0.9006 
        axi_add:core/core.wen                                                                                                                                                               0.0000 0.9006 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.4327 
                                                                                                                                                                                                          
      8                                                                     axi_add:core/reg(a:rsci.oswt)                              axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.4327 8.5673 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core/reg(a:rsci.oswt)                                       mgc_reg_pos_1_0_0_1_1_1_1                                                                                       0.1026 0.1026 
        axi_add:core/reg(a:rsci.oswt).cse                                                                                                                                                   0.0000 0.1026 
        axi_add:core:a:rsci/a:rsci.oswt                                                                                                                                                     0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.oswt                                                                                                                                   0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#3     mgc_and_1_2                                                                                                     0.2660 0.3686 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.ogwt                                                                                                                                   0.0000 0.3686 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/operator+<32,false>:and#1     mgc_and_1_2                                                                                                     0.2660 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_ctrl/a:rsci.biwt                                                                                                                                   0.0000 0.6346 
        axi_add:core:a:rsci/a:rsci.biwt                                                                                                                                                     0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.biwt                                                                                                                                     0.0000 0.6346 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:or#1        mgc_or_1_3                                                                                                      0.2660 0.9006 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.wen_comp                                                                                                                                 0.0000 0.9006 
        axi_add:core:a:rsci/a:rsci.wen_comp                                                                                                                                                 0.0000 0.9006 
        axi_add:core/a:rsci.wen_comp                                                                                                                                                        0.0000 0.9006 
        axi_add:core:staller/a:rsci.wen_comp                                                                                                                                                0.0000 0.9006 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 0.9006 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 0.9006 
        axi_add:core/core.wen                                                                                                                                                               0.0000 0.9006 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.4327 
                                                                                                                                                                                                          
      9                                                                     axi_add:core/reg(b:rsci.oswt)                              axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt) 1.4327 8.5673 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core/reg(b:rsci.oswt)                                       mgc_reg_pos_1_0_0_1_1_1_1                                                                                       0.1026 0.1026 
        axi_add:core/reg(b:rsci.oswt).cse                                                                                                                                                   0.0000 0.1026 
        axi_add:core:b:rsci/b:rsci.oswt                                                                                                                                                     0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.oswt                                                                                                                                   0.0000 0.1026 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#3                mgc_and_1_2                                                                                                     0.2660 0.3686 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.ogwt                                                                                                                                   0.0000 0.3686 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and#1                mgc_and_1_2                                                                                                     0.2660 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.biwt                                                                                                                                   0.0000 0.6346 
        axi_add:core:b:rsci/b:rsci.biwt                                                                                                                                                     0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.biwt                                                                                                                                     0.0000 0.6346 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:or#1                   mgc_or_1_3                                                                                                      0.2660 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.wen_comp                                                                                                                                 0.0000 0.9006 
        axi_add:core:b:rsci/b:rsci.wen_comp                                                                                                                                                 0.0000 0.9006 
        axi_add:core/b:rsci.wen_comp                                                                                                                                                        0.0000 0.9006 
        axi_add:core:staller/b:rsci.wen_comp                                                                                                                                                0.0000 0.9006 
        axi_add:core:staller/and                                            mgc_and_1_2                                                                                                     0.0000 0.9006 
        axi_add:core:staller/core.wen                                                                                                                                                       0.0000 0.9006 
        axi_add:core/core.wen                                                                                                                                                               0.0000 0.9006 
        axi_add:core:b:rsci/core.wen                                                                                                                                                        0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/core.wen                                                                                                                                      0.0000 0.9006 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/ADD_LOOP:and                  mgc_and_1_2                                                                                                     0.2660 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_ctrl/b:rsci.bdwt                                                                                                                                   0.0000 1.1667 
        axi_add:core:b:rsci/b:rsci.bdwt                                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/b:rsci.bdwt                                                                                                                                     0.0000 1.1667 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1                  mgc_nor_1_2                                                                                                     0.2660 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/ADD_LOOP:nor#1.itm                                                                                                                              0.0000 1.4327 
        axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)                mgc_reg_pos_1_0_0_1_1_0_0                                                                                       0.0000 1.4327 
                                                                                                                                                                                                          
      10                                                                    axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.m_din.bfwt) axi_add:core/reg(b:rsci.m_dout.core(31:2))           1.2280 8.7720 
                                                                                                                                                                                                          
        Instance                                                            Component                                                                                                       Delta  Delay  
        --------                                                            ---------                                                                                                       -----  -----  
        axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.m_din.bfwt)          mgc_reg_pos_32_0_0_0_0_1_1                                                                                      0.1026 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.m_din.bfwt                                                                                                                               0.0000 0.1026 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/operator+<32,false>:mux#1       mgc_mux_32_1_2                                                                                                  0.2660 0.3686 
        axi_add:core:a:rsci:a:rsc.@:wait_dp/a:rsci.m_din.mxwt                                                                                                                               0.0000 0.3686 
        axi_add:core:a:rsci/a:rsci.m_din.mxwt                                                                                                                                               0.0000 0.3686 
        axi_add:core/a:rsci.m_din.mxwt                                                                                                                                                      0.0000 0.3686 
        axi_add:core/operator+<32,false>:slc(a:rsci.m_din.mxwt)(31-2)                                                                                                                       0.0000 0.3686 
        axi_add:core/operator+<32,false>:slc(a:rsci.m_din.mxwt)(31-2).itm                                                                                                                   0.0000 0.3686 
        axi_add:core/operator+<32,false>:acc                                mgc_addc_30_0_6_1_30                                                                                            0.8594 1.2280 
        axi_add:core/operator+<32,false>:acc.itm                                                                                                                                            0.0000 1.2280 
        axi_add:core/reg(b:rsci.m_dout.core(31:2))                          mgc_reg_pos_30_0_0_0_0_1_1                                                                                      0.0000 1.2280 
                                                                                                                                                                                                          
      
    Register Input and Register-to-Output Slack
      Clock period or pin-to-reg delay constraint (clk): 10.0
      Clock uncertainty constraint (clk)               : 0.0
      
      Instance                                                   Port                                                  Slack (Delay) Messages 
      ---------------------------------------------------------- --------------------------------------------------- ------- ------- --------
      axi_add:core/reg(a:rsci.oswt)                              operator+<32,false>:nor.itm                          9.3654  0.6346          
      axi_add:core/reg(a:rsci.m_raddr.core)                      ADD_LOOP:i:ADD_LOOP:i:and.itm                        9.6314  0.3686          
      axi_add:core/reg(b:rsci.oswt)                              slc(fsm_output)(1).itm                              10.0000  0.0000          
      axi_add:core/reg(b:rsci.m_waddr.core)                      a:rsci.m_raddr.core                                  9.6314  0.3686          
      axi_add:core/reg(b:rsci.m_dout.core(1:0))                  operator+<32,false>:slc(a:rsci.m_din.mxwt)(1-0).itm  9.0994  0.9006          
      axi_add:core/reg(b:rsci.m_dout.core(31:2))                 operator+<32,false>:acc.itm                          8.2399  1.7601          
      axi_add:core/reg(a:rsc.triosy:obj.iswt0)                   and#1.cse                                            9.3654  0.6346          
      axi_add:core/reg(ADD_LOOP:i(4:0))                          ADD_LOOP:acc#1.itm                                   9.6474  0.3526          
      axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.bcwt)       operator+<32,false>:nor.itm                          8.3013  1.6987          
      axi_add:core:a:rsci:a:rsc.@:wait_dp/reg(a:rsci.m_din.bfwt) a:rsci.m_din                                         9.0994  0.9006          
      axi_add:core:b:rsci:b:rsc.@:wait_dp/reg(b:rsci.bcwt)       ADD_LOOP:nor#1.itm                                   8.3013  1.6987          
      axi_add:core:staller/reg(core.wten)                        not.itm                                              8.8333  1.1667          
      axi_add                                                    a:rsc.m_wstate                                       9.3654  0.6346          
      axi_add                                                    a:rsc.m_wCaughtUp                                    9.3654  0.6346          
      axi_add                                                    a:rsc.RREADY                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARVALID                                        9.3654  0.6346          
      axi_add                                                    a:rsc.ARUSER                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARREGION                                       9.3654  0.6346          
      axi_add                                                    a:rsc.ARQOS                                          9.3654  0.6346          
      axi_add                                                    a:rsc.ARPROT                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARCACHE                                        9.3654  0.6346          
      axi_add                                                    a:rsc.ARLOCK                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARBURST                                        9.3654  0.6346          
      axi_add                                                    a:rsc.ARSIZE                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARLEN                                          9.3654  0.6346          
      axi_add                                                    a:rsc.ARADDR                                         9.3654  0.6346          
      axi_add                                                    a:rsc.ARID                                           9.3654  0.6346          
      axi_add                                                    a:rsc.BREADY                                         9.3654  0.6346          
      axi_add                                                    a:rsc.WVALID                                         9.3654  0.6346          
      axi_add                                                    a:rsc.WUSER                                          9.3654  0.6346          
      axi_add                                                    a:rsc.WLAST                                          9.3654  0.6346          
      axi_add                                                    a:rsc.WSTRB                                          9.3654  0.6346          
      axi_add                                                    a:rsc.WDATA                                          9.3654  0.6346          
      axi_add                                                    a:rsc.AWVALID                                        9.3654  0.6346          
      axi_add                                                    a:rsc.AWUSER                                         9.3654  0.6346          
      axi_add                                                    a:rsc.AWREGION                                       9.3654  0.6346          
      axi_add                                                    a:rsc.AWQOS                                          9.3654  0.6346          
      axi_add                                                    a:rsc.AWPROT                                         9.3654  0.6346          
      axi_add                                                    a:rsc.AWCACHE                                        9.3654  0.6346          
      axi_add                                                    a:rsc.AWLOCK                                         9.3654  0.6346          
      axi_add                                                    a:rsc.AWBURST                                        9.3654  0.6346          
      axi_add                                                    a:rsc.AWSIZE                                         9.3654  0.6346          
      axi_add                                                    a:rsc.AWLEN                                          9.3654  0.6346          
      axi_add                                                    a:rsc.AWADDR                                         9.3654  0.6346          
      axi_add                                                    a:rsc.AWID                                           9.3654  0.6346          
      axi_add                                                    a:rsc.triosy.lz                                      9.6314  0.3686          
      axi_add                                                    b:rsc.m_wstate                                       9.3654  0.6346          
      axi_add                                                    b:rsc.m_wCaughtUp                                    9.3654  0.6346          
      axi_add                                                    b:rsc.RREADY                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARVALID                                        9.3654  0.6346          
      axi_add                                                    b:rsc.ARUSER                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARREGION                                       9.3654  0.6346          
      axi_add                                                    b:rsc.ARQOS                                          9.3654  0.6346          
      axi_add                                                    b:rsc.ARPROT                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARCACHE                                        9.3654  0.6346          
      axi_add                                                    b:rsc.ARLOCK                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARBURST                                        9.3654  0.6346          
      axi_add                                                    b:rsc.ARSIZE                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARLEN                                          9.3654  0.6346          
      axi_add                                                    b:rsc.ARADDR                                         9.3654  0.6346          
      axi_add                                                    b:rsc.ARID                                           9.3654  0.6346          
      axi_add                                                    b:rsc.BREADY                                         9.3654  0.6346          
      axi_add                                                    b:rsc.WVALID                                         9.3654  0.6346          
      axi_add                                                    b:rsc.WUSER                                          9.3654  0.6346          
      axi_add                                                    b:rsc.WLAST                                          9.3654  0.6346          
      axi_add                                                    b:rsc.WSTRB                                          9.3654  0.6346          
      axi_add                                                    b:rsc.WDATA                                          9.3654  0.6346          
      axi_add                                                    b:rsc.AWVALID                                        9.3654  0.6346          
      axi_add                                                    b:rsc.AWUSER                                         9.3654  0.6346          
      axi_add                                                    b:rsc.AWREGION                                       9.3654  0.6346          
      axi_add                                                    b:rsc.AWQOS                                          9.3654  0.6346          
      axi_add                                                    b:rsc.AWPROT                                         9.3654  0.6346          
      axi_add                                                    b:rsc.AWCACHE                                        9.3654  0.6346          
      axi_add                                                    b:rsc.AWLOCK                                         9.3654  0.6346          
      axi_add                                                    b:rsc.AWBURST                                        9.3654  0.6346          
      axi_add                                                    b:rsc.AWSIZE                                         9.3654  0.6346          
      axi_add                                                    b:rsc.AWLEN                                          9.3654  0.6346          
      axi_add                                                    b:rsc.AWADDR                                         9.3654  0.6346          
      axi_add                                                    b:rsc.AWID                                           9.3654  0.6346          
      axi_add                                                    b:rsc.triosy.lz                                      9.6314  0.3686          
      
  Operator Bitwidth Summary
    Operation Size (bits) Count 
    --------- ----------- -----
    add                         
    -                   5     1 
    -                  30     1 
    and                         
    -                   4     3 
    -                  32     1 
    -                   1    10 
    mux                         
    -                  32     1 
    nor                         
    -                   1     5 
    not                         
    -                   1     7 
    or                          
    -                   1     2 
    read_ram                    
    -                  32     2 
    read_sync                   
    -                   0     2 
    reg                         
    -                   5     1 
    -                   4     2 
    -                  32     1 
    -                  30     1 
    -                   2     1 
    -                   1     6 
    
  End of Report
