 

- [王道考研复习指导获取：密码7281](https://url18.ctfile.com/f/22722418-803125355-edf378?p=7281)

- [专栏目录首页：【专栏必读】王道考研408计算机组成原理万字笔记、题目题型总结、注意事项、目录导航和思维导图](https://zhangxing-tech.blog.csdn.net/article/details/120664162?spm=1001.2014.3001.5502)

### 文章目录

- [一：概述](#_5)
- [二：例题](#_25)

# 一：概述

如果数据通路采用CPU内部单总线，那么就意味着同一时间只允许两个部件进行数据交互。**实际上，如果能使多个部件同时进行数据交互，那么指令的执行速度一定会的得到提升，实现这种需求一方面可以借助多总线的方式，另一方面还可以建立专用数据通路——在任何两个需要进行数据交互的部件之间建立数据通路**

如下

![在这里插入图片描述](https://ziquyun.com/main/csdn/img?url=https%3A%2F%2Fimg-blog.csdnimg.cn%2F847568a1fd954e6eb265ae6bdeabd215.png%3Fx-oss-process%3Dimage%2Fwatermark%2Ctype_ZHJvaWRzYW5zZmFsbGJhY2s%2Cshadow_50%2Ctext_Q1NETiBA5b-r5LmQ5rGf5rmW%2Csize_20%2Ccolor_FFFFFF%2Ct_70%2Cg_se%2Cx_16&rfUrl=https%3A%2F%2Fzhangxing-tech.blog.csdn.net%2Farticle%2Fdetails%2F120327191)  
取指周期如下

| 时序 | 微操作 | 有效控制信号 | 解释 |
| --- | --- | --- | --- |
| 1 | \(PC\)->MAR | C 0 \_\{0\} 0​有效 | PC所指指令地址送至MAR |
| 2 | MAR->主存 | C 1 \_\{1\} 1​有效 | 给主存发送操作数地址 |
| 3 | 1->R | \- | 控制单元打出读信号 |
| 4 | M\(MAR\)->MDR | C 2 \_\{2\} 2​有效 | 指令放入MDR |
| 5 | \(MDR\)->IR | C 3 \_\{3\} 3​有效 | 将指令放入IR |
| 6 | \(PC+1\)->PC | \- | PC指向下一条指令地址 |
| 7 | Op\(IR\)->CU | C 4 \_\{4\} 4​有效 | 把操作码给CU进行译码 |

# 二：例题

下图是一个简化了的CPU与主存连接结构示意图\(图中省略了所有的多路选择器\)。其中有一个累加寄存器\(ACC\)、一个状态数据寄存器和其他4个寄存器（MAR、MDR、PC和IR）。各部件及其之间的连线表示数据通路，箭头表示信息传递方向。  
![在这里插入图片描述](https://ziquyun.com/main/csdn/img?url=https%3A%2F%2Fimg-blog.csdnimg.cn%2F332f2a69edfb47d388455f7f40a6a4e8.png%3Fx-oss-process%3Dimage%2Fwatermark%2Ctype_ZHJvaWRzYW5zZmFsbGJhY2s%2Cshadow_50%2Ctext_Q1NETiBA5b-r5LmQ5rGf5rmW%2Csize_20%2Ccolor_FFFFFF%2Ct_70%2Cg_se%2Cx_16&rfUrl=https%3A%2F%2Fzhangxing-tech.blog.csdn.net%2Farticle%2Fdetails%2F120327191)  
完成以下问题：

- **请写出图中a、b、C、d 4个寄存器的名称**
- **简述图中取指令的数据通路**
- **简述数据在运算器和主存之间进行存/取访问的数据通路**
- **简述完成指令LDA X的数据通路\(X为主存地址，LDA的功能为\(X\)→ACC\)**
- **简述完成指令ADD Y的数据通路\(Y为主存地址，ADD的功能为\(ACC\)+ \(Y\)→ACC\)**
- **简述完成指令STA Z的数据通路\(Z为主存地址，STA的功能为\(ACC\)→Z\)**

---

**（1）请写出图中a、b、C、d 4个寄存器的名称**

首先d可以自动“+1”，因此是PC；PC的内容是地址，送入MAR，故c是MAR；b与微操作信号发生器相连，因此是IR；相应的a就是MDR

- a：MDR
- b：IR
- c：MAR
- d：PC

![在这里插入图片描述](https://ziquyun.com/main/csdn/img?url=https%3A%2F%2Fimg-blog.csdnimg.cn%2F0b265b3ee86643dcbb11aeeaeaf0893f.png%3Fx-oss-process%3Dimage%2Fwatermark%2Ctype_ZHJvaWRzYW5zZmFsbGJhY2s%2Cshadow_50%2Ctext_Q1NETiBA5b-r5LmQ5rGf5rmW%2Csize_20%2Ccolor_FFFFFF%2Ct_70%2Cg_se%2Cx_16&rfUrl=https%3A%2F%2Fzhangxing-tech.blog.csdn.net%2Farticle%2Fdetails%2F120327191)

**（2）简述图中取指令的数据通路**

- \(PC\)->MAR
- M\(MAR\)->MDR
- MDR->IR

**（3）简述数据在运算器和主存之间进行存/取访问的数据通路**

假设存/取的数据放到ACC中，并且数据地址已经放入MAR中

**取过程**

- M\(MAR\)->MDR
- \(MDR\)->ALU->ACC

**存过程**

- \(ACC\)->MDR
- \(MDR\)->M\(MAR\)

**（4）简述完成指令LDA X的数据通路\(X为主存地址，LDA的功能为\(X\)→ACC\)**

- X->MAR
- M\(MAR\)->MDR
- \(MDR\)->ALU->ACC

**（5）简述完成指令ADD Y的数据通路\(Y为主存地址，ADD的功能为\(ACC\)+ \(Y\)→ACC\)**

- Y->MAR
- M\(MAR\)->MDR
- \(MDR\)->ALU，\(ACC\)->ALU
- ALU->ACC

**（6）简述完成指令STA Z的数据通路\(Z为主存地址，STA的功能为\(ACC\)→Z\)**

- Z->MAR
- \(ACC\)->MDR
- \(MDR\)->M\(MAR\)