{
   "name": "and",
   "label": "",
   "connectors": {
      "input": [ { "id": "a", "label": "" },
                 { "id": "b", "label": "" } ],
      "output": [ { "id": "out", "label": "" } ]
   },
   "code": {
      "type": "verilog",
      "data" : "assign out = a & b;"
   }
}
