
####################################################################################
# Pin Constraints
####################################################################################
#set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets MASTER_CLK]

#set_property PACKAGE_PIN V26 [get_ports PHY_RXER]
#set_property IOSTANDARD LVCMOS25 [get_ports PHY_RXER]

#set_property PACKAGE_PIN AP30 [get_ports CLK40_IN_EXT_N]
#set_property IOSTANDARD LVDS_25 [get_ports CLK40_IN_EXT_N]
