# 流水線CPU項目

## 項目概述
這個項目是一個使用Verilog開發的流水線CPU模擬。它包括多個模塊，每個模塊負責不同的功能，整合起來形成完整的CPU架構。

## 模塊描述
- `ALU.v`：算術邏輯單元，負責執行所有算術和邏輯操作。
- `ALUControl.v`：ALU控制單元，根據控制單元的指示來設定ALU操作。
- `ALU_1bit.v`：一位算術邏輯單元，用於基礎位操作。
- `ControlUnit.v`：控制單元，解析指令並生成控制信號。
- `EX_MEMReg.v`、`ID_EXReg.v`、`IF_IDReg.v`、`MEM_WBReg.v`：各階段的流水線寄存器。
- `FullAdder.v`：全加器，用於算術運算中的加法操作。
- `HiLo.v`：用於乘法和除法操作的高低位寄存器。
- `MULTU.v`：無符號乘法單元。
- `MUX.v`、`branchMUX.v`、`mux2.v`：多路選擇器，用於數據選擇。
- `TotalALU.v`：整合型ALU，包含多種操作。
- `add32.v`：32位加法器。
- `data_mem.txt`、`instr_mem.txt`：數據和指令存儲器初始化文件。
- `memory.v`：記憶體模塊，處理數據讀寫。
- `reg.txt`：寄存器文件初始化。
- `reg32.v`、`reg_file.v`：32位寄存器和寄存器文件。
- `shifter.v`：移位器，執行邏輯和算術移位。
- `test.v`：測試模塊，用於驗證CPU功能。

## 如何使用
1. 將所有`.v`文件和`.txt`文件克隆到您的本地環境。
2. 使用支持Verilog的仿真工具（如ModelSim）打開`test.v`。
3. 配置仿真環境並執行測試，觀察波形和CPU行為。

## 開發環境
建議在ModelSim或Vivado等集成開發環境中運行和測試這些模塊。

## 聯繫方式
如有任何問題或需要進一步的協助，請通過[您的聯繫方式]與我聯繫。

感謝您對此項目的關注！
