TimeQuest Timing Analyzer report for fsm
Tue Mar 05 15:37:25 2019
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; fsm                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 259.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.848 ; -50.633            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.385 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -28.700                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                           ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.848 ; length_counter[2]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.765      ;
; -2.848 ; length_counter[2]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.765      ;
; -2.848 ; length_counter[2]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.765      ;
; -2.848 ; length_counter[2]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.765      ;
; -2.794 ; current_state[1]~reg0 ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.279      ;
; -2.794 ; current_state[1]~reg0 ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.279      ;
; -2.794 ; current_state[1]~reg0 ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.279      ;
; -2.794 ; current_state[1]~reg0 ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.513     ; 3.279      ;
; -2.786 ; length_counter[13]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.272      ;
; -2.786 ; length_counter[13]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.272      ;
; -2.786 ; length_counter[13]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.272      ;
; -2.786 ; length_counter[13]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.512     ; 3.272      ;
; -2.772 ; current_state[0]~reg0 ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.257      ;
; -2.772 ; current_state[0]~reg0 ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.257      ;
; -2.772 ; current_state[0]~reg0 ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.257      ;
; -2.772 ; current_state[0]~reg0 ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.513     ; 3.257      ;
; -2.768 ; length_counter[3]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.768 ; length_counter[3]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.768 ; length_counter[3]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.768 ; length_counter[3]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.755 ; length_counter[1]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.511     ; 3.242      ;
; -2.714 ; length_counter[12]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.200      ;
; -2.714 ; length_counter[12]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.200      ;
; -2.714 ; length_counter[12]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.200      ;
; -2.714 ; length_counter[12]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.512     ; 3.200      ;
; -2.675 ; length_counter[5]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.512     ; 3.161      ;
; -2.672 ; length_counter[2]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.672 ; length_counter[2]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.672 ; length_counter[2]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.672 ; length_counter[2]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.590      ;
; -2.668 ; length_counter[0]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.511     ; 3.155      ;
; -2.626 ; length_counter[1]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.113      ;
; -2.620 ; length_counter[13]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.107      ;
; -2.620 ; length_counter[13]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.107      ;
; -2.620 ; length_counter[13]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.107      ;
; -2.620 ; length_counter[13]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.511     ; 3.107      ;
; -2.618 ; current_state[1]~reg0 ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.104      ;
; -2.618 ; current_state[1]~reg0 ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.104      ;
; -2.618 ; current_state[1]~reg0 ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.104      ;
; -2.618 ; current_state[1]~reg0 ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.512     ; 3.104      ;
; -2.615 ; length_counter[11]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.532      ;
; -2.615 ; length_counter[11]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.532      ;
; -2.615 ; length_counter[11]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.532      ;
; -2.615 ; length_counter[11]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.532      ;
; -2.610 ; length_counter[5]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.095      ;
; -2.610 ; length_counter[5]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.095      ;
; -2.610 ; length_counter[5]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.095      ;
; -2.610 ; length_counter[5]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.513     ; 3.095      ;
; -2.609 ; length_counter[9]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.094      ;
; -2.609 ; length_counter[9]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.094      ;
; -2.609 ; length_counter[9]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.513     ; 3.094      ;
; -2.609 ; length_counter[9]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.513     ; 3.094      ;
; -2.606 ; current_state[0]~reg0 ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.092      ;
; -2.606 ; current_state[0]~reg0 ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.092      ;
; -2.606 ; current_state[0]~reg0 ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.092      ;
; -2.606 ; current_state[0]~reg0 ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.512     ; 3.092      ;
; -2.602 ; length_counter[3]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.520      ;
; -2.602 ; length_counter[3]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.520      ;
; -2.602 ; length_counter[3]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.520      ;
; -2.602 ; length_counter[3]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.520      ;
; -2.570 ; length_counter[10]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.486      ;
; -2.570 ; length_counter[10]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.486      ;
; -2.570 ; length_counter[10]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.486      ;
; -2.570 ; length_counter[10]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.486      ;
; -2.546 ; length_counter[5]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.512     ; 3.032      ;
; -2.539 ; length_counter[0]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.026      ;
; -2.538 ; length_counter[12]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.025      ;
; -2.538 ; length_counter[12]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.025      ;
; -2.538 ; length_counter[12]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.511     ; 3.025      ;
; -2.538 ; length_counter[12]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.511     ; 3.025      ;
; -2.510 ; length_counter[0]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.511     ; 2.997      ;
; -2.476 ; length_counter[7]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.392      ;
; -2.476 ; length_counter[7]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.392      ;
; -2.476 ; length_counter[7]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.392      ;
; -2.476 ; length_counter[7]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.392      ;
; -2.444 ; length_counter[5]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.512     ; 2.930      ;
; -2.444 ; length_counter[5]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.512     ; 2.930      ;
; -2.443 ; length_counter[9]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.512     ; 2.929      ;
; -2.443 ; length_counter[9]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.512     ; 2.929      ;
; -2.443 ; length_counter[9]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.512     ; 2.929      ;
; -2.443 ; length_counter[9]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.512     ; 2.929      ;
; -2.439 ; length_counter[4]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.356      ;
; -2.439 ; length_counter[4]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.356      ;
; -2.439 ; length_counter[4]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.356      ;
; -2.439 ; length_counter[4]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.356      ;
; -2.439 ; length_counter[11]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.357      ;
; -2.439 ; length_counter[11]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.357      ;
; -2.439 ; length_counter[11]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.357      ;
; -2.439 ; length_counter[11]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.357      ;
; -2.435 ; length_counter[2]     ; length_counter[12]    ; clk          ; clk         ; 1.000        ; 0.332      ; 3.765      ;
; -2.435 ; length_counter[2]     ; length_counter[0]     ; clk          ; clk         ; 1.000        ; 0.332      ; 3.765      ;
; -2.435 ; length_counter[2]     ; length_counter[1]     ; clk          ; clk         ; 1.000        ; 0.332      ; 3.765      ;
; -2.435 ; length_counter[2]     ; length_counter[13]    ; clk          ; clk         ; 1.000        ; 0.332      ; 3.765      ;
; -2.429 ; length_counter[1]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.511     ; 2.916      ;
; -2.394 ; length_counter[10]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.394 ; length_counter[10]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.394 ; length_counter[10]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.394 ; length_counter[10]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.381 ; length_counter[3]     ; current_state[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 3.713      ;
; -2.381 ; current_state[1]~reg0 ; length_counter[12]    ; clk          ; clk         ; 1.000        ; -0.100     ; 3.279      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                           ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; switch~reg0           ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; enable~reg0           ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; current_state[1]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; current_state[0]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.098      ; 0.669      ;
; 0.549 ; length_counter[11]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.247      ;
; 0.636 ; length_counter[1]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.099      ; 0.921      ;
; 0.639 ; length_counter[13]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.924      ;
; 0.649 ; length_counter[12]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.099      ; 0.934      ;
; 0.660 ; length_counter[2]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.662 ; length_counter[11]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.929      ;
; 0.663 ; length_counter[3]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.930      ;
; 0.664 ; length_counter[0]     ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.099      ; 0.949      ;
; 0.665 ; length_counter[4]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.932      ;
; 0.670 ; length_counter[11]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.368      ;
; 0.714 ; length_counter[10]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.411      ;
; 0.763 ; current_state[1]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.047      ;
; 0.769 ; current_state[1]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.098      ; 1.053      ;
; 0.835 ; length_counter[10]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.532      ;
; 0.908 ; current_state[0]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.098      ; 1.192      ;
; 0.944 ; length_counter[4]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.642      ;
; 0.960 ; current_state[1]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.244      ;
; 0.968 ; length_counter[0]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.099      ; 1.253      ;
; 0.976 ; length_counter[12]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.099      ; 1.261      ;
; 0.981 ; length_counter[3]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.987 ; length_counter[2]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.992 ; length_counter[2]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 1.018 ; length_counter[7]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.715      ;
; 1.020 ; length_counter[6]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.717      ;
; 1.043 ; length_counter[10]    ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.512      ; 1.741      ;
; 1.043 ; length_counter[10]    ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.512      ; 1.741      ;
; 1.054 ; length_counter[3]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.752      ;
; 1.062 ; current_state[1]~reg0 ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.098      ; 1.346      ;
; 1.065 ; length_counter[4]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.763      ;
; 1.065 ; length_counter[2]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.763      ;
; 1.096 ; length_counter[8]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.793      ;
; 1.113 ; current_state[1]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.397      ;
; 1.114 ; current_state[0]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.398      ;
; 1.114 ; current_state[0]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.398      ;
; 1.121 ; length_counter[7]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.818      ;
; 1.139 ; length_counter[6]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.836      ;
; 1.140 ; length_counter[10]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.406      ;
; 1.141 ; length_counter[10]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.512      ; 1.839      ;
; 1.175 ; length_counter[3]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.873      ;
; 1.182 ; current_state[0]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.098      ; 1.466      ;
; 1.186 ; length_counter[2]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.512      ; 1.884      ;
; 1.192 ; length_counter[10]    ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.512      ; 1.890      ;
; 1.199 ; length_counter[10]    ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.897      ;
; 1.201 ; length_counter[10]    ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.512      ; 1.899      ;
; 1.202 ; length_counter[10]    ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.512      ; 1.900      ;
; 1.202 ; length_counter[10]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.512      ; 1.900      ;
; 1.203 ; length_counter[10]    ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.511      ; 1.900      ;
; 1.203 ; length_counter[10]    ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.511      ; 1.900      ;
; 1.208 ; length_counter[8]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.511      ; 1.905      ;
; 1.275 ; length_counter[9]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.098      ; 1.559      ;
; 1.370 ; length_counter[4]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.637      ;
; 1.385 ; length_counter[1]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.239      ;
; 1.387 ; length_counter[9]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.098      ; 1.671      ;
; 1.390 ; length_counter[4]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.513      ; 2.089      ;
; 1.393 ; length_counter[6]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.512      ; 2.091      ;
; 1.404 ; length_counter[0]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.258      ;
; 1.407 ; trellis_enable~reg0   ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.098      ; 1.691      ;
; 1.426 ; length_counter[7]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.692      ;
; 1.444 ; length_counter[6]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.710      ;
; 1.474 ; length_counter[10]    ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.474 ; length_counter[10]    ; length_counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.474 ; length_counter[10]    ; length_counter[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.474 ; length_counter[10]    ; length_counter[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.741      ;
; 1.480 ; length_counter[3]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.747      ;
; 1.488 ; length_counter[4]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.513      ; 2.187      ;
; 1.491 ; length_counter[2]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.758      ;
; 1.506 ; length_counter[1]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.360      ;
; 1.511 ; length_counter[1]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.365      ;
; 1.513 ; length_counter[8]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.779      ;
; 1.525 ; length_counter[0]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.379      ;
; 1.530 ; length_counter[0]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.332     ; 1.384      ;
; 1.543 ; length_counter[5]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.098      ; 1.827      ;
; 1.570 ; length_counter[1]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.856      ;
; 1.576 ; length_counter[6]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.843      ;
; 1.582 ; length_counter[5]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.099      ; 1.867      ;
; 1.584 ; length_counter[1]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.099      ; 1.869      ;
; 1.598 ; length_counter[3]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.513      ; 2.297      ;
; 1.603 ; length_counter[0]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.099      ; 1.888      ;
; 1.609 ; length_counter[2]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.513      ; 2.308      ;
; 1.634 ; length_counter[10]    ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.900      ;
; 1.634 ; length_counter[10]    ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.900      ;
; 1.634 ; length_counter[10]    ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.900      ;
; 1.649 ; length_counter[5]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.098      ; 1.933      ;
; 1.667 ; length_counter[4]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.513      ; 2.366      ;
; 1.688 ; length_counter[13]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.100      ; 1.974      ;
; 1.691 ; length_counter[13]    ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.977      ;
; 1.692 ; length_counter[9]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; -0.333     ; 1.545      ;
; 1.698 ; length_counter[13]    ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.100      ; 1.984      ;
; 1.700 ; length_counter[13]    ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.100      ; 1.986      ;
; 1.705 ; length_counter[1]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.099      ; 1.990      ;
; 1.706 ; length_counter[6]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.512      ; 2.404      ;
; 1.706 ; length_counter[4]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.974      ;
; 1.711 ; length_counter[0]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.100      ; 1.997      ;
; 1.721 ; length_counter[13]    ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.100      ; 2.007      ;
; 1.721 ; length_counter[13]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.007      ;
; 1.724 ; length_counter[3]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.513      ; 2.423      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 283.53 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.527 ; -44.604           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.700                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                            ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.527 ; length_counter[2]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.527 ; length_counter[2]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.527 ; length_counter[2]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.527 ; length_counter[2]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.453      ;
; -2.448 ; current_state[1]~reg0 ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[1]~reg0 ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[1]~reg0 ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[1]~reg0 ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[0]~reg0 ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[0]~reg0 ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[0]~reg0 ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.448 ; current_state[0]~reg0 ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.470     ; 2.977      ;
; -2.446 ; length_counter[13]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.976      ;
; -2.446 ; length_counter[13]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.976      ;
; -2.446 ; length_counter[13]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.976      ;
; -2.446 ; length_counter[13]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.976      ;
; -2.430 ; length_counter[3]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.356      ;
; -2.430 ; length_counter[3]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.356      ;
; -2.430 ; length_counter[3]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.356      ;
; -2.430 ; length_counter[3]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.356      ;
; -2.399 ; length_counter[12]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.929      ;
; -2.399 ; length_counter[12]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.929      ;
; -2.399 ; length_counter[12]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.929      ;
; -2.399 ; length_counter[12]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.929      ;
; -2.398 ; length_counter[1]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.929      ;
; -2.353 ; length_counter[2]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.280      ;
; -2.353 ; length_counter[2]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.280      ;
; -2.353 ; length_counter[2]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.280      ;
; -2.353 ; length_counter[2]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.280      ;
; -2.323 ; length_counter[5]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.854      ;
; -2.322 ; length_counter[0]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.853      ;
; -2.314 ; length_counter[11]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.240      ;
; -2.314 ; length_counter[11]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.240      ;
; -2.314 ; length_counter[11]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.240      ;
; -2.314 ; length_counter[11]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.240      ;
; -2.311 ; length_counter[5]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.841      ;
; -2.311 ; length_counter[5]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.841      ;
; -2.311 ; length_counter[5]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.841      ;
; -2.311 ; length_counter[5]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.841      ;
; -2.301 ; length_counter[9]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.831      ;
; -2.301 ; length_counter[9]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.831      ;
; -2.301 ; length_counter[9]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.831      ;
; -2.301 ; length_counter[9]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.831      ;
; -2.296 ; length_counter[13]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.827      ;
; -2.296 ; length_counter[13]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.827      ;
; -2.296 ; length_counter[13]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.827      ;
; -2.296 ; length_counter[13]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.827      ;
; -2.287 ; length_counter[3]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.214      ;
; -2.287 ; current_state[0]~reg0 ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.817      ;
; -2.287 ; length_counter[3]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.214      ;
; -2.287 ; current_state[0]~reg0 ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.817      ;
; -2.287 ; length_counter[3]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.214      ;
; -2.287 ; current_state[0]~reg0 ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.817      ;
; -2.287 ; length_counter[3]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.214      ;
; -2.287 ; current_state[0]~reg0 ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.817      ;
; -2.284 ; length_counter[1]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.815      ;
; -2.274 ; current_state[1]~reg0 ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.804      ;
; -2.274 ; current_state[1]~reg0 ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.804      ;
; -2.274 ; current_state[1]~reg0 ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.469     ; 2.804      ;
; -2.274 ; current_state[1]~reg0 ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.469     ; 2.804      ;
; -2.268 ; length_counter[10]    ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.193      ;
; -2.268 ; length_counter[10]    ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.193      ;
; -2.268 ; length_counter[10]    ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.193      ;
; -2.268 ; length_counter[10]    ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.193      ;
; -2.225 ; length_counter[12]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.756      ;
; -2.225 ; length_counter[12]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.756      ;
; -2.225 ; length_counter[12]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.756      ;
; -2.225 ; length_counter[12]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.756      ;
; -2.209 ; length_counter[5]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.740      ;
; -2.208 ; length_counter[0]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.739      ;
; -2.192 ; length_counter[0]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.723      ;
; -2.189 ; length_counter[7]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.114      ;
; -2.189 ; length_counter[7]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.114      ;
; -2.189 ; length_counter[7]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.074     ; 3.114      ;
; -2.189 ; length_counter[7]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.074     ; 3.114      ;
; -2.147 ; length_counter[2]     ; length_counter[12]    ; clk          ; clk         ; 1.000        ; 0.307      ; 3.453      ;
; -2.147 ; length_counter[2]     ; length_counter[0]     ; clk          ; clk         ; 1.000        ; 0.307      ; 3.453      ;
; -2.147 ; length_counter[2]     ; length_counter[1]     ; clk          ; clk         ; 1.000        ; 0.307      ; 3.453      ;
; -2.147 ; length_counter[2]     ; length_counter[13]    ; clk          ; clk         ; 1.000        ; 0.307      ; 3.453      ;
; -2.140 ; length_counter[11]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.067      ;
; -2.140 ; length_counter[11]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.067      ;
; -2.140 ; length_counter[11]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.067      ;
; -2.140 ; length_counter[11]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.067      ;
; -2.139 ; length_counter[4]     ; length_counter[4]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; length_counter[4]     ; length_counter[2]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; length_counter[4]     ; length_counter[3]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.065      ;
; -2.139 ; length_counter[4]     ; length_counter[11]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.065      ;
; -2.137 ; length_counter[5]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.668      ;
; -2.137 ; length_counter[5]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.668      ;
; -2.129 ; length_counter[9]     ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.660      ;
; -2.129 ; length_counter[9]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.660      ;
; -2.129 ; length_counter[9]     ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.660      ;
; -2.129 ; length_counter[9]     ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.468     ; 2.660      ;
; -2.109 ; length_counter[1]     ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.468     ; 2.640      ;
; -2.097 ; length_counter[3]     ; current_state[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.404      ;
; -2.094 ; length_counter[3]     ; current_state[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.401      ;
; -2.094 ; length_counter[10]    ; length_counter[6]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; length_counter[10]    ; length_counter[7]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; length_counter[10]    ; length_counter[8]     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
; -2.094 ; length_counter[10]    ; length_counter[10]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; switch~reg0           ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; enable~reg0           ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; current_state[1]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; current_state[0]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.494 ; length_counter[11]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.134      ;
; 0.582 ; length_counter[1]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.842      ;
; 0.583 ; length_counter[13]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.843      ;
; 0.593 ; length_counter[11]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.233      ;
; 0.593 ; length_counter[12]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.089      ; 0.853      ;
; 0.603 ; length_counter[2]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.847      ;
; 0.604 ; length_counter[11]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.848      ;
; 0.606 ; length_counter[4]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.850      ;
; 0.606 ; length_counter[3]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.850      ;
; 0.607 ; length_counter[0]     ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.089      ; 0.867      ;
; 0.656 ; length_counter[10]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.295      ;
; 0.704 ; current_state[1]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 0.964      ;
; 0.710 ; current_state[1]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.089      ; 0.970      ;
; 0.755 ; length_counter[10]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.394      ;
; 0.839 ; length_counter[4]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.479      ;
; 0.842 ; current_state[0]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.089      ; 1.102      ;
; 0.874 ; length_counter[0]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.089      ; 1.134      ;
; 0.881 ; length_counter[12]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.141      ;
; 0.883 ; current_state[1]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.143      ;
; 0.891 ; length_counter[2]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.135      ;
; 0.892 ; length_counter[3]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.902 ; length_counter[2]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.927 ; length_counter[7]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.566      ;
; 0.930 ; length_counter[6]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.569      ;
; 0.936 ; length_counter[3]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.576      ;
; 0.938 ; length_counter[4]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.578      ;
; 0.946 ; length_counter[2]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.586      ;
; 0.954 ; length_counter[10]    ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.593      ;
; 0.954 ; length_counter[10]    ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.593      ;
; 0.981 ; length_counter[7]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.620      ;
; 0.982 ; current_state[1]~reg0 ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.089      ; 1.242      ;
; 0.996 ; length_counter[6]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.635      ;
; 1.013 ; length_counter[10]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.469      ; 1.653      ;
; 1.016 ; length_counter[8]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.655      ;
; 1.017 ; current_state[0]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.277      ;
; 1.017 ; current_state[0]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.277      ;
; 1.024 ; current_state[1]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.284      ;
; 1.035 ; length_counter[3]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.675      ;
; 1.041 ; length_counter[10]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.045 ; length_counter[2]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.469      ; 1.685      ;
; 1.050 ; length_counter[10]    ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.469      ; 1.690      ;
; 1.057 ; length_counter[10]    ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.697      ;
; 1.059 ; length_counter[10]    ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.469      ; 1.699      ;
; 1.062 ; length_counter[8]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.468      ; 1.701      ;
; 1.085 ; current_state[0]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.089      ; 1.345      ;
; 1.091 ; length_counter[10]    ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.730      ;
; 1.091 ; length_counter[10]    ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.468      ; 1.730      ;
; 1.093 ; length_counter[10]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.469      ; 1.733      ;
; 1.093 ; length_counter[10]    ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.469      ; 1.733      ;
; 1.173 ; length_counter[9]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.432      ;
; 1.224 ; length_counter[4]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.468      ;
; 1.230 ; length_counter[9]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.489      ;
; 1.251 ; length_counter[4]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.470      ; 1.892      ;
; 1.264 ; length_counter[1]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.128      ;
; 1.267 ; length_counter[6]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.469      ; 1.907      ;
; 1.267 ; length_counter[7]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.281 ; length_counter[0]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.145      ;
; 1.282 ; length_counter[6]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.525      ;
; 1.308 ; trellis_enable~reg0   ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.568      ;
; 1.321 ; length_counter[3]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.565      ;
; 1.331 ; length_counter[2]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.575      ;
; 1.337 ; length_counter[4]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.469      ; 1.977      ;
; 1.348 ; length_counter[8]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.591      ;
; 1.349 ; length_counter[10]    ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.593      ;
; 1.349 ; length_counter[10]    ; length_counter[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.593      ;
; 1.349 ; length_counter[10]    ; length_counter[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.593      ;
; 1.349 ; length_counter[10]    ; length_counter[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.593      ;
; 1.363 ; length_counter[1]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.227      ;
; 1.374 ; length_counter[1]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.238      ;
; 1.380 ; length_counter[0]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.244      ;
; 1.391 ; length_counter[0]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.307     ; 1.255      ;
; 1.407 ; length_counter[5]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.666      ;
; 1.418 ; length_counter[1]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.678      ;
; 1.434 ; length_counter[3]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.469      ; 2.074      ;
; 1.435 ; length_counter[0]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.695      ;
; 1.437 ; length_counter[6]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.681      ;
; 1.441 ; length_counter[5]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.089      ; 1.701      ;
; 1.442 ; length_counter[1]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.703      ;
; 1.444 ; length_counter[2]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.469      ; 2.084      ;
; 1.461 ; length_counter[5]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.088      ; 1.720      ;
; 1.487 ; length_counter[10]    ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.730      ;
; 1.487 ; length_counter[10]    ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.730      ;
; 1.487 ; length_counter[10]    ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.730      ;
; 1.498 ; length_counter[4]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.470      ; 2.139      ;
; 1.504 ; length_counter[13]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.090      ; 1.765      ;
; 1.514 ; length_counter[6]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.469      ; 2.154      ;
; 1.516 ; length_counter[9]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; -0.308     ; 1.379      ;
; 1.517 ; length_counter[1]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.777      ;
; 1.534 ; length_counter[0]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.089      ; 1.794      ;
; 1.535 ; length_counter[13]    ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.796      ;
; 1.542 ; length_counter[13]    ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.090      ; 1.803      ;
; 1.544 ; length_counter[13]    ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.090      ; 1.805      ;
; 1.551 ; length_counter[4]     ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.469      ; 2.191      ;
; 1.560 ; length_counter[0]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.821      ;
; 1.561 ; length_counter[4]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.806      ;
; 1.563 ; length_counter[13]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.090      ; 1.824      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.813 ; -13.454           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.172 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.480                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                         ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.813 ; current_state[1]~reg0 ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.554      ;
; -0.813 ; current_state[1]~reg0 ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.554      ;
; -0.813 ; current_state[1]~reg0 ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.554      ;
; -0.813 ; current_state[1]~reg0 ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.554      ;
; -0.810 ; current_state[0]~reg0 ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.551      ;
; -0.810 ; current_state[0]~reg0 ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.551      ;
; -0.810 ; current_state[0]~reg0 ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.551      ;
; -0.810 ; current_state[0]~reg0 ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.551      ;
; -0.803 ; length_counter[1]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.545      ;
; -0.797 ; length_counter[13]    ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.539      ;
; -0.797 ; length_counter[13]    ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.539      ;
; -0.797 ; length_counter[13]    ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.539      ;
; -0.797 ; length_counter[13]    ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.539      ;
; -0.794 ; length_counter[2]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.739      ;
; -0.794 ; length_counter[2]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.739      ;
; -0.794 ; length_counter[2]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.739      ;
; -0.794 ; length_counter[2]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.739      ;
; -0.781 ; length_counter[3]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.726      ;
; -0.781 ; length_counter[3]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.726      ;
; -0.781 ; length_counter[3]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.726      ;
; -0.781 ; length_counter[3]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.726      ;
; -0.765 ; length_counter[5]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.507      ;
; -0.758 ; length_counter[0]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.500      ;
; -0.756 ; length_counter[12]    ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.498      ;
; -0.756 ; length_counter[12]    ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.498      ;
; -0.756 ; length_counter[12]    ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.498      ;
; -0.756 ; length_counter[12]    ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.498      ;
; -0.738 ; current_state[1]~reg0 ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.479      ;
; -0.738 ; current_state[1]~reg0 ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.479      ;
; -0.738 ; current_state[1]~reg0 ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.479      ;
; -0.738 ; current_state[1]~reg0 ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.479      ;
; -0.737 ; length_counter[1]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.479      ;
; -0.722 ; current_state[0]~reg0 ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.463      ;
; -0.722 ; current_state[0]~reg0 ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.463      ;
; -0.722 ; current_state[0]~reg0 ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.246     ; 1.463      ;
; -0.722 ; current_state[0]~reg0 ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.246     ; 1.463      ;
; -0.719 ; length_counter[2]     ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.664      ;
; -0.719 ; length_counter[2]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.664      ;
; -0.719 ; length_counter[2]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.664      ;
; -0.719 ; length_counter[2]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.664      ;
; -0.718 ; length_counter[9]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.460      ;
; -0.718 ; length_counter[9]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.460      ;
; -0.718 ; length_counter[9]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.460      ;
; -0.718 ; length_counter[9]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.460      ;
; -0.717 ; length_counter[5]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.459      ;
; -0.717 ; length_counter[5]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.459      ;
; -0.717 ; length_counter[5]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.459      ;
; -0.717 ; length_counter[5]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.459      ;
; -0.709 ; length_counter[13]    ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.451      ;
; -0.709 ; length_counter[13]    ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.451      ;
; -0.709 ; length_counter[13]    ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.451      ;
; -0.709 ; length_counter[13]    ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.451      ;
; -0.699 ; length_counter[5]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.441      ;
; -0.697 ; length_counter[11]    ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.642      ;
; -0.697 ; length_counter[11]    ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.642      ;
; -0.697 ; length_counter[11]    ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.642      ;
; -0.697 ; length_counter[11]    ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.642      ;
; -0.693 ; length_counter[3]     ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.638      ;
; -0.693 ; length_counter[3]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.638      ;
; -0.693 ; length_counter[3]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.638      ;
; -0.693 ; length_counter[3]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.638      ;
; -0.692 ; length_counter[0]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.434      ;
; -0.681 ; clr~reg0              ; clr~reg0           ; clk          ; clk         ; 1.000        ; -0.051     ; 1.617      ;
; -0.681 ; length_counter[12]    ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.423      ;
; -0.681 ; length_counter[12]    ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.423      ;
; -0.681 ; length_counter[12]    ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.423      ;
; -0.681 ; length_counter[12]    ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.423      ;
; -0.678 ; length_counter[10]    ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.622      ;
; -0.678 ; length_counter[10]    ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.622      ;
; -0.678 ; length_counter[10]    ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.622      ;
; -0.678 ; length_counter[10]    ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.622      ;
; -0.673 ; length_counter[1]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.415      ;
; -0.662 ; length_counter[0]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.404      ;
; -0.635 ; length_counter[5]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.377      ;
; -0.630 ; length_counter[9]     ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.372      ;
; -0.630 ; length_counter[9]     ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.372      ;
; -0.630 ; length_counter[9]     ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.372      ;
; -0.630 ; length_counter[9]     ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.245     ; 1.372      ;
; -0.629 ; length_counter[5]     ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.245     ; 1.371      ;
; -0.627 ; length_counter[7]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.571      ;
; -0.627 ; length_counter[7]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.571      ;
; -0.627 ; length_counter[7]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.571      ;
; -0.627 ; length_counter[7]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.571      ;
; -0.622 ; length_counter[11]    ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.567      ;
; -0.622 ; length_counter[11]    ; length_counter[7]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.567      ;
; -0.622 ; length_counter[11]    ; length_counter[8]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.567      ;
; -0.622 ; length_counter[11]    ; length_counter[10] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.567      ;
; -0.618 ; current_state[1]~reg0 ; length_counter[12] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.554      ;
; -0.618 ; current_state[1]~reg0 ; length_counter[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.554      ;
; -0.618 ; current_state[1]~reg0 ; length_counter[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.554      ;
; -0.618 ; current_state[1]~reg0 ; length_counter[13] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.554      ;
; -0.615 ; current_state[0]~reg0 ; length_counter[12] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.551      ;
; -0.615 ; current_state[0]~reg0 ; length_counter[0]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.551      ;
; -0.615 ; current_state[0]~reg0 ; length_counter[1]  ; clk          ; clk         ; 1.000        ; -0.051     ; 1.551      ;
; -0.615 ; current_state[0]~reg0 ; length_counter[13] ; clk          ; clk         ; 1.000        ; -0.051     ; 1.551      ;
; -0.612 ; length_counter[4]     ; length_counter[4]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.557      ;
; -0.612 ; length_counter[4]     ; length_counter[2]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.557      ;
; -0.612 ; length_counter[4]     ; length_counter[3]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.557      ;
; -0.612 ; length_counter[4]     ; length_counter[11] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.557      ;
; -0.603 ; length_counter[10]    ; length_counter[6]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.547      ;
+--------+-----------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                            ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.172 ; switch~reg0           ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; enable~reg0           ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; current_state[1]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.172 ; current_state[0]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.307      ;
; 0.249 ; length_counter[11]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.578      ;
; 0.290 ; length_counter[1]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.424      ;
; 0.290 ; length_counter[13]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.424      ;
; 0.296 ; length_counter[12]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.430      ;
; 0.301 ; length_counter[2]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.303 ; length_counter[0]     ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.437      ;
; 0.303 ; length_counter[11]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; length_counter[4]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; length_counter[3]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.312 ; length_counter[11]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.641      ;
; 0.323 ; length_counter[10]    ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.652      ;
; 0.358 ; current_state[1]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.493      ;
; 0.364 ; current_state[1]~reg0 ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.499      ;
; 0.386 ; length_counter[10]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.715      ;
; 0.412 ; current_state[0]~reg0 ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.051      ; 0.547      ;
; 0.444 ; current_state[1]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.579      ;
; 0.450 ; length_counter[0]     ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.584      ;
; 0.453 ; length_counter[3]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; length_counter[12]    ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.588      ;
; 0.459 ; length_counter[2]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; length_counter[4]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.789      ;
; 0.462 ; length_counter[2]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.465 ; length_counter[10]    ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.794      ;
; 0.465 ; length_counter[10]    ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.794      ;
; 0.469 ; length_counter[7]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.798      ;
; 0.474 ; length_counter[6]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.803      ;
; 0.485 ; current_state[1]~reg0 ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.051      ; 0.620      ;
; 0.502 ; length_counter[8]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.831      ;
; 0.512 ; current_state[0]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.647      ;
; 0.512 ; current_state[0]~reg0 ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.647      ;
; 0.514 ; length_counter[3]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.843      ;
; 0.517 ; current_state[1]~reg0 ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.652      ;
; 0.523 ; length_counter[10]    ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; length_counter[4]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.852      ;
; 0.523 ; length_counter[2]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.852      ;
; 0.524 ; length_counter[10]    ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.246      ; 0.854      ;
; 0.526 ; length_counter[10]    ; current_state[1]~reg0 ; clk          ; clk         ; 0.000        ; 0.246      ; 0.856      ;
; 0.528 ; length_counter[10]    ; current_state[0]~reg0 ; clk          ; clk         ; 0.000        ; 0.246      ; 0.858      ;
; 0.532 ; current_state[0]~reg0 ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.667      ;
; 0.532 ; length_counter[7]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.861      ;
; 0.537 ; length_counter[6]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.866      ;
; 0.545 ; length_counter[10]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.246      ; 0.875      ;
; 0.546 ; length_counter[10]    ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.246      ; 0.876      ;
; 0.546 ; length_counter[10]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.876      ;
; 0.550 ; length_counter[10]    ; length_counter[0]     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.879      ;
; 0.550 ; length_counter[10]    ; length_counter[1]     ; clk          ; clk         ; 0.000        ; 0.245      ; 0.879      ;
; 0.565 ; length_counter[8]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.894      ;
; 0.577 ; length_counter[3]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.906      ;
; 0.583 ; length_counter[9]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.717      ;
; 0.586 ; length_counter[2]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.245      ; 0.915      ;
; 0.627 ; length_counter[6]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.957      ;
; 0.641 ; trellis_enable~reg0   ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.776      ;
; 0.642 ; length_counter[1]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.573      ;
; 0.646 ; length_counter[9]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.780      ;
; 0.654 ; length_counter[4]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.246      ; 0.984      ;
; 0.656 ; length_counter[0]     ; length_counter[2]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.587      ;
; 0.660 ; length_counter[4]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.786      ;
; 0.667 ; length_counter[10]    ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.794      ;
; 0.667 ; length_counter[10]    ; length_counter[7]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.794      ;
; 0.667 ; length_counter[10]    ; length_counter[8]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.794      ;
; 0.667 ; length_counter[10]    ; length_counter[10]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.794      ;
; 0.669 ; length_counter[7]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.795      ;
; 0.674 ; length_counter[4]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 1.003      ;
; 0.674 ; length_counter[6]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.800      ;
; 0.689 ; length_counter[6]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.816      ;
; 0.702 ; length_counter[8]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.828      ;
; 0.705 ; length_counter[1]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.636      ;
; 0.708 ; length_counter[1]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.639      ;
; 0.710 ; length_counter[1]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.845      ;
; 0.714 ; length_counter[3]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.840      ;
; 0.717 ; length_counter[5]     ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.852      ;
; 0.719 ; length_counter[0]     ; length_counter[3]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.650      ;
; 0.722 ; length_counter[5]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.856      ;
; 0.722 ; length_counter[0]     ; length_counter[4]     ; clk          ; clk         ; 0.000        ; -0.153     ; 0.653      ;
; 0.723 ; length_counter[2]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.849      ;
; 0.728 ; length_counter[3]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 1.057      ;
; 0.737 ; length_counter[2]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 1.066      ;
; 0.749 ; length_counter[13]    ; clr~reg0              ; clk          ; clk         ; 0.000        ; 0.051      ; 0.884      ;
; 0.753 ; length_counter[10]    ; length_counter[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.879      ;
; 0.753 ; length_counter[10]    ; length_counter[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.879      ;
; 0.753 ; length_counter[10]    ; length_counter[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.879      ;
; 0.767 ; length_counter[6]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.246      ; 1.097      ;
; 0.769 ; length_counter[1]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.903      ;
; 0.770 ; length_counter[4]     ; length_counter[6]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.897      ;
; 0.781 ; length_counter[6]     ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.245      ; 1.110      ;
; 0.781 ; length_counter[6]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.245      ; 1.110      ;
; 0.783 ; length_counter[9]     ; length_counter[11]    ; clk          ; clk         ; 0.000        ; -0.153     ; 0.714      ;
; 0.783 ; length_counter[0]     ; length_counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.917      ;
; 0.785 ; length_counter[5]     ; length_counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 0.919      ;
; 0.786 ; length_counter[9]     ; length_counter[9]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.920      ;
; 0.790 ; length_counter[5]     ; length_counter[5]     ; clk          ; clk         ; 0.000        ; 0.050      ; 0.924      ;
; 0.794 ; length_counter[4]     ; enable~reg0           ; clk          ; clk         ; 0.000        ; 0.246      ; 1.124      ;
; 0.797 ; length_counter[7]     ; length_counter[7]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.924      ;
; 0.798 ; length_counter[13]    ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.933      ;
; 0.798 ; length_counter[13]    ; trellis_enable~reg0   ; clk          ; clk         ; 0.000        ; 0.051      ; 0.933      ;
; 0.801 ; length_counter[0]     ; switch~reg0           ; clk          ; clk         ; 0.000        ; 0.051      ; 0.936      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.848  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.848  ; 0.172 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.633 ; 0.0   ; 0.0      ; 0.0     ; -28.7               ;
;  clk             ; -50.633 ; 0.000 ; N/A      ; N/A     ; -28.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; enable           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; trellis_enable   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_state[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_state[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_state[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; switch           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; clr              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_valid              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; length_flag             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; trellis_enable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; switch           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; clr              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; trellis_enable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; switch           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; clr              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; enable           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; trellis_enable   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; switch           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; clr              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 726      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 726      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; data_valid  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; length_flag ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; clr              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_state[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_state[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trellis_enable   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; data_valid  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; length_flag ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; clr              ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_state[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; current_state[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trellis_enable   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Tue Mar 05 15:37:22 2019
Info: Command: quartus_sta fsm -c fsm
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fsm.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.848
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.848             -50.633 clk 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.527
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.527             -44.604 clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.813
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.813             -13.454 clk 
Info (332146): Worst-case hold slack is 0.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.172               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.480 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5100 megabytes
    Info: Processing ended: Tue Mar 05 15:37:25 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


