<p align="right">
	別の言語で表示: <a href="../README.md">英語</a>
</p>
<table style="width:100%">
  <tr>

<th width="100%" colspan="6"><img src="https://www.xilinx.com/content/dam/xilinx/imgs/press/media-kits/corporate/xilinx-logo.png" width="30%"/><h1>2018.2 SDAccel 環境チュートリアル</h2>
</th>

  </tr>
  <tr>
    <td width="17%" align="center">概要</a></td>
    <td width="16%" align="center"><a href="./getting-started-tutorial/README.md">SDAccel™ 環境チュートリアル: 入門</a></td>
		<td width="16%" align="center"><a href="./docs/getting-started-with-c-kernels/getting-started.md">C/C++ カーネル入門</a></td>
  </tr>
</table>

## 概要

ザイリンクス SDAccel™ 開発環境は、SDx™ 開発ツールチェーンの一部です。このツールチェーンでは、C/C++、OpenCL C、または RTL を使用して FPGA アクセラレーション デザインを作成できます。これらのデザインは、SDx GUI 環境または makefile フローで作成できます。

### ハードウェアおよびソフトウェア要件  

Vivado® Design Suite のシステムおよびソフトウェア要件は、『Vivado Design Suite ユーザー ガイド: リリース ノート、インストール、およびライセンス』 ([UG973](https://japan.xilinx.com/cgi-bin/docs/rdoc?v=2018.2;t=vivado+release+notes)) を参照してください。

### 関連情報
<a href="./getting-started-tutorial/README.md">SDAccel™ 環境チュートリアル: 入門</a>  
<hr/>
<p align="center"><sup>Copyright&copy; 2018 Xilinx</sup></p>

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。
