`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 03/18/2025 05:27:37 PM
// Design Name: 
// Module Name: imm_gen_tb
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module imm_gen_tb(
    );
    // reg [31:0] inst;
    // wire [24:0] imm_raw;
    // wire [4:0] rs1, rs2, rd;

    // // Immediate Generator
    // wire [31:0] imm;

    // // Control Logic
    // wire pc_sel;
    // wire [3:0] alu_op_sel;
    // wire alu_src1_sel, alu_src2_sel;
    // wire reg_w_en;
    // wire [1:0] reg_w_data_sel;
    // wire [1:0] store_width;
    // wire [1:0] load_width;
    // wire load_un;
    // wire [2:0] imm_sel;
    // wire br_un;

    // // ALU
    // wire [31:0] alu_src1 = alu_src1_sel ? rs1_data : pc;
    // wire [31:0] alu_src2 = alu_src2_sel ? rs2_data : imm;
    // wire [31:0] alu_result;

    // control_logic ctrl_logic_0(
    //     .inst(inst),

    //     .pc_sel(pc_sel),
    //     .alu_op_sel(alu_op_sel),
    //     .alu_src1_sel(alu_src1_sel),
    //     .alu_src2_sel(alu_src2_sel),
    //     .reg_w_en(reg_w_en),
    //     .reg_w_data_sel(reg_w_data_sel),
    //     .store_width(store_width),
    //     .load_width(load_width),
    //     .load_un(load_un),
    //     .imm_sel(imm_sel),
    //     .br_un(br_un)
    // );


    // inst_decoder inst_decoder_0(
    //     .inst(inst),

    //     .rs1(rs1),
    //     .rs2(rs2),
    //     .rd(rd),
    //     .imm(imm_raw)
    // );

    // initial begin
        
    // end

endmodule
