<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:26.1026</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.18</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7010448</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 디바이스 대역폭 최적화</inventionTitle><inventionTitleEng>MEMORY DEVICE BANDWIDTH OPTIMIZATION</inventionTitleEng><openDate>2025.04.11</openDate><openNumber>10-2025-0049448</openNumber><originalApplicationDate>2022.08.18</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7006437</originalApplicationNumber><originalExaminationRequestDate>2025.03.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.31</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/16</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 3/06</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247006437</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 데이터 버스 활용을 증가시키기 위해, 멀티-뱅크 메모리 동작 내의 교번하는 판독/기록 커맨드들이 최소 타이밍 파라미터를 초과하여 지연되는, 메모리 동작들을 스케줄링하기 위한 기법들이 개시된다. 나머지 판독/기록 커맨드들은 최소 타이밍 파라미터를 초과하여 지연되지 않는다. 메모리 동작 내의 하나 걸러 하나의 클록 사이클(예컨대, 짝수 클록 사이클들)은 활성화 커맨드들을 위해 예비되는 한편, 동기화 및 판독/기록과 같은 다른 커맨드들은 개재 클록 사이클들(예컨대, 홀수 클록 사이클들)에 대해 스케줄링된다. (메모리 데이터 버스의 클록이 시작되게 하는) 동기화 커맨드가 활성화 커맨드들을 위해 예비된 사이클에서 이를 배치할 다수의 클록 사이클들만큼 대응하는 판독/기록 커맨드에 선행하는 메모리 디바이스들의 경우, 메모리 디바이스가 수신된 동기화 커맨드를 내부적으로 지연시키는 특정 동작 모드가 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.03.09</internationOpenDate><internationOpenNumber>WO2023034036</internationOpenNumber><internationalApplicationDate>2022.08.18</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/040767</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,메모리 디바이스를 포함하고, 상기 메모리 디바이스는, 복수의 메모리 뱅크(memory bank) 회로들 - 상기 복수의 메모리 뱅크 회로들 중 주어진 메모리 뱅크 회로는 메모리 셀 회로들의 개개의 세트를 포함함 -; 복수의 메모리 커맨드들을 수신하도록 구성된 커맨드 버스 회로; 상기 복수의 메모리 커맨드들 중 하나에 응답하여 상기 메모리 셀 회로들 중 하나 이상으로 그리고 상기 메모리 셀 회로들 중 하나 이상으로부터 데이터를 전송하도록 구성된 데이터 버스 회로를 포함하고;상기 메모리 디바이스는, 상기 커맨드 버스 회로를 통해, 상기 데이터 버스 회로의 클록 신호를 시작하도록 실행가능한 동기화 커맨드(sync command)를 수신하고; 동기화 지연의 표시를 수신한 것에 기초하여, 지연 기간 후에 상기 데이터 버스 회로의 상기 클록 신호를 시작하고; 상기 동기화 지연의 상기 표시를 수신하지 않은 것에 기초하여, 상기 지연 기간 없이 상기 데이터 버스 회로의 상기 클록 신호를 시작하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 동기화 지연의 상기 표시는 동기화 지연 커맨드이고, 상기 메모리 디바이스는 상기 동기화 지연 커맨드를 수신하는 것에 기초하여 동기화 지연 모드에 진입하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 동기화 커맨드는 상기 데이터 버스 회로의 상기 클록 신호가 시작되기 전에 일정 수의 대기할 커맨드 버스 사이클들을 표시하는 피연산자를 포함하고;상기 메모리 디바이스는 상기 피연산자의 값에 기초하여 상기 동기화 지연이 표시되는지 여부를 결정하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 동기화 지연의 상기 표시는 상기 동기화 커맨드의 상기 피연산자의 0이 아닌 값인, 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 메모리 디바이스는 멀티-비트 카운터(multi-bit counter) 회로를 포함하고;상기 메모리 디바이스는 임의의 표시된 지연 기간을 구현하기 위해 상기 멀티-비트 카운터 회로와 함께 상기 피연산자를 사용하도록 추가로 구성되는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 메모리 디바이스는 커맨드 디코딩 회로 및 커맨드 실행 회로를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 커맨드 디코딩 회로는,상기 동기화 커맨드를 디코딩하고;임의의 표시된 지연 기간 후에 상기 동기화 커맨드를 상기 커맨드 실행 회로로 라우팅하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 커맨드 디코딩 회로는, 상기 동기화 커맨드를 디코딩하고; 상기 동기화 커맨드를 상기 커맨드 실행 회로로 라우팅하도록 구성되고;상기 커맨드 실행 회로는, 상기 동기화 지연의 표시에 적어도 기초하여, 임의의 표시된 지연 기간 후에 상기 데이터 버스 회로의 상기 클록 신호를 시작하고; 상기 동기화 지연의 표시의 결여에 적어도 기초하여, 상기 지연 기간 없이 상기 데이터 버스 회로의 상기 클록 신호를 시작하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>9. 방법으로서,제1 복수의 커맨드 버스 사이클들에 걸쳐 메모리 회로에 의해, 상기 메모리 회로 내의 복수의 메모리 뱅크들에 액세스하기 위한 일련의 특정 커맨드들을 수신하는 단계를 포함하고, 상기 수신하는 단계는, 상기 복수의 메모리 뱅크들 중 특정 메모리 뱅크에 대한 활성화 커맨드들의 세트를 수신하는 단계; 상기 활성화 커맨드들의 세트를 수신하는 것으로부터 특정 수의 커맨드 버스 사이클들 후에, 동기화 커맨드를 수신하는 단계; 및 상기 동기화 지연 모드의 표시에 적어도 기초하여, 상기 동기화 커맨드를 수신하는 것으로부터 하나 이상의 커맨드 버스 사이클의 지연 후에 데이터 버스 클록 신호를 활성화시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,제2 복수의 커맨드 버스 사이클들에 걸쳐 상기 메모리 회로에 의해, 상기 메모리 회로 내의 상기 복수의 메모리 뱅크들에 액세스하기 위한 일련의 상이한 커맨드들을 수신하는 단계를 더 포함하고, 상기 수신하는 단계는, 상기 특정 메모리 뱅크에 대한 활성화 커맨드들의 상이한 세트를 수신하는 단계; 상기 활성화 커맨드들의 상이한 세트를 수신하는 것으로부터 상이한 수의 커맨드 버스 사이클들 후에, 상이한 동기화 커맨드를 수신하는 단계; 및 지연 없이 후속 커맨드 버스 사이클에서, 상기 데이터 버스 클록 신호를 활성화하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 하나 이상의 커맨드 버스 사이클들의 상기 지연 후에, 상기 특정 메모리 뱅크에 대한 판독 커맨드를 수신하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 활성화된 데이터 버스 클록 신호를 사용하여 데이터 버스 상에서, 상기 판독 커맨드에 의해 요청된 데이터를 전송하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제9항에 있어서, 상기 동기화 커맨드는 상기 데이터 버스 클록 신호를 시작하기 전에 일정 수의 지연시킬 커맨드 버스 사이클들의 표시를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제9항에 있어서, 상기 일련의 특정 커맨드들을 수신하기 전에, 상기 동기화 지연 모드에 진입하기 위한 표시를 수신하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 장치로서,커맨드 클록 신호를 포함하는 커맨드 버스 및 데이터 클록 신호를 포함하는 데이터 버스를 통해 메모리 디바이스에 커플링하도록 구성된 메모리 인터페이스 회로 - 상기 메모리 디바이스는 복수의 메모리 뱅크들을 포함함 -; 및상기 메모리 인터페이스 회로에 커플링된 제어 회로를 포함하고, 상기 제어 회로는, 상기 메모리 디바이스의 특정 메모리 뱅크를 표시하는 활성화 커맨드들의 세트를 전송하고; 상기 활성화 커맨드들의 세트의 마지막 활성화 커맨드가 전송된 이후 일정 수의 커맨드 클록 사이클들 동안, 상기 메모리 디바이스가 상기 데이터 클록 신호를 시작하게 하는 동기화 커맨드를 전송하고; 결정된 수의 커맨드 클록 사이클들 후에, 상기 특정 메모리 뱅크에 대한 판독 커맨드를 전송하도록 구성되는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 결정된 수의 사이클들은 1보다 큰, 장치.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 제어 회로는 상기 동기화 커맨드 내에 피연산자를 포함하도록 추가로 구성되고, 상기 피연산자는 상기 결정된 수의 일시정지할 커맨드 클록 사이클들을 표시하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제어 회로는 상기 동기화 커맨드에서 상기 피연산자를 생략하도록 추가로 구성되고, 상기 피연산자를 생략하는 것은 상기 메모리 디바이스가 지연 없이 상기 데이터 클록 신호를 시작하게 하는, 장치.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 제어 회로는, 상기 동기화 커맨드가 전송되기 전에, 동기화 지연 모드 커맨드를 포함하도록 추가로 구성되고, 상기 동기화 지연 모드 커맨드는 상기 데이터 클록 신호가 개시되기 전에 상기 메모리 디바이스가 일시정지를 삽입하게 하는, 장치.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 제어 회로는 상기 데이터 클록 신호를 사용하여 상기 데이터 버스 상에서, 상기 판독 커맨드에 의해 요청된 데이터를 수신하도록 추가로 구성되는, 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 (우편번호 *****) 쿠퍼티노 원 애플 파크 웨이</address><code>519990306386</code><country>미국</country><engName>Apple Inc.</engName><name>애플 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>MATHEWS, Gregory S.</engName><name>매튜스, 그레고리 에스.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country>미국</country><engName>KEIL, Shane J.</engName><name>케일, 셰인 제이.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, *층 (내자동)(김.장 법률사무소)</address><code>919980005034</code><country>대한민국</country><engName>CHANG, Duck Soon</engName><name>장덕순</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.03.17</priorityApplicationDate><priorityApplicationNumber>17/655,324</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.31</priorityApplicationDate><priorityApplicationNumber>63/239,361</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.03.31</receiptDate><receiptNumber>1-1-2025-0358286-47</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257010448.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937b2ada991f658f1d3055a6275ea04fdc79d88fdc8f865b6cb64c14c64b950a3e72482ec0c302bad87b108084e660fecac9a4d26a10374963</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef8e29d678c9ec1ac965552812b13a108603459a3e121b4a9fe7d4da10bc89b32f24d0a2339a174516ee3762b704bd3306d489d2fd814759</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>