#ifndef __UFS_PHY__
#define __UFS_PHY__

#define HWIO_QSERDES_COM_SYS_CLK_CTRL_OFFS             0x00000000
#define HWIO_QSERDES_COM_PLL_VCOTAIL_EN_OFFS           0x00000004
#define HWIO_QSERDES_COM_PLL_CNTRL_OFFS                0x00000014
#define HWIO_QSERDES_COM_PLL_IP_SETI_OFFS              0x00000018
#define HWIO_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS      0x00000020
#define HWIO_QSERDES_COM_PLL_CP_SETI_OFFS              0x00000024
#define HWIO_QSERDES_COM_PLL_IP_SETP_OFFS              0x00000028
#define HWIO_QSERDES_COM_PLL_CP_SETP_OFFS              0x0000002c
#define HWIO_QSERDES_COM_SYSCLK_EN_SEL_OFFS            0x00000038
#define HWIO_QSERDES_COM_RES_CODE_TXBAND_OFFS          0x0000003c
#define HWIO_QSERDES_COM_RESETSM_CNTRL_OFFS            0x00000040
#define HWIO_QSERDES_COM_PLLLOCK_CMP1_OFFS             0x00000044
#define HWIO_QSERDES_COM_PLLLOCK_CMP2_OFFS             0x00000048
#define HWIO_QSERDES_COM_PLLLOCK_CMP3_OFFS             0x0000004c
#define HWIO_QSERDES_COM_PLLLOCK_CMP_EN_OFFS           0x00000050
#define HWIO_QSERDES_COM_DEC_START1_OFFS               0x00000064
#define HWIO_QSERDES_COM_DIV_FRAC_START1_OFFS          0x00000098
#define HWIO_QSERDES_COM_DIV_FRAC_START2_OFFS          0x0000009c
#define HWIO_QSERDES_COM_DIV_FRAC_START3_OFFS          0x000000a0
#define HWIO_QSERDES_COM_DEC_START2_OFFS               0x000000a4
#define HWIO_QSERDES_COM_PLL_RXTXEPCLK_EN_OFFS         0x000000a8
#define HWIO_QSERDES_COM_PLL_CRCTRL_OFFS               0x000000ac
#define HWIO_QSERDES_COM_PLL_CLKEPDIV_OFFS             0x000000b0
#define HWIO_QSERDES_COM_RESET_SM_OFFS                 0x000000bc

#define HWIO_QSERDES_RX0_CDR_CONTROL_OFFS              0x00000600
#define HWIO_QSERDES_RX0_RX_IQ_RXDET_EN_OFFS           0x00000628
#define HWIO_QSERDES_RX0_SIGDET_CNTRL_OFFS             0x00000634
#define HWIO_QSERDES_RX0_RX_BAND_OFFS                  0x00000638
#define HWIO_QSERDES_RX0_PWM_CNTRL1_OFFS               0x00000680
#define HWIO_QSERDES_RX0_PWM_CNTRL2_OFFS               0x00000684
#define HWIO_QSERDES_RX0_PWM_NDIV_OFFS                 0x00000688
#define HWIO_QSERDES_RX0_SIGDET_CNTRL2_OFFS            0x0000068c
#define HWIO_QSERDES_RX0_UFS_CNTRL_OFFS                0x00000690
#define HWIO_QSERDES_RX0_CDR_CONTROL_HALF_OFFS         0x00000698
#define HWIO_QSERDES_RX0_CDR_CONTROL_QUARTER_OFFS      0x0000069c

#define HWIO_QSERDES_RX1_CDR_CONTROL_OFFS              0x00000a00
#define HWIO_QSERDES_RX1_RX_IQ_RXDET_EN_OFFS           0x00000a28
#define HWIO_QSERDES_RX1_SIGDET_CNTRL_OFFS             0x00000a34
#define HWIO_QSERDES_RX1_RX_BAND_OFFS                  0x00000a38
#define HWIO_QSERDES_RX1_PWM_CNTRL1_OFFS               0x00000a80
#define HWIO_QSERDES_RX1_PWM_CNTRL2_OFFS               0x00000a84
#define HWIO_QSERDES_RX1_PWM_NDIV_OFFS                 0x00000a88
#define HWIO_QSERDES_RX1_SIGDET_CNTRL2_OFFS            0x00000a8c 
#define HWIO_QSERDES_RX1_UFS_CNTRL_OFFS                0x00000a90
#define HWIO_QSERDES_RX1_CDR_CONTROL_HALF_OFFS         0x00000a98
#define HWIO_QSERDES_RX1_CDR_CONTROL_QUARTER_OFFS      0x00000a9c

#define HWIO_QSERDES_TX0_CLKBUF_ENABLE_OFFS            0x00000404

#define HWIO_QSERDES_TX1_CLKBUF_ENABLE_OFFS            0x00000804

#define HWIO_UFS_PHY_PHY_START_OFFS                    0x00000c00
#define HWIO_UFS_PHY_POWER_DOWN_CONTROL_OFFS           0x00000c04
#define HWIO_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_OFFS 0x00000c08
#define HWIO_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_OFFS 0x00000c0c
#define HWIO_UFS_PHY_RX_SYM_RESYNC_CTRL_OFFS           0x00000d34
#define HWIO_UFS_PHY_MULTI_LANE_CTRL1_OFFS             0x00000dc4

#define HWIO_GE_DUT_USER_REGS_REG_BASE                 (UFS_MEM_UFS_2LANE_G5_REGS_BASE + 0x1F000)         
#define HWIO_GE_DUT_RESET_REG_ADDR                     (HWIO_GE_DUT_USER_REGS_REG_BASE + 0x00000004)
#define HWIO_GE_DUT_CLK_STATUS_SEL_REG_ADDR            (HWIO_GE_DUT_USER_REGS_REG_BASE + 0x00000014)
#define HWIO_GE_DUT_UFS_ICE_CTRL_REG_ADDR              (HWIO_GE_DUT_USER_REGS_REG_BASE + 0x00000028)

#endif 
/*__UFS_PHY__*/
