(Silicon-Oxide-Nitride-Oxide-Silicon，SONOS)作為
主要研究對象。SONOS型記憶體的元件設計[1]之
原理與傳統快閃記憶體相似，皆是將載子注入控制
閘中的”介質”，造成臨界電壓漂移來儲存資料。電
荷缺陷儲存式SONOS型記憶體的操作原理主要是
利用中間氮化矽中的深層缺陷捕捉載子，且利用上
下二氧化矽寬大的能隙(Energy Gap)以及與氮化矽
間的能帶障(Energy Barrier)，使載子受限於捕捉層
(Trapping Layer)中，在寫入的時候，利用通道熱電
子注入於汲極，使臨界電壓上升。清除儲存電子
時，利用汲極的側向電場產生能帶至能帶熱電洞
(Band-to-Band Hot Hole，BBHH)注入，使電子電洞
復合造成臨界電壓下降，以施加讀取電壓後所偵測
到的電流來判斷資料是寫入或非寫入。 
電荷缺陷儲存式記憶體，首先因為不需要雙重
多晶矽閘的製程以及成熟的薄膜成長技術，可以容
易與現今CMOS 製程整合在一起[1]，並且閘極與
通道間的厚度薄於快閃記憶體，以及本身缺陷各自
獨立的特性不易形成漏電路徑的特點來看，可以有
效的將操作電壓往下修正，近年來由於電荷缺陷儲
存式記憶體載子可以區域性儲存的特性，更發展了
多位元儲存於單一記憶體元件中[2-4]，意即一個記
憶體元件就可以有兩位元以上之儲存空間，有效降
低成本，讓電荷缺陷儲存式SONOS 型記憶體深具
競爭力，因此成為下世代非揮發性記憶體熱門的候
選之一。 
電荷缺陷儲存式記憶體是藉由缺陷進行載子
捕捉，根據近年來的研究[5-7]，因在捕捉層中的電
子會因為偏壓與溫度的不同以及本身缺陷的性質
而造成劣化而散逸，儲存於捕捉層中的電子會由於
溫度造成的熱擾動從缺陷中向上下二氧化矽層散
逸(Emission)而改變它原先的分布，而上下二氧化
矽層也同時會產生缺陷造成漏電路徑，造成可靠度
嚴重劣化。這種現象會使得通道產生反轉電荷的分
布也相對改變，造成臨界電壓的漂移，同時也因為
電子的分布改變，當清除動作時，電子與電洞並沒
有辦法有效的進行復合，在熱烤之後更為劣化。但
是載子與缺陷分布與傳輸的物理機制至今仍不
明，因此本計劃接下去重點即為藉由不同製程參數
之實驗相互映證尋求精確設計電荷缺陷儲存式記
憶體之物理機制考量，與接續前一年之研究成果將
對會產生SONOS 之可靠度劣化的缺陷行為持續追
蹤與分析。 
本計劃將持續對電荷缺陷儲存式記憶體從元
件製作與量測兩大方向進行載子在捕捉層的行為
研究，以更為精確的掌握載子的分布，克服現有的
問題，作為下世代的設計參考藍圖。元件製作重點
將放在SONOS 型記憶體的光罩設計與找出二氧化
矽-氮化矽-二氧化矽層(ONO)的成長參數，配合金
屬閘極的製作，針對介電層厚度不同完成電晶體製
作，之後利用電性與物理性量測檢視不同製程參數
對薄膜品質與均勻度之影響。 
三、研究方法及成果 
(一) 元件製作 
以下為其基本元件製作流程，流程圖如圖一所
示: 
1.  LOCOS 絕緣 
2.  N 或是 P 井的離子植入(implantation) 
3.  N 或是 P 井的加熱趨入(drive-in, 1100℃) 
4.  熱氧化形成二氧化矽層 
5.  LPCVD 高溫氮化形成氮化矽與上層二氧化矽
層 
6.  成長多晶矽閘極 
7.  Spacer : TEOS 
8. 離子佈植砷(As),硼(B),銻(Sb)及高溫 RTA 活化汲
極與源極 
五、參考文獻 
[1] Jiankang Bu , Marvin H. White, “Design 
considerations in scaled SONOS nonvolatile memory 
devices” Solid-State Electronics, vol.45, pp. 113-120, 
2001. 
[2] B. Eitan, P. Pavan, I. Bloom, E. Aloni, A. 
Frommer, and D. Finzi, “NROM: A novel localized 
trapping, 2bits nonvolatile memory call,” IEEE 
Electron device Lett., vol.. 21, pp. 543-545, 2000. 
[3] T. Sugizaki, M. Kohayashi, M. Ishidao, “Novel 
multi-bit SONOS type Flash memory using a high-k 
charge trapping layer,” in Proc. VLSI , pp27-28, 2003. 
[4] C.C. Yeh, et al., “PHINES: a novel low power 
program/erase, small pitch, 2-bit per cell 
flash memory” in IEDM Tech. Dig., pp.931-934, 
2002. 
[5] S. S. Chung, P. Chiang, G. Chou, C. Huang, P. 
Chen, C. Chu, and C. C. Hsu, "A novel leakage 
current separation technique in a direct tunneling 
regime gate oxide SONOS memory cell," in IEDM 
Tech. Dig., pp. 617 - 620, 2003. 
[6] R. Bez,.; E. Camerlenghi; A.Modelli, A. Visconti, 
“Introduction to flash memory,” Proc. 
IEEE, vol. 91, pp. 489 -502, 2003. 
[7] C. Y. Liu, T. C. Lu, and R. Liu, “Non-volatile 
memory technology – today and tomorrow,” in Proc. 
IEEE-IPFA, 2006, pp. 18 - 23. 
六、圖表 
(i) 形成多晶矽閘極 
 
(ii) 沉積金屬鎳 
 
(iii) 電晶體完成圖 
 
圖一，SONOS 電荷缺陷儲存式快閃電晶體之
製作流程。 
 
圖二、SONOS 電晶體 TEM 剖面圖，其中 ONO
為 6/10/10 奈米。 
出席國際學術會議心得報告 
                                                             
計畫編號  NSC 96－2221－E－007－163 
計畫名稱 電荷缺陷儲存式快閃記憶體其理論發展及實作分析(I) 
出國人員姓名 
服務機關及職稱 
梁紀庭 
清華大學電子工程所 博士候選人兼任研究助理 
會議時間地點 
美國, 馬里蘭大學 (Stamp Student Union, College Park, MD)  
2007 年 12 月 12~14 日 
會議名稱 
2007 International Semiconductor Device Research Symposium 
2007 國際半導體元件研討會 
發表論文題目 An Analytic, Compact Model of Threshold Voltage Variations for SONOS Memory Cells due to Lateral Migration 
 
一、 參加會議經過: 
 
1. 會議行程 
z 12/7~12/8 
於台灣桃園國際機場飛至洛杉磯轉機至美國華盛頓特區 
z 12/9~12/12 
1. 活動內容: 參與 International Electron Devices Meeting 國際電子元件研討會。 
2. 活動地點: 華盛頓特區希爾頓飯店(1919 Connecticut Ave., NW Washington, DC)。 
z 12/12~12/14 
1. 活動內容: 參與 International Semiconductor Device Research Symposium 國際半導體研究研
討會並發表相關論文「An Analytic, Compact Model of Threshold Voltage Variations for 
SONOS Memory Cells due to Lateral Migration」。 
活動地點: 馬里蘭大學 (Stamp Student Union, College Park, MD) 
整合於單一元件之中，為未來需思量與評估之要點。 
3. 生物科技與半導體產業及電子電機之領域未來將為全球所矚目之市場，並且環保議題也相
對重要。未來在醫療、生活之中，可利用電子元件以替換相關身體組織或器官，甚至治療
目前難以根治之疾病，如癌症之類之慢性病，或是篩檢嚴重傳染性疾病，皆可以利用此整
合領域的努力有突破性的發展。在環保產業上，必須同時在生產電子產品時兼顧環保與環
境之考量，才能保持企業之永續經營。 
4. 新式元件之中未來變化材料或是引進新型製程已為必要趨勢，我國經濟以高科技研發與製
造為其一重心，若想要仍持續維持此國際優勢，則必須對國內之教育做統合之務，增加教
育經費以使國內也同時發展可與國際知名大學並駕齊驅之研究中心，洞燭機先於其他東亞
國家。 
5. 培養國內學生多具有國際觀，需要多有機會與國際學生做交流，國內舉辦國際研討會為其
一方法，或是增加多方管道可贊助學生出國參與國際會議，以期學生能補強目前國內所學
不足，並同時放眼國際，以國內獨有之高科技背景來發揮創見，拓展國內仍為代工大宗為
主之科技走向為具有獨立廠牌之製造設計業大國。 
 
