---
title: "2025-08-07"
tags:
    - Study
    - Language
date: "2025-08-07"
thumbnail: "/assets/img/thumbnail/SystemVerilog.png"
bookmark: true
---

# Class Notes
---

FSM 과제 한 거 교수님이랑 같이 싹싹김치
코드 최적화 필요함 기능별로 분리해서

# Serial 통신 프로토콜
---
### 1. UART
**비동기** 통신 방식
borate(정해진 시간, 주파수, bit per sec - bps) 기준으로 데이터를 송수신
에러율이 높아질 수 있음
시간설정 잘못하면 송수신이 안됨
송수신 속도에 제한이 있음
1:1 통신으로 다른 디바이스와 연결이 안됨
시간체크용 내부 클럭을 생성해줘야됨

### 2. I2C
**동기** 통신 방식
클럭을 기준으로 데이터를 송수신
클럭에 맞게 빠르게 동작 가능
데이터 주소를 확인해야 해서 SPI 대비 느림
N:N 통신
chip slecet 없음
송신 할 때는 송신만, 수신할 때는 수신만 가능

### 3. SPI
**동기** 통신 방식으로
클럭을 기준으로 데이터를 송수신
클럭에 맞게 빠르게 동작 가능
젤 빠름
1:N 통신
chip slecet 있음

UART 만들자
시작비트, 데이터비트(1대N 통8bit)
FSM을 ASM으로 수정하고 시작하면 편행