{"patent_id": "10-2018-0144591", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2019-0060691", "출원번호": "10-2018-0144591", "발명의 명칭": "자가소멸 장치와 방법 및 이를 적용한 반도체 칩", "출원인": "한국전자통신연구원", "발명자": "박성천"}}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "복수개의 캐비티 셀로 구성되는 자가소멸 작동부;상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부;상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의전원을 공급하도록 각각의 캐비티 셀에 부여된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 비교하여 두 개의 식별값이 일치하는지를 판별하는 식별값 일치 확인부;상기 식별값 일치 확인부에 입력되는 물리적 복제 불가능 디지털값 생성부; 및 상기 식별값 일치 확인부에 입력되는 식별값 외부입력부;를 포함하는 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제2 금속층;상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제3 금속층;상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제4 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제4 금속층;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속 패턴 중일 측과 타 측에 배치된 핀 모양의 금속패턴을 병렬로 연결하는 한 쌍의 층간 연결 도전성 비아;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴을 직렬 연결하는 층간 연결 도전성 비아;상기 제4 금속층과 제4 절연층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 금속층을 구성하는 마주보는 핀 모양의 금속패턴은 끝단 부분이 수평 또는 절곡형성되면서 삼각형상, 화살촉 형상, 뾰족 형상 중 어느 하나로 형성되는 것인 자가 소멸 장치.공개특허 10-2019-0060691-3-청구항 4 제2항에 있어서, 상기 자가소멸 작동부를 구성하는 절연층과 금속층은 수평방향으로 장착되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제2 금속층;상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제3 금속층;상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제4 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제4 금속층;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속패턴 중 일측과 타 측에 배치된 핀 모양의 금속패턴을 선택하여 병렬로 연결하는 한 쌍의 층간 연결 도전성 비아;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속패턴 중 층간 연결 도전성 비아와 연결되지 않은 금속패턴을 반도체 기능 블록의 회로 연결용 금속층으로 연결하는 핀 모양의 금속패턴;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴을 선택하여직렬 연결하는 상기 층간 연결 도전성 비아; 상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴 중 층간 연결 도전성 비아와 연결되지 않은 금속패턴을 반도체 기능 블록의 회로 연결용 금속층으로 연결하는 막대 모양의금속패턴;상기 제4 금속층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되고 일정 간격으로 배열되는 \"ㄱ\"자 형상의 금속패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되고 상기 제1 금속층을 연결하기 위해 형성되는 복수개의 제2 비아;상기 제2 비아 상부에 형성되는 복수개의 제2 금속층;공개특허 10-2019-0060691-4-상기 제2 절연층 상부에 형성되고 일정 간격으로 배열되는 마주보는 복수개의 핀 모양의 금속 패턴의 제2 금속층; 상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되고 상기 제2 금속층을 연결하기 위해 형성되는 복수개의 제3 비아;상기 제3 비아 상부에 형성되고 일정 간격으로 배열되는 복수개의 \"I\"자 형상의 금속패턴의 제3 금속층;,상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제2 금속층에 형성되고 일정 간격으로 배열되는 마주보는 복수개의 핀 모양의 금속패턴 중 일 측 또는 타측에 배치된 핀 모양의 금속패턴을 선택하여 병렬 연결하는 한 쌍의 동일 층의 금속패턴;상기 제4 금속층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,복수의 단위셀을 포함하는 식별값 생성부; 및상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 식별값 인출부;를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 복수의 단위셀 각각은 다른 층에 형성된 제1 상부 전극과 제3 하부 전극을 포함하는 식별값 생성 소자를포함하고, 상기 출력 값은 상기 제1 상부 전극과 상기 제3 하부 전극의 전기적 연결 또는 차단에 따라 결정하며,상기 전기적 연결 또는 차단은 상기 제1 상부 전극의 하부에 형성되는 제1 비아의 길이 차이에 의해 결정되는것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서, 상기 식별값 생성 소자는기판 상부에 형성된 제1 절연막;상기 제1 절연막 상부에 형성된 제3 하부 전극;상기 제3 하부 전극 상부에 형성된 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해 형성된 제2 비아 홀과 상기 제1 하부 전극의 하부로 식각 공정을통해 형성된 제3 비아 홀;상기 제2 비아 홀과 제3 비아 홀에 각각 도체를 채워 동일 층에 형성되는 제2 비아와 제3 비아;상기 제2 비아와 상기 제3 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해 형성된 제1 비아 홀;상기 제1 비아홀에 도체를 채워 형성되는 제1 비아; 및공개특허 10-2019-0060691-5-상기 제1 비아 위해 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 제1 비아홀은 상기 식각 공정의 변이를 통해서 다른 깊이로 형성되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9 항에서,상기 제1 비아가 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는 제3 비아 또는 제3 하부 전극에도달하는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 연결되고,상기 제 1 비아가 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3 비아, 제3 하부 전극에 도달하지 않는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 차단되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제7항에 있어서,상기 복수의 단위셀 일부는 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는제3 비아 또는 제3 하부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고,상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극과 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3비아, 제3 하부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제7항에 있어서, 상기 복수의 단위셀 각각은,제1 전압을 공급하는 제1 전압원; 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전압원 사이에 연결되는 상기 식별값 생성 소자; 및상기 식별값 생성 소자의 상기 전기적 연결 또는 차단에 따라서 상기 출력 값으로 0 또는 1을 출력하는 출력 노드;를 포함하는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 복수의 단위셀 각각은,상기 제2 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 제1 전압원에 연결되고, 상기 제3 하부 전극이 상기 저항에 연결되며, 상기 출력 노드가 상기 제3 하부 전극에 연결되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 13항에 있어서, 상기 복수의 단위셀 각각은, 상기 제1 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 저항에 연결되고, 상기 제3 하부 전극이 상기 제2 전압원에 연결되며, 상기 출력 노드가 상기 제1 상부 전극에 연결되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제13항에 있어서, 상기 복수의 단위셀 각각은 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를출력하는 발진 회로를 포함하는 것인 자가 소멸 장치. 공개특허 10-2019-0060691-6-청구항 17 제7항에 있어서, 상기 식별값 인출부는,상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 각각 샘플링하여 복수의 이진 디지털 값을 출력하는 샘플링부; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 출력부;를 포함하는 것인 자가 소멸장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제18항에 있어서,상기 샘플링부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 입력으로 받고, 클럭 신호가 인가되었을 때의 구형파 주파수의 값으로부터 0 또는 1을 출력하는 복수의 D 플립플롭을 포함하는 것인 자가 소멸장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서, 상기 복수의 단위셀은 식별값 생성 소자들이 제1 비아의 깊이가 서로 다른 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제1항에 있어서, 상기 자가 소멸 작동부는 상기 발화 또는 폭발성 물질을 갖는 복제가 불가능한 디지털 식별값으로 식별 및 작동되는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제1항에 있어서,상기 가변 전압/전류 공급부는 전류 반복기(Current Mirror)를 이용하여 원하는 전류를 인가할 수 있는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제1항에 있어서, 상기 가변 전압/전류 공급부는 전압 체배기(Voltage Multiplier)를 이용하여 원하는 전압을 인가할 수 있는 것인 자가 소멸 장치."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "복수개의 캐비티 셀로 구성되는 자가소멸 작동부를 형성하는 단계;상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부를 설치하는 단계;식별값 일치 확인부에 물리적 복제 불가능 디지털값 생성부와 식별값 외부입력부를 통해 식별값을 입력하는 단계;각각의 캐비티 셀에 부여된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 식별값 일치 확인부가비교하여 두 개의 식별값이 일치 여부에 따라 상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하여 자가 소멸시키는 단계;를 포함하는 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제23항에 있어서, 물리적 복제 불가능한 디지털값 생성부는,공개특허 10-2019-0060691-7-식별값 생성 소자를 각각 포함하는 복수의 단위셀을 이용하여 복수의 출력 값을 생성하는 단계; 및상기 복수의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 단계;를 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제24항에 있어서, 상기 식별값 생성 소자는,기판 상부에 형성되는 제1 절연막;상기 제1 절연막 상부에 형성되는 제3 하부 전극;상기 제3 하부 전극 상부에 형성되는 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해서 동일 층에 형성되는 제2 비아홀과 제3 비아홀; 상기 제2 비아홀과 제3 비아홀에 도체를 채워 형성하는 제2 비아와 지3 비아;상기 제2 비아와 상기 제3 비아 위해 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 상기 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해서 다른 깊이로 형성되는 제1 비아 홀;상기 제1 비아 홀에 도체를 채워 형성되는 제1 비아; 및상기 제1 비아 상부에 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제24항에 있어서, 상기 생성하는 단계는,상기 제1 비아를 통해서 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극 또는 제3비아가 전기적으로 연결 또는 차단되는지에 여부에 따라 상기 출력 값을 0 또는 1로 생성하는 단계;를포함하며,상기 제1 비아 홀은 상기 식각 공정을 통해서 다른 깊이로 형성되는 것이 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제24항에 있어서,상기 생성하는 단계는,상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 생성하는 단계를 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제24항에 있어서, 상기 출력하는 단계는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 원하는 시점에서 각각 샘플링하여 복수의 이진 디지털 값을 생성하는 단계; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 단계;를 포함하고, 상기 제1 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이와 넓이로 형성되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제23항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,복수의 단위셀을 포함하는 식별값 생성부; 상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 식별값 인출부;를 포함하고, 공개특허 10-2019-0060691-8-상기 복수의 단위셀 각각은 다른 층에 형성된 제1 상부 전극과 제3 하부 전극을 포함하는 식별값 생성 소자를포함하며, 상기 출력 값은 상기 제1 상부 전극과 상기 제3 하부 전극의 전기적 연결 또는 차단에 따라 결정하며,상기 전기적 연결 또는 차단은 상기 제1 상부 전극의 하부에 식각을 통해 형성되는 제1 비아의 길이 차이에 의해 결정되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제24항에 있어서, 상기 식별값 생성 소자는,기판 상부에 형성된 제1 절연막;상기 제1 절연막 상부에 형성된 제3 하부 전극;상기 제3 하부 전극 상부에 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해 형성된 제2 비아 홀;상기 제2 비아 에 각각 도체를 채워 동일 층에 형성되는 제2 비아; 상기 제2 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해 형성된 제1 비아 홀;상기 제1 비아홀에 도체를 채워 형성되는 제1 비아; 및상기 제1 비아 위해 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_31", "content": "제30항에 있어서, 상기 제1 비아 홀은 상기 식각 공정의 변이를 통해 다른 깊이로 형성되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_32", "content": "제31항에 있어서, 상기 제1 비아가 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아에 도달하는 경우 상기 제1 상부 전극과상기 제3 하부 전극은 전기적으로 연결되고,상기 제 1 비아가 상기 제1 하부 전극, 제2 하부 전극, 제2 비아에 도달하지 않는 경우 상기 제1 상부 전극과상기 제3 하부 전극은 전기적으로 차단되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_33", "content": "제24항에 있어서,상기 복수의 단위셀의 일부는 상기 제1 상부 전극이 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는 제3 하부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고, 상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극이 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3비아, 제3 하부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_34", "content": "제24항에 있어서, 상기 복수의 단위셀 각각은,제1 전압을 공급하는 제1 전압원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전압원 사이에 연결되는상기 식별값 생성 소자; 및상기 식별값 생성 소자의 상기 전기적 연결 또는 차단에 따라서 상기 출력 값으로 0 또는 1을 출력하는 출력 노공개특허 10-2019-0060691-9-드;를 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_35", "content": "제24항에 있어서, 상기 복수의 단위셀 각각은,상기 제2 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 제1 전압원에 연결되고, 상기 제3 하부 전극이 상기 저항에 연결되며, 상기 출력 노드가 상기 제3 하부 전극에 연결되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_36", "content": "제24항에 있어서, 상기 복수의 단위셀 각각은,상기 제1 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 저항에 연결되고, 상기 제3 하부 전극이 상기 제2 전압원에 연결되며, 상기 출력 노드가 상기 제1 상부 전극에 연결되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_37", "content": "제29항에 있어서, 상기 식별값 인출부는,상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 각각 샘플링하여 복수의 이진 디지털 값을 출력하는 샘플링부; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 출력부;를 포함하는 것인 자가 소멸방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_38", "content": "제37항에 있어서, 상기 샘플링부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 입력으로 받고, 클럭 신호가 인가되었을 때의 구형파 주파수의 값으로부터 0 또는 1을 출력하는 복수의 D 플롭플롭을 포함하는 것인 자가 소멸방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_39", "content": "제36항에 있어서, 상기 복수의 단위셀은 적어도 일부 식별값 생성 소자들이 상기 제1 비아의 깊이가 서로 다른 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_40", "content": "제23항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,식별값 생성 소자를 각각 포함하는 복수의 단위셀을 이용하여 복수의 출력 값을 생성하는 단계; 및상기 복수의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 단계;를 포함하고,상기 식별값 생성 소자는,기판 상부에 형성되는 제1 절연막;상기 제1 절연막 상부에 형성되는 제3 하부 전극;상기 제3 하부 전극 상부에 형성되는 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해서 형성되는 제2 비아홀, 그리고 상기 제2 비아홀에 금속을 채워서형성되는 제2 비아;상기 제2 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;공개특허 10-2019-0060691-10-상기 제1 하부 전극과 상기 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해서 다른 깊이로 형성되는 제1 비아 홀에 도체를 채워 형성되는 제1비아; 및 상기 제1 비아 상부에 형성되는 제1 상부 전극을 포함하는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_41", "content": "제40항에 있어서, 상기 생성하는 단계는,상기 제1 비아를 통해서 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극이 전기적으로 연결 또는 차단되는지에 따라서 상기 출력 값을 0 또는 1로 생성하는 단계를 포함하며,상기 제1 비아 홀은 상기 식각 공정을 통해서 다른 깊이로 형성되는 것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_42", "content": "제40항에 있어서, 상기 생성하는 단계는, 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 생성하는 단계를 포함하는것인 자가 소멸 방법."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_43", "content": "제1항 또는 제23항을 통해 제조되는 전자기폭기용 용도의 반도체 칩."}
{"patent_id": "10-2018-0144591", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_44", "content": "제1항, 제2항, 제6항 중 어느 하나의 항을 적용한 전자기펄스 효과(EMP: Electromagnetic Pulse effect)로 인하여 전자 방출 효과를 발생하는 반도체 칩."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 자가소멸 장치 및 방법에 관한 것으로서, 복수개의 캐비티 셀로 구성되는 자가소멸 작동부; 상기 자가 소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부; 상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하도록 각각의 캐비티 셀에 부여 된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 비교하여 두 개의 식별값이 일치하는지를 판별하 는 식별값 일치 확인부; 상기 식별값 일치 확인부에 입력되는 물리적 복제 불가능 디지털값 생성부; 및 상기 식 별값 일치 확인부에 입력되는 식별값 외부입력부;를 포함한다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 복제가 불가능한 디지털 식별값으로 식별 및 작동되는 자가소멸 장치 및 방법에 관한 것으로서, 더욱 상세하게는 반도체 칩 또는 반도체 칩 내장 회로에 물리적으로 복제가 불가능한(PUF: Physical Unclonable Function) 디지털 식별값을 통해 자가 소실, 파괴, 소멸, 폭발할 수 있도록 한 자가소멸 장치 및 방법에 관한 것이다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "핸드폰, 외장형 또는 내장형 반도체 메모리 장치, 디지털카메라, 군사용 드론, 자율주행차, 인공지능 시스템 등 의 디바이스에는 시스템반도체와 메모리반도체가 내장되어 있다. 그러나 상기 디바이스의 메모리반도체에 저장된 중요한 데이터에 대한 미비한 보안성과 디바이스의 제어 기능을 담당하는 시스템반도체의 미비한 보안성으로 인하여, 상기 디바이스를 분실하였거나 탈취 또는 강탈당하였을 경 우, 반도체에 내장되어 있던 중요한 데이터 및 제어 기능이 타인에게 노출되어 심각한 피해가 발생하고 있는 실 정이다. 한편, 반도체에 내장되어 있는 데이터와 주요 제어 기능의 보안을 위해서는 데이터를 암호화하여 저장하거나, 접근이 허용된 사용자만이 데이터에 접근하는 사용자 인증 및 접근제어와 같은 암호 기술을 사용하고 있다. 그러나 전력분석 공격, 역설계 등의 해킹 기술이나 복제 기술을 사용하면 디바이스에 내장된 데이터나 기능을 빼낼 수 있는 정보보안 기술의 한계가 있는 실정이다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "발명의 내용"}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 상기와 같은 실정을 감안하여 제안된 것으로서, 반도체에 내장된 데이터나 기능에 대한 최후의 보안 수단으로 반도체 칩에 스스로 소실, 소멸, 폭발할 수 있는 기능을 내장하고 본 반도체를 탑재한 디바이스가 원 치 않는 특정한 조건에 놓이거나, 원격에서 무선 제어 신호를 전송받아서 반도체 칩이 소실, 소멸, 폭발하게 할 수 있는 자가소멸 장치 및 방법을 제공하는데 목적이 있다. 또한, 반도체 내에 복제가 불가능한(PUF : Physical Unclonable Function) 디지털 식별값(ID)을 내장하고, 이 것을 통해 오작동 없이 소실, 소멸, 폭발을 원하는 반도체칩 만을 선택적으로 식별하여 발화, 폭발하도록 하는 전자기폭기용 SoC(System on Chip)을 제조할 수 있는 자가소멸 장치 및 방법을 제공하는데 목적이 있다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일실시예에 의한 자가 소멸 장치는 복수개의 캐비티 셀로 구성되는 자가소멸 작동부; 상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부; 상기 자가소멸 작동부의 복수개의 캐비티 셀 (Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하도록 각각의 캐비티 셀에 부여 된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 비교하여 두 개의 식별값이 일치하는지를 판별 하는 식별값 일치 확인부; 상기 식별값 일치 확인부에 입력되는 물리적 복제 불가능 디지털값 생성부; 및 상기 식별값 일치 확인부에 입력되는 식별값 외부입력부;를 포함한다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 의한 자가소멸 장치 및 방법은 반도체 다이에 금속 패드를 배치하지 않은 계획된 위치에 패드 마스크 를 준비하여 건식(플라즈마) 식각공정을 진행하면 반도체 다이에 원하는 위치에 원하는 면적의 공간을 형성할 수 있고, 동시에 이 공간 안에는 사전에 다수 적층되게 배치되 있던 마주보는 핀 모양의 금속층 또는 막대 모양 의 금속층을 노출시킬 수 있으며, 빈 공간에는 발화 또는 폭발이 가능한 물질을 채우고 밀봉하고, 공간 안에 노 출된 금속층에는 사전에 계획된 전압과 전류를 설정할 수 있는 가변 전압/전류 공급부를 연결하면 캐비티 셀 구 조를 완성할 수 있으며, 이런 과정을 통해서 구성된 상기 캐비티 셀의 가변 전압/전류 공급부에 설정된 가변 전 압과 전류를 인가하게 되면 발화, 폭발 물질의 온도 상승을 시킬 수 있을 뿐만 아니라 다수 마주보는 핀 모양의 금속층을 통해 자유방전을 통한 불꽃(스파크)을 발생하게 할 수 있어서 발화, 폭발 물질이 반응을 하여 반도체 다이 또는 칩이 소실, 소멸, 폭발할 수 있으므로 반도체에 내장된 데이터나 동작을 위한 회로의 기능을 정지시 키거나 칩을 파괴시킬 수 있는 효과가 있다. 또한, 본 발명에 의한 자가소멸 장치 및 방법은 캐비티 셀을 반도체 칩에 구현함으로써 반도체 스스로 소실, 소 멸, 폭발할 수 있는 기능이 작동하도록 하여 본 반도체를 탑재한 디바이스가 제어가 불가한 상황에 놓이거나 원 치 않는 특정한 위치나 환경에 놓이게 되거나 또는 원격에서 무선 제어 신호 송수신을 통해 소실, 소멸, 폭발 기능이 작동하도록 하여 칩에 내장된 데이터나 제어기능에 대한 침해, 해킹, 탈취를 방어할 수 있는 효과가 있 다. 또한, 본 발명에 의한 자가소멸 장치 및 방법은 다수의 부품들로 구성되어 부피가 커서 소형화에 한계가 있던 탄환이나 폭탄 등에 사용되는 전자기폭기를 하나의 반도체 칩으로 소형화하여 대체할 수 있는 효과가 있다. 또한, 본 발명에 의한 자가소멸 장치 및 방법은 수평으로 배열한 막대 모양의 금속 패턴을 직렬 연결하여 코일 성질을 갖게 금속 패턴을 구성하고, 가변 전압/전류 공급부를 통해 가변 전압/전류를 식별값 생성 소자에 인가 하며, 핀 모양의 금속 패턴 1, 2, 3과 1',2',3'에 가변 전압/전류를 인가하면, 캐비티 셀에 내장된 발화 또는 폭발성 물질이 폭발하면서 전자기펄스 효과(EMP: Electromagnetic Pulse effect)로 인하여 전자 방출 효과를 발 생하여, 전자기 펄스의 영향권 내에 있는 자가소멸 작동부를 포함하는 반도체 칩은 물론 주변의 모든 전자기기 에 영향을 줘서 파괴하는 효과가 있다. 또한, 본 발명에 의한 자가소멸 장치 및 방법은 물리적 복제 불가능한(PUF: Physically Unclonable Function) 디지털 식별값(ID: Identification) 생성부와 식별값 일치 확인부를 구성하고 PUF ID와 외부 지정 ID가 일치할 경우에만 가변 전압/전류 공급부가 캐비티 셀에 설정된 전압과 전류를 인가할 수 있도록 구성하여, 캐비티 셀이 오작동으로 소실, 소멸, 폭발할 경우를 대비하여 지정하는 반도체의 캐비티 셀만을 선별적으로 식별하여 발화,폭발하게 할 수 있는 효과가 있다."}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는"}
{"patent_id": "10-2018-0144591", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 기재에 의해 정의된다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명 을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한 다. 명세서에서 사용되는 \"포함한다(comprises)\" 또는 \"포함하는(comprising)\"은 언급된 구성요소, 단계, 동작 및/또는 소자 이외의 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는 다. 이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 본원발명인 자가소멸 장치는 도시된 도 1과 같이 자가소멸 작동부, 가변 전압/전류 공급부, 식 별값 일치 확인부, 물리적 복제 불가능한 디지털 식별값 생성부를 포함한다. 상기 자가소멸 작동부는 기판 상부에 형성되는 제1 절연층, 상기 제1 절연층 상부에 형성 되는 제1 금속층(212, 213), 상기 제1 금속층(212, 213) 상부에 형성되는 제2 절연층, 상기 제2 절연층 상부에 형성되는 제2 금속층(231, 232), 상기 제2 금속층(231, 232) 상부에 형성되는 제3 절연층, 상기 제3 절연층 상부에 형성되는 제3 금속층(251, 252), 상기 제3 금속층(251, 252) 상부에 형성되는 제4 절연층, 상기 제4 절연층 상부에 형성되는 제4 금속층(271, 272), 상기 제4 금속층(271, 272) 상부 에 형성되는 제5 절연층을 포함한다. 여기서, 상기 금속층과 절연층은 반도체를 제작하는 공정에서 제공되는 최대의 층수까지 원하는 층수만큼 적층 하여 구성될 수 있다. 그리고 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 대하여 모든 층의 \"마주보는 핀(Pin) 모양의 금속 패턴\"(213, 231, 252, 271)을 병렬 적으로 연결하기 위해서, 일 측에 배치된 핀 모양의 금속패턴으로 층간 연결 도전성 비아(VIA)(291, 293, 295) 가 결합되며, 타 측에 배치된 핀 모양의 금속패턴으로 층간 연결 도전성 비아(VIA)(292, 204, 295)가 결합되어, 두 개의 포크가 마주보는 형상을 가지도록 형성된다. 그리고 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 대하여 모든 층의 \"막대(Stick) 모양의 금속 패턴\"(212, 232, 251, 272)을 직렬적으로 연결하기 위해서 층간 연결 도전성 비아(VIA)(301, 302, 303)가 결합되어, 적층된 금속 패턴의 형태가 \"ㄹ\"자 형태를 적층해 놓은 형상을 가지도록 형성된다. 여기서, 핀 모양 금속 패턴은 주로 스파크 발생 용도로 사용되고, 막대 모양 금속 패턴은 히팅 역할을 위한 용 도와 사용되는데, 상기 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금 속층(251, 252), 제4 금속층(271, 272)에 배열된 모든 핀 모양 금속 패턴과 막대 모양 금속 패턴을 모두 직렬 또는 병렬로 층간 연결 도전성 비아로 연결할 수도 있지만, 선택적으로 연결을 원하는 층만의 핀 모양 금속 패 턴과 막대 모양 금속 패턴을 직렬 또는 병렬로 연결될 수 있다. 이때, 연결하지 않은 핀 모양 금속 패턴과 막대 모양 금속 패턴은 자가소멸 작동부로써 작동하는 용도가 아닌 반도체의 일반적인 기능을 수행하는 회로 간을 연결하는 목적의 금속 층으로 사용할 수 있다. 즉, 상기 자가소멸 작동부는 소실, 파괴, 폭발 동작을 할 때 동시에 단선되어 반도체의 일반적인 기능을 수행하는 회로의 동작을 멈추게 하는 용도로도 사용할 수 있다. 그리고 상기 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 배열된 모든 핀 모양 금속 패턴과 막대 모양 금속 패턴은 수직으로 적층될 수 있 으며, 도시된 도 32와 같이 수평으로 배열하여 핀 모양 금속 패턴과 막대 모양 금속 패턴을 형성할 수 있다. 그리고 상기 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 배열된 모든 핀 모양 금속 패턴은 주로 스파크 발생 용도로 사용되고 막대 모양 금속 패턴은 히팅 역할을 위한 용도 또는 코일(Coil) 용도로 사용되는데, 구성에 따라서 핀 모양 금속 패턴 만 을 적층하거나 또는 배열하여 구성할 수 있고, 막대 모양 금속 패턴만을 적층하거나 또는 배열하여 구성할 수 있다. 그리고 상기 일 실시 예와 같이, 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 배열된 모든 핀 모양 금속 패턴과 막대 모양 금속 패턴이 층별로 교차하여 배열 할 수도 있으며, 층별로 평행하게 배열할 수 있고, 도시된 도 27과 같이 층별로 평행하게 배열하지만 상부에서 내려다봤을 때 금속층이 층별로 중첩되지 않게 간격을 두고 엇갈리게 배열할 수 있으며, 도시된 도 28과 같이 동일층에 여러 개의 핀 모양 금속 패턴을 병렬적으로 배치할 수도 있다. 그리고 적층된 상기 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)에 배열된 모든 핀 모양 금속 패턴은 끝 부분을 일직선이 되게 배열할 수 있고, 도시된 도 30과 같이 중심 부위를 향해서 구부러진 형상으로도 패턴을 구성할 수 있고, 일직선인 패턴과 구부러진 패턴을 혼합하여 구성할 수 있다. 그리고 일 실시 예와 같이, 상기 제5 절연층 또는 최상부 절연층의 상부에 개구부를 갖는 식각 마스 크를 준비하여 건식(플라즈마) 식각공정을 진행할 수 있다. 구체적으로, 상기 제5 절연층, 상기 제4 절연층, 상기 제3 절연층, 상기 제2 절연층은 식 각공정에 의해서 식각 마스크의 개구부 형상과 같이 식각 시간과 플라즈마 농도의 설정 변경에 맞게 식각 공정을 진행하면, 상기 제5 절연층, 상기 제4 절연층, 상기 제3 절연층, 상기 제2 절연층 은 모두가 제거되거나 상기 제5절연층만을 제거하거나 또는 상기 제5 절연층과 제4 절연층 만을 제거하거나 또는 상기 제5 절연층과 제4 절연층과 제3절연층 만을 제거하여, 제거된 절연층에 금속층 만이 노출되는 상태로 빈공간(Cavity)을 형성할 수 있게 된다. 즉, 노출된 상기 제4 금속층(271, 272), 상기 제3 금속층(251, 252), 상기 제2 금속층(231, 232), 상기 제1 금 속층(212, 213)은 상기 건식(플라즈마) 식각공정에 의해 절연층만이 제거된 상태로 빈공간(Cavity)의 안쪽에 노 출된다. 이때, 이렇게 형성된 것을 캐비티 셀(Cavity Cell)이라고 명명한다면, 이런 캐비티 셀을 도시된 도 21과 같이 원하는 개수만큼 복수개 캐비티 셀을 형성할 수 있게 된다. 상기와 같이 복수개로 형성된 캐비티 셀에 발화 또는 폭발성 물질을 주사하고, 상기 캐비티 셀의 주 변에 주입기을 통해 접착제를 주사하며, 필름(Film) 또는 박막 석영 유리를 합착하여, 자가소멸 작동부를 형성하게 된다. 이때, 상기 자가소멸 작동부에 형성된 제1 금속층(212, 213), 제2 금속층(231. 232), 제3 금속층(251, 252), 제4 금속층(271, 272)은 도면으로 표현하기 용이하게 각 층마다 마주보는 핀(Pin) 모양 1쌍과 막대 (Stick) 모양 1개의 금속 패턴으로 나타냈지만 실시할 때는 한 층에 다수 개의 핀 모양과 막대 모양 금속 패턴 층을 배열할 수 있다. 또한, 핀 모양 패턴은 좌측 패턴과 우측 패턴이 떨어져 있는 간격을 원하는 간격으로 설정하여 배열할 수 있고, 핀 모양의 패턴과 막대 모양의 패턴의 폭도 변경하여 배열할 수 있으며, 각 층마다 배열되는 금속패턴은 각 층 마다 나란히 적층되거나 별도로 적층될 수 있다. 또한, 일 실시 예에서는 금속층의 개수를 4개 층만으로 표현하였으나 실시할 때는 금속층의 개수는 한정하지 않 을 뿐만 아니라 모든 금속층에 핀모양과 막대 모양의 패턴을 배치할 필요없이 선택된 층에만 패턴을 배치할 수 도 있다. 또한, 상기 식각 마스크의 개구부는 도시된 사각형 형상에 이외에도 다양한 형상으로 변경될 수 있으며, 상기 캐비티 셀의 개수 또한 환경 및 목적 등에 따라 다수개의 개수로 형성될 수 있다. 또한, 도시된 도 22 및 23에서는 도시된 도 18 및 19와 같이 금속층이 수직으로 적층되어 노출된 형상의 캐비티 셀을 예시하여 자가소멸 작동부의 형상을 설명하였으나, 도시된 도 32와 같이 수평으로 금속층이 배열되어 노출 된 형상의 캐비티 셀에서도 동일한 과정을 통해 자가소멸 작동부를 형성할 수 있다. 그리고 상기 캐비티 셀은 도시된 도 24의 반도체 다이에 복수개를 배열하고 더불어 반도체(반도체 다이)에 는 반도체의 본래 기능을 하는 회로를 포함하고 있는 상태로 설계할 수 있다. 즉, 복수개의 캐비티 셀과 반도체의 본래 기능을 위한 회로가 통합된 반도체 다이가 완성이 되면, 상 기 반도체 다이를 패키징(Packaging)과정을 거쳐서 반도체 칩을 완성하게 된다. 상기 가변 전압/전류 공급부는 상기 자가소멸 작동부를 구성하는 마주보는 핀(Pin) 모양의 제1 금속 층, 제2 금속층, 제3 금속층, 제4 금속층 패턴(213, 231, 252, 271)을 병렬 연결하여 최상부의 금속층의 핀 모 양의 좌측 금속 패턴과 핀 모양의 우측 금속 패턴 사이에 가변 전압/전류를 공급하게 된다. 또한, 상기 가변 전압/전류 공급부는 수직으로 적층하였거나 수평으로 배열한 막대(Stick) 모양의 제1 금 속층, 제2 금속층, 제3 금속층, 제4 금속층 패턴(212, 232, 251, 272)을 직렬 연결하여 최상부의 금속 패턴 (272, 305) 사이에 가변 전압/전류를 공급한다. 즉, 상기 막대(Stick) 모양의 금속 패턴 최상부의 금속 패턴(272, 305) 사이에 가변 전압/전류를 인가하면 주름 형상의 금속 패턴이 전기 히터로 작동하여 발열을 하고, 이를 통해 상기 자가소멸 작동부의 캐 피티 셀에 내장된 발화 또는 폭발성 물질이 발화 또는 폭발하기에 적당한 온도에 도달하는 용도로 사 용한다. 그리고 상기 마주보는 핀(Pin) 모양의 금속 패턴 최상부의 좌측 핀 모양 금속 패턴과 우측 핀 모양 금속 패턴 사이에 가변 전압/전류를 전자가 자유 방전할 수 있는 전압/전류 크기만큼 증가시키면 자유방전 불꽃을 발생하게 하여 상기 자가소멸 작동부의 캐비티 셀에 내장된 발화 또는 폭발성 물질이 발화 또는 폭발하게 되어 반도체 칩을 물리적으로 파괴하여 반도체 칩의 본연의 동작을 고장나게 하여 반도체 칩 에 내장된 데이터나 기능을 해킹하거나 복제하는 것을 불가능하게 한다. 또한, 도시된 도 32와 같이 수평으로 배열한 막대 모양의 금속 패턴을 직렬 연결하여 코일 성질을 갖게 금속 패 턴을 구성하고, 상기 가변 전압/전류 공급부를 통해 가변 전압/전류를 도시된 도 32의 A와 B에 인가하고, 도시된 도 31의 핀 모양의 금속 패턴 1/2/3과 1'/2'/3'에 가변 전압/전류 공급부를 통해 가변 전압/전류를 인가하면 캐피티 셀에 내장된 발화 또는 폭발성 물질이 폭발하면서 전자기펄스 효과(EMP: Electromagnetic Pulse effect)로 인하여 전자 방출 효과를 발생하여, 이 전자기 펄스의 영향권 내에 있는 자가소멸 작동부를 포 함하는 반도체 칩은 물론 주변의 모든 전자기기에 영향을 줘서 파괴하게 된다. 또한, 상기 가변 전압/전류 공급부는 도시된 도 47을 참조하면, 상기 가변 전압/전류 공급부는 VDD 전압을 입력받아서 높은 전압(VHV)으로 승압시킬 수 있는 배전압발생회로를 내장하고 있으며, 상기 배전압발생 회로에 공급되는 전압(VDD)은 식별값 일치 확인부의 결과값인 1 또는 0인 Enable 신호를 통해 스위칭소자 가 VDD 전압을 공급하거나 차단함으로써 높은 전압(VHV)을 자가소멸 작동부에 공급하게 된다. 상기 식별값 일치 확인부는 도시된 도 33과 같이 상기 물리적 복제 불가능한 디지털값 생성부에서 제 공되는 디지털값(PUF.ID)과 식별값 외부입력부에서 제공되는 디지털값(EXT. ID)을 비교하여 일치하면 \"1\" 을 출력하고, 불일치하면 \"0\"을 출력하여 도시된 도 42와 같이 가변 전압/전류 공급부를 작동시키거나 작 동하지 않게 하는 Enable 신호하지 않게 한다. 상기 물리적 복제 불가능한 디지털값 생성부는 작동을 원하는 자가소멸 작동부 만을 선택적으로 식별 하여 가변 전압/전류 공급부를 통한 가변 전압/전류를 자가소멸 작동부에 공급하게 된다. 즉, 상기 물리적 복제 불가능한 디지털값 생성부는 원치 않는 조건에서 자가소멸 작동부가 동작하는 것을 방지하고, 작동을 원하는 자가소멸 작동부 만을 선택적으로 식별 및 작동시키게 된다. 도시된 도 45를 참조하면, 물리적 복제 불가능한 디지털 식별값 생성부는 식별값 생성부 및 식별값 인출부를 포함한다. 상기 식별값 생성부는 복수의 단위셀(111~11N)을 포함하고, 복수의 단위셀(111~11N)각각에서 출력되는 복수 의 디지털 비트들을 식별값 인출부로 출력한다. 그리고 복수의 단위셀(111~11N) 각각은 1비트의 디지털 값을 생성할 수 있다. 또한, 복수의 단위셀(111~11N) 각각은 식별값 생성소자의 전기적 통전 또는 차단을 통해 0 또는1의 이진 디지털 값을 생성할 수 있다. 다음으로, 상기 식별값 인출부는 식별값 생성부의 복수의 단위셀(111~11N)로부터 각각 출력되는 디지 털 값을 입력으로 받아 복수의 디지털 비트들을 이용하여 N비트의 식별값을 출력한다. 그리고 식별값 인출부에서 출력된 N비트의 식별값은 상기 도시된 도 33에서 PUF. ID에 해당한다. 다음으로, 도시된 도 40을 참조하여, 본 발명의 실시 예에 따른 식별값 생성소자를 설명하면, 식별값 생성소자 A는 제1 하부 전극과 제2 하부 전극은 동일한 층에 형성되고, 제2 비아와 제3비아도 동일한 층에 형성되며, 제1 상부 전극과 제1 비아는 전기적으로 통전되고, 제1 하부 전극과 제2 비아와 제2 하부 전극과 제3 비아와 제3 하 부 전극은 전기적으로 통전된 상태로 형성되며, 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극 또는 제3 비아 또는 제3 하부 전극과 전기적으로 통전 또는 차단 여부에 따라 0 또는 1의 이진 디지털 값이 생 성하게 된다. 그리고 도시된 도 40을 참조하면, 식별값 생성소자 B는 제1 하부 전극과 제2 하부 전극은 동일한 층에 형성되며, 제1 상부 전극과 제1 비아는 전기적으로 통전되고, 제1 하부 전극과 제2 비아과 제2 비아와 제3 하부 전극은 전기적으로 통전된 상태로 형성되며 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극과 전 기적으로 통전 또는 차단 여부에 따라 0 또는 1의 이진 디지털 값이 생성하게 된다. 또한, 도시된 도 40의 식별값 생성소자 A는 제1 하부 전극과 제2 하부 전극 그리고 제3 하부 전극은 제1 상부 전극의 하부에 위치하며, 제1 하부 전극과 제2 하부 전극은 동일층에 형성되고 제3 하부 전극은 다른 층에 형성 된다. 제1 하부 전극과 제3 하부 전극 사이에는 제2 비아가 형성되고 제2 비아가 형성되지 않은 곳에는 절연막 이 위치한다. 또한, 제2 하부 전극과 제3 하부 전극 사이에는 제3 비아가 형성되고 제3 비아가 형성되지 않은 곳에는 절연막 이 위치한다. 여기서, 편의상 제1 상부 전극만을 표시하여 그 상부에는 다른 전극이 없는 것으로 도시하였지만 더 많은 개수 의 상부 전극이 서로 다른 층에 형성될 수 있다. 또한, 편의상 제2 하부 전극과 제3 하부 전극을 도시하였지만, 더 많은 개수의 하부 전극이 서로 다른 층에 형 성될 수 있다. 또한, 제2 비아는 제1 하부 전극 밑에 형성되는 비아 홀을 도체로 채워 형성되고 제3 하부 전극과의 연결을 제 공한다. 또한, 제3 비아는 제2 하부 전극 밑에 형성되는 비아 홀을 도체로 채워 형성되고 제3 하부 전극과의 연결을 제 공한다. 그리고 제1 비아는 제1 상부 전극 밑에 형성되는 비아 홀을 도체로 채워 형성되고 제1 상부 전극과의 연결을 제공한다. 또한, 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제2 하부전극 또는 제3 비아 또는 제3 하부 전극에 도달하 면, 제1 상부 전극은 전기적으로 연결되고, 반면 제1 비아가 제1 하부 전극 그리고 제2 비아 그리고 제2 하부전 극 그리고 제3 비아 그리고 제3 하부 전극에 도달하지 않으면 전기적으로 차단된다. 또한, 출력부는 제1 상부 전극 및 제1 비아가 제1 하부 전극 및 제2 비아 및 제3 하부 전극 및 제2 하부 전극 및 제3 비아와 전기적 연결 또는 차단되는지에 따라서 0 또는 1 의 이진 디지털 값을 생성하고, 생성된 이진 디 지털 값을 출력한다. 그리고 도시된 도 40의 식별값 생성소자 B는 제1 하부 전극과 제2 하부 전극 그리고 제3 하부 전극은 제1 상부 전극의 하부에 위치하며, 제1 하부 전극과 제2 하부 전극은 동일층에 형성되고 제3 하부 전극은 다른 층에 형성 된다. 그리고 상기 제1 하부 전극과 제3 하부 전극 사이에는 제2 비아가 형성되고 제2 비아가 형성되지 않은 곳에는 절연막이 위치한다. 또한, 제2 하부 전극과 제3 하부 전극 사이에는 제2 비아가 형성되고 제2 비아가 형성되지 않은 곳에는 절연막 이 위치한다. 여기서, 상기 제1 상부 전극만을 표시하여 그 상부에는 다른 전극이 없는 것으로 도시하였지만 더 많은 개수의 상부 전극이 서로 다른 층에 될 수 있다. 또한, 편의상 제1 하부 전극과 제2 하부 전극과 제3 하부 전극을 도시하였지만, 더 많은 개수의 하부 전극이 서 로 다른 층에 형성될 수 있다. 또한, 제2 비아는 제1 하부 전극 및 제2 하부 전극 밑에 형성되는 비아 홀을 도체로 채워 형성되고 제3 하부 전 극과의 연결을 제공한다. 그리고 제1 비아는 제1 상부 전극 밑에 형성되는 비아 홀을 도체로 채워 형성되고 제1 상부 전극과의 연결을 제 공한다. 또한, 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제2 하부전극에 도달하면, 제1 상부 전극은 전기적으로 연 결된다. 반면 제1 비아가 제1 하부 전극 그리고 제2 비아 그리고 제2 하부 전극에 도달하지 않는다면 전기적으로 차단된 다. 그리고 출력부는 제1 상부 전극 및 제1 비아 가 제1 하부 전극 및 제2 비아 및 제2 하부 전극과 전기적 연결 또 는 차단되는지에 따라서 0 또는 1의 이진 디지털 값을 생성하고, 생성된 이진 디지털 값을 출력한다. 다음으로, 도시된 도 34는 식별값 생성소자 A의 일 실시 예를 나타낸 도면으로, 기판상부에 절연막(층)을 형성 하고 절연막(층) 상부에 제3 하부 전극(금속층, M1)이 형성되고, 제3 하부 전극 상부에 절연막이 형성된다. 그리고 제1 하부 전극(M2)과 제3 하부 전극(M1)과의 연결을 위해 제2 비아 홀이 식각공정을 통해 형성되고, 상 기 제2 하부 전극(M2)과 제3 하부 전극(M1)과의 연결을 위해 제3 비아 홀이 식각공정을 통해 형성된다. 또한, 형성된 제2 비아 홀과 제3 비아 홀에 도체가 채워지면 비아((VIA2-1)가 형성되고, 제2 비아 상부에는 제1 하부 전극이 형성되며, 제3 비아 상부에는 제2 하부 전극이 형성되며, 제1 하부 전극과 제2 하부 전극 상부에 절연막(층)을 형성한다. 또한, 절연막(층) 상부에 제1 상부 전극(M3)과 연결을 위해 제1 비아 홀이 식각 공정을 통해 형성되고, 제1 비 하 홀에 도체가 채워지면 비아(VIA3-2)가 형성되고 비아 상부에 제1 상부 전극이 형성된다. 이때, 제1 상부 전극(M3)과 제1 하부전극(M2)과 제2하부 전극(M2)과 제3 하부 전극(M1)은 각각 전압원과의 연결 을 위한 연결 부재를 포함할 수 있다. 그리고 도시된 도 34와 같이 제1 비아의 폭(VIA3-2폭)을 늘리거나 줄이는 것에 따라 제1 비아의 길이(VIA3-2길 이)도 비례하여 늘어나거나 줄어들게 된다. 따라서 제1 비아의 폭(VIA3-2폭)을 넓게 하면 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전 극(금속층, M1) 및 제3 비아(VIA2-1) 및 제2 하부 전극(금속층, M2)로 구성된 속이 빈 금속 사각형 포켓 형상 (M2 & VIA2-1 & M1 & VIA2-1 & M2)과 전기적으로 연결된다. 반면, 제1 비아의 폭(VIA3-2폭)을 좁게 하면 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극 (금속층, M1) 및 제3 비아(VIA2-1) 및 제2 하부 전극(금속층, M2)로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2)과 전기적인 연결이 차단된다. 전기적인 연결이 차단된 상태에서는 제1 비아(VIA3-2)와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제 3 하부 전극(금속층, M1) 및 제3 비아(VIA2-1) 및 제2 하부 전극(금속층, M2)로 구성된 속이 빈 금속 사각형 포 켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2)사이에 Capacitance값이 형성되어 제1 상부 전극(금속층, M3)과 제 1 하부 전극(금속층, M2)간에, 즉 도 38의 점선 부분이 Capacitance 소자로 작용하게 된다. 다음으로, 도시된 도 38를 참조하여 식별값 생성소자 B의 일 실시 예를 설명하면, 기판 상부에 절연막(층)을 형 성하고 절연막(층) 상부에 제3 하부 전극(금속층, M1)을 형성하고, 제3 하부 전극 상부에 절연막이 형성된다. 그리고 제1 하부 전극과 제2 하부 전극과의 연결을 위해 제2 비아 홀이 식각공정을 통해 형성되고, 형성된 제2 비아 홀에 도체가 채워지면 비아(VIA2-1)가 형성되고, 제2 비아(VIA2-1) 상부에는 제1 하부 전극(M2)과 제2 하 부 전극(M2)을 형성한다. 또한, 제1 하부 전극(M2) 과 제2 하부 전극(M2) 상부에 절연막(층)이 형성되고, 절연막(층) 상부에 제1 상부 전 극(M3)과 연결을 위해 제1 비아 홀이 식각 공정을 통해 형성되며, 제1 비하 홀에 도체가 채워지면 비아(VIA3- 2)가 형성되고 비아 상부에 제1 상부 전극(M3)이 형성된다. 이때, 제1 상부 전극과 제1 하부전극과 제2하부 전극과 제3 하부 전극은 각각 전압원과의 연결을 위한 연결 부 재를 포함할 수 있으며, 도시된 도 38와 같이 제1 비아의 폭(VIA3-2폭)을 늘리거나 줄이는 것에 따라 제1 비아 의 길이(VIA3-2길이)도 비례하여 늘어나거나 줄어든다. 따라서, 제1 비아의 폭(VIA3-2폭)을 넓게 하면 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전 극(금속층, M2)로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2)과 전기적으로 연결된다. 반면 제1 비아의 폭(VIA3-2폭)을 좁게 하면 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전극 (금속층, M2)로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2)과 전기적인 연결이 차단된다. 전기적인 연결이 차단된 상태에서는 제1 비아(VIA3-2)와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제 2 하부 전극(금속층, M2)로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2)사이에 Capacitance값이 형성되어 제1 상부 전극(금속층, M3)과 제 1하부 전극(금속층, M2)간에, 즉 도23의 점선 부분이 Capacitance 소 자로 작용하게 된다. 이렇게 형성되는 식별값생성소자들이 도 39의 N개의 단위셀(111~11N)의 식별값 생성소자들로 사용될 수 있다. 다음으로, 도시된 도 41 및 도 42는 본 발명의 일 실시 예에 따른 단위셀을 나타낸 것으로서, 도시된 도 41 및 도 42에서는 하나의 단위셀만을 도시하였지만, 나머지 단위셀(112~11N)들도 단위셀과 동일 또는 유사하 게 구성될 수 있다. 도시된 도 41 및 도 42를 참고하면, 단위셀은 식별값 생성소자 및 출력 노드를 포함하고, 단위셀 은 저항(R)을 더 포함할 수 있다. 그리고 식별값 생성소자는 도시된 도 34 및 35에서 설명한 식별값 생성소자 A와 식별값 생성소자 B 중에서 하나일 수 있다. 즉, 상기 식별값 생성소자는 기준 전압원(VDD)과 저항(R)의 일단 사이에 연결되고, 저항(R)의 타단이 그라 운드 전압원(GND)에 연결된다. 구체적으로, 제1 상부 전극이 기준 전압원(VDD)에 연결되고, 제1 하부 전극 또는 제2 하부 전극 또는 제3 하부 전극이 그라운드 전압원(GND)에 연결된 저항(R)에 연결된다. 또한, 제1 하부 전극 또는 제 2 하부 전극 또는 제3 하부 전극이 출력 노드에 연결되고, 출력 노드는 제1 상부 전극과 제1 하부 전극 또는 제2 하부 전극 또는 제3 하부 전극 사이의 전기적 연결 또는 차단을 통해 서 이진 디지털값인 0 또는1을 출력한다. 이때 앞에서 설명한 바와 같이 제1 비아의 폭(VIA3-2폭)을 늘리거나 줄이는 것에 따라 제1 비아의 길이(VIA3- 2길이)도 비례하여 늘어나거나 줄어들게 되는데, 식별값 생성소자 A에서는 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제3 하부 전극 또는 제3 비아 또는 제2 하부 전극에 도달하는지에 따라서 제1 상부 전극과 제1 하부 전극 또는 제3 하부 전극 또는 제2 하부 전극 사이의 전기적 연결 또는 차단이 결정되고, 이에 따라서 0 또는 1 이 결정된다. 그리고 식별값 생성소자 B에서는 제1 비아가 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극에 도달하는지에 따라서 제1 상부 전극과 제1 하부 전극 또는 제3 하부 전극 또는 제2 하부 전극 사이의 전기적 연결 또는 차단 이 결정되고, 이에 따라서 0 또는 1이 결정된다. 이와 달리, 도시된 도 42에 도시한 바와 같이, 제1 상부 전극과 기준 전압원(VDD) 사이에 저항(R)이 연결되고, 제1 하부 전극 또는 제3 하부 전극 또는 제2 하부 전극이 그라운드 전압원(GND)에 연결되며, 제1 상부 전극이 출력 노드에 연결될 수 있다. 그리고 도시된 도 39에서 설명한 바와 같이, 식별값 생성부는 N비트의 식별값을 생성하기 위해 N개의 단위 셀(111~11N)을 포함하는데, N개의 단위셀(111~11N)이 모두 도 41에 도시된 단위셀과 같이 구성될 수도 있고, 도 42에 도시된 단위셀과 같이 구성될 수도 있으며, 도 41과 도 42에 도시된 단위셀들이 섞여 구성될 수도 있다. 또한, N개의 단위셀(111~11N)에서 1과 0이 균등하게 나타나도록 N개의 단위셀(111~11N)의 일부는 도시된 도 34의 식별값 생성소자 A로 구성될 수 있고, 나머지 일부는 도시된 도 38의 식별값 생성소자 B로 구성될 수 있다. 예를 들어, N개의 단위셀(111~11N)로부터 출력되는 N개의 이진 디지털 값 중에서 1의 값이 N/2개이고, 0이 N/2개 이면 식별값에서 0과1이 균등하다고 할 수 있다. 따라서 0과1이 균등한 N비트의 식별값을 얻기 위해서는 N개의 단위셀(111~11N)에서 제1 상부 전극과 제1 하부 전 극 또는 제2 하부 전극 또는 제3 하부 전극이 전기적으로 연결되는 식별값 생성소자와 제1 상부 전극과 제1 하 부 전극 또는 제2 하부 전극 또는 제3 하부 전극이 전기적으로 차단되는 식별값 생성소자의 비율이 동일하도록, N개의 단위셀(111~11N)을 설계하면 된다. 이때, 제1 비아(VIA3-2폭)의 폭이 넓거나 좁거나에 따라서 제1 상부 전극과 제1 하부 전극 또는 제3 하부 전극 또는 제2 하부 전극이 전기적으로 연결 또는 차단되는지 결정되지만, 이 외에도 다양한 변수가 존재할 수 있다. 예를 들어 제1 비아를 형성하기 위한 비아 홀을 절연막에 형성하는데 이때 절연막의 두께나 물질, 그리고 식각 공정의 시간이나 온도 등이 반도체 식각 공정에서 변수로 작용될 수 있고, 이 변수들이 반도체 식각 공정 시에 작용하여 제1 상부 전극과 제1 하부 전극 또는 제2 하부 전극 또는 제3 하부 전극 간의 전기적 연결 또는 차단 을 무작위(랜덤)하게 한다. 따라서 이들 변수들을 적절하게 조절 및 제어함으로써, 0과 1이 균등한 N비트의 식별값을 얻기 위한 N개의 단위 셀(111~11N)을 구현할 수 있고, 0과 1의 균등성 확인은 반도체 칩을 제작하는 기법으로 MPW(Multi-Project Wafer) 공정을 이용하여 저렴한 칩제작 비용으로 상기 변수들을 달리한 설계 및 공정 값에 따른 식별값 생성소자를 다수 개 배열하여 식별값 생성부 또는 식별값 인출부를 시제품으로 만들어 0과 1의 균등성을 확인할 수 있 으며, 균등성을 확인한 후 0과 1의 균등성이 확보된 파라미터를 선별하여 양산 공정에 적용함으로써, 0과 1을 균등하게 출력하는 단위셀(111~11N)을 구현할 수 있다. 한편, 도시된 도 34의 식별값 생성소자 A는 제1 비아가 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극(금속층, M2) 및 제3 비아 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2) 속에 형성되어 있어서, 전자부품의 커패시터(Capacitor)의 기능을 수행할 수도 있다. 이때, 제1 비아의 폭(VIA3-2폭)을 넓게 설계하거나 좁게 설계하는 것에 따라서 제1 비아의 길이(VIA3-2길이)가 변화하게 되어 커패시턴스 값은 서로 다른 값을 갖게 된다. 또한, 도시된 도 38의 식별값 생성소자 B는 제1 비아가 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2) 속에 형성되어 있어서, 전자부품의 커 패시터(Capacitor)의 기능을 수행할 수도 있다. 이때, 제1 비아의 폭(VIA3-2폭)을 넓게 설계하거나 좁게 설계하는 것에 따라서 제1 비아의 길이(VIA3-2길이)가 변화하게 되어 커패시턴스 값은 서로 다른 값을 갖게 된다. 이러한 특성을 이용하는 단위셀에 대해서 도시된 도 43을 참고로 하여 설명한다. 도시된 도 43을 참조하면, 상기 단위셀은 식별값 생성소자, 쉬미트 트리거드 NAND 게이트, 저항 (R)및 출력 노드를 포함한다. 그리고 상기 식별값 생성소자는 도시된 도 34 또는 도 38에 설명한 식별값 생성소자 A 또는 식별값 생성소 자 B 중에서 하나일 수 있으며, 이러한 단위셀은 발진 회로로서 동작하게 되며 출력 노드를 통해서 1/(2.2RCv)의 구형파 주파수f[Hz]를 출력하게 된다. 여기서 도시된 도 43에서 Cv는 식별값 생성소자의 커패시턴스 값을 나타낸다. 단위셀로부터 출력되는 구형파 주파수 값은 원하는 시점에서 샘플링하여 고정된 이진 디지털 값을 생성하는 데 사용될 수 있으며, 디지털 회로의 구동에 필수적인 클럭으로 사용될 수 있다. 이때 식별값 생성소자A는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극(금속층, M2) 및 제3 비아 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2) 간의 커패시턴스 값이 N개의 단위셀(111~11N)의 식별값 생성소자마다 다른 값을 갖도록 구 현될 수 있다. 또한 식별값 생성소자B는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하 부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2) 간의 커패시턴스 값이 N개의 단위셀 (111~11N)의 식별값 생성소자마다 다른 값을 갖도록 구현될 수 있다. 식별값 생성소자A는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극(금속층, M2) 및 제3 비아 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2) 간의 커패시턴스 값, 그리고 식별값 생성소자 B는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2) 간의 커패시턴스 값은 수학식1 과 같이 결정된다. [수학식 1] C = ε*A/t 여기서, ε는, 식별값 생성소자 A는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극(금속층, M2) 및 제3 비아 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2) 간 절연막 물질의 유전율을 나타낸다. 또한, 식별값 생성소자 B는 제1 비아와 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2) 간 절연막 물질의 유전율을 나타낸다. 또한, 식별값 생성소자 A는 도시된 도 34의 점선으로 표시한 바와 같이 제1 비아과 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제3 하부 전극(금속층, M2) 및 제3 비아 및 제2 하부 전극으로 구성된 속이 빈 금속 사 각형 포켓 형상(M2 & VIA2-1 & M1 & VIA2-1 & M2) 이 마주보고 있는 면적을 나타낸다. 그리고 식별값 생성소자 B는 도시된 도 39의 점선으로 표시한바와 같이 제1 비아과 제1 하부 전극(금속층, M2) 및 제2 비아(VIA2-1) 및 제2 하부 전극으로 구성된 속이 빈 금속 사각형 포켓 형상(M2 & VIA2-1 & M2) 이 마주 보고 있는 면적을 나타낸다. 그리고 t는 제1 비아와 상기 속이 빈 금속 사각형 포켓 형상 간의 간격을 나타낸다. 상기에서 설명한 바와 같이, 제1 비아를 형성할 식각 홀의 폭, 그리고 절연막의 두께나 물질, 식각 공정의 시간 이나 온도 등이 반도체 식각 공정에서 변수로 작용될 수 있고, 이 변수들이 공정 시에 작용하여 커패시턴스 값 이 무작위(랜덤)하게 결정될 수 있다. 따라서 이들 변수들을 적절하게 조절 및 제어함으로써, N개의 단위셀(111~11N)의 식별값 생성소자마다 커패 시턴스 값이 다르게 구현될 수 있다. 그리고 N개의 단위셀(111~11N)의 커패시턴스 값을 확인하기 위해 상기 MPW 공정을 통해 반도체 칩을 제작하고 제 작된 반도체 칩의 식별값 생성소자 마다 커패시턴스 값을 측정할 수 있다. 도시된 도 44는 본 발명의 일 실시 예에 따른 식별값 인출부를 나타낸 도면으로서, 상기 식별값 인출부는 입출력부를 포함한다. 그리고 상기 입출력부는 식별값 생성부의 복수의 단위셀(111~11N)로부터 각각 출력되는 이진 디지털 값 을 입력으로 받아 N비트의 식별값을 출력한다. 이때, 복수의 단위셀(111~11N)은 도시된 도 41의 단위셀과 같이 구성될 수도 있고, 도시된 도 42의 단위셀과 같 이 구성될 수도 있으며, 도시된 도 41 및 도 42에 도시된 단위셀들이 혼합하여 구성될 수 있다. 한편, 복수의 단위셀(111~11N)이 도시된 도 43과 같이 구성되는 경우, 식별값 인출부는 N비트의 식별값을 생성하기 위해 복수의 단위셀(111~11N)로부터 각각 출력되는 구형파 주파수 값을 샘플링해야 한다. 또한, 복수의 단위셀(111~11N)이 도시된 도 43과 같이 구성되는 경우 식별값 인출부에 대해서는 도 45를 통 해 설명하기로 한다. 도시된 도 45는 본 발명의 다른 실시 예에 따른 식별값 인출부를 나타낸 도면으로, 상기 식별값 인출부는 샘플링부 및 출력부를 포함한다. 그리고 상기 샘플링부는 복수의 단위셀(111~11N)로부터 각각 출력되는 구형파 주파수 값(f1~fN)을 입력으로 받는 복수의 D 플립플롭을 포함한다. 여기서, 상기 복수의 D 플립플롭은 각각 입력 단자(D)와 출력 단자(Q) 및 클럭 단자(CLK)를 가지며, 상기 클럭 단자(CLK)로 클럭 신호(SCLK)가 인가되었을 때 입력 단자(D)로 입력되는 입력 신호가 1이면 출력 단자(Q)를 통 해 1을 출력하고, 입력 단자(D)로 입력되는 입력 신호가 0이면 출력 단자(Q)를 통해 0을 출력하게 된다. 또한, 샘플링을 원하는 시점에서 클럭 신호(SCLK)가 클럭 단자(CLK)로 입력되면, 복수의D 플립플롭은 각각 복수 의 단위셀(111~11N)로부터 각각 출력되는 구형파 주파수 값(f1~fN) 중에서 이 시점의 주파수 값에 해당하는 이진 디지털값을 출력 단자(Q)를 통해 출력부로 출력하게 된다. 그리고 상기 출력부는 복수의 D 플립플롭으로부터 각각 출력되는 이진 디지털 값을 입력으로 받아 N비트의 식별값을 출력하게 된다. 도시된 도 46은 본 발명의 일 실시 예에 따른 디지털 값 생성 방법을 나타낸 흐름도로서, 상기 디지털 값 생성 방법은 복수의 단위셀 각각에 의해 1비트의 디지털 값을 생성하는 단계(S610)와 복수의 단위셀 각각에 의해 생 성된 1비트의 디지털 값을 인출하여 N비트의 식별값을 출력하는 단계(S620)로 이루어진다. 구체적으로, 디지털 값 생성 장치는 상기에서 설명한 식별값 생성소자를 각각 포함하는 복수의 단위셀 (111~11N) 각각에 의해 1비트의 디지털 값을 생성한 후 복수의 단위셀(111~11N) 각각에 의해 생성된 1비트의 디지털 값을 인출하여 N비트의 식별값을 출력하게 된다. 이때, 복수의 단위셀(111~11N)이 도시된 도 43과 같이 구성되는 경우, 디지털 값 생성 장치는 복수의 단위셀 (111~11N)로부터 각각 출력되는 구형파 주파수 값을 샘플링하고, 샘플링한 시점의 주파수 값에 해당하는 1비트의 디지털 값을 생성하게 된다. 이상의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야 에서 통상의 지식을 가진 자라면, 본 발명의 본질적 특성을 벗어나지 않는 범상부에서 다양한 수정 및 변형이 가능하다. 따라서, 본 발명에 표현된 실시예들은 본 발명의 기술적 사상을 한정하는 것이 아니라, 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 권리범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범상 부에 의하여 해석되어야 하고, 그와 동등하거나, 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범 상부에 포함되는 것으로 해석되어야 할 것이다."}
{"patent_id": "10-2018-0144591", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명에 따른 자가소멸 장치를 나타낸 구성도. 도 2 내지 19는 본 발명에 따른 자가소멸 장치를 구성하는 자가소멸 작동부의 실시 예를 나타낸 도면. 도 20 및 21은 본 발명에 따른 자가소멸 장치를 구성하는 캐비티 셀의 실시 예를 나타낸 도면. 도 22 및 23은 본 발명에 따른 자가소멸 장치를 구성하는 캐비티 셀에 발화 또는 폭발성 물질을 채워 넣고 밀봉 하는 공정을 나타낸 도면. 도 24는 본 발명에 따른 자가소멸 작동부를 갖는 반도체 칩을 패키지의 조립공정을 나타낸 도면. 도 25 및 26은 본 발명에 따른 캐비티 셀 내부에 노출된 금속층에 가해진 가변 전압/전류 공급부에서 전압의 인 가시 자유방전 불꽃이 발생하는 예를 나타낸 도면. 도 27 내지 30은 본 발명에 따른 자가소멸 작동부의 적층된 금속층에 대해 배치 또는 배열에 대한 또 다른 형성 과정을 보이는 도면. 도 31 및 32는 본 발명에 따른 수직 배열 방식의 자가소멸 작동부와 수평 배열 방식의 자가소멸 작동부를 나타 낸 도면. 도 33은 본 발명에 따른 자가소멸 장치를 구성하는 식별값 일치 확인부의 일 실시 예에 따른 처리과정을 나타낸 도면. 도 34 및 35는 본 발명에 따른 자가소멸 장치를 구성하는 식별값 생성소자 A를 나타낸 사시도 및 단면도. 도 36 내지 38은 본 발명에 따른 자가소멸 장치를 구성하는 식별값 생성소자 B를 나타낸 사시도와 측단면도 및 평 단면도. 도 39는 본 발명에 따른 자가소멸 장치를 구성하는 물리적 복제 불가능한 디지털 식별값 생성부를 나타낸 도면. 도 40는 본 발명에 따른 자가소멸 장치를 구성하는 식별값 생성소자를 나타낸 블록도. 도 41 내지 43은 본 발명에 따른 자가소멸 장치를 구성하는 단위셀의 실시 예를 나타낸 도면. 도 44 및 45는 본 발명에 따른 자가소멸 장치를 구성하는 식별값 인출부의 실시 예를 나타낸 도면. 도 46은 본 발명에 따른 자가소멸 장치를 구성하는 디지털 값 생성 방법을 나타낸 흐름도. 도 47은 본 발명에 따른 가변 전압/전류 공급부의 구성과 식별값 일치 확인부의 출력을 통해 Enable되는 것을 표현한 도면."}
