Fitter report for top
Tue Jul 01 22:38:16 2014
Quartus II 64-Bit Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 01 22:38:16 2014          ;
; Quartus II 64-Bit Version          ; 11.0 Build 208 07/03/2011 SP 1 SJ Full Version ;
; Revision Name                      ; top                                            ;
; Top-level Entity Name              ; top                                            ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE6E22C8                                    ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 749 / 6,272 ( 12 % )                           ;
;     Total combinational functions  ; 626 / 6,272 ( 10 % )                           ;
;     Dedicated logic registers      ; 507 / 6,272 ( 8 % )                            ;
; Total registers                    ; 507                                            ;
; Total pins                         ; 19 / 92 ( 21 % )                               ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                            ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                  ; On                                    ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   5.6%      ;
+----------------------------+-------------+


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; tx             ; Missing drive strength and slew rate ;
; a_Trig         ; Missing drive strength and slew rate ;
; b_Trig         ; Missing drive strength and slew rate ;
; c_Trig         ; Missing drive strength and slew rate ;
; d_Trig         ; Missing drive strength and slew rate ;
; left_pwm       ; Missing drive strength and slew rate ;
; right_pwm      ; Missing drive strength and slew rate ;
; led_pwm        ; Missing drive strength and slew rate ;
; motor_left[1]  ; Missing drive strength and slew rate ;
; motor_left[0]  ; Missing drive strength and slew rate ;
; motor_right[1] ; Missing drive strength and slew rate ;
; motor_right[0] ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1188 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1188 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1174    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 14      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/pixiake/moto/top/top.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 749 / 6,272 ( 12 % ) ;
;     -- Combinational with no register       ; 242                  ;
;     -- Register only                        ; 123                  ;
;     -- Combinational with a register        ; 384                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 149                  ;
;     -- 3 input functions                    ; 114                  ;
;     -- <=2 input functions                  ; 363                  ;
;     -- Register only                        ; 123                  ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 324                  ;
;     -- arithmetic mode                      ; 302                  ;
;                                             ;                      ;
; Total registers*                            ; 507 / 6,684 ( 8 % )  ;
;     -- Dedicated logic registers            ; 507 / 6,272 ( 8 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 63 / 392 ( 16 % )    ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 19 / 92 ( 21 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
; Global signals                              ; 5                    ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 1 / 2 ( 50 % )       ;
; Global clocks                               ; 5 / 10 ( 50 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 2% / 4%         ;
; Maximum fan-out node                        ; clk~inputclkctrl     ;
; Maximum fan-out                             ; 337                  ;
; Highest non-global fan-out signal           ; 74153:inst27|2~0     ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 3478                 ;
; Average fan-out                             ; 2.75                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 749 / 6272 ( 11 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 242                 ; 0                              ;
;     -- Register only                        ; 123                 ; 0                              ;
;     -- Combinational with a register        ; 384                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 149                 ; 0                              ;
;     -- 3 input functions                    ; 114                 ; 0                              ;
;     -- <=2 input functions                  ; 363                 ; 0                              ;
;     -- Register only                        ; 123                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 324                 ; 0                              ;
;     -- arithmetic mode                      ; 302                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 507                 ; 0                              ;
;     -- Dedicated logic registers            ; 507 / 6272 ( 8 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 63 / 392 ( 16 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 19                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 12 ( 16 % )     ; 3 / 12 ( 25 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 170                 ; 1                              ;
;     -- Registered Input Connections         ; 170                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 170                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3469                ; 180                            ;
;     -- Registered Connections               ; 1570                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 171                            ;
;     -- hard_block:auto_generated_inst       ; 171                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 7                   ; 1                              ;
;     -- Output Ports                         ; 12                  ; 3                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; a_Echo ; 106   ; 6        ; 34           ; 20           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; b_Echo ; 7     ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; c_Echo ; 83    ; 5        ; 34           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk    ; 23    ; 1        ; 0            ; 11           ; 7            ; 338                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; d_Echo ; 128   ; 8        ; 16           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst    ; 25    ; 2        ; 0            ; 11           ; 21           ; 218                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx     ; 115   ; 7        ; 28           ; 24           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; a_Trig         ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; b_Trig         ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; c_Trig         ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; d_Trig         ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; led_pwm        ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; left_pwm       ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; motor_left[0]  ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; motor_left[1]  ; 87    ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; motor_right[0] ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; motor_right[1] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; right_pwm      ; 38    ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; tx             ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; motor_left[0]           ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; motor_left[1]           ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 7 / 11 ( 64 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ;
; 3        ; 2 / 11 ( 18 % ) ; 2.5V          ; --           ;
; 4        ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 6 / 13 ( 46 % ) ; 2.5V          ; --           ;
; 6        ; 4 / 10 ( 40 % ) ; 2.5V          ; --           ;
; 7        ; 3 / 13 ( 23 % ) ; 2.5V          ; --           ;
; 8        ; 1 / 12 ( 8 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; b_Echo                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; b_Trig                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; rst                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; right_pwm                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 46         ; 3        ; left_pwm                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; c_Trig                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; c_Echo                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; motor_right[0]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; motor_right[1]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; motor_left[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; motor_left[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; led_pwm                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; a_Trig                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; a_Echo                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 155        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 7        ; tx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; rx                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 164        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 174        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ; 176        ; 7        ; d_Trig                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; d_Echo                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 182        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                        ;
+-------------------------------+--------------------------------------------------------------------+
; Name                          ; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------+
; SDC pin name                  ; inst13|altpll_component|auto_generated|pll1                        ;
; PLL mode                      ; Normal                                                             ;
; Compensate clock              ; clock0                                                             ;
; Compensated input/output pins ; --                                                                 ;
; Switchover type               ; --                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                           ;
; Input frequency 1             ; --                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                                          ;
; VCO post scale                ; 2                                                                  ;
; VCO frequency control         ; Auto                                                               ;
; VCO phase shift step          ; 208 ps                                                             ;
; VCO multiply                  ; --                                                                 ;
; VCO divide                    ; --                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                           ;
; Freq max lock                 ; 54.18 MHz                                                          ;
; M VCO Tap                     ; 0                                                                  ;
; M Initial                     ; 1                                                                  ;
; M value                       ; 12                                                                 ;
; N value                       ; 1                                                                  ;
; Charge pump current           ; setting 1                                                          ;
; Loop filter resistance        ; setting 27                                                         ;
; Loop filter capacitance       ; setting 0                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                 ;
; Bandwidth type                ; Medium                                                             ;
; Real time reconfigurable      ; Off                                                                ;
; Scan chain MIF file           ; --                                                                 ;
; Preserve PLL counter order    ; Off                                                                ;
; PLL location                  ; PLL_1                                                              ;
; Inclk0 signal                 ; clk                                                                ;
; Inclk1 signal                 ; --                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                      ;
; Inclk1 signal type            ; --                                                                 ;
+-------------------------------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; Name                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                       ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst13|altpll_component|auto_generated|pll1|clk[0] ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst13|altpll_component|auto_generated|pll1|clk[1] ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[2] ; clock2       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst13|altpll_component|auto_generated|pll1|clk[2] ;
+--------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                     ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
; |top                                  ; 749 (0)     ; 507 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 19   ; 0            ; 242 (0)      ; 123 (0)           ; 384 (0)          ; |top                                                               ;              ;
;    |74153:inst26|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top|74153:inst26                                                  ;              ;
;    |74153:inst27|                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top|74153:inst27                                                  ;              ;
;    |74153:inst28|                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|74153:inst28                                                  ;              ;
;    |74153:inst31|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|74153:inst31                                                  ;              ;
;    |74153m:inst30|                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|74153m:inst30                                                 ;              ;
;    |com:inst12|                       ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 7 (7)            ; |top|com:inst12                                                    ;              ;
;    |disp:disp|                        ; 70 (70)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 44 (44)           ; 26 (26)          ; |top|disp:disp                                                     ;              ;
;    |en:inst17|                        ; 61 (61)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 35 (35)          ; |top|en:inst17                                                     ;              ;
;    |led:inst2|                        ; 39 (39)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 27 (27)          ; |top|led:inst2                                                     ;              ;
;    |motor:inst15|                     ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |top|motor:inst15                                                  ;              ;
;    |my_uart_top:inst|                 ; 104 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 10 (0)            ; 62 (0)           ; |top|my_uart_top:inst                                              ;              ;
;       |my_uart_rx:my_uart_rx|         ; 39 (39)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 5 (5)             ; 21 (21)          ; |top|my_uart_top:inst|my_uart_rx:my_uart_rx                        ;              ;
;       |my_uart_tx:my_uart_tx|         ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 5 (5)             ; 13 (13)          ; |top|my_uart_top:inst|my_uart_tx:my_uart_tx                        ;              ;
;       |speed_select:speed_rx|         ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |top|my_uart_top:inst|speed_select:speed_rx                        ;              ;
;       |speed_select:speed_tx|         ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 14 (14)          ; |top|my_uart_top:inst|speed_select:speed_tx                        ;              ;
;    |pll:inst13|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:inst13                                                    ;              ;
;       |altpll:altpll_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:inst13|altpll:altpll_component                            ;              ;
;          |pll_altpll1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated ;              ;
;    |pwm_left:inst9|                   ; 15 (15)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |top|pwm_left:inst9                                                ;              ;
;    |pwm_left_auto:inst4|              ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |top|pwm_left_auto:inst4                                           ;              ;
;    |pwm_out:inst7|                    ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; |top|pwm_out:inst7                                                 ;              ;
;    |pwm_quick:inst3|                  ; 20 (20)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 10 (10)          ; |top|pwm_quick:inst3                                               ;              ;
;    |pwm_slow:inst5|                   ; 38 (38)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 11 (11)          ; |top|pwm_slow:inst5                                                ;              ;
;    |ultrasonic_detect:inst18|         ; 78 (78)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 38 (38)          ; |top|ultrasonic_detect:inst18                                      ;              ;
;    |ultrasonic_detect:inst20|         ; 78 (78)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 38 (38)          ; |top|ultrasonic_detect:inst20                                      ;              ;
;    |ultrasonic_detect:inst21|         ; 79 (79)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 17 (17)           ; 38 (38)          ; |top|ultrasonic_detect:inst21                                      ;              ;
;    |ultrasonic_detect:inst22|         ; 79 (79)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 16 (16)           ; 39 (39)          ; |top|ultrasonic_detect:inst22                                      ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; tx             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_Trig         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_Trig         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; c_Trig         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d_Trig         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; left_pwm       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; right_pwm      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_pwm        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_left[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_left[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_right[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; motor_right[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rst            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx             ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
; a_Echo         ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; b_Echo         ; Input    ; (6) 2585 ps   ; --            ; --                    ; --  ; --   ;
; c_Echo         ; Input    ; --            ; (6) 2585 ps   ; --                    ; --  ; --   ;
; d_Echo         ; Input    ; (6) 2587 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; rst                                                             ;                   ;         ;
; clk                                                             ;                   ;         ;
; rx                                                              ;                   ;         ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[6]~0 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[7]~1 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[0]~2 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[2]~3 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[1]~4 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[3]~5 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[5]~6 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[4]~7 ; 0                 ; 6       ;
;      - my_uart_top:inst|my_uart_rx:my_uart_rx|rs232_rx0~feeder  ; 0                 ; 6       ;
; a_Echo                                                          ;                   ;         ;
;      - ultrasonic_detect:inst18|Ultra_Echo_reg1                 ; 1                 ; 6       ;
; b_Echo                                                          ;                   ;         ;
;      - ultrasonic_detect:inst20|Ultra_Echo_reg1                 ; 0                 ; 6       ;
; c_Echo                                                          ;                   ;         ;
;      - ultrasonic_detect:inst21|Ultra_Echo_reg1                 ; 1                 ; 6       ;
; d_Echo                                                          ;                   ;         ;
;      - ultrasonic_detect:inst22|Ultra_Echo_reg1                 ; 0                 ; 6       ;
+-----------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; 74153:inst27|2~0                                                               ; LCCOMB_X31_Y13_N26 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                            ; PIN_23             ; 337     ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                            ; PIN_23             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; led:inst2|pwm_count[9]~30                                                      ; LCCOMB_X21_Y20_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; motor:inst15|model_o[0]~1                                                      ; LCCOMB_X18_Y14_N6  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; motor:inst15|model_o~0                                                         ; LCCOMB_X18_Y14_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[6]~0                          ; LCCOMB_X19_Y14_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|neg_rx_int                              ; LCCOMB_X11_Y17_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; my_uart_top:inst|speed_select:speed_rx|always0~0                               ; LCCOMB_X19_Y18_N12 ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; my_uart_top:inst|speed_select:speed_tx|always0~0                               ; LCCOMB_X10_Y17_N30 ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 83      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 38      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 49      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pwm_out:inst7|pwm_count[1]~30                                                  ; LCCOMB_X23_Y19_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pwm_slow:inst5|pwm_count[9]~30                                                 ; LCCOMB_X22_Y20_N0  ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                            ; PIN_25             ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; rst                                                                            ; PIN_25             ; 210     ; Async. clear ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; ultrasonic_detect:inst18|LessThan0~2                                           ; LCCOMB_X23_Y11_N22 ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst18|Ultra_data[19]~1                                      ; LCCOMB_X23_Y11_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst18|Ultra_valid                                           ; FF_X23_Y11_N11     ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst18|state.001                                             ; FF_X23_Y11_N5      ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst18|state.010                                             ; FF_X23_Y11_N1      ; 23      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst20|LessThan0~2                                           ; LCCOMB_X21_Y10_N6  ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst20|Ultra_data[19]~1                                      ; LCCOMB_X21_Y10_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst20|Ultra_valid                                           ; FF_X21_Y10_N15     ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst20|state.001                                             ; FF_X21_Y10_N13     ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst20|state.010                                             ; FF_X21_Y10_N17     ; 23      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst21|LessThan0~2                                           ; LCCOMB_X16_Y15_N28 ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst21|Ultra_data[19]~1                                      ; LCCOMB_X16_Y15_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst21|Ultra_valid                                           ; FF_X16_Y15_N27     ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst21|state.001                                             ; FF_X16_Y15_N1      ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst21|state.010                                             ; FF_X16_Y15_N3      ; 23      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst22|LessThan0~2                                           ; LCCOMB_X16_Y10_N6  ; 12      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst22|Ultra_data[19]~1                                      ; LCCOMB_X16_Y10_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst22|Ultra_valid                                           ; FF_X16_Y10_N15     ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst22|state.001                                             ; FF_X16_Y10_N9      ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ultrasonic_detect:inst22|state.010                                             ; FF_X16_Y10_N19     ; 23      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                                            ; PIN_23   ; 337     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 83      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 38      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[2] ; PLL_1    ; 49      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; rst                                                                            ; PIN_25   ; 210     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+--------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; 74153:inst27|2~0                                         ; 34      ;
; ultrasonic_detect:inst22|state.010                       ; 23      ;
; ultrasonic_detect:inst21|state.010                       ; 23      ;
; ultrasonic_detect:inst20|state.010                       ; 23      ;
; ultrasonic_detect:inst18|state.010                       ; 23      ;
; ultrasonic_detect:inst22|state.110                       ; 22      ;
; ultrasonic_detect:inst21|state.110                       ; 22      ;
; ultrasonic_detect:inst20|state.110                       ; 22      ;
; ultrasonic_detect:inst18|state.110                       ; 22      ;
; pwm_slow:inst5|pwm_count[9]~30                           ; 19      ;
; ultrasonic_detect:inst22|Ultra_valid                     ; 17      ;
; ultrasonic_detect:inst21|Ultra_valid                     ; 17      ;
; ultrasonic_detect:inst20|Ultra_valid                     ; 17      ;
; ultrasonic_detect:inst18|Ultra_valid                     ; 17      ;
; ultrasonic_detect:inst22|Ultra_data[19]~1                ; 16      ;
; ultrasonic_detect:inst21|Ultra_data[19]~1                ; 16      ;
; ultrasonic_detect:inst20|Ultra_data[19]~1                ; 16      ;
; ultrasonic_detect:inst18|Ultra_data[19]~1                ; 16      ;
; my_uart_top:inst|speed_select:speed_rx|always0~0         ; 13      ;
; my_uart_top:inst|speed_select:speed_tx|always0~0         ; 13      ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[0]            ; 12      ;
; ultrasonic_detect:inst22|LessThan0~2                     ; 12      ;
; ultrasonic_detect:inst22|state.001                       ; 12      ;
; ultrasonic_detect:inst21|LessThan0~2                     ; 12      ;
; ultrasonic_detect:inst21|state.001                       ; 12      ;
; ultrasonic_detect:inst20|LessThan0~2                     ; 12      ;
; ultrasonic_detect:inst20|state.001                       ; 12      ;
; ultrasonic_detect:inst18|LessThan0~2                     ; 12      ;
; ultrasonic_detect:inst18|state.001                       ; 12      ;
; ultrasonic_detect:inst22|Ultra_start_rassing             ; 12      ;
; led:inst2|pwm_count[9]~30                                ; 10      ;
; pwm_out:inst7|pwm_count[1]~30                            ; 10      ;
; com:inst12|b[1]                                          ; 10      ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[2]            ; 10      ;
; motor:inst15|model_o~0                                   ; 10      ;
; motor:inst15|model_o[1]                                  ; 10      ;
; motor:inst15|model_o[0]                                  ; 10      ;
; rx~input                                                 ; 9       ;
; en:inst17|Equal1~11                                      ; 9       ;
; led:inst2|Equal0~0                                       ; 9       ;
; pwm_slow:inst5|Equal1~0                                  ; 9       ;
; pwm_slow:inst5|Equal0~0                                  ; 9       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[1]            ; 9       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[0]            ; 9       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[1]            ; 9       ;
; rst~input                                                ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[6]~0    ; 8       ;
; my_uart_top:inst|speed_select:speed_rx|clk_bps_r         ; 8       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|neg_rx_int        ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[4]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[5]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[3]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[1]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[2]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[0]      ; 8       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_int            ; 7       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[3]            ; 6       ;
; disp:disp|LessThan2~4                                    ; 6       ;
; disp:disp|LessThan1~4                                    ; 6       ;
; disp:disp|LessThan0~4                                    ; 6       ;
; ultrasonic_detect:inst22|Ultra_start_reg1                ; 6       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[2]            ; 6       ;
; my_uart_top:inst|speed_select:speed_tx|clk_bps_r         ; 6       ;
; motor:inst15|motor_out[5]                                ; 6       ;
; ultrasonic_detect:inst22|Ultra_Echo_reg1                 ; 5       ;
; ultrasonic_detect:inst21|Ultra_Echo_reg1                 ; 5       ;
; ultrasonic_detect:inst20|Ultra_Echo_reg1                 ; 5       ;
; ultrasonic_detect:inst18|Ultra_Echo_reg1                 ; 5       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Equal0~0          ; 5       ;
; ultrasonic_detect:inst22|state.000                       ; 5       ;
; ultrasonic_detect:inst21|state.000                       ; 5       ;
; ultrasonic_detect:inst20|state.000                       ; 5       ;
; ultrasonic_detect:inst18|state.000                       ; 5       ;
; ultrasonic_detect:inst21|Ultra_start_reg2                ; 5       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~0        ; 4       ;
; ultrasonic_detect:inst22|Ultra_Echo_reg2                 ; 4       ;
; ultrasonic_detect:inst21|Ultra_Echo_reg2                 ; 4       ;
; ultrasonic_detect:inst20|Ultra_Echo_reg2                 ; 4       ;
; ultrasonic_detect:inst18|Ultra_Echo_reg2                 ; 4       ;
; en:inst17|count[9]                                       ; 4       ;
; en:inst17|count[6]                                       ; 4       ;
; led:inst2|flag                                           ; 4       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|Equal0~0          ; 4       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rx_int1           ; 4       ;
; led:inst2|count[0]                                       ; 4       ;
; disp:disp|LessThan3~4                                    ; 4       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[7]      ; 4       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[3]            ; 4       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_en             ; 4       ;
; pwm_slow:inst5|pwm_count[0]                              ; 4       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|bps_start_r       ; 3       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[3]~0          ; 3       ;
; en:inst17|count[16]                                      ; 3       ;
; en:inst17|count[14]                                      ; 3       ;
; en:inst17|count[13]                                      ; 3       ;
; en:inst17|count[10]                                      ; 3       ;
; en:inst17|count[8]                                       ; 3       ;
; en:inst17|count[12]                                      ; 3       ;
; en:inst17|count[11]                                      ; 3       ;
; en:inst17|count[7]                                       ; 3       ;
; en:inst17|count[5]                                       ; 3       ;
; en:inst17|count[4]                                       ; 3       ;
; en:inst17|count[19]                                      ; 3       ;
; en:inst17|count[18]                                      ; 3       ;
; en:inst17|count[17]                                      ; 3       ;
; motor:inst15|motor_out[4]                                ; 3       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[3]~1          ; 3       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rx_int2           ; 3       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|bps_start_r       ; 3       ;
; led:inst2|count[13]                                      ; 3       ;
; led:inst2|count[12]                                      ; 3       ;
; led:inst2|count[11]                                      ; 3       ;
; led:inst2|count[10]                                      ; 3       ;
; led:inst2|count[9]                                       ; 3       ;
; led:inst2|count[8]                                       ; 3       ;
; led:inst2|count[1]                                       ; 3       ;
; led:inst2|count[2]                                       ; 3       ;
; led:inst2|count[3]                                       ; 3       ;
; led:inst2|count[4]                                       ; 3       ;
; led:inst2|count[5]                                       ; 3       ;
; led:inst2|count[6]                                       ; 3       ;
; led:inst2|count[7]                                       ; 3       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_data_r[6]      ; 3       ;
; motor:inst15|motor_out[9]                                ; 3       ;
; ultrasonic_detect:inst22|Ultra_Trig                      ; 3       ;
; ultrasonic_detect:inst21|Ultra_Trig                      ; 3       ;
; ultrasonic_detect:inst20|Ultra_Trig                      ; 3       ;
; ultrasonic_detect:inst18|Ultra_Trig                      ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[6]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[5]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[4]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[12]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[7]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[13]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[11]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[10]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[9]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[8]             ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[14]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[16]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[15]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[17]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[19]            ; 3       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[18]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[12]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[11]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[10]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[9]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[8]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[7]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[6]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[5]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[4]             ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[13]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[14]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[15]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[16]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[19]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[18]            ; 3       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[17]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[6]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[5]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[4]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[7]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[12]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[11]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[10]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[9]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[8]             ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[13]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[14]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[15]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[16]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[19]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[18]            ; 3       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[17]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[11]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[10]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[9]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[8]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[12]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[7]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[6]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[5]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[4]             ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[13]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[14]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[16]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[15]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[18]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[19]            ; 3       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[17]            ; 3       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[8]            ; 3       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[6]            ; 3       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[5]            ; 3       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[0]            ; 3       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[3]            ; 3       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[8]            ; 3       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[6]            ; 3       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[5]            ; 3       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[0]            ; 3       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[3]            ; 3       ;
; pwm_out:inst7|pwm_count[0]                               ; 3       ;
; pwm_out:inst7|pwm_count[1]                               ; 3       ;
; pwm_out:inst7|pwm_count[2]                               ; 3       ;
; pwm_out:inst7|pwm_count[3]                               ; 3       ;
; pwm_out:inst7|pwm_count[4]                               ; 3       ;
; pwm_out:inst7|pwm_count[5]                               ; 3       ;
; pwm_out:inst7|pwm_count[6]                               ; 3       ;
; pwm_out:inst7|pwm_count[7]                               ; 3       ;
; pwm_out:inst7|pwm_count[8]                               ; 3       ;
; pwm_out:inst7|pwm_count[9]                               ; 3       ;
; ultrasonic_detect:inst22|state.011                       ; 2       ;
; ultrasonic_detect:inst21|state.011                       ; 2       ;
; ultrasonic_detect:inst20|state.011                       ; 2       ;
; ultrasonic_detect:inst18|state.011                       ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~5        ; 2       ;
; com:inst12|a_buf[7]                                      ; 2       ;
; com:inst12|a_buf[6]                                      ; 2       ;
; com:inst12|a_buf[5]                                      ; 2       ;
; com:inst12|a_buf[4]                                      ; 2       ;
; com:inst12|a_buf[2]                                      ; 2       ;
; com:inst12|a_buf[1]                                      ; 2       ;
; com:inst12|a_buf[0]                                      ; 2       ;
; com:inst12|a_buf[3]                                      ; 2       ;
; com:inst12|a_buf[9]                                      ; 2       ;
; com:inst12|a_buf[8]                                      ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~3        ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|Equal0~2          ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|neg_rs232_rx~0    ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rs232_rx1         ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rs232_rx0         ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rs232_rx2         ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~1        ; 2       ;
; en:inst17|Equal1~9                                       ; 2       ;
; en:inst17|count[3]                                       ; 2       ;
; en:inst17|count[2]                                       ; 2       ;
; en:inst17|count[1]                                       ; 2       ;
; en:inst17|count[0]                                       ; 2       ;
; en:inst17|Equal1~4                                       ; 2       ;
; en:inst17|count[32]                                      ; 2       ;
; en:inst17|count[31]                                      ; 2       ;
; en:inst17|count[30]                                      ; 2       ;
; en:inst17|count[29]                                      ; 2       ;
; en:inst17|count[28]                                      ; 2       ;
; en:inst17|count[27]                                      ; 2       ;
; en:inst17|count[26]                                      ; 2       ;
; en:inst17|count[25]                                      ; 2       ;
; en:inst17|count[24]                                      ; 2       ;
; en:inst17|count[23]                                      ; 2       ;
; en:inst17|count[22]                                      ; 2       ;
; en:inst17|count[21]                                      ; 2       ;
; en:inst17|count[20]                                      ; 2       ;
; en:inst17|count[15]                                      ; 2       ;
; motor:inst15|motor_out[7]                                ; 2       ;
; motor:inst15|motor_out[6]                                ; 2       ;
; led:inst2|count[14]                                      ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[4]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[5]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[3]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[1]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[2]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[0]   ; 2       ;
; pwm_out:inst7|flag                                       ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[7]   ; 2       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[6]   ; 2       ;
; en:inst17|en_buf                                         ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|Equal0~2          ; 2       ;
; motor:inst15|motor_out~4                                 ; 2       ;
; motor:inst15|motor_out~2                                 ; 2       ;
; pwm_out:inst7|count[0]                                   ; 2       ;
; motor:inst15|model_o[0]~1                                ; 2       ;
; pwm_left_auto:inst4|count[0]                             ; 2       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[0]~0          ; 2       ;
; 74153:inst31|10~0                                        ; 2       ;
; 74153:inst28|2~0                                         ; 2       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r        ; 2       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[0]             ; 2       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[1]             ; 2       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[2]             ; 2       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[3]             ; 2       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[0]             ; 2       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[1]             ; 2       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[2]             ; 2       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[3]             ; 2       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[0]             ; 2       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[1]             ; 2       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[2]             ; 2       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[3]             ; 2       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[0]             ; 2       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[1]             ; 2       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[2]             ; 2       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[3]             ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[12]           ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[11]           ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[10]           ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[9]            ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[2]            ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[1]            ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[7]            ; 2       ;
; my_uart_top:inst|speed_select:speed_rx|cnt[4]            ; 2       ;
; led:inst2|Add0~28                                        ; 2       ;
; pwm_out:inst7|Add0~28                                    ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[12]           ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[11]           ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[10]           ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[9]            ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[2]            ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[1]            ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[7]            ; 2       ;
; my_uart_top:inst|speed_select:speed_tx|cnt[4]            ; 2       ;
; led:inst2|pwm_count[0]                                   ; 2       ;
; led:inst2|pwm_count[1]                                   ; 2       ;
; led:inst2|pwm_count[2]                                   ; 2       ;
; led:inst2|pwm_count[3]                                   ; 2       ;
; led:inst2|pwm_count[4]                                   ; 2       ;
; led:inst2|pwm_count[5]                                   ; 2       ;
; led:inst2|pwm_count[6]                                   ; 2       ;
; led:inst2|pwm_count[7]                                   ; 2       ;
; led:inst2|pwm_count[8]                                   ; 2       ;
; led:inst2|pwm_count[9]                                   ; 2       ;
; led:inst2|Add0~24                                        ; 2       ;
; led:inst2|Add0~22                                        ; 2       ;
; led:inst2|Add0~20                                        ; 2       ;
; led:inst2|Add0~18                                        ; 2       ;
; led:inst2|Add0~16                                        ; 2       ;
; led:inst2|Add0~14                                        ; 2       ;
; led:inst2|Add0~12                                        ; 2       ;
; led:inst2|Add0~10                                        ; 2       ;
; led:inst2|Add0~8                                         ; 2       ;
; led:inst2|Add0~6                                         ; 2       ;
; pwm_quick:inst3|pwm_count[1]                             ; 2       ;
; pwm_quick:inst3|pwm_count[2]                             ; 2       ;
; pwm_quick:inst3|pwm_count[3]                             ; 2       ;
; pwm_quick:inst3|pwm_count[4]                             ; 2       ;
; pwm_quick:inst3|pwm_count[5]                             ; 2       ;
; pwm_quick:inst3|pwm_count[6]                             ; 2       ;
; pwm_quick:inst3|pwm_count[7]                             ; 2       ;
; pwm_quick:inst3|pwm_count[8]                             ; 2       ;
; pwm_quick:inst3|pwm_count[9]                             ; 2       ;
; pwm_slow:inst5|pwm_count[1]                              ; 2       ;
; pwm_slow:inst5|pwm_count[2]                              ; 2       ;
; pwm_slow:inst5|pwm_count[3]                              ; 2       ;
; pwm_slow:inst5|pwm_count[4]                              ; 2       ;
; pwm_slow:inst5|pwm_count[5]                              ; 2       ;
; pwm_slow:inst5|pwm_count[6]                              ; 2       ;
; pwm_slow:inst5|pwm_count[7]                              ; 2       ;
; pwm_slow:inst5|pwm_count[8]                              ; 2       ;
; pwm_slow:inst5|pwm_count[9]                              ; 2       ;
; pwm_slow:inst5|Add0~24                                   ; 2       ;
; pwm_slow:inst5|Add0~22                                   ; 2       ;
; pwm_slow:inst5|Add0~20                                   ; 2       ;
; pwm_slow:inst5|Add0~18                                   ; 2       ;
; pwm_slow:inst5|Add0~16                                   ; 2       ;
; pwm_slow:inst5|Add0~14                                   ; 2       ;
; pwm_slow:inst5|Add0~12                                   ; 2       ;
; pwm_slow:inst5|Add0~10                                   ; 2       ;
; pwm_slow:inst5|Add0~8                                    ; 2       ;
; pwm_slow:inst5|Add0~6                                    ; 2       ;
; pwm_out:inst7|Add0~24                                    ; 2       ;
; pwm_out:inst7|Add0~22                                    ; 2       ;
; pwm_out:inst7|Add0~20                                    ; 2       ;
; pwm_out:inst7|Add0~18                                    ; 2       ;
; pwm_out:inst7|Add0~16                                    ; 2       ;
; pwm_out:inst7|Add0~14                                    ; 2       ;
; pwm_out:inst7|Add0~12                                    ; 2       ;
; pwm_out:inst7|Add0~10                                    ; 2       ;
; pwm_out:inst7|Add0~8                                     ; 2       ;
; pwm_out:inst7|Add0~6                                     ; 2       ;
; pwm_left_auto:inst4|Add0~24                              ; 2       ;
; pwm_left_auto:inst4|Add0~22                              ; 2       ;
; pwm_left_auto:inst4|Add0~20                              ; 2       ;
; pwm_left_auto:inst4|Add0~18                              ; 2       ;
; pwm_left_auto:inst4|Add0~16                              ; 2       ;
; pwm_left_auto:inst4|Add0~14                              ; 2       ;
; pwm_left_auto:inst4|Add0~12                              ; 2       ;
; ultrasonic_detect:inst22|count_10us[8]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[7]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[6]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[5]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[4]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[3]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[2]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[1]                   ; 2       ;
; ultrasonic_detect:inst22|count_10us[0]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[8]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[7]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[6]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[5]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[4]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[3]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[2]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[1]                   ; 2       ;
; ultrasonic_detect:inst21|count_10us[0]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[8]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[7]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[6]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[5]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[4]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[3]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[2]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[1]                   ; 2       ;
; ultrasonic_detect:inst20|count_10us[0]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[8]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[7]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[6]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[5]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[4]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[3]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[2]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[1]                   ; 2       ;
; ultrasonic_detect:inst18|count_10us[0]                   ; 2       ;
; d_Echo~input                                             ; 1       ;
; c_Echo~input                                             ; 1       ;
; b_Echo~input                                             ; 1       ;
; a_Echo~input                                             ; 1       ;
; clk~input                                                ; 1       ;
; motor:inst15|model_o~0_wirecell                          ; 1       ;
; led:inst2|flag~0                                         ; 1       ;
; pwm_out:inst7|flag~0                                     ; 1       ;
; led:inst2|count[0]~0                                     ; 1       ;
; pwm_out:inst7|count[0]~0                                 ; 1       ;
; pwm_left_auto:inst4|count[0]~0                           ; 1       ;
; en:inst17|en_buf~6                                       ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|bps_start_r~2     ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_en~2           ; 1       ;
; ultrasonic_detect:inst22|Selector25~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector24~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector23~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector22~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector25~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector24~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector23~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector22~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector25~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector24~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector23~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector22~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector25~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector24~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector23~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector22~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector4~1                     ; 1       ;
; ultrasonic_detect:inst22|Selector4~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector4~1                     ; 1       ;
; ultrasonic_detect:inst21|Selector4~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector4~1                     ; 1       ;
; ultrasonic_detect:inst20|Selector4~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector4~1                     ; 1       ;
; ultrasonic_detect:inst18|Selector4~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector19~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector20~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector21~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector13~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector18~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector12~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector14~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector15~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector16~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector17~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector11~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector9~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector10~0                    ; 1       ;
; ultrasonic_detect:inst22|Selector8~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector6~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector7~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector13~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector14~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector15~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector16~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector17~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector18~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector19~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector20~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector21~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector12~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector11~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector10~0                    ; 1       ;
; ultrasonic_detect:inst21|Selector9~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector6~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector7~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector8~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector19~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector20~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector21~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector18~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector13~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector14~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector15~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector16~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector17~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector12~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector11~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector10~0                    ; 1       ;
; ultrasonic_detect:inst20|Selector9~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector6~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector7~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector8~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector14~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector15~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector16~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector17~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector13~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector18~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector19~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector20~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector21~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector12~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector11~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector9~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector10~0                    ; 1       ;
; ultrasonic_detect:inst18|Selector7~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector6~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector8~0                     ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|bps_start_r~0     ; 1       ;
; my_uart_top:inst|speed_select:speed_rx|Equal0~3          ; 1       ;
; ultrasonic_detect:inst22|Selector3~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector3~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector3~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector3~0                     ; 1       ;
; en:inst17|count~7                                        ; 1       ;
; en:inst17|count~6                                        ; 1       ;
; en:inst17|count~5                                        ; 1       ;
; en:inst17|count~4                                        ; 1       ;
; en:inst17|count~3                                        ; 1       ;
; en:inst17|count~2                                        ; 1       ;
; en:inst17|count~1                                        ; 1       ;
; en:inst17|count~0                                        ; 1       ;
; motor:inst15|motor_out~13                                ; 1       ;
; motor:inst15|motor_out~12                                ; 1       ;
; motor:inst15|motor_out~11                                ; 1       ;
; motor:inst15|motor_out~10                                ; 1       ;
; motor:inst15|motor_out~9                                 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[4]~7 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~7        ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[5]~6 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[3]~5 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~6        ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[1]~4 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[2]~3 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[0]~2 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~4        ; 1       ;
; com:inst12|b[1]~0                                        ; 1       ;
; com:inst12|Equal1~2                                      ; 1       ;
; com:inst12|Equal1~1                                      ; 1       ;
; com:inst12|Equal1~0                                      ; 1       ;
; com:inst12|Equal0~2                                      ; 1       ;
; com:inst12|Equal0~1                                      ; 1       ;
; com:inst12|Equal0~0                                      ; 1       ;
; ultrasonic_detect:inst22|Selector5~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector5~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector5~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector5~0                     ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[7]~1 ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Decoder0~2        ; 1       ;
; my_uart_top:inst|speed_select:speed_rx|always1~1         ; 1       ;
; my_uart_top:inst|speed_select:speed_rx|always1~0         ; 1       ;
; my_uart_top:inst|speed_select:speed_rx|Equal0~1          ; 1       ;
; my_uart_top:inst|speed_select:speed_rx|Equal0~0          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[0]~4          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[1]~3          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[3]~2          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Add0~1            ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|num[2]~1          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|Add0~0            ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_int~0          ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rs232_rx3         ; 1       ;
; my_uart_top:inst|my_uart_rx:my_uart_rx|rx_temp_data[6]~0 ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[19]~0                ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[19]~0                ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[19]~0                ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[19]~0                ; 1       ;
; en:inst17|en_buf~5                                       ; 1       ;
; en:inst17|en_buf~4                                       ; 1       ;
; en:inst17|en_buf~3                                       ; 1       ;
; en:inst17|en_buf~2                                       ; 1       ;
; en:inst17|LessThan1~2                                    ; 1       ;
; en:inst17|LessThan1~1                                    ; 1       ;
; en:inst17|LessThan1~0                                    ; 1       ;
; en:inst17|Equal1~10                                      ; 1       ;
; en:inst17|Equal1~8                                       ; 1       ;
; en:inst17|Equal1~7                                       ; 1       ;
; en:inst17|Equal1~6                                       ; 1       ;
; en:inst17|Equal1~5                                       ; 1       ;
; en:inst17|Equal1~3                                       ; 1       ;
; en:inst17|Equal1~2                                       ; 1       ;
; en:inst17|Equal1~1                                       ; 1       ;
; en:inst17|Equal1~0                                       ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rx_int0           ; 1       ;
; my_uart_top:inst|speed_select:speed_tx|Equal0~3          ; 1       ;
; pwm_out:inst7|count[14]                                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[6]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[5]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[4]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[12]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[7]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[13]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[11]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[10]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[9]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[8]                   ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[14]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[16]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[15]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[17]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[19]                  ; 1       ;
; ultrasonic_detect:inst22|Ultra_data[18]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[12]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[11]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[10]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[9]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[8]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[7]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[6]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[5]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[4]                   ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[13]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[14]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[15]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[16]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[19]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[18]                  ; 1       ;
; ultrasonic_detect:inst21|Ultra_data[17]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[6]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[5]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[4]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[7]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[12]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[11]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[10]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[9]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[8]                   ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[13]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[14]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[15]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[16]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[19]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[18]                  ; 1       ;
; ultrasonic_detect:inst20|Ultra_data[17]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[11]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[10]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[9]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[8]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[12]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[7]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[6]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[5]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[4]                   ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[13]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[14]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[16]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[15]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[18]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[19]                  ; 1       ;
; ultrasonic_detect:inst18|Ultra_data[17]                  ; 1       ;
; ultrasonic_detect:inst22|Selector2~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector1~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector2~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector1~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector2~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector1~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector2~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector1~0                     ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[3]~5          ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|Add0~1            ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[2]~4          ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|Add0~0            ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[0]~3          ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|num[1]~2          ; 1       ;
; my_uart_top:inst|speed_select:speed_tx|always1~1         ; 1       ;
; my_uart_top:inst|speed_select:speed_tx|always1~0         ; 1       ;
; my_uart_top:inst|speed_select:speed_tx|Equal0~1          ; 1       ;
; my_uart_top:inst|speed_select:speed_tx|Equal0~0          ; 1       ;
; disp:disp|mo~3                                           ; 1       ;
; disp:disp|mo~2                                           ; 1       ;
; motor:inst15|motor_out[1]~8                              ; 1       ;
; motor:inst15|motor_out[1]~7                              ; 1       ;
; disp:disp|mo~1                                           ; 1       ;
; motor:inst15|motor_out[2]~6                              ; 1       ;
; motor:inst15|motor_out[2]~5                              ; 1       ;
; disp:disp|mo~0                                           ; 1       ;
; motor:inst15|motor_out~3                                 ; 1       ;
; motor:inst15|motor_out~1                                 ; 1       ;
; motor:inst15|motor_out~0                                 ; 1       ;
; pwm_left:inst9|LessThan0~1                               ; 1       ;
; pwm_left:inst9|LessThan0~0                               ; 1       ;
; pwm_out:inst7|count[1]                                   ; 1       ;
; pwm_out:inst7|count[2]                                   ; 1       ;
; pwm_out:inst7|count[3]                                   ; 1       ;
; pwm_out:inst7|count[4]                                   ; 1       ;
; pwm_out:inst7|count[5]                                   ; 1       ;
; pwm_out:inst7|count[6]                                   ; 1       ;
; pwm_out:inst7|count[7]                                   ; 1       ;
; pwm_out:inst7|count[8]                                   ; 1       ;
; pwm_out:inst7|count[9]                                   ; 1       ;
; pwm_out:inst7|count[10]                                  ; 1       ;
; pwm_out:inst7|count[11]                                  ; 1       ;
; pwm_out:inst7|count[12]                                  ; 1       ;
; pwm_out:inst7|count[13]                                  ; 1       ;
; disp:disp|pwm_s~1                                        ; 1       ;
; disp:disp|pwm_s~0                                        ; 1       ;
; disp:disp|LessThan3~3                                    ; 1       ;
; disp:disp|LessThan3~2                                    ; 1       ;
; disp:disp|LessThan3~1                                    ; 1       ;
; disp:disp|ind_buf[6]                                     ; 1       ;
; disp:disp|ind_buf[5]                                     ; 1       ;
; disp:disp|ind_buf[4]                                     ; 1       ;
; disp:disp|ind_buf[12]                                    ; 1       ;
; disp:disp|ind_buf[7]                                     ; 1       ;
; disp:disp|ind_buf[13]                                    ; 1       ;
; disp:disp|LessThan3~0                                    ; 1       ;
; disp:disp|ind_buf[11]                                    ; 1       ;
; disp:disp|ind_buf[10]                                    ; 1       ;
; disp:disp|ind_buf[9]                                     ; 1       ;
; disp:disp|ind_buf[8]                                     ; 1       ;
; disp:disp|ind_buf[14]                                    ; 1       ;
; disp:disp|ind_buf[16]                                    ; 1       ;
; disp:disp|ind_buf[15]                                    ; 1       ;
; disp:disp|ind_buf[17]                                    ; 1       ;
; disp:disp|ind_buf[19]                                    ; 1       ;
; disp:disp|ind_buf[18]                                    ; 1       ;
; disp:disp|LessThan2~3                                    ; 1       ;
; disp:disp|LessThan2~2                                    ; 1       ;
; disp:disp|inc_buf[12]                                    ; 1       ;
; disp:disp|LessThan2~1                                    ; 1       ;
; disp:disp|inc_buf[11]                                    ; 1       ;
; disp:disp|inc_buf[10]                                    ; 1       ;
; disp:disp|inc_buf[9]                                     ; 1       ;
; disp:disp|inc_buf[8]                                     ; 1       ;
; disp:disp|LessThan2~0                                    ; 1       ;
; disp:disp|inc_buf[7]                                     ; 1       ;
; disp:disp|inc_buf[6]                                     ; 1       ;
; disp:disp|inc_buf[5]                                     ; 1       ;
; disp:disp|inc_buf[4]                                     ; 1       ;
; disp:disp|inc_buf[13]                                    ; 1       ;
; disp:disp|inc_buf[14]                                    ; 1       ;
; disp:disp|inc_buf[15]                                    ; 1       ;
; disp:disp|inc_buf[16]                                    ; 1       ;
; disp:disp|inc_buf[19]                                    ; 1       ;
; disp:disp|inc_buf[18]                                    ; 1       ;
; disp:disp|inc_buf[17]                                    ; 1       ;
; disp:disp|LessThan1~3                                    ; 1       ;
; disp:disp|LessThan1~2                                    ; 1       ;
; disp:disp|LessThan1~1                                    ; 1       ;
; disp:disp|inb_buf[6]                                     ; 1       ;
; disp:disp|inb_buf[5]                                     ; 1       ;
; disp:disp|inb_buf[4]                                     ; 1       ;
; disp:disp|inb_buf[7]                                     ; 1       ;
; disp:disp|inb_buf[12]                                    ; 1       ;
; disp:disp|LessThan1~0                                    ; 1       ;
; disp:disp|inb_buf[11]                                    ; 1       ;
; disp:disp|inb_buf[10]                                    ; 1       ;
; disp:disp|inb_buf[9]                                     ; 1       ;
; disp:disp|inb_buf[8]                                     ; 1       ;
; disp:disp|inb_buf[13]                                    ; 1       ;
; disp:disp|inb_buf[14]                                    ; 1       ;
; disp:disp|inb_buf[15]                                    ; 1       ;
; disp:disp|inb_buf[16]                                    ; 1       ;
; disp:disp|inb_buf[19]                                    ; 1       ;
; disp:disp|inb_buf[18]                                    ; 1       ;
; disp:disp|inb_buf[17]                                    ; 1       ;
; disp:disp|LessThan0~3                                    ; 1       ;
; disp:disp|LessThan0~2                                    ; 1       ;
; disp:disp|LessThan0~1                                    ; 1       ;
; disp:disp|ina_buf[11]                                    ; 1       ;
; disp:disp|ina_buf[10]                                    ; 1       ;
; disp:disp|ina_buf[9]                                     ; 1       ;
; disp:disp|ina_buf[8]                                     ; 1       ;
; disp:disp|ina_buf[12]                                    ; 1       ;
; disp:disp|LessThan0~0                                    ; 1       ;
; disp:disp|ina_buf[7]                                     ; 1       ;
; disp:disp|ina_buf[6]                                     ; 1       ;
; disp:disp|ina_buf[5]                                     ; 1       ;
; disp:disp|ina_buf[4]                                     ; 1       ;
; disp:disp|ina_buf[13]                                    ; 1       ;
; disp:disp|ina_buf[14]                                    ; 1       ;
; disp:disp|ina_buf[16]                                    ; 1       ;
; disp:disp|ina_buf[15]                                    ; 1       ;
; disp:disp|ina_buf[18]                                    ; 1       ;
; disp:disp|ina_buf[19]                                    ; 1       ;
; disp:disp|ina_buf[17]                                    ; 1       ;
; pwm_left_auto:inst4|LessThan0~1                          ; 1       ;
; pwm_left_auto:inst4|count[13]                            ; 1       ;
; pwm_left_auto:inst4|count[12]                            ; 1       ;
; pwm_left_auto:inst4|count[11]                            ; 1       ;
; pwm_left_auto:inst4|LessThan0~0                          ; 1       ;
; pwm_left_auto:inst4|count[10]                            ; 1       ;
; pwm_left_auto:inst4|count[9]                             ; 1       ;
; pwm_left_auto:inst4|count[8]                             ; 1       ;
; pwm_left_auto:inst4|count[1]                             ; 1       ;
; pwm_left_auto:inst4|count[2]                             ; 1       ;
; pwm_left_auto:inst4|count[3]                             ; 1       ;
; pwm_left_auto:inst4|count[4]                             ; 1       ;
; pwm_left_auto:inst4|count[5]                             ; 1       ;
; pwm_left_auto:inst4|count[6]                             ; 1       ;
; pwm_left_auto:inst4|count[7]                             ; 1       ;
; ultrasonic_detect:inst22|Selector0~1                     ; 1       ;
; ultrasonic_detect:inst22|LessThan0~1                     ; 1       ;
; ultrasonic_detect:inst22|LessThan0~0                     ; 1       ;
; ultrasonic_detect:inst22|Selector0~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector0~1                     ; 1       ;
; ultrasonic_detect:inst21|LessThan0~1                     ; 1       ;
; ultrasonic_detect:inst21|LessThan0~0                     ; 1       ;
; ultrasonic_detect:inst21|Selector0~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector0~1                     ; 1       ;
; ultrasonic_detect:inst20|LessThan0~1                     ; 1       ;
; ultrasonic_detect:inst20|LessThan0~0                     ; 1       ;
; ultrasonic_detect:inst20|Selector0~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector0~1                     ; 1       ;
; ultrasonic_detect:inst18|LessThan0~1                     ; 1       ;
; ultrasonic_detect:inst18|LessThan0~0                     ; 1       ;
; ultrasonic_detect:inst18|Selector0~0                     ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~5      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~4      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~3      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[7]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~2      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~1      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[1]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|rs232_tx_r~0      ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[0]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[2]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|Mux0~1            ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[6]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|Mux0~0            ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[3]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[4]        ; 1       ;
; my_uart_top:inst|my_uart_tx:my_uart_tx|tx_data[5]        ; 1       ;
; 74153:inst27|10                                          ; 1       ;
; disp:disp|mo[0]                                          ; 1       ;
; motor:inst15|motor_out[0]~reg0                           ; 1       ;
; 74153:inst27|9                                           ; 1       ;
; disp:disp|mo[1]                                          ; 1       ;
; motor:inst15|motor_out[1]~reg0                           ; 1       ;
; 74153:inst26|10                                          ; 1       ;
; disp:disp|mo[2]                                          ; 1       ;
; motor:inst15|motor_out[2]~reg0                           ; 1       ;
; 74153:inst26|9                                           ; 1       ;
; disp:disp|mo[3]                                          ; 1       ;
; motor:inst15|motor_out[3]~reg0                           ; 1       ;
; 74153m:inst30|3                                          ; 1       ;
; led:inst2|pwm_flag                                       ; 1       ;
; 74153:inst28|10~1                                        ; 1       ;
; 74153:inst28|10~0                                        ; 1       ;
; pwm_quick:inst3|pwm_flag                                 ; 1       ;
; 74153:inst28|9~1                                         ; 1       ;
; 74153:inst28|9~0                                         ; 1       ;
; pwm_slow:inst5|pwm_flag                                  ; 1       ;
; pwm_left:inst9|pwm_flag                                  ; 1       ;
; pwm_out:inst7|pwm_flag                                   ; 1       ;
; disp:disp|pwm_s[1]                                       ; 1       ;
; disp:disp|pwm_s[0]                                       ; 1       ;
; pwm_left_auto:inst4|pwm_flag                             ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[19]~58         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[18]~57         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[18]~56         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[17]~55         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[17]~54         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[16]~53         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[16]~52         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[15]~51         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[15]~50         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[14]~49         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[14]~48         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[13]~47         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[13]~46         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[12]~45         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[12]~44         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[11]~43         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[11]~42         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[10]~41         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[10]~40         ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[9]~39          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[9]~38          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[8]~37          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[8]~36          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[7]~35          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[7]~34          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[6]~33          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[6]~32          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[5]~31          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[5]~30          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[4]~29          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[4]~28          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[3]~27          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[3]~26          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[2]~25          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[2]~24          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[1]~23          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[1]~22          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[0]~21          ; 1       ;
; ultrasonic_detect:inst22|Ultra_Echo_count[0]~20          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[19]~58         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[18]~57         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[18]~56         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[17]~55         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[17]~54         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[16]~53         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[16]~52         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[15]~51         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[15]~50         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[14]~49         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[14]~48         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[13]~47         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[13]~46         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[12]~45         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[12]~44         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[11]~43         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[11]~42         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[10]~41         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[10]~40         ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[9]~39          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[9]~38          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[8]~37          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[8]~36          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[7]~35          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[7]~34          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[6]~33          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[6]~32          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[5]~31          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[5]~30          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[4]~29          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[4]~28          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[3]~27          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[3]~26          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[2]~25          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[2]~24          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[1]~23          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[1]~22          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[0]~21          ; 1       ;
; ultrasonic_detect:inst21|Ultra_Echo_count[0]~20          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[19]~58         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[18]~57         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[18]~56         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[17]~55         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[17]~54         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[16]~53         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[16]~52         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[15]~51         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[15]~50         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[14]~49         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[14]~48         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[13]~47         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[13]~46         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[12]~45         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[12]~44         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[11]~43         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[11]~42         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[10]~41         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[10]~40         ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[9]~39          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[9]~38          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[8]~37          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[8]~36          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[7]~35          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[7]~34          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[6]~33          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[6]~32          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[5]~31          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[5]~30          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[4]~29          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[4]~28          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[3]~27          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[3]~26          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[2]~25          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[2]~24          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[1]~23          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[1]~22          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[0]~21          ; 1       ;
; ultrasonic_detect:inst20|Ultra_Echo_count[0]~20          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[19]~58         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[18]~57         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[18]~56         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[17]~55         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[17]~54         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[16]~53         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[16]~52         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[15]~51         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[15]~50         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[14]~49         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[14]~48         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[13]~47         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[13]~46         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[12]~45         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[12]~44         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[11]~43         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[11]~42         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[10]~41         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[10]~40         ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[9]~39          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[9]~38          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[8]~37          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[8]~36          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[7]~35          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[7]~34          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[6]~33          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[6]~32          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[5]~31          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[5]~30          ; 1       ;
; ultrasonic_detect:inst18|Ultra_Echo_count[4]~29          ; 1       ;
+----------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 693 / 32,401 ( 2 % )   ;
; C16 interconnects          ; 10 / 1,326 ( < 1 % )   ;
; C4 interconnects           ; 322 / 21,816 ( 1 % )   ;
; Direct links               ; 219 / 32,401 ( < 1 % ) ;
; Global clocks              ; 5 / 10 ( 50 % )        ;
; Local interconnects        ; 455 / 10,320 ( 4 % )   ;
; R24 interconnects          ; 18 / 1,289 ( 1 % )     ;
; R4 interconnects           ; 366 / 28,186 ( 1 % )   ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.89) ; Number of LABs  (Total = 63) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 6                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 2                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 5                            ;
; 10                                          ; 4                            ;
; 11                                          ; 2                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 34                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.94) ; Number of LABs  (Total = 63) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 25                           ;
; 1 Clock                            ; 55                           ;
; 1 Clock enable                     ; 25                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 8                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.51) ; Number of LABs  (Total = 63) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 8                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 5                            ;
; 26                                           ; 14                           ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 5                            ;
; 30                                           ; 3                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.41) ; Number of LABs  (Total = 63) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 13                           ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 7                            ;
; 7                                               ; 1                            ;
; 8                                               ; 0                            ;
; 9                                               ; 5                            ;
; 10                                              ; 12                           ;
; 11                                              ; 5                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 0                            ;
; 25                                              ; 0                            ;
; 26                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.57) ; Number of LABs  (Total = 63) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 3                            ;
; 3                                            ; 3                            ;
; 4                                            ; 10                           ;
; 5                                            ; 4                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 5                            ;
; 9                                            ; 6                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 7                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 19        ; 0            ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 19        ; 19        ; 0            ; 12           ; 0            ; 0            ; 7            ; 0            ; 12           ; 7            ; 0            ; 0            ; 0            ; 12           ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 19           ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 0         ; 0         ; 19           ; 7            ; 19           ; 19           ; 12           ; 19           ; 7            ; 12           ; 19           ; 19           ; 19           ; 7            ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; tx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_Trig             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_Trig             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c_Trig             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_Trig             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; left_pwm           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; right_pwm          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_pwm            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_left[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_left[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_right[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; motor_right[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; a_Echo             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; b_Echo             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c_Echo             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d_Echo             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                     ;
+--------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                        ; Destination Clock(s) ; Delay Added in ns ;
+--------------------------------------------------------+----------------------+-------------------+
; clk,inst13|altpll_component|auto_generated|pll1|clk[0] ; clk                  ; 3.0               ;
+--------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                      ;
+-------------------------+----------------------+-------------------+
; Source Register         ; Destination Register ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; motor:inst15|model_o[0] ; en:inst17|en_buf     ; 1.781             ;
; motor:inst15|model_o[1] ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|en_buf        ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[15]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[20]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[21]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[22]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[23]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[24]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[25]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[26]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[27]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[28]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[29]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[30]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[31]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[32]     ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[0]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[4]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[5]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[7]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[1]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[2]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[3]      ; en:inst17|en_buf     ; 1.781             ;
; en:inst17|count[17]     ; en:inst17|en_buf     ; 1.190             ;
; en:inst17|count[18]     ; en:inst17|en_buf     ; 1.190             ;
; en:inst17|count[19]     ; en:inst17|en_buf     ; 1.190             ;
; en:inst17|count[14]     ; en:inst17|en_buf     ; 1.190             ;
; en:inst17|count[16]     ; en:inst17|en_buf     ; 1.190             ;
; motor:inst15|model_o[0] ; en:inst17|count[15]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[20]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[21]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[22]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[23]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[24]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[25]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[26]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[27]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[28]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[29]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[30]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[31]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[32]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[17]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[18]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[19]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[0]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[4]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[5]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[7]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[11]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[12]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[1]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[2]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[3]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[8]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[10]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[13]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[6]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[9]   ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[14]  ; 0.184             ;
; motor:inst15|model_o[0] ; en:inst17|count[16]  ; 0.184             ;
+-------------------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jul 01 22:38:01 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off top -c top
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP4CE6E22C8 for design "top"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[1] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[2] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE10E22C8 is compatible
    Info: Device EP4CE15E22C8 is compatible
    Info: Device EP4CE22E22C8 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info: Pin ~ALTERA_DCLK~ is reserved at location 12
    Info: Pin ~ALTERA_DATA0~ is reserved at location 13
    Info: Pin ~ALTERA_nCEO~ is reserved at location 101
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node pll:inst13|altpll:altpll_component|pll_altpll1:auto_generated|wire_pll1_clk[2] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Automatically promoted node rst~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ultrasonic_detect:inst18|Ultra_Trig
        Info: Destination node ultrasonic_detect:inst20|Ultra_Trig
        Info: Destination node ultrasonic_detect:inst21|Ultra_Trig
        Info: Destination node ultrasonic_detect:inst22|Ultra_Trig
        Info: Destination node ultrasonic_detect:inst18|Ultra_data[19]~1
        Info: Destination node ultrasonic_detect:inst20|Ultra_data[19]~1
        Info: Destination node ultrasonic_detect:inst21|Ultra_data[19]~1
        Info: Destination node ultrasonic_detect:inst22|Ultra_data[19]~1
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 1% of the available device resources
    Info: Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file G:/pixiake/moto/top/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 476 megabytes
    Info: Processing ended: Tue Jul 01 22:38:17 2014
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/pixiake/moto/top/top.fit.smsg.


