TimeQuest Timing Analyzer report for project
Fri Nov 22 16:14:14 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50_I'
 12. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50_I'
 32. Fast Model Hold: 'CLOCK_50_I'
 33. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 34. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; project                                                          ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 52.7 MHz ; 52.7 MHz        ; CLOCK_50_I ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 1.026 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.518 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.252 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                               ;
+-------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.026 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.986     ;
; 1.050 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 18.991     ;
; 1.117 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.895     ;
; 1.141 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 18.900     ;
; 1.156 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.856     ;
; 1.192 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 18.849     ;
; 1.212 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.800     ;
; 1.247 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.765     ;
; 1.249 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.760     ;
; 1.273 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 18.765     ;
; 1.283 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 18.758     ;
; 1.299 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.713     ;
; 1.303 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.709     ;
; 1.379 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.630     ;
; 1.390 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 18.622     ;
; 1.415 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 18.623     ;
; 1.435 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.574     ;
; 1.522 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.487     ;
; 1.630 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.379     ;
; 1.654 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 18.384     ;
; 1.760 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.249     ;
; 1.796 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 18.242     ;
; 1.816 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.193     ;
; 1.903 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 18.106     ;
; 1.995 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 18.045     ;
; 2.131 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 17.881     ;
; 2.136 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.875     ;
; 2.137 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.872     ;
; 2.137 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 17.903     ;
; 2.141 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.869     ;
; 2.149 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 17.891     ;
; 2.155 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 17.886     ;
; 2.161 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.877     ;
; 2.165 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.874     ;
; 2.197 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.814     ;
; 2.212 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.798     ;
; 2.236 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.803     ;
; 2.261 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 17.751     ;
; 2.267 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.742     ;
; 2.271 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.739     ;
; 2.283 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.727     ;
; 2.290 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.721     ;
; 2.291 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 17.749     ;
; 2.297 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.005      ; 17.744     ;
; 2.303 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.735     ;
; 2.307 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.732     ;
; 2.307 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.732     ;
; 2.317 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 17.695     ;
; 2.323 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.686     ;
; 2.326 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.683     ;
; 2.327 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.683     ;
; 2.342 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.668     ;
; 2.346 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.665     ;
; 2.350 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.688     ;
; 2.351 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.660     ;
; 2.354 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.656     ;
; 2.360 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.651     ;
; 2.378 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.661     ;
; 2.378 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.661     ;
; 2.398 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.612     ;
; 2.404 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.024     ; 17.608     ;
; 2.410 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.599     ;
; 2.413 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.597     ;
; 2.414 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.596     ;
; 2.449 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.590     ;
; 2.456 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.553     ;
; 2.469 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.541     ;
; 2.484 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.035     ; 17.517     ;
; 2.484 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.526     ;
; 2.485 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.525     ;
; 2.492 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.546     ;
; 2.500 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.511     ;
; 2.508 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.006     ; 17.522     ;
; 2.512 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.497     ;
; 2.514 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.025     ; 17.497     ;
; 2.520 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.519     ;
; 2.525 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.514     ;
; 2.540 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.470     ;
; 2.556 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.454     ;
; 2.562 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greenodd[15]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 17.446     ;
; 2.586 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greenodd[15]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 17.451     ;
; 2.594 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greeneven[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.040     ; 17.402     ;
; 2.599 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.410     ;
; 2.605 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[12]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.434     ;
; 2.614 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.035     ; 17.387     ;
; 2.618 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greeneven[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.011     ; 17.407     ;
; 2.621 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 17.417     ;
; 2.627 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.383     ;
; 2.650 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.006     ; 17.380     ;
; 2.658 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greeneven[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.040     ; 17.338     ;
; 2.666 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.026     ; 17.344     ;
; 2.667 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 17.372     ;
; 2.669 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greenodd[13]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.035     ; 17.332     ;
; 2.670 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.035     ; 17.331     ;
; 2.670 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.027     ; 17.339     ;
; 2.682 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greeneven[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.011     ; 17.343     ;
; 2.692 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Greenodd[15]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.028     ; 17.316     ;
; 2.693 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greenodd[13]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.006     ; 17.337     ;
; 2.711 ; milestone1:Milestone1_unit|Vodd[7]  ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.000      ; 17.325     ;
; 2.724 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Greeneven[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.040     ; 17.272     ;
+-------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 2.518 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.316      ; 2.834      ;
; 2.518 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.316      ; 2.834      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone1_enable                                                            ; Milestone1_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|endrepeat[0]                                      ; milestone1:Milestone1_unit|endrepeat[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|endrepeat[1]                                      ; milestone1:Milestone1_unit|endrepeat[1]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|milestone1_done                                   ; milestone1:Milestone1_unit|milestone1_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Blueeven[15]                                      ; milestone1:Milestone1_unit|Blueeven[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Greeneven[15]                                     ; milestone1:Milestone1_unit|Greeneven[15]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Redodd[15]                                        ; milestone1:Milestone1_unit|Redodd[15]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Redeven[15]                                       ; milestone1:Milestone1_unit|Redeven[15]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Greenodd[15]                                      ; milestone1:Milestone1_unit|Greenodd[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; milestone1:Milestone1_unit|Blueodd[15]                                       ; milestone1:Milestone1_unit|Blueodd[15]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; milestone1:Milestone1_unit|RegV[3][1]                                        ; milestone1:Milestone1_unit|RegV[2][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; milestone1:Milestone1_unit|RegV[1][1]                                        ; milestone1:Milestone1_unit|RegV[0][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; milestone1:Milestone1_unit|RegU[5][6]                                        ; milestone1:Milestone1_unit|RegU[4][6]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; milestone1:Milestone1_unit|RegU[5][3]                                        ; milestone1:Milestone1_unit|RegU[4][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; VGA_SRAM_interface:VGA_unit|VGA_green[3]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; milestone1:Milestone1_unit|RegU[3][2]                                        ; milestone1:Milestone1_unit|RegU[2][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; milestone1:Milestone1_unit|RegU[5][2]                                        ; milestone1:Milestone1_unit|RegU[4][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; milestone1:Milestone1_unit|RegU[5][5]                                        ; milestone1:Milestone1_unit|RegU[4][5]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; milestone1:Milestone1_unit|RGB_count[2]                                      ; milestone1:Milestone1_unit|SRAM_address[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; milestone1:Milestone1_unit|RegU[2][1]                                        ; milestone1:Milestone1_unit|RegU[1][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; milestone1:Milestone1_unit|RegV[3][2]                                        ; milestone1:Milestone1_unit|RegV[2][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; milestone1:Milestone1_unit|V_count[4]                                        ; milestone1:Milestone1_unit|SRAM_address[4]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; milestone1:Milestone1_unit|V_count[7]                                        ; milestone1:Milestone1_unit|SRAM_address[7]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; milestone1:Milestone1_unit|V_count[12]                                       ; milestone1:Milestone1_unit|SRAM_address[12]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.535 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; milestone1:Milestone1_unit|RegV[2][3]                                        ; milestone1:Milestone1_unit|RegV[1][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; milestone1:Milestone1_unit|RGB_count[8]                                      ; milestone1:Milestone1_unit|SRAM_address[8]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; milestone1:Milestone1_unit|RGB_count[6]                                      ; milestone1:Milestone1_unit|SRAM_address[6]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.809      ;
; 0.550 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.550 ; milestone1:Milestone1_unit|RegV[5][5]                                        ; milestone1:Milestone1_unit|RegV[4][5]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.816      ;
; 0.551 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.817      ;
; 0.551 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.817      ;
; 0.557 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.823      ;
; 0.585 ; milestone1:Milestone1_unit|state~46                                          ; milestone1:Milestone1_unit|state~45                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.851      ;
; 0.594 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.860      ;
; 0.595 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.861      ;
; 0.603 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.869      ;
; 0.652 ; milestone1:Milestone1_unit|RegU[5][0]                                        ; milestone1:Milestone1_unit|RegU[4][0]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.918      ;
; 0.654 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.921      ;
; 0.658 ; milestone1:Milestone1_unit|RegU[2][3]                                        ; milestone1:Milestone1_unit|RegU[1][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.924      ;
; 0.663 ; milestone1:Milestone1_unit|RegU[3][1]                                        ; milestone1:Milestone1_unit|RegU[2][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; milestone1:Milestone1_unit|RGB_count[16]                                     ; milestone1:Milestone1_unit|SRAM_address[16]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[2] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[2]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; milestone1:Milestone1_unit|Blueeven[4]                                       ; milestone1:Milestone1_unit|Blueeven[4]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; milestone1:Milestone1_unit|Blueeven[1]                                       ; milestone1:Milestone1_unit|Blueeven[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.933      ;
; 0.669 ; milestone1:Milestone1_unit|Redodd[5]                                         ; milestone1:Milestone1_unit|Redodd[5]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.935      ;
; 0.670 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; milestone1:Milestone1_unit|Blueeven[2]                                       ; milestone1:Milestone1_unit|Blueeven[2]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.936      ;
; 0.670 ; milestone1:Milestone1_unit|RegV[2][1]                                        ; milestone1:Milestone1_unit|RegV[1][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.936      ;
; 0.671 ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][9]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; milestone1:Milestone1_unit|Blueeven[0]                                       ; milestone1:Milestone1_unit|Blueeven[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; milestone1:Milestone1_unit|Greeneven[5]                                      ; milestone1:Milestone1_unit|Greeneven[5]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.939      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.252 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.316      ; 2.834      ;
; 7.252 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.316      ; 2.834      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone1_enable                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone1_enable                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.268 ; 4.268 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.158 ; 4.158 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.444 ; 4.444 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.399 ; 4.399 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.057 ; 4.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.151 ; 4.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.103 ; 4.103 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.310 ; 4.310 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.424 ; 4.424 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.427 ; 4.427 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.880 ; 5.880 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.295 ; 2.295 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.880 ; 5.880 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.845 ; 5.845 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.482 ; 2.482 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.147 ; -4.147 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.147 ; -4.147 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.784 ; -3.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.038 ; -4.038 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.928 ; -3.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.214 ; -4.214 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.169 ; -4.169 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -4.123 ; -4.123 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.848 ; -3.848 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -4.240 ; -4.240 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.827 ; -3.827 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -3.921 ; -3.921 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -3.873 ; -3.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -3.784 ; -3.784 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.080 ; -4.080 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.194 ; -4.194 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.009 ; -4.009 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -4.216 ; -4.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.197 ; -4.197 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.619 ; -0.619 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.619 ; -0.619 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.349 ; -5.349 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -3.833 ; -3.833 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.252 ; -2.252 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.622  ; 8.622  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 7.327  ; 7.327  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.361  ; 7.361  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 7.317  ; 7.317  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.698  ; 7.698  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.134  ; 8.134  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 8.035  ; 8.035  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.457  ; 8.457  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.622  ; 8.622  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.891 ; 10.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.277 ; 10.277 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.709  ; 9.709  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.064 ; 10.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.323 ; 10.323 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.013 ; 10.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.921  ; 9.921  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.891 ; 10.891 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.335 ; 11.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.340 ; 10.340 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.548 ; 10.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.543 ; 10.543 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 11.335 ; 11.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.352 ; 10.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.928 ; 10.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.645 ; 10.645 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.458 ; 10.458 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.639  ; 9.639  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.436 ; 10.436 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.349 ; 10.349 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.179 ; 10.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.845  ; 9.845  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.882 ; 10.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.862 ; 10.862 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.494  ; 9.494  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.882 ; 10.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 10.005 ; 10.005 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.616 ; 10.616 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 10.281 ; 10.281 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.083 ; 10.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.789  ; 9.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.735  ; 9.735  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.705  ; 8.705  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.778  ; 9.778  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.864  ; 9.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.083 ; 10.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.918  ; 9.918  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 10.761 ; 10.761 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 10.064 ; 10.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 10.163 ; 10.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 10.761 ; 10.761 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.604  ; 9.604  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.384 ; 10.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 10.404 ; 10.404 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.721 ; 10.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.721 ; 10.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.498  ; 9.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.929  ; 9.929  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.359  ; 9.359  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.364  ; 9.364  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.494  ; 9.494  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.707  ; 9.707  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.841  ; 9.841  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.629  ; 9.629  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.330  ; 9.330  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.264  ; 9.264  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.453  ; 9.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.428  ; 9.428  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.745  ; 9.745  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.841  ; 9.841  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.408  ; 9.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.609  ; 8.609  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.408  ; 9.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.339  ; 9.339  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.804  ; 8.804  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.393  ; 8.393  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.255  ; 9.255  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.789  ; 8.789  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.090  ; 9.090  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.390  ; 9.390  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 7.855  ; 7.855  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.148  ; 9.148  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.250  ; 9.250  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.835  ; 8.835  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.827  ; 8.827  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.846  ; 8.846  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.765  ; 8.765  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 7.011  ; 7.011  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.171  ; 8.171  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.928  ; 6.928  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.782  ; 8.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.782  ; 8.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.694  ; 8.694  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.061  ; 8.061  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.337  ; 8.337  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.451  ; 8.451  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.588  ; 8.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.318  ; 8.318  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.317  ; 8.317  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.109  ; 8.109  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.329  ; 8.329  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.078  ; 8.078  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.110  ; 8.110  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.614  ; 7.614  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.073  ; 8.073  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.928  ; 6.928  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 6.947  ; 6.947  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.393  ; 9.393  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.846  ; 7.846  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.584  ; 7.584  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.567  ; 7.567  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.653  ; 7.653  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.632  ; 7.632  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.608  ; 7.608  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.615  ; 7.615  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.103  ; 8.103  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.045  ; 8.045  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.073  ; 8.073  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.609  ; 7.609  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.103  ; 8.103  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.874  ; 7.874  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.836  ; 7.836  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.867  ; 7.867  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.863  ; 7.863  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.523  ; 8.523  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.374  ; 8.374  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.067  ; 8.067  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.374  ; 8.374  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.270  ; 8.270  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.296  ; 8.296  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.338  ; 8.338  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.071  ; 8.071  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.041  ; 8.041  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.598  ; 8.598  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 7.317 ; 7.317 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 7.327 ; 7.327 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.361 ; 7.361 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 7.317 ; 7.317 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.698 ; 7.698 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.134 ; 8.134 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 8.035 ; 8.035 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.106 ; 8.106 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.622 ; 8.622 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 9.043 ; 9.043 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.803 ; 8.803 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.064 ; 9.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 8.783 ; 8.783 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 8.687 ; 8.687 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.630 ; 9.630 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 8.396 ; 8.396 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 8.396 ; 8.396 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 8.600 ; 8.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 8.594 ; 8.594 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 9.384 ; 9.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 8.407 ; 8.407 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 8.976 ; 8.976 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 8.695 ; 8.695 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 9.292 ; 9.292 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 8.448 ; 8.448 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.245 ; 9.245 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.144 ; 9.144 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 9.002 ; 9.002 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 8.679 ; 8.679 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 9.448 ; 9.448 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 8.193 ; 8.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 9.600 ; 9.600 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 8.193 ; 8.193 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 9.620 ; 9.620 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.183 ; 9.183 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.319 ; 9.319 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.303 ; 9.303 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.242 ; 8.242 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.551 ; 9.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.496 ; 9.496 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.242 ; 8.242 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.550 ; 9.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.500 ; 9.500 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 9.814 ; 9.814 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.680 ; 9.680 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.851 ; 7.851 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.252 ; 8.252 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 7.851 ; 7.851 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 7.953 ; 7.953 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.551 ; 8.551 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.308 ; 9.308 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.199 ; 8.199 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.188 ; 8.188 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 8.438 ; 8.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.800 ; 9.800 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 8.570 ; 8.570 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.001 ; 9.001 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 8.438 ; 8.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 8.438 ; 8.438 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 8.569 ; 8.569 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 8.784 ; 8.784 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 8.921 ; 8.921 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.373 ; 9.373 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.048 ; 9.048 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 8.972 ; 8.972 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.173 ; 9.173 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.172 ; 9.172 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.453 ; 9.453 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 8.921 ; 8.921 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.011 ; 7.011 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.609 ; 8.609 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.408 ; 9.408 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.339 ; 9.339 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.804 ; 8.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.393 ; 8.393 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.255 ; 9.255 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.789 ; 8.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.090 ; 9.090 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.390 ; 9.390 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 7.855 ; 7.855 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.148 ; 9.148 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.250 ; 9.250 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.835 ; 8.835 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.827 ; 8.827 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.846 ; 8.846 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.765 ; 8.765 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 7.011 ; 7.011 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.171 ; 8.171 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.614 ; 7.614 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.782 ; 8.782 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.694 ; 8.694 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.061 ; 8.061 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.575 ; 8.575 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.337 ; 8.337 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.451 ; 8.451 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.588 ; 8.588 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.318 ; 8.318 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.861 ; 7.861 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.317 ; 8.317 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.109 ; 8.109 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.329 ; 8.329 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.078 ; 8.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.110 ; 8.110 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.614 ; 7.614 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.073 ; 8.073 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.928 ; 6.928 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 6.947 ; 6.947 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.220 ; 9.220 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 7.567 ; 7.567 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.846 ; 7.846 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.079 ; 8.079 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.584 ; 7.584 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.567 ; 7.567 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.653 ; 7.653 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.632 ; 7.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.608 ; 7.608 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.615 ; 7.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.813 ; 7.813 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.285 ; 8.285 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115 ; 6.115 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.609 ; 7.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.045 ; 8.045 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.073 ; 8.073 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.609 ; 7.609 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.103 ; 8.103 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.861 ; 7.861 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.874 ; 7.874 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.836 ; 7.836 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.867 ; 7.867 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.863 ; 7.863 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.861 ; 7.861 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.523 ; 8.523 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.021 ; 8.021 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.067 ; 8.067 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.374 ; 8.374 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.270 ; 8.270 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.316 ; 8.316 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.296 ; 8.296 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.280 ; 8.280 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.338 ; 8.338 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.071 ; 8.071 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.041 ; 8.041 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.021 ; 8.021 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.598 ; 8.598 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115 ; 6.115 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 4.563 ; 4.563 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 4.563 ; 4.563 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.904 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.910 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.684 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.664 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.358 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.408 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.408 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.404 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.404 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.394 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.394 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.362 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.904 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.910 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.684 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.664 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.637 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.358 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.408 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.408 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.404 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.404 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.394 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.394 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.139 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.362 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.904     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.910     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.684     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.664     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.358     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.408     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.408     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.404     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.404     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.394     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.394     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.362     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 7.904     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 7.910     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 7.684     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 7.664     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 7.637     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 7.358     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 7.408     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 7.408     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 7.404     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 7.404     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 7.394     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 7.394     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.139     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.362     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.584  ; 0.000         ;
; CLOCK_50_I                                               ; 12.446 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.296 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 9.000 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.584 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.068      ; 1.516      ;
; 3.584 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.068      ; 1.516      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                ;
+--------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 12.446 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.566      ;
; 12.475 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.537      ;
; 12.480 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.556      ;
; 12.483 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.529      ;
; 12.509 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.527      ;
; 12.512 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.500      ;
; 12.537 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.475      ;
; 12.548 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.462      ;
; 12.560 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.476      ;
; 12.566 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.446      ;
; 12.567 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.445      ;
; 12.582 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.452      ;
; 12.585 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.425      ;
; 12.589 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.447      ;
; 12.596 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.416      ;
; 12.639 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.371      ;
; 12.662 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.372      ;
; 12.669 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.341      ;
; 12.722 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.288      ;
; 12.744 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.291      ;
; 12.756 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.278      ;
; 12.759 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.251      ;
; 12.771 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.240      ;
; 12.797 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.214      ;
; 12.813 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.197      ;
; 12.814 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.221      ;
; 12.824 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.211      ;
; 12.836 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.198      ;
; 12.841 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.170      ;
; 12.843 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.167      ;
; 12.851 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.185      ;
; 12.867 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.144      ;
; 12.878 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.134      ;
; 12.887 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.124      ;
; 12.894 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.141      ;
; 12.904 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.108      ;
; 12.905 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[14]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.106      ;
; 12.923 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.087      ;
; 12.927 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.107      ;
; 12.931 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.004      ; 7.105      ;
; 12.953 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.058      ;
; 12.955 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.079      ;
; 12.957 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.054      ;
; 12.960 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.050      ;
; 12.975 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[15]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.036      ;
; 12.980 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.054      ;
; 12.982 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.028      ;
; 12.987 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.048      ;
; 12.988 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.023      ;
; 12.990 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 7.021      ;
; 12.994 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.018      ;
; 13.007 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.003      ;
; 13.007 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.027      ;
; 13.008 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 7.002      ;
; 13.012 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[17]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.020     ; 7.000      ;
; 13.014 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.996      ;
; 13.022 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[12]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.012      ;
; 13.022 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 7.013      ;
; 13.023 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.988      ;
; 13.025 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.986      ;
; 13.027 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 7.007      ;
; 13.033 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.977      ;
; 13.035 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.999      ;
; 13.044 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[19]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.966      ;
; 13.044 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.967      ;
; 13.047 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.956      ;
; 13.049 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[12]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.961      ;
; 13.054 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.956      ;
; 13.057 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.978      ;
; 13.058 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.953      ;
; 13.060 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.951      ;
; 13.060 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.974      ;
; 13.067 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.968      ;
; 13.074 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[23]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.937      ;
; 13.075 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[12]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.935      ;
; 13.079 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.932      ;
; 13.080 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.930      ;
; 13.081 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.005     ; 6.946      ;
; 13.084 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.919      ;
; 13.092 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.943      ;
; 13.095 ; milestone1:Milestone1_unit|state~47 ; milestone1:Milestone1_unit|Uodd[20]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.916      ;
; 13.098 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.912      ;
; 13.099 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Vodd[11]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.936      ;
; 13.102 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.933      ;
; 13.102 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Uodd[12]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.932      ;
; 13.107 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[16]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.927      ;
; 13.109 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[22]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.902      ;
; 13.110 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greenodd[15]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.023     ; 6.899      ;
; 13.111 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greeneven[14] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.034     ; 6.887      ;
; 13.114 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.897      ;
; 13.116 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Vodd[18]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.894      ;
; 13.123 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.887      ;
; 13.126 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Vodd[11]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.885      ;
; 13.137 ; milestone1:Milestone1_unit|state~44 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.003      ; 6.898      ;
; 13.138 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Greenodd[14]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.029     ; 6.865      ;
; 13.139 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Uodd[10]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.002      ; 6.895      ;
; 13.141 ; milestone1:Milestone1_unit|state~48 ; milestone1:Milestone1_unit|Uodd[13]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.022     ; 6.869      ;
; 13.142 ; milestone1:Milestone1_unit|state~45 ; milestone1:Milestone1_unit|Greeneven[13] ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.034     ; 6.856      ;
; 13.144 ; milestone1:Milestone1_unit|state~46 ; milestone1:Milestone1_unit|Vodd[21]      ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; -0.021     ; 6.867      ;
; 13.144 ; milestone1:Milestone1_unit|state~43 ; milestone1:Milestone1_unit|Greenodd[15]  ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.001      ; 6.889      ;
+--------+-------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone1_enable                                                            ; Milestone1_enable                                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|endrepeat[0]                                      ; milestone1:Milestone1_unit|endrepeat[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|endrepeat[1]                                      ; milestone1:Milestone1_unit|endrepeat[1]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|milestone1_done                                   ; milestone1:Milestone1_unit|milestone1_done                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[0]                                                                 ; top_state[0]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state[1]                                                                 ; top_state[1]                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Blueeven[15]                                      ; milestone1:Milestone1_unit|Blueeven[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Greeneven[15]                                     ; milestone1:Milestone1_unit|Greeneven[15]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Redodd[15]                                        ; milestone1:Milestone1_unit|Redodd[15]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Redeven[15]                                       ; milestone1:Milestone1_unit|Redeven[15]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Greenodd[15]                                      ; milestone1:Milestone1_unit|Greenodd[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; milestone1:Milestone1_unit|Blueodd[15]                                       ; milestone1:Milestone1_unit|Blueodd[15]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_red[3]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_green[8]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_green[9]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; VGA_SRAM_interface:VGA_unit|VGA_blue[8]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[8]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; milestone1:Milestone1_unit|RegU[5][3]                                        ; milestone1:Milestone1_unit|RegU[4][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; milestone1:Milestone1_unit|RegV[1][1]                                        ; milestone1:Milestone1_unit|RegV[0][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_red[7]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; milestone1:Milestone1_unit|RegU[5][6]                                        ; milestone1:Milestone1_unit|RegU[4][6]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_blue[2]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; milestone1:Milestone1_unit|RegV[3][1]                                        ; milestone1:Milestone1_unit|RegV[2][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; UART_SRAM_interface:UART_unit|SRAM_address[0]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; UART_SRAM_interface:UART_unit|SRAM_address[1]                                ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; milestone1:Milestone1_unit|RegU[2][1]                                        ; milestone1:Milestone1_unit|RegU[1][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; milestone1:Milestone1_unit|RegU[5][2]                                        ; milestone1:Milestone1_unit|RegU[4][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_green[3]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; VGA_SRAM_interface:VGA_unit|VGA_green[6]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; milestone1:Milestone1_unit|RegU[3][2]                                        ; milestone1:Milestone1_unit|RegU[2][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; milestone1:Milestone1_unit|RegU[5][5]                                        ; milestone1:Milestone1_unit|RegU[4][5]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_red[5]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_green[2]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[1]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; milestone1:Milestone1_unit|RegV[3][2]                                        ; milestone1:Milestone1_unit|RegV[2][2]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[3]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; milestone1:Milestone1_unit|RGB_count[2]                                      ; milestone1:Milestone1_unit|SRAM_address[2]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; milestone1:Milestone1_unit|V_count[4]                                        ; milestone1:Milestone1_unit|SRAM_address[4]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; PB_Controller:PB_unit|debounce_shift_reg[0][5]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][6]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; milestone1:Milestone1_unit|V_count[7]                                        ; milestone1:Milestone1_unit|SRAM_address[7]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; milestone1:Milestone1_unit|V_count[12]                                       ; milestone1:Milestone1_unit|SRAM_address[12]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; PB_Controller:PB_unit|debounce_shift_reg[0][0]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; milestone1:Milestone1_unit|RegV[2][3]                                        ; milestone1:Milestone1_unit|RegV[1][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; milestone1:Milestone1_unit|RGB_count[8]                                      ; milestone1:Milestone1_unit|SRAM_address[8]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; PB_Controller:PB_unit|debounce_shift_reg[0][1]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; milestone1:Milestone1_unit|RGB_count[6]                                      ; milestone1:Milestone1_unit|SRAM_address[6]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data_in     ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[7] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; milestone1:Milestone1_unit|RegV[5][5]                                        ; milestone1:Milestone1_unit|RegV[4][5]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[4] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.258 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|V_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.410      ;
; 0.274 ; milestone1:Milestone1_unit|state~46                                          ; milestone1:Milestone1_unit|state~45                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.426      ;
; 0.283 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~12                             ; UART_SRAM_interface:UART_unit|UART_rx_enable                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.435      ;
; 0.283 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.435      ;
; 0.285 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~11                             ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.437      ;
; 0.289 ; milestone1:Milestone1_unit|RegU[5][0]                                        ; milestone1:Milestone1_unit|RegU[4][0]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.441      ;
; 0.292 ; milestone1:Milestone1_unit|RegU[2][3]                                        ; milestone1:Milestone1_unit|RegU[1][3]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.444      ;
; 0.296 ; milestone1:Milestone1_unit|RegU[3][1]                                        ; milestone1:Milestone1_unit|RegU[2][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; milestone1:Milestone1_unit|RGB_count[16]                                     ; milestone1:Milestone1_unit|SRAM_address[16]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.448      ;
; 0.300 ; milestone1:Milestone1_unit|RegV[2][1]                                        ; milestone1:Milestone1_unit|RegV[1][1]                                        ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.452      ;
; 0.305 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.001      ; 0.458      ;
; 0.316 ; milestone1:Milestone1_unit|lin_count[17]                                     ; milestone1:Milestone1_unit|lin_count[17]                                     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; VGA_SRAM_interface:VGA_unit|VGA_green[4]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.469      ;
; 0.321 ; milestone1:Milestone1_unit|U_count[3]                                        ; milestone1:Milestone1_unit|SRAM_address[3]                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.472      ;
; 0.321 ; milestone1:Milestone1_unit|V_count[13]                                       ; milestone1:Milestone1_unit|SRAM_address[13]                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; VGA_SRAM_interface:VGA_unit|VGA_red[2]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[2]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.472      ;
; 0.323 ; milestone1:Milestone1_unit|endrepeat[0]                                      ; milestone1:Milestone1_unit|endrepeat[1]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.475      ;
; 0.326 ; milestone1:Milestone1_unit|Blueeven[4]                                       ; milestone1:Milestone1_unit|Blueeven[4]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; milestone1:Milestone1_unit|Blueeven[1]                                       ; milestone1:Milestone1_unit|Blueeven[1]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; VGA_SRAM_interface:VGA_unit|VGA_red[9]                                       ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_R[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[0]     ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; VGA_SRAM_interface:VGA_unit|VGA_green[7]                                     ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_G[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; -0.001     ; 0.478      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.296 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.068      ; 1.516      ;
; 6.296 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.068      ; 1.516      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                         ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone1_enable                               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone1_enable                               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_buf            ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[12]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[13]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[14]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[15]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[2]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[3]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[4]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[5]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[6]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[7]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[8]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|clock_1kHz_div_count[9]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][5]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][6]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][7]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][8]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|debounce_shift_reg[0][9]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; PB_Controller:PB_unit|push_button_status_buf[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[0]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[10]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[11]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[12]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[13]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[14]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[15]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[16]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[17]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[1]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[2]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[3]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[4]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[5]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[6]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[7]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[8]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_ADDRESS_O[9]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; SRAM_Controller:SRAM_unit|SRAM_CE_N_O           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.350 ; 2.350 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.350 ; 2.350 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.409 ; 2.409 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.353 ; 2.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.271 ; 2.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.409 ; 2.409 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.374 ; 2.374 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.394 ; 2.394 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.196 ; 2.196 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.404 ; 2.404 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.157 ; 2.157 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.257 ; 2.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.224 ; 2.224 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.192 ; 2.192 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.362 ; 2.362 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.385 ; 2.385 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.309 ; 2.309 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.384 ; 2.384 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.374 ; 2.374 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.156 ; 3.156 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 0.816 ; 0.816 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.156 ; 3.156 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 2.982 ; 2.982 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.416 ; 1.416 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.230 ; -2.230 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.230 ; -2.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.233 ; -2.233 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.151 ; -2.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.289 ; -2.289 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.254 ; -2.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.274 ; -2.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.076 ; -2.076 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.284 ; -2.284 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.137 ; -2.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.072 ; -2.072 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.242 ; -2.242 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.265 ; -2.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.189 ; -2.189 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.264 ; -2.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.254 ; -2.254 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 0.032  ; 0.032  ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 0.032  ; 0.032  ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.893 ; -2.893 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.096 ; -2.096 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.296 ; -1.296 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.118 ; 4.118 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.079 ; 4.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.280 ; 4.280 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.467 ; 4.467 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.613 ; 4.613 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 5.641 ; 5.641 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.422 ; 5.422 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 5.303 ; 5.303 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.429 ; 5.429 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.293 ; 5.293 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.209 ; 5.209 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.641 ; 5.641 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.783 ; 5.783 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.454 ; 5.454 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.493 ; 5.493 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.492 ; 5.492 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.783 ; 5.783 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.443 ; 5.443 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.655 ; 5.655 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.588 ; 5.588 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.517 ; 5.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.517 ; 5.517 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 5.068 ; 5.068 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.429 ; 5.429 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.363 ; 5.363 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.382 ; 5.382 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.180 ; 5.180 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.511 ; 5.511 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.685 ; 5.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.665 ; 5.665 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.016 ; 5.016 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.685 ; 5.685 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.298 ; 5.298 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.577 ; 5.577 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.332 ; 5.332 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 5.367 ; 5.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.231 ; 5.231 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.159 ; 5.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.712 ; 4.712 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.222 ; 5.222 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.367 ; 5.367 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.281 ; 5.281 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 5.682 ; 5.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 5.431 ; 5.431 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 5.323 ; 5.323 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 5.402 ; 5.402 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 5.682 ; 5.682 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.143 ; 5.143 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 5.486 ; 5.486 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 5.510 ; 5.510 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.691 ; 5.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.691 ; 5.691 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.091 ; 5.091 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.290 ; 5.290 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.995 ; 4.995 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.087 ; 5.087 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.182 ; 5.182 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.226 ; 5.226 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.178 ; 5.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.980 ; 4.980 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.982 ; 4.982 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.101 ; 5.101 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.084 ; 5.084 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.226 ; 5.226 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.210 ; 5.210 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.403 ; 5.403 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.346 ; 5.346 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.953 ; 4.953 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.091 ; 5.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.233 ; 5.233 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.377 ; 5.377 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.715 ; 4.715 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.271 ; 5.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.105 ; 5.105 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.116 ; 5.116 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.106 ; 5.106 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.078 ; 5.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.797 ; 4.797 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.947 ; 4.947 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.786 ; 4.786 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.783 ; 4.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.559 ; 4.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.228 ; 4.228 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.333 ; 5.333 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.748 ; 4.748 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.516 ; 4.516 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.545 ; 4.545 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.775 ; 4.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.775 ; 4.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.672 ; 4.672 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.992 ; 4.992 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.862 ; 4.862 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.841 ; 4.841 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.118 ; 4.118 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.079 ; 4.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.280 ; 4.280 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.467 ; 4.467 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.747 ; 4.747 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.092 ; 5.092 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.606 ; 4.606 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.641 ; 4.641 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.640 ; 4.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.928 ; 4.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.801 ; 4.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.548 ; 4.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.997 ; 4.997 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.548 ; 4.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.848 ; 4.848 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.447 ; 4.447 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.103 ; 5.103 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.447 ; 4.447 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.123 ; 5.123 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.021 ; 5.021 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.479 ; 4.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.138 ; 5.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.479 ; 4.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.135 ; 5.135 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.186 ; 5.186 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.510 ; 4.510 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.487 ; 4.487 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.277 ; 5.277 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.764 ; 4.764 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.757 ; 4.757 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.855 ; 4.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.987 ; 4.987 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.971 ; 4.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.100 ; 5.100 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.757 ; 4.757 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.403 ; 5.403 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.346 ; 5.346 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.953 ; 4.953 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.091 ; 5.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.233 ; 5.233 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.377 ; 5.377 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.715 ; 4.715 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.271 ; 5.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.105 ; 5.105 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.116 ; 5.116 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.106 ; 5.106 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.559 ; 4.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.078 ; 5.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.797 ; 4.797 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.947 ; 4.947 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.786 ; 4.786 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.783 ; 4.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.559 ; 4.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.228 ; 4.228 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.748 ; 4.748 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.516 ; 4.516 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.545 ; 4.545 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.775 ; 4.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.672 ; 4.672 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.992 ; 4.992 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.862 ; 4.862 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.841 ; 4.841 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.657 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.663 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.562 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.542 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.379 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.429 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.429 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.425 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.425 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.415 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.415 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.390 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.657 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.663 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.562 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.542 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.514 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.379 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.429 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.429 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.425 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.425 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.415 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.415 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.294 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.390 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.657     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.663     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.562     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.542     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.379     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.429     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.429     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.425     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.425     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.415     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.415     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.390     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.657     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.663     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.562     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.542     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.514     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.379     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.429     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.429     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.425     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.425     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.415     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.415     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.294     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.390     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 1.026 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 1.026 ; 0.215 ; N/A      ; N/A     ; 9.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 2.518 ; 6.296 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.377 ; 4.377 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.268 ; 4.268 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.158 ; 4.158 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.444 ; 4.444 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.399 ; 4.399 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.353 ; 4.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.470 ; 4.470 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.057 ; 4.057 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.151 ; 4.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.103 ; 4.103 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.014 ; 4.014 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.310 ; 4.310 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.424 ; 4.424 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.239 ; 4.239 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.446 ; 4.446 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.427 ; 4.427 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.880 ; 5.880 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.295 ; 2.295 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.880 ; 5.880 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 5.845 ; 5.845 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 2.482 ; 2.482 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.230 ; -2.230 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.230 ; -2.230 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.233 ; -2.233 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.151 ; -2.151 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.289 ; -2.289 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.254 ; -2.254 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -2.274 ; -2.274 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.076 ; -2.076 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.284 ; -2.284 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.137 ; -2.137 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.104 ; -2.104 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.072 ; -2.072 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.242 ; -2.242 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.265 ; -2.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.189 ; -2.189 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.264 ; -2.264 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.254 ; -2.254 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 0.032  ; 0.032  ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 0.032  ; 0.032  ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.893 ; -2.893 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.096 ; -2.096 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.296 ; -1.296 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 8.622  ; 8.622  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 7.327  ; 7.327  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 7.361  ; 7.361  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 7.317  ; 7.317  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 7.698  ; 7.698  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 8.134  ; 8.134  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 8.035  ; 8.035  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 8.457  ; 8.457  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 8.622  ; 8.622  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 10.891 ; 10.891 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 10.277 ; 10.277 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 9.709  ; 9.709  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 10.064 ; 10.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 10.323 ; 10.323 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 10.013 ; 10.013 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.921  ; 9.921  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 10.891 ; 10.891 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 11.335 ; 11.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.340 ; 10.340 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.548 ; 10.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.543 ; 10.543 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 11.335 ; 11.335 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.352 ; 10.352 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.928 ; 10.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.645 ; 10.645 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.458 ; 10.458 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 9.639  ; 9.639  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 10.436 ; 10.436 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 10.349 ; 10.349 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.179 ; 10.179 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 9.845  ; 9.845  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.657 ; 10.657 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 10.882 ; 10.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.862 ; 10.862 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.494  ; 9.494  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.882 ; 10.882 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 10.005 ; 10.005 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 10.616 ; 10.616 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 10.281 ; 10.281 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.083 ; 10.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.789  ; 9.789  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.735  ; 9.735  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 8.705  ; 8.705  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.778  ; 9.778  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.864  ; 9.864  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.083 ; 10.083 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 9.918  ; 9.918  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 10.761 ; 10.761 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 10.269 ; 10.269 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 10.064 ; 10.064 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 10.163 ; 10.163 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 10.761 ; 10.761 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 9.604  ; 9.604  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 10.384 ; 10.384 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 10.404 ; 10.404 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 10.721 ; 10.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 10.721 ; 10.721 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.498  ; 9.498  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.929  ; 9.929  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 9.359  ; 9.359  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.364  ; 9.364  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 9.494  ; 9.494  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 9.707  ; 9.707  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 9.841  ; 9.841  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 9.629  ; 9.629  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 9.330  ; 9.330  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 9.264  ; 9.264  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 9.453  ; 9.453  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 9.428  ; 9.428  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 9.745  ; 9.745  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 9.841  ; 9.841  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 9.408  ; 9.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.609  ; 8.609  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 9.408  ; 9.408  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 9.339  ; 9.339  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.804  ; 8.804  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.393  ; 8.393  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 9.255  ; 9.255  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 8.789  ; 8.789  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 9.090  ; 9.090  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 9.390  ; 9.390  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 7.855  ; 7.855  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 9.148  ; 9.148  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 9.250  ; 9.250  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.835  ; 8.835  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.827  ; 8.827  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.846  ; 8.846  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.765  ; 8.765  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 7.011  ; 7.011  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.171  ; 8.171  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 6.928  ; 6.928  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.782  ; 8.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.782  ; 8.782  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.694  ; 8.694  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.061  ; 8.061  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.575  ; 8.575  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.337  ; 8.337  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.451  ; 8.451  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.588  ; 8.588  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 8.318  ; 8.318  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.317  ; 8.317  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 8.109  ; 8.109  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.329  ; 8.329  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.078  ; 8.078  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.110  ; 8.110  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 7.614  ; 7.614  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.073  ; 8.073  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 6.928  ; 6.928  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 6.947  ; 6.947  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 9.393  ; 9.393  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 7.846  ; 7.846  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.079  ; 8.079  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 7.584  ; 7.584  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 7.567  ; 7.567  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 7.653  ; 7.653  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 7.632  ; 7.632  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 7.608  ; 7.608  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 7.615  ; 7.615  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.103  ; 8.103  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 8.045  ; 8.045  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 8.073  ; 8.073  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 7.609  ; 7.609  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.103  ; 8.103  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 7.874  ; 7.874  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 7.836  ; 7.836  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 7.867  ; 7.867  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 7.863  ; 7.863  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 7.861  ; 7.861  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.523  ; 8.523  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.374  ; 8.374  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.067  ; 8.067  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.374  ; 8.374  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.270  ; 8.270  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.296  ; 8.296  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 8.338  ; 8.338  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 8.071  ; 8.071  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 8.041  ; 8.041  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 8.021  ; 8.021  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.598  ; 8.598  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.115  ; 6.115  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 4.563  ; 4.563  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 4.078 ; 4.078 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 4.118 ; 4.118 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 4.079 ; 4.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 4.280 ; 4.280 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 4.502 ; 4.502 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 4.467 ; 4.467 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[7]          ; CLOCK_50_I ; 4.448 ; 4.448 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[8]          ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.550 ; 4.550 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.747 ; 4.747 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.092 ; 5.092 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 4.606 ; 4.606 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 4.641 ; 4.641 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 4.640 ; 4.640 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 4.928 ; 4.928 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 4.592 ; 4.592 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 4.801 ; 4.801 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 4.548 ; 4.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 4.997 ; 4.997 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 4.548 ; 4.548 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 4.829 ; 4.829 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 4.848 ; 4.848 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 4.660 ; 4.660 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 4.977 ; 4.977 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 4.447 ; 4.447 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.103 ; 5.103 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 4.447 ; 4.447 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.123 ; 5.123 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 4.946 ; 4.946 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.021 ; 5.021 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 4.912 ; 4.912 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.479 ; 4.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.138 ; 5.138 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.063 ; 5.063 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 4.479 ; 4.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.135 ; 5.135 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.099 ; 5.099 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.276 ; 5.276 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.186 ; 5.186 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.510 ; 4.510 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.297 ; 4.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.374 ; 4.374 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 5.003 ; 5.003 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.488 ; 4.488 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.487 ; 4.487 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.277 ; 5.277 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 4.865 ; 4.865 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 4.579 ; 4.579 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 4.575 ; 4.575 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 4.666 ; 4.666 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 4.764 ; 4.764 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 4.757 ; 4.757 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.059 ; 5.059 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 4.855 ; 4.855 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 4.987 ; 4.987 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 4.971 ; 4.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.100 ; 5.100 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 4.757 ; 4.757 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 5.098 ; 5.098 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.403 ; 5.403 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.346 ; 5.346 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.128 ; 5.128 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 4.953 ; 4.953 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 5.291 ; 5.291 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 5.091 ; 5.091 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 5.233 ; 5.233 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 5.377 ; 5.377 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.715 ; 4.715 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 5.271 ; 5.271 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 5.448 ; 5.448 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.105 ; 5.105 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 5.116 ; 5.116 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 5.106 ; 5.106 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 5.058 ; 5.058 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.267 ; 4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.559 ; 4.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 5.111 ; 5.111 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 5.078 ; 5.078 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.797 ; 4.797 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.882 ; 4.882 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.947 ; 4.947 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.859 ; 4.859 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.873 ; 4.873 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.786 ; 4.786 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.760 ; 4.760 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.783 ; 4.783 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.559 ; 4.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.211 ; 4.211 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.228 ; 4.228 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.302 ; 5.302 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.643 ; 4.643 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.748 ; 4.748 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.516 ; 4.516 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.504 ; 4.504 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.581 ; 4.581 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.568 ; 4.568 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.545 ; 4.545 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.549 ; 4.549 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.632 ; 4.632 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.843 ; 4.843 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.733 ; 4.733 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.775 ; 4.775 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.667 ; 4.667 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.672 ; 4.672 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.634 ; 4.634 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.661 ; 4.661 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.665 ; 4.665 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.662 ; 4.662 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.992 ; 4.992 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.754 ; 4.754 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.862 ; 4.862 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.841 ; 4.841 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.869 ; 4.869 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.758 ; 4.758 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.709 ; 4.709 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.998 ; 4.998 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.626 ; 2.626 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 1729291610 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0          ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 1729291610 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0          ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 830   ; 830  ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 549   ; 549  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Nov 22 16:14:12 2013
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.026         0.000 CLOCK_50_I 
    Info (332119):     2.518         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.252         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.584         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    12.446         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.296         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     9.000         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 361 megabytes
    Info: Processing ended: Fri Nov 22 16:14:14 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


