TimeQuest Timing Analyzer report for projet_video
Fri Nov  7 10:48:59 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 13. Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 14. Slow Model Setup: 'OSC_27'
 15. Slow Model Setup: 'clk'
 16. Slow Model Hold: 'OSC_27'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 20. Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 21. Slow Model Recovery: 'OSC_27'
 22. Slow Model Removal: 'OSC_27'
 23. Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 24. Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 25. Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 26. Slow Model Minimum Pulse Width: 'clk'
 27. Slow Model Minimum Pulse Width: 'OSC_27'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 44. Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 45. Fast Model Setup: 'OSC_27'
 46. Fast Model Setup: 'clk'
 47. Fast Model Hold: 'OSC_27'
 48. Fast Model Hold: 'clk'
 49. Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 50. Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 51. Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 52. Fast Model Recovery: 'OSC_27'
 53. Fast Model Removal: 'OSC_27'
 54. Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 55. Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'
 56. Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'
 57. Fast Model Minimum Pulse Width: 'clk'
 58. Fast Model Minimum Pulse Width: 'OSC_27'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Multicorner Timing Analysis Summary
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Progagation Delay
 75. Minimum Progagation Delay
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; projet_video                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.40        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  25.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; projet_video.sdc ; OK     ; Fri Nov  7 10:48:55 2014 ;
+------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+
; Clock Name                                ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase  ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                      ; Targets                                       ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+
; clk                                       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                             ; { OSC_50 }                                    ;
; OSC_27                                    ; Base      ; 37.037 ; 27.0 MHz  ; 0.000  ; 18.518 ;            ;           ;             ;        ;        ;           ;            ;          ;        ;                                             ; { OSC_27 }                                    ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; Generated ; 9.259  ; 108.0 MHz ; 0.000  ; 4.629  ; 50.00      ; 1         ; 4           ;        ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[0] } ;
; u6|sdram_pll1|altpll_component|pll|clk[1] ; Generated ; 9.259  ; 108.0 MHz ; -3.009 ; 1.620  ; 50.00      ; 1         ; 4           ; -117.0 ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[1] } ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; Generated ; 18.518 ; 54.0 MHz  ; 0.000  ; 9.259  ; 50.00      ; 1         ; 2           ;        ;        ;           ;            ; false    ; OSC_27 ; u6|sdram_pll1|altpll_component|pll|inclk[0] ; { u6|sdram_pll1|altpll_component|pll|clk[2] } ;
+-------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+--------+--------+-----------+------------+----------+--------+---------------------------------------------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                         ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 127.91 MHz ; 127.91 MHz      ; OSC_27                                    ;      ;
; 133.82 MHz ; 133.82 MHz      ; u6|sdram_pll1|altpll_component|pll|clk[2] ;      ;
; 159.01 MHz ; 159.01 MHz      ; clk                                       ;      ;
; 159.11 MHz ; 159.11 MHz      ; u6|sdram_pll1|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------+
; Slow Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[2] ; -6.457 ; -214.253      ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -5.425 ; -345.592      ;
; OSC_27                                    ; -2.067 ; -170.014      ;
; clk                                       ; 13.711 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Hold Summary                                           ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 0.352 ; 0.000         ;
; clk                                       ; 0.391 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -6.224 ; -1105.752     ;
; OSC_27                                    ; -3.823 ; -1270.977     ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 1.806 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 5.587 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.502  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 7.132  ; 0.000         ;
; clk                                       ; 9.000  ; 0.000         ;
; OSC_27                                    ; 16.138 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                       ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -6.457 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.411     ; 4.084      ;
; -6.457 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.411     ; 4.084      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.195 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.414     ; 3.819      ;
; -6.190 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.413     ; 3.815      ;
; -6.190 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.413     ; 3.815      ;
; -6.046 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 3.681      ;
; -5.847 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 3.482      ;
; -5.591 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                                                                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.411     ; 3.218      ;
; -5.581 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 3.216      ;
; -5.567 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 3.202      ;
; -5.566 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 3.201      ;
; -5.320 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 2.955      ;
; -5.309 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 2.944      ;
; -5.025 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 2.660      ;
; -5.024 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.643      ;
; -5.019 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.332     ; 2.654      ;
; -4.930 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|read_write                                                                                                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.415     ; 2.553      ;
; -4.754 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.373      ;
; -4.753 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.372      ;
; -4.752 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.371      ;
; -4.751 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.370      ;
; -4.750 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.369      ;
; -4.747 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.419     ; 2.366      ;
; -4.449 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.415     ; 2.072      ;
; -4.448 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -2.415     ; 2.071      ;
; 8.490  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.666      ;
; 8.490  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.666      ;
; 8.658  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.498      ;
; 8.658  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.498      ;
; 8.715  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.441      ;
; 8.715  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.441      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.752  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.401      ;
; 8.757  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.397      ;
; 8.757  ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.397      ;
; 8.784  ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.372      ;
; 8.784  ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.372      ;
; 8.890  ; VGA_Ctrl:u9|H_Cont[7]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.266      ;
; 8.890  ; VGA_Ctrl:u9|H_Cont[7]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.266      ;
; 8.910  ; VGA_Ctrl:u9|H_Cont[9]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.246      ;
; 8.910  ; VGA_Ctrl:u9|H_Cont[9]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.398     ; 7.246      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.920  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.233      ;
; 8.925  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.229      ;
; 8.925  ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.229      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.977  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.176      ;
; 8.982  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.172      ;
; 8.982  ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.400     ; 7.172      ;
; 9.046  ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.107      ;
; 9.046  ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -2.401     ; 7.107      ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                   ; To Node                                                                                                                                     ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.425 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.028      ;
; -5.425 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.028      ;
; -5.425 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.028      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.379 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.436     ; 2.980      ;
; -5.368 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 2.971      ;
; -5.368 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 2.971      ;
; -5.368 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 2.971      ;
; -5.368 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 2.971      ;
; -5.368 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 2.971      ;
; -5.219 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[8]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.821      ;
; -5.219 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[9]                                                                                                             ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.821      ;
; -5.219 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[10]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.821      ;
; -5.219 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mADDR[11]                                                                                                            ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 2.821      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[15]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[7]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[18]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[21]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[14]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[17]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[16]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[20]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[19]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[13]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[12]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[8]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[9]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[10]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.053 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rWR1_ADDR[11]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 2.658      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[15]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[7]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[21]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[20]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[14]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[17]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[16]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[18]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[19]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[13]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[11]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[12]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[10]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[9]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -5.007 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD1_ADDR[8]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 2.606      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[15]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[7]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[21]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[18]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[14]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[16]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[17]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[20]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[19]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[13]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[9]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[10]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[11]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[8]                                                                                                         ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.882 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|rRD2_ADDR[12]                                                                                                        ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 2.486      ;
; -4.876 ; Reset_Delay:u3|oRST_0                                                                                                                       ; Sdram_Control_4Port:u6|mWR                                                                                                                  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 2.473      ;
; 2.974  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.332      ;
; 2.974  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.332      ;
; 2.974  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.332      ;
; 3.014  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.285      ;
; 3.014  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.285      ;
; 3.014  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.285      ;
; 3.057  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.249      ;
; 3.057  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.249      ;
; 3.057  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.249      ;
; 3.106  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.193      ;
; 3.106  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.193      ;
; 3.106  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.193      ;
; 3.117  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.189      ;
; 3.117  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.189      ;
; 3.117  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.189      ;
; 3.130  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.003      ; 6.168      ;
; 3.131  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.003      ; 6.167      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[15]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[12]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[14]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[16]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.148  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[17]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.009      ; 6.156      ;
; 3.159  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[18]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.147      ;
; 3.159  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[19]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.147      ;
; 3.159  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[22]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.147      ;
; 3.159  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[20]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.147      ;
; 3.159  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0]            ; Sdram_Control_4Port:u6|mADDR[21]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.011      ; 6.147      ;
; 3.168  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|RD_MASK[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.131      ;
; 3.168  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|RD_MASK[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.131      ;
; 3.168  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]            ; Sdram_Control_4Port:u6|mRD                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 6.131      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'OSC_27'                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.067 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 2.067      ;
; -2.017 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[9]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.015      ;
; -2.016 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[3]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.014      ;
; -2.016 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[6]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.014      ;
; -2.015 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[4]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 2.013      ;
; -2.003 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.006      ;
; -2.003 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.006      ;
; -2.002 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.005      ;
; -2.000 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.003      ;
; -1.999 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 2.002      ;
; -1.996 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.999      ;
; -1.993 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.996      ;
; -1.992 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.995      ;
; -1.987 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.990      ;
; -1.968 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[7]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.970      ;
; -1.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[2]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.969      ;
; -1.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[5]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.969      ;
; -1.964 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[8]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.966      ;
; -1.962 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[0]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.964      ;
; -1.960 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[1]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.962      ;
; -1.957 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[0]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.960      ;
; -1.957 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[6]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.034     ; 1.960      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.888 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.879      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.886 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.046     ; 1.877      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.872 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.042     ; 1.867      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.043     ; 1.848      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.840 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.037     ; 1.840      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.825 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.039     ; 1.823      ;
; -1.811 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[2]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.813      ;
; -1.811 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[3]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.813      ;
; -1.810 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[9]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.812      ;
; -1.809 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[8]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.811      ;
; -1.807 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[7]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.809      ;
; -1.805 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[1]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.807      ;
; -1.805 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[4]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.807      ;
; -1.805 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[5]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 1.807      ;
; 16.871 ; filtre_video:u_10|module_lissage:u_4|oY[0] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.428      ; 4.029      ;
; 16.891 ; filtre_video:u_10|module_lissage:u_4|oY[0] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.427      ; 4.008      ;
; 16.997 ; filtre_video:u_10|module_lissage:u_4|oY[3] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.428      ; 3.903      ;
; 17.004 ; filtre_video:u_10|module_lissage:u_4|oY[3] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.427      ; 3.895      ;
; 17.067 ; filtre_video:u_10|module_lissage:u_4|oY[6] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.428      ; 3.833      ;
; 17.068 ; filtre_video:u_10|module_lissage:u_4|oY[5] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.428      ; 3.832      ;
; 17.070 ; filtre_video:u_10|module_lissage:u_4|oY[4] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.427      ; 3.829      ;
; 17.071 ; filtre_video:u_10|module_lissage:u_4|oY[4] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.428      ; 3.829      ;
; 17.081 ; filtre_video:u_10|module_lissage:u_4|oY[6] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.427      ; 3.818      ;
; 17.082 ; filtre_video:u_10|module_lissage:u_4|oY[5] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 2.427      ; 3.817      ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 13.711 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 6.331      ;
; 14.054 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.988      ;
; 14.106 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.936      ;
; 14.137 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.905      ;
; 14.252 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.790      ;
; 14.279 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.763      ;
; 14.295 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.747      ;
; 14.330 ; Reset_Delay:u3|Cont[1]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.712      ;
; 14.385 ; Reset_Delay:u3|Cont[12] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.657      ;
; 14.478 ; Reset_Delay:u3|Cont[2]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.564      ;
; 14.526 ; Reset_Delay:u3|Cont[5]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.516      ;
; 14.526 ; Reset_Delay:u3|Cont[8]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.516      ;
; 14.562 ; Reset_Delay:u3|Cont[6]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.480      ;
; 14.673 ; Reset_Delay:u3|Cont[7]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.369      ;
; 14.770 ; Reset_Delay:u3|Cont[0]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.008      ; 5.274      ;
; 14.809 ; Reset_Delay:u3|Cont[4]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.006      ; 5.233      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.062 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.974      ;
; 15.155 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.002     ; 4.879      ;
; 15.236 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|oRST_2   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.805      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.405 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.631      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.457 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.579      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.488 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.548      ;
; 15.498 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.002     ; 4.536      ;
; 15.550 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.002     ; 4.484      ;
; 15.579 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|oRST_2   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.462      ;
; 15.581 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.002     ; 4.453      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[21] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[20] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[16] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[18] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[19] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[17] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[14] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[15] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[13] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.593 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[12] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.443      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.603 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.433      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.630 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.406      ;
; 15.631 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|oRST_2   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.410      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
; 15.646 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 4.390      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'OSC_27'                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.352 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 2.428      ; 2.891      ;
; 0.361 ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                          ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.194      ; 0.821      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.781      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.787      ;
; 0.526 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.792      ;
; 0.530 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.796      ;
; 0.542 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.808      ;
; 0.544 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.810      ;
; 0.547 ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.814      ;
; 0.551 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.817      ;
; 0.553 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.819      ;
; 0.554 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.820      ;
; 0.554 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.820      ;
; 0.570 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.836      ;
; 0.653 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 2.427      ; 3.191      ;
; 0.656 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.922      ;
; 0.657 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 2.423      ; 3.193      ;
; 0.659 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.925      ;
; 0.660 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.926      ;
; 0.660 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.927      ;
; 0.662 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.930      ;
; 0.670 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                  ; OSC_27                                    ; OSC_27      ; 0.000        ; -0.001     ; 0.935      ;
; 0.671 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.938      ;
; 0.677 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.194      ; 1.138      ;
; 0.680 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.946      ;
; 0.681 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 2.423      ; 3.215      ;
; 0.689 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.955      ;
; 0.693 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.959      ;
; 0.704 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                  ; OSC_27                                    ; OSC_27      ; 0.000        ; -0.001     ; 0.969      ;
; 0.714 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.980      ;
; 0.716 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                  ; OSC_27                                    ; OSC_27      ; 0.000        ; -0.001     ; 0.981      ;
; 0.740 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; -0.001     ; 1.005      ;
; 0.802 ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.074      ;
; 0.811 ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.080      ;
; 0.818 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.091      ;
; 0.829 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.095      ;
; 0.838 ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.104      ;
; 0.844 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.111      ;
; 0.851 ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.117      ;
; 0.858 ; Reset_Delay:u3|oRST_2                                                                                                                                          ; YCbCr2RGB:u8|oRed[2]                                                                                                                                           ; clk                                       ; OSC_27      ; 0.000        ; -0.035     ; 1.089      ;
; 0.862 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.128      ;
; 0.863 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.129      ;
; 0.864 ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                          ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                                          ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.130      ;
; 0.867 ; Reset_Delay:u3|oRST_2                                                                                                                                          ; YCbCr2RGB:u8|oRed[0]                                                                                                                                           ; clk                                       ; OSC_27      ; 0.000        ; -0.035     ; 1.098      ;
; 0.868 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.134      ;
; 0.869 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.135      ;
; 0.869 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.135      ;
; 0.871 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.137      ;
; 0.876 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 1.142      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:u3|oRST_2             ; Reset_Delay:u3|oRST_2             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Reset_Delay:u3|oRST_1             ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.788 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.795 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.805 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.081      ;
; 0.822 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.827 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.845 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.852 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.957 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 1.082 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.348      ;
; 1.171 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.178 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.447      ;
; 1.188 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.193 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.197 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.205 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.206 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.002      ; 1.474      ;
; 1.214 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.242 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.259 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.259 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.268 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.270 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.281 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.285 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.290 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.556      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.515 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.515 ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[13]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.781      ;
; 0.516 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; Sdram_Control_4Port:u6|command:command1|CS_N[0]                                                                                                                 ; Sdram_Control_4Port:u6|CS_N[0]                                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.517 ; Sdram_Control_4Port:u6|command:command1|SA[1]                                                                                                                   ; Sdram_Control_4Port:u6|SA[1]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; Sdram_Control_4Port:u6|command:command1|SA[2]                                                                                                                   ; Sdram_Control_4Port:u6|SA[2]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.520 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; Sdram_Control_4Port:u6|SA[7]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; Sdram_Control_4Port:u6|command:command1|rp_shift[2]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_shift[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; Sdram_Control_4Port:u6|command:command1|SA[3]                                                                                                                   ; Sdram_Control_4Port:u6|SA[3]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Sdram_Control_4Port:u6|command:command1|do_initial                                                                                                              ; Sdram_Control_4Port:u6|command:command1|CS_N[0]                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.534 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[3]                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.536 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.543 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|BA[0]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.548 ; Sdram_Control_4Port:u6|command:command1|rp_shift[0]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_done                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|Pre_WR                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.548 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                                                                                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.391 ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                 ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|read_write                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.680 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[0]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.946      ;
; 0.731 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[7]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.997      ;
; 0.795 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.061      ;
; 0.805 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.827 ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.094      ;
; 0.835 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.101      ;
; 0.911 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.232      ;
; 0.920 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.241      ;
; 0.922 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.083      ; 1.239      ;
; 0.929 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.083      ; 1.246      ;
; 0.952 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.059      ; 1.245      ;
; 0.967 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.059      ; 1.260      ;
; 0.980 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[3]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.250      ;
; 0.982 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[0]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.248      ;
; 0.983 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.249      ;
; 1.013 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[13]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.283      ;
; 1.043 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.309      ;
; 1.044 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.310      ;
; 1.045 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.311      ;
; 1.046 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.312      ;
; 1.098 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[15]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.364      ;
; 1.104 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 1.393      ;
; 1.117 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[22] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.383      ;
; 1.118 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[11]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.388      ;
; 1.125 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[17]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.395      ;
; 1.136 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[5]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.406      ;
; 1.144 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[23] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.410      ;
; 1.145 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[1]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.415      ;
; 1.165 ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.486      ;
; 1.167 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.488      ;
; 1.175 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.496      ;
; 1.180 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.087      ; 1.501      ;
; 1.183 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 1.472      ;
; 1.188 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.455      ;
; 1.221 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.487      ;
; 1.227 ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.493      ;
; 1.259 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.526      ;
; 1.270 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.536      ;
; 1.292 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.558      ;
; 1.292 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.558      ;
; 1.330 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.597      ;
; 1.341 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.607      ;
; 1.359 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[24] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.625      ;
; 1.363 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.629      ;
; 1.363 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.629      ;
; 1.365 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.631      ;
; 1.366 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.632      ;
; 1.390 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[25] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.656      ;
; 1.401 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[25] ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.667      ;
; 1.401 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.412 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.678      ;
; 1.434 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.700      ;
; 1.436 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.702      ;
; 1.437 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.703      ;
; 1.444 ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.710      ;
; 1.450 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.055      ; 1.739      ;
; 1.462 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.059      ; 1.755      ;
; 1.472 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.738      ;
; 1.483 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.749      ;
; 1.505 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.505 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.771      ;
; 1.507 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.773      ;
; 1.508 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.510 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.059      ; 1.803      ;
; 1.531 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.059      ; 1.824      ;
; 1.543 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.809      ;
; 1.554 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.820      ;
; 1.556 ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[9]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 1.826      ;
; 1.576 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.842      ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.406     ; 3.784      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -6.224 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.401     ; 3.789      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.419      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.408      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.419      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.419      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 3.418      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.442     ; 3.411      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.432     ; 3.421      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.419      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 3.418      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.408      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.440     ; 3.413      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.434     ; 3.419      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.435     ; 3.418      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.447     ; 3.406      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.408      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.408      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.445     ; 3.408      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.444     ; 3.409      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.433     ; 3.420      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.438     ; 3.415      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.437     ; 3.416      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
; -5.816 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -2.439     ; 3.414      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'OSC_27'                                                                                                                                                                                                                                           ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; -0.002     ; 3.787      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.823 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.004      ; 3.793      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 3.420      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 3.420      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.034     ; 3.418      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 3.420      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.034     ; 3.418      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.037     ; 3.415      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.037     ; 3.415      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.037     ; 3.415      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.034     ; 3.418      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.046     ; 3.406      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.046     ; 3.406      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 3.416      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.037     ; 3.415      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 3.411      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.034     ; 3.418      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 3.411      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.034     ; 3.418      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.046     ; 3.406      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.046     ; 3.406      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.038     ; 3.414      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 3.411      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 3.420      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 3.420      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.039     ; 3.413      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 3.411      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 3.419      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[0]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[1]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[2]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[3]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[4]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[5]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[6]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[7]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 3.421      ;
; -3.415 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 3.426      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT7                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT6                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT5                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT4                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT3                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT2                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT1                                  ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10                                           ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT23                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT22                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT21                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT20                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
; -2.808 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT19                                 ; clk          ; OSC_27      ; 0.001        ; 0.010      ; 2.772      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'OSC_27'                                                                                                                                                                                                                         ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.806 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|oVGA_HS                                                                                                                            ; clk          ; OSC_27      ; 0.000        ; 0.181      ; 2.253      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.841 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 2.071      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.845 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.038     ; 2.073      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.875 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.039     ; 2.102      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.879 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.045     ; 2.100      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.893 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.041     ; 2.118      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 1.906 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.042     ; 2.130      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                         ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.000 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.013     ; 2.253      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
; 2.047 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.013      ; 2.170      ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                     ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.434     ; 3.419      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.434     ; 3.419      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.434     ; 3.419      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 3.418      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.442     ; 3.411      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 3.421      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.434     ; 3.419      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 3.418      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.440     ; 3.413      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.434     ; 3.419      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 3.418      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.447     ; 3.406      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.433     ; 3.420      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.435     ; 3.418      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.437     ; 3.416      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.447     ; 3.406      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.445     ; 3.408      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.444     ; 3.409      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.439     ; 3.414      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
; 5.587 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 3.415      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OSC_27'                                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT2                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT4                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT6                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT9                                            ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                    ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT1                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT10                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT11                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT12                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT13                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                                          ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                                           ;
; 16.595 ; 18.518       ; 1.923          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 4.426 ; 4.426 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 3.767 ; 3.767 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 4.426 ; 4.426 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 4.120 ; 4.120 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 4.193 ; 4.193 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 4.383 ; 4.383 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 6.886 ; 6.886 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 6.845 ; 6.845 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 6.497 ; 6.497 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 6.000 ; 6.000 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 6.856 ; 6.856 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 6.886 ; 6.886 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 6.590 ; 6.590 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 6.702 ; 6.702 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 6.861 ; 6.861 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -2.525 ; -2.525 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -2.525 ; -2.525 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -3.536 ; -3.536 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -3.230 ; -3.230 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -3.303 ; -3.303 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -3.493 ; -3.493 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -5.770 ; -5.770 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -6.615 ; -6.615 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -6.267 ; -6.267 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -5.770 ; -5.770 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -6.626 ; -6.626 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -6.656 ; -6.656 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -6.360 ; -6.360 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -6.472 ; -6.472 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -6.631 ; -6.631 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 12.802 ; 12.802 ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 12.856 ; 12.856 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 11.781 ; 11.781 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 11.274 ; 11.274 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 11.790 ; 11.790 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 11.577 ; 11.577 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 11.779 ; 11.779 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 12.072 ; 12.072 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 12.011 ; 12.011 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 11.221 ; 11.221 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 12.641 ; 12.641 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 12.641 ; 12.641 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 12.850 ; 12.850 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 12.856 ; 12.856 ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 12.867 ; 12.867 ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 8.360  ; 8.360  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 8.271  ; 8.271  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.836  ; 7.836  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 8.261  ; 8.261  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 8.205  ; 8.205  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 8.360  ; 8.360  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 8.306  ; 8.306  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 8.152  ; 8.152  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 7.796  ; 7.796  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 8.011  ; 8.011  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 8.018  ; 8.018  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 11.877 ; 11.877 ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 8.925  ; 8.925  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 8.304  ; 8.304  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 8.265  ; 8.265  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 8.491  ; 8.491  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 8.539  ; 8.539  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 8.494  ; 8.494  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 8.925  ; 8.925  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 8.498  ; 8.498  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 8.519  ; 8.519  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 8.258  ; 8.258  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 8.172  ; 8.172  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 9.664  ; 9.664  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 9.058  ; 9.058  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 9.008  ; 9.008  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 9.058  ; 9.058  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 8.959  ; 8.959  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 8.756  ; 8.756  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.995  ; 7.995  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 8.246  ; 8.246  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 8.473  ; 8.473  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 8.754  ; 8.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 8.540  ; 8.540  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 8.602  ; 8.602  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.608  ; 7.608  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 4.433  ; 4.433  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.179  ; 4.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.152  ; 4.152  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.184  ; 4.184  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.197  ; 4.197  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 3.840  ; 3.840  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 3.815  ; 3.815  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 3.810  ; 3.810  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.433  ; 4.433  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 3.823  ; 3.823  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 4.114  ; 4.114  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 4.100  ; 4.100  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 4.704  ; 4.704  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 4.488  ; 4.488  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 4.460  ; 4.460  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 4.661  ; 4.661  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 8.127  ; 8.127  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 7.713  ; 7.713  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 7.738  ; 7.738  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 7.873  ; 7.873  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 7.184  ; 7.184  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 7.658  ; 7.658  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 7.975  ; 7.975  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 7.921  ; 7.921  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 7.868  ; 7.868  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 7.071  ; 7.071  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 7.919  ; 7.919  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 8.127  ; 8.127  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 7.597  ; 7.597  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 7.618  ; 7.618  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 8.049  ; 8.049  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 7.615  ; 7.615  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 8.119  ; 8.119  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 4.276  ; 4.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 4.497  ; 4.497  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.212  ; 4.212  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 4.471  ; 4.471  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 4.664  ; 4.664  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 4.540  ; 4.540  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 4.479  ; 4.479  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 4.435  ; 4.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 4.434  ; 4.434  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 4.250  ; 4.250  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 4.217  ; 4.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 4.242  ; 4.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 4.243  ; 4.243  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 4.214  ; 4.214  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 4.194  ; 4.194  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 4.664  ; 4.664  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 4.211  ; 4.211  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 4.458  ; 4.458  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 3.944  ; 3.944  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 3.969  ; 3.969  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 4.000  ; 4.000  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 5.417  ; 5.417  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 5.411  ; 5.411  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 5.417  ; 5.417  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 5.428  ; 5.428  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 11.577 ; 11.577 ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 9.148  ; 9.148  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 9.547  ; 9.547  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 9.250  ; 9.250  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 9.551  ; 9.551  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 9.336  ; 9.336  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 9.730  ; 9.730  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 10.000 ; 10.000 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 9.938  ; 9.938  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 9.148  ; 9.148  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 11.427 ; 11.427 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 11.427 ; 11.427 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 11.427 ; 11.427 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 11.427 ; 11.427 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 11.416 ; 11.416 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 11.416 ; 11.416 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 11.625 ; 11.625 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 11.631 ; 11.631 ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 11.642 ; 11.642 ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 7.796  ; 7.796  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 8.271  ; 8.271  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.836  ; 7.836  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 8.261  ; 8.261  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 8.205  ; 8.205  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 8.360  ; 8.360  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 8.306  ; 8.306  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 8.152  ; 8.152  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 7.796  ; 7.796  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 8.011  ; 8.011  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 8.018  ; 8.018  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 10.942 ; 10.942 ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 8.172  ; 8.172  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 8.304  ; 8.304  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 8.265  ; 8.265  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 8.491  ; 8.491  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 8.539  ; 8.539  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 8.494  ; 8.494  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 8.925  ; 8.925  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 8.498  ; 8.498  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 8.519  ; 8.519  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 8.258  ; 8.258  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 8.172  ; 8.172  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 9.664  ; 9.664  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 7.995  ; 7.995  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 9.008  ; 9.008  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 9.058  ; 9.058  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 8.959  ; 8.959  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 8.756  ; 8.756  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.995  ; 7.995  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 8.246  ; 8.246  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 8.473  ; 8.473  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 8.754  ; 8.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 8.540  ; 8.540  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 8.602  ; 8.602  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.608  ; 7.608  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 3.810  ; 3.810  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.179  ; 4.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.152  ; 4.152  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.184  ; 4.184  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.197  ; 4.197  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 3.840  ; 3.840  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 3.815  ; 3.815  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 3.810  ; 3.810  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.433  ; 4.433  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 3.823  ; 3.823  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 4.114  ; 4.114  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 4.100  ; 4.100  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 4.704  ; 4.704  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 4.488  ; 4.488  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 4.460  ; 4.460  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 4.661  ; 4.661  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 5.705  ; 5.705  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 6.431  ; 6.431  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 6.414  ; 6.414  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 6.260  ; 6.260  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 5.897  ; 5.897  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 5.907  ; 5.907  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 6.669  ; 6.669  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 6.259  ; 6.259  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 6.231  ; 6.231  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 5.705  ; 5.705  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 5.942  ; 5.942  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 6.352  ; 6.352  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 5.768  ; 5.768  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 6.071  ; 6.071  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 6.515  ; 6.515  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 6.030  ; 6.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 6.235  ; 6.235  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 4.276  ; 4.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 4.497  ; 4.497  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.212  ; 4.212  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 4.471  ; 4.471  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 3.944  ; 3.944  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 4.540  ; 4.540  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 4.479  ; 4.479  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 4.435  ; 4.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 4.434  ; 4.434  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 4.250  ; 4.250  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 4.217  ; 4.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 4.242  ; 4.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 4.243  ; 4.243  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 4.214  ; 4.214  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 4.194  ; 4.194  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 4.664  ; 4.664  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 4.211  ; 4.211  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 4.458  ; 4.458  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 3.944  ; 3.944  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 3.969  ; 3.969  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 4.000  ; 4.000  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 5.411  ; 5.411  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 5.417  ; 5.417  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 5.428  ; 5.428  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.282 ;    ;    ; 10.282 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.282 ;    ;    ; 10.282 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                ;
+--------------+------------+--------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 12.071 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 12.309 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 12.102 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 12.091 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 12.071 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 12.322 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 12.395 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 12.395 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 12.385 ;      ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 4.080  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 4.080  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 4.429  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 4.429  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 4.439  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 4.439  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 4.420  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 4.632  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 4.870  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 4.663  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 4.652  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 4.632  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 4.883  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 4.956  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 4.956  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 4.946  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+--------+------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                        ;
+--------------+------------+--------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 10.846 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 11.084 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 10.877 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 10.866 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 10.846 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 11.097 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 11.170 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 11.170 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 11.160 ;      ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 4.080  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 4.080  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 4.103  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 4.110  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 4.140  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 4.429  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 4.429  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 4.439  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 4.439  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 4.420  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 4.632  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 4.870  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 4.663  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 4.652  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 4.632  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 4.883  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 4.956  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 4.956  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 4.946  ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+--------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 12.071    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 12.309    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 12.102    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 12.091    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 12.071    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 12.322    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 12.395    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 12.395    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 12.385    ;           ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 4.080     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 4.080     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 4.429     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 4.429     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 4.439     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 4.439     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 4.420     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 4.632     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 4.870     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 4.663     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 4.652     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 4.632     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 4.883     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 4.956     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 4.956     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 4.946     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 10.846    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 11.084    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 10.877    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 10.866    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 10.846    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 11.097    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 11.170    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 11.170    ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 11.160    ;           ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 4.080     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 4.080     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 4.103     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 4.110     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 4.140     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 4.429     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 4.429     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 4.439     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 4.439     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 4.420     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 4.632     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 4.870     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 4.663     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 4.652     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 4.632     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 4.883     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 4.956     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 4.956     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 4.946     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+--------------------------------------------------------------------+
; Fast Model Setup Summary                                           ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[2] ; -3.676 ; -121.946      ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -3.045 ; -196.892      ;
; OSC_27                                    ; -0.979 ; -84.887       ;
; clk                                       ; 16.968 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; OSC_27                                    ; -0.402 ; -2.046        ;
; clk                                       ; 0.215  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.215  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast Model Recovery Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; -3.872 ; -682.849      ;
; OSC_27                                    ; -2.256 ; -660.545      ;
+-------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Removal Summary                                        ;
+-------------------------------------------+-------+---------------+
; Clock                                     ; Slack ; End Point TNS ;
+-------------------------------------------+-------+---------------+
; OSC_27                                    ; 0.967 ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 3.470 ; 0.000         ;
+-------------------------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                             ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; u6|sdram_pll1|altpll_component|pll|clk[0] ; 2.502  ; 0.000         ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; 7.132  ; 0.000         ;
; clk                                       ; 9.000  ; 0.000         ;
; OSC_27                                    ; 16.138 ; 0.000         ;
+-------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                       ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                                                                       ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -3.676 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.626     ; 2.084      ;
; -3.676 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.626     ; 2.084      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.561 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.967      ;
; -3.556 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.627     ; 1.963      ;
; -3.556 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.627     ; 1.963      ;
; -3.282 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.721      ;
; -3.250 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                                                                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.625     ; 1.659      ;
; -3.197 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.636      ;
; -3.078 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.517      ;
; -3.071 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.510      ;
; -3.069 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.508      ;
; -2.953 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.392      ;
; -2.946 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.385      ;
; -2.853 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.255      ;
; -2.806 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.245      ;
; -2.803 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.562     ; 1.242      ;
; -2.785 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|read_write                                                                                                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 1.191      ;
; -2.732 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.134      ;
; -2.732 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.134      ;
; -2.731 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.133      ;
; -2.730 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.132      ;
; -2.729 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.131      ;
; -2.726 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.632     ; 1.128      ;
; -2.578 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 0.984      ;
; -2.577 ; Reset_Delay:u3|oRST_2  ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                                                                                           ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.002        ; -1.628     ; 0.983      ;
; 13.357 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.579      ;
; 13.357 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.579      ;
; 13.412 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.524      ;
; 13.412 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.524      ;
; 13.422 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.514      ;
; 13.422 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.514      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.472 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.462      ;
; 13.477 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.458      ;
; 13.477 ; VGA_Ctrl:u9|H_Cont[6]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.458      ;
; 13.477 ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.459      ;
; 13.477 ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.459      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[9]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.409      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[9]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.409      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.527 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.407      ;
; 13.532 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.403      ;
; 13.532 ; VGA_Ctrl:u9|H_Cont[10] ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.403      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.537 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.397      ;
; 13.542 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[9]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.393      ;
; 13.542 ; VGA_Ctrl:u9|H_Cont[5]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.615     ; 3.393      ;
; 13.555 ; VGA_Ctrl:u9|H_Cont[7]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.381      ;
; 13.555 ; VGA_Ctrl:u9|H_Cont[7]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.614     ; 3.381      ;
; 13.592 ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.342      ;
; 13.592 ; VGA_Ctrl:u9|H_Cont[8]  ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; OSC_27       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 18.518       ; -1.616     ; 3.342      ;
+--------+------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                        ; To Node                              ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.045 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|RD_MASK[0]    ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.433      ;
; -3.045 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|RD_MASK[1]    ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.433      ;
; -3.045 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mRD           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.433      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[15]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[7]      ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[12]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[13]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[14]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[16]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.028 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[17]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.414      ;
; -3.023 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[18]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.411      ;
; -3.023 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[19]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.411      ;
; -3.023 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[22]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.411      ;
; -3.023 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[20]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.411      ;
; -3.023 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[21]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.411      ;
; -2.949 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[8]      ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.336      ;
; -2.949 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[9]      ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.336      ;
; -2.949 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[10]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.336      ;
; -2.949 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mADDR[11]     ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.336      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[15] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[18] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[21] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[14] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[17] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[16] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[20] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[22] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[19] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[13] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[12] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[10] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.898 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[11] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.288      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[15] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[21] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[20] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[14] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[17] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[16] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[18] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[19] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[22] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[13] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[11] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[12] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[10] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.868 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.253      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[15] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[7]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[21] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[18] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[14] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[16] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[17] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[20] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[19] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[22] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[13] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[9]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[10] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[11] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[8]  ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.792 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[12] ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.181      ;
; -2.722 ; Reset_Delay:u3|oRST_0                                                                                                            ; Sdram_Control_4Port:u6|mWR           ; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.105      ;
; 6.349  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.952      ;
; 6.349  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.952      ;
; 6.349  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.952      ;
; 6.371  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.924      ;
; 6.371  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.924      ;
; 6.371  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.924      ;
; 6.390  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.911      ;
; 6.390  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.911      ;
; 6.390  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.911      ;
; 6.419  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.876      ;
; 6.419  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.876      ;
; 6.419  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.876      ;
; 6.425  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.876      ;
; 6.425  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.876      ;
; 6.425  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.876      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[15]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[7]      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[12]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[13]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[14]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[16]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.429  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[17]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.870      ;
; 6.434  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[18]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.867      ;
; 6.434  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[19]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.867      ;
; 6.434  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[22]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.867      ;
; 6.434  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[20]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.867      ;
; 6.434  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[0] ; Sdram_Control_4Port:u6|mADDR[21]     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.010      ; 2.867      ;
; 6.448  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.847      ;
; 6.448  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.847      ;
; 6.448  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2] ; Sdram_Control_4Port:u6|mRD           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.004      ; 2.847      ;
; 6.451  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[0]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.848      ;
; 6.451  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[0] ; Sdram_Control_4Port:u6|RD_MASK[1]    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 9.259        ; 0.008      ; 2.848      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'OSC_27'                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.979 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.041     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.976 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.971      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.967 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Z_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.038     ; 0.962      ;
; -0.958 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.958      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.954 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|X_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.036     ; 0.951      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[1]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.943 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.035     ; 0.941      ;
; -0.942 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[3]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.945      ;
; -0.941 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[0]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.944      ;
; -0.941 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.944      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[19]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[10]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[11]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[12]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[13]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[14]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[15]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[16]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[17]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[18]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[8]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|Y_OUT[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.940      ;
; -0.940 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[9]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.943      ;
; -0.939 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[2]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.942      ;
; -0.938 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[3]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.938      ;
; -0.938 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[9]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.938      ;
; -0.936 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[4]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.936      ;
; -0.936 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[6]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.033     ; 0.936      ;
; -0.935 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[6]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.938      ;
; -0.933 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[4]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.936      ;
; -0.931 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[5]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.934      ;
; -0.926 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oBlue[7]                                                                                                                          ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.929      ;
; -0.915 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[0]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.918      ;
; -0.915 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[6]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.030     ; 0.918      ;
; -0.913 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[7]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.915      ;
; -0.912 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[2]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.914      ;
; -0.912 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[5]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.914      ;
; -0.908 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[8]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.910      ;
; -0.907 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[0]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.909      ;
; -0.905 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oRed[1]                                                                                                                           ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.907      ;
; -0.860 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[2]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.862      ;
; -0.860 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[3]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.862      ;
; -0.859 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[9]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.861      ;
; -0.858 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[8]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.860      ;
; -0.856 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[7]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.858      ;
; -0.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[1]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.856      ;
; -0.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[4]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.856      ;
; -0.854 ; Reset_Delay:u3|oRST_2                      ; YCbCr2RGB:u8|oGreen[5]                                                                                                                         ; clk                                       ; OSC_27      ; 0.001        ; -0.031     ; 0.856      ;
; 18.323 ; filtre_video:u_10|module_lissage:u_4|oY[0] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.819      ;
; 18.337 ; filtre_video:u_10|module_lissage:u_4|oY[0] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.647      ; 1.804      ;
; 18.368 ; filtre_video:u_10|module_lissage:u_4|oY[3] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.774      ;
; 18.378 ; filtre_video:u_10|module_lissage:u_4|oY[3] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.647      ; 1.763      ;
; 18.412 ; filtre_video:u_10|module_lissage:u_4|oY[5] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.730      ;
; 18.413 ; filtre_video:u_10|module_lissage:u_4|oY[6] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.729      ;
; 18.423 ; filtre_video:u_10|module_lissage:u_4|oY[5] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.647      ; 1.718      ;
; 18.424 ; filtre_video:u_10|module_lissage:u_4|oY[4] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.718      ;
; 18.424 ; filtre_video:u_10|module_lissage:u_4|oY[7] ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.648      ; 1.718      ;
; 18.425 ; filtre_video:u_10|module_lissage:u_4|oY[6] ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 18.519       ; 1.647      ; 1.716      ;
+--------+--------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 16.968 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 3.065      ;
; 17.125 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.909      ;
; 17.138 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.895      ;
; 17.152 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.881      ;
; 17.198 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.835      ;
; 17.225 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.809      ;
; 17.234 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.800      ;
; 17.250 ; Reset_Delay:u3|Cont[1]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.784      ;
; 17.273 ; Reset_Delay:u3|Cont[12] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.760      ;
; 17.303 ; Reset_Delay:u3|Cont[2]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.731      ;
; 17.345 ; Reset_Delay:u3|Cont[5]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.689      ;
; 17.347 ; Reset_Delay:u3|Cont[8]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.687      ;
; 17.362 ; Reset_Delay:u3|Cont[6]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.672      ;
; 17.406 ; Reset_Delay:u3|Cont[7]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.628      ;
; 17.459 ; Reset_Delay:u3|Cont[0]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.003      ; 2.576      ;
; 17.483 ; Reset_Delay:u3|Cont[4]  ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.551      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.691 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.340      ;
; 17.825 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[0]  ; clk          ; clk         ; 20.000       ; -0.002     ; 2.205      ;
; 17.834 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|oRST_2   ; clk          ; clk         ; 20.000       ; 0.002      ; 2.200      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.848 ; Reset_Delay:u3|Cont[9]  ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.184      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.861 ; Reset_Delay:u3|Cont[14] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.170      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.875 ; Reset_Delay:u3|Cont[15] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.156      ;
; 17.888 ; Reset_Delay:u3|Cont[16] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.145      ;
; 17.901 ; Reset_Delay:u3|Cont[18] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.132      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.921 ; Reset_Delay:u3|Cont[13] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; -0.001     ; 2.110      ;
; 17.923 ; Reset_Delay:u3|Cont[21] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.110      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[21] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[20] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[16] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[18] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[19] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[17] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[11] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[14] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[15] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[13] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.936 ; Reset_Delay:u3|Cont[11] ; Reset_Delay:u3|Cont[12] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.096      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[6]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[7]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.948 ; Reset_Delay:u3|Cont[10] ; Reset_Delay:u3|Cont[4]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.084      ;
; 17.950 ; Reset_Delay:u3|Cont[19] ; Reset_Delay:u3|oRST_0   ; clk          ; clk         ; 20.000       ; 0.001      ; 2.083      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[9]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[10] ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[8]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[3]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[1]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[2]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
; 17.957 ; Reset_Delay:u3|Cont[3]  ; Reset_Delay:u3|Cont[5]  ; clk          ; clk         ; 20.000       ; 0.000      ; 2.075      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'OSC_27'                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                      ; To Node                                                                                                                                                        ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.402 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.290      ;
; -0.267 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.424      ;
; -0.253 ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.435      ;
; -0.243 ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.445      ;
; -0.126 ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.562      ;
; -0.124 ; filtre_video:u_10|module_lissage:u_4|oY[0]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.564      ;
; -0.115 ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.573      ;
; -0.113 ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.575      ;
; -0.111 ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.580      ;
; -0.109 ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.579      ;
; -0.100 ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.592      ;
; -0.083 ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.644      ; 1.605      ;
; 0.015  ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.706      ;
; 0.023  ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.714      ;
; 0.025  ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.716      ;
; 0.026  ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.718      ;
; 0.026  ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.718      ;
; 0.027  ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.718      ;
; 0.037  ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.729      ;
; 0.038  ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.730      ;
; 0.072  ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.763      ;
; 0.082  ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.774      ;
; 0.113  ; filtre_video:u_10|module_lissage:u_4|oY[0]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.647      ; 1.804      ;
; 0.127  ; filtre_video:u_10|module_lissage:u_4|oY[0]                                                                                                                     ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27      ; 0.001        ; 1.648      ; 1.819      ;
; 0.215  ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; VGA_Ctrl:u9|oVGA_HS                                                                                                                                            ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.389      ;
; 0.239  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.393      ;
; 0.244  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4] ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4] ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.398      ;
; 0.252  ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.406      ;
; 0.256  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.408      ;
; 0.256  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.408      ;
; 0.256  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.408      ;
; 0.258  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.410      ;
; 0.258  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.410      ;
; 0.265  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a0                   ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.417      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT7                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT24                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT23                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT22                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT21                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT20                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT19                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT18                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT17                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT16                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT15                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT14                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT13                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT12                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT11                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT10                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT9                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_out10~DATAOUT8                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT7                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT6                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT5                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
; 0.266  ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                               ; OSC_27                                    ; OSC_27      ; 0.000        ; 0.000      ; 0.309      ;
+--------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:u3|oRST_2             ; Reset_Delay:u3|oRST_2             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[0]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Reset_Delay:u3|oRST_1             ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.353 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; Reset_Delay:u3|Cont[18]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[19]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.427 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.491 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[12]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; Reset_Delay:u3|Cont[21]           ; Reset_Delay:u3|oRST_1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:u3|Cont[9]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[16]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; Reset_Delay:u3|Cont[1]            ; Reset_Delay:u3|Cont[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; Reset_Delay:u3|Cont[20]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[20]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; Reset_Delay:u3|Cont[14]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; Reset_Delay:u3|Cont[17]           ; Reset_Delay:u3|Cont[18]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:u3|Cont[16]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.526 ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; Reset_Delay:u3|Cont[11]           ; Reset_Delay:u3|Cont[13]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Reset_Delay:u3|Cont[4]            ; Reset_Delay:u3|Cont[6]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; Reset_Delay:u3|Cont[6]            ; Reset_Delay:u3|Cont[8]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; Reset_Delay:u3|Cont[8]            ; Reset_Delay:u3|Cont[10]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; Reset_Delay:u3|Cont[12]           ; Reset_Delay:u3|Cont[14]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; Reset_Delay:u3|Cont[0]            ; Reset_Delay:u3|Cont[1]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.693      ;
; 0.540 ; Reset_Delay:u3|Cont[13]           ; Reset_Delay:u3|Cont[15]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Reset_Delay:u3|Cont[15]           ; Reset_Delay:u3|Cont[17]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; Reset_Delay:u3|Cont[10]           ; Reset_Delay:u3|Cont[11]           ; clk          ; clk         ; 0.000        ; 0.001      ; 0.702      ;
; 0.549 ; Reset_Delay:u3|Cont[2]            ; Reset_Delay:u3|Cont[3]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; Reset_Delay:u3|Cont[3]            ; Reset_Delay:u3|Cont[5]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; Reset_Delay:u3|Cont[5]            ; Reset_Delay:u3|Cont[7]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; Reset_Delay:u3|Cont[7]            ; Reset_Delay:u3|Cont[9]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; Reset_Delay:u3|Cont[19]           ; Reset_Delay:u3|Cont[21]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                       ; To Node                                                                                                                                                         ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|REF_REQ                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; Sdram_Control_4Port:u6|command:command1|do_precharge                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mRD_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; Sdram_Control_4Port:u6|ST[0]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|REF_ACK                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[0]                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; Sdram_Control_4Port:u6|mWR_DONE                                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; Sdram_Control_4Port:u6|Read                                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; Sdram_Control_4Port:u6|command:command1|ex_write                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|ex_read                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; Sdram_Control_4Port:u6|control_interface:control1|CMD_ACK                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; Sdram_Control_4Port:u6|command:command1|CM_ACK                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; Sdram_Control_4Port:u6|IN_REQ                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; Sdram_Control_4Port:u6|OUT_VALID                                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; Sdram_Control_4Port:u6|command:command1|do_rw                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; Sdram_Control_4Port:u6|command:command1|oe4                                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[9]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[8]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; Sdram_Control_4Port:u6|command:command1|rw_flag                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[3]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|command:command1|SA[1]                                                                                                                   ; Sdram_Control_4Port:u6|SA[1]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|mADDR[13]                                                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|SADDR[13]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Sdram_Control_4Port:u6|command:command1|CS_N[0]                                                                                                                 ; Sdram_Control_4Port:u6|CS_N[0]                                                                                                                                  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[0]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[0]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; Sdram_Control_4Port:u6|command:command1|SA[2]                                                                                                                   ; Sdram_Control_4Port:u6|SA[2]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Sdram_Control_4Port:u6|command:command1|SA[7]                                                                                                                   ; Sdram_Control_4Port:u6|SA[7]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Sdram_Control_4Port:u6|command:command1|rp_shift[2]                                                                                                             ; Sdram_Control_4Port:u6|command:command1|rp_shift[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; Sdram_Control_4Port:u6|command:command1|SA[3]                                                                                                                   ; Sdram_Control_4Port:u6|SA[3]                                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Sdram_Control_4Port:u6|command:command1|do_initial                                                                                                              ; Sdram_Control_4Port:u6|command:command1|CS_N[0]                                                                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; Sdram_Control_4Port:u6|control_interface:control1|init_timer[15]                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rRD2_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; Sdram_Control_4Port:u6|rWR1_ADDR[22]                                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; Sdram_Control_4Port:u6|control_interface:control1|timer[15]                                                                                                     ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|sub_parity12a0                    ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a2                   ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[2]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[2]  ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|delayed_wrptr_g[3]                                           ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                  ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|sub_parity6a1                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Sdram_Control_4Port:u6|command:command1|do_load_mode                                                                                                            ; Sdram_Control_4Port:u6|command:command1|BA[0]                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.253 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Sdram_Control_4Port:u6|mWR                                                                                                                                      ; Sdram_Control_4Port:u6|Pre_WR                                                                                                                                   ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                    ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|parity5                         ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                      ; To Node                                                                                                                                                       ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.215 ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                 ; filtre_video:u_10|module_SRAM:u_2|synchro_curr                                                                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|read_write                                                                                                               ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                                                                                           ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.335 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[0]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.487      ;
; 0.338 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[7]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.490      ;
; 0.356 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.412 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.616      ;
; 0.413 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.621      ;
; 0.418 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.626      ;
; 0.419 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.623      ;
; 0.421 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.625      ;
; 0.425 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.629      ;
; 0.442 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.594      ;
; 0.445 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[0]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.597      ;
; 0.451 ; filtre_video:u_10|module_lissage:u_4|address_cur[1]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[3]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.607      ;
; 0.472 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.624      ;
; 0.472 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.624      ;
; 0.473 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.625      ;
; 0.473 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[13]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.629      ;
; 0.482 ; filtre_video:u_10|module_lissage:u_4|read_write                                                ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.682      ;
; 0.498 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.509 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.665      ;
; 0.517 ; filtre_video:u_10|module_lissage:u_4|address_cur[3]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.717      ;
; 0.524 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[15]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.676      ;
; 0.533 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; filtre_video:u_10|module_lissage:u_4|address_cur[4]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.743      ;
; 0.535 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.743      ;
; 0.536 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[11]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.692      ;
; 0.539 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[17]                                                                ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.695      ;
; 0.540 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.748      ;
; 0.542 ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; filtre_video:u_10|module_lissage:u_4|address_cur[5]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.070      ; 0.750      ;
; 0.543 ; filtre_video:u_10|module_lissage:u_4|address_cur[2]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[5]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.699      ;
; 0.544 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[22] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; filtre_video:u_10|module_lissage:u_4|address_cur[0]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[1]                                                                 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.004      ; 0.707      ;
; 0.566 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[23] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[1]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.732      ;
; 0.583 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.736      ;
; 0.603 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.756      ;
; 0.614 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.766      ;
; 0.615 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[2]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.767      ;
; 0.618 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.771      ;
; 0.636 ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                             ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.788      ;
; 0.638 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.646 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[25] ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; filtre_video:u_10|module_lissage:u_4|address_cur[7]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.062      ; 0.848      ;
; 0.649 ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[3]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[5]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.802      ;
; 0.653 ; filtre_video:u_10|module_lissage:u_4|address_cur[6]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.857      ;
; 0.653 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.806      ;
; 0.660 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[24] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; filtre_video:u_10|module_lissage:u_4|address_cur[8]                                            ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.066      ; 0.864      ;
; 0.673 ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|memoire_rtl_0_bypass[25] ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[7]                                                                                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.829      ;
; 0.682 ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                              ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.834      ;
; 0.685 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[4]                                        ; filtre_video:u_10|module_lissage:u_4|oY[4]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[6]                                        ; filtre_video:u_10|module_lissage:u_4|oY[6]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.837      ;
; 0.688 ; filtre_video:u_10|module_lissage:u_4|data_out_1_prec[5]                                        ; filtre_video:u_10|module_lissage:u_4|oY[7]                                                                                                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.840      ;
+-------+------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                       ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.601     ; 2.271      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.872 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.596     ; 2.276      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.972      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.977      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 1.967      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.972      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.972      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.972      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.977      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.977      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.976      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.652     ; 1.970      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.644     ; 1.978      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.977      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.650     ; 1.972      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.976      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.651     ; 1.971      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 1.967      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.651     ; 1.971      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.645     ; 1.977      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.646     ; 1.976      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.657     ; 1.965      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 1.967      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                       ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 1.967      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.655     ; 1.967      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.653     ; 1.969      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.643     ; 1.979      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.648     ; 1.974      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.647     ; 1.975      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
; -3.589 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                                 ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.001        ; -1.649     ; 1.973      ;
+--------+-----------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'OSC_27'                                                                                                                                                                                                                                           ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 2.274      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]  ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]  ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -2.256 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15] ; clk          ; OSC_27      ; 0.001        ; 0.023      ; 2.279      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 1.979      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 1.979      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.030     ; 1.976      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 1.979      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.030     ; 1.976      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 1.974      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 1.974      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 1.974      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.030     ; 1.976      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 1.965      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 1.965      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.031     ; 1.975      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[4]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.032     ; 1.974      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 1.970      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[0]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.030     ; 1.976      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 1.970      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.030     ; 1.976      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 1.965      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.041     ; 1.965      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.033     ; 1.973      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[1]   ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 1.970      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[2]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 1.979      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[3]                                                    ; clk          ; OSC_27      ; 0.001        ; -0.027     ; 1.979      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.035     ; 1.971      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[0]   ; clk          ; OSC_27      ; 0.001        ; -0.036     ; 1.970      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[3]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[5]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[2]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[4]   ; clk          ; OSC_27      ; 0.001        ; -0.029     ; 1.977      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6]   ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[0]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[1]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[2]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[3]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[4]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[5]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[6]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; YUV422_to_444:u7|mY[7]                                                                                                                                           ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.026     ; 1.980      ;
; -1.973 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                 ; clk          ; OSC_27      ; 0.001        ; -0.021     ; 1.985      ;
; -1.370 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_mult9~OBSERVABLEDATAA_REGOUT7                   ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.364      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT7                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT6                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT5                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT4                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT3                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT2                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT1                                  ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10                                           ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT24                                 ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT23                                 ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT22                                 ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT21                                 ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
; -1.363 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult2|mac_out10~DATAOUT20                                 ; clk          ; OSC_27      ; 0.001        ; 0.018      ; 1.357      ;
+--------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'OSC_27'                                                                                                                                                                                                                         ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.967 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.032     ; 1.087      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.981 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.099      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.995 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.034     ; 1.113      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[7]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[6]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[5]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[4]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[3]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[2]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[0]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[1]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[12]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[11]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[10]                                                ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[9]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 0.999 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[8]                                                 ; clk          ; OSC_27      ; 0.000        ; -0.040     ; 1.111      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.006 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u2|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.036     ; 1.122      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[26]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[25]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[24]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[23]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[22]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[21]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[20]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[19]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[18]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[17]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[16]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[15]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[14]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.018 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|dffe8a[13]                                                ; clk          ; OSC_27      ; 0.000        ; -0.037     ; 1.133      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[6]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[7]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[5]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[10]                                                                                                                         ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[9]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[8]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[3]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[4]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[1]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[2]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.034 ; Reset_Delay:u3|oRST_2 ; VGA_Ctrl:u9|H_Cont[0]                                                                                                                          ; clk          ; OSC_27      ; 0.000        ; -0.012     ; 1.174      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.077 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.020      ; 1.140      ;
; 1.100 ; Reset_Delay:u3|oRST_2 ; YCbCr2RGB:u8|MAC_3:u1|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult3|mac_mult9~OBSERVABLEDATAA_REGOUT7 ; clk          ; OSC_27      ; 0.000        ; 0.019      ; 1.162      ;
+-------+-----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                     ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                                                                                                                                         ; Launch Clock ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.650     ; 1.972      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[7]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[8]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 1.977      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[7]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[7]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[8]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[8]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[6]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[6]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.650     ; 1.972      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.650     ; 1.972      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.650     ; 1.972      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 1.977      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 1.977      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[5]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.976      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.652     ; 1.970      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[9]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.644     ; 1.978      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[8]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[7]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[7] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[8] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[5]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 1.977      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.650     ; 1.972      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.976      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[4]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[8]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 1.971      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.651     ; 1.971      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[7] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[6]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[4]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[9]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.645     ; 1.977      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[7]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[6]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.976      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[3]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.657     ; 1.965      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[9] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[8] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.643     ; 1.979      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a[6] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[5]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[5] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_bwp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_kec:rs_brp|dffe17a[3]                               ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[4]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.646     ; 1.976      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[2]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.647     ; 1.975      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|parity11                          ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                     ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a[5]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22|dffe24a[3]  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.657     ; 1.965      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_bwp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.655     ; 1.967      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|dffpipe_oe9:ws_brp|dffe21a[1]                                ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.653     ; 1.969      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[0] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 1.973      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18|dffe20a[1] ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
; 3.470 ; Reset_Delay:u3|oRST_0 ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|rdptr_g[1]                                                  ; clk          ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -1.648     ; 1.974      ;
+-------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a10~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a11~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a12~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a13~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a14~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a15~portb_memory_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg0  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg1  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg2  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg3  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg4  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg5  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg6  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg7  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_address_reg8  ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg1   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg2   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg3   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg4   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg5   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg6   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_datain_reg7   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~portb_we_reg        ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~portb_memory_reg0   ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a0~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg0 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg1 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg2 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg3 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg4 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg5 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg6 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg7 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a9~porta_address_reg8 ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]                           ;
; 2.502 ; 4.629        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Sdram_Control_4Port:u6|Sdram_WR_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]                           ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u6|sdram_pll1|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~porta_we_reg       ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg1 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg2 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg3 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg4 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg5 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg6 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg7 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a0~portb_address_reg8 ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 7.132 ; 9.259        ; 2.127          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_lissage:u_4|module_memoire_ligne:mem_ligne_1|altsyncram:memoire_rtl_0|altsyncram_m8c1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[0]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[10]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[11]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[12]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[13]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[14]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[15]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[16]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[17]                                                                                                            ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[1]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[2]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[3]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[4]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[5]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[6]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[7]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; High Pulse Width ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ;
; 8.259 ; 9.259        ; 1.000          ; Low Pulse Width  ; u6|sdram_pll1|altpll_component|pll|clk[2] ; Rise       ; filtre_video:u_10|module_SRAM:u_2|address_curr[8]                                                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[0]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[10] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[11] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[12] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[13] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[14] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[15] ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[1]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[2]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[3]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[4]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[5]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[6]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[7]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[8]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CLK_DIV[9]  ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; I2C_AV_Config:u1|mI2C_CTRL_CLK    ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[0]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[10]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[11]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[12]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[13]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[14]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[15]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[16]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[17]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[18]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[19]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[1]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[20]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[21]           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[2]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[3]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[4]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[5]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[6]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[7]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[8]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|Cont[9]            ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_0             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_1             ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Reset_Delay:u3|oRST_2             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50|combout                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|inclk[0]           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; OSC_50~clkctrl|outclk             ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[0]|clk            ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[10]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[11]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[12]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|mI2C_CLK_DIV[13]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OSC_27'                                                                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.138 ; 18.518       ; 2.380          ; High Pulse Width ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]                          ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]                           ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg0 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg1 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg2 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg3 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg4 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg5 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg6 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg7 ;
; 16.139 ; 18.519       ; 2.380          ; Low Pulse Width  ; OSC_27 ; Rise       ; Sdram_Control_4Port:u6|Sdram_RD_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_21m1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ram_block15a8~porta_address_reg8 ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT0                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT1                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT2                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT3                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT4                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT5                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT6                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAA_REGOUT7                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT2                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT4                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT6                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_mult9~OBSERVABLEDATAB_REGOUT9                                            ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10                                                                    ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT1                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT10                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT11                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT12                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT13                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT14                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT15                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT16                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT17                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT18                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT19                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT2                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT20                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT21                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT22                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT23                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT24                                                          ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT3                                                           ;
; 16.499 ; 18.518       ; 2.019          ; High Pulse Width ; OSC_27 ; Rise       ; YCbCr2RGB:u8|MAC_3:u0|altmult_add:ALTMULT_ADD_component|mult_add_4f74:auto_generated|ded_mult_ob91:ded_mult1|mac_out10~DATAOUT4                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 1.706 ; 1.706 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 1.355 ; 1.355 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 1.706 ; 1.706 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 1.557 ; 1.557 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 1.600 ; 1.600 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 1.666 ; 1.666 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 4.100 ; 4.100 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 4.039 ; 4.039 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 3.887 ; 3.887 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 3.618 ; 3.618 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 4.050 ; 4.050 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 4.100 ; 4.100 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 3.956 ; 3.956 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 3.973 ; 3.973 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 4.066 ; 4.066 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -0.805 ; -0.805 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -0.805 ; -0.805 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -1.284 ; -1.284 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -1.135 ; -1.135 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -1.178 ; -1.178 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -1.244 ; -1.244 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -3.498 ; -3.498 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -3.919 ; -3.919 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -3.767 ; -3.767 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -3.498 ; -3.498 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -3.930 ; -3.930 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -3.980 ; -3.980 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -3.836 ; -3.836 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -3.853 ; -3.853 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -3.946 ; -3.946 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 6.560  ; 6.560  ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 6.612  ; 6.612  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 6.105  ; 6.105  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 5.903  ; 5.903  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 6.137  ; 6.137  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 6.014  ; 6.014  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 6.148  ; 6.148  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 6.212  ; 6.212  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 6.172  ; 6.172  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 5.851  ; 5.851  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 6.532  ; 6.532  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 6.532  ; 6.532  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 6.532  ; 6.532  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 6.532  ; 6.532  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 6.522  ; 6.522  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 6.522  ; 6.522  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 6.608  ; 6.608  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 6.612  ; 6.612  ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 6.624  ; 6.624  ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 4.601  ; 4.601  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 4.528  ; 4.528  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 4.374  ; 4.374  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 4.510  ; 4.510  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 4.477  ; 4.477  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 4.601  ; 4.601  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 4.560  ; 4.560  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 4.489  ; 4.489  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 4.326  ; 4.326  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 4.408  ; 4.408  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 4.413  ; 4.413  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 6.202  ; 6.202  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 4.993  ; 4.993  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.598  ; 4.598  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.536  ; 4.536  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.629  ; 4.629  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.656  ; 4.656  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.633  ; 4.633  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.993  ; 4.993  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 4.626  ; 4.626  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 4.639  ; 4.639  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.524  ; 4.524  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 4.533  ; 4.533  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 5.196  ; 5.196  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.913  ; 4.913  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.871  ; 4.871  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.898  ; 4.898  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.832  ; 4.832  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.913  ; 4.913  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.465  ; 4.465  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.620  ; 4.620  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.617  ; 4.617  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.754  ; 4.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.678  ; 4.678  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.692  ; 4.692  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.026  ; 4.026  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 2.179  ; 2.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.064  ; 2.064  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.057  ; 2.057  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.078  ; 2.078  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.096  ; 2.096  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 1.908  ; 1.908  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 1.881  ; 1.881  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 1.878  ; 1.878  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.179  ; 2.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 1.891  ; 1.891  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 2.027  ; 2.027  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 2.008  ; 2.008  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 2.324  ; 2.324  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 2.226  ; 2.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 2.204  ; 2.204  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 2.294  ; 2.294  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 3.905  ; 3.905  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 3.703  ; 3.703  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 3.730  ; 3.730  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 3.796  ; 3.796  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 3.498  ; 3.498  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 3.713  ; 3.713  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 3.837  ; 3.837  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 3.821  ; 3.821  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 3.824  ; 3.824  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 3.462  ; 3.462  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 3.848  ; 3.848  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 3.905  ; 3.905  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 3.690  ; 3.690  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 3.711  ; 3.711  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 3.873  ; 3.873  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 3.702  ; 3.702  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 3.905  ; 3.905  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 2.118  ; 2.118  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 2.217  ; 2.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.069  ; 2.069  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 2.218  ; 2.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 2.330  ; 2.330  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 2.312  ; 2.312  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 2.276  ; 2.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 2.242  ; 2.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 2.239  ; 2.239  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 2.163  ; 2.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 2.147  ; 2.147  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 2.141  ; 2.141  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 2.133  ; 2.133  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 2.330  ; 2.330  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 2.143  ; 2.143  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 2.245  ; 2.245  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 2.080  ; 2.080  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 2.001  ; 2.001  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 2.021  ; 2.021  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 2.051  ; 2.051  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 2.674  ; 2.674  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 2.670  ; 2.670  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 2.674  ; 2.674  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 2.686  ; 2.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 6.034  ; 6.034  ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 4.972  ; 4.972  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 5.160  ; 5.160  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 5.051  ; 5.051  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 5.203  ; 5.203  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 5.059  ; 5.059  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 5.237  ; 5.237  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 5.333  ; 5.333  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 5.295  ; 5.295  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 4.972  ; 4.972  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 5.996  ; 5.996  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 5.996  ; 5.996  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 6.082  ; 6.082  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 6.086  ; 6.086  ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 6.098  ; 6.098  ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 4.326  ; 4.326  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 4.528  ; 4.528  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 4.374  ; 4.374  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 4.510  ; 4.510  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 4.477  ; 4.477  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 4.601  ; 4.601  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 4.560  ; 4.560  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 4.489  ; 4.489  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 4.326  ; 4.326  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 4.408  ; 4.408  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 4.413  ; 4.413  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 5.751  ; 5.751  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 4.524  ; 4.524  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.598  ; 4.598  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.536  ; 4.536  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.629  ; 4.629  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.656  ; 4.656  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.633  ; 4.633  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.993  ; 4.993  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 4.626  ; 4.626  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 4.639  ; 4.639  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.524  ; 4.524  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 4.533  ; 4.533  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 5.196  ; 5.196  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.465  ; 4.465  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.871  ; 4.871  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.898  ; 4.898  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.832  ; 4.832  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.913  ; 4.913  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.465  ; 4.465  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.620  ; 4.620  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.617  ; 4.617  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.754  ; 4.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.678  ; 4.678  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.692  ; 4.692  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.026  ; 4.026  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 1.878  ; 1.878  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.064  ; 2.064  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.057  ; 2.057  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.078  ; 2.078  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.096  ; 2.096  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 1.908  ; 1.908  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 1.881  ; 1.881  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 1.878  ; 1.878  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.179  ; 2.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 1.891  ; 1.891  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 2.027  ; 2.027  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 2.008  ; 2.008  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 2.324  ; 2.324  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 2.226  ; 2.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 2.204  ; 2.204  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 2.294  ; 2.294  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 2.845  ; 2.845  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 3.125  ; 3.125  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 3.144  ; 3.144  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 3.064  ; 3.064  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 2.931  ; 2.931  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 2.942  ; 2.942  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 3.257  ; 3.257  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 3.070  ; 3.070  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 3.088  ; 3.088  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 2.845  ; 2.845  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 2.976  ; 2.976  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 3.117  ; 3.117  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 2.865  ; 2.865  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 3.035  ; 3.035  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 3.202  ; 3.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 3.018  ; 3.018  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 3.059  ; 3.059  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 2.118  ; 2.118  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 2.217  ; 2.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.069  ; 2.069  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 2.218  ; 2.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 2.001  ; 2.001  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 2.312  ; 2.312  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 2.276  ; 2.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 2.242  ; 2.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 2.239  ; 2.239  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 2.163  ; 2.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 2.147  ; 2.147  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 2.141  ; 2.141  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 2.133  ; 2.133  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 2.330  ; 2.330  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 2.143  ; 2.143  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 2.245  ; 2.245  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 2.080  ; 2.080  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 2.001  ; 2.001  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 2.021  ; 2.021  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 2.051  ; 2.051  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 2.670  ; 2.670  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 2.674  ; 2.674  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 2.686  ; 2.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.854 ;    ;    ; 5.854 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.854 ;    ;    ; 5.854 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                               ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 6.229 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 6.342 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 6.255 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 6.249 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 6.229 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 6.340 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 6.388 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 6.388 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 6.378 ;      ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 1.972 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.972 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 2.002 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 2.002 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 2.001 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 2.157 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 2.157 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 2.167 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 2.167 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 2.146 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 2.291 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 2.404 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 2.317 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 2.311 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 2.291 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 2.402 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 2.450 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 2.450 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 2.440 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                       ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 5.703 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 5.816 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 5.729 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 5.723 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 5.703 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 5.814 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 5.862 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 5.862 ;      ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 5.852 ;      ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 1.972 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.972 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 2.002 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 2.002 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.994 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 2.001 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 2.031 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 2.157 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 2.157 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 2.167 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 2.167 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 2.146 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 2.291 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 2.404 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 2.317 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 2.311 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 2.291 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 2.402 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 2.450 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 2.450 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 2.440 ;      ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-------+------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 6.229     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 6.342     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 6.255     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 6.249     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 6.229     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 6.340     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 6.388     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 6.388     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 6.378     ;           ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 1.972     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.972     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 2.002     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 2.002     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 2.001     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 2.157     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 2.157     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 2.167     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 2.167     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 2.146     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 2.291     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 2.404     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 2.317     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 2.311     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 2.291     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 2.402     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 2.450     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 2.450     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 2.440     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                               ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+
; SRAM_DQ[*]   ; OSC_27     ; 5.703     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]  ; OSC_27     ; 5.816     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]  ; OSC_27     ; 5.729     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]  ; OSC_27     ; 5.723     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]  ; OSC_27     ; 5.703     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]  ; OSC_27     ; 5.814     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]  ; OSC_27     ; 5.862     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]  ; OSC_27     ; 5.862     ;           ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]  ; OSC_27     ; 5.852     ;           ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 1.972     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; OSC_27     ; 1.972     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; OSC_27     ; 2.002     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; OSC_27     ; 2.002     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; OSC_27     ; 1.994     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 2.001     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 2.031     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 2.157     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 2.157     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 2.167     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 2.167     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 2.146     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; OSC_27     ; 2.291     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; OSC_27     ; 2.404     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; OSC_27     ; 2.317     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; OSC_27     ; 2.311     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; OSC_27     ; 2.291     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; OSC_27     ; 2.402     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; OSC_27     ; 2.450     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; OSC_27     ; 2.450     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; OSC_27     ; 2.440     ;           ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+--------------+------------+-----------+-----------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+--------------------------------------------+----------+--------+-----------+---------+---------------------+
; Clock                                      ; Setup    ; Hold   ; Recovery  ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+----------+--------+-----------+---------+---------------------+
; Worst-case Slack                           ; -6.457   ; -0.402 ; -6.224    ; 0.967   ; 2.502               ;
;  OSC_27                                    ; -2.067   ; -0.402 ; -3.823    ; 0.967   ; 16.138              ;
;  clk                                       ; 13.711   ; 0.215  ; N/A       ; N/A     ; 9.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; -5.425   ; 0.215  ; -6.224    ; 3.470   ; 2.502               ;
;  u6|sdram_pll1|altpll_component|pll|clk[2] ; -6.457   ; 0.215  ; N/A       ; N/A     ; 7.132               ;
; Design-wide TNS                            ; -729.859 ; -2.046 ; -2376.729 ; 0.0     ; 0.0                 ;
;  OSC_27                                    ; -170.014 ; -2.046 ; -1270.977 ; 0.000   ; 0.000               ;
;  clk                                       ; 0.000    ; 0.000  ; N/A       ; N/A     ; 0.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[0] ; -345.592 ; 0.000  ; -1105.752 ; 0.000   ; 0.000               ;
;  u6|sdram_pll1|altpll_component|pll|clk[2] ; -214.253 ; 0.000  ; N/A       ; N/A     ; 0.000               ;
+--------------------------------------------+----------+--------+-----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+--------------+------------+-------+-------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; 4.426 ; 4.426 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; 3.767 ; 3.767 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; 4.426 ; 4.426 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; 4.120 ; 4.120 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; 4.193 ; 4.193 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; 4.383 ; 4.383 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; 6.886 ; 6.886 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; 6.845 ; 6.845 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; 6.497 ; 6.497 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; 6.000 ; 6.000 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; 6.856 ; 6.856 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; 6.886 ; 6.886 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; 6.590 ; 6.590 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; 6.702 ; 6.702 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; 6.861 ; 6.861 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+--------------+------------+--------+--------+------------+-------------------------------------------+
; DPDT_SW[*]   ; OSC_27     ; -0.805 ; -0.805 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[0]  ; OSC_27     ; -0.805 ; -0.805 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[1]  ; OSC_27     ; -1.284 ; -1.284 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[2]  ; OSC_27     ; -1.135 ; -1.135 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[3]  ; OSC_27     ; -1.178 ; -1.178 ; Rise       ; OSC_27                                    ;
;  DPDT_SW[4]  ; OSC_27     ; -1.244 ; -1.244 ; Rise       ; OSC_27                                    ;
; DRAM_DQ[*]   ; OSC_27     ; -3.498 ; -3.498 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; OSC_27     ; -3.919 ; -3.919 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; OSC_27     ; -3.767 ; -3.767 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; OSC_27     ; -3.498 ; -3.498 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; OSC_27     ; -3.930 ; -3.930 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; OSC_27     ; -3.980 ; -3.980 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; OSC_27     ; -3.836 ; -3.836 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; OSC_27     ; -3.853 ; -3.853 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; OSC_27     ; -3.946 ; -3.946 ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 12.802 ; 12.802 ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 12.856 ; 12.856 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 11.781 ; 11.781 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 11.274 ; 11.274 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 11.790 ; 11.790 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 11.577 ; 11.577 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 11.779 ; 11.779 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 12.072 ; 12.072 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 12.011 ; 12.011 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 11.221 ; 11.221 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 12.652 ; 12.652 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 12.641 ; 12.641 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 12.641 ; 12.641 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 12.850 ; 12.850 ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 12.856 ; 12.856 ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 12.867 ; 12.867 ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 8.360  ; 8.360  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 8.271  ; 8.271  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 7.836  ; 7.836  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 8.261  ; 8.261  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 8.205  ; 8.205  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 8.360  ; 8.360  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 8.306  ; 8.306  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 8.152  ; 8.152  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 7.796  ; 7.796  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 8.011  ; 8.011  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 8.018  ; 8.018  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 11.877 ; 11.877 ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 8.925  ; 8.925  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 8.304  ; 8.304  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 8.265  ; 8.265  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 8.491  ; 8.491  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 8.539  ; 8.539  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 8.494  ; 8.494  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 8.925  ; 8.925  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 8.498  ; 8.498  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 8.519  ; 8.519  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 8.258  ; 8.258  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 8.172  ; 8.172  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 9.664  ; 9.664  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 9.058  ; 9.058  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 9.008  ; 9.008  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 9.058  ; 9.058  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 8.959  ; 8.959  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 8.756  ; 8.756  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 7.995  ; 7.995  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 8.246  ; 8.246  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 8.473  ; 8.473  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 8.754  ; 8.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 8.540  ; 8.540  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 8.602  ; 8.602  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 5.675  ; 5.675  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 7.608  ; 7.608  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 4.433  ; 4.433  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 4.179  ; 4.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 4.152  ; 4.152  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 4.184  ; 4.184  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 4.197  ; 4.197  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 3.840  ; 3.840  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 3.815  ; 3.815  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 3.810  ; 3.810  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 4.433  ; 4.433  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 4.129  ; 4.129  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 3.823  ; 3.823  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 4.114  ; 4.114  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 4.100  ; 4.100  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 4.704  ; 4.704  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 4.488  ; 4.488  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 4.460  ; 4.460  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 4.661  ; 4.661  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 8.127  ; 8.127  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 7.713  ; 7.713  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 7.738  ; 7.738  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 7.873  ; 7.873  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 7.184  ; 7.184  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 7.658  ; 7.658  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 7.975  ; 7.975  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 7.921  ; 7.921  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 7.868  ; 7.868  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 7.071  ; 7.071  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 7.919  ; 7.919  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 8.127  ; 8.127  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 7.597  ; 7.597  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 7.618  ; 7.618  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 8.049  ; 8.049  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 7.615  ; 7.615  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 8.119  ; 8.119  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 4.276  ; 4.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 4.497  ; 4.497  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 4.212  ; 4.212  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 4.471  ; 4.471  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -0.163 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -0.163 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 4.664  ; 4.664  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 4.540  ; 4.540  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 4.479  ; 4.479  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 4.435  ; 4.435  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 4.434  ; 4.434  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 4.250  ; 4.250  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 4.217  ; 4.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 4.242  ; 4.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 4.243  ; 4.243  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 4.214  ; 4.214  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 4.194  ; 4.194  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 4.664  ; 4.664  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 4.211  ; 4.211  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 4.458  ; 4.458  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 4.030  ; 4.030  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 3.944  ; 3.944  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 3.969  ; 3.969  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 4.000  ; 4.000  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 4.178  ; 4.178  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 5.417  ; 5.417  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 5.213  ; 5.213  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 5.202  ; 5.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 5.411  ; 5.411  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 5.417  ; 5.417  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 5.428  ; 5.428  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+----------------+------------+--------+--------+------------+-------------------------------------------+
; SRAM_CE_N      ; OSC_27     ; 6.034  ; 6.034  ; Rise       ; OSC_27                                    ;
; SRAM_DQ[*]     ; OSC_27     ; 4.972  ; 4.972  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[0]    ; OSC_27     ; 5.160  ; 5.160  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[1]    ; OSC_27     ; 5.051  ; 5.051  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[2]    ; OSC_27     ; 5.203  ; 5.203  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[3]    ; OSC_27     ; 5.059  ; 5.059  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[4]    ; OSC_27     ; 5.237  ; 5.237  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[5]    ; OSC_27     ; 5.333  ; 5.333  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[6]    ; OSC_27     ; 5.295  ; 5.295  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[7]    ; OSC_27     ; 4.972  ; 4.972  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[8]    ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[9]    ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[10]   ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[11]   ; OSC_27     ; 6.006  ; 6.006  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[12]   ; OSC_27     ; 5.996  ; 5.996  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[13]   ; OSC_27     ; 5.996  ; 5.996  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[14]   ; OSC_27     ; 6.082  ; 6.082  ; Rise       ; OSC_27                                    ;
;  SRAM_DQ[15]   ; OSC_27     ; 6.086  ; 6.086  ; Rise       ; OSC_27                                    ;
; SRAM_WE_N      ; OSC_27     ; 6.098  ; 6.098  ; Rise       ; OSC_27                                    ;
; VGA_B[*]       ; OSC_27     ; 4.326  ; 4.326  ; Rise       ; OSC_27                                    ;
;  VGA_B[0]      ; OSC_27     ; 4.528  ; 4.528  ; Rise       ; OSC_27                                    ;
;  VGA_B[1]      ; OSC_27     ; 4.374  ; 4.374  ; Rise       ; OSC_27                                    ;
;  VGA_B[2]      ; OSC_27     ; 4.510  ; 4.510  ; Rise       ; OSC_27                                    ;
;  VGA_B[3]      ; OSC_27     ; 4.477  ; 4.477  ; Rise       ; OSC_27                                    ;
;  VGA_B[4]      ; OSC_27     ; 4.601  ; 4.601  ; Rise       ; OSC_27                                    ;
;  VGA_B[5]      ; OSC_27     ; 4.560  ; 4.560  ; Rise       ; OSC_27                                    ;
;  VGA_B[6]      ; OSC_27     ; 4.489  ; 4.489  ; Rise       ; OSC_27                                    ;
;  VGA_B[7]      ; OSC_27     ; 4.326  ; 4.326  ; Rise       ; OSC_27                                    ;
;  VGA_B[8]      ; OSC_27     ; 4.408  ; 4.408  ; Rise       ; OSC_27                                    ;
;  VGA_B[9]      ; OSC_27     ; 4.413  ; 4.413  ; Rise       ; OSC_27                                    ;
; VGA_BLANK      ; OSC_27     ; 5.751  ; 5.751  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Rise       ; OSC_27                                    ;
; VGA_G[*]       ; OSC_27     ; 4.524  ; 4.524  ; Rise       ; OSC_27                                    ;
;  VGA_G[0]      ; OSC_27     ; 4.598  ; 4.598  ; Rise       ; OSC_27                                    ;
;  VGA_G[1]      ; OSC_27     ; 4.536  ; 4.536  ; Rise       ; OSC_27                                    ;
;  VGA_G[2]      ; OSC_27     ; 4.629  ; 4.629  ; Rise       ; OSC_27                                    ;
;  VGA_G[3]      ; OSC_27     ; 4.656  ; 4.656  ; Rise       ; OSC_27                                    ;
;  VGA_G[4]      ; OSC_27     ; 4.633  ; 4.633  ; Rise       ; OSC_27                                    ;
;  VGA_G[5]      ; OSC_27     ; 4.993  ; 4.993  ; Rise       ; OSC_27                                    ;
;  VGA_G[6]      ; OSC_27     ; 4.626  ; 4.626  ; Rise       ; OSC_27                                    ;
;  VGA_G[7]      ; OSC_27     ; 4.639  ; 4.639  ; Rise       ; OSC_27                                    ;
;  VGA_G[8]      ; OSC_27     ; 4.524  ; 4.524  ; Rise       ; OSC_27                                    ;
;  VGA_G[9]      ; OSC_27     ; 4.533  ; 4.533  ; Rise       ; OSC_27                                    ;
; VGA_HS         ; OSC_27     ; 5.196  ; 5.196  ; Rise       ; OSC_27                                    ;
; VGA_R[*]       ; OSC_27     ; 4.465  ; 4.465  ; Rise       ; OSC_27                                    ;
;  VGA_R[0]      ; OSC_27     ; 4.871  ; 4.871  ; Rise       ; OSC_27                                    ;
;  VGA_R[1]      ; OSC_27     ; 4.898  ; 4.898  ; Rise       ; OSC_27                                    ;
;  VGA_R[2]      ; OSC_27     ; 4.832  ; 4.832  ; Rise       ; OSC_27                                    ;
;  VGA_R[3]      ; OSC_27     ; 4.913  ; 4.913  ; Rise       ; OSC_27                                    ;
;  VGA_R[4]      ; OSC_27     ; 4.465  ; 4.465  ; Rise       ; OSC_27                                    ;
;  VGA_R[5]      ; OSC_27     ; 4.620  ; 4.620  ; Rise       ; OSC_27                                    ;
;  VGA_R[6]      ; OSC_27     ; 4.617  ; 4.617  ; Rise       ; OSC_27                                    ;
;  VGA_R[7]      ; OSC_27     ; 4.754  ; 4.754  ; Rise       ; OSC_27                                    ;
;  VGA_R[8]      ; OSC_27     ; 4.678  ; 4.678  ; Rise       ; OSC_27                                    ;
;  VGA_R[9]      ; OSC_27     ; 4.692  ; 4.692  ; Rise       ; OSC_27                                    ;
; VGA_CLK        ; OSC_27     ; 3.085  ; 3.085  ; Fall       ; OSC_27                                    ;
; I2C_SCLK       ; clk        ; 4.026  ; 4.026  ; Rise       ; clk                                       ;
; DRAM_ADDR[*]   ; OSC_27     ; 1.878  ; 1.878  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; OSC_27     ; 2.064  ; 2.064  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; OSC_27     ; 2.057  ; 2.057  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; OSC_27     ; 2.078  ; 2.078  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; OSC_27     ; 2.096  ; 2.096  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; OSC_27     ; 1.908  ; 1.908  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; OSC_27     ; 1.881  ; 1.881  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; OSC_27     ; 1.878  ; 1.878  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; OSC_27     ; 2.179  ; 2.179  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; OSC_27     ; 2.029  ; 2.029  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; OSC_27     ; 1.891  ; 1.891  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; OSC_27     ; 2.027  ; 2.027  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; OSC_27     ; 2.008  ; 2.008  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; OSC_27     ; 2.324  ; 2.324  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; OSC_27     ; 2.226  ; 2.226  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; OSC_27     ; 2.204  ; 2.204  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; OSC_27     ; 2.294  ; 2.294  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; OSC_27     ; 2.845  ; 2.845  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; OSC_27     ; 3.125  ; 3.125  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; OSC_27     ; 3.144  ; 3.144  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; OSC_27     ; 3.064  ; 3.064  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; OSC_27     ; 2.931  ; 2.931  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; OSC_27     ; 2.942  ; 2.942  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; OSC_27     ; 3.257  ; 3.257  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; OSC_27     ; 3.070  ; 3.070  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; OSC_27     ; 3.088  ; 3.088  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; OSC_27     ; 2.845  ; 2.845  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; OSC_27     ; 2.976  ; 2.976  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; OSC_27     ; 3.117  ; 3.117  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; OSC_27     ; 2.865  ; 2.865  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; OSC_27     ; 3.035  ; 3.035  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; OSC_27     ; 3.202  ; 3.202  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; OSC_27     ; 3.018  ; 3.018  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; OSC_27     ; 3.059  ; 3.059  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; OSC_27     ; 2.118  ; 2.118  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; OSC_27     ; 2.217  ; 2.217  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; OSC_27     ; 2.069  ; 2.069  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; OSC_27     ; 2.218  ; 2.218  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; OSC_27     ; -1.622 ;        ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; DRAM_CLK       ; OSC_27     ;        ; -1.622 ; Fall       ; u6|sdram_pll1|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; OSC_27     ; 2.001  ; 2.001  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; OSC_27     ; 2.312  ; 2.312  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; OSC_27     ; 2.276  ; 2.276  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; OSC_27     ; 2.242  ; 2.242  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; OSC_27     ; 2.239  ; 2.239  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; OSC_27     ; 2.163  ; 2.163  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; OSC_27     ; 2.147  ; 2.147  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; OSC_27     ; 2.167  ; 2.167  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; OSC_27     ; 2.141  ; 2.141  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; OSC_27     ; 2.133  ; 2.133  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; OSC_27     ; 2.330  ; 2.330  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; OSC_27     ; 2.143  ; 2.143  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; OSC_27     ; 2.245  ; 2.245  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; OSC_27     ; 2.080  ; 2.080  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; OSC_27     ; 2.001  ; 2.001  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; OSC_27     ; 2.021  ; 2.021  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; OSC_27     ; 2.051  ; 2.051  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; OSC_27     ; 2.116  ; 2.116  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_DQ[*]     ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]    ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11]   ; OSC_27     ; 2.594  ; 2.594  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13]   ; OSC_27     ; 2.584  ; 2.584  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14]   ; OSC_27     ; 2.670  ; 2.670  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15]   ; OSC_27     ; 2.674  ; 2.674  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
; SRAM_WE_N      ; OSC_27     ; 2.686  ; 2.686  ; Rise       ; u6|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; KEY[0]     ; TD_RESET    ; 10.282 ;    ;    ; 10.282 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; KEY[0]     ; TD_RESET    ; 5.854 ;    ;    ; 5.854 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1181     ; 0        ; 0        ; 0        ;
; clk                                       ; OSC_27                                    ; 120      ; 0        ; 0        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 29202    ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; OSC_27                                    ; 20       ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27                                    ; 24       ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 116      ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20       ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10725    ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 56       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 3998     ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 3988     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 1181     ; 0        ; 0        ; 0        ;
; clk                                       ; OSC_27                                    ; 120      ; 0        ; 0        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 29202    ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; OSC_27                                    ; 20       ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; OSC_27                                    ; 24       ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 116      ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 20       ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 10725    ; 0        ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 56       ; 0        ; 0        ; 0        ;
; OSC_27                                    ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 3998     ; 0        ; 0        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[2] ; u6|sdram_pll1|altpll_component|pll|clk[2] ; 3988     ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; OSC_27                                    ; 473      ; 0        ; 2        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 0        ; 30       ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 188      ; 0        ; 1        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; OSC_27                                    ; 473      ; 0        ; 2        ; 0        ;
; OSC_27                                    ; OSC_27                                    ; 0        ; 30       ; 0        ; 0        ;
; clk                                       ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 188      ; 0        ; 1        ; 0        ;
; u6|sdram_pll1|altpll_component|pll|clk[0] ; u6|sdram_pll1|altpll_component|pll|clk[0] ; 0        ; 30       ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 25    ; 25   ;
; Unconstrained Input Port Paths  ; 279   ; 279  ;
; Unconstrained Output Ports      ; 110   ; 110  ;
; Unconstrained Output Port Paths ; 456   ; 456  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Nov  7 10:48:53 2014
Info: Command: quartus_sta projet_video -c projet_video
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "projet_video" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity projet_video -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity projet_video -section_id "Root Region" was ignored
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_21m1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
Info (332104): Reading SDC File: 'projet_video.sdc'
Warning (332174): Ignored filter at projet_video.sdc(27): EXT_CLOCK could not be matched with a port
Warning (332049): Ignored create_clock at projet_video.sdc(27): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clk2" -period 20.000ns [get_ports {EXT_CLOCK}]
Info (332110): Deriving PLL Clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name OSC_27 OSC_27
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[0]} {u6|sdram_pll1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 4 -phase -117.00 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[1]} {u6|sdram_pll1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u6|sdram_pll1|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {u6|sdram_pll1|altpll_component|pll|clk[2]} {u6|sdram_pll1|altpll_component|pll|clk[2]}
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_CLK was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.457
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.457      -214.253 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):    -5.425      -345.592 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -2.067      -170.014 OSC_27 
    Info (332119):    13.711         0.000 clk 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.352         0.000 OSC_27 
    Info (332119):     0.391         0.000 clk 
    Info (332119):     0.391         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.391         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -6.224
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.224     -1105.752 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -3.823     -1270.977 OSC_27 
Info (332146): Worst-case removal slack is 1.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.806         0.000 OSC_27 
    Info (332119):     5.587         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 2.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.502         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     7.132         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):     9.000         0.000 clk 
    Info (332119):    16.138         0.000 OSC_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 115 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Warning (332060): Node: VGA_Ctrl:u9|oVGA_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_HS was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_AV_Config:u1|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: TD_CLK was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.676
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.676      -121.946 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):    -3.045      -196.892 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -0.979       -84.887 OSC_27 
    Info (332119):    16.968         0.000 clk 
Info (332146): Worst-case hold slack is -0.402
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.402        -2.046 OSC_27 
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is -3.872
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.872      -682.849 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    -2.256      -660.545 OSC_27 
Info (332146): Worst-case removal slack is 0.967
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.967         0.000 OSC_27 
    Info (332119):     3.470         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 2.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.502         0.000 u6|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     7.132         0.000 u6|sdram_pll1|altpll_component|pll|clk[2] 
    Info (332119):     9.000         0.000 clk 
    Info (332119):    16.138         0.000 OSC_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 336 megabytes
    Info: Processing ended: Fri Nov  7 10:48:59 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


