
# Design reportat la descriere hardware

  

Domeniul cu care se ocup캒 materia Arhitectura Calculatoarelor este una din ramurile importante aferente Computer Science-ului, mai exact este cel mai de jos nivel, de unde pleac캒 partea de descriere a hardware-ului care mai t칙rziu ajunge s캒 fie programat: CPU, GPU, microcontrolere, 탳i alte circuite dedicate unei aplica탵ii specifice (ASIC).

칉n general, aceast캒 munc캒 se 칥mparte 칥n mai multe echipe, fiecare cu responsabilit캒탵ile ei 탳i expertiza ei:

- arhitect de specifica탵ii (cel care se ocup캒 de descrierea tehnic캒 a produsului);
- inginer de design/descriere (cel care implementeaz캒 arhitectura descris캒 de mai sus);
- inginer de verificare (cel care se ocup캒 ca acel design respect캒 specifica탵iile).

칉n continuare, vom discuta despre responsabilit캒탵ile inginerului de design 탳i ce ar trebui s캒 탳tie acesta.

### La ce ne referim prin design?

Lec탵iile de p칙n캒 acum s-au folosit de 2 tipuri de fi탳iere ca s캒 putem compila 탳i observa efectele modulelor descrise:

- **RTL** (register-transfer layer): sunt tipurile de fi탳iere ce con탵in descrierea hardware a circuitului dorit, la nivel de logic캒 combina탵ional캒 (por탵i logice, multiplexoare, demultiplexoare 탳i decodoare) 탳i secven탵ial캒 (registrii, celule de memorie 탳i latch-uri);
- **Test-bench**: fi탳ierele care descriu cum acele module construite anterior sunt stimulate pentru a testa toat캒 func탵ionalitatea acestora.


Inginerul de design este responsabil de scrierea RTL-ului, dar implementeaz캒 탳i test-bench-uri cu care poate verifica func탵ionalitatea de baz캒 a hardware-ului.


### Cum descriem hardware-ul?

HDL-urile sunt limbaje care se diferen탵iaz캒 de cele de programare precum C, Java, Python, etc. prin faptul c캒 acestea au fost concepute cu scopul de a le fi u탳or inginerilor s캒 poat캒 transpune circuitele electronice 칥n text, sau 칥ntr-un cod ce mai t칙rziu poate fi compilat 칥n por탵i logice.

> Prin **RTL** 칥n탵elegem codul sintetizabil care este compus din totalitatea registriilor 탳i logica ce le leag캒 pentru a descrie circuitul dorit.

> **Sintetizabilitatea** se refer캒 la abilitatea codului HDL de a putea fi tradus sub forma unor por탵i logice, elemente de memorie 탳i leg캒turile dintre acestea.

칉n Verilog nu toate elementele de cod sunt sintetizabile (de exemplu ``initial``), a탳a c캒 trebuie s캒 avem grij캒 de modul 칥n care scriem codul 칥n RTL.

Scopul final al codului RTL este traducerea sa sub forma unor construc탵ii fizice (bistabili, por탵i logice) care se reg캒sesc 칥n bibliotecile tehnologiei foloste (prin tehnologie, se refer캒 aici la m캒rimea nodului, ex. 14nm ca Intel Coffee Lake sau 800 microni ca Intel Pentium).

칉n test bench, nu se pune problema asta, c캒ci are un alt scop 탳i nu va fi present 칥n procesul de fabrica탵ie.

Exist캒 c칙teva reguli de baz캒 dup캒 care ne putem ghida 칥n acest caz:

> 1. Orice primitiv캒 sau operator se poate sintetiza. Totu탳i, trebuie men탵ionat c캒 aceste opera탵ii nu vor fi neap캒rat direct traduse 칥n unit캒탵i care func탵ioneaz캒 la nivel general, ci compilatorul va 칥ncerca s캒 simplifice func탵ia logic캒.

> 2. 칉n HDL, exist캒 칥n general 2 tipuri de variabile care se suprapun cu concepte din electronic캒: fire sau semnale de leg캒tur캒 탳i structuri ce pot memora valori. 칉n Verilog, acestea sunt descrise de `wire`, respectiv `reg`. A nu se confunda `reg` cu registrul 游뱂.

> 3. Construc탵ia `always@(*)` se refer캒 la o grupare de logic캒 combina탵ional캒, 칥n general folosit캒 pentru a descrie automatele pe st캒ri definite (sau FSM-uri) sau pentru gruparea a mai multor semnale schimbate asincron. 칉n general, acestea se comport캒 similar cu semnalele ce sunt atribuite cu constructul `assign`, diferen탵a o face faptul c캒 `always@(*)` cere folosirea variabilelor de tip `reg`. Aceast캒 diferen탵캒 este important캒, 칥ntruc칙t structurile `always@(*)` se pot sintetiza 칥n celule de tip latch:

```verilog
 reg[1:0] a;
 always@(*) begin: latch
	 if (a == 2'b01)
		 a = 2b'00;
	 else if (a == 2'b10)
		 a = 2'b01;
	 else if(a == 2'b00)
		 a == 2'b11;
 // La un moment dat ceva ajunge 2'b11 탳i valoarea va r캒m칙ne blocat캒
 // p칙n캒 la un reset hardware.
 end: latch
```

> 4. 칉n general nu este de dorit a avea latch-uri 칥n RTL, pentru c캒 este greu de verificat starea acestei variabile pe durata func탵ion캒rii circuitului.

> 5. Circuitele secven탵iale sunt cele de tip `always@(posedge clk or negedge rst)`, care sunt structurile principale de memorie 칥ntr-un circuit, 탳i pot fi asociate cu bistabilii (flip-flops). Ele re탵in valoarea din interior p칙n캒 la "c캒derea" reset-ului sau stimularea intr캒rilor bistabilului. Ace탳tia, 칥n cele din urm캒, pot fi asocia탵i cu registrii, dar `reg` are sens de variabil캒 ce re탵ine valoarea dat캒.

### Exemplu de descriere de circuit

칉n cadrul laboratorului de ast캒zi, vom implementa un modul des 칥nt칙lnit 칥n circuite integrate, acesta fiind num캒r캒torul (sau counter). Acesta este des 칥nt칙lnit 칥n procesoare pentru a crea tick-ul de milisecund캒 칥n watchdog-uri, sau pentru generarea semnalelor de PWM (pulse width modulation).

Prima etap캒 칥n elaborarea RTL-ului este de a citi 탳i 칥n탵elege arhitectura pe care inginerul de arhitectur캒 a g칙ndit-o pentru acesta:

<div  align="center">

![Diagrama modulului counter](../media/counter.drawio.png)

_Figure: Diagrama 칥mpreun캒 cu I/O pentru modulul counter_

</div>

Pe l칙ng캒 diagram캒, exist캒 탳i un tabel cu semnifica탵ia semnalelor 탳i cum ar trebui s캒 func탵ioneze modulul (care e practic specifica탵ia arhitecturii).

| **Nume semnal** | **Direc탵ie** | **M캒rime**    | **Descriere**                                                                                                            |
|-----------------|--------------|---------------|---------------------------------------------------------------------------------------------------------------------------|
| WIDTH           | parameter    | -             | L캒탵imea de band캒 a datelor din num캒r캒tor                                                                                   |
| RESET_VAL       | parameter    | [WIDTH-1:0]   | Valoarea cu care num캒r캒torul poate fi instan탵iat la `soft_rst`                                                             |
| clk             | input        | 1             | Ceasul num캒r캒torului                                                                                                      |
| rst_n           | input        | 1             | Reset asincron (activ pe low)                                                                                             |
| soft_rst        | input        | 1             | Reset soft (activ pe high), reseteaz캒 la `RESET_VAL` doar starea intern캒 a num캒r캒torului; are prioritate fa탵캒 de `ena` 탳i `set` |
| set             | input        | 1             | Seteaz캒 valoarea num캒r캒torului cu cea provenit캒 din `setcount`; are prioritate fa탵캒 de `ena`                               |
| setcount        | input        | [WIDTH-1:0]   | Valoarea ce poate fi atribuit캒 num캒r캒torului prin semnalul de `set`                                                        |
| ena             | input        | 1             | Actualizeaz캒 valoarea num캒r캒torului 칥n func탵ie de `upnotdown` la fiecare ciclu de ceas                                     |
| count           | output       | [WIDTH-1:0]   | Valoarea memorat캒 a num캒r캒torului                                                                                          |


Cu ajutorul tabelului 탳i a diagramei, putem implementa modulul counter care se poate reg캒si 칥n `counter.v`.

## Bonus: sincroniz캒ri de ceas

Un aspect destul de important al descrierii hardware, mai ales c칙nd vine vorba de sisteme complexe precum CPU-uri, microcontrolere sau SoC-uri ([System on a Chip](https://en.wikipedia.org/wiki/System_on_a_chip)), este problema sincroniz캒rii datelor dintr-un domeniu de ceas 칥n altul, 칥n momentul 칥n care diferite por탵iuni folosesc ceasuri cu frecven탵e diferite (fie pentru economisire de energie, fie din alte motive).

> Dac캒 v캒 aminti탵i de la Electronic캒 Digital캒, circuitele digitale sunt compuse din **tranzistori** care, din construc탵ia lor, se comport캒 asemenea unor circuite de tip RC.

Acestea nu comut캒 instantaneu, ci au un timp de cre탳tere 탳i de c캒dere ce, la frecven탵e foarte mari, pot ridica probleme vis-a-vis de transmisia datelor.

C칙nd 2 circuite la frecven탵e diferite vor s캒 comunice, acestea trebuie s캒 respecte timpul de propagare a semnalului, astfel 칥nc칙t datele s캒 nu se modifice 칥n circuitul sincron undeva pe muchia ceasului pe care aceste date vor s캒 fie scrise.

<div  align="center">


![Grafic propagare a schimb캒rii unui semnal pe tranzistor](../media/propagation.png)


_Figure: Grafic propagare a schimb캒rii unui semnal pe tranzistor, cu rise 탳i fall time_


</div>

Regula general캒 este c캒 aceste date trebuie s캒 se stabilizeze undeva dup캒 muchia ascendent캒 a ceasului, 칥n cazul cel mai bun chiar la jum캒tatea perioadei ceasului (sau muchia descendent캒).

Tehnica folosit캒 pentru a reu탳i acest lucru este folosirea unor sincronizatoare 칥n 2 etape, care arat캒 asa.

<div  align="center">


![Diagrama unui sincronizator 칥n 2 etape folosind bistabili D](../media/sync.drawio.png)

_Figure: Diagrama unui sincronizator 칥n 2 etape folosind bistabili D_


</div>


Sunt de precizat c칙teva reguli legat de sincroniz캒rile de date:


> 1. 칉n general, aceste sincroniz캒ri func탵ioneaz캒 pentru semnale de 1 bit. La mai mul탵i bi탵i, pentru c캒 [nu 탳tim cu certitudine](https://en.wikipedia.org/wiki/Metastability_(electronics)) cum primul bistabil din circuit va interpreta semnalul incert (a c캒rui schimbare pic캒 fix pe muchia ascendent캒 a ceasului domeniului B), este foarte posibil ca datele sincronizate s캒 nu aib캒 valoarea la care ne-am a탳teptat.

> 2. Pentru a sincroniza magistrale, se merge pe principiul sincroniz캒rii unui semnal auxiliar care las캒 datele s캒 schimbe registrul din domeniul B odat캒 ce acesta este sincronizat cu succes.

> 3. De asemenea, nu se pot sincroniza cu certitudine semnalele de tip puls 칥ntre domenii de ceasuri diferite, deoarece un puls provenit dintr-un ceas mai rapid nu 칥i poate fi detectat캒 schimbarea 칥n domeniul mai lent. Pentru asta, se folosesc module de tip [sincropuls](https://fpgacpu.ca/fpga/CDC_Pulse_Synchronizer_2phase.html).

Pute탵i s캒 accesa탵i link-urile date 칥n acest material pentru a aprofunda subiectul. Acesta nu intr캒 칥n programa materiei, dar este deseori important 칥n munca de design 탳i v캒 poate util in cadrul interviurilor.