## title: Multi-DMI í™˜ê²½ì—ì„œ Cluster 1 ì½”ì–´ attach ì‹¤íŒ¨
category: RISC-V Debug
tags: [multi-dmi, cluster, hartid, attach-fail, FPGA, debug-status-register]
chipsets: [RISC-V multi-core (custom), FPGA validation environment]
severity: high
cvd_version: 5.0+
customer: NXP (FPGA validation)
last_updated: 2025-02-02
related_issues: []

### ğŸ“„ JTAG-RISCV-001: Multi-DMI í™˜ê²½ì—ì„œ Cluster 1 ì½”ì–´ attach ì‹¤íŒ¨

## ì¦ìƒ

- **ìœ ì € ë³´ê³ **: "Cluster 1 attach fail"
- **CVD ë™ì‘**:
    - Cluster 0 (ARM Cortex-A ë˜ëŠ” RISC-V Cluster 0) ì½”ì–´ëŠ” ì •ìƒ ì—°ê²°
    - RISC-V Cluster 1 ì½”ì–´ attach ì‹œë„ ì‹œ **ì—°ê²° ìì²´ê°€ ì•ˆ ë¨**
    - CVDëŠ” ì½”ì–´ ìƒíƒœë¥¼ "Running"ìœ¼ë¡œ í‘œì‹œí•˜ë©° attach ì‹¤íŒ¨

---

## ì¦‰ì‹œ ì‹œë„í•  í•´ê²°ì±…

### Step 1: hartid ëª…ì‹œì  ì§€ì • (í•´ê²°ë¥ : 90%)

**ëŒ€ë¶€ë¶„ì˜ ê²½ìš° ì´ê²ƒë§Œìœ¼ë¡œ í•´ê²°ë©ë‹ˆë‹¤.**

CVDëŠ” ì´ˆê¸°í™” ì‹œ DMI 0 ì˜ì—­ì˜ ì½”ì–´ë§Œ ìë™ ì¸ì‹í•©ë‹ˆë‹¤. Cluster 1 (DMI 1)ì˜ hartidë¥¼ ìˆ˜ë™ìœ¼ë¡œ ì§€ì •í•´ì•¼ í•©ë‹ˆë‹¤.

**ì‹œë„:**
```bash
sysdown
system.config hartindex 8 9 10 11 12 13 14 15
sysup
attach
```

---

### Step 2: ë””ë²„ê·¸ ë ˆì§€ìŠ¤í„° ë™ê¸°í™” í™•ì¸ (í•´ê²°ë¥ : 50%)

**Step 1ì´ ì‹¤íŒ¨í•œ ê²½ìš°ì—ë§Œ ì‹œë„í•˜ì„¸ìš”.**

**ë¬¸ì œ ê°€ëŠ¥ì„±**: Hardware debug status register ë™ê¸°í™” ì§€ì—°/ë²„ê·¸

**ì§„ë‹¨ ë°©ë²•:**

1. **Serial Terminalë¡œ ì‹¤ì œ ì½”ì–´ ìƒíƒœ í™•ì¸**:
   - UART console ë˜ëŠ” FPGA ë‚´ë¶€ ë””ë²„ê·¸ ë ˆì§€ìŠ¤í„° ì§ì ‘ ì½ê¸°

2. **CVDì—ì„œ DMSTATUS ë ˆì§€ìŠ¤í„° ì½ê¸°**:
```bash
riscv read_dmi 0x11  # DMSTATUS ì£¼ì†Œ
# ì¶œë ¥ ì˜ˆ: 0x00400382
```

3. **ë¹„íŠ¸ í•„ë“œ ë¶„ì„**:
   - `allhalted` (bit 9): ì½”ì–´ê°€ ë©ˆì·„ëŠ”ì§€ ì—¬ë¶€
   - `allrunning` (bit 10): ì½”ì–´ê°€ ì‹¤í–‰ ì¤‘ì¸ì§€ ì—¬ë¶€

**íŒ¨í„´ í™•ì¸**:
- Serial terminal: Coreê°€ halt ìƒíƒœ
- DMSTATUS: `allhalted=0`, `allrunning=1` (ë¶ˆì¼ì¹˜!)
â†’ **HW ë ˆë²¨ ë™ê¸°í™” ì´ìŠˆ**

**í•´ê²° ì‹œë„ - í™˜ê²½ë³„ ë¶„ê¸°:**

#### A. í™˜ê²½ í™•ì¸ ë¨¼ì €:
```bash
help jtag_sel
```

#### B-1. "Command not found" ì¶œë ¥ (ì¼ë°˜ SoC/ASIC í™˜ê²½):
```bash
jtag_reset
sysdown
sysup
attach
```

#### B-2. ëª…ë ¹ì–´ ì„¤ëª… ì¶œë ¥ (NXP FPGA í™˜ê²½):
```bash
jtag_sel 1  # Cluster 1 ì§ì ‘ ì„ íƒ
attach
```

**âš ï¸ ì¤‘ìš”:**
- `jtag_sel`ì€ **NXP FPGA ê²€ì¦ í™˜ê²½ ì „ìš©**
- ì¼ë°˜ ASICì—ì„œëŠ” ì‚¬ìš© ë¶ˆê°€

**ê²°ê³¼:**
- âœ… ì„±ê³µ ì‹œ: Debug status register ë™ê¸°í™” ë¬¸ì œì˜€ìŒ â†’ workaround ì ìš©
- âŒ ì—¬ì „íˆ ì‹¤íŒ¨ ì‹œ: Step 3ìœ¼ë¡œ ì´ë™

---

### Step 3: HW íŒ€ ì—ìŠ¤ì»¬ë ˆì´ì…˜

**Step 1, 2ê°€ ëª¨ë‘ ì‹¤íŒ¨í•œ ê²½ìš°ì—ë§Œ í•„ìš”í•©ë‹ˆë‹¤.**

**ë¬¸ì œ ê°€ëŠ¥ì„±**: FPGA ì„¤ê³„ ì´ìŠˆ ë˜ëŠ” JTAG TAP ì„¤ì • ë¬¸ì œ

**ìˆ˜ì§‘í•  ì •ë³´:**

1. FPGA bitstream ë²„ì „
2. JTAG chain êµ¬ì„± (IR ê¸¸ì´, IDCODE)
3. Secure Word Config ì„¤ì •ê°’
4. Serial terminal ë¡œê·¸ (ì‹¤ì œ core ìƒíƒœ)
5. CVD ë¡œê·¸:
```bash
set debug on
# ìœ„ ì‹œë‚˜ë¦¬ì˜¤ ì¬í˜„ í›„ ë¡œê·¸ ìˆ˜ì§‘
```

**ë³´ê³  ëŒ€ìƒ**: HW ì„¤ê³„ íŒ€ ë˜ëŠ” FPGA ê²€ì¦ íŒ€

---

## ê·¼ë³¸ ì›ì¸ (Root Cause)

ì´ ì´ìŠˆëŠ” **3ê°€ì§€ ë ˆì´ì–´**ì—ì„œ ë°œìƒí•  ìˆ˜ ìˆìŠµë‹ˆë‹¤:

### 1. SW ë ˆì´ì–´: CVD ì„¤ì • ë¬¸ì œ (90% ì¼€ì´ìŠ¤)

- CVDëŠ” ì´ˆê¸°í™” ì‹œ DMI 0ì˜ hartsel í•„ë“œë§Œ ìŠ¤ìº”
- Cluster 1ì˜ hartidë¥¼ ìˆ˜ë™ìœ¼ë¡œ ì§€ì •í•˜ì§€ ì•Šìœ¼ë©´ ì¸ì‹ ë¶ˆê°€
- **í•´ê²°**: `system.config hartindex` ì‚¬ìš©

### 2. HW-SW ì¸í„°í˜ì´ìŠ¤: Debug Register ë™ê¸°í™” ì§€ì—° (9% ì¼€ì´ìŠ¤)

- FPGA í™˜ê²½ì—ì„œ clock domain crossing íƒ€ì´ë° ì´ìŠˆ ê°€ëŠ¥
- CoreëŠ” ì‹¤ì œë¡œ haltë˜ì—ˆì§€ë§Œ, DMSTATUS ì—…ë°ì´íŠ¸ ì§€ì—°ë¨
- CVDëŠ” ë ˆì§€ìŠ¤í„° ê°’ë§Œ ë³´ê³  "Running"ì´ë¼ê³  ì˜ëª» íŒë‹¨
- **Workaround**: `jtag_sel`ë¡œ cluster ì§ì ‘ ì„ íƒ (NXP FPGAë§Œ) ë˜ëŠ” `jtag_reset`

### 3. HW ë ˆì´ì–´: JTAG TAP êµ¬ì¡° ë¬¸ì œ (1% ì¼€ì´ìŠ¤)

- Multi-DMI êµ¬ì¡°ì—ì„œ TAP routing ì´ìŠˆ
- Secure Word Config ì„¤ì • ì˜¤ë¥˜
- **í•´ê²°**: HW ì„¤ê³„ ìˆ˜ì • í•„ìš”

---

## í™˜ê²½ ì¡°ê±´ (ì°¸ê³ ìš©)

ì´ ì´ìŠˆê°€ ë°œìƒí•˜ëŠ” í™˜ê²½:

- **SoC êµ¬ì¡°**:
    - FPGA ê¸°ë°˜ ê²€ì¦ í™˜ê²½
    - Multi-cluster ì•„í‚¤í…ì²˜ (ARM Cluster + RISC-V Cluster 0 + RISC-V Cluster 1)
    - JTAGëŠ” Secure Word Configë¥¼ í†µí•´ RISC-V ì˜ì—­ì— ì—°ê²°ë¨

- **DMI êµ¬ì¡°**:
    - DMI 0: RISC-V Cluster 0 (hartid 0~7)
    - DMI 1: RISC-V Cluster 1 (hartid 8~15)

- **ë””ë²„ê±°**: CVD-RISC-V 5.0+
- **JTAG ì—°ê²°**: ì •ìƒ (IDCODE ì½ê¸° ì„±ê³µ, Secure Word Config ì„¤ì • ì™„ë£Œ)
- **ê³ ê°**: NXP (FPGA validation)

---

## ê¸°ìˆ ì  ë°°ê²½

### RISC-V Debug Spec (0.13+)

- ê° DMIëŠ” ë…ë¦½ì ì¸ **hartid ë„¤ì„ìŠ¤í˜ì´ìŠ¤** ë³´ìœ 
- `DMCONTROL` ë ˆì§€ìŠ¤í„°ì˜ `hartsel` í•„ë“œë¡œ íƒ€ê²Ÿ ì½”ì–´ ì„ íƒ
- CVDëŠ” ë¶€íŒ… ì‹œ **DMI 0ì˜ hartsellen ë¹„íŠ¸**ë¡œ ìµœëŒ€ hartid ê³„ì‚°
â†’ ë‹¤ë¥¸ DMIëŠ” ìë™ ê°ì§€ ì•ˆ ë¨

### Multi-DMI ì•„í‚¤í…ì²˜

```
JTAG â”€â†’ Secure Word Config â”€â”¬â”€â†’ ARM Cluster (ì ‘ê·¼ ì°¨ë‹¨)
                             â”‚
                             â”œâ”€â†’ RISC-V Cluster 0 (DMI 0)
                             â”‚   hartid 0~7
                             â”‚
                             â””â”€â†’ RISC-V Cluster 1 (DMI 1)
                                 hartid 8~15
```

### Debug Status Register ë™ê¸°í™”

- FPGA í™˜ê²½ì—ì„œ **ë¹„ë™ê¸° clock domain** ê°„ ë ˆì§€ìŠ¤í„° ì—…ë°ì´íŠ¸ ì§€ì—° ë°œìƒ ê°€ëŠ¥
- ì¼ë¶€ SoCëŠ” debug moduleê³¼ core ì‚¬ì´ì— **2~3 cycle latency** ì¡´ì¬
- CVDëŠ” ì¦‰ì‹œ ë ˆì§€ìŠ¤í„° ì½ê¸° â†’ íƒ€ì´ë° ì´ìŠˆ ë°œìƒ

---

## ê´€ë ¨ CVD ëª…ë ¹ì–´

```bash
# hartid ì„¤ì • (Step 1)
system.config hartindex 8 9 10 11 12 13 14 15

# í™˜ê²½ í™•ì¸ (Step 2)
help jtag_sel

# Cluster ì§ì ‘ ì„ íƒ (NXP FPGA í™˜ê²½ ì „ìš©, Step 2)
jtag_sel 1

# JTAG reset (ì¼ë°˜ í™˜ê²½, Step 2)
jtag_reset

# Debug ë ˆì§€ìŠ¤í„° ì½ê¸° (Step 2)
riscv read_dmi 0x11

# í˜„ì¬ ì—°ê²°ëœ ì½”ì–´ ëª©ë¡
info cores

# ë””ë²„ê·¸ ë¡œê·¸ í™œì„±í™” (Step 3)
set debug on
```

---

## Known Limitations

1. **CVD ë²„ì „ ì˜ì¡´ì„±**:
    - CVD 4.x: `system.config hartindex` ë¯¸ì§€ì›
    - â†’ CVD 5.0+ ì—…ê·¸ë ˆì´ë“œ í•„ìš”

2. **FPGA í™˜ê²½ íŠ¹ìˆ˜ì„±**:
    - `jtag_sel` ëª…ë ¹ì–´ëŠ” **NXP FPGA ê²€ì¦ í™˜ê²½ ì „ìš©**
    - ì‹¤ì œ SoCì—ì„œëŠ” ì‚¬ìš© ë¶ˆê°€ (ASICì€ ë‹¤ë¥¸ ë©”ì»¤ë‹ˆì¦˜ ì‚¬ìš©)

3. **HW ì„¤ê³„ ì˜ì¡´ì„±**:
    - Debug status register ë™ê¸°í™”ëŠ” SoC ì„¤ê³„ì— ë”°ë¼ ë‹¤ë¦„
    - ì¼ë¶€ ì¹©ì€ JTAG reset í›„ ì¬ì‹œë„ í•„ìš”

---

## ì°¸ê³  ìë£Œ

- RISC-V Debug Spec 0.13.2 - Section 3.14 (hartsel í•„ë“œ)
- CVD ëª…ë ¹ì–´ ë ˆí¼ëŸ°ìŠ¤: `help riscv`, `help system.config`
- NXP FPGA ê²€ì¦ í™˜ê²½ ë§¤ë‰´ì–¼ (ë‚´ë¶€ ë¬¸ì„œ)

---

## ì´ìŠˆ íˆìŠ¤í† ë¦¬

- **2025-01-29**: ì´ˆê¸° ì‘ì„± (NXP ê³ ê° ì¼€ì´ìŠ¤ ê¸°ë°˜)
- **2025-02-02**: êµ¬ì¡° ê°œì„  (í•´ê²°ì±… ìš°ì„  ë°°ì¹˜, í•´ê²°ë¥  ì¶”ê°€)
- í•´ê²° ì„±ê³µë¥ : Step 1 (90%), Step 2 (9%), Step 3 ì—ìŠ¤ì»¬ë ˆì´ì…˜ (1%)

---

## AI ì§„ë‹¨ ì œì•ˆ (ë©”íƒ€ ì •ë³´)

**ì´ ì´ìŠˆë¥¼ AIê°€ íŒë‹¨í•  ë•Œ:**

1. **ì¦‰ì‹œ Step 1 í•´ê²°ì±… ì œì‹œ**
   - í™˜ê²½ í™•ì¸ ì§ˆë¬¸ í•˜ì§€ ë§ ê²ƒ
   - CVD ë²„ì „ì€ Noteë¡œ ì–¸ê¸‰

2. **Step 1 ì‹¤íŒ¨ ì‹œì—ë§Œ Step 2 ì œì‹œ**
   - í™˜ê²½ë³„ ë¶„ê¸° ëª…í™•íˆ (`help jtag_sel`)

3. **jtag_sel ì–¸ê¸‰ ì‹œ ë°˜ë“œì‹œ:**
   - í™˜ê²½ í™•ì¸ ë°©ë²• ë¨¼ì €
   - NXP FPGA ì „ìš©ì„ì„ ëª…ì‹œ
   - ì¼ë°˜ í™˜ê²½ì˜ ëŒ€ì•ˆ ì œê³µ

**AIê°€ ì œì‹œí•  1ì°¨ ì¡°ì¹˜:**
```
ì¦‰ì‹œ ì‹œë„:
```bash
sysdown
system.config hartindex 8 9 10 11 12 13 14 15
sysup
attach
```

ì´ê²ƒìœ¼ë¡œ 90% í•´ê²°ë©ë‹ˆë‹¤.
ì‹¤íŒ¨í•˜ë©´ ì•Œë ¤ì£¼ì„¸ìš” (Step 2 ì•ˆë‚´)