-c a33 -d AC -r DA_CTL -p SDO_EN = 0, (default=0)
-c a33 -d AC -r DA_CTL -p ASS = 0, (default=0)
-c a33 -d AC -r DA_CTL -p MS = 0, (default=0)
-c a33 -d AC -r DA_CTL -p PCM = 0, (default=0)
-c a33 -d AC -r DA_CTL -p LOOP = 0, (default=0)
-c a33 -d AC -r DA_CTL -p TXEN = 0, (default=0)
-c a33 -d AC -r DA_CTL -p RXEN = 0, (default=0)
-c a33 -d AC -r DA_CTL -p GEN = 0, (default=0)
-c a33 -d AC -r DA_FAT0 -p LRCP = 0, (default=0)
-c a33 -d AC -r DA_FAT0 -p BCP = 0, (default=0)
-c a33 -d AC -r DA_FAT0 -p SR = 0, (default=0)
-c a33 -d AC -r DA_FAT0 -p WSS = 0, (default=3)
-c a33 -d AC -r DA_FAT0 -p FMT = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p PCM_SYNC_PERIOD = 0, (default=4)
-c a33 -d AC -r DA_FAT1 -p PCM_SYNC_OUT = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p PCMOutMute = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p MLS = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p SEXT = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p SI = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p SW = 0, (default=1)
-c a33 -d AC -r DA_FAT1 -p SSYNC = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p RX_PDM = 0, (default=0)
-c a33 -d AC -r DA_FAT1 -p TX_PDM = 0, (default=0)
-c a33 -d AC -r DA_TXFIFO -p TX_DATA = 0, (default=0)
-c a33 -d AC -r DA_RXFIFO -p RX_DATA = 0, (default=0)
-c a33 -d AC -r DA_FCTL -p FIFOSRC = 0, (default=0)
-c a33 -d AC -r DA_FCTL -p FTX = 0, (default=0)
-c a33 -d AC -r DA_FCTL -p FRX = 0, (default=0)
-c a33 -d AC -r DA_FCTL -p TXTL = 0, (default=64)
-c a33 -d AC -r DA_FCTL -p RXTL = 0, (default=15)
-c a33 -d AC -r DA_FCTL -p TXIM = 0, (default=0)
-c a33 -d AC -r DA_FCTL -p RXOM = 0, (default=0)
-c a33 -d AC -r DA_FSTA -p TXE = 0, (default=1)
-c a33 -d AC -r DA_FSTA -p TXE_CNT = 0, (default=128)
-c a33 -d AC -r DA_FSTA -p RXA = 0, (default=0)
-c a33 -d AC -r DA_FSTA -p RXA_CNT = 0, (default=0)
-c a33 -d AC -r DA_INT -p TX_DRQ = 0, (default=0)
-c a33 -d AC -r DA_INT -p TXUI_EN = 0, (default=0)
-c a33 -d AC -r DA_INT -p TXOI_EN = 0, (default=0)
-c a33 -d AC -r DA_INT -p TXEI_EN = 0, (default=0)
-c a33 -d AC -r DA_INT -p RX_DRQ = 0, (default=0)
-c a33 -d AC -r DA_INT -p RXUI_EN = 0, (default=0)
-c a33 -d AC -r DA_INT -p RXOI_EN = 0, (default=0)
-c a33 -d AC -r DA_INT -p RXAI_EN = 0, (default=0)
-c a33 -d AC -r DA_ISTA -p TXU_INT = 0, (default=0)
-c a33 -d AC -r DA_ISTA -p TXO_INT = 0, (default=0)
-c a33 -d AC -r DA_ISTA -p TXE_INT = 0, (default=1)
-c a33 -d AC -r DA_ISTA -p RXU_INT = 0, (default=0)
-c a33 -d AC -r DA_ISTA -p RXO_INT = 0, (default=0)
-c a33 -d AC -r DA_ISTA -p RXA_INT = 0, (default=0)
-c a33 -d AC -r DA_CLKD -p MCLKO_EN = 0, (default=0)
-c a33 -d AC -r DA_CLKD -p BCLKDIV = 0, (default=0)
-c a33 -d AC -r DA_CLKD -p MCLKDIV = 0, (default=0)
-c a33 -d AC -r DA_TXCNT -p TX_CNT = 0, (default=0)
-c a33 -d AC -r DA_RXCNT -p RX_CNT = 0, (default=0)
-c a33 -d AC -r DA_TXCHSEL -p TX_CHSEL = 0, (default=1)
-c a33 -d AC -r DA_TXCHMAP -p TX_CH3_MAP = 0, (default=3)
-c a33 -d AC -r DA_TXCHMAP -p TX_CH2_MAP = 0, (default=2)
-c a33 -d AC -r DA_TXCHMAP -p TX_CH1_MAP = 0, (default=1)
-c a33 -d AC -r DA_TXCHMAP -p TX_CH0_MAP = 0, (default=0)
-c a33 -d AC -r DA_RXCHSEL -p RX_CHSEL = 0, (default=1)
-c a33 -d AC -r DA_RXCHMAP -p RX_CH3_MAP = 0, (default=3)
-c a33 -d AC -r DA_RXCHMAP -p RX_CH2_MAP = 0, (default=2)
-c a33 -d AC -r DA_RXCHMAP -p RX_CH1_MAP = 0, (default=1)
-c a33 -d AC -r DA_RXCHMAP -p RX_CH0_MAP = 0, (default=0)
-c a33 -d AC -r CHIP_AUDIO_RST -p Reserved = 0
-c a33 -d AC -r SYSCLK_CTL -p AIF1CLK_ENA = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p Reserved = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p AIF1CLK_SRC = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p AIF2CLK_ENA = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p Reserved = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p AIF2CLK_SRC = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p SYSCLK_ENA = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p Reserved = 0, (default=0)
-c a33 -d AC -r SYSCLK_CTL -p SYSCLK_SRC = 0, (default=0)
-c a33 -d AC -r MOD_CLK_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r MOD_CLK_ENA -p Moduleclockenablecontrol = 0, (default=0)
-c a33 -d AC -r MOD_RST_CTL -p Reserved = 0, (default=0)
-c a33 -d AC -r MOD_RST_CTL -p Moduleresetcontrol = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p AIF1_FS = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p AIF2_FS = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p SRC1_ENA = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p SRC1_SRC = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p SRC2_ENA = 0, (default=0)
-c a33 -d AC -r SYS_SR_CTRL -p SRC2_SRC = 0, (default=0)
-c a33 -d AC -r SYS_SRC_CLK -p SRC_CLK_SLT = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_MSTR_MOD = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_BCLK_INV = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_LRCK_INV = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_BCLK_DIV = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_LRCK_DIV = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_WORD_SIZ = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_DATA_FMT = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p DSP_MONO_PCM = 0, (default=0)
-c a33 -d AC -r AIF1CLK_CTRL -p AIF1_TDMM_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD0L_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD0R_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD1L_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD1R_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD0L_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD0R_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD1L_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_AD1R_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_ADCP_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_ADUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_ADCDAT_CTRL -p AIF1_SLOT_SIZ = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA0L_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA0R_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA1L_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA1R_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA0L_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA0R_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA1L_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DA1R_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DACP_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_DAUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF1_DACDAT_CTRL -p AIF1_LOOP_ENA = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p AIF1_AD0L_MXL_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p AIF1_AD0R_MXR_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p AIF1_AD1L_MXR_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p AIF1_AD1R_MXR_SRC = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_SRC -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF1_VOL_CTRL1 -p AIF1_AD0L_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL1 -p AIF1_AD0R_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL2 -p AIF1_AD1L_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL2 -p AIF1_AD1R_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL3 -p AIF1_DA0L_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL3 -p AIF1_DA0R_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL4 -p AIF1_DA1L_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_VOL_CTRL4 -p AIF1_DA1R_VOL = 0, (default=160)
-c a33 -d AC -r AIF1_MXR_GAIN -p AIF1_AD0L_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_GAIN -p AIF1_AD0R_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_GAIN -p AIF1_AD1L_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_GAIN -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_GAIN -p AIF1_AD1R_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF1_MXR_GAIN -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF1_RXD_CTRL -p Afterdatareceivingprogressbegins = 0, (default=0)
-c a33 -d AC -r AIF1_RXD_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_MSTR_MOD = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_BCLK_INV = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_LRCK_INV = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_BCLK_DIV = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_LRCK_DIV = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_WORD_SIZ = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_DATA_FMT = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p AIF2_MONO_PCM = 0, (default=0)
-c a33 -d AC -r AIF2_CLK_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADCL_EN = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADCR_EN = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADCL_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADCR_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADCP_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_ADUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_ADCDAT_CTRL -p AIF2_LOOP_EN = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DACL_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DACR_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DACL_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DACR_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DACP_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p AIF2_DAUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF2_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_SRC -p AIF2_ADCL_MXR_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_SRC -p AIF2_ADCR_MXR_SRC = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_SRC -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_VOL_CTRL1 -p AIF2_ADCL_VOL = 0, (default=160)
-c a33 -d AC -r AIF2_VOL_CTRL1 -p AIF2_ADCR_VOL = 0, (default=160)
-c a33 -d AC -r AIF2_VOL_CTRL2 -p AIF2_DACL_VOL = 0, (default=160)
-c a33 -d AC -r AIF2_VOL_CTRL2 -p AIF2_DACR_VOL = 0, (default=160)
-c a33 -d AC -r AIF2_MXR_GAIN -p AIF2_ADCL_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_GAIN -p AIF2_ADCR_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_GAIN -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_GAIN -p Afterdatareceivingprogressbegins = 0, (default=0)
-c a33 -d AC -r AIF2_MXR_GAIN -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p AIF3_BCLK_INV = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p AIF3_LRCK_INV = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p AIF3_WORD_SIZ = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_CLK_CTRL -p AIF3_CLOC_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_ADCDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_ADCDAT_CTRL -p AIF3_ADCP_ENA = 0, (default=0)
-c a33 -d AC -r AIF3_ADCDAT_CTRL -p AIF3_ADUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF3_ADCDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_DACDAT_CTRL -p AIF3_DACP_ENA = 0, (default=0)
-c a33 -d AC -r AIF3_DACDAT_CTRL -p AIF3_DAUL_ENA = 0, (default=0)
-c a33 -d AC -r AIF3_DACDAT_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_DACDAT_CTRL -p AIF3_LOOP_ENA = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF3_ADC_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF2_DAC_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF3_PINS_TRI = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF3_ADCDAT_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF2_ADCDAT_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF2_DACDAT_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF1_ADCDAT_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_SGP_CTRL -p AIF1_DACDAT_SRC = 0, (default=0)
-c a33 -d AC -r AIF3_RXD_CTRL -p Afterdatareceivingprogressbegins = 0, (default=0)
-c a33 -d AC -r AIF3_RXD_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p ENAD = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p ENDM = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p ADFIR32 = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p ADOUT_DTS = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p ADOUT_DLY = 0, (default=0)
-c a33 -d AC -r ADC_DIG_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r ADC_VOL_CTRL -p ADC_VOL_L = 0, (default=160)
-c a33 -d AC -r ADC_VOL_CTRL -p ADC_VOL_R = 0, (default=160)
-c a33 -d AC -r DAC_DIG_CTRL -p ENDA = 0, (default=0)
-c a33 -d AC -r DAC_DIG_CTRL -p ENHPF = 0, (default=0)
-c a33 -d AC -r DAC_DIG_CTRL -p DAFIR32 = 0, (default=0)
-c a33 -d AC -r DAC_DIG_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r DAC_DIG_CTRL -p MODQU = 0, (default=0)
-c a33 -d AC -r DAC_DIG_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r DAC_VOL_CTRL -p DAC_VOL_L = 0, (default=160)
-c a33 -d AC -r DAC_VOL_CTRL -p DAC_VOL_R = 0, (default=160)
-c a33 -d AC -r DAC_DBG_CTRL -p DASW = 0, (default=0)
-c a33 -d AC -r DAC_DBG_CTRL -p ENDWA_N = 0, (default=0)
-c a33 -d AC -r DAC_DBG_CTRL -p DAC_MOD_DBG = 0, (default=0)
-c a33 -d AC -r DAC_DBG_CTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r DAC_DBG_CTRL -p DAC_PTN_SEL = 0, (default=0)
-c a33 -d AC -r DAC_DBG_CTRL -p DVC = 0, (default=0)
-c a33 -d AC -r DAC_MXR_SRC -p DACL_MXR_SRC = 0, (default=0)
-c a33 -d AC -r DAC_MXR_SRC -p DACR_MXR_SRC = 0, (default=0)
-c a33 -d AC -r DAC_MXR_SRC -p Reserved = 0, (default=0)
-c a33 -d AC -r DAC_MXR_GAIN -p DACL_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r DAC_MXR_GAIN -p DACR_MXR_GAIN = 0, (default=0)
-c a33 -d AC -r DAC_MXR_GAIN -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLSTA -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLSTA -p LeftAGCsaturationflag = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLSTA -p LeftAGCnoise = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLSTA -p LeftGainappliedbyAGC = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRSTA -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRSTA -p RightAGCsaturationflag = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRSTA -p RightAGCnoise = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRSTA -p RightGainappliedbyAGC = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftAGCenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftHPFenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftNoisedetectenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftHysteresissetting = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftNoisedebouncetime = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLCTRL -p LeftSignaldebouncetime = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightAGCenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightHPFenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightNoisedetectenable = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p Reserved = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightHysteresissetting = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightNoisedebouncetime = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRCTRL -p RightSignaldebouncetime = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPLTL -p  = 0, (default=44)
-c a33 -d AC -r AC_ADC_DAPLTL -p  = 0, (default=40)
-c a33 -d AC -r AC_ADC_DAPRTL -p Leftchanneloutputsignalaveragelevelcoefficient = 0, (default=5)
-c a33 -d AC -r AC_ADC_DAPLLAC -p Leftchanneloutputsignalaveragelevelcoefficient = 0, (default=7864)
-c a33 -d AC -r AC_ADC_DAPRHAC -p Rightchanneloutputsignalaveragelevelcoefficient = 0, (default=5)
-c a33 -d AC -r AC_ADC_DAPRLAC -p Rightchanneloutputsignalaveragelevelcoefficient = 0, (default=7864)
-c a33 -d AC -r AC_ADC_DAPLDT -p  = 0, (default=31)
-c a33 -d AC -r AC_ADC_DAPLAT -p Leftattacktimecoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPRDT -p  = 0, (default=31)
-c a33 -d AC -r AC_ADC_DAPRAT -p Rightattacktimecoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_ADC_DAPNTH -p  = 0, (default=30)
-c a33 -d AC -r AC_ADC_DAPLHNAC -p Leftinputsignalaveragefiltercoefficienttochecknoise = 0, (default=5)
-c a33 -d AC -r AC_ADC_DAPLLNAC -p Leftinputsignalaveragefiltercoefficienttochecknoise = 0, (default=7864)
-c a33 -d AC -r AC_ADC_DAPRHNAC -p Rightinputsignalaveragefiltercoefficienttochecknoise = 0, (default=5)
-c a33 -d AC -r AC_ADC_DAPRLNAC -p Rightinputsignalaveragefiltercoefficienttochecknoise = 0, (default=7864)
-c a33 -d AC -r AC_DAPHHPFC -p HPFcoefficientsetting = 0, (default=255)
-c a33 -d AC -r AC_DAPLHPFC -p HPFcoefficientsetting = 0, (default=64193)
-c a33 -d AC -r AC_DAPOPT -p Leftenergydefaultvaluesetting = 0, (default=0)
-c a33 -d AC -r AC_DAPOPT -p Leftchannelgainhystersissetting = 0, (default=0)
-c a33 -d AC -r AC_DAPOPT -p Theinputsignalaveragefiltercoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_DAPOPT -p AGCoutputwhenthechannelinnoisestate = 0, (default=0)
-c a33 -d AC -r AC_DAPOPT -p Rightenergydefaultvaluesetting = 0, (default=0)
-c a33 -d AC -r AC_DAPOPT -p Rightchannelgainhystersissetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPCTRL -p DRCenablecontrol = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPCTRL -p LeftchannelHPFenablecontrol = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPCTRL -p RightchannelHPFenablecontrol = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPHHPFC -p HPFcoefficientsetting = 0, (default=255)
-c a33 -d AC -r AC_DAC_DAPLHPFC -p HPFcoefficientsetting = 0, (default=64193)
-c a33 -d AC -r AC_DAC_DAPLHAVC -p Leftchannelenergyaveragefiltercoefficientsetting = 0, (default=256)
-c a33 -d AC -r AC_DAC_DAPLLAVC -p Leftchannelenergyaveragefiltercoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPRHAVC -p Rightchannelenergyaveragefiltercoefficientsetting = 0, (default=256)
-c a33 -d AC -r AC_DAC_DAPRLAVC -p Rightchannelenergyaveragefiltercoefficient = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPHGDEC -p Gainsmoothfilterdecaytimecoefficientsetting = 0, (default=256)
-c a33 -d AC -r AC_DAC_DAPLGDEC -p Gainsmoothfilterdecaytimecoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPHGATC -p Gainsmoothfilterattacktimecoefficientsetting = 0, (default=256)
-c a33 -d AC -r AC_DAC_DAPLGATC -p Gainsmoothfilterattacktimecoefficientsetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPHETHD -p TheDRCEnergycompressthresholdparameterT = 0, (default=1275)
-c a33 -d AC -r AC_DAC_DAPLETHD -p TheDRCEnergycompressthresholdparameterT = 0, (default=40656)
-c a33 -d AC -r AC_DAC_DAPHGKPA -p TheDRCgaincurveslopekparametersetting = 0, (default=1920)
-c a33 -d AC -r AC_DAC_DAPLGKPA -p TheDRCgaincurveslopekparametersetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPHGOPA -p TheDRCgaincurveoffsetOparametersetting = 0, (default=256)
-c a33 -d AC -r AC_DAC_DAPLGOPA -p TheDRCgaincurveoffsetOparametersetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPOPT -p DRCgaindefautvaluesetting = 0, (default=0)
-c a33 -d AC -r AC_DAC_DAPOPT -p Thehysteresisofthegainsmoothfiltertousethe = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF1_AD0L_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF1_AD0R_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF1_AD1L_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF1_AD1R_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF2_ADCL_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF2_ADCR_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF2_DACL_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p AIF2_DACR_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p ADCL_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p ADCR_AGC_ENA = 0, (default=0)
-c a33 -d AC -r AGC_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p AIF1_DAC0_DRC_ENA = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p AIF1_DAC1_DRC_ENA = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p AIF2_DAC_DRC_ENA = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p DAC_DRC_ENA = 0, (default=0)
-c a33 -d AC -r DRC_ENA -p Reserved = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL1 -p SRC1_RATI_ENA = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL1 -p SRC1_LOCK_STS = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL1 -p SRC1_FIFO_OVR = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL1 -p SRC1_FIFO_LEV_ = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL1 -p SRC1_RATI_SET_ = 0, (default=0)
-c a33 -d AC -r SRC1_CTROL2 -p SRC1_RATI_StET_ = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL3 -p SRC1_FIFO_LEV_ = 0, (default=0)
-c a33 -d AC -r SRC1_CTRL3 -p SRC1_RATI_VAL_ = 0, (default=64)
-c a33 -d AC -r SRC1_CTRL4 -p SRC1_RATI_VAL_ = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL1 -p SRC2_RATI_ENA = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL1 -p SRC2_LOCK_STS = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL1 -p SRC2_FIFO_OVR = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL1 -p SRC2_FIFO_LEV_ = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL1 -p SRC2_RATI_SET_ = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL2 -p SRC2_RATI_SET_ = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL3 -p SRC2_FIFO_LEV_ = 0, (default=0)
-c a33 -d AC -r SRC2_CTRL3 -p SRC2_RATI_VAL_ = 0, (default=64)
-c a33 -d AC -r SRC2_CTRL4 -p SRC2_RATI_VAL_ = 0, (default=0)
-c a33 -d AC -r HP_VOLC -p PAclockgatingcontrol = 0, (default=0)
-c a33 -d AC -r HP_VOLC -p HPVOL = 0, (default=0)
-c a33 -d AC -r LOMIXSC -p LMIXMUTE = 0, (default=0)
-c a33 -d AC -r ROMIXSC -p RMIXMUTE = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p DACAREN = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p DACALEN = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p RMIXEN = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p LMIXEN = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p RHPPAMUTE = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p LHPPAMUTE = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p RHPIS = 0, (default=0)
-c a33 -d AC -r DAC_PA_SRC -p LHPIS = 0, (default=0)
-c a33 -d AC -r PHONEIN_GCTRL -p PHONEPG = 0, (default=3)
-c a33 -d AC -r PHONEIN_GCTRL -p PHONENG = 0, (default=3)
-c a33 -d AC -r LINEIN_GCTRL -p LINEING = 0, (default=3)
-c a33 -d AC -r LINEIN_GCTRL -p PHONEG = 0, (default=3)
-c a33 -d AC -r MICIN_GCTRL -p MIC1G = 0, (default=3)
-c a33 -d AC -r MICIN_GCTRL -p MIC2G = 0, (default=3)
-c a33 -d AC -r PAEN_HP_CTRL -p HPPAEN = 0, (default=0)
-c a33 -d AC -r PAEN_HP_CTRL -p HPCOM_FC = 0, (default=0)
-c a33 -d AC -r PAEN_HP_CTRL -p COMPTEN = 0, (default=1)
-c a33 -d AC -r PAEN_HP_CTRL -p PA_ANTI_POP_CTRL = 0, (default=1)
-c a33 -d AC -r PAEN_HP_CTRL -p LTRNMUTE = 0, (default=0)
-c a33 -d AC -r PAEN_HP_CTRL -p RTLNMUTE = 0, (default=0)
-c a33 -d AC -r PHONEOUT_CTRL -p PHONEOUTenable = 0, (default=0)
-c a33 -d AC -r PHONEOUT_CTRL -p PHONEOUTS3 = 0, (default=0)
-c a33 -d AC -r PHONEOUT_CTRL -p PHONEOUTS2 = 0, (default=0)
-c a33 -d AC -r PHONEOUT_CTRL -p PHONEOUTS1 = 0, (default=0)
-c a33 -d AC -r PHONEOUT_CTRL -p PHONEOUTS0 = 0, (default=0)
-c a33 -d AC -r PHONEP_N_GAIN_CTR -p PHONEPREG = 0, (default=4)
-c a33 -d AC -r MIC2G_LINEEN_CTRL -p MIC2AMPEN = 0, (default=0)
-c a33 -d AC -r MIC2G_LINEEN_CTRL -p MIC2BOOST = 0, (default=4)
-c a33 -d AC -r MIC1G_MICBIAS_CTRL -p HMICBIASEN = 0, (default=0)
-c a33 -d AC -r MIC1G_MICBIAS_CTRL -p MMICBIASEN = 0, (default=0)
-c a33 -d AC -r MIC1G_MICBIAS_CTRL -p HMICBIASMODE = 0, (default=0)
-c a33 -d AC -r MIC1G_MICBIAS_CTRL -p MIC1AMPEN = 0, (default=0)
-c a33 -d AC -r MIC1G_MICBIAS_CTRL -p MIC1BOOST = 0, (default=4)
-c a33 -d AC -r LADCMIXSC -p LADCMIXMUTE = 0, (default=0)
-c a33 -d AC -r RADCMIXSC -p RADCMIXMUTE = 0, (default=0)
-c a33 -d AC -r ReservedRegister -p PA_ANTI_POP_CTRL = 0, (default=0)
-c a33 -d AC -r ADC_AP_EN -p ADCLEN = 0, (default=0)
-c a33 -d AC -r ADC_AP_EN -p ADCG = 0, (default=3)
-c a33 -d AC -r ADDA_APT2 -p functionenableformastervolumechangeatzerocrossover = 0, (default=0)
-c a33 -d AC -r ADDA_APT2 -p Timeoutcontrolformastervolumechangeatzerocrossover = 0, (default=1)
-c a33 -d AC -r ADDA_APT2 -p PTDBS = 0, (default=0)
-c a33 -d AC -r ADDA_APT2 -p PA_SLOPE_SELECT = 0, (default=0)
-c a33 -d AC -r ADDA_APT2 -p USB_BIAS_CUR = 0, (default=2)
-c a33 -d AC -r BIASCALI -p BIASCALI = 0, (default=32)
-c a33 -d AC -r BIASVERIFY -p BIASVERIFY = 0, (default=32)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p PLL_ENABLE = 1, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p LOCK = 1, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p CPUX_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p PLL_OUT_EXT_DIV_P = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p PLL_FACTOR_N = 28, (default=16)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p PLL_FACTOR_K = 1, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p PLL_FACTOR_M = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_CTRL_REG -p virtual_clock = 1392 Mhz
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p PLL_POSTDIV_P = 0, (default=3)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p PLL_FACTOR_N = 85, (default=85)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p PLL_PREDIV_M = 20, (default=20)
-c a33 -d CCU -r PLL_AUDIO_CTRL_REG -p virtual_clock = 98 Mhz
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_ENABLE = 1, (default=0)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p LOCK = 1, (default=0)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p FRAC_CLK_OUT = 0, (default=1)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_MODE_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_FACTOR_N = 64, (default=98)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p PLL_PREDIV_M = 7, (default=7)
-c a33 -d CCU -r PLL_VIDEO_CTRL_REG -p virtual_clock = 195 Mhz
-c a33 -d CCU -r PLL_VE_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p FRAC_CLK_OUT = 1, (default=1)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p PLL_MODE_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p PLL_FACTOR_N = 39, (default=98)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p PLL_PREDIV_M = 2, (default=7)
-c a33 -d CCU -r PLL_VE_CTRL_REG -p virtual_clock = 320 Mhz
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_DDR0_CFG_UPDATE = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_FACTOR_N = 16, (default=16)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_FACTOR_K = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p PLL_FACTOR_M = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_CTRL_REG -p virtual_clock = 408 Mhz
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_ENABLE = 1, (default=0)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p LOCK = 1, (default=0)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_BYPASS_EN = 0, (default=0)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_CLK_OUT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_24M_OUT_EN = 1, (default=1)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_24M_POST_DIV = 0, (default=0)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_FACTOR_N = 24, (default=24)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_FACTOR_K = 1, (default=1)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p PLL_FACTOR_M = 1, (default=1)
-c a33 -d CCU -r PLL_PERIPH_CTRL_REG -p virtual_clock = 600 Mhz
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p FRAC_CLK_OUT = 1, (default=1)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p PLL_MODE_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p PLL_FACTOR_N = 15, (default=98)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p PLL_PRE_DIV_M = 0, (default=7)
-c a33 -d CCU -r PLL_GPU_CTRL_REG -p virtual_clock = 192 Mhz
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p SDIV2 = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p S6P25_7P5 = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_FEEDBACK_DIV = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p VFB_SEL = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_FACTOR_N = 5, (default=5)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_FACTOR_K = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p PLL_PRE_DIV_M = 2, (default=2)
-c a33 -d CCU -r PLL_MIPI_CTRL_REG -p virtual_clock = 48 Mhz
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p FRAC_CLK_OUT = 1, (default=1)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p PLL_MODE_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p PLL_FACTOR_N = 19, (default=19)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p PLL_PRE_DIV_M = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_CTRL_REG -p virtual_clock = 480 Mhz
-c a33 -d CCU -r PLL_DE_CTRL_REG -p PLL_ENABLE = 0, (default=0)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p LOCK = 0, (default=0)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p FRAC_CLK_OUT = 1, (default=1)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p PLL_MODE_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p PLL_SDM_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p PLL_FACTOR_N = 98, (default=98)
-c a33 -d CCU -r PLL_DE_CTRL_REG -p PLL_PRE_DIV_M = 7, (default=7)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p PLL_ENABLE = 1, (default=0)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p SDRPLL_UPD = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p LOCK = 1, (default=0)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p PLL_SDM_EN = 1, (default=0)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p PLL_FACTOR_N = 35, (default=24)
-c a33 -d CCU -r PLL_DDR1_CTRL_REG -p virtual_clock = 864 Mhz
-c a33 -d CCU -r CPU_AXI_CFG_REG -p CPUX_CLK_SRC_SEL = 2, (default=1)
-c a33 -d CCU -r CPU_AXI_CFG_REG -p CPU_APB_CLK_DIV = 1, (default=0)
-c a33 -d CCU -r CPU_AXI_CFG_REG -p AXI_CLK_DIV_RATIO = 2, (default=0)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p AHB1_CLK_SRC_SEL = 3, (default=1)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p APB1_CLK_RATIO = 1, (default=0)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p AHB1_PRE_DIV = 2, (default=0)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p AHB1_CLK_DIV_RATIO = 0, (default=1)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p APB2_CLK_SRC_SEL = 0, (default=1)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p CLK_RAT_N = 0, (default=0)
-c a33 -d CCU -r AHB1_APB1_CFG_REG -p CLK_RAT_M = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p USBOHCI_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p USBEHCI_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p USBDRD_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p SPI1_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p SPI0_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p HSTMR_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p DRAM_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p NAND_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p MMC2_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p MMC1_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p MMC0_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p DMA_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p SS_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG0 -p MIPIDSI_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p SAT_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p DRC_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p SPINLOCK_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p MSGBOX_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p GPU_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p FE_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p BE_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p CSI_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p LCD_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG1 -p VE_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG2 -p DAUDIO1_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG2 -p DAUDIO0_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG2 -p PIO_GATING = 1, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG2 -p ADDA_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p UART4_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p UART3_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p UART2_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p UART1_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p UART0_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p TWI2_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p TWI1_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p TWI0_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r BUS_CLK_GATING_REG3 -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r NAND_CLK_REG -p SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r NAND_CLK_REG -p CLK_SRC_SEL = 1, (default=0)
-c a33 -d CCU -r NAND_CLK_REG -p CLK_DIV_RATIO_N = 2, (default=0)
-c a33 -d CCU -r NAND_CLK_REG -p CLK_DIV_RATIO_M = 10, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p CLK_SRC_SEL = 1, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p SAMPLE_CLK_PHASE_CTR = 4, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p OUTPUT_CLK_PHASE_CTR = 3, (default=0)
-c a33 -d CCU -r SDMMC0_CLK_REG -p CLK_DIV_RATIO_M = 11, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p CLK_SRC_SEL = 1, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p SAMPLE_CLK_PHASE_CTR = 4, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p OUTPUT_CLK_PHASE_CTR = 3, (default=0)
-c a33 -d CCU -r SDMMC1_CLK_REG -p CLK_DIV_RATIO_M = 11, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p MMC2_MODE_SELECT = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p CLK_PHASE_CTR = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p OUTPUT_CLK_PHASE_CTR = 0, (default=0)
-c a33 -d CCU -r SDMMC2_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r SS_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r SS_CLK_REG -p CLK_SRC_SEL = 1, (default=0)
-c a33 -d CCU -r SS_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SS_CLK_REG -p CLK_DIV_RATIO_M = 3, (default=0)
-c a33 -d CCU -r SPI0_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r SPI0_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r SPI0_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SPI0_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r SPI1_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r SPI1_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r SPI1_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r SPI1_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r DAUDIO0_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r DAUDIO0_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r DAUDIO1_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r DAUDIO1_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p SCLK_GATING_OHCI = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p SCLK_GATING_USBPHY1 = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p SCLK_GATING_USBPHY0 = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p USBPHY1_RST = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p USBPHY0_RST = 1, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p DRAM_CTR_RST = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p SDRCLK_UPD = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p DRAM_DIV_M = 1, (default=1)
-c a33 -d CCU -r USBPHY_CFG_REG -p PLL_DDR_SRC_SELECT = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p PLL_DDR1_MODE = 0, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p PLL_DDR1_PHASE_COMPENSATE = 0, (default=3)
-c a33 -d CCU -r USBPHY_CFG_REG -p PLL_DDR1_STEP = 1, (default=0)
-c a33 -d CCU -r USBPHY_CFG_REG -p MBUS_RESET = 0, (default=1)
-c a33 -d CCU -r DRAM_CFG_REG -p DRAM_CTR_RST = 1, (default=0)
-c a33 -d CCU -r DRAM_CFG_REG -p SDRCLK_UPD = 0, (default=0)
-c a33 -d CCU -r DRAM_CFG_REG -p DRAM_DIV_M = 3, (default=1)
-c a33 -d CCU -r PLL_DDR_CFG_REG -p PLL_DDR_SRC_SELECT = 1, (default=0)
-c a33 -d CCU -r PLL_DDR_CFG_REG -p PLL_DDR1_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_DDR_CFG_REG -p PLL_DDR1_PHASE_COMPENSATE = 3, (default=3)
-c a33 -d CCU -r PLL_DDR_CFG_REG -p PLL_DDR1_STEP = 0, (default=0)
-c a33 -d CCU -r MBUS_RST_REG -p MBUS_RESET = 1, (default=1)
-c a33 -d CCU -r DRAM_CLK_GATING_REG -p BE_DCLK_GATING = 1, (default=0)
-c a33 -d CCU -r DRAM_CLK_GATING_REG -p FE_DCLK_GATING = 0, (default=0)
-c a33 -d CCU -r DRAM_CLK_GATING_REG -p DRC_DCLK_GATING = 0, (default=0)
-c a33 -d CCU -r DRAM_CLK_GATING_REG -p CSI_DCLK_GATING = 0, (default=0)
-c a33 -d CCU -r DRAM_CLK_GATING_REG -p VE_DCLK_GATING = 0, (default=0)
-c a33 -d CCU -r BE_CLK_REG -p SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r BE_CLK_REG -p CLK_SRC_SEL = 2, (default=0)
-c a33 -d CCU -r BE_CLK_REG -p CLK_DIV_RATIO_M = 3, (default=0)
-c a33 -d CCU -r FE_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r FE_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r FE_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r LCD_CH0_CLK_REG -p SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r LCD_CH0_CLK_REG -p CLK_SRC_SEL = 2, (default=0)
-c a33 -d CCU -r LCD_CH1_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r LCD_CH1_CLK_REG -p SCLK_SEL = 0, (default=0)
-c a33 -d CCU -r LCD_CH1_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p CSI_SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p SCLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p CSI_SCLK_DIV_M = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p CSI_MCLK_GATING = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p MCLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r CSI_CLK_REG -p CSI_MCLK_DIV_M = 0, (default=0)
-c a33 -d CCU -r VE_CLK_REG -p VE_SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r VE_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r ADDA_DIG_CLK_REG -p SCLK_1X_GATING = 0, (default=0)
-c a33 -d CCU -r ADDA_DIG_CLK_REG -p SCLK_4X_GATING = 0, (default=0)
-c a33 -d CCU -r AVS_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r MBUS_CLK_REG -p MBUS_SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r MBUS_CLK_REG -p MBUS_SCLK_SRC = 1, (default=0)
-c a33 -d CCU -r MBUS_CLK_REG -p MBUS_SCLK_RATIO_M = 3, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DSI_SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DSI_SCLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DSI_SCLK_DIV_M = 0, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DSI_DPHY_GATING = 0, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DSI_DPHY_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r MIPI_DSI_CLK_REG -p DPHY_CLK_DIV_M = 0, (default=0)
-c a33 -d CCU -r DRC_CLK_REG -p SCLK_GATING = 1, (default=0)
-c a33 -d CCU -r DRC_CLK_REG -p CLK_SRC_SEL = 2, (default=0)
-c a33 -d CCU -r DRC_CLK_REG -p CLK_DIV_RATIO_M = 3, (default=0)
-c a33 -d CCU -r GPU_CLK_REG -p SCLK_GATING = 0, (default=0)
-c a33 -d CCU -r GPU_CLK_REG -p CLK_DIV_RATIO_N = 0, (default=0)
-c a33 -d CCU -r ATS_CLK_REG -p SCLK_GATING = 0, (default=1)
-c a33 -d CCU -r ATS_CLK_REG -p CLK_SRC_SEL = 0, (default=0)
-c a33 -d CCU -r ATS_CLK_REG -p CLK_DIV_RATIO_M = 0, (default=0)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p VCO_RST = 0, (default=0)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p EXG_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p PLL_VCO_BIAS_CTRL = 0, (default=8)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p PLL_BIAS_CUR_CTRL = 0, (default=16)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p PLL_LOCK_CTRL = 0, (default=2)
-c a33 -d CCU -r PLL_STABLE_TIME_REG0 -p PLL_DAMP_FACT_CTRL = 15, (default=0)
-c a33 -d CCU -r PLL_AUDIO_BIAS_REG -p PLL_VCO_BIAS = 16, (default=16)
-c a33 -d CCU -r PLL_AUDIO_BIAS_REG -p PLL_BIAS_CUR = 16, (default=16)
-c a33 -d CCU -r PLL_VIDEO_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_VIDEO_BIAS_REG -p PLL_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_VIDEO_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_VE_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_VE_BIAS_REG -p PLL_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_VE_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_VCO_BIAS = 8, (default=8)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_VCO_GAIN_CTRL_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_BANDW_CTRL = 1, (default=1)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_BIAS_CUR_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_VCO_GAIN_CTRL = 4, (default=4)
-c a33 -d CCU -r PLL_DDR0_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_PERIPH_BIAS_REG -p PLL_VCO_BIAS = 16, (default=16)
-c a33 -d CCU -r PLL_PERIPH_BIAS_REG -p PLL_BIAS_CUR_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_PERIPH_BIAS_REG -p PLL_BANDW_CTRL = 1, (default=1)
-c a33 -d CCU -r PLL_PERIPH_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_GPU_BIAS_REG -p PLL_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_GPU_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p VCO_RST = 1, (default=1)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p PLLVDD_LDO_OUT_CTRL = 2, (default=2)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p PLL_VCO_BIAS_CTRL = 8, (default=8)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p PLL_BIAS_CUR_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p PLL_LOCK_CTRL = 4, (default=4)
-c a33 -d CCU -r PLL_MIPI_BIAS_REG -p PLL_DAMP_FACT_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_HSIC_BIAS_REG -p PLL_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_HSIC_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_DE_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_DE_BIAS_REG -p PLL_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_DE_BIAS_REG -p PLL_DAMP_FACTOR_CTRL = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_BIAS_REG -p PLL_VCO_BIAS_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_DDR1_BIAS_REG -p PLL_BIAS_CUR_CTRL = 1, (default=1)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p PLL_BAND_WID_CTRL = 1, (default=1)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p VCO_GAIN_CTRL_EN = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p VCO_GAIN_CTRL = 4, (default=4)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p PLL_INIT_FREQ_CTRL = 16, (default=16)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p C_OD = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p C_B_IN = 16, (default=16)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p C_OD1 = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_TUN_REG -p C_B_OUT = 52, (default=0)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p VREG1_OUT_EN = 1, (default=1)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p PLL_LTIME_CTRL = 4, (default=4)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p VCO_RST = 1, (default=0)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p PLL_INIT_FREQ_CTRL = 8, (default=16)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p OD1 = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p B_IN = 0, (default=16)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p OD = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_TUN_REG -p B_OUT = 8, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p PLL_INPUT_POWER_SEL = 1, (default=1)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p VREG_OUT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p PLL_BAND_WID_CTRL = 1, (default=1)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p VCO_GAIN_CTRL_EN = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p VCO_GAIN_CTRL = 4, (default=4)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p CNT_INT = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p C_OD = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p C_B_IN = 32, (default=32)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p C_OD1 = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_TUN_REG -p C_B_OUT = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_CPUX_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_AUDIO_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_VIDEO_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_VE_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_VE_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_VE_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_VE_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_VE_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_DDR0_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_GPU_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_MIPI_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_HSIC_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_DE_PAT_CTRL_REG -p SIG_DELT_PAT_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DE_PAT_CTRL_REG -p SPR_FREQ_MODE = 0, (default=0)
-c a33 -d CCU -r PLL_DE_PAT_CTRL_REG -p WAVE_STEP = 0, (default=0)
-c a33 -d CCU -r PLL_DE_PAT_CTRL_REG -p FREQ = 0, (default=0)
-c a33 -d CCU -r PLL_DE_PAT_CTRL_REG -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG0 -p SIG_DELT_PAT_EN = 1, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG0 -p SPR_FREQ_MODE = 3, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG0 -p WAVE_STEP = 344, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG0 -p FREQ = 3, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG0 -p WAVE_BOT = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG1 -p DITHER_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG1 -p FRAC_EN = 0, (default=0)
-c a33 -d CCU -r PLL_DDR1_PAT_CTRL_REG1 -p FRAC_IN = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p USBOHCI_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p USBEHCI_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p USBDRD_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SPI1_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SPI0_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p HSTMR_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SDRAM_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p NAND_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SD2_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SD1_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SD0_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p DMA_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p SS_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG0 -p MIPI_DSI_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p SAT_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p DRC_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p SPINLOCK_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p MSGBOX_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p GPU_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p FE_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p BE_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p CSI_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p LCD_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG1 -p VE_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG2 -p LVDS_RST = 1, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG3 -p DAUDIO1_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG3 -p DAUDIO0_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG3 -p ADDA_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p UART4_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p UART3_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p UART2_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p UART1_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p UART0_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p TWI2_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p TWI1_RST = 0, (default=0)
-c a33 -d CCU -r BUS_SOFT_RST_REG4 -p TWI0_RST = 0, (default=0)
-c a33 -d CPUCFG -r CPU0_RST_CTRL -p CPU0_CORE_REST = 1, (default=1)
-c a33 -d CPUCFG -r CPU0_RST_CTRL -p CPU0_RESET = 1, (default=1)
-c a33 -d CPUCFG -r CPU0_CTRL_REG -p CPU0_CP15_WRITE_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r CPU0_STATUS -p STANDBYWFI = 1, (default=0)
-c a33 -d CPUCFG -r CPU0_STATUS -p STANDBYWFE = 0, (default=0)
-c a33 -d CPUCFG -r CPU0_STATUS -p SMP_AMP = 1, (default=0)
-c a33 -d CPUCFG -r CPU1_RST_CTRL -p CPU1_CORE_REST = 1, (default=0)
-c a33 -d CPUCFG -r CPU1_RST_CTRL -p CPU1_RESET = 1, (default=1)
-c a33 -d CPUCFG -r CPU1_CTRL_REG -p CPU1_CP15_WRITE_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r CPU1_STATUS -p STANDBYWFI = 1, (default=0)
-c a33 -d CPUCFG -r CPU1_STATUS -p STANDBYWFE = 0, (default=0)
-c a33 -d CPUCFG -r CPU1_STATUS -p SMP_AMP = 1, (default=0)
-c a33 -d CPUCFG -r CPU2_RST_CTRL -p CPU2_CORE_REST = 1, (default=0)
-c a33 -d CPUCFG -r CPU2_RST_CTRL -p CPU2_RESET = 1, (default=1)
-c a33 -d CPUCFG -r CPU2_CTRL_REG -p CPU2_CP15_WRITE_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r CPU2_STATUS -p STANDBYWFI = 1, (default=0)
-c a33 -d CPUCFG -r CPU2_STATUS -p STANDBYWFE = 0, (default=0)
-c a33 -d CPUCFG -r CPU2_STATUS -p SMP_AMP = 1, (default=0)
-c a33 -d CPUCFG -r CPU3_RST_CTRL -p CPU3_CORE_REST = 1, (default=0)
-c a33 -d CPUCFG -r CPU3_RST_CTRL -p CPU3_RESET = 1, (default=1)
-c a33 -d CPUCFG -r CPU3_CTRL_REG -p CPU3_CP15_WRITE_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r CPU3_STATUS -p STANDBYWFI = 0, (default=0)
-c a33 -d CPUCFG -r CPU3_STATUS -p STANDBYWFE = 0, (default=0)
-c a33 -d CPUCFG -r CPU3_STATUS -p SMP_AMP = 1, (default=0)
-c a33 -d CPUCFG -r CPU_SYS_RST_REG -p CPUSystemResetControl = 1, (default=1)
-c a33 -d CPUCFG -r GENER_CTRL_REG -p CFGSDISABLE = 0, (default=0)
-c a33 -d CPUCFG -r GENER_CTRL_REG -p ACINACTM = 0, (default=0)
-c a33 -d CPUCFG -r GENER_CTRL_REG -p L2_RST = 1, (default=1)
-c a33 -d CPUCFG -r GENER_CTRL_REG -p L2_RST_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r GENER_CTRL_REG -p L1_RST_DISABLE = 0, (default=0)
-c a33 -d CPUCFG -r EVENT_IN -p EVENT_IN = 0, (default=0)
-c a33 -d CPUCFG -r EVENT_IN -p fromWFEstandby = 0, (default=3)
-c a33 -d CPUCFG -r SUP_STAN_FLAG_REG -p SUP_STANDBY_FLAG = 0, (default=0)
-c a33 -d CPUCFG -r SUP_STAN_FLAG_REG -p SUP_STANBY_FLAG_DATA = 0, (default=0)
-c a33 -d CPUCFG -r PRIVATE_REG0 -p  = 279476, (default=0)
-c a33 -d CPUCFG -r PRIVATE_REG1 -p  = 0, (default=0)
-c a33 -d CPUCFG -r CNT64_CTRL_REG -p CNT64_CLK_SRC_SEL = 0, (default=0)
-c a33 -d CPUCFG -r CNT64_CTRL_REG -p CNT64_RL_EN = 0, (default=0)
-c a33 -d CPUCFG -r CNT64_CTRL_REG -p CNT64_CLR_EN = 0, (default=0)
-c a33 -d CPUCFG -r CNT64_LOW_REG -p CNT64_LO = 3452870, (default=0)
-c a33 -d CPUCFG -r CNT64_HIGH_REG -p CNT64_HI = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p VER_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p PTN_CYCLE = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p PTN_START = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p CLK_CNT_SPL = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p PTN_GEN_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_EN_REG -p CSI_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p CSI_SRC_SWAP = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p parserto = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p SRC_TYPE = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p FPS_DS = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p fps = 0, (default=2)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p FIELD = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p VREF_POL = 0, (default=1)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p HERF_POL = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p CLK_POL = 0, (default=1)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p SEQ_8PLUS2 = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p IF_DATA_WIDTH = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p MIPI_IF = 0, (default=0)
-c a33 -d CSI -r CSI0_IF_CFG_REG -p CSI_IF = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH3_CAP_MASK = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH3_VCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH3_SCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH2_CAP_MASK = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH2_VCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH2_SCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH1_CAP_MASK = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH1_VCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH1_SCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH0_CAP_MASK = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH0_VCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_CAP_REG -p CH0_SCAP_ON = 0, (default=0)
-c a33 -d CSI -r CSI0_SYNC_CNT_REG -p SYNC_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_FIFO_THRS_REG -p PTN_GEN_DLY = 0, (default=15)
-c a33 -d CSI -r CSI0_FIFO_THRS_REG -p FIFO_THRS = 0, (default=1024)
-c a33 -d CSI -r CSI0_FIFO_STAT_REG -p FIFO_FRM_MAX = 0
-c a33 -d CSI -r CSI0_PCLK_STAT_REG -p PCLK_CNT_LINE_MAX = 0
-c a33 -d CSI -r CSI0_PCLK_STAT_REG -p PCLK_CNT_LINE_MIN = 0
-c a33 -d CSI -r CSI0_PTN_LEN_REG -p PTN_LEN = 0, (default=0)
-c a33 -d CSI -r CSI0_PTN_ADDR_REG -p PTN_ADDR = 0, (default=0)
-c a33 -d CSI -r CSI0_VER_REG -p VER = 0
-c a33 -d CSI -r CSI0_C0_CFG_REG -p PAD_VAL = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p INPUT_FMT = 0, (default=3)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p OUTPUT_FMT = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p VFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p HFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p FIELD_SEL = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CFG_REG -p INPUT_SEQ = 0, (default=2)
-c a33 -d CSI -r CSI0_C0_SCALE_REG -p QUART_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_F0_BUFA_REG -p C0F0_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_F1_BUFA_REG -p C0F1_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_F2_BUFA_REG -p C0F2_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CAP_STA_REG -p FIELD_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CAP_STA_REG -p VCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_CAP_STA_REG -p SCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p VS_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p HB_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p MUL_ERR_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p FIFO2_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p FIFO1_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p FIFO0_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p FD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_EN_REG -p CD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p VS_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p HB_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p MUL_ERR_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p FIFO2_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p FIFO1_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p FIFO0_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p FD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_INT_STA_REG -p CD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_HSIZE_REG -p HOR_LEN = 0, (default=1280)
-c a33 -d CSI -r CSI0_C0_HSIZE_REG -p HOR_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_VSIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C0_VSIZE_REG -p VER_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_BUF_LEN_REG -p BUF_LEN_C = 0, (default=320)
-c a33 -d CSI -r CSI0_C0_BUF_LEN_REG -p BUF_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C0_FLIP_SIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C0_FLIP_SIZE_REG -p VALID_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C0_FRM_CLK_CNT_REG -p FRM_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_ACC_ITNL_CLK_CNT_REG -p ACC_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C0_ACC_ITNL_CLK_CNT_REG -p ITNL_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p PAD_VAL = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p INPUT_FMT = 0, (default=3)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p OUTPUT_FMT = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p VFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p HFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p FIELD_SEL = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CFG_REG -p INPUT_SEQ = 0, (default=2)
-c a33 -d CSI -r CSI0_C1_SCALE_REG -p QUART_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_F0_BUFA_REG -p C1F0_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_F1_BUFA_REG -p C1F1_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_F2_BUFA_REG -p C1F2_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CAP_STA_REG -p FIELD_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CAP_STA_REG -p VCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_CAP_STA_REG -p SCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p VS_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p HB_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p MUL_ERR_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p FIFO2_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p FIFO1_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p FIFO0_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p FD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_EN_REG -p CD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p VS_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p HB_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p MUL_ERR_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p FIFO2_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p FIFO1_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p FIFO0_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p FD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_INT_STA_REG -p CD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_HSIZE_REG -p HOR_LEN = 0, (default=1280)
-c a33 -d CSI -r CSI0_C1_HSIZE_REG -p HOR_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_VSIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C1_VSIZE_REG -p VER_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_BUF_LEN_REG -p BUF_LEN_C = 0, (default=320)
-c a33 -d CSI -r CSI0_C1_BUF_LEN_REG -p BUF_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C1_FLIP_SIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C1_FLIP_SIZE_REG -p VALID_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C1_FRM_CLK_CNT_REG -p FRM_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_ACC_ITNL_CLK_CNT_REG -p ACC_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C1_ACC_ITNL_CLK_CNT_REG -p ITNL_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p PAD_VAL = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p INPUT_FMT = 0, (default=3)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p OUTPUT_FMT = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p VFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p HFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p FIELD_SEL = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CFG_REG -p INPUT_SEQ = 0, (default=2)
-c a33 -d CSI -r CSI0_C2_SCALE_REG -p QUART_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_F0_BUFA_REG -p C2F0_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_F1_BUFA_REG -p C2F1_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_F2_BUFA_REG -p C2F2_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CAP_STA_REG -p FIELD_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CAP_STA_REG -p VCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_CAP_STA_REG -p SCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p VS_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p HB_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p MUL_ERR_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p FIFO2_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p FIFO1_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p FIFO0_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p FD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_EN_REG -p CD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p VS_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p HB_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p MUL_ERR_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p FIFO2_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p FIFO1_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p FIFO0_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p FD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_INT_STA_REG -p CD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_HSIZE_REG -p HOR_LEN = 0, (default=1280)
-c a33 -d CSI -r CSI0_C2_HSIZE_REG -p HOR_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_VSIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C2_VSIZE_REG -p VER_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_BUF_LEN_REG -p BUF_LEN_C = 0, (default=320)
-c a33 -d CSI -r CSI0_C2_BUF_LEN_REG -p BUF_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C2_FLIP_SIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C2_FLIP_SIZE_REG -p VALID_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C2_FRM_CLK_CNT_REG -p FRM_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_ACC_ITNL_CLK_CNT_REG -p ACC_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C2_ACC_ITNL_CLK_CNT_REG -p ITNL_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p PAD_VAL = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p INPUT_FMT = 0, (default=3)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p OUTPUT_FMT = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p VFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p HFLIP_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p FIELD_SEL = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CFG_REG -p INPUT_SEQ = 0, (default=2)
-c a33 -d CSI -r CSI0_C3_SCALE_REG -p QUART_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_F0_BUFA_REG -p C3F0_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_F1_BUFA_REG -p C3F1_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_F2_BUFA_REG -p C3F2_BUFA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CAP_STA_REG -p FIELD_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CAP_STA_REG -p VCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_CAP_STA_REG -p SCAP_STA = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p VS_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p HB_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p MUL_ERR_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p FIFO2_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p FIFO1_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p FIFO0_OF_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p FD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_EN_REG -p CD_INT_EN = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p VS_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p HB_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p MUL_ERR_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p FIFO2_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p FIFO1_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p FIFO0_OF_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p FD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_INT_STA_REG -p CD_PD = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_HSIZE_REG -p HOR_LEN = 0, (default=1280)
-c a33 -d CSI -r CSI0_C3_HSIZE_REG -p HOR_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_VSIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C3_VSIZE_REG -p VER_START = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_BUF_LEN_REG -p BUF_LEN_C = 0, (default=320)
-c a33 -d CSI -r CSI0_C3_BUF_LEN_REG -p BUF_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C3_FLIP_SIZE_REG -p VER_LEN = 0, (default=480)
-c a33 -d CSI -r CSI0_C3_FLIP_SIZE_REG -p VALID_LEN = 0, (default=640)
-c a33 -d CSI -r CSI0_C3_FRM_CLK_CNT_REG -p FRM_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_ACC_ITNL_CLK_CNT_REG -p ACC_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CSI0_C3_ACC_ITNL_CLK_CNT_REG -p ITNL_CLK_CNT = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p SINGLE_TRAN = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p REPEAT_TRAN = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p RESTART_MODE = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p READ_TRAN_MODE = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p TRAN_RESULT = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p CCI_STA = 0
-c a33 -d CSI -r CCI_CTRL -p SOFT_RESET = 0, (default=0)
-c a33 -d CSI -r CCI_CTRL -p CCI_EN = 0, (default=0)
-c a33 -d CSI -r CCI_CFG -p TIMEOUT_N = 0, (default=16)
-c a33 -d CSI -r CCI_CFG -p INTERVAL = 0, (default=0)
-c a33 -d CSI -r CCI_CFG -p PACKET_MODE = 0, (default=0)
-c a33 -d CSI -r CCI_CFG -p SRC_SEL = 0, (default=0)
-c a33 -d CSI -r CCI_CFG -p TRIG_MODE = 0, (default=0)
-c a33 -d CSI -r CCI_CFG -p CSI_TRIG = 0, (default=0)
-c a33 -d CSI -r CCI_FMT -p SLV_ID = 0, (default=0)
-c a33 -d CSI -r CCI_FMT -p CMD = 0, (default=0)
-c a33 -d CSI -r CCI_FMT -p ADDR_BYTE = 0, (default=1)
-c a33 -d CSI -r CCI_FMT -p DATA_BYTE = 0, (default=1)
-c a33 -d CSI -r CCI_FMT -p PACKET_CNT = 0, (default=1)
-c a33 -d CSI -r CCI_BUS_CTRL -p DLY_CYC = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p DLY_TRIG = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p CLK_N = 0, (default=2)
-c a33 -d CSI -r CCI_BUS_CTRL -p CLK_M = 0, (default=5)
-c a33 -d CSI -r CCI_BUS_CTRL -p SCL_STA = 0
-c a33 -d CSI -r CCI_BUS_CTRL -p SDA_STA = 0
-c a33 -d CSI -r CCI_BUS_CTRL -p SCL_PEN = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p SDA_PEN = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p SCL_MOV = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p SDA_MOV = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p SCL_MOE = 0, (default=0)
-c a33 -d CSI -r CCI_BUS_CTRL -p SDA_MOE = 0, (default=0)
-c a33 -d CSI -r CCI_PARA_BASE -p DRAM_BASE = 0, (default=0)
-c a33 -d CSI -r CCI_INT_CTRL -p S_TRAN_ERR_INT_EN = 0, (default=0)
-c a33 -d CSI -r CCI_INT_CTRL -p S_TRAN_COM_INT_EN = 0, (default=0)
-c a33 -d CSI -r CCI_INT_CTRL -p S_TRAN_ERR_PD = 0, (default=0)
-c a33 -d CSI -r CCI_INT_CTRL -p S_TRAN_COM_PD = 0, (default=0)
-c a33 -d CSI -r CCI_LC_TRIG -p LN_CNT = 0, (default=0)
-c a33 -d CSI -r CCI_LC_TRIG -p DATA_FIFO = 0, (default=0)
-c a33 -d CSI -r CCI_LC_TRIG -p From0x200to0x220address = 0
-c a33 -d DA0 -r DA_CTL -p SDO_EN = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p  = 0
-c a33 -d DA0 -r DA_CTL -p ASS = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p MS = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p PCM = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p LOOP = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p TXEN = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p RXEN = 0, (default=0)
-c a33 -d DA0 -r DA_CTL -p GEN = 0, (default=0)
-c a33 -d DA0 -r DA_FAT0 -p LRCP = 0, (default=0)
-c a33 -d DA0 -r DA_FAT0 -p BCP = 0, (default=0)
-c a33 -d DA0 -r DA_FAT0 -p SR = 0, (default=0)
-c a33 -d DA0 -r DA_FAT0 -p WSS = 0, (default=3)
-c a33 -d DA0 -r DA_FAT0 -p FMT = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p PCM_SYNC_PERIOD = 0, (default=4)
-c a33 -d DA0 -r DA_FAT1 -p PCM_SYNC_OUT = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p PCMOutMute = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p MLS = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p SEXT = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p SI = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p SW = 0, (default=1)
-c a33 -d DA0 -r DA_FAT1 -p SSYNC = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p RX_PDM = 0, (default=0)
-c a33 -d DA0 -r DA_FAT1 -p TX_PDM = 0, (default=0)
-c a33 -d DA0 -r DA_TXFIFO -p TX_DATA = 0, (default=0)
-c a33 -d DA0 -r DA_RXFIFO -p RX_DATA = 0, (default=0)
-c a33 -d DA0 -r DA_FCTL -p FIFOSRC = 0, (default=0)
-c a33 -d DA0 -r DA_FCTL -p FTX = 0, (default=0)
-c a33 -d DA0 -r DA_FCTL -p FRX = 0, (default=0)
-c a33 -d DA0 -r DA_FCTL -p TXTL = 0, (default=64)
-c a33 -d DA0 -r DA_FCTL -p RXTL = 0, (default=15)
-c a33 -d DA0 -r DA_FCTL -p TXIM = 0, (default=0)
-c a33 -d DA0 -r DA_FCTL -p RXOM = 0, (default=0)
-c a33 -d DA0 -r DA_FSTA -p TXE = 0, (default=1)
-c a33 -d DA0 -r DA_FSTA -p TXE_CNT = 0, (default=128)
-c a33 -d DA0 -r DA_FSTA -p RXA = 0, (default=0)
-c a33 -d DA0 -r DA_FSTA -p RXA_CNT = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p TX_DRQ = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p TXUI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p TXOI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p TXEI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p RX_DRQ = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p RXUI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p RXOI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_INT -p RXAI_EN = 0, (default=0)
-c a33 -d DA0 -r DA_ISTA -p TXU_INT = 0, (default=0)
-c a33 -d DA0 -r DA_ISTA -p TXO_INT = 0, (default=0)
-c a33 -d DA0 -r DA_ISTA -p TXE_INT = 0, (default=1)
-c a33 -d DA0 -r DA_ISTA -p RXU_INT = 0, (default=0)
-c a33 -d DA0 -r DA_ISTA -p RXO_INT = 0, (default=0)
-c a33 -d DA0 -r DA_ISTA -p RXA_INT = 0, (default=0)
-c a33 -d DA0 -r DA_CLKD -p MCLKO_EN = 0, (default=0)
-c a33 -d DA0 -r DA_CLKD -p BCLKDIV = 0, (default=0)
-c a33 -d DA0 -r DA_CLKD -p MCLKDIV = 0, (default=0)
-c a33 -d DA0 -r DA_TXCNT -p TX_CNT = 0, (default=0)
-c a33 -d DA0 -r DA_RXCNT -p RX_CNT = 0, (default=0)
-c a33 -d DA0 -r DA_TXCHSEL -p TX_CHSEL = 0, (default=1)
-c a33 -d DA0 -r DA_TXCHMAP -p TX_CH3_MAP = 0, (default=3)
-c a33 -d DA0 -r DA_TXCHMAP -p TX_CH2_MAP = 0, (default=2)
-c a33 -d DA0 -r DA_TXCHMAP -p TX_CH1_MAP = 0, (default=1)
-c a33 -d DA0 -r DA_TXCHMAP -p TX_CH0_MAP = 0, (default=0)
-c a33 -d DA0 -r DA_RXCHSEL -p RX_CHSEL = 0, (default=1)
-c a33 -d DA0 -r DA_RXCHMAP -p RX_CH3_MAP = 0, (default=3)
-c a33 -d DA0 -r DA_RXCHMAP -p RX_CH2_MAP = 0, (default=2)
-c a33 -d DA0 -r DA_RXCHMAP -p RX_CH1_MAP = 0, (default=1)
-c a33 -d DA0 -r DA_RXCHMAP -p RX_CH0_MAP = 0, (default=0)
-c a33 -d DEFE -r DEFE_EN_REG -p EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p COEF_ACCESS_CTRL = 0, (default=0)
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p FRM_START = 1, (default=0)
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p OUT_CTRL = 0, (default=0)
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p WB_EN = 1, (default=0)
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p  = 0
-c a33 -d DEFE -r DEFE_FRM_CTRL_REG -p REG_RDY_EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_BYPASS_REG -p CSC_BYPASS_EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_AGTH_SEL_REG -p LINEBUF_AGTH = 0, (default=0)
-c a33 -d DEFE -r DEFE_LINT_CTRL_REG -p CURRENT_LINE = 795, (default=0)
-c a33 -d DEFE -r DEFE_LINT_CTRL_REG -p FIELD_SEL = 1, (default=0)
-c a33 -d DEFE -r DEFE_LINT_CTRL_REG -p TRIG_LINE = 4164, (default=0)
-c a33 -d DEFE -r DEFE_LINT_CTRL_REG -p BUF_ADDR = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_BUF_ADDR1_REG -p BUF_ADDR = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_BUF_ADDR2_REG -p BUF_ADDR = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_FIELD_CTRL_REG -p FIR_OFFSET = 3, (default=32)
-c a33 -d DEFE -r DEFE_FIELD_CTRL_REG -p FIELD_LOOP_MOD = 1, (default=0)
-c a33 -d DEFE -r DEFE_FIELD_CTRL_REG -p VALID_FIELD_CNT = 0, (default=0)
-c a33 -d DEFE -r DEFE_FIELD_CTRL_REG -p FIELD_CNT = 68, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF0_REG -p X_OFFSET1 = 27, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF0_REG -p Y_OFFSET0 = 16, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF0_REG -p X_OFFSET0 = 4, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF1_REG -p X_OFFSET1 = 27, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF1_REG -p Y_OFFSET0 = 16, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF1_REG -p X_OFFSET0 = 4, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF2_REG -p X_OFFSET1 = 27, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF2_REG -p Y_OFFSET0 = 16, (default=0)
-c a33 -d DEFE -r DEFE_TB_OFF2_REG -p X_OFFSET0 = 4, (default=0)
-c a33 -d DEFE -r DEFE_LINESTRD0_REG -p LINE_STRIDE = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_LINESTRD1_REG -p LINE_STRIDE = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_LINESTRD2_REG -p LINE_STRIDE = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_INPUT_FMT_REG -p BYTE_SEQ = 1, (default=0)
-c a33 -d DEFE -r DEFE_INPUT_FMT_REG -p SCAN_MOD = 1, (default=0)
-c a33 -d DEFE -r DEFE_INPUT_FMT_REG -p DATA_MOD = 0, (default=0)
-c a33 -d DEFE -r DEFE_INPUT_FMT_REG -p DATA_FMT = 4, (default=0)
-c a33 -d DEFE -r DEFE_INPUT_FMT_REG -p DATA_PS = 0, (default=0)
-c a33 -d DEFE -r DEFE_WB_ADDR_REG -p WB_ADDR = 52138052, (default=0)
-c a33 -d DEFE -r DEFE_OUTPUT_FMT_REG -p WB_Ch_Sel = 3, (default=0)
-c a33 -d DEFE -r DEFE_OUTPUT_FMT_REG -p BYTE_SEQ = 0, (default=0)
-c a33 -d DEFE -r DEFE_OUTPUT_FMT_REG -p SCAN_MOD = 0, (default=0)
-c a33 -d DEFE -r DEFE_OUTPUT_FMT_REG -p DATA_FMT = 4, (default=0)
-c a33 -d DEFE -r DEFE_INT_EN_REG -p REG_LOAD_EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_INT_EN_REG -p LINE_EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_INT_EN_REG -p WB_EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_INT_STATUS_REG -p REG_LOAD_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_INT_STATUS_REG -p LINE_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_INT_STATUS_REG -p WB_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p LINE_ON_SYNC = 795, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p WB_ERR_SYNC = 1, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p WB_ERR_LOSEDATA = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p WB_ERR_STATUS = 1, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p COEF_ACCESS_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p LCD_FIELD = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p DRAM_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p CFG_PENDING = 1, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p WB_STATUS = 0, (default=0)
-c a33 -d DEFE -r DEFE_STATUS_REG -p FRM_BUSY = 0, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF00_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF01_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF02_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF02_REG -p CONT = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF10_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF11_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF12_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF13_REG -p CONT = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF20_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF21_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF22_REG -p COEF = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CSC_COEF23_REG -p CONT = 4164, (default=0)
-c a33 -d DEFE -r DEFE_WB_LINESTRD_EN_REG -p EN = 0, (default=0)
-c a33 -d DEFE -r DEFE_WB_LINESTRD_REG -p LINE_STRD = 0, (default=0)
-c a33 -d DEFE -r DEFE_CH0_INSIZE_REG -p IN_HEIGHT = 795, (default=0)
-c a33 -d DEFE -r DEFE_CH0_INSIZE_REG -p IN_WIDTH = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CH0_OUTSIZE_REG -p OUT_HEIGHT = 795, (default=0)
-c a33 -d DEFE -r DEFE_CH0_OUTSIZE_REG -p OUT_WIDTH = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CH0_HORZFACT_REG -p FACTOR_INT = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH0_HORZFACT_REG -p FACTOR_FRAC = 36932, (default=0)
-c a33 -d DEFE -r DEFE_CH0_VERTFACT_REG -p FACTOR_INT = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH0_VERTFACT_REG -p FACTOR_FRAC = 36932, (default=0)
-c a33 -d DEFE -r DEFE_CH0_HORZPHASE_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH0_VERTPHASE0_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH0_VERTPHASE1_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH0_HORZTAP_REG -p TAP3 = 3, (default=1)
-c a33 -d DEFE -r DEFE_CH0_HORZTAP_REG -p TAP2 = 27, (default=1)
-c a33 -d DEFE -r DEFE_CH0_HORZTAP_REG -p TAP1 = 16, (default=1)
-c a33 -d DEFE -r DEFE_CH0_HORZTAP_REG -p TAP0 = 68, (default=125)
-c a33 -d DEFE -r DEFE_CH0_VERTTAP_REG -p TAP3 = 3, (default=1)
-c a33 -d DEFE -r DEFE_CH0_VERTTAP_REG -p TAP2 = 27, (default=1)
-c a33 -d DEFE -r DEFE_CH0_VERTTAP_REG -p TAP1 = 16, (default=1)
-c a33 -d DEFE -r DEFE_CH0_VERTTAP_REG -p TAP0 = 68, (default=127)
-c a33 -d DEFE -r DEFE_CH1_INSIZE_REG -p IN_HEIGHT = 795, (default=0)
-c a33 -d DEFE -r DEFE_CH1_INSIZE_REG -p IN_WIDTH = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CH1_OUTSIZE_REG -p OUT_HEIGHT = 795, (default=0)
-c a33 -d DEFE -r DEFE_CH1_OUTSIZE_REG -p OUT_WIDTH = 4164, (default=0)
-c a33 -d DEFE -r DEFE_CH1_HORZFACT_REG -p FACTOR_INT = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_HORZFACT_REG -p FACTOR_FRAC = 36932, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTFACT_REG -p FACTOR_INT = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTFACT_REG -p FACTOR_FRAC = 36932, (default=0)
-c a33 -d DEFE -r DEFE_CH1_HORZPHASE_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTPHASE0_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTPHASE1_REG -p PHASE = 757828, (default=0)
-c a33 -d DEFE -r DEFE_CH1_HORZTAP_REG -p TAP3 = 3, (default=1)
-c a33 -d DEFE -r DEFE_CH1_HORZTAP_REG -p TAP2 = 27, (default=1)
-c a33 -d DEFE -r DEFE_CH1_HORZTAP_REG -p TAP1 = 16, (default=1)
-c a33 -d DEFE -r DEFE_CH1_HORZTAP_REG -p TAP0 = 68, (default=125)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP3 = 3, (default=1)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP2 = 27, (default=1)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP1 = 16, (default=1)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP0 = 68, (default=127)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP3 = 3, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP2 = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP1 = 144, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP0 = 68, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP3 = 3, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP2 = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP1 = 144, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP0 = 68, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP3 = 3, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP2 = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP1 = 144, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP0 = 68, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP3 = 3, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP2 = 27, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP1 = 144, (default=0)
-c a33 -d DEFE -r DEFE_CH1_VERTTAP_REG -p TAP0 = 68, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p LINE_SEL = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p ITLMOD_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p OUT_SEL = 1, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p OSCA_EN = 1, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p LAY3_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p LAY2_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p LAY1_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p LAY0_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p START_CTL = 0, (default=0)
-c a33 -d DEFE -r DEBE_MODCTL_REG -p DEBE_EN = 0, (default=0)
-c a33 -d DEFE -r DEBE_BACKCOLOR_REG -p datalaneconfigurationandupto700Mbpsperlane = 0, (default=4)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA7_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA7_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA7_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA6_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA6_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA6_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA5_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA5_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA5_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA4_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA4_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA4_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA3_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA3_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA3_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA2_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA2_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA2_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA1_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA1_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA1_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA0_QUEUE_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA0_PKG_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_EN_REG -p DMA0_HLAF_IRQ_EN = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA7_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA7_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA7_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA6_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA6_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA6_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA5_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA5_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA5_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA4_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA4_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA4_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA3_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA3_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA3_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA2_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA2_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA2_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA1_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA1_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA1_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA0_QUEUE_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA0_PKG_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_IRQ_PEND_REG -p DMA0_HLAF_IRQ_PEND = 0, (default=0)
-c a33 -d DMA -r DMA_AUTO_GATE_REG -p DMA_MCLK_CIRCUIT = 1, (default=0)
-c a33 -d DMA -r DMA_AUTO_GATE_REG -p DMA_COMMON_CIRCUIT = 0, (default=0)
-c a33 -d DMA -r DMA_AUTO_GATE_REG -p DMA_CHAN_CIRCUIT = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA7_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA6_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA5_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA4_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA3_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA2_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA1_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA0_STATUS = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_EN = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_PAUSE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_DESC_ADDR = 0
-c a33 -d DMA -r DMA_STA_REG -p DMA_DEST_DATA_WIDTH = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_DEST_BST_LEN = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_ADDR_MODE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_DEST_DRQ_TYPE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_SRC_DATA_WIDTH = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_SRC_BST_LEN = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_SRC_ADDR_MODE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_SRC_DRQ_TYPE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_CUR_SRC = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_CUR_DEST = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DMA_BCNT_LEFT = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p DATA_BLK_SIZE = 0, (default=0)
-c a33 -d DMA -r DMA_STA_REG -p WAIT_CYC = 0, (default=0)
-c a33 -d DRAM_COM -r CTRL_REG -p RANK = 0
-c a33 -d DRAM_COM -r CTRL_REG -p BANK = 0
-c a33 -d DRAM_COM -r CTRL_REG -p ROW = 0
-c a33 -d DRAM_COM -r CTRL_REG -p PAGE_SIZE = 0
-c a33 -d DRAM_COM -r CTRL_REG -p BUS_WIDTH = 0
-c a33 -d DRAM_COM -r CTRL_REG -p SEQUENCE = 0
-c a33 -d DRAM_COM -r CTRL_REG -p DDR3 = 2
-c a33 -d DRAM_COM -r CTRL_REG -p CHANNEL = 0
-c a33 -d DRAM_CTL -r DRAM_TMG0 -p tRASMIN = 0
-c a33 -d DRAM_CTL -r DRAM_TMG0 -p tRASMAX = 0
-c a33 -d DRAM_CTL -r DRAM_TMG0 -p tFAW = 2
-c a33 -d DRAM_CTL -r DRAM_TMG0 -p tWR2PRE = 0
-c a33 -d DRAM_CTL -r DRAM_TMG1 -p tRC = 0
-c a33 -d DRAM_CTL -r DRAM_TMG1 -p tRD2PRE = 0
-c a33 -d DRAM_CTL -r DRAM_TMG1 -p tXP = 2
-c a33 -d DRAM_CTL -r DRAM_TMG2 -p tWR2RD = 0
-c a33 -d DRAM_CTL -r DRAM_TMG2 -p tRD2WR = 0
-c a33 -d DRAM_CTL -r DRAM_TMG2 -p tCL = 2
-c a33 -d DRAM_CTL -r DRAM_TMG2 -p tCWL = 0
-c a33 -d DRAM_CTL -r DRAM_TMG3 -p tMOD = 0
-c a33 -d DRAM_CTL -r DRAM_TMG3 -p tMRD = 0
-c a33 -d DRAM_CTL -r DRAM_TMG3 -p tMRW = 2
-c a33 -d DRAM_CTL -r DRAM_TMG4 -p tRP = 0
-c a33 -d DRAM_CTL -r DRAM_TMG4 -p tRRD = 0
-c a33 -d DRAM_CTL -r DRAM_TMG4 -p tCCD = 2
-c a33 -d DRAM_CTL -r DRAM_TMG4 -p tRCD = 0
-c a33 -d DRAM_CTL -r DRAM_TMG5 -p tCKE = 0
-c a33 -d DRAM_CTL -r DRAM_TMG5 -p tCKESR = 0
-c a33 -d DRAM_CTL -r DRAM_TMG5 -p tCKSRE = 2
-c a33 -d DRAM_CTL -r DRAM_TMG5 -p tCKSRX = 0
-c a33 -d DSI -r DSI_CTL_REG -p DSI_EN = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Video_Line_Int_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Video_Vb_Int_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Instru_Step_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Instru_End_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Video_Line_Int_En = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Video_Vb_Int_En = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Instru_Step_En = 0, (default=0)
-c a33 -d DSI -r DSI_GINT0_REG -p Instru_End_En = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p Video_Line_Int_Num = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p brdy_l_sel = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p brdy_set = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p Trail_inv = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p Trail_fill = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p HBP_dis = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p HSA_HSE_dis = 0, (default=0)
-c a33 -d DSI -r DSI_GINT1_REG -p Video_Mode_Burst = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p Vsync_Existence = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p HS_Eotp_En = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p CRC_En = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p ECC_En = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p FIFO_Gating = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p FIFO_Manual_Reset = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p Src_Sel = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL0_REG -p Instru_En = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL1_REG -p reserved = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL1_REG -p Video_Start_Delay = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL1_REG -p Video_Precision_Mode_Align = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL1_REG -p Video_Frame_Start = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_CTL1_REG -p DSI_Mode = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_SIZE0_REG -p Video_VBP = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_SIZE0_REG -p Video_VSA = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_SIZE1_REG -p Video_VT = 0, (default=0)
-c a33 -d DSI -r DSI_BASIC_SIZE1_REG -p Video_VACT = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL0_REG -p PD_Plug_Dis = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL0_REG -p Pixel_Endian = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL0_REG -p Pixel_Format = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL1_REG -p ECC = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL1_REG -p WC = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL1_REG -p VC = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_CTL1_REG -p DT = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_PD_REG -p PD_TranN = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_PD_REG -p PD_Tran0 = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_PF0_REG -p CRC_Force = 0, (default=0)
-c a33 -d DSI -r DSI_PIXEL_PF1_REG -p CRC_Init_LineN = 0, (default=65535)
-c a33 -d DSI -r DSI_PIXEL_PF1_REG -p CRC_Init_Line0 = 0, (default=65535)
-c a33 -d DSI -r DSI_SYNC_HSS_REG -p ECC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSS_REG -p D1 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSS_REG -p D0 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSS_REG -p VC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSS_REG -p DT = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSE_REG -p ECC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSE_REG -p D1 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSE_REG -p D0 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSE_REG -p VC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_HSE_REG -p DT = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSS_REG -p ECC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSS_REG -p D1 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSS_REG -p D0 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSS_REG -p VC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSS_REG -p DT = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSE_REG -p ECC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSE_REG -p D1 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSE_REG -p D0 = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSE_REG -p VC = 0, (default=0)
-c a33 -d DSI -r DSI_SYNC_VSE_REG -p DT = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HSA0_REG -p HSA_PH = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HSA1_REG -p HSA_PF = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HSA1_REG -p HSA_PD = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HBP0_REG -p HBP_PH = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HBP1_REG -p HBP_PF = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HBP1_REG -p HBP_PD = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HFP0_REG -p HFP_PH = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HFP1_REG -p HFP_PF = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HFP1_REG -p HFP_PD = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_HBLK0_REG -p HBLK_PH = 0, (default=0)
-c a33 -d DSI -r DSI_HBLK_BLK1_REG -p HBLK_PF = 0, (default=0)
-c a33 -d DSI -r DSI_HBLK_BLK1_REG -p HBLK_PD = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_VBLK0_REG -p VBLK_PH = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_VBLK1_REG -p VBLK_PF = 0, (default=0)
-c a33 -d DSI -r DSI_BLK_VBLK1_REG -p VBLK_PD = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p RX_Overflow = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p RX_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p RX_Status = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p RX_Size = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p TX_Flag = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p TX_Status = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p TX_Size = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p Data = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p Data = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p BIST_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_STOP_TIMING = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p IN_PORT_SEL = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_MODE = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p REG_RDY_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p HEIGHT = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WIDTH = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p CROP_TOP = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p CROP_LEFT = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p CROP_HEIGHT = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p CROP_WIDTH = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p ADDR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p ADDR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p LSTRD = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p LSTRD = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p FACTOR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p PS = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p FORMAT = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_END_INT_TIMING = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_UNFINISH_INT_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_FIFO_OVF_INT_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_FIFO_EMPTY_INT_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_END_INT_EN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_BUSY = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_UNFINISH_ERR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_FIFO_OVF_ERR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_FIFO_EMPTY_ERR = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p WB_END_FLAG = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p BURST_LEN = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r DSI_CMD_CTL_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF02_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF03_REG -p CONT = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF10_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF11_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF12_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF13_REG -p CONT = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF20_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF20_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF22_REG -p COEF = 0, (default=0)
-c a33 -d DSI -r WBC_CSC_COEF23_REG -p CONT = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR_IRQ_EN_REG -p HS_TMR_INT_EN = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR_IRQ_STAS_REG -p HS_TMR_IRQ_PEND = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p HS_TMR_TEST = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p HS_TMR_MODE = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p HS_TMR_CLK = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p  = 0, (default=2)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p  = 0, (default=4)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p  = 0, (default=8)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p HS_TMR_RELOAD = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR0_CTRL_REG -p HS_TMR_EN = 0, (default=0)
-c a33 -d HighSpeedTimer -r HS_TMR_INTV_LO_REG -p HS_TMR_INTV_VALUE_LO = 0
-c a33 -d HighSpeedTimer -r HS_TMR_INTV_HI_REG -p HS_TMR_INTV_VALUE_HI = 0
-c a33 -d HighSpeedTimer -r HS_TMR_CURNT_LO_REG -p HS_TMR_CUR_VALUE_LO = 0
-c a33 -d HighSpeedTimer -r HS_TMR_CURNT_HI_REG -p HS_TMR_CUR_VALUE_HI = 0
-c a33 -d KEYADC -r KEYADC_CTRL -p FIRST_CONCERT_DLY = 0, (default=1)
-c a33 -d KEYADC -r KEYADC_CTRL -p Reservedto0 = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_CTRL -p CONTINUE_TIME_SELECT = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_CTRL -p KEY_MODE_SELECT = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_CTRL -p LEVELA_B_CNT = 1, (default=1)
-c a33 -d KEYADC -r KEYADC_CTRL -p KEY_ADC_HOLD_KEY_EN = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_CTRL -p KEYADC_HOLD_EN = 1, (default=1)
-c a33 -d KEYADC -r KEYADC_CTRL -p LEVELB_VOL = 0, (default=2)
-c a33 -d KEYADC -r KEYADC_CTRL -p KEYADC_SAMPLE_RATE = 0, (default=2)
-c a33 -d KEYADC -r KEYADC_INTC -p ADC0_KEYUP_IRQ_EN = 1, (default=0)
-c a33 -d KEYADC -r KEYADC_INTC -p ADC0_ALRDY_HOLD_IRQ_EN = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INTC -p ADC0_HOLD_IRQ_EN = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INTC -p ADC0_KEYDOWN_EN = 1, (default=0)
-c a33 -d KEYADC -r KEYADC_INTC -p ADC0_DATA_IRQ_EN = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p ADC0_KEYUP_PENDING = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p KEYADC_EN = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p ADC0_ALRDY_HOLD_PENDING = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p ADC0_HOLDKEY_PENDING = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p ADC0_KEYDOWN_PENDING = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_INT -p ADC0_DATA_PENDING = 0, (default=0)
-c a33 -d KEYADC -r KEYADC_DATA -p KEYADC_DATA = 63, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_CE_SEL = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_DDR_RM = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_DDR_REN = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NF_TYPE = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_CLE_POL = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_ALE_POL = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_DMA_TYPE = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_RAM_METHOD = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_PAGE_SIZE = 4, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_CE_ACT = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_RB_SEL = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_BUS_WIDTH = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_RESET = 0, (default=0)
-c a33 -d NDFC -r NDFC_CTL -p NDFC_EN = 1, (default=0)
-c a33 -d NDFC -r NDFC_ST -p NDFC_RDATA_STA_0 = 0
-c a33 -d NDFC -r NDFC_ST -p NDFC_RDATA_STA_1 = 1
-c a33 -d NDFC -r NDFC_ST -p NDFC_RB_STATE3 = 1
-c a33 -d NDFC -r NDFC_ST -p NDFC_RB_STATE2 = 1
-c a33 -d NDFC -r NDFC_ST -p NDFC_RB_STATE1 = 1
-c a33 -d NDFC -r NDFC_ST -p NDFC_RB_STATE0 = 1
-c a33 -d NDFC -r NDFC_ST -p NDFC_STA = 0, (default=0)
-c a33 -d NDFC -r NDFC_ST -p NDFC_CMD_FIFO_STATUS = 0, (default=0)
-c a33 -d NDFC -r NDFC_ST -p NDFC_DMA_INT_FLAG = 0, (default=0)
-c a33 -d NDFC -r NDFC_ST -p NDFC_CMD_INT_FLAG = 0, (default=0)
-c a33 -d NDFC -r NDFC_ST -p NDFC_RB_B2R = 0, (default=0)
-c a33 -d NDFC -r NDFC_INT -p NDFC_DMA_INT_ENABLE = 0, (default=0)
-c a33 -d NDFC -r NDFC_INT -p NDFC_CMD_INT_ENABLE = 0, (default=0)
-c a33 -d NDFC -r NDFC_INT -p NDFC_B2R_INT_ENABLE = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CTL -p NDFC_READ_PIPE = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CTL -p NDFC_DC_CTL = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p tWC = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p tCCS = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p tCLHZ = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p tCS = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_CDQSS = 0, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_CAD = 7, (default=0)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_RHW = 0, (default=2)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_WHR = 0, (default=1)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_ADL = 0, (default=1)
-c a33 -d NDFC -r NDFC_TIMING_CFG -p T_WB = 0, (default=1)
-c a33 -d NDFC -r NDFC_ADDR_LOW -p ADDR_DATA4 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_LOW -p ADDR_DATA3 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_LOW -p ADDR_DATA2 = 64, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_LOW -p ADDR_DATA1 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_HIGH -p ADDR_DATA8 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_HIGH -p ADDR_DATA7 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_HIGH -p ADDR_DATA6 = 0, (default=0)
-c a33 -d NDFC -r NDFC_ADDR_HIGH -p ADDR_DATA5 = 0, (default=0)
-c a33 -d NDFC -r NDFC_DATA_BLOCK_NUM -p NDFC_DATA_BLOCK_NUM = 1, (default=0)
-c a33 -d NDFC -r NDFC_CNT -p NDFC_DATA_CNT = 46, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_CMD_TYPE = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEND_FOURTH_CMD = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEND_THIRD_CMD = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_ROW_ADDR_AUTO = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_DATA_METHOD = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEQ = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEND_SECOND_CMD = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_WAIT_FLAG = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEND_FIRST_CMD = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_DATA_TRANS = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_ACCESS_DIR = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_SEND_ADR = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_ADR_NUM = 1, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_CMD_HIGH_BYTE = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD -p NDFC_CMD_LOW_BYTE = 5, (default=0)
-c a33 -d NDFC -r NDFC_CMD_SET0 -p NDFC_RANDOM_READ_CMD1 = 0, (default=224)
-c a33 -d NDFC -r NDFC_CMD_SET0 -p NDFC_RANDOM_READ_CMD0 = 0, (default=5)
-c a33 -d NDFC -r NDFC_CMD_SET0 -p NDFC_READ_CMD = 224, (default=48)
-c a33 -d NDFC -r NDFC_CMD_SET1 -p NDFC_READ_CMD0 = 28672, (default=112)
-c a33 -d NDFC -r NDFC_CMD_SET1 -p NDFC_READ_CMD1 = 0, (default=0)
-c a33 -d NDFC -r NDFC_CMD_SET1 -p NDFC_RANDOM_WRITE_CMD = 133, (default=133)
-c a33 -d NDFC -r NDFC_CMD_SET1 -p NDFC_PROGRAM_CMD = 16, (default=16)
-c a33 -d NDFC -r NDFC_IO_DATA -p NDFC_IO_DATA = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_RANDOM_SEED = 25297, (default=19072)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_ECC_MODE = 1, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_RANDOM_SIZE = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_RANDOM_DIRECTION = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_RANDOM_EN = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_ECC_BLOCK_SIZE = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_ECC_EXCEPTION = 1, (default=0)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_ECC_PIPELINE = 1, (default=1)
-c a33 -d NDFC -r NDFC_ECC_CTL -p NDFC_ECC_EN = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_ST -p NDFC_PAT_FOUND = 0, (default=0)
-c a33 -d NDFC -r NDFC_ECC_ST -p NDFC_ECC_ERR = 0, (default=0)
-c a33 -d NDFC -r NDFC_EFR -p NDFC_WP_CTRL = 0, (default=0)
-c a33 -d NDFC -r NDFC_EFR -p NDFC_ECC_DEBUG = 0, (default=0)
-c a33 -d NDFC -r NDFC_ERR_CNT0 -p USER_DATA = 0, (default=4294967295)
-c a33 -d NDFC -r NDFC_EFNAND_STATUS -p EF_NAND_STATUS = 0, (default=0)
-c a33 -d NDFC -r NDFC_SPARE_AREA -p NDFC_SPARE_ADR = 16384, (default=1024)
-c a33 -d NDFC -r NDFC_PAT_ID -p NDFC_RDATA_STA_EN = 1, (default=1)
-c a33 -d NDFC -r NDFC_PAT_ID -p NDFC_RDATA_STA_TH = 87381, (default=0)
-c a33 -d NDFC -r NDFC_RDATA_STA_0 -p BIT_CNT_1 = 368, (default=0)
-c a33 -d NDFC -r NDFC_RDATA_STA_1 -p BIT_CNT_0 = 0, (default=0)
-c a33 -d NDFC -r NDFC_MDMA_ADDR -p MDMA_ADDR = 1124532224, (default=0)
-c a33 -d NDFC -r NDFC_MDMA_CNT -p MDMA_CNT = 1024, (default=0)
-c a33 -d PIO -r PB_CFG0 -p PB7_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB6_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB5_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB4_SELECT = 4, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB3_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB2_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB1_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG0 -p PB0_SELECT = 7, (default=7)
-c a33 -d PIO -r PB_CFG1 -p PB_DAT = 0, (default=0)
-c a33 -d PIO -r PB_DRV0 -p Reserved = 0
-c a33 -d PIO -r PB_DRV1 -p Reserved = 0
-c a33 -d PIO -r PB_PULL1 -p PC7_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC6_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC5_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC4_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC3_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC2_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC1_SELECT = 0, (default=7)
-c a33 -d PIO -r PB_PULL1 -p PC0_SELECT = 0, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC15_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC14_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC13_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC12_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC11_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC10_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC9_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG1 -p PC8_SELECT = 2, (default=7)
-c a33 -d PIO -r PC_CFG2 -p PC16_SELECT = 7, (default=7)
-c a33 -d PIO -r PC_CFG3 -p PC_DAT = 0, (default=0)
-c a33 -d PIO -r PC_DRV0 -p PD7_SELECT = 5, (default=7)
-c a33 -d PIO -r PC_DRV0 -p Reserved = 0
-c a33 -d PIO -r PC_DRV0 -p PD6_SELECT = 5, (default=7)
-c a33 -d PIO -r PC_DRV0 -p PD5_SELECT = 5, (default=7)
-c a33 -d PIO -r PC_DRV0 -p PD4_SELECT = 5, (default=7)
-c a33 -d PIO -r PC_DRV0 -p PD3_SELECT = 5, (default=7)
-c a33 -d PIO -r PC_DRV0 -p PD2_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD15_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD14_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD13_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD12_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD11_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG1 -p PD10_SELECT = 7, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD23_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD22_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD21_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD20_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD19_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG2 -p PD18_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG3 -p PD27_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG3 -p Reserved = 0
-c a33 -d PIO -r PD_CFG3 -p PD26_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG3 -p PD25_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_CFG3 -p PD24_SELECT = 3, (default=7)
-c a33 -d PIO -r PD_DAT -p PD_DAT = 0, (default=0)
-c a33 -d PIO -r PD_DRV0 -p PE7_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE6_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE5_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE4_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE3_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE2_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE1_SELECT = 5, (default=7)
-c a33 -d PIO -r PD_DRV0 -p PE0_SELECT = 5, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE15_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE14_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE13_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE12_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE11_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE10_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE9_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG1 -p PE8_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG2 -p PE17_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG2 -p PE16_SELECT = 7, (default=7)
-c a33 -d PIO -r PE_CFG2 -p PE_DAT = 0, (default=0)
-c a33 -d PIO -r PE_DRV0 -p PF5_SELECT = 5, (default=3)
-c a33 -d PIO -r PE_DRV0 -p PF4_SELECT = 5, (default=7)
-c a33 -d PIO -r PE_DRV0 -p PF3_SELECT = 5, (default=3)
-c a33 -d PIO -r PE_DRV0 -p PF2_SELECT = 5, (default=7)
-c a33 -d PIO -r PE_DRV0 -p PF1_SELECT = 5, (default=3)
-c a33 -d PIO -r PE_DRV0 -p PF0_SELECT = 5, (default=3)
-c a33 -d PIO -r PF_CFG1 -p PF_DAT = 0, (default=0)
-c a33 -d PIO -r PF_DRV0 -p PG7_SELECT = 0, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG6_SELECT = 0, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG5_SELECT = 0, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG4_SELECT = 0, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG3_SELECT = 0, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG2_SELECT = 2, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG1_SELECT = 2, (default=7)
-c a33 -d PIO -r PF_DRV0 -p PG0_SELECT = 2, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG13_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG12_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG11_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG10_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG9_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG1 -p PG8_SELECT = 7, (default=7)
-c a33 -d PIO -r PG_CFG2 -p PG_DAT = 0, (default=0)
-c a33 -d PIO -r PG_DRV0 -p PH7_SELECT = 0, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH6_SELECT = 5, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH5_SELECT = 5, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH4_SELECT = 5, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH3_SELECT = 5, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH2_SELECT = 2, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH1_SELECT = 2, (default=7)
-c a33 -d PIO -r PG_DRV0 -p PH0_SELECT = 2, (default=7)
-c a33 -d PIO -r PH_CFG1 -p PH9_SELECT = 7, (default=7)
-c a33 -d PIO -r PH_CFG1 -p PH8_SELECT = 0, (default=7)
-c a33 -d PIO -r PH_CFG2 -p PH_DAT = 0, (default=0)
-c a33 -d PIO -r PH_DRV0 -p DEB_CLK_PRE_SCALE = 5, (default=0)
-c a33 -d PIO -r PH_DRV0 -p PIO_INT_CLK_SELECT = 1, (default=0)
-c a33 -d PIO -r PG_EINT_CFG0 -p EINT_STATUS = 0, (default=0)
-c a33 -d PIO -r PG_EINT_DEB -p DEB_CLK_PRE_SCALE = 0, (default=0)
-c a33 -d PIO -r PG_EINT_DEB -p PIO_INT_CLK_SELECT = 0, (default=0)
-c a33 -d PIO -r PG_EINT_DEB -p bit = 0, (default=8)
-c a33 -d PIO -r PG_EINT_DEB -p compatible = 0, (default=1537)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM1_RDY = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM0_RDY = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM1_BYPASS = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_PULSE_OUT_START = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_MODE = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_CLK_GATING = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_ACT_STATE = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_EN = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH1_PRESCAL = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=576)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=864)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=1152)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM0_BYPASS = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH0_PUL_START = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CHANNEL0_MODE = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p SCLK_CH0_GATING = 1, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH0_ACT_STA = 0, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH0_EN = 1, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p PWM_CH0_PRESCAL = 15, (default=0)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=576)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=864)
-c a33 -d PWM -r PWM_CTRL_REG -p  = 0, (default=1152)
-c a33 -d PWM -r PWM_CH0_PERIOD -p PWM_CH0_ENTIRE_CYS = 1199
-c a33 -d PWM -r PWM_CH0_PERIOD -p PWM_CH0_ENTIRE_ACT_CYS = 960
-c a33 -d PWM -r PWM_CH1_PERIOD -p PWM_CH1_ENTIRE_CYS = 0
-c a33 -d PWM -r PWM_CH1_PERIOD -p PWM_CH1_ENTIRE_CYS = 0
-c a33 -d RTC -r LOSC_CTRL_REG -p LOSC_AUTO_SWT_EN = 0, (default=1)
-c a33 -d RTC -r LOSC_CTRL_REG -p ALM_DDHHMMSS_ACCE = 0, (default=0)
-c a33 -d RTC -r LOSC_CTRL_REG -p RTC_HHMMSS_ACCE = 0, (default=0)
-c a33 -d RTC -r LOSC_CTRL_REG -p RTC_YYMMDD_ACCE = 0, (default=0)
-c a33 -d RTC -r LOSC_CTRL_REG -p EXT_LOSC_GSM = 0, (default=0)
-c a33 -d RTC -r LOSC_CTRL_REG -p LOSC_SRC_SEL = 1, (default=0)
-c a33 -d RTC -r LOSC_AUTO_SWT_STA_REG -p LOSC_AUTO_SWT_PEND = 0, (default=0)
-c a33 -d RTC -r LOSC_AUTO_SWT_STA_REG -p LOSC_SRC_SEL_STA = 1, (default=0)
-c a33 -d RTC -r INTOSC_CLK_PRESCAL_REG -p INTOSC_CLK_PRESCAL = 20, (default=20)
-c a33 -d RTC -r RTC_YY_MM_DD_REG -p LEAP = 0, (default=0)
-c a33 -d RTC -r RTC_YY_MM_DD_REG -p YEAR = 52
-c a33 -d RTC -r RTC_YY_MM_DD_REG -p MONTH = 11
-c a33 -d RTC -r RTC_YY_MM_DD_REG -p DAY = 11
-c a33 -d RTC -r RTC_HH_MM_SS_REG -p WK_NO = 0, (default=0)
-c a33 -d RTC -r RTC_HH_MM_SS_REG -p HOUR = 12
-c a33 -d RTC -r RTC_HH_MM_SS_REG -p MINUTE = 51
-c a33 -d RTC -r RTC_HH_MM_SS_REG -p SECOND = 45
-c a33 -d RTC -r ALARM0_COUNTER_REG -p ALARM0_COUNTER = 0, (default=0)
-c a33 -d RTC -r ALARM0_CUR_VLU_REG -p ALARM0_CUR_VLU = 0
-c a33 -d RTC -r ALARM0_ENABLE_REG -p ALM_0_EN = 0, (default=0)
-c a33 -d RTC -r ALARM0_IRQ_EN -p ALARM0_IRQ_EN = 0, (default=0)
-c a33 -d RTC -r ALARM0_IRQ_STA_REG -p ALARM0_IRQ_PEND = 0, (default=0)
-c a33 -d RTC -r ALARM1_WK_HH_MM_SS -p HOUR = 0
-c a33 -d RTC -r ALARM1_WK_HH_MM_SS -p MINUTE = 0
-c a33 -d RTC -r ALARM1_WK_HH_MM_SS -p SECOND = 0
-c a33 -d RTC -r ALARM1_EN_REG -p WK6_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK5_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK4_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK3_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK2_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK1_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_EN_REG -p WK0_ALM1_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_IRQ_EN -p ALARM1_IRQ_EN = 0, (default=0)
-c a33 -d RTC -r ALARM1_IRQ_STA_REG -p ALARM1_WEEK_IRQ_PEND = 0, (default=0)
-c a33 -d RTC -r ALARM_CONFIG_REG -p ALARM_WAKEUP = 0, (default=0)
-c a33 -d RTC -r LOSC_OUT_GATING_REG -p LOSC_OUT_GATING = 1, (default=0)
-c a33 -d RTC -r LOSC_OUT_GATING_REG -p GP_DATA = 1, (default=0)
-c a33 -d RTC -r LOSC_OUT_GATING_REG -p valuecanbestorediftheVDD_RTCislargerthan1 = 0, (default=3)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL11_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL10_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL9_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL8_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL7_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL6_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL5_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL4_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL3_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL2_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL1_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r GPL_HOLD_OUTPUT_REG -p GPL0_HOLD_OUTPUT = 0, (default=0)
-c a33 -d RTC -r VDD_RTC_REG -p VDD_RTC_REGU = 4, (default=256)
-c a33 -d RTC -r IC_CHARA_REG -p SRAM_C1_MAP = 0, (default=2147483647)
-c a33 -d RTC -r SRAM_CTRL_REG1 -p BIST_DMA_CTRL_SEL = 0, (default=0)
-c a33 -d SPI0 -r SPI_CTL -p SRST = 0, (default=0)
-c a33 -d SPI0 -r SPI_CTL -p TP_EN = 0, (default=1)
-c a33 -d SPI0 -r SPI_CTL -p MODE = 0, (default=0)
-c a33 -d SPI0 -r SPI_CTL -p EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p XCH = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SDM = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p FBS = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SDC = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p RPSM = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p DDB = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p DHB = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SS_LEVEL = 0, (default=1)
-c a33 -d SPI0 -r SPI_INTCTL -p SS_OWNER = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SS_SEL = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SSCTL = 0, (default=0)
-c a33 -d SPI0 -r SPI_INTCTL -p SPOL = 0, (default=1)
-c a33 -d SPI0 -r SPI_INTCTL -p CPOL = 0, (default=1)
-c a33 -d SPI0 -r SPI_INTCTL -p CPHA = 0, (default=1)
-c a33 -d SPI0 -r SPI_IER -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p SS_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TC_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TF_UDR_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TF_OVF_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p RF_UDR_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p RF_OVF_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TF_FUL_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TX_EMP_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p TX_ERQ_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p RF_FUL_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p RX_EMP_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_IER -p RF_RDY_INT_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p SSI = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p TC = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p TF_UDF = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p TF_OVF = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p RX_UDF = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p RX_OVF = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p TX_FULL = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p TX_EMP = 0, (default=1)
-c a33 -d SPI0 -r SPI_INT_STA -p TX_READY = 0, (default=1)
-c a33 -d SPI0 -r SPI_INT_STA -p reserved = 0
-c a33 -d SPI0 -r SPI_INT_STA -p RX_FULL = 0, (default=0)
-c a33 -d SPI0 -r SPI_INT_STA -p RX_EMP = 0, (default=1)
-c a33 -d SPI0 -r SPI_INT_STA -p RX_RDY = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p TX_FIFO_RST = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p TF_TEST_ENB = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p TF_DRQ_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p TX_TRIG_LEVEL = 0, (default=64)
-c a33 -d SPI0 -r SPI_DMACTL -p RF_RST = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p RF_TEST = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p RX_DMA_MODE = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p RF_DRQ_EN = 0, (default=0)
-c a33 -d SPI0 -r SPI_DMACTL -p RX_TRIG_LEVEL = 0, (default=1)
-c a33 -d SPI0 -r SPI_FSR -p TB_WR = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p TB_CNT = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p TF_CNT = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p RB_WR = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p RB_CNT = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_FSR -p RF_CNT = 0, (default=0)
-c a33 -d SPI0 -r SPI_WAIT -p SWC = 0, (default=0)
-c a33 -d SPI0 -r SPI_WAIT -p WCC = 0, (default=0)
-c a33 -d SPI0 -r SPI_CCTL -p DRS = 0, (default=0)
-c a33 -d SPI0 -r SPI_CCTL -p CDR1 = 0, (default=0)
-c a33 -d SPI0 -r SPI_CCTL -p CDR2 = 0, (default=2)
-c a33 -d SPI0 -r SPI_BC -p MBC = 0, (default=0)
-c a33 -d SPI0 -r SPI_TC -p MWTC = 0, (default=0)
-c a33 -d SPI0 -r SPI_BCC -p Reserved = 0, (default=0)
-c a33 -d SPI0 -r SPI_BCC -p DRM = 0, (default=0)
-c a33 -d SPI0 -r SPI_BCC -p DBC = 0, (default=0)
-c a33 -d SPI0 -r SPI_BCC -p STC = 0, (default=0)
-c a33 -d SPI0 -r SPI_TXD -p TDATA = 0, (default=0)
-c a33 -d SPI0 -r SPI_RXD -p RDATA = 0, (default=0)
-c a33 -d SPI0 -r UART_RBR -p RBR = 0, (default=0)
-c a33 -d SPI0 -r UART_THR -p THR = 0, (default=0)
-c a33 -d SPI0 -r UART_DLL -p DLL = 0, (default=0)
-c a33 -d SPI0 -r UART_DLH -p DLH = 0, (default=0)
-c a33 -d SPI0 -r UART_IER -p PTIME = 0
-c a33 -d SPI0 -r UART_IER -p EDSSI = 0, (default=0)
-c a33 -d SPI0 -r UART_IER -p ELSI = 0, (default=0)
-c a33 -d SPI0 -r UART_IER -p ETBEI = 0, (default=0)
-c a33 -d SPI0 -r UART_IER -p ERBFI = 0, (default=0)
-c a33 -d SPI0 -r UART_IIR -p FEFLAG = 0, (default=0)
-c a33 -d SPI0 -r UART_IIR -p IID = 0, (default=1)
-c a33 -d SPI0 -r UART_FCR -p RT = 0, (default=0)
-c a33 -d SPI0 -r UART_FCR -p TFT = 0, (default=0)
-c a33 -d SPI0 -r UART_FCR -p DMAM = 0, (default=0)
-c a33 -d SPI0 -r UART_FCR -p XFIFOR = 0, (default=0)
-c a33 -d SPI0 -r UART_FCR -p RFIFOR = 0, (default=0)
-c a33 -d SPI0 -r UART_FCR -p FIFOE = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p DLAB = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p BC = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p EPS = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p PEN = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p STOP = 0, (default=0)
-c a33 -d SPI0 -r UART_LCR -p DLS = 0, (default=0)
-c a33 -d SPI0 -r UART_MCR -p SIRE = 0, (default=0)
-c a33 -d SPI0 -r UART_MCR -p AFCE = 0, (default=0)
-c a33 -d SPI0 -r UART_MCR -p LOOP = 0, (default=0)
-c a33 -d SPI0 -r UART_MCR -p RTS = 0, (default=0)
-c a33 -d SPI0 -r UART_MCR -p DTR = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p FIFOERR = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p TEMT = 0, (default=1)
-c a33 -d SPI0 -r UART_LSR -p THRE = 0, (default=1)
-c a33 -d SPI0 -r UART_LSR -p BI = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p FE = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p PE = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p OE = 0, (default=0)
-c a33 -d SPI0 -r UART_LSR -p DR = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p DCD = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p RI = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p DSR = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p CTS = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p DDCD = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p TERI = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p DDSR = 0, (default=0)
-c a33 -d SPI0 -r UART_MSR -p DCTS = 0, (default=0)
-c a33 -d SPI0 -r UART_SCH -p SCRATCH_REG = 0, (default=0)
-c a33 -d SPI0 -r UART_USR -p RFF = 0, (default=0)
-c a33 -d SPI0 -r UART_USR -p RFNE = 0, (default=0)
-c a33 -d SPI0 -r UART_USR -p TFE = 0, (default=1)
-c a33 -d SPI0 -r UART_USR -p TFNF = 0, (default=1)
-c a33 -d SPI0 -r UART_USR -p BUSY = 0, (default=0)
-c a33 -d SPI0 -r UART_TFL -p TFL = 0, (default=0)
-c a33 -d SPI0 -r UART_RFL -p RFL = 0, (default=0)
-c a33 -d SPI0 -r UART_HALT -p SIR_RX_INVERT = 0, (default=0)
-c a33 -d SPI0 -r UART_HALT -p SIR_TX_INVERT = 0, (default=0)
-c a33 -d SPI0 -r UART_HALT -p CHANGE_UPDATE = 0, (default=0)
-c a33 -d SPI0 -r UART_HALT -p CHCFG_AT_BUSY = 0, (default=0)
-c a33 -d SPI0 -r UART_HALT -p HALT_TX = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SKEY_SELECT = 0, (default=0)
-c a33 -d SS -r SS_CTL -p DIE_ID = 0
-c a33 -d SS -r SS_CTL -p PRNG_MODE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p IV_MODE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_OP_MODE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p CTR_WIDTH = 0, (default=0)
-c a33 -d SS -r SS_CTL -p AES_KEY_SIZE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_OP_DIR = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_METHOD = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SHA1_MD5_END_BIT = 0, (default=0)
-c a33 -d SS -r SS_CTL -p PRNG_START = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_ENABLE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_KEY = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_IV_VALUE = 0, (default=0)
-c a33 -d SS -r SS_CTL -p SS_CTR_VALUE = 0, (default=0)
-c a33 -d SS -r SS_FCSR -p RXFIFO_STATUS = 0, (default=1)
-c a33 -d SS -r SS_FCSR -p RXFIFO_EMP_CNT = 0, (default=32)
-c a33 -d SS -r SS_FCSR -p TXFIFO_STATUS = 0, (default=0)
-c a33 -d SS -r SS_FCSR -p TXFIFO_AVA_CNT = 0, (default=0)
-c a33 -d SS -r SS_FCSR -p RXFIFO_INT_TRIG_LEVEL = 0, (default=15)
-c a33 -d SS -r SS_FCSR -p TXFIFO_INT_TRIG_LEVEL = 0, (default=15)
-c a33 -d SS -r SS_ICSR -p RXFIFO_EMP_PENDING_BIT = 0, (default=0)
-c a33 -d SS -r SS_ICSR -p TXFIFO_AVA_PENDING_BIT = 0, (default=0)
-c a33 -d SS -r SS_ICSR -p DRQ_ENABLE = 0, (default=0)
-c a33 -d SS -r SS_ICSR -p RXFIFO_EMP_INT_ENABLE = 0, (default=0)
-c a33 -d SS -r SS_ICSR -p TXFIFO_AVA_INT_ENABLE = 0, (default=0)
-c a33 -d SS -r SS_ICSR -p SS_MID_DATA = 0, (default=0)
-c a33 -d SS -r SS_CTS_LEN -p AES = 0, (default=0)
-c a33 -d SS -r SS_RX -p SS_RX_FIFO = 0, (default=0)
-c a33 -d SS -r SS_TX -p SS_TX_FIFO = 0, (default=0)
-c a33 -d TCON -r TCON_GCTL_REG -p TCON_En = 1, (default=0)
-c a33 -d TCON -r TCON_GCTL_REG -p TCON_Gamma_En = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Vb_Int_En = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Line_Int_En = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Tri_Finish_Int_En = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Tri_Counter_Int_En = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Vb_Int_Flag = 1, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Line_Int_Flag = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Tri_Finish_Int_Flag = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Tri_Counter_Int_Flag = 0, (default=0)
-c a33 -d TCON -r TCON_GINT0_REG -p TCON0_Tri_Underflow_Flag = 0, (default=0)
-c a33 -d TCON -r TCON_GINT1_REG -p TCON0_Line_Int_Num = 0, (default=0)
-c a33 -d TCON -r TCON0_FRM_CTL_REG -p TCON0_Frm_En = 0, (default=0)
-c a33 -d TCON -r TCON0_FRM_CTL_REG -p TCON0_Frm_Mode_R = 0, (default=0)
-c a33 -d TCON -r TCON0_FRM_CTL_REG -p TCON0_Frm_Mode_G = 0, (default=0)
-c a33 -d TCON -r TCON0_FRM_CTL_REG -p TCON0_Frm_Mode_B = 0, (default=0)
-c a33 -d TCON -r TCON0_FRM_CTL_REG -p TCON0_Frm_Test = 0, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_En = 1, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_Work_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_IF = 0, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_RB_Swap = 0, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_FIFO1_Rst = 0, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_Start_Delay = 30, (default=0)
-c a33 -d TCON -r TCON0_CTL_REG -p TCON0_SRC_SEL = 0, (default=0)
-c a33 -d TCON -r TCON0_DCLKREG -p TCON0_Dclk_En = 15, (default=0)
-c a33 -d TCON -r TCON0_DCLKREG -p TCON0_Dclk_Div = 7, (default=0)
-c a33 -d TCON -r TCON0_BASIC0_REG -p TCON0_X = 1023, (default=0)
-c a33 -d TCON -r TCON0_BASIC0_REG -p TCON0_Y = 599, (default=0)
-c a33 -d TCON -r TCON0_BASIC1_REG -p Reserved = 0, (default=0)
-c a33 -d TCON -r TCON0_BASIC1_REG -p HT = 1342, (default=0)
-c a33 -d TCON -r TCON0_BASIC1_REG -p HBP = 158, (default=0)
-c a33 -d TCON -r TCON0_BASIC2_REG -p VT = 1268, (default=0)
-c a33 -d TCON -r TCON0_BASIC2_REG -p VBP = 23, (default=0)
-c a33 -d TCON -r TCON0_BASIC3_REG -p HSPW = 0, (default=0)
-c a33 -d TCON -r TCON0_BASIC3_REG -p VSPW = 0, (default=0)
-c a33 -d TCON -r TCON0_HV_IF_REG -p HV_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_HV_IF_REG -p RGB888_SM0 = 0, (default=0)
-c a33 -d TCON -r TCON0_HV_IF_REG -p RGB888_SM1 = 0, (default=0)
-c a33 -d TCON -r TCON0_HV_IF_REG -p YUV_SM = 0, (default=0)
-c a33 -d TCON -r TCON0_HV_IF_REG -p YUVEAV = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p CPU_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p DA = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p CA = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Wr_Flag = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Rd_Flag = 1, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p AUTO = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p FLUSH = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Trigger_Sync_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Trigger_FIFO_Bist_En = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Trigger_FIFO_En = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Trigger_Start = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_IF_REG -p Trigger_En = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_WR_REG -p Data_Wr = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_RD0_REG -p Data_Rd0 = 0
-c a33 -d TCON -r TCON0_CPU_RD1_REG -p Data_Rd1 = 0
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_En = 1, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Link_Sel = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Even_Odd_Dir = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Dir = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_BitWidth = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Correct_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_IF_REG -p TCON0_LVDS_Clk_Sel = 1, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p IO_Output_Sel = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p DCLK_Sel = 1, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p phaseoffset = 0, (default=3)
-c a33 -d TCON -r TCON0_IO_POL_REG -p phaseoffset = 0, (default=3)
-c a33 -d TCON -r TCON0_IO_POL_REG -p phase0 = 0, (default=2)
-c a33 -d TCON -r TCON0_IO_POL_REG -p phase90 = 0, (default=2)
-c a33 -d TCON -r TCON0_IO_POL_REG -p IO3_Inv = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p IO2_Inv = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p IO1_Inv = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p IO0_Inv = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_POL_REG -p Data_Inv = 0, (default=0)
-c a33 -d TCON -r TCON0_IO_TRI_REG -p RGB_Endian = 0
-c a33 -d TCON -r TCON0_IO_TRI_REG -p IO3_Output_Tri_En = 0, (default=1)
-c a33 -d TCON -r TCON0_IO_TRI_REG -p IO2_Output_Tri_En = 0, (default=1)
-c a33 -d TCON -r TCON0_IO_TRI_REG -p IO1_Output_Tri_En = 0, (default=1)
-c a33 -d TCON -r TCON0_IO_TRI_REG -p IO0_Output_Tri_En = 0, (default=1)
-c a33 -d TCON -r TCON0_IO_TRI_REG -p Data_Output_Tri_En = 0, (default=16777215)
-c a33 -d TCON -r TCON_ECC_FIFO_REG -p ECC_FIFO_BIST_EN = 0
-c a33 -d TCON -r TCON_ECC_FIFO_REG -p ECC_FIFO_ERR_FLAG = 0
-c a33 -d TCON -r TCON_ECC_FIFO_REG -p ECC_FIFO_ERR_BITS = 0
-c a33 -d TCON -r TCON_ECC_FIFO_REG -p ECC_FIFO_BLANK_EN = 0
-c a33 -d TCON -r TCON_ECC_FIFO_REG -p ECC_FIFO_SETTING = 0
-c a33 -d TCON -r TCON_DEBUG_REG -p TCON0_FIFO_Under_Flow = 0
-c a33 -d TCON -r TCON_DEBUG_REG -p TCON0_Field_Polarity = 1
-c a33 -d TCON -r TCON_DEBUG_REG -p TCON0_Current_Line = 465
-c a33 -d TCON -r TCON_DEBUG_REG -p ECC_FIFO_Bypass = 0, (default=0)
-c a33 -d TCON -r TCON_CEU_CTL_REG -p CEU_en = 0, (default=0)
-c a33 -d TCON -r TCON_CEU_CTL_REG -p CEU_Coef_Mul_Value = 0, (default=0)
-c a33 -d TCON -r TCON_CEU_CTL_REG -p CEU_Coef_Add_Value = 0, (default=0)
-c a33 -d TCON -r TCON_CEU_CTL_REG -p CEU_Coef_Range_Min = 0, (default=0)
-c a33 -d TCON -r TCON_CEU_CTL_REG -p CEUCoef_Range_Max = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI0_REG -p Block_Space = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI0_REG -p Block_Size = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI1_REG -p Block_Current_Num = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI1_REG -p Block_Num = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Start_Delay = 32, (default=32)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Trans_Start_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Sync_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Trans_Start_Set = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Tri_Int_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Counter_N = 8192, (default=0)
-c a33 -d TCON -r TCON0_CPU_TRI2_REG -p Counter_M = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_CTL_REG -p Color_Map_En = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_CTL_REG -p Out_Format = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_ODD0_REG -p Out_Odd1 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_ODD0_REG -p Out_Odd0 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_ODD1_REG -p Out_Odd3 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_ODD1_REG -p Out_Odd2 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_EVEN0_REG -p Out_Even1 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_EVEN0_REG -p Out_Even0 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_EVEN1_REG -p Out_Even3 = 0, (default=0)
-c a33 -d TCON -r TCON_CMAP_EVEN1_REG -p Out_Even2 = 0, (default=0)
-c a33 -d TCON -r TCON_SAFE_PERIOD_REG -p Safe_Period_FIFO_Num = 0, (default=0)
-c a33 -d TCON -r TCON_SAFE_PERIOD_REG -p Safe_Period_Mode = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_en_mb = 1, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_en_ldo = 1, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_en_drvc = 1, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_en_drv = 15, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_c = 2, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_denc = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_den = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_v = 3, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_pd = 2, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_pwslv = 0, (default=0)
-c a33 -d TCON -r TCON0_LVDS_ANA0_REG -p lvds0_reg_pwsmb = 0, (default=0)
-c a33 -d THS -r THS_CTRL0 -p  = 0
-c a33 -d THS -r THS_CTRL0 -p DATA_CLK_DIVIDER = 2, (default=0)
-c a33 -d THS -r THS_CTRL0 -p  = 0
-c a33 -d THS -r THS_CTRL0 -p TACQ = 63, (default=0)
-c a33 -d THS -r THS_CTRL1 -p  = 0
-c a33 -d THS -r THS_CTRL1 -p CHOP_TEMP_EN = 1, (default=1)
-c a33 -d THS -r THS_CTRL1 -p GPADC_CALI_EN = 0, (default=0)
-c a33 -d THS -r THS_CTRL1 -p  = 0
-c a33 -d THS -r THS_INT -p  = 0
-c a33 -d THS -r THS_INT -p TEMP_IRQ_EN = 0, (default=0)
-c a33 -d THS -r THS_INT -p  = 0
-c a33 -d THS -r DATA_FIFOS -p THS_DATA_PENDING = 1, (default=0)
-c a33 -d THS -r DATA_FIFOS -p  = 0
-c a33 -d THS -r THS_TPR -p THS_EN = 1, (default=0)
-c a33 -d THS -r THS_TPR -p THS_PER = 800, (default=0)
-c a33 -d THS -r THS_DATA -p THS_DATA = 1995, (default=0)
-c a33 -d THS -r THS_TPR -p TEMP_CDATA = 2048, (default=2048)
-c a33 -d TWI0 -r TWI_ADDR -p SLA = 0, (default=0)
-c a33 -d TWI0 -r TWI_ADDR -p GCE = 0, (default=0)
-c a33 -d TWI0 -r TWI_XADDR -p SLAX = 0, (default=0)
-c a33 -d TWI0 -r TWI_DATA -p TWI_DATA = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p INT_EN = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p BUS_EN = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p M_STA = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p M_STP = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p INT_FLAG = 0, (default=0)
-c a33 -d TWI0 -r TWI_CNTR -p A_ACK = 0, (default=0)
-c a33 -d TWI0 -r TWI_STAT -p STA = 0, (default=248)
-c a33 -d TWI0 -r TWI_CCR -p CLK_M = 0, (default=0)
-c a33 -d TWI0 -r TWI_CCR -p CLK_N = 0, (default=0)
-c a33 -d TWI0 -r TWI_SRST -p SOFT_RST = 0, (default=0)
-c a33 -d TWI0 -r TWI_EFR -p DBN = 0, (default=0)
-c a33 -d TWI0 -r TWI_LCR -p SCL_STATE = 0, (default=1)
-c a33 -d TWI0 -r TWI_LCR -p SDA_STATE = 0, (default=1)
-c a33 -d TWI0 -r TWI_LCR -p SCL_CTL = 0, (default=1)
-c a33 -d TWI0 -r TWI_LCR -p SCL_CTL_EN = 0, (default=0)
-c a33 -d TWI0 -r TWI_LCR -p SDA_CTL = 0, (default=1)
-c a33 -d TWI0 -r TWI_LCR -p SDA_CTL_EN = 0, (default=0)
-c a33 -d TWI0 -r TWI_DVFSCR -p MS_PRIORITY = 0, (default=0)
-c a33 -d TWI0 -r TWI_DVFSCR -p CPU_BUSY_SET = 0, (default=0)
-c a33 -d TWI0 -r TWI_DVFSCR -p DVFC_BUSY_SET = 0, (default=0)
-c a33 -d Timer -r TMR_IRQ_EN_REG -p TMR1_IRQ_EN = 0, (default=0)
-c a33 -d Timer -r TMR_IRQ_EN_REG -p TMR0_IRQ_EN = 1, (default=0)
-c a33 -d Timer -r TMR_IRQ_STA_REG -p TMR1_IRQ_PEND = 1, (default=0)
-c a33 -d Timer -r TMR_IRQ_STA_REG -p TMR0_IRQ_PEND = 0, (default=0)
-c a33 -d Timer -r TMR0_CTRL_REG -p TMR0_MODE = 0, (default=0)
-c a33 -d Timer -r TMR0_CTRL_REG -p TMR0_CLK_PRES = 0, (default=0)
-c a33 -d Timer -r TMR0_CTRL_REG -p  = 0, (default=2)
-c a33 -d Timer -r TMR0_CTRL_REG -p  = 0, (default=4)
-c a33 -d Timer -r TMR0_CTRL_REG -p  = 0, (default=8)
-c a33 -d Timer -r TMR0_CTRL_REG -p  = 0, (default=50)
-c a33 -d Timer -r TMR0_CTRL_REG -p  = 0, (default=100)
-c a33 -d Timer -r TMR0_CTRL_REG -p TMR0_CLK_SRC = 1, (default=1)
-c a33 -d Timer -r TMR0_CTRL_REG -p TMR0_RELOAD = 0, (default=0)
-c a33 -d Timer -r TMR0_CTRL_REG -p TMR0_EN = 0, (default=0)
-c a33 -d Timer -r TMR0_INTV_VALUE_REG -p TMR0_INTV_VALUE = 4294967295, (default=0)
-c a33 -d Timer -r TMR0_CUR_VALUE_REG -p TMR0_CUR_VALUE = 4136035591, (default=0)
-c a33 -d Timer -r TMR1_CTRL_REG -p TMR1_MODE = 0, (default=0)
-c a33 -d Timer -r TMR1_CTRL_REG -p TMR1_CLK_PRES = 0, (default=0)
-c a33 -d Timer -r TMR1_CTRL_REG -p  = 0, (default=2)
-c a33 -d Timer -r TMR1_CTRL_REG -p  = 0, (default=4)
-c a33 -d Timer -r TMR1_CTRL_REG -p  = 0, (default=8)
-c a33 -d Timer -r TMR1_CTRL_REG -p  = 0, (default=50)
-c a33 -d Timer -r TMR1_CTRL_REG -p  = 0, (default=100)
-c a33 -d Timer -r TMR1_CTRL_REG -p TMR1_CLK_SRC = 1, (default=1)
-c a33 -d Timer -r TMR1_CTRL_REG -p TMR1_RELOAD = 0, (default=0)
-c a33 -d Timer -r TMR1_CTRL_REG -p TMR1_EN = 1, (default=0)
-c a33 -d Timer -r TMR1_INTV_VALUE_REG -p TMR1_INTV_VALUE = 4294967295, (default=0)
-c a33 -d Timer -r TMR1_CUR_VALUE_REG -p TMR1_CUR_VALUE = 1685653318, (default=0)
-c a33 -d Timer -r AVS_CNT_CTL_REG -p AVS_CNT1_PS = 0, (default=0)
-c a33 -d Timer -r AVS_CNT_CTL_REG -p AVS_CNT0_PS = 0, (default=0)
-c a33 -d Timer -r AVS_CNT_CTL_REG -p AVS_CNT1_EN = 0, (default=0)
-c a33 -d Timer -r AVS_CNT_CTL_REG -p AVS_CNT0_EN = 0, (default=0)
-c a33 -d Timer -r AVS_CNT0_REG -p AVS_CNT0 = 0, (default=0)
-c a33 -d Timer -r AVS_CNT1_REG -p AVS_CNT1 = 0, (default=0)
-c a33 -d Timer -r AVS_CNT_DIV_REG -p AVS_CNT1_D = 1499, (default=1499)
-c a33 -d Timer -r AVS_CNT_DIV_REG -p AVS_CNT0_D = 1499, (default=1499)
-c a33 -d Timer -r WDOG0_IRQ_EN_REG -p WDOG0_IRQ_EN = 0, (default=0)
-c a33 -d Timer -r WDOG0_IRQ_STA_REG -p WDOG0_IRQ_PEND = 0, (default=0)
-c a33 -d Timer -r WDOG0_CTRL_REG -p WDOG0_RSTART = 0, (default=0)
-c a33 -d Timer -r WDOG0_CFG_REG -p WDOG0_CONFIG = 1, (default=1)
-c a33 -d Timer -r WDOG0_MODE_REG -p WDOG0_INTV_VALUE = 0, (default=0)
-c a33 -d Timer -r WDOG0_MODE_REG -p WDOG0_EN = 0, (default=0)
-c a33 -d USB_HCI0 -r CAPLENGTH -p CAPLENGTH = 0, (default=16)
-c a33 -d USB_HCI0 -r HCIVERSION -p HCIVERSION = 0, (default=256)
-c a33 -d USB_HCI0 -r HCSPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSPARAMS -p NumberofCompanionController = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSPARAMS -p NumberofPortperCompanionController = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSPARAMS -p PortRoutingRules = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCCPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCCPARAMS -p EHCIExtendedCapabilitiesPointer = 0, (default=0)
-c a33 -d USB_HCI0 -r HCCPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCCPARAMS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p InterruptThresholdControl = 0, (default=8)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p LightHostControllerReset = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p InterruptonAsyncAdvanceDoorbell = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p AsynchronousScheduleEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p PeriodicScheduleEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p HostControllerReset = 0, (default=0)
-c a33 -d USB_HCI0 -r HCSP_PORTROUTE -p Run = 0, (default=0)
-c a33 -d USB_HCI0 -r USBSTS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r USBSTS -p AsynchronousScheduleStatus = 0, (default=0)
-c a33 -d USB_HCI0 -r USBSTS -p PeriodicScheduleStatus = 0, (default=0)
-c a33 -d USB_HCI0 -r USBSTS -p Reclamation = 0, (default=0)
-c a33 -d USB_HCI0 -r USBSTS -p HCHalted = 0, (default=1)
-c a33 -d USB_HCI0 -r USBSTS -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p InterruptonAsyncAdvanceEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p HostSystemErrorEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p FrameListRolloverEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p PortChangeInterruptEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p USBErrorInterruptEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r USBINTR -p USBInterruptEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r FRINDEX -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r FRINDEX -p FrameIndex = 0, (default=0)
-c a33 -d USB_HCI0 -r PERIODICLISTBASE -p BaseAddress = 0
-c a33 -d USB_HCI0 -r ASYNCLISTADDR -p LinkPointer = 0
-c a33 -d USB_HCI0 -r ASYNCLISTADDR -p Reserved = 0
-c a33 -d USB_HCI0 -r CONFIGFLAG -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r CONFIGFLAG -p ConfigureFlag = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p WakeonDisconnectEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p WakeonConnectEnable = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p PortTestControl = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p PortOwner = 0, (default=1)
-c a33 -d USB_HCI0 -r PORTSC -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p LineStatus = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p Reserved = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p PortReset = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p Suspend = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p ForcePortResume = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p Over = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p PortEnabled = 0, (default=0)
-c a33 -d USB_HCI0 -r PORTSC -p CurrentConnectStatus = 0, (default=0)
-c a33 -d USB_HCI0 -r HcRevision -p 0x00Reserved = 0
-c a33 -d USB_HCI0 -r HcRevision -p 0x00Reserved = 0
-c a33 -d USB_HCI0 -r HcCommandStatus -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcCommandStatus -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcInterruptStatus -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcInterruptEnableRegister -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcInterruptDisableRegister -p 0x00Reserved = 0
-c a33 -d USB_HCI0 -r HcHCCA -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcFmRemaining -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcFmNumber -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcRhPortStatus -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcRhPortStatus -p 0x0Reserved = 0
-c a33 -d USB_HCI0 -r HcRhPortStatus -p 0x0Reserved = 0
