TimeQuest Timing Analyzer report for rx_uart
Fri Feb 09 12:40:34 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; rx_uart                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 303.31 MHz ; 303.31 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.297 ; -52.526       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -28.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.297 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.332      ;
; -2.252 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.287      ;
; -2.226 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.261      ;
; -2.158 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.193      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.153 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.189      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.108 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.144      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.082 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.118      ;
; -2.074 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.109      ;
; -2.062 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.097      ;
; -2.029 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.064      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.014 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.050      ;
; -2.009 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.044      ;
; -2.005 ; tx_baud_counter:baud_rx|count[6]    ; tx_counter:counter_rx|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.041      ;
; -1.994 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.029      ;
; -1.960 ; tx_baud_counter:baud_rx|count[5]    ; tx_counter:counter_rx|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.996      ;
; -1.957 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.992      ;
; -1.934 ; tx_baud_counter:baud_rx|count[3]    ; tx_counter:counter_rx|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.970      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.930 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.966      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.918 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.954      ;
; -1.913 ; tx_baud_counter:baud_rx|count[6]    ; tx_counter:counter_rx|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.949      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.885 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.921      ;
; -1.868 ; tx_baud_counter:baud_rx|count[5]    ; tx_counter:counter_rx|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.904      ;
; -1.866 ; tx_baud_counter:baud_rx|count[8]    ; tx_counter:counter_rx|count[1]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.902      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.865 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.901      ;
; -1.854 ; tx_baud_counter:baud_rx|count[4]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.889      ;
; -1.850 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.886      ;
; -1.850 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.886      ;
; -1.850 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.886      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_controller:ctrl_rx|current_state  ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.528 ; rx_shift_register:sr_rx|tmp_data[10] ; rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; tx_baud_counter:baud_rx|count[10]    ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; rx_shift_register:sr_rx|tmp_data[9]  ; rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; rx_shift_register:sr_rx|tmp_data[6]  ; rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.667 ; rx_shift_register:sr_rx|tmp_data[7]  ; rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.805 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.818 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.837 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.842 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.930 ; rx_shift_register:sr_rx|tmp_data[5]  ; rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.195      ;
; 0.978 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 1.008 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.188 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.215 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.482      ;
; 1.223 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.489      ;
; 1.228 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.254 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.520      ;
; 1.259 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.293 ; rx_shift_register:sr_rx|tmp_data[1]  ; rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.559      ;
; 1.293 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.559      ;
; 1.294 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.560      ;
; 1.299 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.330 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.597      ;
; 1.361 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.364 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.630      ;
; 1.387 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.394 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.661      ;
; 1.394 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.660      ;
; 1.401 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.667      ;
; 1.419 ; rx_shift_register:sr_rx|tmp_data[4]  ; rx_shift_register:sr_rx|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.686      ;
; 1.432 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.433 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.435 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.701      ;
; 1.451 ; rx_shift_register:sr_rx|tmp_data[8]  ; rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.717      ;
; 1.458 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.458 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.465 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.472 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.738      ;
; 1.490 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.756      ;
; 1.503 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.769      ;
; 1.504 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.770      ;
; 1.506 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.772      ;
; 1.529 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.529 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.536 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.802      ;
; 1.543 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.810      ;
; 1.561 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.827      ;
; 1.574 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.840      ;
; 1.575 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.841      ;
; 1.577 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.843      ;
; 1.600 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.866      ;
; 1.600 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.866      ;
; 1.613 ; rx_shift_register:sr_rx|tmp_data[2]  ; rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.879      ;
; 1.632 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.898      ;
; 1.646 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.912      ;
; 1.648 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.914      ;
; 1.650 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.917      ;
; 1.658 ; tx_counter:counter_rx|count[3]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.923      ;
; 1.671 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.937      ;
; 1.671 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.937      ;
; 1.684 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.950      ;
; 1.703 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.969      ;
; 1.717 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.983      ;
; 1.719 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.985      ;
; 1.742 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.008      ;
; 1.742 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.008      ;
; 1.774 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.040      ;
; 1.791 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.056      ;
; 1.803 ; rx_shift_register:sr_rx|tmp_data[3]  ; rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.069      ;
; 1.808 ; tx_counter:counter_rx|count[2]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.074      ;
; 1.813 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.079      ;
; 1.813 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.079      ;
; 1.845 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.111      ;
; 1.878 ; tx_counter:counter_rx|count[1]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.144      ;
; 1.884 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.150      ;
; 1.904 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 2.168      ;
; 1.909 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.174      ;
; 1.916 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.182      ;
; 1.926 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.192      ;
; 1.931 ; tx_counter:counter_rx|count[0]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.198      ;
; 1.941 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.207      ;
; 1.950 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 2.218      ;
; 1.953 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 2.220      ;
; 1.961 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.226      ;
; 2.054 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 2.319      ;
; 2.063 ; tx_baud_counter:baud_rx|count[4]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 2.329      ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[2]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; 4.895 ; 4.895 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 6.037 ; 6.037 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.037 ; 6.037 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.383 ; 2.383 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.383 ; 2.383 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.214 ; 6.214 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; -3.298 ; -3.298 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -4.289 ; -4.289 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.289 ; -4.289 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.066 ; -0.066 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.066 ; -0.066 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -4.526 ; -4.526 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 9.514 ; 9.514 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.636 ; 8.636 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 9.043 ; 9.043 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 9.514 ; 9.514 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 9.286 ; 9.286 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 9.371 ; 9.371 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 8.617 ; 8.617 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 9.299 ; 9.299 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 8.069 ; 8.069 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 8.038 ; 8.038 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 7.995 ; 7.995 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 7.925 ; 7.925 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 7.982 ; 7.982 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 8.234 ; 8.234 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 8.967 ; 8.967 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 8.967 ; 8.967 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 8.297 ; 8.297 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.486 ; 6.486 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 6.765 ; 6.765 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 6.728 ; 6.728 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 6.821 ; 6.821 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.482 ; 6.482 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.496 ; 6.496 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 6.785 ; 6.785 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 6.821 ; 6.821 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.469 ; 6.469 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 8.379 ; 8.379 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.390 ; 8.390 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 8.799 ; 8.799 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 9.287 ; 9.287 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 9.059 ; 9.059 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 9.117 ; 9.117 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 8.379 ; 8.379 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 9.061 ; 9.061 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 6.888 ; 6.888 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 7.358 ; 7.358 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 7.315 ; 7.315 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 6.924 ; 6.924 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 6.888 ; 6.888 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 6.950 ; 6.950 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 7.175 ; 7.175 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 7.546 ; 7.546 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 7.546 ; 7.546 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 7.717 ; 7.717 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.486 ; 6.486 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 6.765 ; 6.765 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 6.728 ; 6.728 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.482 ; 6.482 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.496 ; 6.496 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 6.785 ; 6.785 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 6.821 ; 6.821 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.469 ; 6.469 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 7.383 ; 7.383 ; 7.383 ; 7.383 ;
+------------+-------------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 7.383 ; 7.383 ; 7.383 ; 7.383 ;
+------------+-------------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.580 ; -10.855       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -28.380            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.580 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.611      ;
; -0.567 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.598      ;
; -0.538 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.569      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.510 ; tx_baud_counter:baud_rx|count[6]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.541      ;
; -0.497 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.497 ; tx_baud_counter:baud_rx|count[5]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.528      ;
; -0.472 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.470 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.501      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.468 ; tx_baud_counter:baud_rx|count[3]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.499      ;
; -0.463 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.495      ;
; -0.460 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.491      ;
; -0.453 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.484      ;
; -0.443 ; tx_baud_counter:baud_rx|count[7]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.474      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.427 ; tx_baud_counter:baud_rx|count[8]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.458      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.402 ; tx_baud_counter:baud_rx|count[10]   ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.433      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.400 ; tx_baud_counter:baud_rx|count[2]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.431      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; rx_controller:ctrl_rx|current_state ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.425      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.390 ; tx_baud_counter:baud_rx|count[9]    ; rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.421      ;
; -0.385 ; tx_baud_counter:baud_rx|count[4]    ; rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.416      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
; -0.383 ; tx_baud_counter:baud_rx|count[0]    ; rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.414      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_controller:ctrl_rx|current_state  ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; rx_shift_register:sr_rx|tmp_data[10] ; rx_shift_register:sr_rx|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; tx_baud_counter:baud_rx|count[10]    ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; rx_shift_register:sr_rx|tmp_data[9]  ; rx_shift_register:sr_rx|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; rx_shift_register:sr_rx|tmp_data[6]  ; rx_shift_register:sr_rx|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.321 ; rx_shift_register:sr_rx|tmp_data[7]  ; rx_shift_register:sr_rx|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.360 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[0]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.373 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.436 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.448 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.600      ;
; 0.453 ; rx_shift_register:sr_rx|tmp_data[5]  ; rx_shift_register:sr_rx|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.498 ; tx_baud_counter:baud_rx|count[9]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[1]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.513 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.534 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[2]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.548 ; tx_baud_counter:baud_rx|count[8]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.701      ;
; 0.551 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.704      ;
; 0.551 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.559 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.711      ;
; 0.569 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[3]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.574 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.585 ; rx_shift_register:sr_rx|tmp_data[1]  ; rx_shift_register:sr_rx|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.737      ;
; 0.588 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.594 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.746      ;
; 0.604 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.756      ;
; 0.609 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.762      ;
; 0.619 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.629 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.781      ;
; 0.639 ; tx_baud_counter:baud_rx|count[5]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.791      ;
; 0.644 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.658 ; tx_baud_counter:baud_rx|count[7]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.663 ; rx_shift_register:sr_rx|tmp_data[8]  ; rx_shift_register:sr_rx|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; tx_counter:counter_rx|count[1]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[4]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.673 ; rx_shift_register:sr_rx|tmp_data[4]  ; rx_shift_register:sr_rx|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; tx_baud_counter:baud_rx|count[6]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.699 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.851      ;
; 0.700 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[5]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.852      ;
; 0.714 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.726 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.879      ;
; 0.734 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.735 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[6]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.887      ;
; 0.736 ; tx_counter:counter_rx|count[3]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.887      ;
; 0.749 ; tx_baud_counter:baud_rx|count[4]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.901      ;
; 0.750 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.769 ; tx_baud_counter:baud_rx|count[3]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.770 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[7]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.778 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.781 ; rx_shift_register:sr_rx|tmp_data[2]  ; rx_shift_register:sr_rx|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.933      ;
; 0.785 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.805 ; tx_counter:counter_rx|count[2]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.957      ;
; 0.805 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[8]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.957      ;
; 0.820 ; tx_baud_counter:baud_rx|count[2]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.972      ;
; 0.833 ; tx_counter:counter_rx|count[1]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.984      ;
; 0.840 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[9]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.992      ;
; 0.844 ; rx_shift_register:sr_rx|tmp_data[3]  ; rx_shift_register:sr_rx|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.996      ;
; 0.847 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.000      ;
; 0.852 ; tx_counter:counter_rx|count[0]       ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 1.005      ;
; 0.853 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.004      ;
; 0.853 ; tx_counter:counter_rx|count[0]       ; rx_controller:ctrl_rx|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.005      ;
; 0.855 ; tx_baud_counter:baud_rx|count[1]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.007      ;
; 0.857 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.008      ;
; 0.860 ; tx_counter:counter_rx|count[3]       ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.011      ;
; 0.874 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.026      ;
; 0.875 ; tx_baud_counter:baud_rx|count[0]     ; tx_baud_counter:baud_rx|count[10]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.027      ;
; 0.877 ; tx_baud_counter:baud_rx|count[1]     ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.028      ;
; 0.905 ; tx_baud_counter:baud_rx|count[4]     ; tx_counter:counter_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.056      ;
; 0.926 ; tx_counter:counter_rx|count[2]       ; tx_counter:counter_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
+-------+--------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter_rx|count[3]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[8]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud_rx|count[9]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter_rx|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; ctrl_rx|current_state|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sr_rx|tmp_data[2]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 3.223 ; 3.223 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.223 ; 3.223 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.866 ; 0.866 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.866 ; 0.866 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 3.276 ; 3.276 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; -1.784 ; -1.784 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -2.350 ; -2.350 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.350 ; -2.350 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.269  ; 0.269  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.269  ; 0.269  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.482 ; -2.482 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 5.070 ; 5.070 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.769 ; 4.769 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.894 ; 4.894 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 5.070 ; 5.070 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.992 ; 4.992 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 5.030 ; 5.030 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.711 ; 4.711 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.978 ; 4.978 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 4.415 ; 4.415 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 4.392 ; 4.392 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 4.325 ; 4.325 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 4.295 ; 4.295 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 4.334 ; 4.334 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 4.424 ; 4.424 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 4.817 ; 4.817 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 4.817 ; 4.817 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.520 ; 4.520 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.832 ; 3.832 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 3.895 ; 3.895 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.732 ; 3.732 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.780 ; 3.780 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 3.895 ; 3.895 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 3.845 ; 3.845 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.800 ; 3.800 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 3.827 ; 3.827 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 3.815 ; 3.815 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.715 ; 3.715 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.781 ; 3.781 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.650 ; 4.650 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.781 ; 4.781 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 4.969 ; 4.969 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 4.912 ; 4.912 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.871 ; 4.871 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 4.056 ; 4.056 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 3.837 ; 3.837 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 3.862 ; 3.862 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 3.952 ; 3.952 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 3.974 ; 3.974 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 4.205 ; 4.205 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 4.205 ; 4.205 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.832 ; 3.832 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.732 ; 3.732 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.780 ; 3.780 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 3.895 ; 3.895 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 3.845 ; 3.845 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.800 ; 3.800 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 3.827 ; 3.827 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 3.815 ; 3.815 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.715 ; 3.715 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.781 ; 3.781 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
+------------+-------------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
+------------+-------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.297  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.297  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -52.526 ; 0.0   ; 0.0      ; 0.0     ; -28.38              ;
;  CLOCK_50        ; -52.526 ; 0.000 ; N/A      ; N/A     ; -28.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; 4.895 ; 4.895 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; 6.037 ; 6.037 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 6.037 ; 6.037 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 2.383 ; 2.383 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 2.383 ; 2.383 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 6.214 ; 6.214 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IRDA_RXD  ; CLOCK_50   ; -1.784 ; -1.784 ; Rise       ; CLOCK_50        ;
; KEY[*]    ; CLOCK_50   ; -2.350 ; -2.350 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.350 ; -2.350 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.269  ; 0.269  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.269  ; 0.269  ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.482 ; -2.482 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 9.514 ; 9.514 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 8.636 ; 8.636 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 9.043 ; 9.043 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 9.514 ; 9.514 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 9.286 ; 9.286 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 9.371 ; 9.371 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 8.617 ; 8.617 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 9.299 ; 9.299 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 8.069 ; 8.069 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 8.038 ; 8.038 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 7.995 ; 7.995 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 7.925 ; 7.925 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 7.982 ; 7.982 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 8.234 ; 8.234 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 8.236 ; 8.236 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 6.710 ; 6.710 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 8.967 ; 8.967 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 8.967 ; 8.967 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 8.297 ; 8.297 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 6.709 ; 6.709 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 6.486 ; 6.486 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 6.765 ; 6.765 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 7.041 ; 7.041 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 6.728 ; 6.728 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 6.821 ; 6.821 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 6.482 ; 6.482 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 6.531 ; 6.531 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 6.733 ; 6.733 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 6.496 ; 6.496 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 6.460 ; 6.460 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 6.785 ; 6.785 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 6.821 ; 6.821 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 6.698 ; 6.698 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 6.469 ; 6.469 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 6.660 ; 6.660 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]           ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX0[0]          ; CLOCK_50   ; 4.650 ; 4.650 ; Rise       ; CLOCK_50        ;
;  HEX0[1]          ; CLOCK_50   ; 4.781 ; 4.781 ; Rise       ; CLOCK_50        ;
;  HEX0[2]          ; CLOCK_50   ; 4.969 ; 4.969 ; Rise       ; CLOCK_50        ;
;  HEX0[3]          ; CLOCK_50   ; 4.877 ; 4.877 ; Rise       ; CLOCK_50        ;
;  HEX0[4]          ; CLOCK_50   ; 4.912 ; 4.912 ; Rise       ; CLOCK_50        ;
;  HEX0[5]          ; CLOCK_50   ; 4.602 ; 4.602 ; Rise       ; CLOCK_50        ;
;  HEX0[6]          ; CLOCK_50   ; 4.871 ; 4.871 ; Rise       ; CLOCK_50        ;
; HEX1[*]           ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  HEX1[0]          ; CLOCK_50   ; 4.081 ; 4.081 ; Rise       ; CLOCK_50        ;
;  HEX1[1]          ; CLOCK_50   ; 4.056 ; 4.056 ; Rise       ; CLOCK_50        ;
;  HEX1[2]          ; CLOCK_50   ; 3.837 ; 3.837 ; Rise       ; CLOCK_50        ;
;  HEX1[3]          ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  HEX1[4]          ; CLOCK_50   ; 3.862 ; 3.862 ; Rise       ; CLOCK_50        ;
;  HEX1[5]          ; CLOCK_50   ; 3.952 ; 3.952 ; Rise       ; CLOCK_50        ;
;  HEX1[6]          ; CLOCK_50   ; 3.974 ; 3.974 ; Rise       ; CLOCK_50        ;
; LEDG[*]           ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
;  LEDG[6]          ; CLOCK_50   ; 3.831 ; 3.831 ; Rise       ; CLOCK_50        ;
; LEDR[*]           ; CLOCK_50   ; 4.205 ; 4.205 ; Rise       ; CLOCK_50        ;
;  LEDR[2]          ; CLOCK_50   ; 4.205 ; 4.205 ; Rise       ; CLOCK_50        ;
; ctrl_load_counter ; CLOCK_50   ; 4.273 ; 4.273 ; Rise       ; CLOCK_50        ;
; ctrl_state        ; CLOCK_50   ; 3.832 ; 3.832 ; Rise       ; CLOCK_50        ;
; parity_7sd[*]     ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  parity_7sd[0]    ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  parity_7sd[1]    ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  parity_7sd[2]    ; CLOCK_50   ; 3.732 ; 3.732 ; Rise       ; CLOCK_50        ;
;  parity_7sd[3]    ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  parity_7sd[4]    ; CLOCK_50   ; 3.780 ; 3.780 ; Rise       ; CLOCK_50        ;
;  parity_7sd[5]    ; CLOCK_50   ; 3.895 ; 3.895 ; Rise       ; CLOCK_50        ;
;  parity_7sd[6]    ; CLOCK_50   ; 3.845 ; 3.845 ; Rise       ; CLOCK_50        ;
; sr_parity[*]      ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  sr_parity[0]     ; CLOCK_50   ; 3.829 ; 3.829 ; Rise       ; CLOCK_50        ;
;  sr_parity[1]     ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  sr_parity[2]     ; CLOCK_50   ; 3.746 ; 3.746 ; Rise       ; CLOCK_50        ;
;  sr_parity[3]     ; CLOCK_50   ; 3.846 ; 3.846 ; Rise       ; CLOCK_50        ;
;  sr_parity[4]     ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  sr_parity[5]     ; CLOCK_50   ; 3.703 ; 3.703 ; Rise       ; CLOCK_50        ;
;  sr_parity[6]     ; CLOCK_50   ; 3.800 ; 3.800 ; Rise       ; CLOCK_50        ;
;  sr_parity[7]     ; CLOCK_50   ; 3.827 ; 3.827 ; Rise       ; CLOCK_50        ;
;  sr_parity[8]     ; CLOCK_50   ; 3.815 ; 3.815 ; Rise       ; CLOCK_50        ;
;  sr_parity[9]     ; CLOCK_50   ; 3.715 ; 3.715 ; Rise       ; CLOCK_50        ;
;  sr_parity[10]    ; CLOCK_50   ; 3.781 ; 3.781 ; Rise       ; CLOCK_50        ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 7.383 ; 7.383 ; 7.383 ; 7.383 ;
+------------+-------------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; SW[0]      ; ctrl_load_counter ; 3.806 ; 3.806 ; 3.806 ; 3.806 ;
+------------+-------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 433      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 433      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 36    ; 36   ;
; Unconstrained Output Port Paths ; 90    ; 90   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 09 12:40:31 2024
Info: Command: quartus_sta rx_uart -c rx_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.297       -52.526 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.580
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.580       -10.855 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -28.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Fri Feb 09 12:40:33 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


