# Trabajo Final de Arquitectura de Computadoras 2018
## Implementacion procesador MIPS de 5 etapas en Verilog

Garbiglia Diego, Morichetti Cesar


 - Software: Vivado 2018.2 on Ubuntu Linux 16.04.2

 - Board: Basys 3 Xilinx Artix-7 FPGA (XC7A35T-1CPG236C)
