Fitter report for sisa
Thu Jun 28 07:15:00 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Other Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 28 07:15:00 2018           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; sisa                                            ;
; Top-level Entity Name              ; sisa                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 16,141 / 18,752 ( 86 % )                        ;
;     Total combinational functions  ; 11,251 / 18,752 ( 60 % )                        ;
;     Dedicated logic registers      ; 9,674 / 18,752 ( 52 % )                         ;
; Total registers                    ; 9674                                            ;
; Total pins                         ; 116 / 315 ( 37 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 214,107 / 239,616 ( 89 % )                      ;
; Embedded Multiplier 9-bit elements ; 27 / 52 ( 52 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.51        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  17.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                             ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[8]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[9]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[10]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[11]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[12]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[13]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[14]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[15]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[16]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[17]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[17]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[17]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[18]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[18]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[18]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[19]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[19]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[19]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[20]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[20]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[20]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[21]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[21]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[21]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[22]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[22]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[22]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[23]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[23]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[23]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[24]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[24]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[24]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[25]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[25]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[25]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[26]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[26]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[26]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[27]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[27]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[27]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[28]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[28]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[28]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[29]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[29]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[29]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[30]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[30]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[30]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[31]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[31]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[31]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[32]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[32]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[32]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[33]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[33]         ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|b1_dffe_0[33]~_Duplicate_1                                  ; REGOUT           ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[0]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[0]~0        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[1]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[1]~1        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[2]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[2]~2        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[3]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[3]~3        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[4]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[4]~4        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[5]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[5]~5        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[6]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[6]~6        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[7]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[7]~7        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[8]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[8]~8        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[9]          ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[9]~9        ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[10]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[10]~10      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[11]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[11]~11      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[12]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[12]~12      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[13]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[13]~13      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[14]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[14]~14      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[15]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[15]~15      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[16]         ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ; DATAB            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|e1_dffe_1[16]~16      ; Deleted         ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|man_b_dffe1_dffe1[14] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult1          ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|man_b_dffe1_dffe1[15] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult1          ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|man_b_dffe1_dffe1[16] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult1          ; DATAA            ;                       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|man_b_dffe1_dffe1[17] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult1          ; DATAA            ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                           ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT    ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK   ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK      ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT    ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK   ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK       ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[0]   ; PIN_B12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_24[1]   ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[0]   ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; CLOCK_27[1]   ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]  ; PIN_W4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10] ; PIN_W3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11] ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]  ; PIN_W5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]  ; PIN_Y3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]  ; PIN_Y4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]  ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]  ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]  ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]  ; PIN_P5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]  ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]  ; PIN_N4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0     ; PIN_U3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1     ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N    ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE      ; PIN_N3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK      ; PIN_U4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N     ; PIN_T6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]    ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]   ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]   ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]   ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]   ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]   ; PIN_T1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]   ; PIN_T2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]    ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]    ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]    ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]    ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]    ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]    ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]    ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]    ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]    ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM     ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N    ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM     ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N     ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK     ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]    ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]   ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]   ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]   ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]   ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]   ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]   ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]   ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]   ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]   ; PIN_U14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]   ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]    ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]   ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]   ; PIN_R13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]    ; PIN_Y16       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]    ; PIN_R15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]    ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]    ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]    ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]    ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]    ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]      ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]      ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]      ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]      ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]      ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]      ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]      ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N       ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N      ; PIN_W14       ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]     ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]    ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]    ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]    ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]     ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]    ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]    ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]    ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]    ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]    ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]    ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]    ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]     ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]    ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]    ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]     ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]     ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]     ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]     ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[0]     ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[10]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[11]    ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[12]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[13]    ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[14]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[15]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[16]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19]    ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[1]     ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24]    ; PIN_G20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25]    ; PIN_G18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26]    ; PIN_G17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27]    ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28]    ; PIN_J15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29]    ; PIN_H18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[2]     ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30]    ; PIN_N22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31]    ; PIN_N21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32]    ; PIN_P15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33]    ; PIN_N15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34]    ; PIN_P17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35]    ; PIN_P18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[3]     ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[4]     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[5]     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[6]     ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[7]     ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[8]     ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[9]     ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK      ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT      ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; TCK           ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TCS           ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TDI           ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TDO           ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD      ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD      ; PIN_G12       ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_BCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACDAT    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_DACLRCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_XCK       ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[0]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_24[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK_27[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_CLOCK     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[0]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[10]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[11]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[12]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[13]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[14]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[15]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[16]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[17]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[18]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[19]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[1]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[20]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[21]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[22]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[23]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[24]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[25]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[26]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[27]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[28]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[29]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[2]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[30]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[31]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[32]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[33]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[34]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[35]    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[3]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[4]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[5]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[6]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[7]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[8]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_1[9]     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SCLK      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; I2C_SDAT      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCK           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCS           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDI           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDO           ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD      ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD      ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 21436 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 21436 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 15882   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 207     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 5344    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/pec03/Desktop/PEC/SISA_Proc/output_files/sisa.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 16,141 / 18,752 ( 86 % )   ;
;     -- Combinational with no register       ; 6467                       ;
;     -- Register only                        ; 4890                       ;
;     -- Combinational with a register        ; 4784                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 8036                       ;
;     -- 3 input functions                    ; 2361                       ;
;     -- <=2 input functions                  ; 854                        ;
;     -- Register only                        ; 4890                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 10047                      ;
;     -- arithmetic mode                      ; 1204                       ;
;                                             ;                            ;
; Total registers*                            ; 9,674 / 19,649 ( 49 % )    ;
;     -- Dedicated logic registers            ; 9,674 / 18,752 ( 52 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,160 / 1,172 ( 99 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 116 / 315 ( 37 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 50 / 52 ( 96 % )           ;
; Total block memory bits                     ; 214,107 / 239,616 ( 89 % ) ;
; Total block memory implementation bits      ; 230,400 / 239,616 ( 96 % ) ;
; Embedded Multiplier 9-bit elements          ; 27 / 52 ( 52 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 34% / 32% / 36%            ;
; Peak interconnect usage (total/H/V)         ; 51% / 44% / 61%            ;
; Maximum fan-out                             ; 7637                       ;
; Highest non-global fan-out                  ; 914                        ;
; Total fan-out                               ; 72649                      ;
; Average fan-out                             ; 3.02                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                             ;                        ;                       ;                                ;                                ;
; Total logic elements                        ; 12001 / 18752 ( 64 % ) ; 139 / 18752 ( < 1 % ) ; 4001 / 18752 ( 21 % )          ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 6231                   ; 53                    ; 183                            ; 0                              ;
;     -- Register only                        ; 2099                   ; 20                    ; 2771                           ; 0                              ;
;     -- Combinational with a register        ; 3671                   ; 66                    ; 1047                           ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 7229                   ; 50                    ; 757                            ; 0                              ;
;     -- 3 input functions                    ; 1948                   ; 33                    ; 380                            ; 0                              ;
;     -- <=2 input functions                  ; 725                    ; 36                    ; 93                             ; 0                              ;
;     -- Register only                        ; 2099                   ; 20                    ; 2771                           ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;                                ;
;     -- normal mode                          ; 8754                   ; 111                   ; 1182                           ; 0                              ;
;     -- arithmetic mode                      ; 1148                   ; 8                     ; 48                             ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total registers                             ; 5770                   ; 86                    ; 3818                           ; 0                              ;
;     -- Dedicated logic registers            ; 5770 / 18752 ( 31 % )  ; 86 / 18752 ( < 1 % )  ; 3818 / 18752 ( 20 % )          ; 0 / 18752 ( 0 % )              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 897 / 1172 ( 77 % )    ; 12 / 1172 ( 1 % )     ; 297 / 1172 ( 25 % )            ; 0 / 1172 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 116                    ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 27 / 52 ( 52 % )       ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 62043                  ; 0                     ; 152064                         ; 0                              ;
; Total RAM block bits                        ; 78336                  ; 0                     ; 152064                         ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 17 / 52 ( 32 % )       ; 0 / 52 ( 0 % )        ; 33 / 52 ( 63 % )               ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 5 / 20 ( 25 % )        ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ; 0 / 20 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;                                ;
; Connections                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                    ; 1                      ; 128                   ; 4617                           ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 96                    ; 4004                           ; 0                              ;
;     -- Output Connections                   ; 4600                   ; 144                   ; 2                              ; 0                              ;
;     -- Registered Output Connections        ; 444                    ; 143                   ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                    ; 59860                  ; 807                   ; 17359                          ; 0                              ;
;     -- Registered Connections               ; 15552                  ; 540                   ; 10441                          ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; External Connections                        ;                        ;                       ;                                ;                                ;
;     -- Top                                  ; 0                      ; 119                   ; 4482                           ; 0                              ;
;     -- sld_hub:auto_hub                     ; 119                    ; 16                    ; 137                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 4482                   ; 137                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                          ; 18                     ; 19                    ; 651                            ; 0                              ;
;     -- Output Ports                         ; 381                    ; 37                    ; 604                            ; 0                              ;
;     -- Bidir Ports                          ; 18                     ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 169                            ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 26                    ; 595                            ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 15                    ; 595                            ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; L22   ; 5        ; 50           ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; L21   ; 5        ; 50           ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; M22   ; 6        ; 50           ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; V12   ; 7        ; 26           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; W12   ; 7        ; 26           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; U12   ; 8        ; 26           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; U11   ; 8        ; 26           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; M2    ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; M1    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; L2    ; 2        ; 0            ; 13           ; 1           ; 63                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                        ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------+---------------------+
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                           ; -                   ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Selector10~0 (inverted) ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                            ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                           ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 36 ( 67 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                        ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sisa                                                                                                   ; 16141 (4)   ; 9674 (3)                  ; 0 (0)         ; 214107      ; 50   ; 27           ; 1       ; 13        ; 116  ; 0            ; 6467 (1)     ; 4890 (0)          ; 4784 (3)         ; |sisa                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |MemoryController:MemController|                                                                     ; 41 (0)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 19 (0)           ; |sisa|MemoryController:MemController                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |SRAMController:SRAM|                                                                             ; 41 (41)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 19 (19)          ; |sisa|MemoryController:MemController|SRAMController:SRAM                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |controladores_IO:IOController|                                                                      ; 4882 (4506) ; 4247 (4129)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 635 (377)    ; 1990 (1978)       ; 2257 (2151)      ; |sisa|controladores_IO:IOController                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |interrupt_controller:control_int|                                                                ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |sisa|controladores_IO:IOController|interrupt_controller:control_int                                                                                                                                                                                                                                                                                                       ; work         ;
;       |interruptores:interruptores_int|                                                                 ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 5 (5)            ; |sisa|controladores_IO:IOController|interruptores:interruptores_int                                                                                                                                                                                                                                                                                                        ; work         ;
;       |keyboard_controller:teclado|                                                                     ; 301 (15)    ; 71 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (5)      ; 8 (8)             ; 63 (2)           ; |sisa|controladores_IO:IOController|keyboard_controller:teclado                                                                                                                                                                                                                                                                                                            ; work         ;
;          |ps2_keyboard_interface:k0|                                                                    ; 286 (286)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 225 (225)    ; 0 (0)             ; 61 (61)          ; |sisa|controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0                                                                                                                                                                                                                                                                                  ; work         ;
;       |pulsadores:pulsadores_int|                                                                       ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |sisa|controladores_IO:IOController|pulsadores:pulsadores_int                                                                                                                                                                                                                                                                                                              ; work         ;
;       |timer:timer_int|                                                                                 ; 42 (42)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 25 (25)          ; |sisa|controladores_IO:IOController|timer:timer_int                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |driver7segmentos:driver7_1|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |sisa|driver7segmentos:driver7_1                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |driver7segmentos:driver7_2|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |sisa|driver7segmentos:driver7_2                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |driver7segmentos:driver7_3|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |sisa|driver7segmentos:driver7_3                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |driver7segmentos:driver7_4|                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|driver7segmentos:driver7_4                                                                                                                                                                                                                                                                                                                                           ; work         ;
;    |proc:proc0|                                                                                         ; 6924 (27)   ; 1496 (1)                  ; 0 (0)         ; 4699        ; 3    ; 27           ; 1       ; 13        ; 0    ; 0            ; 3512 (26)    ; 109 (0)           ; 3303 (29)        ; |sisa|proc:proc0                                                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |TLB_datos:tlb_dat|                                                                               ; 126 (126)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 8 (8)             ; 64 (64)          ; |sisa|proc:proc0|TLB_datos:tlb_dat                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |TLB_instr:TLB_inst|                                                                              ; 117 (117)   ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 2 (2)             ; 70 (70)          ; |sisa|proc:proc0|TLB_instr:TLB_inst                                                                                                                                                                                                                                                                                                                                        ; work         ;
;       |datapath:datapath0|                                                                              ; 6430 (2893) ; 1312 (32)                 ; 0 (0)         ; 4699        ; 3    ; 27           ; 1       ; 13        ; 0    ; 0            ; 3198 (939)   ; 99 (0)            ; 3133 (2022)      ; |sisa|proc:proc0|datapath:datapath0                                                                                                                                                                                                                                                                                                                                        ; work         ;
;          |alu:alu0|                                                                                     ; 1209 (550)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1208 (550)   ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |lpm_divide:Div0|                                                                           ; 366 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_divide_rto:auto_generated|                                                          ; 366 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;                   |abs_divider_8dg:divider|                                                             ; 366 (25)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (24)     ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider                                                                                                                                                                                                                                                         ; work         ;
;                      |alt_u_div_s5f:divider|                                                            ; 290 (288)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (288)    ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider                                                                                                                                                                                                                                   ; work         ;
;                         |add_sub_lkc:add_sub_0|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_lkc:add_sub_0                                                                                                                                                                                                             ; work         ;
;                         |add_sub_mkc:add_sub_1|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1                                                                                                                                                                                                             ; work         ;
;                      |lpm_abs_2s9:my_abs_den|                                                           ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den                                                                                                                                                                                                                                  ; work         ;
;                      |lpm_abs_2s9:my_abs_num|                                                           ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_num                                                                                                                                                                                                                                  ; work         ;
;             |lpm_divide:Div1|                                                                           ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1                                                                                                                                                                                                                                                                                                               ; work         ;
;                |lpm_divide_3gm:auto_generated|                                                          ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;                   |sign_div_unsign_dnh:divider|                                                         ; 293 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (0)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                                                                                                                                                                                                                                                     ; work         ;
;                      |alt_u_div_s5f:divider|                                                            ; 293 (292)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 293 (292)    ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider                                                                                                                                                                                                                               ; work         ;
;                         |add_sub_mkc:add_sub_1|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_mkc:add_sub_1                                                                                                                                                                                                         ; work         ;
;             |lpm_mult:Mult0|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                ; work         ;
;                |mult_h1t:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;             |lpm_mult:Mult1|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                ; work         ;
;                |mult_l8t:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;          |alu_fp:aluFP|                                                                                 ; 1538 (47)   ; 832 (0)                   ; 0 (0)         ; 4699        ; 3    ; 23           ; 1       ; 11        ; 0    ; 0            ; 706 (45)     ; 84 (0)            ; 748 (2)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP                                                                                                                                                                                                                                                                                                                           ; work         ;
;             |add:add_inst|                                                                              ; 637 (0)     ; 289 (0)                   ; 0 (0)         ; 75          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 7 (0)             ; 292 (0)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;                |add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|                                  ; 637 (248)   ; 289 (168)                 ; 0 (0)         ; 75          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (88)     ; 7 (6)             ; 292 (126)        ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component                                                                                                                                                                                                                                                        ; work         ;
;                   |add_altbarrel_shift_6hb:rbarrel_shift|                                               ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_6hb:rbarrel_shift                                                                                                                                                                                                                  ; work         ;
;                   |add_altbarrel_shift_h0e:lbarrel_shift|                                               ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 50 (50)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_h0e:lbarrel_shift                                                                                                                                                                                                                  ; work         ;
;                   |add_altpriority_encoder_e48:trailing_zeros_cnt|                                      ; 8 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt                                                                                                                                                                                                         ; work         ;
;                      |add_altpriority_encoder_f48:altpriority_encoder22|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_f48:altpriority_encoder22                                                                                                                                                       ; work         ;
;                         |add_altpriority_encoder_vh8:altpriority_encoder29|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_f48:altpriority_encoder22|add_altpriority_encoder_vh8:altpriority_encoder29                                                                                                     ; work         ;
;                            |add_altpriority_encoder_qh8:altpriority_encoder25|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_f48:altpriority_encoder22|add_altpriority_encoder_vh8:altpriority_encoder29|add_altpriority_encoder_qh8:altpriority_encoder25                                                   ; work         ;
;                      |add_altpriority_encoder_fj8:altpriority_encoder21|                                ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_fj8:altpriority_encoder21                                                                                                                                                       ; work         ;
;                         |add_altpriority_encoder_vh8:altpriority_encoder24|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_fj8:altpriority_encoder21|add_altpriority_encoder_vh8:altpriority_encoder24                                                                                                     ; work         ;
;                            |add_altpriority_encoder_qh8:altpriority_encoder26|                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_fj8:altpriority_encoder21|add_altpriority_encoder_vh8:altpriority_encoder24|add_altpriority_encoder_qh8:altpriority_encoder26                                                   ; work         ;
;                               |add_altpriority_encoder_nh8:altpriority_encoder28|                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_e48:trailing_zeros_cnt|add_altpriority_encoder_fj8:altpriority_encoder21|add_altpriority_encoder_vh8:altpriority_encoder24|add_altpriority_encoder_qh8:altpriority_encoder26|add_altpriority_encoder_nh8:altpriority_encoder28 ; work         ;
;                   |add_altpriority_encoder_qb6:leading_zeroes_cnt|                                      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                         ; work         ;
;                   |altshift_taps:man_res_is_not_zero_dffe31_rtl_0|                                      ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 75          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0                                                                                                                                                                                                         ; work         ;
;                      |shift_taps_q1m:auto_generated|                                                    ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 75          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated                                                                                                                                                                           ; work         ;
;                         |altsyncram_hg31:altsyncram4|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 75          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4                                                                                                                                               ; work         ;
;                         |cntr_kkf:cntr1|                                                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|cntr_kkf:cntr1                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:add_sub1|                                                                ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub1                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_38g:auto_generated|                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub1|add_sub_38g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub2|                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub2                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_38g:auto_generated|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub2|add_sub_38g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub3|                                                                ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub3                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_08g:auto_generated|                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub3|add_sub_08g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub4|                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_27g:auto_generated|                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub4|add_sub_27g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub5|                                                                ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_2lj:auto_generated|                                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub6|                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_27g:auto_generated|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub6|add_sub_27g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:man_2comp_res_lower|                                                     ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 15 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                        ; work         ;
;                      |add_sub_hll:auto_generated|                                                       ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 15 (15)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_lower|add_sub_hll:auto_generated                                                                                                                                                                                             ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                                    ; 25 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 13 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_upper0|add_sub_m6l:auto_generated                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                                    ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_2comp_res_upper1|add_sub_m6l:auto_generated                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_add_sub_lower|                                                       ; 30 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                          ; work         ;
;                      |add_sub_hll:auto_generated|                                                       ; 30 (30)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_lower|add_sub_hll:auto_generated                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:man_add_sub_upper0|                                                      ; 26 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 14 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                         ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 26 (26)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 14 (14)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_upper0|add_sub_m6l:auto_generated                                                                                                                                                                                              ; work         ;
;                   |lpm_add_sub:man_add_sub_upper1|                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                         ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_add_sub_upper1|add_sub_m6l:auto_generated                                                                                                                                                                                              ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                             ; work         ;
;                      |add_sub_8ng:auto_generated|                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_8ng:auto_generated                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                            ; work         ;
;                      |add_sub_hvg:auto_generated|                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated                                                                                                                                                                                 ; work         ;
;                   |lpm_compare:trailing_zeros_limit_comparator|                                         ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_compare:trailing_zeros_limit_comparator                                                                                                                                                                                                            ; work         ;
;                      |cmpr_lmh:auto_generated|                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_compare:trailing_zeros_limit_comparator|cmpr_lmh:auto_generated                                                                                                                                                                                    ; work         ;
;             |cmp:cmp_inst|                                                                              ; 34 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 2 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;                |cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component|                                  ; 34 (8)      ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (6)       ; 0 (0)             ; 2 (2)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst|cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_compare:cmpr1|                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst|cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component|lpm_compare:cmpr1                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_28i:auto_generated|                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst|cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component|lpm_compare:cmpr1|cmpr_28i:auto_generated                                                                                                                                                                                                              ; work         ;
;                   |lpm_compare:cmpr2|                                                                   ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst|cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component|lpm_compare:cmpr2                                                                                                                                                                                                                                      ; work         ;
;                      |cmpr_28i:auto_generated|                                                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|cmp:cmp_inst|cmp_altfp_compare_m3b:cmp_altfp_compare_m3b_component|lpm_compare:cmpr2|cmpr_28i:auto_generated                                                                                                                                                                                                              ; work         ;
;             |div:div_inst|                                                                              ; 229 (0)     ; 145 (0)                   ; 0 (0)         ; 4624        ; 2    ; 16           ; 0       ; 8         ; 0    ; 0            ; 84 (0)       ; 38 (0)            ; 107 (0)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;                |div_altfp_div_o7h:div_altfp_div_o7h_component|                                          ; 229 (0)     ; 145 (0)                   ; 0 (0)         ; 4624        ; 2    ; 16           ; 0       ; 8         ; 0    ; 0            ; 84 (0)       ; 38 (0)            ; 107 (0)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component                                                                                                                                                                                                                                                                ; work         ;
;                   |div_altfp_div_pst_qee:altfp_div_pst1|                                                ; 229 (91)    ; 145 (125)                 ; 0 (0)         ; 4624        ; 2    ; 16           ; 0       ; 8         ; 0    ; 0            ; 84 (22)      ; 38 (38)           ; 107 (31)         ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1                                                                                                                                                                                                                           ; work         ;
;                      |altshift_taps:exp_result_dffe_0_rtl_0|                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0                                                                                                                                                                                     ; work         ;
;                         |shift_taps_c0m:auto_generated|                                                 ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_c0m:auto_generated                                                                                                                                                       ; work         ;
;                            |altsyncram_e681:altsyncram2|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_c0m:auto_generated|altsyncram_e681:altsyncram2                                                                                                                           ; work         ;
;                            |cntr_ikf:cntr1|                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_c0m:auto_generated|cntr_ikf:cntr1                                                                                                                                        ; work         ;
;                      |altsyncram:altsyncram3|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altsyncram:altsyncram3                                                                                                                                                                                                    ; work         ;
;                         |altsyncram_o8k3:auto_generated|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_o8k3:auto_generated                                                                                                                                                                     ; work         ;
;                      |lpm_add_sub:bias_addition|                                                        ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:bias_addition                                                                                                                                                                                                 ; work         ;
;                         |add_sub_iki:auto_generated|                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:bias_addition|add_sub_iki:auto_generated                                                                                                                                                                      ; work         ;
;                      |lpm_add_sub:exp_sub|                                                              ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:exp_sub                                                                                                                                                                                                       ; work         ;
;                         |add_sub_voh:auto_generated|                                                    ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:exp_sub|add_sub_voh:auto_generated                                                                                                                                                                            ; work         ;
;                      |lpm_add_sub:quotient_process|                                                     ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 15 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:quotient_process                                                                                                                                                                                              ; work         ;
;                         |add_sub_aqg:auto_generated|                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:quotient_process|add_sub_aqg:auto_generated                                                                                                                                                                   ; work         ;
;                      |lpm_add_sub:remainder_sub_0|                                                      ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 21 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:remainder_sub_0                                                                                                                                                                                               ; work         ;
;                         |add_sub_igg:auto_generated|                                                    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 21 (21)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:remainder_sub_0|add_sub_igg:auto_generated                                                                                                                                                                    ; work         ;
;                      |lpm_compare:cmpr2|                                                                ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_compare:cmpr2                                                                                                                                                                                                         ; work         ;
;                         |cmpr_cvh:auto_generated|                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_compare:cmpr2|cmpr_cvh:auto_generated                                                                                                                                                                                 ; work         ;
;                      |lpm_mult:a1_prod|                                                                 ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 3 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod                                                                                                                                                                                                          ; work         ;
;                         |mult_pet:auto_generated|                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 3 (3)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod|mult_pet:auto_generated                                                                                                                                                                                  ; work         ;
;                      |lpm_mult:b1_prod|                                                                 ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod                                                                                                                                                                                                          ; work         ;
;                         |mult_net:auto_generated|                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated                                                                                                                                                                                  ; work         ;
;                      |lpm_mult:q_partial_0|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_0                                                                                                                                                                                                      ; work         ;
;                         |mult_0ft:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_0|mult_0ft:auto_generated                                                                                                                                                                              ; work         ;
;                      |lpm_mult:q_partial_1|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1                                                                                                                                                                                                      ; work         ;
;                         |mult_0ft:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated                                                                                                                                                                              ; work         ;
;                      |lpm_mult:remainder_mult_0|                                                        ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0                                                                                                                                                                                                 ; work         ;
;                         |mult_uet:auto_generated|                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated                                                                                                                                                                         ; work         ;
;             |mult:mult_inst|                                                                            ; 214 (0)     ; 169 (0)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 45 (0)       ; 38 (0)            ; 131 (0)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst                                                                                                                                                                                                                                                                                                            ; work         ;
;                |mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|                                      ; 214 (106)   ; 169 (87)                  ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 45 (30)      ; 38 (9)            ; 131 (72)         ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component                                                                                                                                                                                                                                                          ; work         ;
;                   |lpm_add_sub:exp_add_adder|                                                           ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_add_sub:exp_add_adder                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_b9j:auto_generated|                                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_add_sub:exp_add_adder|add_sub_b9j:auto_generated                                                                                                                                                                                                     ; work         ;
;                   |lpm_add_sub:exp_adj_adder|                                                           ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_add_sub:exp_adj_adder                                                                                                                                                                                                                                ; work         ;
;                      |add_sub_01h:auto_generated|                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_add_sub:exp_adj_adder|add_sub_01h:auto_generated                                                                                                                                                                                                     ; work         ;
;                   |lpm_mult:man_product2_mult|                                                          ; 89 (0)      ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 15 (0)       ; 29 (0)            ; 45 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult                                                                                                                                                                                                                               ; work         ;
;                      |mult_jfs:auto_generated|                                                          ; 89 (89)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 15 (15)      ; 29 (29)           ; 45 (45)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated                                                                                                                                                                                                       ; work         ;
;             |sub:sub_inst|                                                                              ; 391 (0)     ; 228 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (0)      ; 1 (0)             ; 228 (0)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst                                                                                                                                                                                                                                                                                                              ; work         ;
;                |sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|                                  ; 391 (150)   ; 228 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (46)     ; 1 (1)             ; 228 (76)         ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component                                                                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub4|                                                                ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub4                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_27g:auto_generated|                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub4|add_sub_27g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub5|                                                                ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub5                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_2lj:auto_generated|                                                       ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:add_sub6|                                                                ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub6                                                                                                                                                                                                                                   ; work         ;
;                      |add_sub_27g:auto_generated|                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub6|add_sub_27g:auto_generated                                                                                                                                                                                                        ; work         ;
;                   |lpm_add_sub:man_2comp_res_lower|                                                     ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_lower                                                                                                                                                                                                                        ; work         ;
;                      |add_sub_hll:auto_generated|                                                       ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_lower|add_sub_hll:auto_generated                                                                                                                                                                                             ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper0|                                                    ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_upper0                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_upper0|add_sub_m6l:auto_generated                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_2comp_res_upper1|                                                    ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_upper1                                                                                                                                                                                                                       ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_2comp_res_upper1|add_sub_m6l:auto_generated                                                                                                                                                                                            ; work         ;
;                   |lpm_add_sub:man_add_sub_lower|                                                       ; 16 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_lower                                                                                                                                                                                                                          ; work         ;
;                      |add_sub_hll:auto_generated|                                                       ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_lower|add_sub_hll:auto_generated                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:man_add_sub_upper0|                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_upper0                                                                                                                                                                                                                         ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_upper0|add_sub_m6l:auto_generated                                                                                                                                                                                              ; work         ;
;                   |lpm_add_sub:man_add_sub_upper1|                                                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_upper1                                                                                                                                                                                                                         ; work         ;
;                      |add_sub_m6l:auto_generated|                                                       ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_add_sub_upper1|add_sub_m6l:auto_generated                                                                                                                                                                                              ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_lower|                                          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_lower                                                                                                                                                                                                             ; work         ;
;                      |add_sub_8ng:auto_generated|                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_8ng:auto_generated                                                                                                                                                                                  ; work         ;
;                   |lpm_add_sub:man_res_rounding_add_sub_upper1|                                         ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_upper1                                                                                                                                                                                                            ; work         ;
;                      |add_sub_hvg:auto_generated|                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated                                                                                                                                                                                 ; work         ;
;                   |sub_altbarrel_shift_h0e:lbarrel_shift|                                               ; 111 (111)   ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 50 (50)          ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|sub_altbarrel_shift_h0e:lbarrel_shift                                                                                                                                                                                                                  ; work         ;
;                   |sub_altpriority_encoder_qb6:leading_zeroes_cnt|                                      ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 1 (1)            ; |sisa|proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|sub_altpriority_encoder_qb6:leading_zeroes_cnt                                                                                                                                                                                                         ; work         ;
;          |alu_simd:aluSIMD|                                                                             ; 257 (257)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 226 (226)    ; 0 (0)             ; 31 (31)          ; |sisa|proc:proc0|datapath:datapath0|alu_simd:aluSIMD                                                                                                                                                                                                                                                                                                                       ; work         ;
;          |regfile:regGeneralPurposeFP|                                                                  ; 170 (170)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 128 (128)        ; |sisa|proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP                                                                                                                                                                                                                                                                                                            ; work         ;
;          |regfile:regGeneralPurposeINT|                                                                 ; 176 (176)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 132 (132)        ; |sisa|proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT                                                                                                                                                                                                                                                                                                           ; work         ;
;          |simd_regfile:regGeneralPurposeSIMD|                                                           ; 64 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; |sisa|proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD                                                                                                                                                                                                                                                                                                     ; work         ;
;          |system_regfile:regS|                                                                          ; 162 (162)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 15 (15)           ; 114 (114)        ; |sisa|proc:proc0|datapath:datapath0|system_regfile:regS                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |exception_controller:excep_controller|                                                           ; 61 (61)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 4 (4)            ; |sisa|proc:proc0|exception_controller:excep_controller                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |unidad_control:unidadcontrol0|                                                                   ; 167 (59)    ; 35 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 132 (27)     ; 0 (0)             ; 35 (32)          ; |sisa|proc:proc0|unidad_control:unidadcontrol0                                                                                                                                                                                                                                                                                                                             ; work         ;
;          |control_l:logicacontrol|                                                                      ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 0 (0)            ; |sisa|proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol                                                                                                                                                                                                                                                                                                     ; work         ;
;          |multi:logicamulticiclo|                                                                       ; 32 (32)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 3 (3)            ; |sisa|proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo                                                                                                                                                                                                                                                                                                      ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 139 (1)     ; 86 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (1)       ; 20 (0)            ; 66 (0)           ; |sisa|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 138 (97)    ; 86 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (39)      ; 20 (20)           ; 66 (41)          ; |sisa|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |sisa|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |sisa|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 4001 (595)  ; 3818 (594)                ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (1)      ; 2771 (594)        ; 1047 (0)         ; |sisa|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 3406 (0)    ; 3224 (0)                  ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (0)      ; 2177 (0)          ; 1047 (0)         ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 3406 (1230) ; 3224 (1218)               ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 182 (12)     ; 2177 (1209)       ; 1047 (10)        ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 60 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 39 (39)           ; 20 (0)           ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                       ; work         ;
;                   |decode_rqf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (0)           ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                               ; work         ;
;                   |mux_eoc:auto_generated|                                                              ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_eoc:auto_generated                                                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                          ; work         ;
;                |altsyncram_mt14:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mt14:auto_generated                                                                                                                                                                           ; work         ;
;                   |altsyncram_uhq1:altsyncram1|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 152064      ; 33   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mt14:auto_generated|altsyncram_uhq1:altsyncram1                                                                                                                                               ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 1 (1)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 92 (92)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 17 (17)           ; 37 (37)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 1602 (1)    ; 1501 (1)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 904 (0)           ; 597 (1)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 1485 (0)    ; 1485 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 891 (0)           ; 594 (0)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 891 (891)   ; 891 (891)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 594 (594)         ; 297 (297)        ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 891 (0)     ; 594 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 297 (0)           ; 594 (0)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:171:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:172:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:173:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:174:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:175:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:176:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:177:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:178:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:179:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:180:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:181:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:182:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:183:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:184:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:185:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:186:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:187:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:188:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:189:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:190:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:191:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:192:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:193:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:194:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:195:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:196:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:197:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:198:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:199:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:200:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:201:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:202:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:203:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:204:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:205:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:206:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:207:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:208:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:209:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:210:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:211:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:212:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:213:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:214:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:215:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:216:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:217:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:218:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:219:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:220:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:221:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:222:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:223:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:224:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:225:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:226:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:227:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:228:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:229:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:230:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:231:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:232:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:233:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:234:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:235:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:236:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:237:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:238:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:239:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:240:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:241:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:242:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:243:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:244:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:245:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:246:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:247:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:248:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:249:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:250:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:251:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:252:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:253:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:254:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:255:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:256:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:257:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:258:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:259:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:260:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:261:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:262:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:263:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:264:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:265:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:266:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:267:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:268:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:269:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:270:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:271:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:272:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:273:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:274:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:275:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:276:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:277:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:278:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:279:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:280:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:281:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:282:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:283:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:284:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:285:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:286:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:287:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:288:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:289:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:290:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:291:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:292:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:293:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:294:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:295:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1|                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:296:sm1                                ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                                  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1                                 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                                  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 112 (102)   ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (101)    ; 9 (0)             ; 2 (1)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 379 (14)    ; 359 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (14)      ; 0 (0)             ; 359 (0)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                               ; work         ;
;                   |cntr_tdi:auto_generated|                                                             ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tdi:auto_generated                                                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 9 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                        ; work         ;
;                   |cntr_v1j:auto_generated|                                                             ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated                                                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                              ; work         ;
;                   |cntr_1ci:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_1ci:auto_generated                                                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                 ; work         ;
;                   |cntr_gui:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 297 (297)   ; 297 (297)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 297 (297)        ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 19 (19)          ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |sisa|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                    ; work         ;
;    |vga_controller:VGACONT|                                                                             ; 2064 (2001) ; 21 (1)                    ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2043 (2000)  ; 0 (0)             ; 21 (1)           ; |sisa|vga_controller:VGACONT                                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |vga_ram_dual:U_MonitorRam|                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 57344       ; 14   ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |sisa|vga_controller:VGACONT|vga_ram_dual:U_MonitorRam                                                                                                                                                                                                                                                                                                                     ; work         ;
;          |altsyncram:mem0_rtl_0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0                                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_qug1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;          |altsyncram:mem1_rtl_0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0                                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_mug1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sisa|vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_mug1:auto_generated                                                                                                                                                                                                                                                                ; work         ;
;       |vga_sync:u_vga_sync|                                                                             ; 53 (53)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 20 (20)          ; |sisa|vga_controller:VGACONT|vga_sync:u_vga_sync                                                                                                                                                                                                                                                                                                                           ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PS2_CLK       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PS2_DAT       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[0]~14                            ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[1]~17                            ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[2]~18                            ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[3]~19                            ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[4]~20                            ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[5]~21                            ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[6]~22                            ; 1                 ; 6       ;
; SRAM_DQ[7]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[7]~15                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[15]~16                           ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[0]~14                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[8]~28                            ; 1                 ; 6       ;
; SRAM_DQ[9]                                                                                            ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[1]~17                            ; 0                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[9]~29                            ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[2]~18                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[10]~23                           ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[3]~19                            ; 0                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[11]~24                           ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[4]~20                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[12]~25                           ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[5]~21                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[13]~26                           ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[6]~22                            ; 0                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[14]~27                           ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                           ;                   ;         ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[7]~15                            ; 1                 ; 6       ;
;      - MemoryController:MemController|SRAMController:SRAM|dataReaded[15]~16                           ; 1                 ; 6       ;
; PS2_CLK                                                                                               ;                   ;         ;
;      - controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|ps2_clk_s  ; 0                 ; 6       ;
; PS2_DAT                                                                                               ;                   ;         ;
;      - controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|ps2_data_s ; 1                 ; 6       ;
; SW[8]                                                                                                 ;                   ;         ;
; SW[9]                                                                                                 ;                   ;         ;
; CLOCK_50                                                                                              ;                   ;         ;
; KEY[0]                                                                                                ;                   ;         ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|Equal0~0                               ; 1                 ; 6       ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|keys_mem[0]~2                          ; 1                 ; 6       ;
; KEY[1]                                                                                                ;                   ;         ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|Equal0~0                               ; 0                 ; 6       ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|keys_mem[1]~1                          ; 0                 ; 6       ;
; KEY[2]                                                                                                ;                   ;         ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|Equal0~0                               ; 0                 ; 6       ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|keys_mem[2]~4                          ; 0                 ; 6       ;
; KEY[3]                                                                                                ;                   ;         ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|Equal0~0                               ; 1                 ; 6       ;
;      - controladores_IO:IOController|pulsadores:pulsadores_int|keys_mem[3]~3                          ; 1                 ; 6       ;
; SW[0]                                                                                                 ;                   ;         ;
; SW[1]                                                                                                 ;                   ;         ;
; SW[2]                                                                                                 ;                   ;         ;
; SW[3]                                                                                                 ;                   ;         ;
; SW[4]                                                                                                 ;                   ;         ;
; SW[5]                                                                                                 ;                   ;         ;
; SW[6]                                                                                                 ;                   ;         ;
; SW[7]                                                                                                 ;                   ;         ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                  ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                              ; PIN_L1             ; 7636    ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                                                                                                                                                                                                                     ; LCCOMB_X23_Y15_N16 ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                                                                                                                                                                                                                      ; LCCOMB_X23_Y15_N2  ; 8       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                                                                                                                                                                                                                                                 ; PIN_L2             ; 63      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SW[9]                                                                                                                                                                                                                                                                                                 ; PIN_L2             ; 222     ; Async. clear                          ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 1439    ; Clock                                 ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[0][15]~186                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y15_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[100][15]~200                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[101][15]~71                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[102][15]~192                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y14_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[103][15]~64                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[104][15]~148                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y14_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[105][15]~19                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[106][15]~151                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[107][15]~22                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[108][15]~202                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[109][15]~67                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[10][3]~14                                                                                                                                                                                                                                                          ; LCCOMB_X12_Y15_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[110][15]~194                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y13_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[111][15]~76                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[112][15]~116                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[113][15]~240                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[114][15]~99                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y11_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[115][15]~224                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[116][15]~118                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[117][15]~242                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[118][15]~107                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[119][15]~226                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[11][15]~58                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y10_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[120][15]~84                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[121][15]~212                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[122][15]~129                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[123][15]~255                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y10_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[124][15]~86                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y12_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[125][15]~214                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[126][15]~131                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[127][15]~267                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[128][15]~177                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[129][15]~49                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[12][15]~168                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y11_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[130][15]~175                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[131][15]~47                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[132][15]~162                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[133][15]~37                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[134][15]~160                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[135][15]~35                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y15_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[136][15]~176                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[137][15]~48                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[138][15]~178                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y15_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[139][15]~50                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[13][15]~40                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y12_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[140][15]~161                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[141][15]~36                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y12_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[142][15]~163                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y13_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[143][15]~38                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[144][15]~113                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[145][15]~245                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[146][15]~104                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[147][15]~229                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[148][15]~111                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[149][15]~244                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[14][15]~170                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[150][15]~96                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[151][15]~228                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[152][15]~81                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[153][15]~209                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[154][15]~134                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[155][15]~263                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y10_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[156][15]~80                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[157][15]~208                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[158][15]~132                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y12_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[159][15]~259                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[15][15]~41                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y17_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[160][15]~146                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[161][15]~17                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[162][15]~144                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[163][15]~15                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y12_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[164][15]~197                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[165][15]~72                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[166][15]~205                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[167][15]~63                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y12_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[168][15]~145                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[169][15]~16                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[16][15]~122                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[170][15]~147                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[171][15]~18                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[172][15]~195                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[173][15]~68                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y12_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[174][15]~203                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y13_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[175][15]~75                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[176][15]~112                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[177][15]~243                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[178][15]~106                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[179][15]~227                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[17][15]~249                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[180][15]~114                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[181][15]~246                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[182][15]~98                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y11_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[183][15]~230                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[184][15]~79                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y11_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[185][15]~207                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[186][15]~142                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[187][15]~256                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y10_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[188][15]~82                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y11_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[189][15]~210                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[18][15]~105                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[190][15]~140                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y11_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[191][15]~268                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[192][15]~189                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[193][15]~61                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[194][15]~187                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[195][15]~59                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[196][15]~173                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[197][15]~45                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[198][15]~171                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[199][15]~44                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[19][15]~233                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[1][15]~57                                                                                                                                                                                                                                                          ; LCCOMB_X11_Y10_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[200][15]~188                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[201][15]~60                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[202][15]~190                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y14_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[203][15]~62                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[204][15]~172                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y12_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[205][15]~43                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y12_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[206][15]~174                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y13_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[207][15]~46                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[208][15]~126                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[209][15]~253                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[20][14]~318                                                                                                                                                                                                                                                        ; LCCOMB_X20_Y14_N6  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[210][15]~100                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[211][15]~237                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[212][15]~124                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[213][15]~251                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[214][15]~108                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[215][15]~235                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[216][15]~93                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y13_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[217][15]~221                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[218][15]~133                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[219][15]~266                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y10_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[21][15]~248                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[220][15]~91                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[221][15]~219                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[222][15]~135                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y13_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[223][15]~262                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y10_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[224][15]~158                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[225][15]~29                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[226][15]~157                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[227][15]~28                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[228][15]~196                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[229][15]~74                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[22][15]~97                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y14_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[230][15]~204                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[231][15]~66                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y12_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[232][15]~156                                                                                                                                                                                                                                                       ; LCCOMB_X12_Y10_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[233][15]~27                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[234][15]~159                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y12_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[235][15]~30                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[236][15]~198                                                                                                                                                                                                                                                       ; LCCOMB_X11_Y10_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[237][15]~70                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[238][15]~206                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y13_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[239][15]~78                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[23][15]~232                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[240][15]~125                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[241][15]~252                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[242][15]~102                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[243][15]~236                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[244][15]~127                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[245][15]~254                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[246][15]~110                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[247][15]~238                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[248][15]~92                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[249][15]~220                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[24][15]~89                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[250][15]~141                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[251][15]~258                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y10_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[252][15]~94                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y11_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[253][15]~222                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[254][15]~143                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[255][15]~270                                                                                                                                                                                                                                                       ; LCCOMB_X9_Y11_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[25][15]~217                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[26][15]~138                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[27][15]~265                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[28][15]~88                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y10_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[29][15]~216                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[2][15]~183                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y15_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[30][15]~136                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[31][15]~261                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[32][15]~154                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y15_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[33][15]~25                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y10_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[34][15]~152                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y15_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[35][15]~23                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y12_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[36][15]~201                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y15_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[37][15]~73                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y10_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[38][15]~193                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[39][15]~65                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y15_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[3][15]~55                                                                                                                                                                                                                                                          ; LCCOMB_X8_Y12_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[40][15]~153                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[41][15]~24                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y13_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[42][15]~155                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y15_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[43][15]~26                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y10_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[44][15]~199                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y13_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[45][15]~69                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y12_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[46][15]~191                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[47][15]~77                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y10_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[48][15]~121                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[49][15]~247                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[4][15]~169                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y15_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[50][15]~103                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[51][15]~231                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[52][15]~123                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[53][15]~250                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[54][15]~95                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y12_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[55][15]~234                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[56][15]~87                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y12_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[57][15]~215                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[58][15]~130                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[59][15]~257                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N8   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[5][0]~12                                                                                                                                                                                                                                                           ; LCCOMB_X9_Y11_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[60][15]~90                                                                                                                                                                                                                                                         ; LCCOMB_X9_Y12_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[61][15]~218                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[62][15]~128                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[63][15]~269                                                                                                                                                                                                                                                        ; LCCOMB_X9_Y12_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[64][15]~181                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[65][15]~53                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y10_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[66][15]~179                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[67][15]~51                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y13_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[68][15]~166                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[69][15]~33                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y10_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[6][0]~13                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y12_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[70][15]~164                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[71][15]~31                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y14_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[72][15]~180                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[73][15]~52                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y13_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[74][15]~182                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y14_N12  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[75][15]~54                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y10_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[76][15]~165                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[77][15]~32                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y12_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[78][15]~167                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y13_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[79][15]~34                                                                                                                                                                                                                                                         ; LCCOMB_X7_Y10_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[7][1]~39                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y15_N8  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[80][15]~117                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[81][15]~241                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y10_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[82][15]~101                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[83][15]~225                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[84][15]~115                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[85][15]~239                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y10_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[86][15]~109                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[87][15]~223                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[88][15]~85                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y10_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[89][15]~213                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[8][2]~184                                                                                                                                                                                                                                                          ; LCCOMB_X16_Y17_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[90][15]~137                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[91][15]~264                                                                                                                                                                                                                                                        ; LCCOMB_X8_Y10_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[92][15]~83                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y13_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[93][15]~211                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[94][15]~139                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y13_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[95][15]~260                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y10_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[96][15]~150                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[97][15]~21                                                                                                                                                                                                                                                         ; LCCOMB_X11_Y10_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[98][15]~149                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y14_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[99][15]~20                                                                                                                                                                                                                                                         ; LCCOMB_X12_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|B_IO[9][15]~56                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y13_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|clear_char_s                                                                                                                                                                                                                                                            ; LCFF_X20_Y14_N13   ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|contador_milisegundos[1]~25                                                                                                                                                                                                                                             ; LCCOMB_X20_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|interrupt_controller:control_int|key_inta~0                                                                                                                                                                                                                             ; LCCOMB_X20_Y16_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|interrupt_controller:control_int|key_inta~1                                                                                                                                                                                                                             ; LCCOMB_X20_Y16_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|interruptores:interruptores_int|switches_mem[0]~0                                                                                                                                                                                                                       ; LCCOMB_X20_Y16_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|data_ready~0                                                                                                                                                                                                                                ; LCCOMB_X9_Y24_N22  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|WideOr0                                                                                                                                                                                                           ; LCCOMB_X9_Y26_N14  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h                                                                                                                                                                                         ; LCFF_X5_Y26_N13    ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[4]~1                                                                                                                                                                                                            ; LCCOMB_X5_Y26_N14  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|rx_ascii[6]~2                                                                                                                                                                                                     ; LCCOMB_X9_Y24_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|timer_5usec_count[4]~8                                                                                                                                                                                            ; LCCOMB_X2_Y26_N20  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|timer_60usec_count[0]~14                                                                                                                                                                                          ; LCCOMB_X10_Y26_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|process_0~2                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y14_N0  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; controladores_IO:IOController|pulsadores:pulsadores_int|keys_mem[0]~0                                                                                                                                                                                                                                 ; LCCOMB_X21_Y13_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; counter_div_clk[2]                                                                                                                                                                                                                                                                                    ; LCFF_X46_Y17_N17   ; 664     ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[0][0]~7                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[1][0]~6                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y18_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[2][0]~0                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[3][0]~1                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y18_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[4][0]~5                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[5][0]~2                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y18_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[6][0]~3                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|fisico[7][0]~4                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y20_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[0][3]~0                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[1][3]~1                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[2][3]~2                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[3][3]~3                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[4][3]~4                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y19_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[5][3]~5                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y20_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[6][3]~6                                                                                                                                                                                                                                                          ; LCCOMB_X33_Y19_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_datos:tlb_dat|virtual[7][3]~7                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y18_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[0][0]~0                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[1][0]~7                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[2][0]~1                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[3][0]~2                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[4][0]~6                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[5][0]~3                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[6][0]~4                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N20 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|fisico[7][0]~5                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y19_N18 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[0][3]~0                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y18_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[1][3]~1                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y18_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[2][3]~2                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y19_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[3][3]~3                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y19_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[4][3]~4                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y19_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[5][3]~5                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y18_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[6][3]~6                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y19_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|TLB_instr:TLB_inst|virtual[7][3]~7                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y18_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated|op_1~22                                                                                                          ; LCCOMB_X43_Y3_N28  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[4]                                                                                                                                                             ; LCFF_X43_Y4_N27    ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[25]~2                                                                                                                                    ; LCCOMB_X45_Y7_N18  ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated|op_1~22                                                                                                          ; LCCOMB_X43_Y1_N18  ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[4]                                                                                                                                                             ; LCFF_X49_Y4_N1     ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[25]~2                                                                                                                                    ; LCCOMB_X49_Y5_N0   ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~302                                                                                                                                                                                                                                      ; LCCOMB_X20_Y20_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~304                                                                                                                                                                                                                                      ; LCCOMB_X19_Y20_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~306                                                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~308                                                                                                                                                                                                                                      ; LCCOMB_X20_Y20_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~310                                                                                                                                                                                                                                      ; LCCOMB_X19_Y20_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~312                                                                                                                                                                                                                                      ; LCCOMB_X20_Y20_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~314                                                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~316                                                                                                                                                                                                                                      ; LCCOMB_X19_Y20_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~307                                                                                                                                                                                                                                     ; LCCOMB_X20_Y20_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~309                                                                                                                                                                                                                                     ; LCCOMB_X19_Y20_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~311                                                                                                                                                                                                                                     ; LCCOMB_X19_Y19_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~313                                                                                                                                                                                                                                     ; LCCOMB_X20_Y20_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~315                                                                                                                                                                                                                                     ; LCCOMB_X19_Y20_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~317                                                                                                                                                                                                                                     ; LCCOMB_X20_Y20_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~319                                                                                                                                                                                                                                     ; LCCOMB_X19_Y19_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~321                                                                                                                                                                                                                                     ; LCCOMB_X19_Y20_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][7]~157                                                                                                                                                                                                                                        ; LCCOMB_X25_Y20_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[1][7]~84                                                                                                                                                                                                                                         ; LCCOMB_X25_Y20_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[2][7]~88                                                                                                                                                                                                                                         ; LCCOMB_X25_Y20_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[3][2]~89                                                                                                                                                                                                                                         ; LCCOMB_X26_Y17_N0  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[3][7]~92                                                                                                                                                                                                                                         ; LCCOMB_X25_Y20_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[4][15]~94                                                                                                                                                                                                                                        ; LCCOMB_X23_Y16_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[5][15]~79                                                                                                                                                                                                                                        ; LCCOMB_X23_Y16_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[6][15]~97                                                                                                                                                                                                                                        ; LCCOMB_X23_Y16_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][12]~143                                                                                                                                                                                                                                       ; LCCOMB_X24_Y19_N18 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|estado_actual.FETCH                                                                                                                                                                                                                   ; LCFF_X19_Y19_N11   ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|estado_actual.SYSTEM                                                                                                                                                                                                                  ; LCFF_X19_Y19_N17   ; 113     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|ldpc~2                                                                                                                                                                                                                                ; LCCOMB_X20_Y19_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[0]~2                                                                                                                                                                                                                         ; LCCOMB_X23_Y15_N0  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[1]~4                                                                                                                                                                                                                         ; LCCOMB_X25_Y16_N20 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[2]~7                                                                                                                                                                                                                         ; LCCOMB_X23_Y16_N30 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[3]~9                                                                                                                                                                                                                         ; LCCOMB_X23_Y16_N26 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[3]~20                                                                                                                                                                                                                                              ; LCCOMB_X32_Y17_N10 ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                 ; LCFF_X13_Y25_N23   ; 20      ; Async. clear                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; LCCOMB_X10_Y25_N6  ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; LCCOMB_X10_Y25_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; LCCOMB_X14_Y25_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; LCCOMB_X11_Y25_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; LCCOMB_X11_Y25_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                         ; LCCOMB_X13_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; LCFF_X13_Y26_N13   ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; LCFF_X13_Y26_N7    ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                                                                                                                                    ; LCCOMB_X10_Y24_N24 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                                                                                                                    ; LCCOMB_X10_Y24_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; LCCOMB_X11_Y24_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; LCCOMB_X11_Y24_N8  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; LCCOMB_X11_Y24_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; LCFF_X12_Y25_N15   ; 12      ; Async. clear                          ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; LCFF_X13_Y25_N3    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; LCFF_X12_Y25_N27   ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; LCFF_X13_Y25_N17   ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; LCCOMB_X12_Y25_N18 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; LCFF_X12_Y24_N1    ; 24      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; LCCOMB_X20_Y26_N26 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; LCCOMB_X20_Y26_N12 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; LCFF_X18_Y24_N19   ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; LCCOMB_X18_Y24_N30 ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                 ; LCFF_X15_Y26_N3    ; 1306    ; Async. clear                          ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; LCCOMB_X18_Y24_N12 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; LCCOMB_X18_Y24_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                 ; LCCOMB_X30_Y26_N28 ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; LCCOMB_X15_Y26_N12 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tdi:auto_generated|counter_reg_bit1a[8]~0 ; LCCOMB_X23_Y24_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit1a[4]~0                ; LCCOMB_X30_Y26_N20 ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; LCCOMB_X16_Y26_N6  ; 1       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; LCCOMB_X23_Y24_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~18                                                                                                                                                       ; LCCOMB_X15_Y26_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; LCCOMB_X15_Y26_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; LCCOMB_X15_Y26_N4  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; LCCOMB_X15_Y26_N8  ; 914     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:VGACONT|clk_25mhz                                                                                                                                                                                                                                                                      ; LCFF_X49_Y14_N1    ; 34      ; Clock                                 ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|mem0~23                                                                                                                                                                                                                                              ; LCCOMB_X29_Y16_N26 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|mem1~33                                                                                                                                                                                                                                              ; LCCOMB_X29_Y16_N8  ; 6       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[2]~0                                                                                                                                                                                                                                           ; LCCOMB_X25_Y3_N0   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                              ; PIN_L1           ; 7636    ; Global Clock         ; GCLK2            ; --                        ;
; SW[9]                                                                                                                 ; PIN_L2           ; 222     ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y14_N0   ; 1439    ; Global Clock         ; GCLK0            ; --                        ;
; counter_div_clk[2]                                                                                                    ; LCFF_X46_Y17_N17 ; 664     ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                 ; LCFF_X13_Y25_N23 ; 20      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                      ; LCFF_X12_Y25_N15 ; 12      ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; LCFF_X15_Y26_N3  ; 1306    ; Global Clock         ; GCLK8            ; --                        ;
; vga_controller:VGACONT|clk_25mhz                                                                                      ; LCFF_X49_Y14_N1  ; 34      ; Global Clock         ; GCLK7            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; 914     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a2                                                                                                                                                                                    ; 677     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a0                                                                                                                                                                                    ; 630     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a1                                                                                                                                                                                    ; 621     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a4                                                                                                                                                                                    ; 604     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[5]                                                                                                                                                                                                                                                 ; 562     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[0]                                                                                                                                                                                                                                                 ; 554     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[2]                                                                                                                                                                                                                                                 ; 554     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[4]                                                                                                                                                                                                                                                 ; 551     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[7]                                                                                                                                                                                                                                                 ; 545     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[1]                                                                                                                                                                                                                                                 ; 541     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[6]                                                                                                                                                                                                                                                 ; 538     ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[3]                                                                                                                                                                                                                                                 ; 537     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a7                                                                                                                                                                                    ; 499     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a3                                                                                                                                                                                    ; 494     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a6                                                                                                                                                                                    ; 488     ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[0]                                                                                                                                                                                                                                             ; 457     ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[0]                                                                                                                                                                                                                                             ; 379     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                         ; 298     ;
; controladores_IO:IOController|clear_char_s~2                                                                                                                                                                                                                                                          ; 256     ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|wr_out~0                                                                                                                                                                                                                             ; 256     ;
; controladores_IO:IOController|B_IO[8][7]~0                                                                                                                                                                                                                                                            ; 256     ;
; controladores_IO:IOController|B_IO[20][6]~1                                                                                                                                                                                                                                                           ; 256     ;
; controladores_IO:IOController|B_IO[8][5]~2                                                                                                                                                                                                                                                            ; 256     ;
; controladores_IO:IOController|B_IO[20][4]~3                                                                                                                                                                                                                                                           ; 256     ;
; controladores_IO:IOController|B_IO[7][3]~4                                                                                                                                                                                                                                                            ; 256     ;
; controladores_IO:IOController|B_IO[8][2]~5                                                                                                                                                                                                                                                            ; 256     ;
; controladores_IO:IOController|B_IO[7][1]~6                                                                                                                                                                                                                                                            ; 256     ;
; controladores_IO:IOController|B_IO[20][0]~7                                                                                                                                                                                                                                                           ; 256     ;
; controladores_IO:IOController|to_write[13]~15                                                                                                                                                                                                                                                         ; 255     ;
; controladores_IO:IOController|to_write[12]~14                                                                                                                                                                                                                                                         ; 255     ;
; controladores_IO:IOController|to_write[11]~13                                                                                                                                                                                                                                                         ; 255     ;
; controladores_IO:IOController|to_write[10]~12                                                                                                                                                                                                                                                         ; 255     ;
; controladores_IO:IOController|to_write[9]~11                                                                                                                                                                                                                                                          ; 255     ;
; controladores_IO:IOController|to_write[8]~10                                                                                                                                                                                                                                                          ; 255     ;
; controladores_IO:IOController|to_write[15]~17                                                                                                                                                                                                                                                         ; 254     ;
; controladores_IO:IOController|to_write[14]~16                                                                                                                                                                                                                                                         ; 254     ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[1]                                                                                                                                                                                                                                             ; 251     ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ram_block1a5                                                                                                                                                                                    ; 165     ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|estado_actual.DEMBOW                                                                                                                                                                                                                  ; 135     ;
; proc:proc0|datapath:datapath0|Rb_N[0]~11                                                                                                                                                                                                                                                              ; 128     ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|addr_b[1]~2                                                                                                                                                                                                                          ; 120     ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|addr_b[0]~1                                                                                                                                                                                                                          ; 120     ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|estado_actual.SYSTEM                                                                                                                                                                                                                  ; 113     ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|op[5]~0                                                                                                                                                                                                                              ; 107     ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux1~0                                                                                                                                                                                                                               ; 99      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux2~0                                                                                                                                                                                                                               ; 99      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[2]                                                                                                                                                                                                                                             ; 96      ;
; proc:proc0|datapath:datapath0|Rb_N[1]~6                                                                                                                                                                                                                                                               ; 96      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|op[4]~4                                                                                                                                                                                                                              ; 95      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|op[3]~7                                                                                                                                                                                                                              ; 87      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[1]                                                                                                                                                                                                                                             ; 81      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[3]                                                                                                                                                                                                                                             ; 74      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|addr_b[2]~4                                                                                                                                                                                                                          ; 74      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[4]                                                                                                                                                                                                              ; 72      ;
; proc:proc0|datapath:datapath0|Rb_N[4]~36                                                                                                                                                                                                                                                              ; 72      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[1]                                                                                                                                                                                                              ; 71      ;
; proc:proc0|datapath:datapath0|Rb_N[15]~14                                                                                                                                                                                                                                                             ; 70      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; 69      ;
; proc:proc0|datapath:datapath0|Mux32~11                                                                                                                                                                                                                                                                ; 67      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[2]                                                                                                                                                                                                              ; 66      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[3]                                                                                                                                                                                                              ; 64      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[5]                                                                                                                                                                                                              ; 64      ;
; SW[9]                                                                                                                                                                                                                                                                                                 ; 62      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|dataa_sign_dffe1                                                                                                                                                                        ; 58      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub1|add_sub_38g:auto_generated|result[8]~16                                                                                                                            ; 58      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|datab_sign_dffe1                                                                                                                                                                        ; 57      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[6]                                                                                                                                                                                                              ; 56      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal9~1                                                                                                                                                                                                                                                       ; 55      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[13]                                                                                                                                                                                                                                                ; 55      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[14]                                                                                                                                                                                                                                                ; 51      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~152                                                                                                                                                                                                                                     ; 50      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~300                                                                                                                                                                                                                                     ; 49      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~162                                                                                                                                                                                                                                     ; 49      ;
; proc:proc0|datapath:datapath0|Mux47~10                                                                                                                                                                                                                                                                ; 48      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal9~0                                                                                                                                                                                                                                                       ; 48      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[15]                                                                                                                                                                                                                                                ; 48      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[12]                                                                                                                                                                                                                                                ; 48      ;
; proc:proc0|datapath:datapath0|tknbr~1                                                                                                                                                                                                                                                                 ; 47      ;
; proc:proc0|datapath:datapath0|Rb_N[2]~40                                                                                                                                                                                                                                                              ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; 42      ;
; proc:proc0|exception_controller:excep_controller|exception_value_s[1]~3                                                                                                                                                                                                                               ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; 38      ;
; proc:proc0|exception_controller:excep_controller|exception_value_s[3]~7                                                                                                                                                                                                                               ; 38      ;
; proc:proc0|datapath:datapath0|Mux34~10                                                                                                                                                                                                                                                                ; 38      ;
; proc:proc0|datapath:datapath0|Rb_N[5]~38                                                                                                                                                                                                                                                              ; 37      ;
; proc:proc0|datapath:datapath0|Rb_N[8]~30                                                                                                                                                                                                                                                              ; 37      ;
; proc:proc0|datapath:datapath0|Rb_N[3]~16                                                                                                                                                                                                                                                              ; 37      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux0~2                                                                                                                                                                                                                               ; 37      ;
; proc:proc0|datapath:datapath0|Rb_N[7]~34                                                                                                                                                                                                                                                              ; 36      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                           ; 35      ;
; proc:proc0|datapath:datapath0|Mux33~10                                                                                                                                                                                                                                                                ; 35      ;
; proc:proc0|datapath:datapath0|Mux46~11                                                                                                                                                                                                                                                                ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[8]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[7]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[6]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[5]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[4]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[3]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[2]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[1]                                       ; 34      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v1j:auto_generated|safe_q[0]                                       ; 34      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal4~1                                                                                                                                                                                                                                                       ; 34      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~235                                                                                                                                                                                                                                     ; 34      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~181                                                                                                                                                                                                                                     ; 34      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~167                                                                                                                                                                                                                                     ; 34      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~157                                                                                                                                                                                                                                     ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                      ; 32      ;
; ~GND                                                                                                                                                                                                                                                                                                  ; 32      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[7]                                                                                                                                                                                                              ; 32      ;
; proc:proc0|datapath:datapath0|Equal18~3                                                                                                                                                                                                                                                               ; 32      ;
; proc:proc0|datapath:datapath0|alu_simd:aluSIMD|w0[14]~0                                                                                                                                                                                                                                               ; 32      ;
; proc:proc0|datapath:datapath0|Mux42~10                                                                                                                                                                                                                                                                ; 32      ;
; proc:proc0|datapath:datapath0|Mux40~10                                                                                                                                                                                                                                                                ; 32      ;
; proc:proc0|datapath:datapath0|Mux38~28                                                                                                                                                                                                                                                                ; 32      ;
; proc:proc0|datapath:datapath0|Rb_N[6]~32                                                                                                                                                                                                                                                              ; 32      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[2]                                                                                                                                                             ; 31      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[2]                                                                                                                                                             ; 31      ;
; proc:proc0|datapath:datapath0|Mux45~10                                                                                                                                                                                                                                                                ; 31      ;
; proc:proc0|datapath:datapath0|Rb_N[10]~28                                                                                                                                                                                                                                                             ; 31      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[25]~2                                                                                                                                    ; 30      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[25]~2                                                                                                                                    ; 30      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|rx_shift_key_on                                                                                                                                                                                                   ; 30      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|estado_actual.FETCH                                                                                                                                                                                                                   ; 30      ;
; proc:proc0|datapath:datapath0|Mux44~10                                                                                                                                                                                                                                                                ; 30      ;
; proc:proc0|datapath:datapath0|Mux41~10                                                                                                                                                                                                                                                                ; 30      ;
; proc:proc0|datapath:datapath0|Mux43~10                                                                                                                                                                                                                                                                ; 29      ;
; proc:proc0|datapath:datapath0|Mux39~10                                                                                                                                                                                                                                                                ; 29      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal9~3                                                                                                                                                                                                                                                       ; 28      ;
; proc:proc0|datapath:datapath0|Mux37~10                                                                                                                                                                                                                                                                ; 28      ;
; proc:proc0|datapath:datapath0|Mux36~10                                                                                                                                                                                                                                                                ; 28      ;
; proc:proc0|datapath:datapath0|Mux35~10                                                                                                                                                                                                                                                                ; 28      ;
; proc:proc0|datapath:datapath0|Rb_N[9]~26                                                                                                                                                                                                                                                              ; 28      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_man_add_sub_lower_w_lg_w_lg_w_lg_cout354w355w356w[13]~0                                                                                                                            ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[3]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[1]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[0]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_man_add_sub_lower_w_lg_w_lg_w_lg_cout354w355w356w[13]~0                                                                                                                            ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[3]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[1]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[0]                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|Rb_N[13]~20                                                                                                                                                                                                                                                             ; 27      ;
; proc:proc0|datapath:datapath0|Mux38~16                                                                                                                                                                                                                                                                ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|op_2~58                                                                                                                                ; 27      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|rshift_distance_dffe13_wo[2]                                                                                                                                                            ; 26      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[16]~0                                                                                                                                    ; 26      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[20]~0                                                                                                                                    ; 26      ;
; proc:proc0|datapath:datapath0|Mux38~21                                                                                                                                                                                                                                                                ; 26      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[11]                                                                                                                                                                                                                                                ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; 25      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|rshift_distance_dffe13_wo[3]                                                                                                                                                            ; 25      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|rshift_distance_dffe13_wo[4]                                                                                                                                                            ; 25      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|getiid                                                                                                                                                                                                                               ; 25      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                   ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; 24      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|diff_signs                                                                                                                                                                               ; 24      ;
; proc:proc0|datapath:datapath0|Mux38~29                                                                                                                                                                                                                                                                ; 24      ;
; proc:proc0|datapath:datapath0|Mux38~22                                                                                                                                                                                                                                                                ; 24      ;
; proc:proc0|datapath:datapath0|Mux38~20                                                                                                                                                                                                                                                                ; 24      ;
; proc:proc0|datapath:datapath0|Mux38~19                                                                                                                                                                                                                                                                ; 24      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[10]                                                                                                                                                                                                                                                ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; 23      ;
; proc:proc0|datapath:datapath0|Rb_N[11]~24                                                                                                                                                                                                                                                             ; 23      ;
; controladores_IO:IOController|clear_char_s                                                                                                                                                                                                                                                            ; 23      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|man_leading_zeros_dffe31[4]                                                                                                                                                             ; 22      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|man_leading_zeros_dffe31[4]                                                                                                                                                             ; 22      ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~49                                                                                                                                                                                                                                                        ; 22      ;
; proc:proc0|datapath:datapath0|Rb_N[12]~22                                                                                                                                                                                                                                                             ; 22      ;
; proc:proc0|datapath:datapath0|Rb_N[14]~18                                                                                                                                                                                                                                                             ; 22      ;
; controladores_IO:IOController|Decoder0~13                                                                                                                                                                                                                                                             ; 21      ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[12]                                                                                                                                                                                                                                                ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                            ; 20      ;
; proc:proc0|datapath:datapath0|Rb_N[2]~40_wirecell                                                                                                                                                                                                                                                     ; 20      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[8]                                                                                                                                                                                                              ; 20      ;
; proc:proc0|datapath:datapath0|Equal10~0                                                                                                                                                                                                                                                               ; 20      ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[15]                                                                                                                                                                                                                                                ; 20      ;
; proc:proc0|datapath:datapath0|alu:alu0|Add2~0                                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[2][2]~41                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][5]~35                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][4]~37                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][7]~31                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][6]~33                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][8]~29                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][12]~21                                                                                                                                                                                                                                        ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][13]~19                                                                                                                                                                                                                                        ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][14]~17                                                                                                                                                                                                                                        ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[2][3]~39                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][15]~15                                                                                                                                                                                                                                        ; 20      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[2][1]~43                                                                                                                                                                                                                                         ; 20      ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[13]                                                                                                                                                                                                                                                ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                  ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~1                                                                                                                                                                                     ; 19      ;
; proc:proc0|datapath:datapath0|Rb_N[3]~16_wirecell                                                                                                                                                                                                                                                     ; 19      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|rshift_distance_dffe13_wo[0]                                                                                                                                                            ; 19      ;
; proc:proc0|datapath:datapath0|Mux15~1                                                                                                                                                                                                                                                                 ; 19      ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[14]                                                                                                                                                                                                                                                ; 19      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[9]                                                                                                                                                                                                                                                 ; 19      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][10]~25                                                                                                                                                                                                                                        ; 19      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][9]~27                                                                                                                                                                                                                                         ; 19      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][11]~23                                                                                                                                                                                                                                        ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~1                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                     ; 18      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|rshift_distance_dffe13_wo[1]                                                                                                                                                            ; 18      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[3]~9                                                                                                                                                                                                                         ; 18      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[2]~7                                                                                                                                                                                                                         ; 18      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[1]~4                                                                                                                                                                                                                         ; 18      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_simd[0]~2                                                                                                                                                                                                                         ; 18      ;
; proc:proc0|datapath:datapath0|alu:alu0|Add2~3                                                                                                                                                                                                                                                         ; 18      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[1]~33                                                                                                                                                        ; 18      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[14]~25                                                                                                                                                       ; 18      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Equal52~0                                                                                                                                                                                                                            ; 18      ;
; controladores_IO:IOController|Decoder0~19                                                                                                                                                                                                                                                             ; 17      ;
; controladores_IO:IOController|Decoder0~1                                                                                                                                                                                                                                                              ; 17      ;
; controladores_IO:IOController|Equal0~2                                                                                                                                                                                                                                                                ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|denormal_res_dffe4                                                                                                                                                                      ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|force_infinity_w                                                                                                                                                                        ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|denormal_res_dffe4                                                                                                                                                                      ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|force_infinity_w                                                                                                                                                                        ; 17      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux14~0                                                                                                                                                                                                                              ; 17      ;
; proc:proc0|datapath:datapath0|salida_alu[15]~43                                                                                                                                                                                                                                                       ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[204]                                                                                                                                                           ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[2]~35                                                                                                                                                        ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[153]                                                                                                                                                           ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[136]~12                                                                                                                                                ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a1                                                                   ; 17      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a0                                                                   ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30                                                                                                                                       ; 17      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_14_result_int[15]~30                                                                                                                                   ; 17      ;
; controladores_IO:IOController|process_0~2                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[20][14]~318                                                                                                                                                                                                                                                        ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[0][7]~157                                                                                                                                                                                                                                        ; 16      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|ldpc~2                                                                                                                                                                                                                                ; 16      ;
; controladores_IO:IOController|contador_milisegundos[1]~25                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[255][15]~270                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[63][15]~269                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[191][15]~268                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[127][15]~267                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[219][15]~266                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[27][15]~265                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[91][15]~264                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[155][15]~263                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[223][15]~262                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[31][15]~261                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[95][15]~260                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[159][15]~259                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[251][15]~258                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[59][15]~257                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[187][15]~256                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[123][15]~255                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[245][15]~254                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[209][15]~253                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[241][15]~252                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[213][15]~251                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[53][15]~250                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[17][15]~249                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[21][15]~248                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[49][15]~247                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[181][15]~246                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[145][15]~245                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[149][15]~244                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[177][15]~243                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[117][15]~242                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[81][15]~241                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[113][15]~240                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[85][15]~239                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[247][15]~238                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[211][15]~237                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[243][15]~236                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[215][15]~235                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[55][15]~234                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[19][15]~233                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[23][15]~232                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[51][15]~231                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[183][15]~230                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[147][15]~229                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[151][15]~228                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[179][15]~227                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[119][15]~226                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[83][15]~225                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[115][15]~224                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[87][15]~223                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[253][15]~222                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[217][15]~221                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[249][15]~220                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[221][15]~219                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[61][15]~218                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[25][15]~217                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[29][15]~216                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[57][15]~215                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[125][15]~214                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[89][15]~213                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[121][15]~212                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[93][15]~211                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[189][15]~210                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[153][15]~209                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[157][15]~208                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[185][15]~207                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[238][15]~206                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[166][15]~205                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[230][15]~204                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[174][15]~203                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[108][15]~202                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[36][15]~201                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[100][15]~200                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[44][15]~199                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[236][15]~198                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[164][15]~197                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[228][15]~196                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[172][15]~195                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[110][15]~194                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[38][15]~193                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[102][15]~192                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[46][15]~191                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[202][15]~190                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[192][15]~189                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[200][15]~188                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[194][15]~187                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[0][15]~186                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[2][15]~183                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[74][15]~182                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[64][15]~181                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[72][15]~180                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[66][15]~179                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[138][15]~178                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[128][15]~177                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[136][15]~176                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[130][15]~175                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[206][15]~174                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[196][15]~173                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[204][15]~172                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[198][15]~171                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[14][15]~170                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[4][15]~169                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[12][15]~168                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[78][15]~167                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[68][15]~166                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[76][15]~165                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[70][15]~164                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[142][15]~163                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[132][15]~162                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[140][15]~161                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[134][15]~160                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[234][15]~159                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[224][15]~158                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[226][15]~157                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[232][15]~156                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[42][15]~155                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[32][15]~154                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[40][15]~153                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[34][15]~152                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[106][15]~151                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[96][15]~150                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[98][15]~149                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[104][15]~148                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[170][15]~147                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[160][15]~146                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[168][15]~145                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[162][15]~144                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[254][15]~143                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[186][15]~142                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[250][15]~141                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[190][15]~140                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[94][15]~139                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[26][15]~138                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[90][15]~137                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[30][15]~136                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[222][15]~135                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[154][15]~134                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[218][15]~133                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[158][15]~132                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[126][15]~131                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[58][15]~130                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[122][15]~129                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[62][15]~128                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~31                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[244][15]~127                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[208][15]~126                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[240][15]~125                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[212][15]~124                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[52][15]~123                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[16][15]~122                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[48][15]~121                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[116][15]~118                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[80][15]~117                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[112][15]~116                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[84][15]~115                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[180][15]~114                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[144][15]~113                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[176][15]~112                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|Decoder0~30                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[148][15]~111                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|Decoder0~29                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[246][15]~110                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[86][15]~109                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[214][15]~108                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[118][15]~107                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[178][15]~106                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[18][15]~105                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[146][15]~104                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[50][15]~103                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[242][15]~102                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[82][15]~101                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[210][15]~100                                                                                                                                                                                                                                                       ; 16      ;
; controladores_IO:IOController|B_IO[114][15]~99                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~28                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[182][15]~98                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[22][15]~97                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[150][15]~96                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[54][15]~95                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[252][15]~94                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[216][15]~93                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[248][15]~92                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~27                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[220][15]~91                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~26                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[60][15]~90                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[24][15]~89                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[28][15]~88                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~25                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[56][15]~87                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~24                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[124][15]~86                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[88][15]~85                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[120][15]~84                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~23                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[92][15]~83                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~22                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[188][15]~82                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[152][15]~81                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[156][15]~80                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~21                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|Decoder0~20                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[184][15]~79                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~18                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[239][15]~78                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[47][15]~77                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[111][15]~76                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[175][15]~75                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[229][15]~74                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[37][15]~73                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[165][15]~72                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[101][15]~71                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[237][15]~70                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[45][15]~69                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[173][15]~68                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[109][15]~67                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[231][15]~66                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[39][15]~65                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[103][15]~64                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[167][15]~63                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[203][15]~62                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[193][15]~61                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[201][15]~60                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[195][15]~59                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[11][15]~58                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[1][15]~57                                                                                                                                                                                                                                                          ; 16      ;
; controladores_IO:IOController|B_IO[9][15]~56                                                                                                                                                                                                                                                          ; 16      ;
; controladores_IO:IOController|B_IO[3][15]~55                                                                                                                                                                                                                                                          ; 16      ;
; controladores_IO:IOController|B_IO[75][15]~54                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[65][15]~53                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[73][15]~52                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[67][15]~51                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[139][15]~50                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[129][15]~49                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[137][15]~48                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[131][15]~47                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[207][15]~46                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[197][15]~45                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[199][15]~44                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[205][15]~43                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~17                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[15][15]~41                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[13][15]~40                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[143][15]~38                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[133][15]~37                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[141][15]~36                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[135][15]~35                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~16                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[79][15]~34                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~15                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[69][15]~33                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[77][15]~32                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~14                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[71][15]~31                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~12                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[235][15]~30                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[225][15]~29                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[227][15]~28                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[233][15]~27                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~11                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[43][15]~26                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[33][15]~25                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[41][15]~24                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[35][15]~23                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|Decoder0~10                                                                                                                                                                                                                                                             ; 16      ;
; controladores_IO:IOController|B_IO[107][15]~22                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|B_IO[97][15]~21                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[99][15]~20                                                                                                                                                                                                                                                         ; 16      ;
; controladores_IO:IOController|B_IO[105][15]~19                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~9                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[171][15]~18                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~8                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[161][15]~17                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~7                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[169][15]~16                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~6                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[163][15]~15                                                                                                                                                                                                                                                        ; 16      ;
; controladores_IO:IOController|Decoder0~5                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|Decoder0~4                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[10][3]~14                                                                                                                                                                                                                                                          ; 16      ;
; controladores_IO:IOController|Decoder0~3                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[6][0]~13                                                                                                                                                                                                                                                           ; 16      ;
; controladores_IO:IOController|Decoder0~2                                                                                                                                                                                                                                                              ; 16      ;
; controladores_IO:IOController|B_IO[5][0]~12                                                                                                                                                                                                                                                           ; 16      ;
; controladores_IO:IOController|Decoder0~0                                                                                                                                                                                                                                                              ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[6][15]~97                                                                                                                                                                                                                                        ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[4][15]~94                                                                                                                                                                                                                                        ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[3][7]~92                                                                                                                                                                                                                                         ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[3][2]~89                                                                                                                                                                                                                                         ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[2][7]~88                                                                                                                                                                                                                                         ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~321                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~319                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~317                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~315                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~313                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~311                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~309                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeINT|BR~307                                                                                                                                                                                                                                     ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[5][15]~79                                                                                                                                                                                                                                        ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~316                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~314                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~312                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~310                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~308                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~306                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~304                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|regfile:regGeneralPurposeFP|BR~302                                                                                                                                                                                                                                      ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[11]~18                                                                                                                                                                                                                                                           ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[10]~17                                                                                                                                                                                                                                                           ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[9]~16                                                                                                                                                                                                                                                            ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[8]~15                                                                                                                                                                                                                                                            ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[7]~14                                                                                                                                                                                                                                                            ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[6]~11                                                                                                                                                                                                                                                            ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[5]~10                                                                                                                                                                                                                                                            ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[4]~9                                                                                                                                                                                                                                                             ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[3]~8                                                                                                                                                                                                                                                             ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[2]~5                                                                                                                                                                                                                                                             ; 16      ;
; proc:proc0|datapath:datapath0|addr_m[1]~2                                                                                                                                                                                                                                                             ; 16      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[221]                                                                                                                                                           ; 16      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[3]~34                                                                                                                                                        ; 16      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28                                                                                                                                       ; 16      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[1][7]~84                                                                                                                                                                                                                                         ; 15      ;
; proc:proc0|condicion_pc_fancy                                                                                                                                                                                                                                                                         ; 15      ;
; proc:proc0|datapath:datapath0|tknbr[0]~3                                                                                                                                                                                                                                                              ; 15      ;
; proc:proc0|addr_m_postlb[12]~14                                                                                                                                                                                                                                                                       ; 15      ;
; proc:proc0|datapath:datapath0|alu:alu0|Add2~2                                                                                                                                                                                                                                                         ; 15      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[221]~23                                                                                                                                                ; 15      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|right_shift_key                                                                                                                                                                                                   ; 15      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|left_shift_key                                                                                                                                                                                                    ; 15      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26                                                                                                                                       ; 15      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_13_result_int[14]~28                                                                                                                                   ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                          ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; 14      ;
; vga_controller:VGACONT|ram_addr2[3]~3                                                                                                                                                                                                                                                                 ; 14      ;
; vga_controller:VGACONT|ram_addr2[2]~2                                                                                                                                                                                                                                                                 ; 14      ;
; vga_controller:VGACONT|ram_addr2[1]~1                                                                                                                                                                                                                                                                 ; 14      ;
; vga_controller:VGACONT|ram_addr2[0]~0                                                                                                                                                                                                                                                                 ; 14      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][12]~143                                                                                                                                                                                                                                       ; 14      ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[3]~20                                                                                                                                                                                                                                              ; 14      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[187]                                                                                                                                                           ; 14      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[204]~22                                                                                                                                                ; 14      ;
; proc:proc0|datapath:datapath0|Rb_N~4                                                                                                                                                                                                                                                                  ; 14      ;
; proc:proc0|datapath:datapath0|Rb_N[2]~3                                                                                                                                                                                                                                                               ; 14      ;
; vga_controller:VGACONT|ram_addr2[11]~18                                                                                                                                                                                                                                                               ; 14      ;
; vga_controller:VGACONT|ram_addr2[10]~16                                                                                                                                                                                                                                                               ; 14      ;
; vga_controller:VGACONT|ram_addr2[9]~14                                                                                                                                                                                                                                                                ; 14      ;
; vga_controller:VGACONT|ram_addr2[8]~12                                                                                                                                                                                                                                                                ; 14      ;
; vga_controller:VGACONT|ram_addr2[7]~10                                                                                                                                                                                                                                                                ; 14      ;
; vga_controller:VGACONT|ram_addr2[6]~8                                                                                                                                                                                                                                                                 ; 14      ;
; vga_controller:VGACONT|ram_addr2[5]~6                                                                                                                                                                                                                                                                 ; 14      ;
; vga_controller:VGACONT|ram_addr2[4]~4                                                                                                                                                                                                                                                                 ; 14      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_11_result_int[12]~24                                                                                                                                       ; 14      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_12_result_int[13]~26                                                                                                                                   ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                             ; 13      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|WideOr0                                                                                                                                                                                                           ; 13      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|ps2_clk_s                                                                                                                                                                                                         ; 13      ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[7]~15                                                                                                                                                                                                                                   ; 13      ;
; proc:proc0|datapath:datapath0|addr_m[0]~19                                                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][9]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][8]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][7]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][6]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][5]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][4]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][3]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][2]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][1]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][15]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][14]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][13]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][12]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][11]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][10]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[1][0]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][9]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][8]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][7]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][6]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][5]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][4]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][3]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][2]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][1]                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][15]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][14]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][13]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][12]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][11]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][10]                                                                                                                                                                                                                            ; 13      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[0][0]                                                                                                                                                                                                                             ; 13      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[9]                                                                                                                                                                                                                                             ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[170]                                                                                                                                                           ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[4]~31                                                                                                                                                        ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[5]~29                                                                                                                                                        ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[6]~28                                                                                                                                                        ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[187]                                                                                                                                                   ; 13      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|operation~5                                                                                                                                                                                                                          ; 13      ;
; proc:proc0|unidad_control:unidadcontrol0|ir_signal[8]                                                                                                                                                                                                                                                 ; 13      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22                                                                                                                                       ; 13      ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][0]                                                                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                          ; 12      ;
; controladores_IO:IOController|to_write[15]~18                                                                                                                                                                                                                                                         ; 12      ;
; proc:proc0|datapath:datapath0|Mux0~177                                                                                                                                                                                                                                                                ; 12      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|timer_60usec_count[0]~14                                                                                                                                                                                          ; 12      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_sub_w2~0                                                                                                                                                                            ; 12      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|process_10~0                                                                                                                                                                                                      ; 12      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|frac_a_smaller_dffe1                                                                                                                                       ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal9~5                                                                                                                                                                                                                                                       ; 12      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[7]                                                                                                                                                                                                                                             ; 12      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[8]                                                                                                                                                                                                                                             ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~63                                                                                                                                                                                                                                                        ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~42                                                                                                                                                                                                                                                        ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[9]~32                                                                                                                                                        ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20                                                                                                                                        ; 12      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_10_result_int[11]~22                                                                                                                                   ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~2                                                                                                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                       ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[8]~40                                                                                                                                                        ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~264                                                                                                                                                                                                                                                       ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[7]~38                                                                                                                                                        ; 11      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|q[4]~1                                                                                                                                                                                                            ; 11      ;
; controladores_IO:IOController|Equal1~4                                                                                                                                                                                                                                                                ; 11      ;
; controladores_IO:IOController|Equal2~3                                                                                                                                                                                                                                                                ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][9]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][8]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][7]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][6]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][5]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][4]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][3]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][2]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][1]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][15]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][14]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][13]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][12]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][11]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][10]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[3][0]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][9]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][8]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][7]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][6]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][5]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][4]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][3]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][2]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][1]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][15]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][14]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][13]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][12]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][11]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][10]                                                                                                                                                                                                                            ; 11      ;
; proc:proc0|datapath:datapath0|simd_regfile:regGeneralPurposeSIMD|BR[2][0]                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|word_byte~0                                                                                                                                                                                                                           ; 11      ;
; proc:proc0|datapath:datapath0|salida_alu[12]~46                                                                                                                                                                                                                                                       ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|invalid_division~0                                                                                                                                                                                                                                             ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~60                                                                                                                                                                                                                                                        ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[102]                                                                                                                                                           ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[170]~21                                                                                                                                                ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[85]~13                                                                                                                                                 ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal4~0                                                                                                                                                                                                                                                       ; 11      ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|m1_state.m1_tx_wait_clk_h                                                                                                                                                                                         ; 11      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_8ng:auto_generated|result_int[13]~26                                                                                                 ; 11      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_lower|add_sub_8ng:auto_generated|result_int[13]~26                                                                                                 ; 11      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|man_round_p2[24]                                                                                                                                                                          ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18                                                                                                                                         ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_9_result_int[10]~20                                                                                                                                    ; 11      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_8_result_int[9]~18                                                                                                                                     ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; 10      ;
; MemoryController:MemController|SRAMController:SRAM|SRAM_LB_N~2                                                                                                                                                                                                                                        ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated|lcell_ffa[8]                                                                                                                            ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:add_sub5|add_sub_2lj:auto_generated|lcell_ffa[8]                                                                                                                            ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated|op_1~22                                                                                                          ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|lpm_add_sub:man_res_rounding_add_sub_upper1|add_sub_hvg:auto_generated|op_1~22                                                                                                          ; 10      ;
; controladores_IO:IOController|interrupt_controller:control_int|iid[7]~1                                                                                                                                                                                                                               ; 10      ;
; controladores_IO:IOController|timer:timer_int|Equal0~6                                                                                                                                                                                                                                                ; 10      ;
; controladores_IO:IOController|timer:timer_int|Equal0~5                                                                                                                                                                                                                                                ; 10      ;
; controladores_IO:IOController|timer:timer_int|Equal0~4                                                                                                                                                                                                                                                ; 10      ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[2]~0                                                                                                                                                                                                                                           ; 10      ;
; proc:proc0|datapath:datapath0|Mux0~172                                                                                                                                                                                                                                                                ; 10      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|in_d~5                                                                                                                                                                                                                               ; 10      ;
; proc:proc0|datapath:datapath0|salida_alu[13]~49                                                                                                                                                                                                                                                       ; 10      ;
; proc:proc0|datapath:datapath0|salida_alu[14]~39                                                                                                                                                                                                                                                       ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|Add2~4                                                                                                                                                                                                                                                         ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[136]                                                                                                                                                           ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[119]                                                                                                                                                           ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[51]                                                                                                                                                            ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[153]~20                                                                                                                                                ; 10      ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux4~3                                                                                                                                                                                                                               ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a4                                                                   ; 10      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_add_sub:exp_adj_adder|add_sub_01h:auto_generated|op_1~18                                                                                                                              ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16                                                                                                                                         ; 10      ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_7_result_int[8]~16                                                                                                                                     ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_tdi:auto_generated|counter_reg_bit1a[8]~0 ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~1                                                                                                                                   ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                       ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1_wi[18]~2                                                                                                                                                                ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1_wi[16]~2                                                                                                                                                                ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[14]~1                                                                                                                                                      ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[16]~0                                                                                                                                                      ; 9       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|timer_5usec_count[4]~8                                                                                                                                                                                            ; 9       ;
; controladores_IO:IOController|keyboard_controller:teclado|data_ready~0                                                                                                                                                                                                                                ; 9       ;
; proc:proc0|wr_tlb_pd~1                                                                                                                                                                                                                                                                                ; 9       ;
; proc:proc0|wr_tlb_pi~0                                                                                                                                                                                                                                                                                ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|wire_man_result_muxa_dataout[22]~0                                                                                                                         ; 9       ;
; proc:proc0|datapath:datapath0|Mux0~173                                                                                                                                                                                                                                                                ; 9       ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|in_d[0]~3                                                                                                                                                                                                                            ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|Equal1~1                                                                                                                                                                                                                                                   ; 9       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[6]~78                                                                                                                                                                                                                                                        ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|Equal1~0                                                                                                                                                                                                                                                   ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a9                                                                   ; 9       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ram_block5a10                                                                  ; 9       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14                                                                                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                     ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                       ; 8       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|rx_ascii[6]~2                                                                                                                                                                                                     ; 8       ;
; controladores_IO:IOController|interruptores:interruptores_int|switches_mem[0]~0                                                                                                                                                                                                                       ; 8       ;
; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[7]~20                                                                                                                                                                                                                                      ; 8       ;
; MemoryController:MemController|SRAMController:SRAM|SRAM_DQ[15]~19                                                                                                                                                                                                                                     ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|both_exp_zeros_dffe                                                                                                                                        ; 8       ;
; controladores_IO:IOController|B_IO~277                                                                                                                                                                                                                                                                ; 8       ;
; controladores_IO:IOController|B_IO~275                                                                                                                                                                                                                                                                ; 8       ;
; controladores_IO:IOController|B_IO[8][2]~184                                                                                                                                                                                                                                                          ; 8       ;
; proc:proc0|flush_tlb_inst                                                                                                                                                                                                                                                                             ; 8       ;
; proc:proc0|TLB_instr:TLB_inst|fisico~8                                                                                                                                                                                                                                                                ; 8       ;
; proc:proc0|flush_tlb_datos                                                                                                                                                                                                                                                                            ; 8       ;
; proc:proc0|TLB_datos:tlb_dat|fisico~8                                                                                                                                                                                                                                                                 ; 8       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[4]~1                                                                                                                                                                                                                                           ; 8       ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|mem0~23                                                                                                                                                                                                                                              ; 8       ;
; proc:proc0|wr_tlb_vi~1                                                                                                                                                                                                                                                                                ; 8       ;
; proc:proc0|wr_tlb_vd~0                                                                                                                                                                                                                                                                                ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|wire_w_lg_w_lg_exp_is_inf457w458w[0]                                                                                                                                                      ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|exp_result_mux_sel_w~4                                                                                                                                     ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|wire_altfp_div_pst1_w_lg_w_lg_bias_addition_overf_w304w305w[0]~0                                                                                           ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|wire_altfp_div_pst1_w_lg_w_lg_w_lg_bias_addition_overf_w299w300w301w[0]~0                                                                                  ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|wire_w_lg_w_lg_w478w479w480w[15]~0                                                                                                                                                        ; 8       ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_gp_int~10                                                                                                                                                                                                                         ; 8       ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|wrd_gp_fp~0                                                                                                                                                                                                                           ; 8       ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|in_d[1]~4                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][15]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][14]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][13]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][12]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][11]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][10]                                                                                                                                                                                                                                                            ; 8       ;
; controladores_IO:IOController|B_IO[10][9]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][8]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][7]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][6]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][5]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][4]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][3]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][2]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][1]                                                                                                                                                                                                                                                             ; 8       ;
; controladores_IO:IOController|B_IO[10][0]                                                                                                                                                                                                                                                             ; 8       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|cmpeq_s~2                                                                                                                                                                                                                                                  ; 8       ;
; proc:proc0|addr_m_postlb[15]~0                                                                                                                                                                                                                                                                        ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~48                                                                                                                                                                                                                                                        ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|Add2~1                                                                                                                                                                                                                                                         ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[85]                                                                                                                                                            ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|sel[119]                                                                                                                                                       ; 8       ;
; proc:proc0|datapath:datapath0|Rb_N[15]~13                                                                                                                                                                                                                                                             ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|Equal9~2                                                                                                                                                                                                                                                       ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12                                                                                                                                         ; 8       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_6_result_int[7]~14                                                                                                                                     ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                     ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                             ; 7       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[9]~29                                                                                                                                                                                                                                   ; 7       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[11]~24                                                                                                                                                                                                                                  ; 7       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[10]~23                                                                                                                                                                                                                                  ; 7       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[14]~3                                                                                                                                                      ; 7       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_lg_w_exp_diff_abs_exceed_max_w_range286w288w[0]~2                                                                                                                                ; 7       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Equal116~15                                                                                                                                                                                                       ; 7       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_w_lg_w_man_res_not_zero_w2_range487w489w[0]~4                                                                                                                                      ; 7       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|Add3~2                                                                                                                                                                                                                                                     ; 7       ;
; proc:proc0|unidad_control:unidadcontrol0|multi:logicamulticiclo|d_sys~0                                                                                                                                                                                                                               ; 7       ;
; proc:proc0|datapath:datapath0|Mux11~2                                                                                                                                                                                                                                                                 ; 7       ;
; proc:proc0|datapath:datapath0|Mux11~1                                                                                                                                                                                                                                                                 ; 7       ;
; controladores_IO:IOController|interruptores:interruptores_int|intr_s                                                                                                                                                                                                                                  ; 7       ;
; controladores_IO:IOController|timer:timer_int|intr                                                                                                                                                                                                                                                    ; 7       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[5]                                                                                                                                                                                                                                             ; 7       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|LessThan7~0                                                                                                                                                                                                                                                ; 7       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|cmpeq_s~1                                                                                                                                                                                                                                                  ; 7       ;
; proc:proc0|exception_controller:excep_controller|tlb_miss_inst_s~1                                                                                                                                                                                                                                    ; 7       ;
; proc:proc0|exception_controller:excep_controller|tlb_miss_inst_s~0                                                                                                                                                                                                                                    ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[6]~81                                                                                                                                                                                                                                                        ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[3]~55                                                                                                                                                                                                                                                        ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[68]                                                                                                                                                            ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[102]~19                                                                                                                                                ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[34]~14                                                                                                                                                 ; 7       ;
; proc:proc0|datapath:datapath0|tknbr[0]~0                                                                                                                                                                                                                                                              ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10                                                                                                                                         ; 7       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_5_result_int[6]~12                                                                                                                                     ; 7       ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][1]                                                                                                                                                                                                                                            ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                 ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[11]~41                                                                                                                                                       ; 6       ;
; controladores_IO:IOController|B_IO~319                                                                                                                                                                                                                                                                ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[8]~28                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[14]~27                                                                                                                                                                                                                                  ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[13]~26                                                                                                                                                                                                                                  ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[12]~25                                                                                                                                                                                                                                  ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[10]~39                                                                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1_wi[21]~6                                                                                                                                                                ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1_wi[21]~6                                                                                                                                                                ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_6hb:rbarrel_shift|wire_rbarrel_shift_w_sbit_w_range820w[23]~16                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_6hb:rbarrel_shift|wire_rbarrel_shift_w_sbit_w_range864w[16]~7                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_6hb:rbarrel_shift|wire_rbarrel_shift_w_sbit_w_range864w[17]~5                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[15]~2                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[21]~5                                                                                                                                ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[21]~4                                                                                                                                ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|sub_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[20]~5                                                                                                                                ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|sub_altbarrel_shift_h0e:lbarrel_shift|sbit_piper1d[20]~4                                                                                                                                ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|process_10~2                                                                                                                                                                                                      ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|process_11~0                                                                                                                                                                                                      ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Equal116~27                                                                                                                                                                                                       ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Equal116~20                                                                                                                                                                                                       ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|process_10~1                                                                                                                                                                                                      ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Equal116~16                                                                                                                                                                                                       ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|Equal0~0                                                                                                                                                                                                          ; 6       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|bit_count[0]                                                                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_lg_w_man_res_not_zero_w2_range487w489w[0]~6                                                                                                                                      ; 6       ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|mem1~33                                                                                                                                                                                                                                              ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|a_exponent_input[7]~0                                                                                                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|b_exponent_input[7]~1                                                                                                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|b_exponent_input[5]~0                                                                                                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|Add1~1                                                                                                                                                                                                                                                     ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_add_sub:bias_addition|add_sub_iki:auto_generated|overflow_dffe[0]                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR~100                                                                                                                                                                                                                                              ; 6       ;
; proc:proc0|datapath:datapath0|Mux11~3                                                                                                                                                                                                                                                                 ; 6       ;
; controladores_IO:IOController|Equal0~1                                                                                                                                                                                                                                                                ; 6       ;
; controladores_IO:IOController|pulsadores:pulsadores_int|intr_s                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|wrd_simd~0                                                                                                                                                                                                                           ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[6]~22                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[5]~21                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[4]~20                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[3]~19                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[2]~18                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[1]~17                                                                                                                                                                                                                                   ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[15]~16                                                                                                                                                                                                                                  ; 6       ;
; MemoryController:MemController|SRAMController:SRAM|dataReaded[0]~14                                                                                                                                                                                                                                   ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[4]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[6]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|LessThan0~0                                                                                                                                                                                                                                                                    ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[5]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[6]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[7]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|v_count_reg[8]                                                                                                                                                                                                                                             ; 6       ;
; vga_controller:VGACONT|blue_out[1]~0                                                                                                                                                                                                                                                                  ; 6       ;
; vga_controller:VGACONT|vga_sync:u_vga_sync|h_count_reg[2]                                                                                                                                                                                                                                             ; 6       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|Equal8~0                                                                                                                                                                                                                                                   ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[0]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|addr_m_postlb[15]~44                                                                                                                                                                                                                                                                       ; 6       ;
; proc:proc0|addr_m_postlb[14]~34                                                                                                                                                                                                                                                                       ; 6       ;
; proc:proc0|addr_m_postlb[15]~8                                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|addr_m_postlb[15]~7                                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|addr_m_postlb[15]~2                                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|TLB_datos:tlb_dat|Equal8~1                                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|addr_m_postlb[15]~1                                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|TLB_datos:tlb_dat|Equal8~0                                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|datapath:datapath0|salida_alu[11]~22                                                                                                                                                                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[11]~147                                                                                                                                                                                                                                                      ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[12]~95                                                                                                                                                                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[6]~82                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[12]~36                                                                                                                                                       ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|lpm_abs_2s9:my_abs_den|cs1a[12]~24                                                                                                                                                       ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|op[4]~3                                                                                                                                                                                                                              ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|control_l:logicacontrol|Mux4~0                                                                                                                                                                                                                               ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|w[8]~26                                                                                                                                                                                                                                                        ; 6       ;
; proc:proc0|datapath:datapath0|system_regfile:regS|BR[3][0]~45                                                                                                                                                                                                                                         ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[11]                                                                                                                                                                                                                                                ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[10]                                                                                                                                                                                                                                                ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[9]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[8]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[7]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[6]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[5]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[4]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[3]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[2]                                                                                                                                                                                                                                                 ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|add_sub_3_result_int[4]~8                                                                                                                                          ; 6       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_4_result_int[5]~10                                                                                                                                     ; 6       ;
; proc:proc0|unidad_control:unidadcontrol0|pc_signal[1]                                                                                                                                                                                                                                                 ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit1a[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                    ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                    ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_1ci:auto_generated|safe_q[0]                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~15                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                 ; 5       ;
; proc:proc0|datapath:datapath0|Rb_N~41                                                                                                                                                                                                                                                                 ; 5       ;
; proc:proc0|exception_controller:excep_controller|tlb_miss_datos_s                                                                                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_divide:Div0|lpm_divide_rto:auto_generated|abs_divider_8dg:divider|alt_u_div_s5f:divider|sel[34]                                                                                                                                                            ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[16]~10                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[18]~9                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[17]~8                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[19]~7                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_6hb:rbarrel_shift|wire_rbarrel_shift_w_sbit_w_range820w[22]~2                                                                                                       ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[20]~6                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[21]~5                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_trailing_zeros_cnt_data[22]~4                                                                                                                                                      ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[14]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[14]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[15]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[15]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[16]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[16]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[17]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[17]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[18]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[18]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[19]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[19]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[20]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[20]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[21]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[21]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[22]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[22]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[23]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[23]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[24]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[24]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|datab_man_dffe1[25]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|dataa_man_dffe1[25]                                                                                                                                                                     ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[24]~4                                                                                                                                    ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|add_altbarrel_shift_h0e:lbarrel_shift|wire_lbarrel_shift_w_sbit_w_range706w[2]~29                                                                                                       ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|wire_w_man_add_sub_res_mag_dffe27_wo_range413w[24]~4                                                                                                                                    ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|sub:sub_inst|sub_altfp_add_sub_k1j:sub_altfp_add_sub_k1j_component|sub_altbarrel_shift_h0e:lbarrel_shift|wire_lbarrel_shift_w_sbit_w_range706w[2]~29                                                                                                       ; 5       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|bit_count[2]                                                                                                                                                                                                      ; 5       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|bit_count[1]                                                                                                                                                                                                      ; 5       ;
; controladores_IO:IOController|keyboard_controller:teclado|ps2_keyboard_interface:k0|m1_state.m1_tx_rising_edge_marker                                                                                                                                                                                 ; 5       ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|wire_w_lg_w_man_res_not_zero_w2_range487w489w[0]~3                                                                                                                                      ; 5       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF     ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; proc:proc0|datapath:datapath0|alu_fp:aluFP|add:add_inst|add_altfp_add_sub_j0j:add_altfp_add_sub_j0j_component|altshift_taps:man_res_is_not_zero_dffe31_rtl_0|shift_taps_q1m:auto_generated|altsyncram_hg31:altsyncram4|ALTSYNCRAM                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 3            ; 25           ; 3            ; 25           ; yes                    ; no                      ; yes                    ; yes                     ; 75     ; 3                           ; 25                          ; 3                           ; 25                          ; 75                  ; 1    ; None    ; M4K_X41_Y8                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altshift_taps:exp_result_dffe_0_rtl_0|shift_taps_c0m:auto_generated|altsyncram_e681:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16     ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None    ; M4K_X41_Y9                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Old data             ; Don't care      ; Don't care      ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|altsyncram:altsyncram3|altsyncram_o8k3:auto_generated|ALTSYNCRAM                                           ; AUTO ; ROM              ; Single Clock ; 512          ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4608   ; 512                         ; 9                           ; --                          ; --                          ; 4608                ; 1    ; div.hex ; M4K_X41_Y22                                                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_mt14:auto_generated|altsyncram_uhq1:altsyncram1|ALTSYNCRAM                     ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 297          ; 512          ; 297          ; yes                    ; no                      ; yes                    ; no                      ; 152064 ; 512                         ; 297                         ; 512                         ; 297                         ; 152064              ; 33   ; None    ; M4K_X17_Y16, M4K_X17_Y13, M4K_X17_Y17, M4K_X41_Y23, M4K_X41_Y26, M4K_X17_Y20, M4K_X17_Y19, M4K_X17_Y15, M4K_X17_Y12, M4K_X17_Y11, M4K_X17_Y9, M4K_X17_Y10, M4K_X41_Y10, M4K_X41_Y11, M4K_X41_Y12, M4K_X17_Y26, M4K_X17_Y25, M4K_X17_Y23, M4K_X17_Y14, M4K_X41_Y14, M4K_X41_Y13, M4K_X41_Y19, M4K_X41_Y15, M4K_X41_Y17, M4K_X41_Y16, M4K_X41_Y18, M4K_X41_Y24, M4K_X41_Y25, M4K_X17_Y24, M4K_X17_Y22, M4K_X17_Y21, M4K_X41_Y21, M4K_X41_Y20 ; Don't care           ; Don't care      ; Don't care      ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem0_rtl_0|altsyncram_qug1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None    ; M4K_X41_Y7, M4K_X41_Y3, M4K_X41_Y1, M4K_X17_Y2, M4K_X17_Y1, M4K_X41_Y2, M4K_X17_Y4, M4K_X41_Y4                                                                                                                                                                                                                                                                                                                                             ; Old data             ; Don't care      ; Don't care      ;
; vga_controller:VGACONT|vga_ram_dual:U_MonitorRam|altsyncram:mem1_rtl_0|altsyncram_mug1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 6            ; 4096         ; 6            ; yes                    ; no                      ; yes                    ; no                      ; 24576  ; 4096                        ; 6                           ; 4096                        ; 6                           ; 24576               ; 6    ; None    ; M4K_X41_Y6, M4K_X17_Y3, M4K_X17_Y7, M4K_X41_Y5, M4K_X17_Y6, M4K_X17_Y5                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 13          ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 14          ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 27          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 13          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                      ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated|mac_out2                                                                                                                    ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult1|mult_l8t:auto_generated|mac_mult1                                                                                                                ;                            ; DSPMULT_X28_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2                                                                                                                    ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    proc:proc0|datapath:datapath0|alu:alu0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1                                                                                                                ;                            ; DSPMULT_X28_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_1|mult_0ft:auto_generated|mac_mult1      ;                            ; DSPMULT_X28_Y24_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_0|mult_0ft:auto_generated|result[0]         ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:q_partial_0|mult_0ft:auto_generated|mac_mult1      ;                            ; DSPMULT_X28_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y25_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|w257w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:remainder_mult_0|mult_uet:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y26_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out8                                   ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult7                               ;                            ; DSPMULT_X28_Y10_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out6                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult5                               ;                            ; DSPMULT_X28_Y7_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out4                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult3                               ;                            ; DSPMULT_X28_Y9_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_out2                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|mult:mult_inst|mult_altfp_mult_bnn:mult_altfp_mult_bnn_component|lpm_mult:man_product2_mult|mult_jfs:auto_generated|mac_mult1                               ;                            ; DSPMULT_X28_Y8_N0  ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod|mult_pet:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod|mult_pet:auto_generated|mac_mult3          ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod|mult_pet:auto_generated|w170w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:a1_prod|mult_pet:auto_generated|mac_mult1          ;                            ; DSPMULT_X28_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|w165w[0]              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult1          ;                            ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_out4              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    proc:proc0|datapath:datapath0|alu_fp:aluFP|div:div_inst|div_altfp_div_o7h:div_altfp_div_o7h_component|div_altfp_div_pst_qee:altfp_div_pst1|lpm_mult:b1_prod|mult_net:auto_generated|mac_mult3          ;                            ; DSPMULT_X28_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 22,050 / 54,004 ( 41 % ) ;
; C16 interconnects           ; 390 / 2,100 ( 19 % )     ;
; C4 interconnects            ; 12,734 / 36,000 ( 35 % ) ;
; Direct links                ; 2,208 / 54,004 ( 4 % )   ;
; Global clocks               ; 8 / 16 ( 50 % )          ;
; Local interconnects         ; 8,404 / 18,752 ( 45 % )  ;
; R24 interconnects           ; 432 / 1,900 ( 23 % )     ;
; R4 interconnects            ; 14,589 / 46,920 ( 31 % ) ;
+-----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.91) ; Number of LABs  (Total = 1160) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 27                             ;
; 2                                           ; 6                              ;
; 3                                           ; 2                              ;
; 4                                           ; 4                              ;
; 5                                           ; 6                              ;
; 6                                           ; 13                             ;
; 7                                           ; 15                             ;
; 8                                           ; 26                             ;
; 9                                           ; 28                             ;
; 10                                          ; 35                             ;
; 11                                          ; 32                             ;
; 12                                          ; 39                             ;
; 13                                          ; 72                             ;
; 14                                          ; 94                             ;
; 15                                          ; 191                            ;
; 16                                          ; 570                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.46) ; Number of LABs  (Total = 1160) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 187                            ;
; 1 Clock                            ; 752                            ;
; 1 Clock enable                     ; 183                            ;
; 1 Sync. clear                      ; 12                             ;
; 1 Sync. load                       ; 22                             ;
; 2 Clock enables                    ; 399                            ;
; 2 Clocks                           ; 136                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 20.44) ; Number of LABs  (Total = 1160) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 2                              ;
; 1                                            ; 8                              ;
; 2                                            ; 20                             ;
; 3                                            ; 3                              ;
; 4                                            ; 4                              ;
; 5                                            ; 2                              ;
; 6                                            ; 5                              ;
; 7                                            ; 2                              ;
; 8                                            ; 10                             ;
; 9                                            ; 10                             ;
; 10                                           ; 9                              ;
; 11                                           ; 14                             ;
; 12                                           ; 20                             ;
; 13                                           ; 17                             ;
; 14                                           ; 29                             ;
; 15                                           ; 42                             ;
; 16                                           ; 227                            ;
; 17                                           ; 42                             ;
; 18                                           ; 26                             ;
; 19                                           ; 31                             ;
; 20                                           ; 39                             ;
; 21                                           ; 45                             ;
; 22                                           ; 54                             ;
; 23                                           ; 50                             ;
; 24                                           ; 56                             ;
; 25                                           ; 70                             ;
; 26                                           ; 66                             ;
; 27                                           ; 60                             ;
; 28                                           ; 75                             ;
; 29                                           ; 48                             ;
; 30                                           ; 33                             ;
; 31                                           ; 12                             ;
; 32                                           ; 29                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.38) ; Number of LABs  (Total = 1160) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 4                              ;
; 1                                               ; 101                            ;
; 2                                               ; 109                            ;
; 3                                               ; 124                            ;
; 4                                               ; 81                             ;
; 5                                               ; 70                             ;
; 6                                               ; 48                             ;
; 7                                               ; 70                             ;
; 8                                               ; 114                            ;
; 9                                               ; 60                             ;
; 10                                              ; 58                             ;
; 11                                              ; 59                             ;
; 12                                              ; 59                             ;
; 13                                              ; 60                             ;
; 14                                              ; 46                             ;
; 15                                              ; 34                             ;
; 16                                              ; 48                             ;
; 17                                              ; 4                              ;
; 18                                              ; 2                              ;
; 19                                              ; 0                              ;
; 20                                              ; 2                              ;
; 21                                              ; 0                              ;
; 22                                              ; 1                              ;
; 23                                              ; 2                              ;
; 24                                              ; 2                              ;
; 25                                              ; 0                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.24) ; Number of LABs  (Total = 1160) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 71                             ;
; 3                                            ; 32                             ;
; 4                                            ; 17                             ;
; 5                                            ; 10                             ;
; 6                                            ; 9                              ;
; 7                                            ; 16                             ;
; 8                                            ; 49                             ;
; 9                                            ; 57                             ;
; 10                                           ; 78                             ;
; 11                                           ; 49                             ;
; 12                                           ; 30                             ;
; 13                                           ; 29                             ;
; 14                                           ; 23                             ;
; 15                                           ; 31                             ;
; 16                                           ; 33                             ;
; 17                                           ; 42                             ;
; 18                                           ; 53                             ;
; 19                                           ; 48                             ;
; 20                                           ; 37                             ;
; 21                                           ; 37                             ;
; 22                                           ; 27                             ;
; 23                                           ; 32                             ;
; 24                                           ; 31                             ;
; 25                                           ; 33                             ;
; 26                                           ; 34                             ;
; 27                                           ; 33                             ;
; 28                                           ; 30                             ;
; 29                                           ; 51                             ;
; 30                                           ; 58                             ;
; 31                                           ; 67                             ;
; 32                                           ; 6                              ;
; 33                                           ; 0                              ;
; 34                                           ; 3                              ;
+----------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "sisa"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sisa.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: counter_div_clk[2] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: vga_controller:VGACONT|clk_25mhz was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node counter_div_clk[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node counter_div_clk[2]~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]
Info (176353): Automatically promoted node vga_controller:VGACONT|clk_25mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node vga_controller:VGACONT|clk_25mhz~0
Info (176353): Automatically promoted node SW[9] (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][15]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][14]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][13]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][12]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][11]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][10]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][9]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][8]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][7]
        Info (176357): Destination node proc:proc0|datapath:datapath0|system_regfile:regS|BR[7][6]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~6
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 55 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 17 register duplicates
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_BCLK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_DACLRCK"
    Warning (15710): Ignored I/O standard assignment to node "AUD_XCK"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[0]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_24[1]"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK_27[1]"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_1[9]"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SCLK"
    Warning (15710): Ignored I/O standard assignment to node "I2C_SDAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_24[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:07
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 31% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X0_Y0 to location X11_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:12
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.86 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 101 output pins without output pin load capacitance assignment
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/pec03/Desktop/PEC/SISA_Proc/output_files/sisa.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 264 warnings
    Info: Peak virtual memory: 1142 megabytes
    Info: Processing ended: Thu Jun 28 07:15:03 2018
    Info: Elapsed time: 00:00:45
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/pec03/Desktop/PEC/SISA_Proc/output_files/sisa.fit.smsg.


