FH_KW_MEM_ADDR_REG,VAR_0
FH_MEM_CBBC_QUEUE,FUNC_0
IWL_CMD_QUEUE_SIZE,VAR_1
IWL_DEFAULT_QUEUE_SIZE,VAR_2
IWL_ERR,FUNC_1
IWL_TRANS_GET_PCIE_TRANS,FUNC_2
SCD_GP_CTRL,VAR_3
SCD_GP_CTRL_AUTO_ACTIVE_MODE,VAR_4
SCD_GP_CTRL_ENABLE_31_QUEUES,VAR_5
iwl_pcie_tx_alloc,FUNC_3
iwl_pcie_tx_free,FUNC_4
iwl_pcie_txq_init,FUNC_5
iwl_scd_deactivate_fifos,FUNC_6
iwl_set_bits_prph,FUNC_7
iwl_write_direct32,FUNC_8
max_t,FUNC_9
spin_lock,FUNC_10
spin_unlock,FUNC_11
u32,VAR_6
iwl_pcie_tx_init,FUNC_12
trans,VAR_7
trans_pcie,VAR_8
ret,VAR_9
txq_id,VAR_10
slots_num,VAR_11
alloc,VAR_12
cmd_queue,VAR_13
