module sr_flipflop_tb();
reg S,R, clk;
wire Q, Qn;
sr_flipflop dut(S,R,clk,Q,Qn);
always #5 clk=~clk;
initial begin
clk=0; S=0; R=0;#10;
  S=1; R=0;#10;
  S=0; R=1;#10;
  S=1; R=1;#10;
  S=0; R=0;#10;
  S=0; R=1;#10;
  S=1; R=0;#10;
$stop;
end
endmodule
      
