TimeQuest Timing Analyzer report for OV_7620
Wed Feb 26 16:45:16 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Slow 1200mV 0C Model Metastability Report
 49. Fast 1200mV 0C Model Setup Summary
 50. Fast 1200mV 0C Model Hold Summary
 51. Fast 1200mV 0C Model Recovery Summary
 52. Fast 1200mV 0C Model Removal Summary
 53. Fast 1200mV 0C Model Minimum Pulse Width Summary
 54. Fast 1200mV 0C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Output Enable Times
 66. Minimum Output Enable Times
 67. Output Disable Times
 68. Minimum Output Disable Times
 69. Fast 1200mV 0C Model Metastability Report
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Progagation Delay
 76. Minimum Progagation Delay
 77. Board Trace Model Assignments
 78. Input Transition Times
 79. Signal Integrity Metrics (Slow 1200mv 0c Model)
 80. Signal Integrity Metrics (Slow 1200mv 85c Model)
 81. Signal Integrity Metrics (Fast 1200mv 0c Model)
 82. Setup Transfers
 83. Hold Transfers
 84. Report TCCS
 85. Report RSKM
 86. Unconstrained Paths
 87. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; OV_7620                                                          ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE15F17C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; CLOCK                                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { CLOCK }                                              ;
; inst15|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz  ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK  ; inst15|altpll_component|auto_generated|pll1|inclk[0] ; { inst15|altpll_component|auto_generated|pll1|clk[0] } ;
; SRAM_Control_module:inst2|Done_Collect_R           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { SRAM_Control_module:inst2|Done_Collect_R }           ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 110.24 MHz ; 110.24 MHz      ; inst15|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; -4.645 ; -126.657      ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; -0.247 ; -0.247        ;
+----------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; SRAM_Control_module:inst2|Done_Collect_R           ; 0.368 ; 0.000         ;
; inst15|altpll_component|auto_generated|pll1|clk[0] ; 4.698 ; 0.000         ;
; CLOCK                                              ; 9.856 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                              ; Launch Clock                             ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -4.645 ; SRAM_Control_module:inst2|DataOut[2]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.630     ; 1.466      ;
; -4.623 ; SRAM_Control_module:inst2|DataOut[0]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.630     ; 1.444      ;
; -4.464 ; SRAM_Control_module:inst2|DataOut[1]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.631     ; 1.284      ;
; -4.416 ; SRAM_Control_module:inst2|DataOut[5]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.633     ; 1.234      ;
; -4.284 ; SRAM_Control_module:inst2|DataOut[3]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.631     ; 1.104      ;
; -4.284 ; SRAM_Control_module:inst2|DataOut[6]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.632     ; 1.103      ;
; -4.140 ; SRAM_Control_module:inst2|DataOut[4]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.632     ; 0.959      ;
; -4.085 ; SRAM_Control_module:inst2|DataOut[7]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.632     ; 0.904      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.482 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.138      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.423 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.080      ;
; -2.388 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.045      ;
; -2.388 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 3.045      ;
; -2.373 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.056     ; 3.029      ;
; -2.328 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.995      ;
; -2.328 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.983      ;
; -2.266 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.934      ;
; -2.266 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.934      ;
; -2.266 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.934      ;
; -2.227 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.895      ;
; -2.227 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.895      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.886      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.886      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[9]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.886      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.887      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.887      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.887      ;
; -2.219 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.044     ; 2.887      ;
; -2.192 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.042     ; 2.862      ;
; -2.192 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.847      ;
; -2.192 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.847      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.167 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.822      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.226      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.032 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.055     ; 3.189      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.056     ; 3.175      ;
; -1.974 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 3.129      ;
; -1.965 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.045     ; 3.132      ;
; -1.912 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.080      ;
; -1.912 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.080      ;
; -1.912 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.080      ;
; -1.900 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.567      ;
; -1.900 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.567      ;
; -1.900 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.045     ; 2.567      ;
; -1.894 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.057     ; 2.549      ;
; -1.889 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.043     ; 2.558      ;
; -1.885 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.053      ;
; -1.885 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.053      ;
; -1.880 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.048      ;
; -1.880 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.048      ;
; -1.880 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.048      ;
; -1.880 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.044     ; 3.048      ;
; -1.876 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 3.031      ;
; -1.876 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 3.031      ;
; -1.871 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.055     ; 2.528      ;
; -1.844 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.042     ; 3.014      ;
; -1.782 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.045     ; 2.949      ;
; -1.782 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.045     ; 2.949      ;
; -1.782 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[9]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.045     ; 2.949      ;
; -1.748 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 2.903      ;
; -1.748 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 2.903      ;
; -1.748 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 2.903      ;
; -1.748 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.057     ; 2.903      ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.247 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 0.764      ;
; 0.235  ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.438      ; 0.746      ;
; 0.456  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[1]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.456  ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.746      ;
; 0.492  ; SRAM_Control_module:inst2|HREF_Count[9]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.783      ;
; 0.511  ; SRAM_Control_module:inst2|ADDR_r[17]     ; SRAM_Control_module:inst2|ADDR_r[17]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.803      ;
; 0.511  ; HREF_init_module:inst|L2H_F1             ; HREF_init_module:inst|L2H_F2             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.802      ;
; 0.518  ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|Count_V[10]            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.809      ;
; 0.518  ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.808      ;
; 0.523  ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|isReady                ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.814      ;
; 0.530  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.820      ;
; 0.542  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.832      ;
; 0.679  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 0.969      ;
; 0.727  ; PCLK_init_module:inst1|L2H_F1            ; PCLK_init_module:inst1|L2H_F2            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.018      ;
; 0.747  ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.039      ;
; 0.747  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.038      ;
; 0.748  ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.039      ;
; 0.748  ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.039      ;
; 0.749  ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.040      ;
; 0.749  ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[7]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.040      ;
; 0.749  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.040      ;
; 0.751  ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.042      ;
; 0.763  ; sync_module:inst3|Count_H[3]             ; sync_module:inst3|Count_H[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.763  ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764  ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[5]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765  ; SRAM_Control_module:inst2|ADDR_r[1]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.766  ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766  ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[5]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766  ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.767  ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[2]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.768  ; sync_module:inst3|Count_V[8]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768  ; sync_module:inst3|Count_V[6]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768  ; sync_module:inst3|Count_V[4]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768  ; SRAM_Control_module:inst2|ADDR_r[16]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.060      ;
; 0.768  ; SRAM_Control_module:inst2|HREF_Count[6]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[0]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.772  ; sync_module:inst3|Count_V[9]             ; sync_module:inst3|Count_V[9]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.063      ;
; 0.773  ; sync_module:inst3|Count_H[7]             ; sync_module:inst3|Count_H[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.064      ;
; 0.790  ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[0]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.081      ;
; 0.940  ; VSYNC_init_module:inst5|H2L_F1           ; VSYNC_init_module:inst5|H2L_F2           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.230      ;
; 0.954  ; sync_module:inst3|Count_H[2]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.245      ;
; 0.966  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.256      ;
; 0.969  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.259      ;
; 0.978  ; sync_module:inst3|Count_V[4]             ; SRAM_Control_module:inst2|m[4]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 1.282      ;
; 0.985  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.275      ;
; 0.987  ; sync_module:inst3|Count_V[1]             ; sync_module:inst3|Count_V[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.278      ;
; 0.999  ; sync_module:inst3|Count_V[0]             ; sync_module:inst3|Count_V[0]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.290      ;
; 1.020  ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.310      ;
; 1.101  ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.102  ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.393      ;
; 1.103  ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.394      ;
; 1.103  ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.394      ;
; 1.103  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.393      ;
; 1.106  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.396      ;
; 1.108  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.399      ;
; 1.109  ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.400      ;
; 1.110  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.401      ;
; 1.110  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.401      ;
; 1.112  ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.403      ;
; 1.117  ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.408      ;
; 1.118  ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118  ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.118  ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.119  ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; SRAM_Control_module:inst2|ADDR_r[1]      ; SRAM_Control_module:inst2|ADDR_r[2]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; SRAM_Control_module:inst2|ADDR_r[5]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.120  ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.120  ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.121  ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.412      ;
; 1.122  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.412      ;
; 1.126  ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.417      ;
; 1.126  ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126  ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.417      ;
; 1.127  ; sync_module:inst3|Count_V[9]             ; sync_module:inst3|Count_V[10]            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127  ; sync_module:inst3|Count_H[0]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127  ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.128  ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128  ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'                                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.587 ; 0.587        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.590 ; 0.590        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.627 ; 0.627        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F1            ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F2            ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F1           ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F2           ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|Done_VGA_R    ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_OE_r     ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_WE_r     ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[0]          ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[1]          ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[2]          ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[3]          ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F1          ;
; 4.698 ; 4.918        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F2          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[4]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[5]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[6]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[7]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[7]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[8]          ;
; 4.700 ; 4.920        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[9]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[0] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[1] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[2] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[3] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[4] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[5] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[6] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[7] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[8] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[9] ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[0]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[1]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[2]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[3]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[1]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[2]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[3]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[4]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[5]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[6]          ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[10]           ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[4]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[5]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[6]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[9]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[0]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[10]           ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[1]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[2]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[3]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[4]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[5]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[6]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[7]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[8]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[9]            ;
; 4.701 ; 4.921        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|isReady               ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[0]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[12]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[13]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[14]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[16]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[17]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[1]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[2]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[4]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[8]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[9]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[0]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[10]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[11]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[12]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[13]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[14]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[15]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[16]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[17]    ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[1]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[2]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[3]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[4]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[5]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[6]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[7]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[8]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[9]     ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[0]            ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[1]            ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[2]            ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[3]            ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[7]            ;
; 4.702 ; 4.922        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[8]            ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[10]    ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[11]    ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[15]    ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[3]     ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[5]     ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[6]     ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[7]     ;
; 4.703 ; 4.923        ; 0.220          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_CE_r     ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 9.932  ; 9.932        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.067 ; 10.067       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 10.142 ; 10.142       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.142 ; 10.142       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                              ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; 3.270 ; 3.446 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.275 ; 2.543 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.606 ; 2.899 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.161 ; 3.380 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.010 ; 3.240 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.270 ; 3.446 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.641 ; 2.902 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.590 ; 2.831 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.645 ; 2.892 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; 5.531 ; 5.845 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; 5.305 ; 5.680 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; 5.254 ; 5.561 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; -1.155 ; -1.403 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.155 ; -1.403 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.474 ; -1.747 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.819 ; -2.020 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.701 ; -1.921 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.922 ; -2.082 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.342 ; -1.593 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.460 ; -1.683 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.353 ; -1.589 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; -4.630 ; -4.923 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; -4.430 ; -4.793 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; -4.351 ; -4.662 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 9.876  ; 9.260  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.930  ; 7.562  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.319  ; 7.908  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.876  ; 9.260  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.175  ; 6.779  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.371  ; 8.045  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.688  ; 9.038  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.530  ; 6.150  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.598  ; 7.218  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.586  ; 7.234  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.236  ; 6.988  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.318  ; 7.989  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.608  ; 8.376  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.619  ; 8.404  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.509  ; 8.294  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.119  ; 7.835  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.279  ; 7.008  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.097  ; 7.653  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.724  ; 7.311  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.475  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.474  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 9.715  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 9.754  ; 9.181  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.808  ; 7.483  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.214  ; 7.828  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.754  ; 9.181  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.079  ; 6.726  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.292  ; 7.809  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.566  ; 8.959  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.434  ; 6.097  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.475  ; 7.138  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.473  ; 7.153  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.184  ; 6.813  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.193  ; 7.907  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.582  ; 8.193  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.591  ; 8.219  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.379  ; 8.007  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.993  ; 7.752  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.158  ; 6.930  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.975  ; 7.574  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.597  ; 7.227  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 7.108  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 7.107  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 9.078  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 9.332  ; 8.647  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 7.110  ; 6.730  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 7.653  ; 7.242  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 9.016  ; 8.414  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 7.814  ; 7.382  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 7.053  ; 6.720  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 9.332  ; 8.647  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 6.965  ; 6.573  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 6.816  ; 6.411  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 6.803  ; 6.443  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 6.461  ; 6.133  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 8.127  ; 7.725  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 8.154  ; 7.770  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 8.069  ; 7.707  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 6.762  ; 6.540  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 8.370  ; 8.003  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 7.069  ; 6.779  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 7.556  ; 7.149  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 7.270  ; 6.862  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 5.051  ; 5.368  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 5.051  ; 5.368  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 4.553  ; 4.821  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 4.476  ; 4.672  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 5.476  ; 5.791  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 9.052  ; 8.677  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 9.051  ; 8.676  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 10.969 ; 10.398 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 11.292 ; 10.647 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 9.886  ; 9.351  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 6.296 ; 5.924 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.634 ; 7.274 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.943 ; 7.555 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.591 ; 8.983 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.912 ; 6.524 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.038 ; 7.714 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.411 ; 8.770 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.296 ; 5.924 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.321 ; 6.950 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.293 ; 6.953 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.931 ; 6.659 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.006 ; 7.684 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.265 ; 8.032 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.276 ; 8.059 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.169 ; 7.953 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.815 ; 7.536 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.009 ; 6.742 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.794 ; 7.361 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.434 ; 7.031 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.196 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.195 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 9.437 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 6.204 ; 5.873 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.516 ; 7.197 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.861 ; 7.455 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.473 ; 8.906 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.819 ; 6.472 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.951 ; 7.487 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.294 ; 8.694 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.204 ; 5.873 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.203 ; 6.873 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.161 ; 6.864 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.868 ; 6.513 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.886 ; 7.605 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.228 ; 7.855 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.238 ; 7.881 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.033 ; 7.677 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.695 ; 7.457 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.892 ; 6.666 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.678 ; 7.286 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.314 ; 6.952 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 6.836 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 6.835 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 8.807 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 5.050 ; 4.729 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 6.238 ; 5.913 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 6.344 ; 5.941 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 8.185 ; 7.608 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 5.666 ; 5.329 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 6.174 ; 5.807 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 8.059 ; 7.429 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 5.050 ; 4.729 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 5.973 ; 5.612 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 6.070 ; 5.676 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 5.654 ; 5.354 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 7.049 ; 6.656 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 7.306 ; 6.932 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 6.498 ; 6.194 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 5.895 ; 5.636 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 6.545 ; 6.244 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 5.342 ; 5.081 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 6.561 ; 6.101 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 6.390 ; 5.996 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 4.398 ; 4.709 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 4.398 ; 4.709 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 3.920 ; 4.184 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 3.847 ; 4.042 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 4.813 ; 5.123 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 7.381 ; 7.106 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 7.380 ; 7.105 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 7.246 ; 6.885 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 9.622 ; 9.077 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 7.906 ; 7.394 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.790 ;    ;    ; 7.997 ;
; Y[1]       ; SRAM_DB[1]  ; 8.031 ;    ;    ; 8.145 ;
; Y[2]       ; SRAM_DB[2]  ; 7.823 ;    ;    ; 7.889 ;
; Y[3]       ; SRAM_DB[3]  ; 8.112 ;    ;    ; 8.204 ;
; Y[4]       ; SRAM_DB[4]  ; 7.665 ;    ;    ; 7.820 ;
; Y[5]       ; SRAM_DB[5]  ; 7.543 ;    ;    ; 7.655 ;
; Y[6]       ; SRAM_DB[6]  ; 7.575 ;    ;    ; 7.703 ;
; Y[7]       ; SRAM_DB[7]  ; 9.658 ;    ;    ; 9.536 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.525 ;    ;    ; 7.720 ;
; Y[1]       ; SRAM_DB[1]  ; 7.757 ;    ;    ; 7.862 ;
; Y[2]       ; SRAM_DB[2]  ; 7.557 ;    ;    ; 7.616 ;
; Y[3]       ; SRAM_DB[3]  ; 7.830 ;    ;    ; 7.914 ;
; Y[4]       ; SRAM_DB[4]  ; 7.405 ;    ;    ; 7.550 ;
; Y[5]       ; SRAM_DB[5]  ; 7.288 ;    ;    ; 7.391 ;
; Y[6]       ; SRAM_DB[6]  ; 7.319 ;    ;    ; 7.437 ;
; Y[7]       ; SRAM_DB[7]  ; 9.400 ;    ;    ; 9.269 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.041 ; 4.799 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 6.280 ; 6.022 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 6.204 ; 5.946 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.149 ; 4.891 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.041 ; 4.799 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.149 ; 4.891 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.817 ; 5.559 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.817 ; 5.559 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 8.299 ; 7.795 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.412 ; 4.170 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.606 ; 5.348 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.534 ; 5.276 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.520 ; 4.262 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.412 ; 4.170 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.520 ; 4.262 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.162 ; 4.904 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.162 ; 4.904 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.627 ; 7.123 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.714     ; 4.956     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.783     ; 6.041     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.751     ; 6.009     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.806     ; 5.064     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.714     ; 4.956     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.806     ; 5.064     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.387     ; 5.645     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.387     ; 5.645     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.559     ; 8.063     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.090     ; 4.332     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.119     ; 5.377     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.088     ; 5.346     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.182     ; 4.440     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.090     ; 4.332     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.182     ; 4.440     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.739     ; 4.997     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.739     ; 4.997     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.897     ; 7.401     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 116.66 MHz ; 116.66 MHz      ; inst15|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; -3.981 ; -104.631      ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; -0.351 ; -0.351        ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; SRAM_Control_module:inst2|Done_Collect_R           ; 0.269 ; 0.000         ;
; inst15|altpll_component|auto_generated|pll1|clk[0] ; 4.697 ; 0.000         ;
; CLOCK                                              ; 9.854 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                              ; Launch Clock                             ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -3.981 ; SRAM_Control_module:inst2|DataOut[2]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.111     ; 1.322      ;
; -3.962 ; SRAM_Control_module:inst2|DataOut[0]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.111     ; 1.303      ;
; -3.821 ; SRAM_Control_module:inst2|DataOut[1]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.112     ; 1.161      ;
; -3.808 ; SRAM_Control_module:inst2|DataOut[5]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.114     ; 1.146      ;
; -3.682 ; SRAM_Control_module:inst2|DataOut[6]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.113     ; 1.021      ;
; -3.680 ; SRAM_Control_module:inst2|DataOut[3]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.112     ; 1.020      ;
; -3.566 ; SRAM_Control_module:inst2|DataOut[4]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.113     ; 0.905      ;
; -3.473 ; SRAM_Control_module:inst2|DataOut[7]     ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -3.113     ; 0.812      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.070 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.843      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -2.019 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.792      ;
; -1.978 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.751      ;
; -1.978 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.751      ;
; -1.961 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.081      ; 2.734      ;
; -1.923 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.087      ; 2.702      ;
; -1.922 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.080      ; 2.694      ;
; -1.874 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.654      ;
; -1.874 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.654      ;
; -1.874 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.654      ;
; -1.844 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.087      ; 2.623      ;
; -1.844 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.087      ; 2.623      ;
; -1.844 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[9]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.087      ; 2.623      ;
; -1.835 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.089      ; 2.616      ;
; -1.835 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.089      ; 2.616      ;
; -1.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.090      ; 2.610      ;
; -1.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.090      ; 2.610      ;
; -1.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.090      ; 2.610      ;
; -1.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.090      ; 2.610      ;
; -1.810 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.577      ;
; -1.810 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.577      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.802 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.075      ;
; -1.801 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.090      ; 2.583      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.795 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.562      ;
; -1.777 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.050      ;
; -1.777 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.050      ;
; -1.763 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.036      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.754 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.081      ; 3.027      ;
; -1.718 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.087      ; 2.997      ;
; -1.718 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.080      ; 2.990      ;
; -1.665 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.088      ; 2.945      ;
; -1.665 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.088      ; 2.945      ;
; -1.665 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.088      ; 2.945      ;
; -1.633 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.089      ; 2.914      ;
; -1.633 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.089      ; 2.914      ;
; -1.633 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.900      ;
; -1.633 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.900      ;
; -1.630 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.090      ; 2.912      ;
; -1.630 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.090      ; 2.912      ;
; -1.630 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.090      ; 2.912      ;
; -1.630 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.090      ; 2.912      ;
; -1.599 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[10] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.090      ; 2.881      ;
; -1.546 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[0]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.075      ; 2.313      ;
; -1.542 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[11] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.322      ;
; -1.542 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[7]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.322      ;
; -1.542 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[5]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.088      ; 2.322      ;
; -1.537 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[14] ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.089      ; 2.318      ;
; -1.527 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|data       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.077      ; 2.296      ;
; -1.513 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.087      ; 2.792      ;
; -1.513 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.087      ; 2.792      ;
; -1.513 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[9]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.087      ; 2.792      ;
; -1.480 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[1]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.747      ;
; -1.480 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[2]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.747      ;
; -1.480 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[3]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.747      ;
; -1.480 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[4]       ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.075      ; 2.747      ;
+--------+------------------------------------------+--------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.351 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.509      ; 0.693      ;
; 0.125  ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.509      ; 0.669      ;
; 0.404  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[1]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.457  ; SRAM_Control_module:inst2|HREF_Count[9]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.722      ;
; 0.472  ; SRAM_Control_module:inst2|ADDR_r[17]     ; SRAM_Control_module:inst2|ADDR_r[17]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.737      ;
; 0.476  ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|Count_V[10]            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.742      ;
; 0.480  ; HREF_init_module:inst|L2H_F1             ; HREF_init_module:inst|L2H_F2             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.745      ;
; 0.481  ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|isReady                ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.747      ;
; 0.481  ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.746      ;
; 0.489  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.754      ;
; 0.507  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.772      ;
; 0.632  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.897      ;
; 0.671  ; PCLK_init_module:inst1|L2H_F1            ; PCLK_init_module:inst1|L2H_F2            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.936      ;
; 0.696  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.961      ;
; 0.697  ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.962      ;
; 0.697  ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.962      ;
; 0.698  ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[7]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.963      ;
; 0.698  ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.963      ;
; 0.699  ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.964      ;
; 0.699  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.964      ;
; 0.701  ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.966      ;
; 0.707  ; sync_module:inst3|Count_H[3]             ; sync_module:inst3|Count_H[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.708  ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.709  ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709  ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709  ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709  ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.710  ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710  ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710  ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.711  ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[5]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711  ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711  ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711  ; SRAM_Control_module:inst2|ADDR_r[5]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711  ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711  ; SRAM_Control_module:inst2|ADDR_r[1]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.713  ; sync_module:inst3|Count_V[8]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.713  ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.978      ;
; 0.714  ; sync_module:inst3|Count_V[6]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; sync_module:inst3|Count_V[4]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.714  ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[2]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.715  ; SRAM_Control_module:inst2|ADDR_r[16]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.980      ;
; 0.715  ; SRAM_Control_module:inst2|HREF_Count[6]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.980      ;
; 0.716  ; sync_module:inst3|Count_H[7]             ; sync_module:inst3|Count_H[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.982      ;
; 0.717  ; sync_module:inst3|Count_V[9]             ; sync_module:inst3|Count_V[9]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.983      ;
; 0.719  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[0]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.984      ;
; 0.738  ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[0]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.003      ;
; 0.853  ; sync_module:inst3|Count_H[2]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.119      ;
; 0.870  ; sync_module:inst3|Count_V[4]             ; SRAM_Control_module:inst2|m[4]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.149      ;
; 0.872  ; VSYNC_init_module:inst5|H2L_F1           ; VSYNC_init_module:inst5|H2L_F2           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.137      ;
; 0.898  ; sync_module:inst3|Count_V[1]             ; sync_module:inst3|Count_V[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.164      ;
; 0.900  ; sync_module:inst3|Count_V[0]             ; sync_module:inst3|Count_V[0]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.166      ;
; 0.906  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.171      ;
; 0.909  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.174      ;
; 0.929  ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.194      ;
; 0.943  ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.208      ;
; 1.015  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.280      ;
; 1.015  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.280      ;
; 1.016  ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.281      ;
; 1.018  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.283      ;
; 1.020  ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.285      ;
; 1.021  ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.286      ;
; 1.022  ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.287      ;
; 1.022  ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.287      ;
; 1.023  ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.288      ;
; 1.028  ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.293      ;
; 1.029  ; sync_module:inst3|Count_H[0]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029  ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.294      ;
; 1.029  ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.294      ;
; 1.029  ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.030  ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.295      ;
; 1.030  ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.030  ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.295      ;
; 1.030  ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.295      ;
; 1.031  ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.031  ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.031  ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.031  ; sync_module:inst3|Count_V[8]             ; sync_module:inst3|Count_V[9]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.297      ;
; 1.031  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.296      ;
; 1.032  ; sync_module:inst3|Count_V[6]             ; sync_module:inst3|Count_V[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032  ; sync_module:inst3|Count_V[4]             ; sync_module:inst3|Count_V[5]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032  ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.297      ;
; 1.032  ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.297      ;
; 1.033  ; SRAM_Control_module:inst2|ADDR_r[16]     ; SRAM_Control_module:inst2|ADDR_r[17]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.298      ;
; 1.033  ; SRAM_Control_module:inst2|HREF_Count[6]  ; SRAM_Control_module:inst2|HREF_Count[7]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.298      ;
; 1.033  ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.299      ;
; 1.033  ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.298      ;
; 1.034  ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.299      ;
; 1.034  ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.299      ;
; 1.034  ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.299      ;
; 1.035  ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.300      ;
; 1.035  ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.300      ;
; 1.035  ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.035  ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.269 ; 0.269        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.270 ; 0.270        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.677 ; 0.677        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.678 ; 0.678        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.722 ; 0.722        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.723 ; 0.723        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.723 ; 0.723        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                       ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[13]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[10]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[11]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[12]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[13]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[14]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[15]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[16]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[17]    ;
; 4.697 ; 4.913        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[9]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[12]    ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[15]    ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[4]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[0]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[1]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[2]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[3]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[4]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[5]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[6]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[7]     ;
; 4.698 ; 4.914        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[8]     ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[17]    ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[9]     ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_CE_r     ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[0]          ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[1]          ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[2]          ;
; 4.699 ; 4.915        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[3]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|Done_VGA_R    ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_OE_r     ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_WE_r     ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[0]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[1]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[2]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[3]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[4]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[5]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[6]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[7]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[7]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[8]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[9]          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F1          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F2          ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[0]            ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[1]            ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[2]            ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[3]            ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[7]            ;
; 4.700 ; 4.916        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[8]            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F1            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F2            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F1           ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F2           ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[0]     ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[16]    ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[1]     ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[2]     ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[8]     ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[10]           ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[4]            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[5]            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[6]            ;
; 4.701 ; 4.917        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[9]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[10]    ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[11]    ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[14]    ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[5]     ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[7]     ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[0]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[10]           ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[1]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[2]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[3]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[4]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[5]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[6]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[7]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[8]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[9]            ;
; 4.702 ; 4.918        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|isReady               ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[3]     ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[6]     ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[0] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[1] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[2] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[3] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[4] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[5] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[6] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[7] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[8] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[9] ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[0]          ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[1]          ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[2]          ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[3]          ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[4]          ;
; 4.703 ; 4.919        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[5]          ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.854  ; 9.854        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.854  ; 9.854        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 9.936  ; 9.936        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.063 ; 10.063       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.145 ; 10.145       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                              ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; 3.105 ; 3.079 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.132 ; 2.230 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.442 ; 2.551 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.964 ; 2.984 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.822 ; 2.861 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.105 ; 3.079 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.463 ; 2.562 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.436 ; 2.493 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.477 ; 2.545 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; 4.921 ; 5.015 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; 4.677 ; 4.899 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; 4.646 ; 4.776 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; -1.097 ; -1.192 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.097 ; -1.192 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.400 ; -1.503 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.733 ; -1.751 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.629 ; -1.666 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.834 ; -1.808 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.279 ; -1.373 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.391 ; -1.445 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; -1.297 ; -1.362 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; -4.120 ; -4.205 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; -3.902 ; -4.119 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; -3.844 ; -3.983 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+---------------+------------------------------------------+--------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+--------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 9.083  ; 8.316 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.462  ; 6.970 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.826  ; 7.287 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.083  ; 8.316 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.672  ; 6.140 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.882  ; 7.405 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.954  ; 8.168 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.091  ; 5.635 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.139  ; 6.640 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.121  ; 6.658 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.781  ; 6.447 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.848  ; 7.337 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.106  ; 7.703 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.118  ; 7.734 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.016  ; 7.644 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.645  ; 7.212 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.844  ; 6.462 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.629  ; 7.037 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.269  ; 6.737 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.051  ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.049  ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 8.963  ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 8.772  ; 8.042 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.150  ; 6.695 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.517  ; 6.994 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.772  ; 8.042 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.453  ; 5.958 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.611  ; 6.988 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.643  ; 7.894 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.872  ; 5.453 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.828  ; 6.366 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.795  ; 6.376 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.509  ; 6.076 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.531  ; 7.058 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.865  ; 7.316 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.876  ; 7.346 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.674  ; 7.156 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.328  ; 6.933 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.533  ; 6.188 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.318  ; 6.763 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.953  ; 6.459 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 6.354 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 6.352 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 7.954 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 8.672  ; 7.759 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 6.738  ; 6.166 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 7.243  ; 6.614 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 8.319  ; 7.501 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 7.342  ; 6.680 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 6.666  ; 6.162 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 8.672  ; 7.759 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 6.584  ; 6.011 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 6.458  ; 5.856 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 6.435  ; 5.885 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 6.087  ; 5.612 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 7.722  ; 7.037 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 7.731  ; 7.088 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 7.649  ; 7.041 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 6.395  ; 5.994 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 7.937  ; 7.307 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 6.699  ; 6.194 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 7.160  ; 6.525 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 6.884  ; 6.275 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 4.645  ; 5.087 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 4.645  ; 5.087 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 4.207  ; 4.540 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 4.138  ; 4.386 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 5.030  ; 5.448 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 8.649  ; 7.874 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 8.647  ; 7.872 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 10.440 ; 9.439 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 10.561 ; 9.474 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 9.388  ; 8.526 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+--------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 5.854 ; 5.408 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.162 ; 6.683 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.455 ; 6.940 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.796 ; 8.040 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.406 ; 5.889 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.543 ; 7.081 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.675 ; 7.901 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.854 ; 5.408 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.861 ; 6.373 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.822 ; 6.386 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.475 ; 6.122 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.533 ; 7.037 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.759 ; 7.369 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.770 ; 7.397 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.672 ; 7.311 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.337 ; 6.917 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.571 ; 6.197 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.324 ; 6.748 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.975 ; 6.458 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 6.768 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 6.767 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 8.681 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 5.643 ; 5.234 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.862 ; 6.420 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.176 ; 6.636 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.496 ; 7.777 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.195 ; 5.715 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.277 ; 6.680 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.375 ; 7.638 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.643 ; 5.234 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.561 ; 6.110 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.496 ; 6.101 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.203 ; 5.785 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.230 ; 6.769 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.521 ; 6.996 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.532 ; 7.024 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.338 ; 6.842 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.034 ; 6.649 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.271 ; 5.934 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.024 ; 6.485 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 6.673 ; 6.192 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 6.092 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 6.090 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 7.692 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 4.764 ; 4.348 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 5.911 ; 5.418 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 6.017 ; 5.442 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 7.540 ; 6.764 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 5.316 ; 4.829 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 5.855 ; 5.326 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 7.475 ; 6.652 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 4.764 ; 4.348 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 5.664 ; 5.127 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 5.758 ; 5.182 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 5.350 ; 4.903 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 6.721 ; 6.067 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 6.947 ; 6.329 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 6.178 ; 5.668 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 5.597 ; 5.170 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 6.225 ; 5.712 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 5.080 ; 4.664 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 6.247 ; 5.573 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 6.070 ; 5.488 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 4.049 ; 4.480 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 4.049 ; 4.480 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 3.629 ; 3.955 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 3.563 ; 3.807 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 4.426 ; 4.835 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 7.051 ; 6.468 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 7.050 ; 6.466 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 6.895 ; 6.286 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 8.964 ; 8.068 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 7.564 ; 6.728 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.014 ;    ;    ; 7.090 ;
; Y[1]       ; SRAM_DB[1]  ; 7.264 ;    ;    ; 7.217 ;
; Y[2]       ; SRAM_DB[2]  ; 7.062 ;    ;    ; 6.980 ;
; Y[3]       ; SRAM_DB[3]  ; 7.291 ;    ;    ; 7.217 ;
; Y[4]       ; SRAM_DB[4]  ; 6.903 ;    ;    ; 6.923 ;
; Y[5]       ; SRAM_DB[5]  ; 6.794 ;    ;    ; 6.774 ;
; Y[6]       ; SRAM_DB[6]  ; 6.810 ;    ;    ; 6.821 ;
; Y[7]       ; SRAM_DB[7]  ; 8.637 ;    ;    ; 8.346 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 6.760 ;    ;    ; 6.830 ;
; Y[1]       ; SRAM_DB[1]  ; 7.001 ;    ;    ; 6.953 ;
; Y[2]       ; SRAM_DB[2]  ; 6.807 ;    ;    ; 6.725 ;
; Y[3]       ; SRAM_DB[3]  ; 7.020 ;    ;    ; 6.947 ;
; Y[4]       ; SRAM_DB[4]  ; 6.655 ;    ;    ; 6.671 ;
; Y[5]       ; SRAM_DB[5]  ; 6.549 ;    ;    ; 6.526 ;
; Y[6]       ; SRAM_DB[6]  ; 6.565 ;    ;    ; 6.571 ;
; Y[7]       ; SRAM_DB[7]  ; 8.390 ;    ;    ; 8.096 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.639 ; 4.411 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.897 ; 5.648 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.822 ; 5.573 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.799 ; 4.550 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.639 ; 4.411 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.799 ; 4.550 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.452 ; 5.203 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.452 ; 5.203 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.660 ; 7.112 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.082 ; 3.854 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.296 ; 5.047 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.223 ; 4.974 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.242 ; 3.993 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.082 ; 3.854 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.242 ; 3.993 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.869 ; 4.620 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.869 ; 4.620 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.061 ; 6.513 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.267     ; 4.495     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.278     ; 5.527     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.247     ; 5.496     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.406     ; 4.655     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.267     ; 4.495     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.406     ; 4.655     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.922     ; 5.171     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.922     ; 5.171     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.750     ; 7.298     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 3.715     ; 3.943     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.692     ; 4.941     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.661     ; 4.910     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 3.854     ; 4.103     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.715     ; 3.943     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 3.854     ; 4.103     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.349     ; 4.598     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.349     ; 4.598     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.165     ; 6.713     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; -2.152 ; -56.434       ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.016 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; SRAM_Control_module:inst2|Done_Collect_R           ; 0.383 ; 0.000         ;
; inst15|altpll_component|auto_generated|pll1|clk[0] ; 4.784 ; 0.000         ;
; CLOCK                                              ; 9.418 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+--------+------------------------------------------+---------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                               ; Launch Clock                             ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -2.152 ; SRAM_Control_module:inst2|DataOut[2]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.958     ; 0.631      ;
; -2.147 ; SRAM_Control_module:inst2|DataOut[0]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.958     ; 0.626      ;
; -2.068 ; SRAM_Control_module:inst2|DataOut[1]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.959     ; 0.546      ;
; -2.067 ; SRAM_Control_module:inst2|DataOut[5]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.960     ; 0.544      ;
; -1.997 ; SRAM_Control_module:inst2|DataOut[6]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.959     ; 0.475      ;
; -1.996 ; SRAM_Control_module:inst2|DataOut[3]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.959     ; 0.474      ;
; -1.932 ; SRAM_Control_module:inst2|DataOut[4]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.959     ; 0.410      ;
; -1.917 ; SRAM_Control_module:inst2|DataOut[7]     ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -1.959     ; 0.395      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.108 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.413      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.089 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.394      ;
; -1.079 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.384      ;
; -1.079 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.384      ;
; -1.065 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.370      ;
; -1.051 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.235     ; 1.358      ;
; -1.042 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.238     ; 1.346      ;
; -1.021 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.234     ; 1.329      ;
; -1.021 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.234     ; 1.329      ;
; -1.021 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.234     ; 1.329      ;
; -0.997 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.306      ;
; -0.997 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.306      ;
; -0.994 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.303      ;
; -0.994 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.303      ;
; -0.994 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.303      ;
; -0.994 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.233     ; 1.303      ;
; -0.988 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.235     ; 1.295      ;
; -0.988 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.235     ; 1.295      ;
; -0.988 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[9]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.235     ; 1.295      ;
; -0.978 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.238     ; 1.282      ;
; -0.978 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.238     ; 1.282      ;
; -0.976 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[10]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.231     ; 1.287      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[1]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[2]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[3]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[4]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[5]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.956 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[6]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.241     ; 1.257      ;
; -0.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[11]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.138      ;
; -0.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[7]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.138      ;
; -0.828 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[5]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.138      ;
; -0.825 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[14]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.231     ; 1.136      ;
; -0.811 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|data        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.116      ;
; -0.811 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[0]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.238     ; 1.115      ;
; -0.728 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|isRectangle ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.237     ; 1.033      ;
; -0.727 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[16]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.037      ;
; -0.727 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[8]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.037      ;
; -0.727 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[2]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.037      ;
; -0.727 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[1]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.037      ;
; -0.727 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[0]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.232     ; 1.037      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[17]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[16]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[15]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[14]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[13]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[12]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[11]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[10]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.492 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[9]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.297      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[8]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[7]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[6]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[5]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[4]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[3]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[2]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[1]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.481 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_r[0]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.286      ;
; -0.457 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[12]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.262      ;
; -0.457 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[4]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.262      ;
; -0.446 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[13]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.237     ; 1.251      ;
; -0.435 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[4]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.235     ; 1.242      ;
; -0.430 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[15]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.238     ; 1.234      ;
; -0.418 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[5]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.234     ; 1.226      ;
; -0.418 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[6]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.234     ; 1.226      ;
; -0.418 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[7]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.234     ; 1.226      ;
; -0.401 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[17]  ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.210      ;
; -0.401 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[9]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.210      ;
; -0.399 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[1]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.208      ;
; -0.399 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[0]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.208      ;
; -0.399 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[2]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.208      ;
; -0.399 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|m[3]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.233     ; 1.208      ;
; -0.390 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[6]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.238     ; 1.194      ;
; -0.390 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|ADDR_R[3]   ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.238     ; 1.194      ;
; -0.384 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[7]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.235     ; 1.191      ;
; -0.384 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|n[8]        ; SRAM_Control_module:inst2|Done_Collect_R ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.235     ; 1.191      ;
+--------+------------------------------------------+---------------------------------------+------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.016 ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R ; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.002      ; 0.307      ;
; 0.188 ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[1]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.198 ; SRAM_Control_module:inst2|HREF_Count[9]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; HREF_init_module:inst|L2H_F1             ; HREF_init_module:inst|L2H_F2             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.318      ;
; 0.206 ; SRAM_Control_module:inst2|ADDR_r[17]     ; SRAM_Control_module:inst2|ADDR_r[17]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.208 ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|Count_V[10]            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.327      ;
; 0.214 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.333      ;
; 0.216 ; SRAM_Control_module:inst2|i[2]           ; SRAM_Control_module:inst2|i[3]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.335      ;
; 0.217 ; sync_module:inst3|Count_V[10]            ; sync_module:inst3|isReady                ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.336      ;
; 0.221 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[0]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.340      ;
; 0.271 ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_OE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.390      ;
; 0.281 ; PCLK_init_module:inst1|L2H_F1            ; PCLK_init_module:inst1|L2H_F2            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.400      ;
; 0.299 ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[7]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.305 ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sync_module:inst3|Count_H[3]             ; sync_module:inst3|Count_H[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[0]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; SRAM_Control_module:inst2|ADDR_r[5]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; SRAM_Control_module:inst2|ADDR_r[1]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[5]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[2]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sync_module:inst3|Count_V[4]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; SRAM_Control_module:inst2|ADDR_r[16]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; sync_module:inst3|Count_V[8]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; sync_module:inst3|Count_V[6]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.309 ; SRAM_Control_module:inst2|HREF_Count[6]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.311 ; sync_module:inst3|Count_V[9]             ; sync_module:inst3|Count_V[9]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.311 ; sync_module:inst3|Count_H[7]             ; sync_module:inst3|Count_H[7]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.318 ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[0]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.353 ; VSYNC_init_module:inst5|H2L_F1           ; VSYNC_init_module:inst5|H2L_F2           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.472      ;
; 0.369 ; sync_module:inst3|Count_H[2]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.488      ;
; 0.389 ; sync_module:inst3|Count_V[1]             ; sync_module:inst3|Count_V[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.508      ;
; 0.391 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.510      ;
; 0.392 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.511      ;
; 0.393 ; sync_module:inst3|Count_V[4]             ; SRAM_Control_module:inst2|m[4]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.518      ;
; 0.395 ; sync_module:inst3|Count_V[0]             ; sync_module:inst3|Count_V[0]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.514      ;
; 0.396 ; SRAM_Control_module:inst2|i[1]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.515      ;
; 0.406 ; SRAM_Control_module:inst2|i[3]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.525      ;
; 0.448 ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|i[2]           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.567      ;
; 0.449 ; SRAM_Control_module:inst2|HREF_Count[5]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|SRAM_WE_r      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; SRAM_Control_module:inst2|HREF_Count[7]  ; SRAM_Control_module:inst2|HREF_Count[8]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.569      ;
; 0.450 ; SRAM_Control_module:inst2|HREF_Count[1]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.569      ;
; 0.450 ; SRAM_Control_module:inst2|ADDR_r[13]     ; SRAM_Control_module:inst2|ADDR_r[14]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.569      ;
; 0.453 ; SRAM_Control_module:inst2|i[0]           ; SRAM_Control_module:inst2|Done_VGA_R     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; SRAM_Control_module:inst2|ADDR_r[7]      ; SRAM_Control_module:inst2|ADDR_r[8]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; SRAM_Control_module:inst2|ADDR_r[3]      ; SRAM_Control_module:inst2|ADDR_r[4]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SRAM_Control_module:inst2|HREF_Count[3]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; SRAM_Control_module:inst2|ADDR_r[5]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SRAM_Control_module:inst2|ADDR_r[9]      ; SRAM_Control_module:inst2|ADDR_r[10]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; SRAM_Control_module:inst2|ADDR_r[1]      ; SRAM_Control_module:inst2|ADDR_r[2]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; SRAM_Control_module:inst2|ADDR_r[15]     ; SRAM_Control_module:inst2|ADDR_r[16]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; sync_module:inst3|Count_V[7]             ; sync_module:inst3|Count_V[8]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; SRAM_Control_module:inst2|ADDR_r[11]     ; SRAM_Control_module:inst2|ADDR_r[12]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; sync_module:inst3|Count_V[3]             ; sync_module:inst3|Count_V[4]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; sync_module:inst3|Count_V[5]             ; sync_module:inst3|Count_V[6]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; sync_module:inst3|Count_H[1]             ; sync_module:inst3|Count_H[2]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[5]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; SRAM_Control_module:inst2|HREF_Count[8]  ; SRAM_Control_module:inst2|HREF_Count[9]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[1]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.577      ;
; 0.459 ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[5]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[3]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; sync_module:inst3|Count_V[9]             ; sync_module:inst3|Count_V[10]            ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.579      ;
; 0.460 ; SRAM_Control_module:inst2|ADDR_r[4]      ; SRAM_Control_module:inst2|ADDR_r[6]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; SRAM_Control_module:inst2|HREF_Count[0]  ; SRAM_Control_module:inst2|HREF_Count[2]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.580      ;
; 0.462 ; SRAM_Control_module:inst2|HREF_Count[4]  ; SRAM_Control_module:inst2|HREF_Count[6]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.581      ;
; 0.462 ; SRAM_Control_module:inst2|HREF_Count[2]  ; SRAM_Control_module:inst2|HREF_Count[4]  ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.581      ;
; 0.463 ; SRAM_Control_module:inst2|ADDR_r[6]      ; SRAM_Control_module:inst2|ADDR_r[7]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; SRAM_Control_module:inst2|ADDR_r[8]      ; SRAM_Control_module:inst2|ADDR_r[9]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; SRAM_Control_module:inst2|ADDR_r[12]     ; SRAM_Control_module:inst2|ADDR_r[13]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SRAM_Control_module:inst2|ADDR_r[14]     ; SRAM_Control_module:inst2|ADDR_r[15]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SRAM_Control_module:inst2|ADDR_r[2]      ; SRAM_Control_module:inst2|ADDR_r[3]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; SRAM_Control_module:inst2|ADDR_r[0]      ; SRAM_Control_module:inst2|ADDR_r[1]      ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sync_module:inst3|Count_V[2]             ; sync_module:inst3|Count_V[3]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; sync_module:inst3|Count_H[0]             ; sync_module:inst3|Count_H[1]             ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.465 ; SRAM_Control_module:inst2|ADDR_r[10]     ; SRAM_Control_module:inst2|ADDR_r[11]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.584      ;
; 0.466 ; SRAM_Control_module:inst2|ADDR_r[16]     ; SRAM_Control_module:inst2|ADDR_r[17]     ; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.585      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SRAM_Control_module:inst2|Done_Collect_R'                                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R|q                ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|inclk[0] ;
; 0.576 ; 0.576        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|Done_Collect_R~clkctrl|outclk   ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[4]  ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[6]  ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[7]  ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[0]  ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[1]  ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[2]  ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[3]  ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; SRAM_Control_module:inst2|Done_Collect_R ; Fall       ; SRAM_Control_module:inst2|DataOut[5]  ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[4]|datad                ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[6]|datad                ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[7]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[0]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[1]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[2]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[3]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; SRAM_Control_module:inst2|Done_Collect_R ; Rise       ; inst2|DataOut[5]|datad                ;
+-------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst15|altpll_component|auto_generated|pll1|clk[0]'                                                                        ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|Done_VGA_R     ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_OE_r      ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_WE_r      ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[0]           ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[1]           ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[2]           ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|i[3]           ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F1           ;
; 4.784 ; 5.000        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; VSYNC_init_module:inst5|H2L_F2           ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[12]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[13]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[15]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[4]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[0]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[10]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[11]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[12]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[13]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[14]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[15]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[16]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[17]     ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[1]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[2]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[3]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[4]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[5]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[6]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[7]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[8]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_r[9]      ;
; 4.785 ; 5.001        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|SRAM_CE_r      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F1             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; HREF_init_module:inst|L2H_F2             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F1            ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PCLK_init_module:inst1|L2H_F2            ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[11]     ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[14]     ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[17]     ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[3]      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[5]      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[6]      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[7]      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[9]      ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[5]           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[6]           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[7]           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[0]           ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[0]             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[1]             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[2]             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[3]             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[7]             ;
; 4.786 ; 5.002        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[8]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[0]      ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[10]     ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[16]     ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[1]      ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[2]      ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|ADDR_R[8]      ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[0]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[1]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[2]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[3]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[4]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[5]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[6]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[7]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[8]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|HREF_Count[9]  ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|data           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|isRectangle    ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[0]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[1]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[2]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[3]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|m[4]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[1]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[2]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[3]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[4]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[5]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[6]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[7]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[8]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; SRAM_Control_module:inst2|n[9]           ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[10]            ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[4]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[5]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[6]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_H[9]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[0]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[10]            ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[1]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[2]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[3]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[4]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[5]             ;
; 4.787 ; 5.003        ; 0.216          ; High Pulse Width ; inst15|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sync_module:inst3|Count_V[6]             ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.418  ; 9.418        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.418  ; 9.418        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 9.460  ; 9.460        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                                ;
; 10.539 ; 10.539       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                                ;
; 10.580 ; 10.580       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.580 ; 10.580       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst15|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                              ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; 1.240 ; 2.056 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; 0.817 ; 1.590 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; 0.968 ; 1.776 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; 1.226 ; 2.033 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; 1.159 ; 1.953 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; 1.240 ; 2.056 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; 1.010 ; 1.784 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; 0.965 ; 1.749 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; 0.980 ; 1.761 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; 2.642 ; 3.484 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; 2.566 ; 3.378 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; 2.521 ; 3.318 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; -0.337 ; -1.095 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.337 ; -1.095 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.482 ; -1.269 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.640 ; -1.426 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.583 ; -1.368 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.667 ; -1.461 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.439 ; -1.206 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.479 ; -1.247 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.409 ; -1.182 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; -2.231 ; -3.054 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; -2.163 ; -2.964 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; -2.106 ; -2.900 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 5.036 ; 4.856 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.659 ; 3.672 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.791 ; 3.810 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.036 ; 4.856 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.280 ; 3.268 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.795 ; 3.889 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.965 ; 4.770 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.042 ; 2.997 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.489 ; 3.474 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.498 ; 3.477 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.355 ; 3.344 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.818 ; 3.871 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.949 ; 4.062 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.971 ; 4.087 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.865 ; 3.956 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.759 ; 3.818 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.379 ; 3.376 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.685 ; 3.700 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.532 ; 3.521 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.462 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.460 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 4.994 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 5.181 ; 5.020 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.804 ; 3.836 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.954 ; 3.991 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.181 ; 5.020 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.387 ; 3.394 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.983 ; 4.003 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.109 ; 4.933 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.149 ; 3.123 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.633 ; 3.637 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.664 ; 3.655 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.548 ; 3.474 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.962 ; 4.034 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 4.155 ; 4.194 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 4.177 ; 4.219 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 4.073 ; 4.090 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.903 ; 3.981 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.524 ; 3.540 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.830 ; 3.864 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.676 ; 3.683 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.642 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.640 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 4.987 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 4.655 ; 4.572 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 3.139 ; 3.227 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 3.327 ; 3.444 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 4.505 ; 4.397 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 3.365 ; 3.480 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 3.107 ; 3.209 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 4.655 ; 4.572 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 3.043 ; 3.106 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 2.980 ; 3.045 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 2.973 ; 3.050 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 2.837 ; 2.866 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 3.538 ; 3.689 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 3.591 ; 3.771 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 3.550 ; 3.699 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 3.001 ; 3.099 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 3.672 ; 3.857 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 3.096 ; 3.197 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 3.280 ; 3.389 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 3.160 ; 3.241 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 2.379 ; 2.388 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 2.379 ; 2.388 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 2.127 ; 2.165 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 2.092 ; 2.121 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 2.624 ; 2.608 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 3.922 ; 4.169 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 3.920 ; 4.167 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 4.676 ; 4.962 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 5.454 ; 5.514 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 4.297 ; 4.453 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 2.950 ; 2.904 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.536 ; 3.544 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.634 ; 3.658 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.918 ; 4.734 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.175 ; 3.160 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.660 ; 3.737 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.854 ; 4.657 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 2.950 ; 2.904 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.379 ; 3.362 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.382 ; 3.355 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.231 ; 3.207 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.688 ; 3.736 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.808 ; 3.903 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.829 ; 3.927 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.727 ; 3.801 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.632 ; 3.685 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.267 ; 3.261 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.561 ; 3.572 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.415 ; 3.400 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.345 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.343 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 4.877 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 3.053 ; 3.026 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.674 ; 3.701 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.798 ; 3.822 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.056 ; 4.891 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.277 ; 3.281 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.827 ; 3.845 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.993 ; 4.815 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.053 ; 3.026 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.517 ; 3.519 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.523 ; 3.519 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.411 ; 3.343 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.825 ; 3.892 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.993 ; 4.029 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 4.014 ; 4.053 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.915 ; 3.930 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.770 ; 3.842 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.405 ; 3.418 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.700 ; 3.730 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.551 ; 3.556 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.515 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.513 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 4.860 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 2.233 ; 2.225 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 2.742 ; 2.810 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 2.749 ; 2.812 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 4.122 ; 3.993 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 2.458 ; 2.481 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 2.704 ; 2.786 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 4.074 ; 3.932 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 2.233 ; 2.225 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 2.602 ; 2.641 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 2.636 ; 2.682 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 2.491 ; 2.511 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 3.057 ; 3.185 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 3.173 ; 3.314 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 2.874 ; 2.984 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 2.606 ; 2.684 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 2.886 ; 3.006 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 2.357 ; 2.397 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 2.828 ; 2.915 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 2.779 ; 2.844 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 2.069 ; 2.081 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 2.069 ; 2.081 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 1.828 ; 1.868 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 1.794 ; 1.824 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 2.312 ; 2.300 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 3.220 ; 3.404 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 3.218 ; 3.402 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 3.170 ; 3.333 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 4.752 ; 4.749 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 3.429 ; 3.590 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.801 ;    ;    ; 4.508 ;
; Y[1]       ; SRAM_DB[1]  ; 3.875 ;    ;    ; 4.580 ;
; Y[2]       ; SRAM_DB[2]  ; 3.766 ;    ;    ; 4.426 ;
; Y[3]       ; SRAM_DB[3]  ; 3.853 ;    ;    ; 4.551 ;
; Y[4]       ; SRAM_DB[4]  ; 3.726 ;    ;    ; 4.406 ;
; Y[5]       ; SRAM_DB[5]  ; 3.655 ;    ;    ; 4.313 ;
; Y[6]       ; SRAM_DB[6]  ; 3.677 ;    ;    ; 4.343 ;
; Y[7]       ; SRAM_DB[7]  ; 5.119 ;    ;    ; 5.619 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.683 ;    ;    ; 4.381 ;
; Y[1]       ; SRAM_DB[1]  ; 3.756 ;    ;    ; 4.451 ;
; Y[2]       ; SRAM_DB[2]  ; 3.651 ;    ;    ; 4.303 ;
; Y[3]       ; SRAM_DB[3]  ; 3.731 ;    ;    ; 4.419 ;
; Y[4]       ; SRAM_DB[4]  ; 3.612 ;    ;    ; 4.284 ;
; Y[5]       ; SRAM_DB[5]  ; 3.544 ;    ;    ; 4.194 ;
; Y[6]       ; SRAM_DB[6]  ; 3.565 ;    ;    ; 4.223 ;
; Y[7]       ; SRAM_DB[7]  ; 5.006 ;    ;    ; 5.498 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.277 ; 2.161 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.807 ; 2.695 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.789 ; 2.677 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.361 ; 2.249 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.277 ; 2.161 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.361 ; 2.249 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.621 ; 2.509 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.621 ; 2.509 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.234 ; 3.937 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 1.985 ; 1.869 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.497 ; 2.385 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.480 ; 2.368 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.069 ; 1.957 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.985 ; 1.869 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.069 ; 1.957 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.318 ; 2.206 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.318 ; 2.206 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.925 ; 3.628 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.218     ; 2.334     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.803     ; 2.915     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.789     ; 2.901     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.306     ; 2.418     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.218     ; 2.334     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.306     ; 2.418     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.598     ; 2.710     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.598     ; 2.710     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 4.039     ; 4.336     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 1.923     ; 2.039     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.488     ; 2.600     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.475     ; 2.587     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.011     ; 2.123     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.923     ; 2.039     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.011     ; 2.123     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.292     ; 2.404     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.292     ; 2.404     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.726     ; 4.023     ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -4.645   ; -0.351 ; N/A      ; N/A     ; 0.269               ;
;  CLOCK                                              ; N/A      ; N/A    ; N/A      ; N/A     ; 9.418               ;
;  SRAM_Control_module:inst2|Done_Collect_R           ; N/A      ; N/A    ; N/A      ; N/A     ; 0.269               ;
;  inst15|altpll_component|auto_generated|pll1|clk[0] ; -4.645   ; -0.351 ; N/A      ; N/A     ; 4.697               ;
; Design-wide TNS                                     ; -126.657 ; -0.351 ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK                                              ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  SRAM_Control_module:inst2|Done_Collect_R           ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  inst15|altpll_component|auto_generated|pll1|clk[0] ; -126.657 ; -0.351 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                              ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; 3.270 ; 3.446 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.275 ; 2.543 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.606 ; 2.899 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.161 ; 3.380 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.010 ; 3.240 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; 3.270 ; 3.446 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.641 ; 2.902 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.590 ; 2.831 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; 2.645 ; 2.892 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; 5.531 ; 5.845 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; 5.305 ; 5.680 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; 5.254 ; 5.561 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                 ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_DB[*]  ; SRAM_Control_module:inst2|Done_Collect_R ; -0.337 ; -1.095 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[0] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.337 ; -1.095 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[1] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.482 ; -1.269 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[2] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.640 ; -1.426 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[3] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.583 ; -1.368 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[4] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.667 ; -1.461 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[5] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.439 ; -1.206 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[6] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.479 ; -1.247 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_DB[7] ; SRAM_Control_module:inst2|Done_Collect_R ; -0.409 ; -1.182 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; HREF        ; CLOCK                                    ; -2.231 ; -3.054 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; PCLK        ; CLOCK                                    ; -2.163 ; -2.964 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC       ; CLOCK                                    ; -2.106 ; -2.900 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 9.876  ; 9.260  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.930  ; 7.562  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.319  ; 7.908  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.876  ; 9.260  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.175  ; 6.779  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.371  ; 8.045  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.688  ; 9.038  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.530  ; 6.150  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.598  ; 7.218  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.586  ; 7.234  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.236  ; 6.988  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.318  ; 7.989  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.608  ; 8.376  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.619  ; 8.404  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.509  ; 8.294  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.119  ; 7.835  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.279  ; 7.008  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.097  ; 7.653  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.724  ; 7.311  ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.475  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 7.474  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 9.715  ;        ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 9.754  ; 9.181  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.808  ; 7.483  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.214  ; 7.828  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.754  ; 9.181  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.079  ; 6.726  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 8.292  ; 7.809  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 9.566  ; 8.959  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 6.434  ; 6.097  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.475  ; 7.138  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.473  ; 7.153  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 7.184  ; 6.813  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.193  ; 7.907  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.582  ; 8.193  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.591  ; 8.219  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 8.379  ; 8.007  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.993  ; 7.752  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.158  ; 6.930  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.975  ; 7.574  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 7.597  ; 7.227  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 7.108  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 7.107  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;        ; 9.078  ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 9.332  ; 8.647  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 7.110  ; 6.730  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 7.653  ; 7.242  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 9.016  ; 8.414  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 7.814  ; 7.382  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 7.053  ; 6.720  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 9.332  ; 8.647  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 6.965  ; 6.573  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 6.816  ; 6.411  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 6.803  ; 6.443  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 6.461  ; 6.133  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 8.127  ; 7.725  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 8.154  ; 7.770  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 8.069  ; 7.707  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 6.762  ; 6.540  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 8.370  ; 8.003  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 7.069  ; 6.779  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 7.556  ; 7.149  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 7.270  ; 6.862  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 5.051  ; 5.368  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 5.051  ; 5.368  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 4.553  ; 4.821  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 4.476  ; 4.672  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 5.476  ; 5.791  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 9.052  ; 8.677  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 9.051  ; 8.676  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 10.969 ; 10.398 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 11.292 ; 10.647 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 9.886  ; 9.351  ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port                               ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 2.950 ; 2.904 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.536 ; 3.544 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.634 ; 3.658 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.918 ; 4.734 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.175 ; 3.160 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.660 ; 3.737 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.854 ; 4.657 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 2.950 ; 2.904 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.379 ; 3.362 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.382 ; 3.355 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.231 ; 3.207 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.688 ; 3.736 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.808 ; 3.903 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.829 ; 3.927 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.727 ; 3.801 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.632 ; 3.685 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.267 ; 3.261 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.561 ; 3.572 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.415 ; 3.400 ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.345 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ; 3.343 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ; 4.877 ;       ; Rise       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; SRAM_Control_module:inst2|Done_Collect_R ; 3.053 ; 3.026 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[0]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.674 ; 3.701 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[1]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.798 ; 3.822 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[2]    ; SRAM_Control_module:inst2|Done_Collect_R ; 5.056 ; 4.891 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[3]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.277 ; 3.281 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[4]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.827 ; 3.845 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[5]    ; SRAM_Control_module:inst2|Done_Collect_R ; 4.993 ; 4.815 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[6]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.053 ; 3.026 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[7]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.517 ; 3.519 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[8]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.523 ; 3.519 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[9]    ; SRAM_Control_module:inst2|Done_Collect_R ; 3.411 ; 3.343 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[10]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.825 ; 3.892 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[11]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.993 ; 4.029 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[12]   ; SRAM_Control_module:inst2|Done_Collect_R ; 4.014 ; 4.053 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[13]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.915 ; 3.930 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[14]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.770 ; 3.842 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[15]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.405 ; 3.418 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[16]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.700 ; 3.730 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
;  SRAM_A[17]   ; SRAM_Control_module:inst2|Done_Collect_R ; 3.551 ; 3.556 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_B         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.515 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_G         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 3.513 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; VGA_R         ; SRAM_Control_module:inst2|Done_Collect_R ;       ; 4.860 ; Fall       ; SRAM_Control_module:inst2|Done_Collect_R           ;
; SRAM_A[*]     ; CLOCK                                    ; 2.233 ; 2.225 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]    ; CLOCK                                    ; 2.742 ; 2.810 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]    ; CLOCK                                    ; 2.749 ; 2.812 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]    ; CLOCK                                    ; 4.122 ; 3.993 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]    ; CLOCK                                    ; 2.458 ; 2.481 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]    ; CLOCK                                    ; 2.704 ; 2.786 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]    ; CLOCK                                    ; 4.074 ; 3.932 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]    ; CLOCK                                    ; 2.233 ; 2.225 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]    ; CLOCK                                    ; 2.602 ; 2.641 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]    ; CLOCK                                    ; 2.636 ; 2.682 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]    ; CLOCK                                    ; 2.491 ; 2.511 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10]   ; CLOCK                                    ; 3.057 ; 3.185 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11]   ; CLOCK                                    ; 3.173 ; 3.314 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12]   ; CLOCK                                    ; 2.874 ; 2.984 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13]   ; CLOCK                                    ; 2.606 ; 2.684 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14]   ; CLOCK                                    ; 2.886 ; 3.006 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15]   ; CLOCK                                    ; 2.357 ; 2.397 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16]   ; CLOCK                                    ; 2.828 ; 2.915 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17]   ; CLOCK                                    ; 2.779 ; 2.844 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_BYTE[*]  ; CLOCK                                    ; 2.069 ; 2.081 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_BYTE[0] ; CLOCK                                    ; 2.069 ; 2.081 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_CS       ; CLOCK                                    ; 1.828 ; 1.868 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_OE       ; CLOCK                                    ; 1.794 ; 1.824 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE       ; CLOCK                                    ; 2.312 ; 2.300 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B         ; CLOCK                                    ; 3.220 ; 3.404 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G         ; CLOCK                                    ; 3.218 ; 3.402 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK                                    ; 3.170 ; 3.333 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R         ; CLOCK                                    ; 4.752 ; 4.749 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK                                    ; 3.429 ; 3.590 ; Rise       ; inst15|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------------------------------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 7.790 ;    ;    ; 7.997 ;
; Y[1]       ; SRAM_DB[1]  ; 8.031 ;    ;    ; 8.145 ;
; Y[2]       ; SRAM_DB[2]  ; 7.823 ;    ;    ; 7.889 ;
; Y[3]       ; SRAM_DB[3]  ; 8.112 ;    ;    ; 8.204 ;
; Y[4]       ; SRAM_DB[4]  ; 7.665 ;    ;    ; 7.820 ;
; Y[5]       ; SRAM_DB[5]  ; 7.543 ;    ;    ; 7.655 ;
; Y[6]       ; SRAM_DB[6]  ; 7.575 ;    ;    ; 7.703 ;
; Y[7]       ; SRAM_DB[7]  ; 9.658 ;    ;    ; 9.536 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Y[0]       ; SRAM_DB[0]  ; 3.683 ;    ;    ; 4.381 ;
; Y[1]       ; SRAM_DB[1]  ; 3.756 ;    ;    ; 4.451 ;
; Y[2]       ; SRAM_DB[2]  ; 3.651 ;    ;    ; 4.303 ;
; Y[3]       ; SRAM_DB[3]  ; 3.731 ;    ;    ; 4.419 ;
; Y[4]       ; SRAM_DB[4]  ; 3.612 ;    ;    ; 4.284 ;
; Y[5]       ; SRAM_DB[5]  ; 3.544 ;    ;    ; 4.194 ;
; Y[6]       ; SRAM_DB[6]  ; 3.565 ;    ;    ; 4.223 ;
; Y[7]       ; SRAM_DB[7]  ; 5.006 ;    ;    ; 5.498 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CS      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BYTE[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_BYTE[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; SRAM_DB[7] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[6] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[5] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[4] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[3] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[2] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[1] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DB[0] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RESET      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; VSYNC      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PCLK       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HREF       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[7]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[6]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[5]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[4]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[3]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[2]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[1]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Y[0]       ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; VGA_R        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; VGA_G        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; VGA_B        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_CS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_BYTE[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_BYTE[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.09 V              ; -0.00842 V          ; 0.277 V                              ; 0.268 V                              ; 5.24e-09 s                  ; 3.95e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.09 V             ; -0.00842 V         ; 0.277 V                             ; 0.268 V                             ; 5.24e-09 s                 ; 3.95e-09 s                 ; No                        ; Yes                       ;
; SRAM_DB[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; VGA_G        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_WE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_CS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_OE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_BYTE[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_BYTE[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.08 V              ; -0.00375 V          ; 0.284 V                              ; 0.246 V                              ; 6.17e-09 s                  ; 4.91e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.08 V             ; -0.00375 V         ; 0.284 V                             ; 0.246 V                             ; 6.17e-09 s                 ; 4.91e-09 s                 ; No                        ; Yes                       ;
; SRAM_DB[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_DB[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_DB[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_DB[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_DB[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; SRAM_DB[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; VGA_R        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; VGA_G        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; VGA_B        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_WE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_CS      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_OE      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[17]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[16]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; SRAM_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; SRAM_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_BYTE[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_BYTE[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.48 V              ; -0.0129 V           ; 0.351 V                              ; 0.278 V                              ; 4.12e-09 s                  ; 3.46e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.48 V             ; -0.0129 V          ; 0.351 V                             ; 0.278 V                             ; 4.12e-09 s                 ; 3.46e-09 s                 ; No                        ; No                        ;
; SRAM_DB[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_DB[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_DB[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_DB[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_DB[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; SRAM_DB[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 9212     ; 0        ; 0        ; 0        ;
; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 57       ; 65       ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; inst15|altpll_component|auto_generated|pll1|clk[0] ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 9212     ; 0        ; 0        ; 0        ;
; SRAM_Control_module:inst2|Done_Collect_R           ; inst15|altpll_component|auto_generated|pll1|clk[0] ; 57       ; 65       ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 123   ; 123  ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 106   ; 106  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Feb 26 16:45:10 2014
Info: Command: quartus_sta OV_7620 -c OV_7620
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst2|DataOut[7]|combout" is a latch
    Warning: Node "inst2|DataOut[2]|combout" is a latch
    Warning: Node "inst2|DataOut[0]|combout" is a latch
    Warning: Node "inst2|DataOut[1]|combout" is a latch
    Warning: Node "inst2|DataOut[3]|combout" is a latch
    Warning: Node "inst2|DataOut[5]|combout" is a latch
    Warning: Node "inst2|DataOut[6]|combout" is a latch
    Warning: Node "inst2|DataOut[4]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'OV_7620.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK CLOCK
    Info: create_generated_clock -source {inst15|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst15|altpll_component|auto_generated|pll1|clk[0]} {inst15|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name SRAM_Control_module:inst2|Done_Collect_R SRAM_Control_module:inst2|Done_Collect_R
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.645
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.645      -126.657 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is -0.247
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.247        -0.247 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 0.368
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.368         0.000 SRAM_Control_module:inst2|Done_Collect_R 
    Info:     4.698         0.000 inst15|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.856         0.000 CLOCK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.981
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.981      -104.631 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is -0.351
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.351        -0.351 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 0.269
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.269         0.000 SRAM_Control_module:inst2|Done_Collect_R 
    Info:     4.697         0.000 inst15|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.854         0.000 CLOCK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {SRAM_Control_module:inst2|Done_Collect_R}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst15|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.152
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.152       -56.434 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.016
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.016         0.000 inst15|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 0.383
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.383         0.000 SRAM_Control_module:inst2|Done_Collect_R 
    Info:     4.784         0.000 inst15|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.418         0.000 CLOCK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 282 megabytes
    Info: Processing ended: Wed Feb 26 16:45:16 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


