adi_refsrc_21_Isrc_13_4_1_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_21_Isrc_13_4_1_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_21_Isrc_15_17_15_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_21_Isrc_15_17_15_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_19_17_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_19_17_10_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_23_Isrc_13_6_5_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 5))
adi_refsrc_23_Isrc_13_6_5_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 5))
adi_refsrc_17_Isrc_1_9_refsnk_19.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_17_Isrc_1_9_refsnk_19.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_13_Isrc_19_15_13_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 4)
adi_refsrc_13_Isrc_19_15_13_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 4)
adi_refsrc_21_Isrc_2_13_10_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 1)
adi_refsrc_21_Isrc_2_13_10_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 1)
adi_refsrc_27_Isrc_18_6_14_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_27_Isrc_18_6_14_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_25_Isrc_9_4_12_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (Isrc2 - 4))
adi_refsrc_25_Isrc_9_4_12_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (Isrc2 - 4))
adi_refsrc_27_Isrc_15_8_10_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_27_Isrc_15_8_10_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_28_Isrc_2_7_17_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 6)
adi_refsrc_28_Isrc_2_7_17_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 6)
adi_refsrc_11_Isrc_13_8_16_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_11_Isrc_13_8_16_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_7_Isrc_14_13_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_14_13_11_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_24_Isrc_3_18_10_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else (Isrc2 - 2))
adi_refsrc_24_Isrc_3_18_10_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else (Isrc2 - 2))
adi_refsrc_26_Isrc_11_5_9_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_26_Isrc_11_5_9_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_21_Isrc_5_13_10_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_21_Isrc_5_13_10_refsnk_22.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_5_Isrc_12_1_1_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 5)
adi_refsrc_5_Isrc_12_1_1_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 5)
adi_refsrc_15_Isrc_5_13_11_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_15_Isrc_5_13_11_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_23_Isrc_9_9_13_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else (Isrc2 - 5))
adi_refsrc_23_Isrc_9_9_13_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else (Isrc2 - 5))
adi_refsrc_7_Isrc_8_6_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_8_6_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_9_Isrc_11_7_2_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_9_Isrc_11_7_2_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_5_Isrc_4_7_14_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 5)
adi_refsrc_5_Isrc_4_7_14_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 5)
adi_refsrc_21_Isrc_13_10_16_refsnk_27.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_21_Isrc_13_10_16_refsnk_27.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_6_Isrc_5_11_14_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_6_Isrc_5_11_14_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_16_Isrc_13_18_6_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_16_Isrc_13_18_6_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_6_Isrc_8_14_6_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 1)
adi_refsrc_6_Isrc_8_14_6_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 1)
adi_refsrc_7_Isrc_14_1_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_14_1_9_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_9_Isrc_7_16_6_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_9_Isrc_7_16_6_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_30_Isrc_13_16_6_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_30_Isrc_13_16_6_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_23_Isrc_10_13_4_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 5))
adi_refsrc_23_Isrc_10_13_4_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 5))
adi_refsrc_4_Isrc_15_3_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 6)
adi_refsrc_4_Isrc_15_3_12_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 6)
adi_refsrc_31_Isrc_6_14_4_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 2)
adi_refsrc_31_Isrc_6_14_4_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 2)
adi_refsrc_20_Isrc_1_6_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 6)
adi_refsrc_20_Isrc_1_6_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 6)
adi_refsrc_7_Isrc_11_14_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_11_14_14_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_13_Isrc_13_3_18_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_13_Isrc_13_3_18_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_4_Isrc_9_14_14_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_4_Isrc_9_14_14_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_26_Isrc_2_11_9_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B0) < (Isrc2 + Isrc2)) then 0 else 2)
adi_refsrc_26_Isrc_2_11_9_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B0) < (Isrc2 + Isrc2)) then 0 else 2)
adi_refsrc_29_Isrc_11_13_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_29_Isrc_11_13_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_29_Isrc_10_10_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 2)
adi_refsrc_29_Isrc_10_10_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc1 < B1)) then 0 else 2)
adi_refsrc_8_Isrc_19_15_9_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else ((B1 * 5) + (B1 * 6)))
adi_refsrc_8_Isrc_19_15_9_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else ((B1 * 5) + (B1 * 6)))
adi_refsrc_33_Isrc_1_11_14_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_33_Isrc_1_11_14_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_24_Isrc_18_14_6_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 6))
adi_refsrc_24_Isrc_18_14_6_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 6))
adi_refsrc_23_Isrc_3_6_13_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else (Isrc2 - 5))
adi_refsrc_23_Isrc_3_6_13_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else (Isrc2 - 5))
adi_refsrc_5_Isrc_9_9_13_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 5)
adi_refsrc_5_Isrc_9_9_13_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 5)
adi_refsrc_5_Isrc_10_14_4_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 3))
adi_refsrc_5_Isrc_10_14_4_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 3))
adi_refsrc_4_Isrc_11_12_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_4_Isrc_11_12_9_refsnk_5.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_13_Isrc_4_6_6_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 4)
adi_refsrc_13_Isrc_4_6_6_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 4)
adi_refsrc_0_Isrc_13_10_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_0_Isrc_13_10_refsnk_2.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_33_Isrc_8_6_5_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_33_Isrc_8_6_5_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_15_Isrc_1_7_3_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((1 + B0) < (Isrc1 + Isrc2)) then 0 else 4)
adi_refsrc_15_Isrc_1_7_3_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((1 + B0) < (Isrc1 + Isrc2)) then 0 else 4)
adi_refsrc_25_Isrc_12_9_2_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 1))
adi_refsrc_25_Isrc_12_9_2_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 1))
adi_refsrc_6_Isrc_4_1_8_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 1)
adi_refsrc_6_Isrc_4_1_8_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 1)
adi_refsrc_32_Isrc_11_17_17_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_32_Isrc_11_17_17_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_31_Isrc_11_7_17_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_31_Isrc_11_7_17_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_25_Isrc_19_5_14_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B0) && (B0 < B1)) then 0 else ((B1 + B0) + (B1 * 6)))
adi_refsrc_25_Isrc_19_5_14_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B0) && (B0 < B1)) then 0 else ((B1 + B0) + (B1 * 6)))
adi_refsrc_20_Isrc_2_17_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 6)
adi_refsrc_20_Isrc_2_17_refsnk_26.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 6)
adi_refsrc_7_Isrc_17_12_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_17_12_17_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc2 < B0)) then 0 else 1)
adi_refsrc_27_Isrc_19_2_4_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (if ((Isrc2 + Isrc2) < B0) then (if ((B0 + 1) < (Isrc2 + Isrc2)) then (B0 + 1) else ((B1 + 0) + (B0 + 3))) else (if ((B1 + Isrc2) < (B0 + B0)) then ((B1 - 1) + (B1 * 3)) else (if (Isrc0 < B0) then ((1 + 6) + (B1 * 6)) else ((B1 + 5) * (1 + 6))))))
adi_refsrc_27_Isrc_19_2_4_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (if ((Isrc2 + Isrc2) < B0) then (if ((B0 + 1) < (Isrc2 + Isrc2)) then (B0 + 1) else ((B1 + 0) + (B0 + 3))) else (if ((B1 + Isrc2) < (B0 + B0)) then ((B1 - 1) + (B1 * 3)) else (if (Isrc0 < B0) then ((1 + 6) + (B1 * 6)) else ((B1 + 5) * (1 + 6))))))
adi_refsrc_15_Isrc_17_6_6_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_15_Isrc_17_6_6_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_32_Isrc_4_6_5_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 4)
adi_refsrc_32_Isrc_4_6_5_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 4)
adi_refsrc_7_Isrc_19_13_6_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_19_13_6_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_13_Isrc_9_10_5_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 4)
adi_refsrc_13_Isrc_9_10_5_refsnk_13.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 4)
adi_refsrc_24_Isrc_11_13_4_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 5))
adi_refsrc_24_Isrc_11_13_4_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc1 - 5))
adi_refsrc_16_Isrc_4_10_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_16_Isrc_4_10_13_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_9_Isrc_1_7_1_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 2) < (Isrc1 + Isrc1)) then 0 else 2)
adi_refsrc_9_Isrc_1_7_1_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 2) < (Isrc1 + Isrc1)) then 0 else 2)
adi_refsrc_10_Isrc_13_6_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_10_Isrc_13_6_5_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_26_Isrc_6_4_1_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_26_Isrc_6_4_1_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_33_Isrc_14_5_13_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_33_Isrc_14_5_13_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_25_Isrc_1_7_1_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 2) < (Isrc1 + Isrc1)) then 0 else (2 * 4))
adi_refsrc_25_Isrc_1_7_1_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 2) < (Isrc1 + Isrc1)) then 0 else (2 * 4))
adi_refsrc_5_Isrc_12_9_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B0) && (Isrc1 < B1)) then 0 else (Isrc1 - 2))
adi_refsrc_5_Isrc_12_9_12_refsnk_4.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B0) && (Isrc1 < B1)) then 0 else (Isrc1 - 2))
adi_refsrc_22_Isrc_5_17_12_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc2 - 5))
adi_refsrc_22_Isrc_5_17_12_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc2 - 5))
adi_refsrc_29_Isrc_3_2_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 2
adi_refsrc_29_Isrc_3_2_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: 2
adi_refsrc_30_Isrc_15_13_18_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_30_Isrc_15_13_18_refsnk_30.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_5_Isrc_9_2_18_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 5)
adi_refsrc_5_Isrc_9_2_18_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 5)
adi_refsrc_27_Isrc_17_16_17_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_27_Isrc_17_16_17_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_23_Isrc_10_5_9_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else (Isrc2 - 1))
adi_refsrc_23_Isrc_10_5_9_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else (Isrc2 - 1))
adi_refsrc_31_Isrc_18_16_12_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_31_Isrc_18_16_12_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 2)
adi_refsrc_7_Isrc_18_16_5_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_7_Isrc_18_16_5_refsnk_8.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc0 < B0)) then 0 else 1)
adi_refsrc_18_Isrc_6_1_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 3)
adi_refsrc_18_Isrc_6_1_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (B1 < Isrc0) then 0 else 3)
adi_refsrc_31_Isrc_1_9_18_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_31_Isrc_1_9_18_refsnk_33.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_9_Isrc_2_18_17_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_9_Isrc_2_18_17_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_7_Isrc_20_15_5_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B1 + B0) < (Isrc0 + Isrc0)) then 0 else ((B1 * 5) + (B1 * 6)))
adi_refsrc_7_Isrc_20_15_5_refsnk_6.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B1 + B0) < (Isrc0 + Isrc0)) then 0 else ((B1 * 5) + (B1 * 6)))
adi_refsrc_33_Isrc_14_14_16_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_33_Isrc_14_14_16_refsnk_31.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_16_Isrc_2_16_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_16_Isrc_2_16_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_15_Isrc_19_5_9_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_15_Isrc_19_5_9_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 4)
adi_refsrc_22_Isrc_1_18_16_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else (3 + 4))
adi_refsrc_22_Isrc_1_18_16_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else (3 + 4))
adi_refsrc_16_Isrc_4_7_12_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_16_Isrc_4_7_12_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc2 < B0) then 0 else 2)
adi_refsrc_9_Isrc_19_2_14_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_9_Isrc_19_2_14_refsnk_11.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_16_Isrc_7_6_16_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_16_Isrc_7_6_16_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_24_Isrc_6_6_3_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc2 + 2) < (B1 + 1)) && ((Isrc1 + 2) < B0)) then 0 else (if ((Isrc2 + (B0 + 1)) < ((Isrc1 + Isrc1) + (Isrc1 + Isrc1))) then ((3 * 4) * (B0 - 3)) else ((3 * 4) * (B0 - 3))))
adi_refsrc_24_Isrc_6_6_3_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (((Isrc2 + 2) < (B1 + 1)) && ((Isrc1 + 2) < B0)) then 0 else (if ((Isrc2 + (B0 + 1)) < ((Isrc1 + Isrc1) + (Isrc1 + Isrc1))) then ((3 * 4) * (B0 - 3)) else ((3 * 4) * (B0 - 3))))
adi_refsrc_17_Isrc_5_12_refsnk_19.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_17_Isrc_5_12_refsnk_19.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_22_Isrc_9_17_4_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 2))
adi_refsrc_22_Isrc_9_17_4_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc0 - 2))
adi_refsrc_24_Isrc_13_10_17_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (Isrc1 - 2))
adi_refsrc_24_Isrc_13_10_17_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else (Isrc1 - 2))
adi_refsrc_25_Isrc_16_6_14_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B1)) then 0 else (Isrc2 - 6))
adi_refsrc_25_Isrc_16_6_14_refsnk_25.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B0) && (Isrc2 < B1)) then 0 else (Isrc2 - 6))
adi_refsrc_27_Isrc_14_16_6_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_27_Isrc_14_16_6_refsnk_21.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_24_Isrc_2_11_6_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B0) < (Isrc1 + Isrc2)) then 0 else (Isrc1 - 3))
adi_refsrc_24_Isrc_2_11_6_refsnk_24.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((2 + B0) < (Isrc1 + Isrc2)) then 0 else (Isrc1 - 3))
adi_refsrc_16_Isrc_18_12_4_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_16_Isrc_18_12_4_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 2)
adi_refsrc_5_Isrc_3_11_5_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 + B0) < (Isrc1 + Isrc2)) then 0 else 5)
adi_refsrc_5_Isrc_3_11_5_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 + B0) < (Isrc1 + Isrc2)) then 0 else 5)
adi_refsrc_23_Isrc_19_13_10_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc2 - 2))
adi_refsrc_23_Isrc_19_13_10_refsnk_23.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else (Isrc2 - 2))
adi_refsrc_32_Isrc_11_18_11_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_32_Isrc_11_18_11_refsnk_32.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc2 < B1) && (Isrc1 < B0)) then 0 else 4)
adi_refsrc_16_Isrc_4_18_3_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_16_Isrc_4_18_3_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 2)
adi_refsrc_15_Isrc_3_16_15_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 4)
adi_refsrc_15_Isrc_3_16_15_refsnk_15.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if (Isrc1 < B0) then 0 else 4)
adi_refsrc_12_Isrc_4_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 1) < (Isrc0 + Isrc1)) then 0 else 2)
adi_refsrc_12_Isrc_4_15_refsnk_14.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((B0 + 1) < (Isrc0 + Isrc1)) then 0 else 2)
adi_refsrc_11_Isrc_8_18_6_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 6)
adi_refsrc_11_Isrc_8_18_6_refsnk_9.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc1 < B0) && (Isrc2 < B1)) then 0 else 6)
adi_refsrc_26_Isrc_11_6_13_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_26_Isrc_11_6_13_refsnk_28.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 2)
adi_refsrc_6_Isrc_19_9_8_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_6_Isrc_19_9_8_refsnk_7.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 1)
adi_refsrc_4_Isrc_14_10_16_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_4_Isrc_14_10_16_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc2 < B0)) then 0 else 6)
adi_refsrc_4_Isrc_15_17_8_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 6)
adi_refsrc_4_Isrc_15_17_8_refsnk_10.RI.CLS32_DS8.ris_refsrc_Isrc_Psrc_refsnk Prog: (if ((Isrc0 < B1) && (Isrc1 < B0)) then 0 else 6)
