 2
 
本計畫發展之 CORDIC 演算法分層架構多功能矩陣運算（MFMO）電路模組，如圖一所示。在 FPGA
實現之分層架構多功能矩陣運算電路模組區分為矩陣運算模組層(Matrix operation module layer)與基本
處理層(Processing element layer)，藉以執行表一之 MFMO 運算。矩陣運算模組層又分為三個子層，越
高層模組之運算越複雜，由幾個次子層矩陣運算模組電路所組成，而圖中之連線表示不同分層間之關
連性。例如 EVD 模組包含 S-EVD、LSS 與 MM 三個次子層模組。 
軟體無線電數位波束成型系統架構區分為應用軟體模組部分與可重新配置硬體部分，如圖二所
示。軟體無線電數位波束成型系統的應用軟體模組部分，包含軟體定義模組函式庫單元
(Software-defined module library unit)、介面處理單元 (Interface processing unit)與實施處理單元
(Implementation processing unit)。軟體定義模組函式庫單元存放軟體定義的波束成型器，如軟體定義模
式 LS_UESPRIT{M}，M 為使用的陣列元個數，LS_UESPRIT{M}函數的程式是使用介面處理單元的
EVD( ), S_EVD( ), LSS( ), M_mult( )等函數指令，來描述 LS 方式 Unitary ESPRIT 波束成型器演算法，
這些函數會對應在 FPGA 實現的 EVD 模組、S-EVD 模組、LSS 模組與 MM 模組等 MFMO 電路模組，
實施處理單元會依據這些函數指令與使用者所要求的處理時間與系統目前最大可用的硬體資源進行電
路配置。LS_UESPRIT{M}程式指令在 FPGA 硬體電路實施方式與執行時間，是在實施處理單元決定。 
AccumulatorMultiplier
CORDIC Processing element
CORDIC
(Rotation 
mode)
CORDIC
Divider
MM 
module LSS module
HF 
module
QRF
module
QRI 
module
S-EVD 
module
EVD module
processing 
element layer
Matrix 
operation
module layer
Assigned 
Functions 
Memory
(sub-layer 1)
(sub-layer 2)
(sub-layer 3)
(sub-layer 1)
(sub-layer 2)
Processing data
Input/output 
data
Data Buffer 
Memory
Assigned 
Data ROM
Processing 
data
R
econfigurable hardw
are  m
odules (FPG
A
)
CORDIC 
(Vector 
mode)
CORDIC
arcsin
EVD module 
(inverse eigen matrix)
RSF-LSS 
module
U-LSS 
module
 
圖一 分層架構多功能矩陣運算(MFMO)電路模組 
 4
 
表一 MFMO and its operation procedure 
Matrix operation The matrix operation procedure 
N×N EVD 
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
=′
′⇒
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
′⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡= −−
VVQP
V
DR
QP
V
R
QP
R
P
H
I
A
VDVA
T
s
T
s
T
s
T
s
T
s
T
s
T
N
~
:
  MM  LSSRSF  QRI  HF
1  
N×N EVD (inverse 
eigen vector matrix) ⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
=′
′⇒
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
′⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡=
−−
−
11
  LSS-U  LSS-RSF  QRI  HF
1
~
:
VPQV
V
DR
QP
V
R
QP
R
P
H
I
A
VDVA
s
s
T
s
T
s
T
s
T
s
T
N
 
N×N S-EVD ⎥⎦
⎤⎢⎣
⎡
=
=⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡=
VQP
DR
P
H
I
S
VDVS T
s
T
s
T
N
T
  QRI  HF
:  
N×N LSS ⎥⎦
⎤⎢⎣
⎡
=⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡= − XBQR
R
BQ
R
B
A
BAX TT 1
  LSS-U  QRF
:  
N×N matrix inverse ⎥⎦
⎤⎢⎣
⎡
=⇒⎥⎦
⎤⎢⎣
⎡⇒⎥⎦
⎤⎢⎣
⎡
−−
−
11
  LSS-U   QRF
1 :
AQR
R
Q
R
I
A
A TT
N
 
N×Q by Q×P 
matrix multiplier ⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
=
⇒
⎥⎥
⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
ABC
B
A
C
B
A
AB
  MM
:  
 
2. 推導出各模組共用硬體資源之運算處理時脈數與其處理矩陣大小之關係式，如表二所列，其中
Dc為 CORDIC 模組所需的處理時間；因為在 LSS 運算中，會使用到除法運算，所以 Dd 即為一次
除法運算所需的處理時間；當 MM 模組進行 N×Q 與 Q×P 兩矩陣相乘，處理時間為 NMM，其中
DM為乘法器的處理時間。 
表二 CORDIC MFMO 電路模組運算處理時脈數 
MFMO circuit modules Processing clock time 
HF 模組 3for ],294)95[(2 22 >−−++−= NNNDNNN cHF  
QRF 模組 
⎩⎨
⎧
=+
>−−++−=
3for ,                                        4010
3for ],154)53[(2 22
ND
NNNDNN
N
c
c
QRF
 
QRI 模組 44)1(3 ++−= NNDN cQRI  
U-LSS 模組 12/)1(2 ++++=− NNNDN dLSSU  
RSF-LSS 模組 )1(26/)1)(1( +++−+=− NNNNDN dLSSRSF  
MM 模組 1++= MMM DNQPN  
 
當各電路模組運算處理時脈數已知，即可進一步預估所使用之硬體資源與運算處理時脈數，並可
藉由平行處理加快 MFMO 電路之處理速度。軟體無線電平台之重新配置控制器，在演算法層級
考慮可重新配置硬體(FPGA)資源之處理時間、資源與功率消耗，進行軟體無線電系統 MFMO 電
路模組硬體資源之整體性配置。 
3. 以 Unitary-ESPRIT 數位波束成型演算法[9]定義之應用軟體模式為例，進行分層架構 MFMO 電路
 6
m×m by m×M
Matrix MULT
(two times)
M×M
Symmetrical
Matrix EVD
(eigen-vectors)
m×M by M×M
Matrix MULT
(two times)
m× m
Matrix EVD
(eigen-values/
eigen-vectors )
K1T K1, K1T K2
(ROM)
m×M by M×m
Matrix MULT
(two times)
j
T
i
T KKW
TW
W
DOAθ
m times CORDIC 
arctangent
(Vector mode)
φ
2/π
m×m LSS
mI
Tm×M by M×M
Matrix MULT
(two times)
1−T
Re{QMT},
Im{QMT} (ROM)
T
M
T QW
NullW
m times
CORDIC arcsine
11 TT
T
m×m
Linear system
solver
21 TT
T
LSΨ
A
 
(a) 
m×m by m×M
Matrix MULT
(two times)
m×m by m×m
Matrix MULT
M×M
Symmetrical
Matrix EVD
(eigen-vectors)
m×m LSS
m×M by M×M
Matrix MULT
(three times)
m× m
Matrix EVD
(eigen-values/
eigen-vectors )
K1T K1, K2T K2, K1T K2
(ROM)
m×M by M×m
Matrix MULT
(three times)
j
T
i
T KKW
TW
W
2m× 2m
Symmetrical
Matrix EVD
(eigen-vectors)
ER
1V′
2V′
TLSΨ
1
2
−′−V
m times CORDIC 
arctangent
(Vector mode)
φ
2/π
m×m LSS
mI
Tm×M by M×M
Matrix MULT
(two times)
1−T
Re{QMT},
Im{QMT} (ROM)
T
M
T QW
mI−
m times
CORDIC arcsine
A
DOAθ
NullW
 
(b) 
圖三 Flow chart of (a) LS Unitary-ESPRIT and (b) TLS Unitary-ESPRIT DOA estimation and nulling weight 
matrix computation in configured MFMO circuit modules 
 
表三 RESOURCE ALLOCATION AND PROCESSING TIME OF THE LS UNITARY-ESPRIT DBF FOR DOA 
ESTIMATION AND NULL-STEERING WEIGHTING MATRIX CALCULATION 
M 
Slice Flip 
Flops 
4 input 
LUTs 
Block 
RAMs 
MULT18X
18s 
Total 
equivalent 
gate count
Minimum 
clock 
duration 
(ns) 
Processing 
clock 
Processing 
time 
7 16,257 21,906 33 49 2,835,651 73.173 22058 1.614ms 
8 16,447 21,970 33 49 2,846,250 66.879 33926 2.269ms 
9 16,846 22,244 33 49 2,858,629 73.689 49427 3.642ms 
10 17,124 22,389 33 49 2,869,188 69.254 69036 4.781ms 
11 17,290 22,581 33 49 2,877,739 66.098 93228 6.162ms 
12 17,863 22,990 33 49 2,894,396 60.944 131399 8.008ms 
13 18,397 23,437 33 49 2,913,945 76.550 180247 13.800ms
14 18,887 23,832 33 49 2,929,470 73.319 241597 17.714ms
15 19,461 24,194 33 49 2,950,429 82.702 317418 26.251ms
 8
MFMO 電路模組之軟體無線電功能。參與計畫之研究生，在智慧型天線、FPGA 實現及軟體無線電平
台之設計與測試上獲得實際經驗與訓練，未來不論對其繼續深造或就業，將有相當之助益。本計畫部
份研究成果已在 PIMRC’09 會議中發表，並將進一步整理後，投稿於國際期刊。 
六、參考文獻 
[1] J. Mitola III, “Software Radio Architecture: A Mathematical Perspective,” IEEE J. Select. Areas 
Commun., vol. 17, April 1999, pp.514-538. 
[2] S. Mohanty and V. K. Prasanna, “A Model-Based Extensible Framework for Efficient Application 
Design Using FPGA,” ACM Trans. Design Automation of Electronic Systems, vol. 12, no. 2, Apr. 2007, 
pp. 1-26. 
[3] K. Compton and S. Hauck, “Reconfigurable Computing: A Survey of Systems and Software,” ACM 
Computing Surveys, vol. 34, no. 2, June 2002, pp. 171-210. 
[4] S. Srikanteswara, J. H. Reed, P. Arthanas, and R. Boyle, “A Soft Radio Architecture for Reconfigurable 
Platforms,” IEEE Commun. Mag., Feb., 2000, pp. 140-147. 
[5] N. Nakajima, R. Kohno, S. Kubota, “Research and Developments of Software-Defined Radio 
Technologies in Japan,” IEEE Commun. Mag., Aug. 2001, pp. 146-155. 
[6] A. S. Margulies and J. Mitola III, “Software Defined Radios: A Technical Challenge and a Migration 
Strategy,” IEEE International Symposium on Spread Spectrum Techniques and Applications, 1998, vol. 
2, 1998, pp.551-556. 
[7] M. Dillinger, K. Mandani, N. Alonistioti, Software Defined Radio, Wiley, 2003. 
[8] W. Tuttlebee, Software Defined Radio Baseband Technology for 3G Handsets and Basestations, Wiley, 
2004. 
[9] M. Haardt, and J. A. Nossek, “Unitary ESPRIT: How to Obtain Increased Estimation Accuracy with a 
Reduced Computational Burden,” IEEE Trans. Signal Processing, vol. 43, no. 5, May 1995, pp. 
1232-1242. 
[10] H. M., Waidyasooriya, W. Chong, M. Hariyama, and M. Kameyama, “Multi-Context FPGA Using 
Fine-Grained Interconnection Blocks and Its CAD Environment,” IEICE Trans. Electron., vol. E91-C, 
no. 4, April 2008, pp. 517-525. 
[11] T. Y., Sung and H. C. Hsin, “Fixed-Point Analysis of CORDIC Arithmetic for Special-Purpose Signal 
Processors,” IEICE Trans. Fundamentals, vol. E90-A, no. 9, Sept. 2007, pp. 2006-2013. 
[12] Y. H. Hu, “CORDIC-Based VLSI Architectures for Digital Signal Processing,” IEEE Signal Processing 
Magazine, vol. 9, no. 3, Jul. 1992, pp. 16-35. 
 
 
 
 
 
四、建議 
感謝國科會補助學生此行的註冊費與機票費。 
 
五、攜回資料名稱及內容 
本次研討會帶回會議發表的電子全文光碟一片與紙本。 
 
六、其他 
無 
 
 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：馬杰 計畫編號：98-2221-E-155-074- 
計畫名稱：軟體無線電分層架構 CORDIC 多功能矩陣運算電路之設計與應用研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
