<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:25:43.2543</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0191128</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>Display apparatus and manufacturing for the same</inventionTitleEng><openDate>2024.07.10</openDate><openNumber>10-2024-0108898</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.11.12</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 표시요소가 배치된 표시영역을 포함하는 기판; 상기 표시영역에 배치되고, 산화물 반도체를 포함하는 제1 반도체층, 및 상기 제1 반도체층과 절연된 제1 게이트전극을 포함하는 제1 박막트랜지스터; 및 상기 제1 반도체층과 상기 제1 게이트전극 사이에 배치된 제1 층간절연층;을 포함하고, 상기 제1 반도체층 상에 배치된 상기 제1 층간절연층이 제1 방향으로 제1 길이를 가지고, 상기 제1 층간절연층 상에 배치된 상기 제1 게이트전극이 상기 제1 방향으로 제2 길이를 가지며, 상기 제1 길이가 상기 제2 길이보다 큰, 표시 장치를 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시요소가 배치된 표시영역을 포함하는 기판;상기 표시영역에 배치되고, 산화물 반도체를 포함하는 제1 반도체층, 및 상기 제1 반도체층과 절연된 제1 게이트전극을 포함하는 제1 박막트랜지스터; 및상기 제1 반도체층과 상기 제1 게이트전극 사이에 배치된 제1 층간절연층;을 포함하고,상기 제1 반도체층 상에 배치된 상기 제1 층간절연층이 제1 방향으로 제1 길이를 가지고,상기 제1 층간절연층 상에 배치된 상기 제1 게이트전극이 상기 제1 방향으로 제2 길이를 가지며,상기 제1 길이가 상기 제2 길이보다 큰, 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 게이트전극을 덮는 제1 게이트절연층;을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,기판 상에 배치된 하부금속층; 및상기 하부금속층 상에 배치된 버퍼층;을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 버퍼층의 적어도 일부 상에 직접적으로 배치되고, 콘택홀이 정의된 제2 층간절연층;을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 층간절연층 상에 배치된 제1 연결전극;을 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 연결전극은 상기 제2 층간절연층 및 상기 버퍼층에 정의된 콘택홀을 통해 상기 하부금속층과 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제3항에 있어서,상기 버퍼층 상에 직접적으로 배치된 하부전극; 및상기 하부전극 상에 배치된 상부전극;을 포함하고,상기 상부전극과 상기 하부전극은 커패시터를 형성하는, 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 하부전극 및 상기 상부전극 사이에는 상기 제1 게이트절연층이 배치된, 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제3항에 있어서,상기 제1 게이트절연층 상에 배치된 제2 게이트전극;을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 게이트전극은 상기 제1 게이트절연층 및 상기 버퍼층에 정의된 콘택홀을 통해 상기 하부금속층과 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제7항에 있어서,상기 제1 게이트절연층 상에 배치된 제2 게이트절연층; 및상기 제2 게이트절연층 상에 배치된 제2 연결전극, 소스전극, 및 드레인전극;을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제2 연결전극은 상기 제1 층간절연층에 정의된 콘택홀을 통해 상기 커패시터의 상기 상부전극과 전기적으로 연결되고,상기 소스전극 및 상기 드레인전극은 상기 제1 층간절연층에 정의된 콘택홀을 통해 상기 반도체층과 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제2 연결전극 상에 배치된 제1 유기절연층; 및상기 제1 유기절연층 상에 배치된 제3 연결전극;을 더 포함하는, 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 제3 연결전극은 상기 제1 유기절연층에 정의된 콘택홀을 통해 상기 소스전극 또는 상기 드레인전극과 전기적으로 연결되는, 표시 장치.</claim></claimInfo><claimInfo><claim>15. 기판 상에 산화물 반도체를 포함하는 제1 반도체층이 형성되는 단계;상기 제1 반도체층 상에 층간절연층 형성용 물질이 배치되는 단계;상기 층간절연층 형성용 물질이 패터닝되어 제1 층간절연층이 형성되는 단계; 및상기 제1 층간절연층 상에 제1 게이트전극이 형성되는 단계;를 포함하고,상기 제1 반도체층 상에 배치된 상기 제1 층간절연층이 제1 방향으로 제1 길이를 가지고,상기 제1 층간절연층 상에 배치된 상기 제1 게이트전극이 상기 제1 방향으로 제2 길이를 가지며,상기 제1 길이가 상기 제2 길이보다 큰, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,기판 상에 산화물 반도체를 포함하는 제1 반도체층이 형성되는 단계 이전에,상기 기판 상에 하부금속층이 형성되는 단계; 및상기 하부금속층 상에 버퍼층이 형성되는 단계;를 더 포함하는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서,상기 층간절연층 형성용 물질이 패터닝되어 제1 층간절연층이 형성되는 단계에서,상기 층간절연층 형성용 물질이 패터닝 되어 제2 층간절연층이 형성되는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 층간절연층 상에 제1 게이트전극이 형성되는 단계에서, 상기 제2 층간절연층 상에 제1 연결전극이 형성되고, 상기 버퍼층 상에 하부전극이 형성되는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 연결전극은 상기 제2 층간절연층에 정의된 콘택홀을 통해 상기 하부금속층과 전기적으로 연결되는, 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 제1 게이트전극, 상기 하부전극, 및 상기 제1 연결전극 상에 제1 게이트절연층이 형성되는 단계; 및상기 제1 게이트절연층 상에 상부전극이 형성되는 단계;를 포함하고,상기 상부전극 및 상기 하부전극은 커패시터를 형성하는, 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Myeong Ho</engName><name>김명호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Youn Goo</engName><name>김연구</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Jay Bum</engName><name>김재범</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SON, Kyoung Seok</engName><name>손경석</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Seung Hun</engName><name>이승헌</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.12.30</receiptDate><receiptNumber>1-1-2022-1425730-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.12</receiptDate><receiptNumber>1-1-2025-1265032-33</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220191128.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938a1d9d6b083f0a927a64f73fb75550d2101b32b04e286f44fde84b19af90392266ba3880666350f2bec2dde2c033d8458cfb44b4fab97f0c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7bd11b745f5bb5a666cd41d21641fbe048f9624a0803e4bb1d2aeff20ab42bf0026830fc9a9aba8a217a2fb36197e628c94df3d794717ff9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>