SIMLOG:: Cycle           4 PC: 00000000 I: 0000c015 R: 1   0 00000015 M: 0 0 00000015 00000000
SIMLOG:: Cycle           5 PC: 00000002 I: 00009064 R: 1   0 00001564 M: 0 0 00001564 00000000
SIMLOG:: Cycle           6 PC: 00000004 I: 0000c17a R: 1   1 0000007a M: 0 0 0000007a 00000000
SIMLOG:: Cycle           7 PC: 00000006 I: 0000910b R: 1   1 00007a0b M: 0 0 00007a0b 00001564
SIMLOG:: Cycle           8 PC: 00000008 I: 0000c2ec R: 1   2 0000ffec M: 0 0 0000ffec 00000000
SIMLOG:: Cycle           9 PC: 0000000a I: 00009205 R: 1   2 0000ec05 M: 0 0 0000ec05 00001564
SIMLOG:: Cycle          10 PC: 0000000c I: 0000c30c R: 1   3 0000000c M: 0 0 0000000c 00001564
SIMLOG:: Cycle          11 PC: 0000000e I: 00009366 R: 1   3 00000c66 M: 0 0 00000c66 0000000c
SIMLOG:: Cycle          12 PC: 00000010 I: 0000c498 R: 1   4 0000ff98 M: 0 0 0000ff98 00000000
SIMLOG:: Cycle          13 PC: 00000012 I: 000094b5 R: 1   4 000098b5 M: 0 0 000098b5 00000000
SIMLOG:: Cycle          14 PC: 00000014 I: 0000c52b R: 1   5 0000002b M: 0 0 0000002b 00007a0b
SIMLOG:: Cycle          15 PC: 00000016 I: 00009519 R: 1   5 00002b19 M: 0 0 00002b19 00001564
SIMLOG:: Cycle          16 PC: 00000018 I: 0000c6bc R: 1   6 0000ffbc M: 0 0 0000ffbc 00002b19
SIMLOG:: Cycle          17 PC: 0000001a I: 000096cf R: 1   6 0000bccf M: 0 0 0000bccf 0000ffbc
SIMLOG:: Cycle          18 PC: 0000001c I: 0000c750 R: 1   7 00000050 M: 0 0 00000050 0000ec05
SIMLOG:: Cycle          19 PC: 0000001e I: 00009786 R: 1   7 00005086 M: 0 0 00005086 000098b5
SIMLOG:: Cycle          20 PC: 00000020 I: 0000a32b R: 1   1 00003063 M: 0 0 00003063 00007a0b
SIMLOG:: Cycle          21 PC: 00000022 I: 0000df89 R: 1   2 0000482f M: 0 0 0000482f 000098b5
SIMLOG:: Cycle          22 PC: 00000024 I: 0000d5b9 R: 1   6 00003200 M: 0 0 00003200 00002b19
SIMLOG:: Cycle          23 PC: 00000026 I: 00004f00 R: 1   0 00005086 M: 0 0 00005086 00001564
SIMLOG:: Cycle          24 PC: 00000028 I: 00002016 R: 0   5 0000002a M: 0 0 0000002a 00005086
SIMLOG:: Processor halted

SIMLOG:: sim_cycles          24

SIMLOG:: inst_count          21

