Андреев Дмитрий Алексеевич

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(2) Команда: Побитовая операция ИЛИ-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Логический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Побитовое сложение по модулю 2. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Переместить из памяти данных в регистр РОН. Формат команды: Код операции | Адрес для чтения | Адрес для записи.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Буланов Алексей Владимирович

Даны модули на языке Verilog. Провести синтез RTL-модели.
Выполнить размещение синтезированных схем в рамках модулей на кристалл ПЛИС xc7a100tcsg324-1 в тактовых регионах по следующему принципу:
- d_ff_encoder_reg в тактовый регион X1Y1,
- reg_t_flip_flop_decoder в тактовый регион X0Y0
В качестве ответа предоставить отчёт в формате .pdf, содержащий файл проектных ограничений и скриншоты результата размещения компонентов на кристалле. 
Файлы модулей: d_ff_encoder_reg.v, reg_t_flip_flop_decoder.v, top_9.v

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Разность двух чисел, делённая на сумму их кубов.


Быков Константин Павлович

Для модуля согласно варианту произвести балансировку конвейерного вычислителя для удовлетворения требований по частоте работы устройства (200 МГц).
Раскладку производить на xc7a100tcsg324-1. Произвести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также скриншоты результата размещения компонентов на кристалле и таблицы по показателю Slack. 
Файл модуля: main8.v

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Разность квадратов двух чисел.


Ванин Тимур Владимирович

Описать модуль на языке Verilog, реализующий вычисление трансцендентых функций синуса и косинуса при помощи алгоритма CORDIC.
Размерность шин и регистров (в битах) 32. Количество стадий: 31. Провести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Дополнительные файлы: atan_table_d32_s31.vh

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Вычисление процентного изменения между двумя числами.


Воробьев Дмитрий Максимович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a7_d32.vh, cos_table_a7_d32.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Циклический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Условный переход (результат на АЛУ != 0). Формат команды: Код операции | Адрес команды.
(3) Команда: Вычитание. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(5) Команда: Сложение. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Горохов Михаил Павлович

Даны модули на языке Verilog. Провести синтез RTL-модели.
Выполнить размещение синтезированных схем в рамках модулей на кристалл ПЛИС xc7a100tcsg324-1 в тактовых регионах по следующему принципу:
- shift_reg_jk_ff_mux в тактовый регион X1Y3,
- shift_reg_mux_decoder в тактовый регион X1Y0
В качестве ответа предоставить отчёт в формате .pdf, содержащий файл проектных ограничений и скриншоты результата размещения компонентов на кристалле. 
Файлы модулей: shift_reg_jk_ff_mux.v, shift_reg_mux_decoder.v, top_29.v

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Остаток от деления. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(2) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(3) Команда: Арифметический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Условный переход (результат на АЛУ > 0). Формат команды: Код операции | Адрес команды.
(5) Команда: Остаток от деления. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Гурский Никита Александрович

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Среднее гармоническое трёх чисел.


Загулин Алексей Львович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a6_d16.vh, cos_table_a6_d16.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Вычитание. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(4) Команда: Инкремент. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Условный переход (результат на АЛУ == 0). Формат команды: Код операции | Адрес команды.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Зырянов Максим Алексеевич

Даны модули на языке Verilog. Провести синтез RTL-модели.
Выполнить размещение синтезированных схем в рамках модулей на кристалл ПЛИС xc7a100tcsg324-1 в тактовых регионах по следующему принципу:
- shift_reg_jk_ff_mux в тактовый регион X1Y3,
- shift_reg_mux_decoder в тактовый регион X1Y0
В качестве ответа предоставить отчёт в формате .pdf, содержащий файл проектных ограничений и скриншоты результата размещения компонентов на кристалле. 
Файлы модулей: shift_reg_jk_ff_mux.v, shift_reg_mux_decoder.v, top_29.v

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(2) Команда: Циклический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(4) Команда: Арифметический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Игнатов Илья Александрович

Для модуля согласно варианту произвести балансировку конвейерного вычислителя для удовлетворения требований по частоте работы устройства (200 МГц).
Раскладку производить на xc7a100tcsg324-1. Произвести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также скриншоты результата размещения компонентов на кристалле и таблицы по показателю Slack. 
Файл модуля: main7.v

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Остаток от деления. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(2) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(3) Команда: Арифметический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Условный переход (результат на АЛУ > 0). Формат команды: Код операции | Адрес команды.
(5) Команда: Остаток от деления. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Караваев Иван Игоревич

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a5_d64.vh, cos_table_a5_d64.vh.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Конвертация км/ч в м/с.


Ким Никита Сергеевич

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Площадь и периметр треугольника по его основанию и высоте.


Кириенко Кирилл Александрович

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Арифметический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Побитовая конъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(3) Команда: Переместить из регистра РОН в память данных. Формат команды: Код операции | Адрес для чтения | Адрес для записи.
(4) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(5) Команда: Побитовое сложение по модулю 2. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Кравченко Иван Васильевич

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Куб суммы трёх чисел.


Лобода Антон Сергеевич

Описать модуль на языке Verilog, реализующий вычисление трансцендентых функций синуса и косинуса при помощи алгоритма CORDIC.
Размерность шин и регистров (в битах) 64. Количество стадий: 63. Провести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Дополнительные файлы: atan_table_d64_s63.vh

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Сложение. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(2) Команда: Побитовая конъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Побитовое инвертирование. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Побитовая эквивалентность. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Малыхина Екатерина Владимировна

Описать модуль на языке Verilog, реализующий вычисление трансцендентых функций синуса и косинуса при помощи алгоритма CORDIC.
Размерность шин и регистров (в битах) 16. Количество стадий: 15. Провести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Дополнительные файлы: atan_table_d16_s15.vh

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Вычисление процентного изменения между двумя числами.


Махов Ярослав Александрович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a7_d32.vh, cos_table_a7_d32.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Вычитание. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(2) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Побитовое сложение по модулю 2. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(5) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Медведев Антон Григорьевич

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a10_d64.vh, cos_table_a10_d64.vh.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Конвертация температуры из Кельвинов в Цельсии и Фаренгейты.


Павловская Дарья Владимировна

Даны модули на языке Verilog. Провести синтез RTL-модели.
Выполнить размещение синтезированных схем в рамках модулей на кристалл ПЛИС xc7a100tcsg324-1 в тактовых регионах по следующему принципу:
- jk_flip_flop_reg_mux в тактовый регион X0Y3,
- jk_flip_flop_reg_decoder в тактовый регион X0Y2
В качестве ответа предоставить отчёт в формате .pdf, содержащий файл проектных ограничений и скриншоты результата размещения компонентов на кристалле. 
Файлы модулей: jk_flip_flop_reg_mux.v, jk_flip_flop_reg_decoder.v, top_10.v

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Побитовая операция ИЛИ-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(2) Команда: Безусловный переход. Формат команды: Код операции | Адрес команды.
(3) Команда: Побитовое сложение по модулю 2. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(4) Команда: Загрузка литерала в память данных. Формат команды: Код операции | Адрес для записи | Литерал.
(5) Команда: Побитовая операция ИЛИ-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Пархоменко Владимир Сергеевич

Описать модуль на языке Verilog, реализующий вычисление трансцендентых функций синуса и косинуса при помощи алгоритма CORDIC.
Размерность шин и регистров (в битах) 64. Количество стадий: 63. Провести верификацию устройства при помощи симуляции.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Дополнительные файлы: atan_table_d64_s63.vh

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Сложение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(2) Команда: Побитовая конъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(4) Команда: Сложение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(5) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Петрова Ольга Алексеевна

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a8_d64.vh, cos_table_a8_d64.vh.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Конвертация минут в часы и минуты.


Пономаренко Григорий Владимирович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a5_d64.vh, cos_table_a5_d64.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(3) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(4) Команда: Остаток от деления. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Переместить из регистра РОН в регистр РОН. Формат команды: Код операции | Адрес для чтения | Адрес для записи.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Рассказов Григорий Сергеевич

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a8_d16.vh, cos_table_a8_d16.vh.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Число, увеличенное на квадрат его цифр.


Редькин Руслан Владимирович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a4_d32.vh, cos_table_a4_d32.vh.

Построить архитектуру системы команды и микроархитектуру в соответствии с условием задачи.
Запись входных чисел осуществляется при помощи литеральных команд записи в память данных.
Итоговые результаты должны быть записаны в память данных после входных чисел.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать:
- описание шагов алгоритма в виде блок-схемы с указанием номеров команд;
- таблицу, содержащую форматы команд;
- значения параметров компонентов (регистровый файл, память данных, память команд, счётчик команд, регистр команды, регистры операндов/результата);
- таблица с описанием выполнения каждой команды на всех стадиях процессорного ядра.
Вариант: Периметр и площадь прямоугольника.


Рыбачек Степан Михайлович

Дан модуль с описанием схемы на языке Verilog. Провести синтез RTL-модели.
Выполнить размещение синтезированной схемы на кристалл ПЛИС xc7a100tcsg324-1 с учётом следующего ограничения: компоненты схемы должны располагаться в ячейке SLICE_X42Y171.
В качестве ответа предоставить отчёт в формате .pdf, содержащий файл проектных ограничений и скриншоты результата размещения компонентов на кристалле.
Файл модуля: main_3_10.v

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Арифметический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(3) Команда: Условный переход (результат на АЛУ > 0). Формат команды: Код операции | Адрес команды.
(4) Команда: Переместить из памяти данных в регистр РОН. Формат команды: Код операции | Адрес для чтения | Адрес для записи.
(5) Команда: Побитовая эквивалентность. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Сачук Андрей Александрович

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a10_d64.vh, cos_table_a10_d64.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Вычитание. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(2) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Побитовое сложение по модулю 2. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(4) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(5) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Столяров Вячеслав Сергеевич

Описать на языке Verilog синтезируемую схему для перевода углов из градусов/радианов в BAM. Провести верификацию.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации схемы.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН / результата в РОН.
(2) Команда: Циклический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Умножение. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН | Адрес операнда 2 в РОН.
(4) Команда: Арифметический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(5) Команда: Деление. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.


Сытина Ксения Витальевна

Даны таблицы со значениями функций синуса и косинуса для углов, выраженных в BAM.
Описать модуль на языке Verilog, реализующий интерфейс доступа к значениям из приведённых таблиц.
Провести верификацию работы модуля при помощи симуляции для всех значений углов, определённых в рамках приведённых таблиц.
В качестве ответа предоставить отчёт в формате .pdf, содержащий все модули проекта, а также результаты верификации проекта.
Файлы модулей: sin_table_a8_d16.vh, cos_table_a8_d16.vh.

Реализовать процессорное ядро последовательного типа на языке Verilog.
Тип архитектуры: Гарвардская
Количество стадий: 3
Компонентный состав: регистровый файл (РОН), память данных, память команд, счётчик команд, регистр команды, регистры операндов, регистр результата (при необходимости)
Размеры для РОН, памяти данных и памяти команд определяютcя разработчиком.
Архитектура системы команд:
(1) Команда: Арифметический сдвиг влево. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(2) Команда: Побитовая дизъюнкция. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
(3) Команда: Загрузка литерала в память данных. Формат команды: Код операции | Адрес для записи | Литерал.
(4) Команда: Побитовая операция И-НЕ. Формат команды: Код операции | Адрес операнда 1 в РОН | Адрес операнда 2 в РОН | Адрес результата в РОН.
(5) Команда: Циклический сдвиг вправо. Формат команды: Код операции | Адрес операнда 1 в РОН / результата в РОН.
В качестве ответа предоставить отчёт в формате .pdf. Отчёт должен содержать все модули проекта, а также результаты верификации проекта при помощи симуляции.

