# README

SystemVerilog (sv) 语法的学习更偏向于高级语言的方式，因此需要有软件方面的学习技巧。而 sv 是用于硬件模块的功能验证，因此必须要有一些数字硬件的知识。

高级语言般的特性相对于硬件描述语言显得比较复杂和灵活，不过好在验证的格式都比较规范，都是基于 UVM 的验证方法学来开展验证工作。但是学习过程中会涉及很多晦涩的概念与名词，并且很多资料都是英文版本，强行翻译过来看上去很是别扭。

因此验证的学习像是摸爬滚打地去学会用一门语言和一套方法，为了让自己摸爬滚打的经历更有价值，因此写下一本自己看别人也可以看的手册，主要有以下内容：

- 记录语法，供以查阅
- 记录实例，供以理解
- 记录心得，供以感悟
- 记录建议，供以避坑