<!DOCTYPE html>

<html lang="ru" xmlns="http://www.w3.org/1999/xhtml">
<head>
    <meta charset="utf-8" />
    <title>Общие принципы взаимодействия процессора и ОЗУ</title>
    <link rel="stylesheet" href="../assets/css/style.css"
</head>
<body>
    <h1>
        <a name="01"></a>
        Общие принципы взаимодействия процессора и ОЗУ
    </h1>
    <hr />

    <h2>
        <a name="02"></a>
        Контроллер памяти
    </h2>

    <p>
        <img src="../assets/image/ext_vs_int.svg" alt="ext_vs_int" />
        Итак, ранее выше мы уже говорили о том, что как команды, так и данные, попадают в процессор из оперативной памяти.<br />
        На самом деле всё немного сложнее.<br />
        Ещё недавно в большинстве x86-систем (т.е. компьютеров на базе x86-процессоров),
        процессор к памяти обращаться сам не мог, т.к. не имел в своём составе соответствующих узлов.<br />
        Некоторые не самые новые, но ещё популярные линейки процессоров
        (Intel Core 2, Celeron и Pentium всех видов) используют такую классическую организацию и сейчас.<br />
        В этой схеме процессор обращается к «промежуточному» специализированному устройству, называемому контроллером
        памяти, а уже тот, в свою очередь — к микросхемам ОЗУ, размещенным на модулях памяти. <br />
        Модули вы наверняка видели — это такие длинные узкие текстолитовые «<span class="cite">планочки</span>»
        (фактически — небольшие платы) с несколькими микросхемами на них, вставляемые в специальные
        разъёмы на системной плате. Роль контроллера ОЗУ, таким образом, проста: он служит своего
        рода «<span class="cite">мостом</span>» между памятью и использующими её устройствами
        (а это не только процессор, но об этом — чуть позже).<br /><br />
        В традиционной схеме, контроллер памяти входит в состав чипсета — набора микросхем, 
        являющегося основой системной платы. От быстродействия контроллера во многом зависит скорость 
        обмена данными между процессором и памятью, это один из важнейших компонентов, 
        влияющих на общую производительность компьютера. По «<span class="cite">новой</span>» схеме 
        (к ней относятся процессоры Intel Core с буквой «<span class="cite">i</span>», и все ныне выпускаемые CPU AMD),
        контроллер памяти входит в состав самого процессора — теперь никаких посредников между
        памятью и процессором нет, так что общаться им оказывается проще и быстрее. 
        Однако многочисленным устройствам ввода-вывода жизнь несколько усложнилась — 
        им путь до памяти стал на один шаг длиннее, т.к. чипсет никуда не исчез 
        (а лишь лишился контроллера памяти), и теперь обращаться к памяти требуется через процессор, 
        отвлекая его от выполнения программ. Тем не менее, новая схема является прогрессивной, 
        потому что процессору важнее всего получить доступ к памяти как можно быстрее, 
        даже ценой некоторого усложнения доступа для других устройств — именно он 
        является главным потребителем и производителем той информации, которая записана в памяти.
    </p>

    <h2>
        <a name="03"></a>
        Процессорная шина
    </h2>

    <p>
        Любой процессор обязательно оснащён как минимум одной процессорной шиной, 
        которую в среде x86 CPU иногда по старинке называют FSB (Front Side Bus), 
        хотя современные процессоры имеют для неё разные названия (QPI для Intel и HyperTransport для AMD).<br />
        В многопроцессорных платах таких шин несколько, и связаны они с другими процессорами и чипсетом. <br />
        В домашних компьютерах, где процессор, как правило, один, 
        шина у него единственная (не считая шины памяти, если в процессор встроен её контроллер)
        и связывает его с чипсетом, а через него — со всеми остальными устройствами.
    </p>

    <h2>
        <a name="04"></a>
        Оперативная память
    </h2>

    <h3>
        <a name="05"></a>
        Разрядность шины памяти, N-канальные контроллеры памяти
    </h3>

    <p>
        На сегодняшний день вся память, используемая в современных десктопных x86-системах, имеет шину шириной 64 бита.<br />
        Это означает, что за один такт по данной шине одновременно может быть передано количество информации, 
        кратное 8 байтам (8 байт для SDR-шин, 16 байт для DDR-шин).<br /> Особняком стоит только память типа RDRAM, 
        применявшаяся в системах на базе процессоров Intel Pentium 4 на заре становления архитектуры NetBurst,
        но сейчас это направление признано тупиковым для x86-ПК 
        (к слову — руку к этому приложила всё та же компания Intel, 
        которая в своё время активно пропагандировала данный тип памяти).<br />
        Некоторую неразбериху вносят лишь многоканальные контроллеры, 
        обеспечивающие одновременную работу с несколькими отдельными друг от друга 64-битными шинами.<br /> 
        Применительно к 2-канальным котроллерам некоторые производители заявляют о 
        «<span class="cite">128-битности</span>».<br />
        Однако арифметика на уровне 1-го класса в данном случае работает с оговоркой: 2x64 равно 128 
        только когда все каналы работают одновременно.<br /> Т.е. N-канальный контроллер памяти теоретически 
        может увеличить скорость работы с данными в N раз, но при этом ширина каждой шины памяти во всех 
        современных контроллерах, применяемых в x86-системах по-прежнему равна 64 битам.<br />
        На данный момент времени, одноканальный контроллер памяти можно смело назвать анахронизмом: 
        все современные x86-системы оснащены как минимум 2-канальными контроллерами памяти, 
        а некоторые — даже 3-канальными.
    </p>

    <h3>
        <a name="06"></a>
        Скорость чтения и записи
    </h3>

    <p>
        Скорость чтения и записи информации в память теоретически ограничивается исключительно 
        пропускной способностью самой памяти.<br /> Так, например, двухканальный контроллер памяти 
        стандарта DDR2-800 теоретически способен обеспечить скорость чтения и записи информации, 
        равную 8 байт (ширина шины) * 2 (количество каналов) * 2 (протокол DDR, обеспечивающий 
        передачу 2 пакетов данных за 1 такт) * 400'000'000 (фактическая частота работы шины памяти 
        равная 400 МГц, т.е. 400 млн. тактов в секунду).<br /> Упомянем, что полученное произведение 
        измеряется не в МБ/с (ГБ/с), а млн. (млрд.) байт/с, что несколько меньше честных двоичных 
        «<span class="cite">мега-</span>»
        и «<span class="cite">гига-</span>».<br /> 
        Даже с учётом этого, значения, получаемые в результате практических тестов, как правило, 
        чуть ниже теоретических: сказывается «<span class="cite">неидеальность</span>» конструкции контроллера памяти, 
        плюс накладки (задержки), вызванные работой подсистемы кэширования самого процессора 
        (см. ниже раздел про процессорный кэш).<br /> Однако основной «<span class="cite">подвох</span>» содержится даже не в накладках, 
        а в том, что скорость «<span class="cite">линейного</span>» чтения или записи является вовсе не единственной характеристикой, 
        влияющей на фактическую скорость работы процессора с ОЗУ.<br /> 
        Необходимо кроме линейной скорости считывания или записи учитывать ещё и такую характеристику, как латентность.
    </p>

    <h3>
        <a name="07"></a>
        Латентность
    </h3>

    <p>
        <span class="importantly">Латентность</span> (она же — задержка) является не менее 
        важной характеристикой с точки зрения 
        быстродействия подсистемы памяти, чем скорость «<span class="cite">прокачки данных</span>».
        <br /> Большая скорость обмена 
        данными хороша тогда, когда их размер относительно велик, но если нам требуется 
        «<span class="cite">понемногу с разных адресов</span>»
        — то на первый план выходит именно латентность. Что это такое?<br /> В общем случае — 
        время, которое требуется для того, чтобы начать считывать информацию с определённого адреса.<br /> 
        И действительно: с момента, когда процессор посылает контроллеру памяти команду на считывание 
        (запись), и до момента, когда эта операция осуществляется, проходит определённое время.<br /> 
        Причём оно вовсе не равно времени, которое требуется на пересылку данных. Приняв команду на 
        чтение или запись от процессора, контроллер памяти «<span class="cite">указывает</span>» ей, с каким адресом 
        он желает работать. <br />
        Доступ к любому произвольно взятому адресу не может быть осуществлён мгновенно. Возникает задержка: 
        адрес указан, но память не готова предоставить к нему доступ, особенно если он указывает на слишком 
        далёкое от предыдущей операции место (по разнице адресов).<br /> В общем случае, эту задержку и принято 
        называть латентностью. У разных типов памяти она разная.<br /> Так, например, память типа DDR3 имеет в 
        среднем большие задержки, чем DDR2 (при одинаковой частоте передачи данных).<br /> В результате, если 
        данные в программе расположены «<span class="cite">хаотично</span>» 
        и «<span class="cite">небольшими кусками</span>», либо метод считывания или записи 
        совсем не последовательный, то скорость обмена становится намного менее важной, чем скорость доступа 
        к «<span class="cite">началу куска</span>», т.к. задержки при переходе на очередной адрес влияют на быстродействие 
        системы намного сильнее, чем скорость считывания или записи.<br /><br />
    </p>

    <p>
        «<span class="cite">Соревнование</span>» между скоростью чтения (записи) и латентностью — одна из основных головных болей разработчиков современных систем: к сожалению, рост скорости чтения (записи) почти всегда приводит к увеличению латентности. Так, например, память типа DDR обладает в среднем лучшей (меньшей) латентностью, чем DDR2. В свою очередь, у DDR3 латентность ещё выше (то есть хуже), чем у DDR2. Правда, здесь следует хорошо понимать, каким образом следует правильно сравнивать латентность. Если вы интересовались данным вопросом, вам наверняка хорошо знакома строчка вида «<span class="cite">4-4-4-12</span>», обозначающая как раз величину задержек при выполнении некоторых операций. Задержки в данном случае указаны в тактах частоты, на которой работает память. В то же время, если нас интересует латентность как единица измерения скорости, то считать её нужно не в тактах, а в секундах. Именно на этом часто «<span class="cite">прокалываются</span>» не очень хорошо разбирающиеся в вопросе пользователи, не понимающие, почему латентность, к примеру, в 6 тактов, может быть меньше, чем латентность в 4 такта. А всё очень просто: например, если модуль памяти с латентностью в 6 тактов, работает на частоте 800 МГц, а модуль памяти с латентностью 4 — на частоте 400 МГц — то совершенно очевидно, что 6 тактов на частоте 800 МГц займут меньше времени, чем 4 на частоте 400.<br /><br />
    </p>

    <p>
        Также следует понимать, что «<span class="cite">общая</span>» латентность подсистемы памяти зависит не только от неё самой, но и от контроллера памяти и места его расположения — все эти факторы тоже влияют на задержку. Именно поэтому компания AMD в процессе разработки архитектуры AMD64 решила «<span class="cite">одним махом</span>» решить проблему высокой латентности, интегрировав контроллер прямо в процессор — чтобы максимально «<span class="cite">сократить дистанцию</span>» между процессорным ядром и модулями ОЗУ. Затея удалась, но с подвохом: теперь система на базе процессора AMD может работать только с той памятью, на которую рассчитан контроллер процессора. Наверное, поэтому компания Intel долго не решалась на такой кардинальный шаг, предпочитая действовать традиционными методами: усовершенствуя контроллер памяти в чипсете и механизм предзагрузки в процессоре (про него см. ниже) — пока всё-таки не согласилась, что идея AMD выгодней.<br /><br />
    </p>

    <p>
        В завершение заметим, что понятия «<span class="cite">скорость чтения / записи</span>» и «<span class="cite">латентность</span>», в общем случае, применимы к любому типу памяти — в том числе не только к классическому ОЗУ (SDR, Rambus, DDR, DDR2, DDR3, …), но и к кэшу (см. ниже). Процессор: сведения общего характера
    </p>



    <hr />

    <a href="../index.html"><<</a>
    <a class="nextTXTBtn" href="architectures.html">>></a>


</body>
</html>