Fitter report for Proyecto_cpu
Mon Jun 14 21:07:37 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 14 21:07:37 2021       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; Proyecto_cpu                                ;
; Top-level Entity Name           ; CPU_VGA                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,549 / 32,070 ( 14 % )                     ;
; Total registers                 ; 2789                                        ;
; Total pins                      ; 38 / 457 ( 8 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 16,384 / 4,065,280 ( < 1 % )                ;
; Total RAM Blocks                ; 2 / 397 ( < 1 % )                           ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.9%      ;
;     Processor 3            ;  14.6%      ;
;     Processor 4            ;  14.2%      ;
;     Processor 5            ;   1.2%      ;
;     Processor 6            ;   1.2%      ;
;     Processor 7            ;   1.1%      ;
;     Processor 8            ;   1.1%      ;
;     Processor 9            ;   1.0%      ;
;     Processor 10           ;   1.0%      ;
;     Processor 11           ;   1.0%      ;
;     Processor 12           ;   1.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                ;
+-----------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+
; Node                                          ; Action     ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                        ; Destination Port ; Destination Port Name ;
+-----------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+
; CPU:arm|PC:pc|salida[2]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[2]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[3]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[3]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[4]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[4]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[5]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[5]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[6]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[6]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[7]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[7]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[8]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[8]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[9]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[9]~DUPLICATE                       ;                  ;                       ;
; CPU:arm|PC:pc|salida[10]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[10]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[11]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[11]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[13]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[13]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[14]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[14]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[15]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[15]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[16]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[16]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[17]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[17]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[18]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[18]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[19]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[19]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[20]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[20]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[22]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[22]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[23]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[23]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[24]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[24]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[28]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[28]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|PC:pc|salida[29]                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|PC:pc|salida[29]~DUPLICATE                      ;                  ;                       ;
; CPU:arm|Register_File:rf|register~3           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~3DUPLICATE            ;                  ;                       ;
; CPU:arm|Register_File:rf|register~4           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~4DUPLICATE            ;                  ;                       ;
; CPU:arm|Register_File:rf|register~8           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~8DUPLICATE            ;                  ;                       ;
; CPU:arm|Register_File:rf|register~13          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~13DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~17          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~17DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~18          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~18DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~19          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~19DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~20          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~20DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~27          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~27DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~31          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~31DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~35          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~35DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~36          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~36DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~37          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~37DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~39          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~39DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~40          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~40DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~41          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~41DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~42          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~42DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~47          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~47DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~48          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~48DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~55          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~55DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~59          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~59DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~69          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~69DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~71          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~71DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~73          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~73DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~75          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~75DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~77          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~77DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~80          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~80DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~88          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~88DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~92          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~92DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~94          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~94DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~97          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~97DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~98          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~98DUPLICATE           ;                  ;                       ;
; CPU:arm|Register_File:rf|register~100         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~100DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~102         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~102DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~105         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~105DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~106         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~106DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~108         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~108DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~115         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~115DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~118         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~118DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~124         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~124DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~125         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~125DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~130         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~130DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~137         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~137DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~138         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~138DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~141         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~141DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~145         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~145DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~147         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~147DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~157         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~157DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~159         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~159DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~165         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~165DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~169         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~169DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~171         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~171DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~173         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~173DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~175         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~175DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~178         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~178DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~179         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~179DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~183         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~183DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~184         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~184DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~193         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~193DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~194         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~194DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~198         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~198DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~199         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~199DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~201         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~201DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~206         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~206DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~207         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~207DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~208         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~208DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~209         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~209DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~213         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~213DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~215         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~215DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~216         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~216DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~219         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~219DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~220         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~220DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~222         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~222DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~223         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~223DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~225         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~225DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~230         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~230DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~232         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~232DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~234         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~234DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~244         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~244DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~246         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~246DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~247         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~247DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~248         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~248DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~249         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~249DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~264         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~264DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~268         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~268DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~270         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~270DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~272         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~272DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~275         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~275DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~283         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~283DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~286         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~286DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~287         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~287DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~291         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~291DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~294         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~294DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~295         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~295DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~307         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~307DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~313         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~313DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~314         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~314DUPLICATE          ;                  ;                       ;
; CPU:arm|Register_File:rf|register~315         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; CPU:arm|Register_File:rf|register~315DUPLICATE          ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[0][0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[0][0]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[0][1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[0][1]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[0][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[0][3]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[1][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[1][5]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[3][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[3][2]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[4][0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[4][0]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[4][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[4][3]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[5][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[5][2]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[5][4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[5][4]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[5][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[5][6]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[6][0]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[6][0]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[6][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[6][3]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[6][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[6][6]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[8][1]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[8][1]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[8][4]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[8][4]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[8][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[8][6]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[9][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[9][2]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[9][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[9][6]~DUPLICATE   ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[10][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[10][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[10][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[10][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[12][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[12][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[12][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[12][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[13][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[13][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[13][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[13][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[14][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[14][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[14][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[14][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[14][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[14][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[16][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[16][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[17][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[17][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[17][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[17][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[18][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[18][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[18][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[18][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[20][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[20][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[20][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[20][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[20][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[20][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[20][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[20][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[20][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[20][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[21][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[21][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[21][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[21][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[21][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[21][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[21][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[21][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[22][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[22][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[22][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[22][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[24][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[24][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[24][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[24][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[25][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[25][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[25][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[25][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[25][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[25][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[25][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[25][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[26][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[26][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[26][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[26][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[28][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[28][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[29][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[29][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[30][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[30][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[30][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[30][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[30][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[30][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[30][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[30][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[31][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[31][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[31][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[31][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[32][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[32][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[32][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[32][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[33][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[33][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[33][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[33][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[33][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[33][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[34][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[34][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[34][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[34][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[34][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[34][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[35][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[35][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[35][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[35][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[35][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[35][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[35][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[35][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[36][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[36][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[37][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[37][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[38][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[38][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[38][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[38][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[38][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[38][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[38][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[38][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[39][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[39][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[41][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[41][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[41][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[41][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[42][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[42][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[42][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[42][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[43][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[43][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[43][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[43][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[43][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[43][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[45][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[45][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[48][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[48][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[49][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[49][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[50][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[50][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[51][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[51][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[51][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[51][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[52][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[52][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[53][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[53][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[53][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[53][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[53][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[53][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[54][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[54][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[54][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[54][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[54][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[54][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[55][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[55][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[55][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[55][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[55][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[55][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[55][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[55][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[56][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[56][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[56][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[56][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[57][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[57][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[57][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[57][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[57][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[57][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[57][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[57][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[58][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[58][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[58][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[58][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[58][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[58][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[59][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[59][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[59][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[59][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[63][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[63][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[64][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[64][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[64][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[64][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[64][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[64][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[65][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[65][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[65][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[65][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[65][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[65][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[66][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[66][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[67][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[67][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[67][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[67][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[68][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[68][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[69][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[69][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[69][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[69][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[69][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[69][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[70][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[70][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[70][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[70][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[70][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[70][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[71][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[71][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[71][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[71][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[71][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[71][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[71][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[71][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[72][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[72][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[72][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[72][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[73][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[73][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[74][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[74][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[74][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[74][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[74][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[74][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[74][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[74][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[75][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[75][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[75][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[75][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[75][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[75][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[75][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[75][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[75][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[75][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[76][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[76][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[76][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[76][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[76][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[76][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[76][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[76][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[76][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[76][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[77][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[77][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[77][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[77][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[78][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[78][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[78][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[78][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[79][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[79][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[80][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[80][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[82][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[82][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[83][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[83][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[85][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[85][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][0]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[86][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[86][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[88][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[88][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[88][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[88][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[89][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[89][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[89][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[89][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[89][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[89][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[89][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[89][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[90][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[90][1]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[90][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[90][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[90][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[90][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[91][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[91][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[91][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[91][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[91][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[91][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[91][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[91][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[92][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[92][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[92][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[92][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[92][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[92][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[93][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[93][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[93][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[93][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[94][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[94][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[95][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[95][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[96][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[96][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[96][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[96][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[97][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[97][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[97][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[97][6]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[98][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[98][2]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[99][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[99][3]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[99][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[99][4]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[99][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[99][5]~DUPLICATE  ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[100][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[100][3]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[101][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[101][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[102][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[102][3]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[102][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[102][4]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[103][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[103][4]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[103][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[103][5]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[104][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[104][1]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[104][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[104][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[105][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[105][1]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[105][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[105][2]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[105][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[105][3]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[105][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[105][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[106][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[106][0]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[106][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[106][3]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[106][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[106][5]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[107][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[107][0]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[107][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[107][1]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[107][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[107][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[108][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[108][4]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[109][3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[109][3]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[111][0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[111][0]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[113][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[113][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[114][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[114][4]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[114][5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[114][5]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[116][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[116][1]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[116][2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[116][2]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[117][4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[117][4]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[117][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[117][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[119][6] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[119][6]~DUPLICATE ;                  ;                       ;
; Memory_Management:mm|RAM:ram|chardata[120][1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Memory_Management:mm|RAM:ram|chardata[120][1]~DUPLICATE ;                  ;                       ;
; VGA:vga|sincronizadorH:sh|contador[0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; VGA:vga|sincronizadorH:sh|contador[0]~DUPLICATE         ;                  ;                       ;
; VGA:vga|sincronizadorH:sh|contador[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; VGA:vga|sincronizadorH:sh|contador[1]~DUPLICATE         ;                  ;                       ;
; VGA:vga|sincronizadorV:sv|contador[1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; VGA:vga|sincronizadorV:sv|contador[1]~DUPLICATE         ;                  ;                       ;
; VGA:vga|sincronizadorV:sv|contador[8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; VGA:vga|sincronizadorV:sv|contador[8]~DUPLICATE         ;                  ;                       ;
+-----------------------------------------------+------------+---------------------------------------------------+--------------------------+-----------+----------------+---------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8987 ) ; 0.00 % ( 0 / 8987 )        ; 0.00 % ( 0 / 8987 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8987 ) ; 0.00 % ( 0 / 8987 )        ; 0.00 % ( 0 / 8987 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8987 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/output_files/Proyecto_cpu.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,549 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,549                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4,806 / 32,070        ; 15 %  ;
;         [a] ALMs used for LUT logic and registers           ; 239                   ;       ;
;         [b] ALMs used for LUT logic                         ; 3,588                 ;       ;
;         [c] ALMs used for registers                         ; 979                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 458 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 201 / 32,070          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 201                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 615 / 3,207           ; 19 %  ;
;     -- Logic LABs                                           ; 615                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,466                 ;       ;
;     -- 7 input functions                                    ; 10                    ;       ;
;     -- 6 input functions                                    ; 3,110                 ;       ;
;     -- 5 input functions                                    ; 1,619                 ;       ;
;     -- 4 input functions                                    ; 1,164                 ;       ;
;     -- <=3 input functions                                  ; 563                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 103                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,789                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 2,435 / 64,140        ; 4 %   ;
;         -- Secondary logic registers                        ; 354 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,435                 ;       ;
;         -- Routing optimization registers                   ; 354                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 38 / 457              ; 8 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 397               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 16,384 / 4,065,280    ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 87                ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 5.8% / 5.7% / 6.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 44.8% / 45.0% / 45.2% ;       ;
; Maximum fan-out                                             ; 2777                  ;       ;
; Highest non-global fan-out                                  ; 2777                  ;       ;
; Total fan-out                                               ; 40279                 ;       ;
; Average fan-out                                             ; 4.27                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4549 / 32070 ( 14 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4549                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 4806 / 32070 ( 15 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 239                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3588                  ; 0                              ;
;         [c] ALMs used for registers                         ; 979                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 458 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 201 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 201                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 615 / 3207 ( 19 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 615                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 6466                  ; 0                              ;
;     -- 7 input functions                                    ; 10                    ; 0                              ;
;     -- 6 input functions                                    ; 3110                  ; 0                              ;
;     -- 5 input functions                                    ; 1619                  ; 0                              ;
;     -- 4 input functions                                    ; 1164                  ; 0                              ;
;     -- <=3 input functions                                  ; 563                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 103                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 2435 / 64140 ( 4 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 354 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 2435                  ; 0                              ;
;         -- Routing optimization registers                   ; 354                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 38                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16384                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 2 / 87 ( 2 % )        ; 0 / 87 ( 0 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 40290                 ; 0                              ;
;     -- Registered Connections                               ; 7006                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 9                     ; 0                              ;
;     -- Output Ports                                         ; 29                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset  ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 83                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swadd  ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swinit ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swnot  ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swxor  ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swxor0 ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swxor1 ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; swxor2 ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; B[0]  ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[1]  ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[2]  ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[3]  ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[4]  ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[5]  ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[6]  ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[7]  ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[0]  ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[1]  ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[2]  ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[3]  ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[4]  ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[5]  ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[6]  ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[7]  ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[0]  ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[1]  ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[2]  ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[3]  ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[4]  ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[5]  ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[6]  ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[7]  ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blank ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clk3  ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hsync ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sync  ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vsync ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 8 / 32 ( 25 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; clk3                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; R[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; swxor0                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; swxor1                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; swadd                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; swnot                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; swxor                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; swxor2                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; swinit                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; hsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; R[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; B[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; sync                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; R[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; R[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; vsync                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; R[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; G[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; R[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; R[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; blank                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; G[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; R[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; B[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; B[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; G[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; G[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; G[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; B[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; B[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; G[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; B[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; B[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; G[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; G[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; B[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; R[0]     ; Incomplete set of assignments ;
; R[1]     ; Incomplete set of assignments ;
; R[2]     ; Incomplete set of assignments ;
; R[3]     ; Incomplete set of assignments ;
; R[4]     ; Incomplete set of assignments ;
; R[5]     ; Incomplete set of assignments ;
; R[6]     ; Incomplete set of assignments ;
; R[7]     ; Incomplete set of assignments ;
; G[0]     ; Incomplete set of assignments ;
; G[1]     ; Incomplete set of assignments ;
; G[2]     ; Incomplete set of assignments ;
; G[3]     ; Incomplete set of assignments ;
; G[4]     ; Incomplete set of assignments ;
; G[5]     ; Incomplete set of assignments ;
; G[6]     ; Incomplete set of assignments ;
; G[7]     ; Incomplete set of assignments ;
; B[0]     ; Incomplete set of assignments ;
; B[1]     ; Incomplete set of assignments ;
; B[2]     ; Incomplete set of assignments ;
; B[3]     ; Incomplete set of assignments ;
; B[4]     ; Incomplete set of assignments ;
; B[5]     ; Incomplete set of assignments ;
; B[6]     ; Incomplete set of assignments ;
; B[7]     ; Incomplete set of assignments ;
; hsync    ; Incomplete set of assignments ;
; vsync    ; Incomplete set of assignments ;
; clk3     ; Incomplete set of assignments ;
; blank    ; Incomplete set of assignments ;
; sync     ; Incomplete set of assignments ;
; reset    ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; swxor2   ; Incomplete set of assignments ;
; swxor1   ; Incomplete set of assignments ;
; swxor0   ; Incomplete set of assignments ;
; swxor    ; Incomplete set of assignments ;
; swnot    ; Incomplete set of assignments ;
; swadd    ; Incomplete set of assignments ;
; swinit   ; Incomplete set of assignments ;
+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                     ; Entity Name         ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |CPU_VGA                                        ; 4548.5 (1.0)         ; 4805.0 (1.5)                     ; 457.0 (0.5)                                       ; 200.5 (0.0)                      ; 0.0 (0.0)            ; 6466 (2)            ; 2789 (0)                  ; 0 (0)         ; 16384             ; 2     ; 2          ; 38   ; 0            ; |CPU_VGA                                                                                                                                ; CPU_VGA             ; work         ;
;    |CPU:arm|                                    ; 1974.0 (0.0)         ; 1896.2 (0.0)                     ; 110.2 (0.0)                                       ; 188.0 (0.0)                      ; 0.0 (0.0)            ; 3178 (0)            ; 474 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |CPU_VGA|CPU:arm                                                                                                                        ; CPU                 ; work         ;
;       |ALU:uut|                                 ; 1554.3 (0.0)         ; 1393.0 (0.0)                     ; 19.2 (0.0)                                        ; 180.5 (0.0)                      ; 0.0 (0.0)            ; 2612 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut                                                                                                                ; ALU                 ; work         ;
;          |Mux:m|                                ; 129.9 (129.9)        ; 134.5 (134.5)                    ; 8.7 (8.7)                                         ; 4.1 (4.1)                        ; 0.0 (0.0)            ; 176 (176)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|Mux:m                                                                                                          ; Mux                 ; work         ;
;          |divisor_nb:div|                       ; 649.7 (0.0)          ; 573.2 (0.0)                      ; 3.7 (0.0)                                         ; 80.2 (0.0)                       ; 0.0 (0.0)            ; 1132 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|divisor_nb:div                                                                                                 ; divisor_nb          ; work         ;
;             |lpm_divide:Div0|                   ; 649.7 (0.0)          ; 573.2 (0.0)                      ; 3.7 (0.0)                                         ; 80.2 (0.0)                       ; 0.0 (0.0)            ; 1132 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|divisor_nb:div|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;                |lpm_divide_3dm:auto_generated|  ; 649.7 (0.0)          ; 573.2 (0.0)                      ; 3.7 (0.0)                                         ; 80.2 (0.0)                       ; 0.0 (0.0)            ; 1132 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|divisor_nb:div|lpm_divide:Div0|lpm_divide_3dm:auto_generated                                                   ; lpm_divide_3dm      ; work         ;
;                   |sign_div_unsign_9nh:divider| ; 649.7 (0.0)          ; 573.2 (0.0)                      ; 3.7 (0.0)                                         ; 80.2 (0.0)                       ; 0.0 (0.0)            ; 1132 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|divisor_nb:div|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider                       ; sign_div_unsign_9nh ; work         ;
;                      |alt_u_div_o2f:divider|    ; 649.7 (649.7)        ; 573.2 (573.2)                    ; 3.7 (3.7)                                         ; 80.2 (80.2)                      ; 0.0 (0.0)            ; 1132 (1132)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|divisor_nb:div|lpm_divide:Div0|lpm_divide_3dm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; alt_u_div_o2f       ; work         ;
;          |flag_cero:fz|                         ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|flag_cero:fz                                                                                                   ; flag_cero           ; work         ;
;          |modulo_nb:mod|                        ; 661.8 (0.0)          ; 574.2 (0.0)                      ; 7.2 (0.0)                                         ; 94.8 (0.0)                       ; 0.0 (0.0)            ; 1119 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|modulo_nb:mod                                                                                                  ; modulo_nb           ; work         ;
;             |lpm_divide:Mod0|                   ; 661.8 (0.0)          ; 574.2 (0.0)                      ; 7.2 (0.0)                                         ; 94.8 (0.0)                       ; 0.0 (0.0)            ; 1119 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|modulo_nb:mod|lpm_divide:Mod0                                                                                  ; lpm_divide          ; work         ;
;                |lpm_divide_65m:auto_generated|  ; 661.8 (0.0)          ; 574.2 (0.0)                      ; 7.2 (0.0)                                         ; 94.8 (0.0)                       ; 0.0 (0.0)            ; 1119 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|modulo_nb:mod|lpm_divide:Mod0|lpm_divide_65m:auto_generated                                                    ; lpm_divide_65m      ; work         ;
;                   |sign_div_unsign_9nh:divider| ; 661.8 (0.0)          ; 574.2 (0.0)                      ; 7.2 (0.0)                                         ; 94.8 (0.0)                       ; 0.0 (0.0)            ; 1119 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|modulo_nb:mod|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider                        ; sign_div_unsign_9nh ; work         ;
;                      |alt_u_div_o2f:divider|    ; 661.8 (661.8)        ; 574.2 (574.2)                    ; 7.2 (7.2)                                         ; 94.8 (94.8)                      ; 0.0 (0.0)            ; 1119 (1119)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|modulo_nb:mod|lpm_divide:Mod0|lpm_divide_65m:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f       ; work         ;
;          |multiplicador:mult|                   ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|multiplicador:mult                                                                                             ; multiplicador       ; work         ;
;          |restador_nb:rest|                     ; 29.5 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest                                                                                               ; restador_nb         ; work         ;
;             |sumador_nb:resta|                  ; 29.5 (0.0)           ; 29.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta                                                                              ; sumador_nb          ; work         ;
;                |sumador_1b:gen_loop[10].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[10].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[11].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[11].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[12].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[12].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[13].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[13].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[14].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[14].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[15].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[15].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[16].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[16].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[17].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[17].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[18].sum1b3| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[18].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[19].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[19].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[1].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[1].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[20].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[20].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[21].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[21].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[22].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[22].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[23].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[23].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[24].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[24].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[25].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[25].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[26].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[26].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[27].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[27].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[28].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[28].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[29].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[29].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[2].sum1b3|  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[2].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[30].sum1b3| ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[30].sum1b3                                               ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[3].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[3].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[4].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[4].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[5].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[5].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[6].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[6].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[7].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[7].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[8].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[8].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:gen_loop[9].sum1b3|  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:gen_loop[9].sum1b3                                                ; sumador_1b          ; work         ;
;                |sumador_1b:sum1b14|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|restador_nb:rest|sumador_nb:resta|sumador_1b:sum1b14                                                           ; sumador_1b          ; work         ;
;          |shiftL:Lshift|                        ; 43.6 (43.6)          ; 42.2 (42.2)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 49 (49)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|shiftL:Lshift                                                                                                  ; shiftL              ; work         ;
;          |sumador_nb:sum|                       ; 30.0 (0.0)           ; 31.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum                                                                                                 ; sumador_nb          ; work         ;
;             |sumador_1b:gen_loop[10].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[10].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[11].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[11].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[12].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[12].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[13].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[13].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[14].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[14].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[15].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[15].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[16].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[16].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[17].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[17].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[18].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[18].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[19].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[19].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[1].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[1].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[20].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[20].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[21].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[21].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[22].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[22].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[23].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[23].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[24].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[24].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[25].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[25].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[26].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[26].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[27].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[27].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[28].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[28].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[29].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[29].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[2].sum1b3|     ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[2].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[30].sum1b3|    ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[30].sum1b3                                                                  ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[3].sum1b3|     ; 1.0 (1.0)            ; 2.0 (2.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[3].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[4].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[4].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[5].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[5].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[6].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[6].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[7].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[7].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[8].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[8].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:gen_loop[9].sum1b3|     ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:gen_loop[9].sum1b3                                                                   ; sumador_1b          ; work         ;
;             |sumador_1b:sum1b14|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|ALU:uut|sumador_nb:sum|sumador_1b:sum1b14                                                                              ; sumador_1b          ; work         ;
;       |Control_Unit:c|                          ; 10.0 (0.0)           ; 10.5 (0.0)                       ; 0.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Control_Unit:c                                                                                                         ; Control_Unit        ; work         ;
;          |Condition_Logic:cl|                   ; 4.0 (1.7)            ; 4.7 (2.2)                        ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (3)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Control_Unit:c|Condition_Logic:cl                                                                                      ; Condition_Logic     ; work         ;
;             |ff_enable:flagreg1|                ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1                                                                   ; ff_enable           ; work         ;
;          |Decoder:dec|                          ; 6.0 (6.0)            ; 5.8 (5.8)                        ; 0.2 (0.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Control_Unit:c|Decoder:dec                                                                                             ; Decoder             ; work         ;
;       |Extender:ext|                            ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Extender:ext                                                                                                           ; Extender            ; work         ;
;       |Imm_Rotation:ir|                         ; 12.5 (12.5)          ; 13.5 (13.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Imm_Rotation:ir                                                                                                        ; Imm_Rotation        ; work         ;
;       |Mux2_1:Bmux|                             ; 34.7 (34.7)          ; 36.7 (36.7)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Mux2_1:Bmux                                                                                                            ; Mux2_1              ; work         ;
;       |Mux2_1:resmux|                           ; 21.5 (21.5)          ; 29.8 (29.8)                      ; 8.7 (8.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Mux2_1:resmux                                                                                                          ; Mux2_1              ; work         ;
;       |Mux2_1:rselector1mux|                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Mux2_1:rselector1mux                                                                                                   ; Mux2_1              ; work         ;
;       |Mux2_1:rselector2mux|                    ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Mux2_1:rselector2mux                                                                                                   ; Mux2_1              ; work         ;
;       |MuxMOV:movmox|                           ; 21.9 (21.9)          ; 23.5 (23.5)                      ; 2.3 (2.3)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|MuxMOV:movmox                                                                                                          ; MuxMOV              ; work         ;
;       |PC:pc|                                   ; 14.2 (14.2)          ; 18.2 (18.2)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|PC:pc                                                                                                                  ; PC                  ; work         ;
;       |Register_File:rf|                        ; 249.6 (249.6)        ; 315.5 (315.5)                    ; 71.8 (71.8)                                       ; 5.9 (5.9)                        ; 0.0 (0.0)            ; 310 (310)           ; 418 (418)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|Register_File:rf                                                                                                       ; Register_File       ; work         ;
;       |sumador_nb:sump4|                        ; 22.3 (0.0)           ; 22.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4                                                                                                       ; sumador_nb          ; work         ;
;          |sumador_1b:gen_loop[10].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[10].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[11].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[11].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[12].sum1b3|       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[12].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[13].sum1b3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[13].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[14].sum1b3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[14].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[15].sum1b3|       ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[15].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[16].sum1b3|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[16].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[17].sum1b3|       ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[17].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[18].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[18].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[19].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[19].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[20].sum1b3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[20].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[21].sum1b3|       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[21].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[22].sum1b3|       ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[22].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[23].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[23].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[24].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[24].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[25].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[25].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[26].sum1b3|       ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[26].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[27].sum1b3|       ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[27].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[28].sum1b3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[28].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[29].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[29].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[30].sum1b3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[30].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[3].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[3].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[4].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[4].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[5].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[5].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[6].sum1b3|        ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[6].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[7].sum1b3|        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[7].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[8].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[8].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[9].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:gen_loop[9].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:sum1b14|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump4|sumador_1b:sum1b14                                                                                    ; sumador_1b          ; work         ;
;       |sumador_nb:sump8|                        ; 18.6 (0.0)           ; 20.7 (0.0)                       ; 2.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8                                                                                                       ; sumador_nb          ; work         ;
;          |sumador_1b:gen_loop[10].sum1b3|       ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[10].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[11].sum1b3|       ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[11].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[12].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[12].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[13].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[13].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[14].sum1b3|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[14].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[15].sum1b3|       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[15].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[16].sum1b3|       ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[16].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[17].sum1b3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[17].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[18].sum1b3|       ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[18].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[19].sum1b3|       ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[19].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[20].sum1b3|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[20].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[21].sum1b3|       ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[21].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[22].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[22].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[23].sum1b3|       ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[23].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[24].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[24].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[25].sum1b3|       ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[25].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[26].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[26].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[27].sum1b3|       ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[27].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[28].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[28].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[29].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[29].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[30].sum1b3|       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[30].sum1b3                                                                        ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[4].sum1b3|        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[4].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[5].sum1b3|        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[5].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[6].sum1b3|        ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[6].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[7].sum1b3|        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[7].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[8].sum1b3|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[8].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:gen_loop[9].sum1b3|        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:gen_loop[9].sum1b3                                                                         ; sumador_1b          ; work         ;
;          |sumador_1b:sum1b14|                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|CPU:arm|sumador_nb:sump8|sumador_1b:sum1b14                                                                                    ; sumador_1b          ; work         ;
;    |Instruction_Memory:im|                      ; 24.7 (24.7)          ; 25.7 (25.7)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|Instruction_Memory:im                                                                                                          ; Instruction_Memory  ; work         ;
;    |Memory_Management:mm|                       ; 2317.2 (28.1)        ; 2626.2 (29.2)                    ; 315.2 (1.2)                                       ; 6.2 (0.1)                        ; 0.0 (0.0)            ; 2892 (48)           ; 2285 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|Memory_Management:mm                                                                                                           ; Memory_Management   ; work         ;
;       |RAM:ram|                                 ; 2254.8 (2254.8)      ; 2562.0 (2562.0)                  ; 313.3 (313.3)                                     ; 6.1 (6.1)                        ; 0.0 (0.0)            ; 2804 (2804)         ; 2285 (2285)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|Memory_Management:mm|RAM:ram                                                                                                   ; RAM                 ; work         ;
;       |ROM:rom|                                 ; 34.3 (34.3)          ; 35.0 (35.0)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|Memory_Management:mm|ROM:rom                                                                                                   ; ROM                 ; work         ;
;    |VGA:vga|                                    ; 231.1 (0.0)          ; 254.1 (0.0)                      ; 29.3 (0.0)                                        ; 6.3 (0.0)                        ; 0.0 (0.0)            ; 356 (0)             ; 28 (0)                    ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga                                                                                                                        ; VGA                 ; work         ;
;       |Pixels:p|                                ; 209.6 (209.6)        ; 230.1 (230.1)                    ; 26.8 (26.8)                                       ; 6.3 (6.3)                        ; 0.0 (0.0)            ; 325 (325)           ; 1 (1)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|Pixels:p                                                                                                               ; Pixels              ; work         ;
;          |Font_Rom:rom|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|Pixels:p|Font_Rom:rom                                                                                                  ; Font_Rom            ; work         ;
;             |altsyncram:ROM_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|Pixels:p|Font_Rom:rom|altsyncram:ROM_rtl_0                                                                             ; altsyncram          ; work         ;
;                |altsyncram_8ud1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|Pixels:p|Font_Rom:rom|altsyncram:ROM_rtl_0|altsyncram_8ud1:auto_generated                                              ; altsyncram_8ud1     ; work         ;
;       |controlador_color:cc|                    ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|controlador_color:cc                                                                                                   ; controlador_color   ; work         ;
;       |sincronizadorH:sh|                       ; 10.0 (10.0)          ; 11.5 (11.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|sincronizadorH:sh                                                                                                      ; sincronizadorH      ; work         ;
;       |sincronizadorV:sv|                       ; 9.8 (9.8)            ; 11.2 (11.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|VGA:vga|sincronizadorV:sv                                                                                                      ; sincronizadorV      ; work         ;
;    |clk_mitad_MHz:cmh|                          ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |CPU_VGA|clk_mitad_MHz:cmh                                                                                                              ; clk_mitad_MHz       ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; R[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hsync  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vsync  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk3   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blank  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sync   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reset  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swxor2 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swxor1 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swxor0 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swxor  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swnot  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swadd  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; swinit ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; reset                                                                    ;                   ;         ;
;      - CPU:arm|PC:pc|salida[22]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[16]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[17]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[18]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[19]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[20]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[4]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[3]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[31]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[10]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[11]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[12]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[24]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[13]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[14]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[26]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[2]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[21]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[25]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[23]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[5]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[27]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[28]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[29]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[30]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[7]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[6]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[15]                                          ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[8]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[9]                                           ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[9]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[8]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[7]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[4]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[5]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[3]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[6]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[2]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[1]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[0]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[9]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[8]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[7]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[6]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[0]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[1]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[2]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[3]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[5]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[4]                             ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|hsync                                   ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|vsync                                   ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|pasarlinea                              ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[0]                                           ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[1]                                           ; 1                 ; 0       ;
;      - CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[8]~DUPLICATE                   ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorV:sv|contador[1]~DUPLICATE                   ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[1]~DUPLICATE                   ; 1                 ; 0       ;
;      - VGA:vga|sincronizadorH:sh|contador[0]~DUPLICATE                   ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[5]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[4]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[7]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[2]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[3]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[6]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[8]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[9]~DUPLICATE                                 ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[10]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[11]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[13]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[14]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[15]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[16]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[17]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[18]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[19]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[20]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[22]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[23]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[24]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[28]~DUPLICATE                                ; 1                 ; 0       ;
;      - CPU:arm|PC:pc|salida[29]~DUPLICATE                                ; 1                 ; 0       ;
; clk                                                                      ;                   ;         ;
;      - clk_mitad_MHz:cmh|clk2                                            ; 0                 ; 0       ;
;      - clk_mitad_MHz:cmh|tiempo[0]                                       ; 0                 ; 0       ;
; swxor2                                                                   ;                   ;         ;
;      - Memory_Management:mm|rdata~2                                      ; 1                 ; 0       ;
; swxor1                                                                   ;                   ;         ;
;      - Memory_Management:mm|rdata~2                                      ; 1                 ; 0       ;
; swxor0                                                                   ;                   ;         ;
;      - Memory_Management:mm|rdata~1                                      ; 0                 ; 0       ;
; swxor                                                                    ;                   ;         ;
;      - Memory_Management:mm|rdata~1                                      ; 1                 ; 0       ;
; swnot                                                                    ;                   ;         ;
;      - Memory_Management:mm|rdata~0                                      ; 0                 ; 0       ;
; swadd                                                                    ;                   ;         ;
;      - Memory_Management:mm|rdata~0                                      ; 1                 ; 0       ;
; swinit                                                                   ;                   ;         ;
;      - Memory_Management:mm|rdata~0                                      ; 0                 ; 0       ;
+--------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                ;
+---------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CPU:arm|Control_Unit:c|Condition_Logic:cl|PCSrc~0 ; MLABCELL_X15_Y40_N12 ; 55      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~769             ; MLABCELL_X15_Y40_N57 ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~770             ; MLABCELL_X15_Y40_N33 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~771             ; MLABCELL_X15_Y40_N24 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~772             ; MLABCELL_X15_Y40_N0  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~773             ; MLABCELL_X15_Y40_N48 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~774             ; MLABCELL_X15_Y40_N51 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~776             ; MLABCELL_X15_Y40_N54 ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~777             ; MLABCELL_X15_Y40_N30 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~778             ; LABCELL_X13_Y40_N12  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CPU:arm|Register_File:rf|register~779             ; LABCELL_X13_Y40_N33  ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA:vga|sincronizadorH:sh|Equal0~2                ; LABCELL_X40_Y43_N51  ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA:vga|sincronizadorH:sh|pasarlinea              ; FF_X40_Y43_N41       ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; VGA:vga|sincronizadorV:sv|Equal0~1                ; LABCELL_X42_Y43_N24  ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                               ; PIN_AF14             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_mitad_MHz:cmh|clk2                            ; FF_X30_Y44_N50       ; 2777    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; reset                                             ; PIN_AB12             ; 83      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; clk_mitad_MHz:cmh|clk2              ; 2777    ;
; Memory_Management:mm|mapadress[0]~0 ; 1298    ;
; Memory_Management:mm|mapadress[6]~5 ; 1177    ;
; Memory_Management:mm|mapadress[5]~7 ; 863     ;
+-------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                         ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                            ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; VGA:vga|Pixels:p|Font_Rom:rom|altsyncram:ROM_rtl_0|altsyncram_8ud1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2           ; 0     ; db/Proyecto_cpu.ram0_Font_Rom_d6022abf.hdl.mif ; M10K_X41_Y43_N0, M10K_X41_Y44_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                ; Mode                  ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; CPU:arm|ALU:uut|multiplicador:mult|Mult0~mult_llmac ; Two Independent 18x18 ; DSP_X20_Y45_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; CPU:arm|ALU:uut|multiplicador:mult|Mult0~387        ; Sum of two 18x18      ; DSP_X20_Y43_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------------------+-----------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 18,975 / 289,320 ( 7 % )  ;
; C12 interconnects                           ; 684 / 13,420 ( 5 % )      ;
; C2 interconnects                            ; 7,009 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 3,537 / 56,300 ( 6 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,642 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 0 / 16 ( 0 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,616 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 743 / 12,676 ( 6 % )      ;
; R14/C12 interconnect drivers                ; 1,274 / 20,720 ( 6 % )    ;
; R3 interconnects                            ; 8,539 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 11,580 / 266,960 ( 4 % )  ;
; Spine clocks                                ; 0 / 360 ( 0 % )           ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 38        ; 0            ; 38        ; 0            ; 0            ; 38        ; 38        ; 0            ; 38        ; 38        ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 38           ; 0         ; 38           ; 38           ; 0         ; 0         ; 38           ; 0         ; 0         ; 38           ; 9            ; 38           ; 38           ; 38           ; 38           ; 9            ; 38           ; 38           ; 38           ; 38           ; 9            ; 38           ; 38           ; 38           ; 38           ; 38           ; 38           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; R[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blank              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sync               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swxor2             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swxor1             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swxor0             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swxor              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swnot              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swadd              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; swinit             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                            ;
+-------------------------------------------------------------+------------------------+-------------------+
; Source Clock(s)                                             ; Destination Clock(s)   ; Delay Added in ns ;
+-------------------------------------------------------------+------------------------+-------------------+
; clk_mitad_MHz:cmh|clk2                                      ; clk_mitad_MHz:cmh|clk2 ; 318.9             ;
; clk                                                         ; clk_mitad_MHz:cmh|clk2 ; 199.1             ;
; VGA:vga|sincronizadorH:sh|pasarlinea,clk_mitad_MHz:cmh|clk2 ; clk_mitad_MHz:cmh|clk2 ; 17.3              ;
; VGA:vga|sincronizadorH:sh|pasarlinea                        ; clk_mitad_MHz:cmh|clk2 ; 16.2              ;
+-------------------------------------------------------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                             ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                              ; Delay Added in ns ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; CPU:arm|PC:pc|salida[2]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.094             ;
; CPU:arm|PC:pc|salida[7]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.085             ;
; CPU:arm|PC:pc|salida[3]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.069             ;
; CPU:arm|PC:pc|salida[4]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.069             ;
; CPU:arm|PC:pc|salida[6]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.069             ;
; CPU:arm|PC:pc|salida[5]                                           ; CPU:arm|Register_File:rf|register~298                             ; 8.069             ;
; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; CPU:arm|Register_File:rf|register~166                             ; 3.798             ;
; CPU:arm|PC:pc|salida[19]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.433             ;
; CPU:arm|PC:pc|salida[18]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.430             ;
; CPU:arm|PC:pc|salida[20]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.423             ;
; CPU:arm|PC:pc|salida[10]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.388             ;
; CPU:arm|PC:pc|salida[9]                                           ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.387             ;
; CPU:arm|PC:pc|salida[14]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.385             ;
; CPU:arm|PC:pc|salida[13]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.379             ;
; CPU:arm|PC:pc|salida[15]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.378             ;
; CPU:arm|PC:pc|salida[25]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.373             ;
; CPU:arm|PC:pc|salida[24]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.372             ;
; CPU:arm|PC:pc|salida[28]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.367             ;
; CPU:arm|PC:pc|salida[27]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[26]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[23]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[22]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[21]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[17]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[16]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[12]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[11]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|PC:pc|salida[8]                                           ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.361             ;
; CPU:arm|Register_File:rf|register~1                               ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~129                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~257                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~33                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~161                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~289                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~65                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~193                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~97                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~225                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~0                               ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~32                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~64                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~96                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~128                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~160                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~192                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~224                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~256                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~31                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~63                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~95                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~127                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~159                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~191                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~223                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~255                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~287                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~319                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|PC:pc|salida[31]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~30                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~62                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~94                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~126                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~158                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~190                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~222                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~286                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~318                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|PC:pc|salida[30]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~22                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~54                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~86                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~118                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~150                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~182                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~214                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~246                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~278                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~310                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~9                               ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~41                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~73                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~105                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~137                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~169                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~201                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~233                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~265                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~297                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~254                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~29                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~157                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~285                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~61                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~189                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~93                              ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~221                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~125                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~253                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|PC:pc|salida[29]                                          ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
; CPU:arm|Register_File:rf|register~317                             ; CPU:arm|Control_Unit:c|Condition_Logic:cl|ff_enable:flagreg1|q[0] ; 3.349             ;
+-------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "Proyecto_cpu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyecto_cpu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:28
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X22_Y46 to location X32_Y57
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:03:34
Info (11888): Total time spent on timing analysis during the Fitter is 76.76 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:31
Info (144001): Generated suppressed messages file C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/output_files/Proyecto_cpu.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 7380 megabytes
    Info: Processing ended: Mon Jun 14 21:07:38 2021
    Info: Elapsed time: 00:07:21
    Info: Total CPU time (on all processors): 00:26:53


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/braya/Desktop/taller de diseno/proyecto/Git_proyecto/CPU/verilog/output_files/Proyecto_cpu.fit.smsg.


