# 주석
주석은 문장 앞에 -- 로 만든다.

``` VHDL
-- This is a comment.
```

# 라이브러리
``` VHDL
library ieee;
use ieee.std_logic_1164.all;
```

std_logic_1164 패키지를 불러온다. 이 라이브러리는 추가적인 타입, 연산자, 함수 등을 VHDL에 추가할 수 있다.

# entity 선언
entity 선언은 회로에서 필수적인 I/O 신호들을 서술(outline)한다.

+ 1-bit_Comparator.vhdl
``` VHDL
-- entity eq1 선언. 신호 i0, i1, eq을 정의한다.
entity eq1 is
	port
	(
		i0, i1; in std_logic; -- input 신호
		eq: out std_logic -- output 신호
	);
end eq1;
```

우변에 in 혹은 out을 붙이는 것으로 입출력 신호를 선언할 수 있다. 또한 **inout**으로 양방향성의 신호를 선언할 수 있다.

# 데이터 타입
VHDL은 객체가 반드시 데이터 타입을 지녀야 하고, 정의된 값과 연산자만이 객체에 적용될 수 있는 언어 강 타입(strongly typed language)이다.
+ std_logic 타입은 std_logic_1164 패키지에 정의되어 있으며 9개의 값으로 구성되어 있다. **'0'** 은 논리적 0을, **'1'** 은 논리적 1을, **'Z'** 는 하이 임피던스(high impedance)를 나타내며, 합성(synthesize)될 수 있다. **'U'** 는 초기화 되지 않은 상태(uninitialized), **'X'** 는 불명(unknown, 값과 결과를 정하는 것이 불가능한 상태)을 나타내며, simulation에서 사용할 것이다. 이 외의 다른 값들('-', 'H', 'L', 'W')은 이 책에서 사용하지 않는다.
+ 디지털 회로에서 신호는 빈번하게 여러개의 bit를 포함하므로, std_logic 요소의 배열로 정의된 **std_logic_vector** 데이터 타입이 이때 사용될 수 있다. 예시로, 8bit 입력 포트는 이렇게 선언될 수 있다.
``` vhdl
a: in std_logic_vector(7 downto 0);
```
+ (7 downto 4)와 같이 원하는 범위를 설정할 수 있고, a(1)과 같이 배열의 한 요소에 접근할 수도 있다.
+ (0 to 7)과 같은 형식은 일반적으로 피한다.

+ not, and, or, xor 등을 포함한 논리연산자는 std_logic_vector와 std_logic 데이터 타입에 정의되어 있다. 
